Fitter report for SystemIR
Sun Dec  8 12:21:46 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. |SystemIR|RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|ALTSYNCRAM
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Dec  8 12:21:45 2013           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; SystemIR                                        ;
; Top-level Entity Name              ; SystemIR                                        ;
; Family                             ; Cyclone IV GX                                   ;
; Device                             ; EP4CGX15BF14C6                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 392 / 14,400 ( 3 % )                            ;
;     Total combinational functions  ; 311 / 14,400 ( 2 % )                            ;
;     Dedicated logic registers      ; 234 / 14,400 ( 2 % )                            ;
; Total registers                    ; 234                                             ;
; Total pins                         ; 19 / 81 ( 23 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 552,960 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total GXB Receiver Channel PCS     ; 0 / 2 ( 0 % )                                   ;
; Total GXB Receiver Channel PMA     ; 0 / 2 ( 0 % )                                   ;
; Total GXB Transmitter Channel PCS  ; 0 / 2 ( 0 % )                                   ;
; Total GXB Transmitter Channel PMA  ; 0 / 2 ( 0 % )                                   ;
; Total PLLs                         ; 0 / 3 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; LEDs[0]  ; Incomplete set of assignments ;
; LEDs[1]  ; Incomplete set of assignments ;
; LEDs[2]  ; Incomplete set of assignments ;
; LEDs[3]  ; Incomplete set of assignments ;
; LEDs[4]  ; Incomplete set of assignments ;
; LEDs[5]  ; Incomplete set of assignments ;
; LEDs[6]  ; Incomplete set of assignments ;
; LEDs[7]  ; Incomplete set of assignments ;
; LEDs[8]  ; Incomplete set of assignments ;
; LEDs[9]  ; Incomplete set of assignments ;
; LEDs[10] ; Incomplete set of assignments ;
; LEDs[11] ; Incomplete set of assignments ;
; LEDs[12] ; Incomplete set of assignments ;
; LEDs[13] ; Incomplete set of assignments ;
; LEDs[14] ; Incomplete set of assignments ;
; LEDs[15] ; Incomplete set of assignments ;
; Clock    ; Incomplete set of assignments ;
; Run      ; Incomplete set of assignments ;
; Reset    ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 612 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 612 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 602     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 10      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/matheus/Documents/Unifei/Periodo_6/ELT013 - Eletronica Digital II/Pratica/Projeto/output_files/SystemIR.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 392 / 14,400 ( 3 % )      ;
;     -- Combinational with no register       ; 158                       ;
;     -- Register only                        ; 81                        ;
;     -- Combinational with a register        ; 153                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 183                       ;
;     -- 3 input functions                    ; 77                        ;
;     -- <=2 input functions                  ; 51                        ;
;     -- Register only                        ; 81                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 280                       ;
;     -- arithmetic mode                      ; 31                        ;
;                                             ;                           ;
; Total registers*                            ; 234 / 14,733 ( 2 % )      ;
;     -- Dedicated logic registers            ; 234 / 14,400 ( 2 % )      ;
;     -- I/O registers                        ; 0 / 333 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 34 / 900 ( 4 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 19 / 81 ( 23 % )          ;
;     -- Clock pins                           ; 1 / 6 ( 17 % )            ;
;     -- Dedicated input pins                 ; 0 / 12 ( 0 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M9Ks                                        ; 1 / 60 ( 2 % )            ;
; Total block memory bits                     ; 2,048 / 552,960 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 552,960 ( 2 % )   ;
; PLLs                                        ; 0 / 3 ( 0 % )             ;
; Global clocks                               ; 2 / 20 ( 10 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; GXB Receiver channel PCSs                   ; 0 / 2 ( 0 % )             ;
; GXB Receiver channel PMAs                   ; 0 / 2 ( 0 % )             ;
; GXB Transmitter channel PCSs                ; 0 / 2 ( 0 % )             ;
; GXB Transmitter channel PMAs                ; 0 / 2 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 1% / 1% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 4%              ;
; Maximum fan-out                             ; 235                       ;
; Highest non-global fan-out                  ; 24                        ;
; Total fan-out                               ; 1969                      ;
; Average fan-out                             ; 2.95                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 392 / 14400 ( 3 % ) ; 0 / 14400 ( 0 % )              ;
;     -- Combinational with no register       ; 158                 ; 0                              ;
;     -- Register only                        ; 81                  ; 0                              ;
;     -- Combinational with a register        ; 153                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 183                 ; 0                              ;
;     -- 3 input functions                    ; 77                  ; 0                              ;
;     -- <=2 input functions                  ; 51                  ; 0                              ;
;     -- Register only                        ; 81                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 280                 ; 0                              ;
;     -- arithmetic mode                      ; 31                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 234                 ; 0                              ;
;     -- Dedicated logic registers            ; 234 / 14400 ( 2 % ) ; 0 / 14400 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 34 / 900 ( 4 % )    ; 0 / 900 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 19                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0                   ; 0                              ;
; Total memory bits                           ; 2048                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M9K                                         ; 1 / 60 ( 1 % )      ; 0 / 60 ( 0 % )                 ;
; Clock control block                         ; 2 / 23 ( 8 % )      ; 0 / 23 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 1964                ; 5                              ;
;     -- Registered Connections               ; 518                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Clock ; J7    ; 3A       ; 16           ; 0            ; 14           ; 235                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Reset ; J6    ; 3A       ; 16           ; 0            ; 21           ; 37                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Run   ; B13   ; 7        ; 26           ; 31           ; 7            ; 21                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; LEDs[0]  ; L13   ; 5        ; 33           ; 12           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[10] ; G9    ; 6        ; 33           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[11] ; G10   ; 6        ; 33           ; 22           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[12] ; A12   ; 7        ; 20           ; 31           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[13] ; H10   ; 5        ; 33           ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[14] ; J13   ; 5        ; 33           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[15] ; K13   ; 5        ; 33           ; 15           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[1]  ; K11   ; 5        ; 33           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[2]  ; E13   ; 6        ; 33           ; 25           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[3]  ; N10   ; 4        ; 26           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[4]  ; A13   ; 7        ; 26           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[5]  ; H12   ; 5        ; 33           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[6]  ; F10   ; 6        ; 33           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[7]  ; L12   ; 5        ; 33           ; 12           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[8]  ; A11   ; 7        ; 20           ; 31           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; LEDs[9]  ; E10   ; 6        ; 33           ; 27           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                         ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name           ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+--------------------+--------------------------+------------------+---------------------------+
; L3       ; MSEL2              ; -                        ; -                ; Dedicated Programming Pin ;
; N3       ; MSEL1              ; -                        ; -                ; Dedicated Programming Pin ;
; K5       ; MSEL0              ; -                        ; -                ; Dedicated Programming Pin ;
; J5       ; CONF_DONE          ; -                        ; -                ; Dedicated Programming Pin ;
; K6       ; nSTATUS            ; -                        ; -                ; Dedicated Programming Pin ;
; N5       ; DIFFIO_B1n, NCEO   ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; G10      ; DIFFIO_R4n, DEV_OE ; Use as regular IO        ; LEDs[11]         ; Dual Purpose Pin          ;
; A5       ; DATA0              ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B5       ; ASDO               ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO               ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; A4       ; DCLK               ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; D5       ; nCONFIG            ; -                        ; -                ; Dedicated Programming Pin ;
; C4       ; nCE                ; -                        ; -                ; Dedicated Programming Pin ;
+----------+--------------------+--------------------------+------------------+---------------------------+


+------------------------------------------------------------------------------+
; I/O Bank Usage                                                               ;
+----------+-----------------+---------------+--------------+------------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+-----------------+---------------+--------------+------------------+
; QL0      ; 0 / 8 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 1 / 8 ( 13 % )  ; 2.5V          ; --           ; --               ;
; 3A       ; 2 / 2 ( 100 % ) ; --            ; --           ; 2.5V             ;
; 4        ; 1 / 14 ( 7 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 7 / 12 ( 58 % ) ; 2.5V          ; --           ; --               ;
; 6        ; 5 / 12 ( 42 % ) ; 2.5V          ; --           ; --               ;
; 7        ; 4 / 14 ( 29 % ) ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )   ; --            ; --           ; 2.5V             ;
; 8        ; 0 / 5 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % ) ; 2.5V          ; --           ; --               ;
+----------+-----------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 99         ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 98         ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ; 96         ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 93         ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 90         ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A6       ; 89         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 87         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 88         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 81         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 82         ; 7        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 79         ; 7        ; LEDs[8]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 80         ; 7        ; LEDs[12]                                         ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 73         ; 7        ; LEDs[4]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 97         ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B5       ; 91         ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B6       ; 86         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B8       ; 77         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 76         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 75         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ; 74         ; 7        ; Run                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C4       ; 95         ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 92         ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 85         ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 78         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 69         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 70         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 71         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 94         ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 65         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D11      ; 68         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 67         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 72         ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 83         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E7       ; 84         ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E10      ; 66         ; 6        ; LEDs[9]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ; 63         ; 6        ; LEDs[2]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 64         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 62         ; 6        ; LEDs[6]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F11      ; 61         ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F12      ; 58         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F13      ; 57         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 60         ; 6        ; LEDs[10]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G10      ; 59         ; 6        ; LEDs[11]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ; 55         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H10      ; 52         ; 5        ; LEDs[13]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 51         ; 5        ; LEDs[5]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H13      ; 56         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 3A       ; Reset                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J7       ; 30         ; 3A       ; Clock                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J13      ; 53         ; 5        ; LEDs[14]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 35         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; K9       ; 36         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 43         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 48         ; 5        ; LEDs[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K12      ; 47         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ; 54         ; 5        ; LEDs[15]                                         ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L5       ; 27         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ; 28         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; L8       ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L9       ; 37         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L11      ; 44         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 50         ; 5        ; LEDs[7]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L13      ; 49         ; 5        ; LEDs[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ; 22         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 25         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 31         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 38         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ; 41         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ; 46         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 23         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N5       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N6       ; 26         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ; 32         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; N8       ; 33         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 34         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ; 39         ; 4        ; LEDs[3]                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N11      ; 40         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 42         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 45         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                     ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
; |SystemIR                                     ; 392 (1)     ; 234 (0)                   ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 19   ; 0            ; 158 (0)      ; 81 (0)            ; 153 (3)          ; |SystemIR                                                                                                               ; work         ;
;    |ProcessorIR:PROC|                         ; 376 (6)     ; 218 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (5)      ; 65 (1)            ; 153 (0)          ; |SystemIR|ProcessorIR:PROC                                                                                              ; work         ;
;       |Addsub:AddSubBlock|                    ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |SystemIR|ProcessorIR:PROC|Addsub:AddSubBlock                                                                           ; work         ;
;          |lpm_add_sub:LPM_ADD_SUB_component|  ; 16 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 0 (0)            ; |SystemIR|ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component                                         ; work         ;
;             |add_sub_3lg:auto_generated|      ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |SystemIR|ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated              ; work         ;
;       |CU:ControlUnityBlock|                  ; 120 (120)   ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 93 (93)      ; 0 (0)             ; 27 (27)          ; |SystemIR|ProcessorIR:PROC|CU:ControlUnityBlock                                                                         ; work         ;
;       |Mux:Multiplexar|                       ; 133 (133)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 91 (91)          ; |SystemIR|ProcessorIR:PROC|Mux:Multiplexar                                                                              ; work         ;
;       |ProgramCounter:ProgramCounterBlock|    ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |SystemIR|ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock                                                           ; work         ;
;          |lpm_counter:LPM_COUNTER_component|  ; 17 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 16 (0)           ; |SystemIR|ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component                         ; work         ;
;             |cntr_t0k:auto_generated|         ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |SystemIR|ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated ; work         ;
;       |registern:ADDR_Register|               ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 1 (1)            ; |SystemIR|ProcessorIR:PROC|registern:ADDR_Register                                                                      ; work         ;
;       |registern:AcumulatorRegister|          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |SystemIR|ProcessorIR:PROC|registern:AcumulatorRegister                                                                 ; work         ;
;       |registern:DOUT_Register|               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |SystemIR|ProcessorIR:PROC|registern:DOUT_Register                                                                      ; work         ;
;       |registern:IntructionRegister|          ; 9 (9)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 2 (2)            ; |SystemIR|ProcessorIR:PROC|registern:IntructionRegister                                                                 ; work         ;
;       |registern:\REGISTERS:0:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:1:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:2:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:3:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:4:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:5:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks                                                        ; work         ;
;       |registern:\REGISTERS:6:RegisterBlocks| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |SystemIR|ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks                                                        ; work         ;
;       |registern:addSubRegister|              ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |SystemIR|ProcessorIR:PROC|registern:addSubRegister                                                                     ; work         ;
;    |RAM:MEMORY|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SystemIR|RAM:MEMORY                                                                                                    ; work         ;
;       |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SystemIR|RAM:MEMORY|altsyncram:altsyncram_component                                                                    ; work         ;
;          |altsyncram_ish1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |SystemIR|RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated                                     ; work         ;
;    |registern:LEDREGISTER|                    ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |SystemIR|registern:LEDREGISTER                                                                                         ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LEDs[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDs[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Clock    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; Run      ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; Reset    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                      ;
+-----------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                   ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------+-------------------+---------+
; Clock                                                                 ;                   ;         ;
; Run                                                                   ;                   ;         ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|cycle[2]                 ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|cycle[1]                 ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|cycle[0]                 ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.loadImmediate ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.load          ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.storage       ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.subtraction   ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.addition      ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.move          ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state.movenz        ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~13         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~14         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~15         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~16         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~17         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~18         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~19         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~20         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|present_state~23         ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state~13            ; 0                 ; 6       ;
;      - ProcessorIR:PROC|CU:ControlUnityBlock|next_state~14            ; 0                 ; 6       ;
; Reset                                                                 ;                   ;         ;
+-----------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                              ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Clock                                                                                                             ; PIN_J7             ; 235     ; Clock                    ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|DOUTin~0                                                                    ; LCCOMB_X25_Y18_N4  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|IRin~0                                                                      ; LCCOMB_X25_Y20_N4  ; 9       ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector12~0                                                                ; LCCOMB_X25_Y18_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector13~0                                                                ; LCCOMB_X25_Y18_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector14~0                                                                ; LCCOMB_X26_Y21_N2  ; 11      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector15~2                                                                ; LCCOMB_X25_Y21_N22 ; 17      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector16~2                                                                ; LCCOMB_X25_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector17~4                                                                ; LCCOMB_X24_Y21_N2  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector18~3                                                                ; LCCOMB_X24_Y21_N24 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector19~5                                                                ; LCCOMB_X24_Y21_N28 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector20~4                                                                ; LCCOMB_X24_Y21_N18 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector21~2                                                                ; LCCOMB_X24_Y21_N8  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector22~2                                                                ; LCCOMB_X24_Y21_N14 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|_~0 ; LCCOMB_X26_Y21_N26 ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Qin                                                                                                               ; LCCOMB_X23_Y18_N6  ; 16      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                             ; PIN_J6             ; 37      ; Async. clear             ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; Run                                                                                                               ; PIN_B13            ; 21      ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
; wr_en                                                                                                             ; LCCOMB_X23_Y18_N28 ; 1       ; Write enable             ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clock ; PIN_J7   ; 235     ; 136                                  ; Global Clock         ; GCLK17           ; --                        ;
; Reset ; PIN_J6   ; 37      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                   ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.subtraction                                                                        ; 24      ;
; Run~input                                                                                                                              ; 21      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|cycle[0]                                                                                         ; 20      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|cycle[1]                                                                                         ; 20      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux39~3                                                                                          ; 18      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector15~2                                                                                     ; 17      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|cycle[2]                                                                                         ; 17      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector20~4                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector22~2                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector21~2                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector19~5                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector16~2                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector17~4                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector18~3                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector13~0                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector12~0                                                                                     ; 16      ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|_~0                      ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|DOUTin~0                                                                                         ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal9~0                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal8~0                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal2~2                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal0~2                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal1~0                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal6~1                                                                                              ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal4~1                                                                                              ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~1                                                                                     ; 16      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~0                                                                                     ; 16      ;
; Qin                                                                                                                                    ; 16      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal3~0                                                                                              ; 15      ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal5~1                                                                                              ; 15      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.fetchInstruction                                                                   ; 15      ;
; ProcessorIR:PROC|Mux:Multiplexar|Mbus~2                                                                                                ; 13      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~6                                                                                           ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~6                                                                                          ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~6                                                                                          ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~6                                                                                          ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~6                                                                                          ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~8                                                                                          ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~6                                                                                           ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~6                                                                                           ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~6                                                                                           ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~6                                                                                           ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~6                                                                                          ; 12      ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[4]                                                                                     ; 12      ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[3]                                                                                     ; 12      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~6                                                                                           ; 11      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~6                                                                                           ; 11      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~6                                                                                           ; 11      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~6                                                                                           ; 11      ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~6                                                                                           ; 11      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector14~0                                                                                     ; 11      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.idle                                                                               ; 11      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.storage                                                                            ; 11      ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[5]                                                                                     ; 10      ;
; ProcessorIR:PROC|CU:ControlUnityBlock|IRin~0                                                                                           ; 9       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector4~2                                                                                      ; 9       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.loadImmediate                                                                      ; 9       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[7]                                                                                     ; 8       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[6]                                                                                     ; 8       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[8]                                                                                     ; 8       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal2~0                                                                                              ; 8       ;
; ProcessorIR:PROC|Mux:Multiplexar|Mbus~0                                                                                                ; 8       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~6                                                                                     ; 8       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~5                                                                                     ; 8       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.move                                                                               ; 8       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[0]                                                                                     ; 8       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.load                                                                               ; 8       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector26~2                                                                                     ; 7       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.movenz                                                                             ; 7       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state.addition                                                                           ; 7       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector6~1                                                                                      ; 6       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux39~2                                                                                          ; 6       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal0~0                                                                                              ; 6       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector0~0                                                                                      ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector32~2                                                                                     ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector33~3                                                                                     ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector30~2                                                                                     ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~10                                                                                    ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector27~3                                                                                     ; 5       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector20~3                                                                                     ; 4       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector17~3                                                                                     ; 4       ;
; ProcessorIR:PROC|Mux:Multiplexar|Mbus~1                                                                                                ; 4       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal6~0                                                                                              ; 4       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector29~2                                                                                     ; 4       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector28~3                                                                                     ; 4       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[1]                                                                                     ; 4       ;
; ProcessorIR:PROC|registern:IntructionRegister|Q[2]                                                                                     ; 4       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux39~0                                                                                          ; 4       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector1~2                                                                                      ; 3       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector24~0                                                                                     ; 3       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal2~1                                                                                              ; 3       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal5~0                                                                                              ; 3       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector19~2                                                                                     ; 3       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector25~0                                                                                     ; 3       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector4~4                                                                                      ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~23                                                                                 ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector3~3                                                                                      ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector6~3                                                                                      ; 2       ;
; ProcessorIR:PROC|Equal0~4                                                                                                              ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector0~1                                                                                      ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector3~0                                                                                      ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector19~4                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|W_D~0                                                                                            ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector24~1                                                                                     ; 2       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal0~1                                                                                              ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector33~0                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector18~2                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector19~3                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~7                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector20~2                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector27~0                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector17~2                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector28~0                                                                                     ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux39~1                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[15]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[14]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[13]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[12]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[11]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[10]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[9]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[8]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[7]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[6]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[5]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[4]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[3]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[2]                                                                                          ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[1]                                                                                          ; 2       ;
; wr_en~0                                                                                                                                ; 2       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[12]                                                                                         ; 2       ;
; ProcessorIR:PROC|registern:DOUT_Register|Q[0]                                                                                          ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.movenz~0                                                                              ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.move~0                                                                                ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.storage~0                                                                             ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.subtraction~0                                                                         ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.addition~0                                                                            ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.loadImmediate~0                                                                       ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.load~0                                                                                ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[11]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[11]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[10]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[10]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[9]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[9]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[8]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[8]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[7]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[7]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[6]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[6]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[5]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[5]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[4]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[4]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[3]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[3]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[2]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[2]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[1]                                                                                         ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[1]       ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[15]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[15]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[14]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[14]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[13]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[13]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[12]                                                                                        ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[12]      ; 2       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[0]                                                                                         ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[7]                                                       ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[8]                                                       ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[9]                                                       ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[10]                                                      ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[11]                                                      ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[12]                                                      ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[13]                                                      ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[14]                                                      ; 2       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[15]                                                      ; 2       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_reg_bit[0]       ; 2       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state~14                                                                                    ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state~13                                                                                    ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[15]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~15                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[14]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~14                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[13]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~13                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[1]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~12                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[2]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~11                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[3]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~10                                  ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[4]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~9                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[5]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~8                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[6]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~7                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[7]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~6                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[8]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~5                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[9]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~4                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[10]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~3                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[11]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~2                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[12]                                                                                    ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~1                                   ; 1       ;
; ProcessorIR:PROC|registern:AcumulatorRegister|Q[0]                                                                                     ; 1       ;
; ProcessorIR:PROC|Addsub:AddSubBlock|lpm_add_sub:LPM_ADD_SUB_component|add_sub_3lg:auto_generated|_~0                                   ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[6]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[5]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[4]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[3]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[2]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[1]                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[0]                                                                                          ; 1       ;
; wr_en                                                                                                                                  ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~22                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.fetchInstruction                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~21                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~20                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~5                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector11~0                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~19                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector3~2                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector3~1                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.idle                                                                                  ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~18                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector5~1                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector4~3                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector5~0                                                                                      ; 1       ;
; ProcessorIR:PROC|Equal0~3                                                                                                              ; 1       ;
; ProcessorIR:PROC|Equal0~2                                                                                                              ; 1       ;
; ProcessorIR:PROC|Equal0~1                                                                                                              ; 1       ;
; ProcessorIR:PROC|Equal0~0                                                                                                              ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~17                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~4                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector10~0                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~16                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~3                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector8~0                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~15                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~2                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector7~0                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector0~3                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector0~2                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector2~2                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector2~1                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector2~0                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector1~3                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector1~1                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector1~0                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~14                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~1                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector6~2                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|present_state~13                                                                                 ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Mux17~0                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector9~0                                                                                      ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector6~0                                                                                      ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector4~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[11]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector5~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[10]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector6~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[9]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector7~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[8]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector8~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[7]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector9~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[6]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~5                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~4                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~3                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~2                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~1                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector10~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[5]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~5                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~4                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~3                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~2                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~1                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector11~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[4]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~5                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~4                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~3                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~2                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~1                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector12~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[3]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~5                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~4                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~3                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~2                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~1                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector13~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[2]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~7                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~6                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~5                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~4                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~3                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~2                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~1                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector14~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[1]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector0~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[15]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector1~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[14]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector2~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[13]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~5                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~4                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~3                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~2                                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~1                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector3~0                                                                                           ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[12]                                                                           ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~5                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~4                                                                                          ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~3                                                                                          ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|WideOr5~0                                                                                        ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:2:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~2                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:0:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:1:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~1                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:3:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:6:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Selector15~0                                                                                          ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:5:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector26~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector26~0                                                                                     ; 1       ;
; ProcessorIR:PROC|Mux:Multiplexar|Equal4~0                                                                                              ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector32~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector32~0                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector33~2                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector33~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector29~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector29~0                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector30~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector30~0                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~9                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~8                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector27~2                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector27~1                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~4                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~3                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector31~2                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector28~2                                                                                     ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|Selector28~1                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:\REGISTERS:4:RegisterBlocks|Q[0]                                                                            ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[15]                                                                                         ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[14]                                                                                         ; 1       ;
; ProcessorIR:PROC|registern:ADDR_Register|Q[13]                                                                                         ; 1       ;
; ProcessorIR:PROC|W                                                                                                                     ; 1       ;
; registern:LEDREGISTER|Q[15]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[14]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[13]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[12]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[11]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[10]                                                                                                            ; 1       ;
; registern:LEDREGISTER|Q[9]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[8]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[7]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[6]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[5]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[4]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[3]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[2]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[1]                                                                                                             ; 1       ;
; registern:LEDREGISTER|Q[0]                                                                                                             ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[15]~48                                                                                     ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita15      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[14]~47                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[14]~46                                                                                     ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita14~COUT ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita14      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[13]~45                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[13]~44                                                                                     ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita13~COUT ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita13      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[12]~43                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[12]~42                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[11]~41                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[11]~40                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[10]~39                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[10]~38                                                                                     ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[9]~37                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[9]~36                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[8]~35                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[8]~34                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[7]~33                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[7]~32                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[6]~31                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[6]~30                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[5]~29                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[5]~28                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[4]~27                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[4]~26                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[3]~25                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[3]~24                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[2]~23                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[2]~22                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[1]~21                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[1]~20                                                                                      ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita12~COUT ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita12      ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita11~COUT ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita11      ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita10~COUT ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita10      ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita9~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita9       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita8~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita8       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita7~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita7       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita6~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita6       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita5~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita5       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita4~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita4       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita3~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita3       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita2~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita2       ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita1~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita1       ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[0]~19                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[0]~18                                                                                      ; 1       ;
; ProcessorIR:PROC|registern:addSubRegister|Q[0]~17                                                                                      ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita0~COUT  ; 1       ;
; ProcessorIR:PROC|ProgramCounter:ProgramCounterBlock|lpm_counter:LPM_COUNTER_component|cntr_t0k:auto_generated|counter_comb_bita0       ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.movenz                                                                                ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.move                                                                                  ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.storage                                                                               ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.subtraction                                                                           ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.addition                                                                              ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.loadImmediate                                                                         ; 1       ;
; ProcessorIR:PROC|CU:ControlUnityBlock|next_state.load                                                                                  ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[1]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[2]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[3]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[4]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[5]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[6]                                                       ; 1       ;
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|q_a[0]                                                       ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+
; Name                                                                                 ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF          ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+
; RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 128          ; 16           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 2048 ; 128                         ; 16                          ; --                          ; --                          ; 2048                ; 1    ; inst_mem.mif ; M9K_X28_Y18_N0 ; Don't care           ; Old data        ; Old data        ;
+--------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------+----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |SystemIR|RAM:MEMORY|altsyncram:altsyncram_component|altsyncram_ish1:auto_generated|ALTSYNCRAM                                                                                                                                                                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0010100000000000) (24000) (10240) (2800)    ;(0000000000000001) (1) (1) (01)   ;(0011000000000000) (30000) (12288) (3000)   ;(0000000000001000) (10) (8) (08)   ;(0001011110000000) (13600) (6016) (1780)   ;(0111000100000000) (70400) (28928) (7100)   ;(1101111010000000) (157200) (56960) (DE80)   ;(0010000000000000) (20000) (8192) (2000)   ;
;8;(0000000000010100) (24) (20) (14)    ;(1000010000000000) (102000) (33792) (8400)   ;(1010010000000000) (122000) (41984) (A400)   ;(1000110000000000) (106000) (35840) (8C00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;16;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000001111) (17) (15) (0F)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;24;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;32;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;40;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;48;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;56;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;64;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;72;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;80;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;88;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;96;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;104;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;112;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;
;120;(0000000000000000) (0) (0) (00)    ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;(0000000000000000) (0) (0) (00)   ;


+------------------------------------------------------------+
; Other Routing Usage Summary                                ;
+-----------------------------------+------------------------+
; Other Routing Resource Type       ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 672 / 42,960 ( 2 % )   ;
; C16 interconnects                 ; 8 / 1,518 ( < 1 % )    ;
; C4 interconnects                  ; 358 / 26,928 ( 1 % )   ;
; Direct links                      ; 100 / 42,960 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,200 ( 0 % )      ;
; Global clocks                     ; 2 / 20 ( 10 % )        ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 179 / 14,400 ( 1 % )   ;
; R24 interconnects                 ; 0 / 1,710 ( 0 % )      ;
; R4 interconnects                  ; 445 / 37,740 ( 1 % )   ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.53) ; Number of LABs  (Total = 34) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 2                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 2                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 2                            ;
; 13                                          ; 3                            ;
; 14                                          ; 2                            ;
; 15                                          ; 1                            ;
; 16                                          ; 15                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.85) ; Number of LABs  (Total = 34) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 4                            ;
; 1 Clock                            ; 30                           ;
; 1 Clock enable                     ; 7                            ;
; 1 Sync. load                       ; 2                            ;
; 2 Clock enables                    ; 20                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 18.12) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 3                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 2                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 2                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 4                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.00) ; Number of LABs  (Total = 34) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 2                            ;
; 2                                               ; 1                            ;
; 3                                               ; 3                            ;
; 4                                               ; 1                            ;
; 5                                               ; 3                            ;
; 6                                               ; 3                            ;
; 7                                               ; 1                            ;
; 8                                               ; 1                            ;
; 9                                               ; 3                            ;
; 10                                              ; 2                            ;
; 11                                              ; 3                            ;
; 12                                              ; 4                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
; 15                                              ; 1                            ;
; 16                                              ; 1                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 1                            ;
; 21                                              ; 0                            ;
; 22                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 16.97) ; Number of LABs  (Total = 34) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 2                            ;
; 4                                            ; 0                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 2                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 3                            ;
; 16                                           ; 1                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 1                            ;
; 33                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ; 19        ; 19        ; 0            ; 16           ; 0            ; 0            ; 3            ; 0            ; 16           ; 3            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 0            ; 19        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ; 0         ; 0         ; 19           ; 3            ; 19           ; 19           ; 16           ; 19           ; 3            ; 16           ; 19           ; 19           ; 19           ; 3            ; 19           ; 19           ; 19           ; 19           ; 19           ; 0         ; 19           ; 19           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LEDs[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDs[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Run                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119004): Automatically selected device EP4CGX15BF14C6 for design SystemIR
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30BF14C6 is compatible
    Info (176445): Device EP4CGX22BF14C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location N5
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A5
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B5
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location A4
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 19 pins of 19 total pins
    Info (169086): Pin LEDs[0] not assigned to an exact location on the device
    Info (169086): Pin LEDs[1] not assigned to an exact location on the device
    Info (169086): Pin LEDs[2] not assigned to an exact location on the device
    Info (169086): Pin LEDs[3] not assigned to an exact location on the device
    Info (169086): Pin LEDs[4] not assigned to an exact location on the device
    Info (169086): Pin LEDs[5] not assigned to an exact location on the device
    Info (169086): Pin LEDs[6] not assigned to an exact location on the device
    Info (169086): Pin LEDs[7] not assigned to an exact location on the device
    Info (169086): Pin LEDs[8] not assigned to an exact location on the device
    Info (169086): Pin LEDs[9] not assigned to an exact location on the device
    Info (169086): Pin LEDs[10] not assigned to an exact location on the device
    Info (169086): Pin LEDs[11] not assigned to an exact location on the device
    Info (169086): Pin LEDs[12] not assigned to an exact location on the device
    Info (169086): Pin LEDs[13] not assigned to an exact location on the device
    Info (169086): Pin LEDs[14] not assigned to an exact location on the device
    Info (169086): Pin LEDs[15] not assigned to an exact location on the device
    Info (169086): Pin Clock not assigned to an exact location on the device
    Info (169086): Pin Run not assigned to an exact location on the device
    Info (169086): Pin Reset not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SystemIR.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Clock~input (placed in PIN J7 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node Reset~input (placed in PIN J6 (CLK12, DIFFCLK_7p, REFCLK0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 17 (unused VREF, 2.5V VCCIO, 1 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  12 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  14 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X22_Y10 to location X33_Y20
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.83 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (169177): 2 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin Clock uses I/O standard 2.5 V at J7
    Info (169178): Pin Reset uses I/O standard 2.5 V at J6
Info (144001): Generated suppressed messages file /home/matheus/Documents/Unifei/Periodo_6/ELT013 - Eletronica Digital II/Pratica/Projeto/output_files/SystemIR.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 838 megabytes
    Info: Processing ended: Sun Dec  8 12:21:46 2013
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/matheus/Documents/Unifei/Periodo_6/ELT013 - Eletronica Digital II/Pratica/Projeto/output_files/SystemIR.fit.smsg.


