<main "="" class="content-area col-lg-8 px-lg-5" id="content">
<div aria-live="polite" id="system-message-container"></div>
<div class="unipg-com-unipgoffertaugov">
<h1>Insegnamento EMBEDDED ELECTRONIC  SYSTEMS</h1>
<div id="unipg-off">
<div class="unipg-off-tabcontent">
<table class="table table-condensed table-striped">
<tbody><tr>
<th>Nome del corso di laurea</th>
<td><a href="/didattica/corsi-di-laurea-e-laurea-magistrale/archivio/offerta-formativa-2025-26?view=elenco&amp;idcorso=8643&amp;annoregolamento=2025&amp;tab=&amp;idins=">Ingegneria informatica e robotica</a></td>
</tr>
<tr>
<th>Codice insegnamento</th>
<td>A003453</td>
</tr>
<tr>
<th>Curriculum</th>
<td>Robotics</td>
</tr>
<tr>
<th>Docente responsabile</th>
<td><a href="https://www.unipg.it/personale/pisana.placidi">Pisana Placidi</a></td>
</tr>
<tr>
<th>Docenti</th>
<td>
<ul>
<li>Pisana Placidi</li></ul></td>
</tr>
<tr>
<th>Ore</th>
<td>
<ul>
<li>72 Ore - Pisana Placidi</li></ul></td>
</tr>
<tr>
<th>CFU</th>
<td>9</td>
</tr>
<tr>
<th>Regolamento</th>
<td>Coorte 2025</td>
</tr>
<tr>
<th>Erogato</th>
<td>Erogato nel 2025/26</td>
</tr>
<tr>
<th>Erogato altro regolamento</th>
<td></td>
</tr>
<tr>
<th>Attività</th>
<td>Affine/integrativa</td>
</tr>
<tr>
<th>Ambito</th>
<td>Attività formative affini o integrative</td>
</tr>
<tr>
<th>Settore</th>
<td>ING-INF/01</td>
</tr>
<tr>
<th>Anno</th>
<td>1</td>
</tr>
<tr>
<th>Periodo</th>
<td>Primo Semestre</td>
</tr>
<tr>
<th>Tipo insegnamento</th>
<td>Obbligatorio (Required)</td>
</tr>
<tr>
<th>Tipo attività</th>
<td>Attività formativa monodisciplinare</td>
</tr>
<tr>
<th>Lingua insegnamento</th>
<td>Italiano</td>
</tr>
<tr>
<th>Contenuti</th>
<td>Sistemi Embedded: aspetti generali. Architettura: elaborazione e comunicazione. Tecnologie e dispositivi per realizzare i circuiti di elaborazione. Temporizzazione e Sincronismo nei sistemi digitali. Progettazione e coprogettazione. Esercitazioni guidate di laboratorio su FPGA.<br/></td>
</tr>
<tr>
<th>Testi di riferimento</th>
<td>TESTI DI RIFERIMENTO:<br/>- Brandolese, Fornaciari, "Sistemi Embedded", Prentice Hall, 2007.<br/>- J.Catsoulis, “Embedded Hardware”, O’Reilly.<br/>- J. Rabaey, A. Chandrakasan and B. Nikolic, "Digital Integrated Circuits: A Design Perspective", 2/e, Prentice Hall 2003.<br/>-Rabaey, Jan, “Low Power Design Essentials Low Power Design Essentials”, Springer.<br/>- Pong P. Chu, “FPGA Prototyping by VHDL Examples: Xilinx MicroBlaze MCS SoC, 2nd Edition”, Wiley, 2017.<br/>- Dispense a cura del docente disponibili su UNISTUDIUM - PIATTAFORMA DI ELEARNING DELL'UNIVERSITÀ DEGLI STUDI DI PERUGIA (https://www.unistudium.unipg.it/ ).<br/></td>
</tr>
<tr>
<th>Obiettivi formativi</th>
<td>- Conoscenza di base di: problematiche connesse alla progettazione di sistemi elettronici embedded; tecniche dedicate alla riduzione del consumo di potenza; problemi legati alla temporizzazione e al sincronismo nei circuiti digitali; architettura di alcuni blocchi funzionali dei sistemi.<br/>- Abilità: nella scelta di tecnologie e blocchi funzionali di un sistema embedded; nell’utilizzo di alcuni strumenti software dedicati alla progettazione e verifica di circuiti/sistemi digitali su FPGA.<br/>- L'insegnamento, inoltre, contribuisce al conseguimento dei seguenti risultati di apprendimento: elaborare e/o applicare idee originali in contesti diversi; risolvere problemi in ambienti nuovi e/o interdisciplinari; motivare le scelte progettuali compiute evidenziando possibili criticità; integrare le conoscenze e gestire la complessità.<br/></td>
</tr>
<tr>
<th>Prerequisiti</th>
<td>Per frequentare il laboratorio bisogna aver concluso il corso sulla sicurezza nei luoghi di lavoro.<br/>Al fine di comprendere i contenuti presentati e conseguire gli obiettivi di apprendimento è sufficiente possedere una conoscenza di base di Elettronica/Elettronica digitale, algebra booleana, architetture dei calcolatori e sistemi operativi. <br/></td>
</tr>
<tr>
<th>Metodi didattici</th>
<td>L’insegnamento è organizzato come segue:<br/>- lezioni frontali in aula;<br/>- lezioni frontali a carattere seminariale<br/>- esercitazioni guidate presso il Laboratorio Multidisciplinare sulla programmazione di un FPGA. Gli studenti seguiranno 10 esercitazioni di laboratorio.<br/>Strumenti di supporto alla didattica: lavagna e PC + proiettore, PC, schede di sviluppo per FPGA.<br/></td>
</tr>
<tr>
<th>Altre informazioni</th>
<td>La frequenza delle lezioni è raccomandata.<br/>I Semestre (maggiori dettagli vengono riportati al link https://www.ing.unipg.it/didattica/studiare-nei-nostri-corsi/orario-lezioni) .<br/></td>
</tr>
<tr>
<th>Modalità di verifica dell'apprendimento</th>
<td>La verifica dell’apprendimento prevede:<br/>i) una prova orale (0-16 punti; max 30 min)<br/>ii) la stesura e la discussione di una relazione di laboratorio / progetto su FPGA (0 - 15 punti, 9 è il punteggio minimo per superare la prova; durata della prova: 15 min).<br/><br/>La prova orale prevede: i) domande teoriche relative agli argomenti presentati in aula volte ad accertare la conoscenza e comprensione da parte dello studente, nonché la capacità di esporne il contenuto; ii) domande più applicative, relative all’utilizzo delle conoscenze acquisite per la soluzione di casi pratici. Le domande sono a risposta multipla e a risposta aperta e per ciascuna domanda viene indicato il punteggio minimo e massimo.<br/>La prova orale è finalizzata alla verifica della acquisizione da parte dello studente delle metodologie e degli strumenti per la progettazione di circuiti/sistemi su FPGA e della capacità di giustificare scelte progettuali.<br/>La prova orale consentirà, inoltre, al docente di valutare la capacità di comunicazione e la proprietà di linguaggio e organizzazione autonoma dell’esposizione dell’allievo.<br/><br/>Per informazioni sui servizi di supporto agli studenti con disabilità e/o DSA visita la pagina https://www.unipg.it/disabilita-e-dsa.<br/></td>
</tr>
<tr>
<th>Programma esteso</th>
<td>Introduzione (1.2 CFU)<br/>Presentazione dell’insegnamento: contenuti, obiettivi formativi, materiale didattico e modalità di verifica del profitto.<br/>Sistemi Embedded (SE): caratteristiche principali (SE-&gt; M2M -&gt; IoT -&gt; CPS), mercato, evoluzione, ambiti applicativi. Metriche di progetto.<br/><br/>Evoluzione dei sistemi (1CFU) <br/>System on Board (SoB), System on Chip (SoC) e System in Package (SiP). Sistemi digitali e sistemi misti (analogico-digitale): esempi di architettura e tecniche di implementazione.<br/>Package: materiali, livelli di interconnessioni, package tradizionali e nuovi tipi di package, considerazioni termiche, evoluzione.<br/>Circuiti dedicati alla generazione dei segnali di alimentazione e di riferimento nei SoB e nei chip.<br/>Consumo di potenza: tecniche di progettazione dedicate alla riduzione a livello di circuito e di sistema nei SoC.<br/><br/>Architettura dei SE (2.5 CFU): SoB (componenti, supporto e approccio alla progettazione), SoC (approccio alla progettazione. Connessioni: parassiti, robustezza e prestazioni. Cenni sui modelli elettrici. Prospettive future: Network on Chip (NoC) e sistemi distribuiti (definizione). Piattaforme di prototipazione.<br/>Tecnologie e dispositivi dei circuiti di elaborazione: tecnologie hardware (ASIC e circuiti programmabili) e processori (cenni su General Purpose Processor (GPP), Application Specific Instruction set Processors (ASIP) e Single-Purpose Processors (SPP)).<br/><br/>Temporizzazione e sincronismo (1.3 CFU): introduzione. Skew e jitter. Principio di funzionamento e architettura del DLL e del PLL.<br/><br/>Flusso di progettazione (3 CFU)<br/>Concetto di co-progettazione, sviluppo dell'hardware e sviluppo del software. Verifica dei sistemi embedded.<br/>Progettazione assistita dal calcolatore: introduzione all'architettura e alla progettazione su FPGA con esercitazioni guidate di laboratorio. Introduzione al linguaggio VHDL.<br/></td>
</tr>
<tr>
<th>Obiettivi Agenda 2030 per lo sviluppo sostenibile</th>
<td>4-Istruzione di qualità<br/>9-Industria, innovazione e infrastrutture<br/>12-Consumo e produzione responsabili<br/></td>
</tr>
</tbody></table>
</div>
</div>
</div>
<div id="content-bottom">
</div>
<div class="clearfix">
<div class="d-inline-block float-end mt-3" id="share">
<div class="text-dark">Condividi su</div>
<div>
<a aria-label="Condividi su Facebook" href="https://www.facebook.com/sharer/sharer.php?u=https%3A%2F%2Fwww.unipg.it%2Fdidattica%2Fcorsi-di-laurea-e-laurea-magistrale%2Farchivio%2Fofferta-formativa-2025-26%3Fview%3Delenco%26idcorso%3D8643%26annoregolamento%3D2025%26tab%3DINS%26idins%3D436151" rel="noopener"><svg fill="currentColor" viewbox="0 0 512 512" xmlns="http://www.w3.org/2000/svg"><!--! Font Awesome Free 6.4.2 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license (Commercial License) Copyright 2023 Fonticons, Inc. --><path d="M504 256C504 119 393 8 256 8S8 119 8 256c0 123.78 90.69 226.38 209.25 245V327.69h-63V256h63v-54.64c0-62.15 37-96.48 93.67-96.48 27.14 0 55.52 4.84 55.52 4.84v61h-31.28c-30.8 0-40.41 19.12-40.41 38.73V256h68.78l-11 71.69h-57.78V501C413.31 482.38 504 379.78 504 256z"></path></svg></a>
<a aria-label="Condividi su Twitter" href="https://twitter.com/intent/tweet?url=https%3A%2F%2Fwww.unipg.it%2Fdidattica%2Fcorsi-di-laurea-e-laurea-magistrale%2Farchivio%2Fofferta-formativa-2025-26%3Fview%3Delenco%26idcorso%3D8643%26annoregolamento%3D2025%26tab%3DINS%26idins%3D436151" rel="noopener"><svg fill="currentColor" viewbox="0 0 512 512" xmlns="http://www.w3.org/2000/svg"><!--! Font Awesome Free 6.4.2 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license (Commercial License) Copyright 2023 Fonticons, Inc. --><path d="M389.2 48h70.6L305.6 224.2 487 464H345L233.7 318.6 106.5 464H35.8L200.7 275.5 26.8 48H172.4L272.9 180.9 389.2 48zM364.4 421.8h39.1L151.1 88h-42L364.4 421.8z"></path></svg></a>
<a aria-label="Condividi su Linkedin" href="https://www.linkedin.com/shareArticle?mini=true&amp;url=https%3A%2F%2Fwww.unipg.it%2Fdidattica%2Fcorsi-di-laurea-e-laurea-magistrale%2Farchivio%2Fofferta-formativa-2025-26%3Fview%3Delenco%26idcorso%3D8643%26annoregolamento%3D2025%26tab%3DINS%26idins%3D436151" rel="noopener"><svg fill="currentColor" viewbox="0 0 448 512" xmlns="http://www.w3.org/2000/svg"><!--! Font Awesome Free 6.4.2 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license (Commercial License) Copyright 2023 Fonticons, Inc. --><path d="M416 32H31.9C14.3 32 0 46.5 0 64.3v383.4C0 465.5 14.3 480 31.9 480H416c17.6 0 32-14.5 32-32.3V64.3c0-17.8-14.4-32.3-32-32.3zM135.4 416H69V202.2h66.5V416zm-33.2-243c-21.3 0-38.5-17.3-38.5-38.5S80.9 96 102.2 96c21.2 0 38.5 17.3 38.5 38.5 0 21.3-17.2 38.5-38.5 38.5zm282.1 243h-66.4V312c0-24.8-.5-56.7-34.5-56.7-34.6 0-39.9 27-39.9 54.9V416h-66.4V202.2h63.7v29.2h.9c8.9-16.8 30.6-34.5 62.9-34.5 67.2 0 79.7 44.3 79.7 101.9V416z"></path></svg></a>
<a aria-label="Condividi su Whatsapp" href="https://api.whatsapp.com/send?text=https%3A%2F%2Fwww.unipg.it%2Fdidattica%2Fcorsi-di-laurea-e-laurea-magistrale%2Farchivio%2Fofferta-formativa-2025-26%3Fview%3Delenco%26idcorso%3D8643%26annoregolamento%3D2025%26tab%3DINS%26idins%3D436151" rel="noopener"><svg fill="currentColor" viewbox="0 0 448 512" xmlns="http://www.w3.org/2000/svg"><!--! Font Awesome Free 6.4.2 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license (Commercial License) Copyright 2023 Fonticons, Inc. --><path d="M380.9 97.1C339 55.1 283.2 32 223.9 32c-122.4 0-222 99.6-222 222 0 39.1 10.2 77.3 29.6 111L0 480l117.7-30.9c32.4 17.7 68.9 27 106.1 27h.1c122.3 0 224.1-99.6 224.1-222 0-59.3-25.2-115-67.1-157zm-157 341.6c-33.2 0-65.7-8.9-94-25.7l-6.7-4-69.8 18.3L72 359.2l-4.4-7c-18.5-29.4-28.2-63.3-28.2-98.2 0-101.7 82.8-184.5 184.6-184.5 49.3 0 95.6 19.2 130.4 54.1 34.8 34.9 56.2 81.2 56.1 130.5 0 101.8-84.9 184.6-186.6 184.6zm101.2-138.2c-5.5-2.8-32.8-16.2-37.9-18-5.1-1.9-8.8-2.8-12.5 2.8-3.7 5.6-14.3 18-17.6 21.8-3.2 3.7-6.5 4.2-12 1.4-32.6-16.3-54-29.1-75.5-66-5.7-9.8 5.7-9.1 16.3-30.3 1.8-3.7.9-6.9-.5-9.7-1.4-2.8-12.5-30.1-17.1-41.2-4.5-10.8-9.1-9.3-12.5-9.5-3.2-.2-6.9-.2-10.6-.2-3.7 0-9.7 1.4-14.8 6.9-5.1 5.6-19.4 19-19.4 46.3 0 27.3 19.9 53.7 22.6 57.4 2.8 3.7 39.1 59.7 94.8 83.8 35.2 15.2 49 16.5 66.6 13.9 10.7-1.6 32.8-13.4 37.4-26.4 4.6-13 4.6-24.1 3.2-26.4-1.3-2.5-5-3.9-10.5-6.6z"></path></svg></a>
<a aria-label="Condividi su Telegram" href="https://telegram.me/share/url?url=https%3A%2F%2Fwww.unipg.it%2Fdidattica%2Fcorsi-di-laurea-e-laurea-magistrale%2Farchivio%2Fofferta-formativa-2025-26%3Fview%3Delenco%26idcorso%3D8643%26annoregolamento%3D2025%26tab%3DINS%26idins%3D436151" rel="noopener"><svg fill="currentColor" viewbox="0 0 496 512" xmlns="http://www.w3.org/2000/svg"><!--! Font Awesome Free 6.4.2 by @fontawesome - https://fontawesome.com License - https://fontawesome.com/license (Commercial License) Copyright 2023 Fonticons, Inc. --><path d="M248,8C111.033,8,0,119.033,0,256S111.033,504,248,504,496,392.967,496,256,384.967,8,248,8ZM362.952,176.66c-3.732,39.215-19.881,134.378-28.1,178.3-3.476,18.584-10.322,24.816-16.948,25.425-14.4,1.326-25.338-9.517-39.287-18.661-21.827-14.308-34.158-23.215-55.346-37.177-24.485-16.135-8.612-25,5.342-39.5,3.652-3.793,67.107-61.51,68.335-66.746.153-.655.3-3.1-1.154-4.384s-3.59-.849-5.135-.5q-3.283.746-104.608,69.142-14.845,10.194-26.894,9.934c-8.855-.191-25.888-5.006-38.551-9.123-15.531-5.048-27.875-7.717-26.8-16.291q.84-6.7,18.45-13.7,108.446-47.248,144.628-62.3c68.872-28.647,83.183-33.623,92.511-33.789,2.052-.034,6.639.474,9.61,2.885a10.452,10.452,0,0,1,3.53,6.716A43.765,43.765,0,0,1,362.952,176.66Z"></path></svg></a>
</div>
</div>
</div>
</main>