//==============================================
// port 
//==============================================
module port 
(
    input clk,
    input rst,
    input we,
    input []addr,
);


endmodule
