非直接接觸式系統晶片測試之研究--電容式藕合連接 
“Research on Non-Direct Contact Testing for System-On-Chip –  
Capacitive Coupling Interconnection” 
計畫編號：NSC 95-2221-E-260 -045 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：許孟烈 暨南大學電機工程系副教授 
 
一、 中文摘要 
系統晶片(system-on-chip, SOC)的目標是要將數
位、類比、射頻、記憶體、感應器等不同類型的核心電
路(core)整合於同一晶片上，目前晶片與晶片及晶片與
封裝之間的訊號傳遞，受限於寄生效應相對不易控制，
因此操作速率易受限制，此外系統需求複雜度提升也造
成金屬連線的困難，而 I/O 接腳數目需求也相對大增，
整體晶片面積則增加有限，更增加了系統晶片內部與外
部信號連接與系統晶片測試的困難。如此高密度且大型
的系統晶片，必須能夠使用高速高效率的低成本連接方
式來存取與測試深藏(embedded)於晶片內的各類型核
心電路。製程技術提升使得晶片內(on-chip)的工作速度
增加，但相對地晶片之間(off-chip)的工作速度卻受限於
封裝技術而增加有限，因此有一些取代傳統金屬連線的
非直接接觸(non-direct contact)的連接方式被提出來，包
含有光學式(optical)、交流藕合式(AC coupled)和無線射
頻式(RF)，其工作速度已經可達 GHz 以上。本研究計
畫完成一非直接接觸連接方式的交流藕合式傳輸器晶
片的設計與測試，當耦合電容與寄生電容的比值在 1/8
以上時，可以達到 1Gbps 的速度。 
英文摘要 
The goal of system-on-chip (SOC) is to integrate a 
variety of cores such like digital, analog, radio-frequency, 
memory, sensor … and so forth, into a single piece of chip. 
The speed of signal communication of SOC is limited due 
to detrimental parasitic effects which exist ubiquitously in 
the interconnections between chip and chip as well as chip 
and package. The demand for larger quantity of I/O pins, 
while the chip area remains nearly the same size, has much 
worsen the interconnection and testing of a complicated 
SOC. It is urgent to have an interconnection with features 
of high speed, high efficiency, and low cost to provide 
communications with the cores deeply embedded in the 
gigantic chip. The off-chip operating speed is bound by 
the interconnection and package, albeit the on-chip 
operating speed has been driven by the advance of 
semiconductor process technology. Therefore several 
non-direct contact technologies, like optical, AC-coupled, 
and RF, operating speed above GHz, have been proposed 
for substituting conventional metal wire interconnection. 
In this project, we have designed and implemented a test 
chip for AC-coupling chip-to-chip data transciver which 
can functionally operate at 1Gbps when the ratio of 
coupling capacitor to parasitic capacitor is greater than 
1/8. 
 
二、 計畫的緣由與目的 
由於積體電路製程技術不斷地縮小尺寸，愈來愈
多的電路功能可以整合在同一個晶片的技術被提出來
[1]，其中系統晶片(System-On-Chip, SOC)是最終的理想
目標，但以目前的製程技術，要將數位、類比、射頻、
記憶體、感應器等不同類型的電路整合於共同晶片上仍
然充滿挑戰，而近年來其他可以實現系統晶片的折衷方
式包含有 SOP(System on Package)、MCM(Multi-Chip 
Module)、SIP(System in a Package)，如圖一所示，可以
視作是將多個不同種類的功能晶片透過不同的封裝技
術所連接而整合於一個封裝之內。目前晶片與晶片及晶
片與封裝之間的信號傳遞，受限於封裝技術的寄生效應
相對不易控制，因此操作速率易受限制，此外系統需求
複雜度提升也造成金屬連線的困難，而 I/O 接腳數目的
需求也相對大增，整體晶片面積則增加有限，因此如何
在有限的空間中能有最高利用率就是一個相當重要的
議題。系統晶片可以視作是由多個不同種類的功能模組
所連接而成，甚至今日使用數百個嵌入式(Embedded)
元件的更複雜的系統晶片，會成為明日更大的系統晶片
中的 IP 電路核心(Core)，如此高密度且大型的系統晶
片，必須能夠使用高速高效率的低成本連接方式來存取
晶片之間的資料，另外要測試如此高密度且大型的系統
晶片，也必須能夠使用高速高效率的低成本連接方式來
存取深藏的嵌入式電路核心，不同的電路核心封套
(Wrapper)和測試存取機制 (Test Access Mechanism, 
TAM)已經被提出來，但是這些機制仍然是透過金屬連
接線，因此受到許多的限制。 
系統晶片內各功能模組間的信號連線由於製程的
尺寸縮小，使得金屬導線的寬度縮小與截面積也縮小，
造成導線電阻增加，而且相鄰導線的寄生邊牆電容
(Sidewall)的效應影響也變大，因此增加了信號傳遞的
RC 延遲，同時也使得信號線之間的交談(Crosstalk)雜訊
的干擾增大，因此使得系統的性能受限。同時製程技術
對系統晶片中晶片之間所需的傳輸連線，則將設計一
LVDS[9]電路以模擬信號在系統晶片內的傳遞，而其
與傳輸端點(Source/Sink)之連接，則採用先所前設計
驗證之非直接接觸式的連接。同時將研究針對非直接
接觸式連接的方式在系統晶片整合中新的可行的連
接技術，並透過所設計的傳送器與接收器，以圖六的
測試晶片進行驗證。最後，吾人也將利用前述的電容
藕合信號傳遞方式，設計一類似邊緣掃描(Boundary 
Scan)的測試存取埠(Test Access Port)，以提供一非直
接接觸的測試控制界面，以取代傳統的晶圓點測和金
屬連線。 
 
圖六 測試晶片 
圖六為本計畫的測試晶片。傳送器和接收器間所形
成的藕合電容大小對於傳送器和接收器間的訊號傳送
是否能夠成功有著關鍵性的影響。吾人根據製程資料並
針對不同尺寸的電容極板與距離計算可得到表一與表
二的結果。圖七為晶片對晶片之電容耦合通訊電路，其
傳輸器為串接反相器，接收器設計包含一個輸入反相器
和一個回授反相器(Feedback Inverter)，圖八所示為圖七
中晶片對晶片之電容耦合系統的等效電路，CC 為耦合
電容，Cpt和 Cpr分別為傳輸端電極板和接收端電極板的
寄生電容，RL 和 CL 為接收端的電路的負載，而 RS 與
RT 為連接的傳輸線電阻值。可知此傳輸界面為一個帶
通濾波器(Band Pass Filter)，圖九為其不同 CC/Cpr值之
頻率響應圖，其通帶頻率為 1GHz~10GHz。 
表一 不同電極板面積與距離的 CC值
 2μm 4μm 8μm 16μm 32μm 64μm 
30*30μm2 16.3fF 8.2fF 4.1fF 2.0fF 1.0fF 0.5fF 
60*60μm2 65.3fF 32.7fF 16.3fF 8.2fF 4.1fF 2.0fF 
90*90μm2 147.0fF 73.5fF 36.7fF 18.4fF 9.2fF 4.6fF 
120*120μm2 261.3fF 130.6fF 65.3fF 32.7fF 16.3fF 8.2fF 
150*150μm2 408.2fF 204.1fF 102.0fF 51.0fF 25.5fF 12.8fF 
Distance 
Area 
表二 CP在不同面積下的值 
Area CP (Metal4) CP (IO-pad) 
30*30μm2 5.3fF 27.0fF 
60*60μm2 21.2fF 108.0 fF 
90*90μm2 47.8fF 242.9fF 
120*120μm2 84.9fF 431.8fF 
150*150μm2 132.6fF 674.7fF 
 
 
圖七 晶片對晶片之電容耦合通訊電路 
 
 
圖八 晶片對晶片之電容耦合的等效電路 
 
圖九 CC / Cpr變化之頻率響應 
 
為能順利進行驗證，吾人在晶片內建可選擇的耦合
電容陣列，範圍為 50fF~190fF。圖十為實作之晶片照
相與電路方塊圖。圖十一為傳送端 PRBS 的輸出與眼
圖。圖十二和十三分別是工作在 800Mbps 與 1.2Gbps
的量測結果。表三為不同耦合電容(寄生電容為 675fF)
工作在 1Gbps 的量測結果，當 CC / Cpr > 1/8 時可正常工
作。 
 
 
 
 
圖十 晶片照相與電路方塊圖 
 
Coupling pads 
C 
 
A
r
r
a
y 
