{
    "std": [
        "std",
        "reYIK",
        "module"
    ],
    "ALEGen": [
        "ALEGen",
        "x91G7",
        "module"
    ],
    "tb_get_ins": [
        "tb_get_ins",
        "GLQFB",
        "module"
    ],
    "ClkDiv": [
        "ClkDiv",
        "PJbHW",
        "module"
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module"
    ]
}