Timing Analyzer report for bus
Sun Sep 05 03:45:42 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'scaledclock:CLK_DIV|clk'
 13. Slow 1200mV 85C Model Setup: 'clock'
 14. Slow 1200mV 85C Model Hold: 'clock'
 15. Slow 1200mV 85C Model Hold: 'scaledclock:CLK_DIV|clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'
 24. Slow 1200mV 0C Model Setup: 'clock'
 25. Slow 1200mV 0C Model Hold: 'clock'
 26. Slow 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'
 34. Fast 1200mV 0C Model Setup: 'clock'
 35. Fast 1200mV 0C Model Hold: 'clock'
 36. Fast 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; bus                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   8.1%      ;
;     Processor 3            ;   4.2%      ;
;     Processor 4            ;   1.8%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                           ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; Clock Name              ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                     ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+
; clock                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                   ;
; scaledclock:CLK_DIV|clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { scaledclock:CLK_DIV|clk } ;
+-------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------+


+---------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                            ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 152.16 MHz ; 152.16 MHz      ; scaledclock:CLK_DIV|clk ;      ;
; 164.64 MHz ; 164.64 MHz      ; clock                   ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary              ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -5.572 ; -2111.200     ;
; clock                   ; -5.074 ; -1836.808     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary              ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.256 ; 0.000         ;
; scaledclock:CLK_DIV|clk ; 0.387 ; 0.000         ;
+-------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------------+--------+----------------+
; Clock                   ; Slack  ; End Point TNS  ;
+-------------------------+--------+----------------+
; clock                   ; -3.000 ; -645.500       ;
; scaledclock:CLK_DIV|clk ; -1.285 ; -679.765       ;
+-------------------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.572 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.500      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.559 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.668     ; 2.879      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.530 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.449      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.505 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.433      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.499 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.427      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.495 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.070     ; 6.423      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
; -5.491 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.079     ; 6.410      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                         ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.074 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.998      ;
; -5.056 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.980      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.894 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.819      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.876 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.073     ; 5.801      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.868 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.795      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.850 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; clock        ; clock       ; 1.000        ; -0.071     ; 5.777      ;
; -4.838 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.762      ;
; -4.825 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.081     ; 5.742      ;
; -4.812 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.074     ; 5.736      ;
; -4.794 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.074     ; 5.718      ;
; -4.787 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.701      ;
; -4.761 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.685      ;
; -4.757 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.671      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.747 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]        ; clock        ; clock       ; 1.000        ; -0.093     ; 5.652      ;
; -4.732 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.646      ;
; -4.730 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.644      ;
; -4.724 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.638      ;
; -4.722 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.084     ; 5.636      ;
; -4.720 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]         ; clock        ; clock       ; 1.000        ; -0.085     ; 5.633      ;
; -4.720 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]         ; clock        ; clock       ; 1.000        ; -0.085     ; 5.633      ;
; -4.720 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]        ; clock        ; clock       ; 1.000        ; -0.085     ; 5.633      ;
; -4.720 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]        ; clock        ; clock       ; 1.000        ; -0.085     ; 5.633      ;
; -4.717 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.084     ; 5.631      ;
; -4.717 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.084     ; 5.631      ;
; -4.717 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.084     ; 5.631      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                         ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.256 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.676      ; 4.148      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]          ; clock                   ; clock       ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done          ; clock                   ; clock       ; 0.000        ; 0.097      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                                     ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                          ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                              ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                   ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                             ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                  ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]          ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                                   ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                            ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]         ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]                ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]     ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.669      ;
; 0.417 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.681      ; 4.314      ;
; 0.452 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.676      ; 4.344      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.490 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.682      ; 4.388      ;
; 0.492 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|rx_data_2                  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.081      ; 0.759      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.503 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.398      ;
; 0.527 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.422      ;
; 0.548 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.679      ; 4.443      ;
; 0.555 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.FINISH    ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.821      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_data                    ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|rx_data_1        ; clock                   ; clock       ; 0.000        ; 0.080      ; 0.853      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.587 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.672      ; 4.475      ;
; 0.596 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.678      ; 4.490      ;
; 0.596 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.678      ; 4.490      ;
; 0.596 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.678      ; 4.490      ;
; 0.596 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.678      ; 4.490      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
; 0.598 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.680      ; 4.494      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.387 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.096      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; command_processor:COMMAND|master[0]                                                                               ; command_processor:COMMAND|master[0]                                                                               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; command_processor:COMMAND|config_state[1]                                                                         ; command_processor:COMMAND|config_state[1]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; command_processor:COMMAND|slave[0]                                                                                ; command_processor:COMMAND|slave[0]                                                                                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.405 ; command_processor:COMMAND|config_state[2]                                                                         ; command_processor:COMMAND|config_state[2]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.078      ; 0.669      ;
; 0.409 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.079      ; 0.674      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+---------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                             ;
+------------+-----------------+-------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name              ; Note ;
+------------+-----------------+-------------------------+------+
; 167.36 MHz ; 167.36 MHz      ; scaledclock:CLK_DIV|clk ;      ;
; 179.76 MHz ; 179.76 MHz      ; clock                   ;      ;
+------------+-----------------+-------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -5.035 ; -1892.962     ;
; clock                   ; -4.563 ; -1645.921     ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.218 ; 0.000         ;
; scaledclock:CLK_DIV|clk ; 0.337 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -3.000 ; -645.500      ;
; scaledclock:CLK_DIV|clk ; -1.285 ; -679.765      ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                              ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                      ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -5.035 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -3.363     ; 2.661      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.975 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.902      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.963 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.063     ; 5.899      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.961 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.062     ; 5.898      ;
; -4.940 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.071     ; 5.868      ;
; -4.940 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.071     ; 5.868      ;
; -4.940 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.071     ; 5.868      ;
; -4.940 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.071     ; 5.868      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.940 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.867      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.938 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]   ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.865      ;
; -4.915 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.842      ;
; -4.915 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.842      ;
; -4.915 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12] ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.842      ;
; -4.915 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]   ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.072     ; 5.842      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.563 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.066     ; 5.496      ;
; -4.550 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.066     ; 5.483      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.429 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.363      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.416 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.065     ; 5.350      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.397 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.332      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.384 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; clock        ; clock       ; 1.000        ; -0.064     ; 5.319      ;
; -4.355 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.066     ; 5.288      ;
; -4.331 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.073     ; 5.257      ;
; -4.317 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.066     ; 5.250      ;
; -4.316 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.241      ;
; -4.304 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.066     ; 5.237      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.290 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]        ; clock        ; clock       ; 1.000        ; -0.084     ; 5.205      ;
; -4.280 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.066     ; 5.213      ;
; -4.277 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.202      ;
; -4.271 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.196      ;
; -4.266 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.074     ; 5.191      ;
; -4.264 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]         ; clock        ; clock       ; 1.000        ; -0.076     ; 5.187      ;
; -4.264 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]         ; clock        ; clock       ; 1.000        ; -0.076     ; 5.187      ;
; -4.264 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]        ; clock        ; clock       ; 1.000        ; -0.076     ; 5.187      ;
; -4.264 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]        ; clock        ; clock       ; 1.000        ; -0.076     ; 5.187      ;
; -4.260 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]         ; clock        ; clock       ; 1.000        ; -0.081     ; 5.178      ;
; -4.260 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]         ; clock        ; clock       ; 1.000        ; -0.081     ; 5.178      ;
; -4.260 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]         ; clock        ; clock       ; 1.000        ; -0.081     ; 5.178      ;
; -4.260 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]         ; clock        ; clock       ; 1.000        ; -0.081     ; 5.178      ;
; -4.260 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]         ; clock        ; clock       ; 1.000        ; -0.081     ; 5.178      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                         ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.218 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.373      ; 3.792      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done          ; clock                   ; clock       ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                                     ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                              ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_ACK_OUT                   ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                             ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]          ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                                       ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                            ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                                   ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[2]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                    ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]         ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.STOP_BIT  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.DATA_BITS ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT            ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]                ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|temp_data[2]     ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT              ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT   ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.DATA_BITS  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT             ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.START_BIT  ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.597      ;
; 0.371 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 3.949      ;
; 0.381 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.373      ; 3.955      ;
; 0.412 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.375      ; 3.988      ;
; 0.440 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                           ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.375      ; 4.016      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.447 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.377      ; 4.025      ;
; 0.453 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|rx_data_2                  ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|state.START_BIT ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.696      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.462 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                             ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.039      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.472 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.376      ; 4.049      ;
; 0.492 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT                 ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.375      ; 4.068      ;
; 0.509 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.STOP_BIT             ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|state.FINISH    ; clock                   ; clock       ; 0.000        ; 0.072      ; 0.752      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.522 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.369      ; 4.092      ;
; 0.526 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.374      ; 4.101      ;
; 0.526 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]                         ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.374      ; 4.101      ;
; 0.526 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.374      ; 4.101      ;
; 0.526 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]                        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 3.374      ; 4.101      ;
+-------+--------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.337 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.089      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; command_processor:COMMAND|slave[0]                                                                                ; command_processor:COMMAND|slave[0]                                                                                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; command_processor:COMMAND|master[0]                                                                               ; command_processor:COMMAND|master[0]                                                                               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; command_processor:COMMAND|config_state[1]                                                                         ; command_processor:COMMAND|config_state[1]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; command_processor:COMMAND|config_state[2]                                                                         ; command_processor:COMMAND|config_state[2]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.071      ; 0.597      ;
; 0.364 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.073      ; 0.608      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary               ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; scaledclock:CLK_DIV|clk ; -2.317 ; -778.234      ;
; clock                   ; -1.955 ; -621.014      ;
+-------------------------+--------+---------------+


+-------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary               ;
+-------------------------+-------+---------------+
; Clock                   ; Slack ; End Point TNS ;
+-------------------------+-------+---------------+
; clock                   ; 0.010 ; 0.000         ;
; scaledclock:CLK_DIV|clk ; 0.173 ; 0.000         ;
+-------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------------+--------+---------------+
; Clock                   ; Slack  ; End Point TNS ;
+-------------------------+--------+---------------+
; clock                   ; -3.000 ; -505.073      ;
; scaledclock:CLK_DIV|clk ; -1.000 ; -529.000      ;
+-------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                    ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                     ; To Node                                                                                            ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.317 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.937     ; 1.357      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[27]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[16]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[17]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[18]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[19]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[20]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[21]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[22]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[23]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[24]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[25]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[26]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[28]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[29]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[30]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.201 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[31]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.946     ; 1.232      ;
; -2.197 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.936     ; 1.238      ;
; -2.197 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.936     ; 1.238      ;
; -2.197 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.936     ; 1.238      ;
; -2.197 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.936     ; 1.238      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.189 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[22] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.144      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.187 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[7]  ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.033     ; 3.141      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.152 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[27] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[15]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.107      ;
; -2.150 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.095      ;
; -2.150 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.095      ;
; -2.150 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.095      ;
; -2.150 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[23] ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.042     ; 3.095      ;
; -2.148 ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]                                     ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select ; clock                   ; scaledclock:CLK_DIV|clk ; 1.000        ; -1.936     ; 1.189      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[12]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[2]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[0]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[1]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[3]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[4]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[5]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[6]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[7]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[8]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[9]        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[10]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[11]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[13]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
; -2.146 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count2[25] ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|count[14]       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 1.000        ; -0.032     ; 3.101      ;
+--------+-----------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                          ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.955 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.034     ; 2.908      ;
; -1.942 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.034     ; 2.895      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.862 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]        ; clock        ; clock       ; 1.000        ; -0.054     ; 2.795      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]         ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]        ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]        ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]        ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.852 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]        ; clock        ; clock       ; 1.000        ; -0.051     ; 2.788      ;
; -1.847 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.791      ;
; -1.846 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.042     ; 2.791      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.791      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]         ; clock        ; clock       ; 1.000        ; -0.045     ; 2.780      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]         ; clock        ; clock       ; 1.000        ; -0.045     ; 2.780      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.780      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]        ; clock        ; clock       ; 1.000        ; -0.045     ; 2.780      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.782      ;
; -1.838 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.782      ;
; -1.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.774      ;
; -1.830 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                          ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.774      ;
; -1.828 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.772      ;
; -1.825 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000           ; clock        ; clock       ; 1.000        ; -0.034     ; 2.778      ;
; -1.824 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.034     ; 2.777      ;
; -1.814 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                         ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT ; clock        ; clock       ; 1.000        ; -0.043     ; 2.758      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]              ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.811 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]             ; clock        ; clock       ; 1.000        ; -0.043     ; 2.755      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.809 ; bridge_module:OUTPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|receive_sig ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.044     ; 2.752      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.805 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]             ; clock        ; clock       ; 1.000        ; -0.034     ; 2.758      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]             ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
; -1.801 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                     ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]              ; clock        ; clock       ; 1.000        ; -0.033     ; 2.755      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                           ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                  ; To Node                                                                ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+
; 0.010 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_instruction[1]              ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.941      ; 2.065      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[11]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[0]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[1]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[2]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[3]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[4]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[5]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[6]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[7]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[8]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[9]                     ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[10]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[13]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[12]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[14]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.018 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[15]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.079      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[18]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[16]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[17]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[19]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[22]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[20]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[21]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[23]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[28]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[24]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[25]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[26]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[27]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[30]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[29]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.022 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|count[31]                    ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.082      ;
; 0.068 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                  ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.128      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[7]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.072 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.132      ;
; 0.098 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.UART_DATA_OUT        ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.157      ;
; 0.103 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.000                  ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.162      ;
; 0.106 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_done ; bridge_module:INPUT_BRIDGE|bridge:BRIDGE|m_state                       ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.941      ; 2.161      ;
; 0.107 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.167      ;
; 0.108 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_state.U_WAIT               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.167      ;
; 0.120 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.180      ;
; 0.133 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[8]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.192      ;
; 0.133 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[9]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.192      ;
; 0.133 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[12]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.192      ;
; 0.133 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[13]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.192      ;
; 0.134 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.194      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[2]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[0]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[7]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[5]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[6]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.138 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|write_en_in1 ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[4]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.947      ; 2.199      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[0]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[1]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[2]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[3]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[4]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[5]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[6]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[7]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[10]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[11]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[14]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.148 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[15]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.938      ; 2.200      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[23]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[16]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[17]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[18]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[19]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[20]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[21]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[22]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[30]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[24]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[25]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[26]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[27]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[28]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[29]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.156 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|time_count[31]               ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.936      ; 2.206      ;
; 0.161 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[3]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.221      ;
; 0.165 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_data_out[1]                ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.946      ; 2.225      ;
; 0.172 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|rx_done      ; bridge_module:OUTPUT_BRIDGE|bridge:BRIDGE|u_send_sig                   ; scaledclock:CLK_DIV|clk ; clock       ; 0.000        ; 1.945      ; 2.231      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[7] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[5] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[1] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[3] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[4] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[6] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0]                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_rx:UART_RX|data[0] ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done                     ; bridge_module:INPUT_BRIDGE|uart_port:UART_PORT|uart_tx:UART_TX|tx_done ; clock                   ; clock       ; 0.000        ; 0.050      ; 0.307      ;
+-------+--------------------------------------------------------------------------------------------+------------------------------------------------------------------------+-------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'scaledclock:CLK_DIV|clk'                                                                                                                                                                                                                                                                                       ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.173 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR_DATA ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.049      ; 0.307      ;
; 0.181 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|write_en                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_HANDSHAKE           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[11]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[10]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[9]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[8]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[7]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[6]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[5]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[4]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[3]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[2]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[1]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[0]                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[3]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER2_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.MASTER1_REQUEST_STATE                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M2_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_M1_GRANT_STATE                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_slave_select                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|state.RECEIVE_DATA               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                    ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[0]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_state.DATA_TRANSMIT          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[2]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[1]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_out_port:SLAVE_OUT_PORT|data_counter[3]                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.SPLIT_BUSY_STATE                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.IDLE_STATE                                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|arbiter_state.BUS_BUSY_STATE                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; increment_module:INCREMENT|slave_port:SLAVE_PORT|state.BURST_END                                                  ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_idle                            ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_state.ADDR_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; increment_module:INCREMENT|slave_port:SLAVE_PORT|burst[12]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[2]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[1]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[0]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[7]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[5]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[6]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data[4]                             ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|tx_data                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[3]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[2]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|addr_counter[1]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[2]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.DATA_RECIEVE              ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[1]                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; increment_module:INCREMENT|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_state.1101                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_DATA_BURST      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[0]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[1]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[2]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[3]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[8]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[9]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[10]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[11]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[4]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[5]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[6]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[7]                                                        ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|burst[12]                                                       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; bridge_module:INPUT_BRIDGE|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.WAIT_BUS                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_addr_state.00                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_ADDR_DATA       ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_ADDR      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; increment_module:INCREMENT|master_port:MASTER_PORT|master_out_port:MASTER_OUT_PORT|state.TRANSMIT_BURST_DATA      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|state.BURST_END                                                 ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; Bus_interconnect:BUS|Bus_Arbiter:Bus_Arbiter1|slave_sel_done                                                      ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; command_processor:COMMAND|master[0]                                                                               ; command_processor:COMMAND|master[0]                                                                               ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; command_processor:COMMAND|slave[0]                                                                                ; command_processor:COMMAND|slave[0]                                                                                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; command_processor:COMMAND|config_state[1]                                                                         ; command_processor:COMMAND|config_state[1]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; command_processor:COMMAND|config_state[2]                                                                         ; command_processor:COMMAND|config_state[2]                                                                         ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; increment_module:INCREMENT|master_port:MASTER_PORT|master_in_port:MASTER_IN_PORT|new_rx                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.00                                                   ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.READ_EVENT                                           ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|state.WRITE_EVENT                                          ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.040      ; 0.307      ;
; 0.188 ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; bridge_module:OUTPUT_BRIDGE|slave_port:SLAVE_PORT|slave_in_port:SLAVE_IN_PORT|data_counter[0]                     ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; command_processor:COMMAND|data2[1]                                                                                ; increment_module:INCREMENT|button_event1:BUTTON_EVENT1|data_out[1]                                                ; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 0.000        ; 0.041      ; 0.314      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                     ;
+--------------------------+-----------+-------+----------+---------+---------------------+
; Clock                    ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack         ; -5.572    ; 0.010 ; N/A      ; N/A     ; -3.000              ;
;  clock                   ; -5.074    ; 0.010 ; N/A      ; N/A     ; -3.000              ;
;  scaledclock:CLK_DIV|clk ; -5.572    ; 0.173 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS          ; -3948.008 ; 0.0   ; 0.0      ; 0.0     ; -1325.265           ;
;  clock                   ; -1836.808 ; 0.000 ; N/A      ; N/A     ; -645.500            ;
;  scaledclock:CLK_DIV|clk ; -2111.200 ; 0.000 ; N/A      ; N/A     ; -679.765            ;
+--------------------------+-----------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scaled_clk      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m1_busy         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; m2_busy         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display1_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display2_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display3_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display4_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display5_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display6_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display7_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display8_pin[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rw_switch1              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mode_switch             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; switch_array[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enable                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button2_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button3_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button1_raw             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rw_switch2              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scaled_clk      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m1_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; m2_busy         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display1_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display1_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display1_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display2_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display2_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display2_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; display3_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display3_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display4_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; display4_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display4_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display4_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display5_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display6_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display6_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display7_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; display7_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; display8_pin[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Setup Transfers                                                                               ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 33463    ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; clock                   ; 163      ; 1        ; 0        ; 0        ;
; clock                   ; scaledclock:CLK_DIV|clk ; 97       ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 69373    ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; From Clock              ; To Clock                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------+-------------------------+----------+----------+----------+----------+
; clock                   ; clock                   ; 33463    ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; clock                   ; 163      ; 1        ; 0        ; 0        ;
; clock                   ; scaledclock:CLK_DIV|clk ; 97       ; 0        ; 0        ; 0        ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; 69373    ; 0        ; 0        ; 0        ;
+-------------------------+-------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 1406  ; 1406 ;
; Unconstrained Output Ports      ; 30    ; 30   ;
; Unconstrained Output Port Paths ; 226   ; 226  ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------+
; Clock Status Summary                                                   ;
+-------------------------+-------------------------+------+-------------+
; Target                  ; Clock                   ; Type ; Status      ;
+-------------------------+-------------------------+------+-------------+
; clock                   ; clock                   ; Base ; Constrained ;
; scaledclock:CLK_DIV|clk ; scaledclock:CLK_DIV|clk ; Base ; Constrained ;
+-------------------------+-------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; button1_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button2_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button3_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_switch      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rw_switch2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display1_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m2_busy         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scaled_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                               ;
+------------------+--------------------------------------------------------------------------------------+
; Input Port       ; Comment                                                                              ;
+------------------+--------------------------------------------------------------------------------------+
; button1_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button2_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; button3_raw      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; enable           ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mode_switch      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst              ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rw_switch2       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[8]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[9]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[10] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; switch_array[11] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; display1_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display1_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display2_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display3_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display4_pin[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; m2_busy         ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; scaled_clk      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sun Sep 05 03:45:37 2021
Info: Command: quartus_sta bus -c bus
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name scaledclock:CLK_DIV|clk scaledclock:CLK_DIV|clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.572
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.572           -2111.200 scaledclock:CLK_DIV|clk 
    Info (332119):    -5.074           -1836.808 clock 
Info (332146): Worst-case hold slack is 0.256
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.256               0.000 clock 
    Info (332119):     0.387               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -645.500 clock 
    Info (332119):    -1.285            -679.765 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.035
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.035           -1892.962 scaledclock:CLK_DIV|clk 
    Info (332119):    -4.563           -1645.921 clock 
Info (332146): Worst-case hold slack is 0.218
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.218               0.000 clock 
    Info (332119):     0.337               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -645.500 clock 
    Info (332119):    -1.285            -679.765 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.317
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.317            -778.234 scaledclock:CLK_DIV|clk 
    Info (332119):    -1.955            -621.014 clock 
Info (332146): Worst-case hold slack is 0.010
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.010               0.000 clock 
    Info (332119):     0.173               0.000 scaledclock:CLK_DIV|clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -505.073 clock 
    Info (332119):    -1.000            -529.000 scaledclock:CLK_DIV|clk 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4862 megabytes
    Info: Processing ended: Sun Sep 05 03:45:42 2021
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


