`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 08/24/2024 04:24:13 PM
// Design Name: 
// Module Name: Conv_Window_Reg_if
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


// interface for UVM design verification
interface Conv_Window_Reg_if;
    logic clk;
    logic reset;
    logic reg_en;
    logic D;
    logic Q;
endinterface:Conv_Window_Reg_if

