# TEC499_SistemasDigitais_Problema3
Terceira e √∫ltima etapa do problema de MI de Sistemas Digitais, semestre 2025.2 da Universidade Estadual de Feira de Santana (UEFS). Este projeto consiste em um controlador gr√°fico que realiza opera√ß√µes de zoom-in e zoom-out em imagens de 320x240 pixels.

---
<details>
  <summary><h2>üß© Descri√ß√£o do Projeto</h2></summary>

Este projeto tem como objetivo geral desenvolver um sistema embarcado de processamento de imagens na plataforma **DE1-SoC** (FPGA + HPS ARM). Nesta etapa espec√≠fica, o foco foi a constru√ß√£o de uma aplica√ß√£o em **linguagem C** que atua como interface de alto n√≠vel para o usu√°rio, integrando-se √† biblioteca de drivers (API em Assembly) desenvolvida na etapa anterior. A aplica√ß√£o permite carregar imagens bitmap, interagir via mouse e realizar opera√ß√µes de zoom em tempo real.

A aplica√ß√£o em C comunica-se com o hardware dedicado (coprocessador gr√°fico na FPGA) atrav√©s de chamadas ao driver desenvolvido na etapa 2. O fluxo de dados envolve a leitura do arquivo pelo HPS (processador ARM), transfer√™ncia para o coprocessador e exibi√ß√£o do resultado processado na sa√≠da VGA.

Para mais informa√ß√µes sobre a integra√ß√£o entre o HPS e FPGA da placa, al√©m do detalhamento sobre a API, confira o [reposit√≥rio da etapa 2](https://github.com/levi-vasc/TEC499_SistemasDigitais_Problema2). O coprocessador utilizado foi desenvolvido por Maike de Oliveira Nascimento, e o [reposit√≥rio](https://github.com/DestinyWolf/Problema-SD-2025-2) do seu trabalho pode ser consultado para uma descri√ß√£o mais detalhada.

## Funcionalidades implementadas 
O sistema opera atrav√©s de uma interface h√≠brida (texto e gr√°fica via VGA) com as seguintes capacidades:

* **Carregamento de Imagem:** Leitura de arquivos de imagem no formato **bitmap (.bmp) de 24 bits** para a mem√≥ria do sistema. A API converte a imagem para um formato de **8 bits** em **escala de cinza** para ser exibida no VGA.

* **Sele√ß√£o de Algoritmos:** Interface textual para escolha do m√©todo de zoom a ser aplicado.
  * Vizinho mais pr√≥ximo para zoom in;
  * Vizinho mais pr√≥ximo para zoom out;
  * Replica√ß√£o de pixels (zoom in);
  * M√©dia de blocos (zoom out).

* **Intera√ß√£o via Mouse:**
  * Uso do mouse para definir, atrav√©s de dois cliques, uma regi√£o de interesse (janela) na tela;
  * Exibi√ß√£o das coordenadas (x, y) do mouse em tempo real na interface de texto;
  * Exibi√ß√£o do cursor no VGA.

* **Controle de Zoom:**
  * Zoom ajustado em passos discretos de **2x**;
  * Aplica√ß√£o do zoom na imagem inteira, com limite m√°ximo de **8x** e m√≠nimo de **0,125x** (1/8 do tamanho original);
  * Aplica√ß√£o do zoom na regi√£o selecionada desenhada sobre a imagem original, com limite m√°ximo de **4x** e m√≠nimo de **1x** (estado original da imagem);
  * Uso da tecla `+` para realizar zoom in;
  * Uso da tecla `-` para realizar zoom out.
</details>

---
<details>
  <summary><h2>üõ† Ferramentas Utilizadas</h2></summary>

## Hardware
### Kit de desenvolvimento DE1-SoC
O projeto foi desenvolvido no kit de desenvolvimento DE1-SoC, que integra em um √∫nico chip um processador ARM e uma FPGA Cyclone V. Para mais informa√ß√µes, √© poss√≠vel consultar o [manual](https://drive.google.com/file/d/1dBaSfXi4GcrSZ0JlzRh5iixaWmq0go2j/view).

#### FPGA (Field-Programmable Gate Array)
- Modelo **Altera Cyclone¬Æ V SE 5CSEMA5F31C6N**
- **85K Logic Elements (LEs) Program√°veis**
- **Blocos M10K** para armazenamento 
- **USB-Blaster II** onboard (para programa√ß√£o); Modo JTAG
- VGA DAC (DACs triplos de alta velocidade de 8 bits) com conector de sa√≠da VGA
- Capaz de implementar:
  - Coprocessadores;  
  - RAM interna;  
  - Controle VGA;  
  - M√°quinas de estado e pipelines.
 
#### HPS (Hard Processor System)
- **ARM Cortex-A9 Dual-Core**
- 1 Gigabit Ethernet PHY com conector RJ45
- Host USB de 2 portas, conector USB tipo A normal  
- Baseado na **Arquitetura ARMv7-A**  
  - Suporte a NEON SIMD;  
  - Suporte a MMU (Memory Management Unit);  
  - Conjunto de instru√ß√µes ARM e Thumb-2.  
- Subsystem inclu√≠do:
  - Controlador DDR3;  
  - UART, I¬≤C, SPI;  
  - Timers, GIC (interrupt controller).
 
<img width="464" height="354" alt="placaSD" src="https://github.com/user-attachments/assets/8ba7c8be-ecc2-468f-8c1b-c44e2e5f05de" />

### Ambiente de teste e desenvolvimento
#### **Computador host**
  - Utilizado para desenvolvimento da solu√ß√£o de software e hardware
  - Conex√£o f√≠sica com a placa de desenvolvimento atrav√©s das interfaces **USB-Blaster II** (para programa√ß√£o e depura√ß√£o do FPGA/HPS) e **Ethernet** (para comunica√ß√£o de dados)
#### Perif√©ricos
  - **Monitor VGA:** Um monitor capaz de exibir a resolu√ß√£o **640x480 a 60Hz** para conex√£o direta √† sa√≠da VGA da placa
  - **Mouse:** Utilizado para intera√ß√£o com a interface gr√°fica/visualiza√ß√£o, conectado √† porta **USB Host** da placa
  - **Teclado:** Conectado ao computador host para intera√ß√£o via terminal    

## Software
Foram utilizadas as ferramentas **Quartus Prime** e **Visual Studio Code**, que em conjunto oferecem todo o suporte necess√°rio tanto para o desenvolvimento em FPGA quanto para a implementa√ß√£o da API em Assembly ARMv7 e c√≥digo C no ambiente Linux do HPS.  
O Quartus Prime possibilita configurar pinos, validar o hardware e gerar o projeto para a placa DE1-SoC, enquanto o Visual Studio Code fornece um ambiente leve e eficiente para edi√ß√£o, organiza√ß√£o e compila√ß√£o do c√≥digo de software.

### Quartus Prime
- Vers√£o utilizada: **23.1 Lite**
- Principais ferramentas:
  - **Editor de c√≥digo**: permite escrever c√≥digo em Verilog;
  - **Compilador/S√≠ntese**: traduz o c√≥digo HDL em uma representa√ß√£o l√≥gica (netlist);
  - **Programador**: carrega o arquivo final (.sof) para o dispositivo FPGA real.
 
### Visual Studio Code
- Vers√£o utilizada: **1.107.0**
- Principais ferramentas:
  - **Editor de c√≥digo**: moderno e interativo, suporta C e Assembly;
  - **Extens√µes**: disponibiliza diversas extens√µes que estilizam o c√≥digo e facilitam o desenvolvimento da programa√ß√£o. 
</details>

---
<details>
  <summary><h2>üó∫Tutorial de Instala√ß√£o e Configura√ß√£o</h2></summary>
  
## 1. Pr√©-requisitos

Antes de iniciar o processo de instala√ß√£o, compila√ß√£o e execu√ß√£o do projeto, certifique-se de que o ambiente de desenvolvimento atende aos seguintes requisitos.

### 1.1 Sistema Operacional
- **Linux**

### 1.2 Ferramentas de Hardware e HDL
- **Quartus Prime Lite** (vers√£o recomendada: 23.1)  
- **USB-Blaster** devidamente configurado para programa√ß√£o da FPGA  
- Placa de Desenvolvimento **De1-SoC**.
- **Mouse com conex√£o USB** conectado √† De1-SoC (utilizado na etapa de Execu√ß√£o)

### 1.3 Ferramentas de Software
- **GCC** (compilador C)
- **GNU Assembler (as)** para compila√ß√£o dos arquivos Assembly
- **Make** para automa√ß√£o do processo de build
- **Terminal Linux** com permiss√µes para execu√ß√£o de bin√°rios (`sudo`, quando necess√°rio)
  
> **üí°Observa√ß√£o**  
>
> Recomenda-se verificar se todas as ferramentas est√£o corretamente instaladas e acess√≠veis pelo `PATH` do sistema antes de prosseguir para as pr√≥ximas etapas.

## 2. Prepara√ß√£o do Ambiente e dos Arquivos

Antes da compila√ß√£o e execu√ß√£o do projeto, √© necess√°rio preparar o ambiente de desenvolvimento e garantir que todos os arquivos estejam corretamente posicionados.

### 2.1 Obten√ß√£o do Projeto

Clone o reposit√≥rio para a m√°quina local:

```bash
git clone https://github.com/levi-vasc/TEC499_SistemasDigitais_Problema3.git
```

Acesse o diret√≥rio do projeto:

```bash
cd TEC499_SistemasDigitais_Problema3
```

### 2.2 Organiza√ß√£o dos Arquivos

Certifique-se de que os arquivos do projeto estejam distribu√≠dos conforme o reposit√≥rio original, sem altera√ß√µes na hierarquia de pastas.
A hierarquia segue dividida em:
* ```Coprocessador``` - Pasta com os arquivos HDL que descrevem o Co-Processador Aritm√©tico
* ```zoom_digital```  - Pasta com todos os arquivos de Software encontrados no HPS. Inclui-se:
  * `api.s` - Implementa√ß√£o das fun√ß√µes em assembly para comunica√ß√£o HPS-FPGA
  * `api.h` - Arquivo cabe√ßalho com documenta√ß√£o e prot√≥tipos das fun√ß√µes em api.s
  * `main.c` - Arquivo C que cont√©m a l√≥gica do projeto, como interfaces e chamada de fun√ß√µes da API.
  * `Makefile` - Arquivo de Compila√ß√£o e Linkagem do projeto    

Nenhuma modifica√ß√£o estrutural √© necess√°ria para a execu√ß√£o padr√£o do projeto.

### 2.3 Verifica√ß√£o do Ambiente

Antes de prosseguir para as etapas de compila√ß√£o, recomenda-se verificar se as principais ferramentas est√£o corretamente instaladas e acess√≠veis pelo sistema:

```bash
gcc --version
make --version
quartus --version
```

Caso algum dos comandos n√£o seja reconhecido, verifique a instala√ß√£o da ferramenta correspondente ou a configura√ß√£o do `PATH` do sistema.

## 3. Compila√ß√£o e Execu√ß√£o do Projeto no Quartus

> **üí° Importante**
> 
> Para compilar e executar o projeto, √© necess√°rio ter o Quartus instalado. Certifique-se de que a placa esteja ligada e conectada ao computador pela porta **USB Blaster-II** e ao display de destino pela sa√≠da **VGA**.

1. Fa√ßa o download da pasta `Coprocessador`, presente neste reposit√≥rio;
2. Abra o Quartus;
3. Clique em `Open Project`;
4. No explorador de arquivos, abra `soc_system.qpf`, que est√° dentro da pasta do projeto;
5. Clique em `Start Compilation`, representado por uma seta azul na barra de ferramentas;
6. Aguarde a barra de `Compile Design` da aba Task chegar a 100% (indica que a compila√ß√£o foi conclu√≠da).
   
Abaixo, segue os passos 2 a 6 em v√≠deo.
![tutorial1](https://github.com/user-attachments/assets/a9974525-1d1c-44ca-a538-37d585551a9e)

7. Clique em `Programmer`, representado por um losango, na barra de ferramentas;
8. Na nova janela, clique em `Hardware Setup`;
9. D√™ dois cliques em `DE-SoC` e feche a janela;
10. Clique em `Auto Detect` e selecione a segunda op√ß√£o (`5CSEMA5`) na nova janela;
11. Clique em "Yes" na nova janela;
12. Exclua o segundo arquivo da lista, e posteriormente clique em `Add File`;
13. No explorador de arquivos, acesse a pasta `output_files` do projeto e selecione `soc_system.sof`;
14. Clique em `Start` e aguarde a barra progress chegar a 100%.

**Por fim, O monitor deve exibir uma imagem pr√©-definida ap√≥s execu√ß√£o.**

Abaixo, segue os passos 7 a 14 em v√≠deo.
![tutorial2](https://github.com/user-attachments/assets/1d68b321-1214-4f51-963a-b5d2e787911b)



## 4. Compila√ß√£o e Linkagem do C√≥digo no HPS

> **üí°Importante**
>
> Certifique-se de que a placa est√° ligada e conectada a mesma rede do computador host pela interface **Ethernet**
>
> Este tutorial assume que a placa utilizada √© uma das disponibilizadas pela UEFS. Caso utilize outra placa, verifique o **nome de usu√°rio**, o **endere√ßo IP** e a **organiza√ß√£o dos diret√≥rios**. Substitua aluno e o IP usados nos exemplos pelas informa√ß√µes espec√≠ficas da sua placa.

Com o hardware pronto, deve-se transferir a aplica√ß√£o e a API para o ambiente Linux da DE1-SoC. Utilizaremos o protocolo `ssh` para estabelecer a conex√£o:

```
ssh aluno@172.65.213.120
```

> **üí°Lembrete**  
>
> Ao configurar o acesso SSH ou a comunica√ß√£o com o HPS, **substitua sempre os √∫ltimos 3 n√∫meros do endere√ßo IP** pelo IP correspondente √† sua placa DE1-SoC. Cada placa utiliza um IP diferente na rede local, portanto ajuste antes de executar qualquer comando de conex√£o.

Em seguida, transfira os arquivos da pasta zoom_digital do computador host para a placa. No host, navegue at√© o diret√≥rio da pasta e execute:

```
scp * aluno@172.65.213.122:/home/aluno/zoom_digital
```

Isso enviar√° todos os arquivos para a pasta `zoom_digital` na placa. Depois, j√° no terminal da DE1-SoC, acesse essa pasta e execute:

```
make clean
```

```
make
```

Esses comandos realizam a limpeza, compila√ß√£o e linkagem da aplica√ß√£o. Por fim, inicie o execut√°vel:

```
sudo ./main
```

Os pr√≥ximos passos ser√£o detalhados na pr√≥xima se√ß√£o, **Testes e An√°lise de Resultados**.



</details>




---


<details>
  <summary><h2>üß† Execu√ß√£o do Algoritmo de Zoom em Janela</h2></summary>


Esta se√ß√£o descreve o fluxo de execu√ß√£o do algoritmo de **Zoom em Janela**, respons√°vel por aplicar opera√ß√µes de amplia√ß√£o ou redu√ß√£o em uma regi√£o espec√≠fica da imagem, previamente selecionada pelo usu√°rio. O algoritmo foi projetado considerando a limita√ß√£o do coprocessador gr√°fico, que opera exclusivamente sobre imagens com resolu√ß√£o fixa de **320√ó240 pixels**.

Dessa forma, toda a l√≥gica de recorte, centraliza√ß√£o e reinser√ß√£o da regi√£o de interesse √© realizada em software, no HPS, enquanto o processamento de zoom √© delegado ao hardware dedicado na FPGA.

---

### Sele√ß√£o da Regi√£o de Interesse

O processo inicia-se com a intera√ß√£o do usu√°rio atrav√©s do mouse. Dois cliques consecutivos definem os v√©rtices opostos de um ret√¢ngulo que representa a regi√£o de interesse na imagem exibida no monitor VGA. As coordenadas capturadas correspondem aos pontos  
$(x_0, y_0)$ e $(x_1, y_1)$.

A partir desses valores, o sistema calcula:
- $(x_min)$ e $(x_max)$, correspondentes aos limites horizontais da regi√£o;
- $(y_min)$ e $(y_max)$, correspondentes aos limites verticais da regi√£o.

Antes de prosseguir, o software valida se a √°rea selecionada respeita a resolu√ß√£o m√°xima permitida de **80√ó60 pixels**. Caso a condi√ß√£o n√£o seja satisfeita, a sele√ß√£o √© descartada e o usu√°rio √© solicitado a repetir o procedimento.

---

### Recorte e Centraliza√ß√£o da Subimagem

Com a regi√£o validada, o algoritmo realiza o recorte da subimagem diretamente da imagem original. Em seguida, essa subimagem √© inserida em um buffer auxiliar de **320√ó240 pixels**, sendo posicionada de forma centralizada.

A centraliza√ß√£o √© obtida por meio do c√°lculo de deslocamentos horizontais e verticais (offsets), definidos como:

- Offset horizontal: \(320 - largura_do_recorte) / 2
- Offset vertical: \(240 - altura_do_recorte) / 2

Esse procedimento garante que, independentemente da posi√ß√£o original do recorte, a subimagem seja apresentada ao coprocessador sempre alinhada ao centro do frame de entrada.

---

### Processamento de Zoom no Coprocessador

Ap√≥s a centraliza√ß√£o da subimagem no buffer de **320√ó240 pixels**, o sistema n√£o envia imediatamente os dados ao coprocessador gr√°fico. Inicialmente, o usu√°rio √© solicitado a **selecionar o par de algoritmos de zoom** que ser√° utilizado durante a intera√ß√£o, definindo qual m√©todo ser√° aplicado para opera√ß√µes de amplia√ß√£o (zoom in) e redu√ß√£o (zoom out).

Uma vez configurados os algoritmos, o sistema entra em um **modo interativo**, no qual a comunica√ß√£o com o coprocessador ocorre somente ap√≥s a a√ß√£o expl√≠cita do usu√°rio. Ao pressionar a tecla `+`, o buffer centralizado √© enviado ao coprocessador para a aplica√ß√£o do algoritmo de **zoom in** selecionado. De forma an√°loga, ao pressionar a tecla `-`, o buffer √© processado utilizando o algoritmo de **zoom out** correspondente.

Todo o processamento de zoom √© realizado em hardware. Os algoritmos dispon√≠veis incluem:
- Vizinho mais pr√≥ximo(in);
- Vizinho mais pr√≥ximo(out);
- Replica√ß√£o de pixels;
- M√©dia de blocos.

O resultado de cada opera√ß√£o √© realimentado no buffer de entrada, permitindo a aplica√ß√£o de m√∫ltiplas itera√ß√µes consecutivas de zoom.

---

### Extra√ß√£o e Reinser√ß√£o na Imagem Original

Conclu√≠do o processamento, o software extrai exclusivamente a regi√£o correspondente ao recorte original, agora modificada pelo zoom. Essa extra√ß√£o considera os mesmos offsets utilizados na etapa de centraliza√ß√£o.

Por fim, a √°rea processada √© reinserida em um buffer que cont√©m **a imagem original**, exatamente nas coordenadas previamente definidas pelo usu√°rio, e enviada ao processador para ser exibida **no VGA**. As demais regi√µes da imagem permanecem inalteradas, preservando o conte√∫do fora da janela de zoom.

---

### Fluxograma do Algoritmo de Zoom em Janela

A Figura 1 apresenta o fluxo de execu√ß√£o completo do algoritmo, desde a intera√ß√£o do usu√°rio at√© a atualiza√ß√£o final da imagem exibida no monitor VGA.

<p align="center">
  <b>Figura 1. Fluxograma de execu√ß√£o do algoritmo de Zoom em Janela.</b>
</p>

<p align="center">
  <img width="473" height="559" alt="apresenta" src="https://github.com/user-attachments/assets/b09c8ae3-49c7-423a-b7b7-bac6668d77b2" /></p>


---

### Itera√ß√£o da Imagem Durante o Processamento

A Figura 2 ilustra a evolu√ß√£o da imagem ao longo das principais etapas do algoritmo, evidenciando o recorte da regi√£o de interesse, sua centraliza√ß√£o no buffer de entrada, a aplica√ß√£o do zoom pelo coprocessador e a reinser√ß√£o da √°rea processada na imagem original.

<p align="center">
  <b>Figura 2. Etapas de itera√ß√£o da imagem durante a execu√ß√£o do algoritmo de Zoom em Janela.</b>
</p>

<p align="center">
  <img width="1335" height="694" alt="image" src="https://github.com/user-attachments/assets/4e0eace3-9d0d-4bda-bea8-23688a086adb" />
</p>

</details>

  ---

  <details>
  <summary><h2>üöß Limita√ß√µes do Sistema</h2></summary>

O projeto foi desenvolvido considerando os requisitos do projeto. As principais limita√ß√µes identificadas s√£o descritas a seguir.

### Limita√ß√µes de Hardware
- O coprocessador gr√°fico opera exclusivamente com imagens de resolu√ß√£o fixa **320√ó240 pixels**, o que exige que toda a l√≥gica de recorte, centraliza√ß√£o e reinser√ß√£o da regi√£o de interesse seja realizada em software no HPS.
- O tamanho m√°ximo da regi√£o de interesse para o modo de **Zoom em Janela** √© limitado a **80√ó60 pixels**, garantindo compatibilidade com os fatores de zoom suportados e evitando perda de informa√ß√£o.
- O processamento de zoom ocorre sempre sobre um frame completo de **320√ó240 pixels**, mesmo quando apenas uma sub√°rea da imagem original √© modificada.

### Limita√ß√µes dos Algoritmos de Zoom
- O uso do algoritmo de **Vizinho Mais Pr√≥ximo (Zoom Out)** pode introduzir aliasing e perda de informa√ß√£o visual, comportamento esperado dada a natureza do m√©todo.
- No modo de **Zoom em Janela**, o aumento m√°ximo permitido √© de **4√ó** em rela√ß√£o √† √°rea selecionada, de forma a preservar a integridade da imagem e respeitar os limites do coprocessador.
- O **zoom-out** n√£o pode ultrapassar o tamanho original da imagem, ou seja, o n√≠vel m√≠nimo de zoom corresponde sempre √† resolu√ß√£o real da imagem antes da aplica√ß√£o de qualquer amplia√ß√£o.

### Limita√ß√µes de Intera√ß√£o e Usabilidade
- A sele√ß√£o da regi√£o de interesse √© realizada por meio de dois cliques do mouse, n√£o sendo poss√≠vel redimensionar ou mover a janela ap√≥s sua defini√ß√£o.
- O sistema n√£o oferece suporte a opera√ß√µes adicionais de manipula√ß√£o de imagem, como rota√ß√£o, espelhamento ou deslocamento cont√≠nuo da √°rea visualizada.

Apesar dessas limita√ß√µes, o sistema atende plenamente aos requisitos propostos, demonstrando corretamente o funcionamento do zoom em imagens e a comunica√ß√£o eficiente entre software e hardware dedicado.
</details>

---

<details>
  <summary><h2> üîçTestes e An√°lise de Resultados</h2></summary>

# Testes
  
## 1. Inicializa√ß√£o do Sistema

Ap√≥s a programa√ß√£o da FPGA e a execu√ß√£o do bin√°rio no HPS por meio do comando:
  
```bash
sudo ./main
```

O sistema inicializa a API de comunica√ß√£o com o coprocessador gr√°fico, realizando o mapeamento da mem√≥ria e dos registradores do hardware. Em caso de sucesso, a mensagem de confirma√ß√£o √© exibida no terminal, indicando que o sistema est√° pronto para opera√ß√£o. O menu inicial √© exibido com as op√ß√µes:

```bash
Escolha uma op√ß√£o:

1. Vizinho mais pr√≥ximo (Zoom In)
2. Replica√ß√£o de pixel
3. Vizinho mais pr√≥ximo (Zoom Out)
4. M√©dia de blocos
5. Zoom em Janela
6. Carregar imagem
7. Reset
8. Carregar pixel
0. Sair

Op√ß√£o:
```

Neste estado inicial, a imagem previamente carregada na mem√≥ria do coprocessador √© exibida no monitor VGA em resolu√ß√£o 320x240 pixels, convertida para tons de cinza, como a imagem da Figura 3.
> **üí° Observa√ß√£o**
> 
> A Figura 3 apresenta a imagem utilizada para testes que pode ser obtida ao selecionar a op√ß√£o `6. Carregar imagem` e enviar "tigre.bmp" desde que o arquivo correspondente esteja na pasta `API`.
> 
<p align="center">Figura 3. Imagem de Resolu√ß√£o 320x240 em escala de cinza.</p>
<p align="center">
<img width="400" height="230" alt="image" src="https://github.com/user-attachments/assets/b79c5456-327e-4f36-9c88-26324d39ac58" />
</p>

## 2. Testes de Zoom em Imagem Completa
Os primeiros testes consistem na aplica√ß√£o de zoom sobre a imagem inteira, utilizando os algoritmos dispon√≠veis no menu principal da aplica√ß√£o.

### 2.1 Zoom In ‚Äî Vizinho Mais Pr√≥ximo
Seleciona-se a op√ß√£o 1 no menu.
O usu√°rio pressiona repetidamente a tecla `+` para aplicar zoom-in sucessivos.
A cada acionamento, a imagem exibida no monitor VGA √© ampliada por um fator de 2x (**com limite de dois passos de 2x, ou zoom-in/out total de 4x**), mantendo o comportamento esperado do algoritmo de vizinho mais pr√≥ximo.

**Resultado esperado:**
A imagem torna-se progressivamente ampliada, com preserva√ß√£o de bordas e poss√≠vel pixeliza√ß√£o, caracter√≠stica do m√©todo.

### 2.2. Zoom Out ‚Äî Vizinho Mais Pr√≥ximo e M√©dia de Blocos
Seleciona-se a op√ß√£o 3 ou 4. O usu√°rio utiliza a tecla - para reduzir a imagem.

**Comportamento**: A imagem √© reduzida e centralizada ou alinhada conforme a l√≥gica de endere√ßamento do hardware.

**Resultado Esperado**: O "Vizinho Mais Pr√≥ximo (Out)" descarta pixels sistematicamente (aliasing potencial), enquanto a "M√©dia de Blocos" realiza uma suaviza√ß√£o (binning), resultando em uma imagem reduzida com menos ru√≠do visual.

## 3. Teste de Zoom em Janela (Sele√ß√£o por Mouse)
A funcionalidade implementada nesta etapa √© a capacidade de selecionar uma √°rea da imagem utilizando um mouse USB conectado ao kit de desenvolvimento.

### 3.1. Intera√ß√£o e Sele√ß√£o de √Årea
Ao selecionar a op√ß√£o 5 (Zoom em Janela), o software inicia a captura de eventos do dispositivo /dev/input/event0.
  1. Cursor Visual: O sistema desenha e atualiza um cursor sobre a imagem no monitor VGA em tempo real (api_update_cursor), permitindo ao usu√°rio visualizar onde est√° clicando.
  2. Defini√ß√£o da Janela: O usu√°rio deve clicar duas vezes para definir os cantos opostos da janela (ret√¢ngulo).
     * Primeiro Clique: Define o ponto inicial $(x_0, y_0)$.
     * Segundo Clique: Define o ponto final $(x_1, y_1)$.
  3. Valida√ß√£o: O software verifica se a √°rea selecionada respeita a resolu√ß√£o m√°xima de 80x60 pixels. Caso a √°rea seja maior, uma mensagem de erro √© exibida e o usu√°rio deve repetir a sele√ß√£o.

```bash
Use o mouse e clique duas vezes para selecionar a √°rea...
Primeiro clique: (100, 80)
Segundo clique: (150, 120)
```

### 3.2. Configura√ß√£o de Algoritmos e Modo Interativo
Ap√≥s a sele√ß√£o v√°lida da √°rea, o sistema separa a √°rea selecionada para zoom. O usu√°rio √© ent√£o solicitado a escolher o par de algoritmos para o zoom interativo:
```bash
Selecione os algoritmos desejados:

1. Vizinho mais pr√≥ximo In/ Vizinho mais pr√≥ximo Out
2. Replica√ß√£o de pixels/ M√©dia de blocos
3. Vizinho mais pr√≥ximo In/ M√©dia de blocos
4. Replica√ß√£o de pixel/ Vizinho mais pr√≥ximo Out
```

Entra-se ent√£o no Modo Interativo, onde n√£o √© necess√°rio pressionar Enter ap√≥s cada comando:
* Tecla `+`: A √°rea selecionada √© ampliada utilizando o algoritmo de Zoom In escolhido.
* Tecla `-`: Reverte o zoom ou aplica o algoritmo de redu√ß√£o sobre a janela.
* Tecla `Esc` ou outras: Encerra o modo janela e retorna ao menu principal.

> **üí° Observa√ß√£o**
>
> Toda a sequ√™ncia acima √© detalhada na se√ß√£o "Execu√ß√£o do Algoritmo de Zoom em Janela" que descreve o algoritmo implementado em C para recorte e zoom em √°rea.

**Resultado Esperado:** A funcionalidade permite isolar detalhes espec√≠ficos da imagem original. O recorte √© expandido na √°rea selecionada, facilitando a inspe√ß√£o visual de √°reas pequenas. Com isso, a combina√ß√£o de "Vizinho Mais Pr√≥ximo In" para amplia√ß√£o com "M√©dia de Blocos" para redu√ß√£o deve mostrar-se eficiente para navegar entre os n√≠veis de detalhe, sendo que a aplica√ß√£o de um Zoom-Out com "M√©dia de Blocos" retorna √† imagem original, enquanto o "Vizinho Mais Pr√≥ximo-Out" acarreta em ru√≠dos (perda de informa√ß√£o) na imagem, em raz√£o de sua implementa√ß√£o.

<p align="center">Figura 2. Sequ√™ncia de opera√ß√£o: (a) Sele√ß√£o da √°rea (pontos ilustrativos destacados em vermelho); (b) √Årea ampliada.</p>
<p align="center">(a)</p>
<p align="center">
<img width="400" height="230" alt="image" src="https://github.com/user-attachments/assets/1d8ef966-4a0b-4271-976b-eb3fbc37eb72" />
</p>

<p align="center">(b)</p>

<p align="center">
<img width="400" height="230" alt="image" src="https://github.com/user-attachments/assets/7ac4be9a-14e1-4539-85fb-2faf92531b46" />
</p>

# An√°lise de Resultados
O sistema desenvolvido na plataforma DE1-SoC demonstrou sucesso na integra√ß√£o entre a aplica√ß√£o em n√≠vel de usu√°rio (C), a camada de drivers (Assembly) e o hardware dedicado (FPGA). A solu√ß√£o atendeu aos requisitos de processamento de imagens, permitindo a manipula√ß√£o de arquivos bitmap com intera√ß√£o via mouse.

 ### **1. Comparativo de Algoritmos de Zoom**
Durante os testes, foi poss√≠vel observar diferen√ßas qualitativas claras entre as t√©cnicas implementadas:

**Zoom In (Amplia√ß√£o):**

O m√©todo do Vizinho Mais Pr√≥ximo e a Replica√ß√£o de Pixels apresentaram resultados satisfat√≥rios para a visualiza√ß√£o de detalhes. Como esperado, em n√≠veis elevados de zoom (ex: 8x), o efeito de "pixeliza√ß√£o" torna-se evidente, mas preserva a nitidez das bordas originais sem introduzir borr√µes, o que √© √∫til para inspe√ß√£o digital.

**Zoom Out (Redu√ß√£o):**

A diferen√ßa entre os algoritmos foi mais cr√≠tica nesta etapa. O m√©todo do Vizinho Mais Pr√≥ximo (decima√ß√£o) mostrou-se r√°pido, por√©m suscet√≠vel √† perda de informa√ß√£o (aliasing) e ru√≠do visual, uma vez que descarta pixels arbitrariamente.

Em contrapartida, o algoritmo de M√©dia de Blocos provou ser superior na preserva√ß√£o da qualidade visual. Ao calcular a m√©dia dos pixels adjacentes para gerar o pixel reduzido, o que levou a um efeito suavizado na imagem que minimizou perdas de informa√ß√µes. A transi√ß√£o de uma imagem ampliada de volta ao tamanho original utilizando a M√©dia de Blocos resultou em uma fidelidade maior √† imagem de partida.

### **2. Interface e Usabilidade**
A implementa√ß√£o da sele√ß√£o por janela via mouse adicionou uma camada significativa de interatividade ao projeto.

A resposta do cursor em tempo real sobre a sa√≠da VGA foi precisa, permitindo ao usu√°rio definir Regi√µes de Interesse (ROI) com facilidade.

O feedback visual das coordenadas na interface textual auxiliou na valida√ß√£o dos limites da imagem (320x240), garantindo que opera√ß√µes fora dos limites fossem tratadas corretamente pelo software antes de serem enviadas ao hardware.

### **3. Desempenho do Sistema (HPS + FPGA)**
A arquitetura mostrou-se eficaz. O processador HPS (ARM) gerenciou a leitura do sistema de arquivos e a l√≥gica de interface, enquanto o coprocessador na FPGA e os drivers garantiram que a manipula√ß√£o dos dados de v√≠deo fossem manipulados na CPU. A convers√£o de imagens de 24 bits para escala de cinza de 8 bits conseguiu adequar o conte√∫do √† capacidade de exibi√ß√£o do controlador gr√°fico sem perda percept√≠vel de funcionalidade para o prop√≥sito de an√°lise de detalhes em cores da imagem.

# Conclus√£o
O projeto atingiu seu objetivo de criar um visualizador de imagens interativo com opera√ß√µes de zoom e funcional. Com diferen√ßas entre algoritmos implementados, observa-se que o zoom em janela foi executado de forma bem sucedida, embora no m√©todo Vizinho Mais Pr√≥ximo Out tenha apresentado qualidade inferior comparada ao de M√©dia de Blocos, gerando imagens com ru√≠dos.

</details>

---
