{"id":"c3570","number":3865,"headline":{"en":"Enhancing Digital Loops","da":"Forbedring af digitale sløjfer"},"content":{"en":"Enhancing Digital Loops: Researchers have been investigating how to improve the performance of all-digital phase-locked loops (ADPLLs) and digital phase-locked loops (DPLLs) using algorithms. These algorithms allow for fast acquisition, significant jitter reduction, and large pulling range in clock recovery circuits. They also enable smaller chip area, faster lock time, lower power consumption, reduced jitter, and improved resolution in frequency synthesizers and delay-locked loops. Overall, these algorithms are helping to design faster, more efficient, and more reliable digital systems.","da":"Forbedring af digitale sløjfer: Forskere har undersøgt, hvordan man kan forbedre ydeevnen af fuldt digitale faselåste sløjfer (ADPLL'er) og digitale faselåste sløjfer (DPLL'er) ved hjælp af algoritmer. Disse algoritmer muliggør hurtig erhvervelse, betydelig jitterreduktion og stort trækområde i klokregenereringskredsløb. De muliggør også mindre chipareal, hurtigere låsetid, lavere strømforbrug, reduceret jitter og forbedret opløsning i frekvenssyntetisatorer og forsinkelseslåste sløjfer. Samlet set hjælper disse algoritmer med at designe hurtigere, mere effektive og mere pålidelige digitale systemer."},"bots":{"critic":{"en":null,"da":null},"potential":{"en":null,"da":null}}}