# singlecyclecpu

> 来自武汉大学计算机学院计算机组成与设计课程设计
> 单周期 RISC-V 实现

## 仓库介绍

个人认为对CPU设计的关键之处在于译码(ID)阶段。
但是在本科教学阶段，学校并没有过深讲述译码这个过程，而是更多的强调学生的动手能力。
学院的实验课上，交给学生一个勉强够用的模板文件便草草了事。

但个人认为学院的模板并没有降低设计的难度，反而增加了阅读代码所需要的成本。
于是我决定跟据自己的想法实现一份更好的代码，拥有更清晰、更完整的逻辑框架，而不仅仅局限于学校的教学目标。

## 设计原则

变量名要尽可能体现它的意义，因为太短的变量名不够醒目，长时间未接触便会忘记其功能。

单一简单的模块，其代码长度不应该过长，最好控制在50行，超过100行是不可接受的。

## 从0开始

个人认为要实现一个好的CPU，可以先考虑实现一些逻辑独立的单元，并分开单独测试。
这样可以避免出现bug的时候，无从下手debug的窘境。

主要就是从易到难。
