<!DOCTYPE html>
<html lang="es">

<head>
  <meta charset="UTF-8">
  <meta name="viewport" content="width=device-width, initial-scale=1.0">
  <title>Arquitectura de Computadoras</title>
  <link rel="stylesheet" href="style.css">
</head>

<body>

  <header>
    <h1>Tecnológico Nacional de México</h1>
    <h2>Instituto Tecnológico de Saltillo</h2>
  </header>

  <nav>
    <a href="unidad1.html">UNIDAD 1</a>
    <a href="unidad2.html">UNIDAD 2</a>
    <a href="unidad3.html">UNIDAD 3</a>
    <a href="unidad4.html">UNIDAD 4</a>
    <a href="practicas.html">PRACTICAS</a>
    <a href="https://www.itsaltillo.edu.mx" target="_blank">PAGINA OFICIAL</a>
  </nav>


  <section>
    <img src="tecnologico.jpeg">


    <h3 id="unidad1">Unidad 1: Arquitectura de Computo</h3>
    <ul>
      <li>1.1 Módulos de Arquitectura
        <ul>
          <li>1.1.1 Clásicas</li>
          <li>1.1.2 Segmentadas</li>
          <li>1.1.3 Multiprocesamiento</li>
        </ul>
      </li>
      <li>1.2 Análisis de componentes
        <ul>
          <li>1.2.1 Arquitecturas
            <ul>
              <li>1.2.1.1 Unidad Central de Procesamiento</li>
              <li>1.2.1.2 Unidad Aritmética Lógica</li>
              <li>1.2.1.3 Registros</li>
              <li>1.2.1.4 Buses</li>
            </ul>
          </li>
          <li>1.2.2 Memoria
            <ul>
              <li>1.2.2.1 Conceptos básicos del manejo de la memoria</li>
              <li>1.2.2.2 Memoria principal</li>
              <li>1.2.2.3 Memoria caché</li>
            </ul>
          </li>
          <li>1.2.3 Manejo de entrada/salida
            <ul>
              <li>1.2.3.1 Módulos de entrada/salida</li>
              <li>1.2.3.2 Entrada/salida programada</li>
              <li>1.2.3.3 Entrada/salida mediante interrupciones</li>
              <li>1.2.3.4 Acceso directo a memoria</li>
              <li>1.2.3.5 Canales y procesadores de entrada/salida</li>
            </ul>
          </li>
          <li>1.2.4 Buses
            <ul>
              <li>1.2.4.1 Tipos de buses</li>
              <li>1.2.4.2 Estructura de buses</li>
              <li>1.2.4.3 Jerarquía de buses</li>
            </ul>
          </li>
          <li>1.2.5 Interrupciones</li>
        </ul>
      </li>
    </ul>

    <h3 id="unidad2">Unidad 2: Estructura y funcionamiento de la unidad central de procesamiento</h3>
    <ul>
      <li>2.1 Organización del procesador</li>
      <li>2.2 Estructura de registros
        <ul>
          <li>2.2.1 Registros visibles para el usuario</li>
          <li>2.2.2 Registros de control y estados</li>
          <li>2.2.3 Ejemplos CPU</li>
        </ul>
      </li>
      <li>2.3 El ciclo de la instrucción
        <ul>
          <li>2.3.1 Ciclo Fetch-Decode-Execute (FDE)</li>
          <li>2.3.2 Segmentación de instrucciones</li>
          <li>2.3.3 Conjunto de instrucciones</li>
          <li>2.3.4 Métodos de direccionamiento</li>
        </ul>
      </li>
    </ul>

    <h3 id="unidad3">Unidad 3: Selección de componentes para ensamble de equipo de cómputo</h3>
    <ul>
      <li>3.1 Chipset
        <ul>
          <li>3.1.1 Unidad central de procesamiento</li>
          <li>3.1.2 Controlador del bus</li>
          <li>3.1.3 Punteros de entrada E/S</li>
          <li>3.1.4 Controlador de interrupciones</li>
          <li>3.1.5 Controlador de acceso directo a memoria (DMA)</li>
          <li>3.1.6 Circuitos de temporización</li>
          <li>3.1.7 Circuitos de control</li>
          <li>3.1.8 Controlador de video</li>
        </ul>
      </li>
      <li>3.2 Aplicaciones
        <ul>
          <li>3.2.1 Entrada/salida</li>
          <li>3.2.2 Almacenamiento</li>
          <li>3.2.3 Fuentes de alimentación</li>
        </ul>
      </li>
      <li>3.3 Ambientes de servicio
        <ul>
          <li>3.3.1 Negocios</li>
          <li>3.3.2 Industria</li>
          <li>3.3.3 Comercio electrónico</li>
        </ul>
      </li>
    </ul>

    <h3 id="unidad4">Unidad 4: Procesamiento paralelo</h3>
    <ul>
      <li>4.1 Aspectos básicos de la computación paralela</li>
      <li>4.2 Tipos de computación paralela
        <ul>
          <li>4.2.1 Clasificación</li>
          <li>4.2.2 Arquitectura de computadoras secuenciales</li>
          <li>4.2.3 Organización de direcciones de memoria</li>
        </ul>
      </li>
      <li>4.3 Sistemas de memoria (compartida). Multiprocesadores
        <ul>
          <li>4.3.1 Redes de interconexión dinámicas o indirectas</li>
          <li>4.3.2 Redes conmutadas</li>
        </ul>
      </li>
      <li>4.4 Sistemas de memoria construida. Multicomputadores
        <ul>
          <li>4.4.1 Redes de interconexión estáticas</li>
        </ul>
      </li>
      <li>4.5 Casos de estudio</li>
    </ul>


  </section>

</body>

</html>