Fitter report for FPGAEncrypt
Wed Nov 19 09:05:50 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Incremental Compilation Routing Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. I/O Assignment Warnings
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. |c10lp_rgmii|q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_q6h1:auto_generated|ALTSYNCRAM
 31. |c10lp_rgmii|q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ALTSYNCRAM
 32. Fitter DSP Block Usage Summary
 33. DSP Block Details
 34. Routing Usage Summary
 35. LAB Logic Elements
 36. LAB-wide Signals
 37. LAB Signals Sourced
 38. LAB Signals Sourced Out
 39. LAB Distinct Inputs
 40. I/O Rules Summary
 41. I/O Rules Details
 42. I/O Rules Matrix
 43. Fitter Device Options
 44. Operating Settings and Conditions
 45. Estimated Delay Added for Hold Timing Summary
 46. Estimated Delay Added for Hold Timing Details
 47. Fitter Messages
 48. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Nov 19 09:05:50 2025       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; FPGAEncrypt                                 ;
; Top-level Entity Name              ; c10lp_rgmii                                 ;
; Family                             ; Cyclone 10 LP                               ;
; Device                             ; 10CL025YU256I7G                             ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 16,117 / 24,624 ( 65 % )                    ;
;     Total combinational functions  ; 12,762 / 24,624 ( 52 % )                    ;
;     Dedicated logic registers      ; 10,526 / 24,624 ( 43 % )                    ;
; Total registers                    ; 10562                                       ;
; Total pins                         ; 138 / 151 ( 91 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 295,136 / 608,256 ( 49 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 132 ( 5 % )                             ;
; Total PLLs                         ; 2 / 4 ( 50 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10CL025YU256I7G                       ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Router Timing Optimization Level                                   ; MAXIMUM                               ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; On                                    ; Off                                   ;
; Placement Effort Multiplier                                        ; 4.0                                   ; 1.0                                   ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; SDO Pin                                                            ; On                                    ;                                       ;
; SCE Pin                                                            ; On                                    ;                                       ;
; DCLK Pin                                                           ; On                                    ;                                       ;
; Data[0] Pin                                                        ; On                                    ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                                    ; Off                                   ;
; Auto Packed Registers                                              ; Normal                                ; Auto                                  ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; On                                    ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; On                                    ; Off                                   ;
; Perform Register Duplication for Performance                       ; On                                    ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; On                                    ; Off                                   ;
; Fitter Effort                                                      ; Standard Fit                          ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                           ; On                                    ; Auto                                  ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 8           ;
;                            ;             ;
; Average used               ; 2.04        ;
; Maximum used               ; 8           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.4%      ;
;     Processor 3            ;  15.7%      ;
;     Processor 4            ;  15.1%      ;
;     Processor 5            ;  14.6%      ;
;     Processor 6            ;  14.2%      ;
;     Processor 7            ;  13.9%      ;
;     Processor 8            ;  13.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                              ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                 ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[16]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[16]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[17]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[17]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[18]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[18]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[19]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[19]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[20]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[20]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[21]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[21]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[22]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[22]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[23]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[23]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[24]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[24]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[25]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[25]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[26]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[26]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[27]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[27]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[28]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[28]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[29]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[29]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[30]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[30]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[31]                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_src2[31]~_Duplicate_1                                                                                                                                                                                                                                                         ; Q                ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_dp01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[0]                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_2ph1:auto_generated|q_b[0]                ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|tx_stat[1]                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_2ph1:auto_generated|q_b[1]                ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[0]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a0                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[1]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a1                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[2]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a2                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[3]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a3                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[4]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a4                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[5]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a5                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[6]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a6                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[7]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a7                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[8]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a8                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[9]                                                                                            ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a9                                         ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[10]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a10                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[11]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a11                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[12]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a12                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[13]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a13                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[14]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a14                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[15]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a15                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[16]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a16                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[17]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a17                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[18]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a18                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[19]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a19                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[20]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a20                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[21]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a21                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[22]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a22                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[23]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a23                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[24]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a24                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[25]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a25                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[26]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a26                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[27]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a27                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[28]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a28                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[29]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a29                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[30]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a30                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[31]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a31                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[32]                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ram_block1a32                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[0]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[1]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[2]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[3]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[4]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[5]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[6]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|q_b[7]                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a0                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a1                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a2                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a3                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a4                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a5                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a6                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a7                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a8                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                           ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a9                                                                                                                                        ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a10                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a11                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a12                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a13                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a14                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a15                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[16]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a16                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[17]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a17                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[18]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a18                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[19]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a19                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[20]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a20                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[21]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a21                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[22]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a22                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[23]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a23                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[24]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a24                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[25]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a25                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[26]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a26                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[27]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a27                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[28]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a28                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[29]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a29                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[30]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a30                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|out_payload[31]                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ram_block1a31                                                                                                                                       ; PORTBDATAOUT     ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                            ;
+---------------+--------------------+--------------+--------------+----------------+----------------------------+
; Name          ; Ignored Entity     ; Ignored From ; Ignored To   ; Ignored Value  ; Ignored Source             ;
+---------------+--------------------+--------------+--------------+----------------+----------------------------+
; Global Signal ; sll_ca_hbc_t001_io ;              ; rds_clk~buf0 ; regional_clock ; Compiler or HDL Assignment ;
+---------------+--------------------+--------------+--------------+----------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 24733 ) ; 0.00 % ( 0 / 24733 )       ; 0.00 % ( 0 / 24733 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 24733 ) ; 0.00 % ( 0 / 24733 )       ; 0.00 % ( 0 / 24733 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.03 % ( 5 / 18637 ) ; 0.03 % ( 5 / 18637 )       ; 0.00 % ( 0 / 18637 )     ;
;     -- Achieved     ; 0.03 % ( 5 / 18637 ) ; 0.03 % ( 5 / 18637 )       ; 0.00 % ( 0 / 18637 )     ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 24249 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; pzdyqx:nabboc                  ; 0.00 % ( 0 / 205 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 268 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 11 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                                                   ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Partition 1                    ; Partition 2                    ; Preservation Requested ; Preservation Achieved ; Preservation Method ; Notes ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
; Top                            ; Top                            ; 0.02 % ( 20 / 95830 )  ; 0.02 % ( 20 / 95830 ) ; Design Partitions   ;       ;
; pzdyqx:nabboc                  ; Top                            ; 0.00 % ( 0 / 112 )     ; 0.00 % ( 0 / 112 )    ; N/A                 ;       ;
; Top                            ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 112 )     ; 0.00 % ( 0 / 112 )    ; N/A                 ;       ;
; pzdyqx:nabboc                  ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 692 )     ; 0.00 % ( 0 / 692 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; Top                            ; 0.00 % ( 0 / 246 )     ; 0.00 % ( 0 / 246 )    ; N/A                 ;       ;
; Top                            ; sld_hub:auto_hub               ; 0.00 % ( 0 / 246 )     ; 0.00 % ( 0 / 246 )    ; N/A                 ;       ;
; sld_hub:auto_hub               ; pzdyqx:nabboc                  ; 0.00 % ( 0 / 48 )      ; 0.00 % ( 0 / 48 )     ; N/A                 ;       ;
; pzdyqx:nabboc                  ; sld_hub:auto_hub               ; 0.00 % ( 0 / 48 )      ; 0.00 % ( 0 / 48 )     ; N/A                 ;       ;
; sld_hub:auto_hub               ; sld_hub:auto_hub               ; 0.00 % ( 0 / 1090 )    ; 0.00 % ( 0 / 1090 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; Top                            ; 0.00 % ( 0 / 1826 )    ; 0.00 % ( 0 / 1826 )   ; N/A                 ;       ;
; Top                            ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 1826 )    ; 0.00 % ( 0 / 1826 )   ; N/A                 ;       ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 0.00 % ( 0 / 22 )      ; 0.00 % ( 0 / 22 )     ; N/A                 ;       ;
+--------------------------------+--------------------------------+------------------------+-----------------------+---------------------+-------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/vhdl/projetofinal/FPGAEncrypt/output_files/FPGAEncrypt.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 16,117 / 24,624 ( 65 % )   ;
;     -- Combinational with no register       ; 5591                       ;
;     -- Register only                        ; 3355                       ;
;     -- Combinational with a register        ; 7171                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 6841                       ;
;     -- 3 input functions                    ; 3142                       ;
;     -- <=2 input functions                  ; 2779                       ;
;     -- Register only                        ; 3355                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 11033                      ;
;     -- arithmetic mode                      ; 1729                       ;
;                                             ;                            ;
; Total registers*                            ; 10,562 / 25,304 ( 42 % )   ;
;     -- Dedicated logic registers            ; 10,526 / 24,624 ( 43 % )   ;
;     -- I/O registers                        ; 36 / 680 ( 5 % )           ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 1,184 / 1,539 ( 77 % )     ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 138 / 151 ( 91 % )         ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )             ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )             ;
;                                             ;                            ;
; M9Ks                                        ; 61 / 66 ( 92 % )           ;
; Total block memory bits                     ; 295,136 / 608,256 ( 49 % ) ;
; Total block memory implementation bits      ; 562,176 / 608,256 ( 92 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )            ;
; PLLs                                        ; 2 / 4 ( 50 % )             ;
; Global signals                              ; 20                         ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; ASMI blocks                                 ; 1 / 1 ( 100 % )            ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 22.6% / 22.5% / 22.7%      ;
; Peak interconnect usage (total/H/V)         ; 35.6% / 36.5% / 37.3%      ;
; Maximum fan-out                             ; 6170                       ;
; Highest non-global fan-out                  ; 1343                       ;
; Total fan-out                               ; 87252                      ;
; Average fan-out                             ; 3.30                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                           ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                    ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                   ; Low                   ; Low                            ;
;                                             ;                        ;                       ;                       ;                                ;
; Total logic elements                        ; 15787 / 24624 ( 64 % ) ; 140 / 24624 ( < 1 % ) ; 190 / 24624 ( < 1 % ) ; 0 / 24624 ( 0 % )              ;
;     -- Combinational with no register       ; 5424                   ; 68                    ; 99                    ; 0                              ;
;     -- Register only                        ; 3333                   ; 9                     ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 7030                   ; 63                    ; 78                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 6684                   ; 70                    ; 87                    ; 0                              ;
;     -- 3 input functions                    ; 3086                   ; 13                    ; 43                    ; 0                              ;
;     -- <=2 input functions                  ; 2684                   ; 48                    ; 47                    ; 0                              ;
;     -- Register only                        ; 3333                   ; 9                     ; 13                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Logic elements by mode                      ;                        ;                       ;                       ;                                ;
;     -- normal mode                          ; 10739                  ; 126                   ; 168                   ; 0                              ;
;     -- arithmetic mode                      ; 1715                   ; 5                     ; 9                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total registers                             ; 10399                  ; 72                    ; 91                    ; 0                              ;
;     -- Dedicated logic registers            ; 10363 / 24624 ( 42 % ) ; 72 / 24624 ( < 1 % )  ; 91 / 24624 ( < 1 % )  ; 0 / 24624 ( 0 % )              ;
;     -- I/O registers                        ; 72                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 1155 / 1539 ( 75 % )   ; 14 / 1539 ( < 1 % )   ; 16 / 1539 ( 1 % )     ; 0 / 1539 ( 0 % )               ;
;                                             ;                        ;                       ;                       ;                                ;
; Virtual pins                                ; 0                      ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 138                    ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 132 ( 5 % )        ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 295136                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 562176                 ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 61 / 66 ( 92 % )       ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )        ; 0 / 66 ( 0 % )                 ;
; ASMI block                                  ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; Clock control block                         ; 9 / 24 ( 37 % )        ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )        ; 9 / 24 ( 37 % )                ;
; Double Data Rate I/O output circuitry       ; 18 / 220 ( 8 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )       ; 0 / 220 ( 0 % )                ;
;                                             ;                        ;                       ;                       ;                                ;
; Connections                                 ;                        ;                       ;                       ;                                ;
;     -- Input Connections                    ; 8667                   ; 71                    ; 147                   ; 3                              ;
;     -- Registered Input Connections         ; 8205                   ; 27                    ; 100                   ; 0                              ;
;     -- Output Connections                   ; 356                    ; 107                   ; 253                   ; 8172                           ;
;     -- Registered Output Connections        ; 9                      ; 105                   ; 253                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Internal Connections                        ;                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 86434                  ; 713                   ; 1127                  ; 8186                           ;
;     -- Registered Connections               ; 46565                  ; 422                   ; 811                   ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; External Connections                        ;                        ;                       ;                       ;                                ;
;     -- Top                                  ; 368                    ; 130                   ; 350                   ; 8175                           ;
;     -- pzdyqx:nabboc                        ; 130                    ; 0                     ; 48                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 350                    ; 48                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 8175                   ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Partition Interface                         ;                        ;                       ;                       ;                                ;
;     -- Input Ports                          ; 65                     ; 11                    ; 87                    ; 3                              ;
;     -- Output Ports                         ; 29                     ; 4                     ; 104                   ; 10                             ;
;     -- Bidir Ports                          ; 88                     ; 0                     ; 0                     ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Registered Ports                            ;                        ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                      ; 2                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 3                     ; 60                    ; 0                              ;
;                                             ;                        ;                       ;                       ;                                ;
; Port Connectivity                           ;                        ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                     ; 29                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                     ; 68                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 2                     ; 73                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                     ; 73                    ; 0                              ;
+---------------------------------------------+------------------------+-----------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name                                                                                                                                                                                                                                                        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; c10_clk50m                                                                                                                                                                                                                                                  ; E1    ; 1        ; 0            ; 16           ; 7            ; 4                     ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; c10_clk_adj                                                                                                                                                                                                                                                 ; E16   ; 6        ; 53           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; c10_resetn                                                                                                                                                                                                                                                  ; J15   ; 5        ; 53           ; 14           ; 0            ; 27                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; c10_usb_clk                                                                                                                                                                                                                                                 ; B9    ; 7        ; 25           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_clk_125m                                                                                                                                                                                                                                               ; T8    ; 3        ; 27           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_int                                                                                                                                                                                                                                                    ; B5    ; 8        ; 11           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_clk                                                                                                                                                                                                                                                 ; B8    ; 8        ; 25           ; 34           ; 21           ; 1495                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_d[0]                                                                                                                                                                                                                                                ; A7    ; 8        ; 20           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_d[1]                                                                                                                                                                                                                                                ; B7    ; 8        ; 18           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_d[2]                                                                                                                                                                                                                                                ; A6    ; 8        ; 16           ; 34           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_d[3]                                                                                                                                                                                                                                                ; B6    ; 8        ; 16           ; 34           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; enet_rx_dv                                                                                                                                                                                                                                                  ; A5    ; 8        ; 14           ; 34           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; hbus_clk_50m                                                                                                                                                                                                                                                ; M15   ; 5        ; 53           ; 17           ; 14           ; 21                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; hbus_intn                                                                                                                                                                                                                                                   ; P11   ; 4        ; 38           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; hbus_rston                                                                                                                                                                                                                                                  ; T15   ; 4        ; 45           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 1.8 V        ; --                        ; User                 ; no        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ; H2    ; 1        ; 0            ; 22           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; --                        ; Fitter               ; no        ;
; usb_oe_n                                                                                                                                                                                                                                                    ; F9    ; 7        ; 34           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; usb_rd_n                                                                                                                                                                                                                                                    ; D11   ; 7        ; 51           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; usb_reset_n                                                                                                                                                                                                                                                 ; C9    ; 7        ; 31           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; usb_wr_n                                                                                                                                                                                                                                                    ; B11   ; 7        ; 40           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_dip[0]                                                                                                                                                                                                                                                 ; M16   ; 5        ; 53           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_dip[1]                                                                                                                                                                                                                                                 ; A8    ; 8        ; 25           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_dip[2]                                                                                                                                                                                                                                                 ; A9    ; 7        ; 25           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_pb[0]                                                                                                                                                                                                                                                  ; E15   ; 6        ; 53           ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_pb[1]                                                                                                                                                                                                                                                  ; F14   ; 6        ; 53           ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_pb[2]                                                                                                                                                                                                                                                  ; C11   ; 7        ; 38           ; 34           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
; user_pb[3]                                                                                                                                                                                                                                                  ; D9    ; 7        ; 31           ; 34           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; no        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                                                                                                                                                                                                                                                       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; arduino_rstn                                                                                                                                                                                                                                               ; L3    ; 2        ; 0            ; 10           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_mdc                                                                                                                                                                                                                                                   ; B4    ; 8        ; 7            ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_resetn                                                                                                                                                                                                                                                ; C6    ; 8        ; 18           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_clk                                                                                                                                                                                                                                                ; D3    ; 8        ; 1            ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[0]                                                                                                                                                                                                                                               ; E6    ; 8        ; 14           ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[1]                                                                                                                                                                                                                                               ; A3    ; 8        ; 7            ; 34           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[2]                                                                                                                                                                                                                                               ; B3    ; 8        ; 3            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_d[3]                                                                                                                                                                                                                                               ; A2    ; 8        ; 7            ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; enet_tx_en                                                                                                                                                                                                                                                 ; D6    ; 8        ; 9            ; 34           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hbus_clk0n                                                                                                                                                                                                                                                 ; R14   ; 4        ; 49           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hbus_clk0p                                                                                                                                                                                                                                                 ; P14   ; 4        ; 49           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hbus_cs1n                                                                                                                                                                                                                                                  ; N12   ; 4        ; 47           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hbus_cs2n                                                                                                                                                                                                                                                  ; P9    ; 4        ; 38           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hbus_rstn                                                                                                                                                                                                                                                  ; N9    ; 4        ; 29           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK ; H1    ; 1        ; 0            ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE  ; D2    ; 1        ; 0            ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO  ; C1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; yes           ; no       ; On           ; 3.3-V LVTTL  ; Default          ; Off                               ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; usb_empty                                                                                                                                                                                                                                                  ; D14   ; 7        ; 51           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; usb_full                                                                                                                                                                                                                                                   ; D12   ; 7        ; 51           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[0]                                                                                                                                                                                                                                                ; L14   ; 5        ; 53           ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[1]                                                                                                                                                                                                                                                ; K15   ; 5        ; 53           ; 13           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[2]                                                                                                                                                                                                                                                ; J14   ; 5        ; 53           ; 15           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; user_led[3]                                                                                                                                                                                                                                                ; J13   ; 5        ; 53           ; 16           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; arduino_adc_scl ; D8    ; 8        ; 23           ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen         ;
; arduino_adc_sda ; C8    ; 8        ; 23           ; 34           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen         ;
; arduino_io[0]   ; B1    ; 1        ; 0            ; 28           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[10]  ; L4    ; 2        ; 0            ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[11]  ; K1    ; 2        ; 0            ; 12           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[12]  ; L2    ; 2        ; 0            ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[13]  ; L1    ; 2        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[1]   ; C2    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[2]   ; F3    ; 1        ; 0            ; 26           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[3]   ; D1    ; 1        ; 0            ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[4]   ; G2    ; 1        ; 0            ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[5]   ; G1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[6]   ; J2    ; 2        ; 0            ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[7]   ; J1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[8]   ; K2    ; 2        ; 0            ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_io[9]   ; K5    ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_scl     ; N1    ; 2        ; 0            ; 7            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; arduino_sda     ; N2    ; 2        ; 0            ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; c10_m10_io[0]   ; E8    ; 8        ; 20           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; c10_m10_io[1]   ; E7    ; 8        ; 16           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; c10_m10_io[2]   ; F8    ; 8        ; 20           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; c10_m10_io[3]   ; C3    ; 8        ; 1            ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; enet_mdio       ; A4    ; 8        ; 9            ; 34           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen (inverted)                                                        ;
; gpio[0]         ; L13   ; 5        ; 53           ; 10           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[10]        ; N8    ; 3        ; 20           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[11]        ; P8    ; 3        ; 25           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[12]        ; M8    ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[13]        ; L8    ; 3        ; 18           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[14]        ; R7    ; 3        ; 16           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[15]        ; T7    ; 3        ; 18           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[16]        ; L7    ; 3        ; 16           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[17]        ; M7    ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[18]        ; R6    ; 3        ; 14           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[19]        ; T6    ; 3        ; 14           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[1]         ; L16   ; 5        ; 53           ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[20]        ; T2    ; 3        ; 3            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[21]        ; M6    ; 3        ; 7            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[22]        ; R5    ; 3        ; 14           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[23]        ; T5    ; 3        ; 14           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[24]        ; N5    ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[25]        ; N6    ; 3        ; 5            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[26]        ; R4    ; 3        ; 5            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[27]        ; T4    ; 3        ; 5            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[28]        ; N3    ; 3        ; 1            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[29]        ; P3    ; 3        ; 1            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[2]         ; L15   ; 5        ; 53           ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[30]        ; R3    ; 3        ; 1            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[31]        ; T3    ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[32]        ; P6    ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[33]        ; P2    ; 2        ; 0            ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[34]        ; P1    ; 2        ; 0            ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[35]        ; R1    ; 2        ; 0            ; 5            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[3]         ; K16   ; 5        ; 53           ; 12           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[4]         ; P16   ; 5        ; 53           ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[5]         ; R16   ; 5        ; 53           ; 8            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[6]         ; N16   ; 5        ; 53           ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[7]         ; N15   ; 5        ; 53           ; 9            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[8]         ; N14   ; 5        ; 53           ; 6            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; gpio[9]         ; P15   ; 5        ; 53           ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; hbus_dq[0]      ; T12   ; 4        ; 36           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[1]      ; T13   ; 4        ; 40           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[2]      ; T11   ; 4        ; 36           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[3]      ; R10   ; 4        ; 34           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[4]      ; T10   ; 4        ; 34           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[5]      ; R11   ; 4        ; 34           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[6]      ; R12   ; 4        ; 36           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_dq[7]      ; R13   ; 4        ; 40           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri (inverted)   ;
; hbus_rwds       ; T14   ; 4        ; 45           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no       ; Off          ; 1.8 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; User                 ; 0 pF                 ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|rwds_io_tri (inverted) ;
; pmod_d[0]       ; D16   ; 6        ; 53           ; 25           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[1]       ; F13   ; 6        ; 53           ; 21           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[2]       ; D15   ; 6        ; 53           ; 26           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[3]       ; F16   ; 6        ; 53           ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[4]       ; C16   ; 6        ; 53           ; 30           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[5]       ; F15   ; 6        ; 53           ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[6]       ; C15   ; 6        ; 53           ; 30           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; pmod_d[7]       ; B16   ; 6        ; 53           ; 22           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_addr[0]     ; A10   ; 7        ; 34           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_addr[1]     ; A11   ; 7        ; 40           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[0]     ; A15   ; 7        ; 38           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[1]     ; B14   ; 7        ; 45           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[2]     ; A14   ; 7        ; 47           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[3]     ; B13   ; 7        ; 49           ; 34           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[4]     ; A13   ; 7        ; 49           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[5]     ; B12   ; 7        ; 43           ; 34           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[6]     ; A12   ; 7        ; 43           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_data[7]     ; B10   ; 7        ; 34           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_scl         ; C14   ; 7        ; 51           ; 34           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
; usb_sda         ; E9    ; 7        ; 29           ; 34           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                         ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+----------------------+----------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                                                                                                                                                                                                                                           ;
+----------+-----------------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As            ; User Signal Name                                                                                                                                                                                                                                            ; Pin Type                  ;
+----------+-----------------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO     ; Use as regular IO      ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO   ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO ; Use as regular IO      ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE   ; Dual Purpose Pin          ;
; F4       ; nSTATUS                     ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; H1       ; DCLK                        ; Use as regular IO      ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK  ; Dual Purpose Pin          ;
; H2       ; DATA0                       ; Use as regular IO      ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ; Dual Purpose Pin          ;
; H5       ; nCONFIG                     ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; H4       ; TDI                         ; -                      ; altera_reserved_tdi                                                                                                                                                                                                                                         ; JTAG Pin                  ;
; H3       ; TCK                         ; -                      ; altera_reserved_tck                                                                                                                                                                                                                                         ; JTAG Pin                  ;
; J5       ; TMS                         ; -                      ; altera_reserved_tms                                                                                                                                                                                                                                         ; JTAG Pin                  ;
; J4       ; TDO                         ; -                      ; altera_reserved_tdo                                                                                                                                                                                                                                         ; JTAG Pin                  ;
; J3       ; nCE                         ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn        ; Use as regular IO      ; c10_resetn                                                                                                                                                                                                                                                  ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                   ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; H13      ; MSEL0                       ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; H12      ; MSEL1                       ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; G12      ; MSEL2                       ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; G12      ; MSEL3                       ; -                      ; -                                                                                                                                                                                                                                                           ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO            ; Use as programming pin ; pmod_d[3]                                                                                                                                                                                                                                                   ; Dual Purpose Pin          ;
; F15      ; DIFFIO_R4p, CLKUSR          ; Use as regular IO      ; pmod_d[5]                                                                                                                                                                                                                                                   ; Dual Purpose Pin          ;
; D16      ;                             ; Use as regular IO      ; pmod_d[0]                                                                                                                                                                                                                                                   ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2          ; Use as regular IO      ; c10_m10_io[0]                                                                                                                                                                                                                                               ; Dual Purpose Pin          ;
; F8       ; DIFFIO_T10p, DATA3          ; Use as regular IO      ; c10_m10_io[2]                                                                                                                                                                                                                                               ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4           ; Use as regular IO      ; enet_rx_d[1]                                                                                                                                                                                                                                                ; Dual Purpose Pin          ;
; E7       ; DATA5                       ; Use as regular IO      ; c10_m10_io[1]                                                                                                                                                                                                                                               ; Dual Purpose Pin          ;
; E6       ; DIFFIO_T6p, DATA6           ; Use as regular IO      ; enet_tx_d[0]                                                                                                                                                                                                                                                ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7           ; Use as regular IO      ; enet_rx_dv                                                                                                                                                                                                                                                  ; Dual Purpose Pin          ;
+----------+-----------------------------+------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 12 ( 92 % )  ; 3.3V          ; --           ;
; 2        ; 14 / 16 ( 88 % )  ; 3.3V          ; --           ;
; 3        ; 24 / 25 ( 96 % )  ; 3.3V          ; --           ;
; 4        ; 16 / 20 ( 80 % )  ; 1.8V          ; --           ;
; 5        ; 17 / 18 ( 94 % )  ; 3.3V          ; --           ;
; 6        ; 11 / 13 ( 85 % )  ; 3.3V          ; --           ;
; 7        ; 22 / 24 ( 92 % )  ; 3.3V          ; --           ;
; 8        ; 23 / 23 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                                                                                                                                                                                                          ;
+----------+------------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                                                                                                                                                                                                                              ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; enet_tx_d[3]                                                                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A3       ; 239        ; 8        ; enet_tx_d[1]                                                                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 236        ; 8        ; enet_mdio                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 232        ; 8        ; enet_rx_dv                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; enet_rx_d[2]                                                                                                                                                                                                                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 220        ; 8        ; enet_rx_d[0]                                                                                                                                                                                                                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; user_dip[1]                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 209        ; 7        ; user_dip[2]                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 198        ; 7        ; usb_addr[0]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 188        ; 7        ; usb_addr[1]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; usb_data[6]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 179        ; 7        ; usb_data[4]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; usb_data[2]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 191        ; 7        ; usb_data[0]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; arduino_io[0]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; enet_tx_d[2]                                                                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 237        ; 8        ; enet_mdc                                                                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 233        ; 8        ; enet_int                                                                                                                                                                                                                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 226        ; 8        ; enet_rx_d[3]                                                                                                                                                                                                                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; enet_rx_d[1]                                                                                                                                                                                                                                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; enet_rx_clk                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 210        ; 7        ; c10_usb_clk                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 199        ; 7        ; usb_data[7]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 189        ; 7        ; usb_wr_n                                                                                                                                                                                                                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 187        ; 7        ; usb_data[5]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 180        ; 7        ; usb_data[3]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 182        ; 7        ; usb_data[1]                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; pmod_d[7]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 7          ; 1        ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; arduino_io[1]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 245        ; 8        ; c10_m10_io[3]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ;            ; 8        ; VCCIO8                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; enet_resetn                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ;            ; 8        ; VCCIO8                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; arduino_adc_sda                                                                                                                                                                                                                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; usb_reset_n                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ;            ; 7        ; VCCIO7                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; user_pb[2]                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; usb_scl                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 174        ; 6        ; pmod_d[6]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C16      ; 173        ; 6        ; pmod_d[4]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; arduino_io[3]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 9          ; 1        ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; enet_tx_clk                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D4       ;            ;          ; VCCD_PLL3                                                                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D6       ; 234        ; 8        ; enet_tx_en                                                                                                                                                                                                                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; arduino_adc_scl                                                                                                                                                                                                                                             ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 201        ; 7        ; user_pb[3]                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; usb_rd_n                                                                                                                                                                                                                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 178        ; 7        ; usb_full                                                                                                                                                                                                                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; VCCD_PLL2                                                                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; usb_empty                                                                                                                                                                                                                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 170        ; 6        ; pmod_d[2]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D16      ; 169        ; 6        ; pmod_d[0]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 26         ; 1        ; c10_clk50m                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 25         ; 1        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                                                                                                                                                                                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; enet_tx_d[0]                                                                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 227        ; 8        ; c10_m10_io[1]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; c10_m10_io[0]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; usb_sda                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                                                                                                                                                                                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; user_pb[0]                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E16      ; 150        ; 6        ; c10_clk_adj                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; arduino_io[2]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                                                                                                                                                                                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; c10_m10_io[2]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ; 197        ; 7        ; usb_oe_n                                                                                                                                                                                                                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; pmod_d[1]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; user_pb[1]                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F15      ; 163        ; 6        ; pmod_d[5]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F16      ; 162        ; 6        ; pmod_d[3]                                                                                                                                                                                                                                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 16         ; 1        ; arduino_io[5]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 15         ; 1        ; arduino_io[4]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ; 1        ; VCCIO1                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                                                                                                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                                                                                                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; altera_reserved_tck                                                                                                                                                                                                                                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H4       ; 20         ; 1        ; altera_reserved_tdi                                                                                                                                                                                                                                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                                                                                                                                                                                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                                                                                                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                                                                                                                                                                                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                                                                                                                                                                                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; arduino_io[7]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 29         ; 2        ; arduino_io[6]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 24         ; 1        ; ^nCE                                                                                                                                                                                                                                                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; altera_reserved_tdo                                                                                                                                                                                                                                         ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J5       ; 22         ; 1        ; altera_reserved_tms                                                                                                                                                                                                                                         ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; J6       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; user_led[3]                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J14      ; 144        ; 5        ; user_led[2]                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J15      ; 143        ; 5        ; c10_resetn                                                                                                                                                                                                                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; arduino_io[11]                                                                                                                                                                                                                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 36         ; 2        ; arduino_io[8]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; arduino_io[9]                                                                                                                                                                                                                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; user_led[1]                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K16      ; 140        ; 5        ; gpio[3]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; arduino_io[13]                                                                                                                                                                                                                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 38         ; 2        ; arduino_io[12]                                                                                                                                                                                                                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 40         ; 2        ; arduino_rstn                                                                                                                                                                                                                                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 46         ; 2        ; arduino_io[10]                                                                                                                                                                                                                                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ; --       ; VCCA1                                                                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; gpio[16]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 79         ; 3        ; gpio[13]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                                                                                                                                                                                                                       ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; gpio[0]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L14      ; 134        ; 5        ; user_led[0]                                                                                                                                                                                                                                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L15      ; 138        ; 5        ; gpio[2]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; gpio[1]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                                                                                                                                                                                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; gpio[21]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M7       ; 68         ; 3        ; gpio[17]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 81         ; 3        ; gpio[12]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                                                                                                                                                                                                                      ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                                                                                                                                                                                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; hbus_clk_50m                                                                                                                                                                                                                                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M16      ; 148        ; 5        ; user_dip[0]                                                                                                                                                                                                                                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 44         ; 2        ; arduino_scl                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 43         ; 2        ; arduino_sda                                                                                                                                                                                                                                                 ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 52         ; 3        ; gpio[28]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N4       ;            ;          ; VCCD_PLL1                                                                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; gpio[24]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 63         ; 3        ; gpio[25]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; gpio[10]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 93         ; 4        ; hbus_rstn                                                                                                                                                                                                                                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                                                                                                                                                                                                                             ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 117        ; 4        ; hbus_cs1n                                                                                                                                                                                                                                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                                                                                                                                                                                                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; gpio[8]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N15      ; 133        ; 5        ; gpio[7]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ; 132        ; 5        ; gpio[6]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; gpio[34]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 50         ; 2        ; gpio[33]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 53         ; 3        ; gpio[29]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P4       ;            ; 3        ; VCCIO3                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; gpio[32]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; gpio[11]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 105        ; 4        ; hbus_cs2n                                                                                                                                                                                                                                                   ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                                                                                                                                                                                                                      ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; hbus_intn                                                                                                                                                                                                                                                   ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                                                                                                                                                                                                                      ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; hbus_clk0p                                                                                                                                                                                                                                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P15      ; 127        ; 5        ; gpio[9]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; gpio[4]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; gpio[35]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; gpio[30]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R4       ; 60         ; 3        ; gpio[26]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R5       ; 71         ; 3        ; gpio[22]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R6       ; 73         ; 3        ; gpio[18]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R7       ; 76         ; 3        ; gpio[14]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R8       ; 86         ; 3        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R9       ; 88         ; 4        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; hbus_dq[3]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; hbus_dq[5]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; hbus_dq[6]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 107        ; 4        ; hbus_dq[7]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 120        ; 4        ; hbus_clk0n                                                                                                                                                                                                                                                  ; output ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                                                                                                                                                                                                                         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; gpio[5]                                                                                                                                                                                                                                                     ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                                                                                                                                                                                                                      ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; gpio[20]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T3       ; 55         ; 3        ; gpio[31]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T4       ; 61         ; 3        ; gpio[27]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 72         ; 3        ; gpio[23]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 74         ; 3        ; gpio[19]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 77         ; 3        ; gpio[15]                                                                                                                                                                                                                                                    ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 87         ; 3        ; enet_clk_125m                                                                                                                                                                                                                                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 89         ; 4        ; GND+                                                                                                                                                                                                                                                        ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; hbus_dq[4]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 99         ; 4        ; hbus_dq[2]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 101        ; 4        ; hbus_dq[0]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; hbus_dq[1]                                                                                                                                                                                                                                                  ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; hbus_rwds                                                                                                                                                                                                                                                   ; bidir  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T15      ; 116        ; 4        ; hbus_rston                                                                                                                                                                                                                                                  ; input  ; 1.8 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                                                                                                                                                                                                                      ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+
; Name                          ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|pll1 ; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|pll7 ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+
; SDC pin name                  ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1                                                                                                    ; q_sys_inst|enet_pll|sd1|pll7                                                 ;
; PLL mode                      ; Normal                                                                                                                                                                                                        ; Normal                                                                       ;
; Compensate clock              ; clock0                                                                                                                                                                                                        ; clock0                                                                       ;
; Compensated input/output pins ; --                                                                                                                                                                                                            ; --                                                                           ;
; Switchover type               ; --                                                                                                                                                                                                            ; --                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                                                                                                                                                      ; 125.0 MHz                                                                    ;
; Input frequency 1             ; --                                                                                                                                                                                                            ; --                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                                                                                                                                                      ; 125.0 MHz                                                                    ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                                                                                                                                     ; 625.0 MHz                                                                    ;
; VCO post scale K counter      ; 2                                                                                                                                                                                                             ; 2                                                                            ;
; VCO frequency control         ; Auto                                                                                                                                                                                                          ; Auto                                                                         ;
; VCO phase shift step          ; 208 ps                                                                                                                                                                                                        ; 200 ps                                                                       ;
; VCO multiply                  ; --                                                                                                                                                                                                            ; --                                                                           ;
; VCO divide                    ; --                                                                                                                                                                                                            ; --                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                                                                                                                                                      ; 60.01 MHz                                                                    ;
; Freq max lock                 ; 54.18 MHz                                                                                                                                                                                                     ; 130.04 MHz                                                                   ;
; M VCO Tap                     ; 0                                                                                                                                                                                                             ; 0                                                                            ;
; M Initial                     ; 1                                                                                                                                                                                                             ; 1                                                                            ;
; M value                       ; 12                                                                                                                                                                                                            ; 5                                                                            ;
; N value                       ; 1                                                                                                                                                                                                             ; 1                                                                            ;
; Charge pump current           ; setting 1                                                                                                                                                                                                     ; setting 1                                                                    ;
; Loop filter resistance        ; setting 27                                                                                                                                                                                                    ; setting 28                                                                   ;
; Loop filter capacitance       ; setting 0                                                                                                                                                                                                     ; setting 0                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                                                                                                                                            ; 1.19 MHz to 1.7 MHz                                                          ;
; Bandwidth type                ; Medium                                                                                                                                                                                                        ; Medium                                                                       ;
; Real time reconfigurable      ; Off                                                                                                                                                                                                           ; Off                                                                          ;
; Scan chain MIF file           ; --                                                                                                                                                                                                            ; --                                                                           ;
; Preserve PLL counter order    ; Off                                                                                                                                                                                                           ; Off                                                                          ;
; PLL location                  ; PLL_1                                                                                                                                                                                                         ; PLL_4                                                                        ;
; Inclk0 signal                 ; c10_clk50m                                                                                                                                                                                                    ; enet_clk_125m                                                                ;
; Inclk1 signal                 ; --                                                                                                                                                                                                            ; --                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                                                                                                                                                 ; Dedicated Pin                                                                ;
; Inclk1 signal type            ; --                                                                                                                                                                                                            ; --                                                                           ;
+-------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------+
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 1   ; 150.0 MHz        ; 0 (0 ps)      ; 11.25 (208 ps)   ; 50/50      ; C3      ; 4             ; 2/2 Even     ; --            ; 1       ; 0       ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[0] ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 3    ; 1   ; 150.0 MHz        ; 90 (1667 ps)  ; 11.25 (208 ps)   ; 50/50      ; C2      ; 4             ; 2/2 Even     ; --            ; 2       ; 0       ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[1] ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 3    ; 1   ; 150.0 MHz        ; 180 (3333 ps) ; 11.25 (208 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even     ; --            ; 3       ; 0       ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[2] ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[3] ; clock3       ; 3    ; 2   ; 75.0 MHz         ; 0 (0 ps)      ; 5.63 (208 ps)    ; 50/50      ; C1      ; 8             ; 4/4 Even     ; --            ; 1       ; 0       ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3] ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[0]                                                                                                                                  ; clock0       ; 1    ; 1   ; 125.0 MHz        ; 0 (0 ps)      ; 9.00 (200 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd      ; --            ; 1       ; 0       ; q_sys_inst|enet_pll|sd1|pll7|clk[0]                                                                               ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[1]                                                                                                                                  ; clock1       ; 1    ; 5   ; 25.0 MHz         ; 0 (0 ps)      ; 1.80 (200 ps)    ; 50/50      ; C1      ; 25            ; 13/12 Odd    ; --            ; 1       ; 0       ; q_sys_inst|enet_pll|sd1|pll7|clk[1]                                                                               ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[2]                                                                                                                                  ; clock2       ; 1    ; 50  ; 2.5 MHz          ; 0 (0 ps)      ; 0.18 (200 ps)    ; 50/50      ; C4      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; q_sys_inst|enet_pll|sd1|pll7|clk[2]                                                                               ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[3]                                                                                                                                  ; clock3       ; 1    ; 1   ; 125.0 MHz        ; 90 (2000 ps)  ; 9.00 (200 ps)    ; 50/50      ; C3      ; 5             ; 3/2 Odd      ; --            ; 2       ; 2       ; q_sys_inst|enet_pll|sd1|pll7|clk[3]                                                                               ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[4]                                                                                                                                  ; clock4       ; 1    ; 5   ; 25.0 MHz         ; 90 (10000 ps) ; 1.80 (200 ps)    ; 50/50      ; C2      ; 25            ; 13/12 Odd    ; --            ; 7       ; 2       ; q_sys_inst|enet_pll|sd1|pll7|clk[4]                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Assignment Warnings                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+
; Pin Name                                                                                                                                                                                                                                                   ; Reason                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+
; user_led[0]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; user_led[1]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; user_led[2]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; user_led[3]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; enet_mdc                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; enet_resetn                                                                                                                                                                                                                                                ; Missing drive strength               ;
; enet_tx_clk                                                                                                                                                                                                                                                ; Missing drive strength               ;
; enet_tx_d[0]                                                                                                                                                                                                                                               ; Missing drive strength               ;
; enet_tx_d[1]                                                                                                                                                                                                                                               ; Missing drive strength               ;
; enet_tx_d[2]                                                                                                                                                                                                                                               ; Missing drive strength               ;
; enet_tx_d[3]                                                                                                                                                                                                                                               ; Missing drive strength               ;
; enet_tx_en                                                                                                                                                                                                                                                 ; Missing drive strength               ;
; usb_full                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; usb_empty                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; arduino_rstn                                                                                                                                                                                                                                               ; Missing drive strength               ;
; hbus_rstn                                                                                                                                                                                                                                                  ; Missing drive strength and slew rate ;
; hbus_clk0p                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_clk0n                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_cs2n                                                                                                                                                                                                                                                  ; Missing drive strength and slew rate ;
; hbus_cs1n                                                                                                                                                                                                                                                  ; Missing drive strength and slew rate ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK ; Missing drive strength               ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE  ; Missing drive strength               ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO  ; Missing drive strength               ;
; pmod_d[0]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[1]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[2]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[3]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[4]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[5]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[6]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; pmod_d[7]                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; usb_data[0]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[1]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[2]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[3]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[4]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[5]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[6]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_data[7]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_addr[0]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_addr[1]                                                                                                                                                                                                                                                ; Missing drive strength               ;
; usb_scl                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; usb_sda                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[0]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[1]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[2]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[3]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[4]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[5]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[6]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[7]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[8]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[9]                                                                                                                                                                                                                                                    ; Missing drive strength               ;
; gpio[10]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[11]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[12]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[13]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[14]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[15]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[16]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[17]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[18]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[19]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[20]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[21]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[22]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[23]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[24]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[25]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[26]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[27]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[28]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[29]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[30]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[31]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[32]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[33]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[34]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; gpio[35]                                                                                                                                                                                                                                                   ; Missing drive strength               ;
; arduino_io[0]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[1]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[2]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[3]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[4]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[5]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[6]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[7]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[8]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[9]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; arduino_io[10]                                                                                                                                                                                                                                             ; Missing drive strength               ;
; arduino_io[11]                                                                                                                                                                                                                                             ; Missing drive strength               ;
; arduino_io[12]                                                                                                                                                                                                                                             ; Missing drive strength               ;
; arduino_io[13]                                                                                                                                                                                                                                             ; Missing drive strength               ;
; arduino_sda                                                                                                                                                                                                                                                ; Missing drive strength               ;
; arduino_scl                                                                                                                                                                                                                                                ; Missing drive strength               ;
; c10_m10_io[0]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; c10_m10_io[1]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; c10_m10_io[2]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; c10_m10_io[3]                                                                                                                                                                                                                                              ; Missing drive strength               ;
; enet_mdio                                                                                                                                                                                                                                                  ; Missing drive strength               ;
; arduino_adc_sda                                                                                                                                                                                                                                            ; Missing drive strength               ;
; arduino_adc_scl                                                                                                                                                                                                                                            ; Missing drive strength               ;
; hbus_rwds                                                                                                                                                                                                                                                  ; Missing drive strength and slew rate ;
; hbus_dq[0]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[1]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[2]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[3]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[4]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[5]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[6]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
; hbus_dq[7]                                                                                                                                                                                                                                                 ; Missing drive strength and slew rate ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                ; Entity Name                                                      ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
; |c10lp_rgmii                                                                                                                            ; 16117 (41)  ; 10526 (33)                ; 36 (36)       ; 295136      ; 61   ; 6            ; 0       ; 3         ; 138  ; 0            ; 5591 (8)     ; 3355 (11)         ; 7171 (22)        ; |c10lp_rgmii                                                                                                                                                                                                                                                                                                                                                       ; c10lp_rgmii                                                      ; work         ;
;    |enet_clk_ddio:enet_clk_ddio_inst|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|enet_clk_ddio:enet_clk_ddio_inst                                                                                                                                                                                                                                                                                                                      ; enet_clk_ddio                                                    ; work         ;
;       |altddio_out:ALTDDIO_OUT_component|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|enet_clk_ddio:enet_clk_ddio_inst|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                                                                                                                    ; altddio_out                                                      ; work         ;
;          |ddio_out_knj:auto_generated|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|enet_clk_ddio:enet_clk_ddio_inst|altddio_out:ALTDDIO_OUT_component|ddio_out_knj:auto_generated                                                                                                                                                                                                                                                        ; ddio_out_knj                                                     ; work         ;
;    |pzdyqx:nabboc|                                                                                                                      ; 140 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (0)       ; 9 (0)             ; 63 (0)           ; |c10lp_rgmii|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                         ; pzdyqx                                                           ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                                    ; 140 (14)    ; 72 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (4)       ; 9 (1)             ; 63 (9)           ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                            ; pzdyqx_impl                                                      ; work         ;
;          |GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|                                                                ; 61 (30)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (22)      ; 7 (7)             ; 21 (1)           ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1                                                                                                                                                                                                                                              ; GHVD5181                                                         ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                         ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                            ; LQYT7093                                                         ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                            ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 11 (11)          ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                          ; KIFI3548                                                         ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                            ; 18 (18)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 11 (11)          ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                          ; LQYT7093                                                         ; work         ;
;          |LQYT7093:\JKWY9152:RUGG7005|                                                                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:\JKWY9152:RUGG7005                                                                                                                                                                                                                                                                                ; LQYT7093                                                         ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                            ; 34 (34)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 10 (10)          ; |c10lp_rgmii|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                          ; PUDL0439                                                         ; work         ;
;    |q_sys:q_sys_inst|                                                                                                                   ; 15746 (0)   ; 10330 (0)                 ; 0 (0)         ; 295136      ; 61   ; 6            ; 0       ; 3         ; 4    ; 0            ; 5416 (0)     ; 3322 (0)          ; 7008 (0)         ; |c10lp_rgmii|q_sys:q_sys_inst                                                                                                                                                                                                                                                                                                                                      ; q_sys                                                            ; q_sys        ;
;       |altera_avalon_mm_bridge:mm_bridge_0|                                                                                             ; 153 (153)   ; 137 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 46 (46)           ; 91 (91)          ; |c10lp_rgmii|q_sys:q_sys_inst|altera_avalon_mm_bridge:mm_bridge_0                                                                                                                                                                                                                                                                                                  ; altera_avalon_mm_bridge                                          ; q_sys        ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                           ; altera_reset_controller                                          ; q_sys        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                        ; q_sys        ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                           ; altera_reset_controller                                          ; q_sys        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                        ; q_sys        ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 18 (11)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 9 (5)             ; 8 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                               ; altera_reset_controller                                          ; q_sys        ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                        ; q_sys        ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                                        ; q_sys        ;
;       |opencores_i2c:opencores_i2c_0|                                                                                                   ; 225 (0)     ; 124 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (0)      ; 14 (0)            ; 110 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0                                                                                                                                                                                                                                                                                                        ; opencores_i2c                                                    ; q_sys        ;
;          |i2c_master_top:i2c_master_top_inst|                                                                                           ; 225 (46)    ; 124 (37)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 101 (9)      ; 14 (3)            ; 110 (34)         ; |c10lp_rgmii|q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst                                                                                                                                                                                                                                                                     ; i2c_master_top                                                   ; q_sys        ;
;             |i2c_master_byte_ctrl:byte_controller|                                                                                      ; 179 (51)    ; 87 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (25)      ; 11 (0)            ; 76 (26)          ; |c10lp_rgmii|q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                ; i2c_master_byte_ctrl                                             ; q_sys        ;
;                |i2c_master_bit_ctrl:bit_controller|                                                                                     ; 128 (128)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 11 (11)           ; 50 (50)          ; |c10lp_rgmii|q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                             ; i2c_master_bit_ctrl                                              ; q_sys        ;
;       |q_sys_avalon_st_adapter:avalon_st_adapter|                                                                                       ; 29 (0)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 1 (0)             ; 10 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter                                                                                                                                                                                                                                                                                            ; q_sys_avalon_st_adapter                                          ; q_sys        ;
;          |q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|                                                                    ; 29 (2)      ; 11 (0)                    ; 0 (0)         ; 672         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (2)       ; 1 (0)             ; 10 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0                                                                                                                                                                                                                                  ; q_sys_avalon_st_adapter_timing_adapter_0                         ; q_sys        ;
;             |q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|                               ; 27 (27)     ; 11 (11)                   ; 0 (0)         ; 672         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 1 (1)             ; 10 (10)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo                                                                                                                                      ; q_sys_avalon_st_adapter_timing_adapter_0_fifo                    ; q_sys        ;
;                |altsyncram:mem_rtl_0|                                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0                                                                                                                 ; altsyncram                                                       ; work         ;
;                   |altsyncram_bsg1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 672         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_bsg1:auto_generated                                                                                  ; altsyncram_bsg1                                                  ; work         ;
;       |q_sys_cpu:cpu|                                                                                                                   ; 2908 (41)   ; 1691 (41)                 ; 0 (0)         ; 81664       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1213 (0)     ; 424 (1)           ; 1271 (33)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu                                                                                                                                                                                                                                                                                                                        ; q_sys_cpu                                                        ; q_sys        ;
;          |q_sys_cpu_cpu:cpu|                                                                                                            ; 2874 (2378) ; 1650 (1350)               ; 0 (0)         ; 81664       ; 15   ; 6            ; 0       ; 3         ; 0    ; 0            ; 1213 (1045)  ; 423 (343)         ; 1238 (989)       ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu                                                                                                                                                                                                                                                                                                      ; q_sys_cpu_cpu                                                    ; q_sys        ;
;             |lpm_add_sub:Add7|                                                                                                          ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 0 (0)             ; 27 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|lpm_add_sub:Add7                                                                                                                                                                                                                                                                                     ; lpm_add_sub                                                      ; work         ;
;                |add_sub_jvi:auto_generated|                                                                                             ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 27 (27)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|lpm_add_sub:Add7|add_sub_jvi:auto_generated                                                                                                                                                                                                                                                          ; add_sub_jvi                                                      ; work         ;
;             |q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht                                                                                                                                                                                                                                                           ; q_sys_cpu_cpu_bht_module                                         ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                                       ; work         ;
;                   |altsyncram_27d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated                                                                                                                                                                                                  ; altsyncram_27d1                                                  ; work         ;
;             |q_sys_cpu_cpu_dc_data_module:q_sys_cpu_cpu_dc_data|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_data_module:q_sys_cpu_cpu_dc_data                                                                                                                                                                                                                                                   ; q_sys_cpu_cpu_dc_data_module                                     ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_data_module:q_sys_cpu_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_rif1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_data_module:q_sys_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_rif1:auto_generated                                                                                                                                                                                          ; altsyncram_rif1                                                  ; work         ;
;             |q_sys_cpu_cpu_dc_tag_module:q_sys_cpu_cpu_dc_tag|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_tag_module:q_sys_cpu_cpu_dc_tag                                                                                                                                                                                                                                                     ; q_sys_cpu_cpu_dc_tag_module                                      ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_tag_module:q_sys_cpu_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                                       ; work         ;
;                   |altsyncram_ulc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_tag_module:q_sys_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ulc1:auto_generated                                                                                                                                                                                            ; altsyncram_ulc1                                                  ; work         ;
;             |q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim                                                                                                                                                                                                                                               ; q_sys_cpu_cpu_dc_victim_module                                   ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                     ; altsyncram                                                       ; work         ;
;                   |altsyncram_k3d1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated                                                                                                                                                                                      ; altsyncram_k3d1                                                  ; work         ;
;             |q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data|                                                                        ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data                                                                                                                                                                                                                                                   ; q_sys_cpu_cpu_ic_data_module                                     ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_5jd1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated                                                                                                                                                                                          ; altsyncram_5jd1                                                  ; work         ;
;             |q_sys_cpu_cpu_ic_tag_module:q_sys_cpu_cpu_ic_tag|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_tag_module:q_sys_cpu_cpu_ic_tag                                                                                                                                                                                                                                                     ; q_sys_cpu_cpu_ic_tag_module                                      ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_tag_module:q_sys_cpu_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                           ; altsyncram                                                       ; work         ;
;                   |altsyncram_2ad1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_tag_module:q_sys_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_2ad1:auto_generated                                                                                                                                                                                            ; altsyncram_2ad1                                                  ; work         ;
;             |q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell                                                                                                                                                                                                                                                  ; q_sys_cpu_cpu_mult_cell                                          ; q_sys        ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                               ; altera_mult_add                                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated                                                                                                                                                                           ; altera_mult_add_hkp2                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                  ; altera_mult_add_rtl                                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                         ; ama_multiplier_function                                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                          ; lpm_mult                                                         ; work         ;
;                               |mult_dp01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_dp01:auto_generated                                                 ; mult_dp01                                                        ; work         ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                               ; altera_mult_add                                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated                                                                                                                                                                           ; altera_mult_add_hkp2                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                  ; altera_mult_add_rtl                                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                         ; ama_multiplier_function                                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                          ; lpm_mult                                                         ; work         ;
;                               |mult_c011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated                                                 ; mult_c011                                                        ; work         ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                               ; altera_mult_add                                                  ; work         ;
;                   |altera_mult_add_hkp2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated                                                                                                                                                                           ; altera_mult_add_hkp2                                             ; work         ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                  ; altera_mult_add_rtl                                              ; work         ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                         ; ama_multiplier_function                                          ; work         ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                          ; lpm_mult                                                         ; work         ;
;                               |mult_c011:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated                                                 ; mult_c011                                                        ; work         ;
;             |q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|                                                                       ; 429 (81)    ; 299 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (0)      ; 80 (9)            ; 221 (3)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci                                                                                                                                                                                                                                                  ; q_sys_cpu_cpu_nios2_oci                                          ; q_sys        ;
;                |q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|                                                ; 189 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (0)       ; 71 (0)            ; 29 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper                                                                                                                                                                          ; q_sys_cpu_cpu_debug_slave_wrapper                                ; q_sys        ;
;                   |q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|                                               ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 33 (30)           ; 16 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk                                                                                                    ; q_sys_cpu_cpu_debug_slave_sysclk                                 ; q_sys        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3                                               ; altera_std_synchronizer                                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4                                               ; altera_std_synchronizer                                          ; work         ;
;                   |q_sys_cpu_cpu_debug_slave_tck:the_q_sys_cpu_cpu_debug_slave_tck|                                                     ; 136 (132)   ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 38 (34)           ; 15 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_tck:the_q_sys_cpu_cpu_debug_slave_tck                                                                                                          ; q_sys_cpu_cpu_debug_slave_tck                                    ; q_sys        ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_tck:the_q_sys_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1                                                     ; altera_std_synchronizer                                          ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_tck:the_q_sys_cpu_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2                                                     ; altera_std_synchronizer                                          ; work         ;
;                   |sld_virtual_jtag_basic:q_sys_cpu_cpu_debug_slave_phy|                                                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:q_sys_cpu_cpu_debug_slave_phy                                                                                                                     ; sld_virtual_jtag_basic                                           ; work         ;
;                |q_sys_cpu_cpu_nios2_avalon_reg:the_q_sys_cpu_cpu_nios2_avalon_reg|                                                      ; 70 (70)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 64 (64)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_avalon_reg:the_q_sys_cpu_cpu_nios2_avalon_reg                                                                                                                                                                                ; q_sys_cpu_cpu_nios2_avalon_reg                                   ; q_sys        ;
;                |q_sys_cpu_cpu_nios2_oci_break:the_q_sys_cpu_cpu_nios2_oci_break|                                                        ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 35 (35)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_oci_break:the_q_sys_cpu_cpu_nios2_oci_break                                                                                                                                                                                  ; q_sys_cpu_cpu_nios2_oci_break                                    ; q_sys        ;
;                |q_sys_cpu_cpu_nios2_oci_debug:the_q_sys_cpu_cpu_nios2_oci_debug|                                                        ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (9)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_oci_debug:the_q_sys_cpu_cpu_nios2_oci_debug                                                                                                                                                                                  ; q_sys_cpu_cpu_nios2_oci_debug                                    ; q_sys        ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_oci_debug:the_q_sys_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                              ; altera_std_synchronizer                                          ; work         ;
;                |q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|                                                              ; 126 (126)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 94 (94)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem                                                                                                                                                                                        ; q_sys_cpu_cpu_nios2_ocimem                                       ; q_sys        ;
;                   |q_sys_cpu_cpu_ociram_sp_ram_module:q_sys_cpu_cpu_ociram_sp_ram|                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|q_sys_cpu_cpu_ociram_sp_ram_module:q_sys_cpu_cpu_ociram_sp_ram                                                                                                                         ; q_sys_cpu_cpu_ociram_sp_ram_module                               ; q_sys        ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|q_sys_cpu_cpu_ociram_sp_ram_module:q_sys_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                                                               ; altsyncram                                                       ; work         ;
;                         |altsyncram_3c71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|q_sys_cpu_cpu_ociram_sp_ram_module:q_sys_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_3c71:auto_generated                                                                ; altsyncram_3c71                                                  ; work         ;
;             |q_sys_cpu_cpu_register_bank_a_module:q_sys_cpu_cpu_register_bank_a|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_a_module:q_sys_cpu_cpu_register_bank_a                                                                                                                                                                                                                                   ; q_sys_cpu_cpu_register_bank_a_module                             ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_a_module:q_sys_cpu_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_8ic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_a_module:q_sys_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated                                                                                                                                                                          ; altsyncram_8ic1                                                  ; work         ;
;             |q_sys_cpu_cpu_register_bank_b_module:q_sys_cpu_cpu_register_bank_b|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_b_module:q_sys_cpu_cpu_register_bank_b                                                                                                                                                                                                                                   ; q_sys_cpu_cpu_register_bank_b_module                             ; q_sys        ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_b_module:q_sys_cpu_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_8ic1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_b_module:q_sys_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated                                                                                                                                                                          ; altsyncram_8ic1                                                  ; work         ;
;       |q_sys_descriptor_memory:descriptor_memory|                                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory                                                                                                                                                                                                                                                                                            ; q_sys_descriptor_memory                                          ; q_sys        ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                  ; altsyncram                                                       ; work         ;
;             |altsyncram_q6h1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_q6h1:auto_generated                                                                                                                                                                                                                                   ; altsyncram_q6h1                                                  ; work         ;
;       |q_sys_enet_pll:enet_pll|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_enet_pll:enet_pll                                                                                                                                                                                                                                                                                                              ; q_sys_enet_pll                                                   ; q_sys        ;
;          |q_sys_enet_pll_altpll_bju2:sd1|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1                                                                                                                                                                                                                                                                               ; q_sys_enet_pll_altpll_bju2                                       ; q_sys        ;
;       |q_sys_eth_tse:eth_tse|                                                                                                           ; 4596 (0)    ; 3486 (0)                  ; 0 (0)         ; 58368       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1107 (0)     ; 1607 (0)          ; 1882 (0)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse                                                                                                                                                                                                                                                                                                                ; q_sys_eth_tse                                                    ; q_sys        ;
;          |altera_eth_tse_mac:i_tse_mac|                                                                                                 ; 4596 (55)   ; 3486 (1)                  ; 0 (0)         ; 58368       ; 12   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1107 (53)    ; 1607 (0)          ; 1882 (3)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac                                                                                                                                                                                                                                                                                   ; altera_eth_tse_mac                                               ; q_sys        ;
;             |altera_tse_mac_control:U_MAC_CONTROL|                                                                                      ; 1928 (0)    ; 1329 (0)                  ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 590 (0)      ; 601 (0)           ; 737 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL                                                                                                                                                                                                                                              ; altera_tse_mac_control                                           ; q_sys        ;
;                |altera_tse_host_control:U_CTRL|                                                                                         ; 41 (35)     ; 27 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 7 (2)             ; 21 (21)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL                                                                                                                                                                                                               ; altera_tse_host_control                                          ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_register_map:U_REG|                                                                                          ; 1889 (1000) ; 1302 (637)                ; 0 (0)         ; 1536        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 577 (353)    ; 594 (102)         ; 718 (549)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG                                                                                                                                                                                                                ; altera_tse_register_map                                          ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT                                                                                                                                                                 ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_MAGIC_DETECT|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                   ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_13|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_13|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_14|                                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14                                                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_14|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_RX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                               ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE                                                                                                                                                             ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_eth_tse_std_synchronizer:U_SYNC_TX_CNT_DONE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                               ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_EXCESS_COL|                                                                               ; 5 (1)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL                                                                                                                                                                          ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_EXCESS_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_LATE_COL|                                                                                 ; 4 (1)       ; 4 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 2 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL                                                                                                                                                                            ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_LATE_COL|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_10|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 68 (64)           ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10                                                                                                                                                                             ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_11|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11                                                                                                                                                                             ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_12|                                                                                  ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 67 (63)           ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12                                                                                                                                                                             ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_6|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 69 (65)           ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6                                                                                                                                                                              ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_7|                                                                                   ; 72 (66)     ; 72 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 67 (63)           ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7                                                                                                                                                                              ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_clock_crosser:U_SYNC_8|                                                                                   ; 41 (35)     ; 40 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (33)           ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8                                                                                                                                                                              ; altera_tse_clock_crosser                                         ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:in_to_out_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:in_to_out_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:out_to_in_synchronizer|                                                           ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer                                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|altera_eth_tse_std_synchronizer:out_to_in_synchronizer|altera_std_synchronizer_nocut:std_sync_no_cut                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_rx_counter_cntl:U_RXCNT|                                                                                  ; 297 (249)   ; 159 (111)                 ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (135)    ; 68 (28)           ; 94 (86)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT                                                                                                                                                                             ; altera_tse_rx_counter_cntl                                       ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 48 (0)      ; 48 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 40 (0)            ; 8 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                             ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[10].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[10].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[11].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[11].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[12].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[12].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[13].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[13].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[14].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[14].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[15].u|                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[15].u|altera_std_synchronizer_nocut:std_sync_no_cut                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1                                                                                                                                          ; altera_tse_dpram_16x32                                           ; q_sys        ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component                                                                                                          ; altsyncram                                                       ; work         ;
;                            |altsyncram_dpl1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_dpl1:auto_generated                                                                           ; altsyncram_dpl1                                                  ; work         ;
;                      |altera_tse_dpram_16x32:CNT_ARRAY_2|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2                                                                                                                                          ; altera_tse_dpram_16x32                                           ; q_sys        ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component                                                                                                          ; altsyncram                                                       ; work         ;
;                            |altsyncram_dpl1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_dpl1:auto_generated                                                                           ; altsyncram_dpl1                                                  ; work         ;
;                   |altera_tse_tx_counter_cntl:U_TXCNT|                                                                                  ; 161 (161)   ; 71 (71)                   ; 0 (0)         ; 512         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (87)      ; 20 (20)           ; 54 (54)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT                                                                                                                                                                             ; altera_tse_tx_counter_cntl                                       ; q_sys        ;
;                      |altera_tse_dpram_8x32:U_ARRAY_1|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1                                                                                                                                             ; altera_tse_dpram_8x32                                            ; q_sys        ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component                                                                                                             ; altsyncram                                                       ; work         ;
;                            |altsyncram_dml1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_dml1:auto_generated                                                                              ; altsyncram_dml1                                                  ; work         ;
;                      |altera_tse_dpram_8x32:U_ARRAY_2|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2                                                                                                                                             ; altera_tse_dpram_8x32                                            ; q_sys        ;
;                         |altsyncram:altsyncram_component|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component                                                                                                             ; altsyncram                                                       ; work         ;
;                            |altsyncram_dml1:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_dml1:auto_generated                                                                              ; altsyncram_dml1                                                  ; work         ;
;             |altera_tse_reset_synchronizer:reset_sync_0|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer                                    ; q_sys        ;
;             |altera_tse_reset_synchronizer:reset_sync_1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer                                    ; q_sys        ;
;             |altera_tse_reset_synchronizer:reset_sync_2|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer                                    ; q_sys        ;
;             |altera_tse_reset_synchronizer:reset_sync_3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer                                    ; q_sys        ;
;             |altera_tse_reset_synchronizer:reset_sync_4|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4                                                                                                                                                                                                                                        ; altera_tse_reset_synchronizer                                    ; q_sys        ;
;             |altera_tse_rgmii_module:U_RGMII|                                                                                           ; 45 (27)     ; 33 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 32 (14)           ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII                                                                                                                                                                                                                                                   ; altera_tse_rgmii_module                                          ; q_sys        ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                                          ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                            ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_rgmii_in1:the_rgmii_in1|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1                                                                                                                                                                                                                ; altera_tse_rgmii_in1                                             ; q_sys        ;
;                   |altddio_in:altddio_in_component|                                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component                                                                                                                                                                                ; altddio_in                                                       ; work         ;
;                      |ddio_in_n2e:auto_generated|                                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated                                                                                                                                                     ; ddio_in_n2e                                                      ; work         ;
;                |altera_tse_rgmii_in4:the_rgmii_in4|                                                                                     ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4                                                                                                                                                                                                                ; altera_tse_rgmii_in4                                             ; q_sys        ;
;                   |altddio_in:altddio_in_component|                                                                                     ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component                                                                                                                                                                                ; altddio_in                                                       ; work         ;
;                      |ddio_in_q2e:auto_generated|                                                                                       ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated                                                                                                                                                     ; ddio_in_q2e                                                      ; work         ;
;                |altera_tse_rgmii_out1:the_rgmii_out1|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1                                                                                                                                                                                                              ; altera_tse_rgmii_out1                                            ; q_sys        ;
;                   |altddio_out:altddio_out_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component                                                                                                                                                                            ; altddio_out                                                      ; work         ;
;                      |ddio_out_nnb:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out1:the_rgmii_out1|altddio_out:altddio_out_component|ddio_out_nnb:auto_generated                                                                                                                                                ; ddio_out_nnb                                                     ; work         ;
;                |altera_tse_rgmii_out4:the_rgmii_out4|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4                                                                                                                                                                                                              ; altera_tse_rgmii_out4                                            ; q_sys        ;
;                   |altddio_out:altddio_out_component|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component                                                                                                                                                                            ; altddio_out                                                      ; work         ;
;                      |ddio_out_qnb:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_out4:the_rgmii_out4|altddio_out:altddio_out_component|ddio_out_qnb:auto_generated                                                                                                                                                ; ddio_out_qnb                                                     ; work         ;
;             |altera_tse_top_mdio:U_MDIO|                                                                                                ; 186 (37)    ; 152 (36)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (0)       ; 45 (18)           ; 118 (3)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO                                                                                                                                                                                                                                                        ; altera_tse_top_mdio                                              ; q_sys        ;
;                |altera_tse_mdio:U_MDIO|                                                                                                 ; 102 (102)   ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 21 (21)           ; 66 (66)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO                                                                                                                                                                                                                                 ; altera_tse_mdio                                                  ; q_sys        ;
;                |altera_tse_mdio_clk_gen:U_CLKGEN|                                                                                       ; 16 (16)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 9 (9)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN                                                                                                                                                                                                                       ; altera_tse_mdio_clk_gen                                          ; q_sys        ;
;                |altera_tse_mdio_cntl:U_CNTL|                                                                                            ; 47 (47)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 40 (40)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL                                                                                                                                                                                                                            ; altera_tse_mdio_cntl                                             ; q_sys        ;
;             |altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|                                                                               ; 2398 (3)    ; 1956 (0)                  ; 0 (0)         ; 56832       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 430 (3)      ; 919 (0)           ; 1049 (7)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP                                                                                                                                                                                                                                       ; altera_tse_top_w_fifo_10_100_1000                                ; q_sys        ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                                                                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                   |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                                                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_clk_cntl:U_CLKCT|                                                                                            ; 10 (4)      ; 10 (4)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT                                                                                                                                                                                                           ; altera_tse_clk_cntl                                              ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_RX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                          ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE                                                                                                                                                        ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|altera_eth_tse_std_synchronizer:U_SYNC_TX_ETH_MODE|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                          ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_gmii_io:U_GMIF|                                                                                              ; 23 (20)     ; 23 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 19 (19)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF                                                                                                                                                                                                             ; altera_tse_gmii_io                                               ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                    ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_gmii_io:U_GMIF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                      ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_mii_rx_if:U_MRX|                                                                                             ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 4 (4)             ; 31 (31)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX                                                                                                                                                                                                            ; altera_tse_mii_rx_if                                             ; q_sys        ;
;                |altera_tse_mii_tx_if:U_MTX|                                                                                             ; 10 (7)      ; 10 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX                                                                                                                                                                                                            ; altera_tse_mii_tx_if                                             ; q_sys        ;
;                   |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                            ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                                                   ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                      |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                    ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_tx_if:U_MTX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                                                     ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_tse_top_w_fifo:U_MAC|                                                                                            ; 2308 (0)    ; 1875 (0)                  ; 0 (0)         ; 56832       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 419 (0)      ; 898 (0)           ; 991 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC                                                                                                                                                                                                           ; altera_tse_top_w_fifo                                            ; q_sys        ;
;                   |altera_tse_magic_detection:U_MAGIC|                                                                                  ; 86 (83)     ; 39 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 1 (1)             ; 42 (39)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC                                                                                                                                                                        ; altera_tse_magic_detection                                       ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                   |altera_tse_rx_min_ff:U_RXFF|                                                                                         ; 479 (110)   ; 411 (73)                  ; 0 (0)         ; 38144       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (37)      ; 200 (10)          ; 211 (64)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF                                                                                                                                                                               ; altera_tse_rx_min_ff                                             ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_5|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_5|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                         ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                                        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                                  ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (0)            ; 8 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[9].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_tse_a_fifo_34:RX_STATUS|                                                                                   ; 80 (26)     ; 73 (17)                   ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (1)        ; 31 (8)            ; 42 (17)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS                                                                                                                                                ; altera_tse_a_fifo_34                                             ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|                                                        ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR                                                                                         ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 2 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_WR_G_PTR|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                           ; altera_tse_altsyncram_dpm_fifo                                   ; q_sys        ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                           ; altsyncram                                                       ; work         ;
;                               |altsyncram_esh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1280        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_esh1:auto_generated                                            ; altsyncram_esh1                                                  ; work         ;
;                         |altera_tse_bin_cnt:U_RD|                                                                                       ; 19 (19)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 16 (16)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD                                                                                                                        ; altera_tse_bin_cnt                                               ; q_sys        ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 16 (16)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                      ; altera_tse_gray_cnt                                              ; q_sys        ;
;                      |altera_tse_a_fifo_opt_1246:RX_DATA|                                                                               ; 255 (85)    ; 223 (43)                  ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (18)      ; 128 (5)           ; 103 (62)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA                                                                                                                                            ; altera_tse_a_fifo_opt_1246                                       ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (0)            ; 10 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 30 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                               ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (0)            ; 7 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[9].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[9].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                       ; altera_tse_altsyncram_dpm_fifo                                   ; q_sys        ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                       ; altsyncram                                                       ; work         ;
;                               |altsyncram_i1i1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 36864       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated                                        ; altsyncram_i1i1                                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                   ; altera_tse_gray_cnt                                              ; q_sys        ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 33 (33)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 10 (10)           ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                  ; altera_tse_gray_cnt                                              ; q_sys        ;
;                   |altera_tse_top_1geth:U_GETH|                                                                                         ; 1316 (0)    ; 1047 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 261 (0)      ; 521 (0)           ; 534 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH                                                                                                                                                                               ; altera_tse_top_1geth                                             ; q_sys        ;
;                      |altera_tse_mac_rx:U_RX|                                                                                           ; 619 (395)   ; 535 (339)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (54)      ; 329 (163)         ; 208 (180)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX                                                                                                                                                        ; altera_tse_mac_rx                                                ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_11|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11                                                                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_11|altera_std_synchronizer_nocut:std_sync_no_cut                                                                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_3|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_3|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_4|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_4|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_6|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_6|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_7|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_7|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_9|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_9|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA                                                                                                         ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_eth_tse_std_synchronizer:U_SYNC_PAD_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                           ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_altshifttaps:U_SHIFTTAPS|                                                                           ; 128 (128)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 126 (126)         ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_altshifttaps:U_SHIFTTAPS                                                                                                                    ; altera_tse_altshifttaps                                          ; q_sys        ;
;                         |altera_tse_crc328checker:U_CRC|                                                                                ; 73 (22)     ; 44 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (10)      ; 17 (7)            ; 28 (3)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC                                                                                                                         ; altera_tse_crc328checker                                         ; q_sys        ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 53 (53)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 10 (10)           ; 25 (25)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|altera_tse_crc328checker:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                          ; altera_tse_crc32galois8                                          ; q_sys        ;
;                      |altera_tse_mac_tx:U_TX|                                                                                           ; 370 (281)   ; 278 (205)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (71)      ; 118 (73)          ; 164 (139)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX                                                                                                                                                        ; altera_tse_mac_tx                                                ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_2|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2                                                                                                               ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_2|altera_std_synchronizer_nocut:std_sync_no_cut                                                                 ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_MAGIC_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA                                                                                                       ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer:U_SYNC_SLEEP_ENA|altera_std_synchronizer_nocut:std_sync_no_cut                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 15 (0)      ; 15 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                                        ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                              ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_crc328generator:U_CRC|                                                                              ; 63 (8)      ; 46 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 21 (6)            ; 25 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC                                                                                                                       ; altera_tse_crc328generator                                       ; q_sys        ;
;                            |altera_tse_crc32ctl8:U_CTL|                                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32ctl8:U_CTL                                                                                            ; altera_tse_crc32ctl8                                             ; q_sys        ;
;                            |altera_tse_crc32galois8:U_GALS|                                                                             ; 51 (51)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 9 (9)             ; 25 (25)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|altera_tse_crc328generator:U_CRC|altera_tse_crc32galois8:U_GALS                                                                                        ; altera_tse_crc32galois8                                          ; q_sys        ;
;                      |altera_tse_rx_stat_extract:U_RXSTAT|                                                                              ; 148 (145)   ; 122 (119)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 38 (35)           ; 87 (87)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT                                                                                                                                           ; altera_tse_rx_stat_extract                                       ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:U_SYNC_1|                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1                                                                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut                                                    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_tse_tx_stat_extract:U_TXSTAT|                                                                              ; 184 (184)   ; 112 (112)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 68 (68)      ; 36 (36)           ; 80 (80)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT                                                                                                                                           ; altera_tse_tx_stat_extract                                       ; q_sys        ;
;                   |altera_tse_tx_min_ff:U_TXFF|                                                                                         ; 430 (101)   ; 378 (79)                  ; 0 (0)         ; 18688       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (21)      ; 176 (8)           ; 207 (73)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF                                                                                                                                                                               ; altera_tse_tx_min_ff                                             ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|                                                                ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16                                                                                                                             ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                         |altera_std_synchronizer_nocut:std_sync_no_cut|                                                                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut                                                                               ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                                  ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (0)            ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                                                               ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[0].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[1].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[2].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[3].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[4].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[5].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[6].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[7].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer:sync[8].u|                                                                     ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                                                     ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                            |altera_std_synchronizer_nocut:std_sync_no_cut|                                                              ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut                                       ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                      |altera_tse_a_fifo_13:TX_STATUS|                                                                                   ; 71 (16)     ; 65 (9)                    ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (2)        ; 29 (0)            ; 36 (14)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS                                                                                                                                                ; altera_tse_a_fifo_13                                             ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 21 (0)      ; 21 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                                ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                      ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut        ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                           ; altera_tse_altsyncram_dpm_fifo                                   ; q_sys        ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                           ; altsyncram                                                       ; work         ;
;                               |altsyncram_2ph1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_2ph1:auto_generated                                            ; altsyncram_2ph1                                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 13 (13)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD                                                                                                                       ; altera_tse_gray_cnt                                              ; q_sys        ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 23 (23)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 7 (7)             ; 14 (14)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT                                                                                                                      ; altera_tse_gray_cnt                                              ; q_sys        ;
;                      |altera_tse_a_fifo_opt_1246:TX_DATA|                                                                               ; 230 (77)    ; 204 (42)                  ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (14)      ; 112 (3)           ; 98 (61)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA                                                                                                                                            ; altera_tse_a_fifo_opt_1246                                       ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_1|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 8 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_2|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 27 (0)            ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_3|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|                                                               ; 27 (0)      ; 27 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 9 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4                                                                                            ; altera_eth_tse_std_synchronizer_bundle                           ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[0].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[0].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[1].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[1].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[2].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[2].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[3].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[3].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[4].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[4].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[5].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[5].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[6].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[6].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[7].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[7].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                            |altera_eth_tse_std_synchronizer:sync[8].u|                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u                                                  ; altera_eth_tse_std_synchronizer                                  ; q_sys        ;
;                               |altera_std_synchronizer_nocut:std_sync_no_cut|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_eth_tse_std_synchronizer_bundle:U_SYNC_4|altera_eth_tse_std_synchronizer:sync[8].u|altera_std_synchronizer_nocut:std_sync_no_cut    ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                         |altera_tse_altsyncram_dpm_fifo:U_RAM|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM                                                                                                       ; altera_tse_altsyncram_dpm_fifo                                   ; q_sys        ;
;                            |altsyncram:altsyncram_component|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component                                                                       ; altsyncram                                                       ; work         ;
;                               |altsyncram_fsh1:auto_generated|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_fsh1:auto_generated                                        ; altsyncram_fsh1                                                  ; work         ;
;                         |altera_tse_gray_cnt:U_RD|                                                                                      ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD                                                                                                                   ; altera_tse_gray_cnt                                              ; q_sys        ;
;                         |altera_tse_gray_cnt:U_WRT|                                                                                     ; 30 (30)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 9 (9)             ; 18 (18)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT                                                                                                                  ; altera_tse_gray_cnt                                              ; q_sys        ;
;       |q_sys_ext_epcq_flash:ext_epcq_flash|                                                                                             ; 1124 (0)    ; 689 (0)                   ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 433 (0)      ; 149 (0)           ; 542 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash                                                                                                                                                                                                                                                                                                  ; q_sys_ext_epcq_flash                                             ; q_sys        ;
;          |altera_qspi_address_adaption:addr_adaption_0|                                                                                 ; 157 (4)     ; 100 (1)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (3)       ; 33 (0)            ; 78 (1)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0                                                                                                                                                                                                                                                     ; altera_qspi_address_adaption                                     ; q_sys        ;
;             |altera_qspi_address_adaption_core:addr_adaption|                                                                           ; 153 (153)   ; 99 (99)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 33 (33)           ; 77 (77)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0|altera_qspi_address_adaption_core:addr_adaption                                                                                                                                                                                                     ; altera_qspi_address_adaption_core                                ; q_sys        ;
;          |q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|                                                               ; 978 (0)     ; 589 (0)                   ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 4    ; 0            ; 387 (0)      ; 116 (0)           ; 475 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl                                                                                                                                                                                                                                   ; q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl                        ; q_sys        ;
;             |altera_asmi2_cmd_generator:asmi2_cmd_generator_0|                                                                          ; 333 (199)   ; 202 (85)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (81)      ; 35 (0)            ; 200 (152)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0                                                                                                                                                                                  ; altera_asmi2_cmd_generator                                       ; q_sys        ;
;                |data_adapter_32_8:data_adapter_32_8_inst|                                                                               ; 54 (54)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 1 (1)             ; 43 (43)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_32_8:data_adapter_32_8_inst                                                                                                                                         ; data_adapter_32_8                                                ; q_sys        ;
;                |data_adapter_8_32:data_adapter_8_32_inst|                                                                               ; 80 (80)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 34 (34)           ; 39 (39)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst                                                                                                                                         ; data_adapter_8_32                                                ; q_sys        ;
;             |altera_asmi2_qspi_interface:asmi2_qspi_interface_0|                                                                        ; 91 (91)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 4    ; 0            ; 39 (39)      ; 18 (18)           ; 34 (34)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0                                                                                                                                                                                ; altera_asmi2_qspi_interface                                      ; q_sys        ;
;                |altera_asmi2_qspi_interface_asmiblock:dedicated_interface|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 4    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface                                                                                                                      ; altera_asmi2_qspi_interface_asmiblock                            ; q_sys        ;
;             |altera_asmi2_xip_controller:xip_controller|                                                                                ; 210 (179)   ; 141 (125)                 ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (53)      ; 3 (3)             ; 140 (123)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller                                                                                                                                                                                        ; altera_asmi2_xip_controller                                      ; q_sys        ;
;                |avst_fifo:avst_fifo_inst|                                                                                               ; 31 (0)      ; 16 (0)                    ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 17 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst                                                                                                                                                               ; avst_fifo                                                        ; q_sys        ;
;                   |altera_avalon_sc_fifo:avst_fifo|                                                                                     ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 17 (17)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo                                                                                                                               ; altera_avalon_sc_fifo                                            ; q_sys        ;
;                      |altsyncram:mem_rtl_0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0                                                                                                          ; altsyncram                                                       ; work         ;
;                         |altsyncram_lsg1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2112        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated                                                                           ; altsyncram_lsg1                                                  ; work         ;
;             |altera_reset_controller:rst_controller|                                                                                    ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_reset_controller:rst_controller                                                                                                                                                                                            ; altera_reset_controller                                          ; q_sys        ;
;                |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                             ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                 ; altera_reset_synchronizer                                        ; q_sys        ;
;             |q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|                                                   ; 297 (297)   ; 188 (188)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 58 (58)           ; 131 (131)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller                                                                                                                                                           ; q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller         ; q_sys        ;
;             |q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_merlin_demultiplexer_0:merlin_demultiplexer_0|                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_merlin_demultiplexer_0:merlin_demultiplexer_0                                                                                                                                           ; q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_merlin_demultiplexer_0 ; q_sys        ;
;             |q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_multiplexer:multiplexer|                                                         ; 134 (134)   ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (74)      ; 1 (1)             ; 59 (58)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_multiplexer:multiplexer                                                                                                                                                                 ; q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_multiplexer            ; q_sys        ;
;                |altera_merlin_arbitrator:arb|                                                                                           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_multiplexer:multiplexer|altera_merlin_arbitrator:arb                                                                                                                                    ; altera_merlin_arbitrator                                         ; q_sys        ;
;       |q_sys_jtag_uart:jtag_uart|                                                                                                       ; 165 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (18)      ; 22 (3)            ; 92 (19)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                            ; q_sys_jtag_uart                                                  ; q_sys        ;
;          |alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|                                                                          ; 75 (75)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 19 (19)           ; 34 (34)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                                        ; alt_jtag_atlantic                                                ; work         ;
;          |q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r                                                                                                                                                                                                                                                      ; q_sys_jtag_uart_scfifo_r                                         ; q_sys        ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                         ; scfifo                                                           ; work         ;
;                |scfifo_cr21:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated                                                                                                                                                                                                              ; scfifo_cr21                                                      ; work         ;
;                   |a_dpfifo_e011:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo                                                                                                                                                                                         ; a_dpfifo_e011                                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                 ; a_fefifo_7cf                                                     ; work         ;
;                         |cntr_6o7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state|cntr_6o7:count_usedw                                                                                                                                            ; cntr_6o7                                                         ; work         ;
;                      |altsyncram_gio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram                                                                                                                                                                 ; altsyncram_gio1                                                  ; work         ;
;                      |cntr_qnb:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:rd_ptr_count                                                                                                                                                                   ; cntr_qnb                                                         ; work         ;
;                      |cntr_qnb:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr                                                                                                                                                                         ; cntr_qnb                                                         ; work         ;
;          |q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w                                                                                                                                                                                                                                                      ; q_sys_jtag_uart_scfifo_w                                         ; q_sys        ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                         ; scfifo                                                           ; work         ;
;                |scfifo_cr21:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated                                                                                                                                                                                                              ; scfifo_cr21                                                      ; work         ;
;                   |a_dpfifo_e011:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo                                                                                                                                                                                         ; a_dpfifo_e011                                                    ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                 ; a_fefifo_7cf                                                     ; work         ;
;                         |cntr_6o7:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state|cntr_6o7:count_usedw                                                                                                                                            ; cntr_6o7                                                         ; work         ;
;                      |altsyncram_gio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram                                                                                                                                                                 ; altsyncram_gio1                                                  ; work         ;
;                      |cntr_qnb:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:rd_ptr_count                                                                                                                                                                   ; cntr_qnb                                                         ; work         ;
;                      |cntr_qnb:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr                                                                                                                                                                         ; cntr_qnb                                                         ; work         ;
;       |q_sys_led_pio:led_pio|                                                                                                           ; 11 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_led_pio:led_pio                                                                                                                                                                                                                                                                                                                ; q_sys_led_pio                                                    ; q_sys        ;
;       |q_sys_mm_interconnect_0:mm_interconnect_0|                                                                                       ; 3228 (0)    ; 1949 (0)                  ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1173 (0)     ; 653 (0)           ; 1402 (0)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0                                          ; q_sys        ;
;          |altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|                                                                     ; 32 (32)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 7 (7)             ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rdata_fifo|                                                                ; 69 (69)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 32 (32)           ; 35 (35)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rdata_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rsp_fifo|                                                                  ; 30 (30)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 7 (7)             ; 17 (17)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rsp_fifo                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|                                                                ; 21 (21)     ; 12 (12)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 13 (13)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                            ; q_sys        ;
;             |altsyncram:mem_rtl_0|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                |altsyncram_9sg1:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated                                                                                                                                                                          ; altsyncram_9sg1                                                  ; work         ;
;          |altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rsp_fifo|                                                                  ; 43 (43)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 7 (7)             ; 23 (23)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rsp_fifo                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|                                                                          ; 75 (75)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 11 (11)           ; 55 (55)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|                                                                           ; 33 (33)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 6 (6)             ; 22 (22)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:remote_update_avl_csr_agent_rdata_fifo|                                                                 ; 65 (65)     ; 60 (60)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 29 (29)           ; 33 (33)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:remote_update_avl_csr_agent_rdata_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:remote_update_avl_csr_agent_rsp_fifo|                                                                   ; 29 (29)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:remote_update_avl_csr_agent_rsp_fifo                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo|                                                     ; 42 (42)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 10 (10)           ; 23 (23)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 85 (0)      ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 77 (0)            ; 5 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 85 (81)     ; 82 (78)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 77 (73)           ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 147 (0)     ; 146 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 110 (0)           ; 37 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 147 (144)   ; 146 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 110 (110)         ; 37 (35)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 75 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 40 (0)            ; 33 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 75 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 40 (38)           ; 33 (31)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_004|                                                                         ; 75 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 4 (0)             ; 68 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 75 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 4 (1)             ; 68 (67)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_005|                                                                         ; 68 (0)      ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 5 (0)             ; 62 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 68 (64)     ; 66 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 5 (2)             ; 62 (61)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_006|                                                                         ; 73 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 34 (0)            ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 73 (69)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (32)           ; 38 (36)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_007|                                                                         ; 74 (0)      ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 36 (0)            ; 37 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007                                                                                                                                                                                                                                       ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 74 (71)     ; 72 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (34)           ; 37 (37)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                              ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                         ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 98 (0)      ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 89 (0)            ; 7 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                         ; q_sys        ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 98 (94)     ; 96 (92)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 89 (87)           ; 7 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                   ; q_sys        ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                             ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                             ; altera_std_synchronizer_nocut                                    ; q_sys        ;
;          |altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|                                                                ; 192 (0)     ; 110 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (0)       ; 9 (0)             ; 101 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter                                                                                                                                                                                                                              ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 192 (192)   ; 110 (110)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (82)      ; 9 (9)             ; 101 (101)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                              ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;          |altera_merlin_burst_adapter:ext_epcq_flash_avl_csr_burst_adapter|                                                             ; 125 (0)     ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (0)       ; 24 (0)            ; 60 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_csr_burst_adapter                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 125 (125)   ; 82 (82)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 24 (24)           ; 60 (60)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                           ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;          |altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|                                                             ; 371 (0)     ; 164 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (0)      ; 7 (0)             ; 193 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter                                                                                                                                                                                                                           ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 371 (321)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 171 (122)    ; 7 (7)             ; 193 (181)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                           ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;                |altera_merlin_burst_adapter_burstwrap_increment:the_burstwrap_increment|                                                ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_burstwrap_increment:the_burstwrap_increment                                                                   ; altera_merlin_burst_adapter_burstwrap_increment                  ; q_sys        ;
;                |altera_merlin_burst_adapter_min:the_min|                                                                                ; 52 (34)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (24)      ; 0 (0)             ; 11 (10)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min                                                                                                   ; altera_merlin_burst_adapter_min                                  ; q_sys        ;
;                   |altera_merlin_burst_adapter_subtractor:ac_sub|                                                                       ; 10 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:ac_sub                                                     ; altera_merlin_burst_adapter_subtractor                           ; q_sys        ;
;                      |altera_merlin_burst_adapter_adder:subtract|                                                                       ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:ac_sub|altera_merlin_burst_adapter_adder:subtract          ; altera_merlin_burst_adapter_adder                                ; q_sys        ;
;                   |altera_merlin_burst_adapter_subtractor:bc_sub|                                                                       ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:bc_sub                                                     ; altera_merlin_burst_adapter_subtractor                           ; q_sys        ;
;                      |altera_merlin_burst_adapter_adder:subtract|                                                                       ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:bc_sub|altera_merlin_burst_adapter_adder:subtract          ; altera_merlin_burst_adapter_adder                                ; q_sys        ;
;                   |altera_merlin_burst_adapter_subtractor:da_sub|                                                                       ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub                                                     ; altera_merlin_burst_adapter_subtractor                           ; q_sys        ;
;                      |altera_merlin_burst_adapter_adder:subtract|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub|altera_merlin_burst_adapter_adder:subtract          ; altera_merlin_burst_adapter_adder                                ; q_sys        ;
;          |altera_merlin_burst_adapter:mm_bridge_0_s0_burst_adapter|                                                                     ; 218 (0)     ; 121 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 11 (0)            ; 110 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_bridge_0_s0_burst_adapter                                                                                                                                                                                                                                   ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 218 (218)   ; 121 (121)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 11 (11)           ; 110 (110)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                   ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;          |altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|                                                                      ; 195 (0)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 11 (0)            ; 98 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter                                                                                                                                                                                                                                    ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 195 (195)   ; 109 (109)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 11 (11)           ; 98 (98)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                    ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;          |altera_merlin_burst_adapter:remote_update_avl_csr_burst_adapter|                                                              ; 132 (0)     ; 77 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (0)       ; 30 (0)            ; 50 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:remote_update_avl_csr_burst_adapter                                                                                                                                                                                                                            ; altera_merlin_burst_adapter                                      ; q_sys        ;
;             |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|                                           ; 132 (132)   ; 77 (77)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 30 (30)           ; 50 (50)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                            ; altera_merlin_burst_adapter_13_1                                 ; q_sys        ;
;          |altera_merlin_master_agent:cpu_data_master_agent|                                                                             ; 9 (9)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_data_master_agent                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:cpu_instruction_master_agent|                                                                      ; 7 (7)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:cpu_instruction_master_agent                                                                                                                                                                                                                                    ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_rx_mm_write_agent|                                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_rx_mm_write_agent                                                                                                                                                                                                                                        ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_tx_mm_read_agent|                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:msgdma_tx_mm_read_agent                                                                                                                                                                                                                                         ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_translator:cpu_data_master_translator|                                                                   ; 103 (103)   ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 42 (42)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                 ; altera_merlin_master_translator                                  ; q_sys        ;
;          |altera_merlin_master_translator:cpu_instruction_master_translator|                                                            ; 41 (41)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 32 (32)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                          ; altera_merlin_master_translator                                  ; q_sys        ;
;          |altera_merlin_slave_agent:cpu_debug_mem_slave_agent|                                                                          ; 28 (2)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (2)       ; 0 (0)             ; 12 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent|                                                                       ; 31 (5)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (2)       ; 0 (0)             ; 16 (3)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 13 (13)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent|                                                                       ; 45 (12)     ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (5)       ; 0 (0)             ; 25 (7)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 33 (33)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 18 (18)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:mm_bridge_0_s0_agent|                                                                               ; 30 (4)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (1)       ; 0 (0)             ; 12 (3)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_agent                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 9 (9)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:onchip_ram_s1_agent|                                                                                ; 27 (1)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 13 (1)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 26 (26)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 12 (12)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:remote_update_avl_csr_agent|                                                                        ; 31 (3)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 18 (3)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:remote_update_avl_csr_agent                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 28 (28)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 15 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:remote_update_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_agent:sll_hyperbus_controller_top_0_iavs0_agent|                                                          ; 29 (8)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 0 (0)             ; 14 (5)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sll_hyperbus_controller_top_0_iavs0_agent                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                        ; q_sys        ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 21 (21)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 9 (9)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sll_hyperbus_controller_top_0_iavs0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                          ; altera_merlin_burst_uncompressor                                 ; q_sys        ;
;          |altera_merlin_slave_translator:cpu_debug_mem_slave_translator|                                                                ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 31 (31)           ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:cpu_debug_mem_slave_translator                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:ext_epcq_flash_avl_mem_translator|                                                             ; 68 (68)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 21 (21)           ; 34 (34)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ext_epcq_flash_avl_mem_translator                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:onchip_ram_s1_translator|                                                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_ram_s1_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_traffic_limiter:cpu_data_master_limiter|                                                                        ; 31 (31)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 17 (17)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                                    ; q_sys        ;
;          |altera_merlin_traffic_limiter:cpu_instruction_master_limiter|                                                                 ; 25 (25)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 14 (14)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                                    ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_demux:cmd_demux|                                                                                  ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                ; q_sys_mm_interconnect_0_cmd_demux                                ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                          ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_cmd_demux_001                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                              ; 62 (51)     ; 4 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (3)       ; 0 (0)             ; 52 (48)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_cmd_mux_002                              ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 11 (10)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 4 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                 ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                              ; 56 (47)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 41 (39)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_cmd_mux_002                              ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                 ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|                                                                              ; 55 (46)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (7)       ; 0 (0)             ; 41 (39)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_005                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_cmd_mux_002                              ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                 ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_006|                                                                              ; 55 (46)     ; 3 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (9)       ; 0 (0)             ; 39 (37)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_006                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_cmd_mux_002                              ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 9 (8)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (6)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_002:cmd_mux_006|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                 ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|                                                                              ; 141 (115)   ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (109)    ; 0 (0)             ; 10 (6)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_004:cmd_mux_004                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_cmd_mux_004                              ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 26 (15)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (11)      ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                               ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                 ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_0_router:router|                                                                                        ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router:router                                                                                                                                                                                                                                                      ; q_sys_mm_interconnect_0_router                                   ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_001:router_001|                                                                                ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_001                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_006:router_006|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_006:router_006                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_006                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_006:router_007|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_006:router_007                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_006                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_006:router_009|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_006:router_009                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_006                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_006:router_010|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_006:router_010                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_006                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_router_008:router_008|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_router_008:router_008                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_0_router_008                               ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_demux_002:rsp_demux_002|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_002:rsp_demux_002                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_rsp_demux_002                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_003|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_003                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_rsp_demux_003                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_005|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_005                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_rsp_demux_003                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_006|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_003:rsp_demux_006                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_rsp_demux_003                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_demux_004:rsp_demux_004|                                                                          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_004:rsp_demux_004                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_0_rsp_demux_004                            ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                      ; 160 (160)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 0 (0)             ; 125 (125)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                    ; q_sys_mm_interconnect_0_rsp_mux                                  ; q_sys        ;
;          |q_sys_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                              ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 65 (65)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_0_rsp_mux_001                              ; q_sys        ;
;       |q_sys_mm_interconnect_1:mm_interconnect_1|                                                                                       ; 761 (0)     ; 267 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 448 (0)      ; 19 (0)            ; 294 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_1                                          ; q_sys        ;
;          |altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|                                                                    ; 21 (21)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 12 (12)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:eth_tse_control_port_agent_rsp_fifo|                                                                    ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:eth_tse_control_port_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo|                                                                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:led_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:msgdma_rx_csr_agent_rsp_fifo|                                                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:msgdma_rx_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:msgdma_rx_prefetcher_csr_agent_rsp_fifo|                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:msgdma_rx_prefetcher_csr_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:msgdma_tx_csr_agent_rsp_fifo|                                                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:msgdma_tx_csr_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:msgdma_tx_prefetcher_csr_agent_rsp_fifo|                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:msgdma_tx_prefetcher_csr_agent_rsp_fifo                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:opencores_i2c_0_avalon_slave_0_agent_rsp_fifo|                                                          ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:opencores_i2c_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                                                        ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:user_dipsw_s1_agent_rsp_fifo|                                                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:user_dipsw_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:user_pb_s1_agent_rsp_fifo|                                                                              ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:user_pb_s1_agent_rsp_fifo                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_avalon_sc_fifo:userhw_0_avalon_slave_0_agent_rsp_fifo|                                                                 ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:userhw_0_avalon_slave_0_agent_rsp_fifo                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                            ; q_sys        ;
;          |altera_merlin_master_agent:mm_bridge_0_m0_agent|                                                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:mm_bridge_0_m0_agent                                                                                                                                                                                                                                            ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_rx_descriptor_read_master_agent|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:msgdma_rx_descriptor_read_master_agent                                                                                                                                                                                                                          ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_rx_descriptor_write_master_agent|                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:msgdma_rx_descriptor_write_master_agent                                                                                                                                                                                                                         ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_tx_descriptor_read_master_agent|                                                            ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:msgdma_tx_descriptor_read_master_agent                                                                                                                                                                                                                          ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_master_agent:msgdma_tx_descriptor_write_master_agent|                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:msgdma_tx_descriptor_write_master_agent                                                                                                                                                                                                                         ; altera_merlin_master_agent                                       ; q_sys        ;
;          |altera_merlin_slave_agent:descriptor_memory_s1_agent|                                                                         ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:descriptor_memory_s1_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:eth_tse_control_port_agent|                                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:eth_tse_control_port_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:msgdma_rx_csr_agent|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_rx_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:msgdma_rx_prefetcher_csr_agent|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_rx_prefetcher_csr_agent                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:msgdma_tx_csr_agent|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_tx_csr_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:msgdma_tx_prefetcher_csr_agent|                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_tx_prefetcher_csr_agent                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:user_dipsw_s1_agent|                                                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:user_dipsw_s1_agent                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:user_pb_s1_agent|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:user_pb_s1_agent                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_agent:userhw_0_avalon_slave_0_agent|                                                                      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:userhw_0_avalon_slave_0_agent                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                        ; q_sys        ;
;          |altera_merlin_slave_translator:descriptor_memory_s1_translator|                                                               ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:descriptor_memory_s1_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:eth_tse_control_port_translator|                                                               ; 34 (34)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 25 (25)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:eth_tse_control_port_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 24 (24)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                      ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:led_pio_s1_translator|                                                                         ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:led_pio_s1_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:msgdma_rx_csr_translator|                                                                      ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:msgdma_rx_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:msgdma_rx_prefetcher_csr_translator|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:msgdma_rx_prefetcher_csr_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:msgdma_tx_csr_translator|                                                                      ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:msgdma_tx_csr_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:msgdma_tx_prefetcher_csr_translator|                                                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:msgdma_tx_prefetcher_csr_translator                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:opencores_i2c_0_avalon_slave_0_translator|                                                     ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:opencores_i2c_0_avalon_slave_0_translator                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                   ; 22 (22)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 35 (35)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:user_dipsw_s1_translator|                                                                      ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:user_dipsw_s1_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:user_pb_s1_translator|                                                                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:user_pb_s1_translator                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_slave_translator:userhw_0_avalon_slave_0_translator|                                                            ; 14 (14)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 12 (12)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:userhw_0_avalon_slave_0_translator                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                   ; q_sys        ;
;          |altera_merlin_traffic_limiter:mm_bridge_0_m0_limiter|                                                                         ; 34 (34)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 1 (1)             ; 19 (19)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:mm_bridge_0_m0_limiter                                                                                                                                                                                                                                       ; altera_merlin_traffic_limiter                                    ; q_sys        ;
;          |q_sys_mm_interconnect_1_cmd_demux_004:cmd_demux_004|                                                                          ; 20 (20)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_cmd_demux_004:cmd_demux_004                                                                                                                                                                                                                                        ; q_sys_mm_interconnect_1_cmd_demux_004                            ; q_sys        ;
;          |q_sys_mm_interconnect_1_cmd_mux:cmd_mux|                                                                                      ; 204 (176)   ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (174)    ; 0 (0)             ; 8 (2)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_cmd_mux:cmd_mux                                                                                                                                                                                                                                                    ; q_sys_mm_interconnect_1_cmd_mux                                  ; q_sys        ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 28 (18)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (13)      ; 0 (0)             ; 6 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                       ; altera_merlin_arbitrator                                         ; q_sys        ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_cmd_mux:cmd_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                         ; altera_merlin_arb_adder                                          ; q_sys        ;
;          |q_sys_mm_interconnect_1_router_004:router_004|                                                                                ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 0 (0)             ; 15 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_router_004:router_004                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_1_router_004                               ; q_sys        ;
;          |q_sys_mm_interconnect_1_router_005:router_005|                                                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_router_005:router_005                                                                                                                                                                                                                                              ; q_sys_mm_interconnect_1_router_005                               ; q_sys        ;
;          |q_sys_mm_interconnect_1_rsp_demux:rsp_demux|                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_rsp_demux:rsp_demux                                                                                                                                                                                                                                                ; q_sys_mm_interconnect_1_rsp_demux                                ; q_sys        ;
;          |q_sys_mm_interconnect_1_rsp_mux_004:rsp_mux_004|                                                                              ; 211 (211)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 0 (0)             ; 102 (102)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_rsp_mux_004:rsp_mux_004                                                                                                                                                                                                                                            ; q_sys_mm_interconnect_1_rsp_mux_004                              ; q_sys        ;
;       |q_sys_msgdma_rx:msgdma_rx|                                                                                                       ; 888 (0)     ; 612 (0)                   ; 0 (0)         ; 33344       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (0)      ; 106 (0)           ; 509 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx                                                                                                                                                                                                                                                                                                            ; q_sys_msgdma_rx                                                  ; q_sys        ;
;          |altera_msgdma_prefetcher:prefetcher_internal|                                                                                 ; 451 (1)     ; 358 (0)                   ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 93 (1)       ; 97 (0)            ; 261 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal                                                                                                                                                                                                                                                               ; altera_msgdma_prefetcher                                         ; q_sys        ;
;             |altera_msgdma_prefetcher_csr:u_prefetcher_csr|                                                                             ; 145 (145)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 16 (16)           ; 101 (101)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr                                                                                                                                                                                                                 ; altera_msgdma_prefetcher_csr                                     ; q_sys        ;
;             |altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|                                                                           ; 38 (38)     ; 25 (25)                   ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo                                                                                                                                                                                                               ; altera_msgdma_prefetcher_fifo                                    ; q_sys        ;
;                |altsyncram:the_dp_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_tvb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated                                                                                                                                                          ; altsyncram_tvb1                                                  ; work         ;
;             |altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt|                                                                 ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt                                                                                                                                                                                                     ; altera_msgdma_prefetcher_interrupt                               ; q_sys        ;
;             |altera_msgdma_prefetcher_read:u_prefetcher_read|                                                                           ; 174 (174)   ; 153 (153)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 80 (80)           ; 73 (73)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read                                                                                                                                                                                                               ; altera_msgdma_prefetcher_read                                    ; q_sys        ;
;             |altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|                                                               ; 98 (98)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 1 (1)             ; 74 (74)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back                                                                                                                                                                                                   ; altera_msgdma_prefetcher_write_back                              ; q_sys        ;
;          |dispatcher:dispatcher_internal|                                                                                               ; 214 (1)     ; 142 (1)                   ; 0 (0)         ; 19968       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (0)       ; 9 (0)             ; 135 (1)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal                                                                                                                                                                                                                                                                             ; dispatcher                                                       ; q_sys        ;
;             |csr_block:the_csr_block|                                                                                                   ; 96 (96)     ; 68 (68)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 72 (72)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block                                                                                                                                                                                                                                                     ; csr_block                                                        ; q_sys        ;
;             |descriptor_buffers:the_descriptor_buffers|                                                                                 ; 67 (14)     ; 34 (12)                   ; 0 (0)         ; 6912        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (2)       ; 8 (6)             ; 28 (6)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers                                                                                                                                                                                                                                   ; descriptor_buffers                                               ; q_sys        ;
;                |fifo_with_byteenables:the_write_command_FIFO|                                                                           ; 53 (53)     ; 22 (22)                   ; 0 (0)         ; 6912        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 2 (2)             ; 22 (22)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO                                                                                                                                                                                      ; fifo_with_byteenables                                            ; q_sys        ;
;                   |altsyncram:the_dp_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                ; altsyncram                                                       ; work         ;
;                      |altsyncram_g2d1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 6912        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated                                                                                                                                 ; altsyncram_g2d1                                                  ; work         ;
;             |response_block:the_response_block|                                                                                         ; 54 (2)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (2)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block                                                                                                                                                                                                                                           ; response_block                                                   ; q_sys        ;
;                |scfifo:the_response_FIFO|                                                                                               ; 52 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO                                                                                                                                                                                                                  ; scfifo                                                           ; work         ;
;                   |scfifo_9l01:auto_generated|                                                                                          ; 52 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated                                                                                                                                                                                       ; scfifo_9l01                                                      ; work         ;
;                      |a_dpfifo_gr01:dpfifo|                                                                                             ; 52 (29)     ; 39 (16)                   ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 38 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo                                                                                                                                                                  ; a_dpfifo_gr01                                                    ; work         ;
;                         |altsyncram_sdh1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram                                                                                                                                          ; altsyncram_sdh1                                                  ; work         ;
;                         |cntr_8o7:usedw_counter|                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_8o7:usedw_counter                                                                                                                                           ; cntr_8o7                                                         ; work         ;
;                         |cntr_rnb:rd_ptr_msb|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_rnb:rd_ptr_msb                                                                                                                                              ; cntr_rnb                                                         ; work         ;
;                         |cntr_snb:wr_ptr|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_snb:wr_ptr                                                                                                                                                  ; cntr_snb                                                         ; work         ;
;          |write_master:write_mstr_internal|                                                                                             ; 225 (164)   ; 112 (80)                  ; 0 (0)         ; 2624        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (81)     ; 0 (0)             ; 115 (83)         ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal                                                                                                                                                                                                                                                                           ; write_master                                                     ; q_sys        ;
;             |byte_enable_generator:the_byte_enable_generator|                                                                           ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|byte_enable_generator:the_byte_enable_generator                                                                                                                                                                                                                           ; byte_enable_generator                                            ; q_sys        ;
;                |thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM|                                                        ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|byte_enable_generator:the_byte_enable_generator|thirty_two_bit_byteenable_FSM:the_thirty_two_bit_byteenable_FSM                                                                                                                                                           ; thirty_two_bit_byteenable_FSM                                    ; q_sys        ;
;             |scfifo:the_st_to_master_fifo|                                                                                              ; 57 (0)      ; 31 (0)                    ; 0 (0)         ; 2624        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 31 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo                                                                                                                                                                                                                                              ; scfifo                                                           ; work         ;
;                |scfifo_8211:auto_generated|                                                                                             ; 57 (0)      ; 31 (0)                    ; 0 (0)         ; 2624        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 31 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated                                                                                                                                                                                                                   ; scfifo_8211                                                      ; work         ;
;                   |a_dpfifo_rp01:dpfifo|                                                                                                ; 57 (37)     ; 31 (14)                   ; 0 (0)         ; 2624        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (23)      ; 0 (0)             ; 31 (14)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo                                                                                                                                                                                              ; a_dpfifo_rp01                                                    ; work         ;
;                      |altsyncram_iah1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2624        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|altsyncram_iah1:FIFOram                                                                                                                                                                      ; altsyncram_iah1                                                  ; work         ;
;                      |cntr_6o7:usedw_counter|                                                                                           ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_6o7:usedw_counter                                                                                                                                                                       ; cntr_6o7                                                         ; work         ;
;                      |cntr_pnb:rd_ptr_msb|                                                                                              ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_pnb:rd_ptr_msb                                                                                                                                                                          ; cntr_pnb                                                         ; work         ;
;                      |cntr_qnb:wr_ptr|                                                                                                  ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_qnb:wr_ptr                                                                                                                                                                              ; cntr_qnb                                                         ; work         ;
;       |q_sys_msgdma_tx:msgdma_tx|                                                                                                       ; 853 (0)     ; 584 (0)                   ; 0 (0)         ; 34432       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 269 (0)      ; 112 (0)           ; 472 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx                                                                                                                                                                                                                                                                                                            ; q_sys_msgdma_tx                                                  ; q_sys        ;
;          |altera_msgdma_prefetcher:prefetcher_internal|                                                                                 ; 465 (1)     ; 357 (0)                   ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (1)      ; 109 (0)           ; 248 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal                                                                                                                                                                                                                                                               ; altera_msgdma_prefetcher                                         ; q_sys        ;
;             |altera_msgdma_prefetcher_csr:u_prefetcher_csr|                                                                             ; 145 (145)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 16 (16)           ; 101 (101)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr                                                                                                                                                                                                                 ; altera_msgdma_prefetcher_csr                                     ; q_sys        ;
;             |altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|                                                                           ; 38 (38)     ; 25 (25)                   ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 25 (25)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo                                                                                                                                                                                                               ; altera_msgdma_prefetcher_fifo                                    ; q_sys        ;
;                |altsyncram:the_dp_ram|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram                                                                                                                                                                                         ; altsyncram                                                       ; work         ;
;                   |altsyncram_tvb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10752       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated                                                                                                                                                          ; altsyncram_tvb1                                                  ; work         ;
;             |altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt|                                                                 ; 8 (8)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_interrupt:u_prefetcher_interrupt                                                                                                                                                                                                     ; altera_msgdma_prefetcher_interrupt                               ; q_sys        ;
;             |altera_msgdma_prefetcher_read:u_prefetcher_read|                                                                           ; 174 (174)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 92 (92)           ; 60 (60)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read                                                                                                                                                                                                               ; altera_msgdma_prefetcher_read                                    ; q_sys        ;
;             |altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|                                                               ; 99 (99)     ; 62 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 1 (1)             ; 61 (61)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back                                                                                                                                                                                                   ; altera_msgdma_prefetcher_write_back                              ; q_sys        ;
;          |dispatcher:dispatcher_internal|                                                                                               ; 194 (2)     ; 131 (1)                   ; 0 (0)         ; 18944       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (1)       ; 2 (0)             ; 129 (1)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal                                                                                                                                                                                                                                                                             ; dispatcher                                                       ; q_sys        ;
;             |csr_block:the_csr_block|                                                                                                   ; 82 (82)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 67 (67)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block                                                                                                                                                                                                                                                     ; csr_block                                                        ; q_sys        ;
;             |descriptor_buffers:the_descriptor_buffers|                                                                                 ; 57 (5)      ; 25 (3)                    ; 0 (0)         ; 5888        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (2)       ; 1 (0)             ; 24 (3)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers                                                                                                                                                                                                                                   ; descriptor_buffers                                               ; q_sys        ;
;                |fifo_with_byteenables:the_read_command_FIFO|                                                                            ; 52 (52)     ; 22 (22)                   ; 0 (0)         ; 5888        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 1 (1)             ; 21 (21)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO                                                                                                                                                                                       ; fifo_with_byteenables                                            ; q_sys        ;
;                   |altsyncram:the_dp_ram|                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram                                                                                                                                                                 ; altsyncram                                                       ; work         ;
;                      |altsyncram_g2d1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 5888        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated                                                                                                                                  ; altsyncram_g2d1                                                  ; work         ;
;             |response_block:the_response_block|                                                                                         ; 54 (2)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (2)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block                                                                                                                                                                                                                                           ; response_block                                                   ; q_sys        ;
;                |scfifo:the_response_FIFO|                                                                                               ; 52 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO                                                                                                                                                                                                                  ; scfifo                                                           ; work         ;
;                   |scfifo_9l01:auto_generated|                                                                                          ; 52 (0)      ; 39 (0)                    ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 1 (0)             ; 38 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated                                                                                                                                                                                       ; scfifo_9l01                                                      ; work         ;
;                      |a_dpfifo_gr01:dpfifo|                                                                                             ; 52 (29)     ; 39 (16)                   ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 38 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo                                                                                                                                                                  ; a_dpfifo_gr01                                                    ; work         ;
;                         |altsyncram_sdh1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 13056       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram                                                                                                                                          ; altsyncram_sdh1                                                  ; work         ;
;                         |cntr_8o7:usedw_counter|                                                                                        ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_8o7:usedw_counter                                                                                                                                           ; cntr_8o7                                                         ; work         ;
;                         |cntr_rnb:rd_ptr_msb|                                                                                           ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_rnb:rd_ptr_msb                                                                                                                                              ; cntr_rnb                                                         ; work         ;
;                         |cntr_snb:wr_ptr|                                                                                               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|cntr_snb:wr_ptr                                                                                                                                                  ; cntr_snb                                                         ; work         ;
;          |read_master:read_mstr_internal|                                                                                               ; 194 (134)   ; 96 (58)                   ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 98 (76)      ; 1 (1)             ; 95 (58)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal                                                                                                                                                                                                                                                                             ; read_master                                                      ; q_sys        ;
;             |MM_to_ST_Adapter:the_MM_to_ST_adapter|                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|MM_to_ST_Adapter:the_MM_to_ST_adapter                                                                                                                                                                                                                                       ; MM_to_ST_Adapter                                                 ; q_sys        ;
;             |scfifo:the_master_to_st_fifo|                                                                                              ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo                                                                                                                                                                                                                                                ; scfifo                                                           ; work         ;
;                |scfifo_t311:auto_generated|                                                                                             ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated                                                                                                                                                                                                                     ; scfifo_t311                                                      ; work         ;
;                   |a_dpfifo_hr01:dpfifo|                                                                                                ; 57 (34)     ; 35 (15)                   ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (19)      ; 0 (0)             ; 35 (15)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo                                                                                                                                                                                                ; a_dpfifo_hr01                                                    ; work         ;
;                      |altsyncram_tdh1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4736        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|altsyncram_tdh1:FIFOram                                                                                                                                                                        ; altsyncram_tdh1                                                  ; work         ;
;                      |cntr_7o7:usedw_counter|                                                                                           ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_7o7:usedw_counter                                                                                                                                                                         ; cntr_7o7                                                         ; work         ;
;                      |cntr_qnb:rd_ptr_msb|                                                                                              ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_qnb:rd_ptr_msb                                                                                                                                                                            ; cntr_qnb                                                         ; work         ;
;                      |cntr_rnb:wr_ptr|                                                                                                  ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_rnb:wr_ptr                                                                                                                                                                                ; cntr_rnb                                                         ; work         ;
;       |q_sys_onchip_ram:onchip_ram|                                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram                                                                                                                                                                                                                                                                                                          ; q_sys_onchip_ram                                                 ; q_sys        ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                ; altsyncram                                                       ; work         ;
;             |altsyncram_e9g1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated                                                                                                                                                                                                                                                 ; altsyncram_e9g1                                                  ; work         ;
;       |q_sys_remote_update:remote_update|                                                                                               ; 219 (0)     ; 142 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 34 (0)            ; 109 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update                                                                                                                                                                                                                                                                                                    ; q_sys_remote_update                                              ; q_sys        ;
;          |altera_remote_update_core:remote_update_core|                                                                                 ; 139 (126)   ; 73 (62)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (64)      ; 4 (4)             ; 69 (58)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core                                                                                                                                                                                                                                                       ; altera_remote_update_core                                        ; q_sys        ;
;             |lpm_counter:cntr5|                                                                                                         ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr5                                                                                                                                                                                                                                     ; lpm_counter                                                      ; work         ;
;                |cntr_iaj:auto_generated|                                                                                                ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr5|cntr_iaj:auto_generated                                                                                                                                                                                                             ; cntr_iaj                                                         ; work         ;
;             |lpm_counter:cntr6|                                                                                                         ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr6                                                                                                                                                                                                                                     ; lpm_counter                                                      ; work         ;
;                |cntr_haj:auto_generated|                                                                                                ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr6|cntr_haj:auto_generated                                                                                                                                                                                                             ; cntr_haj                                                         ; work         ;
;          |q_sys_remote_update_remote_update_controller:remote_update_controller|                                                        ; 83 (69)     ; 69 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (3)       ; 30 (30)           ; 43 (36)          ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|q_sys_remote_update_remote_update_controller:remote_update_controller                                                                                                                                                                                                                              ; q_sys_remote_update_remote_update_controller                     ; q_sys        ;
;             |avl_controller_cycloneiii_iv:cycloneiii_iv_ctrl|                                                                           ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_remote_update:remote_update|q_sys_remote_update_remote_update_controller:remote_update_controller|avl_controller_cycloneiii_iv:cycloneiii_iv_ctrl                                                                                                                                                                              ; avl_controller_cycloneiii_iv                                     ; q_sys        ;
;       |q_sys_sys_clk_timer:sys_clk_timer|                                                                                               ; 152 (152)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 18 (18)           ; 102 (102)        ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                                                    ; q_sys_sys_clk_timer                                              ; q_sys        ;
;       |q_sys_user_dipsw:user_dipsw|                                                                                                     ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_user_dipsw:user_dipsw                                                                                                                                                                                                                                                                                                          ; q_sys_user_dipsw                                                 ; q_sys        ;
;       |q_sys_user_dipsw:user_pb|                                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_user_dipsw:user_pb                                                                                                                                                                                                                                                                                                             ; q_sys_user_dipsw                                                 ; q_sys        ;
;       |sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|                                                                       ; 547 (79)    ; 354 (0)                   ; 0 (0)         ; 1088        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 193 (78)     ; 101 (0)           ; 253 (24)         ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0                                                                                                                                                                                                                                                                            ; sll_hyperbus_controller_top                                      ; q_sys        ;
;          |sll_ca_hbc_t001:U_HBC|                                                                                                        ; 435 (2)     ; 322 (2)                   ; 0 (0)         ; 1088        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 112 (0)      ; 74 (1)            ; 249 (0)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC                                                                                                                                                                                                                                                      ; sll_ca_hbc_t001                                                  ; q_sys        ;
;             |ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|                                                                          ; 105 (105)   ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 87 (87)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E                                                                                                                                                                                                     ; ID_S_13bb3fed_719c024a_E                                         ; q_sys        ;
;             |ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|                                                                         ; 93 (5)      ; 67 (1)                    ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (3)       ; 31 (0)            ; 37 (2)           ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E                                                                                                                                                                                                    ; ID_S_1b58793a_7890c465_E                                         ; q_sys        ;
;                |ID_S_3737a5ef_84b9e8f_E:ID_S_6961e689_3db461_E|                                                                         ; 36 (36)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 12 (12)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|ID_S_3737a5ef_84b9e8f_E:ID_S_6961e689_3db461_E                                                                                                                                                     ; ID_S_3737a5ef_84b9e8f_E                                          ; q_sys        ;
;                |ID_S_5ad7685_4a903964_E:ID_S_44ce66ed_3f2dbafc_E|                                                                       ; 52 (52)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 7 (7)             ; 23 (23)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|ID_S_5ad7685_4a903964_E:ID_S_44ce66ed_3f2dbafc_E                                                                                                                                                   ; ID_S_5ad7685_4a903964_E                                          ; q_sys        ;
;                |altsyncram:ID_S_44d5ad7c_1aabe526_E|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|altsyncram:ID_S_44d5ad7c_1aabe526_E                                                                                                                                                                ; altsyncram                                                       ; work         ;
;                   |altsyncram_vkk1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 576         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|altsyncram:ID_S_44d5ad7c_1aabe526_E|altsyncram_vkk1:auto_generated                                                                                                                                 ; altsyncram_vkk1                                                  ; work         ;
;             |ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|                                                                          ; 98 (31)     ; 61 (21)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (10)      ; 26 (7)            ; 35 (14)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E                                                                                                                                                                                                     ; ID_S_40d79062_5b05bec_E                                          ; q_sys        ;
;                |ID_S_3737a5ef_84b9e8f_E:ID_S_188b96de_42e07c61_E|                                                                       ; 11 (11)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 3 (3)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_3737a5ef_84b9e8f_E:ID_S_188b96de_42e07c61_E                                                                                                                                                    ; ID_S_3737a5ef_84b9e8f_E                                          ; q_sys        ;
;                |ID_S_5ad7685_4a903964_E:ID_S_30999148_68db8198_E|                                                                       ; 57 (57)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 11 (11)           ; 19 (19)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_5ad7685_4a903964_E:ID_S_30999148_68db8198_E                                                                                                                                                    ; ID_S_5ad7685_4a903964_E                                          ; q_sys        ;
;                |altsyncram:ID_S_30a0d7d7_4d5dde42_E|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E                                                                                                                                                                 ; altsyncram                                                       ; work         ;
;                   |altsyncram_okk1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated                                                                                                                                  ; altsyncram_okk1                                                  ; work         ;
;             |ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|                                                                         ; 125 (125)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 13 (13)           ; 80 (80)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E                                                                                                                                                                                                    ; ID_S_4a300f3f_39278bd3_E                                         ; q_sys        ;
;             |ID_S_5022eb8d_23b491dc_E:ID_S_19bb2790_485a74a7_E|                                                                         ; 21 (21)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 18 (18)          ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_5022eb8d_23b491dc_E:ID_S_19bb2790_485a74a7_E                                                                                                                                                                                                    ; ID_S_5022eb8d_23b491dc_E                                         ; q_sys        ;
;          |sll_ca_hbc_t001_io:U_IO|                                                                                                      ; 36 (34)     ; 32 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (2)        ; 27 (27)           ; 6 (5)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO                                                                                                                                                                                                                                                    ; sll_ca_hbc_t001_io                                               ; q_sys        ;
;             |sll_ca_hbc_t001_ddio_out:U_CLK0n|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0n                                                                                                                                                                                                                   ; sll_ca_hbc_t001_ddio_out                                         ; q_sys        ;
;                |altddio_out:ALTDDIO_OUT_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0n|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                 ; altddio_out                                                      ; work         ;
;                   |ddio_out_mqk:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0n|altddio_out:ALTDDIO_OUT_component|ddio_out_mqk:auto_generated                                                                                                                                                     ; ddio_out_mqk                                                     ; work         ;
;             |sll_ca_hbc_t001_ddio_out:U_CLK0|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0                                                                                                                                                                                                                    ; sll_ca_hbc_t001_ddio_out                                         ; q_sys        ;
;                |altddio_out:ALTDDIO_OUT_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                  ; altddio_out                                                      ; work         ;
;                   |ddio_out_bqk:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_CLK0|altddio_out:ALTDDIO_OUT_component|ddio_out_bqk:auto_generated                                                                                                                                                      ; ddio_out_bqk                                                     ; work         ;
;             |sll_ca_hbc_t001_ddio_out:U_DQ|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_DQ                                                                                                                                                                                                                      ; sll_ca_hbc_t001_ddio_out                                         ; q_sys        ;
;                |altddio_out:ALTDDIO_OUT_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_DQ|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                    ; altddio_out                                                      ; work         ;
;                   |ddio_out_62l:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_DQ|altddio_out:ALTDDIO_OUT_component|ddio_out_62l:auto_generated                                                                                                                                                        ; ddio_out_62l                                                     ; work         ;
;             |sll_ca_hbc_t001_ddio_out:U_RWDS|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_RWDS                                                                                                                                                                                                                    ; sll_ca_hbc_t001_ddio_out                                         ; q_sys        ;
;                |altddio_out:ALTDDIO_OUT_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_RWDS|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                                  ; altddio_out                                                      ; work         ;
;                   |ddio_out_v1l:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:U_RWDS|altddio_out:ALTDDIO_OUT_component|ddio_out_v1l:auto_generated                                                                                                                                                      ; ddio_out_v1l                                                     ; work         ;
;             |sll_ca_hbc_t001_ddio_out:csn_[0].U_CS1n|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:csn_[0].U_CS1n                                                                                                                                                                                                            ; sll_ca_hbc_t001_ddio_out                                         ; q_sys        ;
;                |altddio_out:ALTDDIO_OUT_component|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:csn_[0].U_CS1n|altddio_out:ALTDDIO_OUT_component                                                                                                                                                                          ; altddio_out                                                      ; work         ;
;                   |ddio_out_mqk:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_ddio_out:csn_[0].U_CS1n|altddio_out:ALTDDIO_OUT_component|ddio_out_mqk:auto_generated                                                                                                                                              ; ddio_out_mqk                                                     ; work         ;
;             |sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|                                                                           ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL                                                                                                                                                                                                    ; sll_ca_hbc_t001_syncpll                                          ; q_sys        ;
;                |altpll:altpll_component|                                                                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component                                                                                                                                                                            ; altpll                                                           ; work         ;
;                   |syncpll_altpll:auto_generated|                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated                                                                                                                                              ; syncpll_altpll                                                   ; work         ;
;       |userhw:userhw_0|                                                                                                                 ; 33 (29)     ; 26 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 3 (3)             ; 23 (22)          ; |c10lp_rgmii|q_sys:q_sys_inst|userhw:userhw_0                                                                                                                                                                                                                                                                                                                      ; userhw                                                           ; q_sys        ;
;          |reg32:con|                                                                                                                    ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |c10lp_rgmii|q_sys:q_sys_inst|userhw:userhw_0|reg32:con                                                                                                                                                                                                                                                                                                            ; reg32                                                            ; work         ;
;          |reg32:reg_d|                                                                                                                  ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |c10lp_rgmii|q_sys:q_sys_inst|userhw:userhw_0|reg32:reg_d                                                                                                                                                                                                                                                                                                          ; reg32                                                            ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 190 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 13 (0)            ; 78 (1)           ; |c10lp_rgmii|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                      ; sld_hub                                                          ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 190 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 13 (0)            ; 78 (0)           ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                      ; alt_sld_fab_with_jtag_input                                      ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 190 (0)     ; 91 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (0)       ; 13 (0)            ; 78 (0)           ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                   ; alt_sld_fab                                                      ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 190 (8)     ; 91 (7)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (1)       ; 13 (0)            ; 78 (0)           ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                               ; alt_sld_fab_alt_sld_fab                                          ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_ident:ident|                                                                                    ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_ident:ident                                                                                           ; alt_sld_fab_alt_sld_fab_ident                                    ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 177 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (0)       ; 13 (0)            ; 74 (0)           ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                   ; alt_sld_fab_alt_sld_fab_sldfabric                                ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 177 (127)   ; 84 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (69)      ; 13 (13)           ; 74 (47)          ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                      ; sld_jtag_hub                                                     ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 30 (30)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 10 (10)          ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg              ; sld_rom_sr                                                       ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |c10lp_rgmii|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm            ; sld_shadow_jsm                                                   ; altera_sld   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; Name                                                                                                                                                                                                                                                        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+
; c10_clk_adj                                                                                                                                                                                                                                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; user_led[0]                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[1]                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[2]                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; user_led[3]                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_mdc                                                                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_int                                                                                                                                                                                                                                                    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enet_resetn                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; enet_tx_clk                                                                                                                                                                                                                                                 ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[0]                                                                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[1]                                                                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[2]                                                                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_d[3]                                                                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enet_tx_en                                                                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; usb_reset_n                                                                                                                                                                                                                                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; c10_usb_clk                                                                                                                                                                                                                                                 ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_wr_n                                                                                                                                                                                                                                                    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_rd_n                                                                                                                                                                                                                                                    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_oe_n                                                                                                                                                                                                                                                    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; usb_full                                                                                                                                                                                                                                                    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; usb_empty                                                                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; arduino_rstn                                                                                                                                                                                                                                                ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hbus_rstn                                                                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hbus_clk0p                                                                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; hbus_clk0n                                                                                                                                                                                                                                                  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; hbus_cs2n                                                                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; hbus_cs1n                                                                                                                                                                                                                                                   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hbus_rston                                                                                                                                                                                                                                                  ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; hbus_intn                                                                                                                                                                                                                                                   ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO   ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[0]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[1]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[2]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[3]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[4]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[5]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[6]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; pmod_d[7]                                                                                                                                                                                                                                                   ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[0]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[1]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[2]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[3]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[4]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[5]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[6]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_data[7]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_addr[0]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_addr[1]                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_scl                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; usb_sda                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[0]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[1]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[2]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[3]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[4]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[5]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[6]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[7]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[8]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[9]                                                                                                                                                                                                                                                     ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[10]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[11]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[12]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[13]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[14]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[15]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[16]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[17]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[18]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[19]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[20]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[21]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[22]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[23]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[24]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[25]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[26]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[27]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[28]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[29]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[30]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[31]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[32]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[33]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[34]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; gpio[35]                                                                                                                                                                                                                                                    ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[0]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[1]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[2]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[3]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[4]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[5]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[6]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[7]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[8]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[9]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[10]                                                                                                                                                                                                                                              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[11]                                                                                                                                                                                                                                              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[12]                                                                                                                                                                                                                                              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_io[13]                                                                                                                                                                                                                                              ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_sda                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; arduino_scl                                                                                                                                                                                                                                                 ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; c10_m10_io[0]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; c10_m10_io[1]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; c10_m10_io[2]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; c10_m10_io[3]                                                                                                                                                                                                                                               ; Bidir    ; --            ; --            ; --                    ; --       ; --   ;
; enet_mdio                                                                                                                                                                                                                                                   ; Bidir    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; arduino_adc_sda                                                                                                                                                                                                                                             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; arduino_adc_scl                                                                                                                                                                                                                                             ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; hbus_rwds                                                                                                                                                                                                                                                   ; Bidir    ; (0) 0 ps      ; --            ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[0]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[1]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[2]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[3]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[4]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[5]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[6]                                                                                                                                                                                                                                                  ; Bidir    ; (1) 365 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; hbus_dq[7]                                                                                                                                                                                                                                                  ; Bidir    ; (2) 557 ps    ; (0) 0 ps      ; --                    ; (0) 0 ps ; --   ;
; user_pb[0]                                                                                                                                                                                                                                                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; hbus_clk_50m                                                                                                                                                                                                                                                ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; c10_resetn                                                                                                                                                                                                                                                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; c10_clk50m                                                                                                                                                                                                                                                  ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; enet_clk_125m                                                                                                                                                                                                                                               ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enet_rx_clk                                                                                                                                                                                                                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; user_dip[0]                                                                                                                                                                                                                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; user_dip[1]                                                                                                                                                                                                                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; user_pb[1]                                                                                                                                                                                                                                                  ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --   ;
; user_pb[3]                                                                                                                                                                                                                                                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; user_dip[2]                                                                                                                                                                                                                                                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; user_pb[2]                                                                                                                                                                                                                                                  ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --   ;
; enet_rx_dv                                                                                                                                                                                                                                                  ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; enet_rx_d[3]                                                                                                                                                                                                                                                ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; enet_rx_d[2]                                                                                                                                                                                                                                                ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --   ;
; enet_rx_d[0]                                                                                                                                                                                                                                                ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
; enet_rx_d[1]                                                                                                                                                                                                                                                ; Input    ; --            ; (0) 0 ps      ; --                    ; --       ; --   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------+---------------+---------------+-----------------------+----------+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                            ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                         ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; c10_clk_adj                                                                                                                                                                                                                                                 ;                   ;         ;
; enet_int                                                                                                                                                                                                                                                    ;                   ;         ;
; usb_reset_n                                                                                                                                                                                                                                                 ;                   ;         ;
; c10_usb_clk                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_wr_n                                                                                                                                                                                                                                                    ;                   ;         ;
; usb_rd_n                                                                                                                                                                                                                                                    ;                   ;         ;
; usb_oe_n                                                                                                                                                                                                                                                    ;                   ;         ;
; hbus_rston                                                                                                                                                                                                                                                  ;                   ;         ;
; hbus_intn                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[0]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[1]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[2]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[3]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[4]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[5]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[6]                                                                                                                                                                                                                                                   ;                   ;         ;
; pmod_d[7]                                                                                                                                                                                                                                                   ;                   ;         ;
; usb_data[0]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[1]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[2]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[3]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[4]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[5]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[6]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_data[7]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_addr[0]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_addr[1]                                                                                                                                                                                                                                                 ;                   ;         ;
; usb_scl                                                                                                                                                                                                                                                     ;                   ;         ;
; usb_sda                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[0]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[1]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[2]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[3]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[4]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[5]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[6]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[7]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[8]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[9]                                                                                                                                                                                                                                                     ;                   ;         ;
; gpio[10]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[11]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[12]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[13]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[14]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[15]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[16]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[17]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[18]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[19]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[20]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[21]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[22]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[23]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[24]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[25]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[26]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[27]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[28]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[29]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[30]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[31]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[32]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[33]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[34]                                                                                                                                                                                                                                                    ;                   ;         ;
; gpio[35]                                                                                                                                                                                                                                                    ;                   ;         ;
; arduino_io[0]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[1]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[2]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[3]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[4]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[5]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[6]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[7]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[8]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[9]                                                                                                                                                                                                                                               ;                   ;         ;
; arduino_io[10]                                                                                                                                                                                                                                              ;                   ;         ;
; arduino_io[11]                                                                                                                                                                                                                                              ;                   ;         ;
; arduino_io[12]                                                                                                                                                                                                                                              ;                   ;         ;
; arduino_io[13]                                                                                                                                                                                                                                              ;                   ;         ;
; arduino_sda                                                                                                                                                                                                                                                 ;                   ;         ;
; arduino_scl                                                                                                                                                                                                                                                 ;                   ;         ;
; c10_m10_io[0]                                                                                                                                                                                                                                               ;                   ;         ;
; c10_m10_io[1]                                                                                                                                                                                                                                               ;                   ;         ;
; c10_m10_io[2]                                                                                                                                                                                                                                               ;                   ;         ;
; c10_m10_io[3]                                                                                                                                                                                                                                               ;                   ;         ;
; enet_mdio                                                                                                                                                                                                                                                   ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[0]~feeder                                                                                                          ; 1                 ; 6       ;
; arduino_adc_sda                                                                                                                                                                                                                                             ;                   ;         ;
;      - q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0]~feeder                                                                             ; 0                 ; 6       ;
; arduino_adc_scl                                                                                                                                                                                                                                             ;                   ;         ;
;      - q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSCL[0]~feeder                                                                             ; 0                 ; 6       ;
; hbus_rwds                                                                                                                                                                                                                                                   ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|rds_clk                                                                                                                                           ; 0                 ; 0       ;
; hbus_dq[0]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[0]~feeder                                                                 ; 1                 ; 0       ;
; hbus_dq[1]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[1]~feeder                                                                 ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[2]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[2]                                                                        ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[3]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[3]                                                                        ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[4]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[4]~feeder                                                                 ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[5]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[5]~feeder                                                                 ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[6]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[6]                                                                        ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 1       ;
; hbus_dq[7]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_14044951_790cf827_E[7]~feeder                                                                 ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0                    ; 0                 ; 2       ;
; user_pb[0]                                                                                                                                                                                                                                                  ;                   ;         ;
; hbus_clk_50m                                                                                                                                                                                                                                                ;                   ;         ;
; c10_resetn                                                                                                                                                                                                                                                  ;                   ;         ;
;      - epcount[0]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[1]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[3]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[5]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[6]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[7]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[8]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[9]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[10]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[11]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[12]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[13]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[14]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[15]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[16]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[17]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[18]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[19]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - epcount[2]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[4]                                                                                                                                                                                                                                           ; 0                 ; 6       ;
;      - epcount[20]                                                                                                                                                                                                                                          ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                       ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                       ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                        ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                                        ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                        ; 0                 ; 6       ;
;      - q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                                        ; 0                 ; 6       ;
; c10_clk50m                                                                                                                                                                                                                                                  ;                   ;         ;
; enet_clk_125m                                                                                                                                                                                                                                               ;                   ;         ;
; enet_rx_clk                                                                                                                                                                                                                                                 ;                   ;         ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|incoming_data[0]~feeder                                                       ; 1                 ; 6       ;
; user_dip[0]                                                                                                                                                                                                                                                 ;                   ;         ;
; user_dip[1]                                                                                                                                                                                                                                                 ;                   ;         ;
; user_pb[1]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_user_dipsw:user_pb|read_mux_out[1]                                                                                                                                                                                            ; 1                 ; 6       ;
; user_pb[3]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_user_dipsw:user_pb|read_mux_out[3]                                                                                                                                                                                            ; 0                 ; 6       ;
; user_dip[2]                                                                                                                                                                                                                                                 ;                   ;         ;
; user_pb[2]                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_user_dipsw:user_pb|read_mux_out[2]                                                                                                                                                                                            ; 0                 ; 6       ;
; enet_rx_dv                                                                                                                                                                                                                                                  ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated|input_cell_l[0]~feeder                             ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated|input_cell_h[0]~feeder                             ; 1                 ; 0       ;
; enet_rx_d[3]                                                                                                                                                                                                                                                ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[3]~feeder                             ; 0                 ; 0       ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[3]~feeder                             ; 0                 ; 0       ;
; enet_rx_d[2]                                                                                                                                                                                                                                                ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[2]~feeder                             ; 0                 ; 0       ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[2]~feeder                             ; 0                 ; 0       ;
; enet_rx_d[0]                                                                                                                                                                                                                                                ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[0]~feeder                             ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[0]~feeder                             ; 1                 ; 0       ;
; enet_rx_d[1]                                                                                                                                                                                                                                                ;                   ;         ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[1]~feeder                             ; 1                 ; 0       ;
;      - q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[1]~feeder                             ; 1                 ; 0       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X1_Y17_N0     ; 203     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                            ; JTAG_X1_Y17_N0     ; 28      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; c10_clk50m                                                                                                                                                                                                                                                                                                                                              ; PIN_E1             ; 3       ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; c10_clk50m                                                                                                                                                                                                                                                                                                                                              ; PIN_E1             ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; c10_resetn                                                                                                                                                                                                                                                                                                                                              ; PIN_J15            ; 27      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; enet_clk_125m                                                                                                                                                                                                                                                                                                                                           ; PIN_T8             ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; enet_rx_clk                                                                                                                                                                                                                                                                                                                                             ; PIN_B8             ; 1495    ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; epcount[20]                                                                                                                                                                                                                                                                                                                                             ; FF_X23_Y30_N21     ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; hbus_clk_50m                                                                                                                                                                                                                                                                                                                                            ; PIN_M15            ; 21      ; Clock                                              ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; phy_resetn~0                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X23_Y30_N22 ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                     ; LCCOMB_X25_Y33_N0  ; 18      ; Clock                                              ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                     ; FF_X20_Y31_N19     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                     ; FF_X20_Y31_N7      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                     ; FF_X21_Y31_N19     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                     ; FF_X21_Y31_N7      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                     ; FF_X24_Y31_N1      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                     ; FF_X24_Y32_N5      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                     ; FF_X24_Y32_N1      ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                     ; FF_X24_Y33_N3      ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                  ; FF_X26_Y33_N15     ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|\BWHK8171:13:QXXQ6833_1                                                                                                                                                                                                                        ; LCCOMB_X19_Y33_N0  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                ; FF_X5_Y6_N11       ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X5_Y7_N26   ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                              ; LCCOMB_X5_Y7_N22   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                   ; FF_X5_Y8_N19       ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                  ; FF_X5_Y7_N11       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                       ; LCCOMB_X5_Y7_N6    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                      ; LCCOMB_X5_Y7_N30   ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N18   ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y7_N20   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_address[4]                                                                                                                                                                                                                                                                                     ; FF_X35_Y16_N25     ; 222     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_avalon_mm_bridge:mm_bridge_0|cmd_waitrequest~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X36_Y15_N10 ; 52      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_avalon_mm_bridge:mm_bridge_0|wait_rise                                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y15_N0  ; 51      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                          ; FF_X7_Y16_N5       ; 1184    ; Async. clear, Clock enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller_003|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                          ; FF_X7_Y16_N21      ; 6       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X14_Y7_N20  ; 3       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                     ; FF_X14_Y7_N25      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                      ; FF_X14_Y7_N27      ; 1142    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|cr~2                                                                                                                                                                                                                                                                  ; LCCOMB_X50_Y18_N10 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|cr~7                                                                                                                                                                                                                                                                  ; LCCOMB_X49_Y18_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|ctr[3]~0                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y18_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1~4                                                                                                                                                                                    ; LCCOMB_X51_Y27_N30 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|al                                                                                                                                                                                            ; FF_X51_Y21_N17     ; 39      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_chk~0                                                                                                                                                                                     ; LCCOMB_X51_Y21_N24 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                                                                                               ; FF_X50_Y19_N31     ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|opencores_i2c:opencores_i2c_0|i2c_master_top:i2c_master_top_inst|txr[7]~0                                                                                                                                                                                                                                                              ; LCCOMB_X49_Y18_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|always1~1                                                                                                                              ; LCCOMB_X24_Y18_N26 ; 19      ; Clock enable, Sync. clear, Write enable            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|always1~2                                                                                                                              ; LCCOMB_X27_Y21_N20 ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_rd_data_cnt_nxt[2]~3                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y17_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_rd_data_cnt_nxt[3]~6                                                                                                                                                                                                                                                                              ; LCCOMB_X16_Y21_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                            ; LCCOMB_X17_Y20_N8  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                ; LCCOMB_X16_Y19_N10 ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_wr_data_cnt_nxt[2]~2                                                                                                                                                                                                                                                                              ; LCCOMB_X17_Y20_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                             ; FF_X17_Y20_N31     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                    ; FF_X18_Y22_N3      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_exc_active_no_break                                                                                                                                                                                                                                                                                  ; LCCOMB_X11_Y20_N24 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                  ; FF_X12_Y24_N3      ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_ld_align_sh8                                                                                                                                                                                                                                                                                         ; FF_X15_Y23_N13     ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                            ; FF_X16_Y20_N23     ; 877     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_pipe_flush                                                                                                                                                                                                                                                                                           ; FF_X16_Y23_N29     ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                ; LCCOMB_X11_Y21_N4  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X16_Y23_N24 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|Add8~5                                                                                                                                                                                                                                                                                                 ; LCCOMB_X10_Y26_N14 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                 ; FF_X19_Y29_N21     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                                     ; LCCOMB_X21_Y22_N4  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                                ; FF_X11_Y25_N15     ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_src1_hazard_E                                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y25_N10 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_src2[0]~56                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y27_N2  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_src2[6]~48                                                                                                                                                                                                                                                                                           ; LCCOMB_X12_Y26_N6  ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|D_src2_hazard_E                                                                                                                                                                                                                                                                                        ; LCCOMB_X11_Y28_N28 ; 56      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                            ; FF_X11_Y23_N1      ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                 ; FF_X10_Y25_N1      ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|Equal313~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X21_Y29_N16 ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|Equal314~1                                                                                                                                                                                                                                                                                             ; LCCOMB_X23_Y29_N20 ; 47      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|Equal325~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X10_Y27_N4  ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|F_stall~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X19_Y32_N14 ; 176     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y32_N16 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                           ; LCCOMB_X19_Y32_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|M_dc_raw_hazard~17                                                                                                                                                                                                                                                                                     ; LCCOMB_X16_Y23_N2  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|M_exc_any                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y24_N30 ; 64      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|W_ienable_reg_irq0_nxt~1                                                                                                                                                                                                                                                                               ; LCCOMB_X11_Y20_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|clr_break_line                                                                                                                                                                                                                                                                                         ; FF_X21_Y22_N1      ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y21_N2  ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X18_Y21_N12 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                       ; LCCOMB_X17_Y20_N26 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                      ; LCCOMB_X12_Y11_N2  ; 1429    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                                     ; FF_X19_Y11_N17     ; 7       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y22_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y22_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                                                                                                                            ; LCCOMB_X20_Y22_N8  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                            ; LCCOMB_X21_Y22_N16 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated|ram_block1a0~0                                                                                                                                                                             ; LCCOMB_X21_Y30_N12 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|address[8]                                                                                                                                                                                                                                         ; FF_X10_Y8_N1       ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|jxuir                                                                                                ; FF_X9_Y7_N3        ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|take_action_break_a~0                                                                                ; LCCOMB_X11_Y3_N26  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|take_action_ocimem_a~1                                                                               ; LCCOMB_X10_Y5_N8   ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|take_action_ocimem_b                                                                                 ; LCCOMB_X11_Y3_N10  ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_sysclk:the_q_sys_cpu_cpu_debug_slave_sysclk|update_jdo_strobe                                                                                    ; FF_X9_Y7_N5        ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|q_sys_cpu_cpu_debug_slave_tck:the_q_sys_cpu_cpu_debug_slave_tck|sr~43                                                                                                      ; LCCOMB_X10_Y7_N20  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:q_sys_cpu_cpu_debug_slave_phy|virtual_state_sdr~0                                                                                                   ; LCCOMB_X10_Y7_N26  ; 37      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_debug_slave_wrapper:the_q_sys_cpu_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:q_sys_cpu_cpu_debug_slave_phy|virtual_state_uir~0                                                                                                   ; LCCOMB_X9_Y7_N28   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_avalon_reg:the_q_sys_cpu_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                                  ; LCCOMB_X11_Y8_N14  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|MonDReg[31]~18                                                                                                                                                                           ; LCCOMB_X11_Y3_N24  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                                                         ; LCCOMB_X18_Y4_N24  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                                                                           ; LCCOMB_X10_Y4_N8   ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|wren~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y11_N6  ; 8       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                ; PLL_4              ; 13      ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                ; PLL_4              ; 1778    ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_host_control:U_CTRL|Selector6~1                                                                                                                                                                                                     ; LCCOMB_X38_Y19_N4  ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aalignmenterrors_reg~34                                                                                                                                                                                          ; LCCOMB_X37_Y28_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframechecksequenceerrors_reg~34                                                                                                                                                                                 ; LCCOMB_X37_Y28_N28 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|aframesreceivedok_reg~34                                                                                                                                                                                         ; LCCOMB_X36_Y30_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|in_ready~0                                                                                                                                                                    ; LCCOMB_X46_Y25_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_10|out_valid                                                                                                                                                                     ; LCCOMB_X45_Y25_N8  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|in_ready~0                                                                                                                                                                    ; LCCOMB_X49_Y27_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_11|out_valid                                                                                                                                                                     ; LCCOMB_X49_Y25_N6  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|in_ready~0                                                                                                                                                                    ; LCCOMB_X46_Y22_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_12|out_valid                                                                                                                                                                     ; LCCOMB_X45_Y22_N6  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|in_ready~0                                                                                                                                                                     ; LCCOMB_X50_Y26_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_6|out_valid                                                                                                                                                                      ; LCCOMB_X49_Y24_N6  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|in_ready~0                                                                                                                                                                     ; LCCOMB_X38_Y26_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_7|out_valid                                                                                                                                                                      ; LCCOMB_X38_Y23_N0  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|out_valid                                                                                                                                                                      ; LCCOMB_X41_Y31_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_clock_crosser:U_SYNC_8|take_in_data                                                                                                                                                                   ; LCCOMB_X41_Y31_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|cnt_wren                                                                                                                                                                      ; FF_X37_Y29_N31     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~1                                                                                                                                                                     ; LCCOMB_X35_Y30_N20 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|reg_cnt~2                                                                                                                                                                     ; LCCOMB_X34_Y30_N16 ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                        ; FF_X36_Y30_N13     ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|cnt_wren                                                                                                                                                                      ; FF_X28_Y22_N21     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|stat_cnt~1                                                                                                                                                                    ; LCCOMB_X29_Y28_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                        ; FF_X28_Y28_N15     ; 36      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always0~1                                                                                                                                                                                                        ; LCCOMB_X40_Y21_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always10~0                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always12~1                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always14~0                                                                                                                                                                                                       ; LCCOMB_X38_Y20_N28 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always17~0                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N18 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always19~0                                                                                                                                                                                                       ; LCCOMB_X40_Y19_N16 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always21~0                                                                                                                                                                                                       ; LCCOMB_X39_Y20_N12 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always23~0                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N22 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always25~1                                                                                                                                                                                                       ; LCCOMB_X41_Y18_N12 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always27~1                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N14 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always29~0                                                                                                                                                                                                       ; LCCOMB_X37_Y19_N22 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always2~0                                                                                                                                                                                                        ; LCCOMB_X40_Y20_N24 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always31~0                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N8  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always33~0                                                                                                                                                                                                       ; LCCOMB_X37_Y19_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always35~2                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always37~1                                                                                                                                                                                                       ; LCCOMB_X40_Y19_N12 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always39~0                                                                                                                                                                                                       ; LCCOMB_X37_Y30_N28 ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|always56~0                                                                                                                                                                                                       ; LCCOMB_X40_Y20_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsFragments_reg~34                                                                                                                                                                                       ; LCCOMB_X37_Y28_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|etherStatsJabbers_reg~34                                                                                                                                                                                         ; LCCOMB_X37_Y28_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|rx_sw_reset_wire~0                                                                                                                                                                                               ; LCCOMB_X37_Y28_N0  ; 165     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|sw_cnt_reset_wire                                                                                                                                                                                                ; LCCOMB_X37_Y28_N26 ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                  ; FF_X34_Y27_N7      ; 1343    ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                  ; FF_X24_Y20_N17     ; 720     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                  ; FF_X30_Y26_N5      ; 231     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                  ; FF_X30_Y26_N27     ; 167     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                  ; FF_X43_Y18_N3      ; 877     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data[15]~1                                                                                                                                                                                                                    ; LCCOMB_X46_Y18_N24 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_data_rd[7]~0                                                                                                                                                                                                                  ; LCCOMB_X47_Y18_N2  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|reg_phy_reg_add[9]~2                                                                                                                                                                                                              ; LCCOMB_X45_Y18_N0  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio:U_MDIO|run_cnt_32~1                                                                                                                                                                                                                      ; LCCOMB_X46_Y18_N28 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_clk_gen:U_CLKGEN|clk_ena                                                                                                                                                                                                                 ; FF_X45_Y17_N1      ; 80      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|altera_tse_mdio_cntl:U_CNTL|state.STM_TYP_HOST_RD_WR_ADDR                                                                                                                                                                                                ; FF_X43_Y19_N21     ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_mdio:U_MDIO|mdio_oen                                                                                                                                                                                                                                                 ; FF_X43_Y26_N5      ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena                                                                                                                                                                                                   ; FF_X40_Y30_N9      ; 555     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|txclk_ena                                                                                                                                                                                                   ; FF_X29_Y25_N17     ; 258     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|mii_clk_ena                                                                                                                                                                                                  ; FF_X35_Y32_N7      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_mii_rx_if:U_MRX|packet_in_progress                                                                                                                                                                                           ; FF_X31_Y32_N27     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|altera_eth_tse_std_synchronizer:U_SYNC_1|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                           ; FF_X36_Y28_N31     ; 15      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt~2                                                                                                                                                                ; LCCOMB_X36_Y27_N10 ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_magic_detection:U_MAGIC|pat_cnt~3                                                                                                                                                                ; LCCOMB_X36_Y27_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|Selector4~1                                                                                                                                                                     ; LCCOMB_X32_Y25_N6  ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_bin_cnt:U_RD|LessThan0~2                                                                                                              ; LCCOMB_X30_Y31_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                            ; LCCOMB_X31_Y31_N14 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                         ; LCCOMB_X31_Y29_N4  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                        ; LCCOMB_X30_Y26_N6  ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|always12~0                                                                                                                                                                      ; LCCOMB_X31_Y24_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|data_rdreq                                                                                                                                                                      ; LCCOMB_X31_Y25_N26 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|ff_rx_data_reg[15]~1                                                                                                                                                            ; LCCOMB_X28_Y24_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[15]~2                                                                                                                                                                 ; LCCOMB_X32_Y30_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]~0                                                                                                                                                                 ; LCCOMB_X32_Y28_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_wren32                                                                                                                                                                       ; FF_X34_Y27_N3      ; 34      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|state.LOC_STATE_END_FRM                                                                                                                                                         ; FF_X29_Y25_N29     ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|sw_reset_ff_flush_counter~1                                                                                                                                                     ; LCCOMB_X30_Y25_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|always12~5                                                                                                                                               ; LCCOMB_X40_Y32_N14 ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|dest_add_ok[9]                                                                                                                                           ; FF_X43_Y27_N1      ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|frm_type_ok_s[0]                                                                                                                                         ; FF_X40_Y27_N1      ; 35      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_stat_wren                                                                                                                                             ; FF_X39_Y32_N23     ; 25      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|rx_wren_int                                                                                                                                              ; FF_X39_Y32_N5      ; 23      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_rx:U_RX|user_length[15]~1                                                                                                                                        ; LCCOMB_X43_Y27_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always10~20                                                                                                                                              ; LCCOMB_X29_Y23_N18 ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always11~7                                                                                                                                               ; LCCOMB_X30_Y24_N0  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always3~4                                                                                                                                                ; LCCOMB_X29_Y23_N14 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|always3~5                                                                                                                                                ; LCCOMB_X31_Y23_N6  ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|frm_cnt[5]~10                                                                                                                                            ; LCCOMB_X30_Y23_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|pad_cnt[5]~2                                                                                                                                             ; LCCOMB_X29_Y24_N26 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|sop[4]                                                                                                                                                   ; FF_X31_Y23_N29     ; 40      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_mac_tx:U_TX|tx_rden                                                                                                                                                  ; FF_X31_Y23_N5      ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Equal8~1                                                                                                                                    ; LCCOMB_X34_Y32_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|LessThan0~4                                                                                                                                 ; LCCOMB_X43_Y30_N0  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|Selector1~0                                                                                                                                 ; LCCOMB_X35_Y33_N30 ; 18      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[0]~4                                                                                                                              ; LCCOMB_X34_Y32_N12 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[15]~9                                                                                                                             ; LCCOMB_X34_Y32_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[23]~8                                                                                                                             ; LCCOMB_X35_Y32_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[31]~7                                                                                                                             ; LCCOMB_X34_Y32_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[39]~6                                                                                                                             ; LCCOMB_X34_Y32_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|dest_addr[47]~5                                                                                                                             ; LCCOMB_X34_Y32_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|frm_length[15]~0                                                                                                                            ; LCCOMB_X41_Y31_N18 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_frm_cnt[15]~18                                                                                                                        ; LCCOMB_X36_Y33_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_rx_stat_extract:U_RXSTAT|total_lgth_val_d                                                                                                                            ; FF_X41_Y31_N17     ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[0]~3                                                                                                                              ; LCCOMB_X26_Y29_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[15]~8                                                                                                                             ; LCCOMB_X26_Y29_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[23]~7                                                                                                                             ; LCCOMB_X26_Y29_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[31]~6                                                                                                                             ; LCCOMB_X26_Y29_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[39]~5                                                                                                                             ; LCCOMB_X26_Y29_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|dest_addr[47]~4                                                                                                                             ; LCCOMB_X26_Y29_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_broadcast~0                                                                                                                             ; LCCOMB_X25_Y29_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_cnt[15]~2                                                                                                                               ; LCCOMB_X27_Y29_N0  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|frm_stat_val                                                                                                                                ; FF_X27_Y29_N9      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|sop_reg[3]                                                                                                                                  ; FF_X27_Y29_N25     ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[15]~1                                                                                                                           ; LCCOMB_X24_Y30_N14 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_top_1geth:U_GETH|altera_tse_tx_stat_extract:U_TXSTAT|type_length[7]~10                                                                                                                           ; LCCOMB_X24_Y30_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_eth_tse_std_synchronizer:U_SYNC_TX_SHIFT16|altera_std_synchronizer_nocut:std_sync_no_cut|dreg[1]                                                                         ; FF_X25_Y21_N27     ; 45      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_RD|LessThan0~1                                                                                                             ; LCCOMB_X28_Y24_N4  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_gray_cnt:U_WRT|LessThan0~1                                                                                                            ; LCCOMB_X25_Y24_N26 ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_RD|LessThan0~2                                                                                                         ; LCCOMB_X28_Y19_N6  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_gray_cnt:U_WRT|LessThan0~2                                                                                                        ; LCCOMB_X30_Y21_N20 ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|full_flag                                                                                                                                    ; FF_X27_Y20_N29     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always4~0                                                                                                                                                                       ; LCCOMB_X32_Y23_N20 ; 36      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|always5~0                                                                                                                                                                       ; LCCOMB_X32_Y23_N6  ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~0                                                                                                                                                                          ; LCCOMB_X26_Y21_N22 ; 22      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~1                                                                                                                                                                          ; LCCOMB_X28_Y24_N30 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|comb~2                                                                                                                                                                          ; LCCOMB_X26_Y21_N14 ; 29      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|data_tmp[31]~0                                                                                                                                                                  ; LCCOMB_X26_Y21_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|eop_tmp~2                                                                                                                                                                       ; LCCOMB_X26_Y21_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0|altera_qspi_address_adaption_core:addr_adaption|avl_csr_rddata_local~5                                                                                                                                                                                ; LCCOMB_X47_Y6_N26  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0|altera_qspi_address_adaption_core:addr_adaption|write_csr_mem_op_combi~0                                                                                                                                                                              ; LCCOMB_X46_Y6_N10  ; 49      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0|altera_qspi_address_adaption_core:addr_adaption|write_imr_combi~0                                                                                                                                                                                     ; LCCOMB_X46_Y6_N12  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|altera_qspi_address_adaption:addr_adaption_0|altera_qspi_address_adaption_core:addr_adaption|write_sce_combi~0                                                                                                                                                                                     ; LCCOMB_X46_Y6_N30  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|always0~0                                                                                                                                                                          ; LCCOMB_X38_Y1_N28  ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|always13~1                                                                                                                                                                         ; LCCOMB_X39_Y6_N2   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|always8~1                                                                                                                                                                          ; LCCOMB_X40_Y3_N20  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|comb~0                                                                                                                                                                             ; LCCOMB_X39_Y3_N0   ; 117     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_32_8:data_adapter_32_8_inst|always4~0                                                                                                                                 ; LCCOMB_X38_Y1_N0   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_32_8:data_adapter_32_8_inst|in_ready                                                                                                                                  ; LCCOMB_X38_Y1_N24  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst|a_ready                                                                                                                                   ; LCCOMB_X38_Y4_N24  ; 40      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst|data0_register[7]~0                                                                                                                       ; LCCOMB_X38_Y6_N30  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst|data1_register[0]~0                                                                                                                       ; LCCOMB_X39_Y6_N14  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst|in_ready                                                                                                                                  ; LCCOMB_X38_Y6_N6   ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_adapter_8_32:data_adapter_8_32_inst|mem_write2~0                                                                                                                              ; LCCOMB_X38_Y6_N8   ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|data_in_cnt_done                                                                                                                                                                   ; LCCOMB_X39_Y4_N30  ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|in_rsp_eop                                                                                                                                                                         ; LCCOMB_X39_Y6_N4   ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_cmd_generator:asmi2_cmd_generator_0|state.ST_SEND_OPCODE                                                                                                                                                               ; FF_X38_Y1_N9       ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|always6~1                                                                                                                                                                        ; LCCOMB_X40_Y3_N4   ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|current_state.STATE_IDLE                                                                                                                                                         ; FF_X40_Y3_N7       ; 11      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|current_state.STATE_LOAD_RDATA                                                                                                                                                   ; FF_X39_Y3_N31      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|current_state.STATE_WDATA                                                                                                                                                        ; FF_X40_Y3_N1       ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|Selector11~0                                                                                                                                                                             ; LCCOMB_X34_Y3_N16  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|always4~2                                                                                                                                                                                ; LCCOMB_X30_Y3_N30  ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|internal_out_ready                                                                                                              ; LCCOMB_X32_Y1_N2   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|current_state.STATE_READ_DATA                                                                                                                                                            ; FF_X31_Y3_N1       ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|fifo_in_valid~0                                                                                                                                                                          ; LCCOMB_X30_Y3_N12  ; 9       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|fifo_in_valid~1                                                                                                                                                                          ; LCCOMB_X30_Y3_N14  ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|mem_byteenable_reg~1                                                                                                                                                                     ; LCCOMB_X31_Y2_N30  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|sop_enable                                                                                                                                                                               ; FF_X29_Y2_N25      ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                           ; FF_X38_Y4_N17      ; 471     ; Async. clear, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|always2~0                                                                                                                                                   ; LCCOMB_X46_Y4_N6   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|always2~1                                                                                                                                                   ; LCCOMB_X43_Y4_N6   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|csr_control_data_reg[0]                                                                                                                                     ; FF_X43_Y3_N23      ; 5       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|csr_control_data_reg[4]~2                                                                                                                                   ; LCCOMB_X43_Y1_N2   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_4bytes_addr_en~0                                                                                                                                  ; LCCOMB_X45_Y3_N2   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_4bytes_addr_ex~0                                                                                                                                  ; LCCOMB_X47_Y2_N14  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_misc_13~1                                                                                                                                         ; LCCOMB_X43_Y2_N30  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_misc_16~0                                                                                                                                         ; LCCOMB_X47_Y2_N8   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_misc_17~0                                                                                                                                         ; LCCOMB_X47_Y2_N0   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_sector_erase~0                                                                                                                                    ; LCCOMB_X46_Y2_N0   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_sector_protect~0                                                                                                                                  ; LCCOMB_X47_Y2_N30  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_subsector_erase~1                                                                                                                                 ; LCCOMB_X47_Y2_N4   ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_csr_controller:csr_controller|write_csr_wr_status~1                                                                                                                                       ; LCCOMB_X45_Y3_N24  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl_multiplexer:multiplexer|update_grant~0                                                                                                                                                    ; LCCOMB_X37_Y4_N4   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                  ; LCCOMB_X44_Y9_N0   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|td_shift[10]~4                                                                                                                                                                                                                                           ; LCCOMB_X9_Y9_N12   ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                          ; LCCOMB_X10_Y9_N30  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|alt_jtag_atlantic:q_sys_jtag_uart_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                  ; LCCOMB_X10_Y9_N26  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y9_N28  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                      ; FF_X46_Y16_N23     ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|ien_AF~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X45_Y16_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                                                               ; LCCOMB_X46_Y9_N4   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                               ; LCCOMB_X44_Y9_N22  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y9_N26  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                       ; FF_X46_Y16_N17     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y9_N30  ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_led_pio:led_pio|always0~3                                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y16_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:cpu_debug_mem_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                       ; LCCOMB_X12_Y11_N30 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rdata_fifo|always0~0                                                                                                                                                                                                                      ; LCCOMB_X41_Y8_N2   ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rdata_fifo|always4~0                                                                                                                                                                                                                      ; LCCOMB_X41_Y8_N4   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_csr_agent_rsp_fifo|always0~0                                                                                                                                                                                                                        ; LCCOMB_X44_Y8_N12  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                           ; LCCOMB_X21_Y5_N28  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|write                                                                                                                                                                                                                          ; LCCOMB_X20_Y5_N26  ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                    ; LCCOMB_X25_Y5_N2   ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                ; LCCOMB_X30_Y17_N0  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                ; LCCOMB_X30_Y17_N28 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                ; LCCOMB_X31_Y17_N4  ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                ; LCCOMB_X31_Y18_N26 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                            ; LCCOMB_X31_Y17_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_bridge_0_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                              ; FF_X31_Y17_N23     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_ram_s1_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                             ; LCCOMB_X14_Y13_N28 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:remote_update_avl_csr_agent_rdata_fifo|always0~0                                                                                                                                                                                                                       ; LCCOMB_X3_Y11_N8   ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:remote_update_avl_csr_agent_rdata_fifo|always4~0                                                                                                                                                                                                                       ; LCCOMB_X3_Y11_N16  ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:remote_update_avl_csr_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                     ; LCCOMB_X3_Y11_N10  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo|always0~0                                                                                                                                                                                                           ; LCCOMB_X25_Y9_N18  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo|always1~0                                                                                                                                                                                                           ; LCCOMB_X26_Y13_N6  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                       ; LCCOMB_X25_Y9_N16  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sll_hyperbus_controller_top_0_iavs0_agent_rsp_fifo|read~1                                                                                                                                                                                                              ; LCCOMB_X25_Y9_N20  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                 ; LCCOMB_X8_Y13_N20  ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                 ; LCCOMB_X19_Y15_N18 ; 70      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                 ; LCCOMB_X21_Y15_N30 ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_004|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                   ; LCCOMB_X41_Y8_N26  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_005|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                   ; LCCOMB_X3_Y11_N30  ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_006|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                 ; LCCOMB_X21_Y5_N4   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_007|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                 ; LCCOMB_X21_Y5_N16  ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                     ; LCCOMB_X45_Y11_N30 ; 45      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                             ; LCCOMB_X11_Y12_N12 ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:cpu_debug_mem_slave_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                              ; LCCOMB_X11_Y12_N10 ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                          ; LCCOMB_X45_Y11_N24 ; 46      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                           ; LCCOMB_X45_Y11_N28 ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                          ; LCCOMB_X25_Y6_N4   ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                           ; LCCOMB_X30_Y3_N8   ; 110     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                  ; LCCOMB_X28_Y15_N16 ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                   ; LCCOMB_X35_Y15_N20 ; 67      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                   ; LCCOMB_X15_Y16_N16 ; 54      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                    ; LCCOMB_X12_Y13_N20 ; 55      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                           ; LCCOMB_X8_Y13_N0   ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:remote_update_avl_csr_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                            ; LCCOMB_X7_Y13_N10  ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_data_master_translator|always4~0                                                                                                                                                                                                                         ; LCCOMB_X16_Y17_N24 ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:cpu_instruction_master_translator|always4~0                                                                                                                                                                                                                  ; LCCOMB_X20_Y18_N2  ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                                                                           ; LCCOMB_X11_Y9_N18  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                         ; LCCOMB_X12_Y11_N18 ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:cpu_debug_mem_slave_agent|comb~0                                                                                                                                                                                                                                   ; LCCOMB_X12_Y11_N24 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                               ; LCCOMB_X46_Y8_N22  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~10                                                                                                                                                        ; LCCOMB_X46_Y8_N0   ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                                                      ; LCCOMB_X44_Y8_N24  ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent|altera_merlin_burst_uncompressor:uncompressor|always0~0                                                                                                                                                                               ; LCCOMB_X26_Y5_N10  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~7                                                                                                                                                         ; LCCOMB_X25_Y5_N14  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:ext_epcq_flash_avl_mem_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                      ; LCCOMB_X25_Y5_N16  ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                                                                                ; LCCOMB_X29_Y18_N2  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                              ; LCCOMB_X29_Y18_N6  ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_bridge_0_s0_agent|comb~0                                                                                                                                                                                                                                        ; LCCOMB_X29_Y17_N0  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                                                                                 ; LCCOMB_X11_Y13_N2  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                               ; LCCOMB_X14_Y13_N10 ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_ram_s1_agent|comb~0                                                                                                                                                                                                                                         ; LCCOMB_X14_Y13_N16 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:remote_update_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|always0~1                                                                                                                                                                                ; LCCOMB_X3_Y11_N0   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:remote_update_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                                                                         ; LCCOMB_X2_Y12_N20  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:remote_update_avl_csr_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                       ; LCCOMB_X3_Y11_N18  ; 13      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sll_hyperbus_controller_top_0_iavs0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter~12                                                                                                                                           ; LCCOMB_X24_Y9_N10  ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sll_hyperbus_controller_top_0_iavs0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~5                                                                                                                                                         ; LCCOMB_X25_Y9_N26  ; 12      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ext_epcq_flash_avl_mem_translator|av_beginbursttransfer~1                                                                                                                                                                                                     ; LCCOMB_X28_Y3_N30  ; 56      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|always1~0                                                                                                                                                                                                                              ; LCCOMB_X18_Y13_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_data_master_limiter|save_dest_id~1                                                                                                                                                                                                                         ; LCCOMB_X17_Y15_N20 ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|always1~0                                                                                                                                                                                                                       ; LCCOMB_X20_Y13_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_traffic_limiter:cpu_instruction_master_limiter|save_dest_id~1                                                                                                                                                                                                                  ; LCCOMB_X21_Y15_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_cmd_mux_004:cmd_mux_004|last_cycle~0                                                                                                                                                                                                                                 ; LCCOMB_X23_Y13_N20 ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|q_sys_mm_interconnect_0_rsp_demux_004:rsp_demux_004|src2_valid~0                                                                                                                                                                                                                             ; LCCOMB_X20_Y9_N6   ; 19      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:descriptor_memory_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LCCOMB_X38_Y11_N28 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_rx_csr_agent|m0_read~0                                                                                                                                                                                                                                      ; LCCOMB_X39_Y16_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:msgdma_tx_csr_agent|m0_read~0                                                                                                                                                                                                                                      ; LCCOMB_X40_Y16_N0  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:userhw_0_avalon_slave_0_agent|m0_read                                                                                                                                                                                                                              ; LCCOMB_X38_Y16_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|altera_merlin_traffic_limiter:mm_bridge_0_m0_limiter|save_dest_id~1                                                                                                                                                                                                                          ; LCCOMB_X41_Y16_N12 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_1:mm_interconnect_1|q_sys_mm_interconnect_1_cmd_mux:cmd_mux|last_cycle~1                                                                                                                                                                                                                                         ; LCCOMB_X36_Y11_N18 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always5~0                                                                                                                                                                                                         ; LCCOMB_X48_Y15_N22 ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always7~0                                                                                                                                                                                                         ; LCCOMB_X46_Y12_N26 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_high~1                                                                                                                                                                                               ; LCCOMB_X47_Y12_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_low~16                                                                                                                                                                                               ; LCCOMB_X47_Y15_N30 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|run_nxt~0                                                                                                                                                                                                         ; LCCOMB_X46_Y12_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|Equal0~0                                                                                                                                                                                                        ; LCCOMB_X35_Y7_N4   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always15~0                                                                                                                                                                                                      ; LCCOMB_X37_Y7_N24  ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always16~0                                                                                                                                                                                                      ; LCCOMB_X37_Y7_N28  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always17~0                                                                                                                                                                                                      ; LCCOMB_X37_Y7_N22  ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.POLL_LOAD                                                                                                                                                                                            ; FF_X38_Y9_N15      ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.RD_REQ                                                                                                                                                                                               ; FF_X38_Y9_N31      ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.WR_DONE                                                                                                                                                                                              ; FF_X29_Y11_N13     ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|mm_read_address~13                                                                                                                                                                                              ; LCCOMB_X35_Y8_N24  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|poll_cnt_nxt[15]~0                                                                                                                                                                                              ; LCCOMB_X39_Y9_N14  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|rd_pend_done~0                                                                                                                                                                                                  ; LCCOMB_X37_Y7_N10  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|st_src_descr_valid~0                                                                                                                                                                                            ; LCCOMB_X29_Y12_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|wr_req_cnt_nxt[0]~1                                                                                                                                                                                 ; LCCOMB_X35_Y9_N20  ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|reset_complete                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y9_N30  ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[1]                                                                                                                                                                                                                                            ; FF_X39_Y15_N13     ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~5                                                                                                                                                                                                                                             ; LCCOMB_X39_Y15_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~7                                                                                                                                                                                                                                             ; LCCOMB_X39_Y15_N24 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~9                                                                                                                                                                                                                                             ; LCCOMB_X39_Y15_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|csr_block:the_csr_block|sw_reset                                                                                                                                                                                                                                              ; FF_X34_Y17_N5      ; 35      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|read_address~11                                                                                                                                                                        ; LCCOMB_X29_Y12_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|write_address~9                                                                                                                                                                        ; LCCOMB_X29_Y11_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|issue_write_descriptor                                                                                                                                                                                                              ; LCCOMB_X25_Y14_N22 ; 57      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|push_write_fifo~0                                                                                                                                                                                                                   ; LCCOMB_X29_Y11_N0  ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|comb~0                                                                                                                                                                                                                                      ; LCCOMB_X29_Y11_N4  ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|_~12                                                                                                                                                               ; LCCOMB_X27_Y9_N8   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|_~5                                                                                                                                                                ; LCCOMB_X27_Y9_N18  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|pulse_ram_output~2                                                                                                                                                 ; LCCOMB_X27_Y9_N30  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|always16~0                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y14_N28 ; 27      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|packet_bytes_buffered_d1~5                                                                                                                                                                                                                                                  ; LCCOMB_X25_Y14_N24 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|reset_taken                                                                                                                                                                                                                                                                 ; FF_X24_Y14_N5      ; 41      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_6o7:usedw_counter|_~0                                                                                                                                                                     ; LCCOMB_X24_Y18_N0  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_pnb:rd_ptr_msb|_~0                                                                                                                                                                        ; LCCOMB_X23_Y17_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|cntr_qnb:wr_ptr|_~0                                                                                                                                                                            ; LCCOMB_X24_Y18_N2  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|pulse_ram_output~3                                                                                                                                                                             ; LCCOMB_X24_Y14_N14 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                   ; LCCOMB_X25_Y18_N12 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|src_response_valid                                                                                                                                                                                                                                                          ; FF_X25_Y14_N23     ; 32      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|write_complete~0                                                                                                                                                                                                                                                            ; LCCOMB_X24_Y14_N8  ; 52      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always5~0                                                                                                                                                                                                         ; LCCOMB_X43_Y15_N8  ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|always7~0                                                                                                                                                                                                         ; LCCOMB_X43_Y15_N10 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_high~1                                                                                                                                                                                               ; LCCOMB_X40_Y12_N30 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|nxt_desc_ptr_low~16                                                                                                                                                                                               ; LCCOMB_X44_Y13_N2  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_csr:u_prefetcher_csr|run_nxt~0                                                                                                                                                                                                         ; LCCOMB_X43_Y15_N16 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|Equal0~0                                                                                                                                                                                                        ; LCCOMB_X37_Y8_N4   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always15~0                                                                                                                                                                                                      ; LCCOMB_X38_Y10_N10 ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always16~0                                                                                                                                                                                                      ; LCCOMB_X38_Y10_N24 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|always18~0                                                                                                                                                                                                      ; LCCOMB_X38_Y10_N28 ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.POLL_LOAD                                                                                                                                                                                            ; FF_X38_Y12_N3      ; 18      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.RD_REQ                                                                                                                                                                                               ; FF_X38_Y10_N17     ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|ctrl_state.WR_DONE                                                                                                                                                                                              ; FF_X35_Y14_N31     ; 23      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|mm_read_address~14                                                                                                                                                                                              ; LCCOMB_X37_Y10_N2  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|poll_cnt_nxt[15]~0                                                                                                                                                                                              ; LCCOMB_X40_Y10_N14 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|rd_pend_done~0                                                                                                                                                                                                  ; LCCOMB_X38_Y10_N22 ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|st_src_descr_valid~0                                                                                                                                                                                            ; LCCOMB_X35_Y14_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_write_back:u_prefetcher_write_back|wr_req_cnt_nxt[0]~1                                                                                                                                                                                 ; LCCOMB_X35_Y9_N12  ; 46      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|reset_complete                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y13_N18 ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control[1]                                                                                                                                                                                                                                            ; FF_X38_Y18_N17     ; 38      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~3                                                                                                                                                                                                                                             ; LCCOMB_X39_Y14_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~5                                                                                                                                                                                                                                             ; LCCOMB_X39_Y14_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|control~7                                                                                                                                                                                                                                             ; LCCOMB_X39_Y14_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|csr_block:the_csr_block|sw_reset                                                                                                                                                                                                                                              ; FF_X38_Y18_N23     ; 36      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|read_address~11                                                                                                                                                                         ; LCCOMB_X35_Y14_N22 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address~9                                                                                                                                                                         ; LCCOMB_X35_Y14_N18 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|issue_read_descriptor                                                                                                                                                                                                               ; LCCOMB_X30_Y14_N14 ; 49      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|push_read_fifo~0                                                                                                                                                                                                                    ; LCCOMB_X35_Y14_N0  ; 10      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|comb~0                                                                                                                                                                                                                                      ; LCCOMB_X26_Y18_N30 ; 39      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|_~12                                                                                                                                                               ; LCCOMB_X35_Y17_N26 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|_~5                                                                                                                                                                ; LCCOMB_X37_Y17_N22 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|pulse_ram_output~2                                                                                                                                                 ; LCCOMB_X36_Y17_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|Mux3~0                                                                                                                                                                                                                                                                        ; LCCOMB_X27_Y15_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|address_counter~60                                                                                                                                                                                                                                                            ; LCCOMB_X27_Y15_N28 ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|flush                                                                                                                                                                                                                                                                         ; FF_X31_Y14_N25     ; 42      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_7o7:usedw_counter|_~0                                                                                                                                                                       ; LCCOMB_X25_Y17_N30 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_qnb:rd_ptr_msb|_~0                                                                                                                                                                          ; LCCOMB_X19_Y17_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|cntr_rnb:wr_ptr|_~0                                                                                                                                                                              ; LCCOMB_X21_Y14_N28 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|pulse_ram_output~1                                                                                                                                                                               ; LCCOMB_X25_Y17_N12 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                     ; LCCOMB_X19_Y17_N24 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|src_response_valid                                                                                                                                                                                                                                                            ; FF_X31_Y14_N23     ; 29      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|wren~0                                                                                                                                                                                                                                                                                                     ; LCCOMB_X12_Y13_N8  ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|bit_counter_clear                                                                                                                                                                                                                                       ; LCCOMB_X6_Y16_N28  ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|dffe2a0[0]                                                                                                                                                                                                                                              ; FF_X5_Y14_N15      ; 33      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr5|cntr_iaj:auto_generated|_~0                                                                                                                                                                                                           ; LCCOMB_X6_Y16_N8   ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|lpm_counter:cntr6|cntr_haj:auto_generated|_~0                                                                                                                                                                                                           ; LCCOMB_X4_Y16_N26  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|rsource_load~0                                                                                                                                                                                                                                          ; LCCOMB_X6_Y16_N30  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|rublock_clock~0                                                                                                                                                                                                                                         ; LCCOMB_X9_Y16_N10  ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|wire_dffe1a_ena[0]                                                                                                                                                                                                                                      ; LCCOMB_X6_Y16_N26  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|wire_dffe7a_ena[0]~1                                                                                                                                                                                                                                    ; LCCOMB_X5_Y15_N14  ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|q_sys_remote_update_remote_update_controller:remote_update_controller|avl_controller_cycloneiii_iv:cycloneiii_iv_ctrl|ru_write_param~0                                                                                                                                                               ; LCCOMB_X5_Y15_N26  ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|q_sys_remote_update_remote_update_controller:remote_update_controller|cmd_waitrequest~0                                                                                                                                                                                                              ; LCCOMB_X5_Y14_N8   ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|q_sys_remote_update_remote_update_controller:remote_update_controller|wait_rise                                                                                                                                                                                                                      ; LCCOMB_X5_Y14_N28  ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y15_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                            ; LCCOMB_X50_Y15_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y16_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|period_h_wr_strobe                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y13_N6  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|period_l_wr_strobe                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y13_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|q_sys_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X49_Y13_N14 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                            ; LCCOMB_X29_Y11_N8  ; 24      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|ID_S_2dc7a90b_1164b25d_E~1                                                                                                                                                                            ; LCCOMB_X28_Y12_N14 ; 30      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|ID_S_41c6595b_20c89d2a_E.ID_S_28f737f5_72e82645_E                                                                                                                                                     ; FF_X28_Y12_N27     ; 43      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|ID_S_4f28bffb_264547ec_E~0                                                                                                                                                                            ; LCCOMB_X27_Y12_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|ID_S_76e1b123_2a16418c_E                                                                                                                                                                              ; LCCOMB_X24_Y12_N30 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_13bb3fed_719c024a_E:ID_S_2a827d2_3b32e4e1_E|ID_S_91c2dda_3359344f_E                                                                                                                                                                               ; FF_X28_Y9_N29      ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|ID_S_2a7e3251_707955fa_E~1                                                                                                                                                                           ; LCCOMB_X27_Y4_N12  ; 58      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|ID_S_5ad7685_4a903964_E:ID_S_44ce66ed_3f2dbafc_E|ID_S_7ca00aee_7feca61f_E~1                                                                                                                          ; LCCOMB_X24_Y12_N4  ; 1       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|ID_S_a55c47_316c8203_E~0                                                                                                                                                                             ; LCCOMB_X27_Y6_N12  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_195b13ee_310d2824_E~7                                                                                                                                                                            ; LCCOMB_X27_Y5_N20  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_34bc4492_7ae84057_E~0                                                                                                                                                                            ; LCCOMB_X27_Y1_N12  ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_3f6d84a8_24664a20_E                                                                                                                                                                              ; LCCOMB_X23_Y2_N4   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|ID_S_5ef0005d_4edc900f_E                                                                                                                                                                              ; LCCOMB_X26_Y1_N6   ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|ID_S_15cfb8fd_5a92ed86_E                                                                                                                                                                             ; FF_X30_Y4_N25      ; 4       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|ID_S_2c4cee1c_9d0955a_E                                                                                                                                                                              ; FF_X29_Y4_N1       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|ID_S_7955b451_612ab6b_E~5                                                                                                                                                                            ; LCCOMB_X28_Y8_N30  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|always16~1                                                                                                                                                                                           ; LCCOMB_X29_Y5_N12  ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|ck_en~0                                                                                                                                                                                              ; LCCOMB_X29_Y5_N14  ; 7       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|dq_io_tri                                                                                                                                                                                            ; FF_X30_Y4_N27      ; 9       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_4a300f3f_39278bd3_E:ID_S_1595f496_71604ea4_E|rwds_io_tri                                                                                                                                                                                          ; FF_X28_Y4_N31      ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_5022eb8d_23b491dc_E:ID_S_19bb2790_485a74a7_E|ID_S_759b11be_2c41b98e_E[15]                                                                                                                                                                         ; FF_X30_Y6_N31      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_5022eb8d_23b491dc_E:ID_S_19bb2790_485a74a7_E|hbmc_reset_ff3                                                                                                                                                                                       ; FF_X29_Y6_N15      ; 300     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r                                                                                                                                                                                                                                      ; FF_X39_Y1_N1       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup                                                                                                                                                                                                                               ; FF_X39_Y1_N7       ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_1                                                                                                                                                                                                                             ; FF_X39_Y1_N19      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_2                                                                                                                                                                                                                             ; FF_X39_Y1_N13      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_3                                                                                                                                                                                                                             ; FF_X39_Y1_N11      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_4                                                                                                                                                                                                                             ; FF_X39_Y1_N25      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_5                                                                                                                                                                                                                             ; FF_X39_Y1_N23      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|dq_out_en_270_r~SynDup_6                                                                                                                                                                                                                             ; FF_X39_Y1_N21      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|i_iavs0_rstn_3                                                                                                                                                                                                                                       ; FF_X27_Y4_N7       ; 4       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|rds_clk                                                                                                                                                                                                                                              ; LCCOMB_X52_Y17_N24 ; 19      ; Clock                                              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|locked~0                                                                                                                                       ; LCCOMB_X41_Y20_N6  ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|locked~0                                                                                                                                       ; LCCOMB_X41_Y20_N6  ; 1738    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                               ; PLL_1              ; 138     ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                                               ; PLL_1              ; 36      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                                               ; PLL_1              ; 2       ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[3]                                                                                                                               ; PLL_1              ; 6144    ; Clock                                              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_locked                                                                                                                               ; PLL_1              ; 7       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|wds_en_270_r                                                                                                                                                                                                                                         ; FF_X28_Y4_N23      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|userhw:userhw_0|data_out~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X41_Y20_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; q_sys:q_sys_inst|userhw:userhw_0|wren_d~1                                                                                                                                                                                                                                                                                                               ; LCCOMB_X40_Y17_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                ; FF_X8_Y10_N1       ; 64      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                     ; LCCOMB_X3_Y9_N12   ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                     ; LCCOMB_X3_Y9_N0    ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1        ; LCCOMB_X5_Y9_N8    ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][1]~4                        ; LCCOMB_X7_Y9_N28   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][1]~12                       ; LCCOMB_X7_Y9_N30   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]~9                          ; LCCOMB_X7_Y9_N8    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~7              ; LCCOMB_X4_Y9_N24   ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal~8              ; LCCOMB_X4_Y9_N18   ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~5                             ; LCCOMB_X8_Y10_N26  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                   ; LCCOMB_X8_Y9_N0    ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][1]~2                 ; LCCOMB_X8_Y9_N20   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][1]~9                 ; LCCOMB_X7_Y9_N0    ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR~3      ; LCCOMB_X4_Y10_N6   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter~1 ; LCCOMB_X4_Y10_N24  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]     ; FF_X8_Y10_N21      ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]    ; FF_X8_Y10_N17      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]     ; FF_X8_Y9_N9        ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]     ; FF_X8_Y9_N31       ; 80      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0              ; LCCOMB_X8_Y10_N6   ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                    ; FF_X8_Y8_N23       ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                  ; LCCOMB_X5_Y9_N16   ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; tx_clk_to_the_tse_mac                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X52_Y17_N6  ; 726     ; Clock                                              ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; tx_clk_to_the_tse_mac_shift~1                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X52_Y17_N28 ; 1       ; Clock                                              ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                              ; JTAG_X1_Y17_N0     ; 203     ; 3                                    ; Global Clock         ; GCLK11           ; --                        ;
; c10_clk50m                                                                                                                                                                                                                ; PIN_E1             ; 3       ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; enet_rx_clk                                                                                                                                                                                                               ; PIN_B8             ; 1495    ; 109                                  ; Global Clock         ; GCLK13           ; --                        ;
; hbus_clk_50m                                                                                                                                                                                                              ; PIN_M15            ; 21      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0                                                                                                       ; LCCOMB_X25_Y33_N0  ; 18      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7                                                                                                       ; FF_X24_Y33_N3      ; 20      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                        ; LCCOMB_X12_Y11_N2  ; 1429    ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[0]                                                                                                                                  ; PLL_4              ; 13      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[1]                                                                                                                                  ; PLL_4              ; 1778    ; 46                                   ; Global Clock         ; GCLK19           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[2]                                                                                                                                  ; PLL_4              ; 2       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[3]                                                                                                                                  ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[4]                                                                                                                                  ; PLL_4              ; 1       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|rds_clk                                                                                                                ; LCCOMB_X52_Y17_N24 ; 19      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|locked~0         ; LCCOMB_X41_Y20_N6  ; 1738    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 138     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1              ; 36      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[2] ; PLL_1              ; 2       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[3] ; PLL_1              ; 6144    ; 189                                  ; Global Clock         ; GCLK4            ; --                        ;
; tx_clk_to_the_tse_mac                                                                                                                                                                                                     ; LCCOMB_X52_Y17_N6  ; 726     ; 39                                   ; Global Clock         ; GCLK7            ; --                        ;
; tx_clk_to_the_tse_mac_shift~1                                                                                                                                                                                             ; LCCOMB_X52_Y17_N28 ; 1       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                   ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_0|altera_tse_reset_synchronizer_chain_out ; 1343    ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out         ; 1184    ;
; q_sys:q_sys_inst|altera_reset_controller:rst_controller|r_sync_rst                                                                                     ; 1142    ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_4|altera_tse_reset_synchronizer_chain_out ; 877     ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_mem_stall                                                                                           ; 877     ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_reset_synchronizer:reset_sync_1|altera_tse_reset_synchronizer_chain_out ; 720     ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_clk_cntl:U_CLKCT|rxclk_ena  ; 555     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                      ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                         ; Location                                                                                                                 ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; q_sys:q_sys_inst|q_sys_avalon_st_adapter:avalon_st_adapter|q_sys_avalon_st_adapter_timing_adapter_0:timing_adapter_0|q_sys_avalon_st_adapter_timing_adapter_0_fifo:q_sys_avalon_st_adapter_timing_adapter_0_fifo|altsyncram:mem_rtl_0|altsyncram_bsg1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 42           ; 16           ; 42           ; yes                    ; no                      ; yes                    ; no                      ; 672   ; 16                          ; 42                          ; 16                          ; 42                          ; 672                 ; 2    ; None                        ; M9K_X22_Y18_N0, M9K_X33_Y21_N0                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_bht_module:q_sys_cpu_cpu_bht|altsyncram:the_altsyncram|altsyncram_27d1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None                        ; M9K_X22_Y32_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_data_module:q_sys_cpu_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_rif1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                        ; M9K_X22_Y21_N0, M9K_X22_Y22_N0, M9K_X22_Y23_N0, M9K_X22_Y24_N0                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_tag_module:q_sys_cpu_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ulc1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 17           ; 128          ; 17           ; yes                    ; no                      ; yes                    ; no                      ; 2176  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; None                        ; M9K_X22_Y19_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                        ; M9K_X22_Y20_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_data_module:q_sys_cpu_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_5jd1:auto_generated|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                        ; M9K_X22_Y28_N0, M9K_X22_Y29_N0, M9K_X22_Y27_N0, M9K_X22_Y26_N0                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_ic_tag_module:q_sys_cpu_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_2ad1:auto_generated|ALTSYNCRAM                                                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944  ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; None                        ; M9K_X22_Y25_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_ocimem:the_q_sys_cpu_cpu_nios2_ocimem|q_sys_cpu_cpu_ociram_sp_ram_module:q_sys_cpu_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_3c71:auto_generated|ALTSYNCRAM                         ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                        ; M9K_X22_Y4_N0                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_a_module:q_sys_cpu_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                        ; M9K_X22_Y31_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_register_bank_b_module:q_sys_cpu_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_8ic1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                        ; M9K_X22_Y30_N0                                                                                                           ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_q6h1:auto_generated|ALTSYNCRAM                                                                                                                                                                                            ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 8    ; q_sys_descriptor_memory.hex ; M9K_X33_Y11_N0, M9K_X33_Y10_N0, M9K_X33_Y7_N0, M9K_X33_Y9_N0, M9K_X33_Y5_N0, M9K_X33_Y3_N0, M9K_X33_Y4_N0, M9K_X33_Y8_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_1|altsyncram:altsyncram_component|altsyncram_dpl1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                        ; M9K_X33_Y29_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_rx_counter_cntl:U_RXCNT|altera_tse_dpram_16x32:CNT_ARRAY_2|altsyncram:altsyncram_component|altsyncram_dpl1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                        ; M9K_X33_Y25_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_1|altsyncram:altsyncram_component|altsyncram_dml1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                        ; M9K_X33_Y22_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_mac_control:U_MAC_CONTROL|altera_tse_register_map:U_REG|altera_tse_tx_counter_cntl:U_TXCNT|altera_tse_dpram_8x32:U_ARRAY_2|altsyncram:altsyncram_component|altsyncram_dml1:auto_generated|ALTSYNCRAM                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                        ; M9K_X33_Y23_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_34:RX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_esh1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 23           ; 256          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 5888  ; 256                         ; 5                           ; 256                         ; 5                           ; 1280                ; 1    ; None                        ; M9K_X33_Y31_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 40           ; 1024         ; 40           ; yes                    ; no                      ; yes                    ; no                      ; 40960 ; 1024                        ; 36                          ; 1024                        ; 36                          ; 36864               ; 4    ; None                        ; M9K_X33_Y27_N0, M9K_X33_Y30_N0, M9K_X33_Y26_N0, M9K_X33_Y28_N0                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_13:TX_STATUS|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_2ph1:auto_generated|ALTSYNCRAM     ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 2            ; 128          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 128                         ; 2                           ; 128                         ; 2                           ; 256                 ; 1    ; None                        ; M9K_X33_Y24_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_tx_min_ff:U_TXFF|altera_tse_a_fifo_opt_1246:TX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_fsh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 36           ; 512          ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 18432 ; 512                         ; 36                          ; 512                         ; 36                          ; 18432               ; 2    ; None                        ; M9K_X33_Y20_N0, M9K_X33_Y19_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_lsg1:auto_generated|ALTSYNCRAM                                    ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 33           ; 64           ; 33           ; yes                    ; no                      ; yes                    ; yes                     ; 2112  ; 64                          ; 33                          ; 64                          ; 33                          ; 2112                ; 1    ; None                        ; M9K_X33_Y1_N0                                                                                                            ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                        ; M9K_X22_Y6_N0                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_w:the_q_sys_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ALTSYNCRAM                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                        ; M9K_X33_Y18_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ext_epcq_flash_avl_mem_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_9sg1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 32           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 16                          ; 32                          ; 16                          ; 32                          ; 512                 ; 1    ; None                        ; M9K_X22_Y5_N0                                                                                                            ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 256                         ; 42                          ; 256                         ; 42                          ; 10752               ; 2    ; None                        ; M9K_X33_Y6_N0, M9K_X33_Y2_N0                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_write_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 128          ; 128          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 128                         ; 54                          ; 128                         ; 54                          ; 6912                ; 2    ; None                        ; M9K_X22_Y10_N0, M9K_X22_Y7_N0                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 51           ; 256          ; 51           ; yes                    ; no                      ; yes                    ; yes                     ; 13056 ; 256                         ; 51                          ; 256                         ; 51                          ; 13056               ; 2    ; None                        ; M9K_X22_Y9_N0, M9K_X22_Y8_N0                                                                                             ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|write_master:write_mstr_internal|scfifo:the_st_to_master_fifo|scfifo_8211:auto_generated|a_dpfifo_rp01:dpfifo|altsyncram_iah1:FIFOram|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 42           ; 64           ; 42           ; yes                    ; no                      ; yes                    ; yes                     ; 2688  ; 64                          ; 41                          ; 64                          ; 41                          ; 2624                ; 2    ; None                        ; M9K_X22_Y16_N0, M9K_X22_Y17_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 64           ; 256          ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 256                         ; 42                          ; 256                         ; 42                          ; 10752               ; 2    ; None                        ; M9K_X33_Y12_N0, M9K_X33_Y16_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 128          ; 128          ; 128          ; yes                    ; no                      ; yes                    ; yes                     ; 16384 ; 128                         ; 46                          ; 128                         ; 46                          ; 5888                ; 2    ; None                        ; M9K_X33_Y14_N0, M9K_X33_Y15_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ALTSYNCRAM                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 51           ; 256          ; 51           ; yes                    ; no                      ; yes                    ; yes                     ; 13056 ; 256                         ; 51                          ; 256                         ; 51                          ; 13056               ; 2    ; None                        ; M9K_X33_Y13_N0, M9K_X33_Y17_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|read_master:read_mstr_internal|scfifo:the_master_to_st_fifo|scfifo_t311:auto_generated|a_dpfifo_hr01:dpfifo|altsyncram_tdh1:FIFOram|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 45           ; 128          ; 45           ; yes                    ; no                      ; yes                    ; yes                     ; 5760  ; 128                         ; 37                          ; 128                         ; 37                          ; 4736                ; 2    ; None                        ; M9K_X22_Y15_N0, M9K_X22_Y14_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                          ; AUTO ; Single Port      ; Single Clock ; 512          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 16384 ; 512                         ; 32                          ; --                          ; --                          ; 16384               ; 2    ; q_sys_onchip_ram.hex        ; M9K_X22_Y11_N0, M9K_X22_Y13_N0                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_1b58793a_7890c465_E:ID_S_64e31859_6660ca3d_E|altsyncram:ID_S_44d5ad7c_1aabe526_E|altsyncram_vkk1:auto_generated|ALTSYNCRAM                                                                                          ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16           ; 36           ; 32           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 576   ; 16                          ; 36                          ; 32                          ; 18                          ; 576                 ; 1    ; None                        ; M9K_X22_Y12_N0                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ALTSYNCRAM                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 16           ; 16           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 16                          ; 32                          ; 512                 ; 1    ; None                        ; M9K_X22_Y2_N0                                                                                                            ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------+--------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_descriptor_memory:descriptor_memory|altsyncram:the_altsyncram|altsyncram_q6h1:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1048;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1056;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1064;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1072;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1080;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1088;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1096;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2024;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2032;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;2040;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |c10lp_rgmii|q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ALTSYNCRAM                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 132               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 66                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 66                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 132               ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                             ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_dp01:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y29_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y28_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X13_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_mult_cell:the_q_sys_cpu_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_hkp2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_c011:auto_generated|mac_mult1               ;                            ; DSPMULT_X13_Y27_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 22,654 / 71,559 ( 32 % ) ;
; C16 interconnects     ; 213 / 2,597 ( 8 % )      ;
; C4 interconnects      ; 10,782 / 46,848 ( 23 % ) ;
; Direct links          ; 4,543 / 71,559 ( 6 % )   ;
; Global clocks         ; 20 / 20 ( 100 % )        ;
; Local interconnects   ; 8,352 / 24,624 ( 34 % )  ;
; R24 interconnects     ; 348 / 2,496 ( 14 % )     ;
; R4 interconnects      ; 13,735 / 62,424 ( 22 % ) ;
+-----------------------+--------------------------+


+------------------------------------------------------------------------------+
; LAB Logic Elements                                                           ;
+---------------------------------------------+--------------------------------+
; Number of Logic Elements  (Average = 13.61) ; Number of LABs  (Total = 1184) ;
+---------------------------------------------+--------------------------------+
; 1                                           ; 15                             ;
; 2                                           ; 20                             ;
; 3                                           ; 29                             ;
; 4                                           ; 18                             ;
; 5                                           ; 11                             ;
; 6                                           ; 20                             ;
; 7                                           ; 16                             ;
; 8                                           ; 27                             ;
; 9                                           ; 15                             ;
; 10                                          ; 35                             ;
; 11                                          ; 32                             ;
; 12                                          ; 41                             ;
; 13                                          ; 59                             ;
; 14                                          ; 71                             ;
; 15                                          ; 90                             ;
; 16                                          ; 685                            ;
+---------------------------------------------+--------------------------------+


+---------------------------------------------------------------------+
; LAB-wide Signals                                                    ;
+------------------------------------+--------------------------------+
; LAB-wide Signals  (Average = 2.68) ; Number of LABs  (Total = 1184) ;
+------------------------------------+--------------------------------+
; 1 Async. clear                     ; 938                            ;
; 1 Clock                            ; 1044                           ;
; 1 Clock enable                     ; 571                            ;
; 1 Sync. clear                      ; 97                             ;
; 1 Sync. load                       ; 142                            ;
; 2 Async. clears                    ; 116                            ;
; 2 Clock enables                    ; 186                            ;
; 2 Clocks                           ; 74                             ;
+------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Signals Sourced                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Signals Sourced  (Average = 21.85) ; Number of LABs  (Total = 1184) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 6                              ;
; 2                                            ; 15                             ;
; 3                                            ; 11                             ;
; 4                                            ; 14                             ;
; 5                                            ; 6                              ;
; 6                                            ; 25                             ;
; 7                                            ; 9                              ;
; 8                                            ; 12                             ;
; 9                                            ; 5                              ;
; 10                                           ; 12                             ;
; 11                                           ; 13                             ;
; 12                                           ; 14                             ;
; 13                                           ; 9                              ;
; 14                                           ; 21                             ;
; 15                                           ; 14                             ;
; 16                                           ; 53                             ;
; 17                                           ; 40                             ;
; 18                                           ; 41                             ;
; 19                                           ; 46                             ;
; 20                                           ; 61                             ;
; 21                                           ; 50                             ;
; 22                                           ; 81                             ;
; 23                                           ; 64                             ;
; 24                                           ; 79                             ;
; 25                                           ; 62                             ;
; 26                                           ; 74                             ;
; 27                                           ; 61                             ;
; 28                                           ; 64                             ;
; 29                                           ; 41                             ;
; 30                                           ; 56                             ;
; 31                                           ; 32                             ;
; 32                                           ; 93                             ;
+----------------------------------------------+--------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+-------------------------------------------------+--------------------------------+
; Number of Signals Sourced Out  (Average = 9.16) ; Number of LABs  (Total = 1184) ;
+-------------------------------------------------+--------------------------------+
; 0                                               ; 2                              ;
; 1                                               ; 54                             ;
; 2                                               ; 45                             ;
; 3                                               ; 43                             ;
; 4                                               ; 55                             ;
; 5                                               ; 60                             ;
; 6                                               ; 83                             ;
; 7                                               ; 84                             ;
; 8                                               ; 126                            ;
; 9                                               ; 96                             ;
; 10                                              ; 96                             ;
; 11                                              ; 96                             ;
; 12                                              ; 70                             ;
; 13                                              ; 58                             ;
; 14                                              ; 47                             ;
; 15                                              ; 35                             ;
; 16                                              ; 95                             ;
; 17                                              ; 11                             ;
; 18                                              ; 9                              ;
; 19                                              ; 8                              ;
; 20                                              ; 1                              ;
; 21                                              ; 1                              ;
; 22                                              ; 2                              ;
; 23                                              ; 0                              ;
; 24                                              ; 0                              ;
; 25                                              ; 2                              ;
; 26                                              ; 0                              ;
; 27                                              ; 0                              ;
; 28                                              ; 1                              ;
; 29                                              ; 2                              ;
; 30                                              ; 1                              ;
; 31                                              ; 0                              ;
; 32                                              ; 1                              ;
+-------------------------------------------------+--------------------------------+


+-------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                           ;
+----------------------------------------------+--------------------------------+
; Number of Distinct Inputs  (Average = 17.04) ; Number of LABs  (Total = 1184) ;
+----------------------------------------------+--------------------------------+
; 0                                            ; 0                              ;
; 1                                            ; 5                              ;
; 2                                            ; 7                              ;
; 3                                            ; 34                             ;
; 4                                            ; 36                             ;
; 5                                            ; 41                             ;
; 6                                            ; 20                             ;
; 7                                            ; 32                             ;
; 8                                            ; 18                             ;
; 9                                            ; 47                             ;
; 10                                           ; 34                             ;
; 11                                           ; 35                             ;
; 12                                           ; 58                             ;
; 13                                           ; 66                             ;
; 14                                           ; 63                             ;
; 15                                           ; 45                             ;
; 16                                           ; 58                             ;
; 17                                           ; 53                             ;
; 18                                           ; 53                             ;
; 19                                           ; 41                             ;
; 20                                           ; 59                             ;
; 21                                           ; 32                             ;
; 22                                           ; 38                             ;
; 23                                           ; 42                             ;
; 24                                           ; 28                             ;
; 25                                           ; 34                             ;
; 26                                           ; 24                             ;
; 27                                           ; 23                             ;
; 28                                           ; 26                             ;
; 29                                           ; 20                             ;
; 30                                           ; 24                             ;
; 31                                           ; 15                             ;
; 32                                           ; 19                             ;
; 33                                           ; 6                              ;
; 34                                           ; 12                             ;
; 35                                           ; 8                              ;
; 36                                           ; 12                             ;
; 37                                           ; 10                             ;
; 38                                           ; 5                              ;
+----------------------------------------------+--------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 16    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 14    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules                                                                                                                                                                                                                                                   ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass                                                                                                                                                                                                                                                  ; 134          ; 18           ; 134          ; 0            ; 0            ; 142       ; 134          ; 0            ; 142       ; 142       ; 0            ; 14           ; 0            ; 4            ; 103          ; 0            ; 14           ; 103          ; 4            ; 0            ; 78           ; 14           ; 0            ; 0            ; 0            ; 0            ; 0            ; 142       ; 0            ; 0            ;
; Total Unchecked                                                                                                                                                                                                                                             ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable                                                                                                                                                                                                                                          ; 8            ; 124          ; 8            ; 142          ; 142          ; 0         ; 8            ; 142          ; 0         ; 0         ; 142          ; 128          ; 142          ; 138          ; 39           ; 142          ; 128          ; 39           ; 138          ; 142          ; 64           ; 128          ; 142          ; 142          ; 142          ; 142          ; 142          ; 0         ; 142          ; 142          ;
; Total Fail                                                                                                                                                                                                                                                  ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; c10_clk_adj                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[0]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[1]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[2]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_led[3]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdc                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_int                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_resetn                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_clk                                                                                                                                                                                                                                                 ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_d[0]                                                                                                                                                                                                                                                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_d[1]                                                                                                                                                                                                                                                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_d[2]                                                                                                                                                                                                                                                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_d[3]                                                                                                                                                                                                                                                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_tx_en                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_reset_n                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_usb_clk                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_wr_n                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_rd_n                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_oe_n                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_full                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_empty                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_rstn                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_rstn                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_clk0p                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_clk0n                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_cs2n                                                                                                                                                                                                                                                   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_cs1n                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_rston                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_intn                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK  ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO   ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[0]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[1]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[2]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[3]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[4]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[5]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[6]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pmod_d[7]                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[0]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[1]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[2]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[3]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[4]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[5]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[6]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_data[7]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_addr[0]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_addr[1]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_scl                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; usb_sda                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[0]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[1]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[2]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[3]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[4]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[5]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[6]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[7]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[8]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[9]                                                                                                                                                                                                                                                     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[10]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[11]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[12]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[13]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[14]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[15]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[16]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[17]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[18]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[19]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[20]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[21]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[22]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[23]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[24]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[25]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[26]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[27]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[28]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[29]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[30]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[31]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[32]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[33]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[34]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gpio[35]                                                                                                                                                                                                                                                    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[0]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[1]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[2]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[3]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[4]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[5]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[6]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[7]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[8]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[9]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[10]                                                                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[11]                                                                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[12]                                                                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_io[13]                                                                                                                                                                                                                                              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_sda                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_scl                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_m10_io[0]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_m10_io[1]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_m10_io[2]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_m10_io[3]                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_mdio                                                                                                                                                                                                                                                   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_adc_sda                                                                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; arduino_adc_scl                                                                                                                                                                                                                                             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_rwds                                                                                                                                                                                                                                                   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[0]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[1]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[2]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[3]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[4]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[5]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[6]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_dq[7]                                                                                                                                                                                                                                                  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[0]                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hbus_clk_50m                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_resetn                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; c10_clk50m                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_clk_125m                                                                                                                                                                                                                                               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_clk                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_dip[0]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_dip[1]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[1]                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[3]                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_dip[2]                                                                                                                                                                                                                                                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; user_pb[2]                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_dv                                                                                                                                                                                                                                                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[3]                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[2]                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[0]                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enet_rx_d[1]                                                                                                                                                                                                                                                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms                                                                                                                                                                                                                                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck                                                                                                                                                                                                                                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi                                                                                                                                                                                                                                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo                                                                                                                                                                                                                                         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+----------------------------------------------------------------------------------+
; Fitter Device Options                                                            ;
+------------------------------------------------------------------+---------------+
; Option                                                           ; Setting       ;
+------------------------------------------------------------------+---------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off           ;
; Enable device-wide reset (DEV_CLRn)                              ; Off           ;
; Enable device-wide output enable (DEV_OE)                        ; Off           ;
; Enable INIT_DONE output                                          ; Off           ;
; Configuration scheme                                             ; Active Serial ;
; Error detection CRC                                              ; Off           ;
; Enable open drain on CRC_ERROR pin                               ; Off           ;
; Enable input tri-state on active configuration pins in user mode ; Off           ;
; Configuration Voltage Level                                      ; Auto          ;
; Force Configuration Voltage Level                                ; Off           ;
; nCEO                                                             ; Unreserved    ;
; Data[0]                                                          ; Unreserved    ;
; Data[1]/ASDO                                                     ; Unreserved    ;
; Data[7..2]                                                       ; Unreserved    ;
; FLASH_nCE/nCSO                                                   ; Unreserved    ;
; Other Active Parallel pins                                       ; Unreserved    ;
; DCLK                                                             ; Unreserved    ;
+------------------------------------------------------------------+---------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                   ; Destination Clock(s)                                                                                              ; Delay Added in ns ;
+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; q_sys_inst|enet_pll|sd1|pll7|clk[0],q_sys_inst|enet_pll|sd1|pll7|clk[1],q_sys_inst|enet_pll|sd1|pll7|clk[2]       ; q_sys_inst|enet_pll|sd1|pll7|clk[0],q_sys_inst|enet_pll|sd1|pll7|clk[1],q_sys_inst|enet_pll|sd1|pll7|clk[2]       ; 73.0              ;
; q_sys_inst|enet_pll|sd1|pll7|clk[1]                                                                               ; q_sys_inst|enet_pll|sd1|pll7|clk[1]                                                                               ; 60.5              ;
; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3] ; q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3] ; 56.2              ;
; I/O                                                                                                               ; rds_clk0                                                                                                          ; 10.8              ;
; enet_rx_clk_125m,enet_rx_clk_25m,enet_rx_clk_2m5                                                                  ; enet_rx_clk_125m,enet_rx_clk_25m,enet_rx_clk_2m5                                                                  ; 7.7               ;
+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                       ; Destination Register                                                                                                                                                                                                                                                                                                                           ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; hbus_dq[0]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a0~porta_datain_reg0                                                                                            ; 1.034             ;
; hbus_dq[2]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a2~porta_datain_reg0                                                                                            ; 1.034             ;
; hbus_dq[7]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                            ; 1.020             ;
; hbus_dq[5]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                            ; 1.004             ;
; hbus_dq[3]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a3~porta_datain_reg0                                                                                            ; 1.004             ;
; hbus_dq[1]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a1~porta_datain_reg0                                                                                            ; 0.964             ;
; hbus_dq[4]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                            ; 0.961             ;
; hbus_dq[6]                                                                                                                                                                                                            ; q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001:U_HBC|ID_S_40d79062_5b05bec_E:ID_S_30981c79_49c7799c_E|altsyncram:ID_S_30a0d7d7_4d5dde42_E|altsyncram_okk1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                            ; 0.948             ;
; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|idle_write_wait                                                                                                       ; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|wire_sd4_regout                                                                                                                                                                                                                                ; 0.871             ;
; enet_clk_125m                                                                                                                                                                                                         ; q_sys:q_sys_inst|q_sys_remote_update:remote_update|altera_remote_update_core:remote_update_core|wire_sd4_regout                                                                                                                                                                                                                                ; 0.871             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[24]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a24~porta_datain_reg0 ; 0.379             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[25]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a25~porta_datain_reg0 ; 0.368             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[11]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[10]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[9]     ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                                                                                                                           ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[25]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[29]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                                                               ; 0.363             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[28]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                                                               ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[31]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a31~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[24]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[26]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                                                               ; 0.363             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[26]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a26~porta_datain_reg0                                                                                                                                                                                                          ; 0.363             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[8]                                                                                                                                                 ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                                                                ; 0.363             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][21]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a21~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][19]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a19~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][18]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a18~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][13]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][11]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a11~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][4]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a4~porta_datain_reg0                                                                                            ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][12]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                           ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][9]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a41~porta_datain_reg0                                                                                                                   ; 0.362             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][26]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a58~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][15]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a47~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][25]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a57~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][5]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a37~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][17]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a49~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][0]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a32~porta_datain_reg0                                                                                                                   ; 0.359             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[30]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[12]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[15]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[28]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a28~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[29]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[6]                                                                                                                                                 ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a6~porta_datain_reg0                                                                                                                                                ; 0.352             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:onchip_ram_s1_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[27]    ; q_sys:q_sys_inst|q_sys_onchip_ram:onchip_ram|altsyncram:the_altsyncram|altsyncram_e9g1:auto_generated|ram_block1a27~porta_datain_reg0                                                                                                                                                                                                          ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[23]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                                                               ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[7]                                                                                                                                                 ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a7~porta_datain_reg0                                                                                                                                                ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[5]                                                                                                                                                 ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                                                                ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[25]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a25~porta_datain_reg0                                                                                                                                               ; 0.352             ;
; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|A_dc_xfer_wr_data[17]                                                                                                                                                ; q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_dc_victim_module:q_sys_cpu_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_k3d1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                                                                               ; 0.352             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][23]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][22]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][17]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a17~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][16]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a16~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][15]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a15~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[0][14]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a14~porta_datain_reg0                                                                                           ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][6]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a38~porta_datain_reg0                                                                                                                   ; 0.351             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][23]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a55~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][6]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a38~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][11]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a43~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][22]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a54~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][4]                                                     ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a36~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][24]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a56~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][19]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a51~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_read:u_prefetcher_read|descriptor_internal[7][12]                                                    ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|altera_msgdma_prefetcher:prefetcher_internal|altera_msgdma_prefetcher_fifo:u_prefetcher_fifo|altsyncram:the_dp_ram|altsyncram_tvb1:auto_generated|ram_block1a44~porta_datain_reg0                                                                                                                   ; 0.348             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                           ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                                                     ; 0.335             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                          ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[19]                                                                                                                    ; 0.335             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[30]                                          ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:ext_epcq_flash_avl_mem_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[30]                                                                                                                    ; 0.335             ;
; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0] ; q_sys:q_sys_inst|q_sys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                               ; 0.332             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[1]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a43~porta_datain_reg0                                                                                                   ; 0.330             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[2]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a44~porta_datain_reg0                                                                                                   ; 0.330             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_early_termination_IRQ_mask_d1                                                               ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a50~porta_datain_reg0                                                                                                   ; 0.330             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[4]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[3]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[2]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[1]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[0]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|cntr_qnb:wr_ptr|counter_reg_bit[5]                      ; q_sys:q_sys_inst|q_sys_jtag_uart:jtag_uart|q_sys_jtag_uart_scfifo_r:the_q_sys_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_cr21:auto_generated|a_dpfifo_e011:dpfifo|altsyncram_gio1:FIFOram|ram_block1a6~porta_address_reg0                                                                                                                          ; 0.329             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[4]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.329             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[3]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.329             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[5]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.328             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[2]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.328             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[1]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.328             ;
; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|write_address[6]                                      ; q_sys:q_sys_inst|q_sys_msgdma_tx:msgdma_tx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|fifo_with_byteenables:the_read_command_FIFO|altsyncram:the_dp_ram|altsyncram_g2d1:auto_generated|ram_block1a106~porta_address_reg0                                                                                         ; 0.328             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[31]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a31~porta_datain_reg0 ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[7]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a7~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[6]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a6~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[5]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a5~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[10]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a10~porta_datain_reg0 ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[2]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a2~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[9]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a9~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[1]                                  ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a1~porta_datain_reg0  ; 0.325             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[0]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a42~porta_datain_reg0                                                                                                   ; 0.319             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[3]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a45~porta_datain_reg0                                                                                                   ; 0.319             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[5]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a47~porta_datain_reg0                                                                                                   ; 0.319             ;
; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|descriptor_buffers:the_descriptor_buffers|write_error_IRQ_mask_d1[4]                                                                        ; q_sys:q_sys_inst|q_sys_msgdma_rx:msgdma_rx|dispatcher:dispatcher_internal|response_block:the_response_block|scfifo:the_response_FIFO|scfifo_9l01:auto_generated|a_dpfifo_gr01:dpfifo|altsyncram_sdh1:FIFOram|ram_block1a46~porta_datain_reg0                                                                                                   ; 0.319             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[23]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a23~porta_datain_reg0 ; 0.314             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[30]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a30~porta_datain_reg0 ; 0.314             ;
; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|rx_data32[22]                                 ; q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_top_w_fifo_10_100_1000:U_MAC_TOP|altera_tse_top_w_fifo:U_MAC|altera_tse_rx_min_ff:U_RXFF|altera_tse_a_fifo_opt_1246:RX_DATA|altera_tse_altsyncram_dpm_fifo:U_RAM|altsyncram:altsyncram_component|altsyncram_i1i1:auto_generated|ram_block1a22~porta_datain_reg0 ; 0.314             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (16303): High Performance Effort optimization mode selected -- timing performance will be prioritized at the potential cost of increased compilation time
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 8 of the 8 processors detected
Info (119006): Selected device 10CL025YU256I7G for design "FPGAEncrypt"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|pll1" as Cyclone 10 LP PLL type File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 90 degrees (1667 ps) for q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 180 degrees (3333 ps) for q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[2] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 3, clock division of 2, and phase shift of 0 degrees (0 ps) for q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[3] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 50
Info (15535): Implemented PLL "q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|pll7" as Cyclone 10 LP PLL type File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[0] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 0 degrees (0 ps) for q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[1] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 50, and phase shift of 0 degrees (0 ps) for q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[2] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 90 degrees (2000 ps) for q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[3] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 5, and phase shift of 90 degrees (10000 ps) for q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[4] port File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10CL006YU256A7G is compatible
    Info (176445): Device 10CL006YU256I7G is compatible
    Info (176445): Device 10CL010YU256A7G is compatible
    Info (176445): Device 10CL010YU256I7G is compatible
    Info (176445): Device 10CL016YU256A7G is compatible
    Info (176445): Device 10CL016YU256I7G is compatible
    Info (176445): Device 10CL025YU256A7G is compatible
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (169143): Ignored configuration mode setting -- set configuration mode to remote update mode operating in Active Serial programming mode File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_remote_update_core.v Line: 746
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176320): Ignored Regional Clock setting for node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|rds_clk -- setting is not supported by target device File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/sll_ca_hbc_t001_top_enc.v Line: 1637
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
    Info (332165): Entity sll_ca_hbc_t001_io
        Info (332166): set_false_path -to [get_registers {*sll_ca_hbc_t001_io*csn*csn_mux_h_r}] -through [get_pins -hierarchical *|clrn]
        Info (332166): set_false_path -to [get_registers {*sll_ca_hbc_t001_io*i_iavs0_rstn_1}] -through [get_pins -hierarchical *|clrn]
        Info (332166): set_false_path -to [get_registers {*sll_ca_hbc_t001_io*i_iavs0_rstn_2}] -through [get_pins -hierarchical *|clrn]
        Info (332166): set_false_path -to [get_registers {*sll_ca_hbc_t001_io*i_iavs0_rstn_3}] -through [get_pins -hierarchical *|clrn]
Info (332104): Reading SDC File: 'c10lp_rgmii.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {q_sys_inst|enet_pll|sd1|pll7|inclk[0]} -duty_cycle 50.00 -name {q_sys_inst|enet_pll|sd1|pll7|clk[0]} {q_sys_inst|enet_pll|sd1|pll7|clk[0]}
    Info (332110): create_generated_clock -source {q_sys_inst|enet_pll|sd1|pll7|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {q_sys_inst|enet_pll|sd1|pll7|clk[1]} {q_sys_inst|enet_pll|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {q_sys_inst|enet_pll|sd1|pll7|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {q_sys_inst|enet_pll|sd1|pll7|clk[2]} {q_sys_inst|enet_pll|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {q_sys_inst|enet_pll|sd1|pll7|inclk[0]} -phase 90.00 -duty_cycle 50.00 -name {q_sys_inst|enet_pll|sd1|pll7|clk[3]} {q_sys_inst|enet_pll|sd1|pll7|clk[3]}
    Info (332110): create_generated_clock -source {q_sys_inst|enet_pll|sd1|pll7|inclk[0]} -divide_by 5 -phase 90.00 -duty_cycle 50.00 -name {q_sys_inst|enet_pll|sd1|pll7|clk[4]} {q_sys_inst|enet_pll|sd1|pll7|clk[4]}
    Info (332110): create_generated_clock -source {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[0]} {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -phase 90.00 -duty_cycle 50.00 -name {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[1]} {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -phase 180.00 -duty_cycle 50.00 -name {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[2]} {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 2 -multiply_by 3 -duty_cycle 50.00 -name {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3]} {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3]}
Warning (332174): Ignored filter at c10lp_rgmii.sdc(172): tx_clk_125 could not be matched with a clock File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 172
Warning (332174): Ignored filter at c10lp_rgmii.sdc(172): tx_clk_25 could not be matched with a clock File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 172
Warning (332174): Ignored filter at c10lp_rgmii.sdc(172): tx_clk_2p5 could not be matched with a clock File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 172
Warning (332174): Ignored filter at c10lp_rgmii.sdc(173): enet_rx_clk could not be matched with a clock File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 173
Warning (332054): Assignment set_clock_groups is accepted but has some problems at c10lp_rgmii.sdc(170): Argument -group with value [get_clocks {tx_clk_125 tx_clk_25 tx_clk_2p5}] contains zero elements File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 170
    Info (332050): set_clock_groups \
    -exclusive \
    -group [get_clocks {tx_clk_125 tx_clk_25 tx_clk_2p5}] \
    -group [get_clocks enet_rx_clk] \
    -group [get_clocks hbus_clk_50m] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 170
Warning (332054): Assignment set_clock_groups is accepted but has some problems at c10lp_rgmii.sdc(170): Argument -group with value [get_clocks {enet_rx_clk}] contains zero elements File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 170
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at c10lp_rgmii.sdc(183): qspi_io[*] could not be matched with a port File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 183
Warning (332049): Ignored set_output_delay at c10lp_rgmii.sdc(183): Argument <targets> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 183
    Info (332050): set_output_delay -clock { q_sys_inst|enet_pll|sd1|pll7|clk[1] } -rise -min 6 [get_ports {qspi_io[*]}] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 183
Warning (332174): Ignored filter at c10lp_rgmii.sdc(184): qspi_clk could not be matched with a port File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 184
Warning (332049): Ignored set_output_delay at c10lp_rgmii.sdc(184): Argument <targets> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 184
    Info (332050): set_output_delay -clock { q_sys_inst|enet_pll|sd1|pll7|clk[1] } -rise -min 6 [get_ports {qspi_clk}] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 184
Warning (332174): Ignored filter at c10lp_rgmii.sdc(185): qspi_csn could not be matched with a port File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 185
Warning (332049): Ignored set_output_delay at c10lp_rgmii.sdc(185): Argument <targets> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 185
    Info (332050): set_output_delay -clock { q_sys_inst|enet_pll|sd1|pll7|clk[1] } -rise -min 6 [get_ports {qspi_csn}] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 185
Warning (332049): Ignored set_input_delay at c10lp_rgmii.sdc(186): Argument <targets> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 186
    Info (332050): set_input_delay  -clock { q_sys_inst|enet_pll|sd1|pll7|clk[1] } -rise -min 5 [get_ports {qspi_io[*]}] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 186
Warning (332174): Ignored filter at c10lp_rgmii.sdc(189): fpga_resetn could not be matched with a port File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 189
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(189): Argument <from> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 189
    Info (332050): set_false_path -from [get_ports {fpga_resetn}]  File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 189
Warning (332174): Ignored filter at c10lp_rgmii.sdc(190): user_dipsw[*] could not be matched with a port File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 190
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(190): Argument <from> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 190
    Info (332050): set_false_path -from [get_ports {user_dipsw[*]}]  File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 190
Warning (332174): Ignored filter at c10lp_rgmii.sdc(195): enet_gtx_clk_ddio* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 195
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(195): Argument <to> is not an object ID File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 195
    Info (332050): set_false_path -from {epcount[19]} -to {enet_gtx_clk_ddio*} File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 195
Warning (332174): Ignored filter at c10lp_rgmii.sdc(201): sld_signaltap:auto_signaltap_0|* could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 201
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(201): Argument <to> is not an object ID File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 201
    Info (332050): set_false_path -from * -to {sld_signaltap:auto_signaltap_0|*} File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 201
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(202): Argument <from> is not an object ID File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 202
    Info (332050): set_false_path -from {sld_signaltap:auto_signaltap_0|*} -to * File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 202
Warning (332174): Ignored filter at c10lp_rgmii.sdc(207): q_sys_inst|sll_hyperbus_controller_top_0|U_IO|U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[4] could not be matched with a clock File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 207
Warning (332049): Ignored set_false_path at c10lp_rgmii.sdc(207): Argument <to> is an empty collection File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 207
    Info (332050): set_false_path -from [get_clocks {hbus_clk_50m}] -to [get_clocks {q_sys_inst|sll_hyperbus_controller_top_0|U_IO|U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[4]}] File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.sdc Line: 207
Info (332104): Reading SDC File: 'c:/vhdl/projetofinal/fpgaencrypt/db/ip/q_sys/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/vhdl/projetofinal/fpgaencrypt/db/ip/q_sys/submodules/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'c:/vhdl/projetofinal/fpgaencrypt/db/ip/q_sys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/vhdl/projetofinal/fpgaencrypt/db/ip/q_sys/submodules/q_sys_cpu_cpu.sdc'
Info (332104): Reading SDC File: 'c:/vhdl/projetofinal/fpgaencrypt/db/ip/q_sys/submodules/sll_ca_hbc_t001_top.sdc'
Warning (332189): derive_pll_clocks was called multiple times with different options. Repeated calls to derive_pll_clocks do not modify existing clocks.
Warning (114001): Time value "6.666666666666667 ns" truncated to "6.666 ns"
Warning (114001): Time value "6.666666666666667 ns" truncated to "6.666 ns"
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (114001): Time value "6.666666666666667 ns" truncated to "6.666 ns"
Warning (114001): Time value "6.666666666666667 ns" truncated to "6.666 ns"
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: q_sys_inst|sll_hyperbus_controller_top_0|U_IO|U_CLK0|ALTDDIO_OUT_component|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
    Info (332098): Cell: q_sys_inst|sll_hyperbus_controller_top_0|U_IO|U_RWDS|ALTDDIO_OUT_component|auto_generated|ddio_outa[0]  from: muxsel  to: dataout
Warning (332070): Port "altera_reserved_tdi" relative to the falling edge of clock "altera_reserved_tck" does not specify a min-fall input delay
Warning (332070): Port "altera_reserved_tdi" relative to the falling edge of clock "altera_reserved_tck" does not specify a min-rise input delay
Warning (332070): Port "altera_reserved_tms" relative to the falling edge of clock "altera_reserved_tck" does not specify a min-fall input delay
Warning (332070): Port "altera_reserved_tms" relative to the falling edge of clock "altera_reserved_tck" does not specify a min-rise input delay
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332088): No paths exist between clock target "enet_tx_clk" of clock "enet_tx_clk_2m5" and its clock source. Assuming zero source clock latency.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 25 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.667 altera_reserved_tck
    Info (332111):   20.000   c10_clk50m
    Info (332111):    6.666      clkout0
    Info (332111):    8.000 enet_clk_125m
    Info (332111):  400.000 enet_rx_clk_2m5
    Info (332111):   40.000 enet_rx_clk_25m
    Info (332111):    8.000 enet_rx_clk_125m
    Info (332111):  400.000 enet_tx_clk_2m5
    Info (332111):   40.000 enet_tx_clk_25m
    Info (332111):    8.000 enet_tx_clk_125m
    Info (332111):   20.000 hbus_clk_50m
    Info (332111):    8.000 q_sys_inst|enet_pll|sd1|pll7|clk[0]
    Info (332111):   40.000 q_sys_inst|enet_pll|sd1|pll7|clk[1]
    Info (332111):  400.000 q_sys_inst|enet_pll|sd1|pll7|clk[2]
    Info (332111):    8.000 q_sys_inst|enet_pll|sd1|pll7|clk[3]
    Info (332111):   40.000 q_sys_inst|enet_pll|sd1|pll7|clk[4]
    Info (332111):    6.666 q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):    6.666 q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    6.666 q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[2]
    Info (332111):   13.333 q_sys_inst|sll_hyperbus_controller_top_0|U_IO|pll_.U_SLL_HBC_T001_PLL|altpll_component|auto_generated|pll1|clk[3]
    Info (332111):    6.666     rds_clk0
    Info (332111):  400.000 virt_enet_rx_clk_2m5
    Info (332111):   40.000 virt_enet_rx_clk_25m
    Info (332111):    8.000 virt_enet_rx_clk_125m
    Info (332111):    6.666 virt_rwds_clk
Info (176353): Automatically promoted node c10_clk50m~input (placed in PIN E1 (CLK1, DIFFCLK_0n)) File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 3
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_4) File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[1] (placed in counter C1 of PLL_4) File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[2] (placed in counter C4 of PLL_4) File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[3] (placed in counter C3 of PLL_4) File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G16
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|wire_pll7_clk[4] (placed in counter C2 of PLL_4) File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C3 of PLL_1) File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C2 of PLL_1) File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_1) File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G0
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|wire_pll1_clk[3] (placed in counter C1 of PLL_1) File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node tx_clk_to_the_tse_mac  File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 98
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node enet_rx_clk~input (placed in PIN B8 (CLK11, DIFFCLK_4p)) File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 20
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node hbus_clk_50m~input (placed in PIN M15 (CLK6, DIFFCLK_3p)) File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 4
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|rds_clk  File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/sll_ca_hbc_t001_top_enc.v Line: 1637
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|JEQQ5299_7~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 730
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneiii_BITP7563_gen_0:cycloneiii_BITP7563_gen_1|BITP7563_0  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/pzdyqx.vhd Line: 829
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node tx_clk_to_the_tse_mac_shift~1  File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 106
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node q_sys:q_sys_inst|sll_hyperbus_controller_top:sll_hyperbus_controller_top_0|sll_ca_hbc_t001_io:U_IO|sll_ca_hbc_t001_syncpll:pll_.U_SLL_HBC_T001_PLL|altpll:altpll_component|syncpll_altpll:auto_generated|locked~0  File: C:/vhdl/projetofinal/FPGAEncrypt/db/syncpll_altpll.v Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_ready File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 32
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[0] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[1] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[2] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[3] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[4] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[5] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[7] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
        Info (176357): Destination node q_sys:q_sys_inst|userhw:userhw_0|data_out[6] File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/userhw.vhd Line: 60
Info (176353): Automatically promoted node q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node q_sys:q_sys_inst|q_sys_cpu:cpu|q_sys_cpu_cpu:cpu|q_sys_cpu_cpu_nios2_oci:the_q_sys_cpu_cpu_nios2_oci|q_sys_cpu_cpu_nios2_oci_debug:the_q_sys_cpu_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/altera_std_synchronizer.v Line: 45
Info (176466): Following DDIO Input nodes are constrained by the Fitter to improve DDIO timing
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated|input_cell_h[0]" is constrained to location LAB_X14_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_n2e.tdf Line: 33
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated|input_cell_l[0]" is constrained to location LAB_X14_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_n2e.tdf Line: 34
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in1:the_rgmii_in1|altddio_in:altddio_in_component|ddio_in_n2e:auto_generated|input_latch_l[0]" is constrained to location LAB_X14_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_n2e.tdf Line: 35
    Info (176467): Node "enet_rx_dv~input" is constrained to location IOIBUF_X14_Y34_N22 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 25
    Info (176467): Node "enet_rx_dv" is constrained to location PIN A5 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 25
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[3]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 33
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[3]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 34
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_latch_l[3]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 35
    Info (176467): Node "enet_rx_d[3]~input" is constrained to location IOIBUF_X16_Y34_N8 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "enet_rx_d[3]" is constrained to location PIN B6 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[2]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 33
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[2]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 34
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_latch_l[2]" is constrained to location LAB_X16_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 35
    Info (176467): Node "enet_rx_d[2]~input" is constrained to location IOIBUF_X16_Y34_N1 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "enet_rx_d[2]" is constrained to location PIN A6 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[0]" is constrained to location LAB_X20_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 33
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[0]" is constrained to location LAB_X20_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 34
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_latch_l[0]" is constrained to location LAB_X20_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 35
    Info (176467): Node "enet_rx_d[0]~input" is constrained to location IOIBUF_X20_Y34_N22 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "enet_rx_d[0]" is constrained to location PIN A7 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_h[1]" is constrained to location LAB_X18_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 33
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_cell_l[1]" is constrained to location LAB_X18_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 34
    Info (176467): Node "q_sys:q_sys_inst|q_sys_eth_tse:eth_tse|altera_eth_tse_mac:i_tse_mac|altera_tse_rgmii_module:U_RGMII|altera_tse_rgmii_in4:the_rgmii_in4|altddio_in:altddio_in_component|ddio_in_q2e:auto_generated|input_latch_l[1]" is constrained to location LAB_X18_Y33_N0 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/db/ddio_in_q2e.tdf Line: 35
    Info (176467): Node "enet_rx_d[1]~input" is constrained to location IOIBUF_X18_Y34_N1 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (176467): Node "enet_rx_d[1]" is constrained to location PIN B7 to improve DDIO timing File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 77 registers into blocks of type Block RAM
    Extra Info (176218): Packed 16 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 16 register duplicates
Warning (15064): PLL "q_sys:q_sys_inst|q_sys_enet_pll:enet_pll|q_sys_enet_pll_altpll_bju2:sd1|pll7" output port clk[1] feeds output pin "q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK_OBUF" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/q_sys_enet_pll.v Line: 150
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:04
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:13
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170239): Router is attempting to preserve 0.03 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (170195): Router estimated average interconnect usage is 19% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:22
Info (11888): Total time spent on timing analysis during the Fitter is 19.46 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:06
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169180): Following 4 pins must use external clamping diodes.
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK uses I/O standard 3.3-V LVTTL at H1 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE uses I/O standard 3.3-V LVTTL at D2 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO uses I/O standard 3.3-V LVTTL at C1 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
Warning (169177): 103 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone 10 LP Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin c10_clk_adj uses I/O standard 3.3-V LVTTL at E16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 5
    Info (169178): Pin enet_int uses I/O standard 3.3-V LVTTL at B5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 18
    Info (169178): Pin usb_reset_n uses I/O standard 3.3-V LVTTL at C9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 32
    Info (169178): Pin c10_usb_clk uses I/O standard 3.3-V LVTTL at B9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 33
    Info (169178): Pin usb_wr_n uses I/O standard 3.3-V LVTTL at B11 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 34
    Info (169178): Pin usb_rd_n uses I/O standard 3.3-V LVTTL at D11 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 35
    Info (169178): Pin usb_oe_n uses I/O standard 3.3-V LVTTL at F9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 36
    Info (169178): Pin pmod_d[0] uses I/O standard 3.3-V LVTTL at D16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[1] uses I/O standard 3.3-V LVTTL at F13 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[2] uses I/O standard 3.3-V LVTTL at D15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[3] uses I/O standard 3.3-V LVTTL at F16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[4] uses I/O standard 3.3-V LVTTL at C16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[5] uses I/O standard 3.3-V LVTTL at F15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[6] uses I/O standard 3.3-V LVTTL at C15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin pmod_d[7] uses I/O standard 3.3-V LVTTL at B16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169178): Pin usb_data[0] uses I/O standard 3.3-V LVTTL at A15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[1] uses I/O standard 3.3-V LVTTL at B14 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[2] uses I/O standard 3.3-V LVTTL at A14 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[3] uses I/O standard 3.3-V LVTTL at B13 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[4] uses I/O standard 3.3-V LVTTL at A13 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[5] uses I/O standard 3.3-V LVTTL at B12 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[6] uses I/O standard 3.3-V LVTTL at A12 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_data[7] uses I/O standard 3.3-V LVTTL at B10 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169178): Pin usb_addr[0] uses I/O standard 3.3-V LVTTL at A10 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 40
    Info (169178): Pin usb_addr[1] uses I/O standard 3.3-V LVTTL at A11 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 40
    Info (169178): Pin usb_scl uses I/O standard 3.3-V LVTTL at C14 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 41
    Info (169178): Pin usb_sda uses I/O standard 3.3-V LVTTL at E9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 42
    Info (169178): Pin gpio[0] uses I/O standard 3.3-V LVTTL at L13 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[1] uses I/O standard 3.3-V LVTTL at L16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[2] uses I/O standard 3.3-V LVTTL at L15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[3] uses I/O standard 3.3-V LVTTL at K16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[4] uses I/O standard 3.3-V LVTTL at P16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[5] uses I/O standard 3.3-V LVTTL at R16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[6] uses I/O standard 3.3-V LVTTL at N16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[7] uses I/O standard 3.3-V LVTTL at N15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[8] uses I/O standard 3.3-V LVTTL at N14 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[9] uses I/O standard 3.3-V LVTTL at P15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[10] uses I/O standard 3.3-V LVTTL at N8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[11] uses I/O standard 3.3-V LVTTL at P8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[12] uses I/O standard 3.3-V LVTTL at M8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[13] uses I/O standard 3.3-V LVTTL at L8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[14] uses I/O standard 3.3-V LVTTL at R7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[15] uses I/O standard 3.3-V LVTTL at T7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[16] uses I/O standard 3.3-V LVTTL at L7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[17] uses I/O standard 3.3-V LVTTL at M7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[18] uses I/O standard 3.3-V LVTTL at R6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[19] uses I/O standard 3.3-V LVTTL at T6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[20] uses I/O standard 3.3-V LVTTL at T2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[21] uses I/O standard 3.3-V LVTTL at M6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[22] uses I/O standard 3.3-V LVTTL at R5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[23] uses I/O standard 3.3-V LVTTL at T5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[24] uses I/O standard 3.3-V LVTTL at N5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[25] uses I/O standard 3.3-V LVTTL at N6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[26] uses I/O standard 3.3-V LVTTL at R4 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[27] uses I/O standard 3.3-V LVTTL at T4 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[28] uses I/O standard 3.3-V LVTTL at N3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[29] uses I/O standard 3.3-V LVTTL at P3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[30] uses I/O standard 3.3-V LVTTL at R3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[31] uses I/O standard 3.3-V LVTTL at T3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[32] uses I/O standard 3.3-V LVTTL at P6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[33] uses I/O standard 3.3-V LVTTL at P2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[34] uses I/O standard 3.3-V LVTTL at P1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin gpio[35] uses I/O standard 3.3-V LVTTL at R1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169178): Pin arduino_io[0] uses I/O standard 3.3-V LVTTL at B1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[1] uses I/O standard 3.3-V LVTTL at C2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[2] uses I/O standard 3.3-V LVTTL at F3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[3] uses I/O standard 3.3-V LVTTL at D1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[4] uses I/O standard 3.3-V LVTTL at G2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[5] uses I/O standard 3.3-V LVTTL at G1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[6] uses I/O standard 3.3-V LVTTL at J2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[7] uses I/O standard 3.3-V LVTTL at J1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[8] uses I/O standard 3.3-V LVTTL at K2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[9] uses I/O standard 3.3-V LVTTL at K5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[10] uses I/O standard 3.3-V LVTTL at L4 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[11] uses I/O standard 3.3-V LVTTL at K1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[12] uses I/O standard 3.3-V LVTTL at L2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_io[13] uses I/O standard 3.3-V LVTTL at L1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169178): Pin arduino_sda uses I/O standard 3.3-V LVTTL at N2 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 51
    Info (169178): Pin arduino_scl uses I/O standard 3.3-V LVTTL at N1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 52
    Info (169178): Pin c10_m10_io[0] uses I/O standard 3.3-V LVTTL at E8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169178): Pin c10_m10_io[1] uses I/O standard 3.3-V LVTTL at E7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169178): Pin c10_m10_io[2] uses I/O standard 3.3-V LVTTL at F8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169178): Pin c10_m10_io[3] uses I/O standard 3.3-V LVTTL at C3 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169178): Pin enet_mdio uses I/O standard 3.3-V LVTTL at A4 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 16
    Info (169178): Pin arduino_adc_sda uses I/O standard 3.3-V LVTTL at C8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 53
    Info (169178): Pin arduino_adc_scl uses I/O standard 3.3-V LVTTL at D8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 54
    Info (169178): Pin user_pb[0] uses I/O standard 3.3-V LVTTL at E15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 11
    Info (169178): Pin hbus_clk_50m uses I/O standard 3.3-V LVTTL at M15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 4
    Info (169178): Pin c10_resetn uses I/O standard 3.3-V LVTTL at J15 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 7
    Info (169178): Pin c10_clk50m uses I/O standard 3.3-V LVTTL at E1 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 3
    Info (169178): Pin enet_clk_125m uses I/O standard 3.3-V LVTTL at T8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 6
    Info (169178): Pin enet_rx_clk uses I/O standard 3.3-V LVTTL at B8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 20
    Info (169178): Pin user_dip[0] uses I/O standard 3.3-V LVTTL at M16 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 12
    Info (169178): Pin user_dip[1] uses I/O standard 3.3-V LVTTL at A8 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 12
    Info (169178): Pin user_pb[1] uses I/O standard 3.3-V LVTTL at F14 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 11
    Info (169178): Pin user_pb[3] uses I/O standard 3.3-V LVTTL at D9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 11
    Info (169178): Pin user_dip[2] uses I/O standard 3.3-V LVTTL at A9 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 12
    Info (169178): Pin user_pb[2] uses I/O standard 3.3-V LVTTL at C11 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 11
    Info (169178): Pin enet_rx_dv uses I/O standard 3.3-V LVTTL at A5 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 25
    Info (169178): Pin enet_rx_d[3] uses I/O standard 3.3-V LVTTL at B6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (169178): Pin enet_rx_d[2] uses I/O standard 3.3-V LVTTL at A6 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (169178): Pin enet_rx_d[0] uses I/O standard 3.3-V LVTTL at A7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
    Info (169178): Pin enet_rx_d[1] uses I/O standard 3.3-V LVTTL at B7 File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 22
Warning (169203): PCI-clamp diode is not supported in this mode. The following 4 pins must meet the Intel FPGA requirements for 3.3V, 3.0V, and 2.5V interfaces if they are connected to devices other than the supported configuration devices. In these cases, Intel recommends termination method as specified in the Application Note 447.
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DCLK uses I/O standard 3.3-V LVTTL at H1 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SCE uses I/O standard 3.3-V LVTTL at D2 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_SDO uses I/O standard 3.3-V LVTTL at C1 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
    Info (169178): Pin q_sys:q_sys_inst|q_sys_ext_epcq_flash:ext_epcq_flash|q_sys_ext_epcq_flash_asmi2_inst_epcq_ctrl:asmi2_inst_epcq_ctrl|altera_asmi2_qspi_interface:asmi2_qspi_interface_0|altera_asmi2_qspi_interface_asmiblock:dedicated_interface|dut_asmiblock~ALTERA_DATA0 uses I/O standard 3.3-V LVTTL at H2 File: C:/vhdl/projetofinal/FPGAEncrypt/db/ip/q_sys/submodules/altera_asmi2_qspi_interface_asmiblock.sv Line: 190
Warning (169064): Following 76 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin pmod_d[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[2] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[3] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[4] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[5] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[6] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin pmod_d[7] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 29
    Info (169065): Pin usb_data[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[2] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[3] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[4] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[5] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[6] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_data[7] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 39
    Info (169065): Pin usb_addr[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 40
    Info (169065): Pin usb_addr[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 40
    Info (169065): Pin usb_scl has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 41
    Info (169065): Pin usb_sda has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 42
    Info (169065): Pin gpio[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[2] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[3] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[4] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[5] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[6] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[7] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[8] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[9] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[10] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[11] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[12] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[13] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[14] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[15] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[16] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[17] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[18] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[19] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[20] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[21] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[22] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[23] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[24] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[25] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[26] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[27] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[28] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[29] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[30] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[31] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[32] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[33] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[34] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin gpio[35] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 46
    Info (169065): Pin arduino_io[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[2] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[3] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[4] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[5] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[6] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[7] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[8] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[9] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[10] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[11] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[12] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_io[13] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 49
    Info (169065): Pin arduino_sda has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 51
    Info (169065): Pin arduino_scl has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 52
    Info (169065): Pin c10_m10_io[0] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169065): Pin c10_m10_io[1] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169065): Pin c10_m10_io[2] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
    Info (169065): Pin c10_m10_io[3] has a permanently disabled output enable File: C:/vhdl/projetofinal/FPGAEncrypt/c10lp_rgmii.v Line: 57
Info (144001): Generated suppressed messages file C:/vhdl/projetofinal/FPGAEncrypt/output_files/FPGAEncrypt.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 46 warnings
    Info: Peak virtual memory: 6296 megabytes
    Info: Processing ended: Wed Nov 19 09:05:53 2025
    Info: Elapsed time: 00:01:26
    Info: Total CPU time (on all processors): 00:04:22


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/vhdl/projetofinal/FPGAEncrypt/output_files/FPGAEncrypt.fit.smsg.


