Fitter report for Stepper
Mon Mar 24 13:20:42 2014
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Estimated Delay Added for Hold Timing Summary
 26. Estimated Delay Added for Hold Timing Details
 27. Fitter Messages
 28. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; Fitter Summary                                                         ;
+---------------------------+--------------------------------------------+
; Fitter Status             ; Successful - Mon Mar 24 13:20:42 2014      ;
; Quartus II 64-Bit Version ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name             ; Stepper                                    ;
; Top-level Entity Name     ; Stepper                                    ;
; Family                    ; MAX V                                      ;
; Device                    ; 5M1270ZT144A5                              ;
; Timing Models             ; Final                                      ;
; Total logic elements      ; 217 / 1,270 ( 17 % )                       ;
; Total pins                ; 36 / 114 ( 32 % )                          ;
; Total virtual pins        ; 0                                          ;
; UFM blocks                ; 0 / 1 ( 0 % )                              ;
+---------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; 5M1270ZT144A5                  ;                                ;
; Minimum Core Junction Temperature                                          ; -40                            ;                                ;
; Maximum Core Junction Temperature                                          ; 125                            ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; PI[0]      ; PIN_39        ; QSF Assignment ;
; Location ;                ;              ; PI[1]      ; PIN_40        ; QSF Assignment ;
; Location ;                ;              ; PI[2]      ; PIN_41        ; QSF Assignment ;
; Location ;                ;              ; PI[3]      ; PIN_42        ; QSF Assignment ;
; Location ;                ;              ; PI[4]      ; PIN_43        ; QSF Assignment ;
; Location ;                ;              ; PI[5]      ; PIN_44        ; QSF Assignment ;
; Location ;                ;              ; PI[6]      ; PIN_45        ; QSF Assignment ;
; Location ;                ;              ; PI[7]      ; PIN_48        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/singularity/GIT/2D-Mapping-VHDL/Stepper/output_files/Stepper.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 217 / 1,270 ( 17 % ) ;
;     -- Combinational with no register       ; 178                  ;
;     -- Register only                        ; 5                    ;
;     -- Combinational with a register        ; 34                   ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 39                   ;
;     -- 3 input functions                    ; 51                   ;
;     -- 2 input functions                    ; 92                   ;
;     -- 1 input functions                    ; 30                   ;
;     -- 0 input functions                    ; 0                    ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 138                  ;
;     -- arithmetic mode                      ; 79                   ;
;     -- qfbk mode                            ; 7                    ;
;     -- register cascade mode                ; 0                    ;
;     -- synchronous clear/load mode          ; 18                   ;
;     -- asynchronous clear/load mode         ; 0                    ;
;                                             ;                      ;
; Total registers                             ; 39 / 1,270 ( 3 % )   ;
; Total LABs                                  ; 29 / 127 ( 23 % )    ;
; Logic elements in carry chains              ; 99                   ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 36 / 114 ( 32 % )    ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )       ;
;                                             ;                      ;
; Global signals                              ; 3                    ;
; UFM blocks                                  ; 0 / 1 ( 0 % )        ;
; Global clocks                               ; 3 / 4 ( 75 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 4% / 3% / 4%         ;
; Peak interconnect usage (total/H/V)         ; 6% / 4% / 7%         ;
; Maximum fan-out                             ; 26                   ;
; Highest non-global fan-out                  ; 11                   ;
; Total fan-out                               ; 627                  ;
; Average fan-out                             ; 2.48                 ;
+---------------------------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                          ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; CLK          ; 89    ; 3        ; 17           ; 5            ; 1           ; 24                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; DISTANCE[0]  ; 32    ; 1        ; 0            ; 4            ; 5           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[10] ; 80    ; 3        ; 17           ; 3            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[11] ; 91    ; 3        ; 17           ; 5            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[12] ; 84    ; 3        ; 17           ; 4            ; 0           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[13] ; 81    ; 3        ; 17           ; 4            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[1]  ; 5     ; 1        ; 0            ; 9            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[2]  ; 76    ; 3        ; 17           ; 2            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[3]  ; 71    ; 4        ; 16           ; 0            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[4]  ; 70    ; 4        ; 15           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[5]  ; 69    ; 4        ; 14           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[6]  ; 68    ; 4        ; 13           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[7]  ; 63    ; 4        ; 10           ; 3            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[8]  ; 62    ; 4        ; 10           ; 3            ; 2           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; DISTANCE[9]  ; 79    ; 3        ; 17           ; 3            ; 1           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; FWD          ; 95    ; 3        ; 17           ; 6            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
; RUN          ; 96    ; 3        ; 17           ; 6            ; 2           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Fitter               ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; BUSY       ; 88    ; 3        ; 17           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; CH1        ; 1     ; 1        ; 0            ; 10           ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CH2        ; 2     ; 1        ; 0            ; 10           ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CH3        ; 3     ; 1        ; 0            ; 10           ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; CH4        ; 4     ; 1        ; 0            ; 9            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; STATUS[0]  ; 41    ; 4        ; 3            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[10] ; 104   ; 3        ; 17           ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[11] ; 86    ; 3        ; 17           ; 5            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[12] ; 87    ; 3        ; 17           ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[13] ; 85    ; 3        ; 17           ; 5            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[1]  ; 12    ; 1        ; 0            ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[2]  ; 94    ; 3        ; 17           ; 6            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[3]  ; 93    ; 3        ; 17           ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[4]  ; 103   ; 3        ; 17           ; 8            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[5]  ; 101   ; 3        ; 17           ; 7            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[6]  ; 98    ; 3        ; 17           ; 6            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[7]  ; 105   ; 3        ; 17           ; 8            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[8]  ; 102   ; 3        ; 17           ; 7            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
; STATUS[9]  ; 97    ; 3        ; 17           ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; Fitter               ; 10 pF ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 7 / 25 ( 28 % )  ; 3.3V          ; --           ;
; 2        ; 0 / 30 ( 0 % )   ; 3.3V          ; --           ;
; 3        ; 22 / 29 ( 76 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 30 ( 23 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                             ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 2          ; 1        ; CH1            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 2        ; 3          ; 1        ; CH2            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 3        ; 5          ; 1        ; CH3            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 7          ; 1        ; CH4            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 9          ; 1        ; DISTANCE[1]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 10         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ; 14         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 8        ; 15         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 21         ; 1        ; STATUS[1]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 22         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 23         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 24         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 25         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 17       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 26         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 19       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 20       ; 27         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 28         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 29         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 30         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 24       ; 31         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 33         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 28       ; 36         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 29       ; 37         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 30       ; 41         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 44         ; 1        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 47         ; 1        ; DISTANCE[0]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 33       ; 50         ; 1        ; #TMS           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ; 51         ; 1        ; #TDI           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ; 52         ; 1        ; #TCK           ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 36       ; 53         ; 1        ; #TDO           ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ; 56         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 38       ; 57         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 39       ; 60         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 40       ; 62         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 41       ; 63         ; 4        ; STATUS[0]      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 42       ; 67         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 43       ; 68         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 44       ; 69         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 45       ; 74         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 48       ; 75         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 49       ; 76         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 50       ; 77         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 51       ; 78         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 79         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 80         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ; 81         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 57       ; 82         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 83         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 84         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 85         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 86         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ; 87         ; 4        ; DISTANCE[8]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 63       ; 88         ; 4        ; DISTANCE[7]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 64       ;            ; 4        ; VCCIO4         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ; 91         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 92         ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 95         ; 4        ; DISTANCE[6]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 69       ; 98         ; 4        ; DISTANCE[5]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 70       ; 101        ; 4        ; DISTANCE[4]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 71       ; 104        ; 4        ; DISTANCE[3]    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 72       ; 107        ; 4        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ; 111        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 74       ; 112        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 75       ; 113        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 76       ; 115        ; 3        ; DISTANCE[2]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ; 118        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 78       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 123        ; 3        ; DISTANCE[9]    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 80       ; 124        ; 3        ; DISTANCE[10]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 81       ; 127        ; 3        ; DISTANCE[13]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 82       ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 129        ; 3        ; DISTANCE[12]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 85       ; 130        ; 3        ; STATUS[13]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 86       ; 131        ; 3        ; STATUS[11]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 87       ; 132        ; 3        ; STATUS[12]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 88       ; 133        ; 3        ; BUSY           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 89       ; 134        ; 3        ; CLK            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 91       ; 135        ; 3        ; DISTANCE[11]   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ; 136        ; 3        ; STATUS[3]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 94       ; 137        ; 3        ; STATUS[2]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 95       ; 138        ; 3        ; FWD            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 96       ; 139        ; 3        ; RUN            ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 97       ; 140        ; 3        ; STATUS[9]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 98       ; 141        ; 3        ; STATUS[6]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 100      ;            ; 3        ; VCCIO3         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 101      ; 142        ; 3        ; STATUS[5]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ; 146        ; 3        ; STATUS[8]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 103      ; 147        ; 3        ; STATUS[4]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 104      ; 151        ; 3        ; STATUS[10]     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 105      ; 152        ; 3        ; STATUS[7]      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 106      ; 154        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 156        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 158        ; 3        ; GND*           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 109      ; 164        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 165        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 166        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 171        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 174        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 177        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ; 180        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 181        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 182        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 183        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 184        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 185        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 186        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 187        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 188        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT         ; power  ;              ; 1.8V    ; --         ;                 ; --       ; --           ;
; 127      ; 189        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT         ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 190        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 191        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 192        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 193        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 194        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 195        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO          ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2         ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 199        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 200        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 139      ; 201        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ; 204        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 141      ; 205        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 208        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 212        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 144      ; 215        ; 2        ; GND*           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+----------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 1.2 V                      ; 10 pF ; Not Available          ;
; LVDS_E_3R                  ; 10 pF ; Not Available          ;
; RSDS_E_3R                  ; 10 pF ; Not Available          ;
; 3.3-V PCI                  ; 10 pF ; 25 Ohm (Parallel)      ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                             ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                  ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                                                                             ; Library Name ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Stepper                                    ; 217 (79)    ; 39           ; 0          ; 36   ; 0            ; 178 (40)     ; 5 (5)             ; 34 (34)          ; 99 (31)         ; 7 (7)      ; |Stepper                                                                                                                        ; work         ;
;    |lpm_divide:Div0|                        ; 116 (0)     ; 0            ; 0          ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; 60 (0)          ; 0 (0)      ; |Stepper|lpm_divide:Div0                                                                                                        ; work         ;
;       |lpm_divide_dul:auto_generated|       ; 116 (0)     ; 0            ; 0          ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; 60 (0)          ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated                                                                          ; work         ;
;          |sign_div_unsign_qlh:divider|      ; 116 (0)     ; 0            ; 0          ; 0    ; 0            ; 116 (0)      ; 0 (0)             ; 0 (0)            ; 60 (0)          ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider                                              ; work         ;
;             |alt_u_div_jie:divider|         ; 116 (56)    ; 0            ; 0          ; 0    ; 0            ; 116 (56)     ; 0 (0)             ; 0 (0)            ; 60 (0)          ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider                        ; work         ;
;                |add_sub_n4c:add_sub_5|      ; 6 (6)       ; 0            ; 0          ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5  ; work         ;
;                |add_sub_o4c:add_sub_10|     ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10 ; work         ;
;                |add_sub_o4c:add_sub_11|     ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11 ; work         ;
;                |add_sub_o4c:add_sub_12|     ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12 ; work         ;
;                |add_sub_o4c:add_sub_13|     ; 5 (5)       ; 0            ; 0          ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 5 (5)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13 ; work         ;
;                |add_sub_o4c:add_sub_6|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6  ; work         ;
;                |add_sub_o4c:add_sub_7|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7  ; work         ;
;                |add_sub_o4c:add_sub_8|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8  ; work         ;
;                |add_sub_o4c:add_sub_9|      ; 7 (7)       ; 0            ; 0          ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 7 (7)           ; 0 (0)      ; |Stepper|lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9  ; work         ;
;    |lpm_mult:Mult0|                         ; 22 (0)      ; 0            ; 0          ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0                                                                                                         ; work         ;
;       |multcore:mult_core|                  ; 22 (14)     ; 0            ; 0          ; 0    ; 0            ; 22 (14)      ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0|multcore:mult_core                                                                                      ; work         ;
;          |mpar_add:padder|                  ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder                                                                      ; work         ;
;             |lpm_add_sub:adder[0]|          ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; work         ;
;                |addcore:adder|              ; 8 (0)       ; 0            ; 0          ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder                                   ; work         ;
;                   |a_csnbuffer:result_node| ; 8 (8)       ; 0            ; 0          ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |Stepper|lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node           ; work         ;
+---------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------+
; Delay Chain Summary                     ;
+--------------+----------+---------------+
; Name         ; Pin Type ; Pad to Core 0 ;
+--------------+----------+---------------+
; STATUS[0]    ; Output   ; --            ;
; STATUS[1]    ; Output   ; --            ;
; STATUS[2]    ; Output   ; --            ;
; STATUS[3]    ; Output   ; --            ;
; STATUS[4]    ; Output   ; --            ;
; STATUS[5]    ; Output   ; --            ;
; STATUS[6]    ; Output   ; --            ;
; STATUS[7]    ; Output   ; --            ;
; STATUS[8]    ; Output   ; --            ;
; STATUS[9]    ; Output   ; --            ;
; STATUS[10]   ; Output   ; --            ;
; STATUS[11]   ; Output   ; --            ;
; STATUS[12]   ; Output   ; --            ;
; STATUS[13]   ; Output   ; --            ;
; BUSY         ; Output   ; --            ;
; CH1          ; Output   ; --            ;
; CH2          ; Output   ; --            ;
; CH3          ; Output   ; --            ;
; CH4          ; Output   ; --            ;
; DISTANCE[1]  ; Input    ; (0)           ;
; DISTANCE[0]  ; Input    ; (0)           ;
; RUN          ; Input    ; (0)           ;
; FWD          ; Input    ; (1)           ;
; CLK          ; Input    ; (0)           ;
; DISTANCE[7]  ; Input    ; (1)           ;
; DISTANCE[6]  ; Input    ; (1)           ;
; DISTANCE[9]  ; Input    ; (1)           ;
; DISTANCE[8]  ; Input    ; (1)           ;
; DISTANCE[10] ; Input    ; (1)           ;
; DISTANCE[11] ; Input    ; (1)           ;
; DISTANCE[12] ; Input    ; (1)           ;
; DISTANCE[13] ; Input    ; (1)           ;
; DISTANCE[5]  ; Input    ; (1)           ;
; DISTANCE[4]  ; Input    ; (1)           ;
; DISTANCE[2]  ; Input    ; (1)           ;
; DISTANCE[3]  ; Input    ; (1)           ;
+--------------+----------+---------------+


+----------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                          ;
+---------------+--------------+---------+--------------+--------+----------------------+------------------+
; Name          ; Location     ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ;
+---------------+--------------+---------+--------------+--------+----------------------+------------------+
; CH1~0         ; LC_X15_Y6_N6 ; 6       ; Clock enable ; no     ; --                   ; --               ;
; CLK           ; PIN_89       ; 24      ; Clock        ; yes    ; Global Clock         ; GCLK2            ;
; a_steps[1]~16 ; LC_X16_Y6_N8 ; 8       ; Clock enable ; no     ; --                   ; --               ;
; process_1~0   ; LC_X16_Y6_N9 ; 8       ; Sync. clear  ; no     ; --                   ; --               ;
; process_1~1   ; LC_X12_Y3_N2 ; 8       ; Latch enable ; yes    ; Global Clock         ; GCLK1            ;
; stepper_clk   ; LC_X6_Y6_N4  ; 15      ; Clock        ; yes    ; Global Clock         ; GCLK3            ;
+---------------+--------------+---------+--------------+--------+----------------------+------------------+


+--------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                    ;
+-------------+--------------+---------+----------------------+------------------+
; Name        ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-------------+--------------+---------+----------------------+------------------+
; CLK         ; PIN_89       ; 24      ; Global Clock         ; GCLK2            ;
; process_1~1 ; LC_X12_Y3_N2 ; 8       ; Global Clock         ; GCLK1            ;
; stepper_clk ; LC_X6_Y6_N4  ; 15      ; Global Clock         ; GCLK3            ;
+-------------+--------------+---------+----------------------+------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                 ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~0             ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~0             ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~0             ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~0             ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~0            ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~0            ; 11      ;
; Equal0~7                                                                                                                                             ; 11      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~0             ; 10      ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~0            ; 8       ;
; a_steps[1]~16                                                                                                                                        ; 8       ;
; a_steps[6]                                                                                                                                           ; 8       ;
; a_steps[4]                                                                                                                                           ; 8       ;
; a_steps[5]                                                                                                                                           ; 8       ;
; process_1~0                                                                                                                                          ; 8       ;
; a_steps[2]                                                                                                                                           ; 8       ;
; a_steps[1]                                                                                                                                           ; 8       ;
; a_steps[0]                                                                                                                                           ; 8       ;
; a_steps[7]                                                                                                                                           ; 7       ;
; a_steps[3]                                                                                                                                           ; 7       ;
; CH1~0                                                                                                                                                ; 6       ;
; running                                                                                                                                              ; 6       ;
; Add0~62                                                                                                                                              ; 5       ;
; Add0~47                                                                                                                                              ; 5       ;
; Add0~22                                                                                                                                              ; 5       ;
; Add0~2                                                                                                                                               ; 5       ;
; RUN                                                                                                                                                  ; 5       ;
; DISTANCE[4]                                                                                                                                          ; 3       ;
; DISTANCE[5]                                                                                                                                          ; 3       ;
; DISTANCE[12]                                                                                                                                         ; 3       ;
; DISTANCE[11]                                                                                                                                         ; 3       ;
; DISTANCE[10]                                                                                                                                         ; 3       ;
; DISTANCE[8]                                                                                                                                          ; 3       ;
; DISTANCE[9]                                                                                                                                          ; 3       ;
; DISTANCE[6]                                                                                                                                          ; 3       ;
; DISTANCE[7]                                                                                                                                          ; 3       ;
; state[0]                                                                                                                                             ; 3       ;
; state[1]                                                                                                                                             ; 3       ;
; Equal1~4                                                                                                                                             ; 3       ;
; a_steps[4]~11                                                                                                                                        ; 3       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~22                         ; 3       ;
; req_steps[7]                                                                                                                                         ; 2       ;
; req_steps[6]                                                                                                                                         ; 2       ;
; req_steps[5]                                                                                                                                         ; 2       ;
; req_steps[4]                                                                                                                                         ; 2       ;
; req_steps[2]                                                                                                                                         ; 2       ;
; req_steps[3]                                                                                                                                         ; 2       ;
; req_steps[0]                                                                                                                                         ; 2       ;
; req_steps[1]                                                                                                                                         ; 2       ;
; DISTANCE[3]                                                                                                                                          ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[2]              ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[80]~33                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~20           ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[2]              ; 2       ;
; DISTANCE[13]                                                                                                                                         ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~15            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[46]~20                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~5             ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~15            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[53]~17                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[45]~16                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~20            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[67]~13                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~15            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[59]~12                                      ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[60]~9                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[52]~8                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~15           ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[81]~5                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~15           ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[73]~4                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[2]               ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~10           ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[74]~1                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~10            ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[66]~0                                       ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[2]               ; 2       ;
; Add0~102                                                                                                                                             ; 2       ;
; count[22]                                                                                                                                            ; 2       ;
; count[20]                                                                                                                                            ; 2       ;
; count[19]                                                                                                                                            ; 2       ;
; count[17]                                                                                                                                            ; 2       ;
; count[16]                                                                                                                                            ; 2       ;
; count[14]                                                                                                                                            ; 2       ;
; count[13]                                                                                                                                            ; 2       ;
; count[15]                                                                                                                                            ; 2       ;
; count[11]                                                                                                                                            ; 2       ;
; count[10]                                                                                                                                            ; 2       ;
; count[8]                                                                                                                                             ; 2       ;
; count[3]                                                                                                                                             ; 2       ;
; count[6]                                                                                                                                             ; 2       ;
; count[5]                                                                                                                                             ; 2       ;
; count[7]                                                                                                                                             ; 2       ;
; count[0]                                                                                                                                             ; 2       ;
; FWD                                                                                                                                                  ; 2       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~27           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~27           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~27           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~27            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[86]~55                                      ; 1       ;
; DISTANCE[2]                                                                                                                                          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[79]~54                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[2]~COUTCOUT1_43 ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[2]~COUT         ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[2]              ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~22COUT1_31   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~22           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[87]~53                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[87]~52                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[72]~51                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[2]~COUTCOUT1_43 ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[2]~COUT         ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~22COUT1_35   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~22           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~20           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[80]~50                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[39]~49                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[39]~48                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[46]~47                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[38]~46                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[38]~45                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[53]~44                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[45]~43                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[37]~42                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[59]~41                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[51]~40                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[67]~39                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[60]~38                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[52]~37                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[44]~36                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~17COUT1_33   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[88]~35                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[88]~34                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~22COUT1_35   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~22           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[73]~32                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[65]~31                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[2]~COUTCOUT1_43 ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[2]~COUT         ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~17COUT1_37   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~15           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[81]~30                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[74]~29                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[66]~28                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[58]~27                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[40]~26                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~17COUT1_35    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~17            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~15            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[40]~25                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[47]~24                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~22COUT1_41    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~20            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[47]~23                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~12COUT1_33    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[54]~22                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~22COUT1_39    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~20            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[54]~21                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~17COUT1_39    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~17            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~7COUT1_31     ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[3]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[61]~19                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~22COUT1_41    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~20            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[61]~18                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~17COUT1_37    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~17            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~12COUT1_37    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[2]~COUTCOUT1_29  ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_n4c:add_sub_5|add_sub_cella[2]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[75]~15                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[75]~14                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~22COUT1_37    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~22            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~17COUT1_37    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~17            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[2]~COUTCOUT1_43  ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[2]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~22COUT1_39   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~22           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~20           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[68]~11                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~17COUT1_39    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~17            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~15            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[68]~10                                      ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~12COUT1_39    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~12COUT1_35    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[2]~COUTCOUT1_35  ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[2]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~12COUT1_35   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~12           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[89]~7                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[89]~6                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~17COUT1_37   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~17COUT1_35   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~17           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[2]~COUTCOUT1_43  ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[2]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~12COUT1_39   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~12           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~10           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[82]~3                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~12COUT1_39   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~12           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~10           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|StageOut[82]~2                                       ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~12COUT1_37   ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~12           ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~12COUT1_35    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~12            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[2]~COUTCOUT1_35  ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[2]~COUT          ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~7COUT1_43     ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_6|add_sub_cella[3]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~7COUT1_41     ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_7|add_sub_cella[3]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~7COUT1_43     ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_8|add_sub_cella[3]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~7COUT1_41     ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_9|add_sub_cella[3]~7             ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~7COUT1_41    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_11|add_sub_cella[3]~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~7COUT1_41    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_10|add_sub_cella[3]~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~7COUT1_37    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~7            ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~7COUT1_41    ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_12|add_sub_cella[3]~7            ; 1       ;
; Add0~112COUT1_166                                                                                                                                    ; 1       ;
; Add0~112                                                                                                                                             ; 1       ;
; Add0~110                                                                                                                                             ; 1       ;
; Add0~105                                                                                                                                             ; 1       ;
; Add0~100                                                                                                                                             ; 1       ;
; Add0~97COUT1_162                                                                                                                                     ; 1       ;
; Add0~97                                                                                                                                              ; 1       ;
; Add0~95                                                                                                                                              ; 1       ;
; Add0~92COUT1_164                                                                                                                                     ; 1       ;
; Add0~92                                                                                                                                              ; 1       ;
; Add0~90                                                                                                                                              ; 1       ;
; Add0~87COUT1_160                                                                                                                                     ; 1       ;
; Add0~87                                                                                                                                              ; 1       ;
; Add0~85                                                                                                                                              ; 1       ;
; Add0~82COUT1_158                                                                                                                                     ; 1       ;
; Add0~82                                                                                                                                              ; 1       ;
; Add0~80                                                                                                                                              ; 1       ;
; Add0~77COUT1_156                                                                                                                                     ; 1       ;
; Add0~77                                                                                                                                              ; 1       ;
; Add0~75                                                                                                                                              ; 1       ;
; Add0~72COUT1_154                                                                                                                                     ; 1       ;
; Add0~72                                                                                                                                              ; 1       ;
; Add0~70                                                                                                                                              ; 1       ;
; Add0~67COUT1_152                                                                                                                                     ; 1       ;
; Add0~67                                                                                                                                              ; 1       ;
; Add0~65                                                                                                                                              ; 1       ;
; Add0~60                                                                                                                                              ; 1       ;
; Add0~57COUT1_148                                                                                                                                     ; 1       ;
; Add0~57                                                                                                                                              ; 1       ;
; Add0~55                                                                                                                                              ; 1       ;
; Add0~52COUT1_150                                                                                                                                     ; 1       ;
; Add0~52                                                                                                                                              ; 1       ;
; Add0~50                                                                                                                                              ; 1       ;
; Add0~45                                                                                                                                              ; 1       ;
; Add0~42COUT1_146                                                                                                                                     ; 1       ;
; Add0~42                                                                                                                                              ; 1       ;
; Add0~40                                                                                                                                              ; 1       ;
; Add0~37COUT1_138                                                                                                                                     ; 1       ;
; Add0~37                                                                                                                                              ; 1       ;
; Add0~35                                                                                                                                              ; 1       ;
; Add0~32COUT1_136                                                                                                                                     ; 1       ;
; Add0~32                                                                                                                                              ; 1       ;
; Add0~30                                                                                                                                              ; 1       ;
; Add0~27COUT1_142                                                                                                                                     ; 1       ;
; Add0~27                                                                                                                                              ; 1       ;
; Add0~25                                                                                                                                              ; 1       ;
; Add0~20                                                                                                                                              ; 1       ;
; Add0~17COUT1_140                                                                                                                                     ; 1       ;
; Add0~17                                                                                                                                              ; 1       ;
; Add0~15                                                                                                                                              ; 1       ;
; Add0~12COUT1_144                                                                                                                                     ; 1       ;
; Add0~12                                                                                                                                              ; 1       ;
; Add0~10                                                                                                                                              ; 1       ;
; Add0~7COUT1_134                                                                                                                                      ; 1       ;
; Add0~7                                                                                                                                               ; 1       ;
; Add0~5                                                                                                                                               ; 1       ;
; Add0~0                                                                                                                                               ; 1       ;
; lpm_divide:Div0|lpm_divide_dul:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_jie:divider|add_sub_o4c:add_sub_13|add_sub_cella[3]~0            ; 1       ;
; count[21]                                                                                                                                            ; 1       ;
; Equal0~6                                                                                                                                             ; 1       ;
; count[18]                                                                                                                                            ; 1       ;
; Equal0~5                                                                                                                                             ; 1       ;
; count[12]                                                                                                                                            ; 1       ;
; Equal0~4                                                                                                                                             ; 1       ;
; count[9]                                                                                                                                             ; 1       ;
; Equal0~3                                                                                                                                             ; 1       ;
; count[2]                                                                                                                                             ; 1       ;
; Equal0~2                                                                                                                                             ; 1       ;
; count[4]                                                                                                                                             ; 1       ;
; Equal0~1                                                                                                                                             ; 1       ;
; count[1]                                                                                                                                             ; 1       ;
; Equal0~0                                                                                                                                             ; 1       ;
; CH2~reg0                                                                                                                                             ; 1       ;
; Mux1~1                                                                                                                                               ; 1       ;
; CH3~reg0                                                                                                                                             ; 1       ;
; Mux1~0                                                                                                                                               ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|_~1                                                                                                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][8]~11                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][7]~10                                                                                                    ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][6]~9                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|_~0                                                                                                                ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][5]~8                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][8]~7                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][4]~6                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][7]~5                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[1][3]~4                                                                                                     ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][6]~3                                                                                                     ; 1       ;
; Equal1~3                                                                                                                                             ; 1       ;
; a_steps[6]~15COUT1_35                                                                                                                                ; 1       ;
; a_steps[6]~15                                                                                                                                        ; 1       ;
; Equal1~2                                                                                                                                             ; 1       ;
; a_steps[5]~9COUT1_33                                                                                                                                 ; 1       ;
; a_steps[5]~9                                                                                                                                         ; 1       ;
; Equal1~1                                                                                                                                             ; 1       ;
; Equal1~0                                                                                                                                             ; 1       ;
; CH4~reg0                                                                                                                                             ; 1       ;
; CH1~reg0                                                                                                                                             ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~35                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~32COUT1_58                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~32                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~30                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~27COUT1_56                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~27                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~25                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~20                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17COUT1_54                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~17                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~15                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12COUT1_52                 ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~12                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~10                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7COUT1_50                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~7                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2COUT1_48                  ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~0                          ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][5]~2                                                                                                     ; 1       ;
; a_steps[3]~7COUT1_31                                                                                                                                 ; 1       ;
; a_steps[3]~7                                                                                                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][4]~1                                                                                                     ; 1       ;
; a_steps[2]~5COUT1_29                                                                                                                                 ; 1       ;
; a_steps[2]~5                                                                                                                                         ; 1       ;
; lpm_mult:Mult0|multcore:mult_core|romout[0][3]~0                                                                                                     ; 1       ;
; a_steps[1]~3COUT1_27                                                                                                                                 ; 1       ;
; a_steps[1]~3                                                                                                                                         ; 1       ;
; a_steps[0]~1COUT1_25                                                                                                                                 ; 1       ;
; a_steps[0]~1                                                                                                                                         ; 1       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------+
; Routing Usage Summary                       ;
+-----------------------+---------------------+
; Routing Resource Type ; Usage               ;
+-----------------------+---------------------+
; C4s                   ; 96 / 2,870 ( 3 % )  ;
; Direct links          ; 94 / 3,938 ( 2 % )  ;
; Global clocks         ; 3 / 4 ( 75 % )      ;
; LAB clocks            ; 11 / 72 ( 15 % )    ;
; LUT chains            ; 4 / 1,143 ( < 1 % ) ;
; Local interconnects   ; 249 / 3,938 ( 6 % ) ;
; R4s                   ; 100 / 2,832 ( 4 % ) ;
+-----------------------+---------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 7.48) ; Number of LABs  (Total = 29) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 2                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 3                            ;
; 5                                          ; 2                            ;
; 6                                          ; 1                            ;
; 7                                          ; 1                            ;
; 8                                          ; 2                            ;
; 9                                          ; 0                            ;
; 10                                         ; 16                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.34) ; Number of LABs  (Total = 29) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 9                            ;
; 1 Clock enable                     ; 1                            ;
+------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Signals Sourced                                                        ;
+---------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 7.45) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 4                            ;
; 5                                           ; 2                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 7                            ;
; 10                                          ; 4                            ;
; 11                                          ; 4                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.83) ; Number of LABs  (Total = 29) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 3                            ;
; 4                                               ; 0                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 1                            ;
; 8                                               ; 4                            ;
; 9                                               ; 0                            ;
; 10                                              ; 2                            ;
; 11                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.90) ; Number of LABs  (Total = 29) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 1                            ;
; 2                                           ; 2                            ;
; 3                                           ; 3                            ;
; 4                                           ; 4                            ;
; 5                                           ; 2                            ;
; 6                                           ; 0                            ;
; 7                                           ; 2                            ;
; 8                                           ; 0                            ;
; 9                                           ; 7                            ;
; 10                                          ; 0                            ;
; 11                                          ; 2                            ;
; 12                                          ; 1                            ;
; 13                                          ; 3                            ;
; 14                                          ; 0                            ;
; 15                                          ; 0                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 1                            ;
; 19                                          ; 0                            ;
; 20                                          ; 0                            ;
; 21                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; I/O             ; stepper_clk          ; 4.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; RUN             ; state[1]             ; 2.560             ;
; req_steps[1]    ; state[1]             ; 0.604             ;
; req_steps[7]    ; state[1]             ; 0.604             ;
; a_steps[6]      ; state[1]             ; 0.604             ;
; a_steps[7]      ; state[1]             ; 0.604             ;
; req_steps[6]    ; state[1]             ; 0.604             ;
; req_steps[5]    ; state[1]             ; 0.604             ;
; a_steps[5]      ; state[1]             ; 0.604             ;
; req_steps[4]    ; state[1]             ; 0.604             ;
; req_steps[2]    ; state[1]             ; 0.604             ;
; req_steps[3]    ; state[1]             ; 0.604             ;
; req_steps[0]    ; state[1]             ; 0.604             ;
; a_steps[4]      ; state[1]             ; 0.604             ;
; a_steps[3]      ; state[1]             ; 0.604             ;
; a_steps[2]      ; state[1]             ; 0.604             ;
; a_steps[1]      ; state[1]             ; 0.604             ;
; running         ; state[1]             ; 0.604             ;
; a_steps[0]      ; state[1]             ; 0.604             ;
+-----------------+----------------------+-------------------+
Note: This table only shows the top 18 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5M1270ZT144A5 for design "Stepper"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 5M240ZT144A5 is compatible
    Info (176445): Device 5M570ZT144A5 is compatible
Critical Warning (169085): No exact pin location assignment(s) for 31 pins of 36 total pins
    Info (169086): Pin STATUS[0] not assigned to an exact location on the device
    Info (169086): Pin STATUS[1] not assigned to an exact location on the device
    Info (169086): Pin STATUS[2] not assigned to an exact location on the device
    Info (169086): Pin STATUS[3] not assigned to an exact location on the device
    Info (169086): Pin STATUS[4] not assigned to an exact location on the device
    Info (169086): Pin STATUS[5] not assigned to an exact location on the device
    Info (169086): Pin STATUS[6] not assigned to an exact location on the device
    Info (169086): Pin STATUS[7] not assigned to an exact location on the device
    Info (169086): Pin STATUS[8] not assigned to an exact location on the device
    Info (169086): Pin STATUS[9] not assigned to an exact location on the device
    Info (169086): Pin STATUS[10] not assigned to an exact location on the device
    Info (169086): Pin STATUS[11] not assigned to an exact location on the device
    Info (169086): Pin STATUS[12] not assigned to an exact location on the device
    Info (169086): Pin STATUS[13] not assigned to an exact location on the device
    Info (169086): Pin BUSY not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[1] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[0] not assigned to an exact location on the device
    Info (169086): Pin RUN not assigned to an exact location on the device
    Info (169086): Pin FWD not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[7] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[6] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[9] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[8] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[10] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[11] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[12] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[13] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[5] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[4] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[2] not assigned to an exact location on the device
    Info (169086): Pin DISTANCE[3] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Stepper.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 3 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000          CLK
    Info (332111):    1.000          RUN
    Info (332111):    1.000  stepper_clk
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "CLK" to use Global clock in PIN 89
Info (186215): Automatically promoted signal "stepper_clk" to use Global clock
Info (186215): Automatically promoted signal "process_1~1" to use Global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 31 (unused VREF, 3.3V VCCIO, 16 input, 15 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 4 total pin(s) used --  21 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  30 pins available
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "PI[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PI[7]" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X9_Y0 to location X17_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.33 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/singularity/GIT/2D-Mapping-VHDL/Stepper/output_files/Stepper.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 704 megabytes
    Info: Processing ended: Mon Mar 24 13:20:42 2014
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/singularity/GIT/2D-Mapping-VHDL/Stepper/output_files/Stepper.fit.smsg.


