<?xml version="1.0" encoding="utf-8"?>
<search> 
  
  
    
    <entry>
      <title>组合逻辑</title>
      <link href="/2023/10/08/zu-he-luo-ji/"/>
      <url>/2023/10/08/zu-he-luo-ji/</url>
      
        <content type="html"><![CDATA[<h1 id="组合逻辑"><a href="#组合逻辑" class="headerlink" title="组合逻辑"></a>组合逻辑</h1><hr><h2 id="1-概述"><a href="#1-概述" class="headerlink" title="1.概述"></a>1.概述</h2><h3 id="组合逻辑电路特点"><a href="#组合逻辑电路特点" class="headerlink" title="组合逻辑电路特点"></a><em>组合逻辑电路特点</em></h3><ul><li>无记忆，由逻辑门电路组成</li><li>没有反馈电路和存储电路（触发器、RAM等）</li><li>当时的输出仅由当时的输入决定（速度快）</li></ul><h3 id="组合逻辑电路分析方法"><a href="#组合逻辑电路分析方法" class="headerlink" title="组合逻辑电路分析方法"></a><em>组合逻辑电路分析方法</em></h3><ul><li>根据所给的电路图分析，<strong>从后往前</strong>推出<em><strong>逻辑表达式F</strong></em></li><li>根据电路图逐个枚举写出<em><strong>真值表</strong></em>（若表达式F为最小项标准也可直接写出）</li><li>观察真值表中F取值为“1”的情况对<em><strong>电路功能进行描述</strong></em>（如果表达式为最小项标准也可以由此观察得到结论）</li></ul><p>注意：常见的逻辑电路有：<u>三变量奇校验、二进制码转格雷码、异或实现……</u></p><h3 id="组合逻辑电路设计方法"><a href="#组合逻辑电路设计方法" class="headerlink" title="组合逻辑电路设计方法"></a><em>组合逻辑电路设计方法</em></h3><ul><li>将题目描述的功能要求进行<strong>逻辑抽象</strong>：确定输入输出变量的含义，再通过枚举写出<em><strong>真值表</strong></em>（注意可能有在该题意境下<del>无意义</del>的情况）</li><li>由真值表中“1”的情况写出<em><strong>逻辑表达式</strong></em>，再对其进行化简（代数法、卡诺图法、观察法：<u>如某个变量一旦取1则F比取1，则可以把这个变量单列出来</u>）</li><li>根据逻辑表达式F画出<em><strong>电路图</strong></em></li></ul><hr><h2 id="2-运算电路"><a href="#2-运算电路" class="headerlink" title="2.运算电路"></a>2.运算电路</h2><h3 id="加法器"><a href="#加法器" class="headerlink" title="加法器"></a><em>加法器</em></h3><h4 id="①半加器"><a href="#①半加器" class="headerlink" title="①半加器"></a>①半加器</h4><ul><li>特点描述：不考虑低位进位，考虑高位进位</li><li>输入：两个一位二进制数：A和B</li><li>输出：原位和→S&#x3D;A⊕B，进位数→C&#x3D;A*B</li></ul><h4 id="②全加器"><a href="#②全加器" class="headerlink" title="②全加器"></a>②全加器</h4><ul><li>特定描述：考虑低位进位和高位进位</li><li>输入：三个→A,B以及来自低位的进位C’</li><li>输出：原位和→S&#x3D;A⊕B⊕C，进位数→C&#x3D;A<em>B+C’</em>(A⊕B)</li></ul><h4 id="③多位加法器"><a href="#③多位加法器" class="headerlink" title="③多位加法器"></a>③多位加法器</h4><h5 id="串行进位："><a href="#串行进位：" class="headerlink" title="串行进位："></a>串行进位：</h5><ul><li>对于每一级的C，都要先求出上一级的进位C’</li><li>延时长</li></ul><h5 id="并行进位："><a href="#并行进位：" class="headerlink" title="并行进位："></a>并行进位：</h5><ul><li>用初始所给的各级A、B与C₀来直接求每一级的C（不必求上一级的C’，同时产生进位）</li><li>时间短，但是实现复杂</li></ul><h3 id="数值比较器"><a href="#数值比较器" class="headerlink" title="数值比较器"></a><em>数值比较器</em></h3><h4 id="①1位比较器"><a href="#①1位比较器" class="headerlink" title="①1位比较器"></a>①1位比较器</h4><ul><li>F<sub>A&gt;B</sub> &#x3D; A$\overline{\text{B}}$ ;</li><li>F<sub>A&lt;B</sub> &#x3D;  B$\overline{\text{A}}$ ; </li><li>F<sub>A&#x3D;B</sub> &#x3D; AB+$\overline{\text{A}}$$\overline{\text{B}}$</li></ul><h4 id="②4位比较器（7485芯片）"><a href="#②4位比较器（7485芯片）" class="headerlink" title="②4位比较器（7485芯片）"></a>②4位比较器（7485芯片）</h4><ul><li>短路比较：从高位开始比较，如出现不等情况则停止比较，若4位数全部相等，则根据I的初始输入情况（上一级四位数的比较情况）来判断本级四位数的大小情况</li><li>多片拓展时，最终的比较结果要转化成I来输入到下一级四位数的比较运算中</li></ul><h3 id="ALU"><a href="#ALU" class="headerlink" title="ALU"></a><em>ALU</em></h3><ul><li>逻辑功能：与、或</li><li>算术功能：加法→Bnegate&#x3D;0、减法→Bnegate&#x3D;1(Bnegate&#x3D;Binvert*CarryIn)</li><li>比较功能：Less&#x3D;标志位的Set→结果最高位的值</li><li>输出的标志位：ZF→零标志，取最终结果的反$\overline{\text{sum}}$；SF→符号标志，取sum的符号位（也可由此实现比较功能）；CF→进&#x2F;借位标志，取最高位的cout⊕最低位的cin(用于判断无符号数的加减法的溢出)；OF→溢出标志，取cin<sub>n-1</sub>⊕cout<sub>n-1</sub></li></ul><hr><h2 id="3-编码器"><a href="#3-编码器" class="headerlink" title="3.编码器"></a>3.编码器</h2><ul><li>将数字信号转换为二进制编码</li><li>常见的编码器只允许一个输入信号有效，否则会发生混乱</li></ul><h3 id="①8-3线编码器"><a href="#①8-3线编码器" class="headerlink" title="①8-3线编码器"></a>①<em>8-3线编码器</em></h3><ul><li>8个输入信号（只有一个是高电平→有效）</li><li>3位输出编码：C、B、A</li><li>CBA这个三位二进制数对应信号Y<sub>0</sub>~Y<sub>7</sub></li><li>可由真值表对应分别求出C、B、A的逻辑表达式，并由此画出电路图</li></ul><h3 id="②8421BCD码编码器"><a href="#②8421BCD码编码器" class="headerlink" title="②8421BCD码编码器"></a>②<em>8421BCD码编码器</em></h3><ul><li>10个输入信号（有效数同上）</li><li>4位输出编码：D、C、B、A</li><li>DCBA这个四位二进制数对应信号Y<sub>0</sub>~Y<sub>9</sub></li><li>电路图画法同上</li></ul><h3 id="③优先编码器"><a href="#③优先编码器" class="headerlink" title="③优先编码器"></a>③<em>优先编码器</em></h3><ul><li>多个有优先级别顺序的输入信号（断路编码：从优先级高的有效信号开始编码，编码成功后立即停止→可以有多个有效信号）</li><li>多个输出信号（输出优先级最高的信号对应编码的反码）</li><li>电路图画法同上</li></ul><hr><h2 id="4-译码器"><a href="#4-译码器" class="headerlink" title="4.译码器"></a>4.译码器</h2><ul><li>将二进制代码转为数字信号或有意义的电路信号</li><li>常见的译码器只允许一个输出信号有效（对应编码器的输入信号有效唯一）</li><li>高电平（低电平）有效时，每个输出都是对应的输入变量的最小项（的反）</li></ul><h3 id="①3-8线译码器（74138）"><a href="#①3-8线译码器（74138）" class="headerlink" title="①3-8线译码器（74138）"></a>①<em>3-8线译码器（74138）</em></h3><ul><li>3位输入编码→8种输出组合</li><li>8个输出：Y<sub>7</sub>~Y<sub>0</sub>（最多只有一个输出有效）</li><li>电路图画法同上</li></ul><h3 id="②BCD译码器"><a href="#②BCD译码器" class="headerlink" title="②BCD译码器"></a>②<em>BCD译码器</em></h3><ul><li>原理基本同上（不过可能存在伪码）</li></ul><h3 id="③显示译码器"><a href="#③显示译码器" class="headerlink" title="③显示译码器"></a>③<em>显示译码器</em></h3><ul><li>将二进制编码转为电路信号从而驱动显示器显示出对应的数字</li><li>对于半导体7端数码管来说，使用共阴极（阳极）LED数码管，则显示译码器的输出为高电平（低电平）输出有效</li></ul><hr><h2 id="5-多路选择器"><a href="#5-多路选择器" class="headerlink" title="5.多路选择器"></a>5.多路选择器</h2><ul><li>在控制信号的作用下，从多路输入数据选择一种作为输出数据</li></ul><h3 id="8选1多路选择器（74151）"><a href="#8选1多路选择器（74151）" class="headerlink" title="8选1多路选择器（74151）"></a><em>8选1多路选择器（74151）</em></h3><ul><li>8选1数据选择器：D<sub>7</sub>~D<sub>0</sub>为数据输入端，A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>为选择控制端，通过这个三位的二进制数可以选择D<sub>7</sub> ~ D<sub>0</sub>中的一个数据</li><li>多功能运算电路：通过D<sub>7</sub>~D<sub>0</sub>取不同的值，可以从8个由A<sub>2</sub>A<sub>1</sub>A<sub>0</sub>组成的最小项选出若干个组合在一起作为输出</li></ul><hr><h2 id="6-竞争与冒险"><a href="#6-竞争与冒险" class="headerlink" title="6.竞争与冒险"></a>6.竞争与冒险</h2><h3 id="现象描述"><a href="#现象描述" class="headerlink" title="现象描述"></a><em>现象描述</em></h3><ul><li>竞争：某个输入变量通过不同途径传到输出端时，由于耗时不同，使得到达输出端的时间也不同，这种信号不同步的现象即为竞争</li><li>冒险：门电路因输入端的竞争而导致输出端产生不正常的尖峰干扰脉冲信号（毛刺）的现象</li><li>原因：门电路和导线传输的延时</li></ul><h3 id="竞争冒险的判断"><a href="#竞争冒险的判断" class="headerlink" title="竞争冒险的判断"></a><em>竞争冒险的判断</em></h3><ul><li>代数法：当其他变量取特定的值时，可以满足F &#x3D; A+$\overline{\text{A}}$（0冒险）或F &#x3D; A*$\overline{\text{A}}$（1冒险）</li><li>卡诺图法：在逻辑函数的卡诺图中，函数的每个与项对应卡诺图上的一个卡诺圈，若两个卡诺圈相切，则相切处存在冒险</li></ul><h3 id="竞争冒险的消除"><a href="#竞争冒险的消除" class="headerlink" title="竞争冒险的消除"></a><em>竞争冒险的消除</em></h3><ul><li>修改逻辑设计：消除互补变量；增加冗余项（通常为其他变量取特定情况的与项），函数功能不变，但冒险会消除</li><li>引入采样脉冲：在电路的输入端引入一个采样脉冲，采样脉冲的作用时间取在电路达到新的稳定状态之后，这样，逻辑电路的输出端不会出现毛刺</li><li>输出端并联电容：对于速度较慢的组合逻辑电路，由于冒险产生的尖峰脉冲一般情况下很窄，所以可以采用在电路输出端并联电容的方法消除尖峰脉冲</li></ul>]]></content>
      
      
      
    </entry>
    
    
  
  
</search>
