Fitter Route Stage Report for G3
Mon Jan 29 17:28:14 2024
Quartus Prime Version 22.4.0 Build 94 12/07/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Delay Chain Summary
  3. Routing Usage Summary
  4. Route Messages
  5. Global Router Congestion Hotspot Summary
  6. Global Router Wire Utilization Map
  7. Peak Wire Demand Summary
  8. Peak Wire Demand Details
  9. Peak Total Grid Crossings



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                                                          ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; Name                        ; Pin Type ; Input Delay Chain 0 ; Output Delay Chain ; OE Delay Chain ; IO_12_LANE Input Data Delay Chain ; IO_12_LANE Input Strobe Delay Chain ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+
; refclk_bti                  ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_led_pio[0]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; fpga_led_pio[1]             ; Output   ; --                  ; 0                  ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_ck[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ck_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[0]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[1]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[2]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[3]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[4]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[5]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[6]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[7]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[8]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[9]       ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[10]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[11]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[12]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[13]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[14]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[15]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_a[16]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_act_n[0]   ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_ba[1]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_bg[0]      ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cke[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_cs_n[0]    ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_odt[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_reset_n[0] ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_par[0]     ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_jtag_tdo                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_CCLK              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_STP                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CLK            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TX_CTL            ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD0              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD1              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD2              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_TXD3              ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDC               ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; hps_uart0_TX                ; Output   ; --                  ; 0                  ; 0              ; --                                ; --                                  ;
; emif_hps_mem_mem_dbi_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dbi_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[0]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[1]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[2]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[3]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[4]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[5]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[6]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[7]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[8]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[9]      ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[10]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[11]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[12]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[13]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[14]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[15]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[16]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[17]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[18]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[19]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[20]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[21]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[22]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[23]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[24]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[25]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[26]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[27]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[28]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[29]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[30]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[31]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[32]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[33]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[34]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[35]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[36]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[37]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[38]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[39]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[40]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[41]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[42]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[43]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[44]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[45]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[46]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[47]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[48]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[49]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[50]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[51]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[52]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[53]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[54]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[55]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[56]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[57]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[58]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[59]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[60]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[61]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[62]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[63]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[64]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[65]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[66]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[67]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[68]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[69]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[70]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dq[71]     ; Bidir    ; 0                   ; 0                  ; 0              ; 125                               ; --                                  ;
; emif_hps_mem_mem_dqs[0]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[1]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[2]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[3]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[4]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[5]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[6]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[7]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs[8]     ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[0]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[1]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[2]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[3]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[4]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[5]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[6]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[7]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; emif_hps_mem_mem_dqs_n[8]   ; Bidir    ; 0                   ; 0                  ; 0              ; 0                                 ; 0                                   ;
; hps_sdmmc_CMD               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D0                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D1                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D2                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_sdmmc_D3                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA0              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA1              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA2              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA3              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA4              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA5              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA6              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_usb0_DATA7              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_MDIO              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SDA                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_i2c1_SCL                ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io0               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io1               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io4               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io5               ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io19              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io20              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_gpio1_io21              ; Bidir    ; 0                   ; 0                  ; 0              ; --                                ; --                                  ;
; hps_emac0_RX_CTL            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RX_CLK            ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD0              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD1              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD2              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_emac0_RXD3              ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_CLK                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_DIR                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_usb0_NXT                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_uart0_RX                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tck                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tms                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_jtag_tdi                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; hps_ref_clk                 ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_clk_100                ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_oct_oct_rzqin      ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_mem_mem_alert_n[0] ; Input    ; 0                   ; --                 ; --             ; 125                               ; --                                  ;
; emif_hps_pll_ref_clk        ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; fpga_reset_n[0]             ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; emif_hps_pll_ref_clk(n)     ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
; refclk_bti(n)               ; Input    ; 0                   ; --                 ; --             ; --                                ; --                                  ;
+-----------------------------+----------+---------------------+--------------------+----------------+-----------------------------------+-------------------------------------+


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------+------------------------------+
; Routing Resource Type       ; Usage                        ;
+-----------------------------+------------------------------+
; Block Input Mux Wrapbacks   ; 6 / 516,600 ( < 1 % )        ;
; Block Input Muxes           ; 20,869 / 5,658,000 ( < 1 % ) ;
; Block interconnects         ; 16,409 / 6,625,600 ( < 1 % ) ;
; C1 interconnects            ; 6,614 / 2,769,200 ( < 1 % )  ;
; C4 interconnects            ; 3,080 / 2,640,400 ( < 1 % )  ;
; C8 interconnects            ; 0 / 264,040 ( 0 % )          ;
; DCM_muxes                   ; 1 / 824 ( < 1 % )            ;
; DELAY_CHAINs                ; 0 / 17,290 ( 0 % )           ;
; Direct links                ; 3,722 / 6,625,600 ( < 1 % )  ;
; HIO Buffers                 ; 0 / 45,920 ( 0 % )           ;
; Programmable Invert Buffers ; 0 / 480 ( 0 % )              ;
; Programmable Invert Inputs  ; 853 / 513,810 ( < 1 % )      ;
; Programmable Inverts        ; 853 / 513,810 ( < 1 % )      ;
; R0 interconnects            ; 8,363 / 4,620,700 ( < 1 % )  ;
; R1 interconnects            ; 5,144 / 2,640,400 ( < 1 % )  ;
; R12 interconnects           ; 0 / 396,060 ( 0 % )          ;
; R2 interconnects            ; 1,887 / 1,324,300 ( < 1 % )  ;
; R4 interconnects            ; 1,166 / 1,332,500 ( < 1 % )  ;
; R6 interconnects            ; 2,128 / 1,336,600 ( < 1 % )  ;
; Redundancy Muxes            ; 0 / 90,920 ( 0 % )           ;
; Row Clock Tap-Offs          ; 536 / 396,060 ( < 1 % )      ;
; Switchbox_clock_muxes       ; 78 / 13,440 ( < 1 % )        ;
; VIO Buffers                 ; 217 / 19,200 ( 1 % )         ;
; Vertical_seam_tap_muxes     ; 61 / 6,720 ( < 1 % )         ;
+-----------------------------+------------------------------+


+----------------+
; Route Messages ;
+----------------+
Info (20030): Parallel compilation is enabled and will use 24 of the 48 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 22.4.0 Build 94 12/07/2022 SC Pro Edition
    Info: Processing started: Mon Jan 29 17:02:05 2024
    Info: System process ID: 80859
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off G3 -c G3
Info: qfit2_default_script.tcl version: #1
Info: Project  = G3
Info: Revision = G3
Info (22300): Design uses Placement Effort Multiplier = 1.0.
Info (170193): Fitter routing operations beginning
Info (20215): Router estimated peak short interconnect demand : 8% of down directional wire in region X216_Y136 to X227_Y143
    Info (20265): Estimated peak short right directional wire demand : 0% in region X216_Y136 to X227_Y143
    Info (20265): Estimated peak short left directional wire demand : 0% in region X312_Y192 to X323_Y199
    Info (20265): Estimated peak short up directional wire demand : 0% in region X180_Y112 to X191_Y119
    Info (20265): Estimated peak short down directional wire demand : 8% in region X216_Y136 to X227_Y143
Info (20215): Router estimated peak long high speed interconnect demand : 56% of up directional wire in region X312_Y192 to X323_Y199
    Info (20265): Estimated peak long high speed right directional wire demand : 24% in region X300_Y200 to X311_Y207
    Info (20265): Estimated peak long high speed left directional wire demand : 46% in region X312_Y200 to X323_Y207
    Info (20265): Estimated peak long high speed up directional wire demand : 56% in region X312_Y192 to X323_Y199
    Info (20265): Estimated peak long high speed down directional wire demand : 49% in region X216_Y144 to X227_Y151
    Info (20315): Note that the router may use short wires to implement long connections at higher delay
Info (170239): Router is attempting to preserve 0.03 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info (11888): Total time spent on timing analysis during Routing is 1.72 seconds.
Info: Constraints on the CDC paths between acquisition clock and communication clock are created in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0
Info: The clock period of 'altera_reserved_tck' used in the Signal Tap instance, auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0 is not defined, setting max delay to 30ns (default 33MHz tck)
Info: Adding default timing constraints to JTAG signals.  This will help to achieve basic functionality since no such constraints were provided by the user.
Info (16607): Fitter routing operations ending: elapsed time is 00:06:09


--------------------------------------------
; Global Router Congestion Hotspot Summary ;
--------------------------------------------
No congestion hotspots found where global router short wire usage exceeded 100%.
If the design is hard to route, use other techniques to analyze congestion. Refer to the Estimated Delay Added for Hold Timing section in the Fitter report and routing utilization in the Chip Planner.


--------------------------------------
; Global Router Wire Utilization Map ;
--------------------------------------
This report is unavailable in plain text report export.


+-------------------------------------------------------------------------------+
; Peak Wire Demand Summary                                                      ;
+-----------------+-----------+-----------------------------------+-------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ;
+-----------------+-----------+-----------------------------------+-------------+
; short           ; right     ; [(216, 136), (227, 143)]          ; 0.208 %     ;
; short           ; left      ; [(312, 192), (323, 199)]          ; 0.179 %     ;
; short           ; up        ; [(180, 112), (191, 119)]          ; 0.417 %     ;
; short           ; down      ; [(216, 136), (227, 143)]          ; 8.472 %     ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 24.662 %    ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 46.875 %    ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 56.548 %    ;
; long high speed ; down      ; [(216, 144), (227, 151)]          ; 49.405 %    ;
+-----------------+-----------+-----------------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Wire Demand Details                                                                                                                                                                                                                                                                           ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Wire            ; Direction ; Grid [(Xmin, Ymin), (Xmax, Ymax)] ; Peak Demand ; Net Names                                                                                                                                                                                                          ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; short           ; right     ; [(216, 136), (227, 143)]          ; 0.208 %     ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[10]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[22]                                                                                                                                                         ;
; short           ; right     ; [(216, 136), (227, 143)]          ; 0.208 %     ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[10]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[22]                                                                                                                                                         ;
; short           ; left      ; [(312, 192), (323, 199)]          ; 0.179 %     ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                        ;
; short           ; left      ; [(312, 192), (323, 199)]          ; 0.179 %     ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]                                                                                        ;
; short           ; up        ; [(180, 112), (191, 119)]          ; 0.417 %     ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[7]  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[9]  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[11] ;
; short           ; up        ; [(180, 112), (191, 119)]          ; 0.417 %     ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[7]  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[9]  ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|storage_qualifier_buffer_manager.next_address[11] ;
; short           ; down      ; [(216, 136), (227, 143)]          ; 8.472 %     ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[16]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[22]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[27]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[28]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[29]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[4]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[7]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[10]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][40]                                               ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[100]                                                                                                     ;
; short           ; down      ; [(216, 136), (227, 143)]          ; 8.472 %     ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[29]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][6]                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[57]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[55]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][2]                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[51]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[28]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|acq_data_in_pipe_reg[0][8]                                                ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[52]                                                                                                      ;
;     --          ;           ;                                   ;             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|acq_data_in_reg[109]                                                                                                     ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 24.662 %    ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_demux|src1_valid~1                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_mux_001|Select_28~1                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|rsp_demux_002|src1_valid~1                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|saved_grant[0]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_002|saved_grant[1]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|use_reg                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~69                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~1                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~34                                                                                                                             ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_rsp_width_adapter|out_data_field[0]~68                                                                                                                             ;
; long high speed ; right     ; [(300, 200), (311, 207)]          ; 24.662 %    ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|Mux_24~3xsyn                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|i261~2                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|i261~2                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|araddr_q0[4]                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|Select_53~1                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|Mux_24~2                                                                                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|Select_0~1                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|base_address[0]~5                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|add_4~11                                                                                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|align_address_to_size|Mux_37~0xsyn                                                                                                                      ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 46.875 %    ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|sop_enable                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|mem_used[0]                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|mem_used[0]                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_translator|read_latency_shift_reg[0]                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[2]                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awburst_q0[0]                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|Select_44~1                                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|agilex_hps_h2f_axi_master_agent|awsize_q0[0]                                                                                                                                            ;
; long high speed ; left      ; [(312, 200), (323, 207)]          ; 46.875 %    ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|internal_out_payload[0]~1                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[127]                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[4]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[9]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[6]                                                                                        ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[11]                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[10]                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[15]                                                                                       ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 56.548 %    ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[0]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[0]                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux_001|saved_grant[1]                                                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                                                                                                  ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|mem_used[0]                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_translator|read_latency_shift_reg[0]                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_translator|read_latency_shift_reg[0]                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[0]~1                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|int_output_sel[1]~3                                                                                                                              ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|mem_used[1]                                                                                                                                       ;
; long high speed ; up        ; [(312, 192), (323, 199)]          ; 56.548 %    ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                               ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|uncompressor|source_addr[2]~1                                                                                                                                ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_rsp_width_adapter|LessThan_45~0                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|i735~0                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|internal_out_payload[0]~1                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_cmd_width_adapter|i645~0                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent_rdata_fifo|internal_out_payload[0]~0                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|ram_controller_1_csr_agent_rdata_fifo|internal_out_payload[0]~1                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_cmd_width_adapter|i727~0                                                                                                                                           ;
;     --          ;           ;                                   ;             ; soc_inst|mm_interconnect_1|prbs_generator_1_csr_agent|uncompressor|source_addr[2]~0                                                                                                                                ;
; long high speed ; down      ; [(216, 144), (227, 151)]          ; 49.405 %    ;    High Routing Fan-Out                                                                                                                                                                                            ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|master_to_st_fifo|auto_generated|dpfifo|rtl~13                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|i536                                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|write                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_enable_d1                                                                                                                                                      ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[15]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[0]                                                                                                                                                          ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[10]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[11]                                                                                                                                                         ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_d1[9]                                                                                                                                                          ;
; long high speed ; down      ; [(216, 144), (227, 151)]          ; 49.405 %    ;    Long Distance                                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|pio_0|pio_0|data_out[0]                                                                                                                                                                                   ;
;     --          ;           ;                                   ;             ; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_enable~0                                                                                                                                                       ;
;     --          ;           ;                                   ;             ; soc_inst|rst_controller|r_sync_rst                                                                                                                                                                                 ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[17]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[11]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[8]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[6]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[5]                                                                                                                                                     ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|transfer_address[20]                                                                                                                                                    ;
;     --          ;           ;                                   ;             ; soc_inst|pattern_writer_1|pattern_writer_1|write                                                                                                                                                                   ;
+-----------------+-----------+-----------------------------------+-------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Peak Total Grid Crossings                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; Net Name                                                                                                                                                                                                                ; Total Grid Crossings ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                                                                                         ; 23                   ;
; soc_inst|pio_0|pio_0|data_out[0]                                                                                                                                                                                        ; 22                   ;
; soc_inst|rst_controller|r_sync_rst                                                                                                                                                                                      ; 21                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                     ; 20                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|reset_all_sync|sld_reset_synchronizer_int_chain_out                   ; 18                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                          ; 17                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][4]                                                                                                                           ; 17                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|acq_buf_read_reset~0 ; 16                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                  ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[31]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[27]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[28]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[26]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[2]                                                                                                                                                                  ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[1]                                                                                                                                                                  ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline_enable~0                                                                                                                                                            ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[30]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[16]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[19]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[14]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[17]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[18]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[29]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[20]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[6]                                                                                                                                                                  ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[7]                                                                                                                                                                  ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[13]                                                                                                                                                                 ; 15                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|start                                                                                                                                                                        ; 14                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                     ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[15]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[3]                                                                                                                                                                  ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[5]                                                                                                                                                                  ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[0]                                                                                                                                                                  ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[4]                                                                                                                                                                  ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[11]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[12]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[22]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[24]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[23]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[9]                                                                                                                                                                  ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[21]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[25]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[10]                                                                                                                                                                 ; 14                   ;
; soc_inst|prbs_generator_1|prbs_generator_1|pipeline[8]                                                                                                                                                                  ; 14                   ;
; soc_inst|pio_0|pio_0|data_out[1]                                                                                                                                                                                        ; 14                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo_mux_out~3                                                                                                                           ; 13                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|stp_non_zero_depth_offload_gen.stp_offload_buff_mgr_inst|acq_buf_read_reset~1 ; 12                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i479~0                                                                                                                                  ; 12                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|ela_control|storage_on_enable_bit.trigger_condition_deserialize|dffs[0]        ; 11                   ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                     ; 11                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+


