
📖[令和06年 イメージ＆クレバー方式でよくわかる かやのき先生の基本情報技術者教室](https://gihyo.jp/book/2023/978-4-297-13827-1)

12/22は休み。

#### CPUの高速化技術

- 逐次制御方式  
  命令1～6を、1命令ずつ順番に実行する方式。制御装置や演算装置が動作しない時間が生じてしまって処理効率がわるい。
- パイプライン方式  
  複数の命令を1ステージずつずらしながら並行処理することで高速化を図る。  
  分岐命令が現れると先読みしていた命令を破棄して新たに分岐先の命令を実行しなくてはならなくなる。
  - パイプラインハザード  
    処理の順序が乱れること
  - 分岐予測  
    実行される確率の高いほうを予測する
  - 投機実行  
    予測した分岐先の命令を開始して結果を保持し、分岐先が正しければその結果を利用する
- スーパーパイプライン方式  
  パイプライン方式をさらに細分化することで、高速化を図る
- スーパースカラ方式  
  複数のパイプラインを使用して、同時に複数の命令を実行することで高速化を図る

- マルチコアプロセッサ  
  一つのCPU内に複数のコア（演算カイロの中核部分）を備えたもの。
  シングルコアと比べて、消費電力を抑えながら処理速度の高速化を図れる
- GPU  
  行列演算を用いて3Dの画像処理を高速に実行できる画像処理装置。

#### 半導体メモリ

- RAM  
  読み書きできるメモリ。電源を切ると記憶していた内容が消えてしまう（揮発性）
  - DRAM  
    主記憶に用いられる。  
    コンデンサに電荷を備えた状態か否かによって1ビットを表現する。構造が簡単で高集積化に適しているので、ARAMに比べて大容量で安価。
    コンデンサは放置しておくと自然放電してしまうので、一定時間ごとに記憶内容を維持するリフレッシュ動作が必
  - SRAM  
    キャッシュメモリなどに用いられる。  
    フリップフロップ回路で構成され高速だが、構造が複雑で集積度を高めにくいので、DRAMに比べて小容量で高価。
    電源が供給されている限り記憶内容を保持し続けるので、リフレッシュ動作が不要。
    - フリップフロップ回路  
      二つの安定した状態を持ち、1ビットの情報を記録する回路。
- ROM  
  読み出し専用のメモリ。電源を切っても記憶していた内容が消えない（不揮発性）
  - PROM  
    読み出しだけでなく、利用者が書き込める。
- キャッシュメモリ  
  高速なCPUと低速な主記憶の速度差を吸収して、高速化を図るためのメモリ  
  主記憶のアクセス速度はCPUと比べて低速なので、主記憶から読み出したデータをキャッシュメモリに保持して、CPUが後で同じデータを読み出すときは、高速なキャッシュメモリから読み出すことで、実行アクセス時間の短縮を図る。
  - 1次キャッシュ、2次キャッシュ  
    主記憶のアクセス時間とCPUの処理時間の差が大きい場合は、1次キャッシュ、2次キャッシュと多レベルのキャッシュ構成にするとより効果が上がる。
  - 実行アクセス時間  
    `キャッシュメモリのアクセス時間 × ヒット率 + 主記憶のアクセス時間 × NFP`
    - ヒット率  
      キャッシュメモリにデータが存在する確率
    - NFP  
      主記憶に存在する確率
  - ライトスルー方式  
    キャッシュメモリと主記憶の両方を書き込む。常にキャッシュメモリと主記憶の内容が一致するので一貫性が保たれるが、主記憶へのアクセスが頻繁に発生するため低速になる。
  - ライトバック方式  
    キャッシュメモリだけ書き込み、主記憶にはデータがキャッシュメモリから追い出されるときに書き込む。キャッシュメモリと主記憶の内容が一致しないので、一貫性を保つための制御が複雑になるが、主記憶へのアクセスが減るため高速になる。
- メモリインタリーブ  
  主記憶を複数の区画に分けて、連続するアドレスの内容を並列アクセスることでアクセスの高速化を図る。
  - ECCメモリ  
    エラー訂正機能を持ったメモリ
    - ハミング符号  
      情報ビットに冗長ビットを付加することで、2ビットの誤りを検出し、1ビットの誤りを訂正できる誤り訂正符号
