module dff_test;
reg clk, din, n_rst;
wire Q;
dff df1(Q, clk, n_rst, din);
initial
	clk= 1'b0;
	always
		#10 clk = ~clk;
	initial
		begin
			din = 1'b0;
			n_rst = 1'b1;
			#20 n_rst = 1'b0;
			#10 din = 1'b1;
			#20 n_rst = 1'b1;
			#18 din = 1'b0;
			#1 din = 1'b1;
			#20 din = 1'b0;
			#10;
		end
			intial
			#100 $finish;
endmodule