标题title
自刷新周期测试方法及装置
摘要abst
本公开是关于一种自刷新周期测试方法和装置，涉及集成电路技术领域。该自刷新周期测试方法包括：执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间；发送自刷新进入指令，以控制所述存储器进入自刷新操作；在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作；检测所述存储器当前的所述数据保持能力；获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。本公开通过数据保持能力的不一致性，可准确测得自刷新周期，以便于进行自刷新功能验证以及不同的产品的分析。
权利要求书clms
1.一种自刷新周期测试方法，用于存储器，其特征在于，所述方法包括：执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间；发送自刷新进入指令，以控制所述存储器进入自刷新操作；在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作；检测所述存储器当前的所述数据保持能力；获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。2.根据权利要求1所述的自刷新周期测试方法，其特征在于，所述检测所述存储器当前的所述数据保持能力的步骤，包括：执行数据读取步骤，所述数据读取步骤包括确定预设等待时间；在所述存储器执行所述预设刷新时间的自刷新后，等待所述预设等待时间；在等待所述预设等待时间后，读取所述存储器的数据；如果读取到所述数据，则递增所述预设等待时间，并转至所述数据读取步骤；如果未读取到所述数据，则确定上一个所述预设等待时间为所述数据保持能力。3.根据权利要求1或2所述的自刷新周期测试方法，其特征在于，根据所述函数中最小的所述数据保持能力对应的所述预设刷新时间，确定所述存储器阵列中数据保持能力最差的行地址。4.根据权利要求3所述的自刷新周期测试方法，其特征在于，根据所述函数中最小的所述数据保持能力对应的所述预设刷新时间占有的所述自刷新周期的比例，确定所述数据保持能力最差的行地址。5.根据权利要求2所述的自刷新周期测试方法，其特征在于，递增所述预设等待时间的步径为1-30μs。6.根据权利要求1所述的自刷新周期测试方法，其特征在于，所述获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期的步骤，包括：获取所述数据保持能力随所述预设刷新时间变化的曲线；根据所述曲线确定所述函数的周期。7.根据权利要求6所述的自刷新周期测试方法，其特征在于，所述函数的周期等于所述存储器的自刷新周期。8.根据权利要求1所述的自刷新周期测试方法，其特征在于，所述自刷新进入指令还包括：在控制所述存储器进入所述自刷新操作之前，控制所述存储器先掉电，后上电，并重新写入数据。9.根据权利要求1所述的自刷新周期测试方法，其特征在于，所述存储器执行所述预设刷新时间的自刷新的步骤，包括：从所述存储器的存储单元中读出数据后，再重新写入所述数据至所述存储单元中。10.一种自刷新周期测试装置，用于存储器，其特征在于，包括：数据获取模块，用于执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间，发送自刷新进入指令，以控制所述存储器进入自刷新操作，在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作，检测所述存储器当前的所述数据保持能力；数据处理模块，用于获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期，通过所述函数的周期确定所述存储器的自刷新周期。
说明书desc
技术领域本公开涉及集成电路技术领域，具体而言，涉及一种自刷新周期测试方法及装置。背景技术动态随机存取存储器是计算机中常用的半导体存储器件，由许多阵列排布的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。由于在现实中晶体管会有漏电的现象，导致电容器上所存储的电荷数量并不足以正确的判别数据，而导致数据毁损。因此，需要不断对DRAM进行刷新操作，以保持数据不丢失。DRAM自刷新操作是自动按照顺序循环刷新整个阵列数据，以防止数据丢失。如果自刷新周期过高，芯片功耗会过大，如果自刷新周期过低，数据保持能力弱的存储单元会丢失数据。由于自刷新周期一般是DRAM厂商根据自身工艺水平自行定制的，客户无法直接获知自刷新周期。本发明旨在提供一种通过正常操作指令即可测得DRAM自刷新周期的方法。需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。发明内容本公开的目的在于提供一种自刷新周期测试方法及装置，以通过一种正常操作指令即可测得DRAM自刷新周期的方法。本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。根据本公开的第一方面，提供一种自刷新周期测试方法，用于存储器，所述方法包括：执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间；发送自刷新进入指令，以控制所述存储器进入自刷新操作；在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作；检测所述存储器当前的所述数据保持能力；获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。可选的，所述检测所述存储器当前的所述数据保持能力的步骤，包括：执行数据读取步骤，所述数据读取步骤包括确定预设等待时间；在所述存储器执行所述预设刷新时间的自刷新后，等待所述预设等待时间；在等待所述预设等待时间后，读取所述存储器的数据；如果读取到所述数据，则递增所述预设等待时间，并转至所述数据读取步骤；如果未读取到所述数据，则确定上一个所述预设等待时间为所述数据保持能力。可选的，根据所述函数中最小的所述数据保持能力对应的所述预设刷新时间，确定所述存储器阵列中数据保持能力最差的行地址。可选的，根据所述函数中最小的所述数据保持能力对应的所述预设刷新时间占有的所述自刷新周期的比例，确定所述数据保持能力最差的行地址。可选的，递增所述预设等待时间的步径为1-30μs。可选的，所述获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期的步骤，包括：获取所述数据保持能力随所述预设刷新时间变化的曲线；根据所述曲线确定所述函数的周期。可选的，所述函数的周期等于所述存储器的自刷新周期。可选的，所述自刷新进入指令还包括：在控制所述存储器进入所述自刷新操作之前，控制所述存储器先掉电，后上电，并重新写入数据。可选的，所述存储器执行所述预设刷新时间的自刷新的步骤，包括：从所述存储器的存储单元中读出数据后，再重新写入所述数据至所述存储单元中。根据本公开的第二方面，提供一种自刷新周期测试装置，用于存储器，包括：数据获取模块，用于执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间，发送自刷新进入指令，以控制所述存储器进入自刷新操作，在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作，检测所述存储器当前的所述数据保持能力；数据处理模块，用于获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期，通过所述函数的周期确定所述存储器的自刷新周期。本公开提供的技术方案可以包括以下有益效果：本公开的示例性实施例中的自刷新周期测试方法和装置，通过执行预设次数的数据保持能力获取步骤，以获取存储器当前的所述数据保持能力；再获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。一方面，通过检测存储器当前的数据保持能力，可以确定出在不刷新的情况下，存储器能够保留数据不丢失的最长时间；只要在该最长时间内执行刷新动作，就可以保证数据不丢失；由于数据保持能力与自刷新周期强相关，通过数据保持能力的不一致性，可准确测得自刷新周期，以便于进行自刷新功能验证以及不同的产品的分析。另一方面，上述数据保持能力是在自刷新预设刷新时间后获取的，在不同的预设刷新时间下，获得的数据保持能力是不同的，因此，数据保持能力与预设刷新时间相关，自然就与自刷新周期相关，通过简单的数据保持能力关于对应的所述预设刷新时间的函数的周期就可以确定出自刷新周期，检测过程简单，数据处理也比较容易；再一方面，本示例性实施方式提供的自刷新周期测试方法，不会存在传统的高温测量中周期相互交叠的情况，因此测量的准确度更高，适用于各种温度范围的测量。应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。附图说明此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：图1示意性示出了根据本公开的示例性实施方式的一种自刷新周期测试方法的流程图；图2示意性示出了根据本公开的示例性实施方式的数据保持能力的检测流程图；图3示意性示出了现有的电流测试方法获取的一种电流波形的实验结果示意图；图4示意性示出了根据本公开的示例性实施方式提供的自刷新周期测试方法获取的一种实验结果示意图；图5示意性示出了现有的电流测试自刷新周期的方法获取的另一种电流波形的实验结果示意图；图6示意性示出了根据本公开的示例性实施方式提供的自刷新周期测试方法获取的另一种实验结果示意图；图7示意性示出了根据本公开的示例性实施方式的自刷新周期测试装置的方框图。具体实施方式现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。在DRAM集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线读出放大器。然后在读取操作中，选择或者“列选择”读取放大器中的数据子集用于输出。DRAM的存储单元是“动态的”，从某种意义上是指存储的数据，在存储电容器典型地充电和放电的过程中，会在相对短暂的时间段后消失。因此，为了保持信息，必须刷新DRAM的存储单元的内容。存储电容器的充电或放电状态必须以重复的方式重新应用到单个存储器单元以对DRAM的存储单元进行刷新。DRAM制造商通常会指定一个刷新时间，用于保持DRAM的存储单元中的数据。刷新操作与读操作相似，但是没有数据被输出。在读取放大器读出存储单元中的数据之后，进行恢复操作，使数据重新被写入存储单元中。因此，数据被“刷新”。通过根据行地址启动字线，并且启动读取放大器，执行刷新操作。在DRAM芯片运行期间，当接收到自刷新进入指令时，芯片内部自动周期性执行刷新操作。在自动刷新期间，中断对发往芯片的其他命令的接收，并且执行刷新。在接收到自刷新退出指令后，芯片被允许接收和执行其他命令。在芯片的制造过程中，其自刷新周期是芯片设计人员设定的，是否与芯片自身的工艺水平相符，需要后期检测芯片的自刷新周期来验证，以指导之后的设计生产。为了提高自刷新周期测量的准确性，本示例性实施方式提供了一种自刷新周期的测试方法和装置，以通过正常操作指令来较准确和简便地测量DRAM自刷新周期，为DRAM芯片的自刷新周期设计提供参考。参照图1，示出了根据本公开的示例性实施方式的一种自刷新周期测试方法的流程图。参照图1，该用于存储器的自刷新周期测试方法可以包括以下步骤：步骤S110，执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间；发送自刷新进入指令，以控制所述存储器进入自刷新操作；在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作；检测所述存储器当前的所述数据保持能力。步骤S120，获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。根据本示例性实施方式中的自刷新周期测试方法，一方面，通过检测存储器当前的数据保持能力，可以确定出在不刷新的情况下，存储器能够保留数据不丢失的最长时间；只要在该最长时间内执行刷新动作，就可以保证数据不丢失；由于数据保持能力与自刷新周期强相关，通过数据保持能力的不一致性，可准确测得自刷新周期，以便于进行自刷新功能验证以及不同的DRAM产品的分析。另一方面，上述数据保持能力是在自刷新预设刷新时间后获取的，在不同的预设刷新时间下，获得的数据保持能力是不同的，因此，数据保持能力与预设刷新时间相关，自然就与自刷新周期相关，通过简单的数据保持能力关于对应的所述预设刷新时间的函数的周期就可以确定出自刷新周期，检测过程简单，数据处理也比较容易；再一方面，本示例性实施方式提供的自刷新周期测试方法，不会存在传统的高温测量中周期相互交叠的情况，因此测量的准确度更高，适用于各种温度范围的测量。下面，将对本示例性实施方式中的自刷新周期测试方法进行进一步的说明。在步骤S110中，执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间；发送自刷新进入指令，以控制所述存储器进入自刷新操作；在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作；检测所述存储器当前的所述数据保持能力。数据保持能力是DRAM存储器在不刷新的情况下，能够保留数据不丢失，抵抗漏电的最长时间。在实际应用中，常用的DRAM数据保持能力为64ms，代表在不刷新DRAM芯片的情况下，其所存储的所有数据能够被全部正确读出的有效时间是64ms，超过64ms可能有数据丢失的情况发生。在该64ms内，需要对存储器进行刷新，以确保数据不被丢失，因此，自刷新周期和DRAM的数据保持能力强相关。本示例性实施方式通过获取数据保持能力，可以提高自刷新周期获取的准确性。在DRAM的生产制造过程中，由于工艺制造精度限制，DRAM的每一位存储单元中的电容器抵抗漏电的能力有天然的不一致性：比如一个电容器的数据可以保持200ms，即该电容器的数据保持能力为200ms；旁边的另一个电容器的数据可以保持192ms，即该另一个电容器的数据保持能力为192ms。也就是说，DRAM中的多个存储单元的数据保持能力不可能完全一致；对于DRAM而言，每个存储单元的数据保持能力存在一定的不一致性，所带来的结果是，数据保持能力也会随着刷新时间的不同而成周期变化。下面通过数据保持能力的具体获取方法来说明数据保持能力的周期性：本示例性实施方式中，首先，在检测存储器的数据保持能力之前，对存储器要执行预设刷新时间X的刷新，即先确定预设刷新时间X，发送自刷新进入指令，以控制所述存储器进入自刷新操作；然后，在所述存储器执行所述预设刷新时间X的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作。通过上述的发送自刷新进入指令和发送自刷新退出指令即可完成一次自刷新操作。需要说明的是，DRAM自刷新操作是自动按照顺序，从DRAM阵列的第0行至第N行顺序循环执行的操作，具体包括从所述存储器的存储单元中读出数据后，再重新写入所述数据至所述存储单元中。由于整个自刷新操作的起始和结束都是通过发送相应的指令完成的，即通过发送自刷新进入指令可以进入自刷新操作，通过发送自刷新退出指令可以退出自刷新操作。其中，Self Refresh EntryCommand和Self Refresh Exit Command都是DRAM的标准指令。在本示例性实施方式中，通过发送Self Refresh Entry Command和Self RefreshExit Command可以控制存储器自刷新的时间，即根据确定的预设刷新时间X，通过发送SelfRefresh Entry Command和Self Refresh Exit Command来实现预设刷新时间X的刷新，不一定要刷新完整个阵列数据。在本示例性实施方式中，Self Refresh Entry Command还包括在控制所述存储器进入所述自刷新操作之前，控制所述存储器先掉电，后上电，并重新写入数据，也就是说，每一次自刷新操作都是一次全新的操作，并非是在上一次自刷新操作的基础上进行的。其中，预设刷新时间X的大小可以根据实际需要来确定，例如，预设刷新时间X可以0μs，20μs，40μs，60μs等间隔20μs的多个刷新时间。本示例性实施方式对于具体的预设刷新时间X不做特殊限定。其次，在每一个预设刷新时间X内的自刷新操作结束后，对存储器当前的数据保持能力进行检测。在本示例性实施方式中，检测所述存储器当前的所述数据保持能力的步骤包括：对所述存储器执行数据读取步骤，所述数据读取步骤包括确定预设等待时间Y；在所述存储器执行所述预设刷新时间X的自刷新后，等待所述预设等待时间Y；在等待所述预设等待时间Y后，读取所述存储器的数据；如果读取到所述数据，则递增所述预设等待时间Y，并转至所述数据读取步骤，继续对存储器执行数据读取操作。如果等待递增后的所述预设等待时间Y后，仍然可以读取到存储器的数据，则继续递增所述预设等待时间Y，如此循环直至无法读取得到数据为止。如果未读取到所述数据，则确定上一个所述预设等待时间Y为所述数据保持能力，此处的上一个所述预设等待时间Y指的是上一步最大能够读取到数据的预设等待时间Y。需要说明的是，读取所述存储器的数据指的是读取整个阵列中的所有数据，只有所有的数据都可以读出时，才算所述数据可读取到。参照图2，示意性示出了本公开的示例性实施方式的数据保持能力的检测流程图。如图2所示，先对预设刷新时间X和预设等待时间Y进行初始化，令X＝0，Y＝0；初始化完成后，写入数据，例如，对存储器的整个阵列写入数据A；然后，发送自刷新进入指令；等待预设刷新时间X，在该时间内执行自刷新操作；接着，发送自刷新退出指令，退出自刷新操作；等待预设等待时间Y；在等待预设等待时间Y之后，读取数据A；如果读取到数据A，即读取成功，则递增所述预设等待时间Y，并转至写入数据A的步骤；如果未读取到数据A，即读取失败，则确定上一步最大能够读取到的所述预设等待时间Y为所述数据保持能力，并记录Y和相应的X，并递增预设刷新时间X，重新进入写入数据A的步骤，进行下一个预设刷新时间X的自刷新后的数据保持能力的获取。在本示例性实施方式中，执行预设次数的数据保持能力获取步骤的时候，可以在每次执行的时候，确定不同的预设刷新时间X，从而可以获得多对X和Y值，以便于后续对函数进行分析。其中，预设次数可以是500次、600次等，也就是说，相应的需要确定500个或600个X值，例如，以1ms为步径的情况下，X值可以在0-600ms之间取值。另外，Y值的范围可以围绕存储器实际的数据保持能力取值，从而可以以最快的速度获得准确的Y值。在步骤S120中，在执行完步骤S110后，可以获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期；通过所述函数的周期确定所述存储器的自刷新周期。在本示例性实施方式中，可以获得数据保持能力Y关于对应的所述预设刷新时间X的函数Y＝Ret，由于DRAM阵列每个行的数据保持能力Y天然的不一致性，函数Ret也会是一个周期函数，并且其周期即为自刷新进入指令刷完整个阵列一次的时间，即本示例性实施方式需要测量的自刷新周期。在实际操作中，获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期的步骤，还可以包括：获取所述数据保持能力随所述预设刷新时间变化的曲线；根据所述曲线确定所述函数的周期，所述曲线的周期即所述函数的周期，所述函数的周期即自刷新周期。因为自刷新操作是自动循环往复刷新整个阵列的每一行。比如：DRAM芯片有100行，自刷新周期为50μs；1)如果确定的预设刷新时间X为60μs，则在刷完整个阵列100行后，又重新从第一行开始刷到了20行左右，此时数据保持能力为Y1＝Ret。2)如果确定的预设刷新时间X为110μs，则在刷完整个阵列100行2次后，又重新从第一行开始刷到了20行左右，此时数据保持能力为Y2＝Ret。由于1)和2)两种情况下都是刷到了第20行，整个阵列的数据保持能力都应该取决于后80行中最弱的一行，因此Y1＝Y2。由上可知，函数Ret是一个周期函数，且其周期即为自刷新周期。获得函数Ret，即可以获得自刷新周期，相比于现有的通过测量自刷新过程中芯片的电源电流波形，来模拟自刷新相邻两行之间的周期，本示例性实施方式获得的自刷新周期的精度更高。参照图3，示意性示出了现有的电流测试方法获取的一种电流波形的实验结果示意图。如图3所示，由电流波形图获得的周期为35.341μs和35.227μs，两个周期之间具有一定的误差，且上述周期值是相邻两次内部刷新之间的刷新间隔，乘以总的内部刷新次数才能获得本示例性实施方式所要获得的自刷新周期，但DRAM全阵列总刷新次数只有芯片设计者知道。在不知道刷新完整个阵列所需的内部刷新次数时，传统的电流测试方法无法测试得到全阵列的自刷新周期。参照图4，示意性示出了本示例性实施方式提供的自刷新周期测试方法获取的一种实验结果示意图。如图4所示，横坐标为X，纵坐标为Y；可见函数Y＝Ret为一个周期函数，而且其周期290ms即为存储器的自刷新周期。上述的周期290ms为整个阵列的自刷新周期。图3和图4所示的是测量的同一种芯片IDD62的测量结果，已知该芯片刷新完整个阵列需要8192次内部刷新，则内部刷新间隔为290ms/8192＝34μs，与图3中的测量结果接近，从而验证了本示例性实施方式的自刷新周期测试方法的可行性。参照图5，示意性示出了现有的电流测试自刷新周期的方法获取的另一种电流波形的实验结果示意图。如图5所示，由电流波形图获得的周期为24.550μs和24.525μs，且上述周期值是相邻两行之间的刷新间隔，乘以总内部刷新次数才能获得本示例性实施方式所要获得的自刷新周期。参照图6，示意性示出了本示例性实施方式提供的自刷新周期测试方法获取的另一种实验结果示意图。如图6所示，横坐标为X，纵坐标为Y；可见函数Y＝Ret为一个周期函数，而且其周期195ms和199ms的平均值197ms即为存储器的自刷新周期。上述的周期197ms为整个阵列的自刷新周期。图5和图6所示的是测量的同一种芯片VDD2的测量结果，该芯片的内部刷新次数为8192，则内部刷新间隔为197ms/8192＝24.05μs，与图5中的测量结果接近，进一步验证了本示例性实施方式的自刷新周期测试方法的可行性。现有的电流测试自刷新周期的方法，当芯片所处的环境温度升高，芯片的自刷新速度较大的时候，会出现相邻电流周期互相交叠的情况，此时，采用电流测试自刷新周期的方法无法辨别周期。而本公开的示例性实施方式依据于DRAM阵列天然数据保持能力的差别特性，因此不会有交叠的情况发生，因此依然适用于高温情况下自刷新速度较大的情况，也就是说，本示例性实施方式提供的自刷新周期测试方法的温度适用范围更大。在实际操作中，递增所述预设等待时间Y的步径越小，测量的数据保持能力的精度越高，但同时测试的次数会增加，因此测试时间会越久。例如，假设自刷新进行预设刷新时间X后退出自刷新，此时DRAM阵列的数据保持能力为Y，假设DRAM阵列自刷新按照顺序刷完整个阵列的周期为P＝45μs。测试条件A：重复测试X＝0μs，20μs，40μs，60μs……后，相应的DRAM整个阵列的数据保持能力Y＝200ms，180ms，200ms，180ms……测量结果：Y＝Ret的周期为40μs，测试时间＝X方向6个点×Y方向4个点＝24U。测试条件B：重复测试X＝0μs，5μs，15μs，20μs...后的DRAM整个阵列的数据保持能力Y＝205ms，165ms，170ms，160ms……；测量结果：Y＝Ret的周期为45μs，测试时间＝X方向21个点×Y方向13个点＝273U。可见，测试条件B的结果比A更加精确，但X，Y方向步径均更小，因此耗时更久。在本示例性实施方式中，如图4所示，可以根据所述函数Y＝Ret中最小的所述数据保持能力对应的所述预设刷新时间240，确定所述存储器阵列中数据保持能力最差的行为240/290×65536＝54236。也就是在该芯片的阵列中，在总共的65536行中，第54236行的数据保持能力最差。也就是说，可以根据所述函数Y＝Ret中最小的所述数据保持能力对应的所述预设刷新时间240ms占有的所述自刷新周期290ms的比例240/290，确定所述数据保持能力最差的行54236。从图4中还可以看出，开始的前240ms，所述数据保持能力Y值明显小于240ms之后的数据保持能力，说明在最弱的一行进行了一次自刷新后，整个芯片的数据保持能力有了明显的提升，数据保持能力最差的行的数据保持能力恢复到了500ms以上，从而也说明了自刷新的重要性。这也从侧面说明了本公开实施例提供的自刷新周期测试方法的有效性。在实际应用中，确定出最弱的行，还可以据此对生成工艺进行修复调整，以为后期的生产指导提供依据。综上所述，执行预设次数的数据保持能力获取步骤，并得到数据保持能力关于对应的所述预设刷新时间的函数，根据所述函数不仅可以确定存储器的自刷新周期，还可以获得数据保持能力最差的行地址。通过简单的数据保持能力关于对应的所述预设刷新时间的函数就可以确定出自刷新周期，检测过程简单，数据处理也比较容易，由于上述函数也为周期函数，通过其周期即可确定出自刷新周期，从而提高了确定结果的精确性。而且不会存在传统的高温测量中周期相互交叠的情况，因此测量的准确度更高，适用于各种温度范围的测量。确定出的最弱的行，还可以用于后期的生产指导，据此对生成工艺进行修复调整，提高整个芯片的制程良率。需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。此外，在本示例实施例中，还提供了一种自刷新周期测试装置，用于存储器。参考图7，该自刷新周期测试装置700可以包括：数据获取模块710和数据处理模块720，其中：数据获取模块710，可以用于执行预设次数的数据保持能力获取步骤，所述数据保持能力获取步骤包括确定预设刷新时间，发送自刷新进入指令，以控制所述存储器进入自刷新操作，在所述存储器执行所述预设刷新时间的自刷新后，发送自刷新退出指令，以控制所述存储器退出自刷新操作，检测所述存储器当前的所述数据保持能力；数据处理模块720，可以用于获取所述数据保持能力关于对应的所述预设刷新时间的函数的周期，通过所述函数的周期确定所述存储器的自刷新周期。上述中各自刷新周期测试装置的虚拟模块的具体细节已经在对应的自刷新周期测试方法中进行了详细的描述，因此此处不再赘述。应当注意，尽管在上文详细描述中提及了自刷新周期测试装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限。
