//==================================================
// This file contains the Excluded objects
// Generated By User: winnimui
// Format Version: 2
// Date: Thu May 11 09:50:10 2023
// ExclMode: default
//==================================================
CHECKSUM: "2003292580 2936960279"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio
ANNOTATION: "default did not get selected"
Block 215 "3595142649" "DCIO_PWRSEQ0_otg_frame_start_pre_reg = 1'b1;"
CHECKSUM: "2003292580 3843881049"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio
ANNOTATION: " unused "
Toggle DC_IO_genlk_strength_sp "net DC_IO_genlk_strength_sp[3:0]"
Toggle 1to0 Q_DC_GPIO_DDCVGACLK_RECV "net Q_DC_GPIO_DDCVGACLK_RECV"
Toggle 0to1 Q_DC_GPIO_DDCVGACLK_RECV "net Q_DC_GPIO_DDCVGACLK_RECV"
Toggle 1to0 Q_DC_GPIO_DDCVGADATA_RECV "net Q_DC_GPIO_DDCVGADATA_RECV"
Toggle 0to1 Q_DC_GPIO_DDCVGADATA_RECV "net Q_DC_GPIO_DDCVGADATA_RECV"
Toggle 1to0 generica_sel [4] "net generica_sel[4:0]"
Toggle 0to1 generica_sel [4] "net generica_sel[4:0]"
ANNOTATION: " unused "
Toggle DC_IO_genlk_strength_sn "net DC_IO_genlk_strength_sn[3:0]"
Toggle 1to0 Q_AUX5_POL "net Q_AUX5_POL"
Toggle 0to1 Q_AUX5_POL "net Q_AUX5_POL"
Toggle 1to0 Q_ALLOW_HW_DDC5_PD_EN "net Q_ALLOW_HW_DDC5_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC5_PD_EN "net Q_ALLOW_HW_DDC5_PD_EN"
Toggle DCIO_HPD_GPIO_spare "net DCIO_HPD_GPIO_spare[7:0]"
Toggle 1to0 DC_IO_hpd2_a0 "reg DC_IO_hpd2_a0"
Toggle 0to1 DC_IO_hpd2_a0 "reg DC_IO_hpd2_a0"
Toggle 1to0 DC_IO_hpd2_en "reg DC_IO_hpd2_en"
Toggle 0to1 DC_IO_hpd2_en "reg DC_IO_hpd2_en"
Toggle 1to0 DC_IO_hpd2_pullup_en "net DC_IO_hpd2_pullup_en"
Toggle 0to1 DC_IO_hpd2_pullup_en "net DC_IO_hpd2_pullup_en"
Toggle 1to0 DC_IO_hpd3_a0 "reg DC_IO_hpd3_a0"
Toggle 0to1 DC_IO_hpd3_a0 "reg DC_IO_hpd3_a0"
Toggle 1to0 DC_IO_hpd3_en "reg DC_IO_hpd3_en"
Toggle 0to1 DC_IO_hpd3_en "reg DC_IO_hpd3_en"
Toggle 1to0 DC_IO_hpd3_pullup_en "net DC_IO_hpd3_pullup_en"
Toggle 0to1 DC_IO_hpd3_pullup_en "net DC_IO_hpd3_pullup_en"
Toggle 1to0 DC_IO_hpd4_a0 "reg DC_IO_hpd4_a0"
Toggle 0to1 DC_IO_hpd4_a0 "reg DC_IO_hpd4_a0"
Toggle 1to0 DC_IO_hpd4_en "reg DC_IO_hpd4_en"
Toggle 0to1 DC_IO_hpd4_en "reg DC_IO_hpd4_en"
Toggle 1to0 DC_IO_hpd4_pullup_en "net DC_IO_hpd4_pullup_en"
Toggle 0to1 DC_IO_hpd4_pullup_en "net DC_IO_hpd4_pullup_en"
Toggle 1to0 DC_IO_generica_tx12_en "net DC_IO_generica_tx12_en"
Toggle 0to1 DC_IO_generica_tx12_en "net DC_IO_generica_tx12_en"
Toggle 1to0 DC_IO_genericb_tx12_en "net DC_IO_genericb_tx12_en"
Toggle 0to1 DC_IO_genericb_tx12_en "net DC_IO_genericb_tx12_en"
Toggle 1to0 DC_IO_genericc_tx12_en "net DC_IO_genericc_tx12_en"
Toggle 0to1 DC_IO_genericc_tx12_en "net DC_IO_genericc_tx12_en"
Toggle 1to0 DC_IO_genericd_tx12_en "net DC_IO_genericd_tx12_en"
Toggle 0to1 DC_IO_genericd_tx12_en "net DC_IO_genericd_tx12_en"
Toggle 1to0 DC_IO_generice_tx12_en "net DC_IO_generice_tx12_en"
Toggle 0to1 DC_IO_generice_tx12_en "net DC_IO_generice_tx12_en"
Toggle HPD_GPIO_DCIO_spare "net HPD_GPIO_DCIO_spare[7:0]"
Toggle 1to0 IO_DC_genericf_y "net IO_DC_genericf_y"
Toggle 0to1 IO_DC_genericf_y "net IO_DC_genericf_y"
Toggle 1to0 IO_DC_genericg_y "net IO_DC_genericg_y"
Toggle 0to1 IO_DC_genericg_y "net IO_DC_genericg_y"
Toggle 1to0 Q_DC_GPIO_HPD2_PD_DIS "net Q_DC_GPIO_HPD2_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD2_PD_DIS "net Q_DC_GPIO_HPD2_PD_DIS"
ANNOTATION: " no hpd pad "
Toggle Q_DC_GPIO_HPD2_RECV "net Q_DC_GPIO_HPD2_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD2_RXEN "net Q_DC_GPIO_HPD2_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD2_RXEN "net Q_DC_GPIO_HPD2_RXEN"
Toggle 1to0 Q_DC_GPIO_HPD2_TXIMPSEL "net Q_DC_GPIO_HPD2_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD2_TXIMPSEL "net Q_DC_GPIO_HPD2_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD3_PD_DIS "net Q_DC_GPIO_HPD3_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD3_PD_DIS "net Q_DC_GPIO_HPD3_PD_DIS"
ANNOTATION: " no hpd pad "
Toggle Q_DC_GPIO_HPD3_RECV "net Q_DC_GPIO_HPD3_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD3_RXEN "net Q_DC_GPIO_HPD3_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD3_RXEN "net Q_DC_GPIO_HPD3_RXEN"
Toggle 1to0 Q_DC_GPIO_HPD3_TXIMPSEL "net Q_DC_GPIO_HPD3_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD3_TXIMPSEL "net Q_DC_GPIO_HPD3_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD4_PD_DIS "net Q_DC_GPIO_HPD4_PD_DIS"
Toggle 0to1 Q_DC_GPIO_HPD4_PD_DIS "net Q_DC_GPIO_HPD4_PD_DIS"
ANNOTATION: " no hpd pad "
Toggle Q_DC_GPIO_HPD4_RECV "net Q_DC_GPIO_HPD4_RECV[1:0]"
Toggle 1to0 Q_DC_GPIO_HPD4_RXEN "net Q_DC_GPIO_HPD4_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD4_RXEN "net Q_DC_GPIO_HPD4_RXEN"
Toggle 1to0 Q_DC_GPIO_HPD4_TXIMPSEL "net Q_DC_GPIO_HPD4_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD4_TXIMPSEL "net Q_DC_GPIO_HPD4_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD5_RXEN "net Q_DC_GPIO_HPD5_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD5_RXEN "net Q_DC_GPIO_HPD5_RXEN"
Toggle 1to0 Q_DC_GPIO_HPD5_TXIMPSEL "net Q_DC_GPIO_HPD5_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD5_TXIMPSEL "net Q_DC_GPIO_HPD5_TXIMPSEL"
Toggle 1to0 hpd2_a "net hpd2_a"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd2_a "net hpd2_a"
Toggle 1to0 hpd2_en "net hpd2_en"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd2_en "net hpd2_en"
Toggle 1to0 hpd3_a "net hpd3_a"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd3_a "net hpd3_a"
Toggle 1to0 hpd3_en "net hpd3_en"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd3_en "net hpd3_en"
Toggle 1to0 hpd4_a "net hpd4_a"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd4_a "net hpd4_a"
Toggle 1to0 hpd4_en "net hpd4_en"
ANNOTATION: " no hpd pad "
Toggle 0to1 hpd4_en "net hpd4_en"
Toggle 1to0 Q_AUX_PAD5_MODE "net Q_AUX_PAD5_MODE"
Toggle 0to1 Q_AUX_PAD5_MODE "net Q_AUX_PAD5_MODE"
Toggle 1to0 Q_DCIO_DEBUG [1] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [1] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_ALLOW_HW_DDC6_PD_EN "net Q_ALLOW_HW_DDC6_PD_EN"
Toggle 0to1 Q_ALLOW_HW_DDC6_PD_EN "net Q_ALLOW_HW_DDC6_PD_EN"
Toggle 1to0 Q_AUX6_POL "net Q_AUX6_POL"
Toggle 0to1 Q_AUX6_POL "net Q_AUX6_POL"
Toggle 1to0 Q_AUX_PAD6_MODE "net Q_AUX_PAD6_MODE"
Toggle 0to1 Q_AUX_PAD6_MODE "net Q_AUX_PAD6_MODE"
Toggle 1to0 Q_AUX_PAD_WAKE "net Q_AUX_PAD_WAKE"
Toggle 0to1 Q_AUX_PAD_WAKE "net Q_AUX_PAD_WAKE"
Toggle 1to0 genericf_a "net genericf_a"
Toggle 0to1 genericf_a "net genericf_a"
Toggle 1to0 genericf_en "net genericf_en"
Toggle 0to1 genericf_en "net genericf_en"
Toggle 1to0 genericf_mask "net genericf_mask"
Toggle 0to1 genericf_mask "net genericf_mask"
Toggle 1to0 genericg_a "net genericg_a"
Toggle 0to1 genericg_a "net genericg_a"
Toggle 1to0 genericg_en "net genericg_en"
Toggle 0to1 genericg_en "net genericg_en"
Toggle 1to0 genericg_mask "net genericg_mask"
Toggle 0to1 genericg_mask "net genericg_mask"
Toggle 1to0 Q_DDC3_I2C_VPH_1V2_EN "net Q_DDC3_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC3_I2C_VPH_1V2_EN "net Q_DDC3_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC4_I2C_VPH_1V2_EN "net Q_DDC4_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC4_I2C_VPH_1V2_EN "net Q_DDC4_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC2_I2C_VPH_1V2_EN "net Q_DDC2_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC2_I2C_VPH_1V2_EN "net Q_DDC2_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DDC1_I2C_VPH_1V2_EN "net Q_DDC1_I2C_VPH_1V2_EN"
Toggle 0to1 Q_DDC1_I2C_VPH_1V2_EN "net Q_DDC1_I2C_VPH_1V2_EN"
Toggle 1to0 Q_DC_GPIO_HPD6_TXIMPSEL "net Q_DC_GPIO_HPD6_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_HPD6_TXIMPSEL "net Q_DC_GPIO_HPD6_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_HPD6_RXEN "net Q_DC_GPIO_HPD6_RXEN"
Toggle 0to1 Q_DC_GPIO_HPD6_RXEN "net Q_DC_GPIO_HPD6_RXEN"
Toggle 1to0 Q_DC_GPIO_GENERICF_PD_DIS "net Q_DC_GPIO_GENERICF_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICF_PD_DIS "net Q_DC_GPIO_GENERICF_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICF_RXEN "net Q_DC_GPIO_GENERICF_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICF_RXEN "net Q_DC_GPIO_GENERICF_RXEN"
Toggle 1to0 Q_DC_GPIO_GENERICF_S0 "net Q_DC_GPIO_GENERICF_S0"
Toggle 0to1 Q_DC_GPIO_GENERICF_S0 "net Q_DC_GPIO_GENERICF_S0"
Toggle 1to0 Q_DC_GPIO_GENERICF_S1 "net Q_DC_GPIO_GENERICF_S1"
Toggle 0to1 Q_DC_GPIO_GENERICF_S1 "net Q_DC_GPIO_GENERICF_S1"
Toggle 1to0 Q_DC_GPIO_GENERICF_TXIMPSEL "net Q_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 0to1 Q_DC_GPIO_GENERICF_TXIMPSEL "net Q_DC_GPIO_GENERICF_TXIMPSEL"
Toggle 1to0 Q_DC_GPIO_GENERICG_PD_DIS "net Q_DC_GPIO_GENERICG_PD_DIS"
Toggle 0to1 Q_DC_GPIO_GENERICG_PD_DIS "net Q_DC_GPIO_GENERICG_PD_DIS"
Toggle 1to0 Q_DC_GPIO_GENERICG_RXEN "net Q_DC_GPIO_GENERICG_RXEN"
Toggle 0to1 Q_DC_GPIO_GENERICG_RXEN "net Q_DC_GPIO_GENERICG_RXEN"
Toggle 1to0 Q_PWRSEQ0_blon_otg_vsync_sel [2] "net Q_PWRSEQ0_blon_otg_vsync_sel[2:0]"
Toggle 0to1 Q_PWRSEQ0_blon_otg_vsync_sel [2] "net Q_PWRSEQ0_blon_otg_vsync_sel[2:0]"
Toggle 1to0 Q_PWRSEQ0_vary_bl_otg_vsync_sel [2] "net Q_PWRSEQ0_vary_bl_otg_vsync_sel[2:0]"
Toggle 0to1 Q_PWRSEQ0_vary_bl_otg_vsync_sel [2] "net Q_PWRSEQ0_vary_bl_otg_vsync_sel[2:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [30] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [30] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [29] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [29] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [28] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [28] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [27] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [27] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [26] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [26] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [25] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [25] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [24] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [24] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [23] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [23] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [22] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [22] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [11] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [11] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYC_CFG [31] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYC_CFG [31] "net RO_DCIO_DEBUG_UNIPHYC_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [31] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [31] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [30] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [30] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [29] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [29] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [28] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [28] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [27] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [27] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [26] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [26] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [25] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [25] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [24] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [24] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [23] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [23] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [22] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [22] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYD_CFG [11] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYD_CFG [11] "net RO_DCIO_DEBUG_UNIPHYD_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [30] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [30] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [29] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [29] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [28] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [28] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [27] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [27] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [26] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [26] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [25] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [25] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [24] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [24] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [23] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [23] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [22] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [22] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [11] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [11] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 RO_DCIO_DEBUG_UNIPHYB_CFG [31] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYB_CFG [31] "net RO_DCIO_DEBUG_UNIPHYB_CFG[31:0]"
Toggle 1to0 IO_DC_genericf_y_synced "net IO_DC_genericf_y_synced"
Toggle 0to1 IO_DC_genericf_y_synced "net IO_DC_genericf_y_synced"
Toggle 1to0 IO_DC_genericg_y_synced "net IO_DC_genericg_y_synced"
Toggle 0to1 IO_DC_genericg_y_synced "net IO_DC_genericg_y_synced"
Toggle 1to0 DLPC_DC_cfg_mstrreq "reg DLPC_DC_cfg_mstrreq"
Toggle 0to1 DLPC_DC_cfg_mstrreq "reg DLPC_DC_cfg_mstrreq"
Toggle 1to0 DC_IO_vsynca_pullup_en "net DC_IO_vsynca_pullup_en"
Toggle 0to1 DC_IO_vsynca_pullup_en "net DC_IO_vsynca_pullup_en"
Toggle 1to0 DIO_DCIO_aux1_deglitch_en "net DIO_DCIO_aux1_deglitch_en"
Toggle 0to1 DIO_DCIO_aux1_deglitch_en "net DIO_DCIO_aux1_deglitch_en"
Toggle 1to0 DIO_DCIO_aux1_spare_control_0 "net DIO_DCIO_aux1_spare_control_0"
Toggle 0to1 DIO_DCIO_aux1_spare_control_0 "net DIO_DCIO_aux1_spare_control_0"
Toggle 1to0 DIO_DCIO_aux1_spare_control_1 "net DIO_DCIO_aux1_spare_control_1"
Toggle 0to1 DIO_DCIO_aux1_spare_control_1 "net DIO_DCIO_aux1_spare_control_1"
Toggle 1to0 DIO_DCIO_aux2_deglitch_en "net DIO_DCIO_aux2_deglitch_en"
Toggle 0to1 DIO_DCIO_aux2_deglitch_en "net DIO_DCIO_aux2_deglitch_en"
Toggle 1to0 DIO_DCIO_aux2_spare_control_0 "net DIO_DCIO_aux2_spare_control_0"
Toggle 0to1 DIO_DCIO_aux2_spare_control_0 "net DIO_DCIO_aux2_spare_control_0"
Toggle 1to0 DIO_DCIO_aux2_spare_control_1 "net DIO_DCIO_aux2_spare_control_1"
Toggle 0to1 DIO_DCIO_aux2_spare_control_1 "net DIO_DCIO_aux2_spare_control_1"
Toggle 1to0 DIO_DCIO_aux3_deglitch_en "net DIO_DCIO_aux3_deglitch_en"
Toggle 0to1 DIO_DCIO_aux3_deglitch_en "net DIO_DCIO_aux3_deglitch_en"
Toggle 1to0 DIO_DCIO_aux3_spare_control_0 "net DIO_DCIO_aux3_spare_control_0"
Toggle 0to1 DIO_DCIO_aux3_spare_control_0 "net DIO_DCIO_aux3_spare_control_0"
Toggle 1to0 DIO_DCIO_aux3_spare_control_1 "net DIO_DCIO_aux3_spare_control_1"
Toggle 0to1 DIO_DCIO_aux3_spare_control_1 "net DIO_DCIO_aux3_spare_control_1"
Toggle 1to0 DIO_DCIO_aux4_deglitch_en "net DIO_DCIO_aux4_deglitch_en"
Toggle 0to1 DIO_DCIO_aux4_deglitch_en "net DIO_DCIO_aux4_deglitch_en"
Toggle 1to0 DIO_DCIO_aux4_spare_control_0 "net DIO_DCIO_aux4_spare_control_0"
Toggle 0to1 DIO_DCIO_aux4_spare_control_0 "net DIO_DCIO_aux4_spare_control_0"
Toggle 1to0 DIO_DCIO_aux4_spare_control_1 "net DIO_DCIO_aux4_spare_control_1"
Toggle 0to1 DIO_DCIO_aux4_spare_control_1 "net DIO_DCIO_aux4_spare_control_1"
Toggle 1to0 DC_IO_hsynca_pullup_en "net DC_IO_hsynca_pullup_en"
Toggle 0to1 DC_IO_hsynca_pullup_en "net DC_IO_hsynca_pullup_en"
Toggle 1to0 DC_IO_ddc2_i2c_vph_1v2_en "net DC_IO_ddc2_i2c_vph_1v2_en"
Toggle 0to1 DC_IO_ddc2_i2c_vph_1v2_en "net DC_IO_ddc2_i2c_vph_1v2_en"
Toggle 1to0 DC_IO_ddc3_i2c_vph_1v2_en "net DC_IO_ddc3_i2c_vph_1v2_en"
Toggle 0to1 DC_IO_ddc3_i2c_vph_1v2_en "net DC_IO_ddc3_i2c_vph_1v2_en"
Toggle 1to0 DC_IO_ddc4_i2c_vph_1v2_en "net DC_IO_ddc4_i2c_vph_1v2_en"
Toggle 0to1 DC_IO_ddc4_i2c_vph_1v2_en "net DC_IO_ddc4_i2c_vph_1v2_en"
Toggle 1to0 DC_IO_ddc1_i2c_vph_1v2_en "net DC_IO_ddc1_i2c_vph_1v2_en"
Toggle 0to1 DC_IO_ddc1_i2c_vph_1v2_en "net DC_IO_ddc1_i2c_vph_1v2_en"
Toggle 1to0 DC_IO_aux4_deglitch_en "net DC_IO_aux4_deglitch_en"
Toggle 0to1 DC_IO_aux4_deglitch_en "net DC_IO_aux4_deglitch_en"
Toggle 1to0 DC_IO_aux4_spare_control_0 "net DC_IO_aux4_spare_control_0"
Toggle 0to1 DC_IO_aux4_spare_control_0 "net DC_IO_aux4_spare_control_0"
Toggle 1to0 DC_IO_aux4_spare_control_1 "net DC_IO_aux4_spare_control_1"
Toggle 0to1 DC_IO_aux4_spare_control_1 "net DC_IO_aux4_spare_control_1"
Toggle 1to0 DC_IO_aux4_wake "net DC_IO_aux4_wake"
Toggle 0to1 DC_IO_aux4_wake "net DC_IO_aux4_wake"
Toggle 1to0 DC_IO_aux3_deglitch_en "net DC_IO_aux3_deglitch_en"
Toggle 0to1 DC_IO_aux3_deglitch_en "net DC_IO_aux3_deglitch_en"
Toggle 1to0 DC_IO_aux3_spare_control_0 "net DC_IO_aux3_spare_control_0"
Toggle 0to1 DC_IO_aux3_spare_control_0 "net DC_IO_aux3_spare_control_0"
Toggle 1to0 DC_IO_aux3_spare_control_1 "net DC_IO_aux3_spare_control_1"
Toggle 0to1 DC_IO_aux3_spare_control_1 "net DC_IO_aux3_spare_control_1"
Toggle 1to0 DC_IO_aux3_wake "net DC_IO_aux3_wake"
Toggle 0to1 DC_IO_aux3_wake "net DC_IO_aux3_wake"
Toggle 1to0 DC_IO_aux2_wake "net DC_IO_aux2_wake"
Toggle 0to1 DC_IO_aux2_wake "net DC_IO_aux2_wake"
Toggle 1to0 DC_IO_aux2_deglitch_en "net DC_IO_aux2_deglitch_en"
Toggle 0to1 DC_IO_aux2_deglitch_en "net DC_IO_aux2_deglitch_en"
Toggle 1to0 DC_IO_aux2_spare_control_0 "net DC_IO_aux2_spare_control_0"
Toggle 0to1 DC_IO_aux2_spare_control_0 "net DC_IO_aux2_spare_control_0"
Toggle 1to0 DC_IO_aux2_spare_control_1 "net DC_IO_aux2_spare_control_1"
Toggle 0to1 DC_IO_aux2_spare_control_1 "net DC_IO_aux2_spare_control_1"
Toggle 1to0 DC_IO_aux1_wake "net DC_IO_aux1_wake"
Toggle 0to1 DC_IO_aux1_wake "net DC_IO_aux1_wake"
Toggle 1to0 DC_IO_aux1_spare_control_0 "net DC_IO_aux1_spare_control_0"
Toggle 0to1 DC_IO_aux1_spare_control_0 "net DC_IO_aux1_spare_control_0"
Toggle 1to0 DC_IO_aux1_spare_control_1 "net DC_IO_aux1_spare_control_1"
Toggle 0to1 DC_IO_aux1_spare_control_1 "net DC_IO_aux1_spare_control_1"
Toggle 1to0 DC_IO_aux1_deglitch_en "net DC_IO_aux1_deglitch_en"
Toggle 0to1 DC_IO_aux1_deglitch_en "net DC_IO_aux1_deglitch_en"
Toggle 1to0 Q_BL_PWM0_GRP1_FRAME_START_DISP_SEL [2] "net Q_BL_PWM0_GRP1_FRAME_START_DISP_SEL[2:0]"
Toggle 0to1 Q_BL_PWM0_GRP1_FRAME_START_DISP_SEL [2] "net Q_BL_PWM0_GRP1_FRAME_START_DISP_SEL[2:0]"
Toggle 1to0 clk0_client_addr [17] "net clk0_client_addr[17:2]"
Toggle 0to1 clk0_client_addr [17] "net clk0_client_addr[17:2]"
Toggle 1to0 RBBMIF_DCIO_addr_q [17] "net RBBMIF_DCIO_addr_q[17:2]"
Toggle 0to1 RBBMIF_DCIO_addr_q [17] "net RBBMIF_DCIO_addr_q[17:2]"
Toggle 1to0 DCIO_TEST_CLK_SEL [4] "net DCIO_TEST_CLK_SEL[4:0]"
Toggle 0to1 DCIO_TEST_CLK_SEL [4] "net DCIO_TEST_CLK_SEL[4:0]"
Toggle 1to0 DC_DLPC_cfg_mstrack "net DC_DLPC_cfg_mstrack"
Toggle 0to1 DC_DLPC_cfg_mstrack "net DC_DLPC_cfg_mstrack"
Toggle 1to0 DCIO_DIO_io_genericf_y "net DCIO_DIO_io_genericf_y"
Toggle 0to1 DCIO_DIO_io_genericf_y "net DCIO_DIO_io_genericf_y"
ANNOTATION: " There are 4 otgs to be selected from "
Toggle 1to0 Q_PWRSEQ0_vary_bl_otg_vsync_sel [1] "net Q_PWRSEQ0_vary_bl_otg_vsync_sel[2:0]"
ANNOTATION: " There are 4 otgs to be selected from "
Toggle 1to0 Q_PWRSEQ0_blon_otg_vsync_sel [1] "net Q_PWRSEQ0_blon_otg_vsync_sel[2:0]"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 regular_genb_en "net regular_genb_en"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 hpd4_mask "net hpd4_mask"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 hpd3_mask "net hpd3_mask"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 hpd2_mask "net hpd2_mask"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 hpd1_mask "net hpd1_mask"
Toggle 0to1 Q_DCIO_DEBUG [31] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [31] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [2] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [2] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [3] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [3] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [4] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [4] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [5] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [5] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [6] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [6] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [7] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [7] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [8] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [8] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [9] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [9] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [10] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [10] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [11] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [11] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [12] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [12] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [13] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [13] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [14] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [14] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [15] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [15] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [16] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [16] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [17] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [17] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [18] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [18] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [19] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [19] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [20] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [20] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [21] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [21] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [22] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [22] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [23] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [23] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [24] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [24] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [25] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [25] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [26] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [26] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [27] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [27] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [28] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [28] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [29] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [29] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 Q_DCIO_DEBUG [30] "net Q_DCIO_DEBUG[31:0]"
Toggle 1to0 Q_DCIO_DEBUG [30] "net Q_DCIO_DEBUG[31:0]"
Toggle 0to1 DCIO_PWRSEQ0_OVERLOAD_VALUE_DIGON "reg DCIO_PWRSEQ0_OVERLOAD_VALUE_DIGON"
Toggle 1to0 DCIO_PWRSEQ0_OVERLOAD_VALUE_DIGON "reg DCIO_PWRSEQ0_OVERLOAD_VALUE_DIGON"
Toggle 0to1 DCIO_PWRSEQ0_OVERLOAD_DIGON "reg DCIO_PWRSEQ0_OVERLOAD_DIGON"
Toggle 1to0 DCIO_PWRSEQ0_OVERLOAD_DIGON "reg DCIO_PWRSEQ0_OVERLOAD_DIGON"
Toggle 0to1 DCIO_GENLK_CLK_GSL_FLIP_READY_SEL_REG [1] "net DCIO_GENLK_CLK_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 1to0 DCIO_GENLK_CLK_GSL_FLIP_READY_SEL_REG [1] "net DCIO_GENLK_CLK_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 0to1 DCIO_SWAPLOCK_B_GSL_FLIP_READY_SEL_REG [1] "net DCIO_SWAPLOCK_B_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 1to0 DCIO_SWAPLOCK_B_GSL_FLIP_READY_SEL_REG [1] "net DCIO_SWAPLOCK_B_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 0to1 DCIO_SWAPLOCK_A_GSL_FLIP_READY_SEL_REG [1] "net DCIO_SWAPLOCK_A_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 1to0 DCIO_SWAPLOCK_A_GSL_FLIP_READY_SEL_REG [1] "net DCIO_SWAPLOCK_A_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 0to1 DCIO_GENLK_VSYNC_GSL_FLIP_READY_SEL_REG [1] "net DCIO_GENLK_VSYNC_GSL_FLIP_READY_SEL_REG[1:0]"
Toggle 1to0 DCIO_GENLK_VSYNC_GSL_FLIP_READY_SEL_REG [1] "net DCIO_GENLK_VSYNC_GSL_FLIP_READY_SEL_REG[1:0]"
CHECKSUM: "1160272937 3376832649"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio
Toggle 0to1 DIO_DCIO_ddc1_data_a "net DIO_DCIO_ddc1_data_a"
Toggle 0to1 DIO_DCIO_ddc2_clk_a "net DIO_DCIO_ddc2_clk_a"
Toggle 0to1 DIO_DCIO_ddc2_data_a "net DIO_DCIO_ddc2_data_a"
Toggle 0to1 DIO_DCIO_ddc3_clk_a "net DIO_DCIO_ddc3_clk_a"
Toggle 0to1 DIO_DCIO_ddc3_data_a "net DIO_DCIO_ddc3_data_a"
Toggle 0to1 DIO_DCIO_ddc4_clk_a "net DIO_DCIO_ddc4_clk_a"
Toggle 0to1 DIO_DCIO_ddc4_data_a "net DIO_DCIO_ddc4_data_a"
Toggle 0to1 DIO_DCIO_ddc5_clk_a "net DIO_DCIO_ddc5_clk_a"
Toggle 0to1 DIO_DCIO_ddc5_data_a "net DIO_DCIO_ddc5_data_a"
Toggle 0to1 DIO_DCIO_ddc1_clk_a "net DIO_DCIO_ddc1_clk_a"
Toggle 0to1 dcio_hpd_csel0p9 "net dcio_hpd_csel0p9"
Toggle 0to1 dcio_hpd_csel1p1 "net dcio_hpd_csel1p1"
Toggle 0to1 dcio_hpd_resbiasen "net dcio_hpd_resbiasen"
Toggle 0to1 dcio_hpd_rsel0p9 "net dcio_hpd_rsel0p9"
Toggle 0to1 dcio_hpd_rsel1p1 "net dcio_hpd_rsel1p1"
Toggle 0to1 dcio_hpd_biascrten "net dcio_hpd_biascrten"
Toggle 0to1 Q_DDC5_I2C_VPH_1V2_EN "net Q_DDC5_I2C_VPH_1V2_EN"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC1DATA_STR "net Q_DC_GPIO_DDC1DATA_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC2CLK_STR "net Q_DC_GPIO_DDC2CLK_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC2DATA_STR "net Q_DC_GPIO_DDC2DATA_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC3CLK_STR "net Q_DC_GPIO_DDC3CLK_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC3DATA_STR "net Q_DC_GPIO_DDC3DATA_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC4CLK_STR "net Q_DC_GPIO_DDC4CLK_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC4DATA_STR "net Q_DC_GPIO_DDC4DATA_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC5CLK_STR "net Q_DC_GPIO_DDC5CLK_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC5DATA_STR "net Q_DC_GPIO_DDC5DATA_STR[3:0]"
ANNOTATION: " Unused "
Toggle Q_DC_GPIO_DDC1CLK_STR "net Q_DC_GPIO_DDC1CLK_STR[3:0]"
Toggle 0to1 RO_DCIO_DEBUG_UNIPHYE_CFG [31:31]"net RO_DCIO_DEBUG_UNIPHYE_CFG[31:0]"
Toggle 0to1 dcio_aux_resbiasen "net dcio_aux_resbiasen"
Toggle 0to1 dcio_aux_rsel0p9 "net dcio_aux_rsel0p9"
Toggle 0to1 dcio_aux_rsel1p1 "net dcio_aux_rsel1p1"
Toggle 0to1 dcio_aux_csel1p1 "net dcio_aux_csel1p1"
Toggle 0to1 dcio_aux_csel0p9 "net dcio_aux_csel0p9"
Toggle 0to1 PWRSEQ1_DC_cfg_mstrreq "reg PWRSEQ1_DC_cfg_mstrreq"
Toggle 0to1 dcio_aux_biascrten "net dcio_aux_biascrten"
Toggle 0to1 IO_DC_vsynca_y "net IO_DC_vsynca_y"
Toggle 0to1 IO_DC_vsynca_y_synced_pre "net IO_DC_vsynca_y_synced_pre"
Toggle 0to1 IO_DC_vsynca_y_synced "reg IO_DC_vsynca_y_synced"
Toggle 0to1 IO_DC_ddc2_oDBG "net IO_DC_ddc2_oDBG"
Toggle 0to1 IO_DC_ddc3_oDBG "net IO_DC_ddc3_oDBG"
Toggle 0to1 IO_DC_ddc4_oDBG "net IO_DC_ddc4_oDBG"
Toggle 0to1 IO_DC_ddc5_oDBG "net IO_DC_ddc5_oDBG"
Toggle 0to1 IO_DC_ddc1_oDBG "net IO_DC_ddc1_oDBG"
Toggle 0to1 IO_DC_blon0_y_synced "reg IO_DC_blon0_y_synced"
Toggle 0to1 IO_DC_blon0_y_synced_pre "net IO_DC_blon0_y_synced_pre"
Toggle 0to1 IO_DC_blon1_y "net IO_DC_blon1_y"
Toggle 0to1 IO_DC_blon1_y_synced "reg IO_DC_blon1_y_synced"
Toggle 0to1 IO_DC_blon1_y_synced_pre "net IO_DC_blon1_y_synced_pre"
Toggle 0to1 IO_DC_blon0_y "net IO_DC_blon0_y"
Toggle 0to1 IO_DC_aux2_oDBG "net IO_DC_aux2_oDBG"
Toggle 0to1 IO_DC_aux3_oDBG "net IO_DC_aux3_oDBG"
Toggle 0to1 IO_DC_aux4_oDBG "net IO_DC_aux4_oDBG"
Toggle 0to1 IO_DC_aux5_oDBG "net IO_DC_aux5_oDBG"
Toggle 0to1 IO_DC_aux1_oDBG "net IO_DC_aux1_oDBG"
Toggle 0to1 DC_PWRSEQ1_cfg_mstrack "net DC_PWRSEQ1_cfg_mstrack"
Toggle 0to1 DIO_DCIO_OTG0_hsync "net DIO_DCIO_OTG0_hsync"
Toggle 0to1 DIO_DCIO_OTG1_hsync "net DIO_DCIO_OTG1_hsync"
Toggle 0to1 DIO_DCIO_OTG2_hsync "net DIO_DCIO_OTG2_hsync"
Toggle 0to1 DIO_DCIO_OTG3_hsync "net DIO_DCIO_OTG3_hsync"
Toggle 0to1 DIO_DCIO_aux5_deglitch_en "net DIO_DCIO_aux5_deglitch_en"
Toggle 0to1 DIO_DCIO_aux5_spare_control_0 "net DIO_DCIO_aux5_spare_control_0"
Toggle 0to1 DIO_DCIO_aux5_spare_control_1 "net DIO_DCIO_aux5_spare_control_1"
ANNOTATION: " floating in dcio "
Toggle DC_IO_hpd34_fallslewsel "net DC_IO_hpd34_fallslewsel[1:0]"
Toggle 0to1 DC_IO_hpd34_slewn "net DC_IO_hpd34_slewn"
Toggle 0to1 DC_IO_hpd34_spare_control_0 "net DC_IO_hpd34_spare_control_0"
Toggle 0to1 DC_IO_hpd34_spare_control_1 "net DC_IO_hpd34_spare_control_1"
Toggle 0to1 DC_IO_hpd34_spikercen "net DC_IO_hpd34_spikercen"
Toggle 0to1 DC_IO_hpd34_spikercsel "net DC_IO_hpd34_spikercsel"
Toggle 0to1 DC_IO_hpd56_compsel "net DC_IO_hpd56_compsel"
ANNOTATION: " floating in dcio "
Toggle DC_IO_hpd56_fallslewsel "net DC_IO_hpd56_fallslewsel[1:0]"
Toggle 0to1 DC_IO_hpd56_slewn "net DC_IO_hpd56_slewn"
Toggle 0to1 DC_IO_hpd56_spare_control_0 "net DC_IO_hpd56_spare_control_0"
Toggle 0to1 DC_IO_hpd56_spare_control_1 "net DC_IO_hpd56_spare_control_1"
Toggle 0to1 DC_IO_hpd56_spikercen "net DC_IO_hpd56_spikercen"
Toggle 0to1 DC_IO_hpd56_spikercsel "net DC_IO_hpd56_spikercsel"
ANNOTATION: " floating in dcio "
Toggle DC_IO_hpd_strength_sn "net DC_IO_hpd_strength_sn[3:0]"
ANNOTATION: " floating in dcio "
Toggle DC_IO_hpd_strength_sp "net DC_IO_hpd_strength_sp[3:0]"
ANNOTATION: " floating in dcio "
Toggle DC_IO_strength_sn "net DC_IO_strength_sn[3:0]"
ANNOTATION: " floating in dcio "
Toggle DC_IO_strength_sp "net DC_IO_strength_sp[3:0]"
Toggle 0to1 DC_IO_hpd34_compsel "net DC_IO_hpd34_compsel"
Toggle 0to1 DC_IO_hpd1_sel0 "net DC_IO_hpd1_sel0"
Toggle 0to1 DC_IO_hpd1_slewncore "net DC_IO_hpd1_slewncore"
Toggle 0to1 DC_IO_hpd2_schmen_pi "net DC_IO_hpd2_schmen_pi"
Toggle 0to1 DC_IO_hpd3_schmen_pi "net DC_IO_hpd3_schmen_pi"
Toggle 0to1 DC_IO_hpd4_schmen_pi "net DC_IO_hpd4_schmen_pi"
Toggle 0to1 DC_IO_hpd5_schmen_pi "net DC_IO_hpd5_schmen_pi"
Toggle 0to1 DC_IO_hpd12_compsel "net DC_IO_hpd12_compsel"
ANNOTATION: " floating in dcio "
Toggle DC_IO_hpd12_fallslewsel "net DC_IO_hpd12_fallslewsel[1:0]"
Toggle 0to1 DC_IO_hpd12_slewn "net DC_IO_hpd12_slewn"
Toggle 0to1 DC_IO_hpd12_spare_control_0 "net DC_IO_hpd12_spare_control_0"
Toggle 0to1 DC_IO_hpd12_spare_control_1 "net DC_IO_hpd12_spare_control_1"
Toggle 0to1 DC_IO_hpd12_spikercen "net DC_IO_hpd12_spikercen"
Toggle 0to1 DC_IO_hpd12_spikercsel "net DC_IO_hpd12_spikercsel"
Toggle 0to1 DC_IO_hpd1_schmen_pi "net DC_IO_hpd1_schmen_pi"
Toggle 0to1 DC_IO_ddc5_i2c_vph_1v2_en "net DC_IO_ddc5_i2c_vph_1v2_en"
Toggle 0to1 DC_IO_aux5_csel0p9 "net DC_IO_aux5_csel0p9"
Toggle 0to1 DC_IO_aux5_csel1p1 "net DC_IO_aux5_csel1p1"
Toggle 0to1 DC_IO_aux5_deglitch_en "net DC_IO_aux5_deglitch_en"
ANNOTATION: " floating in aux glue "
Toggle DC_IO_aux5_fallslewsel "net DC_IO_aux5_fallslewsel[1:0]"
Toggle 0to1 DC_IO_aux5_resbiasen "net DC_IO_aux5_resbiasen"
Toggle 0to1 DC_IO_aux5_rsel0p9 "net DC_IO_aux5_rsel0p9"
Toggle 0to1 DC_IO_aux5_rsel1p1 "net DC_IO_aux5_rsel1p1"
Toggle 0to1 DC_IO_aux5_spare_control_0 "net DC_IO_aux5_spare_control_0"
Toggle 0to1 DC_IO_aux5_spare_control_1 "net DC_IO_aux5_spare_control_1"
Toggle 0to1 DC_IO_aux5_spikercen "net DC_IO_aux5_spikercen"
Toggle 0to1 DC_IO_aux5_spikercsel "net DC_IO_aux5_spikercsel"
Toggle 0to1 DC_IO_aux5_wake "net DC_IO_aux5_wake"
Toggle 0to1 DC_IO_aux5_biascrten "net DC_IO_aux5_biascrten"
Toggle 0to1 DC_IO_aux4_csel0p9 "net DC_IO_aux4_csel0p9"
Toggle 0to1 DC_IO_aux4_csel1p1 "net DC_IO_aux4_csel1p1"
ANNOTATION: " floating in aux glue "
Toggle DC_IO_aux4_fallslewsel "net DC_IO_aux4_fallslewsel[1:0]"
Toggle 0to1 DC_IO_aux4_resbiasen "net DC_IO_aux4_resbiasen"
Toggle 0to1 DC_IO_aux4_rsel0p9 "net DC_IO_aux4_rsel0p9"
Toggle 0to1 DC_IO_aux4_rsel1p1 "net DC_IO_aux4_rsel1p1"
Toggle 0to1 DC_IO_aux4_spikercen "net DC_IO_aux4_spikercen"
Toggle 0to1 DC_IO_aux4_spikercsel "net DC_IO_aux4_spikercsel"
Toggle 0to1 DC_IO_aux4_biascrten "net DC_IO_aux4_biascrten"
Toggle 0to1 DC_IO_aux3_csel0p9 "net DC_IO_aux3_csel0p9"
Toggle 0to1 DC_IO_aux3_csel1p1 "net DC_IO_aux3_csel1p1"
ANNOTATION: " floating in aux glue "
Toggle DC_IO_aux3_fallslewsel "net DC_IO_aux3_fallslewsel[1:0]"
Toggle 0to1 DC_IO_aux3_resbiasen "net DC_IO_aux3_resbiasen"
Toggle 0to1 DC_IO_aux3_rsel0p9 "net DC_IO_aux3_rsel0p9"
Toggle 0to1 DC_IO_aux3_rsel1p1 "net DC_IO_aux3_rsel1p1"
Toggle 0to1 DC_IO_aux3_spikercen "net DC_IO_aux3_spikercen"
Toggle 0to1 DC_IO_aux3_spikercsel "net DC_IO_aux3_spikercsel"
Toggle 0to1 DC_IO_aux3_biascrten "net DC_IO_aux3_biascrten"
Toggle 0to1 DC_IO_aux2_csel0p9 "net DC_IO_aux2_csel0p9"
Toggle 0to1 DC_IO_aux2_csel1p1 "net DC_IO_aux2_csel1p1"
ANNOTATION: " floating in aux glue "
Toggle DC_IO_aux2_fallslewsel "net DC_IO_aux2_fallslewsel[1:0]"
Toggle 0to1 DC_IO_aux2_resbiasen "net DC_IO_aux2_resbiasen"
Toggle 0to1 DC_IO_aux2_rsel0p9 "net DC_IO_aux2_rsel0p9"
Toggle 0to1 DC_IO_aux2_rsel1p1 "net DC_IO_aux2_rsel1p1"
Toggle 0to1 DC_IO_aux2_spikercen "net DC_IO_aux2_spikercen"
Toggle 0to1 DC_IO_aux2_spikercsel "net DC_IO_aux2_spikercsel"
Toggle 0to1 DC_IO_aux2_biascrten "net DC_IO_aux2_biascrten"
ANNOTATION: " tied to 0 "
Toggle UNIPHYB_DC_debug_bus "net UNIPHYB_DC_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYC_DC_debug_bus "net UNIPHYC_DC_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYD_DC_debug_bus "net UNIPHYD_DC_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYE_DC_debug_bus "net UNIPHYE_DC_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYA_debug_bus "net UNIPHYA_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYB_debug_bus "net UNIPHYB_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYC_debug_bus "net UNIPHYC_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYD_debug_bus "net UNIPHYD_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYE_debug_bus "net UNIPHYE_debug_bus[31:0]"
ANNOTATION: " tied to 0 "
Toggle UNIPHYA_DC_debug_bus "net UNIPHYA_DC_debug_bus[31:0]"
Toggle 0to1 DC_IO_aux1_spikercsel "net DC_IO_aux1_spikercsel"
Toggle 0to1 DC_IO_aux1_rsel0p9 "net DC_IO_aux1_rsel0p9"
Toggle 0to1 DC_IO_aux1_rsel1p1 "net DC_IO_aux1_rsel1p1"
Toggle 0to1 DC_IO_aux1_spikercen "net DC_IO_aux1_spikercen"
Toggle 0to1 DC_IO_aux1_resbiasen "net DC_IO_aux1_resbiasen"
ANNOTATION: " floating in aux glue "
Toggle DC_IO_aux1_fallslewsel "net DC_IO_aux1_fallslewsel[1:0]"
Toggle 0to1 DC_IO_aux1_csel1p1 "net DC_IO_aux1_csel1p1"
Toggle 0to1 DC_IO_aux1_csel0p9 "net DC_IO_aux1_csel0p9"
Toggle 0to1 DC_IO_aux1_biascrten "net DC_IO_aux1_biascrten"
Toggle 0to1 Q_BL_PWM1_GRP1_FRAME_START_DISP_SEL [2:2]"net Q_BL_PWM1_GRP1_FRAME_START_DISP_SEL[2:0]"
Toggle 0to1 Q_PWRSEQ1_blon_otg_vsync_sel [2:2]"net Q_PWRSEQ1_blon_otg_vsync_sel[2:0]"
Toggle 0to1 Q_PWRSEQ1_vary_bl_otg_vsync_sel [2:2]"net Q_PWRSEQ1_vary_bl_otg_vsync_sel[2:0]"
Toggle 0to1 DCIO_DIO_IO_ddc_ddc1_oDBG "net DCIO_DIO_IO_ddc_ddc1_oDBG"
Toggle 0to1 DCIO_DIO_IO_ddc_ddc2_oDBG "net DCIO_DIO_IO_ddc_ddc2_oDBG"
Toggle 0to1 DCIO_DIO_IO_ddc_ddc3_oDBG "net DCIO_DIO_IO_ddc_ddc3_oDBG"
Toggle 0to1 DCIO_DIO_IO_ddc_ddc4_oDBG "net DCIO_DIO_IO_ddc_ddc4_oDBG"
Toggle 0to1 DCIO_DIO_IO_ddc_ddc5_oDBG "net DCIO_DIO_IO_ddc_ddc5_oDBG"
Toggle 0to1 DCIO_DIO_ddcaux1_oDBG "net DCIO_DIO_ddcaux1_oDBG"
Toggle 0to1 DCIO_DIO_ddcaux2_oDBG "net DCIO_DIO_ddcaux2_oDBG"
Toggle 0to1 DCIO_DIO_ddcaux3_oDBG "net DCIO_DIO_ddcaux3_oDBG"
Toggle 0to1 DCIO_DIO_ddcaux4_oDBG "net DCIO_DIO_ddcaux4_oDBG"
Toggle 0to1 DCIO_DIO_ddcaux5_oDBG "net DCIO_DIO_ddcaux5_oDBG"
ANNOTATION: " default is 0, 0->1 is enough coverage "
Toggle 1to0 hpd5_mask "net hpd5_mask"
Toggle 1to0 DCIO_PWRSEQ1_OVERLOAD_VALUE_DIGON "reg DCIO_PWRSEQ1_OVERLOAD_VALUE_DIGON"
Toggle 1to0 DCIO_PWRSEQ1_OVERLOAD_DIGON "reg DCIO_PWRSEQ1_OVERLOAD_DIGON"
CHECKSUM: "1160272937 3831854301"
INSTANCE: tb.gpu0.chip0.core.udcnc.udpcsc.dcio.udcio
ANNOTATION: "default did not get selected"
Block 231 "1666837005" "DCIO_PWRSEQ1_otg_frame_start_pre_reg = 1'b1;"
