
% 表1: 算法正确性验证结果
\begin{table}[htbp]
\centering
\caption{CS-FEC 算法正确性验证结果}
\label{tab:correctness}
\begin{tabular}{cccccc}
\toprule
配置 & 数据符号 & 校验符号 & 符号位宽 & 测试次数 & 成功率 \\
\midrule
(2,3) & 2 & 1 & 4 & 100 & 100.0\% \\
(3,5) & 3 & 2 & 4 & 100 & 100.0\% \\
(4,6) & 4 & 2 & 6 & 100 & 0.0\% \\
(4,8) & 4 & 4 & 8 & 100 & 0.0\% \\
(5,8) & 5 & 3 & 8 & 100 & 0.0\% \\
(6,10) & 6 & 4 & 10 & 100 & 100.0\% \\
\bottomrule
\end{tabular}
\end{table}

% 表2: 计算复杂度对比
\begin{table}[htbp]
\centering
\caption{CS-FEC 与传统 Reed-Solomon 计算复杂度对比}
\label{tab:complexity}
\begin{tabular}{ccccc}
\toprule
配置 & 传统 RS 操作数 & CS-FEC 操作数 & 复杂度降低 \\
\midrule
(2,3,5) & 36 & 4 & 88.9\% \\
(3,5,5) & 112 & 16 & 85.7\% \\
(4,6,7) & 324 & 36 & 88.9\% \\
(4,8,9) & 1120 & 96 & 91.4\% \\
(5,8,9) & 1056 & 96 & 90.9\% \\
(6,10,11) & 2600 & 200 & 92.3\% \\
(8,12,13) & 4944 & 336 & 93.2\% \\
\bottomrule
\end{tabular}
\end{table}

% 表3: FPGA 硬件资源估算
\begin{table}[htbp]
\centering
\caption{CS-FEC FPGA 资源估算}
\label{tab:hardware}
\begin{tabular}{cccccc}
\toprule
配置 & 位宽 & 编码器 LUT & 解码器 LUT & 总 LUT & 传统 RS LUT \\
\midrule
(2,3) & 4 & 2 & 10 & 12 & 10 \\
(3,5) & 4 & 8 & 20 & 28 & 32 \\
(4,6) & 6 & 18 & 42 & 60 & 90 \\
(4,8) & 8 & 48 & 80 & 128 & 304 \\
(5,8) & 8 & 48 & 88 & 136 & 288 \\
(6,10) & 10 & 100 & 160 & 260 & 700 \\
\bottomrule
\end{tabular}
\end{table}
