<head>
  <style>
    .log { font-family: "Courier New", Consolas, monospace; font-size: 80%; }
    .test-failed { background-color: #ffaaaa; }
    .test-passed { background-color: #aaffaa; }
  </style>
</head>
<body>
<h3><a href="http://llhd.io/" target="_blank">moore</a></h3>
<pre class="test-passed">
description: Tests imported from yosys
rc: 0 (means success: 1)
should_fail: 0
tags: yosys
incdirs: /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld
top_module: 
type: parsing
mode: parsing
files: <a href="../../../../third_party/tools/yosys/tests/asicworld/code_verilog_tutorial_fsm_full.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_verilog_tutorial_fsm_full.v</a>
time_elapsed: 0.008s
ram usage: 9576 KB
</pre>
<pre class="log">

moore -I /tmpfs/src/github/sv-tests/third_party/tools/yosys/tests/asicworld -e fsm_full <a href="../../../../third_party/tools/yosys/tests/asicworld/code_verilog_tutorial_fsm_full.v.html" target="file-frame">third_party/tools/yosys/tests/asicworld/code_verilog_tutorial_fsm_full.v</a>
proc %fsm_full.always.267.0 (i1$ %req_0, i1$ %req_1, i1$ %req_2, i1$ %req_3, i3$ %state) -&gt; (i3$ %next_state) {
0:
    br %init
init:
    %state1 = prb i3$ %state
    %req_01 = prb i1$ %req_0
    %req_11 = prb i1$ %req_1
    %req_21 = prb i1$ %req_2
    %req_31 = prb i1$ %req_3
    wait %check, %state, %req_0, %req_1, %req_2, %req_3
check:
    %state2 = prb i3$ %state
    %impledge = neq i3 %state1, %state2
    %req_02 = prb i1$ %req_0
    %impledge1 = neq i1 %req_01, %req_02
    %event_or = or i1 %impledge, %impledge1
    %req_12 = prb i1$ %req_1
    %impledge2 = neq i1 %req_11, %req_12
    %event_or1 = or i1 %event_or, %impledge2
    %req_22 = prb i1$ %req_2
    %impledge3 = neq i1 %req_21, %req_22
    %event_or2 = or i1 %event_or1, %impledge3
    %req_32 = prb i1$ %req_3
    %impledge4 = neq i1 %req_31, %req_32
    %event_or3 = or i1 %event_or2, %impledge4
    br %event_or3, %init, %event
event:
    %1 = const i32 0
    %2 = exts i3, i32 %1, 0, 3
    %3 = const time 0s 1e
    drv i3$ %next_state, %2, %3
    %state3 = prb i3$ %state
    %4 = const i1 0
    %5 = const i3 0
    %6 = eq i3 %state3, %5
    %7 = or i1 %4, %6
    br %7, %8, %case_body
case_exit:
    br %0
case_body:
    %req_03 = prb i1$ %req_0
    %9 = const i1 1
    %10 = eq i1 %req_03, %9
    br %10, %if_false, %if_true
8:
    %11 = const i1 0
    %12 = const i3 1
    %13 = eq i3 %state3, %12
    %14 = or i1 %11, %13
    br %14, %15, %case_body1
if_true:
    %16 = const i3 1
    %17 = const time 0s 1e
    drv i3$ %next_state, %16, %17
    br %if_exit
if_false:
    %req_13 = prb i1$ %req_1
    %18 = const i1 1
    %19 = eq i1 %req_13, %18
    br %19, %if_false1, %if_true1
if_exit:
    br %case_exit
if_true1:
    %20 = const i3 2
    %21 = const time 0s 1e
    drv i3$ %next_state, %20, %21
    br %if_exit1
if_false1:
    %req_23 = prb i1$ %req_2
    %22 = const i1 1
    %23 = eq i1 %req_23, %22
    br %23, %if_false2, %if_true2
if_exit1:
    br %if_exit
if_true2:
    %24 = const i3 3
    %25 = const time 0s 1e
    drv i3$ %next_state, %24, %25
    br %if_exit2
if_false2:
    %req_33 = prb i1$ %req_3
    %26 = const i1 1
    %27 = eq i1 %req_33, %26
    br %27, %if_false3, %if_true3
if_exit2:
    br %if_exit1
if_true3:
    %28 = const i3 4
    %29 = const time 0s 1e
    drv i3$ %next_state, %28, %29
    br %if_exit3
if_false3:
    %30 = const i3 0
    %31 = const time 0s 1e
    drv i3$ %next_state, %30, %31
    br %if_exit3
if_exit3:
    br %if_exit2
case_body1:
    %req_04 = prb i1$ %req_0
    %32 = const i1 0
    %33 = eq i1 %req_04, %32
    br %33, %if_false4, %if_true4
15:
    %34 = const i1 0
    %35 = const i3 2
    %36 = eq i3 %state3, %35
    %37 = or i1 %34, %36
    br %37, %38, %case_body2
if_true4:
    %39 = const i3 0
    %40 = const time 0s 1e
    drv i3$ %next_state, %39, %40
    br %if_exit4
if_false4:
    %41 = const i3 1
    %42 = const time 0s 1e
    drv i3$ %next_state, %41, %42
    br %if_exit4
if_exit4:
    br %case_exit
case_body2:
    %req_14 = prb i1$ %req_1
    %43 = const i1 0
    %44 = eq i1 %req_14, %43
    br %44, %if_false5, %if_true5
38:
    %45 = const i1 0
    %46 = const i3 3
    %47 = eq i3 %state3, %46
    %48 = or i1 %45, %47
    br %48, %49, %case_body3
if_true5:
    %50 = const i3 0
    %51 = const time 0s 1e
    drv i3$ %next_state, %50, %51
    br %if_exit5
if_false5:
    %52 = const i3 2
    %53 = const time 0s 1e
    drv i3$ %next_state, %52, %53
    br %if_exit5
if_exit5:
    br %case_exit
case_body3:
    %req_24 = prb i1$ %req_2
    %54 = const i1 0
    %55 = eq i1 %req_24, %54
    br %55, %if_false6, %if_true6
49:
    %56 = const i1 0
    %57 = const i3 4
    %58 = eq i3 %state3, %57
    %59 = or i1 %56, %58
    br %59, %60, %case_body4
if_true6:
    %61 = const i3 0
    %62 = const time 0s 1e
    drv i3$ %next_state, %61, %62
    br %if_exit6
if_false6:
    %63 = const i3 3
    %64 = const time 0s 1e
    drv i3$ %next_state, %63, %64
    br %if_exit6
if_exit6:
    br %case_exit
case_body4:
    %req_34 = prb i1$ %req_3
    %65 = const i1 0
    %66 = eq i1 %req_34, %65
    br %66, %if_false7, %if_true7
60:
    %67 = const i3 0
    %68 = const time 0s 1e
    drv i3$ %next_state, %67, %68
    br %case_exit
if_true7:
    %69 = const i3 0
    %70 = const time 0s 1e
    drv i3$ %next_state, %69, %70
    br %if_exit7
if_false7:
    %71 = const i3 4
    %72 = const time 0s 1e
    drv i3$ %next_state, %71, %72
    br %if_exit7
if_exit7:
    br %case_exit
}

proc %fsm_full.always.268.0 (i1$ %clock, i1$ %reset, i3$ %next_state) -&gt; (i1$ %gnt_0, i1$ %gnt_1, i1$ %gnt_2, i1$ %gnt_3, i3$ %state) {
0:
    br %init
init:
    %clock1 = prb i1$ %clock
    wait %check, %clock
check:
    %clock2 = prb i1$ %clock
    %1 = const i1 0
    %2 = eq i1 %clock1, %1
    %3 = neq i1 %clock2, %1
    %posedge = and i1 %2, %3
    br %posedge, %init, %event
event:
    %reset1 = prb i1$ %reset
    br %reset1, %if_false, %if_true
if_true:
    %4 = const i1 0
    %5 = const time 0s 1d
    drv i1$ %gnt_0, %4, %5
    %6 = const i1 0
    %7 = const time 0s 1d
    drv i1$ %gnt_1, %6, %7
    %8 = const i1 0
    %9 = const time 0s 1d
    drv i1$ %gnt_2, %8, %9
    %10 = const i1 0
    %11 = const time 0s 1d
    drv i1$ %gnt_3, %10, %11
    %12 = const i3 0
    %13 = const time 0s 1d
    drv i3$ %state, %12, %13
    br %if_exit
if_false:
    %next_state1 = prb i3$ %next_state
    %14 = const time 0s 1d
    drv i3$ %state, %next_state1, %14
    %state1 = prb i3$ %state
    %15 = const i1 0
    %16 = const i3 0
    %17 = eq i3 %state1, %16
    %18 = or i1 %15, %17
    br %18, %19, %case_body
if_exit:
    br %0
case_exit:
    br %if_exit
case_body:
    %20 = const i1 0
    %21 = const time 0s 1d
    drv i1$ %gnt_0, %20, %21
    %22 = const i1 0
    %23 = const time 0s 1d
    drv i1$ %gnt_1, %22, %23
    %24 = const i1 0
    %25 = const time 0s 1d
    drv i1$ %gnt_2, %24, %25
    %26 = const i1 0
    %27 = const time 0s 1d
    drv i1$ %gnt_3, %26, %27
    br %case_exit
19:
    %28 = const i1 0
    %29 = const i3 1
    %30 = eq i3 %state1, %29
    %31 = or i1 %28, %30
    br %31, %32, %case_body1
case_body1:
    %33 = const i1 1
    %34 = const time 0s 1d
    drv i1$ %gnt_0, %33, %34
    br %case_exit
32:
    %35 = const i1 0
    %36 = const i3 2
    %37 = eq i3 %state1, %36
    %38 = or i1 %35, %37
    br %38, %39, %case_body2
case_body2:
    %40 = const i1 1
    %41 = const time 0s 1d
    drv i1$ %gnt_1, %40, %41
    br %case_exit
39:
    %42 = const i1 0
    %43 = const i3 3
    %44 = eq i3 %state1, %43
    %45 = or i1 %42, %44
    br %45, %46, %case_body3
case_body3:
    %47 = const i1 1
    %48 = const time 0s 1d
    drv i1$ %gnt_2, %47, %48
    br %case_exit
46:
    %49 = const i1 0
    %50 = const i3 4
    %51 = eq i3 %state1, %50
    %52 = or i1 %49, %51
    br %52, %53, %case_body4
case_body4:
    %54 = const i1 1
    %55 = const time 0s 1d
    drv i1$ %gnt_3, %54, %55
    br %case_exit
53:
    %56 = const i3 0
    %57 = const time 0s 1d
    drv i3$ %state, %56, %57
    br %case_exit
}

entity @fsm_full (i1$ %clock, i1$ %reset, i1$ %req_0, i1$ %req_1, i1$ %req_2, i1$ %req_3) -&gt; (i1$ %gnt_0, i1$ %gnt_1, i1$ %gnt_2, i1$ %gnt_3) {
    %0 = const i1 0
    %gnt_01 = sig i1 %0
    %1 = const i1 0
    %gnt_11 = sig i1 %1
    %2 = const i1 0
    %gnt_21 = sig i1 %2
    %3 = const i1 0
    %gnt_31 = sig i1 %3
    %4 = const i3 0
    %state = sig i3 %4
    %5 = const i3 0
    %next_state = sig i3 %5
    inst %fsm_full.always.267.0 (i1$ %req_0, i1$ %req_1, i1$ %req_2, i1$ %req_3, i3$ %state) -&gt; (i3$ %next_state)
    inst %fsm_full.always.268.0 (i1$ %clock, i1$ %reset, i3$ %next_state) -&gt; (i1$ %gnt_01, i1$ %gnt_11, i1$ %gnt_21, i1$ %gnt_31, i3$ %state)
    %6 = const i1 0
    %7 = const time 0s
    drv i1$ %gnt_0, %6, %7
    %8 = const i1 0
    %9 = const time 0s
    drv i1$ %gnt_1, %8, %9
    %10 = const i1 0
    %11 = const time 0s
    drv i1$ %gnt_2, %10, %11
    %12 = const i1 0
    %13 = const time 0s
    drv i1$ %gnt_3, %12, %13
}

</pre>
</body>