# 1. Простейшая электрическая цепь. Закон Ома для цепей постоянного тока.
## Простейшая электрическая цепь.
Узел, ветвь и контур электрической цепи. 
* Ветвью называют любой двухполюсник, входящий в цепь, например, на рис. отрезок, обозначенный U1, I1 есть ветвь. 
* Узлом называют точку соединения трех и более ветвей (на рис. обозначены жирными точками). 
* Контур — замкнутый цикл из ветвей. Термин замкнутый цикл означает, что, начав с некоторого узла цепи и однократно пройдя по нескольким ветвям и узлам, можно вернуться в исходный узел. \

Ветви и узлы, проходимые при таком обходе, принято называть принадлежащими данному контуру. При этом нужно иметь в виду, что ветвь и узел могут принадлежать одновременно нескольким контурам.
## Закон ОМА для цепей постоянного тока

I = U / R

где I - сила тока, U - напряжение на концах участка цепи, R - сопротивление участка цепи.

# 2. Источники электрической энергии: внешние характеристики идеальных и реальных источников напряжения и тока
source: http://normalizator.com/manuals/lessons/toe/ac/ac_6.htm

Источники делятся на идеальные и реальные. 
## Идеальные источники электрической энергии
У идеальных источников отсутствует внутреннее сопротивление или проводимость. Создаваемые ими ЭДС или ток определяются только параметрами источника. В электрической цепи с идеальными источниками величина тока через источник ЭДС или напряжение на источнике тока определяются нагрузкой. 
## Реальные источники 
Реальные источники электрической энергии имеют внутреннее сопротивление Z или проводимость Y (рис. 1). Однако на переменном токе эти величины в общем случае являются комплексными.
Также как на постоянном токе, реальный источник может быть представлен двумя эквивалентными схемами с источником ЭДС или с источником тока. Внутреннее сопротивление, проводимость и параметры источников связаны между собой отношениями

  Y = 1/Z ; J = E/Z ; E = J/Y,

Формально идентичными соответствующим выражениям для источников постоянного тока. ЭДС и ток внутренних источников соответствуют напряжению на выходе в режиме холостого хода и току в режиме короткого замыкания.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 3. Приемники электрической энергии: свойства пассивных элементов R, L и C.
## Свойства пассивных элементов R, L и C.
source: http://lib.exdat.com/docs/706/index-2022.html?page=3

o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 4. Эквивалентное преобразование схем электрических цепей с последовательно и параллельно включенными резисторами.
source: http://bourabai.kz/toe/dc_3.htm

o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 5. Законы Кирхгофа и основы их использования для расчета электрических цепей.
## Правило токов Кирхгофа
Алгебраическая сумма токов в каждом узле любой цепи равна нулю. При этом втекающий в узел ток принято считать положительным, а вытекающий — отрицательным.
## Правило напряжений Кирхгофа
Алгебраическая сумма падений напряжений на всех ветвях, принадлежащих любому замкнутому контуру цепи, равна алгебраической сумме ЭДС ветвей этого контура. Если в контуре нет источников ЭДС (идеализированных генераторов напряжения), то суммарное падение напряжений равно нулю.
## Их использование для расчёта электрических цепей

# 6. Синусоидальный переменный ток: метод получения и основные параметры.
## Метод получения
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
## Основные параметры
source: http://electrophysic.ru/elektricheskiy-tok/sinusoidalnyiy-tok.-opredelenie-parametryi.html
Математически синусоидальный ток описывается уравнением:

i=Im*sin(wt+j)

где
   * i - мгновенное значение тока это величина тока в определенный момент времени с учетом частоты и начальной фазы тока.
   * Im - амплитуда тока.
   * j - начальная фаза  
   * w - угловая частота выражается как w=2пf

# 7. Действующее и среднее значение переменного синусоидального тока.
source: http://electrono.ru/glava-1/2-9-dejstvuyushhee-i-srednee-znacheniya-peremennogo-toka-i-napryazheniya

o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 8. Трехфазные электрические цепи. Порядок чередования фаз.
source: http://www.toehelp.ru/theory/toe/lecture16/lecture16.html

## Порядок чередования фаз
Для треугольника нужно строго соблюдать порядок соединения фаз: начало одной фазы соединяется с концом другой.

o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 9. Способы соединения фаз источника трехфазного тока. Соотношение между фазовыми и линейными величинами.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 10. Р-п - переход в равновесном состоянии: структура н свойства р-п - перехода, токи через р-п - переход.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 11. Способы включения транзистора в схему.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 12 Работа транзистора с нагрузкой. Нагрузочная прямая и выходная динамическая характеристики.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 13. Ключевой режим работы транзистора.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 14. Логические функции одной и двух неременньш.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 15. Шинные формирователи на основе логических элементов (ЛЭ) с тремя выходными состояниями.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 16. RS-триггеры на основе ЛЭ ИЛИ-НЕ и И-НЕ.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 17. Синхронные RS - триггеры.
Схема синхронного RS-триггера совпадает со схемой одноступенчатого парафазного (двухфазного) D-триггера, но не наоборот, так как в парафазном (двухфазном) D-триггере не используются комбинации S=0, R=0 и S=1, R=1.
Алгоритм функционирования синхронного RS-триггера можно представить формулой
Q(t+1) = ! R * (Q(t) + S) + x * S * R


# 18. Триггеры S, R и E-типов.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 19. JK -триггеры.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 20. Счетные триггеры. TV - триггеры.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 21. Асинхронные и синхронные D - триггеры. DV -триггеры.
D-триггеры также называют триггерами задержки(от англ. Delay).
## D-триггер синхронный
Запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.
D-триггер в основном используется для реализации защёлки.

## асинхронный D-триггер
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 22. Параллельные регистры. Регистры - защелки.
## Параллельные регистры
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
## Регистры-защёлки
Параллельные регистры, срабатывающие по уровню стробирующего сигнала (или, как их еще называют, регистры-защелки, английское "Latch"), можно рассматривать как некий гибрид между буфером и регистром. Когда сигнал на стробирующем входе - единичный, такой регистр пропускает через себя входные информационные сигналы, а когда стробирующий сигнал становится равен нулю, регистр переходит в режим хранения последнего из пропущенных значений входных сигналов.
# 23. Регистры сдвига. Реверсивные регистры.
source: http://ru.wikipedia.org/wiki/%D0%A0%D0%B5%D0%B3%D0%B8%D1%81%D1%82%D1%80_(%D1%86%D0%B8%D1%84%D1%80%D0%BE%D0%B2%D0%B0%D1%8F_%D1%82%D0%B5%D1%85%D0%BD%D0%B8%D0%BA%D0%B0)#.D0.A2.D0.B8.D0.BF.D1.8B_.D1.80.D0.B5.D0.B3.D0.B8.D1.81.D1.82.D1.80.D0.BE.D0.B2

Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении синхросигнала. Вход и выход последовательные. 
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 24. Счетчики импульсов, их назначение, классификация. Принцип работы суммирующего счетчика.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 25. Вычитающие и реверсивные счетчики импульсов, их схемотехника, примеры интегральных схем.
o/ здесь будет зига, пока кто-нибудь не напишет что-то про этот билет.
# 26. Кодирование цифровых сигналов. Построение схем шифраторов. ИМС приоритетного шифратора К555 ИВ1.



# 27. Схемотехника мультиплексоров. ИМС сдвоенного 4 - х канального мультиплексора К555 КП12 и его применение.
Мультиплексор — функциональный узел, который имеет n адресных входов, N=2n информационных входов, один выход и осуществляет управляемую коммутацию информации, поступающей по N входным линиям, на одну выходную линию. Коммутация определённой входной линии происходит в соответствии с двоичным адресным кодом an-1,…a2,a1,a0.
Если адресный код имеет n разрядов, то можно осуществить N=2n комбинаций адресных сигналов, каждая из которых обеспечит подключение одной из N входных линий к выходной линии. Такой мультиплексор называют «из N в одну». При наличии избыточных комбинаций адресных сигналов можно спроектировать мультиплексор с любым числом входных линий N≤2n.
В простейшем случае при двухразрядном адресном коде (n=2) максимальное число входных адресных линий равно N=2n=4. Таблица истинности такого мультиплексора

    a0 a1 F
    0  0  x0
    0  1  x1
    1  0  x2
    1  1  x3
    


# 28. Схемотехника дешифраторов - демультиплексоров. Их применение. Дать характеристшсу ИМС К155 ИД4 и К155 ИД3.
Дешифратор – функциональный узел, вырабатывающий сигнал только на одном из своих 2^n выходах в зависимости от кода двоичного числа на n входах.
Дешифраторы широко используются в устройствах управления, где они формируют управляющий сигнал в соответствии с входным кодом, который воздействует на какое-либо исполнительное устройство.
Микросхема ИД3 имеет четыре адресных входа с весовыми коэффициентами двоичного кода 1, 2, 4, 8, два инверсных входа стробирования S, объединённых по И, и 16 инверсных выходов 0–15. Если на обоих входах стробирования «лог. 0», то на том из выходов, номер которого соответствует десятичному эквиваленту входного кода, будет «лог. 0». Если хотя бы на одном из входов стробирования S «лог. 1», то независимо от состояния входов на всех выходах микросхемы формируется «лог. 1».
Демультиплексор — это функциональный узел, осуществляющий управляемую коммутацию информацию, поступающую по одному входу, на N выходов. Таким образом, демультиплексор реализует операцию, противоположную той, которую выполняет мультиплексор. 
Для случая n=2 функционирование демультиплексора осуществляется в соответствии с таблицей истинности:

    +-----+--+--+--+--+
    |адрес|y0|y1|y2|y3|
    |a1|a0|  |  |  |  |
    +-----+--+--+--+--+
    | 0| 0| x| 0| 0| 0| 
    | 0| 1| 0| x| 0| 0|
    | 1| 0| 0| 0| x| 0| 
    | 1| 1| 0| 0| 0| x| 
    +-----+--+--+--+--+
    
Сравнивая таблицы истинности и функциональные схемы демультиплексора и дешифратора, легко увидеть схожесть их функций. Если функция X=1 постоянно, то демультиплексор выполняет функции дешифратора. «Дешифраторы-демультиплексоры» могут выполнять функции и дешифратора и демультиплексора.
Рассмотренную выше микросхему дешифратора К155ИД3 можно использовать в качестве демультиплексора с форматом 1:16. При этом входы разрешения дешифрации используются в качестве основного информационного входа X, а адресные входы и выходы используются по прямому назначению.

# 29. Схемотехника цифровых устройств сравнения кодов. Цифровые компараторы, примеры ИМС ОЗУ.
Устройства сравнения кодов предназначены для выработки выходного сигнала в случае, когда поступающие на их входы коды двух чисел оказываются одинаковыми.
Числа A и B считаются равными, если разрядные коэффициенты чисел A и B оказываются одинаковыми, то есть, если ai=bi=1 или ai=bi=0. Эти равенства можно привести к
  
  aibi + !ai!bi = 1.
  
## схема одноразрядного компаратора

     +--------------+
    -| a0 | == |    |
    -| b0 |    |    |
    -| a1 |    |A>B |-
    -| b1 |    |    |
    -| a2 |    |    |
    -| b2 |    |A=B |-
    -| a3 |    |    |
    -| b3 |    |    |
    -|A>B |    |A<B |-
    -|A=B |    |    |
    -|A<B |    |    |
     +--------------+
     
