Info: 检查时序约束 ....
Info: 已完成.
Info: 检查物理约束 ....
Info: 已完成.
Info: 网表整理(nl.sweep) 开始 ....
Info: 共有 0 个节点被 nl.sweep 删除.
Info: 网表整理(nl.sweep) 结束.
WARN(NCHK-CLK001): 连线 cm3inst/seg_inst/clk_DRV 混合了时钟和数据连接.
-- 非时钟引脚 --
   cm3inst/seg_inst/clk_DRV_reg_ctrlmux.I0
[说明]上述情况通常源自生成时钟，例如通过计数进行分频的逻辑。
如果确实是这种情况而且是必须的(例如不能用PLL/DCM分频替代)，
请别忘为相关连线显式地指定时钟约束。否则，这种时钟和数据混
合的描述方式是不推荐使用的，请复查并修改。
#=============oOOOo================oOOOo=============
# 组装(Packing)
#====================================================
Info: 开始组装(packing).
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[7] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[6] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[5] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[4] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[3] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[2] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[1] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_1_reg[0] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[7] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[6] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[5] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[4] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[3] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[2] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[1] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/read_buffer_0_reg[0] 吸收到 IREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[17] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[16] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[15] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[14] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[13] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[12] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[11] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[10] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[9] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[8] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[7] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[6] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[5] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[4] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[3] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[2] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[1] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_high_reg[0] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_addr_low_reg[1]_dup1 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_we_n_reg 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_oe_n_reg 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_ce_n_reg 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_bs_n_reg[0] 吸收到 OREG.
Info: 将 cm3inst/ahb_sram1/reg_bs_n_reg[1] 吸收到 OREG.
Info: 将 led_wf1/led_sig_reg[3]_dup1 吸收到 OREG.
Info: 将 led_wf1/led_sig_reg[2]_dup1 吸收到 OREG.
Info: 将 led_wf1/led_sig_reg[1]_dup1 吸收到 OREG.
Info: 将 led_wf1/led_sig_reg[0]_dup1 吸收到 OREG.
Info: 将 cm3inst/seg_inst/SH_CLK_reg 吸收到 OREG.
Info: 将 cm3inst/seg_inst/LD_CLK_reg 吸收到 OREG.
Info: 将 cm3inst/seg_inst/HC_DAT_reg_dup1 吸收到 OREG.
Info: 将 led_wf1/led_sig_reg[0]_dup2 吸收到 OREG.
Info: 开始组装预处理.
Info: 完成组装预处理.
Info: CM3                         1.
Info: IOLOGIC                    48.
Info:     IREG_OREG              48.
Info: PIO                        68.
Info: PLL_25K                     1.
Info: SLICEL                     48.
Info:     CARRY                  11.
Info:     MUXF7                  37.
Info: SLICEL(LE)                263.
Info:     LUT                    79.
Info:     LUT REG               100.
Info:     REG                    84.
Info: 完成组装.
Info: Start gpack.
Info: Done gpack.
Info: 开始建立物理网表.
Info:   为 68   个 PIO        建立了物理网表 .
Info:   为 48   个 IOLOGIC    建立了物理网表 .
Info:   为 1    个 PLL_25K    建立了物理网表 .
Info:   为 1    个 CM3        建立了物理网表 .
Info:   为 111  个 SLICEL     建立了物理网表 .
Info: 完成建立物理网表.
Info: CM3                         1.
Info: IOLOGIC                    48.
Info:     IREG_OREG              48.
Info: PIO                        68.
Info: PLL_25K                     1.
Info: SLICEL                    111.
Info:     CARRY                  11.
Info:     LOGIC                  63.
Info:     MUXF7                  37.
####
Info: 组装执行时间 : 5 秒.
Info: 输出网表报告到文件D:\fpga\ac208\workspace\fpga\led\hq_run\top_map.rpt中.
