/**
 * @file        max30102_regTypes.h
 *
 * @date        27 March 2021
 * @author      Serhii
 * @brief
 */

#ifndef MAX30102_REGTYPES_H
#define MAX30102_REGTYPES_H

#include <stdint.h>

typedef enum {
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_1 = 0x00,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_2,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_4,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_8,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_16,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_32_1,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_32_2,
    MAX30102_FIFO_CFG_REG_SMP_AVE_NO_32_3
} max30102_no_smp_ave_t;

typedef enum {
    MAX30102_MODE_CFG_REG_MODE_NONE     = 0x00,
    MAX30102_MODE_CFG_REG_MODE_HR       = 0x02,
    MAX30102_MODE_CFG_REG_MODE_HR_SPO2  = 0x03,
    MAX30102_MODE_CFG_REG_MODE_MULTI    = 0x07
} max30102_mode_t;

typedef enum {
    MAX30102_SPO2_CFG_REG_LED_PW_ADC_15_BITS = 0x00,
    MAX30102_SPO2_CFG_REG_LED_PW_ADC_16_BITS,
    MAX30102_SPO2_CFG_REG_LED_PW_ADC_17_BITS,
    MAX30102_SPO2_CFG_REG_LED_PW_ADC_18_BITS
} max30102_adc_resol_t;

typedef enum {
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_50 = 0x00,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_100,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_200,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_400,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_800,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_1000,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_1600,
    MAX30102_SPO2_CFG_REG_SPO2_SR_SMP_3200
} max30102_smp_per_sec_t;

typedef enum {
    MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_2018 = 0x00,
    MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_4096,
    MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_8192,
    MAX30102_SPO2_CFG_REG_SPO2_ADC_RGE_16384
} max30102_adc_rge_t;

typedef enum {
    MAX30102_OK = 0x00,
    MAX30102_REG_CONT_ERROR,
    MAX30102_CAL_ERROR,
    MAX30102_I2C_FAIL_ERROR
}max30102_result_t;


#endif /* MAX30102_REGTYPES_H */
