TimeQuest Timing Analyzer report for CircuitoFinal
Mon Jul  2 10:07:50 2018
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'clk'
 30. Fast Model Hold: 'clk'
 31. Fast Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Progagation Delay
 48. Minimum Progagation Delay
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CircuitoFinal                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 36.71 MHz ; 36.71 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.119 ; -2260.434     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.445 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.631 ; -224.035              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                  ;
+---------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                              ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.119 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.649     ;
; -13.117 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.647     ;
; -13.117 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.647     ;
; -13.102 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.633     ;
; -13.099 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.630     ;
; -13.098 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.629     ;
; -13.079 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 13.615     ;
; -13.064 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.001      ; 13.603     ;
; -13.057 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.602     ;
; -13.057 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.602     ;
; -13.052 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 13.592     ;
; -13.038 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 13.579     ;
; -13.022 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.552     ;
; -13.018 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.548     ;
; -13.018 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.548     ;
; -13.017 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.017     ; 13.538     ;
; -12.981 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.511     ;
; -12.979 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.509     ;
; -12.979 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.509     ;
; -12.964 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.495     ;
; -12.961 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; clk          ; clk         ; 0.500        ; 0.005      ; 13.504     ;
; -12.961 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.492     ;
; -12.960 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.491     ;
; -12.957 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; clk          ; clk         ; 0.500        ; -0.003     ; 13.492     ;
; -12.941 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.471     ;
; -12.941 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 13.477     ;
; -12.939 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.469     ;
; -12.939 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.469     ;
; -12.926 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.001      ; 13.465     ;
; -12.924 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.455     ;
; -12.921 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.452     ;
; -12.920 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.451     ;
; -12.919 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.464     ;
; -12.919 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.464     ;
; -12.914 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 13.454     ;
; -12.909 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; clk          ; clk         ; 0.500        ; 0.005      ; 13.452     ;
; -12.905 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.435     ;
; -12.903 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.433     ;
; -12.903 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.433     ;
; -12.902 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.500        ; 0.001      ; 13.441     ;
; -12.901 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 13.437     ;
; -12.900 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.430     ;
; -12.900 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 13.441     ;
; -12.898 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.428     ;
; -12.898 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.500        ; -0.003     ; 13.433     ;
; -12.888 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.500        ; 0.005      ; 13.431     ;
; -12.888 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; clk          ; clk         ; 0.500        ; 0.005      ; 13.431     ;
; -12.888 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.419     ;
; -12.886 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.001      ; 13.425     ;
; -12.885 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.416     ;
; -12.884 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 13.415     ;
; -12.884 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.414     ;
; -12.881 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.500        ; -0.002     ; 13.417     ;
; -12.880 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.410     ;
; -12.880 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.410     ;
; -12.879 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.424     ;
; -12.879 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.424     ;
; -12.879 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.017     ; 13.400     ;
; -12.878 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst1 ; clk          ; clk         ; 0.500        ; -0.006     ; 13.410     ;
; -12.878 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ; clk          ; clk         ; 0.500        ; -0.006     ; 13.410     ;
; -12.874 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 13.414     ;
; -12.871 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.500        ; 0.002      ; 13.411     ;
; -12.870 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.500        ; 0.004      ; 13.412     ;
; -12.865 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 13.401     ;
; -12.861 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; clk          ; clk         ; 0.500        ; 0.003      ; 13.402     ;
; -12.860 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.500        ; 0.006      ; 13.404     ;
; -12.860 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 13.401     ;
; -12.859 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.500        ; 0.006      ; 13.403     ;
; -12.855 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.500        ; 0.006      ; 13.399     ;
; -12.855 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.500        ; 0.006      ; 13.399     ;
; -12.853 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.500        ; -0.008     ; 13.383     ;
; -12.851 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.500        ; -0.008     ; 13.381     ;
; -12.850 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.001      ; 13.389     ;
; -12.849 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 13.386     ;
; -12.849 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.500        ; -0.008     ; 13.379     ;
; -12.848 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 13.385     ;
; -12.844 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 13.381     ;
; -12.844 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.374     ;
; -12.843 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.388     ;
; -12.843 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 13.388     ;
; -12.842 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 13.379     ;
; -12.842 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst1 ; clk          ; clk         ; 0.500        ; -0.006     ; 13.374     ;
; -12.841 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst1 ; clk          ; clk         ; 0.500        ; -0.006     ; 13.373     ;
; -12.841 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst1 ; clk          ; clk         ; 0.500        ; -0.006     ; 13.373     ;
; -12.841 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst1 ; clk          ; clk         ; 0.500        ; -0.001     ; 13.378     ;
; -12.840 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.370     ;
; -12.840 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.370     ;
; -12.839 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.017     ; 13.360     ;
; -12.838 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.500        ; 0.008      ; 13.384     ;
; -12.838 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 13.378     ;
; -12.836 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.500        ; 0.008      ; 13.382     ;
; -12.826 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.500        ; -0.006     ; 13.358     ;
; -12.824 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst1 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.354     ;
; -12.824 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.500        ; -0.006     ; 13.356     ;
; -12.824 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 13.365     ;
; -12.823 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; clk          ; clk         ; 0.500        ; 0.005      ; 13.366     ;
; -12.822 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst1 ; clk          ; clk         ; 0.500        ; -0.016     ; 13.344     ;
; -12.821 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst1 ; clk          ; clk         ; 0.500        ; -0.008     ; 13.351     ;
; -12.819 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; clk          ; clk         ; 0.500        ; -0.003     ; 13.354     ;
; -12.814 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.500        ; 0.004      ; 13.356     ;
+---------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst3                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst3                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.731      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; clk   ; Rise       ; clk                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D0                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D0                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D1                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D1                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D2                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D2                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D3                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D3                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Seletor[*]   ; clk        ; 15.355 ; 15.355 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; 15.355 ; 15.355 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; 15.200 ; 15.200 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.638  ; 7.638  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 7.231  ; 7.231  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
; RESET        ; clk        ; 5.673  ; 5.673  ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; 13.532 ; 13.532 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; 13.495 ; 13.495 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; 13.532 ; 13.532 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Seletor[*]   ; clk        ; -5.009 ; -5.009 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; -5.009 ; -5.009 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; -5.128 ; -5.128 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -5.747 ; -5.747 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -6.665 ; -6.665 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -6.112 ; -6.112 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -5.935 ; -5.935 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -6.058 ; -6.058 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -5.747 ; -5.747 ; Rise       ; clk             ;
; RESET        ; clk        ; -4.034 ; -4.034 ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; -6.278 ; -6.278 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; -6.278 ; -6.278 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; -6.286 ; -6.286 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 17.787 ; 17.787 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 17.923 ; 17.923 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 17.787 ; 17.787 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 17.795 ; 17.795 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 17.947 ; 17.947 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 16.661 ; 16.661 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 17.553 ; 17.553 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 16.953 ; 16.953 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 17.591 ; 17.591 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 16.958 ; 16.958 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 16.996 ; 16.996 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 20.527 ; 20.527 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 19.302 ; 19.302 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 20.527 ; 20.527 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 20.288 ; 20.288 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 19.893 ; 19.893 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 20.394 ; 20.394 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 20.041 ; 20.041 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 19.462 ; 19.462 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 20.344 ; 20.344 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 20.344 ; 20.344 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 20.142 ; 20.142 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 20.013 ; 20.013 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 19.809 ; 19.809 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 19.738 ; 19.738 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 19.502 ; 19.502 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 18.728 ; 18.728 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 14.952 ; 14.952 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 14.264 ; 14.264 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 13.867 ; 13.867 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 14.952 ; 14.952 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 14.852 ; 14.852 ; Rise       ; clk             ;
; Z         ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 17.207 ; 17.207 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 17.034 ; 17.034 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 17.172 ; 17.172 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 17.207 ; 17.207 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 17.045 ; 17.045 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 17.053 ; 17.053 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 16.834 ; 16.834 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 15.826 ; 15.826 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 17.698 ; 17.698 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 16.999 ; 16.999 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 17.690 ; 17.690 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 17.698 ; 17.698 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 17.585 ; 17.585 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 17.565 ; 17.565 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 16.163 ; 16.163 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 15.054 ; 15.054 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 17.143 ; 17.143 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 17.143 ; 17.143 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 16.942 ; 16.942 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 16.813 ; 16.813 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 16.608 ; 16.608 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 16.538 ; 16.538 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 17.109 ; 17.109 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 14.733 ; 14.733 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 14.050 ; 14.050 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 10.231 ; 10.231 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 13.711 ; 13.711 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 14.050 ; 14.050 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 9.093  ; 9.093  ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 7.907  ; 7.907  ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 7.705  ; 7.705  ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 8.340  ; 8.340  ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 9.093  ; 9.093  ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 10.885 ; 10.885 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 11.377 ; 11.377 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 10.919 ; 10.919 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 11.045 ; 11.045 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 10.751 ; 10.751 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 10.114 ; 10.114 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 10.785 ; 10.785 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 11.070 ; 11.070 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 10.186 ; 10.186 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 10.754 ; 10.754 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 10.185 ; 10.185 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 9.733  ; 9.733  ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 10.003 ; 10.003 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 11.213 ; 11.213 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 11.213 ; 11.213 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 12.386 ; 12.386 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 12.163 ; 12.163 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 11.808 ; 11.808 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 12.261 ; 12.261 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 11.669 ; 11.669 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 11.342 ; 11.342 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 10.679 ; 10.679 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 11.381 ; 11.381 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 11.614 ; 11.614 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 11.485 ; 11.485 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 10.869 ; 10.869 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 11.210 ; 11.210 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 10.978 ; 10.978 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 10.679 ; 10.679 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 10.036 ; 10.036 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 9.453  ; 9.453  ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 9.661  ; 9.661  ; Rise       ; clk             ;
; Z         ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 11.505 ; 11.505 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 11.658 ; 11.658 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 11.799 ; 11.799 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 11.830 ; 11.830 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 11.850 ; 11.850 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 11.505 ; 11.505 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 13.041 ; 13.041 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 13.609 ; 13.609 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 11.467 ; 11.467 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 11.540 ; 11.540 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 12.237 ; 12.237 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 12.245 ; 12.245 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 12.126 ; 12.126 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 12.112 ; 12.112 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 11.467 ; 11.467 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 11.676 ; 11.676 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 11.814 ; 11.814 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 12.516 ; 12.516 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 12.749 ; 12.749 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 12.620 ; 12.620 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 12.004 ; 12.004 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 12.345 ; 12.345 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 12.113 ; 12.113 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 11.814 ; 11.814 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 10.078 ; 10.078 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 10.231 ; 10.231 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 10.078 ; 10.078 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 11.324 ; 11.324 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 7.705  ; 7.705  ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 7.907  ; 7.907  ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 7.705  ; 7.705  ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 8.340  ; 8.340  ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 9.093  ; 9.093  ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Seletor[0] ; HEX2[0]     ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; Seletor[0] ; HEX2[1]     ; 19.545 ; 19.545 ; 19.545 ; 19.545 ;
; Seletor[0] ; HEX2[2]     ; 19.553 ; 19.553 ; 19.553 ; 19.553 ;
; Seletor[0] ; HEX2[3]     ; 19.440 ; 19.440 ; 19.440 ; 19.440 ;
; Seletor[0] ; HEX2[4]     ; 19.420 ; 19.420 ; 19.420 ; 19.420 ;
; Seletor[0] ; HEX2[5]     ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; Seletor[0] ; HEX2[6]     ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; Seletor[0] ; HEX3[0]     ; 18.998 ; 18.998 ; 18.998 ; 18.998 ;
; Seletor[0] ; HEX3[1]     ; 18.797 ; 18.797 ; 18.797 ; 18.797 ;
; Seletor[0] ; HEX3[2]     ; 18.668 ; 18.668 ; 18.668 ; 18.668 ;
; Seletor[0] ; HEX3[3]     ; 18.463 ; 18.463 ; 18.463 ; 18.463 ;
; Seletor[0] ; HEX3[4]     ; 18.393 ; 18.393 ; 18.393 ; 18.393 ;
; Seletor[0] ; HEX3[5]     ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; Seletor[0] ; HEX3[6]     ; 16.588 ; 16.588 ; 16.588 ; 16.588 ;
; Seletor[0] ; LED[2]      ; 15.566 ; 15.566 ; 15.566 ; 15.566 ;
; Seletor[0] ; LED[3]      ; 15.905 ; 15.905 ; 15.905 ; 15.905 ;
; Seletor[1] ; HEX2[0]     ; 18.891 ; 18.891 ; 18.891 ; 18.891 ;
; Seletor[1] ; HEX2[1]     ; 19.582 ; 19.582 ; 19.582 ; 19.582 ;
; Seletor[1] ; HEX2[2]     ; 19.590 ; 19.590 ; 19.590 ; 19.590 ;
; Seletor[1] ; HEX2[3]     ; 19.477 ; 19.477 ; 19.477 ; 19.477 ;
; Seletor[1] ; HEX2[4]     ; 19.457 ; 19.457 ; 19.457 ; 19.457 ;
; Seletor[1] ; HEX2[5]     ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; Seletor[1] ; HEX2[6]     ; 16.946 ; 16.946 ; 16.946 ; 16.946 ;
; Seletor[1] ; HEX3[0]     ; 19.035 ; 19.035 ; 19.035 ; 19.035 ;
; Seletor[1] ; HEX3[1]     ; 18.834 ; 18.834 ; 18.834 ; 18.834 ;
; Seletor[1] ; HEX3[2]     ; 18.705 ; 18.705 ; 18.705 ; 18.705 ;
; Seletor[1] ; HEX3[3]     ; 18.500 ; 18.500 ; 18.500 ; 18.500 ;
; Seletor[1] ; HEX3[4]     ; 18.430 ; 18.430 ; 18.430 ; 18.430 ;
; Seletor[1] ; HEX3[5]     ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; Seletor[1] ; HEX3[6]     ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; Seletor[1] ; LED[2]      ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; Seletor[1] ; LED[3]      ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Seletor[0] ; HEX2[0]     ; 15.639 ; 15.639 ; 15.639 ; 15.639 ;
; Seletor[0] ; HEX2[1]     ; 16.728 ; 16.728 ; 16.728 ; 16.728 ;
; Seletor[0] ; HEX2[2]     ; 16.589 ; 16.589 ; 16.589 ; 16.589 ;
; Seletor[0] ; HEX2[3]     ; 16.234 ; 16.234 ; 16.234 ; 16.234 ;
; Seletor[0] ; HEX2[4]     ; 16.603 ; 16.603 ; 16.603 ; 16.603 ;
; Seletor[0] ; HEX2[5]     ; 15.958 ; 15.958 ; 15.958 ; 15.958 ;
; Seletor[0] ; HEX2[6]     ; 15.768 ; 15.768 ; 15.768 ; 15.768 ;
; Seletor[0] ; HEX3[0]     ; 15.062 ; 15.062 ; 15.062 ; 15.062 ;
; Seletor[0] ; HEX3[1]     ; 15.341 ; 15.295 ; 15.295 ; 15.341 ;
; Seletor[0] ; HEX3[2]     ; 15.501 ; 15.166 ; 15.166 ; 15.501 ;
; Seletor[0] ; HEX3[3]     ; 14.550 ; 14.550 ; 14.550 ; 14.550 ;
; Seletor[0] ; HEX3[4]     ; 15.225 ; 14.891 ; 14.891 ; 15.225 ;
; Seletor[0] ; HEX3[5]     ; 14.659 ; 14.659 ; 14.659 ; 14.659 ;
; Seletor[0] ; HEX3[6]     ; 14.360 ; 14.360 ; 14.360 ; 14.360 ;
; Seletor[0] ; LED[2]      ; 14.999 ; 14.999 ; 14.999 ; 14.999 ;
; Seletor[0] ; LED[3]      ; 13.994 ; 15.338 ; 15.338 ; 13.994 ;
; Seletor[1] ; HEX2[0]     ; 15.788 ; 15.788 ; 15.788 ; 15.788 ;
; Seletor[1] ; HEX2[1]     ; 16.877 ; 16.877 ; 16.877 ; 16.877 ;
; Seletor[1] ; HEX2[2]     ; 16.738 ; 16.738 ; 16.738 ; 16.738 ;
; Seletor[1] ; HEX2[3]     ; 16.383 ; 16.383 ; 16.383 ; 16.383 ;
; Seletor[1] ; HEX2[4]     ; 16.752 ; 16.752 ; 16.752 ; 16.752 ;
; Seletor[1] ; HEX2[5]     ; 16.107 ; 16.107 ; 16.107 ; 16.107 ;
; Seletor[1] ; HEX2[6]     ; 15.917 ; 15.917 ; 15.917 ; 15.917 ;
; Seletor[1] ; HEX3[0]     ; 14.758 ; 14.758 ; 14.758 ; 14.758 ;
; Seletor[1] ; HEX3[1]     ; 15.037 ; 14.991 ; 14.991 ; 15.037 ;
; Seletor[1] ; HEX3[2]     ; 15.197 ; 14.862 ; 14.862 ; 15.197 ;
; Seletor[1] ; HEX3[3]     ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; Seletor[1] ; HEX3[4]     ; 14.921 ; 14.587 ; 14.587 ; 14.921 ;
; Seletor[1] ; HEX3[5]     ; 14.355 ; 14.355 ; 14.355 ; 14.355 ;
; Seletor[1] ; HEX3[6]     ; 14.056 ; 14.056 ; 14.056 ; 14.056 ;
; Seletor[1] ; LED[2]      ; 15.148 ; 15.148 ; 15.148 ; 15.148 ;
; Seletor[1] ; LED[3]      ; 14.143 ; 15.487 ; 15.487 ; 14.143 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; LED[*]    ; clk        ; 11.656 ;      ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 11.656 ;      ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 11.920 ;      ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 11.910 ;      ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 11.920 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; LED[*]    ; clk        ; 9.823  ;      ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 9.823  ;      ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 10.087 ;      ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 10.077 ;      ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 10.087 ;      ; Rise       ; clk             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LED[*]    ; clk        ; 11.656    ;           ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 11.656    ;           ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 11.920    ;           ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 11.910    ;           ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 11.920    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LED[*]    ; clk        ; 9.823     ;           ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 9.823     ;           ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 10.087    ;           ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 10.077    ;           ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 10.087    ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.588 ; -779.943      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -183.380              ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                 ;
+--------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.588 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.113      ;
; -4.587 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.112      ;
; -4.587 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.112      ;
; -4.579 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.105      ;
; -4.578 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.104      ;
; -4.577 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.103      ;
; -4.573 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 5.103      ;
; -4.557 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.002      ; 5.091      ;
; -4.557 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.082      ;
; -4.556 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.081      ;
; -4.556 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.081      ;
; -4.555 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.093      ;
; -4.555 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.093      ;
; -4.553 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 5.087      ;
; -4.548 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.074      ;
; -4.547 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.073      ;
; -4.546 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.071      ;
; -4.546 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.072      ;
; -4.545 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.070      ;
; -4.545 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.070      ;
; -4.542 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 5.072      ;
; -4.540 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 5.075      ;
; -4.537 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.063      ;
; -4.536 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.062      ;
; -4.535 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.061      ;
; -4.531 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 5.061      ;
; -4.526 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.051      ;
; -4.526 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.002      ; 5.060      ;
; -4.525 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.050      ;
; -4.525 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.050      ;
; -4.524 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.062      ;
; -4.524 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.062      ;
; -4.522 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 5.056      ;
; -4.517 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.043      ;
; -4.516 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.042      ;
; -4.515 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.500        ; -0.006     ; 5.041      ;
; -4.515 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.002      ; 5.049      ;
; -4.513 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.051      ;
; -4.513 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.051      ;
; -4.511 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.500        ; -0.002     ; 5.041      ;
; -4.511 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 5.045      ;
; -4.509 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 5.044      ;
; -4.505 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.030      ;
; -4.501 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.026      ;
; -4.501 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 5.026      ;
; -4.501 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.500        ; 0.004      ; 5.037      ;
; -4.500 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.013     ; 5.019      ;
; -4.498 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 5.033      ;
; -4.497 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 5.028      ;
; -4.497 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 5.028      ;
; -4.495 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.500        ; 0.002      ; 5.029      ;
; -4.493 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 5.024      ;
; -4.493 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.031      ;
; -4.493 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.500        ; 0.006      ; 5.031      ;
; -4.492 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 5.023      ;
; -4.491 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.500        ; 0.002      ; 5.025      ;
; -4.489 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 5.028      ;
; -4.489 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.500        ; -0.007     ; 5.014      ;
; -4.489 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.500        ; 0.006      ; 5.027      ;
; -4.488 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.500        ; -0.007     ; 5.013      ;
; -4.484 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 5.023      ;
; -4.484 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst  ; clk          ; clk         ; 0.500        ; -0.007     ; 5.009      ;
; -4.478 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.500        ; 0.004      ; 5.014      ;
; -4.478 ; ContadorCascata:inst|Contador:inst|D0  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 5.013      ;
; -4.474 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.500        ; 0.002      ; 5.008      ;
; -4.474 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; clk          ; clk         ; 0.500        ; -0.002     ; 5.004      ;
; -4.474 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.999      ;
; -4.472 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst  ; clk          ; clk         ; 0.500        ; -0.005     ; 4.999      ;
; -4.471 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.500        ; -0.002     ; 5.001      ;
; -4.471 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst  ; clk          ; clk         ; 0.500        ; -0.005     ; 4.998      ;
; -4.470 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.500        ; 0.003      ; 5.005      ;
; -4.470 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.995      ;
; -4.470 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.995      ;
; -4.470 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.500        ; 0.004      ; 5.006      ;
; -4.469 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.994      ;
; -4.469 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.013     ; 4.988      ;
; -4.468 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.993      ;
; -4.466 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.500        ; 0.004      ; 5.002      ;
; -4.466 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; clk          ; clk         ; 0.500        ; 0.004      ; 5.002      ;
; -4.466 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.997      ;
; -4.466 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.997      ;
; -4.463 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.988      ;
; -4.462 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.993      ;
; -4.461 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.500        ; -0.002     ; 4.991      ;
; -4.461 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.992      ;
; -4.460 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst1  ; clk          ; clk         ; 0.500        ; 0.006      ; 4.998      ;
; -4.459 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ; clk          ; clk         ; 0.500        ; 0.006      ; 4.997      ;
; -4.459 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.984      ;
; -4.459 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.500        ; -0.007     ; 4.984      ;
; -4.459 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst   ; clk          ; clk         ; 0.500        ; 0.004      ; 4.995      ;
; -4.458 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.500        ; -0.013     ; 4.977      ;
; -4.458 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 4.997      ;
; -4.458 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst  ; clk          ; clk         ; 0.500        ; -0.007     ; 4.983      ;
; -4.458 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ; clk          ; clk         ; 0.500        ; 0.006      ; 4.996      ;
; -4.457 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst  ; clk          ; clk         ; 0.500        ; -0.007     ; 4.982      ;
; -4.456 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.500        ; 0.002      ; 4.990      ;
; -4.455 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.986      ;
; -4.455 ; ContadorCascata:inst|Contador:inst5|D0 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.500        ; -0.001     ; 4.986      ;
; -4.454 ; ContadorCascata:inst|Contador:inst|D2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ; clk          ; clk         ; 0.500        ; 0.006      ; 4.992      ;
; -4.453 ; ContadorCascata:inst|Contador:inst|D3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.500        ; 0.007      ; 4.992      ;
+--------+----------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst7  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst7 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst7                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst3  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst3                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst3                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst3|inst3                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst3|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst4|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst5|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst2|inst2  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst66|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst62|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst64|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst58|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst60|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst54|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst56|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst40|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst38|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst50|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst52|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst48|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst46|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst42|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst44|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst30|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst32|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst34|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst2 ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst36|inst2 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; circuitoRegsULA:inst1|reg4bitsNovo:inst1|inst2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
+-------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst5|D0                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D0                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D0                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D1                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D1                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D2                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D2                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D3                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; ContadorCascata:inst|Contador:inst|D3                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst12|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst14|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst16|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst18|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst20|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst22|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst24|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst26|inst7 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst3 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; circuitoRegsULA:inst1|memoriaRAM:inst|reg4bitsNovo:inst28|inst7 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; Seletor[*]   ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; 6.093 ; 6.093 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; 5.984 ; 5.984 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  switches[0] ; clk        ; 3.379 ; 3.379 ; Rise       ; clk             ;
;  switches[1] ; clk        ; 3.211 ; 3.211 ; Rise       ; clk             ;
;  switches[2] ; clk        ; 3.168 ; 3.168 ; Rise       ; clk             ;
;  switches[3] ; clk        ; 3.007 ; 3.007 ; Rise       ; clk             ;
;  switches[4] ; clk        ; 3.079 ; 3.079 ; Rise       ; clk             ;
; RESET        ; clk        ; 2.449 ; 2.449 ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; 5.269 ; 5.269 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; 5.269 ; 5.269 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; 5.264 ; 5.264 ; Fall       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Seletor[*]   ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.728 ; -2.728 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.540 ; -2.540 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.501 ; -2.501 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -2.526 ; -2.526 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
; RESET        ; clk        ; -1.827 ; -1.827 ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; -2.640 ; -2.640 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; -2.652 ; -2.652 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; -2.640 ; -2.640 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 7.880 ; 7.880 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 7.827 ; 7.827 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 7.852 ; 7.852 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 7.833 ; 7.833 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 7.843 ; 7.843 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 7.880 ; 7.880 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 7.389 ; 7.389 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 7.775 ; 7.775 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 7.702 ; 7.702 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 7.775 ; 7.775 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 7.457 ; 7.457 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 7.706 ; 7.706 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 7.445 ; 7.445 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 7.496 ; 7.496 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 7.288 ; 7.288 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 8.874 ; 8.874 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 8.425 ; 8.425 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 8.874 ; 8.874 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 8.808 ; 8.808 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 8.657 ; 8.657 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 8.755 ; 8.755 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 8.688 ; 8.688 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 8.496 ; 8.496 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 8.797 ; 8.797 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 8.797 ; 8.797 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 8.721 ; 8.721 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 8.734 ; 8.734 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 8.600 ; 8.600 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 8.630 ; 8.630 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 8.498 ; 8.498 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 8.202 ; 8.202 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 6.748 ; 6.748 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 6.576 ; 6.576 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 6.458 ; 6.458 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 6.748 ; 6.748 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 6.746 ; 6.746 ; Rise       ; clk             ;
; Z         ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 7.504 ; 7.504 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 7.479 ; 7.479 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 7.476 ; 7.476 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 7.504 ; 7.504 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 7.485 ; 7.485 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 7.495 ; 7.495 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 7.476 ; 7.476 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 7.037 ; 7.037 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 7.750 ; 7.750 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 7.462 ; 7.462 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 7.746 ; 7.746 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 7.750 ; 7.750 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 7.691 ; 7.691 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 7.632 ; 7.632 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 7.174 ; 7.174 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 6.781 ; 6.781 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 7.521 ; 7.521 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 7.521 ; 7.521 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 7.420 ; 7.420 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 7.433 ; 7.433 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 7.324 ; 7.324 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 7.329 ; 7.329 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 7.517 ; 7.517 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 6.630 ; 6.630 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 6.421 ; 6.421 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 5.012 ; 5.012 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 6.290 ; 6.290 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 6.421 ; 6.421 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 4.627 ; 4.627 ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 4.024 ; 4.024 ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 4.287 ; 4.287 ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 4.627 ; 4.627 ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 4.176 ; 4.176 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 5.281 ; 5.281 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 5.347 ; 5.347 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 5.245 ; 5.245 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 4.998 ; 4.998 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 5.228 ; 5.228 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 4.998 ; 4.998 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 5.801 ; 5.801 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 5.585 ; 5.585 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 5.690 ; 5.690 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 5.530 ; 5.530 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 5.421 ; 5.421 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 5.519 ; 5.519 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
; Z         ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 5.462 ; 5.462 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 5.512 ; 5.512 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 5.510 ; 5.510 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 5.538 ; 5.538 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 5.574 ; 5.574 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 5.462 ; 5.462 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 6.029 ; 6.029 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 6.210 ; 6.210 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 5.476 ; 5.476 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 5.479 ; 5.479 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 5.768 ; 5.768 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 5.772 ; 5.772 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 5.716 ; 5.716 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 5.654 ; 5.654 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 5.476 ; 5.476 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 5.554 ; 5.554 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 5.592 ; 5.592 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 5.825 ; 5.825 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 5.901 ; 5.901 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 5.937 ; 5.937 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 5.643 ; 5.643 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 5.833 ; 5.833 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 5.710 ; 5.710 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 5.592 ; 5.592 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 4.960 ; 4.960 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 5.012 ; 5.012 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 4.960 ; 4.960 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 5.408 ; 5.408 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 4.024 ; 4.024 ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 4.024 ; 4.024 ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 4.287 ; 4.287 ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 4.627 ; 4.627 ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 4.176 ; 4.176 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Seletor[0] ; HEX2[0]     ; 8.479 ; 8.479 ; 8.479 ; 8.479 ;
; Seletor[0] ; HEX2[1]     ; 8.763 ; 8.763 ; 8.763 ; 8.763 ;
; Seletor[0] ; HEX2[2]     ; 8.767 ; 8.767 ; 8.767 ; 8.767 ;
; Seletor[0] ; HEX2[3]     ; 8.708 ; 8.708 ; 8.708 ; 8.708 ;
; Seletor[0] ; HEX2[4]     ; 8.649 ; 8.649 ; 8.649 ; 8.649 ;
; Seletor[0] ; HEX2[5]     ; 8.191 ; 8.191 ; 8.191 ; 8.191 ;
; Seletor[0] ; HEX2[6]     ; 7.798 ; 7.798 ; 7.798 ; 7.798 ;
; Seletor[0] ; HEX3[0]     ; 8.538 ; 8.538 ; 8.538 ; 8.538 ;
; Seletor[0] ; HEX3[1]     ; 8.437 ; 8.437 ; 8.437 ; 8.437 ;
; Seletor[0] ; HEX3[2]     ; 8.450 ; 8.450 ; 8.450 ; 8.450 ;
; Seletor[0] ; HEX3[3]     ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; Seletor[0] ; HEX3[4]     ; 8.346 ; 8.346 ; 8.346 ; 8.346 ;
; Seletor[0] ; HEX3[5]     ; 8.534 ; 8.534 ; 8.534 ; 8.534 ;
; Seletor[0] ; HEX3[6]     ; 7.647 ; 7.647 ; 7.647 ; 7.647 ;
; Seletor[0] ; LED[2]      ; 7.307 ; 7.307 ; 7.307 ; 7.307 ;
; Seletor[0] ; LED[3]      ; 7.438 ; 7.438 ; 7.438 ; 7.438 ;
; Seletor[1] ; HEX2[0]     ; 8.474 ; 8.474 ; 8.474 ; 8.474 ;
; Seletor[1] ; HEX2[1]     ; 8.758 ; 8.758 ; 8.758 ; 8.758 ;
; Seletor[1] ; HEX2[2]     ; 8.762 ; 8.762 ; 8.762 ; 8.762 ;
; Seletor[1] ; HEX2[3]     ; 8.703 ; 8.703 ; 8.703 ; 8.703 ;
; Seletor[1] ; HEX2[4]     ; 8.644 ; 8.644 ; 8.644 ; 8.644 ;
; Seletor[1] ; HEX2[5]     ; 8.186 ; 8.186 ; 8.186 ; 8.186 ;
; Seletor[1] ; HEX2[6]     ; 7.793 ; 7.793 ; 7.793 ; 7.793 ;
; Seletor[1] ; HEX3[0]     ; 8.533 ; 8.533 ; 8.533 ; 8.533 ;
; Seletor[1] ; HEX3[1]     ; 8.432 ; 8.432 ; 8.432 ; 8.432 ;
; Seletor[1] ; HEX3[2]     ; 8.445 ; 8.445 ; 8.445 ; 8.445 ;
; Seletor[1] ; HEX3[3]     ; 8.336 ; 8.336 ; 8.336 ; 8.336 ;
; Seletor[1] ; HEX3[4]     ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; Seletor[1] ; HEX3[5]     ; 8.529 ; 8.529 ; 8.529 ; 8.529 ;
; Seletor[1] ; HEX3[6]     ; 7.642 ; 7.642 ; 7.642 ; 7.642 ;
; Seletor[1] ; LED[2]      ; 7.302 ; 7.302 ; 7.302 ; 7.302 ;
; Seletor[1] ; LED[3]      ; 7.433 ; 7.433 ; 7.433 ; 7.433 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Seletor[0] ; HEX2[0]     ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; Seletor[0] ; HEX2[1]     ; 7.771 ; 7.771 ; 7.771 ; 7.771 ;
; Seletor[0] ; HEX2[2]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; Seletor[0] ; HEX2[3]     ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; Seletor[0] ; HEX2[4]     ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; Seletor[0] ; HEX2[5]     ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; Seletor[0] ; HEX2[6]     ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; Seletor[0] ; HEX3[0]     ; 7.082 ; 7.082 ; 7.082 ; 7.082 ;
; Seletor[0] ; HEX3[1]     ; 7.158 ; 7.181 ; 7.181 ; 7.158 ;
; Seletor[0] ; HEX3[2]     ; 7.258 ; 7.194 ; 7.194 ; 7.258 ;
; Seletor[0] ; HEX3[3]     ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; Seletor[0] ; HEX3[4]     ; 7.148 ; 7.090 ; 7.090 ; 7.148 ;
; Seletor[0] ; HEX3[5]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Seletor[0] ; HEX3[6]     ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; Seletor[0] ; LED[2]      ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; Seletor[0] ; LED[3]      ; 6.746 ; 7.264 ; 7.264 ; 6.746 ;
; Seletor[1] ; HEX2[0]     ; 7.326 ; 7.326 ; 7.326 ; 7.326 ;
; Seletor[1] ; HEX2[1]     ; 7.765 ; 7.765 ; 7.765 ; 7.765 ;
; Seletor[1] ; HEX2[2]     ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; Seletor[1] ; HEX2[3]     ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; Seletor[1] ; HEX2[4]     ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; Seletor[1] ; HEX2[5]     ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; Seletor[1] ; HEX2[6]     ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; Seletor[1] ; HEX3[0]     ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; Seletor[1] ; HEX3[1]     ; 7.026 ; 7.049 ; 7.049 ; 7.026 ;
; Seletor[1] ; HEX3[2]     ; 7.126 ; 7.062 ; 7.062 ; 7.126 ;
; Seletor[1] ; HEX3[3]     ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; Seletor[1] ; HEX3[4]     ; 7.016 ; 6.958 ; 6.958 ; 7.016 ;
; Seletor[1] ; HEX3[5]     ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; Seletor[1] ; HEX3[6]     ; 6.717 ; 6.717 ; 6.717 ; 6.717 ;
; Seletor[1] ; LED[2]      ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
; Seletor[1] ; LED[3]      ; 6.740 ; 7.258 ; 7.258 ; 6.740 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; LED[*]    ; clk        ; 5.586 ;      ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.586 ;      ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.669 ;      ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.659 ;      ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 5.669 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; LED[*]    ; clk        ; 4.928 ;      ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 4.928 ;      ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.011 ;      ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.001 ;      ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 5.011 ;      ; Rise       ; clk             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LED[*]    ; clk        ; 5.586     ;           ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 5.586     ;           ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.669     ;           ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.659     ;           ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 5.669     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; LED[*]    ; clk        ; 4.928     ;           ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 4.928     ;           ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 5.011     ;           ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 5.001     ;           ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 5.011     ;           ; Rise       ; clk             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -13.119   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  clk             ; -13.119   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -2260.434 ; 0.0   ; 0.0      ; 0.0     ; -224.035            ;
;  clk             ; -2260.434 ; 0.000 ; N/A      ; N/A     ; -224.035            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Seletor[*]   ; clk        ; 15.355 ; 15.355 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; 15.355 ; 15.355 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; 15.200 ; 15.200 ; Rise       ; clk             ;
; switches[*]  ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  switches[0] ; clk        ; 8.328  ; 8.328  ; Rise       ; clk             ;
;  switches[1] ; clk        ; 7.789  ; 7.789  ; Rise       ; clk             ;
;  switches[2] ; clk        ; 7.638  ; 7.638  ; Rise       ; clk             ;
;  switches[3] ; clk        ; 7.231  ; 7.231  ; Rise       ; clk             ;
;  switches[4] ; clk        ; 7.442  ; 7.442  ; Rise       ; clk             ;
; RESET        ; clk        ; 5.673  ; 5.673  ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; 13.532 ; 13.532 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; 13.495 ; 13.495 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; 13.532 ; 13.532 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; Seletor[*]   ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  Seletor[0]  ; clk        ; -2.209 ; -2.209 ; Rise       ; clk             ;
;  Seletor[1]  ; clk        ; -2.211 ; -2.211 ; Rise       ; clk             ;
; switches[*]  ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
;  switches[0] ; clk        ; -2.728 ; -2.728 ; Rise       ; clk             ;
;  switches[1] ; clk        ; -2.540 ; -2.540 ; Rise       ; clk             ;
;  switches[2] ; clk        ; -2.501 ; -2.501 ; Rise       ; clk             ;
;  switches[3] ; clk        ; -2.526 ; -2.526 ; Rise       ; clk             ;
;  switches[4] ; clk        ; -2.412 ; -2.412 ; Rise       ; clk             ;
; RESET        ; clk        ; -1.827 ; -1.827 ; Fall       ; clk             ;
; Seletor[*]   ; clk        ; -2.640 ; -2.640 ; Fall       ; clk             ;
;  Seletor[0]  ; clk        ; -2.652 ; -2.652 ; Fall       ; clk             ;
;  Seletor[1]  ; clk        ; -2.640 ; -2.640 ; Fall       ; clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 17.787 ; 17.787 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 17.923 ; 17.923 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 17.949 ; 17.949 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 17.787 ; 17.787 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 17.795 ; 17.795 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 17.947 ; 17.947 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 16.661 ; 16.661 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 17.553 ; 17.553 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 17.789 ; 17.789 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 16.953 ; 16.953 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 17.591 ; 17.591 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 16.958 ; 16.958 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 16.996 ; 16.996 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 20.527 ; 20.527 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 19.302 ; 19.302 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 20.527 ; 20.527 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 20.288 ; 20.288 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 19.893 ; 19.893 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 20.394 ; 20.394 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 20.041 ; 20.041 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 19.462 ; 19.462 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 20.344 ; 20.344 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 20.344 ; 20.344 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 20.142 ; 20.142 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 20.013 ; 20.013 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 19.809 ; 19.809 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 19.738 ; 19.738 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 19.502 ; 19.502 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 18.728 ; 18.728 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 14.952 ; 14.952 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 14.264 ; 14.264 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 13.867 ; 13.867 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 14.952 ; 14.952 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 14.852 ; 14.852 ; Rise       ; clk             ;
; Z         ; clk        ; 7.997  ; 7.997  ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 17.207 ; 17.207 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 17.034 ; 17.034 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 17.172 ; 17.172 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 17.207 ; 17.207 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 17.045 ; 17.045 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 17.053 ; 17.053 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 16.834 ; 16.834 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 15.826 ; 15.826 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 17.698 ; 17.698 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 16.999 ; 16.999 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 17.690 ; 17.690 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 17.698 ; 17.698 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 17.585 ; 17.585 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 17.565 ; 17.565 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 16.163 ; 16.163 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 15.054 ; 15.054 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 17.143 ; 17.143 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 17.143 ; 17.143 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 16.942 ; 16.942 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 16.813 ; 16.813 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 16.608 ; 16.608 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 16.538 ; 16.538 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 17.109 ; 17.109 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 14.733 ; 14.733 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 14.050 ; 14.050 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 10.231 ; 10.231 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 13.711 ; 13.711 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 14.050 ; 14.050 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 9.093  ; 9.093  ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 7.907  ; 7.907  ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 7.705  ; 7.705  ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 8.340  ; 8.340  ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 9.093  ; 9.093  ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 8.072  ; 8.072  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
;  HEX0[0]  ; clk        ; 5.261 ; 5.261 ; Rise       ; clk             ;
;  HEX0[1]  ; clk        ; 5.383 ; 5.383 ; Rise       ; clk             ;
;  HEX0[2]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX0[3]  ; clk        ; 5.281 ; 5.281 ; Rise       ; clk             ;
;  HEX0[4]  ; clk        ; 5.347 ; 5.347 ; Rise       ; clk             ;
;  HEX0[5]  ; clk        ; 5.245 ; 5.245 ; Rise       ; clk             ;
;  HEX0[6]  ; clk        ; 4.975 ; 4.975 ; Rise       ; clk             ;
; HEX1[*]   ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  HEX1[0]  ; clk        ; 5.242 ; 5.242 ; Rise       ; clk             ;
;  HEX1[1]  ; clk        ; 5.338 ; 5.338 ; Rise       ; clk             ;
;  HEX1[2]  ; clk        ; 4.998 ; 4.998 ; Rise       ; clk             ;
;  HEX1[3]  ; clk        ; 5.228 ; 5.228 ; Rise       ; clk             ;
;  HEX1[4]  ; clk        ; 4.998 ; 4.998 ; Rise       ; clk             ;
;  HEX1[5]  ; clk        ; 4.861 ; 4.861 ; Rise       ; clk             ;
;  HEX1[6]  ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
; HEX2[*]   ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  HEX2[0]  ; clk        ; 5.346 ; 5.346 ; Rise       ; clk             ;
;  HEX2[1]  ; clk        ; 5.801 ; 5.801 ; Rise       ; clk             ;
;  HEX2[2]  ; clk        ; 5.728 ; 5.728 ; Rise       ; clk             ;
;  HEX2[3]  ; clk        ; 5.585 ; 5.585 ; Rise       ; clk             ;
;  HEX2[4]  ; clk        ; 5.690 ; 5.690 ; Rise       ; clk             ;
;  HEX2[5]  ; clk        ; 5.530 ; 5.530 ; Rise       ; clk             ;
;  HEX2[6]  ; clk        ; 5.421 ; 5.421 ; Rise       ; clk             ;
; HEX3[*]   ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  HEX3[0]  ; clk        ; 5.407 ; 5.407 ; Rise       ; clk             ;
;  HEX3[1]  ; clk        ; 5.483 ; 5.483 ; Rise       ; clk             ;
;  HEX3[2]  ; clk        ; 5.519 ; 5.519 ; Rise       ; clk             ;
;  HEX3[3]  ; clk        ; 5.225 ; 5.225 ; Rise       ; clk             ;
;  HEX3[4]  ; clk        ; 5.415 ; 5.415 ; Rise       ; clk             ;
;  HEX3[5]  ; clk        ; 5.292 ; 5.292 ; Rise       ; clk             ;
;  HEX3[6]  ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
; LED[*]    ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  LED[0]   ; clk        ; 4.950 ; 4.950 ; Rise       ; clk             ;
;  LED[1]   ; clk        ; 4.770 ; 4.770 ; Rise       ; clk             ;
;  LED[2]   ; clk        ; 4.711 ; 4.711 ; Rise       ; clk             ;
;  LED[3]   ; clk        ; 4.811 ; 4.811 ; Rise       ; clk             ;
; Z         ; clk        ; 4.141 ; 4.141 ; Rise       ; clk             ;
; HEX0[*]   ; clk        ; 5.462 ; 5.462 ; Fall       ; clk             ;
;  HEX0[0]  ; clk        ; 5.512 ; 5.512 ; Fall       ; clk             ;
;  HEX0[1]  ; clk        ; 5.510 ; 5.510 ; Fall       ; clk             ;
;  HEX0[2]  ; clk        ; 5.538 ; 5.538 ; Fall       ; clk             ;
;  HEX0[3]  ; clk        ; 5.574 ; 5.574 ; Fall       ; clk             ;
;  HEX0[4]  ; clk        ; 5.462 ; 5.462 ; Fall       ; clk             ;
;  HEX0[5]  ; clk        ; 6.029 ; 6.029 ; Fall       ; clk             ;
;  HEX0[6]  ; clk        ; 6.210 ; 6.210 ; Fall       ; clk             ;
; HEX2[*]   ; clk        ; 5.476 ; 5.476 ; Fall       ; clk             ;
;  HEX2[0]  ; clk        ; 5.479 ; 5.479 ; Fall       ; clk             ;
;  HEX2[1]  ; clk        ; 5.768 ; 5.768 ; Fall       ; clk             ;
;  HEX2[2]  ; clk        ; 5.772 ; 5.772 ; Fall       ; clk             ;
;  HEX2[3]  ; clk        ; 5.716 ; 5.716 ; Fall       ; clk             ;
;  HEX2[4]  ; clk        ; 5.654 ; 5.654 ; Fall       ; clk             ;
;  HEX2[5]  ; clk        ; 5.476 ; 5.476 ; Fall       ; clk             ;
;  HEX2[6]  ; clk        ; 5.554 ; 5.554 ; Fall       ; clk             ;
; HEX3[*]   ; clk        ; 5.592 ; 5.592 ; Fall       ; clk             ;
;  HEX3[0]  ; clk        ; 5.825 ; 5.825 ; Fall       ; clk             ;
;  HEX3[1]  ; clk        ; 5.901 ; 5.901 ; Fall       ; clk             ;
;  HEX3[2]  ; clk        ; 5.937 ; 5.937 ; Fall       ; clk             ;
;  HEX3[3]  ; clk        ; 5.643 ; 5.643 ; Fall       ; clk             ;
;  HEX3[4]  ; clk        ; 5.833 ; 5.833 ; Fall       ; clk             ;
;  HEX3[5]  ; clk        ; 5.710 ; 5.710 ; Fall       ; clk             ;
;  HEX3[6]  ; clk        ; 5.592 ; 5.592 ; Fall       ; clk             ;
; LED[*]    ; clk        ; 4.960 ; 4.960 ; Fall       ; clk             ;
;  LED[0]   ; clk        ; 5.012 ; 5.012 ; Fall       ; clk             ;
;  LED[2]   ; clk        ; 4.960 ; 4.960 ; Fall       ; clk             ;
;  LED[3]   ; clk        ; 5.408 ; 5.408 ; Fall       ; clk             ;
; PC[*]     ; clk        ; 4.024 ; 4.024 ; Fall       ; clk             ;
;  PC[0]    ; clk        ; 4.168 ; 4.168 ; Fall       ; clk             ;
;  PC[1]    ; clk        ; 4.024 ; 4.024 ; Fall       ; clk             ;
;  PC[2]    ; clk        ; 4.287 ; 4.287 ; Fall       ; clk             ;
;  PC[3]    ; clk        ; 4.627 ; 4.627 ; Fall       ; clk             ;
;  PC[4]    ; clk        ; 4.176 ; 4.176 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; Seletor[0] ; HEX2[0]     ; 18.854 ; 18.854 ; 18.854 ; 18.854 ;
; Seletor[0] ; HEX2[1]     ; 19.545 ; 19.545 ; 19.545 ; 19.545 ;
; Seletor[0] ; HEX2[2]     ; 19.553 ; 19.553 ; 19.553 ; 19.553 ;
; Seletor[0] ; HEX2[3]     ; 19.440 ; 19.440 ; 19.440 ; 19.440 ;
; Seletor[0] ; HEX2[4]     ; 19.420 ; 19.420 ; 19.420 ; 19.420 ;
; Seletor[0] ; HEX2[5]     ; 18.018 ; 18.018 ; 18.018 ; 18.018 ;
; Seletor[0] ; HEX2[6]     ; 16.909 ; 16.909 ; 16.909 ; 16.909 ;
; Seletor[0] ; HEX3[0]     ; 18.998 ; 18.998 ; 18.998 ; 18.998 ;
; Seletor[0] ; HEX3[1]     ; 18.797 ; 18.797 ; 18.797 ; 18.797 ;
; Seletor[0] ; HEX3[2]     ; 18.668 ; 18.668 ; 18.668 ; 18.668 ;
; Seletor[0] ; HEX3[3]     ; 18.463 ; 18.463 ; 18.463 ; 18.463 ;
; Seletor[0] ; HEX3[4]     ; 18.393 ; 18.393 ; 18.393 ; 18.393 ;
; Seletor[0] ; HEX3[5]     ; 18.964 ; 18.964 ; 18.964 ; 18.964 ;
; Seletor[0] ; HEX3[6]     ; 16.588 ; 16.588 ; 16.588 ; 16.588 ;
; Seletor[0] ; LED[2]      ; 15.566 ; 15.566 ; 15.566 ; 15.566 ;
; Seletor[0] ; LED[3]      ; 15.905 ; 15.905 ; 15.905 ; 15.905 ;
; Seletor[1] ; HEX2[0]     ; 18.891 ; 18.891 ; 18.891 ; 18.891 ;
; Seletor[1] ; HEX2[1]     ; 19.582 ; 19.582 ; 19.582 ; 19.582 ;
; Seletor[1] ; HEX2[2]     ; 19.590 ; 19.590 ; 19.590 ; 19.590 ;
; Seletor[1] ; HEX2[3]     ; 19.477 ; 19.477 ; 19.477 ; 19.477 ;
; Seletor[1] ; HEX2[4]     ; 19.457 ; 19.457 ; 19.457 ; 19.457 ;
; Seletor[1] ; HEX2[5]     ; 18.055 ; 18.055 ; 18.055 ; 18.055 ;
; Seletor[1] ; HEX2[6]     ; 16.946 ; 16.946 ; 16.946 ; 16.946 ;
; Seletor[1] ; HEX3[0]     ; 19.035 ; 19.035 ; 19.035 ; 19.035 ;
; Seletor[1] ; HEX3[1]     ; 18.834 ; 18.834 ; 18.834 ; 18.834 ;
; Seletor[1] ; HEX3[2]     ; 18.705 ; 18.705 ; 18.705 ; 18.705 ;
; Seletor[1] ; HEX3[3]     ; 18.500 ; 18.500 ; 18.500 ; 18.500 ;
; Seletor[1] ; HEX3[4]     ; 18.430 ; 18.430 ; 18.430 ; 18.430 ;
; Seletor[1] ; HEX3[5]     ; 19.001 ; 19.001 ; 19.001 ; 19.001 ;
; Seletor[1] ; HEX3[6]     ; 16.625 ; 16.625 ; 16.625 ; 16.625 ;
; Seletor[1] ; LED[2]      ; 15.603 ; 15.603 ; 15.603 ; 15.603 ;
; Seletor[1] ; LED[3]      ; 15.942 ; 15.942 ; 15.942 ; 15.942 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Seletor[0] ; HEX2[0]     ; 7.332 ; 7.332 ; 7.332 ; 7.332 ;
; Seletor[0] ; HEX2[1]     ; 7.771 ; 7.771 ; 7.771 ; 7.771 ;
; Seletor[0] ; HEX2[2]     ; 7.714 ; 7.714 ; 7.714 ; 7.714 ;
; Seletor[0] ; HEX2[3]     ; 7.571 ; 7.571 ; 7.571 ; 7.571 ;
; Seletor[0] ; HEX2[4]     ; 7.657 ; 7.657 ; 7.657 ; 7.657 ;
; Seletor[0] ; HEX2[5]     ; 7.479 ; 7.479 ; 7.479 ; 7.479 ;
; Seletor[0] ; HEX2[6]     ; 7.407 ; 7.407 ; 7.407 ; 7.407 ;
; Seletor[0] ; HEX3[0]     ; 7.082 ; 7.082 ; 7.082 ; 7.082 ;
; Seletor[0] ; HEX3[1]     ; 7.158 ; 7.181 ; 7.181 ; 7.158 ;
; Seletor[0] ; HEX3[2]     ; 7.258 ; 7.194 ; 7.194 ; 7.258 ;
; Seletor[0] ; HEX3[3]     ; 6.900 ; 6.900 ; 6.900 ; 6.900 ;
; Seletor[0] ; HEX3[4]     ; 7.148 ; 7.090 ; 7.090 ; 7.148 ;
; Seletor[0] ; HEX3[5]     ; 6.967 ; 6.967 ; 6.967 ; 6.967 ;
; Seletor[0] ; HEX3[6]     ; 6.849 ; 6.849 ; 6.849 ; 6.849 ;
; Seletor[0] ; LED[2]      ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; Seletor[0] ; LED[3]      ; 6.746 ; 7.264 ; 7.264 ; 6.746 ;
; Seletor[1] ; HEX2[0]     ; 7.326 ; 7.326 ; 7.326 ; 7.326 ;
; Seletor[1] ; HEX2[1]     ; 7.765 ; 7.765 ; 7.765 ; 7.765 ;
; Seletor[1] ; HEX2[2]     ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; Seletor[1] ; HEX2[3]     ; 7.565 ; 7.565 ; 7.565 ; 7.565 ;
; Seletor[1] ; HEX2[4]     ; 7.651 ; 7.651 ; 7.651 ; 7.651 ;
; Seletor[1] ; HEX2[5]     ; 7.473 ; 7.473 ; 7.473 ; 7.473 ;
; Seletor[1] ; HEX2[6]     ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; Seletor[1] ; HEX3[0]     ; 6.950 ; 6.950 ; 6.950 ; 6.950 ;
; Seletor[1] ; HEX3[1]     ; 7.026 ; 7.049 ; 7.049 ; 7.026 ;
; Seletor[1] ; HEX3[2]     ; 7.126 ; 7.062 ; 7.062 ; 7.126 ;
; Seletor[1] ; HEX3[3]     ; 6.768 ; 6.768 ; 6.768 ; 6.768 ;
; Seletor[1] ; HEX3[4]     ; 7.016 ; 6.958 ; 6.958 ; 7.016 ;
; Seletor[1] ; HEX3[5]     ; 6.835 ; 6.835 ; 6.835 ; 6.835 ;
; Seletor[1] ; HEX3[6]     ; 6.717 ; 6.717 ; 6.717 ; 6.717 ;
; Seletor[1] ; LED[2]      ; 7.127 ; 7.127 ; 7.127 ; 7.127 ;
; Seletor[1] ; LED[3]      ; 6.740 ; 7.258 ; 7.258 ; 6.740 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 93186    ; 14054396 ; 373      ; 12472    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 93186    ; 14054396 ; 373      ; 12472    ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 571   ; 571  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 4669  ; 4669 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Jul  2 10:07:49 2018
Info: Command: quartus_sta CircuitoFinal -c CircuitoFinal
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CircuitoFinal.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.119     -2260.434 clk 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631      -224.035 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.588
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.588      -779.943 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -183.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 320 megabytes
    Info: Processing ended: Mon Jul  2 10:07:50 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


