

================================================================
== Vitis HLS Report for 'matrix_multiply'
================================================================
* Date:           Tue Apr 12 17:55:03 2022

* Version:        2020.1 (Build 2902540 on Wed May 27 20:16:15 MDT 2020)
* Project:        matrix_multiply_float
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: artix7
* Target device:  xc7a35t-cpg236-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  | 10.00 ns | 8.030 ns |   2.70 ns  |
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |      142|      142| 1.420 us | 1.420 us |  143|  143|   none  |
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +--------------+---------+---------+----------+-----------+-----------+------+----------+
        |              |  Latency (cycles) | Iteration|  Initiation Interval  | Trip |          |
        |   Loop Name  |   min   |   max   |  Latency |  achieved |   target  | Count| Pipelined|
        +--------------+---------+---------+----------+-----------+-----------+------+----------+
        |- for_loop_1  |       88|       88|        72|         24|          1|     1|    yes   |
        +--------------+---------+---------+----------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+----+-------+-------+-----+
|       Name      | BRAM_18K| DSP|   FF  |  LUT  | URAM|
+-----------------+---------+----+-------+-------+-----+
|DSP              |        -|   -|      -|      -|    -|
|Expression       |        -|   -|      0|    174|    -|
|FIFO             |        -|   -|      -|      -|    -|
|Instance         |        6|  60|   5664|   4702|    -|
|Memory           |        -|   -|      -|      -|    -|
|Multiplexer      |        -|   -|      -|   2918|    -|
|Register         |        -|   -|   7398|    288|    -|
+-----------------+---------+----+-------+-------+-----+
|Total            |        6|  60|  13062|   8082|    0|
+-----------------+---------+----+-------+-------+-----+
|Available        |      100|  90|  41600|  20800|    0|
+-----------------+---------+----+-------+-------+-----+
|Utilization (%)  |        6|  66|     31|     38|    0|
+-----------------+---------+----+-------+-------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |              Instance              |             Module             | BRAM_18K| DSP|  FF | LUT | URAM|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |data_s_axi_U                        |data_s_axi                      |        6|   0|  276|  250|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U1   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U2   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U3   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U4   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U5   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U6   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U7   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U8   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U9   |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U10  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U11  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fadd_32ns_32ns_32_7_full_dsp_1_U12  |fadd_32ns_32ns_32_7_full_dsp_1  |        0|   2|  306|  231|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U13   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U14   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U15   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U16   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U17   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U18   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U19   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U20   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U21   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U22   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U23   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U24   |fmul_32ns_32ns_32_4_max_dsp_1   |        0|   3|  143|  140|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+
    |Total                               |                                |        6|  60| 5664| 4702|    0|
    +------------------------------------+--------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------+----------+----+---+----+------------+------------+
    |     Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------+----------+----+---+----+------------+------------+
    |add_ln36_1_fu_1811_p2  |     +    |   0|  0|  15|           7|           6|
    |add_ln36_2_fu_2042_p2  |     +    |   0|  0|  15|           8|           7|
    |add_ln36_3_fu_1735_p2  |     +    |   0|  0|  15|           6|           5|
    |add_ln36_4_fu_1842_p2  |     +    |   0|  0|  15|           7|           6|
    |add_ln36_5_fu_2074_p2  |     +    |   0|  0|  15|           8|           7|
    |add_ln36_6_fu_1787_p2  |     +    |   0|  0|  15|           6|           5|
    |add_ln36_7_fu_1873_p2  |     +    |   0|  0|  15|           7|           6|
    |add_ln36_8_fu_1894_p2  |     +    |   0|  0|  15|           7|           7|
    |add_ln36_9_fu_2106_p2  |     +    |   0|  0|  15|           8|           7|
    |add_ln36_fu_1694_p2    |     +    |   0|  0|  15|           6|           5|
    |icmp_ln28_fu_1769_p2   |   icmp   |   0|  0|   9|           3|           3|
    |or_ln32_fu_1662_p2     |    or    |   0|  0|   3|           3|           1|
    |or_ln36_5_fu_1763_p2   |    or    |   0|  0|   3|           3|           2|
    |or_ln36_fu_1940_p2     |    or    |   0|  0|   3|           3|           2|
    |ap_enable_pp0          |    xor   |   0|  0|   2|           1|           2|
    |xor_ln28_fu_2150_p2    |    xor   |   0|  0|   4|           3|           4|
    +-----------------------+----------+----+---+----+------------+------------+
    |Total                  |          |   0|  0| 174|          86|          75|
    +-----------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------------+-----+-----------+-----+-----------+
    |                Name               | LUT | Input Size| Bits| Total Bits|
    +-----------------------------------+-----+-----------+-----+-----------+
    |A_address0                         |  117|         25|    6|        150|
    |B_address0                         |  165|         37|    6|        222|
    |C_address0                         |  117|         25|    6|        150|
    |C_d0                               |  117|         25|   32|        800|
    |ap_NS_fsm                          |  349|         79|    1|         79|
    |ap_enable_reg_pp0_iter2            |    9|          2|    1|          2|
    |ap_phi_mux_phi_ln36_phi_fu_904_p4  |    9|          2|    3|          6|
    |grp_fu_912_p0                      |   62|         15|   32|        480|
    |grp_fu_912_p1                      |  105|         22|   32|        704|
    |grp_fu_917_p0                      |   59|         14|   32|        448|
    |grp_fu_917_p1                      |  101|         21|   32|        672|
    |grp_fu_922_p0                      |   62|         15|   32|        480|
    |grp_fu_922_p1                      |  101|         21|   32|        672|
    |grp_fu_927_p0                      |   65|         16|   32|        512|
    |grp_fu_927_p1                      |   89|         18|   32|        576|
    |grp_fu_932_p0                      |   65|         16|   32|        512|
    |grp_fu_932_p1                      |   89|         18|   32|        576|
    |grp_fu_937_p0                      |   15|          3|   32|         96|
    |grp_fu_937_p1                      |   15|          3|   32|         96|
    |grp_fu_966_p0                      |  109|         23|   32|        736|
    |grp_fu_966_p1                      |   93|         19|   32|        608|
    |grp_fu_970_p0                      |  117|         25|   32|        800|
    |grp_fu_970_p1                      |  105|         22|   32|        704|
    |grp_fu_974_p0                      |  125|         27|   32|        864|
    |grp_fu_974_p1                      |  105|         22|   32|        704|
    |grp_fu_978_p0                      |  125|         27|   32|        864|
    |grp_fu_978_p1                      |  109|         23|   32|        736|
    |grp_fu_982_p0                      |  121|         26|   32|        832|
    |grp_fu_982_p1                      |  113|         24|   32|        768|
    |grp_fu_986_p0                      |   38|          7|   32|        224|
    |grp_fu_986_p1                      |   38|          7|   32|        224|
    |phi_ln36_reg_900                   |    9|          2|    3|          6|
    +-----------------------------------+-----+-----------+-----+-----------+
    |Total                              | 2918|        631|  826|      15303|
    +-----------------------------------+-----+-----------+-----+-----------+

    * Register: 
    +-------------------------------------+----+----+-----+-----------+
    |                 Name                | FF | LUT| Bits| Const Bits|
    +-------------------------------------+----+----+-----+-----------+
    |add16_2_3_1_reg_3557                 |  32|   0|   32|          0|
    |add16_3_4_2_reg_3567                 |  32|   0|   32|          0|
    |add16_4_4_2_reg_3572                 |  32|   0|   32|          0|
    |add16_7_reg_3562                     |  32|   0|   32|          0|
    |add16_8_1_reg_3577                   |  32|   0|   32|          0|
    |add16_9_1_reg_3582                   |  32|   0|   32|          0|
    |ap_CS_fsm                            |  78|   0|   78|          0|
    |ap_enable_reg_pp0_iter0              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1              |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2              |   1|   0|    1|          0|
    |bitcast_ln36_12_reg_2918             |  32|   0|   32|          0|
    |bitcast_ln36_13_reg_2981             |  32|   0|   32|          0|
    |bitcast_ln36_14_reg_3081             |  32|   0|   32|          0|
    |bitcast_ln36_15_reg_3186             |  32|   0|   32|          0|
    |bitcast_ln36_16_reg_3290             |  32|   0|   32|          0|
    |bitcast_ln36_17_reg_3380             |  32|   0|   32|          0|
    |bitcast_ln36_1_reg_2937              |  32|   0|   32|          0|
    |bitcast_ln36_25_reg_3000             |  32|   0|   32|          0|
    |bitcast_ln36_26_reg_3120             |  32|   0|   32|          0|
    |bitcast_ln36_27_reg_3205             |  32|   0|   32|          0|
    |bitcast_ln36_28_reg_3334             |  32|   0|   32|          0|
    |bitcast_ln36_29_reg_3419             |  32|   0|   32|          0|
    |bitcast_ln36_2_reg_3037              |  32|   0|   32|          0|
    |bitcast_ln36_3_reg_3144              |  32|   0|   32|          0|
    |bitcast_ln36_42_reg_2801             |  32|   0|   32|          0|
    |bitcast_ln36_43_reg_2811             |  32|   0|   32|          0|
    |bitcast_ln36_44_reg_2821             |  32|   0|   32|          0|
    |bitcast_ln36_45_reg_2831             |  32|   0|   32|          0|
    |bitcast_ln36_46_reg_2841             |  32|   0|   32|          0|
    |bitcast_ln36_47_reg_2851             |  32|   0|   32|          0|
    |bitcast_ln36_4_reg_3247              |  32|   0|   32|          0|
    |bitcast_ln36_5_reg_3342              |  32|   0|   32|          0|
    |bitcast_ln36_reg_2893                |  32|   0|   32|          0|
    |empty_16_reg_2280                    |  32|   0|   32|          0|
    |empty_17_reg_2361                    |  32|   0|   32|          0|
    |empty_18_reg_2448                    |  32|   0|   32|          0|
    |empty_19_reg_2529                    |  32|   0|   32|          0|
    |empty_20_reg_2613                    |  32|   0|   32|          0|
    |empty_21_reg_2704                    |  32|   0|   32|          0|
    |empty_22_reg_2291                    |  32|   0|   32|          0|
    |empty_23_reg_2373                    |  32|   0|   32|          0|
    |empty_24_reg_2459                    |  32|   0|   32|          0|
    |empty_25_reg_2541                    |  32|   0|   32|          0|
    |empty_26_reg_2625                    |  32|   0|   32|          0|
    |empty_27_reg_2711                    |  32|   0|   32|          0|
    |empty_28_reg_2297                    |  32|   0|   32|          0|
    |empty_29_reg_2380                    |  32|   0|   32|          0|
    |empty_30_reg_2465                    |  32|   0|   32|          0|
    |empty_31_reg_2548                    |  32|   0|   32|          0|
    |empty_32_reg_2632                    |  32|   0|   32|          0|
    |empty_33_reg_2718                    |  32|   0|   32|          0|
    |empty_34_reg_2303                    |  32|   0|   32|          0|
    |empty_35_reg_2387                    |  32|   0|   32|          0|
    |empty_36_reg_2471                    |  32|   0|   32|          0|
    |empty_37_reg_2554                    |  32|   0|   32|          0|
    |empty_38_reg_2639                    |  32|   0|   32|          0|
    |empty_39_reg_2725                    |  32|   0|   32|          0|
    |empty_40_reg_2309                    |  32|   0|   32|          0|
    |empty_41_reg_2394                    |  32|   0|   32|          0|
    |empty_42_reg_2477                    |  32|   0|   32|          0|
    |empty_43_reg_2560                    |  32|   0|   32|          0|
    |empty_44_reg_2646                    |  32|   0|   32|          0|
    |empty_45_reg_2732                    |  32|   0|   32|          0|
    |empty_46_reg_2315                    |  32|   0|   32|          0|
    |empty_47_reg_2401                    |  32|   0|   32|          0|
    |empty_48_reg_2483                    |  32|   0|   32|          0|
    |empty_49_reg_2566                    |  32|   0|   32|          0|
    |empty_50_reg_2652                    |  32|   0|   32|          0|
    |empty_51_reg_2739                    |  32|   0|   32|          0|
    |icmp_ln28_reg_2951                   |   1|   0|    1|          0|
    |lshr_ln36_3_reg_3032                 |   5|   0|    5|          0|
    |mul11_1_1_1_reg_3066                 |  32|   0|   32|          0|
    |mul11_1_1_reg_3007                   |  32|   0|   32|          0|
    |mul11_1_2_reg_3161                   |  32|   0|   32|          0|
    |mul11_1_3_1_reg_3280                 |  32|   0|   32|          0|
    |mul11_1_3_reg_3232                   |  32|   0|   32|          0|
    |mul11_1_4_1_reg_3389                 |  32|   0|   32|          0|
    |mul11_1_4_2_reg_3427                 |  32|   0|   32|          0|
    |mul11_1_4_reg_3350                   |  32|   0|   32|          0|
    |mul11_1_54_reg_3115                  |  32|   0|   32|          0|
    |mul11_1_5_1_reg_3487                 |  32|   0|   32|          0|
    |mul11_1_5_2_reg_3527                 |  32|   0|   32|          0|
    |mul11_1_5_3_reg_2771                 |  32|   0|   32|          0|
    |mul11_1_5_reg_3447                   |  32|   0|   32|          0|
    |mul11_2_1_1_reg_3071                 |  32|   0|   32|          0|
    |mul11_2_1_reg_3012                   |  32|   0|   32|          0|
    |mul11_2_2_reg_3166                   |  32|   0|   32|          0|
    |mul11_2_3_1_reg_3285                 |  32|   0|   32|          0|
    |mul11_2_3_reg_3237                   |  32|   0|   32|          0|
    |mul11_2_4_1_reg_3394                 |  32|   0|   32|          0|
    |mul11_2_4_2_reg_3432                 |  32|   0|   32|          0|
    |mul11_2_4_reg_3355                   |  32|   0|   32|          0|
    |mul11_2_5_1_reg_3492                 |  32|   0|   32|          0|
    |mul11_2_5_2_reg_3532                 |  32|   0|   32|          0|
    |mul11_2_5_3_reg_2776                 |  32|   0|   32|          0|
    |mul11_2_5_reg_3467                   |  32|   0|   32|          0|
    |mul11_3_1_1_reg_3076                 |  32|   0|   32|          0|
    |mul11_3_1_2_reg_3139                 |  32|   0|   32|          0|
    |mul11_3_1_reg_3017                   |  32|   0|   32|          0|
    |mul11_3_2_reg_3171                   |  32|   0|   32|          0|
    |mul11_3_3_1_reg_3299                 |  32|   0|   32|          0|
    |mul11_3_3_reg_3255                   |  32|   0|   32|          0|
    |mul11_3_4_1_reg_3399                 |  32|   0|   32|          0|
    |mul11_3_4_2_reg_3437                 |  32|   0|   32|          0|
    |mul11_3_4_reg_3360                   |  32|   0|   32|          0|
    |mul11_3_5_1_reg_3497                 |  32|   0|   32|          0|
    |mul11_3_5_2_reg_3537                 |  32|   0|   32|          0|
    |mul11_3_5_3_reg_2781                 |  32|   0|   32|          0|
    |mul11_3_5_reg_3472                   |  32|   0|   32|          0|
    |mul11_4_1_1_reg_3100                 |  32|   0|   32|          0|
    |mul11_4_1_reg_3056                   |  32|   0|   32|          0|
    |mul11_4_2_reg_3176                   |  32|   0|   32|          0|
    |mul11_4_3_1_reg_3304                 |  32|   0|   32|          0|
    |mul11_4_3_reg_3260                   |  32|   0|   32|          0|
    |mul11_4_4_1_reg_3404                 |  32|   0|   32|          0|
    |mul11_4_4_2_reg_3457                 |  32|   0|   32|          0|
    |mul11_4_4_reg_3365                   |  32|   0|   32|          0|
    |mul11_4_5_1_reg_3502                 |  32|   0|   32|          0|
    |mul11_4_5_2_reg_3542                 |  32|   0|   32|          0|
    |mul11_4_5_3_reg_2786                 |  32|   0|   32|          0|
    |mul11_4_5_reg_3477                   |  32|   0|   32|          0|
    |mul11_5_1_1_reg_3105                 |  32|   0|   32|          0|
    |mul11_5_1_reg_3061                   |  32|   0|   32|          0|
    |mul11_5_2_reg_3181                   |  32|   0|   32|          0|
    |mul11_5_3_1_reg_3309                 |  32|   0|   32|          0|
    |mul11_5_3_2_reg_3370                 |  32|   0|   32|          0|
    |mul11_5_3_reg_3265                   |  32|   0|   32|          0|
    |mul11_5_4_1_reg_3409                 |  32|   0|   32|          0|
    |mul11_5_4_2_reg_3462                 |  32|   0|   32|          0|
    |mul11_5_4_reg_3375                   |  32|   0|   32|          0|
    |mul11_5_5_1_reg_3507                 |  32|   0|   32|          0|
    |mul11_5_5_2_reg_3552                 |  32|   0|   32|          0|
    |mul11_5_5_3_reg_2791                 |  32|   0|   32|          0|
    |mul11_5_5_reg_3482                   |  32|   0|   32|          0|
    |mul11_6_1_reg_3242                   |  32|   0|   32|          0|
    |mul11_7_1_reg_3329                   |  32|   0|   32|          0|
    |mul11_7_reg_3324                     |  32|   0|   32|          0|
    |mul11_8_1_reg_3452                   |  32|   0|   32|          0|
    |mul11_8_2_reg_3414                   |  32|   0|   32|          0|
    |mul11_8_reg_3442                     |  32|   0|   32|          0|
    |mul11_9_1_reg_3547                   |  32|   0|   32|          0|
    |mul11_9_2_reg_3512                   |  32|   0|   32|          0|
    |mul11_9_3_reg_2766                   |  32|   0|   32|          0|
    |mul11_9_reg_3522                     |  32|   0|   32|          0|
    |mul11_s_reg_3110                     |  32|   0|   32|          0|
    |or_ln32_reg_2871                     |   2|   0|    3|          1|
    |or_ln36_5_reg_2945                   |   2|   0|    3|          1|
    |phi_ln36_reg_900                     |   3|   0|    3|          0|
    |reg_1014                             |  32|   0|   32|          0|
    |reg_1018                             |  32|   0|   32|          0|
    |reg_1022                             |  32|   0|   32|          0|
    |reg_1026                             |  32|   0|   32|          0|
    |reg_1030                             |  32|   0|   32|          0|
    |reg_1034                             |  32|   0|   32|          0|
    |reg_1038                             |  32|   0|   32|          0|
    |reg_1042                             |  32|   0|   32|          0|
    |reg_1048                             |  32|   0|   32|          0|
    |reg_1054                             |  32|   0|   32|          0|
    |reg_1060                             |  32|   0|   32|          0|
    |reg_1066                             |  32|   0|   32|          0|
    |reg_1072                             |  32|   0|   32|          0|
    |reg_1078                             |  32|   0|   32|          0|
    |reg_1084                             |  32|   0|   32|          0|
    |reg_1090                             |  32|   0|   32|          0|
    |reg_1096                             |  32|   0|   32|          0|
    |reg_1103                             |  32|   0|   32|          0|
    |reg_1110                             |  32|   0|   32|          0|
    |reg_1117                             |  32|   0|   32|          0|
    |reg_1121                             |  32|   0|   32|          0|
    |reg_1127                             |  32|   0|   32|          0|
    |reg_1133                             |  32|   0|   32|          0|
    |reg_1139                             |  32|   0|   32|          0|
    |reg_1145                             |  32|   0|   32|          0|
    |reg_1151                             |  32|   0|   32|          0|
    |reg_1157                             |  32|   0|   32|          0|
    |reg_1163                             |  32|   0|   32|          0|
    |reg_1169                             |  32|   0|   32|          0|
    |reg_1175                             |  32|   0|   32|          0|
    |reg_1181                             |  32|   0|   32|          0|
    |reg_1187                             |  32|   0|   32|          0|
    |reg_1193                             |  32|   0|   32|          0|
    |reg_1198                             |  32|   0|   32|          0|
    |reg_1203                             |  32|   0|   32|          0|
    |reg_1208                             |  32|   0|   32|          0|
    |reg_1213                             |  32|   0|   32|          0|
    |reg_1218                             |  32|   0|   32|          0|
    |reg_1223                             |  32|   0|   32|          0|
    |reg_1228                             |  32|   0|   32|          0|
    |reg_1233                             |  32|   0|   32|          0|
    |reg_1238                             |  32|   0|   32|          0|
    |reg_1243                             |  32|   0|   32|          0|
    |reg_1248                             |  32|   0|   32|          0|
    |reg_1253                             |  32|   0|   32|          0|
    |reg_1257                             |  32|   0|   32|          0|
    |reg_1263                             |  32|   0|   32|          0|
    |reg_1269                             |  32|   0|   32|          0|
    |reg_1275                             |  32|   0|   32|          0|
    |reg_1280                             |  32|   0|   32|          0|
    |reg_1285                             |  32|   0|   32|          0|
    |reg_1290                             |  32|   0|   32|          0|
    |reg_1296                             |  32|   0|   32|          0|
    |reg_1302                             |  32|   0|   32|          0|
    |reg_1308                             |  32|   0|   32|          0|
    |reg_1314                             |  32|   0|   32|          0|
    |reg_1320                             |  32|   0|   32|          0|
    |reg_1325                             |  32|   0|   32|          0|
    |reg_1331                             |  32|   0|   32|          0|
    |reg_1337                             |  32|   0|   32|          0|
    |reg_1343                             |  32|   0|   32|          0|
    |reg_1348                             |  32|   0|   32|          0|
    |reg_1353                             |  32|   0|   32|          0|
    |reg_1358                             |  32|   0|   32|          0|
    |reg_1363                             |  32|   0|   32|          0|
    |reg_1368                             |  32|   0|   32|          0|
    |reg_1373                             |  32|   0|   32|          0|
    |reg_1378                             |  32|   0|   32|          0|
    |shl_ln32_1_reg_2912                  |   2|   0|    5|          3|
    |shl_ln32_2_reg_2955                  |   2|   0|    5|          3|
    |shl_ln_reg_2887                      |   3|   0|    5|          2|
    |xor_ln28_reg_3517                    |   3|   0|    3|          0|
    |zext_ln32_reg_2877                   |   2|   0|   64|         62|
    |zext_ln36_10_reg_3270                |   5|   0|   64|         59|
    |zext_ln36_10_reg_3270_pp0_iter1_reg  |   5|   0|   64|         59|
    |zext_ln36_12_reg_2961                |   4|   0|   64|         60|
    |zext_ln36_13_reg_3022                |   5|   0|   64|         59|
    |zext_ln36_14_reg_3129                |   5|   0|   64|         59|
    |zext_ln36_15_reg_3151                |   3|   0|   64|         61|
    |zext_ln36_15_reg_3151_pp0_iter1_reg  |   3|   0|   64|         61|
    |zext_ln36_16_reg_3314                |   6|   0|   64|         58|
    |zext_ln36_1_reg_2902                 |   4|   0|   64|         60|
    |zext_ln36_1_reg_2902_pp0_iter1_reg   |   4|   0|   64|         60|
    |zext_ln36_20_reg_3195                |   2|   0|   64|         62|
    |zext_ln36_20_reg_3195_pp0_iter1_reg  |   2|   0|   64|         62|
    |zext_ln36_24_reg_3212                |   2|   0|   64|         62|
    |zext_ln36_2_reg_2971                 |   5|   0|   64|         59|
    |zext_ln36_2_reg_2971_pp0_iter1_reg   |   5|   0|   64|         59|
    |zext_ln36_3_reg_3046                 |   2|   0|   64|         62|
    |zext_ln36_3_reg_3046_pp0_iter1_reg   |   2|   0|   64|         62|
    |zext_ln36_5_reg_3222                 |   6|   0|   64|         58|
    |zext_ln36_5_reg_3222_pp0_iter1_reg   |   6|   0|   64|         58|
    |zext_ln36_6_reg_2927                 |   3|   0|   64|         61|
    |zext_ln36_7_reg_2990                 |   4|   0|   64|         60|
    |zext_ln36_7_reg_2990_pp0_iter1_reg   |   4|   0|   64|         60|
    |zext_ln36_8_reg_3090                 |   1|   0|   64|         63|
    |zext_ln36_8_reg_3090_pp0_iter1_reg   |   1|   0|   64|         63|
    |zext_ln36_reg_2861                   |   3|   0|   64|         61|
    |icmp_ln28_reg_2951                   |  64|  32|    1|          0|
    |zext_ln32_reg_2877                   |  64|  32|   64|         62|
    |zext_ln36_12_reg_2961                |  64|  32|   64|         60|
    |zext_ln36_13_reg_3022                |  64|  32|   64|         59|
    |zext_ln36_14_reg_3129                |  64|  32|   64|         59|
    |zext_ln36_16_reg_3314                |  64|  32|   64|         58|
    |zext_ln36_24_reg_3212                |  64|  32|   64|         62|
    |zext_ln36_6_reg_2927                 |  64|  32|   64|         61|
    |zext_ln36_reg_2861                   |  64|  32|   64|         61|
    +-------------------------------------+----+----+-----+-----------+
    |Total                                |7398| 288| 8915|       2062|
    +-------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+-----------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |  Source Object  |    C Type    |
+--------------------+-----+-----+------------+-----------------+--------------+
|s_axi_data_AWVALID  |  in |    1|    s_axi   |       data      |  return void |
|s_axi_data_AWREADY  | out |    1|    s_axi   |       data      |  return void |
|s_axi_data_AWADDR   |  in |   10|    s_axi   |       data      |  return void |
|s_axi_data_WVALID   |  in |    1|    s_axi   |       data      |  return void |
|s_axi_data_WREADY   | out |    1|    s_axi   |       data      |  return void |
|s_axi_data_WDATA    |  in |   32|    s_axi   |       data      |  return void |
|s_axi_data_WSTRB    |  in |    4|    s_axi   |       data      |  return void |
|s_axi_data_ARVALID  |  in |    1|    s_axi   |       data      |  return void |
|s_axi_data_ARREADY  | out |    1|    s_axi   |       data      |  return void |
|s_axi_data_ARADDR   |  in |   10|    s_axi   |       data      |  return void |
|s_axi_data_RVALID   | out |    1|    s_axi   |       data      |  return void |
|s_axi_data_RREADY   |  in |    1|    s_axi   |       data      |  return void |
|s_axi_data_RDATA    | out |   32|    s_axi   |       data      |  return void |
|s_axi_data_RRESP    | out |    2|    s_axi   |       data      |  return void |
|s_axi_data_BVALID   | out |    1|    s_axi   |       data      |  return void |
|s_axi_data_BREADY   |  in |    1|    s_axi   |       data      |  return void |
|s_axi_data_BRESP    | out |    2|    s_axi   |       data      |  return void |
|ap_clk              |  in |    1| ap_ctrl_hs | matrix_multiply | return value |
|ap_rst_n            |  in |    1| ap_ctrl_hs | matrix_multiply | return value |
|interrupt           | out |    1| ap_ctrl_hs | matrix_multiply | return value |
+--------------------+-----+-----+------------+-----------------+--------------+

