//  HEADER COMMENT 1 
//  HEADER COMMENT 2 
//  
//  
//  
file_format_version 1.0;
timeset I2CR_tset1;
timeset I2CR_tset3;

pattern Initial (SCLK,SDA)
{
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x04  Data=0X04
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x04  Data=0X05
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1A  Data=0X13
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x38  Data=0X93
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x39  Data=0X15
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x3A  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x3B  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x3C  Data=0X0C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x0C  Data=0XE2
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x2E  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x72  Data=0X07
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x73  Data=0X10
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x74  Data=0X71
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x5B  Data=0X20
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x2F  Data=0X57
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x0D  Data=0X70
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x16  Data=0X03
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x18  Data=0X4B
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x30  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x5C  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6C  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6E  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x65  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x70  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x71  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x75  Data=0X06
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x76  Data=0X40
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x77  Data=0X89
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x53  Data=0XA8
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x46  Data=0X21
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x47  Data=0X84
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x48  Data=0X10
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x49  Data=0X08
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x60  Data=0X80
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x61  Data=0X80
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6A  Data=0X08
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6B  Data=0X63
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x69  Data=0XF8
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x57  Data=0X64
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x05  Data=0XAA
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x06  Data=0XAA
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x15  Data=0XAE
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x4A  Data=0X67
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x4B  Data=0X77
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x4F  Data=0X40
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x5B  Data=0X20
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x16  Data=0X0C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x18  Data=0X1C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x30  Data=0X2C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x5C  Data=0X3C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6C  Data=0X3C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6E  Data=0X3C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1B  Data=0X7C
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1D  Data=0XBC
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1F  Data=0XFC
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x21  Data=0XFD
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x23  Data=0XFD
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x25  Data=0XFD
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x27  Data=0XFE
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x29  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB3  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB5  Data=0XFF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x17  Data=0XF0
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x19  Data=0XF0
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x31  Data=0XF0
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x5D  Data=0XF0
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6D  Data=0XF1
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x6F  Data=0XF2
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1C  Data=0XF2
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x1E  Data=0X32
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x20  Data=0X72
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x22  Data=0X96
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x24  Data=0XBA
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x26  Data=0XBE
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x28  Data=0XBE
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x2A  Data=0XCE
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB4  Data=0XDF
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB6  Data=0X0F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB7  Data=0X4F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB9  Data=0X45
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBB  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBD  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBF  Data=0X37
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC1  Data=0X37
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC3  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC5  Data=0X37
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA3  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA5  Data=0X2E
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA7  Data=0X37
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA9  Data=0X3F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAB  Data=0X47
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAD  Data=0X4F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAF  Data=0X47
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB1  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB8  Data=0X77
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBA  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBC  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xBE  Data=0X68
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC0  Data=0X68
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC2  Data=0X5F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC4  Data=0X68
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xC6  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 1 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA4  Data=0X68
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA6  Data=0X5F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xA8  Data=0X4F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAA  Data=0X68
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAC  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xAE  Data=0X77
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB0  Data=0X6F
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0xB2  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 1 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x81  Data=0XA2
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x82  Data=0XA2
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x83  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x84  Data=0X90
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x85  Data=0X8E
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x86  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x87  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x88  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x89  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8A  Data=0X77
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8B  Data=0X8A
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8C  Data=0X8E
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8D  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8E  Data=0XA8
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x8F  Data=0X95
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x90  Data=0X19
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x91  Data=0X10
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x92  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x93  Data=0X10
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x94  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x95  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x96  Data=0X14
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x97  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x98  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x99  Data=0X00
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x9A  Data=0X19
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x9B  Data=0X28
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 0 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 1 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x9C  Data=0X24
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 1 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x9D  Data=0X10
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 1 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 0 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 1 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 0 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x9E  Data=0X45
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 1 ; // ADD4 
		I2CR_tset3	1 1 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 1 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 1 ; // Data02 
		I2CR_tset3	1 0 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
		I2CR_tset1	1 1 ; // Start 
		I2CR_tset3	1 0 ; // Start 
		I2CR_tset3	1 0 ; // ID6 Write Chipset  Reg=0x04  Data=0XC3
		I2CR_tset3	1 0 ; // ID5 
		I2CR_tset3	1 0 ; // ID4 
		I2CR_tset3	1 1 ; // ID3 
		I2CR_tset3	1 1 ; // ID2 
		I2CR_tset3	1 0 ; // ID1 
		I2CR_tset3	1 0 ; // ID0 
		I2CR_tset3	1 0 ; // W 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 0 ; // ADD7 
		I2CR_tset3	1 0 ; // ADD6 
		I2CR_tset3	1 0 ; // ADD5 
		I2CR_tset3	1 0 ; // ADD4 
		I2CR_tset3	1 0 ; // ADD3 
		I2CR_tset3	1 1 ; // ADD2 
		I2CR_tset3	1 0 ; // ADD1 
		I2CR_tset3	1 0 ; // ADD0 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset3	1 1 ; // Data07 
		I2CR_tset3	1 1 ; // Data06 
		I2CR_tset3	1 0 ; // Data05 
		I2CR_tset3	1 0 ; // Data04 
		I2CR_tset3	1 0 ; // Data03 
		I2CR_tset3	1 0 ; // Data02 
		I2CR_tset3	1 1 ; // Data01 
		I2CR_tset3	1 1 ; // Data00 
		I2CR_tset3	1 X ; // Ack 
		I2CR_tset1	1 0 ; // Stop 
		I2CR_tset1	1 1 ; // Stop 
	halt	I2CR_tset1	1 1 ; // *** Bus Free ***
}