# **Таймкодычи**  
|Id|Вопрос|Лекция<br>Время|
|:---:|:---|:---:|
|1|Процесс считывания в DRAM|20.05.2020<br>49:25|
|2|Принцип действия усилителя-регенератора|20.05.2020<br>57:20|
|3|Контроллер динамической памяти|27.05.2020<br>29:55|
|4|Микросхема динамической памяти|20.05.2020<br>01:11:55|
|5|Функциональные возможности SDRAM памяти|27.05.2020<br>01:15|
|6|Диаграмма работы DRAM памяти|27.05.2020<br>24:55|
|7|Способы повышения производительности RAM|27.05.2020<br>01:04:30|
|8|Диаграмма работы FPM DRAM памяти|27.05.2020<br>47:05|
|9|Диаграмма работы BEDO DRAM памяти|27.05.2020<br>50:35|
|10|Диаграмма работы SDRAM памяти|27.05.2020<br>53:50|
|11|Диаграмма работы DDR SDRAM памяти|27.05.2020<br>57:30|
|12|Сравнение DDR и DDR2|ХПВЕ-ХПВЕ|
|13|Диаграмма состояний УА DDR SDRAM|27.05.2020<br>01:14:40|
|14|Тайминг памяти|ХПВЕ-ХПВЕ|
|15|Классификация ПЗУ|ХПВЕ-ХПВЕ|
|16|Структура ПЗУ (ROM)|02.09.2020<br>29:30|
|17|Элементная база МПЗУ|02.09.2020<br>34:55|
|18|Элементная база ППЗУ|02.09.2020<br>39:15|
|19|Элементная база РПЗУ-УФ и ОПРРПЗУ-УФ|02.09.2020<br>44:00|
|20|Элементная база РПЗУ-ЭС|02.09.2020<br>47:55|
|21|Структура NAND FLASH|02.09.2020<br>52:55|
|22|Структура NOR FLASH|02.09.2020<br>52:55|
|23|Сравнение NAND и NOR FLASH|02.09.2020<br>52:55<br>02.09.2020<br>1:00:00<br>09.09.2020(1)<br>01:15|
|24|ПЗУ типа NVRAM|09.09.2020(1)<br>28:40|
|25|Принципы построения кэш-памяти|09.09.2020(2)<br>00:25|
|26|Емкость и размер линейки кэш-памяти|09.09.2020(2)<br>01:07:55|
|27|Способы отображения ОП в кэш: произвольная загрузка|09.09.2020(2)<br>01:18:15|
|28|Способы отображения ОП в кэш: прямое размещение|09.09.2020(2)<br>01:29:10|
|29|Способы отображения ОП в кэш: наборно-ассоциативный способ отображения|09.09.2020(2)<br>01:31:30|
|30|Алгоритмы замещения и способы согласование ОП и кэш|16.09.2020<br>09:15|
|31|Протокол MESI|16.09.2020<br>36:25|
|32|Разделение кэш-памяти|16.09.2020<br>57:10|
|33|Виртуальная память: назначение и преимущества|16.09.2020<br>01:08:40<br>23.09.2020<br>01:00|
|34|Страничная организация виртуальной памяти|16.09.2020<br>01:11:45<br>23.09.2020<br>18:35|
|35|Сегментная организация виртуальной памяти|23.09.2020<br>01:09:35|
|36|Сегментно-страничная организация виртуальной памяти|23.09.2020<br>01:16:20|
|37|Общие принципы построения современных ЭВМ|30.09.2020<br>02:45|
|38|ЭВМ с непосредственными связями и магистральной структурой. Основные тенденции развития ЭВМ|07.10.2020(1)<br>01:00:00<br>07.10.2020(2)<br>00:05<br>07.10.2020(2)<br>21:30|
|39|RISC, CISC, VLIW архитектура|07.10.2020(2)<br>01:07:20<br>14.10.2020(1)<br>0:20|
|40|Назначение и обобщенная структура процессорного устройства. Микропроцессор. Классификация микропроцессорных СБИС|28.10.2020<br>00:15|
|41|Форматы команд. Типы команд|14.10.2020(2)<br>00:15|
|42|Стековая архитектура системы команд|14.10.2020(1)<br>01:00:45|
|43|Аккумуляторная архитектура системы команд|14.10.2020(1)<br>01:08:30|
|44|Регистровая архитектура системы команд|14.10.2020(1)<br>01:10:45|
|45|Способы адресации: непосредственная, прямая, регистровая, неявная, косвенная, косвенная регистровая|14.10.2020(2)<br>07:25|
|46|Способы адресации со смещением: относительная, базовая регистровая, индексная, автоинкрементная и автодекрементная, индексная с масштабированием|14.10.2020(2)<br>32:20|
|47|Архитектура конвейерного суперскалярного процессора. Проблема условных переходов|11.11.2020<br>56:40|
|48|Архитектура конвейерного суперскалярного процессора. Статическое и динамическое предсказание переходов|11.11.2020<br>56:40|

    Условные обозначения:  
    ХПВЕ - хуй по всему ебалу.