// Code autogenerated via MPGEN. Do not edit.
interface egr_mri_mem_if (); 

import egr_mri_mem_pkg::*;

egr_mri_rreq_fifo_addr_t    egr_mri_rreq_fifo_rd_adr       [EGR_MRI_RREQ_FIFO_INST ];
egr_mri_rreq_fifo_addr_t    egr_mri_rreq_fifo_wr_adr       [EGR_MRI_RREQ_FIFO_INST ];
egr_mri_rreq_fifo_data_t    egr_mri_rreq_fifo_rd_data      [EGR_MRI_RREQ_FIFO_INST ];
egr_mri_rreq_fifo_data_t    egr_mri_rreq_fifo_wr_data      [EGR_MRI_RREQ_FIFO_INST ];
logic                        egr_mri_rreq_fifo_rd_en        [EGR_MRI_RREQ_FIFO_INST ];
logic                        egr_mri_rreq_fifo_wr_en        [EGR_MRI_RREQ_FIFO_INST ];
logic                        egr_mri_rreq_fifo_rd_valid     [EGR_MRI_RREQ_FIFO_INST ];

egr_mri_rrsp_fifo_addr_t    egr_mri_rrsp_fifo_rd_adr       [EGR_MRI_RRSP_FIFO_INST ];
egr_mri_rrsp_fifo_addr_t    egr_mri_rrsp_fifo_wr_adr       [EGR_MRI_RRSP_FIFO_INST ];
egr_mri_rrsp_fifo_data_t    egr_mri_rrsp_fifo_rd_data      [EGR_MRI_RRSP_FIFO_INST ];
egr_mri_rrsp_fifo_data_t    egr_mri_rrsp_fifo_wr_data      [EGR_MRI_RRSP_FIFO_INST ];
logic                        egr_mri_rrsp_fifo_rd_en        [EGR_MRI_RRSP_FIFO_INST ];
logic                        egr_mri_rrsp_fifo_wr_en        [EGR_MRI_RRSP_FIFO_INST ];
logic                        egr_mri_rrsp_fifo_rd_valid     [EGR_MRI_RRSP_FIFO_INST ];

modport egr_mri_rreq_fifo(
    output egr_mri_rreq_fifo_rd_adr   ,
    output egr_mri_rreq_fifo_wr_adr   ,
    output egr_mri_rreq_fifo_rd_en    ,
    output egr_mri_rreq_fifo_wr_data  ,
    output egr_mri_rreq_fifo_wr_en    ,
    input  egr_mri_rreq_fifo_rd_data  ,
    input  egr_mri_rreq_fifo_rd_valid  
);
modport egr_mri_rrsp_fifo(
    output egr_mri_rrsp_fifo_rd_adr   ,
    output egr_mri_rrsp_fifo_wr_adr   ,
    output egr_mri_rrsp_fifo_rd_en    ,
    output egr_mri_rrsp_fifo_wr_data  ,
    output egr_mri_rrsp_fifo_wr_en    ,
    input  egr_mri_rrsp_fifo_rd_data  ,
    input  egr_mri_rrsp_fifo_rd_valid  
);

modport mem(
            input  egr_mri_rreq_fifo_rd_adr   ,
            input  egr_mri_rreq_fifo_wr_adr   ,
            input  egr_mri_rreq_fifo_rd_en    ,
            input  egr_mri_rreq_fifo_wr_data  ,
            input  egr_mri_rreq_fifo_wr_en    ,
            output egr_mri_rreq_fifo_rd_data  ,
            output egr_mri_rreq_fifo_rd_valid ,

            input  egr_mri_rrsp_fifo_rd_adr   ,
            input  egr_mri_rrsp_fifo_wr_adr   ,
            input  egr_mri_rrsp_fifo_rd_en    ,
            input  egr_mri_rrsp_fifo_wr_data  ,
            input  egr_mri_rrsp_fifo_wr_en    ,
            output egr_mri_rrsp_fifo_rd_data  ,
            output egr_mri_rrsp_fifo_rd_valid 
);

endinterface:egr_mri_mem_if
