标题title
一种低损耗小体积的肖特基二极管
摘要abst
本发明提供了一种低损耗小体积的肖特基二极管，包括绝缘封装壳、肖特基芯片、阴极引脚、阳极引脚，其特征在于，所述绝缘封装壳包括第一封装体、第二封装体、第三封装体，所述肖特基芯片固定在所述第一封装体内侧，所述肖特基芯片、第一封装体上端覆盖有第一ITO导电膜，所述第一ITO导电膜一端延伸至所述第一封装体右侧，所述阳极引脚一端与所述第一ITO导电膜相抵触并且固定在所述第一封装体右侧，所述肖特基芯片、第一封装体下端覆盖有第二ITO导电膜，所述第二ITO导电膜一端延伸至所述第一封装体左侧，所述阴极引脚一端与所述第二ITO导电膜相抵触并且固定在所述第一封装体右侧。本发明的肖特基二极管，具有低损耗、小体积、快速散热的特点。
权利要求书clms
1.一种低损耗小体积的肖特基二极管，包括绝缘封装壳、肖特基芯片、阴极引脚、阳极引脚，其特征在于，所述绝缘封装壳包括第一封装体、覆盖在所述第一封装体上下两端的第二封装体、第三封装体，所述肖特基芯片固定在所述第一封装体内侧，所述肖特基芯片、第一封装体上端覆盖有第一ITO导电膜，所述第一ITO导电膜一端延伸至所述第一封装体右侧，所述阳极引脚一端与所述第一ITO导电膜相抵触并且固定在所述第一封装体右侧，所述肖特基芯片、第一封装体下端覆盖有第二ITO导电膜，所述第二ITO导电膜一端延伸至所述第一封装体左侧，所述阴极引脚一端与所述第二ITO导电膜相抵触并且固定在所述第一封装体右侧。2.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述第一ITO导电膜、第二ITO导电膜的厚度均小于50μm。3.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述第二封装体、第三封装体的厚度小于0.5mm。4.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述阴极引脚、阳极引脚均通过螺钉与所述第一封装体固定连接。5.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述阳极引脚包括与所述第一ITO导电膜相抵触的第一接触部、与所述第一接触部弯折连接的第一焊接部，所述第一封装体右侧下端设有一个可供所述第一焊接部容置的第一缺口槽。6.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述阴极引脚包括与所述第二ITO导电膜相抵触的第二接触部、与所述第二接触部弯折连接的第二焊接部，所述第二封装体左侧上端设有一个可供所述第二焊接部容置的第二缺口槽。7.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述肖特基芯片包括阴极金属、连接在所述阴极金属上端的硅衬底、形成于所述硅衬底上端的硅外延层、连接在所述硅外延层上端的阳极金属、SiO2保护层，所述硅外延层上端还形成有多个沟槽，所述沟槽连接在所述阳极金属下端，所述沟槽内填充有多晶硅。8.根据权利要求7所述的一种低损耗小体积的肖特基二极管，其特征在于，所述阳极金属上端还形成有凹陷部，所述凹陷部内填充有散热膏。9.根据权利要求1所述的一种低损耗小体积的肖特基二极管，其特征在于，所述肖特基芯片的边缘外侧还包覆一层防漏电膜。
说明书desc
技术领域本发明涉及二极管技术领域，具体涉及一种低损耗小体积的肖特基二极管。背景技术肖特基二极管是以其发明人肖特基博士命名的，SBD是肖特基势垒二极管的简称。SBD不是利用P型半导体与N型半导体接触形成PN结原理制作的，而是利用金属与半导体接触形成的金属-半导体结原理制作的。因此，SBD也称为金属-半导体二极管或表面势垒二极管。如图1所示的传统肖特基二极管9，通常使用两个金属引脚连接在肖特基芯片的两端，再利用绝缘封装体封装成型，由于金属引脚较厚，导致肖特基二极管的整体体积较大，散热效果也不好。发明内容针对以上问题，本发明提供一种低损耗小体积的肖特基二极管，具有低损耗、小体积、快速散热的特点。为实现上述目的，本发明通过以下技术方案来解决：一种低损耗小体积的肖特基二极管，包括绝缘封装壳、肖特基芯片、阴极引脚、阳极引脚，其特征在于，所述绝缘封装壳包括第一封装体、覆盖在所述第一封装体上下两端的第二封装体、第三封装体，所述肖特基芯片固定在所述第一封装体内侧，所述肖特基芯片、第一封装体上端覆盖有第一ITO导电膜，所述第一ITO导电膜一端延伸至所述第一封装体右侧，所述阳极引脚一端与所述第一ITO导电膜相抵触并且固定在所述第一封装体右侧，所述肖特基芯片、第一封装体下端覆盖有第二ITO导电膜，所述第二ITO导电膜一端延伸至所述第一封装体左侧，所述阴极引脚一端与所述第二ITO导电膜相抵触并且固定在所述第一封装体右侧。具体的，所述第一ITO导电膜、第二ITO导电膜的厚度均小于50μm。具体的，所述第二封装体、第三封装体的厚度小于0.5mm。具体的，所述阴极引脚、阳极引脚均通过螺钉与所述第一封装体固定连接。具体的，所述阳极引脚包括与所述第一ITO导电膜相抵触的第一接触部、与所述第一接触部弯折连接的第一焊接部，所述第一封装体右侧下端设有一个可供所述第一焊接部容置的第一缺口槽。具体的，所述阴极引脚包括与所述第二ITO导电膜相抵触的第二接触部、与所述第二接触部弯折连接的第二焊接部，所述第二封装体左侧上端设有一个可供所述第二焊接部容置的第二缺口槽。具体的，所述肖特基芯片包括阴极金属、连接在所述阴极金属上端的硅衬底、形成于所述硅衬底上端的硅外延层、连接在所述硅外延层上端的阳极金属、SiO2保护层，所述硅外延层上端还形成有多个沟槽，所述沟槽连接在所述阳极金属下端，所述沟槽内填充有多晶硅。具体的，所述阳极金属上端还形成有凹陷部，所述凹陷部内填充有散热膏。具体的，所述肖特基芯片的边缘外侧还包覆一层防漏电膜。本发明的有益效果是：1.发明的肖特基二极管，采用ITO导电膜连接两个引脚，相比传统肖特基二极管结构，能够大大减少肖特基二极管的体积，并且肖特基芯片上下两端的塑封体较薄，能够大大提升肖特基芯片的散热效率；2.在肖特基芯片的边缘外侧还包覆一层防漏电膜，提升了肖特基二极管的防漏电损耗能力；3.将阴极引脚、阳极引脚设计成弯折结构，并且阴极引脚、阳极引脚均通过螺钉与第一封装体固定连接，可通过调整阴极引脚、阳极引脚的摆放位置，使得肖特基二极管能够适应于电路板上各种焊盘位置的安装。附图说明图1为传统肖特基二极管的结构示意图。图2为本发明的一种低损耗小体积的肖特基二极管的结构示意图一。图3为本发明的一种低损耗小体积的肖特基二极管的结构示意图二。附图标记为：绝缘封装壳1、第一封装体11、第二封装体12、第三封装体13、第一缺口槽101、第二缺口槽102、肖特基芯片2、阴极金属21、硅衬底22、硅外延层23、阳极金属24、SiO2保护层25、沟槽201、散热膏202、阴极引脚3、第二接触部31、第二焊接部32、阳极引脚4、第一接触部41、第一焊接部42、第一ITO导电膜5、第二ITO导电膜6、防漏电膜7、螺钉8、传统肖特基二极管9。具体实施方式下面结合实施例和附图对本发明作进一步详细的描述，但本发明的实施方式不限于此。参照图2-3所示：一种低损耗小体积的肖特基二极管，包括绝缘封装壳1、肖特基芯片2、阴极引脚3、阳极引脚4，其特征在于，绝缘封装壳1包括第一封装体11、覆盖在第一封装体11上下两端的第二封装体12、第三封装体13，肖特基芯片2固定在第一封装体11内侧，肖特基芯片2、第一封装体11上端覆盖有第一ITO导电膜5，第一ITO导电膜5一端延伸至第一封装体11右侧，阳极引脚4一端与第一ITO导电膜5相抵触并且固定在第一封装体11右侧，肖特基芯片2、第一封装体11下端覆盖有第二ITO导电膜6，第二ITO导电膜6一端延伸至第一封装体11左侧，阴极引脚3一端与第二ITO导电膜6相抵触并且固定在第一封装体11右侧。优选的，第一ITO导电膜5、第二ITO导电膜6的厚度均小于50μm。优选的，第二封装体12、第三封装体13的厚度小于0.5mm。优选的，阴极引脚3、阳极引脚4均通过螺钉8与第一封装体11固定连接。优选的，阳极引脚4包括与第一ITO导电膜5相抵触的第一接触部41、与第一接触部41弯折连接的第一焊接部42，第一封装体11右侧下端设有一个可供第一焊接部42容置的第一缺口槽101。优选的，阴极引脚3包括与第二ITO导电膜6相抵触的第二接触部31、与第二接触部31弯折连接的第二焊接部32，第二封装体12左侧上端设有一个可供第二焊接部32容置的第二缺口槽102。优选的，肖特基芯片2包括阴极金属21、连接在阴极金属21上端的硅衬底22、形成于硅衬底22上端的硅外延层23、连接在硅外延层23上端的阳极金属24、SiO2保护层25，硅外延层23上端还形成有多个沟槽201，沟槽201连接在阳极金属24下端，沟槽201内填充有多晶硅，沟槽201的作用是：随着反向电压升高，通过MOS效应，沟槽201之间提前夹断，电场强度在到达硅表面之前，降为零，避免在表面击穿，提高了阻断能力。优选的，为了提升肖特基二极管的散热性能，阳极金属24上端还形成有凹陷部，凹陷部内填充有散热膏202。优选的，为了降低肖特基二极管的漏电损耗，肖特基芯片2的边缘外侧还包覆一层防漏电膜7。以上实施例仅表达了本发明的1种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
