\documentclass[conference]{IEEEtran}
\IEEEoverridecommandlockouts
% The preceding line is only needed to identify funding in the first footnote. If that is unneeded, please comment it out.
\usepackage{cite}
\usepackage{amsmath,amssymb,amsfonts}
\usepackage{algorithmic}
\usepackage{graphicx}
\usepackage{tikz}
\usepackage{pgfplots}
\pgfplotsset{compat=1.18}
\usepackage{textcomp}
\usepackage{subfig}
\usepackage{xcolor}
\usepackage{multirow}
\def\BibTeX{{\rm B\kern-.05em{\sc i\kern-.025em b}\kern-.08em
    T\kern-.1667em\lower.7ex\hbox{E}\kern-.125emX}}
\begin{document}

\title{Mémoires caches - Evaluation des performances de différentes
configurations de mémoires caches\\
}

\author{\IEEEauthorblockN{1\textsuperscript{st}  Luiz Gariglio Dos Santos }
\IEEEauthorblockA{\textit{Ingénieur Degree Programme in STIC} \\
\textit{ENSTA Paris}\\
Paris, France \\
email@ensta-paris.fr}
\and
\IEEEauthorblockN{2\textsuperscript{nd} Helena Guachalla De Andrade}
\IEEEauthorblockA{\textit{Ingénieur Degree Programme in STIC} \\
\textit{ENSTA Paris}\\
Paris, France \\
email@ensta-paris.fr}
\and
\IEEEauthorblockN{3\textsuperscript{rd} Santiago Florido Gomez}
\IEEEauthorblockA{\textit{Ingénieur Degree Programme in STIC} \\
\textit{ENSTA Paris}\\
Paris, France \\
santiago.florido@ensta-paris.fr}
\and
\IEEEauthorblockN{4\textsuperscript{th} Franck Ulrich Kenfack Noumedem}
\IEEEauthorblockA{\textit{Ingénieur Degree Programme in STIC} \\
\textit{ENSTA Paris}\\
Paris, France \\
email@ensta-paris.fr}
}

\maketitle

\begin{abstract}
Ce rapport analyse l’influence de la hi\'erarchie m\'emoire et des contraintes \'energ\'etiques sur les performances des processeurs. Dans un premier temps, nous \'evaluons l’impact des caches L1/L2 sur des calculs matriciels, en mettant en \'evidence le r\^ole cl\'e de la localit\'e et de l’organisation des donn\'ees. Dans un second temps, nous menons une exploration de l’espace de conception d’une architecture \emph{big.LITTLE} (Cortex-A7/A15) afin d’optimiser les configurations pour Dijkstra et Blowfish. Les performances sont mesur\'ees avec Gem5 (IPC, taux de \emph{miss}) et les co\^uts physiques des caches sont estim\'es avec CACTI, compil\'e en version~7.0 pour fiabiliser les r\'esultats en 32~nm.

\end{abstract}

\begin{IEEEkeywords}
Memory Wall, hi\'erarchie m\'emoire, caches L1/L2, localit\'e m\'emoire, Gem5, CACTI, Design Space Exploration (DSE), big.LITTLE, Cortex-A7, Cortex-A15, IPC, taux de \emph{miss}, Dijkstra, Blowfish
\end{IEEEkeywords}




\section{Introduction}

Dans le contexte actuel des syst\`emes embarqu\'es et du calcul haute performance, la conception de processeurs est confront\'ee \`a deux contraintes majeures : le \emph{mur m\'emoire} (\emph{Memory Wall}), qui limite les gains de performance lorsque la hi\'erarchie m\'emoire ne suit pas le rythme du calcul, et l’efficacit\'e \'energ\'etique, devenue d\'eterminante pour les plateformes modernes. Ce rapport de travaux pratiques s’articule autour de deux \'etudes compl\'ementaires visant \`a caract\'eriser et quantifier ces probl\'ematiques \`a travers des exp\'erimentations reproductibles.

La premi\`ere partie (Exercice~3) analyse l’impact de la hi\'erarchie m\'emoire (caches L1/L2) sur des algorithmes de calcul matriciel. L’objectif est de montrer que les performances ne d\'ependent pas uniquement de l’algorithme, mais aussi de la mani\`ere dont les donn\'ees sont organis\'ees et acc\'ed\'ees en m\'emoire, notamment via la localit\'e spatiale et temporelle.

La seconde partie (Exercice~4) porte sur une exploration de l’espace de conception (\emph{Design Space Exploration}, DSE) appliqu\'ee \`a une architecture h\'et\'erog\`ene \emph{big.LITTLE}. Nous dimensionnons un cluster \emph{LITTLE} (Cortex-A7) et un cluster \emph{big} (Cortex-A15) pour des charges applicatives distinctes (Dijkstra et Blowfish), en mettant en \'evidence les compromis entre performance, co\^ut en surface et consommation.

Pour mener ces analyses, nous nous appuyons sur deux outils principaux : Gem5, utilis\'e en mode \emph{Syscall Emulation} pour simuler l’ex\'ecution et extraire des indicateurs tels que l’IPC et les taux de \emph{miss}, et CACTI, utilis\'e pour estimer la surface et l’\'energie des caches. Enfin, afin de garantir la fiabilit\'e des r\'esultats de l’Exercice~4, nous avons automatis\'e les campagnes de simulation et pris l’initiative de compiler CACTI~7.0, ce qui a permis de corriger des erreurs critiques observ\'ees avec la version standard lors des estimations en technologies fines (notamment 32~nm).


\input{sections/exercice3}
\input{sections/profiling.tex}
\input{sections/CacheL1.tex}
\input{sections/EfficaciteSurfacique.tex}
\input{sections/EfficaciteEnergetique.tex}
\input{sections/Architecture système big.LITTLE.tex}
\input{sections/Méthodologie de Spécification Architectural.tex}
\begin{thebibliography}{00}
\bibitem{Profiling} M. J. P. (University of York), ``Profiling,'' \emph{Lecture Notes (4th Year HPC), University of York}. [Online]. Available: https://www-users.york.ac.uk/\textasciitilde{}mijp1/teaching/4th\_year\_HPC/lecture\_notes/Profiling.pdf. Accessed: Feb. 9, 2026.
\end{thebibliography}
\end{document}
