# DiplomovÃ¡ prÃ¡ce

## Pracuji na

- interrupts + timers
- pÅ™esun I-n modelu do FPGA
- hledÃ¡nÃ­ jak funguje timer a pÅ™eruÅ¡enÃ­ a jak dÄ›lat akvizici dat do zybo pomocÃ­ PMOD GPIO a XADC pro otÃ¡ÄkovÃ¡ resp. proudovÃ¡ Äidla
- zaÄÃ­t dÄ›lat regulÃ¡tor a vÃ½stup pro mÄ›niÄ v cmodelu...
- momentÃ¡lnÃ­ cÃ­l -> model do FPGA, zkusit reakci na pÅ™edpoÄÃ­tanÃ¡ data, po ÃºspÄ›chu zaÄÃ­t modelovat regulÃ¡tory, SVM, vÃ½stup na mÄ›niÄ, vÃ½stup z pmod
- lze arduinem vytvoÅ™it nulu na PMOD pÅ™i paralelnÃ­m spojenÃ­ nebo budu arduinem Å™Ã­dit MOSFET a vytvÃ¡Å™et poÅ¾adovanÃ½ signÃ¡l (modelovÃ¡nÃ­ vstupÅ¯ do fpga / vÃ½stupÅ¯ z motoru)

## MÃ© dennÃ­ poznÃ¡mky âœï¸

ğŸ‘¨ğŸ»â€ğŸ’» [04.03.2023](/notes/20230304.md)

---

ğŸ’» [03.03.2023](/notes/20230303.md) <-- Ãºprava a kompletace c++ modelu v [cmodel](./code/cmodel/testModules/testCalculationLoop.cpp), pÅ™Ã­prava kontrolnÃ­ch grafÅ¯ cmodelu v pythonu [simulationGraph](./code/cmodel/testModules/simulationGraph.py)

---

ğŸ‘¨ğŸ»â€ğŸ’» ğŸ [02.03.2023](/notes/20230302.md) <-- prÃ¡ce na FOC SVM, min max metody, komparaÄnÃ­ ÃºrovnÄ›, testovÃ© pÅ™Ã­klady v [cmodel/testmodules](./code/cmodel/testModules/), vyÅ™eÅ¡enÃ­ testovÃ­ho plotÄ›nÃ­ grafÅ¯, protoÅ¾e mathematika na 100 k hodnot je na zobrazenÃ­ moc pomalÃ¡ a matlab musÃ­ bÃ½t aktuÃ¡lnÄ› nasmÄ›rovÃ¡n myslÃ­m do adresÃ¡Å™e odkud mÃ¡ ÄÃ¡st data, takÅ¾e vyuÅ¾it `python` [graph.py](./code/cmodel/testModules/graph.py)

---

ğŸ‘¨ğŸ»â€ğŸ’» ğŸ§‘ğŸ»â€ğŸ“ [01.03.2023](/notes/20230301.md) <-- Å™eÅ¡enÃ­ interruptu, proxmox schovÃ¡nÃ­ MAC adresy VM za Proxmox server, Å™eÅ¡enÃ­ moÅ¾nosti vyuÅ¾itÃ­ multithreadingu, konzultace na katedÅ™e

---

ğŸ‘¨ğŸ»â€ğŸ’» [28.02.2023](/notes/20230228.md) <-- stÃ¡le snaha o interrupt ohlednÄ› timeru - na pravidelnou akvizici dat, Å™eÅ¡il jsem interrupty, buildil jsem petalinux a design, protoÅ¾e se zase obÄ›vil `dcp` soubor a jÃ¡ si ho nevÅ¡iml, ztratil jsem 3 hodiny, problÃ©m s interrupty, XADC atd., **POVEDLO SE** jako rozchozenÃ­ interruptu a bÄ›hu timeru v linuxu, viz video [YouTube](https://youtu.be/3upD2LAqUCk), nepsal jsem jeÅ¡tÄ› nikam postup, ale ve videu o nÄ›m trochu mluvÃ­m, ale urÄitÄ› to bude tÅ™eba si zapsat, uÅ¾ je toho moc...

---

ğŸ‘¨ğŸ»â€ğŸ’» [27.02.2023](/notes/20230227.md) <-- celÃ½ den Å™eÅ¡Ã­m interrupty, tudÃ­Å¾ vlastnÄ› i timer, problÃ©m je v tom, Å¾e v bare-metal aplikaci je to docela easy a knihovny jdou naimportovat, v linuxu - tudÃ­Å¾ aby mohlo bÃ½t vyuÅ¾ito FPGA jako akcelerace, to nenÃ­ tak easy a je tÅ™eba vyuÅ¾Ã­t buÄto custom Linux driverÅ¯ a nebo UIO a rÅ¯znÃ½ch vrstev linuxu a registrÅ¯ a dalÅ¡Ã­ho designu ve vivado atd., naÅ¡el jsem fajn ÄlÃ¡nek na LinkedIn o tom, ale chybÃ­ tam ÄÃ¡st, jak si ÄlovÄ›k dÄ›lÃ¡ vlastnÃ­ IP blok do vivado, to neumÃ­m poÅ™Ã¡dnÄ› a nerozumÃ­m tomu, ta ÄÃ¡st bez custom ip bloku nÄ›jak fungovala, jeÅ¡tÄ› jsem nezkoumal poÅ™Ã¡dnÄ› C++ kÃ³d, resp. hledal jsem jak to funguje a nÄ›jakÃ© odkazy, ale poÅ™Ã¡dnÄ› to nemÃ¡m rozmyÅ¡leno, zatÃ­m tedy pÅ™eruÅ¡enÃ­ se nÄ›jak rozchodilo od gpio ale ne od timeru, to budu muset vyÅ™eÅ¡it..., vypadÃ¡ to jako mÃ¡lo prÃ¡ce, ale je to docela dost na pochopenÃ­ nÃ¡roÄnÃ©, ne jako PIC, v nÃ¡vodu jsem jednu vÄ›tu Äetl asi 15x a stejnÄ› to nechÃ¡pu (ohlednÄ› custom IP ve vivado)

---

ğŸ‘¨ğŸ»â€ğŸ’» [26.02.2023](/notes/20230226.md) <-- pracoval jsem opÄ›t na vylepÅ¡enÃ­ kernelu, snaha o vÄ›tÅ¡Ã­ optimalizaci ale nepovedla se, problÃ©m, Å¾e i potÃ© po vrÃ¡cenÃ­ kÃ³du neÅ¡la vÅ¯bec syntÃ©za - moc LUTs, hledal jsem opÄ›t interrupts, pÅ™ipravil si bloky regulÃ¡toru, pÅ™ipravil design timeru, brainstorming obr. [program brainstorm flow](./notes/images/20230226/20230226_brainstorm-program-flow.png), zjiÅ¡Å¥oval vÃ­ce informacÃ­ o profilovÃ¡nÃ­ a vyprofiloval dva druhy aplikace, problÃ©m je, Å¾e kdyÅ¾ se potÃ© udÄ›lal znovu kernel s profilovÃ¡nÃ­m, nebylo dostatek LUTs a bylo tÅ™eba profilovÃ¡nÃ­ kernelu zruÅ¡it, do host programu atan2f, vyzkouÅ¡el fixed pointy atd., pÅ™ipravil simulaÄnÃ­ flow v [cmodel](./code/cmodel/) jako v SoC.

---

ğŸ‘¨ğŸ»â€ğŸ’» [25.02.2023](/notes/20230225.md) <-- zjiÅ¡tÄ›nÃ­ dne **DIGILENT ZYBO SE ZÃKLADNÃM ZYNQ 7000 NENÃ VHODNÃ‰ NA AKCELEROVÃNÃ NÄšJAKÃCH SLOÅ½ITÃCH APLIKACÃ A MODELÅ®, SPÃÅ E NA SEZNÃMENÃ SE S PRINCIPEM, JAK TAKOVÃ‰ PROGRAMOVÃNÃ, HLS, MODELOVÃNÃ A PÅ˜ÃSTUPY FUNGUJÃ**, vidÃ­m jako nemoÅ¾nÃ© akcelerovat vÃ­ce neÅ¾ 20 % celkovÃ©ho modelu a blokÅ¯ pro Å™Ã­zenÃ­, - zkusil jsem jeÅ¡tÄ› udÄ›lat I-n model, v kernelu je jen RK4 a v procesoru vypoÄÃ­tÃ¡vÃ¡m amplitudu a atan2, do FPGA se to vejde jen tak tak, zkouÅ¡el jsem udÄ›lat takÃ© streamy a snaÅ¾il se udÄ›lat optimalizaci ÄtenÃ­ dat aby jednotlivÃ© dÄ›je mohli bÃ½t paralelnÄ›, ale moc to neÅ¡lo a bylo to jeÅ¡tÄ› horÅ¡Ã­, pomocÃ­ rÅ¯znÃ½ch optimalizacÃ­ kÃ³dÅ¯ a postupÅ¯ se tam fakt veÅ¡el jen I-n model RK4, coÅ¾ je slabota, pokud by to bylo moÅ¾nÃ© pouÅ¾Ã­t v prÅ¯myslu, chtÄ›lo by to pak paralelnÄ› poÄÃ­tat tÅ™eba regulÃ¡tory, odvazbenÃ­, zrychlenÄ› SVM atd. atd. na to tento ZynQ SoC FPGA PL je relativnÄ› slabÃ½..., ztratil jsem ale ÄÃ¡st kÃ³du a model nefunguje tak, jak by mÄ›l => zatÃ­m to vypadÃ¡, Å¾e jsem se spletl zase v kernelu (pÅ™epsal jsem se, no tak to nechÃ¡m buildit asi teÄka do 5 hodin do rÃ¡na... FPGA ğŸ’›), uÅ¾ mi z toho, jak poÅ™Ã¡d dÄ›lÃ¡m na diplomce s malÃ½m posunem docela hrabe... ğŸ¤“, pardon.

---

ğŸ‘¨ğŸ»â€ğŸ’» [24.02.2023](/notes/20230224.md) <-- zjiÅ¡tÄ›no, Å¾e opravdu ASM model nebude moci bÃ½t v zybo, nevejde se tam ani generovÃ¡nÃ­ napÄ›tÃ­ s mojÃ­ vÅ¡emoÅ¾nou optimalizacÃ­ pomocÃ­ pragma direktiv a rozdÄ›lenÃ­ funkce na prvoÄinitele, udÄ›lal jsem [cmodel](/code/cmodel/) I-n model a nasimuloval data z ASM pÅ™Ã­mo do I-n modelu v alpha beta, oddebugoval, potÃ© vyexportoval data z ASM modelu do 123 (ABC) souÅ™adnic a potÃ© zpÄ›t nahrÃ¡l do programu jako vstupnÃ­ data a choval se k nim jako data acquired z Äidel a zkontroloval dalÅ¡Ã­ funkci I-n modelu a Clark transformace, vÃ½sledky / rozdÃ­ly v hodnotÃ¡ch jsou zobrazeny v grafech v [mathematika diff.nb](/misc/diff.nb), **POKUD** poÅ¾adavek na ASM model v FPGA akcelerovanÃ½, je tÅ™eba vyuÅ¾Ã­t napÅ™. [Xilinx Kria Robotics â€“ draÅ¾Å¡Ã­ ale vhodnÄ›jÅ¡Ã­ pro Å™Ã­zenÃ­ pohonÅ¯](https://cz.mouser.com/ProductDetail/Xilinx/SK-KR260-G?qs=t7xnP681wgWGuCVg0VyR9A%3D%3D), asi by bylo nejvÃ­ce vhodnÃ©...

---

ğŸ‘¨ğŸ»â€ğŸ’» [23.02.2023](/notes/20230223.md) <-- vypadÃ¡ to, jako Å¾e jsem toho moc neudÄ›lal, ale Å™eÅ¡il jsem problÃ©m s prÃ¡zdnou vÄ›tvÃ­ repozitÃ¡Å™e a zabuggovanÃ©ho Vitisu, kdyÅ¾ uÅ¾ to skoro bylo vÅ¡e v pohodÄ›, vznikl problÃ©m, Å¾e v ZynQ je pÅ™Ã­liÅ¡ mÃ¡lo LUTS a API motoru, kterÃ© jsem udÄ›lal je k niÄemu, protoÅ¾e musÃ­m rozdÄ›lat jeÅ¡tÄ› vÃ­ce funkce na dalÅ¡Ã­ ÄÃ¡sti a hledat dalÅ¡Ã­ moÅ¾nÃ© optimalizace, snad to pÅ¯jde, je taky divnÃ½ problÃ©m s tÃ­m, Å¾e se nevygenerujÃ­ vÅ¡echny samply napÄ›tÃ­ nebo kdyÅ¾ se zmÄ›nÃ­ jejich poÄet tak je problÃ©m s ÄiÅ¡tÄ›nÃ­ pamÄ›tÃ­, algoritmy jsou stÃ¡le stejnÃ© a po debuggingu pomocÃ­ `leaks` v macOS nenÃ­ Å¾Ã¡dnÃ¡ chyba. toto je asiu random chyba optimalizace pomocÃ­ pragma, budu Å™eÅ¡it pozdÄ›ji, zkusÃ­m udÄ›lat co nejdÅ™Ã­ve pouze I-n model a ten akcelerovat.... **pro lepÅ¡Ã­ vÃ½poÄty a a akceleraci aplikacÃ­ a modelu doporuÄuji [Xilinx Kria â€“ Vision AI - levnÄ›jÅ¡Ã­ ale mÃ¡lo PMOD](https://cz.mouser.com/ProductDetail/Xilinx/SK-KV260-G?qs=DRkmTr78QATF92lTPoHh8Q%3D%3D), [Xilinx Kria Robotics â€“ draÅ¾Å¡Ã­ ale vhodnÄ›jÅ¡Ã­ pro Å™Ã­zenÃ­ pohonÅ¯](https://cz.mouser.com/ProductDetail/Xilinx/SK-KR260-G?qs=t7xnP681wgWGuCVg0VyR9A%3D%3D)** => obÄ› desky majÃ­ velikÃ½ poÄet LUTs - 256K oproti Zybo, kterÃ© pouÅ¾Ã­vÃ¡me 17,6 K a vyÅ¡Å¡Ã­ zybo s cenou jako kria potÃ© 53,2 K..., vyÅ™eÅ¡il jsem takÃ© skoro prakticky headless workflow na buildÄ›nÃ­, pomÃ¡hÃ¡m si vÅ¡ak jeÅ¡tÄ› nÄ›kdy IDE...

---

ğŸ› [22.02.2023](/notes/20230222.md) <-- pozor PÅ˜ESUN CMODEL NA [cmodel](./code/cmodel/), pracoval jsema opravil jsem c model v pc, udÄ›lal jsem GPIO JB->JE na PL v block design, pÅ™enÃ¡Å¡Ã­m kÃ³d do SoC ohlednÄ› modelu, to je i todo na zÃ­tra, todo je udÄ›lat krom toho, Å¾e jsem zatÃ­m pro dneÅ¡ek udÄ›lal backup pro kÃ³d [proxmox-backup](./code/proxmox-backup/) z SoC, tak udÄ›lat Äistou branch a to mÃ­t na proxmoxu a pushovat asi odtamtud... vyzkouÅ¡et si nejdÅ™Ã­v na novÃ©m repo... nÃ¡vod je popsÃ¡n tÅ™eba zde [stack overflow](https://stackoverflow.com/questions/61906358/can-i-create-a-new-branch-which-does-not-have-any-files-from-the-master-branch) nebo na [stack overflow 2](https://stackoverflow.com/questions/13969050/creating-a-new-empty-branch-for-a-new-project/13969482#13969482)

---

ğŸ‘¨ğŸ»â€ğŸ’» [21.02.2023](/notes/20230221.md) <-- koneÄnÄ› jsem zas pÅ™iÅ¡el na PMOD z PL, dodÄ›lal jsem (NOVÃ ODKAZ 20220222 [cmodel](./code/cmodel/)) , starÃ½ odkaz -> [cmodel](./code/test-program/cmodel/) ale je tam nÄ›jakÃ¡ chyba asi v RK nebo nÄ›jak tak, je tÅ™eba to vyÅ™eÅ¡it, neÅ¾ to pÅ¯jde do zynq, leaky memory by mÄ›li bÃ½t odstranÄ›ny (to mi nÄ›co hÃ¡zelo jako lepÅ¡Ã­ hodnoty, ale pak to ustÅ™elilo a nebo byl segmentation fault), kontroluji to pomocÃ­ mathemtiky [mathematika](./misc/diff.nb), staÄÃ­ spustit a nahraje to vyexportovanÃ½ soubor z c++, na dalÅ¡Ã­ dny je hlavnÃ­ Ãºkol design pro vÅ¡echny pmod, v budoucnu tÅ™eba pÅ™eruÅ¡enÃ­, timery, SPI a I2C (lepÅ¡Ã­ SPI, I2C nenÃ­ na kritickÃ© operace), takÃ© napsat do hostu driver na zÃ¡pis do GPIO a ÄtenÃ­... v pÅ™echozÃ­ch dnech byl odkaz na wiki attlasian xilinx, hlavnÃ­ Ãºkol je vÅ¡ak **debugging cmodelu**

---

ğŸ‘¨ğŸ»â€ğŸ’» âš™ï¸ [20.02.2023](/notes/20230220.md) <-- **povedlo se JB PMOD z FPGA!!!** (asi po 3 dnech koneÄnÄ›) takÅ¾e budu zkouÅ¡et dalÅ¡Ã­ PMOD a vloÅ¾Ã­m do designu asi vÅ¡echny, i kdyÅ¾ bude moÅ¾nÃ© v budoucnu asi nÄ›jakÃ½ pouÅ¾Ã­t na SPI, I2C atd. to jeÅ¡tÄ› nemÃ¡m vytestovanÃ©, rÃ¡ce na cmodelu [cmodel](./code/test-program/cmodel/), vytvÃ¡Å™enÃ­ `MotorModel` API âš™ï¸

---

ğŸ‘¨ğŸ»â€ğŸ’» [19.02.2023](/notes/20230219.md) <-- stÃ¡le jsem zkouÅ¡el PMOD na PL ale nejde to, uÅ¾ to zkompilovalo v pohodÄ› soubor, po odstranÄ›nÃ­ ve vivado v `Sources/Utilities` soubor s koncovkou `dcp`, ale kernel nejede a ani tam nejsou vidÄ›t potÅ™ebnÃ© gpio vÃ½stupy v `/sys/class/gpio`, pracoval jsem na modelu

---

ğŸ‘¨ğŸ»â€ğŸ’» [16.02.2023](/notes/20230216.md) <-- pÅ™idÃ¡n seznam, co je tÅ™eba vyzkouÅ¡et aby bylo moÅ¾nÃ© pokraÄovat a tvoÅ™it pohodlnÄ› cmodel, napsal jsem nÄ›co do [dp.tex](./tex/dp.tex), nÄ›co vyscreenoval, zjistil. Å¾e je moÅ¾nÃ© mÃ­t vÃ­ce akcelerovanÃ½ch funkcÃ­, resp. vÃ­ce kernelÅ¯, zprovoznil GPIO na switch, led, button, zprovoznil PMOD k PS, vyÅ™eÅ¡il jak je to s vstupem (dÃ¡vÃ¡ se to na GND, nesmÃ­ bÃ½t v breadbordu dioda, staÄÃ­ R=120 Ohm), vÃ½stup taky v pohodÄ›, na PS JF jsou totiÅ¾ 200 Ohm rez. na ostatnÃ­ch ne, na to pozor, proto uÅ¾ radÅ¡i rovnou vklÃ¡dat rezistor automaticky

---

ğŸ‘¨ğŸ»â€ğŸ’» [15.02.2023](/notes/20230215.md) <-- povedlo se GPIO push buttons a LED, ale jeÅ¡tÄ› se nepovedlo push buttons + LED + switch, prÃ¡ce na modelu v [cmodel](./code/test-program/cmodel/), zaÄÃ¡tek porozumÃ­vÃ¡nÃ­ class v c++ a snaha toho vyuÅ¾Ã­t pÅ™i tvorbÄ› modelu, snaha tvoÅ™it cmodel v c++ na pc jako kdyby to bylo na fpga a SoC - alokace pamÄ›ti na 4k boundary atd., zmÄ›na, Å¾e pro kompilaci testovacÃ­ho modelu nenÃ­ vyuÅ¾Ã­vÃ¡n makefile ale [script.sh](./code/test-program/cmodel/script.sh), protoÅ¾e makefile poÅ™Ã¡dnÄ› nerozumÃ­m

---

ğŸ‘¨ğŸ»â€ğŸ’» [14.02.2023](/notes/20230214.md) <-- poÅ™Ã¡d jsem zkouÅ¡el GPIO ale nejde to, zÃ­tra zkusÃ­m naposled bez nÃ¡vodu, kde se dÃ¡vÃ¡ zvlÃ¡Å¡Å¥ gpio - pouÅ¾iji ty, co jsou v souboru hotovÃ©, pokud to nepÅ¯jde s testovacÃ­m souborem, zkusÃ­m zas odznova, zkouÅ¡el jsem pÅ™ipravovat model v C++ a rozvrhovat si to ve sloÅ¾ce [cmodel](./code/test-program/cmodel/), neÅ¡el mi ale poÅ™Ã¡dnÄ› pochopit makefile, proto kompilaci zatÃ­m spouÅ¡tÃ­m pomocÃ­ [script.sh](./code/test-program/cmodel/script.sh), dneska vivado a petalinuxy zabrali hodnÄ› Äasu, u toho jsem dÄ›lal poÅ™Ã¡d nÄ›co jinÃ©ho, dÄ›lal research proÄ nejde GPIO atd.

---

ğŸ‘¨ğŸ»â€ğŸ’» [13.02.2023](/notes/20230213.md) <-- - dnes hlavnÄ› pokusy o GPIO, zaÄÃ¡tky heldÃ¡nÃ­ optimalizace kernelu a host programu, zkouÅ¡ka kernelu a vstupnÃ­ho parametru funkce jako funkce + ke konci zkouÅ¡ka profilovÃ¡nÃ­

---

âŒ _12.02.2023_ <-- nic jsem neudÄ›lal do DP, ani na stÃ¡tnice, musel jsem dodÄ›lat jeden web, ach jo... [AndÄ›lskÃ¡ Rapsodie](https://andelskarapsodie.cz) - pokud nenÃ­ Å¾Ã¡dnÃ½ obsah, buÄto jsem vypl hosting, expirovala domÃ¡na, nebo jeÅ¡tÄ› nebyl obsah publikovÃ¡n

---

ğŸ‘¨ğŸ»â€ğŸ’» [11.02.2023](/notes/20230211.md) <--jen Ãºschova odkazÅ¯, veÄer moÅ¾nÃ¡ na nÄ›Äem zapracuji, chci zkusit zprovoznit GPIO na LED, moÅ¾nÃ¡ bude nejlepÅ¡Ã­ zkusit pÅ™Ã­mo flow dle nÃ¡vodÅ¯ a ne flow od accelerated aplikace, problÃ©m je prostÄ› s importem knihoven

---

ğŸ‘¨ğŸ»â€ğŸ’» [10.02.2023](/notes/20230210.md) <-- docela velikÃ½ todo list, kterÃ½ chci splnit

---

ğŸ‘¨ğŸ»â€ğŸ’» [09.02.2023](/notes/20230209.md)

---

ğŸ‘¨ğŸ»â€ğŸ’» [08.02.2023](/notes/20230208.md) <-- stÃ¡le snaha o pÅ™enos dat, testovÃ¡nÃ­ basic kÃ³dÅ¯ c++, uÅ¾ trochu zaÄÃ­nÃ¡m chÃ¡pat princip, pozor na omezenÃ­ max 4 argumentÅ¯ do kernelu v ZCU\_\_\_\_ (zynq 7000), pÅ™iÅ¡el jsem na to omylem, v nÄ›jakÃ½ch SoC je i vÃ­ce..., pÅ™ipsal jsem poznÃ¡mky a testovacÃ­ kÃ³dy, YES -> â€uÅ¾ to nefunguje, kdyÅ¾ to nemÃ¡ fungovat, ale je tÅ™eba zjistit, zda to bude fungovat i kdyÅ¾ to mÃ¡ fungovat, to je na dalÅ¡Ã­ den â¬‡ï¸â€œ â€“ je tÅ™eba dodÃ¡vat soubory z HW buildu - `binary_container_1.xclbin image.ub BOOT.BIN zybo-dp-test-data`

---

ğŸ‘¨ğŸ»â€ğŸ’» [07.02.2023](/notes/20230207.md) <-- snaha o rozchozenÃ­ a pochopenÃ­ migrace dat, vektory atd. atd.

---

ğŸ‘¨ğŸ»â€ğŸ’» [06.02.2023](/notes/20230206.md)

---

ğŸ‘¨ğŸ»â€ğŸ’» [29.11.2022](/notes/20221129.md)

---

ğŸ‘¨ğŸ»â€ğŸ’» [27.11.2022](/notes/20221127.md) <-- poslednÃ­ snaha rozjet kria a debugger, popisovÃ¡nÃ­ vivado flow, vytvÃ¡Å™enÃ­ MindMap ohlednÄ› tvorby modelu ASM v C++ a jeho konverze na akcelerovanou aplikaci

---

ğŸ‘¨ğŸ»â€ğŸ’» [26.11.2022](/notes/20221126.md) <-- snaha opÄ›t rozjet debugger, vzal jsem rozjetÃ­ debuggeru nebo jinou platformu, nelze to, SW qemu emulace nespustÃ­ FPGA logic, rkia HW ve vitis nelze udÄ›lat dle nÃ¡vodu, popsal jsem flow, jak to budu asi muset udÄ›lat, jen pÃ¡r vÄ›cÃ­ do LaTeXu --> PDF ğŸ“„ [Dip.PrÃ¡ce âœï¸](/tex/dp.pdf)

---

ğŸ‘¨ğŸ»â€ğŸ’» [20.11.2022](/notes/20221120.md) <-- pÅ™evÃ¡Å¾nÄ› out of order den, ale napsal jsem nÄ›co do DP LaTeXu [PDF](/tex/dp.pdf), zkouÅ¡Ã­m nÃ¡pady z [19.11.2022](/notes/20221119.md)

---

ğŸ‘¨ğŸ»â€ğŸ’» [19.11.2022](/notes/20221119.md) <-- snaha opÄ›t rozjet debugger

---

ğŸ‘¨ğŸ»â€ğŸ’» [18.11.2022](/notes/20221118.md) <-- kÃ³dÃ­cÃ­ den + Å™eÅ¡enÃ­ debuggingu + pÅ™iÅ¡el jsem na to, jak mÃ¡ asi fungovat debugging ale mnÄ› nefunguje, nice, pozitivnÃ­ch 13 hodin strÃ¡veno nad nulovÃ½m posunem, jako vÅ¾dy

---

ğŸ‘¨ğŸ»â€ğŸ’» [15.11.2022](/notes/20221115.md) | [krnl_vadd.cpp](/code/simple_vadd/src/krnl_vadd.cpp) | [vadd.cpp](/code/simple_vadd/src/vadd.cpp) <-- example code reverse engineering and commenting

[OpenCL 1.0 refference pages](https://registry.khronos.org/OpenCL/sdk/1.0/docs/man/xhtml/) | [cplusplus.com](https://cplusplus.com/) | [en.cppreference.com](https://en.cppreference.com/w/) | [OpenCL C++ Wrapper API 1.1](https://kosobucki.pl/cl_doc/annotated.html) | [OpenCL man](https://github.com/OpenCL/man)

**Comment:**
_prostÄ› jsem hledal jakÃ© vÄ›ci co znamenajÃ­ v dokumentacÃ­ch na internetu a popisoval jsem si to do example kÃ³du, udÄ›lÃ¡m takto vÃ­ce example souborÅ¯ abych znal moÅ¾nosti, co jde a jak jde udÄ›lat_

---

ğŸ“„ [11.11.2022](/tex/dp.pdf) <-- pÅ™evÃ¡Å¾nÄ› psacÃ­ den

---

ğŸ“„ [06.11.2022](/tex/dp.pdf) <-- psacÃ­ den

---

ğŸ“„ [05.11.2022](/tex/dp.pdf) <-- psacÃ­ den

---

ğŸ”— [03.11.2022](notes/20221103.md) <-- spÃ­Å¡e pÅ™Ã­spÄ›vky do LaTeXu; ğŸ“„ [LaTeX dokument DP](/tex/dp.pdf)

---

ğŸ”— [01.11.2022](notes/20221101.md) <-- vÃ½znamnÃ½ pokrok

---

ğŸ”— [30.10.2022](notes/20221030.md) <-- vÃ½znamnÃ½ pokrok

---

ğŸ”— [29.10.2022](notes/20221029.md)

---

ğŸ”— [14.10.2022](notes/20221014.md)

---

ğŸ”— [13.10.2022](notes/20221013.md)

## Tech Stack

- PetaLinux - bÄ›Å¾Ã­cÃ­ na ARM vÃ½vojovÃ© desky Digilent
- Vitis - pro programovÃ¡nÃ­ kernelÅ¯ a host aplikacÃ­
- Vivado - pro design FPGA
- Linux - bÄ›Å¾Ã­cÃ­ na serveru, kde dochÃ¡zÃ­ k syntÃ©ze a tvorbÄ› aplikace
- VS Code - v nÄ›m momentÃ¡lnÄ› pÃ­Å¡i veÅ¡kerÃ© texty, poznÃ¡mky a LaTeX dokument
- Figma - pro vytvÃ¡Å™enÃ­ nÃ¡zornÃ½ch obrÃ¡zkÅ¯
- LaTeX - pro sÃ¡zenÃ­ textu prÃ¡ce
- AutoCAD - pro vytvÃ¡Å™enÃ­ schÃ©mat
- ExcaliDraw - na obÄasnÃ© internÃ­ nÃ¡kresy / MindMap
- iTerm2 - Terminal [iterm2](https://iterm2.com/)
- Oh My ZSH - konfigurace terminÃ¡lu zsh [ohmyz](https://ohmyz.sh/)
- powerlevel10k - nejlepÅ¡Ã­ thÃ©ma na zsh [powerlevel10k](https://github.com/romkatv/powerlevel10k)
- tmux - terminal multiplexer [tmux](https://github.com/tmux/tmux/wiki), [cheatsheet](https://tmuxcheatsheet.com/)
