## 工程项目文件夹





![image-20231017140557713](C:\Users\Songzw\AppData\Roaming\Typora\typora-user-images\image-20231017140557713.png)





1. doc用于放置设计说明、系统框图、设计思路等文件
2. ip用于放置ip核文件
3. prj/par用于工程创建的路径
4. rtl/src用于存放源文件，也就是放自己写的Verilog程序
5. sim/tb用于存放仿真文件

