{"Source Block": ["oh/src/mio/hdl/mrx_io.v@36:46@HdlIdDef", "\n   //regs\n   reg \t\t       io_access;\n   wire [2*NMIO-1:0]   ddr_data;\n   reg [2*NMIO-1:0]    sdr_data;\n   reg \t\t       byte0_sel;\n   wire \t       io_nreset;\n   wire \t       rx_frame;\n   \n   \n   //########################################\n"], "Clone Blocks": [["oh/src/mio/hdl/mrx_io.v@34:44", "   //# BODY\n   //#####################################################################\n\n   //regs\n   reg \t\t       io_access;\n   wire [2*NMIO-1:0]   ddr_data;\n   reg [2*NMIO-1:0]    sdr_data;\n   reg \t\t       byte0_sel;\n   wire \t       io_nreset;\n   wire \t       rx_frame;\n   \n"], ["oh/src/mio/hdl/mrx_io.v@37:47", "   //regs\n   reg \t\t       io_access;\n   wire [2*NMIO-1:0]   ddr_data;\n   reg [2*NMIO-1:0]    sdr_data;\n   reg \t\t       byte0_sel;\n   wire \t       io_nreset;\n   wire \t       rx_frame;\n   \n   \n   //########################################\n   //# CLOCK, RESET\n"], ["oh/src/mio/hdl/mrx_io.v@38:48", "   reg \t\t       io_access;\n   wire [2*NMIO-1:0]   ddr_data;\n   reg [2*NMIO-1:0]    sdr_data;\n   reg \t\t       byte0_sel;\n   wire \t       io_nreset;\n   wire \t       rx_frame;\n   \n   \n   //########################################\n   //# CLOCK, RESET\n   //########################################\n"], ["oh/src/mio/hdl/mrx_io.v@35:45", "   //#####################################################################\n\n   //regs\n   reg \t\t       io_access;\n   wire [2*NMIO-1:0]   ddr_data;\n   reg [2*NMIO-1:0]    sdr_data;\n   reg \t\t       byte0_sel;\n   wire \t       io_nreset;\n   wire \t       rx_frame;\n   \n   \n"]], "Diff Content": {"Delete": [[41, "   reg \t\t       byte0_sel;\n"]], "Add": []}}