## Gestione dell'I/O nel sistema operativo
La gestione dell'I/O si occupa del controllo e dell'interazione con i dispositivi di input e output (come tastiere, mouse, stampanti, dischi rigidi, ecc.) da parte del sistema operativo.

La funzione principale del SO è quella di controllare i dispositivi di I/O:
- invia comandi a questi dispositivi
- gestisce gli interrupt
- gestisce eventuali errori
Inoltre deve fornire un'interfaccia comune a tutti i dispositivi.

## Dispositivi di I/O
Due categorie
- ***A BLOCCHI, dove le informazioni vengono archiviate in blocchi di dimensioni fisse (512). OGNI BLOCCO PUÒ ESSERE LETTO/SCRITTO INDIPENDENTEMENTE.
	- **Esempi**: dischi fissi magnetici, SSD, unità a nastro magnetico

- ***A CARATTERI***, dove i caratteri vengono inviati in un flusso senza struttura a blocchi (non devo salvarli quindi non mi servono blocchi).
	- **Esempi**: stampanti, mouse, interfacce di rete

Alcuni dispositivi non rientrano in queste classificazioni.

Il sistema operativo semplifica la gestione dei dispositivi tramite il file system.

I dispositivi di I/O possono variare notevolmente in termini di velocità

![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250107184540.png|center]]

La scheda madre e divisa in northbridge e southbridge
- **northbridge** è il più veloce e interagisce con il PCIE
- **southbridge** è il più lento e interagisce con le cose più lente

## Controller dei dispositivi
#### Panoramica generale
Il SO comunica con i **controller dei dispositivi**, che possono essere integrati nelle schede madri.

Ad oggi le interfacce devono essere conformi a standard (ANSI, IEEE, ISO) o de fecto (SATA, SCSI, USB, Thunderbolt), questo permette la produzione di dispositivi e controller compatibili da diverse aziende.

#### Interfacce a basso livello
Più si scende di livello, più le interfacce comunicano a bit.
Nei dischi rigidi, ad esempio, i dati vengono trasferiti come un flusso seriale di bit, che include
- **Preambolo**, i dati iniziali
- **Dati** veri e propri
- **ECC** (Error Correction Code), informazioni per rilevare e correggere errori.
Il compito del controller è quello di convertire il flusso seriale in blocchi di byte, correggere errori e trasferire memoria principale.

È importante perché senza il controller, il programmatore dovrebbe gestire dettagli troppo complessi.

## Dalla "vecchia" porta parallela…
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/ms-teams_XmkAmuHtRg.png|center|300]]
Dotata di una connessione a 25 o 36 pin.
- Pin 1-8, dati(D0-D7) - trasmettono i dati effettivi
- Pin 9-16, controlli e status
- Pin 17-25, masse e alimentazione

### …Alla porta USB
Un'interfaccia standardizzata per la connessione e comunicazione tra dispositivi e computer, utilizzata per trasferire dati e fornire alimentazione elettrica.
Molto comoda e pratica in quanto ormai è diventata "universale e retrocompatibile con le sue versioni precedenti.

Ha 4 pin
- **Pin 1**: Alimentazione
- **Pin 2**: Dati negativi
- **Pin 3**: Dati positivi
- **Pin 4**: Terra

## Circuiti del disco
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250107192515.png|center]]
Il **PCB** (Printed Circuit Board) è dotato di connettori SATA e di alimentazione; supporta e collega i componenti elettronici dell'HDD e comunica con il controller SATA e il BUS.

Al centro del PCB si trova il **MCU** (Micro Controller Unit), il chip più grande essenziale per le operazioni dell'HDD e include
- una CPU
- un canale di lettura/scrittura per convertire i segnali analogici in digitali

La **Cache** è un chip di tipo DDR SDRAM, la sua capacità definisce la cache dell'HDD 

Il controller **VCM** (Voice Coil Motor) controlla la rotazione del motore del disco e i movimenti delle testine

Il **chip flash** memorizza parte del firmware dell'HDD, essenziale per l'avvio.

Sensori di shock e **diodi TVS** (Transient Voltage Suppression) proteggono l'HDD da urti e sovratensioni


---

# Come fanno CPU e dispositivo a comunicare?
Due approcci principali
1. **Port-mapped I/O** (PMIO)
2. **Memory-mapped I/O** (MMIO)
3. (bonus) **Ibrido** (PMIO + MMIO)

### Port-mapped I/O
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250107195255.png|center]]
Ogni dispositivo di I/O ha un **numero di porta** dedicato (intero di 8 o 16 bit), che formano uno spazio delle porte accessibile solo dal SO tramite istruzioni specifiche.
#### Istruzioni speciali
- **LETTURA** `IN REG, PORT`, la CPU legge i dati dalla porta di I/O `PORT` e salva il risultato in un registro `REG`.
- **SCRITTURA** `OUT PORT, REG`, la CPU scrive i dati da un registro a una porta di I/O.
#### Separazione
Gli spazi di indirizzi della memoria e per l'I/O sono separati e non si sovrappongono (foto sopra).
- `IN R0, 4`, legge dalla porta di I/O `4` e salva in `R0`.
- `MOV R0, 4`, legge dalla parola di memoria `4` e salva in  `R0`.

### Memory-mapped I/O
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250108172223.png|center]]
Abbiamo un singolo spazio degli indirizzi.
I registri sono mappati in memoria.
#### Vantaggi
- Viene eliminata la necessità di istruzioni speciali come `IN` o `OUT`
- I registri possono essere trattati come **variabili in C**
- I processi utente non accedono direttamente ai registri di controllo; il SO utilizza la gestione della memoria per renderli accessibili solo al kernel
Attraverso la gestione delle pagine di memoria, il sistema può controllare dispositivi in modo selettivo.
#### Problematiche tra MMIO e cache
Quando un dispositivo è mappato in memoria, i registri del dispositivo possono finire nella cache e questo crea un problema: la CPU potrebbe leggere dalla cache, senza accorgersi che il dispositivo ha aggiornato i dati nel registro.

È necessario disabilitare selettivamente le cache per le aree di memoria dedicate ai dispositivi, ma ciò rende il sistema più complesso e gli accessi più lenti.
#### Gestione degli indirizzi e architetture del bus
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250108181511.png|center|300]]
Dato che memoria e I/O condividono lo stesso spazio (e quindi un unico bus), non si può essere sicuri che un'informazione cercata stia in memoria o in un dispositivo di I/O.

Vengono adottate due soluzioni
- **Tentativi sequenziali (Memory-first)**, dove la CPU controlla prima nella memoria e, se necessario, inoltra la richiesta ad altri bus dei dispositivi I/O.
	- approccio semplice ma rallenta l'accesso ai dispositivi di I/O (se l'informazione sta lì sono cazzi)

- **Bus snooping** ("spia"), dove un dispositivo speciale monitora le richieste sul bus e reindirizza SOLO quelle destinate ai dispositivi di I/O.
	- accessi più veloci ai dispositivi ma più complessità hardware e software

C'è quindi necessità di bilanciare prestazioni ed efficienza.

### Approccio Ibrido (BONUS)
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250108183528.png|center]]
Combina PMIO e MMIO
- i dispositivi hardware vengono **configurati** tramite **PMIO** (più semplice ma rischio di lentezza)
- l'**accesso ai dati** viene eseguito tramite **MMIO**


---

# Direct Memory Access (DMA)
Il **DMA** permette alla CPU di **delegare il trasferimento dei dati ai dispositivi hardware**, evitando che la CPU debba gestire manualmente ogni singolo byte.
Molto utile poiché riduce il carico di lavoro della CPU, così che possa eseguire altre operazioni, e aumenta l'efficienza trasferendo i dati più rapidamente.
#### Configurazione e registri
Per gestire il DMA è necessario un **controller**, un componente hardware che può essere separato o integrato nei controller dei dispositivi, e che si trova nella scheda madre.
Può gestire trasferimenti a più dispositivi.

Contiene registri per indirizzi di memoria, conteggi di byte e controlli.

#### Funzionamento
- ***SENZA DMA***: il controller del disco legge i dati e li memorizza nel suo buffer; dopo aver controllato gli errori, provoca un interrupt e il SO copia i dati in memoria
	
- ***CON DMA***: 4 passi fondamentali
	- (*passo 1*) la CPU imposta il controller DMA e invia il comando al controller del disco
	- (*passo 2*) il controller del DMA richiede la lettura al controller del disco
	- (*passo 3*) **il controller del disco scrive in memoria**
	- (*passo 4*) il controller DMA riceve la conferma dal controller del disco
	I passi 2-4 vengono ripetuti fino al completamento del trasferimento; successivamente il DMA invia un interrupt alla CPU.
	![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250108190226.png]]

Il controller DMA può essere
- **semplice** (1 trasferimento per volta)
- **complesso** (+ trasferimenti)
 Possono essere personalizzabili e possono gestire più controller di dispositivi.
 
##### Come trasferisco i dati?
- **cycle stealing**: invio un pacchetto alla volta sul bus ogni TOT tempo
- **modalità burst**: invia tutto con una botta rubando il bus SOLO per quel tempo
- **fly by mode**: trasferisce direttamente alla memoria principale senza CPU usando semafori, mutex o roba così

#### Quali sono gli interrupt?
- **Trap**: azione deliberata del codice del programma (una cosa che ci si aspetta), tipo chiamata di sistema
- **Fault** (o **Eccezione**): azione non deliberata, come errori di segmentazione o divisione per zero
- **Interrupt Hardware**: segnali inviati da dispositivi di I/Opo
	- un dispositivo I/O invia un segnale di interrupt alla CPU tramite una linea del bus assegnata
	- questo segnale è gestito dal controller degli interrupt sulla scheda madre

Se non ci sono altri interrupt in corso, il controller gestisce quell'interrupt immediatamente; in caso contrario il dispositivo viene momentaneamente ignorato.


### Processo di gestione degli interrupt
![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250126173831.png]]
Il dispositivo invia un segnale tramite il controller degli interrupt, il quale assegna un **numero alle linee degli indirizzi** per specificare quale dispositivo ha inviato il segnale.

La CPU interrompe il suo attuale compito, utilizza il numero ricevuto per accedere alla **tabella di vettori degli interrupt** dove sono presenti gli indirizzi alle **ISR** (Interrupt Service Routine) e sfrutta queste informazioni per capire da dove iniziare a gestire gli interrupt.

Una volta completata la ISR, la CPU conferma al controller che l'interrupt è stato gestito correttamente.

#### Salvataggio dello stato e problemi relativi
Quando un processo viene interrotto, il sistema deve salvare lo stato della CPU (o almeno il PC) per riprendere l'esecuzione.
Le informazioni possono essere salvate
1. **Nei registri interni**
	- veloce ma rischia sovrascritture e attese
2. **Sullo stack**
	- **Stack del processo utente**, può causare errori (puntatori non validi)
	- **Stack del kernel**, più sicuro ma introduce overhead


### Interrupt precisi VS imprecisi
- **PRECISI**: il sistema sa esattamente quale istruzione è stata completata e quale no, rendendo così più facile la ripresa a seguito di un interrupt
	![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250109115651.png|center]]
	- Il PC si sposta in avanti SOLO quando un'esecuzione è terminata, quindi TUTTE QUELLE PRIMA sono completate e TUTTE QUELLE DOPO no
		- quando si verifica un interrupt, l'esecuzione puntata dal PC (nella foto 320) viene riportata al suo stato originale (per esempio se era completa all'80%, viene riportata a 0% e vengono ignorate qualsiasi modifiche abbia comportato)
	
- **IMPRECISI**: al momento dell'interrupt, alcune istruzioni potrebbero essere parzialmente completate, il che rende più difficile la ripresa.
	![[content/Zphoto/PHOTO SO E RETI (VECCHIE)/Pasted image 20250109115711.png|center]]
	- Qui le istruzioni non possono essere portate a 0, quindi la CPU deve salvare nello TUTTO lo stato interno (istruzioni in corso, registri parzialmente modificati, ecc...), quindi il SO diventa più complesso e lento con conseguente rallentamento del processo di interrupt e ripristino.



