module top;

	wire i1,i2,n_i,out;
	
	evl_output sim_out(i1,i2,n_i,out);
	
	evl_one(i2);
	evl_zero(i1);
	
	xor (n_i,i1,i2);
	not (out,n_i);

endmodule