# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercizio_9_no_tappo.srcs/sources_1/new/2_UART.vhd" \
"../../../../Esercizio_9_no_tappo.srcs/sources_1/imports/new/UARTcomponent.vhd" \
"../../../../Esercizio_9_no_tappo.srcs/sim_1/imports/new/UART_tappo_tb.vhd" \

# Do not sort compile order
nosort
