verilog work "half_add.v"
