# 5-stage-Pipelined-CPU
使用 Verilog HDL 與 Modelsim 模擬器，以 ALU Design 為基礎，設計Pipelined MIPS-Lite CPU，完成 16 道 MIPS 指令 (包含算數運算、邏輯運算、記憶體存取、branch、32-bits 無號數乘法指令)。
