引起异常的情况：
1. `halt` 指令
2. 非法指令
3. 非法的内存地址

如果同时有多个异常，则在流水线深处的指令引起的异常优先级越高

指令异常是预测错误引起的，此时我们希望避免出现异常

每个阶段的流水线寄存器都包括一个状态码 `stat`，所以不同阶段可能状态码不相同；它会沿着流水线进行传播，直到写回阶段；然后将流水线寄存器中的状态更新到程序状态中

当出现异常后，就不再执行了，防止再更新任何程序员可见状态；如果是预测错误导致的，可以通过插入气泡保证状态不会流到后面的阶段中