hi	,	V_17
lo	,	V_18
nouveau_irq_unregister	,	F_15
data	,	V_11
nv50_gpio_sense	,	F_4
shift	,	V_2
nv50_gpio_init	,	F_12
dir	,	V_7
drm_nouveau_private	,	V_12
out	,	V_8
nv50_gpio_isr	,	F_10
dev_priv	,	V_13
nv_rd32	,	F_5
drm_device	,	V_5
nouveau_irq_register	,	F_13
dev	,	V_6
u32	,	T_1
reg	,	V_1
intr1	,	V_16
intr0	,	V_15
on	,	V_9
mask	,	V_10
nvd0_gpio_sense	,	F_9
nv50_gpio_location	,	F_1
uint32_t	,	T_2
nv_wr32	,	F_7
chipset	,	V_19
nouveau_gpio_isr	,	F_11
EINVAL	,	V_4
dev_private	,	V_14
nv_mask	,	F_3
nvd0_gpio_drive	,	F_8
nv50_gpio_fini	,	F_14
nv50_gpio_drive	,	F_2
nv50_gpio_irq_enable	,	F_6
nv50_gpio_reg	,	V_3
