Analysis & Synthesis report for toolflow
Fri Oct 24 12:24:39 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Registers Removed During Synthesis
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor
 12. Parameter Settings for User Entity Instance: mem:IMem
 13. Parameter Settings for User Entity Instance: mem:DMem
 14. Parameter Settings for User Entity Instance: nbitRegister:PCCounter_inst
 15. Parameter Settings for User Entity Instance: Nbit_adder:pc4adder
 16. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:1:reg_inst
 17. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:2:reg_inst
 18. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:3:reg_inst
 19. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:4:reg_inst
 20. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:5:reg_inst
 21. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:6:reg_inst
 22. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:7:reg_inst
 23. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:8:reg_inst
 24. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:9:reg_inst
 25. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:10:reg_inst
 26. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:11:reg_inst
 27. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:12:reg_inst
 28. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:13:reg_inst
 29. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:14:reg_inst
 30. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:15:reg_inst
 31. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:16:reg_inst
 32. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:17:reg_inst
 33. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:18:reg_inst
 34. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:19:reg_inst
 35. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:20:reg_inst
 36. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:21:reg_inst
 37. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:22:reg_inst
 38. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:23:reg_inst
 39. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:24:reg_inst
 40. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:25:reg_inst
 41. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:26:reg_inst
 42. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:27:reg_inst
 43. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:28:reg_inst
 44. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:29:reg_inst
 45. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:30:reg_inst
 46. Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:31:reg_inst
 47. Parameter Settings for User Entity Instance: mux2t1_N:rs2_or_imm_mux
 48. Parameter Settings for User Entity Instance: ALUUnit:ALU_inst
 49. Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|and_32bit:andUnit
 50. Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|or_32bit:orUnit
 51. Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|xor_32bit:xorUnit
 52. Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult
 53. Parameter Settings for User Entity Instance: mux2t1_N:slt_or_slti_mux
 54. Parameter Settings for User Entity Instance: mux2t1_N:sltiu_mux
 55. Parameter Settings for User Entity Instance: mux2t1_N:slt_sltiu_mux
 56. Parameter Settings for User Entity Instance: mux2t1_N:bitExtend_or_ALU_mux
 57. Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0
 58. Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1
 59. Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2
 60. Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux3
 61. Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux4
 62. Parameter Settings for User Entity Instance: mux2t1_N:ALU_BS_mux
 63. Parameter Settings for User Entity Instance: mux2t1_N:pc_or_zero_mux
 64. Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux0
 65. Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux1
 66. Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux2
 67. Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux3
 68. Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux4
 69. Parameter Settings for User Entity Instance: Nbit_adder:pc_or_branch_adder
 70. Parameter Settings for User Entity Instance: mux2t1_N:pc4_or_branch_mux
 71. Parameter Settings for User Entity Instance: mux2t1_N:mem_to_reg_mux
 72. Port Connectivity Checks: "Nbit_adder:pc_or_branch_adder"
 73. Port Connectivity Checks: "goblinBarrel:shift_jump_barrel"
 74. Port Connectivity Checks: "mux2t1_N:pc_or_zero_mux"
 75. Port Connectivity Checks: "mux2t1_N:ALU_BS_mux"
 76. Port Connectivity Checks: "mux2t1_N:sltiu_mux"
 77. Port Connectivity Checks: "mux2t1_N:slt_or_slti_mux"
 78. Port Connectivity Checks: "ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult"
 79. Port Connectivity Checks: "ALUUnit:ALU_inst|nBit_ALU:addsub"
 80. Port Connectivity Checks: "bitExtender:bitExtender_inst"
 81. Port Connectivity Checks: "mux_32by32:rs2_mux"
 82. Port Connectivity Checks: "mux_32by32:rs1_mux"
 83. Port Connectivity Checks: "decoder5to32:decoder_inst"
 84. Port Connectivity Checks: "Control_Unit_2:Control_Unit_inst"
 85. Port Connectivity Checks: "Nbit_adder:pc4adder"
 86. Port Connectivity Checks: "nbitRegister:PCCounter_inst"
 87. Post-Synthesis Netlist Statistics for Top Partition
 88. Elapsed Time Per Partition
 89. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                         ;
+------------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Fri Oct 24 12:24:38 2025           ;
; Quartus Prime Version              ; 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Revision Name                      ; toolflow                                        ;
; Top-level Entity Name              ; RISCV_Processor                                 ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 114,324                                         ;
;     Total combinational functions  ; 47,860                                          ;
;     Dedicated logic registers      ; 66,558                                          ;
; Total registers                    ; 66558                                           ;
; Total pins                         ; 99                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0                                               ;
; Embedded Multiplier 9-bit elements ; 0                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                              ;
+------------------------------------------------------------------+--------------------+--------------------+
; Option                                                           ; Setting            ; Default Value      ;
+------------------------------------------------------------------+--------------------+--------------------+
; Device                                                           ; EP4CE115F29C7      ;                    ;
; Top-level entity name                                            ; RISCV_Processor    ; toolflow           ;
; Family name                                                      ; Cyclone IV E       ; Cyclone V          ;
; VHDL Version                                                     ; VHDL_2008          ; VHDL_1993          ;
; Use smart compilation                                            ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation ; On                 ; On                 ;
; Enable compact report table                                      ; Off                ; Off                ;
; Restructure Multiplexers                                         ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                              ; Off                ; Off                ;
; Preserve fewer node names                                        ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                    ; Enable             ; Enable             ;
; Verilog Version                                                  ; Verilog_2001       ; Verilog_2001       ;
; State Machine Processing                                         ; Auto               ; Auto               ;
; Safe State Machine                                               ; Off                ; Off                ;
; Extract Verilog State Machines                                   ; On                 ; On                 ;
; Extract VHDL State Machines                                      ; On                 ; On                 ;
; Ignore Verilog initial constructs                                ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                       ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                   ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                          ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                        ; On                 ; On                 ;
; Parallel Synthesis                                               ; On                 ; On                 ;
; DSP Block Balancing                                              ; Auto               ; Auto               ;
; NOT Gate Push-Back                                               ; On                 ; On                 ;
; Power-Up Don't Care                                              ; On                 ; On                 ;
; Remove Redundant Logic Cells                                     ; Off                ; Off                ;
; Remove Duplicate Registers                                       ; On                 ; On                 ;
; Ignore CARRY Buffers                                             ; Off                ; Off                ;
; Ignore CASCADE Buffers                                           ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                            ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                        ; Off                ; Off                ;
; Ignore LCELL Buffers                                             ; Off                ; Off                ;
; Ignore SOFT Buffers                                              ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                   ; Off                ; Off                ;
; Optimization Technique                                           ; Balanced           ; Balanced           ;
; Carry Chain Length                                               ; 70                 ; 70                 ;
; Auto Carry Chains                                                ; On                 ; On                 ;
; Auto Open-Drain Pins                                             ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                            ; Off                ; Off                ;
; Auto ROM Replacement                                             ; On                 ; On                 ;
; Auto RAM Replacement                                             ; On                 ; On                 ;
; Auto DSP Block Replacement                                       ; On                 ; On                 ;
; Auto Shift Register Replacement                                  ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                  ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                    ; On                 ; On                 ;
; Strict RAM Replacement                                           ; Off                ; Off                ;
; Allow Synchronous Control Signals                                ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                           ; Off                ; Off                ;
; Auto RAM Block Balancing                                         ; On                 ; On                 ;
; Auto RAM to Logic Cell Conversion                                ; Off                ; Off                ;
; Auto Resource Sharing                                            ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                               ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                               ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                    ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing              ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                ; Off                ; Off                ;
; Timing-Driven Synthesis                                          ; On                 ; On                 ;
; Report Parameter Settings                                        ; On                 ; On                 ;
; Report Source Assignments                                        ; On                 ; On                 ;
; Report Connectivity Checks                                       ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                               ; Off                ; Off                ;
; Synchronization Register Chain Length                            ; 2                  ; 2                  ;
; Power Optimization During Synthesis                              ; Normal compilation ; Normal compilation ;
; HDL message level                                                ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                  ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report         ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report               ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report        ; 100                ; 100                ;
; Clock MUX Protection                                             ; On                 ; On                 ;
; Auto Gated Clock Conversion                                      ; Off                ; Off                ;
; Block Design Naming                                              ; Auto               ; Auto               ;
; SDC constraint protection                                        ; Off                ; Off                ;
; Synthesis Effort                                                 ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal     ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                             ; Off                ; Off                ;
; Analysis & Synthesis Message Level                               ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                      ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                           ; On                 ; On                 ;
+------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.1%      ;
;     Processor 3            ;   0.1%      ;
;     Processor 4            ;   0.1%      ;
;     Processor 5            ;   0.1%      ;
;     Processor 6            ;   0.1%      ;
;     Processor 7            ;   0.1%      ;
;     Processor 8            ;   0.1%      ;
;     Processors 9-12        ;   0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                            ;
+------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path               ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                       ; Library ;
+------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+
; ../../proj/src/Components/ALUUnit.vhd          ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd          ;         ;
; ../../proj/src/Components/Control_Unit_2.0.vhd ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/Control_Unit_2.0.vhd ;         ;
; ../../proj/src/Components/adder.vhd            ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd            ;         ;
; ../../proj/src/Components/and_32bit.vhd        ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/and_32bit.vhd        ;         ;
; ../../proj/src/Components/andg2.vhd            ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/andg2.vhd            ;         ;
; ../../proj/src/Components/bitExtender.vhd      ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/bitExtender.vhd      ;         ;
; ../../proj/src/Components/decoder5to32.vhd     ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/decoder5to32.vhd     ;         ;
; ../../proj/src/Components/dffg.vhd             ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/dffg.vhd             ;         ;
; ../../proj/src/Components/goblinBarrel.vhd     ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/goblinBarrel.vhd     ;         ;
; ../../proj/src/Components/invg.vhd             ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/invg.vhd             ;         ;
; ../../proj/src/Components/mux2t1.vhd           ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1.vhd           ;         ;
; ../../proj/src/Components/mux2t1_N.vhd         ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_N.vhd         ;         ;
; ../../proj/src/Components/mux32x4t1.vhd        ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux32x4t1.vhd        ;         ;
; ../../proj/src/Components/mux4by32.vhd         ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4by32.vhd         ;         ;
; ../../proj/src/Components/mux4t1 .vhd          ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4t1 .vhd          ;         ;
; ../../proj/src/Components/mux_32by32.vhd       ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux_32by32.vhd       ;         ;
; ../../proj/src/Components/n-bit_adder.vhd      ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/n-bit_adder.vhd      ;         ;
; ../../proj/src/Components/nBit_ALU.vhd         ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nBit_ALU.vhd         ;         ;
; ../../proj/src/Components/nbit-register.vhd    ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nbit-register.vhd    ;         ;
; ../../proj/src/Components/or_32bit.vhd         ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/or_32bit.vhd         ;         ;
; ../../proj/src/Components/org2.vhd             ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/org2.vhd             ;         ;
; ../../proj/src/Components/xor_32bit.vhd        ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xor_32bit.vhd        ;         ;
; ../../proj/src/Components/xorg2.vhd            ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xorg2.vhd            ;         ;
; ../../proj/src/RISCV_types.vhd                 ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/RISCV_types.vhd                 ;         ;
; ../../proj/src/TopLevel/RISCV_Processor.vhd    ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd    ;         ;
; ../../proj/src/TopLevel/mem.vhd                ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd                ;         ;
; ../../proj/src/reg_array.vhd                   ; yes             ; User VHDL File  ; /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/reg_array.vhd                   ;         ;
+------------------------------------------------+-----------------+-----------------+----------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary              ;
+---------------------------------------------+------------+
; Resource                                    ; Usage      ;
+---------------------------------------------+------------+
; Estimated Total logic elements              ; 114,324    ;
;                                             ;            ;
; Total combinational functions               ; 47860      ;
; Logic element usage by number of LUT inputs ;            ;
;     -- 4 input functions                    ; 46527      ;
;     -- 3 input functions                    ; 532        ;
;     -- <=2 input functions                  ; 801        ;
;                                             ;            ;
; Logic elements by mode                      ;            ;
;     -- normal mode                          ; 47827      ;
;     -- arithmetic mode                      ; 33         ;
;                                             ;            ;
; Total registers                             ; 66558      ;
;     -- Dedicated logic registers            ; 66558      ;
;     -- I/O registers                        ; 0          ;
;                                             ;            ;
; I/O pins                                    ; 99         ;
;                                             ;            ;
; Embedded Multiplier 9-bit elements          ; 0          ;
;                                             ;            ;
; Maximum fan-out node                        ; iCLK~input ;
; Maximum fan-out                             ; 66558      ;
; Total fan-out                               ; 390101     ;
; Average fan-out                             ; 3.40       ;
+---------------------------------------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                    ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node              ; Combinational ALUTs ; Dedicated Logic Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                              ; Entity Name     ; Library Name ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
; |RISCV_Processor                        ; 47860 (10)          ; 66558 (0)                 ; 0           ; 0            ; 0       ; 0         ; 99   ; 0            ; |RISCV_Processor                                                                                 ; RISCV_Processor ; work         ;
;    |ALUUnit:ALU_inst|                   ; 164 (0)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst                                                                ; ALUUnit         ; work         ;
;       |mux2t1_N:muxBeforeResult|        ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult                                       ; mux2t1_N        ; work         ;
;          |mux2t1:\G_NBit_MUX:0:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult|mux2t1:\G_NBit_MUX:0:MUXI             ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4     ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:1:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult|mux2t1:\G_NBit_MUX:1:MUXI             ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4     ; org2            ; work         ;
;       |mux4x32t1:muxResult|             ; 68 (68)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|mux4x32t1:muxResult                                            ; mux4x32t1       ; work         ;
;       |nBit_ALU:addsub|                 ; 66 (66)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|nBit_ALU:addsub                                                ; nBit_ALU        ; work         ;
;       |or_32bit:orUnit|                 ; 12 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit                                                ; or_32bit        ; work         ;
;          |org2:\G1:13:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:13:U_AND                              ; org2            ; work         ;
;          |org2:\G1:15:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:15:U_AND                              ; org2            ; work         ;
;          |org2:\G1:17:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:17:U_AND                              ; org2            ; work         ;
;          |org2:\G1:19:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:19:U_AND                              ; org2            ; work         ;
;          |org2:\G1:1:U_AND|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:1:U_AND                               ; org2            ; work         ;
;          |org2:\G1:21:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:21:U_AND                              ; org2            ; work         ;
;          |org2:\G1:23:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:23:U_AND                              ; org2            ; work         ;
;          |org2:\G1:25:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:25:U_AND                              ; org2            ; work         ;
;          |org2:\G1:27:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:27:U_AND                              ; org2            ; work         ;
;          |org2:\G1:29:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:29:U_AND                              ; org2            ; work         ;
;          |org2:\G1:31:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:31:U_AND                              ; org2            ; work         ;
;          |org2:\G1:3:U_AND|             ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|or_32bit:orUnit|org2:\G1:3:U_AND                               ; org2            ; work         ;
;       |xor_32bit:xorUnit|               ; 16 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit                                              ; xor_32bit       ; work         ;
;          |xorg2:\G1:0:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:0:U_AND                            ; xorg2           ; work         ;
;          |xorg2:\G1:10:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:10:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:12:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:12:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:14:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:14:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:16:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:16:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:18:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:18:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:20:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:20:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:22:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:22:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:24:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:24:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:26:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:26:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:28:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:28:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:2:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:2:U_AND                            ; xorg2           ; work         ;
;          |xorg2:\G1:30:U_AND|           ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:30:U_AND                           ; xorg2           ; work         ;
;          |xorg2:\G1:4:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:4:U_AND                            ; xorg2           ; work         ;
;          |xorg2:\G1:6:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:6:U_AND                            ; xorg2           ; work         ;
;          |xorg2:\G1:8:U_AND|            ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|ALUUnit:ALU_inst|xor_32bit:xorUnit|xorg2:\G1:8:U_AND                            ; xorg2           ; work         ;
;    |Control_Unit_2:Control_Unit_inst|   ; 42 (42)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Control_Unit_2:Control_Unit_inst                                                ; Control_Unit_2  ; work         ;
;    |Nbit_adder:pc4adder|                ; 26 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder                                                             ; Nbit_adder      ; work         ;
;       |adder:\gen_adder:11:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:11:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:11:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:12:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:12:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:12:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:12:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:14:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:14:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:14:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:15:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:15:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:15:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:15:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:17:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:17:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:17:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:18:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:18:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:18:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:18:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:20:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:20:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:20:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:21:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:21:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:21:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:21:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:23:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:23:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:23:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:24:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:24:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:24:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:24:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:26:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:26:FA                                      ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:26:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:27:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:27:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:27:FA|andg2:P3                             ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:27:FA|xorg2:P4                             ; xorg2           ; work         ;
;       |adder:\gen_adder:30:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:30:FA                                      ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:30:FA|andg2:P3                             ; andg2           ; work         ;
;       |adder:\gen_adder:4:FA|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:4:FA                                       ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:4:FA|xorg2:P4                              ; xorg2           ; work         ;
;       |adder:\gen_adder:5:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:5:FA                                       ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:5:FA|andg2:P3                              ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:5:FA|xorg2:P4                              ; xorg2           ; work         ;
;       |adder:\gen_adder:6:FA|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:6:FA                                       ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:6:FA|andg2:P3                              ; andg2           ; work         ;
;       |adder:\gen_adder:8:FA|           ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:8:FA                                       ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:8:FA|xorg2:P4                              ; xorg2           ; work         ;
;       |adder:\gen_adder:9:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:9:FA                                       ; adder           ; work         ;
;          |andg2:P3|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:9:FA|andg2:P3                              ; andg2           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc4adder|adder:\gen_adder:9:FA|xorg2:P4                              ; xorg2           ; work         ;
;    |Nbit_adder:pc_or_branch_adder|      ; 58 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder                                                   ; Nbit_adder      ; work         ;
;       |adder:\gen_adder:10:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:10:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:10:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:10:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:11:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:11:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:11:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:11:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:12:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:12:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:12:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:12:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:13:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:13:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:13:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:13:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:14:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:14:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:14:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:14:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:15:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:15:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:15:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:15:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:16:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:16:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:16:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:16:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:17:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:17:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:17:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:17:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:18:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:18:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:18:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:18:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:19:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:19:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:19:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:19:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:20:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:20:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:20:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:20:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:21:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:21:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:21:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:21:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:22:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:22:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:22:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:22:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:23:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:23:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:23:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:23:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:24:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:24:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:24:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:24:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:25:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:25:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:25:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:25:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:26:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:26:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:26:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:26:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:27:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:27:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:27:FA|org2:P5                    ; org2            ; work         ;
;       |adder:\gen_adder:28:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:28:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:28:FA|org2:P5                    ; org2            ; work         ;
;       |adder:\gen_adder:29:FA|          ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:29:FA                            ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:29:FA|org2:P5                    ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:29:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:2:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:2:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:2:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P2|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:2:FA|xorg2:P2                    ; xorg2           ; work         ;
;       |adder:\gen_adder:30:FA|          ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:30:FA                            ; adder           ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:30:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:31:FA|          ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:31:FA                            ; adder           ; work         ;
;          |xorg2:P4|                     ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:31:FA|xorg2:P4                   ; xorg2           ; work         ;
;       |adder:\gen_adder:3:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:3:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:3:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:3:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:4:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:4:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:4:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:4:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:5:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:5:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:5:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:5:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:6:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:6:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:6:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:6:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:7:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:7:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:7:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:7:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:8:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:8:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:8:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:8:FA|xorg2:P4                    ; xorg2           ; work         ;
;       |adder:\gen_adder:9:FA|           ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:9:FA                             ; adder           ; work         ;
;          |org2:P5|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:9:FA|org2:P5                     ; org2            ; work         ;
;          |xorg2:P4|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|Nbit_adder:pc_or_branch_adder|adder:\gen_adder:9:FA|xorg2:P4                    ; xorg2           ; work         ;
;    |andg2:branch_and_flag_gate|         ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|andg2:branch_and_flag_gate                                                      ; andg2           ; work         ;
;    |decoder5to32:decoder_inst|          ; 36 (36)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|decoder5to32:decoder_inst                                                       ; decoder5to32    ; work         ;
;    |goblinBarrel:goblinBarrel_inst|     ; 150 (2)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst                                                  ; goblinBarrel    ; work         ;
;       |mux2t1_N:mux0|                   ; 66 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0                                    ; mux2t1_N        ; work         ;
;          |mux2t1:\G_NBit_MUX:0:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:0:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:10:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:10:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:11:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:11:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:12:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:12:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:13:MUXI|   ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:13:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:14:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:14:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:15:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:15:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:16:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:16:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:17:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:17:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:18:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:18:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:19:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:19:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:1:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:1:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:20:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:20:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:21:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:21:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:22:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:22:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:23:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:23:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:24:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:24:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:25:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:25:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:26:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:26:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:27:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:27:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:28:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:28:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:29:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:29:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:29:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:2:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:2:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:30:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:30:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:31:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:31:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:3:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:3:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:4:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:4:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:5:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:5:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:6:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:6:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:7:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:7:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:8:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:8:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:9:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:9:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4  ; org2            ; work         ;
;       |mux2t1_N:mux1|                   ; 67 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1                                    ; mux2t1_N        ; work         ;
;          |mux2t1:\G_NBit_MUX:0:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:0:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:10:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:10:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:11:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:11:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:12:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:12:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:13:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:13:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:14:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:14:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:15:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:15:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:16:MUXI|   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:16:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:17:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:17:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:18:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:18:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:19:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:19:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:1:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:1:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:20:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:20:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:21:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:21:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:22:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:22:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:23:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:23:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:24:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:24:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:25:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:25:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:26:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:26:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:27:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:27:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:28:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:28:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:29:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:29:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:29:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:2:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:2:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:30:MUXI|   ; 5 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:30:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 5 (5)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:31:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:31:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:3:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:3:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:4:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:4:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:5:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:5:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:6:MUXI|    ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:6:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:7:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:7:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:8:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:8:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:9:MUXI|    ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:9:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4  ; org2            ; work         ;
;       |mux2t1_N:mux2|                   ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2                                    ; mux2t1_N        ; work         ;
;          |mux2t1:\G_NBit_MUX:10:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:10:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:11:MUXI|   ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:11:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:18:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:18:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:19:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:19:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:26:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:26:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:27:MUXI|   ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:27:MUXI         ; mux2t1          ; work         ;
;             |org2:P4|                   ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4 ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:2:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:2:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4  ; org2            ; work         ;
;          |mux2t1:\G_NBit_MUX:3:MUXI|    ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:3:MUXI          ; mux2t1          ; work         ;
;             |org2:P4|                   ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4  ; org2            ; work         ;
;    |mem:DMem|                           ; 22883 (22883)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:DMem                                                                        ; mem             ; work         ;
;    |mem:IMem|                           ; 22930 (22930)       ; 32768 (32768)             ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mem:IMem                                                                        ; mem             ; work         ;
;    |mux2t1_N:ALU_BS_mux|                ; 80 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux                                                             ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:10:MUXI|      ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:10:MUXI                                  ; mux2t1          ; work         ;
;          |org2:P4|                      ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4                          ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:11:MUXI|      ; 9 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:11:MUXI                                  ; mux2t1          ; work         ;
;          |org2:P4|                      ; 9 (9)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4                          ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 7 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:2:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 7 (7)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:3:MUXI|       ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:3:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:4:MUXI|       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:4:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:5:MUXI|       ; 18 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:5:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 18 (18)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:6:MUXI|       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:6:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:7:MUXI|       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:7:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:8:MUXI|       ; 15 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:8:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 15 (15)             ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4                           ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:9:MUXI|       ; 6 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:9:MUXI                                   ; mux2t1          ; work         ;
;          |org2:P4|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4                           ; org2            ; work         ;
;    |mux2t1_N:bitExtend_or_ALU_mux|      ; 34 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux                                                   ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:10:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:10:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:11:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:11:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:12:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:12:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:13:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:13:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:14:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:14:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:15:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:15:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:16:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:16:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:17:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:17:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:18:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:18:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:19:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:19:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:1:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:1:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:20:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:20:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:21:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:21:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:22:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:22:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:23:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:23:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:24:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:24:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:25:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:25:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:26:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:26:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:27:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:27:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:28:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:28:MUXI                        ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4                ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:2:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:3:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:3:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:4:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:4:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:5:MUXI|       ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:5:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:6:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:6:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:7:MUXI|       ; 4 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:7:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 4 (4)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:8:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:8:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4                 ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:9:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:9:MUXI                         ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:bitExtend_or_ALU_mux|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4                 ; org2            ; work         ;
;    |mux2t1_N:mem_to_reg_mux|            ; 64 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux                                                         ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:0:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:0:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:10:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:10:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:11:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:11:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:12:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:12:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:13:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:13:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:14:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:14:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:15:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:15:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:16:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:16:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:17:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:17:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:18:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:18:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:19:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:19:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:1:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:1:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:20:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:20:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:21:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:21:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:22:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:22:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:23:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:23:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:24:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:24:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:25:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:25:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:26:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:26:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:27:MUXI|      ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:27:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:28:MUXI|      ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:28:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:29:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:29:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:29:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:2:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:30:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:30:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:31:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:31:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:3:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:3:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:4:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:4:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:5:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:5:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:6:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:6:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:7:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:7:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:8:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:8:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:9:MUXI|       ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:9:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4                       ; org2            ; work         ;
;    |mux2t1_N:pc4_or_branch_mux|         ; 36 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux                                                      ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:10:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:10:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:11:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:11:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:12:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:12:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:13:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:13:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:14:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:14:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:15:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:15:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:16:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:16:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:17:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:17:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:18:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:18:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:19:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:19:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:20:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:20:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:21:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:21:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:22:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:22:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:23:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:23:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:24:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:24:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:25:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:25:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:26:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:26:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:27:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:27:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:28:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:28:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:29:MUXI|      ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:29:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:29:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:2:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:30:MUXI|      ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:30:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 3 (3)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:31:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:31:MUXI                           ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4                   ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:3:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:3:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:4:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:4:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:5:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:5:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:6:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:6:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:7:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:7:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:7:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:8:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:8:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4                    ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:9:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:9:MUXI                            ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc4_or_branch_mux|mux2t1:\G_NBit_MUX:9:MUXI|org2:P4                    ; org2            ; work         ;
;    |mux2t1_N:pc_or_zero_mux|            ; 3 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux                                                         ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:27:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:27:MUXI                              ; mux2t1          ; work         ;
;          |andg2:P2|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:27:MUXI|andg2:P2                     ; andg2           ; work         ;
;       |mux2t1:\G_NBit_MUX:28:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:28:MUXI                              ; mux2t1          ; work         ;
;          |andg2:P2|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:28:MUXI|andg2:P2                     ; andg2           ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:2:MUXI                               ; mux2t1          ; work         ;
;          |andg2:P2|                     ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:pc_or_zero_mux|mux2t1:\G_NBit_MUX:2:MUXI|andg2:P2                      ; andg2           ; work         ;
;    |mux2t1_N:rs2_or_imm_mux|            ; 29 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux                                                         ; mux2t1_N        ; work         ;
;       |mux2t1:\G_NBit_MUX:0:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:0:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:10:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:10:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:10:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:12:MUXI|      ; 2 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:12:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 2 (2)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:12:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:13:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:13:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:14:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:14:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:14:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:15:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:15:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:15:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:16:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:16:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:17:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:17:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:17:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:18:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:18:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:18:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:19:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:19:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:1:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:1:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:1:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:20:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:20:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:20:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:21:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:21:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:21:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:22:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:22:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:22:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:23:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:23:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:23:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:24:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:24:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:24:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:25:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:25:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:25:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:26:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:26:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:26:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:27:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:27:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:27:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:28:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:28:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:28:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:29:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:29:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:29:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:2:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:2:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:30:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:30:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:31:MUXI|      ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:31:MUXI                              ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4                      ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:3:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:3:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:3:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:4:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:4:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:4:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:6:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:6:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:6:MUXI|org2:P4                       ; org2            ; work         ;
;       |mux2t1:\G_NBit_MUX:8:MUXI|       ; 1 (0)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:8:MUXI                               ; mux2t1          ; work         ;
;          |org2:P4|                      ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4                       ; org2            ; work         ;
;    |mux4t1:alu_flag_mux_flag_out|       ; 14 (0)              ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux4t1:alu_flag_mux_flag_out                                                    ; mux4t1          ; work         ;
;       |andg2:U_AND3|                    ; 8 (8)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux4t1:alu_flag_mux_flag_out|andg2:U_AND3                                       ; andg2           ; work         ;
;       |org2:U_OR2|                      ; 6 (6)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux4t1:alu_flag_mux_flag_out|org2:U_OR2                                         ; org2            ; work         ;
;    |mux_32by32:rs1_mux|                 ; 651 (651)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux_32by32:rs1_mux                                                              ; mux_32by32      ; work         ;
;    |mux_32by32:rs2_mux|                 ; 648 (648)           ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|mux_32by32:rs2_mux                                                              ; mux_32by32      ; work         ;
;    |nbitRegister:PCCounter_inst|        ; 0 (0)               ; 30 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst                                                     ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:10:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:11:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:12:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:13:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:14:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:15:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:16:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:17:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:18:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:19:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:20:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:21:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:22:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:23:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:24:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:25:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:26:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:27:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:28:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:29:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:2:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:30:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:31:MUXI                            ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:3:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:4:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:5:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:6:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:7:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:8:MUXI                             ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:9:MUXI                             ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:10:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:10:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:11:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:11:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:12:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:12:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:13:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:13:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:14:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:14:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:15:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:15:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:16:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:16:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:17:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:17:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:18:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:18:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:19:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:19:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:1:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:1:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:20:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:20:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:21:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:21:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:22:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:22:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:23:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:23:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:24:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:24:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:25:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:25:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:26:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:26:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:27:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:27:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:28:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:28:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:29:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:29:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:2:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:2:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:30:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:30:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:31:reg_inst| ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst                                              ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:0:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:10:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:11:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:12:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:13:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:14:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:15:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:16:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:17:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:18:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:19:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:1:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:20:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:21:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:22:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:23:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:24:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:25:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:26:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:27:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:28:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:29:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:2:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:30:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:31:MUXI                     ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:3:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:4:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:5:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:6:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:7:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:8:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:31:reg_inst|dffg:\G_nbit_reg:9:MUXI                      ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:3:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:3:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:4:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:4:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:5:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:5:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:6:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:6:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:7:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:7:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:8:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:8:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |nbitRegister:\gen_regs:9:reg_inst|  ; 0 (0)               ; 32 (0)                    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst                                               ; nbitRegister    ; work         ;
;       |dffg:\G_nbit_reg:0:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:0:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:10:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:10:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:11:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:11:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:12:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:12:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:13:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:13:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:14:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:14:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:15:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:15:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:16:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:16:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:17:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:17:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:18:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:18:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:19:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:19:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:1:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:1:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:20:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:20:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:21:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:21:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:22:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:22:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:23:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:23:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:24:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:24:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:25:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:25:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:26:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:26:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:27:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:27:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:28:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:28:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:29:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:29:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:2:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:2:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:30:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:30:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:31:MUXI|        ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:31:MUXI                      ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:3:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:3:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:4:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:4:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:5:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:5:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:6:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:6:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:7:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:7:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:8:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:8:MUXI                       ; dffg            ; work         ;
;       |dffg:\G_nbit_reg:9:MUXI|         ; 0 (0)               ; 1 (1)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|nbitRegister:\gen_regs:9:reg_inst|dffg:\G_nbit_reg:9:MUXI                       ; dffg            ; work         ;
;    |org2:jump_or_gate|                  ; 1 (1)               ; 0 (0)                     ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |RISCV_Processor|org2:jump_or_gate                                                               ; org2            ; work         ;
+-----------------------------------------+---------------------+---------------------------+-------------+--------------+---------+-----------+------+--------------+--------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                               ;
+---------------------------------------------------------+----------------------------------------+
; Register name                                           ; Reason for Removal                     ;
+---------------------------------------------------------+----------------------------------------+
; nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:1:MUXI|s_Q ; Stuck at GND due to stuck port data_in ;
; nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:0:MUXI|s_Q ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 2                   ;                                        ;
+---------------------------------------------------------+----------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 66558 ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 1022  ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 66528 ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------+
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|ALUUnit:ALU_inst|mux4x32t1:muxResult|Mux30                                          ;
; 3:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|mux2t1_N:mem_to_reg_mux|mux2t1:\G_NBit_MUX:31:MUXI|org2:P4|o_F                      ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4|o_F  ;
; 4:1                ; 6 bits    ; 12 LEs        ; 12 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2|mux2t1:\G_NBit_MUX:19:MUXI|org2:P4|o_F ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:0:MUXI|org2:P4|o_F  ;
; 4:1                ; 28 bits   ; 56 LEs        ; 56 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:16:MUXI|org2:P4|o_F ;
; 4:1                ; 30 bits   ; 60 LEs        ; 60 LEs               ; 0 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0|mux2t1:\G_NBit_MUX:13:MUXI|org2:P4|o_F ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |RISCV_Processor|goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1|mux2t1:\G_NBit_MUX:30:MUXI|org2:P4|o_F ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|mux_32by32:rs1_mux|Mux16                                                            ;
; 32:1               ; 32 bits   ; 672 LEs       ; 640 LEs              ; 32 LEs                 ; No         ; |RISCV_Processor|mux_32by32:rs2_mux|Mux30                                                            ;
; 10:1               ; 2 bits    ; 12 LEs        ; 8 LEs                ; 4 LEs                  ; No         ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:2:MUXI|org2:P4|o_F                           ;
; 11:1               ; 2 bits    ; 14 LEs        ; 8 LEs                ; 6 LEs                  ; No         ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:11:MUXI|org2:P4|o_F                          ;
; 12:1               ; 2 bits    ; 16 LEs        ; 14 LEs               ; 2 LEs                  ; No         ; |RISCV_Processor|Control_Unit_2:Control_Unit_inst|ALUControl[1]                                      ;
; 20:1               ; 2 bits    ; 26 LEs        ; 14 LEs               ; 12 LEs                 ; No         ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:8:MUXI|org2:P4|o_F                           ;
; 20:1               ; 4 bits    ; 52 LEs        ; 24 LEs               ; 28 LEs                 ; No         ; |RISCV_Processor|mux2t1_N:ALU_BS_mux|mux2t1:\G_NBit_MUX:5:MUXI|org2:P4|o_F                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Top-level Entity: |RISCV_Processor ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; N              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:IMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------+
; Parameter Settings for User Entity Instance: mem:DMem ;
+----------------+-------+------------------------------+
; Parameter Name ; Value ; Type                         ;
+----------------+-------+------------------------------+
; data_width     ; 32    ; Signed Integer               ;
; addr_width     ; 10    ; Signed Integer               ;
+----------------+-------+------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:PCCounter_inst ;
+----------------+-------+-------------------------------------------------+
; Parameter Name ; Value ; Type                                            ;
+----------------+-------+-------------------------------------------------+
; n              ; 32    ; Signed Integer                                  ;
+----------------+-------+-------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Nbit_adder:pc4adder ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; n              ; 32    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:1:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:2:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:3:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:4:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:5:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:6:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:7:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:8:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:9:reg_inst ;
+----------------+-------+-------------------------------------------------------+
; Parameter Name ; Value ; Type                                                  ;
+----------------+-------+-------------------------------------------------------+
; n              ; 32    ; Signed Integer                                        ;
+----------------+-------+-------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:10:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:11:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:12:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:13:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:14:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:15:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:16:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:17:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:18:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:19:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:20:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:21:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:22:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:23:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:24:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:25:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:26:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:27:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:28:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:29:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:30:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: nbitRegister:\gen_regs:31:reg_inst ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; n              ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:rs2_or_imm_mux ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; n              ; 32    ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALUUnit:ALU_inst ;
+----------------+-------+--------------------------------------+
; Parameter Name ; Value ; Type                                 ;
+----------------+-------+--------------------------------------+
; width          ; 32    ; Signed Integer                       ;
+----------------+-------+--------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|and_32bit:andUnit ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; WIDTH          ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|or_32bit:orUnit ;
+----------------+-------+------------------------------------------------------+
; Parameter Name ; Value ; Type                                                 ;
+----------------+-------+------------------------------------------------------+
; WIDTH          ; 32    ; Signed Integer                                       ;
+----------------+-------+------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|xor_32bit:xorUnit ;
+----------------+-------+--------------------------------------------------------+
; Parameter Name ; Value ; Type                                                   ;
+----------------+-------+--------------------------------------------------------+
; WIDTH          ; 32    ; Signed Integer                                         ;
+----------------+-------+--------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult ;
+----------------+-------+---------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                          ;
+----------------+-------+---------------------------------------------------------------+
; n              ; 2     ; Signed Integer                                                ;
+----------------+-------+---------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:slt_or_slti_mux ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; n              ; 32    ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:sltiu_mux ;
+----------------+-------+----------------------------------------+
; Parameter Name ; Value ; Type                                   ;
+----------------+-------+----------------------------------------+
; n              ; 32    ; Signed Integer                         ;
+----------------+-------+----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:slt_sltiu_mux ;
+----------------+-------+--------------------------------------------+
; Parameter Name ; Value ; Type                                       ;
+----------------+-------+--------------------------------------------+
; n              ; 32    ; Signed Integer                             ;
+----------------+-------+--------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:bitExtend_or_ALU_mux ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; n              ; 32    ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux0 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux1 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux2 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux3 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:goblinBarrel_inst|mux2t1_N:mux4 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:ALU_BS_mux ;
+----------------+-------+-----------------------------------------+
; Parameter Name ; Value ; Type                                    ;
+----------------+-------+-----------------------------------------+
; n              ; 32    ; Signed Integer                          ;
+----------------+-------+-----------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:pc_or_zero_mux ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; n              ; 32    ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux0 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux1 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux2 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux3 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: goblinBarrel:shift_jump_barrel|mux2t1_N:mux4 ;
+----------------+-------+------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                             ;
+----------------+-------+------------------------------------------------------------------+
; n              ; 32    ; Signed Integer                                                   ;
+----------------+-------+------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: Nbit_adder:pc_or_branch_adder ;
+----------------+-------+---------------------------------------------------+
; Parameter Name ; Value ; Type                                              ;
+----------------+-------+---------------------------------------------------+
; n              ; 32    ; Signed Integer                                    ;
+----------------+-------+---------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:pc4_or_branch_mux ;
+----------------+-------+------------------------------------------------+
; Parameter Name ; Value ; Type                                           ;
+----------------+-------+------------------------------------------------+
; n              ; 32    ; Signed Integer                                 ;
+----------------+-------+------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: mux2t1_N:mem_to_reg_mux ;
+----------------+-------+---------------------------------------------+
; Parameter Name ; Value ; Type                                        ;
+----------------+-------+---------------------------------------------+
; n              ; 32    ; Signed Integer                              ;
+----------------+-------+---------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Nbit_adder:pc_or_branch_adder"                                                      ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; i_c  ; Input  ; Info     ; Stuck at GND                                                                        ;
; o_c  ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------------------+
; Port Connectivity Checks: "goblinBarrel:shift_jump_barrel" ;
+------------------------+-------+----------+----------------+
; Port                   ; Type  ; Severity ; Details        ;
+------------------------+-------+----------+----------------+
; shift_left_right[2..0] ; Input ; Info     ; Stuck at VCC   ;
; shift_left_right[3]    ; Input ; Info     ; Stuck at GND   ;
; shift_amount[4..2]     ; Input ; Info     ; Stuck at GND   ;
; shift_amount[1]        ; Input ; Info     ; Stuck at VCC   ;
; shift_amount[0]        ; Input ; Info     ; Stuck at GND   ;
+------------------------+-------+----------+----------------+


+-----------------------------------------------------+
; Port Connectivity Checks: "mux2t1_N:pc_or_zero_mux" ;
+------+-------+----------+---------------------------+
; Port ; Type  ; Severity ; Details                   ;
+------+-------+----------+---------------------------+
; i_x1 ; Input ; Info     ; Stuck at GND              ;
+------+-------+----------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "mux2t1_N:ALU_BS_mux"                                                                       ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; Port        ; Type   ; Severity ; Details                                                                             ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+
; o_x[31..12] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; o_x[1..0]   ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+-------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------------+
; Port Connectivity Checks: "mux2t1_N:sltiu_mux" ;
+-------------+-------+----------+---------------+
; Port        ; Type  ; Severity ; Details       ;
+-------------+-------+----------+---------------+
; i_x0        ; Input ; Info     ; Stuck at GND  ;
; i_x1[31..1] ; Input ; Info     ; Stuck at GND  ;
; i_x1[0]     ; Input ; Info     ; Stuck at VCC  ;
+-------------+-------+----------+---------------+


+------------------------------------------------------+
; Port Connectivity Checks: "mux2t1_N:slt_or_slti_mux" ;
+-------------+-------+----------+---------------------+
; Port        ; Type  ; Severity ; Details             ;
+-------------+-------+----------+---------------------+
; i_x0        ; Input ; Info     ; Stuck at GND        ;
; i_x1[31..1] ; Input ; Info     ; Stuck at GND        ;
; i_x1[0]     ; Input ; Info     ; Stuck at VCC        ;
+-------------+-------+----------+---------------------+


+-----------------------------------------------------------------------+
; Port Connectivity Checks: "ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult" ;
+------+-------+----------+---------------------------------------------+
; Port ; Type  ; Severity ; Details                                     ;
+------+-------+----------+---------------------------------------------+
; i_x1 ; Input ; Info     ; Stuck at VCC                                ;
+------+-------+----------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "ALUUnit:ALU_inst|nBit_ALU:addsub"                                                     ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; Port   ; Type   ; Severity ; Details                                                                             ;
+--------+--------+----------+-------------------------------------------------------------------------------------+
; flag_z ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; flag_n ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------+
; Port Connectivity Checks: "bitExtender:bitExtender_inst" ;
+-----------------+-------+----------+---------------------+
; Port            ; Type  ; Severity ; Details             ;
+-----------------+-------+----------+---------------------+
; data_in[19..12] ; Input ; Info     ; Stuck at GND        ;
+-----------------+-------+----------+---------------------+


+------------------------------------------------+
; Port Connectivity Checks: "mux_32by32:rs2_mux" ;
+------------+-------+----------+----------------+
; Port       ; Type  ; Severity ; Details        ;
+------------+-------+----------+----------------+
; data_in[0] ; Input ; Info     ; Stuck at GND   ;
+------------+-------+----------+----------------+


+------------------------------------------------+
; Port Connectivity Checks: "mux_32by32:rs1_mux" ;
+------------+-------+----------+----------------+
; Port       ; Type  ; Severity ; Details        ;
+------------+-------+----------+----------------+
; data_in[0] ; Input ; Info     ; Stuck at GND   ;
+------------+-------+----------+----------------+


+--------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "decoder5to32:decoder_inst"                                                              ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                             ;
+----------+--------+----------+-------------------------------------------------------------------------------------+
; o_out[0] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+----------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Control_Unit_2:Control_Unit_inst"                                                   ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; Port ; Type   ; Severity ; Details                                                                             ;
+------+--------+----------+-------------------------------------------------------------------------------------+
; halt ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+--------+----------+-------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "Nbit_adder:pc4adder"                                                                      ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; Port       ; Type   ; Severity ; Details                                                                             ;
+------------+--------+----------+-------------------------------------------------------------------------------------+
; i_b[31..3] ; Input  ; Info     ; Stuck at GND                                                                        ;
; i_b[1..0]  ; Input  ; Info     ; Stuck at GND                                                                        ;
; i_b[2]     ; Input  ; Info     ; Stuck at VCC                                                                        ;
; i_c        ; Input  ; Info     ; Stuck at GND                                                                        ;
; o_c        ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------------+--------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "nbitRegister:PCCounter_inst" ;
+------+-------+----------+-------------------------------+
; Port ; Type  ; Severity ; Details                       ;
+------+-------+----------+-------------------------------+
; i_we ; Input ; Info     ; Stuck at VCC                  ;
+------+-------+----------+-------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; boundary_port         ; 99                          ;
; cycloneiii_ff         ; 66558                       ;
;     CLR               ; 30                          ;
;     ENA               ; 65536                       ;
;     ENA CLR           ; 992                         ;
; cycloneiii_lcell_comb ; 47860                       ;
;     arith             ; 33                          ;
;         3 data inputs ; 33                          ;
;     normal            ; 47827                       ;
;         0 data inputs ; 1                           ;
;         2 data inputs ; 800                         ;
;         3 data inputs ; 499                         ;
;         4 data inputs ; 46527                       ;
;                       ;                             ;
; Max LUT depth         ; 50.10                       ;
; Average LUT depth     ; 29.55                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:03:45     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Copyright (C) 2020  Intel Corporation. All rights reserved.
    Info: Your use of Intel Corporation's design tools, logic functions 
    Info: and other software and tools, and any partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Intel Program License 
    Info: Subscription Agreement, the Intel Quartus Prime License Agreement,
    Info: the Intel FPGA IP License Agreement, or other applicable license
    Info: agreement, including, without limitation, that your use is for
    Info: the sole purpose of programming logic devices manufactured by
    Info: Intel and sold by Intel or its authorized distributors.  Please
    Info: refer to the applicable agreement for further details, at
    Info: https://fpgasoftware.intel.com/eula.
    Info: Processing started: Fri Oct 24 12:20:37 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off toolflow -c toolflow
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd
    Info (12022): Found design unit 1: ALUUnit-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 21
    Info (12023): Found entity 1: ALUUnit File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 6
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/Control_Unit_2.0.vhd
    Info (12022): Found design unit 1: control_Unit_2-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/Control_Unit_2.0.vhd Line: 29
    Info (12023): Found entity 1: Control_Unit_2 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/Control_Unit_2.0.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/PC-register.vhd
    Info (12022): Found design unit 1: PCRegister-Structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/PC-register.vhd Line: 18
    Info (12023): Found entity 1: PCRegister File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/PC-register.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder-subtractor.vhd
    Info (12022): Found design unit 1: adder_subtractor-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder-subtractor.vhd Line: 16
    Info (12023): Found entity 1: adder_subtractor File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder-subtractor.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd
    Info (12022): Found design unit 1: adder-Structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd Line: 32
    Info (12023): Found entity 1: adder File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd Line: 22
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/and_32bit.vhd
    Info (12022): Found design unit 1: and_32bit-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/and_32bit.vhd Line: 14
    Info (12023): Found entity 1: and_32bit File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/and_32bit.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/andg2.vhd
    Info (12022): Found design unit 1: andg2-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/andg2.vhd Line: 31
    Info (12023): Found entity 1: andg2 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/andg2.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/bitExtender.vhd
    Info (12022): Found design unit 1: bitExtender-Behavioral File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/bitExtender.vhd Line: 14
    Info (12023): Found entity 1: bitExtender File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/bitExtender.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/decoder5to32.vhd
    Info (12022): Found design unit 1: decoder5to32-behavioral File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/decoder5to32.vhd Line: 11
    Info (12023): Found entity 1: decoder5to32 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/decoder5to32.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/dffg.vhd
    Info (12022): Found design unit 1: dffg-mixed File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/dffg.vhd Line: 33
    Info (12023): Found entity 1: dffg File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/dffg.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/full_reg_file.vhd
    Info (12022): Found design unit 1: full_reg_file-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/full_reg_file.vhd Line: 21
    Info (12023): Found entity 1: full_reg_file File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/full_reg_file.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/goblinBarrel.vhd
    Info (12022): Found design unit 1: goblinBarrel-Behavioral File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/goblinBarrel.vhd Line: 15
    Info (12023): Found entity 1: goblinBarrel File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/goblinBarrel.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/invg.vhd
    Info (12022): Found design unit 1: invg-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/invg.vhd Line: 30
    Info (12023): Found entity 1: invg File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/invg.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1.vhd
    Info (12022): Found design unit 1: mux2t1-Structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1.vhd Line: 31
    Info (12023): Found entity 1: mux2t1 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1.vhd Line: 22
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_N.vhd
    Info (12022): Found design unit 1: mux2t1_N-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_N.vhd Line: 30
    Info (12023): Found entity 1: mux2t1_N File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_N.vhd Line: 21
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_dataflow.vhd
    Info (12022): Found design unit 1: mux2t1_dataflow-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_dataflow.vhd Line: 14
    Info (12023): Found entity 1: mux2t1_dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_dataflow.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux32x4t1.vhd
    Info (12022): Found design unit 1: mux4x32t1-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux32x4t1.vhd Line: 15
    Info (12023): Found entity 1: mux4x32t1 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux32x4t1.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4by32.vhd
    Info (12022): Found design unit 1: mux4t1_32-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4by32.vhd Line: 15
    Info (12023): Found entity 1: mux4t1_32 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4by32.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4t1 .vhd
    Info (12022): Found design unit 1: mux4t1-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4t1 .vhd Line: 15
    Info (12023): Found entity 1: mux4t1 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux4t1 .vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux_32by32.vhd
    Info (12022): Found design unit 1: mux_32by32-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux_32by32.vhd Line: 15
    Info (12023): Found entity 1: mux_32by32 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux_32by32.vhd Line: 7
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/n-bit_adder.vhd
    Info (12022): Found design unit 1: Nbit_adder-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/n-bit_adder.vhd Line: 34
    Info (12023): Found entity 1: Nbit_adder File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/n-bit_adder.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nBit_ALU.vhd
    Info (12022): Found design unit 1: nBit_ALU-rtl File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nBit_ALU.vhd Line: 18
    Info (12023): Found entity 1: nBit_ALU File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nBit_ALU.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nbit-register.vhd
    Info (12022): Found design unit 1: nbitRegister-Structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nbit-register.vhd Line: 18
    Info (12023): Found entity 1: nbitRegister File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nbit-register.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nor_32t1bit.vhd
    Info (12022): Found design unit 1: nor_32t1bit-behavioral File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nor_32t1bit.vhd Line: 12
    Info (12023): Found entity 1: nor_32t1bit File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nor_32t1bit.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/norg2.vhd
    Info (12022): Found design unit 1: norg2-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/norg2.vhd Line: 12
    Info (12023): Found entity 1: norg2 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/norg2.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ones_complementor.vhd
    Info (12022): Found design unit 1: ones_complementor-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ones_complementor.vhd Line: 19
    Info (12023): Found entity 1: ones_complementor File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ones_complementor.vhd Line: 9
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/onescomp.vhd
    Info (12022): Found design unit 1: onescomp-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/onescomp.vhd Line: 12
    Info (12023): Found entity 1: onescomp File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/onescomp.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/or_32bit.vhd
    Info (12022): Found design unit 1: or_32bit-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/or_32bit.vhd Line: 14
    Info (12023): Found entity 1: or_32bit File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/or_32bit.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/org2.vhd
    Info (12022): Found design unit 1: org2-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/org2.vhd Line: 31
    Info (12023): Found entity 1: org2 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/org2.vhd Line: 23
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xor_32bit.vhd
    Info (12022): Found design unit 1: xor_32bit-structural File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xor_32bit.vhd Line: 14
    Info (12023): Found entity 1: xor_32bit File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xor_32bit.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xorg2.vhd
    Info (12022): Found design unit 1: xorg2-dataflow File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xorg2.vhd Line: 31
    Info (12023): Found entity 1: xorg2 File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/xorg2.vhd Line: 23
Info (12021): Found 2 design units, including 0 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/RISCV_types.vhd
    Info (12022): Found design unit 1: RISCV_types File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/RISCV_types.vhd Line: 15
    Info (12022): Found design unit 2: RISCV_types-body File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/RISCV_types.vhd Line: 33
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd
    Info (12022): Found design unit 1: RISCV_Processor-structure File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 37
    Info (12023): Found entity 1: RISCV_Processor File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 25
Info (12021): Found 2 design units, including 1 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd
    Info (12022): Found design unit 1: mem-rtl File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd Line: 27
    Info (12023): Found entity 1: mem File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd Line: 8
Info (12021): Found 1 design units, including 0 entities, in source file /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/reg_array.vhd
    Info (12022): Found design unit 1: reg_array File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/reg_array.vhd Line: 4
Info (12127): Elaborating entity "RISCV_Processor" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at RISCV_Processor.vhd(56): object "s_Halt" assigned a value but never read File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 56
Info (12128): Elaborating entity "mem" for hierarchy "mem:IMem" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 317
Info (12128): Elaborating entity "nbitRegister" for hierarchy "nbitRegister:PCCounter_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 339
Info (12128): Elaborating entity "dffg" for hierarchy "nbitRegister:PCCounter_inst|dffg:\G_nbit_reg:0:MUXI" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/nbit-register.vhd Line: 29
Info (12128): Elaborating entity "Nbit_adder" for hierarchy "Nbit_adder:pc4adder" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 350
Info (12128): Elaborating entity "adder" for hierarchy "Nbit_adder:pc4adder|adder:\gen_adder:0:FA" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/n-bit_adder.vhd Line: 57
Info (12128): Elaborating entity "andg2" for hierarchy "Nbit_adder:pc4adder|adder:\gen_adder:0:FA|andg2:P1" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd Line: 69
Info (12128): Elaborating entity "xorg2" for hierarchy "Nbit_adder:pc4adder|adder:\gen_adder:0:FA|xorg2:P2" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd Line: 74
Info (12128): Elaborating entity "org2" for hierarchy "Nbit_adder:pc4adder|adder:\gen_adder:0:FA|org2:P5" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/adder.vhd Line: 90
Info (12128): Elaborating entity "Control_Unit_2" for hierarchy "Control_Unit_2:Control_Unit_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 360
Info (12128): Elaborating entity "decoder5to32" for hierarchy "decoder5to32:decoder_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 387
Info (12128): Elaborating entity "mux_32by32" for hierarchy "mux_32by32:rs1_mux" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 400
Info (12128): Elaborating entity "bitExtender" for hierarchy "bitExtender:bitExtender_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 403
Info (12128): Elaborating entity "mux2t1_N" for hierarchy "mux2t1_N:rs2_or_imm_mux" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 412
Info (12128): Elaborating entity "mux2t1" for hierarchy "mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:0:MUXI" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1_N.vhd Line: 43
Info (12128): Elaborating entity "invg" for hierarchy "mux2t1_N:rs2_or_imm_mux|mux2t1:\G_NBit_MUX:0:MUXI|invg:P1" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/mux2t1.vhd Line: 66
Info (12128): Elaborating entity "ALUUnit" for hierarchy "ALUUnit:ALU_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 423
Warning (10036): Verilog HDL or VHDL warning at ALUUnit.vhd(95): object "adderZ" assigned a value but never read File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 95
Warning (10036): Verilog HDL or VHDL warning at ALUUnit.vhd(95): object "adderN" assigned a value but never read File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 95
Info (12128): Elaborating entity "and_32bit" for hierarchy "ALUUnit:ALU_inst|and_32bit:andUnit" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 110
Info (12128): Elaborating entity "or_32bit" for hierarchy "ALUUnit:ALU_inst|or_32bit:orUnit" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 117
Info (12128): Elaborating entity "xor_32bit" for hierarchy "ALUUnit:ALU_inst|xor_32bit:xorUnit" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 124
Info (12128): Elaborating entity "nBit_ALU" for hierarchy "ALUUnit:ALU_inst|nBit_ALU:addsub" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 132
Info (12128): Elaborating entity "mux2t1_N" for hierarchy "ALUUnit:ALU_inst|mux2t1_N:muxBeforeResult" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 145
Info (12128): Elaborating entity "mux4x32t1" for hierarchy "ALUUnit:ALU_inst|mux4x32t1:muxResult" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/ALUUnit.vhd Line: 155
Info (12128): Elaborating entity "mux4t1" for hierarchy "mux4t1:alu_flag_mux_flag_out" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 440
Info (12128): Elaborating entity "goblinBarrel" for hierarchy "goblinBarrel:goblinBarrel_inst" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 513
Warning (10036): Verilog HDL or VHDL warning at goblinBarrel.vhd(26): object "shift_LR" assigned a value but never read File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/Components/goblinBarrel.vhd Line: 26
Info (12128): Elaborating entity "mux4t1_32" for hierarchy "mux4t1_32:mux4t1_and_link_mux" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 568
Info (276014): Found 2 instances of uninferred RAM logic
    Info (276007): RAM logic "mem:IMem|ram" is uninferred due to asynchronous read logic File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd Line: 35
    Info (276007): RAM logic "mem:DMem|ram" is uninferred due to asynchronous read logic File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/mem.vhd Line: 35
Warning (276002): Cannot convert all sets of registers into RAM megafunctions when creating nodes; therefore, the resulting number of registers remaining in design can cause longer compilation time or result in insufficient memory to complete Analysis and Synthesis
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 22 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "iInstAddr[0]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[1]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[12]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[13]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[14]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[15]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[16]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[17]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[18]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[19]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[20]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[21]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[22]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[23]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[24]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[25]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[26]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[27]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[28]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[29]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[30]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
    Warning (15610): No output dependent on input pin "iInstAddr[31]" File: /home/anthonw/Desktop/CPRE_3810_B3/cpre3810-toolflowAgain/proj/src/TopLevel/RISCV_Processor.vhd Line: 30
Info (21057): Implemented 114487 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 67 input pins
    Info (21059): Implemented 32 output pins
    Info (21061): Implemented 114388 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 29 warnings
    Info: Peak virtual memory: 1214 megabytes
    Info: Processing ended: Fri Oct 24 12:24:39 2025
    Info: Elapsed time: 00:04:02
    Info: Total CPU time (on all processors): 00:04:07


