
Timers_Drv_2560.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00800200  00000362  000003f6  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000362  00000000  00000000  00000094  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000001  00800202  00800202  000003f8  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003f8  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000428  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 000000f0  00000000  00000000  00000468  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000111e  00000000  00000000  00000558  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 00000dcb  00000000  00000000  00001676  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   00000670  00000000  00000000  00002441  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000001bc  00000000  00000000  00002ab4  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000764  00000000  00000000  00002c70  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000331  00000000  00000000  000033d4  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 000000a0  00000000  00000000  00003705  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	71 c0       	rjmp	.+226    	; 0xe4 <__ctors_end>
   2:	00 00       	nop
   4:	8e c0       	rjmp	.+284    	; 0x122 <__bad_interrupt>
   6:	00 00       	nop
   8:	8c c0       	rjmp	.+280    	; 0x122 <__bad_interrupt>
   a:	00 00       	nop
   c:	8a c0       	rjmp	.+276    	; 0x122 <__bad_interrupt>
   e:	00 00       	nop
  10:	88 c0       	rjmp	.+272    	; 0x122 <__bad_interrupt>
  12:	00 00       	nop
  14:	86 c0       	rjmp	.+268    	; 0x122 <__bad_interrupt>
  16:	00 00       	nop
  18:	84 c0       	rjmp	.+264    	; 0x122 <__bad_interrupt>
  1a:	00 00       	nop
  1c:	82 c0       	rjmp	.+260    	; 0x122 <__bad_interrupt>
  1e:	00 00       	nop
  20:	80 c0       	rjmp	.+256    	; 0x122 <__bad_interrupt>
  22:	00 00       	nop
  24:	7e c0       	rjmp	.+252    	; 0x122 <__bad_interrupt>
  26:	00 00       	nop
  28:	7c c0       	rjmp	.+248    	; 0x122 <__bad_interrupt>
  2a:	00 00       	nop
  2c:	7a c0       	rjmp	.+244    	; 0x122 <__bad_interrupt>
  2e:	00 00       	nop
  30:	78 c0       	rjmp	.+240    	; 0x122 <__bad_interrupt>
  32:	00 00       	nop
  34:	76 c0       	rjmp	.+236    	; 0x122 <__bad_interrupt>
  36:	00 00       	nop
  38:	74 c0       	rjmp	.+232    	; 0x122 <__bad_interrupt>
  3a:	00 00       	nop
  3c:	72 c0       	rjmp	.+228    	; 0x122 <__bad_interrupt>
  3e:	00 00       	nop
  40:	70 c0       	rjmp	.+224    	; 0x122 <__bad_interrupt>
  42:	00 00       	nop
  44:	6e c0       	rjmp	.+220    	; 0x122 <__bad_interrupt>
  46:	00 00       	nop
  48:	6c c0       	rjmp	.+216    	; 0x122 <__bad_interrupt>
  4a:	00 00       	nop
  4c:	6a c0       	rjmp	.+212    	; 0x122 <__bad_interrupt>
  4e:	00 00       	nop
  50:	68 c0       	rjmp	.+208    	; 0x122 <__bad_interrupt>
  52:	00 00       	nop
  54:	1a c1       	rjmp	.+564    	; 0x28a <__vector_21>
  56:	00 00       	nop
  58:	64 c0       	rjmp	.+200    	; 0x122 <__bad_interrupt>
  5a:	00 00       	nop
  5c:	62 c0       	rjmp	.+196    	; 0x122 <__bad_interrupt>
  5e:	00 00       	nop
  60:	60 c0       	rjmp	.+192    	; 0x122 <__bad_interrupt>
  62:	00 00       	nop
  64:	5e c0       	rjmp	.+188    	; 0x122 <__bad_interrupt>
  66:	00 00       	nop
  68:	5c c0       	rjmp	.+184    	; 0x122 <__bad_interrupt>
  6a:	00 00       	nop
  6c:	5a c0       	rjmp	.+180    	; 0x122 <__bad_interrupt>
  6e:	00 00       	nop
  70:	58 c0       	rjmp	.+176    	; 0x122 <__bad_interrupt>
  72:	00 00       	nop
  74:	36 c1       	rjmp	.+620    	; 0x2e2 <__vector_29>
  76:	00 00       	nop
  78:	54 c0       	rjmp	.+168    	; 0x122 <__bad_interrupt>
  7a:	00 00       	nop
  7c:	52 c0       	rjmp	.+164    	; 0x122 <__bad_interrupt>
  7e:	00 00       	nop
  80:	50 c0       	rjmp	.+160    	; 0x122 <__bad_interrupt>
  82:	00 00       	nop
  84:	4e c0       	rjmp	.+156    	; 0x122 <__bad_interrupt>
  86:	00 00       	nop
  88:	4c c0       	rjmp	.+152    	; 0x122 <__bad_interrupt>
  8a:	00 00       	nop
  8c:	4a c0       	rjmp	.+148    	; 0x122 <__bad_interrupt>
  8e:	00 00       	nop
  90:	48 c0       	rjmp	.+144    	; 0x122 <__bad_interrupt>
  92:	00 00       	nop
  94:	46 c0       	rjmp	.+140    	; 0x122 <__bad_interrupt>
  96:	00 00       	nop
  98:	44 c0       	rjmp	.+136    	; 0x122 <__bad_interrupt>
  9a:	00 00       	nop
  9c:	42 c0       	rjmp	.+132    	; 0x122 <__bad_interrupt>
  9e:	00 00       	nop
  a0:	40 c0       	rjmp	.+128    	; 0x122 <__bad_interrupt>
  a2:	00 00       	nop
  a4:	3e c0       	rjmp	.+124    	; 0x122 <__bad_interrupt>
  a6:	00 00       	nop
  a8:	3c c0       	rjmp	.+120    	; 0x122 <__bad_interrupt>
  aa:	00 00       	nop
  ac:	3a c0       	rjmp	.+116    	; 0x122 <__bad_interrupt>
  ae:	00 00       	nop
  b0:	38 c0       	rjmp	.+112    	; 0x122 <__bad_interrupt>
  b2:	00 00       	nop
  b4:	36 c0       	rjmp	.+108    	; 0x122 <__bad_interrupt>
  b6:	00 00       	nop
  b8:	34 c0       	rjmp	.+104    	; 0x122 <__bad_interrupt>
  ba:	00 00       	nop
  bc:	32 c0       	rjmp	.+100    	; 0x122 <__bad_interrupt>
  be:	00 00       	nop
  c0:	30 c0       	rjmp	.+96     	; 0x122 <__bad_interrupt>
  c2:	00 00       	nop
  c4:	2e c0       	rjmp	.+92     	; 0x122 <__bad_interrupt>
  c6:	00 00       	nop
  c8:	2c c0       	rjmp	.+88     	; 0x122 <__bad_interrupt>
  ca:	00 00       	nop
  cc:	2a c0       	rjmp	.+84     	; 0x122 <__bad_interrupt>
  ce:	00 00       	nop
  d0:	28 c0       	rjmp	.+80     	; 0x122 <__bad_interrupt>
  d2:	00 00       	nop
  d4:	26 c0       	rjmp	.+76     	; 0x122 <__bad_interrupt>
  d6:	00 00       	nop
  d8:	24 c0       	rjmp	.+72     	; 0x122 <__bad_interrupt>
  da:	00 00       	nop
  dc:	22 c0       	rjmp	.+68     	; 0x122 <__bad_interrupt>
  de:	00 00       	nop
  e0:	20 c0       	rjmp	.+64     	; 0x122 <__bad_interrupt>
	...

000000e4 <__ctors_end>:
  e4:	11 24       	eor	r1, r1
  e6:	1f be       	out	0x3f, r1	; 63
  e8:	cf ef       	ldi	r28, 0xFF	; 255
  ea:	d1 e2       	ldi	r29, 0x21	; 33
  ec:	de bf       	out	0x3e, r29	; 62
  ee:	cd bf       	out	0x3d, r28	; 61
  f0:	00 e0       	ldi	r16, 0x00	; 0
  f2:	0c bf       	out	0x3c, r16	; 60

000000f4 <__do_copy_data>:
  f4:	12 e0       	ldi	r17, 0x02	; 2
  f6:	a0 e0       	ldi	r26, 0x00	; 0
  f8:	b2 e0       	ldi	r27, 0x02	; 2
  fa:	e2 e6       	ldi	r30, 0x62	; 98
  fc:	f3 e0       	ldi	r31, 0x03	; 3
  fe:	00 e0       	ldi	r16, 0x00	; 0
 100:	0b bf       	out	0x3b, r16	; 59
 102:	02 c0       	rjmp	.+4      	; 0x108 <__do_copy_data+0x14>
 104:	07 90       	elpm	r0, Z+
 106:	0d 92       	st	X+, r0
 108:	a2 30       	cpi	r26, 0x02	; 2
 10a:	b1 07       	cpc	r27, r17
 10c:	d9 f7       	brne	.-10     	; 0x104 <__do_copy_data+0x10>

0000010e <__do_clear_bss>:
 10e:	22 e0       	ldi	r18, 0x02	; 2
 110:	a2 e0       	ldi	r26, 0x02	; 2
 112:	b2 e0       	ldi	r27, 0x02	; 2
 114:	01 c0       	rjmp	.+2      	; 0x118 <.do_clear_bss_start>

00000116 <.do_clear_bss_loop>:
 116:	1d 92       	st	X+, r1

00000118 <.do_clear_bss_start>:
 118:	a3 30       	cpi	r26, 0x03	; 3
 11a:	b2 07       	cpc	r27, r18
 11c:	e1 f7       	brne	.-8      	; 0x116 <.do_clear_bss_loop>
 11e:	aa d0       	rcall	.+340    	; 0x274 <main>
 120:	1e c1       	rjmp	.+572    	; 0x35e <_exit>

00000122 <__bad_interrupt>:
 122:	6e cf       	rjmp	.-292    	; 0x0 <__vectors>

00000124 <_Z8ADC_Initv>:
	
	//start the first conversion
	//enable the global interrupts
	
	//ADMUX  =(1<<ADLAR);//adlar is direction bit for ADCL , ADCH distribution 
	ADMUX |= (1<<REFS0);
 124:	ec e7       	ldi	r30, 0x7C	; 124
 126:	f0 e0       	ldi	r31, 0x00	; 0
 128:	80 81       	ld	r24, Z
 12a:	80 64       	ori	r24, 0x40	; 64
 12c:	80 83       	st	Z, r24
	//ADMUX |= (1<<MUX4);
	ADCSRA = (1<<ADEN) | (1<<ADSC) | (1<<ADIE) | (1<<ADPS2) | (1<<ADPS1) | (1<<ADPS0);//control and status register
 12e:	8f ec       	ldi	r24, 0xCF	; 207
 130:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x70007a>
	//ADSC is ADC start register maybe after sei() ????
	ADCSRB = (1<<ADTS0) | (1<<ADTS1);//Timer/Counter0 Compare Match A
 134:	83 e0       	ldi	r24, 0x03	; 3
 136:	80 93 7b 00 	sts	0x007B, r24	; 0x80007b <__TEXT_REGION_LENGTH__+0x70007b>
	DIDR0 = 0xFE;
 13a:	8e ef       	ldi	r24, 0xFE	; 254
 13c:	80 93 7e 00 	sts	0x007E, r24	; 0x80007e <__TEXT_REGION_LENGTH__+0x70007e>
	DIDR2 = 0xFF;
 140:	8f ef       	ldi	r24, 0xFF	; 255
 142:	80 93 7d 00 	sts	0x007D, r24	; 0x80007d <__TEXT_REGION_LENGTH__+0x70007d>
 146:	08 95       	ret

00000148 <_Z9init_gpiov>:
			break;
			case 6:
			phase_state--;
			break;
		}
		reverse++;
 148:	24 9a       	sbi	0x04, 4	; 4
 14a:	25 9a       	sbi	0x04, 5	; 4
 14c:	26 9a       	sbi	0x04, 6	; 4
 14e:	e1 e0       	ldi	r30, 0x01	; 1
 150:	f1 e0       	ldi	r31, 0x01	; 1
 152:	80 81       	ld	r24, Z
 154:	80 61       	ori	r24, 0x10	; 16
 156:	80 83       	st	Z, r24
 158:	80 81       	ld	r24, Z
 15a:	80 62       	ori	r24, 0x20	; 32
 15c:	80 83       	st	Z, r24
 15e:	80 81       	ld	r24, Z
 160:	80 64       	ori	r24, 0x40	; 64
 162:	80 83       	st	Z, r24
 164:	08 95       	ret

00000166 <_Z18SWITCH_PHASE_STATERh>:
	}
}

void SWITCH_PHASE_STATE(uint8_t &phase_state)
{
 166:	fc 01       	movw	r30, r24
	switch(phase_state)
 168:	90 81       	ld	r25, Z
 16a:	93 30       	cpi	r25, 0x03	; 3
 16c:	91 f0       	breq	.+36     	; 0x192 <_Z18SWITCH_PHASE_STATERh+0x2c>
 16e:	28 f4       	brcc	.+10     	; 0x17a <_Z18SWITCH_PHASE_STATERh+0x14>
 170:	91 30       	cpi	r25, 0x01	; 1
 172:	49 f0       	breq	.+18     	; 0x186 <_Z18SWITCH_PHASE_STATERh+0x20>
 174:	92 30       	cpi	r25, 0x02	; 2
 176:	51 f0       	breq	.+20     	; 0x18c <_Z18SWITCH_PHASE_STATERh+0x26>
 178:	08 95       	ret
 17a:	95 30       	cpi	r25, 0x05	; 5
 17c:	81 f0       	breq	.+32     	; 0x19e <_Z18SWITCH_PHASE_STATERh+0x38>
 17e:	60 f0       	brcs	.+24     	; 0x198 <_Z18SWITCH_PHASE_STATERh+0x32>
 180:	96 30       	cpi	r25, 0x06	; 6
 182:	81 f0       	breq	.+32     	; 0x1a4 <_Z18SWITCH_PHASE_STATERh+0x3e>
 184:	08 95       	ret
	{
		case 1:
		phase_state++;
 186:	82 e0       	ldi	r24, 0x02	; 2
 188:	80 83       	st	Z, r24
		break;
 18a:	08 95       	ret
		case 2:
		phase_state++;
 18c:	83 e0       	ldi	r24, 0x03	; 3
 18e:	80 83       	st	Z, r24
		break;
 190:	08 95       	ret
		case 3:
		phase_state++;
 192:	84 e0       	ldi	r24, 0x04	; 4
 194:	80 83       	st	Z, r24
		break;
 196:	08 95       	ret
		case 4:
		phase_state++;
 198:	85 e0       	ldi	r24, 0x05	; 5
 19a:	80 83       	st	Z, r24
		break;
 19c:	08 95       	ret
		case 5:
		phase_state++;
 19e:	86 e0       	ldi	r24, 0x06	; 6
 1a0:	80 83       	st	Z, r24
		break;
 1a2:	08 95       	ret
		case 6:
		phase_state=1;
 1a4:	81 e0       	ldi	r24, 0x01	; 1
 1a6:	80 83       	st	Z, r24
 1a8:	08 95       	ret

000001aa <_Z10PWM_updateRh>:

}

void PWM_update(uint8_t &phase_state)
{
	switch(phase_state)
 1aa:	fc 01       	movw	r30, r24
 1ac:	80 81       	ld	r24, Z
 1ae:	83 30       	cpi	r24, 0x03	; 3
 1b0:	49 f1       	breq	.+82     	; 0x204 <_Z10PWM_updateRh+0x5a>
 1b2:	28 f4       	brcc	.+10     	; 0x1be <_Z10PWM_updateRh+0x14>
 1b4:	81 30       	cpi	r24, 0x01	; 1
 1b6:	51 f0       	breq	.+20     	; 0x1cc <_Z10PWM_updateRh+0x22>
 1b8:	82 30       	cpi	r24, 0x02	; 2
 1ba:	b1 f0       	breq	.+44     	; 0x1e8 <_Z10PWM_updateRh+0x3e>
 1bc:	08 95       	ret
 1be:	85 30       	cpi	r24, 0x05	; 5
 1c0:	e9 f1       	breq	.+122    	; 0x23c <_Z10PWM_updateRh+0x92>
 1c2:	70 f1       	brcs	.+92     	; 0x220 <_Z10PWM_updateRh+0x76>
 1c4:	86 30       	cpi	r24, 0x06	; 6
 1c6:	09 f4       	brne	.+2      	; 0x1ca <_Z10PWM_updateRh+0x20>
 1c8:	47 c0       	rjmp	.+142    	; 0x258 <_Z10PWM_updateRh+0xae>
 1ca:	08 95       	ret
	{
		case 1:
		//110
		//HS_U_LOW;
		HS_V_HIGH;
 1cc:	2d 9a       	sbi	0x05, 5	; 5
		HS_W_LOW;
 1ce:	2e 98       	cbi	0x05, 6	; 5
		
		LS_U_LOW;
 1d0:	e2 e0       	ldi	r30, 0x02	; 2
 1d2:	f1 e0       	ldi	r31, 0x01	; 1
 1d4:	80 81       	ld	r24, Z
 1d6:	8f 7e       	andi	r24, 0xEF	; 239
 1d8:	80 83       	st	Z, r24
		LS_V_HIGH;
 1da:	80 81       	ld	r24, Z
 1dc:	80 62       	ori	r24, 0x20	; 32
 1de:	80 83       	st	Z, r24
		LS_W_HIGH;
 1e0:	80 81       	ld	r24, Z
 1e2:	80 64       	ori	r24, 0x40	; 64
 1e4:	80 83       	st	Z, r24

		break;
 1e6:	08 95       	ret

		case 2:
		//100
		HS_U_HIGH;
 1e8:	2c 9a       	sbi	0x05, 4	; 5
		//HS_V_LOW;
		HS_W_LOW;
 1ea:	2e 98       	cbi	0x05, 6	; 5
		LS_U_HIGH;
 1ec:	e2 e0       	ldi	r30, 0x02	; 2
 1ee:	f1 e0       	ldi	r31, 0x01	; 1
 1f0:	80 81       	ld	r24, Z
 1f2:	80 61       	ori	r24, 0x10	; 16
 1f4:	80 83       	st	Z, r24
		LS_V_LOW;
 1f6:	80 81       	ld	r24, Z
 1f8:	8f 7d       	andi	r24, 0xDF	; 223
 1fa:	80 83       	st	Z, r24
		LS_W_HIGH;
 1fc:	80 81       	ld	r24, Z
 1fe:	80 64       	ori	r24, 0x40	; 64
 200:	80 83       	st	Z, r24

		break;
 202:	08 95       	ret

		case 3:
		//101
		HS_U_HIGH;
 204:	2c 9a       	sbi	0x05, 4	; 5
		HS_V_LOW;
 206:	2d 98       	cbi	0x05, 5	; 5
		//HS_W_LOW;
		LS_U_HIGH;
 208:	e2 e0       	ldi	r30, 0x02	; 2
 20a:	f1 e0       	ldi	r31, 0x01	; 1
 20c:	80 81       	ld	r24, Z
 20e:	80 61       	ori	r24, 0x10	; 16
 210:	80 83       	st	Z, r24
		LS_V_HIGH;
 212:	80 81       	ld	r24, Z
 214:	80 62       	ori	r24, 0x20	; 32
 216:	80 83       	st	Z, r24
		LS_W_LOW;
 218:	80 81       	ld	r24, Z
 21a:	8f 7b       	andi	r24, 0xBF	; 191
 21c:	80 83       	st	Z, r24

		break;
 21e:	08 95       	ret

		case 4:
		//001
		//HS_U_LOW;
		HS_V_LOW;
 220:	2d 98       	cbi	0x05, 5	; 5
		HS_W_HIGH;
 222:	2e 9a       	sbi	0x05, 6	; 5
		LS_U_LOW;
 224:	e2 e0       	ldi	r30, 0x02	; 2
 226:	f1 e0       	ldi	r31, 0x01	; 1
 228:	80 81       	ld	r24, Z
 22a:	8f 7e       	andi	r24, 0xEF	; 239
 22c:	80 83       	st	Z, r24
		LS_V_HIGH;
 22e:	80 81       	ld	r24, Z
 230:	80 62       	ori	r24, 0x20	; 32
 232:	80 83       	st	Z, r24
		LS_W_HIGH;
 234:	80 81       	ld	r24, Z
 236:	80 64       	ori	r24, 0x40	; 64
 238:	80 83       	st	Z, r24

		break;
 23a:	08 95       	ret

		case 5:
		//011
		HS_U_LOW;
 23c:	2c 98       	cbi	0x05, 4	; 5
		//HS_V_LOW;
		HS_W_HIGH;
 23e:	2e 9a       	sbi	0x05, 6	; 5
		LS_U_HIGH;
 240:	e2 e0       	ldi	r30, 0x02	; 2
 242:	f1 e0       	ldi	r31, 0x01	; 1
 244:	80 81       	ld	r24, Z
 246:	80 61       	ori	r24, 0x10	; 16
 248:	80 83       	st	Z, r24
		LS_V_LOW;
 24a:	80 81       	ld	r24, Z
 24c:	8f 7d       	andi	r24, 0xDF	; 223
 24e:	80 83       	st	Z, r24
		LS_W_HIGH;
 250:	80 81       	ld	r24, Z
 252:	80 64       	ori	r24, 0x40	; 64
 254:	80 83       	st	Z, r24

		break;
 256:	08 95       	ret

		case 6:
		//010
		HS_U_LOW;
 258:	2c 98       	cbi	0x05, 4	; 5
		HS_V_HIGH;
 25a:	2d 9a       	sbi	0x05, 5	; 5
		//HS_W_LOW
		LS_U_HIGH;
 25c:	e2 e0       	ldi	r30, 0x02	; 2
 25e:	f1 e0       	ldi	r31, 0x01	; 1
 260:	80 81       	ld	r24, Z
 262:	80 61       	ori	r24, 0x10	; 16
 264:	80 83       	st	Z, r24
		LS_V_HIGH;
 266:	80 81       	ld	r24, Z
 268:	80 62       	ori	r24, 0x20	; 32
 26a:	80 83       	st	Z, r24
		LS_W_LOW;
 26c:	80 81       	ld	r24, Z
 26e:	8f 7b       	andi	r24, 0xBF	; 191
 270:	80 83       	st	Z, r24
 272:	08 95       	ret

00000274 <main>:
uint8_t phase_state=1;//global state 1,2,3,4,5,6
uint8_t reverse=0;
int main(void)
{	
	
	OCR0A=0xFF;//Counter top value. Freq = 8 MHz/prescaler/(OCR0A + 1)
 274:	8f ef       	ldi	r24, 0xFF	; 255
	ADC_Init();
 276:	87 bd       	out	0x27, r24	; 39
	USART_Init(MY_UBRR);
	//setup_timer3();
	setup_timer0();
 278:	55 df       	rcall	.-342    	; 0x124 <_Z8ADC_Initv>
	//Enable_timer3_interrupt();
	Enable_timer0_compare_interrupt();
 27a:	87 e6       	ldi	r24, 0x67	; 103
 27c:	90 e0       	ldi	r25, 0x00	; 0
	init_gpio();
 27e:	64 d0       	rcall	.+200    	; 0x348 <_Z10USART_Initj>
 280:	53 d0       	rcall	.+166    	; 0x328 <_Z12setup_timer0v>
	//GTCCR = 0;//release all timers
	sei();
 282:	5c d0       	rcall	.+184    	; 0x33c <_Z31Enable_timer0_compare_interruptv>
 284:	61 df       	rcall	.-318    	; 0x148 <_Z9init_gpiov>
 286:	78 94       	sei
 288:	ff cf       	rjmp	.-2      	; 0x288 <main+0x14>

0000028a <__vector_21>:
}



ISR(TIMER0_COMPA_vect)
{
 28a:	1f 92       	push	r1
 28c:	0f 92       	push	r0
 28e:	0f b6       	in	r0, 0x3f	; 63
 290:	0f 92       	push	r0
 292:	11 24       	eor	r1, r1
 294:	0b b6       	in	r0, 0x3b	; 59
 296:	0f 92       	push	r0
 298:	2f 93       	push	r18
 29a:	3f 93       	push	r19
 29c:	4f 93       	push	r20
 29e:	5f 93       	push	r21
 2a0:	6f 93       	push	r22
 2a2:	7f 93       	push	r23
 2a4:	8f 93       	push	r24
 2a6:	9f 93       	push	r25
 2a8:	af 93       	push	r26
 2aa:	bf 93       	push	r27
 2ac:	ef 93       	push	r30
 2ae:	ff 93       	push	r31
	PWM_update(phase_state);
 2b0:	80 e0       	ldi	r24, 0x00	; 0
 2b2:	92 e0       	ldi	r25, 0x02	; 2
 2b4:	7a df       	rcall	.-268    	; 0x1aa <_Z10PWM_updateRh>
	SWITCH_PHASE_STATE(phase_state);
 2b6:	80 e0       	ldi	r24, 0x00	; 0
 2b8:	92 e0       	ldi	r25, 0x02	; 2
 2ba:	55 df       	rcall	.-342    	; 0x166 <_Z18SWITCH_PHASE_STATERh>
	//UDR0=0x15;
}
 2bc:	ff 91       	pop	r31
 2be:	ef 91       	pop	r30
 2c0:	bf 91       	pop	r27
 2c2:	af 91       	pop	r26
 2c4:	9f 91       	pop	r25
 2c6:	8f 91       	pop	r24
 2c8:	7f 91       	pop	r23
 2ca:	6f 91       	pop	r22
 2cc:	5f 91       	pop	r21
 2ce:	4f 91       	pop	r20
 2d0:	3f 91       	pop	r19
 2d2:	2f 91       	pop	r18
 2d4:	0f 90       	pop	r0
 2d6:	0b be       	out	0x3b, r0	; 59
 2d8:	0f 90       	pop	r0
 2da:	0f be       	out	0x3f, r0	; 63
 2dc:	0f 90       	pop	r0
 2de:	1f 90       	pop	r1
 2e0:	18 95       	reti

000002e2 <__vector_29>:

ISR(ADC_vect)//ADC interrupt routine
{
 2e2:	1f 92       	push	r1
 2e4:	0f 92       	push	r0
 2e6:	0f b6       	in	r0, 0x3f	; 63
 2e8:	0f 92       	push	r0
 2ea:	11 24       	eor	r1, r1
 2ec:	0b b6       	in	r0, 0x3b	; 59
 2ee:	0f 92       	push	r0
 2f0:	8f 93       	push	r24
 2f2:	9f 93       	push	r25
 2f4:	ef 93       	push	r30
 2f6:	ff 93       	push	r31
		ADCSRA |= (1<<ADSC);//start ADC conversion 
 2f8:	ea e7       	ldi	r30, 0x7A	; 122
 2fa:	f0 e0       	ldi	r31, 0x00	; 0
 2fc:	80 81       	ld	r24, Z
 2fe:	80 64       	ori	r24, 0x40	; 64
 300:	80 83       	st	Z, r24
		ADC_value=ADC;
 302:	80 91 78 00 	lds	r24, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x700078>
 306:	90 91 79 00 	lds	r25, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x700079>
 30a:	80 93 02 02 	sts	0x0202, r24	; 0x800202 <__data_end>
		UDR0=ADC_value;
 30e:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7000c6>
		//OCR0A=ADC_value;
}
 312:	ff 91       	pop	r31
 314:	ef 91       	pop	r30
 316:	9f 91       	pop	r25
 318:	8f 91       	pop	r24
 31a:	0f 90       	pop	r0
 31c:	0b be       	out	0x3b, r0	; 59
 31e:	0f 90       	pop	r0
 320:	0f be       	out	0x3f, r0	; 63
 322:	0f 90       	pop	r0
 324:	1f 90       	pop	r1
 326:	18 95       	reti

00000328 <_Z12setup_timer0v>:
}

void setup_timer0(void)
{
	//64 pres, 250.000 hz 0.000004s
	sbi (TCCR0B, CS00);
 328:	85 b5       	in	r24, 0x25	; 37
 32a:	81 60       	ori	r24, 0x01	; 1
 32c:	85 bd       	out	0x25, r24	; 37
	sbi (TCCR0B, CS01);
 32e:	85 b5       	in	r24, 0x25	; 37
 330:	82 60       	ori	r24, 0x02	; 2
 332:	85 bd       	out	0x25, r24	; 37
	sbi (TCCR0A, WGM02);//OCR4A compare interrupt
 334:	84 b5       	in	r24, 0x24	; 36
 336:	88 60       	ori	r24, 0x08	; 8
 338:	84 bd       	out	0x24, r24	; 36
 33a:	08 95       	ret

0000033c <_Z31Enable_timer0_compare_interruptv>:
}

void Enable_timer0_compare_interrupt()
{
	sbi (TIMSK0, OCIE0A);
 33c:	ee e6       	ldi	r30, 0x6E	; 110
 33e:	f0 e0       	ldi	r31, 0x00	; 0
 340:	80 81       	ld	r24, Z
 342:	82 60       	ori	r24, 0x02	; 2
 344:	80 83       	st	Z, r24
 346:	08 95       	ret

00000348 <_Z10USART_Initj>:
#include <avr/io.h>
#include <stdio.h>
void USART_Init(unsigned int ubrr)
{
	/* Set baud rate */
	UBRR0H = (unsigned char)(ubrr>>8);
 348:	90 93 c5 00 	sts	0x00C5, r25	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7000c5>
	UBRR0L = (unsigned char)ubrr;
 34c:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7000c4>
	
	UCSR0B = (1<<TXEN0);// | (1<<TXCIE0);
 350:	88 e0       	ldi	r24, 0x08	; 8
 352:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7000c1>
	UCSR0C = (1<<USBS0) | (3<<UCSZ00);//2 stop bit 8 bit
 356:	8e e0       	ldi	r24, 0x0E	; 14
 358:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7000c2>
 35c:	08 95       	ret

0000035e <_exit>:
 35e:	f8 94       	cli

00000360 <__stop_program>:
 360:	ff cf       	rjmp	.-2      	; 0x360 <__stop_program>
