#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : PLL_inst1/PLLInst_0/CLKOS2
# 最小时钟周期 : 5165 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf_inst1/cnt[11]/CQ    [激发时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿1]
终点     : LED01_PIN[0]_MGIOL/TXDATA0 [捕获时钟: PLL_inst1/PLLInst_0/CLKOS2, 上升沿2] 
数据产生路径
==================================================================================================================================
|               节点               |   单元    |  延迟  |     类型      |   位置   |                 连线                 | 扇出 |
==================================================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |               |          | N/A                                  |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 | clock_latency |          | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |      net      | PT88A    | CLK_IN_25M_PIN                       | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |   PADI_DEL    |          | CLK_IN_25M_PIN_c                     | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    507 |      net      | TPLL2    | CLK_IN_25M_PIN_c                     |      |
| --                               |    --     |     -- |      --       | --       | --                                   | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 | CLKI2OS2_DEL  |          | N/A                                  |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1598 | clock_latency |          | CLK_FPGA_SYS1                        | 8    |
| led_wf_inst1/cnt[11]/CLK         |  SLICEL   | 2362.4 |      net      | R4C140L  | CLK_FPGA_SYS1                        |      |
| --                               |    --     |     -- |      --       | --       | --                                   | --   |
| led_wf_inst1/cnt[11]/CQ          |  SLICEL   |   30.5 |     Tcko      |          | led_wf_inst1/cnt[7]                  | 2    |
| led_wf_inst1/_i_2/_i_0_rkd_16/C3 |  SLICEL   |  726.2 |      net      | R5C140L  | led_wf_inst1/cnt[7]                  |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/C  |  SLICEL   |   75.1 |     Tilo      |          | led_wf_inst1/_i_2/_i_0_rkd_14        | 1    |
| led_wf_inst1/_i_2/_i_0_rkd_16/D4 |  SLICEL   |  209.9 |      net      | R5C140L  | led_wf_inst1/_i_2/_i_0_rkd_14        |      |
| led_wf_inst1/_i_2/_i_0_rkd_16/D  |  SLICEL   |   75.1 |     Tilo      |          | _n_153                               | 1    |
| led_wf_inst1/cnt[1]/D3           |  SLICEL   |  472.4 |      net      | R5C139M  | _n_153                               |      |
| led_wf_inst1/cnt[1]/D            |  SLICEL   |   75.1 |     Tilo      |          | led_wf_inst1/n_38                    | 16   |
| led_wf_inst1/cnt[2]/C3           |  SLICEL   |  241.2 |      net      | R5C139L  | led_wf_inst1/n_38                    |      |
| led_wf_inst1/cnt[2]/C            |  SLICEL   |   75.1 |     Tilo      |          | led_wf_inst1/led_sig_reg[0]_ctrl_din | 1    |
| LED01_PIN[0]_MGIOL/TXDATA0       |  IOLOGIC  | 2880.4 |      net      | IOL_T61C | led_wf_inst1/led_sig_reg[0]_ctrl_din |      |
==================================================================================================================================
时钟路径延迟         = 3960.4    
数据路径延迟         = 4861       (Tdatp)
     clock-to-q 延迟 = 30.5 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4530.1 
        逻辑级数     = 4 
[数据捕获路径]
==============================================================================================================
|               节点               |   单元    |  延迟  |     类型      |   位置   |       连线       | 扇出 |
==============================================================================================================
| CLOCK'CLK_IN_25M_PIN             |    N/A    |      0 |               |          | N/A              |      |
| CLK_IN_25M_PIN                   | fpga_cm33 |      0 | clock_latency |          | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PAD#bidir_in      |    PIO    |      0 |      net      | PT88A    | CLK_IN_25M_PIN   | 1    |
| CLK_IN_25M_PIN/PADDI             |    PIO    |   1091 |   PADI_DEL    |          | CLK_IN_25M_PIN_c | 1    |
| PLL_inst1/PLLInst_0/CLKI         |  PLL_25K  |    491 |      net      | TPLL2    | CLK_IN_25M_PIN_c |      |
| --                               |    --     |     -- |      --       | --       | --               | --   |
| CLOCK'PLL_inst1/PLLInst_0/CLKOS2 |    N/A    |      0 | CLKI2OS2_DEL  |          | N/A              |      |
| PLL_inst1/PLLInst_0/CLKOS2       |  PLL_25K  |   1582 | clock_latency |          | CLK_FPGA_SYS1    | 8    |
| LED01_PIN[0]_MGIOL/CLK           |  IOLOGIC  | 2360.4 |      net      | IOL_T61C | CLK_FPGA_SYS1    |      |
==============================================================================================================
时钟路径延迟         = 3942.4    
    时钟偏差         = -18 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 4861       + 302        - 16         - -18        
       = 5165
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : PLL_inst1/PLLInst_0/CLKOS2
最小时钟周期 : 5165 ps
最大时钟频率 : 193.6 MHz
#########################################################################
PLL_inst1/PLLInst_0/CLKOS2 : 193.6 Mhz
