`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: USTC 
// Engineer: Bingnan Chen (cbn990512@mail.ustc.edu.cn)
// 
// Design Name: RV32I Core
// Module Name: csrDid
// Tool Versions: Vivado 2017.4.1
// Description: CSR Register File output for ID\EX
// 
//////////////////////////////////////////////////////////////////////////////////


//  åŠŸèƒ½è¯´æ˜
    //  ID\EXå¯„å­˜å™¨æ–‡ä»¶å–å‡ºæ•°æ?
// è¾“å…¥
    // clk               æ—¶é’Ÿä¿¡å·
    //csrRegid           CSR Register Fileè¯»å–çš„å¯„å­˜å™¨å†…å®¹
    // bubbleE           EXé˜¶æ®µçš„bubbleä¿¡å·
    // flushE            EXé˜¶æ®µçš„flushä¿¡å·
// è¾“å‡º
    // csrRegex          ä¼ ç»™ä¸‹ä¸€æµæ°´æ®µçš„CSRå¯„å­˜å™¨å†…å®?
// å®éªŒè¦æ±‚
    // è‡ªè¡Œè®¾è®¡

module csrDid(
    input wire clk, bubbleE, flushE, 
    input wire [31:0] csrRegid, 
    output reg [31:0] csrRegex    
);

initial csrRegex = 0;

always @ (posedge clk)
    if(!bubbleE)
    begin
        if(flushE)
            csrRegex <= 0;
        else 
            csrRegex <= csrRegid;
    end

endmodule