---
title: FPGA 
layout: post
New field 2: FPGA
date: '2019-08-06 08:30:00'
description: FPGA
tags: FPGA
---


### 对照表

|简称|全称|中文|
| :-----: | :-----: | :-----:|
|SSI  ||小规模集成电路|
|MSI  ||中规模集成电路|
|VLSI ||超大规模集成电路|
|GSI  ||巨大规模集成电路|
|ASIC ||微处理器&专用集成电路|
|LSI  ||通用全硬件LSI电路|
|PLD||可编程逻辑器件|
|SSI|||
|MSI|||
|IC|||
|EDA||软件仿真工具|
|简单低密度PLD器件|----------|
|PROM||可编程只读存储器|
|EPROM||紫外线可擦除只读存储器|
|E²PROM||电可擦除只读存储器|
|PAL||可编程阵列逻辑|
|GAL||通用阵列逻辑|
|-----------------|
|复杂高密度PLD器件|----------||
|FPGA|File Programmable Gate Array|现场可编程门阵列（硬件仿真）|
|CPLD|Complex Programmable Logic Device|复杂可编程逻辑器件（硬件仿真）|
|RTL|Register Transformation Level|寄存器传输级|
|CFI|CAD Framework International|国际计算机辅助设计框架结构组织|
|IP Core|Intellectual Property Core|致使产权芯核|
|CPU||中央处理器|
|DSP||数字信号处理器|
|PCI||外设接口|
|EDO||电子系统最优化|
|IRL|Internet Reconfigurable Logic| 互联网可重构逻辑|
|SOC|System on a Chip|片上系统|
|SOPC|System on a Programmable Chip|片上可编程系统|
|IC||集成电路|
|IS||集成系统|

> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;为了避免设计的风险，在开发新的系统时常常采用FPGA/CPLD进行初步设计以验证系统设计的正确性，这已成为一种标准的方法。在设计过程中，往往先利用EDA工具完成软件仿真，再利用可编程ASIC器件FPGA/CPLD进行硬件仿真，在可编程ASIC器件实现设计后，通过版图设计、芯片测试、制版和流片转成ASIC电路。

###  软件硬化，硬件软化

> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;软件硬化是指所有的软件设计最后转化成硬件来实现，用软件方式设计的系统到硬件系统的转换是由EDA开发软件自动完成的；   
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;硬件软化是指硬件的设计是用软件的设计方式进行，尽管目标系统是硬件，但整个设计和修改过程如同完成软件设计一样方便和高效。

### 自顶向下(top-down)的设计方法

> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;传统的设计方法都是自底向上的，即首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块后进行连接，并形成系统，最后经调试、测量看整个系统是否达到规定的性能指标。    
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 基于EDA技术的所谓“自顶向下”的设计方法正好相反，它主要采用并行工程和“自顶向下”的设计方法，使开发者从一开始就要考虑到产品生成周期的诸多方面，包括质量、成本、开发时间及用户的需求等。该设计方法首先从系统设计入手，在顶层进行功能划分和结构设计，由于采用高级语言描述，因此能在系统级采用仿真手段验证设计的正确性，然后再逐级设计底层的结构，用VHDL、Verilog HDL 等硬件描述语言对高层次的系统进行电路描述，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，其对应的物理实现级可以是印刷电路板或专用集成电路。“自定向下”设计方法的特点表现在以下几个方面：   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; （1）基于可编程逻辑器件PLD和EDA开发工具支撑   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; （2）采用系统级、电路级和门级的逐级仿真技术，以便及早发现问题，进而修改设计方案。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; （3）现代电子应用正向模块化发展，或者说向软、硬组合的方向发展。对于以往的设计成果稍作修改、组合就能投入再利用，从而产生全新或派生的设计模块   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; （4）由于采用的是结构化开发手段，所以可实现多人多任务的并行工作方式，使复杂系统的设计规模和效率大幅度提高。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; （5）再选择器件的类型、规模、硬件结构等方面具有更大的自由度。
### 集设计、仿真和测试于一体
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;现代的EDA软件平台集设计、仿测试于一体，配备了系统设计自动化的全部工具，这些工具包括：多种能兼容和混合使用的逻辑描述输入工具以及高性能的逻辑综合、优化和仿真测试工具。电子设计师可以从概念、算法、协议等开始设计电子系统，将电子产品从电路、性能分析到设计出IC版图或PCB版图的整个过程在计算机上自动完成。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;EDA 仿真测试技术极大地提高了大规模系统电子设计的自动化程度。在设计的各个阶段都能方便地进行仿真和测试。设计的输入、输出或中间变量之间的信号关系由计算机根据要求提供的设计方案，从各种不同层次的系统性能出发完成一系列准确额逻辑和时序仿真验证。该测试技术通过计算机就能对系统上的目标器件进行边界扫描测试。目前大部分FPGA/CPLD芯片都支持边界扫描技术。边界扫描测试技术标准是由IEEE（电气工程师学会）组织联合测试行动组（JTAG）在20世纪80年代提出的，用来解决高密度引线器件和高密度电路板上的元器件的测试问题。它只需要四根信号线就能够对电路板上所有支持边界扫描的芯片内部逻辑和边界管脚进行测试。

### 在系统可现场编程，在线升级
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 编程是指把系统设计的程序化数据按一定的格式转入一个或多个可编程逻辑器件的编程存储单元，定义内部模块的逻辑功能以及它们的相互连接关系。早期的可编程逻辑器件需要将芯片从印制板上拆下，然后把它插在专用的编程器上进行编程，目前广泛采用的在系统可编程技术则克服了这一缺点。   
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 在系统可编程是指可编程逻辑器件不需要使用编程器，具有将器件插在系统内或电路板上仍然可以对其进行编程和再编程的能力。目前的FPGA/CPLD器件为设计者提供了系统内可再编程或可再配置能力，使得系统内硬件的功能可以像软件一样易于修改，这就为设计者进行电子系统设计和开发提供了可实现的最新手段。采用这种技术对系统的设计、制造、测试和维护也产生了重大的影响，给样机设计、电路板调试、系统制造和系统升级带来革命性的变化。
### 设计工作标准化，模块可移植共享
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;设计语言、EDA的底层技术及其接口的标准化能很好地对设计结果进行交换、共享及重用。数据格式的一致性通过标准来保证。EDA的底层技术、EDA软件之间的接口等采用标准数据格式，这样管理局特色的EDA工具都能被集成在易于管理的统一环境之下，并支持任务之间、项目之间、设计工程师之间的信息传输和工程数据共享，从而使EDA框架日趋标准化并进行设计工作和“自顶向下”设计方法也是构建电子系统集成设计环境或集成设计平台的基本规范。

### 传统设计方法和EDA设计方法的主要区别

|传统设计方法|EDA设计方法|
|:---:|:---:|
|自底向上|自顶向下|
|手动设计|自动设计|
|硬、软件分离|打破硬、软件屏障|
|原理图方式设计|原理图、VHDL语言等多种设计方式|
|系统功能固定|系统功能了易变|
|不易仿真|易仿真|
|难测试修改|易测试修改|
|模块难移植共享|设计工作标准化，模块可移植共享|
|设计周期长|设计周期短|

### 现代数字系统的设计流程
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;现代数字系统的设计流程是指利用EDA软件和编程工具对可编程逻辑器件进行开发的过程。在EDA软件平台上，利用硬件描述语言HDL等逻辑描述手段完成设计，然后结合多层次的仿真技术，在确保设计的可行性与正确性的前提下完成功能确认，接着日用EDA工具的逻辑综合功能，把功能描述转换成某一具体目标芯片的网表文件，输出给该器件厂商的布局布线适配器，进行逻辑化简及优化、逻辑映射及布局布线，再利用产生的仿真文件进行功能和时序等方面的验证，以确保实际系统的性能，最后，进行针对特定目标芯片的逻辑映射和编程下载等工作。整个过程包括   
- 设计准备
- 设计输入
- 设计处理
- 器件编程
四个步骤以及相应的功能仿真、时序仿真和器件测试三个设计校验过程。

- 现代数字系统的设计流程


```
设计准备   
    |   
    |   
设计输入 ————> 功能仿真   
    |   <————   
    |   
    |   
设计处理 ————> 时序仿真   
    |   <————   
    |     
    |    
器件编程 ————> 器件测试   
        <————   
```


### 设计准备
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;在设计之前，首先要进行方案论证、系统设计和器件选择等设计准备工作。设计者首先根据任务要求，判明系统指标的可行性。系统的可行性要受到逻辑合理性、成本、开发条件、器件供应、设计员水平等方面的约束。若系统可行，则根据系统所完成的功能及复杂程度，对器件本身的资源和成本、工作速度及连线的可布性等方面进行权衡，选择合适的设计方案和合适的器件类型。
### 设计输入
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;设计输入是设计者将所设计的系统或电路以EDA开发软件要求的某种形式表示出来，并送入计算机的过程。他根据EDA开发系统提供的一个电路逻辑的输入环境（如原理图、硬件描述语言HDL等形式）进行输入，这些方法可以单独构成，也可将多种手段组合来生成一个完整的设计。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;输入软件在设计输入时，还会检查语法错误，并产生网表文件，供设计处理和设计校验使用。
### 设计处理
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;设计处理是从设计输入文件到生成编程数据文件的编译过程，这是器件设计中的核心环节。设计处理是由编译软件自动完成的。设计处理的过程如下。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;（1）逻辑优化和综合。由软件化简逻辑，并把逻辑描述转变为最适合在器件中实现的形式。综合的目的是将多个模块化设计文件并为一个网表文件，并使层次设计平面化。逻辑综合应施加合理的用户约束，以满足设计的要求。
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;（2）映射。把设计分为多个适用具体PLD器件内部逻辑资源实现的逻辑小块的形式。映射工作可以全部自动实现，也可以部分由用户控制，还可以全部由用户控制进行。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;（3）布局和布线。布局和布线工作是在设计检验通过以后由软件自动完成的，它能以最优的方式对逻辑元件进行布局，并准确地实现PLD器件内部逻辑元器件的互连。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;（4）生成编程数据文件。设计处理的最后一步是产生可供器件编程使用的数据文件。对CPLD器件而言，产生熔丝图文件即JDEC文件，对FPGA器件则生成位流数据文件。
### 数据校验
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;设计校验过程是使用EDA开发软件对设计进行分析，它包括功能仿真、时序仿真和器件测试。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 功能仿真用于验证设计的逻辑功能，通常是在设计输入完成之后，选择具体器件进行编译之前进行的逻辑功能验证。功能仿真没有延时信息，对于初步的逻辑功能检测非常方便。仿真结果将会生成报告文件和信号波形输出，从中便可以观察到各个节点的信号变化。若发现错误，则可返回设计输入中修改逻辑设计。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;时序仿真是在选择了具体器件并完成布局、布线之后进行的快速时序检验，可对设计性能作整体上的分析，这也是与实际器件工作情况基本相同的仿真。由于不同器件的内部延时不一样，不同的布布线方案也给延时造成不同的影响，用户可以得到某一条或某一类路径的时延信息，时序仿真也可以给出所有路径的延时信息（又称延时仿真）。若设计的性能不能达到要求，需找出影响性能的关键路径，并返回延时信息，修改约束文件，对设计进行重新综合和布局布线，如此重复多次知道满足设计要求为止。因此时序仿真对于分析时序关系，评估设计的性能以及检查和消除竞争冒险等是非常有必要的。    
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;直接进行功能仿真合理有点是设计耗时短，对硬件库和综合器没有任何要求，尤其对于规模比较大的的设计项目，综合布局布线在计算机运行耗时可观，若每次修改都进行时序仿真，显然会降低设计开发效率。通常的做法是：首先进行功能仿真，待确认设计文件满足设计要求的逻辑功能后再进行综合、布局布线和时序仿真，把握设计项目在实际器件的工作情况。
### 器件编程
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;编程是吧系统设计的下载或配置文件，通过编程电缆按一定的格式装入一个或多个PLD的编程存储单元，用于定义PLD内部模块的逻辑功能以及它们的相互连接关系，以便进行硬件调试和器件测试。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;器件编程需要满足一定的条件，如编程电压、编程时序和编程算法等。随着PLD集成度不断提高，PLD的编程日益复杂，PLD的编程必须在开发系统的支持下才能完成。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp; 器件编程在完毕后，对于具有边界扫描测试能力和在系统编程能力的器件来说，系统测试起来就更加方便，他可通过下载电缆下载测试数据来探测芯片的内部逻辑以诊断设计，并能随时修改设计重新编程。
### EDA软件工具简介
* EDA 软件工具分为如下5个模块

|模块|简介|
|:---:|:---:|
|模块一|设计输入编辑器|
|模块二|HDL综合器|
|模块三|仿真器|
|模块四|适配器（或称布局、布线器）|
|模块五|下载器（或称编程器）|

> 现在也有将五个模块集成在一起的EDA开发软件,如Xilinx公司的ISE、Altera公司的Quartus II软件。
### 设计输入编辑器
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;优秀的EDA软件平台不仅集成了多种输入编辑器的设计输入表达式，如状态图输入方式、波形输入方式以及HDL的文本输入方式，而且还提供了不同的设计平台之间的信息交流接口和一定数量的功能模块库供设计人员直接选用。设计者可以根据功能模块的具体情况灵活选用。
- 原理图输入
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;原理图输入时EDA工具软件提供的最基本的设计方法。该方法是选用EDA软件提供的器件库资源，并利用电路作图的方法，进行相关的电气连接而构成相应的系统或满足某些特定功能的系统或新元件。这种方式大多在对系统及各部分电路很熟悉的情况，或在系统对时间特性要求较高的场合，它的主要优点是容易实现仿真，便于信号的观察和电路的调整。原理图设计方法直观、易学。但当系统功能较复杂时，原理图输入方式效率低，他适合应于不太复杂的小系统和复杂系统的综合设计（与其他设计方法进行联合设计）。
- 程序设计法
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;程序设计法是指使用硬件描述语言HDL进行电路设计，使用HDL语言描述硬件电路是解决复杂电路描述的重要手段，大规模和超大规模集成电路均要使用HDL进行设计，硬件描述语言种类较多，使用较多的主要有ABEL、VHDL和Verilog HDL。由于VHDL和Verilog HDL 被国际IEEE组织认定为工业标准硬件描述语言，目前这两种语言在电子设计领域得到了广泛的应用。   
- 状态机
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;一些EDA设计输入工具提供状态机图形设计描述方法。用户可用可视化图形（状态图）来描述状态机，可以绘画似的创建一定功能的状态机，最后生成HDL文本输入，如Mentor公司的FPGA advantage(含 HDL designer series)、Active HDL 中的Active State 等。尤其是HDL designer series 中的各种输入编辑器，可以接受诸如原理图、状态图、表格图等输入形式。    
- IP模块使用
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;使用具有知识产权的IP模块是现代数字系统设计中最有效的方法之一。IP模块也称为IP Core (Intellectual Property Core)，即致使产权芯核。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;IP模块或IP Core 一般是比较复杂的模块，如中央处理器（CPU）、数字信号处理器（DSP）、外设接口（PCI）等，这类模块设计工作量大，设计者要在设计、仿真、优化、逻辑综合、测试等方面花费大量劳动。供应商在提供IP模块时，已经排除了语言描述的冗余性，并且经过了验证，所以系统设计者采用IP模块进行设计时，可以集中精力去解决系统中的重点课题，并可以将优化合理IP模块合并到其核心电路中来进行逻辑合成。另外，除了EDA软件工具提供大量IP Core以外，网络上也有丰富的各类IP Core 出售，甚至提供成套解决方案，使设计者之间资源共享，从而缩短了产品设计周期，降低了产品设计风险。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;在设计输入过程中，往往分模块、分层次地进行设计描述。描述器件总功能的模块放置在最上层，称为顶层设计；描述器件最基本功能的模块放置在最下层，称为底层设计。层次化设计方法比较自由，可以在任何层次使用电路图或HDL进行描述。由于电路图的特点是适合描述连接关系和接口关系，而描述逻辑功能则很繁琐；HDL语言正好相反，逻辑描述能力强，但不适合描述链接和接口关系。一般常见的做法是：在顶层设计中，使用电路图描述模块连接关系和芯片内部逻辑到管脚的接口；在底层设计中，使用HDL硬件描述语言描述模块的逻辑功能。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;现代EDA软件为设计者提供了多种有效的设计入口，但是各种设计方法都有其自身的优势和局限。合理选择和综合应用各种设计方法尤其是IP Core 和网上资源常常会使设计工作事半功倍。
### HDL综合器
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;逻辑综合就是使用EDA综合工具，将HDL语言描述的寄存器传输级电路转化成门级网表的过程。逻辑综合是一个中间过程，它生成的网表是由用导线相互连接的寄存器传输级功能块组成的，HDL综合器则是用于逻辑综合工具。在把可综合的VHDL/Verilog HDL转化成硬件电路时，包含了三个过程：   
（1）转化：综合工具读入电路系统的HDL描述，将其转化为各个功能单元连接的电路结构的门级网表。这是一个通用电路原理图形成的过程，不考虑实际器件的实现。   
（2）优化：根据设计者所施加的时序、面积等约束条件，针对实际实现的目标器件的结构转化的门级网表按一定的算法进行逻辑重组和优化，并使之满足各种约束条件。   
（3）映射：根据面积和时序的约束条件，综合工具从目标器件的工艺库中搜索恰当的单元来构成电路。    
HDL综合器由寄存器传输级（RTL）代码、调用模块的接口及用户设置的综合目标和约束条件共同参与完成。其中，调用模块的接口导入是由于RTL代码调用了一些外部模块，而这些外部模块不能被综合或无需综合，但逻辑综合器需要其接口的定义来检查逻辑并保留这些模块的接口。HDL综合器的输入文件一般是网表文件，如文件后缀.edf的EDIF格式文件，或是直接调用VHDL/Verilog HDL表达的标准格式网表文件，或对应FPGA器件厂商的网表文件。如Xilinx公司的XNF网表文件。


* 综合工具


|厂商名称|综合器名称|
|:---:|:---:|
|Xilinx|XST|
|Synopsys|FPGA Compiler II|
|Synopsys|FPGA express|
|Synplicity|Synplify|
|Mentor Graphics|Leonardo spectrum|


> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL综合器完成EDA设计流程中的一个独立设计步骤，它的调用方式一般有两种：一种是前台模式，在被调用时显示最常见的窗口界面；一种称为后台模式或控制台模式，在被调用时不出现图形界面，仅在后台运行。
### 仿真器
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;仿真器有基于元件（逻辑门）的仿真器和HDL仿真器。基于元件的仿真器缺乏HDL仿真器的灵活性和通用性。
在EDA设计中，仿真的地位十分重要。行为模型的表达、电子系统的建模、逻辑电路的验证乃至门级系统的测试，每一步都离不开仿真器的模拟检测，各设计环节的仿真仍然是整个EDA工程中最耗时间的一个步骤，因此HDL仿真器的仿真速度、仿真的准确性和易用性成为衡量仿真器的重要指标。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;HDL仿真器按对设计语言不同的处理方式分类，可以分为编译型和解释型仿真器。编译型仿真器的仿真速度较快，但需要预处理，因此不便即使修改仿真环境和条件；解释型仿真的速度一般，可以随时修改仿真环境和条件。    
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;按照处理的硬件描述语言类型不同，HDL仿真器可分为VHDL仿真器、Verilog仿真器、Mixed HDL仿真器（同时处理Verilog HDL 与 VHDL）和其他HDL仿真器。   
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;按照仿真时是否考虑硬件延时分类，HDL仿真器可分为功能仿真器和时序仿真器。根据输入和仿真文件的不同，可以由不同的仿真器完成，也可以由同一个仿真器完成。
- 功能仿真

> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;功能仿真是直接对HDL语言、原理图描述或其他描述形式描述的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求。它是由设计输入的行为级或RTL级代码、测试数据参与的测试程序以及调用模块的行为仿真模型共同参与完成逻辑功能的验证。功能仿真没有延时信息，仿真过程不涉及任何具体器件的硬件特性，对于初步的逻辑功能检测非常方便。
- 时序仿真 
> 时序仿真是在选择了具体器件后，由适配器完成布局、布线并得到HDL网表和标准延时文件，以及FPGA基本单元仿真模型和测试程序，它们共同参与时序仿真。时序仿真包含了器件的硬件特性参数和内部连线时延的仿真，是接近真实器件运行特性仿真，因而仿真精度高。    

- 按照仿真电路级别的不同，HDL仿真器可以单独或综合完成以下各仿真步骤：<br/>

(1) 系统级仿真<br/>
(2) 行为级仿真<br/>
(3) RTL级仿真<br/>
(4) 门级时序仿真<br/>

* 常用的仿真器

|厂商名称|仿真器器名称|
|:---:|:---:|
|Mentor Graphics|Modelsim|
|Aldec|Active HDL|
|Cadence|NC-VHDL|
|Cadence|NC-Verilog|
|Cadence|Verilog-XL|
|SYNOPSYS|VCS|
|SYNOPSYS|VSS|
|Xilinx||
|Altera||


### 适配器（或称布局、布线器）
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;适配即结构综合，它的任务是完成目标系统在器件上的布局和布线，通常是由可编程逻辑器件生产厂商提供的专门针对器件开发的软件来完成。这些软件可以单独运行或嵌入到厂商提供的EDA集成开发软件中，如Altera公司的EDA集成开发环境Quartus II 和 Xilinx 公司的ISE软件都含有嵌入的适配器。<br/>
&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;适配器利用综合器产生的网表文件、模块的综合模型以及用户设置的约束条件共同完成适配过程，最后输出的是符合各厂商定义的下载文件，用于下载到FPGA/CPLD器件中以最终实现设计。另外，适配器可以输出多种用途的文件：用于精确的时序仿真的延时文件；面向第三方EDA工具的输出文件，如HDL网表文件；适配技术报告文件等。
### 下载器（或称编程器）
> &nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;下载是在功能仿真与时序仿真正确的前提下，将综合后形成的下载文件下载到具体的FPGA芯片中，实现硬件设计，也叫芯片的编程/配置。下载软件一般由可编程逻辑器件厂商提供，或嵌入到EDA开发软件中。

### 现代数字系统设计的发展趋势
- 电子设计最优化（EDO）
- 在线可重构技术
- IRL技术主要特点体现
    - （1）器件结构的支持
    - （2）JAVA语言的使用
- SOPC技术优势主要体现
    - （1）运用嵌入的微处理器软核和其他IP Core 资源。
    - （2）采用先进的EDA开发工具，如Xilinx公司的ISE以及EDK开发工具的出现，极大地提高了开发人员的工作效率。
    - （3）知识产权得到重视，越来越多的设计人员以IP Core设计及复用的方式对现在的IP Core加以充分利用，从而提高设计效率并缩短产品上市时间。
    - （4）通过SOPC技术，能够有机会融合MCU、DSP、和FPGA，兼顾他们各自的特点，这些特点顺应了未来嵌入式系统发展的趋势。