BEGIN ppc440_virtex5
OPTION HW_VER=1.01.a
OPTION INSTANCE=ppc440_0
PARAMETER C_PIR=0b1111
PARAMETER C_ENDIAN_RESET=0
PARAMETER C_USER_RESET=0b0000
PARAMETER C_INTERCONNECT_IMASK=0xffffffff
PARAMETER C_ICU_RD_FETCH_PLB_PRIO=0b00
PARAMETER C_ICU_RD_SPEC_PLB_PRIO=0b00
PARAMETER C_ICU_RD_TOUCH_PLB_PRIO=0b00
PARAMETER C_DCU_RD_LD_CACHE_PLB_PRIO=0b00
PARAMETER C_DCU_RD_NONCACHE_PLB_PRIO=0b00
PARAMETER C_DCU_RD_TOUCH_PLB_PRIO=0b00
PARAMETER C_DCU_RD_URGENT_PLB_PRIO=0b00
PARAMETER C_DCU_WR_FLUSH_PLB_PRIO=0b00
PARAMETER C_DCU_WR_STORE_PLB_PRIO=0b00
PARAMETER C_DCU_WR_URGENT_PLB_PRIO=0b00
PARAMETER C_DMA0_PLB_PRIO=0b00
PARAMETER C_DMA1_PLB_PRIO=0b00
PARAMETER C_DMA2_PLB_PRIO=0b00
PARAMETER C_DMA3_PLB_PRIO=0b00
PARAMETER C_IDCR_BASEADDR=0b0000000000
PARAMETER C_IDCR_HIGHADDR=0b0011111111
PARAMETER C_APU_CONTROL=0b00010000000000000
PARAMETER C_APU_UDI_0=0b000000000000000000000000
PARAMETER C_APU_UDI_1=0b000000000000000000000000
PARAMETER C_APU_UDI_2=0b000000000000000000000000
PARAMETER C_APU_UDI_3=0b000000000000000000000000
PARAMETER C_APU_UDI_4=0b000000000000000000000000
PARAMETER C_APU_UDI_5=0b000000000000000000000000
PARAMETER C_APU_UDI_6=0b000000000000000000000000
PARAMETER C_APU_UDI_7=0b000000000000000000000000
PARAMETER C_APU_UDI_8=0b000000000000000000000000
PARAMETER C_APU_UDI_9=0b000000000000000000000000
PARAMETER C_APU_UDI_10=0b000000000000000000000000
PARAMETER C_APU_UDI_11=0b000000000000000000000000
PARAMETER C_APU_UDI_12=0b000000000000000000000000
PARAMETER C_APU_UDI_13=0b000000000000000000000000
PARAMETER C_APU_UDI_14=0b000000000000000000000000
PARAMETER C_APU_UDI_15=0b000000000000000000000000
PARAMETER C_PPC440MC_ADDR_BASE=0x00000000
PARAMETER C_PPC440MC_ADDR_HIGH=0x03FFFFFF
PARAMETER C_PPC440MC_ROW_CONFLICT_MASK=0x000FFF80
PARAMETER C_PPC440MC_BANK_CONFLICT_MASK=0x00300000
PARAMETER C_PPC440MC_CONTROL=0xf850008f
PARAMETER C_PPC440MC_PRIO_ICU=4
PARAMETER C_PPC440MC_PRIO_DCUW=3
PARAMETER C_PPC440MC_PRIO_DCUR=2
PARAMETER C_PPC440MC_PRIO_SPLB1=0
PARAMETER C_PPC440MC_PRIO_SPLB0=1
PARAMETER C_PPC440MC_ARB_MODE=0
PARAMETER C_PPC440MC_MAX_BURST=8
PARAMETER C_MPLB_AWIDTH=32
PARAMETER C_MPLB_DWIDTH=128
PARAMETER C_MPLB_NATIVE_DWIDTH=128
PARAMETER C_MPLB_COUNTER=0x00000500
PARAMETER C_MPLB_PRIO_ICU=4
PARAMETER C_MPLB_PRIO_DCUW=3
PARAMETER C_MPLB_PRIO_DCUR=2
PARAMETER C_MPLB_PRIO_SPLB1=0
PARAMETER C_MPLB_PRIO_SPLB0=1
PARAMETER C_MPLB_ARB_MODE=0
PARAMETER C_MPLB_SYNC_TATTRIBUTE=0
PARAMETER C_MPLB_MAX_BURST=8
PARAMETER C_MPLB_ALLOW_LOCK_XFER=1
PARAMETER C_MPLB_READ_PIPE_ENABLE=1
PARAMETER C_MPLB_WRITE_PIPE_ENABLE=1
PARAMETER C_MPLB_WRITE_POST_ENABLE=1
PARAMETER C_MPLB_P2P=0
PARAMETER C_MPLB_WDOG_ENABLE=1
PARAMETER C_SPLB0_AWIDTH=32
PARAMETER C_SPLB0_DWIDTH=128
PARAMETER C_SPLB0_NATIVE_DWIDTH=128
PARAMETER C_SPLB0_SUPPORT_BURSTS=1
PARAMETER C_SPLB0_USE_MPLB_ADDR=0
PARAMETER C_SPLB0_NUM_MPLB_ADDR_RNG=0
PARAMETER C_SPLB0_RNG_MC_BASEADDR=0xffffffff
PARAMETER C_SPLB0_RNG_MC_HIGHADDR=0x00000000
PARAMETER C_SPLB0_RNG0_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB0_RNG0_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB0_RNG1_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB0_RNG1_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB0_RNG2_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB0_RNG2_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB0_RNG3_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB0_RNG3_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB0_NUM_MASTERS=1
PARAMETER C_SPLB0_MID_WIDTH=1
PARAMETER C_SPLB0_ALLOW_LOCK_XFER=1
PARAMETER C_SPLB0_READ_PIPE_ENABLE=1
PARAMETER C_SPLB0_PROPAGATE_MIRQ=0
PARAMETER C_SPLB0_P2P=-1
PARAMETER C_SPLB1_AWIDTH=32
PARAMETER C_SPLB1_DWIDTH=128
PARAMETER C_SPLB1_NATIVE_DWIDTH=128
PARAMETER C_SPLB1_SUPPORT_BURSTS=1
PARAMETER C_SPLB1_USE_MPLB_ADDR=0
PARAMETER C_SPLB1_NUM_MPLB_ADDR_RNG=0
PARAMETER C_SPLB1_RNG_MC_BASEADDR=0xffffffff
PARAMETER C_SPLB1_RNG_MC_HIGHADDR=0x00000000
PARAMETER C_SPLB1_RNG0_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB1_RNG0_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB1_RNG1_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB1_RNG1_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB1_RNG2_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB1_RNG2_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB1_RNG3_MPLB_BASEADDR=0xffffffff
PARAMETER C_SPLB1_RNG3_MPLB_HIGHADDR=0x00000000
PARAMETER C_SPLB1_NUM_MASTERS=1
PARAMETER C_SPLB1_MID_WIDTH=1
PARAMETER C_SPLB1_ALLOW_LOCK_XFER=1
PARAMETER C_SPLB1_READ_PIPE_ENABLE=1
PARAMETER C_SPLB1_PROPAGATE_MIRQ=0
PARAMETER C_SPLB1_P2P=-1
PARAMETER C_NUM_DMA=1
PARAMETER C_DMA0_TXCHANNELCTRL=0x01010000
PARAMETER C_DMA0_RXCHANNELCTRL=0x01010000
PARAMETER C_DMA0_CONTROL=0b00000000
PARAMETER C_DMA0_TXIRQTIMER=0b1111111111
PARAMETER C_DMA0_RXIRQTIMER=0b1111111111
PARAMETER C_DMA1_TXCHANNELCTRL=0x01010000
PARAMETER C_DMA1_RXCHANNELCTRL=0x01010000
PARAMETER C_DMA1_CONTROL=0b00000000
PARAMETER C_DMA1_TXIRQTIMER=0b1111111111
PARAMETER C_DMA1_RXIRQTIMER=0b1111111111
PARAMETER C_DMA2_TXCHANNELCTRL=0x01010000
PARAMETER C_DMA2_RXCHANNELCTRL=0x01010000
PARAMETER C_DMA2_CONTROL=0b00000000
PARAMETER C_DMA2_TXIRQTIMER=0b1111111111
PARAMETER C_DMA2_RXIRQTIMER=0b1111111111
PARAMETER C_DMA3_TXCHANNELCTRL=0x01010000
PARAMETER C_DMA3_RXCHANNELCTRL=0x01010000
PARAMETER C_DMA3_CONTROL=0b00000000
PARAMETER C_DMA3_TXIRQTIMER=0b1111111111
PARAMETER C_DMA3_RXIRQTIMER=0b1111111111
PARAMETER C_DCR_AUTOLOCK_ENABLE=1
PARAMETER C_PPCDM_ASYNCMODE=0
PARAMETER C_PPCDS_ASYNCMODE=0
PORT CPMC440CLK=proc_clk_s
PORT CPMINTERCONNECTCLK=ppc440_0_CPMINTERCONNECTCLK
PORT CPMINTERCONNECTCLKNTO1=net_vcc
PORT EICC440EXTIRQ=EICC440EXTIRQ
PORT CPMMCCLK=clk_200mhz_s
PORT CPMPPCMPLBCLK=sys_clk_s
PORT CPMPPCS0PLBCLK=sys_clk_s
PORT CPMDMA0LLCLK=sys_clk_s
PORT DMA0TXIRQ=ppc440_0_DMA0TXIRQ
PORT DMA0RXIRQ=ppc440_0_DMA0RXIRQ
END
BEGIN plb_v46
OPTION HW_VER=1.03.a
OPTION INSTANCE=plb_v46_0
PARAMETER C_PLBV46_NUM_MASTERS=1
PARAMETER C_PLBV46_NUM_SLAVES=10
PARAMETER C_PLBV46_MID_WIDTH=1
PARAMETER C_PLBV46_AWIDTH=32
PARAMETER C_PLBV46_DWIDTH=128
PARAMETER C_DCR_INTFCE=0
PARAMETER C_BASEADDR=0b1111111111
PARAMETER C_HIGHADDR=0b0000000000
PARAMETER C_DCR_AWIDTH=10
PARAMETER C_DCR_DWIDTH=32
PARAMETER C_EXT_RESET_HIGH=1
PARAMETER C_IRQ_ACTIVE=1
PARAMETER C_ADDR_PIPELINING_TYPE=1
PARAMETER C_FAMILY=virtex5
PARAMETER C_P2P=0
PARAMETER C_ARB_TYPE=0
PORT PLB_Clk=sys_clk_s
PORT SYS_Rst=sys_bus_reset
END
BEGIN ppc440mc_ddr2
OPTION HW_VER=2.00.a
OPTION INSTANCE=DDR2_SDRAM_16Mx32
PARAMETER C_DDR_BAWIDTH=2
PARAMETER C_NUM_CLK_PAIRS=2
PARAMETER C_DDR_DWIDTH=32
PARAMETER C_DDR_CAWIDTH=9
PARAMETER C_NUM_RANKS_MEM=1
PARAMETER C_CS_BITS=0
PARAMETER C_DDR_DM_WIDTH=4
PARAMETER C_DQ_BITS=5
PARAMETER C_DDR2_ODT_WIDTH=1
PARAMETER C_DDR2_ADDT_LAT=1
PARAMETER C_INCLUDE_ECC_SUPPORT=0
PARAMETER C_DDR2_ODT_SETTING=1
PARAMETER C_DQS_BITS=2
PARAMETER C_DDR_DQS_WIDTH=4
PARAMETER C_DDR_RAWIDTH=13
PARAMETER C_DDR_BURST_LENGTH=4
PARAMETER C_DDR_CAS_LAT=3
PARAMETER C_REG_DIMM=0
PARAMETER C_MIB_MC_CLOCK_RATIO=1
PARAMETER C_MEM_BASEADDR=0x00000000
PARAMETER C_MEM_HIGHADDR=0x03FFFFFF
PARAMETER C_DDR_TREFI=7800
PARAMETER C_DDR_TRAS=40000
PARAMETER C_DDR_TRCD=15000
PARAMETER C_DDR_TRFC=70000
PARAMETER C_DDR_TRP=15000
PARAMETER C_DDR_TRTP=7500
PARAMETER C_DDR_TWR=15000
PARAMETER C_DDR_TWTR=10000
PARAMETER C_MC_MIBCLK_PERIOD_PS=5000
PARAMETER C_IDEL_HIGH_PERF=TRUE
PARAMETER C_SIM_ONLY=0
PARAMETER C_NUM_IDELAYCTRL=2
PARAMETER C_READ_DATA_PIPELINE=0
PARAMETER C_DQS_IO_COL=0b00000000
PARAMETER C_DQ_IO_MS=0b10101010110101010101101010101010
PORT mc_mibclk=clk_200mhz_s
PORT mi_mcclk90=clk_200mhz_s90
PORT mi_mcreset=sys_bus_reset
PORT mi_mcclkdiv2=sys_clk_s
PORT mi_mcclk_200=clk_200mhz_s
PORT DDR2_DQ=fpga_0_DDR2_SDRAM_16Mx32_DDR2_DQ
PORT DDR2_DQS=fpga_0_DDR2_SDRAM_16Mx32_DDR2_DQS
PORT DDR2_DQS_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_DQS_N
PORT DDR2_A=fpga_0_DDR2_SDRAM_16Mx32_DDR2_A
PORT DDR2_BA=fpga_0_DDR2_SDRAM_16Mx32_DDR2_BA
PORT DDR2_RAS_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_RAS_N
PORT DDR2_CAS_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_CAS_N
PORT DDR2_WE_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_WE_N
PORT DDR2_CS_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_CS_N
PORT DDR2_ODT=fpga_0_DDR2_SDRAM_16Mx32_DDR2_ODT
PORT DDR2_CKE=fpga_0_DDR2_SDRAM_16Mx32_DDR2_CKE
PORT DDR2_DM=fpga_0_DDR2_SDRAM_16Mx32_DDR2_DM
PORT DDR2_CK=fpga_0_DDR2_SDRAM_16Mx32_DDR2_CK
PORT DDR2_CK_N=fpga_0_DDR2_SDRAM_16Mx32_DDR2_CK_N
END
BEGIN xps_bram_if_cntlr
OPTION HW_VER=1.00.a
OPTION INSTANCE=xps_bram_if_cntlr_1
PARAMETER C_BASEADDR=0xffff0000
PARAMETER C_HIGHADDR=0xffffffff
PARAMETER C_SPLB_NATIVE_DWIDTH=64
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_SUPPORT_BURSTS=1
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_SMALLEST_MASTER=128
PARAMETER C_FAMILY=virtex5
END
BEGIN xps_bram_if_cntlr_1_bram_elaborate
OPTION HW_VER=1.00.a
OPTION INSTANCE=xps_bram_if_cntlr_1_bram
PARAMETER C_MEMSIZE=0x10000
PARAMETER C_PORT_DWIDTH=64
PARAMETER C_PORT_AWIDTH=32
PARAMETER C_NUM_WE=8
PARAMETER C_FAMILY=virtex5
END
BEGIN xps_uart16550
OPTION HW_VER=2.00.b
OPTION INSTANCE=RS232
PARAMETER C_BASEADDR=0x83e00000
PARAMETER C_HIGHADDR=0x83e0ffff
PARAMETER C_IS_A_16550=1
PARAMETER C_HAS_EXTERNAL_XIN=0
PARAMETER C_HAS_EXTERNAL_RCLK=0
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_FAMILY=virtex5
PORT sin=fpga_0_RS232_sin
PORT sout=fpga_0_RS232_sout
PORT IP2INTC_Irpt=RS232_IP2INTC_Irpt
END
BEGIN xps_gpio
OPTION HW_VER=1.00.a
OPTION INSTANCE=LEDs_8Bit
PARAMETER C_BASEADDR=0x81400000
PARAMETER C_HIGHADDR=0x8140ffff
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_FAMILY=virtex5
PARAMETER C_GPIO_WIDTH=8
PARAMETER C_ALL_INPUTS=0
PARAMETER C_INTERRUPT_PRESENT=0
PARAMETER C_IS_BIDIR=0
PARAMETER C_DOUT_DEFAULT=0x00000000
PARAMETER C_TRI_DEFAULT=0xffffffff
PARAMETER C_IS_DUAL=0
PARAMETER C_ALL_INPUTS_2=0
PARAMETER C_IS_BIDIR_2=1
PARAMETER C_DOUT_DEFAULT_2=0x00000000
PARAMETER C_TRI_DEFAULT_2=0xffffffff
PORT GPIO_d_out=fpga_0_LEDs_8Bit_GPIO_d_out
END
BEGIN xps_gpio
OPTION HW_VER=1.00.a
OPTION INSTANCE=DIP_Switches_8Bit
PARAMETER C_BASEADDR=0x81420000
PARAMETER C_HIGHADDR=0x8142ffff
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_FAMILY=virtex5
PARAMETER C_GPIO_WIDTH=8
PARAMETER C_ALL_INPUTS=1
PARAMETER C_INTERRUPT_PRESENT=1
PARAMETER C_IS_BIDIR=0
PARAMETER C_DOUT_DEFAULT=0x00000000
PARAMETER C_TRI_DEFAULT=0xffffffff
PARAMETER C_IS_DUAL=0
PARAMETER C_ALL_INPUTS_2=0
PARAMETER C_IS_BIDIR_2=1
PARAMETER C_DOUT_DEFAULT_2=0x00000000
PARAMETER C_TRI_DEFAULT_2=0xffffffff
PORT IP2INTC_Irpt=DIP_Switches_8Bit_IP2INTC_Irpt
PORT GPIO_in=fpga_0_DIP_Switches_8Bit_GPIO_in
END
BEGIN xps_gpio
OPTION HW_VER=1.00.a
OPTION INSTANCE=Push_Buttons_3Bit
PARAMETER C_BASEADDR=0x81440000
PARAMETER C_HIGHADDR=0x8144ffff
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_FAMILY=virtex5
PARAMETER C_GPIO_WIDTH=3
PARAMETER C_ALL_INPUTS=1
PARAMETER C_INTERRUPT_PRESENT=1
PARAMETER C_IS_BIDIR=0
PARAMETER C_DOUT_DEFAULT=0x00000000
PARAMETER C_TRI_DEFAULT=0xffffffff
PARAMETER C_IS_DUAL=0
PARAMETER C_ALL_INPUTS_2=0
PARAMETER C_IS_BIDIR_2=1
PARAMETER C_DOUT_DEFAULT_2=0x00000000
PARAMETER C_TRI_DEFAULT_2=0xffffffff
PORT IP2INTC_Irpt=Push_Buttons_3Bit_IP2INTC_Irpt
PORT GPIO_in=fpga_0_Push_Buttons_3Bit_GPIO_in
END
BEGIN xps_mch_emc
OPTION HW_VER=2.00.a
OPTION INSTANCE=FLASH_8Mx16
PARAMETER C_FAMILY=virtex5
PARAMETER C_NUM_BANKS_MEM=1
PARAMETER C_NUM_CHANNELS=2
PARAMETER C_PRIORITY_MODE=0
PARAMETER C_INCLUDE_PLB_IPIF=1
PARAMETER C_INCLUDE_WRBUF=1
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_MCH_SPLB_AWIDTH=32
PARAMETER C_SPLB_SMALLEST_MASTER=128
PARAMETER C_MCH_NATIVE_DWIDTH=32
PARAMETER C_MCH_PLB_CLK_PERIOD_PS=10000
PARAMETER C_MEM0_BASEADDR=0x86000000
PARAMETER C_MEM0_HIGHADDR=0x87ffffff
PARAMETER C_MEM1_BASEADDR=0xffffffff
PARAMETER C_MEM1_HIGHADDR=0x00000000
PARAMETER C_MEM2_BASEADDR=0xffffffff
PARAMETER C_MEM2_HIGHADDR=0x00000000
PARAMETER C_MEM3_BASEADDR=0xffffffff
PARAMETER C_MEM3_HIGHADDR=0x00000000
PARAMETER C_INCLUDE_NEGEDGE_IOREGS=0
PARAMETER C_MEM0_WIDTH=16
PARAMETER C_MEM1_WIDTH=32
PARAMETER C_MEM2_WIDTH=32
PARAMETER C_MEM3_WIDTH=32
PARAMETER C_MAX_MEM_WIDTH=16
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_0=1
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_1=0
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_2=0
PARAMETER C_INCLUDE_DATAWIDTH_MATCHING_3=0
PARAMETER C_SYNCH_MEM_0=0
PARAMETER C_SYNCH_PIPEDELAY_0=2
PARAMETER C_TCEDV_PS_MEM_0=120000
PARAMETER C_TAVDV_PS_MEM_0=120000
PARAMETER C_THZCE_PS_MEM_0=35000
PARAMETER C_THZOE_PS_MEM_0=7000
PARAMETER C_TWC_PS_MEM_0=120000
PARAMETER C_TWP_PS_MEM_0=120000
PARAMETER C_TLZWE_PS_MEM_0=35000
PARAMETER C_SYNCH_MEM_1=0
PARAMETER C_SYNCH_PIPEDELAY_1=2
PARAMETER C_TCEDV_PS_MEM_1=15000
PARAMETER C_TAVDV_PS_MEM_1=15000
PARAMETER C_THZCE_PS_MEM_1=7000
PARAMETER C_THZOE_PS_MEM_1=7000
PARAMETER C_TWC_PS_MEM_1=15000
PARAMETER C_TWP_PS_MEM_1=12000
PARAMETER C_TLZWE_PS_MEM_1=0
PARAMETER C_SYNCH_MEM_2=0
PARAMETER C_SYNCH_PIPEDELAY_2=2
PARAMETER C_TCEDV_PS_MEM_2=15000
PARAMETER C_TAVDV_PS_MEM_2=15000
PARAMETER C_THZCE_PS_MEM_2=7000
PARAMETER C_THZOE_PS_MEM_2=7000
PARAMETER C_TWC_PS_MEM_2=15000
PARAMETER C_TWP_PS_MEM_2=12000
PARAMETER C_TLZWE_PS_MEM_2=0
PARAMETER C_SYNCH_MEM_3=0
PARAMETER C_SYNCH_PIPEDELAY_3=2
PARAMETER C_TCEDV_PS_MEM_3=15000
PARAMETER C_TAVDV_PS_MEM_3=15000
PARAMETER C_THZCE_PS_MEM_3=7000
PARAMETER C_THZOE_PS_MEM_3=7000
PARAMETER C_TWC_PS_MEM_3=15000
PARAMETER C_TWP_PS_MEM_3=12000
PARAMETER C_TLZWE_PS_MEM_3=0
PARAMETER C_MCH0_PROTOCOL=0
PARAMETER C_MCH0_ACCESSBUF_DEPTH=16
PARAMETER C_MCH0_RDDATABUF_DEPTH=16
PARAMETER C_MCH1_PROTOCOL=0
PARAMETER C_MCH1_ACCESSBUF_DEPTH=16
PARAMETER C_MCH1_RDDATABUF_DEPTH=16
PARAMETER C_MCH2_PROTOCOL=0
PARAMETER C_MCH2_ACCESSBUF_DEPTH=16
PARAMETER C_MCH2_RDDATABUF_DEPTH=16
PARAMETER C_MCH3_PROTOCOL=0
PARAMETER C_MCH3_ACCESSBUF_DEPTH=16
PARAMETER C_MCH3_RDDATABUF_DEPTH=16
PARAMETER C_XCL0_LINESIZE=4
PARAMETER C_XCL0_WRITEXFER=1
PARAMETER C_XCL1_LINESIZE=4
PARAMETER C_XCL1_WRITEXFER=1
PARAMETER C_XCL2_LINESIZE=4
PARAMETER C_XCL2_WRITEXFER=1
PARAMETER C_XCL3_LINESIZE=4
PARAMETER C_XCL3_WRITEXFER=1
PORT RdClk=sys_clk_s
PORT Mem_A=fpga_0_FLASH_8Mx16_Mem_A_split
PORT Mem_CEN=fpga_0_FLASH_8Mx16_Mem_CEN
PORT Mem_OEN=fpga_0_FLASH_8Mx16_Mem_OEN
PORT Mem_WEN=fpga_0_FLASH_8Mx16_Mem_WEN
END
BEGIN xps_ll_temac
OPTION HW_VER=1.01.b
OPTION LICENSE_STATUS=Hardware_Evaluation
OPTION INSTANCE=Hard_Ethernet_MAC
PARAMETER C_NUM_IDELAYCTRL=2
PARAMETER C_SUBFAMILY=FX
PARAMETER C_RESERVED=0
PARAMETER C_FAMILY=virtex5
PARAMETER C_BASEADDR=0x81c00000
PARAMETER C_HIGHADDR=0x81c0ffff
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_P2P=0
PARAMETER C_INCLUDE_IO=1
PARAMETER C_PHY_TYPE=1
PARAMETER C_TEMAC1_ENABLED=0
PARAMETER C_TEMAC0_TXFIFO=4096
PARAMETER C_TEMAC0_RXFIFO=4096
PARAMETER C_TEMAC1_TXFIFO=4096
PARAMETER C_TEMAC1_RXFIFO=4096
PARAMETER C_BUS2CORE_CLK_RATIO=1
PARAMETER C_TEMAC_TYPE=0
PARAMETER C_TEMAC0_TXCSUM=1
PARAMETER C_TEMAC0_RXCSUM=1
PARAMETER C_TEMAC1_TXCSUM=0
PARAMETER C_TEMAC1_RXCSUM=0
PARAMETER C_TEMAC0_PHYADDR=0b00001
PARAMETER C_TEMAC1_PHYADDR=0b00010
PARAMETER C_SPLB_CLK_PERIOD_PS=10000
PORT TemacIntc0_Irpt=Hard_Ethernet_MAC_TemacIntc0_Irpt
PORT TemacPhy_RST_n=fpga_0_Hard_Ethernet_MAC_TemacPhy_RST_n
PORT GTX_CLK_0=temac_clk_s
PORT REFCLK=clk_200mhz_s
PORT LlinkTemac0_CLK=sys_clk_s
PORT MII_TX_CLK_0=fpga_0_Hard_Ethernet_MAC_MII_TX_CLK_0
PORT GMII_TXD_0=fpga_0_Hard_Ethernet_MAC_GMII_TXD_0
PORT GMII_TX_EN_0=fpga_0_Hard_Ethernet_MAC_GMII_TX_EN_0
PORT GMII_TX_ER_0=fpga_0_Hard_Ethernet_MAC_GMII_TX_ER_0
PORT GMII_TX_CLK_0=fpga_0_Hard_Ethernet_MAC_GMII_TX_CLK_0
PORT GMII_RXD_0=fpga_0_Hard_Ethernet_MAC_GMII_RXD_0
PORT GMII_RX_DV_0=fpga_0_Hard_Ethernet_MAC_GMII_RX_DV_0
PORT GMII_RX_ER_0=fpga_0_Hard_Ethernet_MAC_GMII_RX_ER_0
PORT GMII_RX_CLK_0=fpga_0_Hard_Ethernet_MAC_GMII_RX_CLK_0
PORT MDC_0=fpga_0_Hard_Ethernet_MAC_MDC_0
END
BEGIN xps_timer
OPTION HW_VER=1.00.a
OPTION INSTANCE=xps_timer_1
PARAMETER C_FAMILY=virtex5
PARAMETER C_COUNT_WIDTH=32
PARAMETER C_ONE_TIMER_ONLY=1
PARAMETER C_TRIG0_ASSERT=1
PARAMETER C_TRIG1_ASSERT=1
PARAMETER C_GEN0_ASSERT=1
PARAMETER C_GEN1_ASSERT=1
PARAMETER C_BASEADDR=0x83c00000
PARAMETER C_HIGHADDR=0x83c0ffff
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PORT Interrupt=xps_timer_1_Interrupt
END
BEGIN xps_timebase_wdt
OPTION HW_VER=1.00.b
OPTION INSTANCE=xps_timebase_wdt_1
PARAMETER C_WDT_INTERVAL=30
PARAMETER C_WDT_ENABLE_ONCE=0
PARAMETER C_BASEADDR=0x83a00000
PARAMETER C_HIGHADDR=0x83a0ffff
PARAMETER C_FAMILY=virtex5
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PORT Timebase_Interrupt=xps_timebase_wdt_1_Timebase_Interrupt
PORT WDT_Interrupt=xps_timebase_wdt_1_WDT_Interrupt
END
BEGIN util_bus_split
OPTION HW_VER=1.00.a
OPTION INSTANCE=FLASH_8Mx16_util_bus_split_0
PARAMETER C_SIZE_IN=32
PARAMETER C_LEFT_POS=0
PARAMETER C_SPLIT=7
PORT Sig=fpga_0_FLASH_8Mx16_Mem_A_split
PORT Out2=fpga_0_FLASH_8Mx16_Mem_A
END
BEGIN clock_generator
OPTION HW_VER=2.01.a
OPTION INSTANCE=clock_generator_0
PARAMETER C_FAMILY=virtex5
PARAMETER C_EXT_RESET_HIGH=1
PARAMETER C_CLK_GEN=1
PARAMETER C_NUM_PLL=2
PARAMETER C_NUM_DCM=0
PARAMETER C_CLKOUT0_MODULE=PLL0
PARAMETER C_CLKOUT0_PORT=CLKOUT0B
PARAMETER C_CLKOUT1_MODULE=PLL0
PARAMETER C_CLKOUT1_PORT=CLKOUT1B
PARAMETER C_CLKOUT2_MODULE=PLL0
PARAMETER C_CLKOUT2_PORT=CLKOUT2B
PARAMETER C_CLKOUT3_MODULE=PLL0
PARAMETER C_CLKOUT3_PORT=CLKOUT3B
PARAMETER C_CLKOUT4_MODULE=PLL0
PARAMETER C_CLKOUT4_PORT=CLKOUT4B
PARAMETER C_CLKOUT5_MODULE=PLL1
PARAMETER C_CLKOUT5_PORT=CLKOUT0B
PARAMETER C_CLKOUT6_MODULE=NONE
PARAMETER C_CLKOUT6_PORT=NONE
PARAMETER C_CLKOUT7_MODULE=NONE
PARAMETER C_CLKOUT7_PORT=NONE
PARAMETER C_CLKOUT8_MODULE=NONE
PARAMETER C_CLKOUT8_PORT=NONE
PARAMETER C_CLKOUT9_MODULE=NONE
PARAMETER C_CLKOUT9_PORT=NONE
PARAMETER C_CLKOUT10_MODULE=NONE
PARAMETER C_CLKOUT10_PORT=NONE
PARAMETER C_CLKOUT11_MODULE=NONE
PARAMETER C_CLKOUT11_PORT=NONE
PARAMETER C_CLKOUT12_MODULE=NONE
PARAMETER C_CLKOUT12_PORT=NONE
PARAMETER C_CLKOUT13_MODULE=NONE
PARAMETER C_CLKOUT13_PORT=NONE
PARAMETER C_CLKOUT14_MODULE=NONE
PARAMETER C_CLKOUT14_PORT=NONE
PARAMETER C_CLKOUT15_MODULE=NONE
PARAMETER C_CLKOUT15_PORT=NONE
PARAMETER C_CLKFBOUT_MODULE=NONE
PARAMETER C_CLKFBOUT_PORT=NONE
PARAMETER C_PLL0_DIVCLK_DIVIDE=1
PARAMETER C_PLL0_CLKFBOUT_MULT=8
PARAMETER C_PLL0_CLKFBOUT_PHASE=0.0
PARAMETER C_PLL0_CLKIN1_PERIOD=10.000
PARAMETER C_PLL0_CLKOUT0_DIVIDE=2
PARAMETER C_PLL0_CLKOUT0_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT0_PHASE=0.0
PARAMETER C_PLL0_CLKOUT1_DIVIDE=4
PARAMETER C_PLL0_CLKOUT1_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT1_PHASE=0.0
PARAMETER C_PLL0_CLKOUT2_DIVIDE=8
PARAMETER C_PLL0_CLKOUT2_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT2_PHASE=0.0
PARAMETER C_PLL0_CLKOUT3_DIVIDE=4
PARAMETER C_PLL0_CLKOUT3_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT3_PHASE=0.0
PARAMETER C_PLL0_CLKOUT4_DIVIDE=4
PARAMETER C_PLL0_CLKOUT4_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT4_PHASE=90.0
PARAMETER C_PLL0_CLKOUT5_DIVIDE=1
PARAMETER C_PLL0_CLKOUT5_DUTY_CYCLE=0.5
PARAMETER C_PLL0_CLKOUT5_PHASE=0.0
PARAMETER C_PLL0_BANDWIDTH=OPTIMIZED
PARAMETER C_PLL0_COMPENSATION=SYSTEM_SYNCHRONOUS
PARAMETER C_PLL0_REF_JITTER=0.100
PARAMETER C_PLL0_RESET_ON_LOSS_OF_LOCK=FALSE
PARAMETER C_PLL0_RST_DEASSERT_CLK=CLKIN1
PARAMETER C_PLL0_EXT_RESET_HIGH=1
PARAMETER C_PLL0_FAMILY=virtex5
PARAMETER C_PLL0_CLKOUT0_DESKEW_ADJUST=NONE
PARAMETER C_PLL0_CLKOUT1_DESKEW_ADJUST=NONE
PARAMETER C_PLL0_CLKOUT2_DESKEW_ADJUST=PPC
PARAMETER C_PLL0_CLKOUT3_DESKEW_ADJUST=PPC
PARAMETER C_PLL0_CLKOUT4_DESKEW_ADJUST=PPC
PARAMETER C_PLL0_CLKOUT5_DESKEW_ADJUST=PPC
PARAMETER C_PLL0_CLKFBOUT_DESKEW_ADJUST=PPC
PARAMETER C_PLL0_CLKIN1_BUF=FALSE
PARAMETER C_PLL0_CLKFBOUT_BUF=TRUE
PARAMETER C_PLL0_CLKOUT0_BUF=TRUE
PARAMETER C_PLL0_CLKOUT1_BUF=TRUE
PARAMETER C_PLL0_CLKOUT2_BUF=TRUE
PARAMETER C_PLL0_CLKOUT3_BUF=TRUE
PARAMETER C_PLL0_CLKOUT4_BUF=TRUE
PARAMETER C_PLL0_CLKOUT5_BUF=FALSE
PARAMETER C_PLL0_CLKIN1_MODULE=CLKGEN
PARAMETER C_PLL0_CLKIN1_PORT=CLKIN
PARAMETER C_PLL0_CLKFBIN_MODULE=PLL0
PARAMETER C_PLL0_CLKFBIN_PORT=CLKFBOUT
PARAMETER C_PLL0_RST_MODULE=CLKGEN
PARAMETER C_PLL1_DIVCLK_DIVIDE=1
PARAMETER C_PLL1_CLKFBOUT_MULT=10
PARAMETER C_PLL1_CLKFBOUT_PHASE=0.0
PARAMETER C_PLL1_CLKIN1_PERIOD=10.000
PARAMETER C_PLL1_CLKOUT0_DIVIDE=8
PARAMETER C_PLL1_CLKOUT0_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT0_PHASE=0.0
PARAMETER C_PLL1_CLKOUT1_DIVIDE=1
PARAMETER C_PLL1_CLKOUT1_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT1_PHASE=0.0
PARAMETER C_PLL1_CLKOUT2_DIVIDE=1
PARAMETER C_PLL1_CLKOUT2_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT2_PHASE=0.0
PARAMETER C_PLL1_CLKOUT3_DIVIDE=1
PARAMETER C_PLL1_CLKOUT3_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT3_PHASE=0.0
PARAMETER C_PLL1_CLKOUT4_DIVIDE=1
PARAMETER C_PLL1_CLKOUT4_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT4_PHASE=0.0
PARAMETER C_PLL1_CLKOUT5_DIVIDE=1
PARAMETER C_PLL1_CLKOUT5_DUTY_CYCLE=0.5
PARAMETER C_PLL1_CLKOUT5_PHASE=0.0
PARAMETER C_PLL1_BANDWIDTH=OPTIMIZED
PARAMETER C_PLL1_COMPENSATION=SYSTEM_SYNCHRONOUS
PARAMETER C_PLL1_REF_JITTER=0.100
PARAMETER C_PLL1_RESET_ON_LOSS_OF_LOCK=FALSE
PARAMETER C_PLL1_RST_DEASSERT_CLK=CLKIN1
PARAMETER C_PLL1_EXT_RESET_HIGH=1
PARAMETER C_PLL1_FAMILY=virtex5
PARAMETER C_PLL1_CLKOUT0_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKOUT1_DESKEW_ADJUST=NONE
PARAMETER C_PLL1_CLKOUT2_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKOUT3_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKOUT4_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKOUT5_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKFBOUT_DESKEW_ADJUST=PPC
PARAMETER C_PLL1_CLKIN1_BUF=FALSE
PARAMETER C_PLL1_CLKFBOUT_BUF=TRUE
PARAMETER C_PLL1_CLKOUT0_BUF=TRUE
PARAMETER C_PLL1_CLKOUT1_BUF=FALSE
PARAMETER C_PLL1_CLKOUT2_BUF=FALSE
PARAMETER C_PLL1_CLKOUT3_BUF=FALSE
PARAMETER C_PLL1_CLKOUT4_BUF=FALSE
PARAMETER C_PLL1_CLKOUT5_BUF=FALSE
PARAMETER C_PLL1_CLKIN1_MODULE=CLKGEN
PARAMETER C_PLL1_CLKIN1_PORT=CLKIN
PARAMETER C_PLL1_CLKFBIN_MODULE=PLL1
PARAMETER C_PLL1_CLKFBIN_PORT=CLKFBOUT
PARAMETER C_PLL1_RST_MODULE=CLKGEN
PARAMETER C_DCM0_DFS_FREQUENCY_MODE=LOW
PARAMETER C_DCM0_DLL_FREQUENCY_MODE=LOW
PARAMETER C_DCM0_DUTY_CYCLE_CORRECTION=true
PARAMETER C_DCM0_CLKIN_DIVIDE_BY_2=false
PARAMETER C_DCM0_CLK_FEEDBACK=1X
PARAMETER C_DCM0_CLKOUT_PHASE_SHIFT=NONE
PARAMETER C_DCM0_DSS_MODE=NONE
PARAMETER C_DCM0_STARTUP_WAIT=false
PARAMETER C_DCM0_PHASE_SHIFT=0
PARAMETER C_DCM0_CLKFX_MULTIPLY=4
PARAMETER C_DCM0_CLKFX_DIVIDE=1
PARAMETER C_DCM0_CLKDV_DIVIDE=2.000000
PARAMETER C_DCM0_CLKIN_PERIOD=0.000000
PARAMETER C_DCM0_DESKEW_ADJUST=SYSTEM_SYNCHRONOUS
PARAMETER C_DCM0_CLKIN_BUF=false
PARAMETER C_DCM0_CLKFB_BUF=false
PARAMETER C_DCM0_CLK0_BUF=false
PARAMETER C_DCM0_CLK90_BUF=false
PARAMETER C_DCM0_CLK180_BUF=false
PARAMETER C_DCM0_CLK270_BUF=false
PARAMETER C_DCM0_CLKDV_BUF=false
PARAMETER C_DCM0_CLKDV180_BUF=false
PARAMETER C_DCM0_CLK2X_BUF=false
PARAMETER C_DCM0_CLK2X180_BUF=false
PARAMETER C_DCM0_CLKFX_BUF=false
PARAMETER C_DCM0_CLKFX180_BUF=false
PARAMETER C_DCM0_EXT_RESET_HIGH=1
PARAMETER C_DCM0_FAMILY=virtex5
PARAMETER C_DCM0_CLKIN_MODULE=NONE
PARAMETER C_DCM0_CLKIN_PORT=NONE
PARAMETER C_DCM0_CLKFB_MODULE=NONE
PARAMETER C_DCM0_CLKFB_PORT=NONE
PARAMETER C_DCM0_RST_MODULE=NONE
PARAMETER C_DCM1_DFS_FREQUENCY_MODE=LOW
PARAMETER C_DCM1_DLL_FREQUENCY_MODE=LOW
PARAMETER C_DCM1_DUTY_CYCLE_CORRECTION=true
PARAMETER C_DCM1_CLKIN_DIVIDE_BY_2=false
PARAMETER C_DCM1_CLK_FEEDBACK=1X
PARAMETER C_DCM1_CLKOUT_PHASE_SHIFT=NONE
PARAMETER C_DCM1_DSS_MODE=NONE
PARAMETER C_DCM1_STARTUP_WAIT=false
PARAMETER C_DCM1_PHASE_SHIFT=0
PARAMETER C_DCM1_CLKFX_MULTIPLY=4
PARAMETER C_DCM1_CLKFX_DIVIDE=1
PARAMETER C_DCM1_CLKDV_DIVIDE=2.000000
PARAMETER C_DCM1_CLKIN_PERIOD=0.000000
PARAMETER C_DCM1_DESKEW_ADJUST=SYSTEM_SYNCHRONOUS
PARAMETER C_DCM1_CLKIN_BUF=false
PARAMETER C_DCM1_CLKFB_BUF=false
PARAMETER C_DCM1_CLK0_BUF=false
PARAMETER C_DCM1_CLK90_BUF=false
PARAMETER C_DCM1_CLK180_BUF=false
PARAMETER C_DCM1_CLK270_BUF=false
PARAMETER C_DCM1_CLKDV_BUF=false
PARAMETER C_DCM1_CLKDV180_BUF=false
PARAMETER C_DCM1_CLK2X_BUF=false
PARAMETER C_DCM1_CLK2X180_BUF=false
PARAMETER C_DCM1_CLKFX_BUF=false
PARAMETER C_DCM1_CLKFX180_BUF=false
PARAMETER C_DCM1_EXT_RESET_HIGH=1
PARAMETER C_DCM1_FAMILY=virtex5
PARAMETER C_DCM1_CLKIN_MODULE=NONE
PARAMETER C_DCM1_CLKIN_PORT=NONE
PARAMETER C_DCM1_CLKFB_MODULE=NONE
PARAMETER C_DCM1_CLKFB_PORT=NONE
PARAMETER C_DCM1_RST_MODULE=NONE
PARAMETER C_DCM2_DFS_FREQUENCY_MODE=LOW
PARAMETER C_DCM2_DLL_FREQUENCY_MODE=LOW
PARAMETER C_DCM2_DUTY_CYCLE_CORRECTION=true
PARAMETER C_DCM2_CLKIN_DIVIDE_BY_2=false
PARAMETER C_DCM2_CLK_FEEDBACK=1X
PARAMETER C_DCM2_CLKOUT_PHASE_SHIFT=NONE
PARAMETER C_DCM2_DSS_MODE=NONE
PARAMETER C_DCM2_STARTUP_WAIT=false
PARAMETER C_DCM2_PHASE_SHIFT=0
PARAMETER C_DCM2_CLKFX_MULTIPLY=4
PARAMETER C_DCM2_CLKFX_DIVIDE=1
PARAMETER C_DCM2_CLKDV_DIVIDE=2.000000
PARAMETER C_DCM2_CLKIN_PERIOD=0.000000
PARAMETER C_DCM2_DESKEW_ADJUST=SYSTEM_SYNCHRONOUS
PARAMETER C_DCM2_CLKIN_BUF=false
PARAMETER C_DCM2_CLKFB_BUF=false
PARAMETER C_DCM2_CLK0_BUF=false
PARAMETER C_DCM2_CLK90_BUF=false
PARAMETER C_DCM2_CLK180_BUF=false
PARAMETER C_DCM2_CLK270_BUF=false
PARAMETER C_DCM2_CLKDV_BUF=false
PARAMETER C_DCM2_CLKDV180_BUF=false
PARAMETER C_DCM2_CLK2X_BUF=false
PARAMETER C_DCM2_CLK2X180_BUF=false
PARAMETER C_DCM2_CLKFX_BUF=false
PARAMETER C_DCM2_CLKFX180_BUF=false
PARAMETER C_DCM2_EXT_RESET_HIGH=1
PARAMETER C_DCM2_FAMILY=virtex5
PARAMETER C_DCM2_CLKIN_MODULE=NONE
PARAMETER C_DCM2_CLKIN_PORT=NONE
PARAMETER C_DCM2_CLKFB_MODULE=NONE
PARAMETER C_DCM2_CLKFB_PORT=NONE
PARAMETER C_DCM2_RST_MODULE=NONE
PARAMETER C_DCM3_DFS_FREQUENCY_MODE=LOW
PARAMETER C_DCM3_DLL_FREQUENCY_MODE=LOW
PARAMETER C_DCM3_DUTY_CYCLE_CORRECTION=true
PARAMETER C_DCM3_CLKIN_DIVIDE_BY_2=false
PARAMETER C_DCM3_CLK_FEEDBACK=1X
PARAMETER C_DCM3_CLKOUT_PHASE_SHIFT=NONE
PARAMETER C_DCM3_DSS_MODE=NONE
PARAMETER C_DCM3_STARTUP_WAIT=false
PARAMETER C_DCM3_PHASE_SHIFT=0
PARAMETER C_DCM3_CLKFX_MULTIPLY=4
PARAMETER C_DCM3_CLKFX_DIVIDE=1
PARAMETER C_DCM3_CLKDV_DIVIDE=2.000000
PARAMETER C_DCM3_CLKIN_PERIOD=0.000000
PARAMETER C_DCM3_DESKEW_ADJUST=SYSTEM_SYNCHRONOUS
PARAMETER C_DCM3_CLKIN_BUF=false
PARAMETER C_DCM3_CLKFB_BUF=false
PARAMETER C_DCM3_CLK0_BUF=false
PARAMETER C_DCM3_CLK90_BUF=false
PARAMETER C_DCM3_CLK180_BUF=false
PARAMETER C_DCM3_CLK270_BUF=false
PARAMETER C_DCM3_CLKDV_BUF=false
PARAMETER C_DCM3_CLKDV180_BUF=false
PARAMETER C_DCM3_CLK2X_BUF=false
PARAMETER C_DCM3_CLK2X180_BUF=false
PARAMETER C_DCM3_CLKFX_BUF=false
PARAMETER C_DCM3_CLKFX180_BUF=false
PARAMETER C_DCM3_EXT_RESET_HIGH=1
PARAMETER C_DCM3_FAMILY=virtex5
PARAMETER C_DCM3_CLKIN_MODULE=NONE
PARAMETER C_DCM3_CLKIN_PORT=NONE
PARAMETER C_DCM3_CLKFB_MODULE=NONE
PARAMETER C_DCM3_CLKFB_PORT=NONE
PARAMETER C_DCM3_RST_MODULE=NONE
PORT CLKIN=dcm_clk_s_bufg
PORT CLKOUT0=proc_clk_s
PORT CLKOUT1=ppc440_0_CPMINTERCONNECTCLK
PORT CLKOUT2=sys_clk_s
PORT CLKOUT3=clk_200mhz_s
PORT CLKOUT4=clk_200mhz_s90
PORT CLKOUT5=temac_clk_s
PORT RST=net_gnd
PORT LOCKED=Dcm_all_locked
END
BEGIN jtagppc_cntlr
OPTION HW_VER=2.01.c
OPTION INSTANCE=jtagppc_cntlr_0
PARAMETER C_DEVICE=5vfx30t
PARAMETER C_NUM_PPC_USED=1
END
BEGIN proc_sys_reset
OPTION HW_VER=2.00.a
OPTION INSTANCE=proc_sys_reset_0
PARAMETER C_EXT_RST_WIDTH=4
PARAMETER C_AUX_RST_WIDTH=4
PARAMETER C_EXT_RESET_HIGH=1
PARAMETER C_AUX_RESET_HIGH=1
PARAMETER C_NUM_BUS_RST=1
PARAMETER C_NUM_PERP_RST=1
PORT Slowest_sync_clk=sys_clk_s
PORT Ext_Reset_In=sys_rst_s
PORT Dcm_locked=Dcm_all_locked
PORT Bus_Struct_Reset=sys_bus_reset
PORT Peripheral_Reset=sys_periph_reset
END
BEGIN xps_intc
OPTION HW_VER=1.00.a
OPTION INSTANCE=xps_intc_0
PARAMETER C_FAMILY=virtex5
PARAMETER C_BASEADDR=0x81800000
PARAMETER C_HIGHADDR=0x8180ffff
PARAMETER C_SPLB_AWIDTH=32
PARAMETER C_SPLB_DWIDTH=128
PARAMETER C_SPLB_P2P=0
PARAMETER C_SPLB_NUM_MASTERS=1
PARAMETER C_SPLB_MID_WIDTH=1
PARAMETER C_SPLB_NATIVE_DWIDTH=32
PARAMETER C_SPLB_SUPPORT_BURSTS=0
PARAMETER C_NUM_INTR_INPUTS=9
PARAMETER C_KIND_OF_INTR=0b00000000000000000000000000000010
PARAMETER C_KIND_OF_EDGE=0b00000000000000000000000000000010
PARAMETER C_KIND_OF_LVL=0b00000000000000000000000111111101
PARAMETER C_HAS_IPR=1
PARAMETER C_HAS_SIE=1
PARAMETER C_HAS_CIE=1
PARAMETER C_HAS_IVR=1
PARAMETER C_IRQ_ACTIVE=1
PORT Intr=ppc440_0_DMA0TXIRQ & ppc440_0_DMA0RXIRQ & RS232_IP2INTC_Irpt & DIP_Switches_8Bit_IP2INTC_Irpt & Push_Buttons_3Bit_IP2INTC_Irpt & Hard_Ethernet_MAC_TemacIntc0_Irpt & xps_timer_1_Interrupt & xps_timebase_wdt_1_Timebase_Interrupt & xps_timebase_wdt_1_WDT_Interrupt
PORT Irq=EICC440EXTIRQ
END
BEGIN input_bufg
OPTION HW_VER=1.00.a
OPTION INSTANCE=input_bufg_0
PARAMETER DWIDTH=1
PORT I=dcm_clk_s
PORT O=dcm_clk_s_bufg
END
