Fitter report for Phase1
Thu Apr 03 20:27:53 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Routing Usage Summary
 25. I/O Rules Summary
 26. I/O Rules Details
 27. I/O Rules Matrix
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Estimated Delay Added for Hold Timing Summary
 31. Estimated Delay Added for Hold Timing Details
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Apr 03 20:27:53 2025       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; Phase1                                      ;
; Top-level Entity Name           ; Datapath                                    ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,438 / 18,480 ( 13 % )                     ;
; Total registers                 ; 810                                         ;
; Total pins                      ; 97 / 224 ( 43 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 16,384 / 3,153,920 ( < 1 % )                ;
; Total RAM Blocks                ; 2 / 308 ( < 1 % )                           ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0 / 4 ( 0 % )                               ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.13        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.8%      ;
;     Processor 3            ;   4.4%      ;
;     Processor 4            ;   4.2%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                   ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node             ; Action  ; Operation ; Reason                     ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+
; clk~inputCLKENA0 ; Created ; Placement ; Fitter Periphery Placement ;           ;                ;                  ;                  ;                       ;
+------------------+---------+-----------+----------------------------+-----------+----------------+------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4579 ) ; 0.00 % ( 0 / 4579 )        ; 0.00 % ( 0 / 4579 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4579 ) ; 0.00 % ( 0 / 4579 )        ; 0.00 % ( 0 / 4579 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4579 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/cam/Downloads/374realfinal/risc_cpu/Phase2/output_files/Phase1.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,438 / 18,480        ; 13 %  ;
; ALMs needed [=A-B+C]                                        ; 2,438                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,489 / 18,480        ; 13 %  ;
;         [a] ALMs used for LUT logic and registers           ; 78                    ;       ;
;         [b] ALMs used for LUT logic                         ; 2,109                 ;       ;
;         [c] ALMs used for registers                         ; 302                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 257 / 18,480          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 206 / 18,480          ; 1 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ;       ;
;         [c] Due to LAB input limits                         ; 198                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 336 / 1,848           ; 18 %  ;
;     -- Logic LABs                                           ; 336                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,542                 ;       ;
;     -- 7 input functions                                    ; 504                   ;       ;
;     -- 6 input functions                                    ; 443                   ;       ;
;     -- 5 input functions                                    ; 1,355                 ;       ;
;     -- 4 input functions                                    ; 259                   ;       ;
;     -- <=3 input functions                                  ; 981                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 222                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 810                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 759 / 36,960          ; 2 %   ;
;         -- Secondary logic registers                        ; 51 / 36,960           ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 810                   ;       ;
;         -- Routing optimization registers                   ; 0                     ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 97 / 224              ; 43 %  ;
;     -- Clock pins                                           ; 7 / 9                 ; 78 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 308               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 16,384 / 3,153,920    ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 3,153,920    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 1                     ;       ;
;     -- Global clocks                                        ; 1 / 16                ; 6 %   ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.0% / 6.9% / 7.2%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 38.1% / 38.1% / 40.8% ;       ;
; Maximum fan-out                                             ; 1115                  ;       ;
; Highest non-global fan-out                                  ; 1115                  ;       ;
; Total fan-out                                               ; 21825                 ;       ;
; Average fan-out                                             ; 4.57                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2438 / 18480 ( 13 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2438                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2489 / 18480 ( 13 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 78                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2109                  ; 0                              ;
;         [c] ALMs used for registers                         ; 302                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 257 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 206 / 18480 ( 1 % )   ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 8                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 198                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 336 / 1848 ( 18 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 336                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3542                  ; 0                              ;
;     -- 7 input functions                                    ; 504                   ; 0                              ;
;     -- 6 input functions                                    ; 443                   ; 0                              ;
;     -- 5 input functions                                    ; 1355                  ; 0                              ;
;     -- 4 input functions                                    ; 259                   ; 0                              ;
;     -- <=3 input functions                                  ; 981                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 222                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 759 / 36960 ( 2 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 51 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 810                   ; 0                              ;
;         -- Routing optimization registers                   ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 97                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 16384                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                 ; 0                              ;
; M10K block                                                  ; 2 / 308 ( < 1 % )     ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 1 / 104 ( < 1 % )     ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 22108                 ; 0                              ;
;     -- Registered Connections                               ; 2550                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 96                    ; 0                              ;
;     -- Output Ports                                         ; 1                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ba_out              ; G2    ; 2A       ; 0            ; 21           ; 3            ; 66                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; c_sign_extended_out ; F10   ; 8A       ; 22           ; 45           ; 17           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clk                 ; M16   ; 5B       ; 54           ; 18           ; 60           ; 812                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; clr                 ; G12   ; 7A       ; 34           ; 45           ; 17           ; 802                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; con_enable          ; A5    ; 8A       ; 16           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; gra                 ; B10   ; 8A       ; 16           ; 45           ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; grb                 ; E7    ; 8A       ; 8            ; 45           ; 91           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; grc                 ; T9    ; 3B       ; 19           ; 0            ; 17           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; hi_enable           ; F12   ; 7A       ; 38           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; hi_out              ; AB7   ; 3B       ; 18           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_enable       ; V16   ; 4A       ; 46           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[0]      ; H8    ; 8A       ; 20           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[10]     ; H15   ; 7A       ; 44           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[11]     ; D12   ; 7A       ; 32           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[12]     ; G15   ; 7A       ; 43           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[13]     ; H13   ; 7A       ; 38           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[14]     ; L7    ; 8A       ; 22           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[15]     ; A10   ; 8A       ; 18           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[16]     ; F9    ; 8A       ; 14           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[17]     ; E10   ; 8A       ; 14           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[18]     ; A12   ; 7A       ; 36           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[19]     ; M20   ; 5B       ; 54           ; 20           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[1]      ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[20]     ; L1    ; 2A       ; 0            ; 20           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[21]     ; A9    ; 8A       ; 18           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[22]     ; E14   ; 7A       ; 40           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[23]     ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[24]     ; U11   ; 3B       ; 24           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[25]     ; L8    ; 7A       ; 34           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[26]     ; H11   ; 7A       ; 34           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[27]     ; A13   ; 7A       ; 42           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[28]     ; D13   ; 7A       ; 36           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[29]     ; Y14   ; 4A       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[2]      ; B5    ; 8A       ; 16           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[30]     ; G11   ; 7A       ; 38           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[31]     ; J9    ; 8A       ; 18           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[3]      ; F15   ; 7A       ; 46           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[4]      ; P12   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[5]      ; K7    ; 8A       ; 22           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[6]      ; F7    ; 8A       ; 8            ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[7]      ; G8    ; 8A       ; 20           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[8]      ; R12   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_init[9]      ; B11   ; 7A       ; 32           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; inport_out          ; G13   ; 7A       ; 38           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ir_enable           ; F13   ; 7A       ; 40           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; lo_enable           ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; lo_out              ; G1    ; 2A       ; 0            ; 21           ; 20           ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mar_enable          ; J8    ; 8A       ; 20           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mdr_enable          ; H9    ; 8A       ; 18           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; mdr_out             ; K21   ; 5B       ; 54           ; 21           ; 37           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; outport_enable      ; P6    ; 3A       ; 11           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_enable           ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 33                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_increment        ; U1    ; 2A       ; 0            ; 19           ; 20           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[0]          ; K22   ; 5B       ; 54           ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[10]         ; C8    ; 8A       ; 10           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[11]         ; M9    ; 3B       ; 22           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[12]         ; T10   ; 3B       ; 23           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[13]         ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[14]         ; V6    ; 3A       ; 12           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[15]         ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[16]         ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[17]         ; U2    ; 2A       ; 0            ; 19           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[18]         ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[19]         ; D9    ; 8A       ; 10           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[1]          ; N1    ; 2A       ; 0            ; 19           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[20]         ; Y17   ; 4A       ; 40           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[21]         ; A7    ; 8A       ; 12           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[22]         ; C11   ; 7A       ; 32           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[23]         ; D3    ; 2A       ; 0            ; 20           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[24]         ; D7    ; 8A       ; 10           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[25]         ; C9    ; 8A       ; 16           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[26]         ; U13   ; 4A       ; 33           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[27]         ; C1    ; 2A       ; 0            ; 21           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[28]         ; B13   ; 7A       ; 42           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[29]         ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[2]          ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[30]         ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[31]         ; U12   ; 3B       ; 24           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[3]          ; M8    ; 3B       ; 22           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[4]          ; V13   ; 4A       ; 33           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[5]          ; H10   ; 7A       ; 40           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[6]          ; C2    ; 2A       ; 0            ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[7]          ; R10   ; 3B       ; 25           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[8]          ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init[9]          ; N2    ; 2A       ; 0            ; 19           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_init_enable      ; E2    ; 2A       ; 0            ; 20           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; pc_out              ; K9    ; 7A       ; 34           ; 45           ; 51           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r8_enable           ; W2    ; 2A       ; 0            ; 18           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r_in                ; D6    ; 8A       ; 12           ; 45           ; 51           ; 12                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; r_out               ; M6    ; 3A       ; 14           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; ram_write           ; J7    ; 8A       ; 20           ; 45           ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; read                ; G10   ; 8A       ; 22           ; 45           ; 0            ; 32                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; y_enable            ; B12   ; 7A       ; 36           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; z_enable            ; L2    ; 2A       ; 0            ; 20           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; zhi_out             ; C13   ; 7A       ; 36           ; 45           ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; zlo_out             ; E12   ; 7A       ; 32           ; 45           ; 57           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; con_out ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 3 / 16 ( 19 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 18 / 32 ( 56 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 5 / 48 ( 10 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 1 / 16 ( 6 % )    ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 4 / 16 ( 25 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 24 / 48 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 26 / 32 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; con_enable                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; pc_init[21]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 262        ; 8A       ; inport_init[21]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; inport_init[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; inport_init[18]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; inport_init[27]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; lo_enable                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; inport_init[23]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; pc_init[29]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; pc_init[15]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; hi_out                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; pc_init[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; pc_init[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; pc_enable                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; inport_init[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 268        ; 8A       ; con_out                         ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; gra                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; inport_init[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; y_enable                        ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; pc_init[28]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; pc_init[27]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; pc_init[6]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; pc_init[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 265        ; 8A       ; pc_init[25]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; pc_init[22]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; zhi_out                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; pc_init[23]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; r_in                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; pc_init[24]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; pc_init[19]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; inport_init[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; inport_init[28]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; pc_init_enable                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; grb                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; inport_init[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; zlo_out                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; inport_init[22]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; inport_init[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; inport_init[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 253        ; 8A       ; c_sign_extended_out             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; hi_enable                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; ir_enable                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; inport_init[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; lo_out                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; ba_out                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; inport_init[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; read                            ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; inport_init[30]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; clr                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; inport_out                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; inport_init[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; inport_init[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; mdr_enable                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 234        ; 7A       ; pc_init[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; inport_init[26]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; inport_init[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; inport_init[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; ram_write                       ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; mar_enable                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; inport_init[31]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; inport_init[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; pc_out                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; mdr_out                         ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; pc_init[0]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; inport_init[20]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; z_enable                        ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; inport_init[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; inport_init[25]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; r_out                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; pc_init[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; pc_init[11]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; inport_init[19]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 24         ; 2A       ; pc_init[1]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; pc_init[9]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; outport_enable                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; inport_init[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; pc_init[16]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; pc_init[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; pc_init[30]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; inport_init[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R15      ; 161        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R16      ; 163        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R17      ; 165        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; grc                             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; pc_init[12]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T20      ; 156        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 25         ; 2A       ; pc_increment                    ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; pc_init[17]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; inport_init[24]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; pc_init[31]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; pc_init[26]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; pc_init[14]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; pc_init[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; inport_enable                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; r8_enable                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; pc_init[18]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; inport_init[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; pc_init[13]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; inport_init[29]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; pc_init[20]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+---------------------+-------------------------------+
; Pin Name            ; Reason                        ;
+---------------------+-------------------------------+
; outport_enable      ; Incomplete set of assignments ;
; inport_enable       ; Incomplete set of assignments ;
; con_out             ; Incomplete set of assignments ;
; con_enable          ; Incomplete set of assignments ;
; ba_out              ; Incomplete set of assignments ;
; r_out               ; Incomplete set of assignments ;
; gra                 ; Incomplete set of assignments ;
; grb                 ; Incomplete set of assignments ;
; grc                 ; Incomplete set of assignments ;
; hi_out              ; Incomplete set of assignments ;
; lo_out              ; Incomplete set of assignments ;
; mdr_out             ; Incomplete set of assignments ;
; c_sign_extended_out ; Incomplete set of assignments ;
; pc_out              ; Incomplete set of assignments ;
; inport_out          ; Incomplete set of assignments ;
; zhi_out             ; Incomplete set of assignments ;
; zlo_out             ; Incomplete set of assignments ;
; clk                 ; Incomplete set of assignments ;
; clr                 ; Incomplete set of assignments ;
; ir_enable           ; Incomplete set of assignments ;
; r_in                ; Incomplete set of assignments ;
; r8_enable           ; Incomplete set of assignments ;
; hi_enable           ; Incomplete set of assignments ;
; lo_enable           ; Incomplete set of assignments ;
; inport_init[31]     ; Incomplete set of assignments ;
; read                ; Incomplete set of assignments ;
; mdr_enable          ; Incomplete set of assignments ;
; pc_increment        ; Incomplete set of assignments ;
; pc_enable           ; Incomplete set of assignments ;
; pc_init[31]         ; Incomplete set of assignments ;
; pc_init_enable      ; Incomplete set of assignments ;
; z_enable            ; Incomplete set of assignments ;
; inport_init[1]      ; Incomplete set of assignments ;
; pc_init[1]          ; Incomplete set of assignments ;
; inport_init[0]      ; Incomplete set of assignments ;
; pc_init[0]          ; Incomplete set of assignments ;
; inport_init[2]      ; Incomplete set of assignments ;
; pc_init[2]          ; Incomplete set of assignments ;
; inport_init[3]      ; Incomplete set of assignments ;
; pc_init[3]          ; Incomplete set of assignments ;
; inport_init[4]      ; Incomplete set of assignments ;
; pc_init[4]          ; Incomplete set of assignments ;
; inport_init[24]     ; Incomplete set of assignments ;
; pc_init[24]         ; Incomplete set of assignments ;
; inport_init[23]     ; Incomplete set of assignments ;
; pc_init[23]         ; Incomplete set of assignments ;
; inport_init[20]     ; Incomplete set of assignments ;
; pc_init[20]         ; Incomplete set of assignments ;
; inport_init[19]     ; Incomplete set of assignments ;
; pc_init[19]         ; Incomplete set of assignments ;
; inport_init[16]     ; Incomplete set of assignments ;
; pc_init[16]         ; Incomplete set of assignments ;
; inport_init[15]     ; Incomplete set of assignments ;
; pc_init[15]         ; Incomplete set of assignments ;
; inport_init[9]      ; Incomplete set of assignments ;
; pc_init[9]          ; Incomplete set of assignments ;
; inport_init[25]     ; Incomplete set of assignments ;
; pc_init[25]         ; Incomplete set of assignments ;
; inport_init[6]      ; Incomplete set of assignments ;
; pc_init[6]          ; Incomplete set of assignments ;
; inport_init[28]     ; Incomplete set of assignments ;
; pc_init[28]         ; Incomplete set of assignments ;
; inport_init[27]     ; Incomplete set of assignments ;
; pc_init[27]         ; Incomplete set of assignments ;
; inport_init[7]      ; Incomplete set of assignments ;
; pc_init[7]          ; Incomplete set of assignments ;
; inport_init[8]      ; Incomplete set of assignments ;
; pc_init[8]          ; Incomplete set of assignments ;
; inport_init[11]     ; Incomplete set of assignments ;
; pc_init[11]         ; Incomplete set of assignments ;
; inport_init[12]     ; Incomplete set of assignments ;
; pc_init[12]         ; Incomplete set of assignments ;
; inport_init[5]      ; Incomplete set of assignments ;
; pc_init[5]          ; Incomplete set of assignments ;
; inport_init[30]     ; Incomplete set of assignments ;
; pc_init[30]         ; Incomplete set of assignments ;
; inport_init[26]     ; Incomplete set of assignments ;
; pc_init[26]         ; Incomplete set of assignments ;
; inport_init[22]     ; Incomplete set of assignments ;
; pc_init[22]         ; Incomplete set of assignments ;
; inport_init[29]     ; Incomplete set of assignments ;
; pc_init[29]         ; Incomplete set of assignments ;
; inport_init[21]     ; Incomplete set of assignments ;
; pc_init[21]         ; Incomplete set of assignments ;
; inport_init[18]     ; Incomplete set of assignments ;
; pc_init[18]         ; Incomplete set of assignments ;
; inport_init[17]     ; Incomplete set of assignments ;
; pc_init[17]         ; Incomplete set of assignments ;
; inport_init[14]     ; Incomplete set of assignments ;
; pc_init[14]         ; Incomplete set of assignments ;
; inport_init[13]     ; Incomplete set of assignments ;
; pc_init[13]         ; Incomplete set of assignments ;
; inport_init[10]     ; Incomplete set of assignments ;
; pc_init[10]         ; Incomplete set of assignments ;
; ram_write           ; Incomplete set of assignments ;
; mar_enable          ; Incomplete set of assignments ;
; y_enable            ; Incomplete set of assignments ;
; outport_enable      ; Missing location assignment   ;
; inport_enable       ; Missing location assignment   ;
; con_out             ; Missing location assignment   ;
; con_enable          ; Missing location assignment   ;
; ba_out              ; Missing location assignment   ;
; r_out               ; Missing location assignment   ;
; gra                 ; Missing location assignment   ;
; grb                 ; Missing location assignment   ;
; grc                 ; Missing location assignment   ;
; hi_out              ; Missing location assignment   ;
; lo_out              ; Missing location assignment   ;
; mdr_out             ; Missing location assignment   ;
; c_sign_extended_out ; Missing location assignment   ;
; pc_out              ; Missing location assignment   ;
; inport_out          ; Missing location assignment   ;
; zhi_out             ; Missing location assignment   ;
; zlo_out             ; Missing location assignment   ;
; clk                 ; Missing location assignment   ;
; clr                 ; Missing location assignment   ;
; ir_enable           ; Missing location assignment   ;
; r_in                ; Missing location assignment   ;
; r8_enable           ; Missing location assignment   ;
; hi_enable           ; Missing location assignment   ;
; lo_enable           ; Missing location assignment   ;
; inport_init[31]     ; Missing location assignment   ;
; read                ; Missing location assignment   ;
; mdr_enable          ; Missing location assignment   ;
; pc_increment        ; Missing location assignment   ;
; pc_enable           ; Missing location assignment   ;
; pc_init[31]         ; Missing location assignment   ;
; pc_init_enable      ; Missing location assignment   ;
; z_enable            ; Missing location assignment   ;
; inport_init[1]      ; Missing location assignment   ;
; pc_init[1]          ; Missing location assignment   ;
; inport_init[0]      ; Missing location assignment   ;
; pc_init[0]          ; Missing location assignment   ;
; inport_init[2]      ; Missing location assignment   ;
; pc_init[2]          ; Missing location assignment   ;
; inport_init[3]      ; Missing location assignment   ;
; pc_init[3]          ; Missing location assignment   ;
; inport_init[4]      ; Missing location assignment   ;
; pc_init[4]          ; Missing location assignment   ;
; inport_init[24]     ; Missing location assignment   ;
; pc_init[24]         ; Missing location assignment   ;
; inport_init[23]     ; Missing location assignment   ;
; pc_init[23]         ; Missing location assignment   ;
; inport_init[20]     ; Missing location assignment   ;
; pc_init[20]         ; Missing location assignment   ;
; inport_init[19]     ; Missing location assignment   ;
; pc_init[19]         ; Missing location assignment   ;
; inport_init[16]     ; Missing location assignment   ;
; pc_init[16]         ; Missing location assignment   ;
; inport_init[15]     ; Missing location assignment   ;
; pc_init[15]         ; Missing location assignment   ;
; inport_init[9]      ; Missing location assignment   ;
; pc_init[9]          ; Missing location assignment   ;
; inport_init[25]     ; Missing location assignment   ;
; pc_init[25]         ; Missing location assignment   ;
; inport_init[6]      ; Missing location assignment   ;
; pc_init[6]          ; Missing location assignment   ;
; inport_init[28]     ; Missing location assignment   ;
; pc_init[28]         ; Missing location assignment   ;
; inport_init[27]     ; Missing location assignment   ;
; pc_init[27]         ; Missing location assignment   ;
; inport_init[7]      ; Missing location assignment   ;
; pc_init[7]          ; Missing location assignment   ;
; inport_init[8]      ; Missing location assignment   ;
; pc_init[8]          ; Missing location assignment   ;
; inport_init[11]     ; Missing location assignment   ;
; pc_init[11]         ; Missing location assignment   ;
; inport_init[12]     ; Missing location assignment   ;
; pc_init[12]         ; Missing location assignment   ;
; inport_init[5]      ; Missing location assignment   ;
; pc_init[5]          ; Missing location assignment   ;
; inport_init[30]     ; Missing location assignment   ;
; pc_init[30]         ; Missing location assignment   ;
; inport_init[26]     ; Missing location assignment   ;
; pc_init[26]         ; Missing location assignment   ;
; inport_init[22]     ; Missing location assignment   ;
; pc_init[22]         ; Missing location assignment   ;
; inport_init[29]     ; Missing location assignment   ;
; pc_init[29]         ; Missing location assignment   ;
; inport_init[21]     ; Missing location assignment   ;
; pc_init[21]         ; Missing location assignment   ;
; inport_init[18]     ; Missing location assignment   ;
; pc_init[18]         ; Missing location assignment   ;
; inport_init[17]     ; Missing location assignment   ;
; pc_init[17]         ; Missing location assignment   ;
; inport_init[14]     ; Missing location assignment   ;
; pc_init[14]         ; Missing location assignment   ;
; inport_init[13]     ; Missing location assignment   ;
; pc_init[13]         ; Missing location assignment   ;
; inport_init[10]     ; Missing location assignment   ;
; pc_init[10]         ; Missing location assignment   ;
; ram_write           ; Missing location assignment   ;
; mar_enable          ; Missing location assignment   ;
; y_enable            ; Missing location assignment   ;
+---------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                             ; Entity Name       ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------+--------------+
; |Datapath                                 ; 2438.0 (0.5)         ; 2488.5 (0.5)                     ; 255.5 (0.0)                                       ; 205.0 (0.0)                      ; 0.0 (0.0)            ; 3542 (1)            ; 810 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 97   ; 0            ; |Datapath                                                                       ; Datapath          ; work         ;
;    |alu:alu|                              ; 2026.2 (253.0)       ; 1905.4 (268.4)                   ; 54.0 (25.7)                                       ; 174.8 (10.3)                     ; 0.0 (0.0)            ; 3097 (390)          ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu                                                               ; alu               ; work         ;
;       |add:add_op|                        ; 18.2 (18.2)          ; 19.8 (19.8)                      ; 1.8 (1.8)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|add:add_op                                                    ; add               ; work         ;
;       |and_32_bit:and_op|                 ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|and_32_bit:and_op                                             ; and_32_bit        ; work         ;
;       |div:div_op|                        ; 747.1 (747.1)        ; 616.2 (616.2)                    ; 0.0 (0.0)                                         ; 130.8 (130.8)                    ; 0.0 (0.0)            ; 1251 (1251)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|div:div_op                                                    ; div               ; work         ;
;       |mul:mul_op|                        ; 750.6 (750.6)        ; 727.0 (727.0)                    ; 7.5 (7.5)                                         ; 31.1 (31.1)                      ; 0.0 (0.0)            ; 954 (954)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|mul:mul_op                                                    ; mul               ; work         ;
;       |rol:rol_op|                        ; 75.8 (75.8)          ; 81.0 (81.0)                      ; 5.5 (5.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 130 (130)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|rol:rol_op                                                    ; rol               ; work         ;
;       |ror:ror_op|                        ; 64.3 (64.3)          ; 73.8 (73.8)                      ; 9.8 (9.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 118 (118)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|ror:ror_op                                                    ; ror               ; work         ;
;       |shr:shr_op|                        ; 19.6 (19.6)          ; 21.5 (21.5)                      ; 2.0 (2.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 30 (30)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|shr:shr_op                                                    ; shr               ; work         ;
;       |shra:shra_op|                      ; 52.2 (52.2)          ; 52.2 (52.2)                      ; 1.3 (1.3)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 92 (92)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|shra:shra_op                                                  ; shra              ; work         ;
;       |sub:sub_op|                        ; 43.2 (16.0)          ; 44.3 (16.0)                      ; 1.4 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 91 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|sub:sub_op                                                    ; sub               ; work         ;
;          |add:add_op|                     ; 27.2 (27.2)          ; 28.3 (28.3)                      ; 1.4 (1.4)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 59 (59)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|alu:alu|sub:sub_op|add:add_op                                         ; add               ; work         ;
;    |bus_mux_32_to_1:bus_mux|              ; 191.3 (191.3)        ; 218.7 (218.7)                    ; 31.7 (31.7)                                       ; 4.3 (4.3)                        ; 0.0 (0.0)            ; 335 (335)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|bus_mux_32_to_1:bus_mux                                               ; bus_mux_32_to_1   ; work         ;
;    |conff:conff|                          ; 9.1 (9.1)            ; 9.0 (9.0)                        ; 1.2 (1.2)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 10 (10)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|conff:conff                                                           ; conff             ; work         ;
;    |inport:inport|                        ; 9.7 (9.7)            ; 10.9 (10.9)                      ; 1.4 (1.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|inport:inport                                                         ; inport            ; work         ;
;    |pc_reg:pc|                            ; 41.3 (41.3)          ; 47.5 (47.5)                      ; 14.5 (14.5)                                       ; 8.3 (8.3)                        ; 0.0 (0.0)            ; 66 (66)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|pc_reg:pc                                                             ; pc_reg            ; work         ;
;    |ram:ram_memory|                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Datapath|ram:ram_memory                                                        ; ram               ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Datapath|ram:ram_memory|altsyncram:memory_rtl_0                                ; altsyncram        ; work         ;
;          |altsyncram_h2r1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |Datapath|ram:ram_memory|altsyncram:memory_rtl_0|altsyncram_h2r1:auto_generated ; altsyncram_h2r1   ; work         ;
;    |reg_32_bit:hi|                        ; 0.5 (0.5)            ; 15.3 (15.3)                      ; 14.8 (14.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:hi                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:ir|                        ; 8.5 (8.5)            ; 13.5 (13.5)                      ; 5.7 (5.7)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:ir                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:lo|                        ; 12.4 (12.4)          ; 11.5 (11.5)                      ; 2.0 (2.0)                                         ; 2.9 (2.9)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:lo                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:mar|                       ; 0.9 (0.9)            ; 4.3 (4.3)                        ; 3.7 (3.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:mar                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:mdr|                       ; 19.2 (19.2)          ; 16.5 (16.5)                      ; 0.7 (0.7)                                         ; 3.4 (3.4)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:mdr                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r0|                        ; 12.8 (12.8)          ; 13.0 (13.0)                      ; 1.3 (1.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r0                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r1|                        ; 2.3 (2.3)            ; 12.2 (12.2)                      ; 9.9 (9.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r1                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r10|                       ; 1.0 (1.0)            ; 12.2 (12.2)                      ; 11.2 (11.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r10                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r11|                       ; 1.0 (1.0)            ; 15.2 (15.2)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r11                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r12|                       ; 12.0 (12.0)          ; 11.3 (11.3)                      ; 2.0 (2.0)                                         ; 2.6 (2.6)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r12                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r13|                       ; 0.8 (0.8)            ; 12.3 (12.3)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r13                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r14|                       ; 10.8 (10.8)          ; 12.5 (12.5)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r14                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r15|                       ; 1.8 (1.8)            ; 12.7 (12.7)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r15                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:r2|                        ; 11.6 (11.6)          ; 11.5 (11.5)                      ; 0.3 (0.3)                                         ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r2                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r3|                        ; 1.5 (1.5)            ; 13.8 (13.8)                      ; 12.3 (12.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r3                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r4|                        ; 0.5 (0.5)            ; 12.3 (12.3)                      ; 11.8 (11.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r4                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r5|                        ; 11.0 (11.0)          ; 11.7 (11.7)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r5                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r6|                        ; 0.9 (0.9)            ; 12.2 (12.2)                      ; 11.3 (11.3)                                       ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r6                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r7|                        ; 0.7 (0.7)            ; 12.3 (12.3)                      ; 11.7 (11.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r7                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r8|                        ; 2.0 (2.0)            ; 12.8 (12.8)                      ; 10.8 (10.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r8                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:r9|                        ; 10.4 (10.4)          ; 11.2 (11.2)                      ; 0.9 (0.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:r9                                                         ; reg_32_bit        ; work         ;
;    |reg_32_bit:y|                         ; 8.5 (8.5)            ; 9.0 (9.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:y                                                          ; reg_32_bit        ; work         ;
;    |reg_32_bit:zhi|                       ; 13.9 (13.9)          ; 11.3 (11.3)                      ; 0.7 (0.7)                                         ; 3.3 (3.3)                        ; 0.0 (0.0)            ; 1 (1)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:zhi                                                        ; reg_32_bit        ; work         ;
;    |reg_32_bit:zlo|                       ; 10.1 (10.1)          ; 9.4 (9.4)                        ; 0.5 (0.5)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|reg_32_bit:zlo                                                        ; reg_32_bit        ; work         ;
;    |select_and_encode:select_mux|         ; 4.5 (4.5)            ; 6.2 (6.2)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |Datapath|select_and_encode:select_mux                                          ; select_and_encode ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; outport_enable      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_enable       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; con_out             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; con_enable          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ba_out              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_out               ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gra                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; grb                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; grc                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hi_out              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lo_out              ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mdr_out             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; c_sign_extended_out ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_out              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_out          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; zhi_out             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; zlo_out             ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk                 ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clr                 ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ir_enable           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r_in                ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; r8_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hi_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lo_enable           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[31]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; read                ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mdr_enable          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_increment        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_enable           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[31]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init_enable      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; z_enable            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[1]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[1]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[0]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[2]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[3]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[4]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[24]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[24]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[23]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[23]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[20]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[20]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[19]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[19]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[16]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[16]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[15]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[9]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[25]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[25]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[6]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[28]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[28]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[27]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[27]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[7]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[8]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[11]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[12]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[12]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[5]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[30]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[30]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[26]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[26]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[22]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[22]         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[29]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[29]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[21]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[21]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[18]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[18]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[17]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[17]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[14]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[14]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[13]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; inport_init[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pc_init[10]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ram_write           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mar_enable          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; y_enable            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                       ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------+-------------------+---------+
; outport_enable                                                                            ;                   ;         ;
; inport_enable                                                                             ;                   ;         ;
; con_enable                                                                                ;                   ;         ;
;      - conff:conff|condition~0                                                            ; 0                 ; 0       ;
; ba_out                                                                                    ;                   ;         ;
;      - select_and_encode:select_mux|always0~0                                             ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[31]~19                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[1]~28                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[0]~37                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[2]~46                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[3]~55                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[4]~64                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[24]~73                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[23]~82                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[20]~91                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[19]~100                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[16]~109                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[15]~118                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[9]~127                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[25]~136                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[6]~145                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[28]~154                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[27]~163                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[7]~172                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[8]~181                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[11]~190                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[12]~199                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~208                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[30]~217                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[26]~226                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[22]~235                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[29]~244                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[21]~253                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[18]~262                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[17]~271                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[14]~280                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[13]~289                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[10]~298                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[31]~300                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[1]~301                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[28]~302                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[29]~303                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[23]~304                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[24]~305                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[25]~306                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[30]~307                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[15]~308                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[20]~309                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[22]~310                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[11]~311                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[12]~312                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[13]~313                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[14]~314                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[19]~315                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[21]~316                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[26]~317                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[27]~318                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[10]~319                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[16]~320                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[17]~321                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[18]~322                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~323                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[6]~324                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[7]~325                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[8]~326                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[9]~327                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[4]~328                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[3]~329                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[2]~330                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[0]~331                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~334                                         ; 1                 ; 0       ;
; r_out                                                                                     ;                   ;         ;
;      - select_and_encode:select_mux|always0~0                                             ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~334                                         ; 1                 ; 0       ;
; gra                                                                                       ;                   ;         ;
;      - select_and_encode:select_mux|reg_adr[1]                                            ; 0                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[3]                                            ; 0                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[0]                                            ; 0                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[2]                                            ; 0                 ; 0       ;
; grb                                                                                       ;                   ;         ;
;      - select_and_encode:select_mux|reg_adr[1]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[3]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[0]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[2]                                            ; 1                 ; 0       ;
; grc                                                                                       ;                   ;         ;
;      - select_and_encode:select_mux|reg_adr[1]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[3]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[0]                                            ; 1                 ; 0       ;
;      - select_and_encode:select_mux|reg_adr[2]                                            ; 1                 ; 0       ;
; hi_out                                                                                    ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~333                                         ; 0                 ; 0       ;
; lo_out                                                                                    ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[31]~18                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[1]~27                                          ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[0]~36                                          ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[2]~45                                          ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[3]~54                                          ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[4]~63                                          ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[24]~72                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[23]~81                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[20]~90                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[19]~99                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[16]~108                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[15]~117                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[9]~126                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[25]~135                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[6]~144                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[28]~153                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[27]~162                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[7]~171                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[8]~180                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[11]~189                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[12]~198                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~207                                         ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[30]~216                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[26]~225                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[22]~234                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[29]~243                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[21]~252                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[18]~261                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[17]~270                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[14]~279                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[13]~288                                        ; 0                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[10]~297                                        ; 0                 ; 0       ;
; mdr_out                                                                                   ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~13                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[31]~14                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[1]~23                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[0]~32                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[2]~41                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[3]~52                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[4]~61                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[24]~70                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[23]~79                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[20]~88                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[19]~97                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[16]~106                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[15]~115                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[9]~124                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[25]~133                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[6]~142                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[28]~151                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[27]~160                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[7]~169                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[8]~178                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[11]~187                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[12]~196                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~205                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[30]~214                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[26]~223                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[22]~232                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[29]~241                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[21]~250                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[18]~259                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[17]~268                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[14]~277                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[13]~286                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[10]~295                                        ; 1                 ; 0       ;
; c_sign_extended_out                                                                       ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~13                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[31]~14                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[1]~23                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[0]~32                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[2]~41                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[3]~52                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[4]~61                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[24]~70                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[23]~79                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[20]~88                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[19]~97                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[16]~106                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[15]~115                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[9]~124                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[25]~133                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[6]~142                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[28]~151                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[27]~160                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[7]~169                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[8]~178                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[11]~187                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[12]~196                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~205                                         ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[30]~214                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[26]~223                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[22]~232                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[29]~241                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[21]~250                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[18]~259                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[17]~268                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[14]~277                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[13]~286                                        ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[10]~295                                        ; 1                 ; 0       ;
; pc_out                                                                                    ;                   ;         ;
;      - reg_32_bit:zlo|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[1]                                                                ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~13                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~15                                          ; 1                 ; 0       ;
; inport_out                                                                                ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~13                                          ; 0                 ; 0       ;
; zhi_out                                                                                   ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~15                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~16                                          ; 1                 ; 0       ;
; zlo_out                                                                                   ;                   ;         ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~15                                          ; 1                 ; 0       ;
;      - bus_mux_32_to_1:bus_mux|bus_mux_out[5]~16                                          ; 1                 ; 0       ;
; clk                                                                                       ;                   ;         ;
; clr                                                                                       ;                   ;         ;
;      - inport:inport|q[20]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[2]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[18]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[12]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[14]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[17]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[1]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[24]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[26]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[19]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[29]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[16]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[3]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[5]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[0]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[21]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[15]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[4]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[30]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[28]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[6]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[25]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[9]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[7]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[11]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[31]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[13]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[22]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[8]                                                                 ; 1                 ; 0       ;
;      - inport:inport|q[27]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[10]                                                                ; 1                 ; 0       ;
;      - inport:inport|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[19]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[30]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[29]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[28]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[16]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[15]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[6]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[2]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[8]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[13]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[4]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[17]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[9]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[11]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[7]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[18]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[23]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[12]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[5]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[3]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[20]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[10]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[21]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[24]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[1]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[14]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[25]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[22]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[26]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[27]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[0]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[31]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:y|q[30]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[29]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[28]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[27]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[26]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[25]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[24]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[23]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[20]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[18]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[17]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[16]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[21]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[15]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[14]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[13]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[11]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[10]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[9]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[8]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[7]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[6]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[5]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[4]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[3]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[2]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[1]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[0]                                                                  ; 1                 ; 0       ;
;      - reg_32_bit:y|q[22]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[19]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[31]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:y|q[12]                                                                 ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:zlo|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[29]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[28]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[27]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[26]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[25]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[24]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[23]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[22]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[20]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[19]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[18]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[1]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[17]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[16]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[15]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[13]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[12]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[11]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[10]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[14]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[9]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[8]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[7]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[6]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[5]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[4]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[3]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[2]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[21]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[0]                                                                ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[31]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[30]                                                               ; 1                 ; 0       ;
;      - reg_32_bit:ir|q[0]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r0|q[19]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r10|q[14]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[14]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[0]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r8|q[14]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r6|q[18]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[8]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[15]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[1]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[19]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r2|q[30]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[13]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[31]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:hi|q[6]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[27]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[29]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r14|q[19]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:lo|q[6]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:mdr|q[29]~0                                                             ; 1                 ; 0       ;
;      - pc_reg:pc|pc_incremented[18]~0                                                     ; 1                 ; 0       ;
;      - pc_reg:pc|pc_incremented[18]~1                                                     ; 1                 ; 0       ;
;      - reg_32_bit:zhi|q[21]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:mar|q[8]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:y|q[30]~0                                                               ; 1                 ; 0       ;
; ir_enable                                                                                 ;                   ;         ;
;      - reg_32_bit:ir|q[0]~0                                                               ; 0                 ; 0       ;
; r_in                                                                                      ;                   ;         ;
;      - reg_32_bit:r0|q[19]~0                                                              ; 1                 ; 0       ;
;      - select_and_encode:select_mux|r8_enable~0                                           ; 1                 ; 0       ;
;      - reg_32_bit:r9|q[14]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r7|q[0]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r4|q[8]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r5|q[15]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r3|q[1]~0                                                               ; 1                 ; 0       ;
;      - reg_32_bit:r1|q[19]~0                                                              ; 1                 ; 0       ;
;      - reg_32_bit:r11|q[13]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r12|q[31]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r15|q[27]~0                                                             ; 1                 ; 0       ;
;      - reg_32_bit:r13|q[29]~0                                                             ; 1                 ; 0       ;
; r8_enable                                                                                 ;                   ;         ;
;      - reg_32_bit:r8|q[14]~0                                                              ; 1                 ; 0       ;
; hi_enable                                                                                 ;                   ;         ;
;      - reg_32_bit:hi|q[6]~0                                                               ; 1                 ; 0       ;
; lo_enable                                                                                 ;                   ;         ;
;      - reg_32_bit:lo|q[6]~0                                                               ; 1                 ; 0       ;
; inport_init[31]                                                                           ;                   ;         ;
;      - inport:inport|q[31]                                                                ; 0                 ; 0       ;
; read                                                                                      ;                   ;         ;
;      - reg_32_bit:mdr|q[29]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[28]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[27]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[26]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[25]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[24]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[23]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[22]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[20]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[19]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[18]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[1]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[17]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[16]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[15]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[13]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[12]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[11]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[10]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[14]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[9]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[8]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[7]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[6]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[5]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[4]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[3]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[2]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[21]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[0]                                                                ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[31]                                                               ; 0                 ; 0       ;
;      - reg_32_bit:mdr|q[30]                                                               ; 0                 ; 0       ;
; mdr_enable                                                                                ;                   ;         ;
;      - reg_32_bit:mdr|q[29]~0                                                             ; 0                 ; 0       ;
; pc_increment                                                                              ;                   ;         ;
;      - pc_reg:pc|pc_out~0                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_incremented[18]~0                                                     ; 0                 ; 0       ;
;      - pc_reg:pc|pc_incremented[18]~1                                                     ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~1                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~2                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~3                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~4                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~5                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~6                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~7                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~8                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~9                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~10                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~11                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~12                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~13                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~14                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~15                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~16                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~17                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~18                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~19                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~20                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~21                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~22                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~23                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~24                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~25                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~26                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~27                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~28                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~29                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~30                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~31                                                                ; 0                 ; 0       ;
; pc_enable                                                                                 ;                   ;         ;
;      - pc_reg:pc|pc_out~0                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_incremented[18]~1                                                     ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~1                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~2                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~3                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~4                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~5                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~6                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~7                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~8                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~9                                                                 ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~10                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~11                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~12                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~13                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~14                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~15                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~16                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~17                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~18                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~19                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~20                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~21                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~22                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~23                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~24                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~25                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~26                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~27                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~28                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~29                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~30                                                                ; 0                 ; 0       ;
;      - pc_reg:pc|pc_out~31                                                                ; 0                 ; 0       ;
; pc_init[31]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~0                                                                 ; 0                 ; 0       ;
; pc_init_enable                                                                            ;                   ;         ;
;      - pc_reg:pc|pc_incremented[18]~1                                                     ; 0                 ; 0       ;
; z_enable                                                                                  ;                   ;         ;
;      - reg_32_bit:zhi|q[21]~0                                                             ; 0                 ; 0       ;
; inport_init[1]                                                                            ;                   ;         ;
;      - inport:inport|q[1]~feeder                                                          ; 0                 ; 0       ;
; pc_init[1]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~1                                                                 ; 1                 ; 0       ;
; inport_init[0]                                                                            ;                   ;         ;
;      - inport:inport|q[0]~feeder                                                          ; 0                 ; 0       ;
; pc_init[0]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~2                                                                 ; 1                 ; 0       ;
; inport_init[2]                                                                            ;                   ;         ;
;      - inport:inport|q[2]                                                                 ; 1                 ; 0       ;
; pc_init[2]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~3                                                                 ; 1                 ; 0       ;
; inport_init[3]                                                                            ;                   ;         ;
;      - inport:inport|q[3]                                                                 ; 1                 ; 0       ;
; pc_init[3]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~4                                                                 ; 1                 ; 0       ;
; inport_init[4]                                                                            ;                   ;         ;
;      - inport:inport|q[4]                                                                 ; 0                 ; 0       ;
; pc_init[4]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~5                                                                 ; 0                 ; 0       ;
; inport_init[24]                                                                           ;                   ;         ;
;      - inport:inport|q[24]                                                                ; 1                 ; 0       ;
; pc_init[24]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~6                                                                 ; 1                 ; 0       ;
; inport_init[23]                                                                           ;                   ;         ;
;      - inport:inport|q[23]                                                                ; 0                 ; 0       ;
; pc_init[23]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~7                                                                 ; 1                 ; 0       ;
; inport_init[20]                                                                           ;                   ;         ;
;      - inport:inport|q[20]                                                                ; 1                 ; 0       ;
; pc_init[20]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~8                                                                 ; 1                 ; 0       ;
; inport_init[19]                                                                           ;                   ;         ;
;      - inport:inport|q[19]                                                                ; 1                 ; 0       ;
; pc_init[19]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~9                                                                 ; 1                 ; 0       ;
; inport_init[16]                                                                           ;                   ;         ;
;      - inport:inport|q[16]                                                                ; 1                 ; 0       ;
; pc_init[16]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~10                                                                ; 1                 ; 0       ;
; inport_init[15]                                                                           ;                   ;         ;
;      - inport:inport|q[15]                                                                ; 1                 ; 0       ;
; pc_init[15]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~11                                                                ; 1                 ; 0       ;
; inport_init[9]                                                                            ;                   ;         ;
;      - inport:inport|q[9]                                                                 ; 1                 ; 0       ;
; pc_init[9]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~12                                                                ; 0                 ; 0       ;
; inport_init[25]                                                                           ;                   ;         ;
;      - inport:inport|q[25]                                                                ; 1                 ; 0       ;
; pc_init[25]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~13                                                                ; 1                 ; 0       ;
; inport_init[6]                                                                            ;                   ;         ;
;      - inport:inport|q[6]                                                                 ; 1                 ; 0       ;
; pc_init[6]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~14                                                                ; 0                 ; 0       ;
; inport_init[28]                                                                           ;                   ;         ;
;      - inport:inport|q[28]~feeder                                                         ; 0                 ; 0       ;
; pc_init[28]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~15                                                                ; 0                 ; 0       ;
; inport_init[27]                                                                           ;                   ;         ;
;      - inport:inport|q[27]                                                                ; 1                 ; 0       ;
; pc_init[27]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~16                                                                ; 1                 ; 0       ;
; inport_init[7]                                                                            ;                   ;         ;
;      - inport:inport|q[7]                                                                 ; 1                 ; 0       ;
; pc_init[7]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~17                                                                ; 0                 ; 0       ;
; inport_init[8]                                                                            ;                   ;         ;
;      - inport:inport|q[8]                                                                 ; 1                 ; 0       ;
; pc_init[8]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~18                                                                ; 0                 ; 0       ;
; inport_init[11]                                                                           ;                   ;         ;
;      - inport:inport|q[11]                                                                ; 1                 ; 0       ;
; pc_init[11]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~19                                                                ; 1                 ; 0       ;
; inport_init[12]                                                                           ;                   ;         ;
;      - inport:inport|q[12]                                                                ; 0                 ; 0       ;
; pc_init[12]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~20                                                                ; 0                 ; 0       ;
; inport_init[5]                                                                            ;                   ;         ;
;      - inport:inport|q[5]                                                                 ; 1                 ; 0       ;
; pc_init[5]                                                                                ;                   ;         ;
;      - pc_reg:pc|pc_out~21                                                                ; 1                 ; 0       ;
; inport_init[30]                                                                           ;                   ;         ;
;      - inport:inport|q[30]                                                                ; 0                 ; 0       ;
; pc_init[30]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~22                                                                ; 1                 ; 0       ;
; inport_init[26]                                                                           ;                   ;         ;
;      - inport:inport|q[26]                                                                ; 1                 ; 0       ;
; pc_init[26]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~23                                                                ; 0                 ; 0       ;
; inport_init[22]                                                                           ;                   ;         ;
;      - inport:inport|q[22]                                                                ; 0                 ; 0       ;
; pc_init[22]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~24                                                                ; 0                 ; 0       ;
; inport_init[29]                                                                           ;                   ;         ;
;      - inport:inport|q[29]                                                                ; 1                 ; 0       ;
; pc_init[29]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~25                                                                ; 1                 ; 0       ;
; inport_init[21]                                                                           ;                   ;         ;
;      - inport:inport|q[21]                                                                ; 1                 ; 0       ;
; pc_init[21]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~26                                                                ; 1                 ; 0       ;
; inport_init[18]                                                                           ;                   ;         ;
;      - inport:inport|q[18]                                                                ; 1                 ; 0       ;
; pc_init[18]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~27                                                                ; 1                 ; 0       ;
; inport_init[17]                                                                           ;                   ;         ;
;      - inport:inport|q[17]                                                                ; 1                 ; 0       ;
; pc_init[17]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~28                                                                ; 1                 ; 0       ;
; inport_init[14]                                                                           ;                   ;         ;
;      - inport:inport|q[14]                                                                ; 0                 ; 0       ;
; pc_init[14]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~29                                                                ; 1                 ; 0       ;
; inport_init[13]                                                                           ;                   ;         ;
;      - inport:inport|q[13]                                                                ; 1                 ; 0       ;
; pc_init[13]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~30                                                                ; 1                 ; 0       ;
; inport_init[10]                                                                           ;                   ;         ;
;      - inport:inport|q[10]                                                                ; 1                 ; 0       ;
; pc_init[10]                                                                               ;                   ;         ;
;      - pc_reg:pc|pc_out~31                                                                ; 1                 ; 0       ;
; ram_write                                                                                 ;                   ;         ;
;      - ram:ram_memory|altsyncram:memory_rtl_0|altsyncram_h2r1:auto_generated|ram_block1a0 ; 1                 ; 0       ;
;      - ram:ram_memory|altsyncram:memory_rtl_0|altsyncram_h2r1:auto_generated|ram_block1a5 ; 1                 ; 0       ;
; mar_enable                                                                                ;                   ;         ;
;      - reg_32_bit:mar|q[8]~0                                                              ; 1                 ; 0       ;
; y_enable                                                                                  ;                   ;         ;
;      - reg_32_bit:y|q[30]~0                                                               ; 0                 ; 0       ;
+-------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                               ;
+--------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location             ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; alu:alu|Mux64~0                ; LABCELL_X31_Y28_N12  ; 64      ; Latch enable ; no     ; --                   ; --               ; --                        ;
; clk                            ; PIN_M16              ; 812     ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clr                            ; PIN_G12              ; 802     ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pc_out                         ; PIN_K9               ; 34      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pc_reg:pc|pc_incremented[18]~0 ; MLABCELL_X23_Y27_N30 ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; pc_reg:pc|pc_incremented[18]~1 ; MLABCELL_X13_Y24_N45 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; ram_write                      ; PIN_J7               ; 2       ; Write enable ; no     ; --                   ; --               ; --                        ;
; read                           ; PIN_G10              ; 32      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:hi|q[6]~0           ; LABCELL_X21_Y25_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:ir|q[0]~0           ; LABCELL_X29_Y31_N0   ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:lo|q[6]~0           ; LABCELL_X14_Y23_N42  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:mar|q[8]~0          ; MLABCELL_X23_Y29_N48 ; 9       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:mdr|q[29]~0         ; MLABCELL_X23_Y28_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r0|q[19]~0          ; LABCELL_X19_Y26_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r10|q[14]~0         ; MLABCELL_X13_Y23_N3  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r11|q[13]~0         ; LABCELL_X16_Y24_N18  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r12|q[31]~0         ; LABCELL_X19_Y26_N21  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r13|q[29]~0         ; MLABCELL_X13_Y23_N27 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r14|q[19]~0         ; LABCELL_X16_Y22_N12  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r15|q[27]~0         ; MLABCELL_X13_Y23_N57 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r1|q[19]~0          ; LABCELL_X16_Y24_N24  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r2|q[30]~0          ; LABCELL_X16_Y22_N36  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r3|q[1]~0           ; LABCELL_X16_Y24_N54  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r4|q[8]~0           ; MLABCELL_X13_Y23_N51 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r5|q[15]~0          ; MLABCELL_X13_Y23_N36 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r6|q[18]~0          ; LABCELL_X16_Y24_N45  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r7|q[0]~0           ; MLABCELL_X13_Y23_N54 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r8|q[14]~0          ; LABCELL_X16_Y22_N39  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:r9|q[14]~0          ; LABCELL_X16_Y24_N15  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:y|q[30]~0           ; MLABCELL_X23_Y38_N48 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reg_32_bit:zhi|q[21]~0         ; LABCELL_X21_Y24_N21  ; 64      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+--------------------------------+----------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_M16  ; 812     ; Global Clock         ; GCLK10           ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------+
; Non-Global High Fan-Out Signals                      ;
+--------------------------------------------+---------+
; Name                                       ; Fan-Out ;
+--------------------------------------------+---------+
; bus_mux_32_to_1:bus_mux|bus_mux_out[31]~19 ; 1115    ;
; clr~input                                  ; 802     ;
+--------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                              ; Location                         ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; ram:ram_memory|altsyncram:memory_rtl_0|altsyncram_h2r1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2           ; 0     ; db/Phase1.ram0_ram_1d0cf.hdl.mif ; M10K_X22_Y28_N0, M10K_X22_Y27_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+----------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+----------------------------------+----------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+---------------------------------------------------------+
; Routing Usage Summary                                   ;
+------------------------------+--------------------------+
; Routing Resource Type        ; Usage                    ;
+------------------------------+--------------------------+
; Block interconnects          ; 10,164 / 140,056 ( 7 % ) ;
; C12 interconnects            ; 372 / 6,048 ( 6 % )      ;
; C2 interconnects             ; 3,545 / 54,648 ( 6 % )   ;
; C4 interconnects             ; 1,937 / 25,920 ( 7 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )           ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )           ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )           ;
; Direct links                 ; 620 / 140,056 ( < 1 % )  ;
; Global clocks                ; 1 / 16 ( 6 % )           ;
; Local interconnects          ; 982 / 36,960 ( 3 % )     ;
; Quadrant clocks              ; 0 / 88 ( 0 % )           ;
; R14 interconnects            ; 493 / 5,984 ( 8 % )      ;
; R14/C12 interconnect drivers ; 712 / 9,504 ( 7 % )      ;
; R3 interconnects             ; 4,960 / 60,192 ( 8 % )   ;
; R6 interconnects             ; 6,838 / 127,072 ( 5 % )  ;
; Spine clocks                 ; 3 / 120 ( 3 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )        ;
+------------------------------+--------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 0            ; 0            ; 0            ; 0            ; 0            ; 97        ; 0            ; 0            ; 97        ; 97        ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 97           ; 97           ; 97           ; 97           ; 97           ; 0         ; 97           ; 97           ; 0         ; 0         ; 97           ; 96           ; 97           ; 97           ; 97           ; 97           ; 96           ; 97           ; 97           ; 97           ; 97           ; 96           ; 97           ; 97           ; 97           ; 97           ; 97           ; 97           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; outport_enable      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_enable       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; con_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; con_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ba_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_out               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gra                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; grb                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; grc                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hi_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lo_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mdr_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; c_sign_extended_out ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_out              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_out          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zhi_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; zlo_out             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clr                 ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ir_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_in                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r8_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hi_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lo_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; read                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mdr_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_increment        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_enable           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[31]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init_enable      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; z_enable            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[1]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[0]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[2]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[3]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[4]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[24]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[23]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[20]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[19]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[16]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[15]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[9]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[25]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[6]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[28]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[27]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[7]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[8]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[11]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[12]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[5]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[30]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[26]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[22]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[29]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[21]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[18]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[17]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[14]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[13]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; inport_init[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pc_init[10]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ram_write           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mar_enable          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; y_enable            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                  ;
+---------------------+----------------------+-------------------+
; Source Clock(s)     ; Destination Clock(s) ; Delay Added in ns ;
+---------------------+----------------------+-------------------+
; clk                 ; reg_32_bit:ir|q[29]  ; 238.0             ;
; clk,I/O             ; reg_32_bit:ir|q[29]  ; 174.6             ;
; reg_32_bit:ir|q[29] ; clk                  ; 65.0              ;
+---------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                   ;
+----------------------+----------------------+-------------------+
; Source Register      ; Destination Register ; Delay Added in ns ;
+----------------------+----------------------+-------------------+
; reg_32_bit:ir|q[29]  ; alu:alu|c[10]        ; 3.469             ;
; reg_32_bit:ir|q[27]  ; alu:alu|c[7]         ; 3.192             ;
; reg_32_bit:ir|q[28]  ; alu:alu|c[7]         ; 3.192             ;
; reg_32_bit:ir|q[31]  ; alu:alu|c[7]         ; 3.192             ;
; reg_32_bit:ir|q[30]  ; alu:alu|c[7]         ; 3.192             ;
; reg_32_bit:r11|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[20]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[20]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[20]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[20] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[25]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[21]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[17]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[17]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[17]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[17] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[29]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[29]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[29]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[29] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[21]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[21]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[21]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[21] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[30]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[30]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[30]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[30] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[26]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[22]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[18]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[18]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[18]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[18] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[31]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[31]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[31]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[31] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[19]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:ir|q[23]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[15]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[15]  ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[15]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:zhi|q[15] ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r11|q[5]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r12|q[5]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:hi|q[5]   ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r15|q[5]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r13|q[5]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:r14|q[5]  ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:lo|q[5]   ; alu:alu|c[18]        ; 3.073             ;
; inport:inport|q[5]   ; alu:alu|c[18]        ; 3.073             ;
; reg_32_bit:mdr|q[5]  ; alu:alu|c[18]        ; 3.073             ;
+----------------------+----------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CEBA4F23C7 for design "Phase1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 97 pins of 97 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 1 clock (1 global)
    Info (11162): clk~inputCLKENA0 with 842 fanout uses global clock CLKCTRL_G10
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Warning (335093): The Timing Analyzer is analyzing 64 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Phase1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:10
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:08
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 29% of the available device resources in the region that extends from location X22_Y23 to location X32_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:56
Info (11888): Total time spent on timing analysis during the Fitter is 6.99 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:09
Info (144001): Generated suppressed messages file C:/Users/cam/Downloads/374realfinal/risc_cpu/Phase2/output_files/Phase1.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6412 megabytes
    Info: Processing ended: Thu Apr 03 20:27:54 2025
    Info: Elapsed time: 00:01:50
    Info: Total CPU time (on all processors): 00:03:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/cam/Downloads/374realfinal/risc_cpu/Phase2/output_files/Phase1.fit.smsg.


