--- src/mem/SConscript	Sun Sep 15 13:45:59 2013 -0500
+++ src/mem/SConscript	Tue Sep 17 13:10:35 2013 -0400
@@ -43,6 +43,7 @@
 SimObject('MemObject.py')
 SimObject('SimpleMemory.py')
 SimObject('SimpleDRAM.py')
+SimObject('NVMainMemory.py')
 
 Source('abstract_mem.cc')
 Source('addr_mapper.cc')
@@ -60,6 +61,7 @@
 Source('simple_mem.cc')
 Source('physical.cc')
 Source('simple_dram.cc')
+Source('nvmain_mem.cc')
 
 if env['TARGET_ISA'] != 'null':
     Source('fs_translating_port_proxy.cc')
@@ -81,6 +83,7 @@
 DebugFlag('MMU')
 DebugFlag('MemoryAccess')
 DebugFlag('PacketQueue')
+DebugFlag('NVMain')
 
 DebugFlag('ProtocolTrace')
 DebugFlag('RubyCache')
