TimeQuest Timing Analyzer report for genius
Tue Jul 10 01:21:56 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'control:inst|state.init'
 14. Slow 1200mV 85C Model Setup: 'control:inst|state.gen0'
 15. Slow 1200mV 85C Model Setup: 'control:inst|state.game_over'
 16. Slow 1200mV 85C Model Hold: 'control:inst|state.game_over'
 17. Slow 1200mV 85C Model Hold: 'control:inst|state.init'
 18. Slow 1200mV 85C Model Hold: 'control:inst|state.gen0'
 19. Slow 1200mV 85C Model Hold: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.game_over'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.init'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.gen0'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'clk'
 36. Slow 1200mV 0C Model Setup: 'control:inst|state.init'
 37. Slow 1200mV 0C Model Setup: 'control:inst|state.gen0'
 38. Slow 1200mV 0C Model Setup: 'control:inst|state.game_over'
 39. Slow 1200mV 0C Model Hold: 'control:inst|state.game_over'
 40. Slow 1200mV 0C Model Hold: 'control:inst|state.init'
 41. Slow 1200mV 0C Model Hold: 'control:inst|state.gen0'
 42. Slow 1200mV 0C Model Hold: 'clk'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.init'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.game_over'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.gen0'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'clk'
 58. Fast 1200mV 0C Model Setup: 'control:inst|state.init'
 59. Fast 1200mV 0C Model Setup: 'control:inst|state.gen0'
 60. Fast 1200mV 0C Model Setup: 'control:inst|state.game_over'
 61. Fast 1200mV 0C Model Hold: 'control:inst|state.game_over'
 62. Fast 1200mV 0C Model Hold: 'control:inst|state.init'
 63. Fast 1200mV 0C Model Hold: 'control:inst|state.gen0'
 64. Fast 1200mV 0C Model Hold: 'clk'
 65. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.game_over'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.init'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.gen0'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Board Trace Model Assignments
 80. Input Transition Times
 81. Slow Corner Signal Integrity Metrics
 82. Fast Corner Signal Integrity Metrics
 83. Setup Transfers
 84. Hold Transfers
 85. Report TCCS
 86. Report RSKM
 87. Unconstrained Paths
 88. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; genius                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; control:inst|state.game_over ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:inst|state.game_over } ;
; control:inst|state.gen0      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:inst|state.gen0 }      ;
; control:inst|state.init      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control:inst|state.init }      ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; INF MHz    ; 269.4 MHz       ; control:inst|state.game_over ; limit due to hold check                                       ;
; 425.71 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.503 ; -218.966      ;
; control:inst|state.init      ; -2.562 ; -2.562        ;
; control:inst|state.gen0      ; -2.395 ; -4.580        ;
; control:inst|state.game_over ; -1.251 ; -5.595        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; control:inst|state.game_over ; -1.763 ; -6.987        ;
; control:inst|state.init      ; -0.908 ; -0.908        ;
; control:inst|state.gen0      ; -0.585 ; -0.585        ;
; clk                          ; -0.207 ; -0.285        ;
+------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -89.000       ;
; control:inst|state.game_over ; 0.376  ; 0.000         ;
; control:inst|state.init      ; 0.382  ; 0.000         ;
; control:inst|state.gen0      ; 0.420  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                              ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; -3.503 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.940      ;
; -3.503 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.940      ;
; -3.394 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.831      ;
; -3.394 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.831      ;
; -3.346 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.743      ;
; -3.346 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.743      ;
; -3.299 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.094     ; 2.690      ;
; -3.299 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.094     ; 2.690      ;
; -3.266 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~36 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.096     ; 2.655      ;
; -3.262 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.057     ; 2.690      ;
; -3.262 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.057     ; 2.690      ;
; -3.249 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~37 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.646      ;
; -3.235 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.672      ;
; -3.235 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.672      ;
; -3.225 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.654      ;
; -3.225 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.654      ;
; -3.223 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~48 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.660      ;
; -3.223 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~49 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.660      ;
; -3.222 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.617      ;
; -3.222 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.617      ;
; -3.221 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.616      ;
; -3.221 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.616      ;
; -3.209 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.094     ; 2.600      ;
; -3.209 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.094     ; 2.600      ;
; -3.207 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.602      ;
; -3.207 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.602      ;
; -3.201 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~18 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.637      ;
; -3.201 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~19 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.637      ;
; -3.191 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.586      ;
; -3.191 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.586      ;
; -3.189 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~20 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.625      ;
; -3.189 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~21 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.625      ;
; -3.170 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.567      ;
; -3.170 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.567      ;
; -3.145 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.093     ; 2.537      ;
; -3.145 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.093     ; 2.537      ;
; -3.141 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.536      ;
; -3.141 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.536      ;
; -3.128 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.098     ; 2.515      ;
; -3.128 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.098     ; 2.515      ;
; -3.125 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.097     ; 2.513      ;
; -3.125 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.097     ; 2.513      ;
; -3.120 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~38 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.549      ;
; -3.120 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~39 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.549      ;
; -3.119 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.514      ;
; -3.119 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.514      ;
; -3.115 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.512      ;
; -3.115 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.512      ;
; -3.112 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~58 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.091     ; 2.506      ;
; -3.112 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~59 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.091     ; 2.506      ;
; -3.099 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.496      ;
; -3.099 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.088     ; 2.496      ;
; -3.099 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.536      ;
; -3.099 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.536      ;
; -3.090 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~52 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.525      ;
; -3.090 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~53 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.525      ;
; -3.090 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.093     ; 2.482      ;
; -3.090 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.093     ; 2.482      ;
; -3.089 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~46 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.518      ;
; -3.089 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~47 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.518      ;
; -3.081 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.096     ; 2.470      ;
; -3.081 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.096     ; 2.470      ;
; -3.080 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.097     ; 2.468      ;
; -3.080 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.097     ; 2.468      ;
; -3.076 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~10 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.471      ;
; -3.076 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~11 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.471      ;
; -3.057 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.452      ;
; -3.057 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.452      ;
; -3.048 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.444      ;
; -3.048 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.444      ;
; -3.047 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.482      ;
; -3.047 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.482      ;
; -3.046 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.481      ;
; -3.046 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.481      ;
; -3.044 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.439      ;
; -3.044 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.439      ;
; -3.042 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.053     ; 2.474      ;
; -3.042 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.053     ; 2.474      ;
; -3.037 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.208     ; 2.314      ;
; -3.037 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.208     ; 2.314      ;
; -3.031 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~30 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.426      ;
; -3.031 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~31 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.426      ;
; -3.027 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~34 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.464      ;
; -3.027 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~35 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.464      ;
; -3.026 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.422      ;
; -3.026 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.422      ;
; -3.021 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~18 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.417      ;
; -3.021 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~19 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.089     ; 2.417      ;
; -3.021 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.416      ;
; -3.021 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.416      ;
; -3.020 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.455      ;
; -3.020 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -1.050     ; 2.455      ;
; -3.019 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~36 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.056     ; 2.448      ;
; -3.013 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.210     ; 2.288      ;
; -3.013 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.210     ; 2.288      ;
; -3.013 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.449      ;
; -3.013 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.049     ; 2.449      ;
; -3.002 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~37 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.048     ; 2.439      ;
; -2.998 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.393      ;
; -2.998 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.090     ; 2.393      ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:inst|state.init'                                                                                                        ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -2.562 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; 0.500        ; -0.934     ; 1.103      ;
; 0.302  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.500        ; 1.479      ; 0.861      ;
; 0.719  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 1.000        ; 1.479      ; 0.944      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:inst|state.gen0'                                                                                                        ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -2.395 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 1.000        ; -1.277     ; 1.103      ;
; -2.185 ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; 0.500        ; -1.208     ; 0.738      ;
; -0.114 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.500        ; 1.136      ; 0.944      ;
; 0.469  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 1.000        ; 1.136      ; 0.861      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'control:inst|state.game_over'                                                                                                                ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.251 ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.871      ; 1.788      ;
; -1.247 ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.872      ; 1.772      ;
; -1.242 ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.871      ; 1.768      ;
; -1.129 ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.833      ; 1.677      ;
; -0.726 ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.987      ; 1.292      ;
; 0.261  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.500        ; 1.408      ; 1.228      ;
; 0.648  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.285      ; 2.499      ;
; 0.669  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.284      ; 2.479      ;
; 0.671  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.284      ; 2.488      ;
; 0.695  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.246      ; 2.475      ;
; 0.819  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 1.000        ; 1.408      ; 1.170      ;
; 1.071  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.285      ; 2.576      ;
; 1.088  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.284      ; 2.571      ;
; 1.095  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.284      ; 2.553      ;
; 1.129  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.246      ; 2.541      ;
; 1.210  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.400      ; 1.978      ;
; 1.635  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.400      ; 2.053      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:inst|state.game_over'                                                                                                                 ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.763 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.543      ; 1.979      ;
; -1.356 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.543      ; 1.906      ;
; -1.184 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.383      ; 2.398      ;
; -1.163 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.423      ; 2.459      ;
; -1.148 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.423      ; 2.474      ;
; -1.143 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.424      ; 2.480      ;
; -0.768 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.383      ; 2.334      ;
; -0.754 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.423      ; 2.388      ;
; -0.745 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.423      ; 2.397      ;
; -0.737 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.424      ; 2.406      ;
; -0.586 ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.000        ; 1.467      ; 1.100      ;
; -0.042 ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; -0.500       ; 1.467      ; 1.144      ;
; 0.478  ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.213      ; 1.221      ;
; 0.960  ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.053      ; 1.543      ;
; 1.047  ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.093      ; 1.670      ;
; 1.055  ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.094      ; 1.679      ;
; 1.067  ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.093      ; 1.690      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:inst|state.init'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.908 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.000        ; 1.603      ; 0.914      ;
; -0.487 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; -0.500       ; 1.603      ; 0.835      ;
; 2.154  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; -0.500       ; -0.727     ; 0.957      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'control:inst|state.gen0'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.585 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.000        ; 1.211      ; 0.835      ;
; -0.006 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; -0.500       ; 1.211      ; 0.914      ;
; 2.056  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 0.000        ; -1.119     ; 0.957      ;
; 2.157  ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; -0.500       ; -1.036     ; 0.641      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                          ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.207 ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; 0.000        ; 2.661      ; 2.830      ;
; -0.043 ; control:inst|state.init      ; control:inst|count[3]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.756      ;
; -0.020 ; control:inst|state.init      ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.779      ;
; -0.015 ; control:inst|state.init      ; control:inst|count[2]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.784      ;
; 0.018  ; control:inst|state.init      ; control:inst|count[1]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.817      ;
; 0.020  ; control:inst|state.init      ; control:inst|count[4]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.819      ;
; 0.020  ; control:inst|state.init      ; control:inst|count[0]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.413      ; 2.819      ;
; 0.344  ; control:inst|r_s_we          ; sequence:inst1|ram~37        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.804      ;
; 0.349  ; control:inst|r_s_we          ; sequence:inst1|ram~36        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 1.800      ;
; 0.359  ; control:inst|count[4]        ; control:inst|count[4]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.359  ; control:inst|count[3]        ; control:inst|count[3]        ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.577      ;
; 0.366  ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; -0.500       ; 2.661      ; 2.903      ;
; 0.406  ; control:inst|r_s_we          ; sequence:inst1|ram~22        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.269      ; 1.852      ;
; 0.406  ; control:inst|r_s_we          ; sequence:inst1|ram~23        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.269      ; 1.852      ;
; 0.407  ; control:inst|r_s_we          ; sequence:inst1|ram~48        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.867      ;
; 0.407  ; control:inst|r_s_we          ; sequence:inst1|ram~49        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.867      ;
; 0.417  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~25        ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.636      ;
; 0.418  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~24        ; clk                          ; clk         ; 0.000        ; 0.062      ; 0.637      ;
; 0.422  ; control:inst|state.game_over ; control:inst|state.game_over ; control:inst|state.game_over ; clk         ; 0.000        ; 2.413      ; 3.221      ;
; 0.425  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.618      ;
; 0.437  ; control:inst|r_s_we          ; sequence:inst1|ram~64        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.897      ;
; 0.437  ; control:inst|r_s_we          ; sequence:inst1|ram~65        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.897      ;
; 0.442  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.635      ;
; 0.458  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.651      ;
; 0.473  ; control:inst|r_s_we          ; sequence:inst1|ram~52        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.931      ;
; 0.473  ; control:inst|r_s_we          ; sequence:inst1|ram~53        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.931      ;
; 0.478  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.671      ;
; 0.478  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.671      ;
; 0.494  ; control:inst|r_s_we          ; sequence:inst1|ram~14        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 1.945      ;
; 0.494  ; control:inst|r_s_we          ; sequence:inst1|ram~15        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 1.945      ;
; 0.500  ; control:inst|r_s_we          ; sequence:inst1|ram~60        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.958      ;
; 0.500  ; control:inst|r_s_we          ; sequence:inst1|ram~61        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.958      ;
; 0.504  ; control:inst|r_s_we          ; sequence:inst1|ram~44        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.962      ;
; 0.504  ; control:inst|r_s_we          ; sequence:inst1|ram~45        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.962      ;
; 0.505  ; control:inst|r_s_we          ; sequence:inst1|ram~56        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.963      ;
; 0.505  ; control:inst|r_s_we          ; sequence:inst1|ram~57        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.963      ;
; 0.509  ; control:inst|r_s_we          ; sequence:inst1|ram~68        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.969      ;
; 0.509  ; control:inst|r_s_we          ; sequence:inst1|ram~69        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.969      ;
; 0.524  ; control:inst|r_s_we          ; sequence:inst1|ram~50        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.277      ; 1.978      ;
; 0.534  ; control:inst|r_s_we          ; sequence:inst1|ram~30        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.992      ;
; 0.534  ; control:inst|r_s_we          ; sequence:inst1|ram~31        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.992      ;
; 0.534  ; control:inst|r_s_we          ; sequence:inst1|ram~10        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.992      ;
; 0.534  ; control:inst|r_s_we          ; sequence:inst1|ram~11        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 1.992      ;
; 0.537  ; control:inst|r_s_we          ; sequence:inst1|ram~51        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.997      ;
; 0.538  ; control:inst|r_s_we          ; sequence:inst1|ram~54        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.269      ; 1.984      ;
; 0.538  ; control:inst|r_s_we          ; sequence:inst1|ram~55        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.269      ; 1.984      ;
; 0.538  ; control:inst|r_s_we          ; sequence:inst1|ram~34        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.998      ;
; 0.538  ; control:inst|r_s_we          ; sequence:inst1|ram~35        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 1.998      ;
; 0.542  ; control:inst|r_s_we          ; sequence:inst1|ram~40        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.000      ;
; 0.542  ; control:inst|r_s_we          ; sequence:inst1|ram~41        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.000      ;
; 0.551  ; control:inst|r_s_we          ; sequence:inst1|ram~8         ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.008      ;
; 0.551  ; control:inst|r_s_we          ; sequence:inst1|ram~9         ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.008      ;
; 0.554  ; control:inst|state.init      ; control:inst|count[3]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.853      ;
; 0.562  ; control:inst|r_s_we          ; sequence:inst1|ram~46        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 2.013      ;
; 0.562  ; control:inst|r_s_we          ; sequence:inst1|ram~47        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 2.013      ;
; 0.570  ; control:inst|state.init      ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.869      ;
; 0.574  ; control:inst|r_s_we          ; sequence:inst1|ram~32        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 2.034      ;
; 0.574  ; control:inst|r_s_we          ; sequence:inst1|ram~33        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.283      ; 2.034      ;
; 0.583  ; control:inst|state.init      ; control:inst|count[2]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.882      ;
; 0.583  ; control:inst|r_s_we          ; sequence:inst1|ram~18        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.041      ;
; 0.583  ; control:inst|r_s_we          ; sequence:inst1|ram~19        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.041      ;
; 0.585  ; control:inst|r_s_we          ; sequence:inst1|ram~26        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.278      ; 2.040      ;
; 0.585  ; control:inst|r_s_we          ; sequence:inst1|ram~27        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.278      ; 2.040      ;
; 0.589  ; control:inst|r_s_we          ; sequence:inst1|ram~38        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 2.040      ;
; 0.589  ; control:inst|r_s_we          ; sequence:inst1|ram~39        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.274      ; 2.040      ;
; 0.594  ; control:inst|r_s_we          ; sequence:inst1|ram~12        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.051      ;
; 0.594  ; control:inst|r_s_we          ; sequence:inst1|ram~13        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.051      ;
; 0.601  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.794      ;
; 0.601  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; control:inst|state.game_over ; clk         ; 0.000        ; 1.006      ; 1.794      ;
; 0.605  ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk                          ; clk         ; 0.000        ; 0.061      ; 0.823      ;
; 0.617  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk                          ; clk         ; 0.000        ; 0.065      ; 0.839      ;
; 0.617  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk                          ; clk         ; 0.000        ; 0.065      ; 0.839      ;
; 0.617  ; control:inst|state.init      ; control:inst|count[0]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.916      ;
; 0.625  ; control:inst|r_s_we          ; sequence:inst1|ram~28        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.083      ;
; 0.625  ; control:inst|r_s_we          ; sequence:inst1|ram~29        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.083      ;
; 0.626  ; control:inst|r_s_we          ; sequence:inst1|ram~66        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.084      ;
; 0.626  ; control:inst|r_s_we          ; sequence:inst1|ram~67        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.084      ;
; 0.628  ; control:inst|state.init      ; control:inst|count[1]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.927      ;
; 0.631  ; control:inst|state.init      ; control:inst|count[4]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.413      ; 2.930      ;
; 0.670  ; control:inst|r_s_we          ; sequence:inst1|ram~62        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.128      ;
; 0.670  ; control:inst|r_s_we          ; sequence:inst1|ram~63        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.128      ;
; 0.695  ; control:inst|r_s_we          ; sequence:inst1|ram~42        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.152      ;
; 0.695  ; control:inst|r_s_we          ; sequence:inst1|ram~43        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.152      ;
; 0.698  ; control:inst|r_s_we          ; sequence:inst1|ram~20        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.156      ;
; 0.698  ; control:inst|r_s_we          ; sequence:inst1|ram~21        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.281      ; 2.156      ;
; 0.724  ; control:inst|r_s_we          ; sequence:inst1|ram~70        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.273      ; 2.174      ;
; 0.724  ; control:inst|r_s_we          ; sequence:inst1|ram~71        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.273      ; 2.174      ;
; 0.746  ; control:inst|r_s_we          ; sequence:inst1|ram~58        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.203      ;
; 0.746  ; control:inst|r_s_we          ; sequence:inst1|ram~59        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.280      ; 2.203      ;
; 0.750  ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk                          ; clk         ; 0.000        ; -0.156     ; 0.751      ;
; 0.750  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~22        ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.975      ;
; 0.750  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk                          ; clk         ; 0.000        ; 0.068      ; 0.975      ;
; 0.762  ; control:inst|r_s_we          ; sequence:inst1|ram~16        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.282      ; 2.221      ;
; 0.762  ; control:inst|r_s_we          ; sequence:inst1|ram~17        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.282      ; 2.221      ;
; 0.776  ; control:inst|r_s_we          ; sequence:inst1|ram~24        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.278      ; 2.231      ;
; 0.776  ; control:inst|r_s_we          ; sequence:inst1|ram~25        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.278      ; 2.231      ;
; 0.828  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~33        ; clk                          ; clk         ; 0.000        ; 0.067      ; 1.052      ;
; 0.829  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~51        ; clk                          ; clk         ; 0.000        ; 0.067      ; 1.053      ;
; 0.830  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~35        ; clk                          ; clk         ; 0.000        ; 0.067      ; 1.054      ;
; 0.830  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~37        ; clk                          ; clk         ; 0.000        ; 0.067      ; 1.054      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~59        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~60        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~61        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~62        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~63        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~64        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~65        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~66        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~67        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~68        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~69        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~70        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~71        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~9         ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|count[0]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|count[1]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|count[2]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|count[3]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|count[4]        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|state.game_over ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|state.gen0      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|state.gen2      ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|state.init      ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.game_over'                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.398 ; 0.398        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.400 ; 0.400        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.401 ; 0.401        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.425 ; 0.425        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.572 ; 0.572        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.593 ; 0.593        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.595 ; 0.595        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.596 ; 0.596        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.596 ; 0.596        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.599 ; 0.599        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.615 ; 0.615        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.620 ; 0.620        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.init'                                                               ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.432 ; 0.432        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.453 ; 0.453        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.531 ; 0.531        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.567 ; 0.567        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.569 ; 0.569        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.589 ; 0.589        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.605 ; 0.605        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'control:inst|state.gen0'                                                    ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; 0.420 ; 0.420        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
; 0.421 ; 0.421        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
; 0.426 ; 0.426        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.457 ; 0.457        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.541 ; 0.541        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.542 ; 0.542        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
; 0.563 ; 0.563        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.572 ; 0.572        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
; 0.575 ; 0.575        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; rst       ; clk                     ; 0.477 ; 0.595 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; 2.839 ; 3.245 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; 2.322 ; 2.679 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; 2.578 ; 3.020 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; 2.424 ; 2.836 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; 2.762 ; 3.159 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; 2.839 ; 3.245 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; 2.736 ; 3.175 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; 2.759 ; 3.199 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; 3.432 ; 3.922 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; 3.432 ; 3.922 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; 3.164 ; 3.582 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; rst       ; clk                     ; -0.277 ; -0.398 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; -1.821 ; -2.206 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; -1.821 ; -2.206 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; -2.173 ; -2.606 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; -2.026 ; -2.429 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; -2.348 ; -2.738 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; -2.264 ; -2.704 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; -2.271 ; -2.710 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; -2.342 ; -2.777 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; -0.977 ; -1.413 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; -0.977 ; -1.413 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; -2.225 ; -2.636 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 11.537 ; 11.596 ; Rise       ; clk             ;
; led1      ; clk        ; 11.562 ; 11.516 ; Rise       ; clk             ;
; led2      ; clk        ; 11.625 ; 11.575 ; Rise       ; clk             ;
; led3      ; clk        ; 11.826 ; 11.773 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 6.500 ; 6.554 ; Rise       ; clk             ;
; led1      ; clk        ; 6.504 ; 6.467 ; Rise       ; clk             ;
; led2      ; clk        ; 6.585 ; 6.539 ; Rise       ; clk             ;
; led3      ; clk        ; 6.730 ; 6.687 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; INF MHz    ; 308.45 MHz      ; control:inst|state.game_over ; limit due to hold check                                       ;
; 475.06 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.018 ; -186.984      ;
; control:inst|state.init      ; -2.307 ; -2.307        ;
; control:inst|state.gen0      ; -2.075 ; -4.077        ;
; control:inst|state.game_over ; -1.159 ; -5.180        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; control:inst|state.game_over ; -1.547 ; -6.068        ;
; control:inst|state.init      ; -0.811 ; -0.811        ;
; control:inst|state.gen0      ; -0.545 ; -0.545        ;
; clk                          ; -0.192 ; -0.305        ;
+------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -89.000       ;
; control:inst|state.init      ; 0.420  ; 0.000         ;
; control:inst|state.game_over ; 0.433  ; 0.000         ;
; control:inst|state.gen0      ; 0.462  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; -3.018 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.649      ;
; -3.018 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.649      ;
; -2.940 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.571      ;
; -2.940 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.571      ;
; -2.928 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.521      ;
; -2.928 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.521      ;
; -2.813 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.861     ; 2.437      ;
; -2.813 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.861     ; 2.437      ;
; -2.812 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.896     ; 2.401      ;
; -2.812 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.896     ; 2.401      ;
; -2.809 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~36 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.898     ; 2.396      ;
; -2.802 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~37 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.395      ;
; -2.785 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.378      ;
; -2.785 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.378      ;
; -2.780 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.411      ;
; -2.780 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.411      ;
; -2.776 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.368      ;
; -2.776 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.368      ;
; -2.775 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.368      ;
; -2.775 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.368      ;
; -2.771 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.895     ; 2.361      ;
; -2.771 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.895     ; 2.361      ;
; -2.767 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~18 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.398      ;
; -2.767 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~19 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.398      ;
; -2.764 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.389      ;
; -2.764 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.389      ;
; -2.759 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.351      ;
; -2.759 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.351      ;
; -2.757 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~48 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.388      ;
; -2.757 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~49 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.388      ;
; -2.757 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~20 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.388      ;
; -2.757 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~21 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.388      ;
; -2.752 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.345      ;
; -2.752 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.345      ;
; -2.717 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.900     ; 2.302      ;
; -2.717 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.900     ; 2.302      ;
; -2.709 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.894     ; 2.300      ;
; -2.709 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.894     ; 2.300      ;
; -2.705 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.297      ;
; -2.705 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.297      ;
; -2.704 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.297      ;
; -2.704 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.297      ;
; -2.677 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.270      ;
; -2.677 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.270      ;
; -2.677 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.899     ; 2.263      ;
; -2.677 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.899     ; 2.263      ;
; -2.670 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~38 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.295      ;
; -2.670 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~39 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.295      ;
; -2.668 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.261      ;
; -2.668 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.261      ;
; -2.667 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~52 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.298      ;
; -2.667 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~53 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.298      ;
; -2.667 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.899     ; 2.253      ;
; -2.667 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.899     ; 2.253      ;
; -2.666 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.895     ; 2.256      ;
; -2.666 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.895     ; 2.256      ;
; -2.662 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~58 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.894     ; 2.253      ;
; -2.662 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~59 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.894     ; 2.253      ;
; -2.658 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~10 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.251      ;
; -2.658 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~11 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.251      ;
; -2.653 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.284      ;
; -2.653 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.284      ;
; -2.644 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.898     ; 2.231      ;
; -2.644 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.898     ; 2.231      ;
; -2.638 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.230      ;
; -2.638 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.230      ;
; -2.635 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~46 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.260      ;
; -2.635 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~47 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.860     ; 2.260      ;
; -2.629 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.221      ;
; -2.629 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.221      ;
; -2.626 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.257      ;
; -2.626 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.257      ;
; -2.622 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.253      ;
; -2.622 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.253      ;
; -2.617 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.855     ; 2.247      ;
; -2.617 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.855     ; 2.247      ;
; -2.617 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.856     ; 2.246      ;
; -2.617 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.856     ; 2.246      ;
; -2.612 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~34 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.243      ;
; -2.612 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~35 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.243      ;
; -2.612 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.205      ;
; -2.612 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.205      ;
; -2.609 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.202      ;
; -2.609 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.202      ;
; -2.608 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.004     ; 2.089      ;
; -2.608 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.004     ; 2.089      ;
; -2.606 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~30 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.199      ;
; -2.606 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~31 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.199      ;
; -2.603 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.855     ; 2.233      ;
; -2.603 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.855     ; 2.233      ;
; -2.592 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.185      ;
; -2.592 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.892     ; 2.185      ;
; -2.591 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.183      ;
; -2.591 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.893     ; 2.183      ;
; -2.584 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~66 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.215      ;
; -2.584 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~67 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.854     ; 2.215      ;
; -2.580 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~48 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.004     ; 2.061      ;
; -2.580 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~49 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.004     ; 2.061      ;
; -2.580 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.005     ; 2.060      ;
; -2.580 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -1.005     ; 2.060      ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:inst|state.init'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -2.307 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; 0.500        ; -0.901     ; 0.991      ;
; 0.316  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.500        ; 1.323      ; 0.782      ;
; 0.753  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 1.000        ; 1.323      ; 0.845      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:inst|state.gen0'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -2.075 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 1.000        ; -1.179     ; 0.991      ;
; -2.002 ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; 0.500        ; -1.174     ; 0.665      ;
; -0.015 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.500        ; 1.045      ; 0.845      ;
; 0.548  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 1.000        ; 1.045      ; 0.782      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'control:inst|state.game_over'                                                                                                                 ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.159 ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.701      ; 1.599      ;
; -1.158 ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.700      ; 1.608      ;
; -1.148 ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.700      ; 1.590      ;
; -1.034 ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.664      ; 1.494      ;
; -0.681 ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.806      ; 1.163      ;
; 0.333  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.500        ; 1.307      ; 1.091      ;
; 0.590  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 2.924      ; 2.263      ;
; 0.608  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 2.923      ; 2.255      ;
; 0.609  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 2.923      ; 2.246      ;
; 0.642  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 2.887      ; 2.231      ;
; 0.849  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 1.000        ; 1.307      ; 1.075      ;
; 1.022  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 2.924      ; 2.331      ;
; 1.039  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 2.923      ; 2.324      ;
; 1.039  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 2.923      ; 2.316      ;
; 1.067  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 2.887      ; 2.306      ;
; 1.095  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 3.029      ; 1.800      ;
; 1.538  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 3.029      ; 1.857      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:inst|state.game_over'                                                                                                                  ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.547 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.157      ; 1.790      ;
; -1.121 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.157      ; 1.736      ;
; -1.011 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.007      ; 2.176      ;
; -0.995 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.045      ; 2.230      ;
; -0.986 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.045      ; 2.239      ;
; -0.981 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 3.046      ; 2.245      ;
; -0.599 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.007      ; 2.108      ;
; -0.583 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.045      ; 2.162      ;
; -0.575 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.045      ; 2.170      ;
; -0.568 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 3.046      ; 2.178      ;
; -0.548 ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.000        ; 1.362      ; 1.014      ;
; -0.041 ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; -0.500       ; 1.362      ; 1.021      ;
; 0.577  ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 1.007      ; 1.114      ;
; 1.021  ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.857      ; 1.408      ;
; 1.092  ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.895      ; 1.517      ;
; 1.098  ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.896      ; 1.524      ;
; 1.112  ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.895      ; 1.537      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:inst|state.init'                                                                                                          ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.811 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.000        ; 1.430      ; 0.819      ;
; -0.374 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; -0.500       ; 1.430      ; 0.756      ;
; 2.052  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; -0.500       ; -0.720     ; 0.862      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'control:inst|state.gen0'                                                                                                          ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.545 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.000        ; 1.111      ; 0.756      ;
; 0.018  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; -0.500       ; 1.111      ; 0.819      ;
; 1.881  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 0.000        ; -1.039     ; 0.862      ;
; 2.075  ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; -0.500       ; -1.021     ; 0.574      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                           ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.192 ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; 0.000        ; 2.461      ; 2.613      ;
; -0.058 ; control:inst|state.init      ; control:inst|count[3]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.223      ; 2.519      ;
; -0.030 ; control:inst|state.init      ; control:inst|count[2]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.223      ; 2.547      ;
; -0.024 ; control:inst|state.init      ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; 0.000        ; 2.224      ; 2.554      ;
; -0.001 ; control:inst|state.init      ; control:inst|count[1]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.223      ; 2.576      ;
; 0.009  ; control:inst|state.init      ; control:inst|count[0]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.223      ; 2.586      ;
; 0.013  ; control:inst|state.init      ; control:inst|count[4]        ; control:inst|state.init      ; clk         ; 0.000        ; 2.223      ; 2.590      ;
; 0.291  ; control:inst|r_s_we          ; sequence:inst1|ram~36        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.176      ; 1.631      ;
; 0.292  ; control:inst|r_s_we          ; sequence:inst1|ram~37        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.638      ;
; 0.297  ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; -0.500       ; 2.461      ; 2.602      ;
; 0.313  ; control:inst|count[4]        ; control:inst|count[4]        ; clk                          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.313  ; control:inst|count[3]        ; control:inst|count[3]        ; clk                          ; clk         ; 0.000        ; 0.054      ; 0.511      ;
; 0.343  ; control:inst|r_s_we          ; sequence:inst1|ram~22        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.171      ; 1.678      ;
; 0.343  ; control:inst|r_s_we          ; sequence:inst1|ram~23        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.171      ; 1.678      ;
; 0.357  ; control:inst|r_s_we          ; sequence:inst1|ram~48        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.703      ;
; 0.357  ; control:inst|r_s_we          ; sequence:inst1|ram~49        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.703      ;
; 0.368  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.459      ;
; 0.371  ; control:inst|state.game_over ; control:inst|state.game_over ; control:inst|state.game_over ; clk         ; 0.000        ; 2.224      ; 2.949      ;
; 0.373  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~25        ; clk                          ; clk         ; 0.000        ; 0.054      ; 0.571      ;
; 0.374  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~24        ; clk                          ; clk         ; 0.000        ; 0.054      ; 0.572      ;
; 0.382  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.473      ;
; 0.388  ; control:inst|r_s_we          ; sequence:inst1|ram~64        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.734      ;
; 0.388  ; control:inst|r_s_we          ; sequence:inst1|ram~65        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.734      ;
; 0.391  ; control:inst|r_s_we          ; sequence:inst1|ram~52        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.736      ;
; 0.391  ; control:inst|r_s_we          ; sequence:inst1|ram~53        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.736      ;
; 0.395  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.486      ;
; 0.411  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.502      ;
; 0.413  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.504      ;
; 0.421  ; control:inst|r_s_we          ; sequence:inst1|ram~14        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.176      ; 1.761      ;
; 0.421  ; control:inst|r_s_we          ; sequence:inst1|ram~15        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.176      ; 1.761      ;
; 0.425  ; control:inst|r_s_we          ; sequence:inst1|ram~56        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.770      ;
; 0.425  ; control:inst|r_s_we          ; sequence:inst1|ram~57        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.770      ;
; 0.427  ; control:inst|r_s_we          ; sequence:inst1|ram~44        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.772      ;
; 0.427  ; control:inst|r_s_we          ; sequence:inst1|ram~45        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.772      ;
; 0.430  ; control:inst|r_s_we          ; sequence:inst1|ram~60        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.775      ;
; 0.430  ; control:inst|r_s_we          ; sequence:inst1|ram~61        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.775      ;
; 0.437  ; control:inst|r_s_we          ; sequence:inst1|ram~50        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.179      ; 1.780      ;
; 0.445  ; control:inst|r_s_we          ; sequence:inst1|ram~68        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.791      ;
; 0.445  ; control:inst|r_s_we          ; sequence:inst1|ram~69        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.791      ;
; 0.456  ; control:inst|r_s_we          ; sequence:inst1|ram~51        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.802      ;
; 0.465  ; control:inst|r_s_we          ; sequence:inst1|ram~46        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.175      ; 1.804      ;
; 0.465  ; control:inst|r_s_we          ; sequence:inst1|ram~47        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.175      ; 1.804      ;
; 0.466  ; control:inst|r_s_we          ; sequence:inst1|ram~40        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.811      ;
; 0.466  ; control:inst|r_s_we          ; sequence:inst1|ram~41        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.811      ;
; 0.469  ; control:inst|r_s_we          ; sequence:inst1|ram~10        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.814      ;
; 0.469  ; control:inst|r_s_we          ; sequence:inst1|ram~11        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.814      ;
; 0.470  ; control:inst|state.init      ; control:inst|count[3]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.223      ; 2.547      ;
; 0.471  ; control:inst|r_s_we          ; sequence:inst1|ram~34        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.817      ;
; 0.471  ; control:inst|r_s_we          ; sequence:inst1|ram~35        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.817      ;
; 0.472  ; control:inst|r_s_we          ; sequence:inst1|ram~8         ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.817      ;
; 0.472  ; control:inst|r_s_we          ; sequence:inst1|ram~9         ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.817      ;
; 0.475  ; control:inst|r_s_we          ; sequence:inst1|ram~30        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.820      ;
; 0.475  ; control:inst|r_s_we          ; sequence:inst1|ram~31        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.820      ;
; 0.476  ; control:inst|r_s_we          ; sequence:inst1|ram~54        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.171      ; 1.811      ;
; 0.476  ; control:inst|r_s_we          ; sequence:inst1|ram~55        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.171      ; 1.811      ;
; 0.486  ; control:inst|r_s_we          ; sequence:inst1|ram~18        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.832      ;
; 0.486  ; control:inst|r_s_we          ; sequence:inst1|ram~19        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.832      ;
; 0.487  ; control:inst|state.init      ; control:inst|count[2]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.223      ; 2.564      ;
; 0.494  ; control:inst|r_s_we          ; sequence:inst1|ram~12        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.839      ;
; 0.494  ; control:inst|r_s_we          ; sequence:inst1|ram~13        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.839      ;
; 0.500  ; control:inst|state.init      ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; -0.500       ; 2.224      ; 2.578      ;
; 0.508  ; control:inst|r_s_we          ; sequence:inst1|ram~38        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.175      ; 1.847      ;
; 0.508  ; control:inst|r_s_we          ; sequence:inst1|ram~39        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.175      ; 1.847      ;
; 0.509  ; control:inst|r_s_we          ; sequence:inst1|ram~32        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.855      ;
; 0.509  ; control:inst|r_s_we          ; sequence:inst1|ram~33        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.855      ;
; 0.513  ; control:inst|state.init      ; control:inst|count[0]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.223      ; 2.590      ;
; 0.513  ; control:inst|r_s_we          ; sequence:inst1|ram~26        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.178      ; 1.855      ;
; 0.513  ; control:inst|r_s_we          ; sequence:inst1|ram~27        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.178      ; 1.855      ;
; 0.524  ; control:inst|state.init      ; control:inst|count[1]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.223      ; 2.601      ;
; 0.529  ; control:inst|r_s_we          ; sequence:inst1|ram~28        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.875      ;
; 0.529  ; control:inst|r_s_we          ; sequence:inst1|ram~29        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.875      ;
; 0.531  ; control:inst|r_s_we          ; sequence:inst1|ram~66        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.877      ;
; 0.531  ; control:inst|r_s_we          ; sequence:inst1|ram~67        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.877      ;
; 0.542  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.633      ;
; 0.542  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.917      ; 1.633      ;
; 0.543  ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk                          ; clk         ; 0.000        ; 0.055      ; 0.742      ;
; 0.550  ; control:inst|state.init      ; control:inst|count[4]        ; control:inst|state.init      ; clk         ; -0.500       ; 2.223      ; 2.627      ;
; 0.557  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk                          ; clk         ; 0.000        ; 0.057      ; 0.758      ;
; 0.557  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk                          ; clk         ; 0.000        ; 0.057      ; 0.758      ;
; 0.572  ; control:inst|r_s_we          ; sequence:inst1|ram~62        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.917      ;
; 0.572  ; control:inst|r_s_we          ; sequence:inst1|ram~63        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.917      ;
; 0.603  ; control:inst|r_s_we          ; sequence:inst1|ram~42        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.948      ;
; 0.603  ; control:inst|r_s_we          ; sequence:inst1|ram~43        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.948      ;
; 0.609  ; control:inst|r_s_we          ; sequence:inst1|ram~20        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.955      ;
; 0.609  ; control:inst|r_s_we          ; sequence:inst1|ram~21        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.182      ; 1.955      ;
; 0.622  ; control:inst|r_s_we          ; sequence:inst1|ram~70        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.174      ; 1.960      ;
; 0.622  ; control:inst|r_s_we          ; sequence:inst1|ram~71        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.174      ; 1.960      ;
; 0.633  ; control:inst|r_s_we          ; sequence:inst1|ram~58        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.978      ;
; 0.633  ; control:inst|r_s_we          ; sequence:inst1|ram~59        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 1.978      ;
; 0.656  ; control:inst|r_s_we          ; sequence:inst1|ram~24        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.179      ; 1.999      ;
; 0.656  ; control:inst|r_s_we          ; sequence:inst1|ram~25        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.179      ; 1.999      ;
; 0.660  ; control:inst|r_s_we          ; sequence:inst1|ram~16        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 2.005      ;
; 0.660  ; control:inst|r_s_we          ; sequence:inst1|ram~17        ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.181      ; 2.005      ;
; 0.680  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~22        ; clk                          ; clk         ; 0.000        ; 0.059      ; 0.883      ;
; 0.680  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk                          ; clk         ; 0.000        ; 0.059      ; 0.883      ;
; 0.686  ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk                          ; clk         ; 0.000        ; -0.154     ; 0.676      ;
; 0.702  ; control:inst|dif[3]          ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; 0.000        ; -0.150     ; 0.726      ;
; 0.753  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~15        ; clk                          ; clk         ; 0.000        ; 0.051      ; 0.948      ;
; 0.756  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~33        ; clk                          ; clk         ; 0.000        ; 0.057      ; 0.957      ;
; 0.758  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~40        ; clk                          ; clk         ; 0.000        ; 0.056      ; 0.958      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~59        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~60        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~61        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~62        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~63        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~64        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~65        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~66        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~67        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~68        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~69        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~70        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~71        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~9         ;
; 0.179  ; 0.363        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; control:inst|state.gen1      ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; 0.181  ; 0.365        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; 0.182  ; 0.366        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~23        ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.init'                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
; 0.420 ; 0.420        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.436 ; 0.436        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.463 ; 0.463        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.490 ; 0.490        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.509 ; 0.509        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.512 ; 0.512        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.532 ; 0.532        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.535 ; 0.535        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.568 ; 0.568        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
; 0.578 ; 0.578        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.game_over'                                                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; 0.433 ; 0.433        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.453 ; 0.453        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.462 ; 0.462        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.493 ; 0.493        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.497 ; 0.497        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.503 ; 0.503        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.507 ; 0.507        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.536 ; 0.536        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.537 ; 0.537        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.553 ; 0.553        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.561 ; 0.561        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
; 0.567 ; 0.567        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.gen0'                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; 0.462 ; 0.462        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
; 0.465 ; 0.465        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.486 ; 0.486        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.489 ; 0.489        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.492 ; 0.492        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
; 0.497 ; 0.497        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.503 ; 0.503        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.508 ; 0.508        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
; 0.511 ; 0.511        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.514 ; 0.514        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.518 ; 0.518        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.533 ; 0.533        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.534 ; 0.534        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
; 0.536 ; 0.536        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; rst       ; clk                     ; 0.449 ; 0.610 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; 2.442 ; 2.806 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; 1.982 ; 2.315 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; 2.226 ; 2.589 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; 2.079 ; 2.452 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; 2.394 ; 2.744 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; 2.442 ; 2.806 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; 2.356 ; 2.754 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; 2.384 ; 2.792 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; 3.078 ; 3.433 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; 3.078 ; 3.433 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; 2.817 ; 3.184 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; rst       ; clk                     ; -0.269 ; -0.430 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; -1.543 ; -1.894 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; -1.543 ; -1.894 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; -1.870 ; -2.225 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; -1.728 ; -2.092 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; -2.028 ; -2.372 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; -1.936 ; -2.327 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; -1.945 ; -2.343 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; -2.018 ; -2.418 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; -0.855 ; -1.210 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; -0.855 ; -1.210 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; -1.955 ; -2.307 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 10.695 ; 10.764 ; Rise       ; clk             ;
; led1      ; clk        ; 10.730 ; 10.673 ; Rise       ; clk             ;
; led2      ; clk        ; 10.793 ; 10.732 ; Rise       ; clk             ;
; led3      ; clk        ; 10.978 ; 10.901 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 6.147 ; 6.202 ; Rise       ; clk             ;
; led1      ; clk        ; 6.162 ; 6.079 ; Rise       ; clk             ;
; led2      ; clk        ; 6.232 ; 6.186 ; Rise       ; clk             ;
; led3      ; clk        ; 6.367 ; 6.310 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.839 ; -109.210      ;
; control:inst|state.init      ; -1.273 ; -1.273        ;
; control:inst|state.gen0      ; -1.060 ; -2.038        ;
; control:inst|state.game_over ; -0.427 ; -1.786        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; control:inst|state.game_over ; -1.061 ; -4.412        ;
; control:inst|state.init      ; -0.504 ; -0.504        ;
; control:inst|state.gen0      ; -0.303 ; -0.303        ;
; clk                          ; -0.220 ; -0.791        ;
+------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -93.757       ;
; control:inst|state.game_over ; 0.332  ; 0.000         ;
; control:inst|state.init      ; 0.378  ; 0.000         ;
; control:inst|state.gen0      ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                               ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+
; -1.839 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.658      ;
; -1.839 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.658      ;
; -1.822 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.641      ;
; -1.822 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.641      ;
; -1.781 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.576      ;
; -1.781 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.576      ;
; -1.757 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.688     ; 1.546      ;
; -1.757 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.688     ; 1.546      ;
; -1.726 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.666     ; 1.537      ;
; -1.726 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.666     ; 1.537      ;
; -1.725 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.544      ;
; -1.725 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.544      ;
; -1.720 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~37 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.515      ;
; -1.718 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~36 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.689     ; 1.506      ;
; -1.688 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~48 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.507      ;
; -1.688 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~49 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.507      ;
; -1.670 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.687     ; 1.460      ;
; -1.670 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.687     ; 1.460      ;
; -1.664 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.476      ;
; -1.664 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.476      ;
; -1.656 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.449      ;
; -1.656 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.449      ;
; -1.655 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.448      ;
; -1.655 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.448      ;
; -1.647 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.440      ;
; -1.647 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.440      ;
; -1.642 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.691     ; 1.428      ;
; -1.642 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.691     ; 1.428      ;
; -1.641 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~70 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.690     ; 1.428      ;
; -1.641 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~71 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.690     ; 1.428      ;
; -1.640 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~38 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.452      ;
; -1.640 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~39 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.452      ;
; -1.638 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~58 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.685     ; 1.430      ;
; -1.638 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~59 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.685     ; 1.430      ;
; -1.637 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~20 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.454      ;
; -1.637 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~21 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.454      ;
; -1.637 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.432      ;
; -1.637 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.432      ;
; -1.636 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.429      ;
; -1.636 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.429      ;
; -1.634 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.427      ;
; -1.634 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.427      ;
; -1.633 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.452      ;
; -1.633 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.452      ;
; -1.632 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~16 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.427      ;
; -1.632 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~17 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.427      ;
; -1.628 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~18 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.445      ;
; -1.628 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~19 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.445      ;
; -1.621 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.662     ; 1.436      ;
; -1.621 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.662     ; 1.436      ;
; -1.615 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~64 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.745     ; 1.347      ;
; -1.615 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~65 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.745     ; 1.347      ;
; -1.615 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~24 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.686     ; 1.406      ;
; -1.615 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~25 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.686     ; 1.406      ;
; -1.614 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.690     ; 1.401      ;
; -1.614 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.690     ; 1.401      ;
; -1.607 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.402      ;
; -1.607 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.402      ;
; -1.601 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~8  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.394      ;
; -1.601 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~9  ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.394      ;
; -1.599 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~44 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.392      ;
; -1.599 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~45 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.392      ;
; -1.598 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~34 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.417      ;
; -1.598 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~35 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.417      ;
; -1.593 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~46 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.405      ;
; -1.593 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~47 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.405      ;
; -1.590 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~26 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.687     ; 1.380      ;
; -1.590 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~27 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.687     ; 1.380      ;
; -1.585 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.747     ; 1.315      ;
; -1.585 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.747     ; 1.315      ;
; -1.585 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~48 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.745     ; 1.317      ;
; -1.585 ; control:inst|r_s_addr[4] ; sequence:inst1|ram~49 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.745     ; 1.317      ;
; -1.578 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~10 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.371      ;
; -1.578 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~11 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.371      ;
; -1.577 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~14 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.689     ; 1.365      ;
; -1.577 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~15 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.689     ; 1.365      ;
; -1.576 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~32 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.371      ;
; -1.576 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~33 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.682     ; 1.371      ;
; -1.575 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~28 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.392      ;
; -1.575 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~29 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.392      ;
; -1.574 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~52 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.391      ;
; -1.574 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~53 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.391      ;
; -1.572 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~37 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.658     ; 1.391      ;
; -1.571 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~18 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.364      ;
; -1.571 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~19 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.364      ;
; -1.570 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~36 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.665     ; 1.382      ;
; -1.569 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~12 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.362      ;
; -1.569 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~13 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.362      ;
; -1.568 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~66 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.385      ;
; -1.568 ; control:inst|r_s_addr[3] ; sequence:inst1|ram~67 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.660     ; 1.385      ;
; -1.568 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~62 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.685     ; 1.360      ;
; -1.568 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~63 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.685     ; 1.360      ;
; -1.565 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~30 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.358      ;
; -1.565 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~31 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.358      ;
; -1.564 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~42 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.357      ;
; -1.564 ; control:inst|r_s_addr[2] ; sequence:inst1|ram~43 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.357      ;
; -1.563 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~68 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.683     ; 1.357      ;
; -1.563 ; control:inst|r_s_addr[0] ; sequence:inst1|ram~69 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.683     ; 1.357      ;
; -1.563 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~20 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.356      ;
; -1.563 ; control:inst|r_s_addr[1] ; sequence:inst1|ram~21 ; control:inst|state.game_over ; clk         ; 0.500        ; -0.684     ; 1.356      ;
+--------+--------------------------+-----------------------+------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:inst|state.init'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -1.273 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; 0.500        ; -0.593     ; 0.601      ;
; 0.388  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.500        ; 0.812      ; 0.460      ;
; 0.834  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 1.000        ; 0.812      ; 0.514      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:inst|state.gen0'                                                                                                         ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -1.060 ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; 0.500        ; -0.750     ; 0.398      ;
; -0.978 ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 1.000        ; -0.808     ; 0.601      ;
; 0.129  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.500        ; 0.597      ; 0.514      ;
; 0.683  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 1.000        ; 0.597      ; 0.460      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'control:inst|state.game_over'                                                                                                                 ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.427 ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.556      ; 1.005      ;
; -0.427 ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.556      ; 0.998      ;
; -0.427 ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.557      ; 1.001      ;
; -0.365 ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.533      ; 0.947      ;
; -0.140 ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; 0.500        ; 0.616      ; 0.730      ;
; 0.345  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.500        ; 0.779      ; 0.692      ;
; 0.713  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 1.962      ; 1.381      ;
; 0.717  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 1.938      ; 1.385      ;
; 0.717  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 1.961      ; 1.374      ;
; 0.718  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 1.961      ; 1.380      ;
; 0.910  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 1.000        ; 0.779      ; 0.627      ;
; 1.021  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.500        ; 2.021      ; 1.089      ;
; 1.134  ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 1.962      ; 1.460      ;
; 1.138  ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 1.961      ; 1.453      ;
; 1.139  ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 1.961      ; 1.459      ;
; 1.163  ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 1.938      ; 1.439      ;
; 1.418  ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 1.000        ; 2.021      ; 1.192      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:inst|state.game_over'                                                                                                                  ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                     ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.061 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 2.105      ; 1.149      ;
; -0.768 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 2.018      ; 1.355      ;
; -0.749 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 2.042      ; 1.398      ;
; -0.742 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 2.042      ; 1.405      ;
; -0.742 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; 0.000        ; 2.043      ; 1.406      ;
; -0.679 ; control:inst|state.game_over ; control:inst|r_s_addr[4]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 2.105      ; 1.051      ;
; -0.350 ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; 0.000        ; 0.811      ; 0.586      ;
; -0.344 ; control:inst|state.game_over ; control:inst|r_s_addr[2]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 2.042      ; 1.323      ;
; -0.338 ; control:inst|state.game_over ; control:inst|r_s_addr[1]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 2.042      ; 1.329      ;
; -0.337 ; control:inst|state.game_over ; control:inst|r_s_addr[3]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 2.018      ; 1.306      ;
; -0.337 ; control:inst|state.game_over ; control:inst|r_s_addr[0]    ; control:inst|state.game_over ; control:inst|state.game_over ; -0.500       ; 2.043      ; 1.331      ;
; 0.207  ; control:inst|state.init      ; control:inst|r_l_sync_reset ; control:inst|state.init      ; control:inst|state.game_over ; -0.500       ; 0.811      ; 0.643      ;
; 0.364  ; control:inst|count[4]        ; control:inst|r_s_addr[4]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.749      ; 0.643      ;
; 0.614  ; control:inst|count[3]        ; control:inst|r_s_addr[3]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.662      ; 0.806      ;
; 0.661  ; control:inst|count[2]        ; control:inst|r_s_addr[2]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.686      ; 0.877      ;
; 0.668  ; control:inst|count[1]        ; control:inst|r_s_addr[1]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.686      ; 0.884      ;
; 0.668  ; control:inst|count[0]        ; control:inst|r_s_addr[0]    ; clk                          ; control:inst|state.game_over ; -0.500       ; 0.687      ; 0.885      ;
+--------+------------------------------+-----------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:inst|state.init'                                                                                                          ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.504 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; 0.000        ; 0.878      ; 0.499      ;
; -0.057 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.init ; -0.500       ; 0.878      ; 0.446      ;
; 1.462  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.init ; -0.500       ; -0.478     ; 0.514      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'control:inst|state.gen0'                                                                                                          ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node             ; Launch Clock                 ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+
; -0.303 ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; 0.000        ; 0.634      ; 0.446      ;
; 0.250  ; control:inst|state.game_over ; control:inst|r_s_we ; control:inst|state.game_over ; control:inst|state.gen0 ; -0.500       ; 0.634      ; 0.499      ;
; 1.216  ; control:inst|state.gen2      ; control:inst|r_s_we ; clk                          ; control:inst|state.gen0 ; 0.000        ; -0.722     ; 0.514      ;
; 1.475  ; control:inst|state.gen1      ; control:inst|r_l_en ; clk                          ; control:inst|state.gen0 ; -0.500       ; -0.650     ; 0.345      ;
+--------+------------------------------+---------------------+------------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                           ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.220 ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; 0.000        ; 1.577      ; 1.566      ;
; -0.132 ; control:inst|state.init      ; control:inst|count[3]        ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.492      ;
; -0.110 ; control:inst|state.init      ; control:inst|count[2]        ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.514      ;
; -0.091 ; control:inst|state.init      ; control:inst|count[1]        ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.533      ;
; -0.088 ; control:inst|state.init      ; control:inst|count[0]        ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.536      ;
; -0.081 ; control:inst|state.init      ; control:inst|count[4]        ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.543      ;
; -0.069 ; control:inst|state.init      ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; 0.000        ; 1.405      ; 1.555      ;
; 0.059  ; control:inst|r_s_we          ; sequence:inst1|ram~37        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 0.976      ;
; 0.060  ; control:inst|r_s_we          ; sequence:inst1|ram~36        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.806      ; 0.970      ;
; 0.090  ; control:inst|r_s_we          ; sequence:inst1|ram~22        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.804      ; 0.998      ;
; 0.090  ; control:inst|r_s_we          ; sequence:inst1|ram~23        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.804      ; 0.998      ;
; 0.101  ; control:inst|r_s_we          ; sequence:inst1|ram~48        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.017      ;
; 0.101  ; control:inst|r_s_we          ; sequence:inst1|ram~49        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.017      ;
; 0.115  ; control:inst|r_s_we          ; sequence:inst1|ram~64        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.031      ;
; 0.115  ; control:inst|r_s_we          ; sequence:inst1|ram~65        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.031      ;
; 0.132  ; control:inst|r_s_we          ; sequence:inst1|ram~52        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.046      ;
; 0.132  ; control:inst|r_s_we          ; sequence:inst1|ram~53        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.046      ;
; 0.136  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[7]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.877      ;
; 0.138  ; control:inst|r_s_we          ; sequence:inst1|ram~50        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.809      ; 1.051      ;
; 0.140  ; control:inst|r_s_we          ; sequence:inst1|ram~60        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.055      ;
; 0.140  ; control:inst|r_s_we          ; sequence:inst1|ram~61        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.055      ;
; 0.144  ; control:inst|r_s_we          ; sequence:inst1|ram~56        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.059      ;
; 0.144  ; control:inst|r_s_we          ; sequence:inst1|ram~57        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.059      ;
; 0.147  ; control:inst|r_s_we          ; sequence:inst1|ram~14        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.806      ; 1.057      ;
; 0.147  ; control:inst|r_s_we          ; sequence:inst1|ram~15        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.806      ; 1.057      ;
; 0.149  ; control:inst|r_s_we          ; sequence:inst1|ram~44        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.063      ;
; 0.149  ; control:inst|r_s_we          ; sequence:inst1|ram~45        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.063      ;
; 0.152  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[2]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.893      ;
; 0.155  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[4]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.896      ;
; 0.155  ; control:inst|r_s_we          ; sequence:inst1|ram~10        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.070      ;
; 0.155  ; control:inst|r_s_we          ; sequence:inst1|ram~11        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.070      ;
; 0.157  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[3]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.898      ;
; 0.157  ; control:inst|r_s_we          ; sequence:inst1|ram~68        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.073      ;
; 0.157  ; control:inst|r_s_we          ; sequence:inst1|ram~69        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.073      ;
; 0.162  ; control:inst|r_s_we          ; sequence:inst1|ram~51        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 1.079      ;
; 0.163  ; control:inst|r_s_we          ; sequence:inst1|ram~54        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.804      ; 1.071      ;
; 0.163  ; control:inst|r_s_we          ; sequence:inst1|ram~55        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.804      ; 1.071      ;
; 0.164  ; control:inst|r_s_we          ; sequence:inst1|ram~40        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.079      ;
; 0.164  ; control:inst|r_s_we          ; sequence:inst1|ram~41        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.079      ;
; 0.164  ; control:inst|r_s_we          ; sequence:inst1|ram~34        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 1.081      ;
; 0.164  ; control:inst|r_s_we          ; sequence:inst1|ram~35        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 1.081      ;
; 0.168  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[1]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.909      ;
; 0.168  ; control:inst|r_s_we          ; sequence:inst1|ram~30        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.082      ;
; 0.168  ; control:inst|r_s_we          ; sequence:inst1|ram~31        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.082      ;
; 0.169  ; control:inst|r_s_we          ; sequence:inst1|ram~8         ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.083      ;
; 0.169  ; control:inst|r_s_we          ; sequence:inst1|ram~9         ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.083      ;
; 0.177  ; control:inst|r_s_we          ; sequence:inst1|ram~46        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.086      ;
; 0.177  ; control:inst|r_s_we          ; sequence:inst1|ram~47        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.086      ;
; 0.182  ; control:inst|r_s_we          ; sequence:inst1|ram~18        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.097      ;
; 0.182  ; control:inst|r_s_we          ; sequence:inst1|ram~19        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.097      ;
; 0.183  ; control:inst|r_s_we          ; sequence:inst1|ram~32        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 1.100      ;
; 0.183  ; control:inst|r_s_we          ; sequence:inst1|ram~33        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.813      ; 1.100      ;
; 0.188  ; control:inst|count[4]        ; control:inst|count[4]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.188  ; control:inst|count[3]        ; control:inst|count[3]        ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.307      ;
; 0.192  ; control:inst|r_s_we          ; sequence:inst1|ram~12        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.106      ;
; 0.192  ; control:inst|r_s_we          ; sequence:inst1|ram~13        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.106      ;
; 0.192  ; control:inst|r_s_we          ; sequence:inst1|ram~38        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.101      ;
; 0.192  ; control:inst|r_s_we          ; sequence:inst1|ram~39        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.101      ;
; 0.197  ; control:inst|state.game_over ; control:inst|state.game_over ; control:inst|state.game_over ; clk         ; 0.000        ; 1.405      ; 1.821      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~66        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.116      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~67        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.116      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~28        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.116      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~29        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.116      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~26        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.808      ; 1.113      ;
; 0.201  ; control:inst|r_s_we          ; sequence:inst1|ram~27        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.808      ; 1.113      ;
; 0.226  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~25        ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.346      ;
; 0.228  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~24        ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.348      ;
; 0.232  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[5]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.973      ;
; 0.232  ; control:inst|r_l_sync_reset  ; lfsr:inst2|r_lfsr[6]         ; control:inst|state.game_over ; clk         ; 0.000        ; 0.627      ; 0.973      ;
; 0.234  ; control:inst|r_s_we          ; sequence:inst1|ram~62        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.148      ;
; 0.234  ; control:inst|r_s_we          ; sequence:inst1|ram~63        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.148      ;
; 0.241  ; control:inst|r_s_we          ; sequence:inst1|ram~42        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.155      ;
; 0.241  ; control:inst|r_s_we          ; sequence:inst1|ram~43        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.155      ;
; 0.246  ; control:inst|r_s_we          ; sequence:inst1|ram~20        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.161      ;
; 0.246  ; control:inst|r_s_we          ; sequence:inst1|ram~21        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.811      ; 1.161      ;
; 0.268  ; control:inst|r_s_we          ; sequence:inst1|ram~70        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.177      ;
; 0.268  ; control:inst|r_s_we          ; sequence:inst1|ram~71        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.805      ; 1.177      ;
; 0.272  ; control:inst|r_s_we          ; sequence:inst1|ram~58        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.186      ;
; 0.272  ; control:inst|r_s_we          ; sequence:inst1|ram~59        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.810      ; 1.186      ;
; 0.291  ; control:inst|r_s_we          ; sequence:inst1|ram~16        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.207      ;
; 0.291  ; control:inst|r_s_we          ; sequence:inst1|ram~17        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.812      ; 1.207      ;
; 0.295  ; control:inst|r_s_we          ; sequence:inst1|ram~24        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.809      ; 1.208      ;
; 0.295  ; control:inst|r_s_we          ; sequence:inst1|ram~25        ; control:inst|state.gen0      ; clk         ; 0.000        ; 0.809      ; 1.208      ;
; 0.327  ; control:inst|state.gen2      ; control:inst|state.gen0      ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.446      ;
; 0.335  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~18        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.457      ;
; 0.337  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~28        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.459      ;
; 0.402  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~22        ; clk                          ; clk         ; 0.000        ; 0.041      ; 0.527      ;
; 0.402  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~54        ; clk                          ; clk         ; 0.000        ; 0.041      ; 0.527      ;
; 0.428  ; control:inst|state.gen1      ; control:inst|state.gen2      ; clk                          ; clk         ; 0.000        ; -0.116     ; 0.396      ;
; 0.442  ; control:inst|dif[3]          ; control:inst|state.gen0      ; control:inst|state.init      ; clk         ; 0.000        ; -0.131     ; 0.425      ;
; 0.447  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~56        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.569      ;
; 0.448  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~15        ; clk                          ; clk         ; 0.000        ; 0.033      ; 0.565      ;
; 0.449  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~40        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.571      ;
; 0.450  ; control:inst|state.gen0      ; control:inst|state.gen1      ; control:inst|state.gen0      ; clk         ; -0.500       ; 1.577      ; 1.736      ;
; 0.454  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~11        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.576      ;
; 0.455  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~61        ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.457  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~32        ; clk                          ; clk         ; 0.000        ; 0.040      ; 0.581      ;
; 0.457  ; lfsr:inst2|r_lfsr[5]         ; sequence:inst1|ram~34        ; clk                          ; clk         ; 0.000        ; 0.040      ; 0.581      ;
; 0.459  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~37        ; clk                          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
; 0.459  ; lfsr:inst2|r_lfsr[6]         ; sequence:inst1|ram~51        ; clk                          ; clk         ; 0.000        ; 0.040      ; 0.583      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|count[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.game_over ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen0      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen1      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.gen2      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; control:inst|state.init      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[2]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[3]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[4]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[5]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[6]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; lfsr:inst2|r_lfsr[7]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|addr_reg[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~10        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~11        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~12        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~13        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~14        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~15        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~18        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~19        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~20        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~21        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~22        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~23        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~24        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~25        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~26        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~27        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~28        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~29        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~30        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~31        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~36        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~37        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~38        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~39        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~40        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~41        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~42        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~43        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~44        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~45        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~46        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~47        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~50        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~51        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~52        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~53        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~54        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~55        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~56        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~57        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~58        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~59        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~60        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~61        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~62        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~63        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~64        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~65        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~66        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~67        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~68        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~69        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~70        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~71        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~8         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; sequence:inst1|ram~9         ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~48        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~49        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~64        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~65        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~68        ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~69        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~16        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~17        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~32        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~33        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~34        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~35        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; sequence:inst1|ram~37        ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.game_over'                                                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.340 ; 0.340        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.402 ; 0.402        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.408 ; 0.408        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.443 ; 0.443        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Rise       ; inst|state.game_over|q         ;
; 0.551 ; 0.551        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|datac           ;
; 0.554 ; 0.554        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0|combout         ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_l_sync_reset|datad      ;
; 0.593 ; 0.593        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; control:inst|r_l_sync_reset    ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|inclk[0] ;
; 0.628 ; 0.628        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|WideOr5~0clkctrl|outclk   ;
; 0.650 ; 0.650        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[3]       ;
; 0.653 ; 0.653        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[0]       ;
; 0.653 ; 0.653        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[1]       ;
; 0.653 ; 0.653        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[2]       ;
; 0.654 ; 0.654        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[3]|datad         ;
; 0.657 ; 0.657        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[0]|datad         ;
; 0.657 ; 0.657        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[1]|datad         ;
; 0.657 ; 0.657        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[2]|datad         ;
; 0.658 ; 0.658        ; 0.000          ; High Pulse Width ; control:inst|state.game_over ; Rise       ; inst|r_s_addr[4]|datac         ;
; 0.661 ; 0.661        ; 0.000          ; Low Pulse Width  ; control:inst|state.game_over ; Fall       ; control:inst|r_s_addr[4]       ;
+-------+--------------+----------------+------------------+------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.init'                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                           ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.474 ; 0.474        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Rise       ; inst|state.init|q                ;
; 0.518 ; 0.518        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; control:inst|r_s_we              ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we|dataa                ;
; 0.557 ; 0.557        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|r_s_we~1|dataa              ;
; 0.565 ; 0.565        ; 0.000          ; Low Pulse Width  ; control:inst|state.init ; Fall       ; inst|r_s_we~1|combout            ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|inclk[0] ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|state.init~clkctrl|outclk   ;
; 0.611 ; 0.611        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[4]|datad                ;
; 0.612 ; 0.612        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; inst|dif[3]|datad                ;
; 0.616 ; 0.616        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[4]              ;
; 0.617 ; 0.617        ; 0.000          ; High Pulse Width ; control:inst|state.init ; Rise       ; control:inst|dif[3]              ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'control:inst|state.gen0'                                                     ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+
; 0.391 ; 0.391        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
; 0.400 ; 0.400        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.455 ; 0.455        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Rise       ; inst|state.gen0|q     ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|combout ;
; 0.544 ; 0.544        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|combout ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we~1|datad   ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|state~13|datad   ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_s_we|dataa     ;
; 0.588 ; 0.588        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; control:inst|r_s_we   ;
; 0.597 ; 0.597        ; 0.000          ; High Pulse Width ; control:inst|state.gen0 ; Rise       ; inst|r_l_en|dataa     ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; control:inst|state.gen0 ; Fall       ; control:inst|r_l_en   ;
+-------+--------------+----------------+------------------+-------------------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; rst       ; clk                     ; 0.291 ; 0.557 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; 1.611 ; 2.153 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; 1.307 ; 1.840 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; 1.442 ; 1.999 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; 1.342 ; 1.893 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; 1.557 ; 2.096 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; 1.611 ; 2.144 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; 1.528 ; 2.107 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; 1.581 ; 2.153 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; 1.953 ; 2.571 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; 1.953 ; 2.571 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; 1.792 ; 2.381 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; rst       ; clk                     ; -0.173 ; -0.446 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; -1.024 ; -1.572 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; -1.024 ; -1.572 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; -1.214 ; -1.763 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; -1.119 ; -1.661 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; -1.324 ; -1.856 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; -1.286 ; -1.839 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; -1.266 ; -1.843 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; -1.345 ; -1.910 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; -0.537 ; -1.113 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; -0.537 ; -1.113 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; -1.194 ; -1.781 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 6.967 ; 6.899 ; Rise       ; clk             ;
; led1      ; clk        ; 6.918 ; 6.912 ; Rise       ; clk             ;
; led2      ; clk        ; 6.919 ; 6.993 ; Rise       ; clk             ;
; led3      ; clk        ; 7.024 ; 7.115 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 3.854 ; 3.831 ; Rise       ; clk             ;
; led1      ; clk        ; 3.800 ; 3.833 ; Rise       ; clk             ;
; led2      ; clk        ; 3.852 ; 3.882 ; Rise       ; clk             ;
; led3      ; clk        ; 3.925 ; 3.978 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -3.503   ; -1.763 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -3.503   ; -0.220 ; N/A      ; N/A     ; -3.000              ;
;  control:inst|state.game_over ; -1.251   ; -1.763 ; N/A      ; N/A     ; 0.332               ;
;  control:inst|state.gen0      ; -2.395   ; -0.585 ; N/A      ; N/A     ; 0.391               ;
;  control:inst|state.init      ; -2.562   ; -0.908 ; N/A      ; N/A     ; 0.378               ;
; Design-wide TNS               ; -231.703 ; -8.765 ; 0.0      ; 0.0     ; -93.757             ;
;  clk                          ; -218.966 ; -0.791 ; N/A      ; N/A     ; -93.757             ;
;  control:inst|state.game_over ; -5.595   ; -6.987 ; N/A      ; N/A     ; 0.000               ;
;  control:inst|state.gen0      ; -4.580   ; -0.585 ; N/A      ; N/A     ; 0.000               ;
;  control:inst|state.init      ; -2.562   ; -0.908 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; rst       ; clk                     ; 0.477 ; 0.610 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; 2.839 ; 3.245 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; 2.322 ; 2.679 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; 2.578 ; 3.020 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; 2.424 ; 2.836 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; 2.762 ; 3.159 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; 2.839 ; 3.245 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; 2.736 ; 3.175 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; 2.759 ; 3.199 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; 3.432 ; 3.922 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; 3.432 ; 3.922 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; 3.164 ; 3.582 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+----------------------------------------------------------------------------------------------+
; Hold Times                                                                                   ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; rst       ; clk                     ; -0.173 ; -0.398 ; Rise       ; clk                     ;
; seed[*]   ; clk                     ; -1.024 ; -1.572 ; Rise       ; clk                     ;
;  seed[0]  ; clk                     ; -1.024 ; -1.572 ; Rise       ; clk                     ;
;  seed[1]  ; clk                     ; -1.214 ; -1.763 ; Rise       ; clk                     ;
;  seed[2]  ; clk                     ; -1.119 ; -1.661 ; Rise       ; clk                     ;
;  seed[3]  ; clk                     ; -1.324 ; -1.856 ; Rise       ; clk                     ;
;  seed[4]  ; clk                     ; -1.286 ; -1.839 ; Rise       ; clk                     ;
;  seed[5]  ; clk                     ; -1.266 ; -1.843 ; Rise       ; clk                     ;
;  seed[6]  ; clk                     ; -1.345 ; -1.910 ; Rise       ; clk                     ;
; dif[*]    ; control:inst|state.init ; -0.537 ; -1.113 ; Rise       ; control:inst|state.init ;
;  dif[0]   ; control:inst|state.init ; -0.537 ; -1.113 ; Rise       ; control:inst|state.init ;
;  dif[1]   ; control:inst|state.init ; -1.194 ; -1.781 ; Rise       ; control:inst|state.init ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; led0      ; clk        ; 11.537 ; 11.596 ; Rise       ; clk             ;
; led1      ; clk        ; 11.562 ; 11.516 ; Rise       ; clk             ;
; led2      ; clk        ; 11.625 ; 11.575 ; Rise       ; clk             ;
; led3      ; clk        ; 11.826 ; 11.773 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; led0      ; clk        ; 3.854 ; 3.831 ; Rise       ; clk             ;
; led1      ; clk        ; 3.800 ; 3.833 ; Rise       ; clk             ;
; led2      ; clk        ; 3.852 ; 3.882 ; Rise       ; clk             ;
; led3      ; clk        ; 3.925 ; 3.978 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; score[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button_0                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; button_3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dif[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; dif[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; seed[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; score[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; score[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; score[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; score[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 140      ; 0        ; 0        ; 0        ;
; control:inst|state.game_over ; clk                          ; 15       ; 326      ; 0        ; 0        ;
; control:inst|state.gen0      ; clk                          ; 65       ; 8        ; 0        ; 0        ;
; control:inst|state.init      ; clk                          ; 27       ; 70       ; 0        ; 0        ;
; clk                          ; control:inst|state.game_over ; 0        ; 0        ; 5        ; 0        ;
; control:inst|state.game_over ; control:inst|state.game_over ; 0        ; 0        ; 5        ; 5        ;
; control:inst|state.init      ; control:inst|state.game_over ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; control:inst|state.gen0      ; 1        ; 0        ; 1        ; 0        ;
; control:inst|state.game_over ; control:inst|state.gen0      ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; control:inst|state.init      ; 0        ; 0        ; 1        ; 0        ;
; control:inst|state.game_over ; control:inst|state.init      ; 0        ; 0        ; 1        ; 1        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 140      ; 0        ; 0        ; 0        ;
; control:inst|state.game_over ; clk                          ; 15       ; 326      ; 0        ; 0        ;
; control:inst|state.gen0      ; clk                          ; 65       ; 8        ; 0        ; 0        ;
; control:inst|state.init      ; clk                          ; 27       ; 70       ; 0        ; 0        ;
; clk                          ; control:inst|state.game_over ; 0        ; 0        ; 5        ; 0        ;
; control:inst|state.game_over ; control:inst|state.game_over ; 0        ; 0        ; 5        ; 5        ;
; control:inst|state.init      ; control:inst|state.game_over ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; control:inst|state.gen0      ; 1        ; 0        ; 1        ; 0        ;
; control:inst|state.game_over ; control:inst|state.gen0      ; 1        ; 1        ; 0        ; 0        ;
; clk                          ; control:inst|state.init      ; 0        ; 0        ; 1        ; 0        ;
; control:inst|state.game_over ; control:inst|state.init      ; 0        ; 0        ; 1        ; 1        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 27    ; 27   ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 276   ; 276  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Jul 10 01:21:51 2018
Info: Command: quartus_sta genius -c genius
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'genius.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name control:inst|state.init control:inst|state.init
    Info (332105): create_clock -period 1.000 -name control:inst|state.game_over control:inst|state.game_over
    Info (332105): create_clock -period 1.000 -name control:inst|state.gen0 control:inst|state.gen0
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.503
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.503            -218.966 clk 
    Info (332119):    -2.562              -2.562 control:inst|state.init 
    Info (332119):    -2.395              -4.580 control:inst|state.gen0 
    Info (332119):    -1.251              -5.595 control:inst|state.game_over 
Info (332146): Worst-case hold slack is -1.763
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.763              -6.987 control:inst|state.game_over 
    Info (332119):    -0.908              -0.908 control:inst|state.init 
    Info (332119):    -0.585              -0.585 control:inst|state.gen0 
    Info (332119):    -0.207              -0.285 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.000 clk 
    Info (332119):     0.376               0.000 control:inst|state.game_over 
    Info (332119):     0.382               0.000 control:inst|state.init 
    Info (332119):     0.420               0.000 control:inst|state.gen0 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.018
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.018            -186.984 clk 
    Info (332119):    -2.307              -2.307 control:inst|state.init 
    Info (332119):    -2.075              -4.077 control:inst|state.gen0 
    Info (332119):    -1.159              -5.180 control:inst|state.game_over 
Info (332146): Worst-case hold slack is -1.547
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.547              -6.068 control:inst|state.game_over 
    Info (332119):    -0.811              -0.811 control:inst|state.init 
    Info (332119):    -0.545              -0.545 control:inst|state.gen0 
    Info (332119):    -0.192              -0.305 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -89.000 clk 
    Info (332119):     0.420               0.000 control:inst|state.init 
    Info (332119):     0.433               0.000 control:inst|state.game_over 
    Info (332119):     0.462               0.000 control:inst|state.gen0 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.839
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.839            -109.210 clk 
    Info (332119):    -1.273              -1.273 control:inst|state.init 
    Info (332119):    -1.060              -2.038 control:inst|state.gen0 
    Info (332119):    -0.427              -1.786 control:inst|state.game_over 
Info (332146): Worst-case hold slack is -1.061
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.061              -4.412 control:inst|state.game_over 
    Info (332119):    -0.504              -0.504 control:inst|state.init 
    Info (332119):    -0.303              -0.303 control:inst|state.gen0 
    Info (332119):    -0.220              -0.791 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -93.757 clk 
    Info (332119):     0.332               0.000 control:inst|state.game_over 
    Info (332119):     0.378               0.000 control:inst|state.init 
    Info (332119):     0.391               0.000 control:inst|state.gen0 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4664 megabytes
    Info: Processing ended: Tue Jul 10 01:21:56 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


