---
title: P1 - CPU 8 bits
sidebar_position: 1
sidebar_class_name: ponderada
---

# CPU de 8 bits

**Atividade com prazo para 16/09/2024**

Por enquanto vou deixar esse enunciado direto ao ponto.

## 1. Enunciado

**O que?**

Nesta ponderada, você precisará criar uma CPU simplificada. Simplificada de que
forma? Apenas o **ciclo de execução**. Isso significa que não precisa criar uma
temporização e divisão de ciclos para busca e execução. O que é necessário para
isso:

* Uma ALU com as operações de **soma**, **subtração**, **comparação**, **bit
  shift** e **multiplicação**.
* Um circuito de controle capaz de selecionar qual operação deve ser feita a
  partir de *opcodes*.
* Duas entradas de dados de 8 bits e uma entrada de dados para o opcode, com 3
  bits.
* A saída deve ser feita utilizando um registrador de 8 bits ligado a dois
  displays de sete segmentos.

**Especificação das operações**

A *subtração* deve ser feita utilizando representação por complemento de dois.

A *comparação* precisa ter entrada de dois valores de 8 bits e três saídas: uma
para *A == B*, outra para *A < B* e uma terceira para *A > B*.

O *bit shift* não precisa ter seleção para esquerda ou direita, bastando fazer
o deslocamento para a esquerda. Também não precisa fazer *wrap around*.

A multiplicação ficará restrita a valores de 4 bits. Desta forma, não precisa
armazenar resultados de 16 bits para multiplicação de 8 bits por 8 bits.

**Como?**

Utilize algum simulador de lógica. Sugiro o *Digital*.

**Desafio extra**

Implementar o ciclo de fetch. Se você conseguir implementar um sistema de
ciclos similar à CPU SAP I, esta atividade passa a valer por duas ponderadas.

## 2. Padrão de qualidade

Por enquanto vou deixar a divisão de pontos por aqui:

* ALU - vale 8,0 pontos, sendo que:
    * Soma - 2,5
    * Subtração - 2,0
    * Comparação - 1,5
    * Bit shift - 1,5
    * Multiplicação - 0,5 

* Circuito de seleção por opcodes - vale 1,0 ponto

* Saída para o registrador com displays de sete segmentos - vale 1,0 ponto
