# ASCON128-crypto

# Table des mati√®res
 - [Introduction](#introduction)
 - [Structure du projet](#structure-du-projet)
 - [Licence](licence)

# Introduction
Le but de est d'utiliser le language de description mat√©rielle Systemverilog pour concevoir un circuit 
permettant de chiffre un mesage sur 256 bit √† l'aide de l'algorithme ASCON128.
Le projet est exhaustif et pr√©sente aussi l'ensemble des test qui ont √©t√©s r√©alis√©s sur chaque composant.

# Structure
chiers li√©s aux architectures Systemverilog sont situ√©s dans le r√©pertoire "/SRC",
pour ce projet deux biblioth√®ques associ√©es on √©t√©s mises en place pour faciliter la compilation
et l'ex√©cution : "LIB_RTL" et "LIB_BENCH".
Les chiers de testbench se trouvent dans le r√©pertoire "SRC/BENCH". Les chiers de
testbench sont facilement identiables gr√¢ce √† leur nom du type xxx_tb.sv.
De plus, il existe un r√©pertoire (SRC/RTL) qui contiennen les chiers d√©crivant l'architecture
du circuit des di√©rents composants.
Enn le projet comprend le pakcage "ascon_pack",ce dernier englobe les d√©nitions de
types couramment utilis√©s, tels que la structure type_state.

