set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {memoria_dados.vo memoria_dados_v.sdo}}
	{{"Fast Model"} {memoria_dados_fast.vo memoria_dados_v_fast.sdo}}
}
