module rom_1_8_256_2(address, q );

input [7 : 0] address;
wire [7 : 0] address;
output q;
wire q;

mux_256u_8u mux0 (.a({ 153'b111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111, 3'b0, 100'b1111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111111 }), .b({ address[7], address[6], address[5], address[4], address[3], address[2], address[1], address[0] }), .d(q));

endmodule

