
reg [7:0] 		      memoryl [1<<MEM_BITS-1:0];
reg [7:0] 		      memoryu [1<<MEM_BITS-1:0];   
   
reg [DQ_BITS-1 : 0]           dq_out;
 
   
// Write Memory  
	   

   

// Read Memory   

always@(*)      dq_out[7:0]  = 8'h0;
always@(*)      dq_out[15:8] = 8'h0;   
   
// Tristate output
   
// assign  dq    =  (!ce_n && !oe_n) ? dq_out[DQ_BITS-1:0]: {DQ_BITS{1'bz}};
 


