Se hace a partir de compuertas nand, es asincrono, y posee entradas invalidas (cortocircuitos).

Las entradas flotantes, no conectadas, pueden llegar al estado invalido (cortocircuito), por lo que los latch nand necesitan una resistencia pull-up a senial logica 1.

En tecnologia TTL (74LS), esta configuracion pull-up viene incluida.
En tecnologia CMOS debe aniadirse.

![[Pasted image 20250714173037.png]]

Es un LATCH SET RESET activo en bajo, por lo que un set 0 setea a 1, y un reset 0 resetea a 0.

---
### TABLA DE VERDAD
![[Pasted image 20250714173338.png]]

---
### GRAFICA DE ONDA

![[Pasted image 20250714230415.png]]
