<!DOCTYPE html>
<html>
	<head>
		<meta charset="utf-8">
		<meta name="viewport" content="width=device-width">
		

		<title>Zen2のメモリ帯域</title>

		
		<link rel="stylesheet" href="https://umio-yasuno.github.io/css/colors-dark.min.217a2547e8e6c808986d22ef70b50263c2d6a4bbc80ed42e97e280a41103f9b5.css">

		
	</head>
	<body>
		<header id="header">
			<h1><a href="https://umio-yasuno.github.io">Coelacanth&#39;s Dream</a></h1>
			<p></p>
		</header>

		<div id="page">
			<div id="sidebar">
				<nav>
	
		<ul class="nav">
			
				<li><a href="/posts/about/"><span>About</span></a></li>
			
				<li><a href="/categories"><span>Categories</span></a></li>
			
		</ul>
	
</nav>

			</div>

			<div id="content">
				
	<article class="post">
		<h1><a href="https://umio-yasuno.github.io/posts/2019/11/10/zen2-mbw/">Zen2のメモリ帯域</a> </h1>

		<div class="post-content">

<p>今更な気もするけどZen2のメモリ帯域についてのまとめ。</p>

<h3 id="ryzen-matisse">Ryzen Matisse</h3>

<p>まず、Zen/+ではCCXとデータファブリックを32B/Cycleで、<br />
メモリコントローラーとデータファブリックも32B/Cで接続していたが、<br />
<img src="/image/2019/11/10/pinnacle-diagram.webp" alt="zen-diagram" />
<a href="https://gpuopen.com/gdc-presentations/2019/gdc-2019-s2-amd-ryzen-processor-software-optimization.pdf" target="_blank">AMD Ryzen Processor Software Optimisation</a></p>

<p>Zen2ではCCD（2CCX）とデータファブリック（cIOD）をRead 32B/C、Write 16B/Cで、<br />
メモリコントローラーとデータファブリックを32B/Cで接続している。<br />
<a href="https://news.mynavi.jp/photo/article/20190819-879251/images/photo03l.jpg" target="_blank">AMD 第2世代EPYCプロセッサの実態を紐解く - 構造・性能・普及状況【Deep Dive】 - マイナビニュース</a><br />
このことにより、第三世代Ryzenでは1CCDの製品（例: 3600、3800X等）だとメモリ帯域ベンチマークにおいてWriteが約半分になっていた。</p>

<p><a href="https://www.tweaktown.com/reviews/9051/amd-ryzen-3900x-3700x-zen2-review/index3.html" target="_blank">AMD Ryzen 3900X and 3700X (Zen2) Review (Page 3) - TweakTown</a><br />
TweakTownがAMDに質問した所、省電力目的でそうしたとのこと。<br />
ほとんどのベンチマークにおいて3700Xが2700Xに勝っているため、AMDのアプローチは間違ってはいないだろう。<br />
一般用途でそこまでメモリ帯域に支配される処理があるとも思いにくい。</p>

<p>第三世代Ryzen発売当時、資料では32B/Cとしか書かれておらず、また、AMDの回答を載せたのもTweakTownだけだった（たぶん）ことから、<br />
一部でAIDA64やUEFI等のソフトウェアによる不具合で半分になってるんじゃないかとか言われていた。<br />
<br></p>

<h3 id="epyc-rome">EPYC Rome</h3>

<p>メモリ帯域に制限がかかるのは第二世代EPYC、Romeの一部製品でも見られる。</p>

<blockquote>
<p>Performance optimized to 4 channels with 2667 MHz speed DIMMs for the following models: AMD EPYC™ 7282, AMD EPYC™ 7272, AMD EPYC™ 7252, and AMD EPYC™ 7232P processors.</p>
</blockquote>

<p>とあるように、これら以外の製品の Per Socket Mem BW が 204.80 GB/s（8ch 3200MHz）なのに対し、<br />
これらは 85.30 GB/s（4ch 2667MHz相当）と記載されており、<br />
上記のことから4CCDの構成を取っていると考えられそうだが、<br />
ServerTheHomeのレビュー記事内のlstopo出力結果画像と、<br />
<a href="https://www.servethehome.com/amd-epyc-7232p-review-hard-to-buy-but-solid-part/" target="_blank">AMD EPYC 7232P Review Hard to Buy but Solid Part - ServerTheHome</a><br />
<a href="https://www.servethehome.com/amd-epyc-7232p-review-hard-to-buy-but-solid-part/amd-epyc-7232p-in-gb-nvme-server-topology/" target="_blank">AMD EPYC 7232P In GB NVMe Server Topology - ServerTheHome</a><br />
これらのL3キャッシュサイズが64MBまでのことから、<br />
2CCDの構成にし、メモリ帯域をReadで計算しているのだろう。</p>

<p>ちなみにL3キャッシュサイズが128/192MBの製品は、4/6CCDの構成となっているはずだ。<br />
メモリ帯域はReadによるものなので、最低4CCDあれば8ch分は満たせる。<br />
96MB 3CCDの構成がないのは、sIOD内のデータファブリックが2つあり、それぞれのCCD数は同数（=対称）でいけない、といった制限があるのだろうか。</p>
</div>

		<p class="meta">Posted on <span class="postdate">10. November 2019</span></p>
	</article>

			</div>

			<footer id="footer">
				<p class="copyright">
					
						Powered by <a href="https://gohugo.io/">Hugo</a> and the
						<a href="https://github.com/bake/solar-theme-hugo">Solar</a>-theme.
					
				</p>
			</footer>
		</div>

		
	</body>
</html>
