TimeQuest Timing Analyzer report for 1st_Project
Wed Oct 30 10:30:50 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst3|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'inst3|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'osc_clock'
 14. Slow Model Minimum Pulse Width: 'inst3|altpll_component|pll|clk[0]'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Propagation Delay
 18. Minimum Propagation Delay
 19. Fast Model Setup Summary
 20. Fast Model Hold Summary
 21. Fast Model Recovery Summary
 22. Fast Model Removal Summary
 23. Fast Model Minimum Pulse Width Summary
 24. Fast Model Setup: 'inst3|altpll_component|pll|clk[0]'
 25. Fast Model Hold: 'inst3|altpll_component|pll|clk[0]'
 26. Fast Model Minimum Pulse Width: 'osc_clock'
 27. Fast Model Minimum Pulse Width: 'inst3|altpll_component|pll|clk[0]'
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Propagation Delay
 31. Minimum Propagation Delay
 32. Multicorner Timing Analysis Summary
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Progagation Delay
 36. Minimum Progagation Delay
 37. Setup Transfers
 38. Hold Transfers
 39. Report TCCS
 40. Report RSKM
 41. Unconstrained Paths
 42. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; 1st_Project                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                     ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                              ; Targets                               ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+
; inst3|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; osc_clock ; inst3|altpll_component|pll|inclk[0] ; { inst3|altpll_component|pll|clk[0] } ;
; osc_clock                         ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                     ; { osc_clock }                         ;
+-----------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+-------------------------------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                 ;
+------------+-----------------+-----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note ;
+------------+-----------------+-----------------------------------+------+
; 253.74 MHz ; 253.74 MHz      ; inst3|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+-----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst3|altpll_component|pll|clk[0] ; 96.059 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst3|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clock                         ; 10.000 ; 0.000         ;
; inst3|altpll_component|pll|clk[0] ; 48.889 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 96.059 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.974      ;
; 96.139 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.894      ;
; 96.219 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.814      ;
; 96.299 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.734      ;
; 96.325 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.708      ;
; 96.361 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.672      ;
; 96.405 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.628      ;
; 96.441 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.592      ;
; 96.441 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.592      ;
; 96.473 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.560      ;
; 96.485 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.548      ;
; 96.521 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.512      ;
; 96.521 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.512      ;
; 96.553 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.480      ;
; 96.559 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.474      ;
; 96.565 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.468      ;
; 96.601 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.432      ;
; 96.601 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.432      ;
; 96.633 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.400      ;
; 96.639 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.394      ;
; 96.681 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.352      ;
; 96.692 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.341      ;
; 96.713 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.320      ;
; 96.719 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.314      ;
; 96.739 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.294      ;
; 96.772 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.261      ;
; 96.775 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.258      ;
; 96.793 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.240      ;
; 96.799 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.234      ;
; 96.816 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.217      ;
; 96.819 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.214      ;
; 96.851 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.182      ;
; 96.852 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.181      ;
; 96.855 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.178      ;
; 96.855 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.178      ;
; 96.873 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.160      ;
; 96.896 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.137      ;
; 96.899 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.134      ;
; 96.931 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.102      ;
; 96.932 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.101      ;
; 96.935 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.098      ;
; 96.935 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.098      ;
; 96.953 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.080      ;
; 96.973 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.060      ;
; 96.976 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.057      ;
; 96.976 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.057      ;
; 96.979 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.054      ;
; 97.011 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.022      ;
; 97.011 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.022      ;
; 97.015 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.018      ;
; 97.015 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.018      ;
; 97.033 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 3.000      ;
; 97.053 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.980      ;
; 97.056 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.977      ;
; 97.056 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.977      ;
; 97.059 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.974      ;
; 97.091 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.942      ;
; 97.091 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.942      ;
; 97.095 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.938      ;
; 97.095 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.938      ;
; 97.106 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.927      ;
; 97.131 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.902      ;
; 97.133 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.900      ;
; 97.136 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.897      ;
; 97.139 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.894      ;
; 97.171 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.862      ;
; 97.175 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.858      ;
; 97.175 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.858      ;
; 97.186 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.847      ;
; 97.199 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.839      ;
; 97.211 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.822      ;
; 97.211 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.822      ;
; 97.213 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.820      ;
; 97.216 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.817      ;
; 97.219 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.814      ;
; 97.230 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.803      ;
; 97.251 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.782      ;
; 97.255 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.778      ;
; 97.255 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.778      ;
; 97.265 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.768      ;
; 97.266 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.767      ;
; 97.272 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.761      ;
; 97.279 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.759      ;
; 97.291 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.742      ;
; 97.291 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.742      ;
; 97.293 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.740      ;
; 97.299 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.734      ;
; 97.310 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.723      ;
; 97.335 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.698      ;
; 97.335 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.698      ;
; 97.345 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.688      ;
; 97.346 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.687      ;
; 97.352 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.681      ;
; 97.359 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.679      ;
; 97.371 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.662      ;
; 97.371 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.662      ;
; 97.373 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.660      ;
; 97.390 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.643      ;
; 97.390 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.643      ;
; 97.415 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 2.618      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[0]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.633 ; simple_counter:inst4|counter_out[24] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.960 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.960 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.961 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[1]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.964 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.969 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.973 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.973 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.259      ;
; 0.975 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.980 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.266      ;
; 1.004 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.004 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.007 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.016 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.019 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; simple_counter:inst4|counter_out[23] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.021 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.307      ;
; 1.228 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[1]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.392 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.393 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.396 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.401 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.405 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.691      ;
; 1.405 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.691      ;
; 1.407 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.412 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.437 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.723      ;
; 1.437 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.723      ;
; 1.440 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.441 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.449 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.452 ; simple_counter:inst4|counter_out[23] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.452 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.738      ;
; 1.454 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.740      ;
; 1.472 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.473 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.759      ;
; 1.476 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.476 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.481 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.485 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.485 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.771      ;
; 1.487 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.492 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.493 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.506 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.787      ;
; 1.509 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.795      ;
; 1.517 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.803      ;
; 1.520 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.521 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.529 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.532 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.818      ;
; 1.534 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.820      ;
; 1.552 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.553 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.839      ;
; 1.556 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.556 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.565 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.851      ;
; 1.565 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.851      ;
; 1.567 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.567 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.848      ;
; 1.573 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.586 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.867      ;
; 1.589 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.875      ;
; 1.600 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.601 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.609 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.611 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.897      ;
; 1.614 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.900      ;
; 1.626 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.912      ;
; 1.632 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.918      ;
; 1.636 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.636 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.645 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.931      ;
; 1.647 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.647 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.928      ;
; 1.647 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.928      ;
; 1.653 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.939      ;
; 1.659 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.945      ;
; 1.666 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.947      ;
; 1.669 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.955      ;
; 1.680 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.681 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.689 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.691 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.977      ;
; 1.691 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.977      ;
; 1.706 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.992      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc_clock'                                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; inst3|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; inst3|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; inst3|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; inst3|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; osc_clock|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; osc_clock|combout                   ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc_clock ; Rise       ; osc_clock                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst3|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[0]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[0]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[10]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[10]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[11]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[11]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[12]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[12]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[13]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[13]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[14]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[14]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[15]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[15]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[16]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[16]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[17]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[17]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[18]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[18]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[19]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[19]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[1]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[1]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[20]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[20]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[21]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[21]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[22]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[22]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[23]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[23]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[24]          ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[24]          ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[2]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[2]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[3]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[3]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[4]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[4]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[5]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[5]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[6]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[6]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[7]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[7]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[8]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[8]           ;
; 48.889 ; 50.000       ; 1.111          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[9]           ;
; 48.889 ; 50.000       ; 1.111          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[9]           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[0]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[0]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[10]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[10]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[11]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[11]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[12]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[12]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[13]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[13]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[14]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[14]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[15]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[15]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[16]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[16]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[17]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[17]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[18]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[18]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[19]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[19]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[1]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[1]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[20]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[20]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[21]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[21]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[22]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[22]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[23]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[23]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[24]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[24]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[2]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[2]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[3]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[3]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[4]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[4]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[5]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[5]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[6]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[6]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[7]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[7]|clk                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 5.353 ; 5.353 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 4.997 ; 4.997 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 4.670 ; 4.670 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 5.000 ; 5.000 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 5.353 ; 5.353 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 4.281 ; 4.281 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 4.605 ; 4.605 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 4.281 ; 4.281 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 4.955 ; 4.955 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 4.959 ; 4.959 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; switch     ; LED[0]      ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; switch     ; LED[1]      ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; switch     ; LED[2]      ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; switch     ; LED[3]      ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; switch     ; LED[0]      ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; switch     ; LED[1]      ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; switch     ; LED[2]      ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; switch     ; LED[3]      ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst3|altpll_component|pll|clk[0] ; 98.349 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst3|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; osc_clock                         ; 10.000 ; 0.000         ;
; inst3|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 98.349 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.678      ;
; 98.384 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.643      ;
; 98.419 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.608      ;
; 98.442 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.585      ;
; 98.454 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.573      ;
; 98.463 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.564      ;
; 98.477 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.550      ;
; 98.498 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.529      ;
; 98.498 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.529      ;
; 98.512 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.515      ;
; 98.533 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.494      ;
; 98.533 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.494      ;
; 98.547 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.480      ;
; 98.548 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.479      ;
; 98.552 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.475      ;
; 98.568 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.459      ;
; 98.568 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.459      ;
; 98.583 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.444      ;
; 98.587 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.440      ;
; 98.603 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.424      ;
; 98.618 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.409      ;
; 98.622 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.405      ;
; 98.625 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.402      ;
; 98.641 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.386      ;
; 98.653 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.374      ;
; 98.657 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.370      ;
; 98.660 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.367      ;
; 98.662 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.365      ;
; 98.675 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.352      ;
; 98.676 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.351      ;
; 98.688 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.339      ;
; 98.695 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.332      ;
; 98.695 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.332      ;
; 98.697 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.330      ;
; 98.697 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.330      ;
; 98.710 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.317      ;
; 98.711 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.316      ;
; 98.723 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.304      ;
; 98.730 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.297      ;
; 98.730 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.297      ;
; 98.732 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.295      ;
; 98.732 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.295      ;
; 98.745 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.282      ;
; 98.745 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.282      ;
; 98.746 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.281      ;
; 98.751 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.276      ;
; 98.758 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.269      ;
; 98.764 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.263      ;
; 98.765 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.262      ;
; 98.767 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.260      ;
; 98.767 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.260      ;
; 98.780 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.247      ;
; 98.780 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.247      ;
; 98.781 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.246      ;
; 98.786 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.241      ;
; 98.793 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.234      ;
; 98.799 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.228      ;
; 98.800 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.227      ;
; 98.802 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.225      ;
; 98.802 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.225      ;
; 98.812 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.215      ;
; 98.815 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.212      ;
; 98.816 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.211      ;
; 98.821 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.206      ;
; 98.824 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.203      ;
; 98.834 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.193      ;
; 98.837 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.190      ;
; 98.837 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.190      ;
; 98.847 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.180      ;
; 98.847 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.180      ;
; 98.850 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.177      ;
; 98.851 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.176      ;
; 98.856 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.171      ;
; 98.859 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.168      ;
; 98.869 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.158      ;
; 98.872 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.155      ;
; 98.872 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.155      ;
; 98.874 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.153      ;
; 98.882 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.145      ;
; 98.882 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.145      ;
; 98.885 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.147      ;
; 98.886 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.141      ;
; 98.887 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.140      ;
; 98.891 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.136      ;
; 98.894 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.133      ;
; 98.894 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.133      ;
; 98.907 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.120      ;
; 98.907 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.120      ;
; 98.909 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.118      ;
; 98.917 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.110      ;
; 98.917 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.110      ;
; 98.920 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.112      ;
; 98.922 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.105      ;
; 98.926 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.101      ;
; 98.929 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.098      ;
; 98.929 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.098      ;
; 98.942 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.085      ;
; 98.944 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.083      ;
; 98.944 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.083      ;
; 98.952 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 100.000      ; -0.005     ; 1.075      ;
+--------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst3|altpll_component|pll|clk[0]'                                                                                                                                                 ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[0]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; simple_counter:inst4|counter_out[24] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.353 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.354 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.356 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[1]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.361 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; simple_counter:inst4|counter_out[23] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.446 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[1]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.491 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.497 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.499 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.502 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.514 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; simple_counter:inst4|counter_out[23] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.526 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; simple_counter:inst4|counter_out[22] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.542 ; simple_counter:inst4|counter_out[2]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.549 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.696      ;
; 0.549 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; simple_counter:inst4|counter_out[18] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.561 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[16] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; simple_counter:inst4|counter_out[0]  ; simple_counter:inst4|counter_out[4]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.569 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; simple_counter:inst4|counter_out[17] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.721      ;
; 0.579 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[8]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; simple_counter:inst4|counter_out[9]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[6]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.731      ;
; 0.584 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[2]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; simple_counter:inst4|counter_out[21] ; simple_counter:inst4|counter_out[24] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.736      ;
; 0.591 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[22] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.743      ;
; 0.596 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[17] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.599 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[10] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599 ; simple_counter:inst4|counter_out[8]  ; simple_counter:inst4|counter_out[12] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; simple_counter:inst4|counter_out[3]  ; simple_counter:inst4|counter_out[5]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604 ; simple_counter:inst4|counter_out[14] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; simple_counter:inst4|counter_out[15] ; simple_counter:inst4|counter_out[19] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.610 ; simple_counter:inst4|counter_out[19] ; simple_counter:inst4|counter_out[21] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; simple_counter:inst4|counter_out[5]  ; simple_counter:inst4|counter_out[9]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; simple_counter:inst4|counter_out[7]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.617 ; simple_counter:inst4|counter_out[4]  ; simple_counter:inst4|counter_out[7]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; simple_counter:inst4|counter_out[12] ; simple_counter:inst4|counter_out[15] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.766      ;
; 0.619 ; simple_counter:inst4|counter_out[16] ; simple_counter:inst4|counter_out[20] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; simple_counter:inst4|counter_out[1]  ; simple_counter:inst4|counter_out[3]  ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; simple_counter:inst4|counter_out[11] ; simple_counter:inst4|counter_out[14] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.771      ;
; 0.624 ; simple_counter:inst4|counter_out[10] ; simple_counter:inst4|counter_out[13] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.771      ;
; 0.626 ; simple_counter:inst4|counter_out[20] ; simple_counter:inst4|counter_out[23] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.631 ; simple_counter:inst4|counter_out[13] ; simple_counter:inst4|counter_out[18] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.634 ; simple_counter:inst4|counter_out[6]  ; simple_counter:inst4|counter_out[11] ; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
+-------+--------------------------------------+--------------------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc_clock'                                                                              ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; inst3|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; inst3|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; inst3|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; inst3|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc_clock ; Rise       ; osc_clock|combout                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc_clock ; Rise       ; osc_clock|combout                   ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc_clock ; Rise       ; osc_clock                           ;
+--------+--------------+----------------+------------------+-----------+------------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst3|altpll_component|pll|clk[0]'                                                                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[0]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[0]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[10]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[10]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[11]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[11]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[12]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[12]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[13]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[13]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[14]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[14]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[15]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[15]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[16]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[16]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[17]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[17]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[18]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[18]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[19]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[19]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[1]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[1]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[20]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[20]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[21]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[21]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[22]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[22]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[23]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[23]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[24]          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[24]          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[2]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[2]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[3]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[3]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[4]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[4]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[5]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[5]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[6]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[6]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[7]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[7]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[8]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[8]           ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[9]           ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; simple_counter:inst4|counter_out[9]           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst3|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[0]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[0]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[10]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[10]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[11]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[11]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[12]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[12]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[13]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[13]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[14]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[14]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[15]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[15]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[16]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[16]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[17]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[17]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[18]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[18]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[19]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[19]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[1]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[1]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[20]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[20]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[21]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[21]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[22]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[22]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[23]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[23]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[24]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[24]|clk                     ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[2]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[2]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[3]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[3]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[4]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[4]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[5]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[5]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[6]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[6]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[7]|clk                      ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; inst3|altpll_component|pll|clk[0] ; Rise       ; inst4|counter_out[7]|clk                      ;
+--------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 2.113 ; 2.113 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 1.965 ; 1.965 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 1.834 ; 1.834 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 1.969 ; 1.969 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 2.113 ; 2.113 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 1.705 ; 1.705 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 1.833 ; 1.833 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 1.705 ; 1.705 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 1.958 ; 1.958 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 1.981 ; 1.981 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; switch     ; LED[0]      ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; switch     ; LED[1]      ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; switch     ; LED[2]      ; 5.187 ; 5.187 ; 5.187 ; 5.187 ;
; switch     ; LED[3]      ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; switch     ; LED[0]      ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; switch     ; LED[1]      ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; switch     ; LED[2]      ; 5.187 ; 5.187 ; 5.187 ; 5.187 ;
; switch     ; LED[3]      ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; 96.059 ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  inst3|altpll_component|pll|clk[0] ; 96.059 ; 0.215 ; N/A      ; N/A     ; 48.889              ;
;  osc_clock                         ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
; Design-wide TNS                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  inst3|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc_clock                         ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
+------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 5.353 ; 5.353 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 4.997 ; 4.997 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 4.670 ; 4.670 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 5.000 ; 5.000 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 5.353 ; 5.353 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED[*]    ; osc_clock  ; 1.705 ; 1.705 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[0]   ; osc_clock  ; 1.833 ; 1.833 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[1]   ; osc_clock  ; 1.705 ; 1.705 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[2]   ; osc_clock  ; 1.958 ; 1.958 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
;  LED[3]   ; osc_clock  ; 1.981 ; 1.981 ; Rise       ; inst3|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; switch     ; LED[0]      ; 10.089 ; 10.089 ; 10.089 ; 10.089 ;
; switch     ; LED[1]      ; 9.767  ; 9.767  ; 9.767  ; 9.767  ;
; switch     ; LED[2]      ; 10.098 ; 10.098 ; 10.098 ; 10.098 ;
; switch     ; LED[3]      ; 10.446 ; 10.446 ; 10.446 ; 10.446 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; switch     ; LED[0]      ; 5.180 ; 5.180 ; 5.180 ; 5.180 ;
; switch     ; LED[1]      ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; switch     ; LED[2]      ; 5.187 ; 5.187 ; 5.187 ; 5.187 ;
; switch     ; LED[3]      ; 5.329 ; 5.329 ; 5.329 ; 5.329 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 325      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst3|altpll_component|pll|clk[0] ; inst3|altpll_component|pll|clk[0] ; 325      ; 0        ; 0        ; 0        ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 4     ; 4    ;
; Unconstrained Output Ports      ; 4     ; 4    ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Oct 30 10:30:49 2013
Info: Command: quartus_sta 1st_Project -c 1st_Project
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (332012): Synopsys Design Constraints File file not found: '1st_Project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc_clock osc_clock
    Info (332110): create_generated_clock -source {inst3|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {inst3|altpll_component|pll|clk[0]} {inst3|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 96.059
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    96.059         0.000 inst3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst3|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clock 
    Info (332119):    48.889         0.000 inst3|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 98.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    98.349         0.000 inst3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst3|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 osc_clock 
    Info (332119):    49.000         0.000 inst3|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Wed Oct 30 10:30:50 2013
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


