Timing Analyzer report for tku_ar
Sat May  1 22:55:12 2021
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'AR_TXD:txd|QM'
 14. Slow 1200mV 85C Model Setup: 'hex_display:hex_display|cnt[0]'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'hex_display:hex_display|cnt[0]'
 17. Slow 1200mV 85C Model Hold: 'AR_TXD:txd|QM'
 18. Slow 1200mV 85C Model Recovery: 'AR_TXD:txd|QM'
 19. Slow 1200mV 85C Model Removal: 'AR_TXD:txd|QM'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'CLK'
 28. Slow 1200mV 0C Model Setup: 'AR_TXD:txd|QM'
 29. Slow 1200mV 0C Model Setup: 'hex_display:hex_display|cnt[0]'
 30. Slow 1200mV 0C Model Hold: 'CLK'
 31. Slow 1200mV 0C Model Hold: 'hex_display:hex_display|cnt[0]'
 32. Slow 1200mV 0C Model Hold: 'AR_TXD:txd|QM'
 33. Slow 1200mV 0C Model Recovery: 'AR_TXD:txd|QM'
 34. Slow 1200mV 0C Model Removal: 'AR_TXD:txd|QM'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'CLK'
 42. Fast 1200mV 0C Model Setup: 'AR_TXD:txd|QM'
 43. Fast 1200mV 0C Model Setup: 'hex_display:hex_display|cnt[0]'
 44. Fast 1200mV 0C Model Hold: 'AR_TXD:txd|QM'
 45. Fast 1200mV 0C Model Hold: 'CLK'
 46. Fast 1200mV 0C Model Hold: 'hex_display:hex_display|cnt[0]'
 47. Fast 1200mV 0C Model Recovery: 'AR_TXD:txd|QM'
 48. Fast 1200mV 0C Model Removal: 'AR_TXD:txd|QM'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Recovery Transfers
 59. Removal Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths Summary
 63. Clock Status Summary
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Unconstrained Input Ports
 67. Unconstrained Output Ports
 68. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; tku_ar                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.0%      ;
;     Processor 3            ;   1.9%      ;
;     Processor 4            ;   1.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; AR_TXD:txd|QM                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { AR_TXD:txd|QM }                  ;
; CLK                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                            ;
; hex_display:hex_display|cnt[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { hex_display:hex_display|cnt[0] } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 186.22 MHz ; 186.22 MHz      ; CLK                            ;                                                ;
; 291.38 MHz ; 291.38 MHz      ; AR_TXD:txd|QM                  ;                                                ;
; 999.0 MHz  ; 402.09 MHz      ; hex_display:hex_display|cnt[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -4.370 ; -307.159      ;
; AR_TXD:txd|QM                  ; -3.768 ; -75.414       ;
; hex_display:hex_display|cnt[0] ; -0.001 ; -0.001        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK                            ; 0.453 ; 0.000         ;
; hex_display:hex_display|cnt[0] ; 0.453 ; 0.000         ;
; AR_TXD:txd|QM                  ; 0.465 ; 0.000         ;
+--------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; AR_TXD:txd|QM ; -0.493 ; -3.451        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AR_TXD:txd|QM ; 0.440 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -3.000 ; -163.596      ;
; AR_TXD:txd|QM                  ; -1.487 ; -56.506       ;
; hex_display:hex_display|cnt[0] ; -1.487 ; -2.974        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                             ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.370 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[0] ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.817      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[5]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[0]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[1]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[2]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[3]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[4]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[6]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[7]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[9]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[8]     ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.189 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[10]    ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.636      ;
; -4.179 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 5.100      ;
; -4.138 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[2] ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.585      ;
; -4.138 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[1] ; CLK          ; CLK         ; 1.000        ; -0.554     ; 4.585      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.975 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.896      ;
; -3.958 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.879      ;
; -3.953 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.874      ;
; -3.951 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.872      ;
; -3.931 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.852      ;
; -3.925 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[19]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.845      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[7]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[7]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[8]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[9]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[10]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[11]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[12]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[13]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[14]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[15]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[16]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[17]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.898 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[18]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.819      ;
; -3.865 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[20]    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.786      ;
; -3.857 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|en_tx         ; CLK          ; CLK         ; 1.000        ; 0.345      ; 5.203      ;
; -3.841 ; AR_TXD:txd|cb_ce[2]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.762      ;
; -3.833 ; AR_TXD:txd|cb_ce[2]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.754      ;
; -3.824 ; AR_TXD:txd|cb_ce[6]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.745      ;
; -3.808 ; AR_TXD:txd|cb_ce[8]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.729      ;
; -3.805 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.726      ;
; -3.798 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.719      ;
; -3.792 ; AR_TXD:txd|cb_ce[3]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.713      ;
; -3.777 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.698      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.773 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.694      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.754 ; AR_TXD:txd|cb_ce[3]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.675      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.749 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.670      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.747 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.668      ;
; -3.710 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.631      ;
; -3.705 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.080     ; 4.626      ;
; -3.704 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[19]    ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.624      ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'AR_TXD:txd|QM'                                                                                     ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; -3.768 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.517      ; 5.276      ;
; -3.627 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.517      ; 5.135      ;
; -2.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.351      ;
; -2.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.351      ;
; -2.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.351      ;
; -2.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.349      ;
; -2.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.349      ;
; -2.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.349      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.421 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.341      ;
; -2.379 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.298      ;
; -2.379 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.298      ;
; -2.379 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.298      ;
; -2.377 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.296      ;
; -2.377 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.296      ;
; -2.377 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.296      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.287      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.287      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.287      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.368 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.288      ;
; -2.366 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.285      ;
; -2.366 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.285      ;
; -2.366 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.285      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.357 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.277      ;
; -2.213 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.132      ;
; -2.213 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.132      ;
; -2.213 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.132      ;
; -2.211 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.130      ;
; -2.211 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.130      ;
; -2.211 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.130      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.202 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.122      ;
; -2.201 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.120      ;
; -2.201 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.120      ;
; -2.201 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.120      ;
; -2.199 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.118      ;
; -2.199 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.118      ;
; -2.199 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 3.118      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.190 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.110      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.185 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.105      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.132 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.052      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.121 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.081     ; 3.041      ;
; -2.105 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 4.071      ;
; -2.075 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.994      ;
; -2.075 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.994      ;
; -2.075 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.994      ;
; -2.073 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.992      ;
; -2.073 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.992      ;
; -2.073 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.082     ; 2.992      ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'hex_display:hex_display|cnt[0]'                                                                                                                   ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.001 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.081     ; 0.921      ;
; 0.062  ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.081     ; 0.858      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                 ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.453 ; AR_TXD:txd|FT_cp                ; AR_TXD:txd|FT_cp                ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; AR_TXD:txd|sr_dat[20]           ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; AR_RXD:rxd|cb_bit_res[2]        ; AR_RXD:rxd|cb_bit_res[2]        ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; AR_RXD:rxd|cb_bit_res[1]        ; AR_RXD:rxd|cb_bit_res[1]        ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; AR_RXD:rxd|cb_bit_res[0]        ; AR_RXD:rxd|cb_bit_res[0]        ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.485 ; AR_TXD:txd|en_tx                ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 0.746      ;
; 0.493 ; AR_RXD:rxd|cb_bit_res[1]        ; AR_RXD:rxd|cb_bit_res[2]        ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.786      ;
; 0.635 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.928      ;
; 0.636 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.929      ;
; 0.637 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.930      ;
; 0.638 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.931      ;
; 0.640 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.933      ;
; 0.640 ; AR_TXD:txd|sr_dat[5]            ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.933      ;
; 0.641 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.934      ;
; 0.641 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.934      ;
; 0.642 ; AR_TXD:txd|sr_adr[3]            ; AR_TXD:txd|sr_adr[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_dat[1]            ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_dat[8]            ; AR_TXD:txd|sr_dat[7]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_dat[9]            ; AR_TXD:txd|sr_dat[8]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_dat[16]           ; AR_TXD:txd|sr_dat[15]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_adr[0]            ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_dat[2]            ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; AR_TXD:txd|sr_adr[5]            ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; AR_TXD:txd|sr_adr[2]            ; AR_TXD:txd|sr_adr[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; AR_TXD:txd|sr_dat[0]            ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.936      ;
; 0.645 ; AR_TXD:txd|sr_dat[12]           ; AR_TXD:txd|sr_dat[11]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.938      ;
; 0.692 ; AR_TXD:txd|sr_dat[17]           ; AR_TXD:txd|sr_dat[16]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.985      ;
; 0.703 ; AR_TXD:txd|cb_ce[10]            ; AR_TXD:txd|cb_ce[10]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 0.996      ;
; 0.710 ; AR_TXD:txd|sr_dat[7]            ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.003      ;
; 0.711 ; AR_TXD:txd|sr_adr[4]            ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.004      ;
; 0.714 ; AR_RXD:rxd|cb_bit_res[0]        ; AR_RXD:rxd|cb_bit_res[1]        ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.007      ;
; 0.739 ; AR_TXD:txd|sr_dat[10]           ; AR_TXD:txd|sr_dat[9]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; AR_TXD:txd|sr_dat[11]           ; AR_TXD:txd|sr_dat[10]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.740 ; AR_TXD:txd|sr_dat[3]            ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; AR_TXD:txd|sr_dat[18]           ; AR_TXD:txd|sr_dat[17]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; AR_TXD:txd|sr_dat[13]           ; AR_TXD:txd|sr_dat[12]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; AR_TXD:txd|sr_dat[14]           ; AR_TXD:txd|sr_dat[13]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; AR_TXD:txd|sr_dat[6]            ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; AR_TXD:txd|sr_dat[4]            ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; AR_TXD:txd|sr_dat[15]           ; AR_TXD:txd|sr_dat[14]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.036      ;
; 0.745 ; AR_TXD:txd|cb_ce[2]             ; AR_TXD:txd|cb_ce[2]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; AR_TXD:txd|cb_ce[5]             ; AR_TXD:txd|cb_ce[5]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; AR_RXD:rxd|cb_res[1]            ; AR_RXD:rxd|cb_res[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; AR_RXD:rxd|cb_res[5]            ; AR_RXD:rxd|cb_res[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; AR_RXD:rxd|cb_res[2]            ; AR_RXD:rxd|cb_res[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; AR_RXD:rxd|cb_res[9]            ; AR_RXD:rxd|cb_res[9]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; AR_TXD:txd|cb_ce[7]             ; AR_TXD:txd|cb_ce[7]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; AR_TXD:txd|cb_ce[9]             ; AR_TXD:txd|cb_ce[9]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; AR_RXD:rxd|cb_res[6]            ; AR_RXD:rxd|cb_res[6]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; AR_RXD:rxd|cb_res[8]            ; AR_RXD:rxd|cb_res[8]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; AR_TXD:txd|cb_ce[4]             ; AR_TXD:txd|cb_ce[4]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.041      ;
; 0.749 ; AR_RXD:rxd|cb_res[10]           ; AR_RXD:rxd|cb_res[10]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; AR_RXD:rxd|cb_res[4]            ; AR_RXD:rxd|cb_res[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.749 ; AR_TXD:txd|cb_ce[8]             ; AR_TXD:txd|cb_ce[8]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.042      ;
; 0.753 ; AR_TXD:txd|cb_bit[3]            ; AR_TXD:txd|cb_bit[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; AR_TXD:txd|cb_bit[1]            ; AR_TXD:txd|cb_bit[1]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.047      ;
; 0.761 ; AR_TXD:txd|cb_bit[5]            ; AR_TXD:txd|cb_bit[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; AR_RXD:rxd|cb_res[3]            ; AR_RXD:rxd|cb_res[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; AR_RXD:rxd|cb_res[0]            ; AR_RXD:rxd|cb_res[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.769 ; AR_TXD:txd|cb_ce[0]             ; AR_TXD:txd|cb_ce[0]             ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.062      ;
; 0.774 ; AR_TXD:txd|cb_bit[2]            ; AR_TXD:txd|cb_bit[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.067      ;
; 0.780 ; AR_TXD:txd|cb_bit[4]            ; AR_TXD:txd|cb_bit[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.073      ;
; 0.781 ; AR_TXD:txd|cb_bit[0]            ; AR_TXD:txd|cb_bit[0]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.074      ;
; 0.794 ; hex_display:hex_display|cnt[1]  ; hex_display:hex_display|cnt[1]  ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; hex_display:hex_display|cnt[11] ; hex_display:hex_display|cnt[11] ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.794 ; hex_display:hex_display|cnt[5]  ; hex_display:hex_display|cnt[5]  ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.055      ;
; 0.796 ; hex_display:hex_display|cnt[6]  ; hex_display:hex_display|cnt[6]  ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.057      ;
; 0.796 ; hex_display:hex_display|cnt[2]  ; hex_display:hex_display|cnt[2]  ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.057      ;
; 0.797 ; hex_display:hex_display|cnt[4]  ; hex_display:hex_display|cnt[4]  ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.058      ;
; 0.798 ; hex_display:hex_display|cnt[10] ; hex_display:hex_display|cnt[10] ; CLK                            ; CLK         ; 0.000        ; 0.049      ; 1.059      ;
; 0.843 ; AR_TXD:txd|sr_adr[1]            ; AR_TXD:txd|sr_adr[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.136      ;
; 0.872 ; AR_TXD:txd|QM                   ; AR_TXD:txd|en_tx                ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 3.064      ; 4.439      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[2]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[0]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[1]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[3]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[4]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.879 ; AR_TXD:txd|QM                   ; AR_TXD:txd|cb_bit[5]            ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.988      ;
; 0.882 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.175      ;
; 0.885 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.178      ;
; 0.887 ; AR_TXD:txd|QM                   ; AR_TXD:txd|QM                   ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.606      ; 3.996      ;
; 0.890 ; AR_TXD:txd|sr_adr[6]            ; AR_TXD:txd|sr_adr[7]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.183      ;
; 0.894 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[2]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.187      ;
; 0.899 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[13]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.192      ;
; 0.899 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.621      ; 4.023      ;
; 0.902 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[7]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.195      ;
; 0.905 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[9]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.198      ;
; 0.907 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[7]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.237      ; 3.647      ;
; 0.911 ; hex_display:hex_display|cnt[12] ; hex_display:hex_display|cnt[12] ; CLK                            ; CLK         ; 0.000        ; 0.056      ; 1.179      ;
; 0.912 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[17]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.205      ;
; 0.913 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[15]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.206      ;
; 0.913 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[12]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.206      ;
; 0.915 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[7]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.208      ;
; 0.916 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[18]           ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.209      ;
; 0.918 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[8]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.211      ;
; 0.920 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[4]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.213      ;
; 0.921 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[3]            ; CLK                            ; CLK         ; 0.000        ; 0.081      ; 1.214      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'hex_display:hex_display|cnt[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.453 ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.081      ; 0.758      ;
; 0.509 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.081      ; 0.802      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'AR_TXD:txd|QM'                                                                                      ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; 0.465 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.758      ;
; 0.493 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 3.754      ; 4.720      ;
; 0.509 ; AR_RXD:rxd|sr_adr[4]   ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; AR_RXD:rxd|sr_adr[1]   ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; AR_RXD:rxd|sr_dat[11]  ; AR_RXD:rxd|sr_dat[10]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; AR_RXD:rxd|sr_dat[12]  ; AR_RXD:rxd|sr_dat[11]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; AR_RXD:rxd|sr_dat[13]  ; AR_RXD:rxd|sr_dat[12]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.509 ; AR_RXD:rxd|sr_dat[21]  ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.802      ;
; 0.510 ; AR_RXD:rxd|sr_adr[6]   ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; AR_RXD:rxd|sr_adr[0]   ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; AR_RXD:rxd|sr_dat[1]   ; AR_RXD:rxd|sr_dat[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; AR_RXD:rxd|sr_dat[6]   ; AR_RXD:rxd|sr_dat[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.803      ;
; 0.510 ; AR_RXD:rxd|sr_dat[10]  ; AR_RXD:rxd|sr_dat[9]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.803      ;
; 0.511 ; AR_RXD:rxd|sr_adr[2]   ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; AR_RXD:rxd|sr_dat[14]  ; AR_RXD:rxd|sr_dat[13]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; AR_RXD:rxd|sr_dat[15]  ; AR_RXD:rxd|sr_dat[14]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; AR_RXD:rxd|sr_dat[19]  ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.804      ;
; 0.511 ; AR_RXD:rxd|sr_dat[20]  ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.804      ;
; 0.512 ; AR_RXD:rxd|sr_adr[5]   ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.805      ;
; 0.512 ; AR_RXD:rxd|sr_dat[9]   ; AR_RXD:rxd|sr_dat[8]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.805      ;
; 0.512 ; AR_RXD:rxd|sr_dat[17]  ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.805      ;
; 0.512 ; AR_RXD:rxd|sr_dat[18]  ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.805      ;
; 0.517 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 0.810      ;
; 0.529 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 3.754      ; 4.756      ;
; 0.660 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 3.754      ; 4.407      ;
; 0.678 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 3.754      ; 4.425      ;
; 0.718 ; AR_RXD:rxd|sr_dat[7]   ; AR_RXD:rxd|sr_dat[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.011      ;
; 0.718 ; AR_RXD:rxd|sr_dat[22]  ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.011      ;
; 0.731 ; AR_RXD:rxd|sr_dat[16]  ; AR_RXD:rxd|sr_dat[15]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.024      ;
; 0.733 ; AR_RXD:rxd|sr_dat[2]   ; AR_RXD:rxd|sr_dat[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.026      ;
; 0.747 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.040      ;
; 0.756 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.049      ;
; 0.765 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.059      ;
; 0.767 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.060      ;
; 0.924 ; AR_RXD:rxd|sr_dat[4]   ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.217      ;
; 0.933 ; AR_RXD:rxd|sr_adr[3]   ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.226      ;
; 0.950 ; AR_RXD:rxd|sr_dat[5]   ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.082      ; 1.244      ;
; 0.954 ; AR_RXD:rxd|sr_dat[3]   ; AR_RXD:rxd|sr_dat[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.080      ; 1.246      ;
; 0.974 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.267      ;
; 0.981 ; AR_RXD:rxd|sr_dat[8]   ; AR_RXD:rxd|sr_dat[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.080      ; 1.273      ;
; 1.101 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.394      ;
; 1.108 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.401      ;
; 1.110 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.403      ;
; 1.117 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.410      ;
; 1.119 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.412      ;
; 1.126 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.419      ;
; 1.135 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.428      ;
; 1.232 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.525      ;
; 1.241 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.534      ;
; 1.248 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.541      ;
; 1.250 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.543      ;
; 1.257 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.550      ;
; 1.259 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.552      ;
; 1.266 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.559      ;
; 1.329 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.622      ;
; 1.372 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.665      ;
; 1.388 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.681      ;
; 1.390 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.683      ;
; 1.410 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 1.703      ;
; 1.589 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.075      ;
; 1.607 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.093      ;
; 1.611 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.097      ;
; 1.629 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.115      ;
; 1.708 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.194      ;
; 1.726 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.212      ;
; 1.775 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.261      ;
; 1.793 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.279      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.794 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.087      ;
; 1.881 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.174      ;
; 1.881 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.174      ;
; 1.913 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.399      ;
; 1.931 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.417      ;
; 1.952 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.438      ;
; 1.970 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.456      ;
; 2.020 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.313      ;
; 2.020 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.313      ;
; 2.061 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.547      ;
; 2.079 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 3.565      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.088 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.381      ;
; 2.134 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.427      ;
; 2.134 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.427      ;
; 2.135 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.428      ;
; 2.135 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.081      ; 2.428      ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'AR_TXD:txd|QM'                                                                                    ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.493 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.459      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.253 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.219      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
; -0.157 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.975      ; 2.123      ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'AR_TXD:txd|QM'                                                                                    ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.440 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 1.926      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.612 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.098      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
; 0.756 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.244      ; 2.242      ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; 196.19 MHz  ; 196.19 MHz      ; CLK                            ;                                                ;
; 313.68 MHz  ; 313.68 MHz      ; AR_TXD:txd|QM                  ;                                                ;
; 1102.54 MHz ; 402.09 MHz      ; hex_display:hex_display|cnt[0] ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -4.097 ; -280.770      ;
; AR_TXD:txd|QM                  ; -3.550 ; -67.273       ;
; hex_display:hex_display|cnt[0] ; 0.093  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLK                            ; 0.401 ; 0.000         ;
; hex_display:hex_display|cnt[0] ; 0.402 ; 0.000         ;
; AR_TXD:txd|QM                  ; 0.417 ; 0.000         ;
+--------------------------------+-------+---------------+


+----------------------------------------+
; Slow 1200mV 0C Model Recovery Summary  ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; AR_TXD:txd|QM ; -0.330 ; -2.310        ;
+---------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AR_TXD:txd|QM ; 0.350 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -3.000 ; -163.596      ;
; AR_TXD:txd|QM                  ; -1.487 ; -56.506       ;
; hex_display:hex_display|cnt[0] ; -1.487 ; -2.974        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                              ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -4.097 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[0] ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.589      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[5]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[0]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[1]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[2]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[3]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[4]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[6]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[7]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[9]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[8]     ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.938 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_res[10]    ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.430      ;
; -3.890 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[2] ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.382      ;
; -3.890 ; AR_TXD:txd|en_tx     ; AR_RXD:rxd|cb_bit_res[1] ; CLK          ; CLK         ; 1.000        ; -0.510     ; 4.382      ;
; -3.880 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.810      ;
; -3.689 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.619      ;
; -3.679 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.609      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.676 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.606      ;
; -3.674 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.604      ;
; -3.673 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.603      ;
; -3.631 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[19]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.560      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[7]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_adr[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[7]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[8]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[9]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[10]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[11]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[12]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[13]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[14]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[15]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[16]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[17]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.593 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[18]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.523      ;
; -3.592 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|en_tx         ; CLK          ; CLK         ; 1.000        ; 0.323      ; 4.917      ;
; -3.584 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|sr_dat[20]    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.514      ;
; -3.569 ; AR_TXD:txd|cb_ce[6]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.499      ;
; -3.567 ; AR_TXD:txd|cb_ce[2]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.497      ;
; -3.553 ; AR_TXD:txd|cb_ce[8]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.483      ;
; -3.548 ; AR_TXD:txd|cb_ce[2]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.478      ;
; -3.522 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.452      ;
; -3.519 ; AR_TXD:txd|cb_ce[3]  ; AR_TXD:txd|en_tx_word    ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.449      ;
; -3.517 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.447      ;
; -3.502 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.432      ;
; -3.500 ; AR_TXD:txd|cb_ce[3]  ; AR_TXD:txd|QM            ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.430      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.485 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.415      ;
; -3.482 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.412      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.475 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.405      ;
; -3.472 ; AR_TXD:txd|cb_ce[5]  ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.402      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_adr[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[5]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.470 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|sr_dat[6]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.400      ;
; -3.467 ; AR_TXD:txd|cb_ce[7]  ; AR_TXD:txd|FT_cp         ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.397      ;
; -3.440 ; AR_TXD:txd|cb_ce[10] ; AR_TXD:txd|sr_dat[19]    ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.369      ;
; -3.435 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[2]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.365      ;
; -3.435 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[0]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.365      ;
; -3.435 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[1]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.365      ;
; -3.435 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[3]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.365      ;
; -3.435 ; AR_TXD:txd|cb_ce[9]  ; AR_TXD:txd|cb_bit[4]     ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.365      ;
+--------+----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'AR_TXD:txd|QM'                                                                                      ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; -3.550 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.507      ; 5.049      ;
; -3.416 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.507      ; 4.915      ;
; -2.188 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.117      ;
; -2.188 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.117      ;
; -2.188 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.117      ;
; -2.186 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.115      ;
; -2.186 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.115      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.183 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.113      ;
; -2.156 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.085      ;
; -2.156 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.085      ;
; -2.156 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.085      ;
; -2.154 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.083      ;
; -2.154 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.083      ;
; -2.154 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.083      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.151 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.081      ;
; -2.138 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.067      ;
; -2.138 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.067      ;
; -2.138 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.067      ;
; -2.136 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.065      ;
; -2.136 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 3.065      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -2.133 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 3.063      ;
; -1.978 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.907      ;
; -1.978 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.907      ;
; -1.978 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.907      ;
; -1.976 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.905      ;
; -1.976 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.905      ;
; -1.976 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.905      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.973 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.903      ;
; -1.970 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.899      ;
; -1.970 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.899      ;
; -1.970 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.899      ;
; -1.968 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.897      ;
; -1.968 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.897      ;
; -1.968 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.897      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.965 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.895      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.948 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.878      ;
; -1.944 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 3.867      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.916 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.846      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.898 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.072     ; 2.828      ;
; -1.862 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.791      ;
; -1.862 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.791      ;
; -1.862 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.791      ;
; -1.860 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.789      ;
; -1.860 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.789      ;
; -1.860 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.073     ; 2.789      ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'hex_display:hex_display|cnt[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.093 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.072     ; 0.837      ;
; 0.160 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.072     ; 0.770      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.401 ; AR_TXD:txd|FT_cp                ; AR_TXD:txd|FT_cp                ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; AR_RXD:rxd|cb_bit_res[2]        ; AR_RXD:rxd|cb_bit_res[2]        ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; AR_RXD:rxd|cb_bit_res[1]        ; AR_RXD:rxd|cb_bit_res[1]        ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; AR_RXD:rxd|cb_bit_res[0]        ; AR_RXD:rxd|cb_bit_res[0]        ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; AR_TXD:txd|sr_dat[20]           ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.430 ; AR_TXD:txd|en_tx                ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.669      ;
; 0.457 ; AR_RXD:rxd|cb_bit_res[1]        ; AR_RXD:rxd|cb_bit_res[2]        ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.725      ;
; 0.590 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.858      ;
; 0.591 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.859      ;
; 0.592 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.860      ;
; 0.593 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.861      ;
; 0.595 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.863      ;
; 0.596 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.864      ;
; 0.596 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.864      ;
; 0.597 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.865      ;
; 0.597 ; AR_TXD:txd|sr_dat[5]            ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.865      ;
; 0.598 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; AR_TXD:txd|sr_adr[0]            ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; AR_TXD:txd|sr_dat[2]            ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; AR_TXD:txd|sr_adr[3]            ; AR_TXD:txd|sr_adr[4]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; AR_TXD:txd|sr_dat[9]            ; AR_TXD:txd|sr_dat[8]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; AR_TXD:txd|sr_dat[16]           ; AR_TXD:txd|sr_dat[15]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; AR_TXD:txd|sr_adr[5]            ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; AR_TXD:txd|sr_dat[1]            ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; AR_TXD:txd|sr_dat[8]            ; AR_TXD:txd|sr_dat[7]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; AR_TXD:txd|sr_dat[0]            ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.868      ;
; 0.601 ; AR_TXD:txd|sr_adr[2]            ; AR_TXD:txd|sr_adr[3]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.868      ;
; 0.602 ; AR_TXD:txd|sr_dat[12]           ; AR_TXD:txd|sr_dat[11]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.869      ;
; 0.614 ; AR_TXD:txd|sr_dat[17]           ; AR_TXD:txd|sr_dat[16]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.881      ;
; 0.627 ; AR_TXD:txd|sr_dat[7]            ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.895      ;
; 0.628 ; AR_TXD:txd|sr_adr[4]            ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.896      ;
; 0.632 ; AR_TXD:txd|cb_ce[10]            ; AR_TXD:txd|cb_ce[10]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.900      ;
; 0.644 ; AR_RXD:rxd|cb_bit_res[0]        ; AR_RXD:rxd|cb_bit_res[1]        ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.912      ;
; 0.687 ; AR_TXD:txd|sr_dat[10]           ; AR_TXD:txd|sr_dat[9]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; AR_TXD:txd|sr_dat[3]            ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.955      ;
; 0.690 ; AR_TXD:txd|sr_dat[11]           ; AR_TXD:txd|sr_dat[10]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; AR_TXD:txd|sr_dat[6]            ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.958      ;
; 0.691 ; AR_TXD:txd|sr_dat[13]           ; AR_TXD:txd|sr_dat[12]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; AR_TXD:txd|sr_dat[14]           ; AR_TXD:txd|sr_dat[13]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; AR_TXD:txd|sr_dat[18]           ; AR_TXD:txd|sr_dat[17]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; AR_TXD:txd|sr_dat[4]            ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.959      ;
; 0.693 ; AR_TXD:txd|sr_dat[15]           ; AR_TXD:txd|sr_dat[14]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 0.960      ;
; 0.693 ; AR_RXD:rxd|cb_res[2]            ; AR_RXD:rxd|cb_res[2]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; AR_TXD:txd|cb_ce[2]             ; AR_TXD:txd|cb_ce[2]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; AR_RXD:rxd|cb_res[5]            ; AR_RXD:rxd|cb_res[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; AR_TXD:txd|cb_ce[4]             ; AR_TXD:txd|cb_ce[4]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; AR_TXD:txd|cb_ce[5]             ; AR_TXD:txd|cb_ce[5]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.962      ;
; 0.695 ; AR_RXD:rxd|cb_res[1]            ; AR_RXD:rxd|cb_res[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; AR_RXD:rxd|cb_res[9]            ; AR_RXD:rxd|cb_res[9]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.963      ;
; 0.696 ; AR_RXD:rxd|cb_res[10]           ; AR_RXD:rxd|cb_res[10]           ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; AR_RXD:rxd|cb_res[8]            ; AR_RXD:rxd|cb_res[8]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; AR_TXD:txd|cb_ce[7]             ; AR_TXD:txd|cb_ce[7]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.696 ; AR_TXD:txd|cb_ce[9]             ; AR_TXD:txd|cb_ce[9]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.964      ;
; 0.698 ; AR_RXD:rxd|cb_res[4]            ; AR_RXD:rxd|cb_res[4]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; AR_RXD:rxd|cb_res[6]            ; AR_RXD:rxd|cb_res[6]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.966      ;
; 0.698 ; AR_TXD:txd|cb_ce[8]             ; AR_TXD:txd|cb_ce[8]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.966      ;
; 0.700 ; AR_TXD:txd|cb_bit[3]            ; AR_TXD:txd|cb_bit[3]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.968      ;
; 0.704 ; AR_TXD:txd|cb_bit[1]            ; AR_TXD:txd|cb_bit[1]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.706 ; AR_RXD:rxd|cb_res[3]            ; AR_RXD:rxd|cb_res[3]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.974      ;
; 0.709 ; AR_TXD:txd|cb_bit[5]            ; AR_TXD:txd|cb_bit[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.716 ; AR_RXD:rxd|cb_res[0]            ; AR_RXD:rxd|cb_res[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.984      ;
; 0.718 ; AR_TXD:txd|cb_bit[2]            ; AR_TXD:txd|cb_bit[2]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.986      ;
; 0.718 ; AR_TXD:txd|cb_ce[0]             ; AR_TXD:txd|cb_ce[0]             ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.986      ;
; 0.726 ; AR_TXD:txd|cb_bit[4]            ; AR_TXD:txd|cb_bit[4]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.994      ;
; 0.728 ; AR_TXD:txd|cb_bit[0]            ; AR_TXD:txd|cb_bit[0]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 0.996      ;
; 0.734 ; hex_display:hex_display|cnt[5]  ; hex_display:hex_display|cnt[5]  ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.973      ;
; 0.734 ; hex_display:hex_display|cnt[11] ; hex_display:hex_display|cnt[11] ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.973      ;
; 0.735 ; hex_display:hex_display|cnt[1]  ; hex_display:hex_display|cnt[1]  ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.974      ;
; 0.736 ; hex_display:hex_display|cnt[6]  ; hex_display:hex_display|cnt[6]  ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.975      ;
; 0.739 ; hex_display:hex_display|cnt[4]  ; hex_display:hex_display|cnt[4]  ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.978      ;
; 0.739 ; hex_display:hex_display|cnt[2]  ; hex_display:hex_display|cnt[2]  ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.978      ;
; 0.740 ; hex_display:hex_display|cnt[10] ; hex_display:hex_display|cnt[10] ; CLK                            ; CLK         ; 0.000        ; 0.044      ; 0.979      ;
; 0.780 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[7]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.076      ; 3.321      ;
; 0.783 ; AR_TXD:txd|sr_adr[1]            ; AR_TXD:txd|sr_adr[2]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.050      ;
; 0.796 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.408      ; 3.669      ;
; 0.809 ; AR_TXD:txd|sr_adr[6]            ; AR_TXD:txd|sr_adr[7]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.076      ;
; 0.816 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 1.084      ;
; 0.818 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 0.000        ; 0.073      ; 1.086      ;
; 0.828 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[8]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.263      ; 3.556      ;
; 0.828 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[12] ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.263      ; 3.556      ;
; 0.829 ; hex_display:hex_display|cnt[12] ; hex_display:hex_display|cnt[12] ; CLK                            ; CLK         ; 0.000        ; 0.051      ; 1.075      ;
; 0.837 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[2]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.104      ;
; 0.842 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[13]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.109      ;
; 0.843 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[17]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.110      ;
; 0.844 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[12]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.111      ;
; 0.845 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[15]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.112      ;
; 0.845 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[7]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.112      ;
; 0.847 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[18]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.847 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[7]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.114      ;
; 0.848 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[9]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.115      ;
; 0.849 ; AR_TXD:txd|QM                   ; AR_TXD:txd|QM                   ; AR_TXD:txd|QM                  ; CLK         ; 0.000        ; 2.393      ; 3.707      ;
; 0.851 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[8]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.118      ;
; 0.853 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[4]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.120      ;
; 0.854 ; AR_TXD:txd|sr_dat[20]           ; AR_TXD:txd|sr_dat[19]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.121      ;
; 0.854 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_adr[3]            ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.121      ;
; 0.855 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[10]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.122      ;
; 0.857 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[11]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.124      ;
; 0.857 ; AR_TXD:txd|en_tx_word           ; AR_TXD:txd|sr_dat[14]           ; CLK                            ; CLK         ; 0.000        ; 0.072      ; 1.124      ;
; 0.864 ; hex_display:hex_display|cnt[0]  ; hex_display:hex_display|cnt[3]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.000        ; 2.076      ; 3.405      ;
+-------+---------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'hex_display:hex_display|cnt[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.402 ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.072      ; 0.737      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'AR_TXD:txd|QM'                                                                                       ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; 0.417 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.684      ;
; 0.477 ; AR_RXD:rxd|sr_adr[1]   ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.744      ;
; 0.477 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.744      ;
; 0.478 ; AR_RXD:rxd|sr_adr[4]   ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_adr[0]   ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[1]   ; AR_RXD:rxd|sr_dat[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[6]   ; AR_RXD:rxd|sr_dat[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[10]  ; AR_RXD:rxd|sr_dat[9]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[11]  ; AR_RXD:rxd|sr_dat[10]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[12]  ; AR_RXD:rxd|sr_dat[11]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[13]  ; AR_RXD:rxd|sr_dat[12]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.478 ; AR_RXD:rxd|sr_dat[21]  ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.745      ;
; 0.479 ; AR_RXD:rxd|sr_adr[6]   ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; AR_RXD:rxd|sr_adr[2]   ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; AR_RXD:rxd|sr_dat[14]  ; AR_RXD:rxd|sr_dat[13]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; AR_RXD:rxd|sr_dat[19]  ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.746      ;
; 0.479 ; AR_RXD:rxd|sr_dat[20]  ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.746      ;
; 0.480 ; AR_RXD:rxd|sr_adr[5]   ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; AR_RXD:rxd|sr_dat[9]   ; AR_RXD:rxd|sr_dat[8]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; AR_RXD:rxd|sr_dat[15]  ; AR_RXD:rxd|sr_dat[14]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; AR_RXD:rxd|sr_dat[18]  ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.747      ;
; 0.480 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 3.483      ; 3.918      ;
; 0.481 ; AR_RXD:rxd|sr_dat[17]  ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.748      ;
; 0.521 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 3.483      ; 3.959      ;
; 0.602 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 3.483      ; 4.520      ;
; 0.634 ; AR_RXD:rxd|sr_dat[22]  ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.901      ;
; 0.635 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 3.483      ; 4.553      ;
; 0.642 ; AR_RXD:rxd|sr_dat[7]   ; AR_RXD:rxd|sr_dat[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.909      ;
; 0.647 ; AR_RXD:rxd|sr_dat[16]  ; AR_RXD:rxd|sr_dat[15]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.914      ;
; 0.649 ; AR_RXD:rxd|sr_dat[2]   ; AR_RXD:rxd|sr_dat[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.916      ;
; 0.697 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.964      ;
; 0.706 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.973      ;
; 0.716 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.983      ;
; 0.718 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.985      ;
; 0.719 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 0.986      ;
; 0.839 ; AR_RXD:rxd|sr_dat[4]   ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.106      ;
; 0.847 ; AR_RXD:rxd|sr_dat[3]   ; AR_RXD:rxd|sr_dat[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.071      ; 1.113      ;
; 0.848 ; AR_RXD:rxd|sr_dat[5]   ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.073      ; 1.116      ;
; 0.858 ; AR_RXD:rxd|sr_adr[3]   ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.125      ;
; 0.870 ; AR_RXD:rxd|sr_dat[8]   ; AR_RXD:rxd|sr_dat[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.071      ; 1.136      ;
; 0.888 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.155      ;
; 1.015 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.282      ;
; 1.018 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.285      ;
; 1.021 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.288      ;
; 1.025 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.292      ;
; 1.030 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.297      ;
; 1.033 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.300      ;
; 1.035 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.302      ;
; 1.050 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.317      ;
; 1.118 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.385      ;
; 1.137 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.404      ;
; 1.140 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.407      ;
; 1.143 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.410      ;
; 1.152 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.419      ;
; 1.155 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.422      ;
; 1.157 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.424      ;
; 1.240 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.507      ;
; 1.244 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.511      ;
; 1.259 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.526      ;
; 1.262 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.529      ;
; 1.263 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.530      ;
; 1.349 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.749      ;
; 1.357 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.757      ;
; 1.390 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.790      ;
; 1.398 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.798      ;
; 1.481 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.881      ;
; 1.512 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.912      ;
; 1.522 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.922      ;
; 1.553 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.953      ;
; 1.637 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.037      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.643 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 1.910      ;
; 1.678 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.078      ;
; 1.678 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.078      ;
; 1.719 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.119      ;
; 1.749 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.016      ;
; 1.749 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.016      ;
; 1.767 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.167      ;
; 1.808 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.208      ;
; 1.880 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.147      ;
; 1.880 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.147      ;
; 1.909 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.309      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.921 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.188      ;
; 1.950 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 3.350      ;
; 1.970 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.237      ;
; 1.970 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.237      ;
; 1.970 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.237      ;
; 1.970 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.072      ; 2.237      ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'AR_TXD:txd|QM'                                                                                     ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.330 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.253      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.104 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 2.027      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
; -0.030 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.931      ; 1.953      ;
+--------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'AR_TXD:txd|QM'                                                                                     ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.350 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.750      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.523 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 1.923      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
; 0.653 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 1.175      ; 2.053      ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -1.508 ; -75.623       ;
; AR_TXD:txd|QM                  ; -1.224 ; -11.464       ;
; hex_display:hex_display|cnt[0] ; 0.566  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AR_TXD:txd|QM                  ; 0.029 ; 0.000         ;
; CLK                            ; 0.155 ; 0.000         ;
; hex_display:hex_display|cnt[0] ; 0.186 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AR_TXD:txd|QM ; 0.275 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Removal Summary  ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; AR_TXD:txd|QM ; 0.252 ; 0.000         ;
+---------------+-------+---------------+


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLK                            ; -3.000 ; -117.430      ;
; AR_TXD:txd|QM                  ; -1.000 ; -38.000       ;
; hex_display:hex_display|cnt[0] ; -1.000 ; -2.000        ;
+--------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                 ;
+--------+--------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                         ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.508 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_bit_res[0]        ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.189      ;
; -1.363 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_bit_res[2]        ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.044      ;
; -1.363 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_bit_res[1]        ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.044      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[5]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[0]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[1]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[2]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[3]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[4]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[6]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[7]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[9]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[8]            ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.327 ; AR_TXD:txd|en_tx               ; AR_RXD:rxd|cb_res[10]           ; CLK                            ; CLK         ; 1.000        ; -0.306     ; 2.008      ;
; -1.278 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.230      ;
; -1.186 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.138      ;
; -1.170 ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[7]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.500        ; 0.976      ; 2.728      ;
; -1.168 ; AR_TXD:txd|cb_ce[7]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.120      ;
; -1.166 ; AR_TXD:txd|cb_ce[5]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.118      ;
; -1.162 ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[9]  ; hex_display:hex_display|cnt[0] ; CLK         ; 0.500        ; 0.976      ; 2.720      ;
; -1.146 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.097      ;
; -1.142 ; AR_TXD:txd|cb_ce[3]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.094      ;
; -1.129 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.324      ;
; -1.122 ; AR_TXD:txd|cb_ce[8]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.074      ;
; -1.119 ; AR_TXD:txd|cb_ce[6]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.071      ;
; -1.105 ; AR_TXD:txd|cb_ce[2]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.057      ;
; -1.101 ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[12] ; hex_display:hex_display|cnt[0] ; CLK         ; 0.500        ; 1.073      ; 2.756      ;
; -1.095 ; AR_TXD:txd|cb_ce[3]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.046      ;
; -1.089 ; AR_TXD:txd|cb_ce[4]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.041      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.075 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.027      ;
; -1.066 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|FT_cp                ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.018      ;
; -1.061 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[19]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.012      ;
; -1.058 ; AR_TXD:txd|cb_ce[2]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.009      ;
; -1.054 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.005      ;
; -1.054 ; AR_TXD:txd|cb_ce[7]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.005      ;
; -1.052 ; AR_TXD:txd|cb_ce[5]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 2.003      ;
; -1.048 ; AR_TXD:txd|cb_ce[1]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 2.000      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[7]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[4]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[3]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_adr[2]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[7]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[8]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[9]            ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[10]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[11]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[12]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[13]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[14]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[15]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[16]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[17]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.044 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|sr_dat[18]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.995      ;
; -1.037 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.232      ;
; -1.036 ; AR_TXD:txd|cb_ce[7]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.987      ;
; -1.034 ; AR_TXD:txd|cb_ce[5]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.985      ;
; -1.032 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.983      ;
; -1.019 ; AR_TXD:txd|cb_ce[0]            ; AR_TXD:txd|en_tx_word           ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.971      ;
; -1.019 ; AR_TXD:txd|cb_ce[7]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.214      ;
; -1.017 ; AR_TXD:txd|cb_ce[5]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.212      ;
; -1.010 ; AR_TXD:txd|cb_ce[3]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.961      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[2]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[0]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[1]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[3]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[4]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[9]            ; AR_TXD:txd|cb_bit[5]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.957      ;
; -1.005 ; AR_TXD:txd|cb_ce[6]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.956      ;
; -1.001 ; AR_TXD:txd|cb_ce[1]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.952      ;
; -0.993 ; AR_TXD:txd|cb_ce[3]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.188      ;
; -0.990 ; AR_TXD:txd|cb_ce[8]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.941      ;
; -0.987 ; AR_TXD:txd|cb_ce[6]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.938      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_adr[6]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_adr[5]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_adr[1]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_adr[0]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[0]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[1]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[2]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[3]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[4]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[5]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.983 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[6]            ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.935      ;
; -0.975 ; AR_TXD:txd|cb_ce[4]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.926      ;
; -0.974 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|FT_cp                ; CLK                            ; CLK         ; 1.000        ; -0.035     ; 1.926      ;
; -0.973 ; AR_TXD:txd|cb_ce[8]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.168      ;
; -0.973 ; AR_TXD:txd|cb_ce[2]            ; AR_TXD:txd|sr_dat[20]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.924      ;
; -0.972 ; AR_TXD:txd|cb_ce[0]            ; AR_TXD:txd|QM                   ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.923      ;
; -0.970 ; AR_TXD:txd|cb_ce[6]            ; AR_TXD:txd|en_tx                ; CLK                            ; CLK         ; 1.000        ; 0.208      ; 2.165      ;
; -0.969 ; AR_TXD:txd|cb_ce[10]           ; AR_TXD:txd|sr_dat[19]           ; CLK                            ; CLK         ; 1.000        ; -0.036     ; 1.920      ;
+--------+--------------------------------+---------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'AR_TXD:txd|QM'                                                                                      ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+
; -1.224 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.088      ; 2.289      ;
; -1.178 ; AR_TXD:txd|en_tx       ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.088      ; 2.243      ;
; -0.471 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.798      ;
; -0.435 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.385      ;
; -0.435 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.385      ;
; -0.433 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.383      ;
; -0.433 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.383      ;
; -0.433 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.383      ;
; -0.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.382      ;
; -0.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.382      ;
; -0.432 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.382      ;
; -0.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.380      ;
; -0.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.380      ;
; -0.430 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.380      ;
; -0.425 ; AR_TXD:txd|cb_bit[2]   ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.752      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.416 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.367      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.414 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.365      ;
; -0.408 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.358      ;
; -0.408 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.358      ;
; -0.408 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.358      ;
; -0.406 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.356      ;
; -0.406 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.356      ;
; -0.406 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.356      ;
; -0.395 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.722      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.392 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.343      ;
; -0.349 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.299      ;
; -0.349 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.299      ;
; -0.349 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.299      ;
; -0.349 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.676      ;
; -0.347 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.297      ;
; -0.347 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.297      ;
; -0.337 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[2]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[5]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.287      ;
; -0.337 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[6]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.287      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.286      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[0]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[1]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.285      ;
; -0.335 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[7]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.037     ; 1.285      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.284      ;
; -0.333 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.660      ;
; -0.332 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_dat[22] ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.659      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[8]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[9]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[10] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[11] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[12] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[13] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[14] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.321 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|sr_dat[15] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.272      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[4]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[16] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[17] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[18] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[19] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[20] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.309 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_dat[21] ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 1.000        ; -0.036     ; 1.260      ;
; -0.287 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_adr[0]  ; CLK           ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.614      ;
+--------+------------------------+-----------------------+---------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'hex_display:hex_display|cnt[0]'                                                                                                                   ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.566 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.037     ; 0.384      ;
; 0.591 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 1.000        ; -0.037     ; 0.359      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'AR_TXD:txd|QM'                                                                                       ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock  ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+
; 0.029 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 1.607      ; 1.825      ;
; 0.043 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 1.607      ; 1.839      ;
; 0.194 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; AR_RXD:rxd|sr_adr[1]   ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; AR_RXD:rxd|sr_dat[1]   ; AR_RXD:rxd|sr_dat[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; AR_RXD:rxd|sr_dat[11]  ; AR_RXD:rxd|sr_dat[10]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; AR_RXD:rxd|sr_dat[13]  ; AR_RXD:rxd|sr_dat[12]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; AR_RXD:rxd|sr_dat[21]  ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; AR_RXD:rxd|sr_adr[4]   ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; AR_RXD:rxd|sr_adr[0]   ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; AR_RXD:rxd|sr_dat[10]  ; AR_RXD:rxd|sr_dat[9]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; AR_RXD:rxd|sr_dat[12]  ; AR_RXD:rxd|sr_dat[11]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; AR_RXD:rxd|sr_adr[6]   ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; AR_RXD:rxd|sr_adr[2]   ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; AR_RXD:rxd|sr_dat[6]   ; AR_RXD:rxd|sr_dat[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; AR_RXD:rxd|sr_dat[15]  ; AR_RXD:rxd|sr_dat[14]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; AR_RXD:rxd|sr_dat[19]  ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; AR_RXD:rxd|sr_dat[20]  ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; AR_RXD:rxd|sr_adr[5]   ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; AR_RXD:rxd|sr_dat[9]   ; AR_RXD:rxd|sr_dat[8]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; AR_RXD:rxd|sr_dat[14]  ; AR_RXD:rxd|sr_dat[13]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.320      ;
; 0.200 ; AR_RXD:rxd|sr_dat[18]  ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.320      ;
; 0.201 ; AR_RXD:rxd|sr_dat[17]  ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.321      ;
; 0.209 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.329      ;
; 0.270 ; AR_RXD:rxd|sr_dat[22]  ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.390      ;
; 0.273 ; AR_RXD:rxd|sr_dat[7]   ; AR_RXD:rxd|sr_dat[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.393      ;
; 0.278 ; AR_RXD:rxd|sr_dat[2]   ; AR_RXD:rxd|sr_dat[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.037      ; 0.399      ;
; 0.278 ; AR_RXD:rxd|sr_dat[16]  ; AR_RXD:rxd|sr_dat[15]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.398      ;
; 0.299 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.419      ;
; 0.306 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.426      ;
; 0.310 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.430      ;
; 0.348 ; AR_RXD:rxd|sr_adr[3]   ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.468      ;
; 0.351 ; AR_RXD:rxd|sr_dat[4]   ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.471      ;
; 0.379 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; AR_RXD:rxd|sr_dat[5]   ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.037      ; 0.501      ;
; 0.381 ; AR_RXD:rxd|sr_dat[3]   ; AR_RXD:rxd|sr_dat[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.035      ; 0.500      ;
; 0.390 ; AR_RXD:rxd|sr_dat[8]   ; AR_RXD:rxd|sr_dat[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.510      ;
; 0.448 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.568      ;
; 0.458 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.579      ;
; 0.461 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.581      ;
; 0.462 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.582      ;
; 0.464 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.584      ;
; 0.468 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.588      ;
; 0.471 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.591      ;
; 0.511 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.631      ;
; 0.514 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.634      ;
; 0.524 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~1 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.648      ;
; 0.534 ; AR_RXD:rxd|cb_bit_rx~3 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.654      ;
; 0.577 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.697      ;
; 0.590 ; AR_RXD:rxd|cb_bit_rx~6 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.711      ;
; 0.591 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.711      ;
; 0.654 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.237      ;
; 0.668 ; AR_TXD:txd|FT_cp       ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.251      ;
; 0.692 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.470      ; 1.276      ;
; 0.706 ; AR_TXD:txd|sr_adr[7]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.470      ; 1.290      ;
; 0.711 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 1.607      ; 2.027      ;
; 0.725 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.308      ;
; 0.728 ; AR_TXD:txd|QM          ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; -0.500       ; 1.607      ; 2.044      ;
; 0.739 ; AR_TXD:txd|cb_bit[0]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.322      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[2]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[1]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_RXD:rxd|cb_bit_rx~0 ; AR_RXD:rxd|sr_adr[0]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.888      ;
; 0.768 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.351      ;
; 0.779 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.362      ;
; 0.782 ; AR_TXD:txd|cb_bit[5]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.365      ;
; 0.784 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.367      ;
; 0.786 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.906      ;
; 0.786 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.906      ;
; 0.793 ; AR_TXD:txd|cb_bit[4]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.376      ;
; 0.798 ; AR_TXD:txd|cb_bit[3]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.381      ;
; 0.828 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_dat[22]  ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.411      ;
; 0.838 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.958      ;
; 0.838 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 0.958      ;
; 0.842 ; AR_TXD:txd|cb_bit[1]   ; AR_RXD:rxd|sr_adr[0]   ; CLK           ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 1.425      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[16]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[17]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[18]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[19]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[20]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~4 ; AR_RXD:rxd|sr_dat[21]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[3]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.885 ; AR_RXD:rxd|cb_bit_rx~5 ; AR_RXD:rxd|sr_dat[22]  ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.005      ;
; 0.891 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_adr[7]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_adr[6]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_adr[5]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.011      ;
; 0.891 ; AR_RXD:rxd|cb_bit_rx~2 ; AR_RXD:rxd|sr_adr[4]   ; AR_TXD:txd|QM ; AR_TXD:txd|QM ; 0.000        ; 0.036      ; 1.011      ;
+-------+------------------------+------------------------+---------------+---------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                   ;
+-------+--------------------------+--------------------------+---------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+---------------+-------------+--------------+------------+------------+
; 0.155 ; AR_TXD:txd|QM            ; AR_TXD:txd|en_tx         ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.444      ; 1.818      ;
; 0.170 ; AR_TXD:txd|QM            ; AR_TXD:txd|FT_cp         ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.571      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[2]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[0]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[1]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[3]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[4]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.180 ; AR_TXD:txd|QM            ; AR_TXD:txd|cb_bit[5]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.581      ;
; 0.186 ; AR_TXD:txd|sr_dat[20]    ; AR_TXD:txd|sr_dat[20]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; AR_TXD:txd|FT_cp         ; AR_TXD:txd|FT_cp         ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_res[2] ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_res[1] ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_res[0] ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|en_tx_word    ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.199 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_res[2] ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.319      ;
; 0.201 ; AR_TXD:txd|en_tx         ; AR_TXD:txd|en_tx         ; CLK           ; CLK         ; 0.000        ; 0.022      ; 0.307      ;
; 0.219 ; AR_TXD:txd|QM            ; AR_TXD:txd|QM            ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.620      ;
; 0.227 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[20]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.628      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[7]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[4]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[3]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[2]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[7]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[8]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[9]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[10]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[11]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[12]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[13]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[14]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[15]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[16]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[17]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.232 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[18]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.633      ;
; 0.239 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_bit_res[2] ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.640      ;
; 0.239 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_bit_res[1] ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.640      ;
; 0.247 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[19]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.181      ; 1.647      ;
; 0.252 ; AR_TXD:txd|sr_adr[3]     ; AR_TXD:txd|sr_adr[4]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; AR_TXD:txd|sr_dat[5]     ; AR_TXD:txd|sr_dat[4]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.372      ;
; 0.252 ; AR_TXD:txd|sr_dat[8]     ; AR_TXD:txd|sr_dat[7]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; AR_TXD:txd|sr_dat[16]    ; AR_TXD:txd|sr_dat[15]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; AR_TXD:txd|sr_adr[0]     ; AR_TXD:txd|sr_adr[1]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; AR_TXD:txd|sr_dat[1]     ; AR_TXD:txd|sr_dat[0]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; AR_TXD:txd|sr_dat[2]     ; AR_TXD:txd|sr_dat[1]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; AR_TXD:txd|sr_dat[9]     ; AR_TXD:txd|sr_dat[8]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.374      ;
; 0.254 ; AR_TXD:txd|sr_adr[5]     ; AR_TXD:txd|sr_adr[6]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; AR_TXD:txd|sr_adr[2]     ; AR_TXD:txd|sr_adr[3]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.375      ;
; 0.255 ; AR_TXD:txd|sr_dat[0]     ; AR_TXD:txd|sr_adr[0]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; AR_TXD:txd|sr_dat[12]    ; AR_TXD:txd|sr_dat[11]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.376      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[6]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[5]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[1]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_adr[0]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[0]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[1]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[2]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[3]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[4]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[5]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.256 ; AR_TXD:txd|QM            ; AR_TXD:txd|sr_dat[6]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.657      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[5]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[0]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[1]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[2]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[3]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[4]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[6]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[7]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[9]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[8]     ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|QM            ; AR_RXD:rxd|cb_res[10]    ; AR_TXD:txd|QM ; CLK         ; 0.000        ; 1.182      ; 1.658      ;
; 0.257 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[5]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.257 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[4]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.377      ;
; 0.259 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_adr[0]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.379      ;
; 0.260 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_adr[1]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; AR_TXD:txd|sr_dat[17]    ; AR_TXD:txd|sr_dat[16]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.382      ;
; 0.262 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[1]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.382      ;
; 0.263 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[2]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[3]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.383      ;
; 0.263 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_adr[6]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.383      ;
; 0.264 ; AR_TXD:txd|en_tx_word    ; AR_TXD:txd|sr_dat[0]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.384      ;
; 0.267 ; AR_TXD:txd|sr_dat[7]     ; AR_TXD:txd|sr_dat[6]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.268 ; AR_TXD:txd|sr_adr[4]     ; AR_TXD:txd|sr_adr[5]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; AR_TXD:txd|cb_ce[10]     ; AR_TXD:txd|cb_ce[10]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.391      ;
; 0.277 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_res[1] ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.397      ;
; 0.293 ; AR_TXD:txd|sr_dat[10]    ; AR_TXD:txd|sr_dat[9]     ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; AR_TXD:txd|sr_dat[11]    ; AR_TXD:txd|sr_dat[10]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; AR_TXD:txd|sr_dat[3]     ; AR_TXD:txd|sr_dat[2]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; AR_TXD:txd|sr_dat[13]    ; AR_TXD:txd|sr_dat[12]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; AR_TXD:txd|sr_dat[18]    ; AR_TXD:txd|sr_dat[17]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.416      ;
; 0.296 ; AR_TXD:txd|sr_dat[14]    ; AR_TXD:txd|sr_dat[13]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296 ; AR_TXD:txd|sr_dat[6]     ; AR_TXD:txd|sr_dat[5]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; AR_TXD:txd|sr_dat[15]    ; AR_TXD:txd|sr_dat[14]    ; CLK           ; CLK         ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; AR_TXD:txd|sr_dat[4]     ; AR_TXD:txd|sr_dat[3]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299 ; AR_RXD:rxd|cb_res[5]     ; AR_RXD:rxd|cb_res[5]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; AR_RXD:rxd|cb_res[2]     ; AR_RXD:rxd|cb_res[2]     ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; AR_TXD:txd|cb_ce[4]      ; AR_TXD:txd|cb_ce[4]      ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; AR_TXD:txd|cb_ce[2]      ; AR_TXD:txd|cb_ce[2]      ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; AR_TXD:txd|cb_ce[5]      ; AR_TXD:txd|cb_ce[5]      ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; AR_TXD:txd|cb_ce[7]      ; AR_TXD:txd|cb_ce[7]      ; CLK           ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
+-------+--------------------------+--------------------------+---------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'hex_display:hex_display|cnt[0]'                                                                                                                    ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.186 ; hex_display:hex_display|i[1] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[0] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.204 ; hex_display:hex_display|i[0] ; hex_display:hex_display|i[1] ; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0.000        ; 0.037      ; 0.325      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'AR_TXD:txd|QM'                                                                                    ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.275 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 1.052      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.357 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.970      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
; 0.430 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 1.000        ; 0.350      ; 0.897      ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'AR_TXD:txd|QM'                                                                                     ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                ; Launch Clock ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.252 ; AR_RXD:rxd|cb_bit_res[0] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.835      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.284 ; AR_RXD:rxd|cb_bit_res[2] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.867      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~6 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~5 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~4 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~3 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~2 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~1 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
; 0.373 ; AR_RXD:rxd|cb_bit_res[1] ; AR_RXD:rxd|cb_bit_rx~0 ; CLK          ; AR_TXD:txd|QM ; 0.000        ; 0.469      ; 0.956      ;
+-------+--------------------------+------------------------+--------------+---------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                           ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -4.370   ; 0.029 ; -0.493   ; 0.252   ; -3.000              ;
;  AR_TXD:txd|QM                  ; -3.768   ; 0.029 ; -0.493   ; 0.252   ; -1.487              ;
;  CLK                            ; -4.370   ; 0.155 ; N/A      ; N/A     ; -3.000              ;
;  hex_display:hex_display|cnt[0] ; -0.001   ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                 ; -382.574 ; 0.0   ; -3.451   ; 0.0     ; -223.076            ;
;  AR_TXD:txd|QM                  ; -75.414  ; 0.000 ; -3.451   ; 0.000   ; -56.506             ;
;  CLK                            ; -307.159 ; 0.000 ; N/A      ; N/A     ; -163.596            ;
;  hex_display:hex_display|cnt[0] ; -0.001   ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+---------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DS_EN1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_EN4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_A          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_B          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_C          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_D          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_E          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_F          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_G          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DS_DP         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; S2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S4                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; DS_DP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; DS_DP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DS_EN1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DS_EN3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_EN4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_A          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_B          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_C          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_D          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_E          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_F          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DS_G          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DS_DP         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AR_TXD:txd|QM                  ; AR_TXD:txd|QM                  ; 298      ; 2        ; 0        ; 0        ;
; CLK                            ; AR_TXD:txd|QM                  ; 18       ; 0        ; 0        ; 0        ;
; AR_TXD:txd|QM                  ; CLK                            ; 87       ; 56       ; 0        ; 0        ;
; CLK                            ; CLK                            ; 1195     ; 0        ; 0        ; 0        ;
; hex_display:hex_display|cnt[0] ; CLK                            ; 19       ; 19       ; 0        ; 0        ;
; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0        ; 0        ; 0        ; 3        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AR_TXD:txd|QM                  ; AR_TXD:txd|QM                  ; 298      ; 2        ; 0        ; 0        ;
; CLK                            ; AR_TXD:txd|QM                  ; 18       ; 0        ; 0        ; 0        ;
; AR_TXD:txd|QM                  ; CLK                            ; 87       ; 56       ; 0        ; 0        ;
; CLK                            ; CLK                            ; 1195     ; 0        ; 0        ; 0        ;
; hex_display:hex_display|cnt[0] ; CLK                            ; 19       ; 19       ; 0        ; 0        ;
; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; 0        ; 0        ; 0        ; 3        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Recovery Transfers                                                     ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLK        ; AR_TXD:txd|QM ; 21       ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------+
; Removal Transfers                                                      ;
+------------+---------------+----------+----------+----------+----------+
; From Clock ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------+----------+----------+----------+----------+
; CLK        ; AR_TXD:txd|QM ; 21       ; 0        ; 0        ; 0        ;
+------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 95    ; 95   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 253   ; 253  ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; AR_TXD:txd|QM                  ; AR_TXD:txd|QM                  ; Base ; Constrained ;
; CLK                            ; CLK                            ; Base ; Constrained ;
; hex_display:hex_display|cnt[0] ; hex_display:hex_display|cnt[0] ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; S1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S2         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S3         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S4         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; S1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S2         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S3         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; S4         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; DS_A        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_B        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_C        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_D        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_E        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_EN4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_F        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; DS_G        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat May  1 22:55:10 2021
Info: Command: quartus_sta tku_ar -c tku_ar
Info: qsta_default_script.tcl version: #1
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tku_ar.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name AR_TXD:txd|QM AR_TXD:txd|QM
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name hex_display:hex_display|cnt[0] hex_display:hex_display|cnt[0]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.370            -307.159 CLK 
    Info (332119):    -3.768             -75.414 AR_TXD:txd|QM 
    Info (332119):    -0.001              -0.001 hex_display:hex_display|cnt[0] 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 CLK 
    Info (332119):     0.453               0.000 hex_display:hex_display|cnt[0] 
    Info (332119):     0.465               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case recovery slack is -0.493
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.493              -3.451 AR_TXD:txd|QM 
Info (332146): Worst-case removal slack is 0.440
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.440               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -163.596 CLK 
    Info (332119):    -1.487             -56.506 AR_TXD:txd|QM 
    Info (332119):    -1.487              -2.974 hex_display:hex_display|cnt[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.097            -280.770 CLK 
    Info (332119):    -3.550             -67.273 AR_TXD:txd|QM 
    Info (332119):     0.093               0.000 hex_display:hex_display|cnt[0] 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 CLK 
    Info (332119):     0.402               0.000 hex_display:hex_display|cnt[0] 
    Info (332119):     0.417               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case recovery slack is -0.330
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.330              -2.310 AR_TXD:txd|QM 
Info (332146): Worst-case removal slack is 0.350
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.350               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -163.596 CLK 
    Info (332119):    -1.487             -56.506 AR_TXD:txd|QM 
    Info (332119):    -1.487              -2.974 hex_display:hex_display|cnt[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.508
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.508             -75.623 CLK 
    Info (332119):    -1.224             -11.464 AR_TXD:txd|QM 
    Info (332119):     0.566               0.000 hex_display:hex_display|cnt[0] 
Info (332146): Worst-case hold slack is 0.029
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.029               0.000 AR_TXD:txd|QM 
    Info (332119):     0.155               0.000 CLK 
    Info (332119):     0.186               0.000 hex_display:hex_display|cnt[0] 
Info (332146): Worst-case recovery slack is 0.275
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.275               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case removal slack is 0.252
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.252               0.000 AR_TXD:txd|QM 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -117.430 CLK 
    Info (332119):    -1.000             -38.000 AR_TXD:txd|QM 
    Info (332119):    -1.000              -2.000 hex_display:hex_display|cnt[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 825 megabytes
    Info: Processing ended: Sat May  1 22:55:12 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


