[Inputs]
CLK
[Outputs]
sel
[BiDir]
[ATTRIBUTES]
VeriModel Pres_2

