# 00_Project_Template

**An Ultra-Low-Power CP-PLL for xxx kHz Clock Generation Achieving xxx nW Power Consumption at xxx V Supply in ONC 180nm Technology**

> [!Note|style:callout|label:Infor]
> Initially published by YiDingg at 23:19 on 2025-10-12 in Beijing.


## 1. Information

项目基本信息：
- 时间: 2025.xx.xx ~ 2025.xx.xx
- 工艺:  <span style='color:red'>TSMC 65NM COMS </span> Mixed Signal RF SALICIDE Low-K IMD 1P6M-1P9M PDK (CRN65GP)
- 目标：设计一个满足指标要求的 Type-III BB-PLL，包括前仿、版图和后仿
- 作者：丁毅 (Yi Ding), 负责 LDO, OTA 和 DAC 三个模块的设计、仿真、版图和后仿

系统结构总览：

项目相关链接：
- [(本文) xxx](<>)
    - (1) 理论与指导：
    - (2) 设计与前仿：
    - (3) 版图与后仿：



**注：本次项目的所有相关资料/原理图/版图已经上传到 123 云盘链接 <span style='color:red'> (待上传) </span>, 点击即可下载。**

## 2. Objective and Schedule



## 3. Design Summary
## 4. Experience Summary
## References
