MODELAGEM, SINTESE E ANALISE DE CONVERSORES DAC COM AUXILIO DA
FERRAMENTA MS2SV
Tiago da S. Almeida, Alexandre C. R. da Silva, Ian A. Grout, Silvano R. Rossi


Faculdade de Engenharia de Ilha Solteira, UNESP - Univ Estadual Paulsita
Av. Prof. Jose Carlos Rossi, 1370, Ilha Solteira, Sao Paulo, Brasil





Department of Electrical and Computer Engineering, University of Limerik
Limerick, Republic of Ireland

Facultad de Ingeniera, Universidad Nacional del Centro de la Pcia. de Buenos Aires
Av. del Valle, 5737, Olavarra, Argentina

Emails tiagoalmeida@aluno.feis.unesp.br, acrsilva@dee.feis.unesp.br, ian.grout@ul.ie,
srossi@fio.unicen.edu.ar
Abstract The lack of a standard modeling and specification at high level of abstraction leads to the emergence of various languages and tools that help design of electronic circuits. For this reason, was created a new
tool capable of performing the translation between modeling types and different levels of abstraction. In this
context, this paper presents a new version of a tool, called MS2SV, that performs the translation of models of
data converters of type DAC, Matlab  Simulink environment, for a description in VHDL-AMS. As case study
was used the data converter of AD7524 model. For comparison with original model, the VHDL-AMS code was
obtained in the simulated SystemVision environment. The tool is able of to create whole project file structure
in the SystemVision proving the efficiency of the proposed methodology.
Keywords

Synthesis, VHDL-AMS, Data type converter.

Resumo A falta de um padrao de modelagem e especificacao em alto nvel de abstracao leva ao surgimento
de varias linguagens e ferramentas que auxiliam projetos de circuitos eletronicos. Por esse motivo, foi criada uma
nova ferramenta capaz de realizar a traducao entre formas de modelagem e nveis de abstracao diferentes. Nesse
contexto, este trabalho apresenta a nova versao de uma ferramenta, chamada MS2SV, que realiza a traducao de
modelos de conversores de dados do tipo DAC, em ambiente Matlab  Simulink, para uma descricao em VHDLAMS. Como estudo de caso foi utilizado o conversor de dados do tipo DAC AD7524. Para comparacao com o
modelo original, o codigo VHDL-AMS obtido foi simulado no ambiente SystemVision. A ferramenta e capaz de
gerar toda a estrutura de projeto para o SystemVision comprovando a eficiencia da metodologia proposta.
Palavras-chave

.

Introducao

numero muito elevado de aplicacoes. Essas aplicacoes vao desde a analise de dados cientficos ate
a modelagem e simulacao de circuitos eletronicos.
Com isso, surge a necessidade de uma linguagem
flexvel para suportar a traducao de modelos descritos em outras formas de modelagem.
Nos ultimos anos, foram apresentados softwares especializados de traducao, que procuram
remediar a incompatibilidade entre diferentes tipos de ferramentas. Por exemplo, no trabalho de
Sbarcea e Nicula (2004) foi desenvolvida uma ferramenta denominada Sim2HDL, que realiza a traducao automatica de modelos de projetos do Simulink em uma linguagem de descricao de hardware, na tentativa de reduzir drasticamente o
tempo de projeto. A linguagem gerada pode
ser tanto a VHDL (VHSIC Hardware Description Language) como a Verilog, ambas em uma
descricao comportamental. A partir dessa descricao, o projeto pode ser implementado em FPGAs
(Field Programable Gate Array) utilizando sintetizadores comerciais.
No trabalho de Markovic et al. (2006), foi
apresentada uma metodologia de projeto para a
geracao automatica de HDL (Hardware Description Language) no domnio comportamental, a

A busca pela reducao de custos e tempo na fabricacao de CIs (Circuito Integrado), automacao
de processos_industriais e maior eficiencia em sistemas de aquisicao_de_dados, levaram a grandes
avancos tecnologicos nas ultimas decadas. Tais
avancos fizeram surgir ASICs (Application Specific
Integrated Circuit) mais complexos e desenvolvidos para uma grande diversidade de aplicacoes.
Como, por exemplo, a industria automotiva, aeroespacial, telecomunicacoes etc. Porem, o trabalho de desenvolvimento de novas tecnologias
nao e uma tarefa trivial e demanda muito esforco
do projetista e de ferramentas que auxiliam na
realizacao desses projetos, fazendo-se necessario
o surgimento de novas metodologias e ferramentas computacionais que possam ajudar a resolver
problemas de projeto (Silva, 2007).
A ausencia de um padrao bem definido para
a especificacao de projetos em alto nvel de abstracao, fez surgir uma variedade muito grande de
metodologias e ferramentas para sistematizar os
passos envolvidos na criacao de um determinado
projeto. Em decorrencia, um projetista faz uso de
uma grande variedade de ferramentas e para um

2846

partir de um diagrama_de_blocos modelado no ambiente Simulink. A geracao automatica e feita
atraves da ferramenta intitulada In-House, desenvolvida no ambiente Matlab. Essa metodologia apresentou resultados satisfatorios, atraves
do estudo de caso do algoritmo de Sobel (Jin-Yu
et al., 2009). A partir dessa traducao, e possvel uma implementacao otimizada do modelo em
FPGA ou ASIC.
Em 2009, Silva e Almeida (2009) desenvolveram a ferramenta SF2Tab+VHDL (Stateflow
to TABELA or VHDL). A ferramenta e capaz
de traduzir modelos de maquinas de estados finitos para uma descricao em VHDL comportamental, ou mesmo para um arquivo contendo uma
tabela de transicao de estados padronizada que
serve como entrada para o programa TABELA
(Silva, 1989). As maquinas de estados sao descritas pelo modelo de Mealy e sao modeladas no
ambiente Stateflow da Mathworks. Ja o programa
TABELA e responsavel por realizar a minimizacao da maquina de estados por meio do metodo
de Quine-McCluskey (Silva, 1989). Como estudo
de caso foi empregado o diagrama de transicao de
estados do codigo de linha HDB3 (High Density
Bipolar of order 3 ), que e bastante utilizado em
linhas_de_transmissao de 2 Gbits.
Nesse contexto, este trabalho apresenta o
aperfeicoamento de uma ferramenta desenvolvida
por Silva (2007). Essa ferramenta, denominada
MS2SV (Matlab  Simulink to SystemVision), e
capaz traduzir um diagrama de bloco de conversores de dados do tipo DAC (Digital to Analog
Converter ) para um descricao correspondente em
VHDL-AMS estrutural. A avaliacao da ferramenta e feita por meio do ambiente SystemVison
da Mentor Graphics.
O aperfeicoamento proposto neste trabalho
permite que o projetista crie suas proprias bibliotecas e realize a traducao do modelo de sinais
mistos (digital e analogico) para um descricao em
VHDL-AMS.
O ambiente utilizado como alvo de traducao,
o ambiente Matlab, e um ambiente voltado para a
analise numerica integrando calculo com matrizes,
processamento_de_sinais e construcao de graficos.
O Simulink e o seu principal toolbox, composto por
uma grande variedade de componentes e interface
visual. O Simulink e empregado na simulacao,
analise e no desenvolvimento de sistemas_dinamicos complexos, sejam eles contnuos, discretos ou
hbridos (Karris, 2007). A motivacao para o uso
do Simulink na modelagem de projeto em alto nvel deu-se pelo fato de ser um ambiente padrao
usado, por exemplo, na area de controle.
O ambiente que foi utilizado para comparacao dos resultados apos a traducao, o ambiente
SystemVision, e desenvolvido pela Mentor Graphics, possui a capacidade de modelagem de projetos mistos (modelos analogicos e digitais) e simu-

lacoes integrando o processador de projetos DxDesigner com o simulador ADVance MS. O ambiente suporta modelos e tecnicas de modelagem
em VHDL-AMS, VHDL, C e simulacao em SPICE
(Silva, 2007).
Algumas funcionalidades do ambiente de modelagem SystemVision sao
 Simulacao de modelos VHDL-AMS, SPICE
ou a combinacao de ambos.
 Os mesmos modelos podem ser uma mistura
de subcircuitos SPICE e VHDL-AMS.
 O SystemVision fornece um modelo de biblioteca (EDULIB - Educational Library) que
contem a representacao de dispositivos capazes de descrever varias tecnologias, incluindo modelos eletricos, mecanica, hidraulica, magnetica e termica.
 O SystemVision pode gerar smbolos automaticamente, auxiliando o projetista na criacao
de modelos.
 Sao suportadas metodologias de projetos
hierarquicos e esquematicos em varias paginas (sheet).
 Sao suportados projetos completos de sinais mistos, includos barramentos digitais e
analogicos.
 Dados do projeto sao organizados e armazenados usando uma abordagem orientada a
projetos.
2

Conversores de dados DAC

Conversores de dados sao circuitos que transformam a representacao de um dado para outra.
Assim, os conversores ADCs (Analog to Digital Conversor ) sao usados para converter dados
analogicos para a representacao correspondente
em digital e DACs realizam o trabalho inverso,
convertendo um sinal digital para um sinal analogico proporcional ao valor digital.
Um conversor DAC recebe uma quantidade n
de entradas binarias representando um valor decimal codificado em binario, ou seja, existe 2n possibilidades de combinacoes binarias de entrada.
Existe ainda uma entrada adicional usada como
referencia, representada por Vref , que e utilizada
para determinar o valor maximo que o conversor
pode gerar em sua sada. O valor analogico e gerado pela soma_ponderada das n entradas, multiplicado pela tensao de referencia.
As entradas sao ponderadas de acordo com a
magnitude de cada bit, sendo que, n e a magnitude do bit de entrada, x e o total de entradas
do DAC e b e valor contido na entrada de magnitude n, tal que, bn  0, 1, conforme o descrito
na equacao 1.

2847

3
Vout 

x
X
1
b
n n
2
n1

 Vref

(1)

Na primeira versao do programa, o projetista utilizava somente os componentes previamente definidos em biblioteca . Por esse motivo, foi criada uma
nova metodologia que oferece mais flexibilidade ao
projetista, sendo que, duas funcionalidades foram
agregadas

Existem varios metodos para implementar a
operacao de um DAC. Um dos metodos utilizados sao as malhas R2R, onde apenas dois valores
para os resistores sao usados R e 2R, e a corrente
de sada depende das chaves que sao controladas
pelas entradas (Tocci et al., 2008).
2.1

A ferramenta MS2SV

!

 A primeira funcionalidade permite que o projetista adicione novos componentes do toolboxes do Simulink. Com isso, o projetista
podera utilizar elementos diferentes dos elementos padroes previamente definidos em biblioteca.

Conversor AD7524

O AD7524 e o conversor de dados utilizado neste
trabalho como estudo de caso para avaliar a metodologia proposta. O AD7524 apresenta uma resolucao de 8 bits de entrada paralela, utilizando
a malha R2R na realizacao da conversao do sinal. O AD7524 e caracterizado por ser utilizado
em aplicacoes de

 A segunda funcionalidade permite a adicao
de novas bibliotecas do Simulink desenvolvidas pelo projetista, com modelos mais complexos ou ate mesmo a alteracao da biblioteca
padrao, chamada LIB MS2SV.
Outro aperfeicoamento realizado no MS2SV,
agora na versao 1.7, e a criacao de uma interface grafica que facilita a utilizacao da ferramenta.
Pela possibilidade de criacao de um ambiente grafico interativo, foi escolhida a linguagem C++ e o
ambiente C++ Builder da Borland, para a remodelagem do MS2SV.
O MS2SV v. 1.7 possui uma interface grafica semelhante a maioria dos programas da plataforma Windows. Na interface principal, foi definido um menu contendo as seguintes opcoes

 Microprocessadores controlando circuitos de
ganho.
 Microprocessadores que controlam circuitos
utilizados na reducao de corrente alternada.
 Microprocessadores controlando a geracao de
funcoes.
 Instrumentacao em barramento estruturado.
O AD7524 possui internamente um conjunto
de latches capazes de armazenar a ultima entrada
digital valida e uma interface logica capaz de realizar o controle de leitura e armazenamento dessa
entrada digital.
O modo de selecao e controlado pelas entradas CSB e W RB . Quando CSB e W RB estao em
nvel logico baixo (0), e habilitado o modo de escrita, ou seja, a sada analogica representa o valor
binario no barramento de entrada DB0  DB7 .
Ja quando CSB ou W RB assume o nvel logico
alto (1), o conversor esta no modo de armazenamento, ou seja, a sada analogica detem o valor
correspondente a ultima entrada digital presente
no DB0  DB7 antes de W RB ou CSB assumir
nvel logico alto (Devices, 2009).
Na Tabela 1, e apresentada a relacao das entradas de controle e o modo de selecao do AD7524.

 Arquivo nesse item, existem duas outras
opcoes. Na primeira, o usuario seleciona o
modelo do Simulink a ser traduzido. Quando
selecionada essa opcao, aparece na barra de
status o nome do arquivo que sera traduzido.
E a segunda opcao e um botao para encerrar
a execucao da ferramenta.
 Ferramentas nesse item, sera exibida uma
nova interface para que o usuario selecione
o local onde sera salvo o projeto. So entao
e iniciado o processo de traducao. No caso
de existirem modelos desconhecidos pela ferramenta, sera exibida uma mensagem reportando o fato.
 Configuracao esse item possui uma opcao chamada Adicionar  Remover Componentes (toolboxes do Simulink) e outra chamada Adicionar  Remover Bibliotecas (biblioteca do Simulink). Essas opcoes sao utilizadas para adicionar  remover elementos
do toolboxes do Simulink e bibliotecas desenvolvidas pelo projetista, respectivamente. Se
nao houver uma configuracao do modelo a
ser traduzido, a ferramenta nao e capaz de
reconhece-lo e traduzi-lo.

Tabela 1 Modo de selecao dos pinos de controle
do AD7524.
CSB W RB Selecao
0
0
Escrita
1
X
Espera
X
1

2848

 Ajuda o item de ajuda possui comentarios
sobre a ferramenta e como ela deve ser utilizada.

necessita e os arquivos para o debug. Na Figura 2
apresenta-se o diagrama funcional da ferramenta
MS2SV v. 1.7.

A nova metodologia utiliza uma estrutura de
arquivos, que contem os modelos reconhecidos
pela ferramenta e fazem referencia a eles. Existe
um diretorio chamado bin, onde encontram-se os
arquivos lib ref.ini e blk ref.ini. Estes arquivos referenciam as bibliotecas e os elementos do
toolboxes do Simulink reconhecidos pelo MS2SV,
respectivamente. Ainda dentro do diretorio bin
estao os diretorios blk e lib. O diretorio blk
possui os codigos VHDL-AMS correspondente aos
componentes do toolboxes do Simulink e o diretorio lib possui os codigos VHDL-AMS correspondentes as bibliotecas utilizadas. Dentro do diretorio lib existe outro diretorio e um arquivo
de configuracao, ambos com o nome da biblioteca utilizada pelo modelo, por exemplo, o diretorio LIB MS2SV e o arquivo LIB MS2SV.ini.
Somente dentro do diretorio LIB MS2SV estao
realmente os elementos utilizados na biblioteca
criada pelo projetista. O arquivo de configuracao
com extensao .ini referencia os modelos contidos
nessa biblioteca. No caso da adicao de novas bibliotecas, serao criados um arquivo com extensao
.ini e um diretorio para cada biblioteca adicionada. Na Figura 1, e ilustrada a estrutura de arquivos e diretorios utilizados pelo MS2SV v. 1.7.

Figura 2 Diagrama funcional da ferramenta
MS2SV v. 1.7.
No caso de existirem subsistemas sao gerados
codigos VHDL-AMS para cada subsistema utilizado pelo modelo. Todos os codigos sao salvos no
diretorio genhdl<Nome do Modelo>.
O MS2SV v. 1.7 possibilita o relacionamento
entre elementos de uma mesma biblioteca criando
modelos hierarquicos.
Em relacao ao nome dos elementos de biblioteca e subsistemas existem as seguintes observacoes
 Os portos digitais devem possuir o sufixo
 D.
 Os portos eletricos de entrada devem possuir
o sufixo  I.
 Os subsistemas que possuem entradas digitais
devem possuir o sufixo  D.

Figura 1 Estrutura de diretorios e arquivos utilizados pelo MS2SV v. 1.7.

 Os blocos Terminator do toolboxes do Simulink que encerrem um sinal digital devem possuir o sufixo  D.

A traducao do modelo e iniciada com a leitura do arquivo com extensao .mdl, com o modelo a ser traduzido. Inicialmente, e feita uma
verificacao dos elementos e das bibliotecas utilizadas no modelo. Se nao existirem elementos ou
bibliotecas desconhecidas, inicia-se o processo de
traducao. A ferramenta armazenana em memoria
RAM a lista dos componentes existentes no modelo, a lista de ligacoes entre esses componentes e
outras informacoes importantes para a geracao do
netlist do circuito. Em seguida, e gerada toda a
estrutura de projeto necessaria para simulacao e
analise no SystemVision. Em seguida sao geradas
todas as descricoes em VHDL-AMS que o projeto

 Jamais nomear um bloco ou subsistema com
palavras reservadas da sintaxe do VHDLAMS. Caso um bloco ou subsistema seja nomeado com palavras da sintaxe do VHDLAMS ocorrera um erro na descricao.
 O nome do novo elemento ou biblioteca do
Simulink deve ser exatamente igual ao nome
do elemento no ambiente Simulink, fazendose distincao entre maiusculas e minusculas.
 Todos os portos devem estar em uma linha de
codigo e os portos que sao inicializados com

2849

valores constantes nao sao referenciados na
estrutura do netlist.
4

Estudo de caso

Para a modelagem do conversor AD7524, foi necessaria a criacao de um circuito logico capaz de
controlar o modo de escrita e de espera, conforme
a especificacao do manual do conversor. Esse circuito logico foi denominado S NOR e seu modelo
em ambiente Simulink e apresentado na Figura 3.

Figura 3 Elemento S NOR criado em ambiente
Simulink.

Figura 5 Subsistema Ladder R2R utilizado no
conversor AD7524

O AD7524 possui ainda mais dois subsistemas, o Data Latch, representando o conjunto de
latches, apresentado na Figura 4 e aLadder R2R
representando a malha R2R, apresentada na Figura 5. Cada latch possui uma entrada, que
habilita a sada. Essas entrada sao conectadas
ao subsistema S NOR, ja a sada !Q nao e
relevante neste trabalho, ela foi descartada por
meio do componente Terminator. O subsistema Ladder R2R e formado por componentes
de ganho com pesos referentes a magnitude de
cada entrada digital conforme apresentado na Tabela 2, os ganhos sao conectados a somadores. O
AD7524 possui ainda uma tensao de referencia de
10 V, multiplicando a sada da malha R2R.

Tabela 2
Pesos utilizados no subsistema
Ladder R2R.
Relevancia de cada bit Valor dos pesos
1 (MSB)
0.5
2
0.25
3
0.125
4
0.0625
5
0.03125
6
0.015625
7
0.0078125
8 (LSB)
0.00390625

de ajustes de frequencia. As frequencias sao apresentadas na Tabela 3.
Tabela 3 Frequencias utilizadas na simulacao.
Relevancia de cada bit Valor da frequencia
1 (MSB)
1.0
2
0.5
3
0.25
4
0.125
5
0.0625
6
0.03125
7
0.015625
8 (LSB)
0.0078125
Em ambiente Matlab  Simulink foi utilizado
um tempo de simulacao de 150 segundos. A onda
em forma de rampa da simulacao do AD7524 e
apresentada na Figura 6.
A traducao do modelo pelo MS2SV v. 1.7,
consumiu cerca de 172 milisegundos e 7,53 MB de
memoria RAM em um microcomputador com microprocessador Turion 64 x2 com 2 GHz de clock,
2 GB de RAM e sistema Operacional Windows
XP SP3. Em seguida o modelo foi simulado no

Figura 4 Subsistema Data Latch utilizado no
conversor AD7524.
Como estmulo de entrada do conversor foi
utilizado oito componentes Pulse Generator (gerador de pulso), possibilitando a geracao de uma
onda em forma de rampa por meio da utilizacao

2850

utilizacao do projetista, o que nao existia na primeira versao da ferramenta.
A ferramenta e flexvel, ja que ela inibe a necessidade de utilizacao de ambientes caros e proprietarios e, tambem, facilita o trabalho por meio
da possibilidade de criacao de bibliotecas externas e assim reutilizar determinados elementos de
projeto.
Agradecimentos
Os autores agradem ao CNPq (Conselho Nacional de Desenvolvimento Cientfico e Tecnologico,
processos 1417442010-3 e 3072552009-3), PPGEE (Programa de Pos Graduacao em Engenharia Eletrica) e a FUNDUNESP (Fundacao para o
Desenvolvimento da UNESP).

Figura 6 Simulacao do conversor AD7524 em ambiente Simulink.
ambiente SystemVision com um tempo de simulacao de 150 segundos. A onda em forma de rampa
e apresentada na Figura 7.

Referencias
Devices, A. (2009). CMOS 8-bit buffered multiplying DAC, United States of America.
Jin-Yu, Z., Yan, C. e Xian-Xiang, H. (2009). Edge
detection of images based on improved sobel
operator and genetic algorithms, International Conference on Image Analysis and Signal
Processing pp. 3135.
Karris, S. T. (2007). Introduction to stateflow with
applications, Orchard Publications.
Figura 7 Simulacao do conversor AD7524 em ambiente SystemVision.

Markovic, D., Richards, B. e Brodersen, R. (2006).
Technology driven dsp architecture optimization within a high-level block diagram based
design flow, Conference on Signals, Systems
and Computers pp. 89  93.

Comparando ambas as simulacoes, nota-se
que a simulacao no ambiente SystemVision gerou
uma onda invertida comparada ao ambiente Simulink. Isso se deve ao fato de que no ambiente
Simulink, o sinal do clock e iniciado em nvel logico alto (1), o contrario do que ocorre no ambiente SystemVision, onde o clock e iniciado em
nvel logico baixo (0).
5

Sbarcea, B. e Nicula, D. (2004). Automatic
conversion of matlabsimulink models to hdl
models, Technical report, FCD.
Silva, A. C. R. (1989). Contribuicao a minimizacao e simulacao de circuitos logicos, Masters
thesis, Universidade Estadual de Campinas.

Conclusao

Silva, A. C. R. (2007). Data converter design and
synthesis using hardware description, PhD
thesis, University of Limerik, Limerik, Ireland.

A versao 1.7 da ferramenta proporciona uma
maior flexibilidade por meio da adicao de elementos de bibliotecas criadas pelo projetista, ou
mesmo a adicao de elementos do toolboxes do Simulink que, inicialmente, o MS2SV nao e capaz
de reconhecer e traduzi-los de forma automatica
para uma HDL correspondente. Na versao anterior, o projetista ficava limitado a utilizar somente
os elementos existentes na biblioteca LIB MS2SV.
A LIB MS2SV e uma biblioteca criada no Simulink, a qual possui os elementos basicos utilizados
nos projetos dos conversores de dados, sendo formada por primitavas basicas do Simulink.
A versao 1.7 do MS2SV possui uma interface
grafica similar a maioria dos programas desenvolvidos para a plataforma Windows, facilitando a

Silva, A. C. R. e Almeida, T. S. (2009).
Sf2tab+vhdl um ambiente de traducao de
maquinas de estados finitos para realizacao
de sntese logica, Brasilian Conference on
Dynamics, Control and Applications (8) 1 
8.
Tocci, R., Widmer, N. e Moss, G. (2008). Sistemas digitais princpios e aplicacoes, 10 edn,
Person.

2851