Fitter report for DDS
Thu Dec 19 16:58:51 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. |DDS|sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ALTSYNCRAM
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Dec 19 16:58:51 2024       ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Full Version ;
; Revision Name                      ; DDS                                         ;
; Top-level Entity Name              ; DDS                                         ;
; Family                             ; Cyclone IV GX                               ;
; Device                             ; EP4CGX22CF19C6                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 549 / 21,280 ( 3 % )                        ;
;     Total combinational functions  ; 524 / 21,280 ( 2 % )                        ;
;     Dedicated logic registers      ; 99 / 21,280 ( < 1 % )                       ;
; Total registers                    ; 99                                          ;
; Total pins                         ; 61 / 167 ( 37 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 10,240 / 774,144 ( 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 80 ( 0 % )                              ;
; Total GXB Receiver Channel PCS     ; 0 / 4 ( 0 % )                               ;
; Total GXB Receiver Channel PMA     ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PCS  ; 0 / 4 ( 0 % )                               ;
; Total GXB Transmitter Channel PMA  ; 0 / 4 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; auto                                  ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Generate GXB Reconfig MIF                                                  ; Off                                   ; Off                                   ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_40MHz                            ; FREQ_40MHz                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 3.75        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-12        ;  25.0%      ;
;     Processors 13-16       ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; DAC_CLK  ; Incomplete set of assignments ;
; DAC[9]   ; Incomplete set of assignments ;
; DAC[8]   ; Incomplete set of assignments ;
; DAC[7]   ; Incomplete set of assignments ;
; DAC[6]   ; Incomplete set of assignments ;
; DAC[5]   ; Incomplete set of assignments ;
; DAC[4]   ; Incomplete set of assignments ;
; DAC[3]   ; Incomplete set of assignments ;
; DAC[2]   ; Incomplete set of assignments ;
; DAC[1]   ; Incomplete set of assignments ;
; DAC[0]   ; Incomplete set of assignments ;
; CLK      ; Incomplete set of assignments ;
; RANGE[2] ; Incomplete set of assignments ;
; RANGE[1] ; Incomplete set of assignments ;
; RANGE[0] ; Incomplete set of assignments ;
; RANGE[9] ; Incomplete set of assignments ;
; RANGE[8] ; Incomplete set of assignments ;
; RANGE[7] ; Incomplete set of assignments ;
; RANGE[6] ; Incomplete set of assignments ;
; RANGE[3] ; Incomplete set of assignments ;
; RANGE[4] ; Incomplete set of assignments ;
; RANGE[5] ; Incomplete set of assignments ;
; PWM[6]   ; Incomplete set of assignments ;
; PWM[5]   ; Incomplete set of assignments ;
; PWM[4]   ; Incomplete set of assignments ;
; PWM[3]   ; Incomplete set of assignments ;
; PWM[2]   ; Incomplete set of assignments ;
; PWM[1]   ; Incomplete set of assignments ;
; PWM[0]   ; Incomplete set of assignments ;
; B[22]    ; Incomplete set of assignments ;
; B[21]    ; Incomplete set of assignments ;
; B[20]    ; Incomplete set of assignments ;
; B[19]    ; Incomplete set of assignments ;
; B[18]    ; Incomplete set of assignments ;
; B[17]    ; Incomplete set of assignments ;
; B[16]    ; Incomplete set of assignments ;
; B[15]    ; Incomplete set of assignments ;
; B[14]    ; Incomplete set of assignments ;
; B[13]    ; Incomplete set of assignments ;
; B[12]    ; Incomplete set of assignments ;
; B[11]    ; Incomplete set of assignments ;
; B[10]    ; Incomplete set of assignments ;
; B[9]     ; Incomplete set of assignments ;
; B[8]     ; Incomplete set of assignments ;
; B[7]     ; Incomplete set of assignments ;
; B[6]     ; Incomplete set of assignments ;
; B[5]     ; Incomplete set of assignments ;
; B[4]     ; Incomplete set of assignments ;
; B[3]     ; Incomplete set of assignments ;
; B[2]     ; Incomplete set of assignments ;
; B[1]     ; Incomplete set of assignments ;
; B[0]     ; Incomplete set of assignments ;
; B[31]    ; Incomplete set of assignments ;
; B[30]    ; Incomplete set of assignments ;
; B[29]    ; Incomplete set of assignments ;
; B[28]    ; Incomplete set of assignments ;
; B[27]    ; Incomplete set of assignments ;
; B[26]    ; Incomplete set of assignments ;
; B[25]    ; Incomplete set of assignments ;
; B[24]    ; Incomplete set of assignments ;
; B[23]    ; Incomplete set of assignments ;
+----------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; Node                                                                                                                                     ; Action  ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[0]~12 ; Deleted ; Register Packing ; Timing optimization ; COMBOUT   ;                ;                  ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------+---------+------------------+---------------------+-----------+----------------+------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 768 ) ; 0.00 % ( 0 / 768 )         ; 0.00 % ( 0 / 768 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 768 ) ; 0.00 % ( 0 / 768 )         ; 0.00 % ( 0 / 768 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 758 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/TEMP/DDS/USER/output_files/DDS.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 549 / 21,280 ( 3 % )     ;
;     -- Combinational with no register       ; 450                      ;
;     -- Register only                        ; 25                       ;
;     -- Combinational with a register        ; 74                       ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 79                       ;
;     -- 3 input functions                    ; 240                      ;
;     -- <=2 input functions                  ; 205                      ;
;     -- Register only                        ; 25                       ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 298                      ;
;     -- arithmetic mode                      ; 226                      ;
;                                             ;                          ;
; Total registers*                            ; 99 / 22,031 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 99 / 21,280 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 751 ( 0 % )          ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 42 / 1,330 ( 3 % )       ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 61 / 167 ( 37 % )        ;
;     -- Clock pins                           ; 2 / 6 ( 33 % )           ;
;     -- Dedicated input pins                 ; 0 / 16 ( 0 % )           ;
;                                             ;                          ;
; Global signals                              ; 1                        ;
; M9Ks                                        ; 2 / 84 ( 2 % )           ;
; Total block memory bits                     ; 10,240 / 774,144 ( 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 774,144 ( 2 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 1 / 20 ( 5 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; GXB Receiver channel PCSs                   ; 0 / 4 ( 0 % )            ;
; GXB Receiver channel PMAs                   ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PCSs                ; 0 / 4 ( 0 % )            ;
; GXB Transmitter channel PMAs                ; 0 / 4 ( 0 % )            ;
; Impedance control blocks                    ; 0 / 3 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%             ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%             ;
; Maximum fan-out                             ; 101                      ;
; Highest non-global fan-out                  ; 17                       ;
; Total fan-out                               ; 1717                     ;
; Average fan-out                             ; 2.20                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 549 / 21280 ( 3 % )  ; 0 / 21280 ( 0 % )              ;
;     -- Combinational with no register       ; 450                  ; 0                              ;
;     -- Register only                        ; 25                   ; 0                              ;
;     -- Combinational with a register        ; 74                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 79                   ; 0                              ;
;     -- 3 input functions                    ; 240                  ; 0                              ;
;     -- <=2 input functions                  ; 205                  ; 0                              ;
;     -- Register only                        ; 25                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 298                  ; 0                              ;
;     -- arithmetic mode                      ; 226                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 99                   ; 0                              ;
;     -- Dedicated logic registers            ; 99 / 21280 ( < 1 % ) ; 0 / 21280 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 42 / 1330 ( 3 % )    ; 0 / 1330 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 61                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 80 ( 0 % )       ; 0 / 80 ( 0 % )                 ;
; Total memory bits                           ; 10240                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M9K                                         ; 2 / 84 ( 2 % )       ; 0 / 84 ( 0 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )       ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 1714                 ; 5                              ;
;     -- Registered Connections               ; 199                  ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 50                   ; 0                              ;
;     -- Output Ports                         ; 11                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; B[0]     ; J17   ; 6        ; 52           ; 23           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[10]    ; A7    ; 8        ; 12           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[11]    ; D11   ; 7        ; 31           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[12]    ; U12   ; 4        ; 31           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[13]    ; B12   ; 7        ; 27           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[14]    ; A12   ; 7        ; 27           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[15]    ; A8    ; 8        ; 16           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[16]    ; A9    ; 8        ; 16           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[17]    ; D8    ; 8        ; 14           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[18]    ; C8    ; 8        ; 14           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[19]    ; J16   ; 6        ; 52           ; 23           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[1]     ; D10   ; 7        ; 29           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[20]    ; R8    ; 3        ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[21]    ; C9    ; 8        ; 18           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[22]    ; R10   ; 3        ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[23]    ; U13   ; 4        ; 29           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[24]    ; B9    ; 8        ; 21           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[25]    ; T12   ; 4        ; 31           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[26]    ; C10   ; 8        ; 25           ; 41           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[27]    ; V10   ; 3        ; 21           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[28]    ; R9    ; 3        ; 18           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[29]    ; T8    ; 3        ; 14           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[2]     ; T9    ; 3        ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[30]    ; B10   ; 8        ; 21           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[31]    ; V9    ; 3        ; 21           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[3]     ; D9    ; 8        ; 18           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[4]     ; E10   ; 7        ; 29           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[5]     ; U10   ; 3        ; 23           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[6]     ; C11   ; 8        ; 25           ; 41           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[7]     ; U9    ; 3        ; 16           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[8]     ; V8    ; 3        ; 16           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; B[9]     ; P10   ; 3        ; 25           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; CLK      ; M10   ; 3A       ; 27           ; 0            ; 14           ; 102                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[0]   ; B7    ; 8        ; 12           ; 41           ; 7            ; 10                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[1]   ; A10   ; 8        ; 23           ; 41           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[2]   ; V13   ; 4        ; 29           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[3]   ; A11   ; 8        ; 23           ; 41           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[4]   ; A13   ; 7        ; 31           ; 41           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[5]   ; T10   ; 3        ; 23           ; 0            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; PWM[6]   ; D12   ; 7        ; 31           ; 41           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[0] ; U7    ; 3        ; 12           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[1] ; M7    ; 3        ; 10           ; 0            ; 7            ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[2] ; V6    ; 3        ; 7            ; 0            ; 14           ; 7                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[3] ; N7    ; 3        ; 10           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[4] ; V7    ; 3        ; 12           ; 0            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[5] ; V5    ; 3        ; 7            ; 0            ; 21           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[6] ; A6    ; 8        ; 7            ; 41           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[7] ; D6    ; 8        ; 7            ; 41           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[8] ; B6    ; 8        ; 7            ; 41           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; RANGE[9] ; T7    ; 3        ; 7            ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DAC[0]  ; B5    ; 8        ; 5            ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[1]  ; U6    ; 3        ; 5            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[2]  ; A5    ; 8        ; 5            ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[3]  ; N6    ; 3        ; 1            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[4]  ; R7    ; 3        ; 7            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[5]  ; C7    ; 8        ; 10           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[6]  ; D7    ; 8        ; 10           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[7]  ; P6    ; 3        ; 3            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[8]  ; T6    ; 3        ; 5            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC[9]  ; C6    ; 8        ; 7            ; 41           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; DAC_CLK ; T11   ; 4        ; 31           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                            ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; Location ; Pin Name              ; Reserved As              ; User Signal Name ; Pin Type                  ;
+----------+-----------------------+--------------------------+------------------+---------------------------+
; P4       ; MSEL2                 ; -                        ; -                ; Dedicated Programming Pin ;
; R5       ; MSEL1                 ; -                        ; -                ; Dedicated Programming Pin ;
; T5       ; MSEL0                 ; -                        ; -                ; Dedicated Programming Pin ;
; U4       ; CONF_DONE             ; -                        ; -                ; Dedicated Programming Pin ;
; V4       ; nSTATUS               ; -                        ; -                ; Dedicated Programming Pin ;
; P6       ; DIFFIO_B1p, CRC_ERROR ; Use as regular IO        ; DAC[7]           ; Dual Purpose Pin          ;
; R6       ; DIFFIO_B1n, NCEO      ; Use as programming pin   ; ~ALTERA_NCEO~    ; Dual Purpose Pin          ;
; V5       ; DIFFIO_B3p, INIT_DONE ; Use as regular IO        ; RANGE[5]         ; Dual Purpose Pin          ;
; A4       ; DATA0                 ; As input tri-stated      ; ~ALTERA_DATA0~   ; Dual Purpose Pin          ;
; B4       ; ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO~    ; Dual Purpose Pin          ;
; C5       ; NCSO                  ; As input tri-stated      ; ~ALTERA_NCSO~    ; Dual Purpose Pin          ;
; D5       ; DCLK                  ; As output driving ground ; ~ALTERA_DCLK~    ; Dual Purpose Pin          ;
; C4       ; nCONFIG               ; -                        ; -                ; Dedicated Programming Pin ;
; D3       ; nCE                   ; -                        ; -                ; Dedicated Programming Pin ;
+----------+-----------------------+--------------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------+
; I/O Bank Usage                                                                ;
+----------+------------------+---------------+--------------+------------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCCLKIN Voltage ;
+----------+------------------+---------------+--------------+------------------+
; QL0      ; 0 / 16 ( 0 % )   ; --            ; --           ; --               ;
; 3        ; 25 / 26 ( 96 % ) ; 2.5V          ; --           ; --               ;
; 3A       ; 1 / 2 ( 50 % )   ; --            ; --           ; 2.5V             ;
; 4        ; 5 / 28 ( 18 % )  ; 2.5V          ; --           ; --               ;
; 5        ; 0 / 20 ( 0 % )   ; 2.5V          ; --           ; --               ;
; 6        ; 2 / 18 ( 11 % )  ; 2.5V          ; --           ; --               ;
; 7        ; 7 / 28 ( 25 % )  ; 2.5V          ; --           ; --               ;
; 8A       ; 0 / 2 ( 0 % )    ; --            ; --           ; 2.5V             ;
; 8        ; 22 / 23 ( 96 % ) ; 2.5V          ; --           ; --               ;
; 9        ; 4 / 4 ( 100 % )  ; 2.5V          ; --           ; --               ;
+----------+------------------+---------------+--------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                               ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                   ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A4       ; 168        ; 9        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; A5       ; 165        ; 8        ; DAC[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 161        ; 8        ; RANGE[6]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 157        ; 8        ; B[10]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 153        ; 8        ; B[15]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 154        ; 8        ; B[16]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 147        ; 8        ; PWM[1]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 148        ; 8        ; PWM[3]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 141        ; 7        ; B[14]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 137        ; 7        ; PWM[4]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 133        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 134        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 129        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 121        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 122        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B1       ; 1          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 0          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B4       ; 169        ; 9        ; ~ALTERA_ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; B5       ; 166        ; 8        ; DAC[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 162        ; 8        ; RANGE[8]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 158        ; 8        ; PWM[0]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B9       ; 149        ; 8        ; B[24]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 150        ; 8        ; B[30]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B12      ; 142        ; 7        ; B[13]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 138        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B15      ; 125        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 130        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B18      ; 116        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C4       ; 172        ; 9        ; ^nCONFIG                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 170        ; 9        ; ~ALTERA_NCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP  ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; C6       ; 163        ; 8        ; DAC[9]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C7       ; 159        ; 8        ; DAC[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 156        ; 8        ; B[18]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 151        ; 8        ; B[21]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 145        ; 8        ; B[26]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 146        ; 8        ; B[6]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 131        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 132        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 123        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 126        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 117        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 118        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 115        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D1       ; 3          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D2       ; 2          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D3       ; 173        ; 9        ; ^nCE                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 174        ; 9        ; #TDI                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 171        ; 9        ; ~ALTERA_DCLK~                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; On           ;
; D6       ; 164        ; 8        ; RANGE[7]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 160        ; 8        ; DAC[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 155        ; 8        ; B[17]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 152        ; 8        ; B[3]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 139        ; 7        ; B[1]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 135        ; 7        ; B[11]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 136        ; 7        ; PWM[6]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 127        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 124        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 119        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 120        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 110        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D18      ; 109        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ; 176        ; 9        ; #TMS                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ; 177        ; 9        ; #TDO                                             ; output ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 175        ; 9        ; #TCK                                             ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 167        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E9       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 140        ; 7        ; B[4]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 128        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 113        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 111        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 107        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 5          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F2       ; 4          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F4       ;            ; 9        ; VCCIO9                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ;            ; 8        ; VCCIO8                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F9       ;            ; 8A       ; VCC_CLKIN8A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F11      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F15      ; 114        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 112        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F17      ; 102        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 108        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G5       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 143        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 144        ; 8A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 105        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G16      ; 104        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G17      ; 103        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 101        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 7          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H2       ; 6          ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ; 106        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H18      ; 97         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ; 100        ; 6        ; B[19]                                            ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J17      ; 99         ; 6        ; B[0]                                             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; J18      ; 98         ; 6        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 9          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 8          ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 92         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 91         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 96         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K18      ; 95         ; 5        ; GND+                                             ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ; --       ; VCCA                                             ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ; 86         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 85         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 93         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 11         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 10         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 31         ; 3        ; RANGE[1]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ; 47         ; 3A       ; GXB_GND*                                         ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; M10      ; 48         ; 3A       ; CLK                                              ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; M11      ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCD_PLL                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ; 5        ; VCCIO5                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ; 88         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 87         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M18      ; 94         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N4       ;            ;          ; VCCINT                                           ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 21         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 22         ; 3        ; DAC[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N7       ; 32         ; 3        ; RANGE[3]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; N8       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N9       ;            ; 3A       ; VCC_CLKIN3A                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N12      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N13      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N14      ;            ; 4        ; VCCIO4                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 77         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 78         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 90         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 89         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 13         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P2       ; 12         ; QL0      ; GXB_NC                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ; 16         ; 3        ; ^MSEL2                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 23         ; 3        ; DAC[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P7       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ; 3        ; VCCIO3                                           ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P10      ; 45         ; 3        ; B[9]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; P11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ; 61         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P13      ; 62         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P16      ; 79         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P18      ; 83         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; --       ; VCCL_GXB                                         ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R5       ; 17         ; 3        ; ^MSEL1                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R6       ; 24         ; 3        ; ~ALTERA_NCEO~ / RESERVED_OUTPUT_OPEN_DRAIN       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R7       ; 29         ; 3        ; DAC[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R8       ; 36         ; 3        ; B[20]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R9       ; 39         ; 3        ; B[28]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 46         ; 3        ; B[22]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 53         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 59         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 60         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 73         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 80         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R17      ; 82         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ; 84         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 15         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 14         ; QL0      ; GXB_GND*                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCA_GXB                                         ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T5       ; 18         ; 3        ; ^MSEL0                                           ;        ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 25         ; 3        ; DAC[8]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T7       ; 30         ; 3        ; RANGE[9]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T8       ; 35         ; 3        ; B[29]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T9       ; 40         ; 3        ; B[2]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T10      ; 43         ; 3        ; PWM[5]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T11      ; 54         ; 4        ; DAC_CLK                                          ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 55         ; 4        ; B[25]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 63         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 64         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 71         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 72         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T18      ; 81         ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ; 19         ; 3        ; ^CONF_DONE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ; 26         ; 3        ; DAC[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U7       ; 33         ; 3        ; RANGE[0]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U8       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 37         ; 3        ; B[7]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 44         ; 3        ; B[5]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ; 56         ; 4        ; B[12]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 51         ; 4        ; B[23]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U14      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U15      ; 65         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 66         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ; 69         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V1       ;            ;          ; RREF                                             ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                                              ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V3       ;            ;          ; NC                                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 20         ; 3        ; ^nSTATUS                                         ;        ;              ;         ; --         ;                 ; --       ; --           ;
; V5       ; 27         ; 3        ; RANGE[5]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V6       ; 28         ; 3        ; RANGE[2]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V7       ; 34         ; 3        ; RANGE[4]                                         ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V8       ; 38         ; 3        ; B[8]                                             ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V9       ; 41         ; 3        ; B[31]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 42         ; 3        ; B[27]                                            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V11      ; 49         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V12      ; 50         ; 4        ; GND+                                             ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 52         ; 4        ; PWM[2]                                           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 57         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 58         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 67         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 68         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 70         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                  ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
+----------+------------+----------+--------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; DSP 36x36 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DDS                                      ; 549 (0)     ; 99 (0)                    ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0         ; 61   ; 0            ; 450 (0)      ; 25 (0)            ; 74 (0)           ; |DDS                                                                                                                             ; work         ;
;    |ADDER32:inst1|                        ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |DDS|ADDER32:inst1                                                                                                               ; work         ;
;       |lpm_add_sub:LPM_ADD_SUB_component| ; 33 (0)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 32 (0)           ; |DDS|ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component                                                                             ; work         ;
;          |add_sub_trj:auto_generated|     ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |DDS|ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated                                                  ; work         ;
;    |DFF32:inst|                           ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |DDS|DFF32:inst                                                                                                                  ; work         ;
;    |DIV10:inst2|                          ; 129 (0)     ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (0)      ; 2 (0)             ; 23 (0)           ; |DDS|DIV10:inst2                                                                                                                 ; work         ;
;       |lpm_divide:LPM_DIVIDE_component|   ; 129 (0)     ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (0)      ; 2 (0)             ; 23 (0)           ; |DDS|DIV10:inst2|lpm_divide:LPM_DIVIDE_component                                                                                 ; work         ;
;          |lpm_divide_gst:auto_generated|  ; 129 (0)     ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (0)      ; 2 (0)             ; 23 (0)           ; |DDS|DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated                                                   ; work         ;
;             |sign_div_unsign_e8i:divider| ; 129 (0)     ; 25 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (0)      ; 2 (0)             ; 23 (0)           ; |DDS|DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider                       ; work         ;
;                |alt_u_div_tuf:divider|    ; 129 (129)   ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 104 (104)    ; 2 (2)             ; 23 (23)          ; |DDS|DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider ; work         ;
;    |add_off:inst6|                        ; 365 (49)    ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 346 (33)     ; 0 (0)             ; 19 (16)          ; |DDS|add_off:inst6                                                                                                               ; work         ;
;       |lpm_divide:Div0|                   ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (0)      ; 0 (0)             ; 0 (0)            ; |DDS|add_off:inst6|lpm_divide:Div0                                                                                               ; work         ;
;          |lpm_divide_umm:auto_generated|  ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (0)      ; 0 (0)             ; 0 (0)            ; |DDS|add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_slh:divider| ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (0)      ; 0 (0)             ; 0 (0)            ; |DDS|add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider                                     ; work         ;
;                |alt_u_div_6bf:divider|    ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 158 (158)    ; 0 (0)             ; 0 (0)            ; |DDS|add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider               ; work         ;
;       |lpm_divide:Div1|                   ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 3 (0)            ; |DDS|add_off:inst6|lpm_divide:Div1                                                                                               ; work         ;
;          |lpm_divide_umm:auto_generated|  ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 3 (0)            ; |DDS|add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated                                                                 ; work         ;
;             |sign_div_unsign_slh:divider| ; 158 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (0)      ; 0 (0)             ; 3 (0)            ; |DDS|add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider                                     ; work         ;
;                |alt_u_div_6bf:divider|    ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 155 (155)    ; 0 (0)             ; 3 (3)            ; |DDS|add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider               ; work         ;
;    |sin_rom:inst5|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS|sin_rom:inst5                                                                                                               ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS|sin_rom:inst5|altsyncram:altsyncram_component                                                                               ; work         ;
;          |altsyncram_loa1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 10240       ; 2    ; 0            ; 0       ; 0         ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DDS|sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated                                                ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; DAC_CLK  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[9]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[8]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CLK      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; RANGE[2] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[1] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[0] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[9] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RANGE[8] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[7] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[6] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[3] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; RANGE[4] ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; RANGE[5] ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; PWM[6]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PWM[5]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PWM[4]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PWM[3]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; PWM[2]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; PWM[1]   ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; PWM[0]   ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[22]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[21]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[20]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[19]    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[18]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[17]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[16]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[15]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[14]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[13]    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; B[12]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[11]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[10]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[9]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[8]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[7]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[6]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[5]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[4]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[3]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[2]     ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[1]     ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[0]     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; B[31]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[30]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[29]    ; Input    ; --            ; (6) 1313 ps   ; --                    ; --  ; --   ;
; B[28]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[27]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[26]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[25]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[24]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
; B[23]    ; Input    ; (6) 1313 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; CLK                                                                                                                                                          ;                   ;         ;
; RANGE[2]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[2]~4 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[2]~4 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[2]~4 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[0]                ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[11]~5             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[11]~31           ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2]~3       ; 0                 ; 6       ;
; RANGE[1]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[1]~2 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[1]~2 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[1]~2 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[0]~1              ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[11]~4             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[11]~30           ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1]~4       ; 0                 ; 6       ;
; RANGE[0]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[0]~0 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[0]~0 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[0]~0 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[0]~1              ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[11]~4             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[11]~30           ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[10]~32           ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0]~5       ; 0                 ; 6       ;
; RANGE[9]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]~2             ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9]~8       ; 1                 ; 6       ;
; RANGE[8]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]~2             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8]~9       ; 0                 ; 6       ;
; RANGE[7]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]~2             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7]~7       ; 0                 ; 6       ;
; RANGE[6]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]~2             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6]~6       ; 0                 ; 6       ;
; RANGE[3]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[3]~6 ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[3]~6 ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[22]~3             ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3]~2       ; 1                 ; 6       ;
; RANGE[4]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[4]~8 ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[22]~3             ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[33]               ; 0                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4]~1       ; 0                 ; 6       ;
; RANGE[5]                                                                                                                                                     ;                   ;         ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[22]~3             ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[33]               ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]               ; 1                 ; 6       ;
;      - DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5]~0       ; 1                 ; 6       ;
; PWM[6]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~12                                                                                                                                 ; 0                 ; 6       ;
;      - add_off:inst6|Add0~10                                                                                                                                 ; 0                 ; 6       ;
;      - add_off:inst6|LessThan0~1                                                                                                                             ; 0                 ; 6       ;
;      - add_off:inst6|LessThan1~1                                                                                                                             ; 0                 ; 6       ;
; PWM[5]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~10                                                                                                                                 ; 0                 ; 6       ;
;      - add_off:inst6|Add0~8                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|LessThan0~1                                                                                                                             ; 0                 ; 6       ;
;      - add_off:inst6|LessThan1~1                                                                                                                             ; 0                 ; 6       ;
; PWM[4]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~8                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|Add0~6                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|LessThan0~1                                                                                                                             ; 0                 ; 6       ;
;      - add_off:inst6|LessThan1~1                                                                                                                             ; 0                 ; 6       ;
; PWM[3]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~6                                                                                                                                  ; 1                 ; 6       ;
;      - add_off:inst6|Add0~4                                                                                                                                  ; 1                 ; 6       ;
;      - add_off:inst6|LessThan0~0                                                                                                                             ; 1                 ; 6       ;
;      - add_off:inst6|LessThan1~0                                                                                                                             ; 1                 ; 6       ;
; PWM[2]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~4                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|Add0~2                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|LessThan0~0                                                                                                                             ; 0                 ; 6       ;
;      - add_off:inst6|LessThan1~0                                                                                                                             ; 0                 ; 6       ;
; PWM[1]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~2                                                                                                                                  ; 1                 ; 6       ;
;      - add_off:inst6|Add0~1                                                                                                                                  ; 1                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~98                         ; 1                 ; 6       ;
;      - add_off:inst6|LessThan0~0                                                                                                                             ; 1                 ; 6       ;
;      - add_off:inst6|LessThan1~0                                                                                                                             ; 1                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~176                        ; 1                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~99                         ; 1                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~176                        ; 1                 ; 6       ;
; PWM[0]                                                                                                                                                       ;                   ;         ;
;      - add_off:inst6|Add2~1                                                                                                                                  ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~104                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~105                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~110                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~105                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~106                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~111                        ; 0                 ; 6       ;
;      - add_off:inst6|LessThan0~0                                                                                                                             ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~175                        ; 0                 ; 6       ;
;      - add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~177                        ; 0                 ; 6       ;
; B[22]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]~76                                                       ; 1                 ; 6       ;
; B[21]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]~74                                                       ; 0                 ; 6       ;
; B[20]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]~72                                                       ; 0                 ; 6       ;
; B[19]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]~70                                                       ; 1                 ; 6       ;
; B[18]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]~68                                                       ; 1                 ; 6       ;
; B[17]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]~66                                                       ; 1                 ; 6       ;
; B[16]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]~64                                                       ; 0                 ; 6       ;
; B[15]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]~62                                                       ; 0                 ; 6       ;
; B[14]                                                                                                                                                        ;                   ;         ;
; B[13]                                                                                                                                                        ;                   ;         ;
; B[12]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]~56                                                       ; 1                 ; 6       ;
; B[11]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]~54                                                       ; 1                 ; 6       ;
; B[10]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]~52                                                       ; 0                 ; 6       ;
; B[9]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]~50                                                        ; 0                 ; 6       ;
; B[8]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]~48                                                        ; 0                 ; 6       ;
; B[7]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]~46                                                        ; 0                 ; 6       ;
; B[6]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]~44                                                        ; 1                 ; 6       ;
; B[5]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]~42                                                        ; 0                 ; 6       ;
; B[4]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]~40                                                        ; 0                 ; 6       ;
; B[3]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]~38                                                        ; 1                 ; 6       ;
; B[2]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]~36                                                        ; 1                 ; 6       ;
; B[1]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]~34                                                        ; 0                 ; 6       ;
; B[0]                                                                                                                                                         ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]~32                                                        ; 1                 ; 6       ;
; B[31]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]~94                                                       ; 0                 ; 6       ;
; B[30]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]~92                                                       ; 1                 ; 6       ;
; B[29]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]~90                                                       ; 1                 ; 6       ;
; B[28]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]~88                                                       ; 0                 ; 6       ;
; B[27]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]~86                                                       ; 0                 ; 6       ;
; B[26]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]~84                                                       ; 0                 ; 6       ;
; B[25]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]~82                                                       ; 0                 ; 6       ;
; B[24]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]~80                                                       ; 0                 ; 6       ;
; B[23]                                                                                                                                                        ;                   ;         ;
;      - ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]~78                                                       ; 0                 ; 6       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                    ; Location           ; Fan-Out ; Usage      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                     ; PIN_M10            ; 101     ; Clock      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44] ; LCCOMB_X11_Y21_N18 ; 6       ; Sync. load ; no     ; --                   ; --               ; --                        ;
; add_off:inst6|LessThan0~1                                                                                                               ; LCCOMB_X19_Y23_N30 ; 11      ; Sync. load ; no     ; --                   ; --               ; --                        ;
; add_off:inst6|data_off[0]~10                                                                                                            ; LCCOMB_X16_Y21_N0  ; 9       ; Sync. load ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                            ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK  ; PIN_M10  ; 101     ; 7                                    ; Global Clock         ; GCLK17           ; --                        ;
+------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                   ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                    ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[7]~12                ; 17      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[6]~10                ; 17      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[7]~12                ; 17      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~10                                  ; 16      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~10                                  ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~10                                   ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~10                                  ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~10                                  ; 16      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[6]~10                ; 16      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~10                                   ; 15      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~12                                  ; 15      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~10                                   ; 15      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~12                                  ; 15      ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9]           ; 14      ;
; add_off:inst6|LessThan0~1                                                                                                                               ; 11      ;
; PWM[0]~input                                                                                                                                            ; 10      ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~10                                   ; 10      ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~10                                   ; 10      ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[9]~18  ; 10      ;
; add_off:inst6|data_off[0]~10                                                                                                                            ; 9       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[77]                 ; 9       ;
; PWM[1]~input                                                                                                                                            ; 8       ;
; RANGE[0]~input                                                                                                                                          ; 8       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[66]                 ; 8       ;
; RANGE[1]~input                                                                                                                                          ; 7       ;
; RANGE[2]~input                                                                                                                                          ; 7       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[22]~3               ; 7       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[55]~0               ; 7       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[6]~12  ; 7       ;
; DFF32:inst|q[31]                                                                                                                                        ; 6       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]                 ; 6       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[33]                 ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4]           ; 5       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5]           ; 5       ;
; PWM[2]~input                                                                                                                                            ; 4       ;
; PWM[3]~input                                                                                                                                            ; 4       ;
; PWM[4]~input                                                                                                                                            ; 4       ;
; PWM[5]~input                                                                                                                                            ; 4       ;
; PWM[6]~input                                                                                                                                            ; 4       ;
; RANGE[5]~input                                                                                                                                          ; 4       ;
; RANGE[4]~input                                                                                                                                          ; 4       ;
; RANGE[3]~input                                                                                                                                          ; 4       ;
; DFF32:inst|q[30]                                                                                                                                        ; 4       ;
; DFF32:inst|q[29]                                                                                                                                        ; 4       ;
; DFF32:inst|q[28]                                                                                                                                        ; 4       ;
; DFF32:inst|q[27]                                                                                                                                        ; 4       ;
; DFF32:inst|q[26]                                                                                                                                        ; 4       ;
; DFF32:inst|q[25]                                                                                                                                        ; 4       ;
; DFF32:inst|q[24]                                                                                                                                        ; 4       ;
; DFF32:inst|q[23]                                                                                                                                        ; 4       ;
; DFF32:inst|q[22]                                                                                                                                        ; 4       ;
; add_off:inst6|Add2~2                                                                                                                                    ; 4       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[3]~6   ; 4       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[44]~2               ; 3       ;
; add_off:inst6|Add0~8                                                                                                                                    ; 3       ;
; add_off:inst6|Add0~6                                                                                                                                    ; 3       ;
; add_off:inst6|Add0~4                                                                                                                                    ; 3       ;
; add_off:inst6|Add0~2                                                                                                                                    ; 3       ;
; add_off:inst6|Add2~10                                                                                                                                   ; 3       ;
; add_off:inst6|Add2~8                                                                                                                                    ; 3       ;
; add_off:inst6|Add2~6                                                                                                                                    ; 3       ;
; add_off:inst6|Add2~4                                                                                                                                    ; 3       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[8]                                                                     ; 3       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[9]                                                                     ; 3       ;
; RANGE[6]~input                                                                                                                                          ; 2       ;
; RANGE[7]~input                                                                                                                                          ; 2       ;
; RANGE[8]~input                                                                                                                                          ; 2       ;
; RANGE[9]~input                                                                                                                                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~177                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~176                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[44]~175                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[45]~174                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[46]~173                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~175                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[51]~174                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[44]~173                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[45]~172                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[46]~171                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[95]~169                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[88]~167                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[81]~165                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[74]~163                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[66]~161                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[67]~160                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[59]~158                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[60]~157                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[51]~155                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[52]~154                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[53]~153                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[95]~167                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[88]~165                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[81]~163                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[74]~161                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[66]~159                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[67]~158                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[59]~156                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[60]~155                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[52]~153                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[53]~152                          ; 2       ;
; add_off:inst6|LessThan1~1                                                                                                                               ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[94]~142                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[87]~136                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[80]~130                          ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[73]~124                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[94]~141                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[87]~135                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[80]~129                          ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[73]~123                          ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[20]~35             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[21]~34             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[22]~33             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[10]~32             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[11]~31             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[11]~5               ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[1]             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[70]~20             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[71]~19             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[72]~18             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[73]~17             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[74]~16             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[75]~15             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[76]~14             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[77]~13             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[2]             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[60]~12             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[61]~11             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[62]~10             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[63]~9              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[64]~8              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[65]~7              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[66]~6              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[3]             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[50]~5              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[51]~4              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[52]~3              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[53]~2              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[54]~1              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[55]~0              ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[4]             ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[0]                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~0                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~6                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~0                                   ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[4]~6                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[3]~4                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[2]~2                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[1]~0                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[4]~6                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[3]~4                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[2]~2                 ; 2       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[1]~0                 ; 2       ;
; add_off:inst6|Add0~10                                                                                                                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~4                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~2                                    ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~0                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~6                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~4                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~2                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~0                                   ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[4]~6                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[3]~4                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[2]~2                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[1]~0                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[4]~6                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[3]~4                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[2]~2                 ; 2       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[1]~0                 ; 2       ;
; add_off:inst6|Add2~12                                                                                                                                   ; 2       ;
; add_off:inst6|data_off[9]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[8]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[7]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[6]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[5]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[4]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[3]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[2]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[1]                                                                                                                               ; 2       ;
; add_off:inst6|data_off[0]                                                                                                                               ; 2       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[5]                                                                     ; 2       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[6]                                                                     ; 2       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[7]                                                                     ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]~3               ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]~2               ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]~1               ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]~0               ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[1]                 ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[2]                 ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[3]                 ; 2       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFStage[4]                 ; 2       ;
; B[23]~input                                                                                                                                             ; 1       ;
; B[24]~input                                                                                                                                             ; 1       ;
; B[25]~input                                                                                                                                             ; 1       ;
; B[26]~input                                                                                                                                             ; 1       ;
; B[27]~input                                                                                                                                             ; 1       ;
; B[28]~input                                                                                                                                             ; 1       ;
; B[29]~input                                                                                                                                             ; 1       ;
; B[30]~input                                                                                                                                             ; 1       ;
; B[31]~input                                                                                                                                             ; 1       ;
; B[0]~input                                                                                                                                              ; 1       ;
; B[1]~input                                                                                                                                              ; 1       ;
; B[2]~input                                                                                                                                              ; 1       ;
; B[3]~input                                                                                                                                              ; 1       ;
; B[4]~input                                                                                                                                              ; 1       ;
; B[5]~input                                                                                                                                              ; 1       ;
; B[6]~input                                                                                                                                              ; 1       ;
; B[7]~input                                                                                                                                              ; 1       ;
; B[8]~input                                                                                                                                              ; 1       ;
; B[9]~input                                                                                                                                              ; 1       ;
; B[10]~input                                                                                                                                             ; 1       ;
; B[11]~input                                                                                                                                             ; 1       ;
; B[12]~input                                                                                                                                             ; 1       ;
; B[13]~input                                                                                                                                             ; 1       ;
; B[14]~input                                                                                                                                             ; 1       ;
; B[15]~input                                                                                                                                             ; 1       ;
; B[16]~input                                                                                                                                             ; 1       ;
; B[17]~input                                                                                                                                             ; 1       ;
; B[18]~input                                                                                                                                             ; 1       ;
; B[19]~input                                                                                                                                             ; 1       ;
; B[20]~input                                                                                                                                             ; 1       ;
; B[21]~input                                                                                                                                             ; 1       ;
; B[22]~input                                                                                                                                             ; 1       ;
; CLK~input                                                                                                                                               ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[8]~9         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[9]~8         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[7]~7         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[6]~6         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[0]~5         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[1]~4         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[2]~3         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[3]~2         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[4]~1         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFDenominator[5]~0         ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]~4            ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]~3            ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[47]~172                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[47]~170                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[102]~171                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[103]~170                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[96]~168                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[89]~166                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[82]~164                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[75]~162                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[68]~159                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[61]~156                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[54]~152                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[102]~169                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[103]~168                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[96]~166                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[89]~164                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[82]~162                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[75]~160                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[68]~157                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[61]~154                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[54]~151                          ; 1       ;
; DFF32:inst|q[0]                                                                                                                                         ; 1       ;
; DFF32:inst|q[1]                                                                                                                                         ; 1       ;
; DFF32:inst|q[2]                                                                                                                                         ; 1       ;
; DFF32:inst|q[3]                                                                                                                                         ; 1       ;
; DFF32:inst|q[4]                                                                                                                                         ; 1       ;
; DFF32:inst|q[5]                                                                                                                                         ; 1       ;
; DFF32:inst|q[6]                                                                                                                                         ; 1       ;
; DFF32:inst|q[7]                                                                                                                                         ; 1       ;
; DFF32:inst|q[8]                                                                                                                                         ; 1       ;
; DFF32:inst|q[9]                                                                                                                                         ; 1       ;
; DFF32:inst|q[10]                                                                                                                                        ; 1       ;
; DFF32:inst|q[11]                                                                                                                                        ; 1       ;
; DFF32:inst|q[12]                                                                                                                                        ; 1       ;
; DFF32:inst|q[13]                                                                                                                                        ; 1       ;
; DFF32:inst|q[14]                                                                                                                                        ; 1       ;
; DFF32:inst|q[15]                                                                                                                                        ; 1       ;
; DFF32:inst|q[16]                                                                                                                                        ; 1       ;
; DFF32:inst|q[17]                                                                                                                                        ; 1       ;
; DFF32:inst|q[18]                                                                                                                                        ; 1       ;
; DFF32:inst|q[19]                                                                                                                                        ; 1       ;
; DFF32:inst|q[20]                                                                                                                                        ; 1       ;
; DFF32:inst|q[21]                                                                                                                                        ; 1       ;
; add_off:inst6|data_off~11                                                                                                                               ; 1       ;
; add_off:inst6|LessThan1~0                                                                                                                               ; 1       ;
; add_off:inst6|LessThan0~0                                                                                                                               ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[100]~151                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[100]~150                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[101]~149                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[101]~148                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[102]~147                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[103]~146                         ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[93]~145                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[93]~144                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[94]~143                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[95]~141                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[96]~140                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[86]~139                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[86]~138                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[87]~137                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[88]~135                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[89]~134                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[79]~133                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[79]~132                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[80]~131                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[81]~129                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[82]~128                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[72]~127                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[72]~126                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[73]~125                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[74]~123                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[75]~122                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[65]~121                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[65]~120                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[66]~119                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[67]~118                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[68]~117                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~116                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[59]~115                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[60]~114                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[61]~113                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~112                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~111                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[51]~110                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[52]~109                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[53]~108                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[54]~107                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~106                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~105                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~104                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[44]~103                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[45]~102                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[46]~101                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[47]~100                          ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~99                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~98                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[36]~97                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[36]~96                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[37]~95                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[37]~94                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[38]~93                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[38]~92                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[39]~91                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[39]~90                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[40]~89                           ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[40]~88                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[100]~150                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[100]~149                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[101]~148                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[101]~147                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[102]~146                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[103]~145                         ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[93]~144                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[93]~143                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[94]~142                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[95]~140                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[96]~139                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[86]~138                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[86]~137                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[87]~136                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[88]~134                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[89]~133                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[79]~132                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[79]~131                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[80]~130                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[81]~128                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[82]~127                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[72]~126                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[72]~125                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[73]~124                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[74]~122                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[75]~121                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[65]~120                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[65]~119                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[66]~118                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[67]~117                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[68]~116                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[58]~115                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[59]~114                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[60]~113                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[61]~112                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~111                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[50]~110                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[51]~109                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[52]~108                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[53]~107                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[54]~106                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~105                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[42]~104                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~103                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[43]~102                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[44]~101                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[45]~100                          ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[46]~99                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[47]~98                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~97                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[35]~96                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[36]~95                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[36]~94                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[37]~93                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[37]~92                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[38]~91                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[38]~90                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[39]~89                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[39]~88                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[40]~87                           ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|StageOut[40]~86                           ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[40]~36             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[22]                 ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[11]~30             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[11]~4               ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[0]                  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[0]~1                ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFNumerator[0]             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[80]~29             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[81]~28             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[82]~27             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[83]~26             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[84]~25             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[85]~24             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[86]~23             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[87]~22             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|StageOut[88]~21             ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[88]                 ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|selnose[55]                 ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[5]              ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[6]              ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[7]              ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[8]              ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|DFFQuotient[9]              ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]                                                             ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]~94                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]~93                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]~92                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]~91                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]~90                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]~89                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]~88                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]~87                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]~86                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]~85                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]~84                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]~83                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]~82                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]~81                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]~80                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]~79                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]~78                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]~77                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]~76                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]~75                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[21]~74                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]~73                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[20]~72                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]~71                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[19]~70                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]~69                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[18]~68                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]~67                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[17]~66                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]~65                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[16]~64                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]~63                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[15]~62                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]~61                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[14]~60                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]~59                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[13]~58                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]~57                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[12]~56                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]~55                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[11]~54                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]~53                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[10]~52                                                         ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]~51                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[9]~50                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]~49                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[8]~48                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]~47                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[7]~46                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]~45                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[6]~44                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]~43                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[5]~42                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]~41                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[4]~40                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]~39                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[3]~38                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]~37                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[2]~36                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]~35                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[1]~34                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]~33                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[0]~32                                                          ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[30]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[29]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[28]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[27]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[26]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[25]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[24]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[23]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[31]                                                            ; 1       ;
; ADDER32:inst1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_trj:auto_generated|pipeline_dffe[22]                                                            ; 1       ;
; add_off:inst6|Add1~18                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[9]~9                                                                                                                             ; 1       ;
; add_off:inst6|Add3~18                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[8]~8                                                                                                                             ; 1       ;
; add_off:inst6|Add1~17                                                                                                                                   ; 1       ;
; add_off:inst6|Add1~16                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~17                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~16                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[7]~7                                                                                                                             ; 1       ;
; add_off:inst6|Add1~15                                                                                                                                   ; 1       ;
; add_off:inst6|Add1~14                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~15                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~14                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[6]~6                                                                                                                             ; 1       ;
; add_off:inst6|Add1~13                                                                                                                                   ; 1       ;
; add_off:inst6|Add1~12                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~13                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~12                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[5]~5                                                                                                                             ; 1       ;
; add_off:inst6|Add1~11                                                                                                                                   ; 1       ;
; add_off:inst6|Add1~10                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~11                                                                                                                                   ; 1       ;
; add_off:inst6|Add3~10                                                                                                                                   ; 1       ;
; add_off:inst6|data_off[4]~4                                                                                                                             ; 1       ;
; add_off:inst6|Add1~9                                                                                                                                    ; 1       ;
; add_off:inst6|Add1~8                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~9                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~8                                                                                                                                    ; 1       ;
; add_off:inst6|data_off[3]~3                                                                                                                             ; 1       ;
; add_off:inst6|Add1~7                                                                                                                                    ; 1       ;
; add_off:inst6|Add1~6                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~7                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~6                                                                                                                                    ; 1       ;
; add_off:inst6|data_off[2]~2                                                                                                                             ; 1       ;
; add_off:inst6|Add1~5                                                                                                                                    ; 1       ;
; add_off:inst6|Add1~4                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~5                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~4                                                                                                                                    ; 1       ;
; add_off:inst6|data_off[1]~1                                                                                                                             ; 1       ;
; add_off:inst6|Add1~3                                                                                                                                    ; 1       ;
; add_off:inst6|Add1~2                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~3                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~2                                                                                                                                    ; 1       ;
; add_off:inst6|data_off[0]~0                                                                                                                             ; 1       ;
; add_off:inst6|Add1~1                                                                                                                                    ; 1       ;
; add_off:inst6|Add1~0                                                                                                                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~10                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~4                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~2                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~6                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~6                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~11                                  ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~8                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[6]~11                ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[5]~9                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[5]~8                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[4]~7                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[3]~5                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[2]~3                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[1]~1                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[5]~9                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[5]~8                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[4]~7                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[3]~5                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[2]~3                 ; 1       ;
; add_off:inst6|lpm_divide:Div0|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[1]~1                 ; 1       ;
; add_off:inst6|Add0~9                                                                                                                                    ; 1       ;
; add_off:inst6|Add0~7                                                                                                                                    ; 1       ;
; add_off:inst6|Add0~5                                                                                                                                    ; 1       ;
; add_off:inst6|Add0~3                                                                                                                                    ; 1       ;
; add_off:inst6|Add0~1                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~1                                                                                                                                    ; 1       ;
; add_off:inst6|Add3~0                                                                                                                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~10                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_6~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~4                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~2                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_5~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_4~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_3~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_2~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~9                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~7                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~6                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~5                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~3                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_1~1                                    ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~6                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_14~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~6                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_13~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~11                                  ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~9                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~8                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~7                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~5                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~3                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|op_12~1                                   ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[6]~11                ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[5]~9                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[5]~8                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[4]~7                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[3]~5                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[2]~3                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_6_result_int[1]~1                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[5]~9                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[5]~8                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[4]~7                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[3]~5                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[2]~3                 ; 1       ;
; add_off:inst6|lpm_divide:Div1|lpm_divide_umm:auto_generated|sign_div_unsign_slh:divider|alt_u_div_6bf:divider|add_sub_5_result_int[1]~1                 ; 1       ;
; add_off:inst6|Add2~11                                                                                                                                   ; 1       ;
; add_off:inst6|Add2~9                                                                                                                                    ; 1       ;
; add_off:inst6|Add2~7                                                                                                                                    ; 1       ;
; add_off:inst6|Add2~5                                                                                                                                    ; 1       ;
; add_off:inst6|Add2~3                                                                                                                                    ; 1       ;
; add_off:inst6|Add2~1                                                                                                                                    ; 1       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[0]                                                                     ; 1       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[2]                                                                     ; 1       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[3]                                                                     ; 1       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[4]                                                                     ; 1       ;
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|q_a[1]                                                                     ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[5]~10  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_4_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_3_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_2_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[10]~20 ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[9]~19  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[8]~17  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[7]~15  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[6]~13  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[5]~11  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_9_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[8]~17  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[8]~16  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[7]~15  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[7]~14  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[6]~13  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[6]~12  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[5]~11  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[5]~10  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_8_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[8]~16  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[7]~15  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[7]~14  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[6]~13  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[6]~12  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[5]~11  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[5]~10  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_7_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[7]~14  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[6]~13  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[6]~12  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[5]~11  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[5]~10  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_6_result_int[0]~0   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[5]~11  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[5]~10  ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[4]~9   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[4]~8   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[3]~7   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[3]~6   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[2]~5   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[2]~4   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[1]~3   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[1]~2   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[0]~1   ; 1       ;
; DIV10:inst2|lpm_divide:LPM_DIVIDE_component|lpm_divide_gst:auto_generated|sign_div_unsign_e8i:divider|alt_u_div_tuf:divider|add_sub_5_result_int[0]~0   ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                    ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                  ; Location                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------+----------------------+-----------------+-----------------+---------------+
; sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 1024         ; 10           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 10240 ; 1024                        ; 10                          ; --                          ; --                          ; 10240               ; 2    ; ../MIF/data10X10.mif ; M9K_X9_Y21_N0, M9K_X9_Y20_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |DDS|sin_rom:inst5|altsyncram:altsyncram_component|altsyncram_loa1:auto_generated|ALTSYNCRAM                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;8;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;16;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;24;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;32;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;40;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;48;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;56;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;64;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;72;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;80;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;88;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;96;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;104;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;112;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;120;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;128;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;136;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;144;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;152;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;160;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;168;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;176;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;184;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;192;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;200;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;208;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;216;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;224;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;232;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;240;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;248;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;256;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;264;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;272;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;280;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;288;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;296;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;304;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;312;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;320;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;328;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;336;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;344;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;352;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;360;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;368;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;376;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;384;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;392;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;400;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;408;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;416;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;424;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;432;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;440;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;448;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;456;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;464;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;472;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;480;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;488;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;496;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;504;(0000000000) (0) (0) (00)    ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;(0000000000) (0) (0) (00)   ;
;512;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;520;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;528;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;536;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;544;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;552;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;560;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;568;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;576;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;584;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;592;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;600;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;608;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;616;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;624;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;632;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;640;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;648;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;656;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;664;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;672;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;680;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;688;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;696;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;704;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;712;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;720;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;728;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;736;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;744;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;752;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;760;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;768;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;776;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;784;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;792;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;800;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;808;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;816;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;824;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;832;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;840;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;848;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;856;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;864;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;872;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;880;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;888;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;896;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;904;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;912;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;920;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;928;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;936;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;944;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;952;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;960;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;968;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;976;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;984;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;992;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;1000;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;1008;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;
;1016;(1111111111) (1777) (1023) (3FF)    ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;(1111111111) (1777) (1023) (3FF)   ;


+------------------------------------------------------------+
; Routing Usage Summary                                      ;
+-----------------------------------+------------------------+
; Routing Resource Type             ; Usage                  ;
+-----------------------------------+------------------------+
; Block interconnects               ; 633 / 88,936 ( < 1 % ) ;
; C16 interconnects                 ; 100 / 2,912 ( 3 % )    ;
; C4 interconnects                  ; 237 / 54,912 ( < 1 % ) ;
; Direct links                      ; 194 / 88,936 ( < 1 % ) ;
; GXB block output buffers          ; 0 / 1,600 ( 0 % )      ;
; Global clocks                     ; 1 / 20 ( 5 % )         ;
; Interquad Reference Clock Outputs ; 0 / 1 ( 0 % )          ;
; Interquad TXRX Clocks             ; 0 / 8 ( 0 % )          ;
; Interquad TXRX PCSRX outputs      ; 0 / 4 ( 0 % )          ;
; Interquad TXRX PCSTX outputs      ; 0 / 4 ( 0 % )          ;
; Local interconnects               ; 196 / 29,440 ( < 1 % ) ;
; R24 interconnects                 ; 20 / 3,040 ( < 1 % )   ;
; R4 interconnects                  ; 263 / 76,160 ( < 1 % ) ;
+-----------------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 3                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 3                            ;
; 15                                          ; 4                            ;
; 16                                          ; 21                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.52) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 18                           ;
; 1 Sync. load                       ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.10) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 3                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 3                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 7                            ;
; 14                                           ; 4                            ;
; 15                                           ; 7                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.57) ; Number of LABs  (Total = 42) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 2                            ;
; 3                                               ; 2                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 2                            ;
; 7                                               ; 5                            ;
; 8                                               ; 3                            ;
; 9                                               ; 7                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 3                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 0                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 0                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.57) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 4                            ;
; 9                                            ; 6                            ;
; 10                                           ; 2                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 3                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 0                            ;
; 23                                           ; 0                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 1                            ;
; 34                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ; 61        ; 61        ; 0            ; 11           ; 0            ; 0            ; 50           ; 0            ; 11           ; 50           ; 0            ; 0            ; 0            ; 11           ; 0            ; 0            ; 0            ; 0            ; 0            ; 61        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 61           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ; 0         ; 0         ; 61           ; 50           ; 61           ; 61           ; 11           ; 61           ; 50           ; 11           ; 61           ; 61           ; 61           ; 50           ; 61           ; 61           ; 61           ; 61           ; 61           ; 0         ; 61           ; 61           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DAC_CLK            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[2]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[1]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[9]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[8]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[7]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[6]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[3]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RANGE[5]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[22]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[21]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[20]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[19]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[18]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[17]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[16]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[15]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[14]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[13]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[12]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[11]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[10]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[9]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[8]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[7]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[6]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[5]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[4]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[3]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[2]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[1]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[0]               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[31]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[30]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[29]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[28]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[27]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[26]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[25]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[24]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; B[23]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-----------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                         ;
+------------------------------------------------------------------+----------------------------+
; Option                                                           ; Setting                    ;
+------------------------------------------------------------------+----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                        ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                        ;
; Enable device-wide output enable (DEV_OE)                        ; Off                        ;
; Enable INIT_DONE output                                          ; Off                        ;
; Configuration scheme                                             ; Active Serial              ;
; Error detection CRC                                              ; Off                        ;
; Enable input tri-state on active configuration pins in user mode ; Off                        ;
; Active Serial clock source                                       ; 40 MHz Internal Oscillator ;
; Configuration Voltage Level                                      ; Auto                       ;
; Force Configuration Voltage Level                                ; Off                        ;
; nCEO                                                             ; As output driving ground   ;
; Data[0]                                                          ; As input tri-stated        ;
; Data[1]/ASDO                                                     ; As input tri-stated        ;
; Data[7..2]                                                       ; Unreserved                 ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated        ;
; DCLK                                                             ; As output driving ground   ;
; Base pin-out file on sameframe device                            ; Off                        ;
+------------------------------------------------------------------+----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 12 of the 12 physical processors detected instead.
Info (119004): Automatically selected device EP4CGX22CF19C6 for design DDS
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CGX30CF19C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_NCEO~ is reserved at location R6
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location A4
    Info (169125): Pin ~ALTERA_ASDO~ is reserved at location B4
    Info (169125): Pin ~ALTERA_NCSO~ is reserved at location C5
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location D5
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 61 pins of 61 total pins
    Info (169086): Pin DAC_CLK not assigned to an exact location on the device
    Info (169086): Pin DAC[9] not assigned to an exact location on the device
    Info (169086): Pin DAC[8] not assigned to an exact location on the device
    Info (169086): Pin DAC[7] not assigned to an exact location on the device
    Info (169086): Pin DAC[6] not assigned to an exact location on the device
    Info (169086): Pin DAC[5] not assigned to an exact location on the device
    Info (169086): Pin DAC[4] not assigned to an exact location on the device
    Info (169086): Pin DAC[3] not assigned to an exact location on the device
    Info (169086): Pin DAC[2] not assigned to an exact location on the device
    Info (169086): Pin DAC[1] not assigned to an exact location on the device
    Info (169086): Pin DAC[0] not assigned to an exact location on the device
    Info (169086): Pin CLK not assigned to an exact location on the device
    Info (169086): Pin RANGE[2] not assigned to an exact location on the device
    Info (169086): Pin RANGE[1] not assigned to an exact location on the device
    Info (169086): Pin RANGE[0] not assigned to an exact location on the device
    Info (169086): Pin RANGE[9] not assigned to an exact location on the device
    Info (169086): Pin RANGE[8] not assigned to an exact location on the device
    Info (169086): Pin RANGE[7] not assigned to an exact location on the device
    Info (169086): Pin RANGE[6] not assigned to an exact location on the device
    Info (169086): Pin RANGE[3] not assigned to an exact location on the device
    Info (169086): Pin RANGE[4] not assigned to an exact location on the device
    Info (169086): Pin RANGE[5] not assigned to an exact location on the device
    Info (169086): Pin PWM[6] not assigned to an exact location on the device
    Info (169086): Pin PWM[5] not assigned to an exact location on the device
    Info (169086): Pin PWM[4] not assigned to an exact location on the device
    Info (169086): Pin PWM[3] not assigned to an exact location on the device
    Info (169086): Pin PWM[2] not assigned to an exact location on the device
    Info (169086): Pin PWM[1] not assigned to an exact location on the device
    Info (169086): Pin PWM[0] not assigned to an exact location on the device
    Info (169086): Pin B[22] not assigned to an exact location on the device
    Info (169086): Pin B[21] not assigned to an exact location on the device
    Info (169086): Pin B[20] not assigned to an exact location on the device
    Info (169086): Pin B[19] not assigned to an exact location on the device
    Info (169086): Pin B[18] not assigned to an exact location on the device
    Info (169086): Pin B[17] not assigned to an exact location on the device
    Info (169086): Pin B[16] not assigned to an exact location on the device
    Info (169086): Pin B[15] not assigned to an exact location on the device
    Info (169086): Pin B[14] not assigned to an exact location on the device
    Info (169086): Pin B[13] not assigned to an exact location on the device
    Info (169086): Pin B[12] not assigned to an exact location on the device
    Info (169086): Pin B[11] not assigned to an exact location on the device
    Info (169086): Pin B[10] not assigned to an exact location on the device
    Info (169086): Pin B[9] not assigned to an exact location on the device
    Info (169086): Pin B[8] not assigned to an exact location on the device
    Info (169086): Pin B[7] not assigned to an exact location on the device
    Info (169086): Pin B[6] not assigned to an exact location on the device
    Info (169086): Pin B[5] not assigned to an exact location on the device
    Info (169086): Pin B[4] not assigned to an exact location on the device
    Info (169086): Pin B[3] not assigned to an exact location on the device
    Info (169086): Pin B[2] not assigned to an exact location on the device
    Info (169086): Pin B[1] not assigned to an exact location on the device
    Info (169086): Pin B[0] not assigned to an exact location on the device
    Info (169086): Pin B[31] not assigned to an exact location on the device
    Info (169086): Pin B[30] not assigned to an exact location on the device
    Info (169086): Pin B[29] not assigned to an exact location on the device
    Info (169086): Pin B[28] not assigned to an exact location on the device
    Info (169086): Pin B[27] not assigned to an exact location on the device
    Info (169086): Pin B[26] not assigned to an exact location on the device
    Info (169086): Pin B[25] not assigned to an exact location on the device
    Info (169086): Pin B[24] not assigned to an exact location on the device
    Info (169086): Pin B[23] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN M10 (CLK13, DIFFCLK_7n, REFCLK0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node DAC_CLK~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 60 (unused VREF, 2.5V VCCIO, 49 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number QL0 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 3A does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  20 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 8A does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  2 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  23 pins available
        Info (176213): I/O bank number 9 does not use VREF pins and has undetermined VCCIO pins. 4 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X13_Y21 to location X25_Y30
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Warning (169177): 1 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV GX Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin CLK uses I/O standard 2.5 V at M10
Info (144001): Generated suppressed messages file D:/TEMP/DDS/USER/output_files/DDS.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 6004 megabytes
    Info: Processing ended: Thu Dec 19 16:58:52 2024
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/TEMP/DDS/USER/output_files/DDS.fit.smsg.


