Fitter report for buks
Sun Sep 26 15:36:42 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sun Sep 26 15:36:42 2021           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Standard Edition ;
; Revision Name                      ; buks                                            ;
; Top-level Entity Name              ; buks                                            ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M25DAF256I7G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 10,869 / 24,960 ( 44 % )                        ;
;     Total combinational functions  ; 6,385 / 24,960 ( 26 % )                         ;
;     Dedicated logic registers      ; 8,429 / 24,960 ( 34 % )                         ;
; Total registers                    ; 8429                                            ;
; Total pins                         ; 43 / 178 ( 24 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 122,880 / 691,200 ( 18 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 110 ( 0 % )                                 ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 2 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M25DAF256I7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 100                                   ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.41        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  14.7%      ;
;     Processor 3            ;  13.2%      ;
;     Processor 4            ;  12.6%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 14998 ) ; 0.00 % ( 0 / 14998 )       ; 0.00 % ( 0 / 14998 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 14998 ) ; 0.00 % ( 0 / 14998 )       ; 0.00 % ( 0 / 14998 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 14980 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/master/Work/BUKS2/output_files/buks.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 10,869 / 24,960 ( 44 % )   ;
;     -- Combinational with no register       ; 2440                       ;
;     -- Register only                        ; 4484                       ;
;     -- Combinational with a register        ; 3945                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3728                       ;
;     -- 3 input functions                    ; 1134                       ;
;     -- <=2 input functions                  ; 1523                       ;
;     -- Register only                        ; 4484                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 4892                       ;
;     -- arithmetic mode                      ; 1493                       ;
;                                             ;                            ;
; Total registers*                            ; 8,429 / 25,799 ( 33 % )    ;
;     -- Dedicated logic registers            ; 8,429 / 24,960 ( 34 % )    ;
;     -- I/O registers                        ; 0 / 839 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 796 / 1,560 ( 51 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 43 / 178 ( 24 % )          ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 18 / 75 ( 24 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )              ;
; ADC blocks                                  ; 0 / 2 ( 0 % )              ;
; Total block memory bits                     ; 122,880 / 691,200 ( 18 % ) ;
; Total block memory implementation bits      ; 165,888 / 691,200 ( 24 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )            ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global signals                              ; 6                          ;
;     -- Global clocks                        ; 6 / 20 ( 30 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 10.5% / 10.5% / 10.3%      ;
; Peak interconnect usage (total/H/V)         ; 32.6% / 34.0% / 30.7%      ;
; Maximum fan-out                             ; 4316                       ;
; Highest non-global fan-out                  ; 834                        ;
; Total fan-out                               ; 49735                      ;
; Average fan-out                             ; 2.83                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 10869 / 24960 ( 44 % ) ; 0 / 24960 ( 0 % )              ;
;     -- Combinational with no register       ; 2440                   ; 0                              ;
;     -- Register only                        ; 4484                   ; 0                              ;
;     -- Combinational with a register        ; 3945                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 3728                   ; 0                              ;
;     -- 3 input functions                    ; 1134                   ; 0                              ;
;     -- <=2 input functions                  ; 1523                   ; 0                              ;
;     -- Register only                        ; 4484                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 4892                   ; 0                              ;
;     -- arithmetic mode                      ; 1493                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 8429                   ; 0                              ;
;     -- Dedicated logic registers            ; 8429 / 24960 ( 34 % )  ; 0 / 24960 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 796 / 1560 ( 51 % )    ; 0 / 1560 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 43                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 110 ( 0 % )        ; 0 / 110 ( 0 % )                ;
; Total memory bits                           ; 122880                 ; 0                              ;
; Total RAM block bits                        ; 165888                 ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 18 / 75 ( 24 % )       ; 0 / 75 ( 0 % )                 ;
; Clock control block                         ; 5 / 24 ( 20 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )        ; 0 / 2 ( 0 % )                  ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 34                     ; 1                              ;
;     -- Registered Input Connections         ; 34                     ; 0                              ;
;     -- Output Connections                   ; 1                      ; 34                             ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 49743                  ; 45                             ;
;     -- Registered Connections               ; 24218                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 35                             ;
;     -- hard_block:auto_generated_inst       ; 35                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 25                     ; 1                              ;
;     -- Output Ports                         ; 18                     ; 1                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AD_DOUT1   ; G15   ; 6        ; 60           ; 17           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; AD_DOUT2   ; B16   ; 6        ; 60           ; 22           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; AD_FD      ; A13   ; 7        ; 28           ; 36           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; IP_ADDR[0] ; A5    ; 8        ; 10           ; 21           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; IP_ADDR[1] ; A6    ; 8        ; 12           ; 21           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; IP_ADDR[2] ; A7    ; 8        ; 12           ; 21           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; IP_ADDR[3] ; L11   ; 5        ; 60           ; 6            ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; IP_ADDR[4] ; A8    ; 8        ; 14           ; 21           ; 28           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; On           ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; clk_i      ; M3    ; 2        ; 0            ; 13           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; crs_dv_a   ; L2    ; 2        ; 0            ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; crs_dv_b   ; P5    ; 3        ; 8            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rx_clk_a   ; L3    ; 2        ; 0            ; 13           ; 21           ; 1274                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rx_clk_b   ; P8    ; 3        ; 21           ; 0            ; 21           ; 1397                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rx_dv_a    ; M2    ; 2        ; 0            ; 11           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rx_dv_b    ; P6    ; 3        ; 19           ; 0            ; 14           ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_a[0]   ; J2    ; 1B       ; 0            ; 15           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_a[1]   ; J3    ; 1B       ; 0            ; 15           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_a[2]   ; H5    ; 1A       ; 25           ; 28           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_a[3]   ; G2    ; 1A       ; 25           ; 27           ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_b[0]   ; T8    ; 3        ; 16           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_b[1]   ; T6    ; 3        ; 16           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_b[2]   ; T5    ; 3        ; 14           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; rxd_b[3]   ; T4    ; 3        ; 14           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; tx_clk_a   ; M9    ; 3        ; 24           ; 0            ; 28           ; 1426                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; tx_clk_b   ; P9    ; 3        ; 21           ; 0            ; 28           ; 4316                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AD_CNV        ; A14   ; 7        ; 40           ; 36           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AD_CS1        ; D16   ; 6        ; 60           ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AD_CS2        ; E16   ; 6        ; 60           ; 23           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AD_RST        ; H15   ; 6        ; 60           ; 14           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AD_SCLK       ; M16   ; 5        ; 60           ; 10           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; eth_phy_rst_n ; F1    ; 1A       ; 25           ; 27           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwrd_down_a   ; B1    ; 1A       ; 25           ; 26           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pwrd_down_b   ; H6    ; 1B       ; 0            ; 16           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_en_a       ; L9    ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_en_b       ; P10   ; 4        ; 34           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_a[0]      ; L8    ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_a[1]      ; L6    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_a[2]      ; L7    ; 3        ; 6            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_a[3]      ; K5    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_b[0]      ; P11   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_b[1]      ; R9    ; 3        ; 19           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_b[2]      ; R10   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; txd_b[3]      ; T9    ; 3        ; 19           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; H3       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; G1       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; H1       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; F8       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E8       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; F7       ; DIFFIO_RX_T44p, DIFFOUT_T44p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; E7       ; DIFFIO_RX_T44n, DIFFOUT_T44n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ;
; 1B       ; 7 / 10 ( 70 % )  ; 3.3V          ; --           ;
; 2        ; 6 / 16 ( 38 % )  ; 3.3V          ; --           ;
; 3        ; 14 / 32 ( 44 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 12 ( 25 % )  ; 3.3V          ; --           ;
; 5        ; 2 / 20 ( 10 % )  ; 3.3V          ; --           ;
; 6        ; 5 / 28 ( 18 % )  ; 3.3V          ; --           ;
; 7        ; 2 / 12 ( 17 % )  ; 3.3V          ; --           ;
; 8        ; 8 / 32 ( 25 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 375        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 373        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 378        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 371        ; 8        ; IP_ADDR[0]                                     ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; A6       ; 367        ; 8        ; IP_ADDR[1]                                     ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; A7       ; 365        ; 8        ; IP_ADDR[2]                                     ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 363        ; 8        ; IP_ADDR[4]                                     ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; On           ;
; A9       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 342        ; 7        ; AD_FD                                          ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 313        ; 7        ; AD_CNV                                         ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 13         ; 1A       ; pwrd_down_a                                    ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 376        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 369        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 368        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 364        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 340        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B15      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; B16      ; 247        ; 6        ; AD_DOUT2                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C5       ; 370        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 366        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; C9       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; C12      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 278        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C15      ; 279        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D8       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D11      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 276        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D15      ; 277        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 228        ; 6        ; AD_CS1                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E7       ; 374        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 362        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 338        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E14      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E15      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E16      ; 251        ; 6        ; AD_CS2                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 10         ; 1A       ; eth_phy_rst_n                                  ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 372        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F8       ; 360        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 336        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; F14      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F16      ; 239        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 8          ; 1A       ; rxd_a[3]                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G5       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G11      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; G14      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G15      ; 238        ; 6        ; AD_DOUT1                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G16      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 4          ; 1A       ; rxd_a[2]                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 30         ; 1B       ; pwrd_down_b                                    ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; H11      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H12      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; H15      ; 225        ; 6        ; AD_RST                                         ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H16      ; 227        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ; 34         ; 1B       ; rxd_a[0]                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 32         ; 1B       ; rxd_a[1]                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J5       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J11      ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; J14      ; 221        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 56         ; 2        ; txd_a[3]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; K14      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 223        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L1       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 47         ; 2        ; crs_dv_a                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 42         ; 2        ; rx_clk_a                                       ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L5       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ; 58         ; 2        ; txd_a[1]                                       ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 82         ; 3        ; txd_a[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L8       ; 106        ; 3        ; txd_a[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L9       ; 142        ; 4        ; tx_en_a                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; L10      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 196        ; 5        ; IP_ADDR[3]                                     ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; On           ;
; L12      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L15      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 45         ; 2        ; rx_dv_a                                        ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 40         ; 2        ; clk_i                                          ; input  ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M6       ; 80         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 118        ; 3        ; tx_clk_a                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; M14      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 213        ; 5        ; AD_SCLK                                        ; output ; 3.3-V LVTTL           ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V    ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N16      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P4       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P5       ; 86         ; 3        ; crs_dv_b                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P6       ; 110        ; 3        ; rx_dv_b                                        ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P8       ; 114        ; 3        ; rx_clk_b                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P9       ; 112        ; 3        ; tx_clk_b                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ; 136        ; 4        ; tx_en_b                                        ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 138        ; 4        ; txd_b[0]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R2       ; 83         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R3       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 84         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 115        ; 3        ; txd_b[1]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 122        ; 3        ; txd_b[2]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 137        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R14      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; T1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T2       ; 87         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 103        ; 3        ; rxd_b[3]                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ; 101        ; 3        ; rxd_b[2]                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T6       ; 107        ; 3        ; rxd_b[1]                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; T8       ; 109        ; 3        ; rxd_b[0]                                       ; input  ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ; 113        ; 3        ; txd_b[3]                                       ; output ; 3.3-V LVTTL           ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T11      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; T14      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T15      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 25.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 25.0 MHz                                                            ;
; Nominal VCO frequency         ; 650.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 192 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 11.54 MHz                                                           ;
; Freq max lock                 ; 25.01 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 26                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 24                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clk_i                                                               ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 2    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.46 (192 ps)    ; 50/50      ; C0      ; 13            ; 7/6 Odd    ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; eth_phy_rst_n ; Missing drive strength ;
; pwrd_down_a   ; Missing drive strength ;
; pwrd_down_b   ; Missing drive strength ;
; tx_en_a       ; Missing drive strength ;
; tx_en_b       ; Missing drive strength ;
; txd_a[0]      ; Missing drive strength ;
; txd_a[1]      ; Missing drive strength ;
; txd_a[2]      ; Missing drive strength ;
; txd_a[3]      ; Missing drive strength ;
; txd_b[0]      ; Missing drive strength ;
; txd_b[1]      ; Missing drive strength ;
; txd_b[2]      ; Missing drive strength ;
; txd_b[3]      ; Missing drive strength ;
; AD_CNV        ; Missing drive strength ;
; AD_RST        ; Missing drive strength ;
; AD_SCLK       ; Missing drive strength ;
; AD_CS1        ; Missing drive strength ;
; AD_CS2        ; Missing drive strength ;
+---------------+------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                ; Entity Name     ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |buks                                        ; 10869 (143) ; 8429 (56)                 ; 0 (0)         ; 122880      ; 18   ; 1          ; 0            ; 0       ; 0         ; 43   ; 0            ; 2440 (87)    ; 4484 (0)          ; 3945 (312)       ; 0          ; |buks                                                                                                              ; buks            ; work         ;
;    |ad7606:adc1|                             ; 1131 (1131) ; 1073 (1073)               ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (58)      ; 259 (259)         ; 814 (814)        ; 0          ; |buks|ad7606:adc1                                                                                                  ; ad7606          ; work         ;
;    |double_mac:double_mac_inst|              ; 9595 (8877) ; 7300 (6664)               ; 0 (0)         ; 122880      ; 18   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2295 (2212)  ; 4225 (4036)       ; 3075 (2630)      ; 0          ; |buks|double_mac:double_mac_inst                                                                                   ; double_mac      ; work         ;
;       |crc:eth1_crc32|                       ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 32 (32)          ; 0          ; |buks|double_mac:double_mac_inst|crc:eth1_crc32                                                                    ; crc             ; work         ;
;       |events:event_eth1_arp|                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth1_arp                                                             ; events          ; work         ;
;       |events:event_eth1_icmp|               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth1_icmp                                                            ; events          ; work         ;
;       |events:event_eth1_to_eth2_arp|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth1_to_eth2_arp                                                     ; events          ; work         ;
;       |events:event_eth1_to_eth2_icmp|       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth1_to_eth2_icmp                                                    ; events          ; work         ;
;       |events:event_eth2_to_eth1_arp|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth2_to_eth1_arp                                                     ; events          ; work         ;
;       |events:event_eth2_to_eth1_icmp|       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth2_to_eth1_icmp                                                    ; events          ; work         ;
;       |events:event_eth2_to_eth1_udp|        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; 0          ; |buks|double_mac:double_mac_inst|events:event_eth2_to_eth1_udp                                                     ; events          ; work         ;
;       |fifo2:fifo_eth1_adc|                  ; 90 (90)     ; 81 (81)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 24 (24)           ; 57 (57)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_adc                                                               ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0                                         ; altsyncram      ; work         ;
;             |altsyncram_9th1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated          ; altsyncram_9th1 ; work         ;
;       |fifo2:fifo_eth1_arp|                  ; 79 (79)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 20 (20)           ; 49 (49)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_arp                                                               ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0                                         ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated          ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth1_icmp|                 ; 78 (78)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 20 (20)           ; 49 (49)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_icmp                                                              ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|altsyncram:FIFO_rtl_0                                        ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated         ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth1_to_eth2_arp|          ; 81 (81)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 21 (21)           ; 48 (48)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp                                                       ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|altsyncram:FIFO_rtl_0                                 ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated  ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth1_to_eth2_icmp|         ; 79 (79)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 20 (20)           ; 49 (49)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp                                                      ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|altsyncram:FIFO_rtl_0                                ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth2_to_eth1_arp|          ; 78 (78)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 20 (20)           ; 49 (49)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp                                                       ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|altsyncram:FIFO_rtl_0                                 ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated  ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth2_to_eth1_icmp|         ; 79 (79)     ; 69 (69)                   ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 20 (20)           ; 50 (50)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp                                                      ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|altsyncram:FIFO_rtl_0                                ; altsyncram      ; work         ;
;             |altsyncram_vmh1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4096        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated ; altsyncram_vmh1 ; work         ;
;       |fifo2:fifo_eth2_to_eth1_udp|          ; 92 (92)     ; 81 (81)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 24 (24)           ; 57 (57)          ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp                                                       ; fifo2           ; work         ;
;          |altsyncram:FIFO_rtl_0|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0                                 ; altsyncram      ; work         ;
;             |altsyncram_9th1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated  ; altsyncram_9th1 ; work         ;
;       |ram_dual:ram_eth2_udp|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|ram_dual:ram_eth2_udp                                                             ; ram_dual        ; work         ;
;          |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0                                        ; altsyncram      ; work         ;
;             |altsyncram_8hc1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated         ; altsyncram_8hc1 ; work         ;
;    |pll:pll_inst|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|pll:pll_inst                                                                                                 ; pll             ; work         ;
;       |altpll:altpll_component|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|pll:pll_inst|altpll:altpll_component                                                                         ; altpll          ; work         ;
;          |pll_altpll:auto_generated|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |buks|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                               ; pll_altpll      ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; crs_dv_a      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; crs_dv_b      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; eth_phy_rst_n ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwrd_down_a   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; pwrd_down_b   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_en_a       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_en_b       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_a[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_a[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_a[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_a[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_b[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_b[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_b[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; txd_b[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD_CNV        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD_RST        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD_SCLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD_CS1        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AD_CS2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tx_clk_a      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; tx_clk_b      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; clk_i         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; IP_ADDR[4]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; IP_ADDR[0]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; IP_ADDR[1]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; IP_ADDR[2]    ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; IP_ADDR[3]    ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; AD_FD         ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; rx_clk_b      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; AD_DOUT1      ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; AD_DOUT2      ; Input    ; --            ; (6) 815 ps    ; --                    ; --  ; --   ;
; rx_clk_a      ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rx_dv_b       ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; rx_dv_a       ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; rxd_b[1]      ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; rxd_b[0]      ; Input    ; (6) 810 ps    ; --            ; --                    ; --  ; --   ;
; rxd_b[3]      ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; rxd_b[2]      ; Input    ; --            ; (6) 810 ps    ; --                    ; --  ; --   ;
; rxd_a[0]      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; rxd_a[3]      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; rxd_a[1]      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
; rxd_a[2]      ; Input    ; (6) 815 ps    ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                              ;
+---------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                           ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------+-------------------+---------+
; crs_dv_a                                                      ;                   ;         ;
; crs_dv_b                                                      ;                   ;         ;
; tx_clk_a                                                      ;                   ;         ;
; tx_clk_b                                                      ;                   ;         ;
; clk_i                                                         ;                   ;         ;
; IP_ADDR[4]                                                    ;                   ;         ;
;      - Equal0~1                                               ; 1                 ; 6       ;
;      - IP_local~0                                             ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_adc_data[19][4]~1   ; 1                 ; 6       ;
;      - IP_local[4]~1                                          ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_icmp_data[19][4]~20 ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_arp_data[19][4]~5   ; 1                 ; 6       ;
; IP_ADDR[0]                                                    ;                   ;         ;
;      - Equal0~0                                               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_adc_data[19][0]~2   ; 1                 ; 6       ;
;      - IP_local[0]~2                                          ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_icmp_data[19][0]~6  ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_arp_data[19][0]~0   ; 1                 ; 6       ;
; IP_ADDR[1]                                                    ;                   ;         ;
;      - Equal0~0                                               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_adc_data[19][1]~4   ; 1                 ; 6       ;
;      - IP_local[1]~3                                          ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_icmp_data[19][1]~10 ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_arp_data[19][1]~1   ; 1                 ; 6       ;
; IP_ADDR[2]                                                    ;                   ;         ;
;      - Equal0~0                                               ; 1                 ; 6       ;
;      - IP_local~0                                             ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_adc_data[19][2]~6   ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_icmp_data[19][2]~14 ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_arp_data[19][2]~3   ; 1                 ; 6       ;
; IP_ADDR[3]                                                    ;                   ;         ;
;      - Equal0~0                                               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_adc_data[19][3]~8   ; 1                 ; 6       ;
;      - IP_local[3]~6                                          ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_icmp_data[19][3]~17 ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_tx_arp_data[19][3]~4   ; 1                 ; 6       ;
; AD_FD                                                         ;                   ;         ;
;      - ad7606:adc1|temp1~feeder                               ; 0                 ; 6       ;
; rx_clk_b                                                      ;                   ;         ;
; AD_DOUT1                                                      ;                   ;         ;
;      - ad7606:adc1|Selector148~0                              ; 1                 ; 6       ;
;      - ad7606:adc1|Selector404~0                              ; 1                 ; 6       ;
; AD_DOUT2                                                      ;                   ;         ;
;      - ad7606:adc1|Selector276~1                              ; 1                 ; 6       ;
;      - ad7606:adc1|Selector532~1                              ; 1                 ; 6       ;
; rx_clk_a                                                      ;                   ;         ;
; rx_dv_b                                                       ;                   ;         ;
;      - double_mac:double_mac_inst|eth1_byte_rxdv_t            ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[4]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~0               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~1               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[5]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~2               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[6]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~3               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[7]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~4               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~5               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~6               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~7               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_datain~8               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_sig~0                  ; 0                 ; 6       ;
; rx_dv_a                                                       ;                   ;         ;
;      - double_mac:double_mac_inst|eth2_mybyte[4]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~0               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~1               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[5]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~2               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[6]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~3               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[7]              ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~4               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~5               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_sig~0                  ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~6               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~7               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_datain~8               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_byte_rxdv_t~feeder     ; 0                 ; 6       ;
; rxd_b[1]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth1_datain~5               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[5]~feeder       ; 1                 ; 6       ;
; rxd_b[0]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth1_datain~6               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[4]~feeder       ; 0                 ; 6       ;
; rxd_b[3]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth1_datain~7               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[7]~feeder       ; 1                 ; 6       ;
; rxd_b[2]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth1_datain~8               ; 1                 ; 6       ;
;      - double_mac:double_mac_inst|eth1_mybyte[6]~feeder       ; 1                 ; 6       ;
; rxd_a[0]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth2_datain~5               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[4]~feeder       ; 0                 ; 6       ;
; rxd_a[3]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth2_datain~6               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[7]~feeder       ; 0                 ; 6       ;
; rxd_a[1]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth2_datain~7               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[5]~feeder       ; 0                 ; 6       ;
; rxd_a[2]                                                      ;                   ;         ;
;      - double_mac:double_mac_inst|eth2_datain~8               ; 0                 ; 6       ;
;      - double_mac:double_mac_inst|eth2_mybyte[6]~feeder       ; 0                 ; 6       ;
+---------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; ad7606:adc1|Add3~13                                                             ; LCCOMB_X57_Y24_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|Equal1~1                                                            ; LCCOMB_X57_Y23_N20 ; 262     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|LessThan1~2                                                         ; LCCOMB_X59_Y24_N22 ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|Selector276~0                                                       ; LCCOMB_X57_Y23_N30 ; 256     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|Selector532~0                                                       ; LCCOMB_X57_Y23_N12 ; 256     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|bit_cnt[6]~10                                                       ; LCCOMB_X57_Y25_N2  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|bit_cnt[6]~11                                                       ; LCCOMB_X57_Y23_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|i[5]~2                                                              ; LCCOMB_X56_Y24_N8  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|state.0010                                                          ; FF_X56_Y24_N7      ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|state.0100                                                          ; FF_X57_Y24_N11     ; 263     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|state.0101                                                          ; FF_X57_Y24_N17     ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ad7606:adc1|state.0111                                                          ; FF_X57_Y24_N5      ; 262     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; adc_state.0001                                                                  ; FF_X48_Y17_N1      ; 17      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; alg_rst.0001~5                                                                  ; LCCOMB_X29_Y21_N22 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_i                                                                           ; PIN_M3             ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Equal18~4                                            ; LCCOMB_X20_Y18_N16 ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Equal18~5                                            ; LCCOMB_X20_Y18_N28 ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector108~1                                        ; LCCOMB_X35_Y9_N12  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector25~8                                         ; LCCOMB_X33_Y9_N4   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector29~5                                         ; LCCOMB_X33_Y9_N28  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector32~0                                         ; LCCOMB_X27_Y9_N28  ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector357~10                                       ; LCCOMB_X31_Y26_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector361~8                                        ; LCCOMB_X34_Y26_N14 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector366~4                                        ; LCCOMB_X33_Y25_N4  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector366~5                                        ; LCCOMB_X34_Y25_N28 ; 113     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector366~6                                        ; LCCOMB_X34_Y25_N10 ; 162     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector366~7                                        ; LCCOMB_X33_Y25_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|Selector366~8                                        ; LCCOMB_X32_Y25_N2  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ARP_FCS[2]~0                                    ; LCCOMB_X27_Y9_N2   ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[0]~0                                 ; LCCOMB_X24_Y9_N22  ; 82      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ARP_layer[6]~0                                  ; LCCOMB_X27_Y9_N4   ; 226     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ICMP_FCS[24]~0                                  ; LCCOMB_X27_Y9_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ICMP_layer[134]~0                               ; LCCOMB_X28_Y10_N10 ; 514     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_ICMP_tlen[0]~13                                 ; LCCOMB_X33_Y9_N30  ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_IPv4_IP_dst[31]~2                               ; LCCOMB_X28_Y9_N28  ; 89      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_IPv4_layer[72]~0                                ; LCCOMB_X27_Y9_N30  ; 160     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_adc_crc[18]~53                                  ; LCCOMB_X20_Y18_N0  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_adc_crc[4]~52                                   ; LCCOMB_X20_Y18_N26 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_adc_i[0]~20                                     ; LCCOMB_X20_Y18_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_chk_buf[19]~19                                  ; LCCOMB_X34_Y10_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_chk_buf[3]~17                                   ; LCCOMB_X36_Y9_N24  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_chk_buf[3]~18                                   ; LCCOMB_X41_Y9_N26  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_crcen                                           ; FF_X28_Y17_N21     ; 59      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_crcrst                                          ; FF_X26_Y16_N7      ; 34      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_datain~1                                        ; LCCOMB_X22_Y4_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_icmp_i[12]~32                                   ; LCCOMB_X32_Y9_N18  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_icmp_i[12]~33                                   ; LCCOMB_X32_Y9_N20  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_layer[0]~0                                      ; LCCOMB_X26_Y9_N14  ; 115     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_pre_arp.0001                                    ; FF_X24_Y11_N9      ; 125     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_pre_arp.0010                                    ; FF_X22_Y12_N17     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_pre_arp_bcnt[6]                                 ; FF_X22_Y12_N9      ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_pre_icmp.0001                                   ; FF_X32_Y9_N17      ; 170     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_pre_icmp.0100                                   ; FF_X32_Y9_N3       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_rx_byte_cnt[2]~34                               ; LCCOMB_X33_Y9_N6   ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_rx_byte_cnt[2]~37                               ; LCCOMB_X29_Y9_N24  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_arp.0001                            ; FF_X24_Y9_N5       ; 386     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_arp.0010                            ; FF_X16_Y6_N15      ; 27      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_icmp.0001                           ; FF_X32_Y2_N3       ; 834     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_icmp.0010                           ; FF_X33_Y6_N19      ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_icmp_bcnt[6]                        ; FF_X33_Y6_N29      ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_adc_data[53][4]~0                            ; LCCOMB_X22_Y17_N10 ; 74      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_i[9]~27                                      ; LCCOMB_X29_Y18_N2  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_i[9]~28                                      ; LCCOMB_X28_Y15_N24 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_icmp_data[45][1]~3                           ; LCCOMB_X41_Y9_N16  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_icmp_data[64][0]~2                           ; LCCOMB_X41_Y9_N0   ; 480     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_j[15]~37                                     ; LCCOMB_X28_Y18_N18 ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_j[15]~41                                     ; LCCOMB_X28_Y17_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_ADC                                 ; FF_X28_Y18_N9      ; 57      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_ARP                                 ; FF_X27_Y18_N5      ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_ARP_from_eth2                       ; FF_X27_Y18_N23     ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_ICMP                                ; FF_X28_Y18_N23     ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_ICMP_from_eth2                      ; FF_X27_Y18_N1      ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_state.tx_UDP_from_eth2                       ; FF_X27_Y18_N11     ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_tx_temp[7]~5                                    ; LCCOMB_X28_Y15_N14 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth1_type[0]~0                                       ; LCCOMB_X30_Y9_N16  ; 67      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_ARP_layer[0]~0                                  ; LCCOMB_X34_Y25_N8  ; 225     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_ICMP_layer[20]~0                                ; LCCOMB_X34_Y24_N10 ; 512     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_ICMP_tlen[0]~0                                  ; LCCOMB_X32_Y26_N28 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_UDP_layer[0]~0                                  ; LCCOMB_X32_Y25_N24 ; 66      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_UDP_tlen[0]~1                                   ; LCCOMB_X32_Y26_N30 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_datain~1                                        ; LCCOMB_X30_Y23_N28 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_rx_byte_cnt[1]~59                               ; LCCOMB_X34_Y26_N6  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_rx_byte_cnt[1]~63                               ; LCCOMB_X31_Y25_N0  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_rx_state.rx_UDP_Data                            ; FF_X33_Y25_N15     ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_arp.0001                            ; FF_X30_Y27_N7      ; 386     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_arp.0010                            ; FF_X30_Y27_N17     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_icmp.0001                           ; FF_X39_Y26_N31     ; 834     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_icmp.0010                           ; FF_X39_Y26_N21     ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_icmp_bcnt[6]                        ; FF_X39_Y26_N3      ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_udp.0001                            ; FF_X45_Y28_N13     ; 388     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_to_eth1_pre_udp.0010                            ; FF_X49_Y28_N3      ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_tx_j[4]~18                                      ; LCCOMB_X15_Y3_N4   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_tx_state.tx_IDLE                                ; FF_X14_Y3_N27      ; 24      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_tx_state.tx_IGP                                 ; FF_X14_Y3_N17      ; 18      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_tx_temp[4]~0                                    ; LCCOMB_X14_Y3_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|eth2_txd[3]~0                                        ; LCCOMB_X15_Y3_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|always2~0                        ; LCCOMB_X54_Y14_N4  ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|always3~0                        ; LCCOMB_X54_Y14_N8  ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|count[4]~32                      ; LCCOMB_X54_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|always2~0                        ; LCCOMB_X24_Y13_N10 ; 11      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|always3~0                        ; LCCOMB_X30_Y15_N16 ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|count[10]~22                     ; LCCOMB_X30_Y15_N14 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|always2~0                       ; LCCOMB_X28_Y14_N28 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|always3~0                       ; LCCOMB_X29_Y17_N20 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|count[0]~18                     ; LCCOMB_X28_Y14_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|always2~0                ; LCCOMB_X7_Y5_N0    ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|always3~0                ; LCCOMB_X7_Y5_N16   ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|count[9]~32              ; LCCOMB_X7_Y5_N14   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|always2~0               ; LCCOMB_X20_Y2_N28  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|always3~0               ; LCCOMB_X13_Y4_N26  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|count[13]~18            ; LCCOMB_X13_Y4_N18  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|always2~0                ; LCCOMB_X25_Y19_N26 ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|always3~0                ; LCCOMB_X27_Y19_N18 ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|count[6]~24              ; LCCOMB_X25_Y19_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|always2~0               ; LCCOMB_X52_Y24_N4  ; 10      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|always3~0               ; LCCOMB_X34_Y18_N6  ; 43      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|count[1]~32             ; LCCOMB_X41_Y22_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|always2~0                ; LCCOMB_X24_Y18_N4  ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|always3~0                ; LCCOMB_X25_Y18_N12 ; 51      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|count[2]~38              ; LCCOMB_X25_Y18_N18 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_eth1_arp_din[4]~9                               ; LCCOMB_X20_Y12_N16 ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_eth1_to_eth2_icmp_din[0]~18                     ; LCCOMB_X33_Y5_N28  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_eth2_to_eth1_icmp_din[1]~16                     ; LCCOMB_X43_Y24_N4  ; 8       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_temp_eth2_udp_din[0]~0                          ; LCCOMB_X32_Y25_N26 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_temp_eth2_udp_wr                                ; FF_X54_Y26_N29     ; 5       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; double_mac:double_mac_inst|fifo_wr_clk                                          ; FF_X27_Y34_N29     ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; double_mac:double_mac_inst|ram_eth2_udp_wr_addr[6]~14                           ; LCCOMB_X33_Y25_N8  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1              ; 34      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; rx_clk_a                                                                        ; PIN_L3             ; 1274    ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rx_clk_b                                                                        ; PIN_P8             ; 1397    ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; rx_dv_a                                                                         ; PIN_M2             ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rx_dv_b                                                                         ; PIN_P6             ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; tx_clk_a                                                                        ; PIN_M9             ; 1426    ; Clock                      ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; tx_clk_b                                                                        ; PIN_P9             ; 4316    ; Clock                      ; yes    ; Global Clock         ; GCLK17           ; --                        ;
+---------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                             ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; double_mac:double_mac_inst|fifo_wr_clk                                          ; FF_X27_Y34_N29 ; 4       ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1          ; 34      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; rx_clk_a                                                                        ; PIN_L3         ; 1274    ; 15                                   ; Global Clock         ; GCLK4            ; --                        ;
; rx_clk_b                                                                        ; PIN_P8         ; 1397    ; 171                                  ; Global Clock         ; GCLK15           ; --                        ;
; tx_clk_a                                                                        ; PIN_M9         ; 1426    ; 12                                   ; Global Clock         ; GCLK19           ; --                        ;
; tx_clk_b                                                                        ; PIN_P9         ; 4316    ; 31                                   ; Global Clock         ; GCLK17           ; --                        ;
+---------------------------------------------------------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; double_mac:double_mac_inst|eth2_to_eth1_pre_icmp.0001 ; 834     ;
; double_mac:double_mac_inst|eth1_to_eth2_pre_icmp.0001 ; 834     ;
; double_mac:double_mac_inst|eth1_ICMP_layer[134]~0     ; 514     ;
; double_mac:double_mac_inst|eth2_ICMP_layer[20]~0      ; 512     ;
+-------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X55_Y17_N0, M9K_X55_Y14_N0, M9K_X55_Y16_N0, M9K_X55_Y15_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM          ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X23_Y13_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X23_Y14_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X5_Y6_N0                                                   ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_to_eth2_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X23_Y2_N0                                                  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X23_Y19_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_icmp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 8            ; 512          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 512                         ; 8                           ; 512                         ; 8                           ; 4096                ; 1    ; None ; M9K_X55_Y24_N0                                                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X23_Y16_N0, M9K_X23_Y17_N0, M9K_X23_Y20_N0, M9K_X23_Y18_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ALTSYNCRAM         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 4    ; None ; M9K_X55_Y27_N0, M9K_X55_Y25_N0, M9K_X55_Y28_N0, M9K_X55_Y26_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 14,648 / 73,977 ( 20 % ) ;
; C16 interconnects     ; 44 / 3,060 ( 1 % )       ;
; C4 interconnects      ; 6,089 / 56,160 ( 11 % )  ;
; Direct links          ; 4,241 / 73,977 ( 6 % )   ;
; Global clocks         ; 6 / 20 ( 30 % )          ;
; Local interconnects   ; 5,260 / 24,960 ( 21 % )  ;
; NSLEEPs               ; 0 / 380 ( 0 % )          ;
; R24 interconnects     ; 119 / 2,940 ( 4 % )      ;
; R4 interconnects      ; 8,339 / 76,160 ( 11 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.65) ; Number of LABs  (Total = 796) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 17                            ;
; 2                                           ; 15                            ;
; 3                                           ; 7                             ;
; 4                                           ; 14                            ;
; 5                                           ; 9                             ;
; 6                                           ; 9                             ;
; 7                                           ; 7                             ;
; 8                                           ; 14                            ;
; 9                                           ; 25                            ;
; 10                                          ; 18                            ;
; 11                                          ; 21                            ;
; 12                                          ; 24                            ;
; 13                                          ; 37                            ;
; 14                                          ; 57                            ;
; 15                                          ; 70                            ;
; 16                                          ; 452                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.82) ; Number of LABs  (Total = 796) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 2                             ;
; 1 Clock                            ; 303                           ;
; 1 Clock enable                     ; 169                           ;
; 1 Sync. clear                      ; 30                            ;
; 1 Sync. load                       ; 11                            ;
; 2 Clock enables                    ; 499                           ;
; 2 Clocks                           ; 432                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.80) ; Number of LABs  (Total = 796) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 9                             ;
; 2                                            ; 14                            ;
; 3                                            ; 4                             ;
; 4                                            ; 11                            ;
; 5                                            ; 8                             ;
; 6                                            ; 4                             ;
; 7                                            ; 8                             ;
; 8                                            ; 4                             ;
; 9                                            ; 17                            ;
; 10                                           ; 14                            ;
; 11                                           ; 10                            ;
; 12                                           ; 7                             ;
; 13                                           ; 12                            ;
; 14                                           ; 14                            ;
; 15                                           ; 17                            ;
; 16                                           ; 20                            ;
; 17                                           ; 16                            ;
; 18                                           ; 20                            ;
; 19                                           ; 18                            ;
; 20                                           ; 30                            ;
; 21                                           ; 50                            ;
; 22                                           ; 43                            ;
; 23                                           ; 53                            ;
; 24                                           ; 51                            ;
; 25                                           ; 54                            ;
; 26                                           ; 48                            ;
; 27                                           ; 45                            ;
; 28                                           ; 38                            ;
; 29                                           ; 34                            ;
; 30                                           ; 32                            ;
; 31                                           ; 23                            ;
; 32                                           ; 67                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.54) ; Number of LABs  (Total = 796) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 36                            ;
; 2                                               ; 53                            ;
; 3                                               ; 75                            ;
; 4                                               ; 58                            ;
; 5                                               ; 53                            ;
; 6                                               ; 63                            ;
; 7                                               ; 44                            ;
; 8                                               ; 47                            ;
; 9                                               ; 54                            ;
; 10                                              ; 64                            ;
; 11                                              ; 42                            ;
; 12                                              ; 30                            ;
; 13                                              ; 33                            ;
; 14                                              ; 24                            ;
; 15                                              ; 17                            ;
; 16                                              ; 48                            ;
; 17                                              ; 4                             ;
; 18                                              ; 7                             ;
; 19                                              ; 4                             ;
; 20                                              ; 10                            ;
; 21                                              ; 5                             ;
; 22                                              ; 6                             ;
; 23                                              ; 7                             ;
; 24                                              ; 8                             ;
; 25                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.51) ; Number of LABs  (Total = 796) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 33                            ;
; 4                                            ; 13                            ;
; 5                                            ; 28                            ;
; 6                                            ; 12                            ;
; 7                                            ; 76                            ;
; 8                                            ; 24                            ;
; 9                                            ; 29                            ;
; 10                                           ; 49                            ;
; 11                                           ; 31                            ;
; 12                                           ; 30                            ;
; 13                                           ; 31                            ;
; 14                                           ; 33                            ;
; 15                                           ; 42                            ;
; 16                                           ; 35                            ;
; 17                                           ; 38                            ;
; 18                                           ; 28                            ;
; 19                                           ; 26                            ;
; 20                                           ; 27                            ;
; 21                                           ; 18                            ;
; 22                                           ; 17                            ;
; 23                                           ; 23                            ;
; 24                                           ; 19                            ;
; 25                                           ; 13                            ;
; 26                                           ; 15                            ;
; 27                                           ; 23                            ;
; 28                                           ; 9                             ;
; 29                                           ; 12                            ;
; 30                                           ; 7                             ;
; 31                                           ; 11                            ;
; 32                                           ; 12                            ;
; 33                                           ; 7                             ;
; 34                                           ; 4                             ;
; 35                                           ; 1                             ;
; 36                                           ; 8                             ;
; 37                                           ; 4                             ;
; 38                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 11    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                      ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 43        ; 43        ; 0            ; 0            ; 43        ; 43        ; 0            ; 0            ; 5            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 25           ; 0            ; 0            ; 25           ; 5            ; 0            ; 0            ; 0            ; 43        ; 43        ; 43        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 43           ; 0         ; 0         ; 43           ; 43           ; 0         ; 0         ; 43           ; 43           ; 38           ; 43           ; 43           ; 43           ; 43           ; 43           ; 43           ; 43           ; 18           ; 43           ; 43           ; 18           ; 38           ; 43           ; 43           ; 43           ; 0         ; 0         ; 0         ; 43           ; 43           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; crs_dv_a           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; crs_dv_b           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; eth_phy_rst_n      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pwrd_down_a        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; pwrd_down_b        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; tx_en_a            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; tx_en_b            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_a[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_a[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_a[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_a[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_b[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_b[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_b[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; txd_b[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_CNV             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_RST             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_SCLK            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_CS1             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_CS2             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; tx_clk_a           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; tx_clk_b           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk_i              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IP_ADDR[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IP_ADDR[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IP_ADDR[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IP_ADDR[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; IP_ADDR[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_FD              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rx_clk_b           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_DOUT1           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AD_DOUT2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rx_clk_a           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rx_dv_b            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rx_dv_a            ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_b[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_b[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_b[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_b[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_a[0]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_a[3]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_a[1]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; rxd_a[2]           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; rx_clk_a        ; tx_clk_b             ; 238.6             ;
; rx_clk_b        ; tx_clk_a             ; 178.4             ;
; rx_clk_b        ; tx_clk_b             ; 39.7              ;
; tx_clk_b        ; tx_clk_b             ; 24.4              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                     ;
+-----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                 ; Destination Register                                                                                                                        ; Delay Added in ns ;
+-----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; double_mac:double_mac_inst|fifo_wr_clk                          ; double_mac:double_mac_inst|fifo_wr_clk                                                                                                      ; 3.116             ;
; double_mac:double_mac_inst|fifo_temp_eth2_udp_din[7]            ; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ram_block1a7~porta_datain_reg0         ; 0.493             ;
; double_mac:double_mac_inst|fifo_temp_eth2_udp_din[6]            ; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ram_block1a6~porta_datain_reg0         ; 0.493             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[0]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.403             ;
; adc_data[4]                                                     ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a4~porta_datain_reg0          ; 0.389             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[2]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.377             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[1]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.377             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[4]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.377             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[4]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.377             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[7]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[6]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[5]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[4]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[3]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|head[8]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_arp|altsyncram:FIFO_rtl_0|altsyncram_vmh1:auto_generated|ram_block1a0~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[10] ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[9]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[8]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[7]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[6]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[5]  ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|head[11] ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[10]         ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[9]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[8]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[7]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[6]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[5]          ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|head[11]         ; double_mac:double_mac_inst|fifo2:fifo_eth1_adc|altsyncram:FIFO_rtl_0|altsyncram_9th1:auto_generated|ram_block1a2~porta_address_reg0         ; 0.374             ;
; double_mac:double_mac_inst|ram_eth2_udp_wr_addr[2]              ; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.349             ;
; double_mac:double_mac_inst|ram_eth2_udp_wr_addr[1]              ; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.349             ;
; double_mac:double_mac_inst|ram_eth2_udp_wr_addr[0]              ; double_mac:double_mac_inst|ram_dual:ram_eth2_udp|altsyncram:ram_rtl_0|altsyncram_8hc1:auto_generated|ram_block1a2~porta_address_reg0        ; 0.349             ;
; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|tail[11] ; double_mac:double_mac_inst|fifo2:fifo_eth2_to_eth1_udp|FIFO_rtl_0_bypass[24]                                                                ; 0.346             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[7]                   ; double_mac:double_mac_inst|eth1_tx_arp_data[49][7]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[7]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][7]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[23]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[11][7]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[39]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][7]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[23]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[47][7]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[14]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[48][6]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[5]                   ; double_mac:double_mac_inst|eth1_tx_arp_data[49][5]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[21]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[11][5]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[13]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[12][5]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[37]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][5]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_type[5]                         ; double_mac:double_mac_inst|eth1_tx_icmp_data[21][5]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[28]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[46][4]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[4]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][4]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[28]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][4]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[36]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][4]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[36]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][4]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[28]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[10][4]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[4]                      ; double_mac:double_mac_inst|eth1_tx_icmp_data[13][4]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[26]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[46][2]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[2]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][2]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[26]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][2]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[34]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][2]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[33]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][1]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[25]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[10][1]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[0]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][0]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[16]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[47][0]                                                                                          ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[16]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[11][0]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[0]                      ; double_mac:double_mac_inst|eth1_tx_icmp_data[13][0]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_IPv4_ttl[0]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[30][0]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_ICMP_layer[242]                 ; double_mac:double_mac_inst|eth1_tx_icmp_data[75][2]                                                                                         ; 0.327             ;
; double_mac:double_mac_inst|eth1_MAC_src[31]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[10][7]                                                                                         ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[39]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][7]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[6]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][6]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[22]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[47][6]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[30]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][6]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[38]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][6]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[22]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[11][6]                                                                                         ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[14]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[12][6]                                                                                         ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[38]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][6]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[5]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][5]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[21]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[47][5]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[12]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[48][4]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[27]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[46][3]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[3]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][3]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[11]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[48][3]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[35]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][3]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[27]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[10][3]                                                                                         ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[10]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[48][2]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[26]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[10][2]                                                                                         ; 0.326             ;
; double_mac:double_mac_inst|eth1_MAC_src[34]                     ; double_mac:double_mac_inst|eth1_tx_icmp_data[9][2]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[25]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[46][1]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[1]                  ; double_mac:double_mac_inst|eth1_tx_arp_data[13][1]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[25]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][1]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[33]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][1]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[9]                   ; double_mac:double_mac_inst|eth1_tx_arp_data[48][1]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[32]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][0]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[16]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[11][0]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_IP_src[8]                   ; double_mac:double_mac_inst|eth1_tx_arp_data[48][0]                                                                                          ; 0.326             ;
; double_mac:double_mac_inst|events:event_eth1_arp|temp1          ; double_mac:double_mac_inst|events:event_eth1_arp|temp2                                                                                      ; 0.326             ;
; double_mac:double_mac_inst|events:event_eth1_icmp|temp1         ; double_mac:double_mac_inst|events:event_eth1_icmp|temp2                                                                                     ; 0.326             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[29]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][5]                                                                                          ; 0.325             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[37]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][5]                                                                                          ; 0.325             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[27]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[10][3]                                                                                          ; 0.325             ;
; double_mac:double_mac_inst|eth1_ARP_MAC_src[35]                 ; double_mac:double_mac_inst|eth1_tx_arp_data[41][3]                                                                                          ; 0.325             ;
; double_mac:double_mac_inst|eth2_ARP_layer[159]                  ; double_mac:double_mac_inst|eth2_to_eth1_arp[30][7]                                                                                          ; 0.304             ;
; double_mac:double_mac_inst|eth2_ARP_layer[175]                  ; double_mac:double_mac_inst|eth2_to_eth1_arp[28][7]                                                                                          ; 0.304             ;
; double_mac:double_mac_inst|eth2_ARP_layer[191]                  ; double_mac:double_mac_inst|eth2_to_eth1_arp[26][7]                                                                                          ; 0.304             ;
+-----------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M25DAF256I7G for design "buks"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: /home/master/Work/BUKS2/db/pll_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: /home/master/Work/BUKS2/db/pll_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF256A7G is compatible
    Info (176445): Device 10M08DAF256C7G is compatible
    Info (176445): Device 10M08DAF256I7G is compatible
    Info (176445): Device 10M04DAF256A7G is compatible
    Info (176445): Device 10M04DAF256C7G is compatible
    Info (176445): Device 10M04DAF256I7G is compatible
    Info (176445): Device 10M16DAF256A7G is compatible
    Info (176445): Device 10M16DAF256C7G is compatible
    Info (176445): Device 10M16DAF256I7G is compatible
    Info (176445): Device 10M25DAF256C7G is compatible
    Info (176445): Device 10M25DAF256I7P is compatible
    Info (176445): Device 10M50DAF256C7G is compatible
    Info (176445): Device 10M50DAF256I7G is compatible
    Info (176445): Device 10M40DAF256C7G is compatible
    Info (176445): Device 10M40DAF256I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location H3
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location H1
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location F8
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E8
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location F7
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location E7
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'buks.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/master/Work/BUKS2/db/pll_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node tx_clk_b~input (placed in PIN P9 (CLK6n, DIFFIO_TX_RX_B18n, DIFFOUT_B18n, High_Speed)) File: /home/master/Work/BUKS2/buks.sv Line: 14
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node tx_clk_a~input (placed in PIN M9 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: /home/master/Work/BUKS2/buks.sv Line: 13
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node rx_clk_b~input (placed in PIN P8 (CLK6p, DIFFIO_TX_RX_B18p, DIFFOUT_B18p, High_Speed)) File: /home/master/Work/BUKS2/buks.sv Line: 11
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G15
Info (176353): Automatically promoted node rx_clk_a~input (placed in PIN L3 (CLK0p, DIFFIO_RX_L20p, DIFFOUT_L20p, High_Speed)) File: /home/master/Work/BUKS2/buks.sv Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node double_mac:double_mac_inst|fifo_wr_clk  File: /home/master/Work/BUKS2/double_mac.sv Line: 2341
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node double_mac:double_mac_inst|fifo_wr_clk~0 File: /home/master/Work/BUKS2/double_mac.sv Line: 2341
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:07
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 23% of the available device resources in the region that extends from location X36_Y0 to location X47_Y11
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 14.12 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (169177): 25 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin crs_dv_a uses I/O standard 3.3-V LVTTL at L2 File: /home/master/Work/BUKS2/buks.sv Line: 4
    Info (169178): Pin crs_dv_b uses I/O standard 3.3-V LVTTL at P5 File: /home/master/Work/BUKS2/buks.sv Line: 5
    Info (169178): Pin tx_clk_a uses I/O standard 3.3-V LVTTL at M9 File: /home/master/Work/BUKS2/buks.sv Line: 13
    Info (169178): Pin tx_clk_b uses I/O standard 3.3-V LVTTL at P9 File: /home/master/Work/BUKS2/buks.sv Line: 14
    Info (169178): Pin clk_i uses I/O standard 3.3-V LVTTL at M3 File: /home/master/Work/BUKS2/buks.sv Line: 2
    Info (169178): Pin IP_ADDR[4] uses I/O standard 3.3-V LVTTL at A8 File: /home/master/Work/BUKS2/buks.sv Line: 54
    Info (169178): Pin IP_ADDR[0] uses I/O standard 3.3-V LVTTL at A5 File: /home/master/Work/BUKS2/buks.sv Line: 54
    Info (169178): Pin IP_ADDR[1] uses I/O standard 3.3-V LVTTL at A6 File: /home/master/Work/BUKS2/buks.sv Line: 54
    Info (169178): Pin IP_ADDR[2] uses I/O standard 3.3-V LVTTL at A7 File: /home/master/Work/BUKS2/buks.sv Line: 54
    Info (169178): Pin IP_ADDR[3] uses I/O standard 3.3-V LVTTL at L11 File: /home/master/Work/BUKS2/buks.sv Line: 54
    Info (169178): Pin AD_FD uses I/O standard 3.3-V LVTTL at A13 File: /home/master/Work/BUKS2/buks.sv Line: 50
    Info (169178): Pin rx_clk_b uses I/O standard 3.3-V LVTTL at P8 File: /home/master/Work/BUKS2/buks.sv Line: 11
    Info (169178): Pin AD_DOUT1 uses I/O standard 3.3-V LVTTL at G15 File: /home/master/Work/BUKS2/buks.sv Line: 48
    Info (169178): Pin AD_DOUT2 uses I/O standard 3.3-V LVTTL at B16 File: /home/master/Work/BUKS2/buks.sv Line: 49
    Info (169178): Pin rx_clk_a uses I/O standard 3.3-V LVTTL at L3 File: /home/master/Work/BUKS2/buks.sv Line: 10
    Info (169178): Pin rx_dv_b uses I/O standard 3.3-V LVTTL at P6 File: /home/master/Work/BUKS2/buks.sv Line: 8
    Info (169178): Pin rx_dv_a uses I/O standard 3.3-V LVTTL at M2 File: /home/master/Work/BUKS2/buks.sv Line: 7
    Info (169178): Pin rxd_b[1] uses I/O standard 3.3-V LVTTL at T6 File: /home/master/Work/BUKS2/buks.sv Line: 19
    Info (169178): Pin rxd_b[0] uses I/O standard 3.3-V LVTTL at T8 File: /home/master/Work/BUKS2/buks.sv Line: 19
    Info (169178): Pin rxd_b[3] uses I/O standard 3.3-V LVTTL at T4 File: /home/master/Work/BUKS2/buks.sv Line: 19
    Info (169178): Pin rxd_b[2] uses I/O standard 3.3-V LVTTL at T5 File: /home/master/Work/BUKS2/buks.sv Line: 19
    Info (169178): Pin rxd_a[0] uses I/O standard 3.3-V LVTTL at J2 File: /home/master/Work/BUKS2/buks.sv Line: 18
    Info (169178): Pin rxd_a[3] uses I/O standard 3.3-V LVTTL at G2 File: /home/master/Work/BUKS2/buks.sv Line: 18
    Info (169178): Pin rxd_a[1] uses I/O standard 3.3-V LVTTL at J3 File: /home/master/Work/BUKS2/buks.sv Line: 18
    Info (169178): Pin rxd_a[2] uses I/O standard 3.3-V LVTTL at H5 File: /home/master/Work/BUKS2/buks.sv Line: 18
Info (144001): Generated suppressed messages file /home/master/Work/BUKS2/output_files/buks.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1757 megabytes
    Info: Processing ended: Sun Sep 26 15:36:44 2021
    Info: Elapsed time: 00:01:14
    Info: Total CPU time (on all processors): 00:02:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/master/Work/BUKS2/output_files/buks.fit.smsg.


