# Contribuindo para o Reposit√≥rio ASIC e FPGA

Obrigado por considerar contribuir para este projeto! Suas contribui√ß√µes s√£o muito importantes. Este documento cont√©m diretrizes para garantir que o processo de contribui√ß√£o seja claro e eficaz.

---

## üí° Como Contribuir

1. **Fa√ßa um Fork do Reposit√≥rio**:
   - Clique no bot√£o **Fork** no topo direito da p√°gina do GitHub.

2. **Clone o Reposit√≥rio Forkado**:

   ```bash
   git clone https://github.com/jakunzler/asic_fpga_introduction.git
   cd asic_fpga_introduction
   ```

3. **Crie uma Nova Branch**:
   - Use nomes descritivos para a branch:

     ```bash
     git checkout -b feature/<new-functionality>
     ```

4. **Fa√ßa Suas Altera√ß√µes**:
   - Certifique-se de seguir as diretrizes de estilo do projeto (Verilog, VHDL, documenta√ß√£o, etc.).
   - Adicione coment√°rios claros e √∫teis ao seu c√≥digo.

5. **Teste Seu C√≥digo**:
   - Verifique se o c√≥digo HDL funciona e passa todos os testes.
   - Use ferramentas como ModelSim, Xcelium ou Icarus Verilog para validar o design.

6. **Fa√ßa o Commit das Altera√ß√µes**:
   - Escreva mensagens de commit descritivas:

     ```bash
     git add .
     git commit -m "feat: add 8 bits multiplexer"
     ```

7. **Envie Sua Branch para o Fork**:

   ```bash
   git push origin feature/<new-functionality>
   ```

8. **Abra um Pull Request**:
   - V√° at√© o reposit√≥rio original.
   - Clique em **Pull Requests > New Pull Request**.
   - Inclua uma descri√ß√£o detalhada do que foi alterado ou adicionado.

---

## üìã Diretrizes de Estilo de C√≥digo

1. **Verilog/VHDL**:
   - Use indenta√ß√£o de 2 ou 4 espa√ßos.
   - Use nomes claros e descritivos para sinais e m√≥dulos.
   - Adicione coment√°rios explicativos para partes cr√≠ticas do c√≥digo.

2. **Documenta√ß√£o**:
   - Escreva em ingl√™s ou portugu√™s.
   - Use Markdown para novos documentos.
   - Organize a documenta√ß√£o no diret√≥rio `docs/`.

3. **Commits**:
   - Escreva mensagens curtas e claras no formato:

     ```plaintext
     Tipo: Descri√ß√£o do que foi feito
     ```

     Exemplos:
     - `fix: fix counter module bug`
     - `feat: add multiplexer testbench`

---

## üöÄ Ferramentas Recomendadas

- **Simula√ß√£o HDL**:
  - ModelSim
  - Xcelium
  - Icarus Verilog
- **Documenta√ß√£o**:
  - Markdown para arquivos `.md`.
  - MkDocs ou Docusaurus para documenta√ß√£o naveg√°vel.

---

## üõ†Ô∏è Requisitos para Contribui√ß√£o

- Certifique-se de que suas altera√ß√µes n√£o quebram o c√≥digo existente.
- Adicione um testbench para qualquer novo m√≥dulo ou funcionalidade.
- Resolva todos os conflitos antes de enviar o Pull Request.

---

## ü§ù C√≥digo de Conduta

Ao contribuir para este projeto, voc√™ deve concordar em respeitar os princ√≠pios definidos no [C√≥digo de Conduta](CODE_OF_CONDUCT.md).

---

## üìû D√∫vidas ou Suporte

Se voc√™ tiver d√∫vidas sobre como contribuir, entre em contato abrindo uma **issue** no reposit√≥rio ou envie um e-mail para [k_jonasaugusto@ufg.br].

Obrigado por contribuir! üòä
