<html><title>PCI Express</title><body>&#10;<p><a href="http://en.wikipedia.org/wiki/Ficheiro:PCI&shy;Express&shy;Bus.jpg%7Cthumb%7Cdireita%7C280px" id="w">Foto de um slot PCI Express x16.</a>&#10;<a href="http://en.wikipedia.org/wiki/File:Pci_Express_Slot.png%7Cthumb%7C260px" id="w">1 x PCI&semi; 2 x PCIe 2.0 x1&semi; 1 x PCIe 2.0 x16.</a>&#10;<b>PCI&shy;Express</b> (tamb&eacute;m conhecido como <b>PCIe</b> ou <b>PCI&shy;Ex</b>) &eacute; o padr&atilde;o de <a href="http://en.wikipedia.org/wiki/Slot" id="w">slots</a> (soquetes) criada  para placas de expans&atilde;o utilizadas em <a href="http://en.wikipedia.org/wiki/Computador_pessoal" id="w">computadores pessoais</a> para transmiss&atilde;o de dados. Introduzido pela empresa <a href="http://en.wikipedia.org/wiki/Intel" id="w">Intel</a> em 2004, o PCI&shy;Express foi  concebido para substituir os padr&otilde;es <a href="http://en.wikipedia.org/wiki/Accelerated_Graphics_Port" id="w">AGP</a> e <a href="http://en.wikipedia.org/wiki/Peripheral_Component_Interconnect" id="w">PCI</a>. </p>&#10;<p>Sua velocidade vai de 1x at&eacute; 32x, mesmo a vers&atilde;o 1x consegue ser seis vezes mais r&aacute;pido que o PCI tradicional. No caso das <a href="http://en.wikipedia.org/wiki/Placas_de_v%C3%ADdeo" id="w">placas de v&iacute;deo</a>, um slot PCI Express de 16x (transfere at&eacute; 4GB por segundo) &eacute; duas vezes mais r&aacute;pido que um AGP 8x. Isto &eacute;, poss&iacute;vel gra&ccedil;as a sua tecnologia, que conta com um recurso que permite o uso de uma ou mais conex&otilde;es seriais para transmiss&atilde;o de dados.</p>&#10;<p>A tecnologia utilizada no PCI&shy;Ex conta com um recurso que permite o uso de v&aacute;rias conex&otilde;es seriais (&#34&semi;caminhos&#34&semi; tamb&eacute;m chamados de <i>lanes</i>) para transfer&ecirc;ncia de dados. Se um determinado dispositivo usa apenas um caminho (conex&atilde;o) a demais que o PCI comum, ent&atilde;o diz&shy;se que este utiliza o barramento PCI Express 1x, se utiliza 4 conex&otilde;es, sua denomina&ccedil;&atilde;o &eacute; PCI Express 4x e assim por consequentemente. Cada <i>lane</i> pode ser bidirecional, isto &eacute;, recebe e envia dados (250 <a href="http://en.wikipedia.org/wiki/MB/s" id="w">MB/s</a>) em ambas dire&ccedil;&otilde;es simultaneamente. </p>&#10;<p>O PCI Express usa uma arquitetura de baixa <a href="http://en.wikipedia.org/wiki/Tens%C3%A3o_el%C3%A9trica" id="w">tens&atilde;o el&eacute;trica</a> nas suas conex&otilde;es, chamadas de linhas <a href="http://en.wikipedia.org/wiki/LVDS" id="w">LVDS</a> (Low Voltage Differential Signalling). Devido isso, permite grande imunidade ao ru&iacute;do e tamb&eacute;m permite aumentar a largura de banda. Isso foi poss&iacute;vel gra&ccedil;as &agrave; redu&ccedil;&atilde;o de atrasos nas linhas de transmiss&atilde;o (<i>timing skew</i>).</p>&#10;<a id="Resumo" name="Resumo"></a><h2> Resumo </h2>&#10;<p>O PCI Express &eacute; um barramento ponto a ponto, onde cada perif&eacute;rico possui um canal exclusivo e bidirecional de comunica&ccedil;&atilde;o com o chipset. Isto contrasta fortemente com o padr&atilde;o PCI, que &eacute; um barramento em que todos os dispositivos compartilham a mesma comunica&ccedil;&atilde;o, de 32 bits (ou 64 bits), num caminho paralelo.</p>&#10;<p>H&aacute; contradi&ccedil;&otilde;es quanto a forma de se referir ao PCI Express como sendo um barramento, j&aacute; que, no sentido estrito da palavra, o termo &#34&semi;barramento&#34&semi; surgiu para descrever um canal de comunica&ccedil;&atilde;o compartilhado por v&aacute;rios dispositivos ou perif&eacute;ricos, no entanto, em toda a sua documenta&ccedil;&atilde;o &eacute; usado o termo &#34&semi;PCI Express bus&#34&semi; para mencion&aacute;&shy;lo.&#10;<a href="http://en.wikipedia.org/wiki/Ficheiro:PCI&shy;Express&shy;graphics&shy;board.jpg%7Cthumb%7Cdireita%7C260px" id="w">Foto de uma placa de v&iacute;deo PCI Express x16.</a></p>&#10;<p>Cada slot PCIe roda a um, dois, quatro, oito, dezesseis ou trinta e dois caminhos de dados entre a placa m&atilde;e e a placa ligada ao slot. A contagem dos caminhos &eacute; escrita com um sufixo &#34&semi;x&#34&semi;, por exemplo, 1x para um &uacute;nico caminho e 16x para uma placa de dezesseis caminhos.</p>&#10;<p>Trinta e dois caminhos de 250 MB/s (PCIe 1.1) apresenta uma taxa m&aacute;xima de transfer&ecirc;ncia de 8 GB/s (250 MB/s multiplicado por 32x, ou seja, 8 bilh&otilde;es de bytes por segundo) em cada sentido. No entanto, o maior tamanho de uso comum &eacute; de 16x, resultando numa taxa de transfer&ecirc;ncia de 4 GB/s (250 MB/s multiplicado por 16x) em cada sentido. Por isso em perspectiva, um &uacute;nico caminho do PCIe 1.1 tem quase o dobro da taxa de dados do barramento PCI tradicional. Um slot de 4x tem uma taxa de transfer&ecirc;ncia compar&aacute;vel ao da vers&atilde;o mais r&aacute;pida do antigo barramento paralelo PCI&shy;X 1.0, e um slot de 8x tem uma taxa de transfer&ecirc;ncia compar&aacute;vel ao da vers&atilde;o mais r&aacute;pida do AGP.</p>&#10;<p>Slots PCIe suportam uma variedade de tamanhos diferentes referenciados a seu n&uacute;mero m&aacute;ximo de caminhos, ou seja, 1x, 2x, 4x, 8x, 16x e 32x. Uma placa PCIe caber&aacute; em um slot de seu tamanho ou de tamanhos maiores, mas n&atilde;o caber&aacute; em um slot PCIe menor.</p>&#10;<p>O n&uacute;mero de caminhos realmente conectados a um slot, pode ser menor que o n&uacute;mero suportado pelo tamanho f&iacute;sico do slot. Como exemplo: um slot 8x que na verdade s&oacute; &eacute; executado em 1x (esse slot permitir&aacute; o uso a qualquer placa 1x, 2x, 4x ou 8x), embora apenas funcionar&aacute; &agrave; velocidade de 1x. Este tipo de soquete &eacute; descrito como um slot &ldquo;8x (Modo 1x)&rdquo;, o que significa que esse slot aceita fisicamente conex&otilde;es de at&eacute; 8x, mas que neste exemplo s&oacute; funcionar&aacute; com 1x de velocidade. A vantagem &eacute; que uma gama de placas PCIe podem ser utilizadas sem que haja necessidade de que o hardware da placa m&atilde;e d&ecirc; suporte a taxa de transfer&ecirc;ncia total.</p>&#10;<p>O n&uacute;mero de caminhos &eacute; &#34&semi;negociado&#34&semi; durante a inicializa&ccedil;&atilde;o ou explicitamente durante a opera&ccedil;&atilde;o. Esta flexibilidade na contagem de caminhos pode proporcionar um padr&atilde;o &uacute;nico para as necessidades de placas de banda larga (por exemplo, placas gr&aacute;ficas, placas 10 Gigabit Ethernet e placas Multiport Gigabit Ethernet), enquanto tamb&eacute;m pode ser rent&aacute;vel para as placas menos exigentes. Esse recurso permite que uma placa de 1x possa ser inserida em um slot 4x. O sistema ir&aacute; desabilitar a liga&ccedil;&atilde;o para o slot 4x e passar&aacute; a fornecer dados para a placa utilizando apenas 1 caminho. O que n&atilde;o impossibilita que a placa&shy;m&atilde;e realize opera&ccedil;&atilde;o a 4x neste slot em particular, se estiver conectado a uma placa de 4x.</p>&#10;<p>Assim como nas placas de expans&atilde;o para desktops e servidores, a interface el&eacute;trica PCIe &eacute; usada em uma variedade de outros formatos de interface, incluindo o ExpressCard, interface de expans&atilde;o para laptops. PCIe &eacute; tamb&eacute;m muitas vezes usado para conectar&shy;se perif&eacute;ricos integrados na placa&shy;m&atilde;e.</p>&#10;<p>As especifica&ccedil;&otilde;es do formato est&atilde;o sendo mantidas e desenvolvidas por um grupo de mais de 900 l&iacute;deres industriais da empresa denominada <a class="externallink" href="http://www.pcisig.com" rel="nofollow" title="http://www.pcisig.com">PCI&shy;SIG</a> (PCI Special Interest Group).</p>&#10;<a id="Vis%C3%A3o_Geral" name="Vis%C3%A3o_Geral"></a><h2> Vis&atilde;o Geral </h2>&#10;<p>A camada f&iacute;sica do PCIe &eacute; constitu&iacute;da por uma rede de interconex&otilde;es seriais. Na placa&shy;m&atilde;e, um switch age como um gerenciador de conex&otilde;es seriais que permite uma interconex&atilde;o de dispositivos ponto&shy;a&shy;ponto para ser rapidamente roteada. Este comportamento de conex&atilde;o din&acirc;mica ponto&shy;a&shy;ponto leva mais uma vez a um paralelismo no qual um par de dispositivos podem comunicar uns com os outros, ao mesmo tempo. (Em contrapartida, as interfaces dos PCs mais antigos tinham todos os dispositivos permanentemente conectados ao mesmo barramento, portanto, apenas um dispositivo poderia falar de uma s&oacute; vez.) &Eacute; semelhante &agrave; diferen&ccedil;a entre conversar durante um telefonema onde voc&ecirc; s&oacute; pode ligar para uma pessoa de cada vez, e conversar, em uma reuni&atilde;o, onde voc&ecirc; pode conversar com uma pessoa diretamente ao seu lado. O modelo tamb&eacute;m permite agrupamento de canal, em que v&aacute;rios caminhos s&atilde;o colados a um &uacute;nico par de dispositivos, a fim de proporcionar maior largura de banda.</p>&#10;<p>O formato serial &#34&semi;colado&#34&semi; foi escolhido, devido a um fen&ocirc;meno (timing skew) que &eacute; uma consequ&ecirc;ncia direta das limita&ccedil;&otilde;es impostas pela velocidade de um sinal el&eacute;trico, o que &eacute; feito em uma velocidade finita. Porque diferentes sinais em uma interface tem diferentes comprimentos, paralelamente sinais transmitidos ao mesmo tempo a partir de uma fonte chegam ao destino em momentos diferentes. Quando a taxa do clock aumenta ao ponto em que o comprimento de onda de um &uacute;nico bit for inferior a esta diferen&ccedil;a de caminho de comprimento, os bits de uma s&oacute; palavra n&atilde;o chegam ao destino ao mesmo tempo. Assim, a velocidade do sinal el&eacute;trico, combinado com a diferen&ccedil;a de comprimento entre o maior e o menor sinal numa interconex&atilde;o paralela, naturalmente requer a m&aacute;ximo largura de banda. O canal serial &ldquo;colado&rdquo; evita esse problema por n&atilde;o exigir que os bits cheguem simultaneamente. PCIe &eacute; apenas um exemplo de uma tend&ecirc;ncia que distancia&shy;se do barramento paralelo ao utilizar interconex&otilde;es seriais. Para outros exemplos, veja HyperTransport, Serial ATA, USB, SAS, FireWire ou RapidIO.</p>&#10;<p>PCIe &eacute; mantido principalmente pela Intel, que come&ccedil;ou a trabalhar no padr&atilde;o com o projeto Arapahoe depois de remover o sistema InfiniBand. PCIe destina&shy;se a ser utilizado apenas como uma interliga&ccedil;&atilde;o local. Ele foi projetado para ser compat&iacute;vel com o software padr&atilde;o PCI preexistente, fazendo a convers&atilde;o de placas PCI e de sistemas para PCI Express, t&atilde;o simples como a substitui&ccedil;&atilde;o da camada f&iacute;sica sem exigir uma mudan&ccedil;a de software. O aumento da largura de banda no PCI Express levou a unifica&ccedil;&atilde;o, como &eacute; r&aacute;pido o suficiente para substituir quase todos os barramento internos existentes, incluindo AGP e PCI. A Intel prev&ecirc; um &uacute;nico controlador PCI Express &ldquo;falando&rdquo; com todos os dispositivos externos no futuro, ao inv&eacute;s da solu&ccedil;&atilde;o <a href="http://en.wikipedia.org/wiki/Northbridge" id="w">northbridge</a>/<a href="http://en.wikipedia.org/wiki/Southbridge" id="w">southbridge</a> usada em m&aacute;quinas atuais.</p>&#10;<p>Contrariamente ao que precede os padr&otilde;es de interfaces de expans&atilde;o, PCIexpress &eacute; um &#34&semi;barramento&#34&semi; ponto&shy;a&shy;ponto. Isto significa que, embora a norma PCI&shy;X (133&#160&semi;MHz 64 bits) e PCIe 4x t&ecirc;m aproximadamente a mesma taxa de transfer&ecirc;ncia dos dados, PCIe 4x ter&aacute; melhor desempenho se pares de dispositivo m&uacute;ltiplos estiverem se comunicando simultaneamente ou se a comunica&ccedil;&atilde;o &eacute; entre um &uacute;nico par de dispositivos (bidirecional).</p>&#10;<a id="Hist%C3%B3rico" name="Hist%C3%B3rico"></a><h2> Hist&oacute;rico </h2>&#10;<p>Embora em desenvolvimento, PCI Express (PCIe) foi submetido a n&iacute;veis internos como a Intel Arapahoe ou 3GIO para 3 &ordf; gera&ccedil;&atilde;o E/S (disposit&iacute;vos de entrada e sa&iacute;da).</p>&#10;<p>PCIe &eacute; uma tecnologia em constante desenvolvimento e aperfei&ccedil;oamento. A antiga vers&atilde;o do PCIe era descrita com a vers&atilde;o 1.1&semi; A partir de 15 de janeiro de 2007, o PCI&shy;SIG disponibilizou o PCI Express vers&atilde;o 2.0, no qual a taxa de transfer&ecirc;ncia de dados de cada faixa era o dobro da vers&atilde;o 1.1. Este &eacute; compat&iacute;vel com a vers&atilde;o 1.1 permitindo que placas mais velhas ainda sejam capazes de trabalhar em m&aacute;quinas equipadas com esta nova vers&atilde;o.</p>&#10;&#10;<ul>&#10;<li>Cada &#34&semi;caminho&#34&semi; do PCIe 1.1 envia informa&ccedil;&otilde;es a uma taxa de 250 MB/s (250 milh&otilde;es de bytes/seg) em cada sentido.</li>&#10;<li>O PCIe 2.0 dobra essa taxa de transfer&ecirc;ncia de dados. O barramento PCI Express &eacute; encontrado nos mais novos sistemas como os baseados na Intel X38 ou na AMD 780G chipsets.</li>&#10;<li>As &uacute;ltimas propostas para o lan&ccedil;amento do padr&atilde;o PCIe 3.0, que est&aacute; previsto para 2009&shy;2010, &eacute; que a velocidade das liga&ccedil;&otilde;es aumente ainda mais.</li></ul>&#10;<a id="PCI_Express_2.0" name="PCI_Express_2.0"></a><h3> PCI Express 2.0 </h3>&#10;<p>Em janeiro de <a href="http://en.wikipedia.org/wiki/2007" id="w">2007</a> foi conclu&iacute;do o desenvolvimento do padr&atilde;o <b>PCI Express 2.0</b> (PCIe 2.0), que oferece o dobro de velocidade do padr&atilde;o antigo (v.1.1), ou seja, 500 MB/seg (tamb&eacute;m bidirecional). Um slot PCIe modelo x16 no padr&atilde;o 2.0, poder&aacute; transferir at&eacute; 8 GB/seg contra 4 GB/seg do padr&atilde;o anterior.</p>&#10;<p>Quanto a compatibilidade entre os padr&otilde;es 1.0, 1.1 e 2.0, no FAQ do PCI&shy;SIG, consta que as placas de v&iacute;deo PCIe padr&atilde;o 2.0 se adaptam as placas&shy;m&atilde;e com barramentos PCIe 1.x. E o inverso tamb&eacute;m &eacute; verdadeiro, as placas&shy;m&atilde;e PCIe 2.0 aceitam placas de v&iacute;deo 1.X.<sup id="_ref&shy;1" class="reference"><a href="#_note&shy;1" title="">[1]</a></sup></p>&#10;<p>Vale lembrar que muitas pessoas est&atilde;o tendo d&uacute;vidas quanto ao desempenho de placas de video com suporte &agrave; PCIe 2.0 utilizadas em PCIe 1.1, n&atilde;o se encontra em lugar nenhum testes e comparativos mostrando o desempenho de uma mesma placa de video nesta situa&ccedil;&atilde;o (voltagem e taxa de transferencia).</p>&#10;<p>Em junho de 2007 a Intel liberada a especifica&ccedil;&atilde;o do chipset P35, que n&atilde;o s&oacute; o apoio PCIe 2.0 PCIe 1.1. Algumas pessoas podem ser confundidas com a P35 diagrama de bloco que afirma a Intel, P35 tem um link gr&aacute;ficos PCIe x16 (8 GB/seg) e 6 links x1 PCIe (500 MB/seg cada) com mesmo n&uacute;mero de vias e largura de banda do padr&atilde;o PCIe 2.0, mas foi libertado antes que o mesmo fosse finalizado. AMD come&ccedil;ou a colaborar com PCIe 2.0 com o seu chipset RD700 s&eacute;rie e a NVIDIA revelou que o MCP72 ser&aacute; a sua primeira PCIe 2.0.<sup id="_ref&shy;2" class="reference"><a href="#_note&shy;2" title="">[2]</a></sup></p>&#10;<a id="PCI_Express_3.0" name="PCI_Express_3.0"></a><h3> PCI Express 3.0 </h3>&#10;<p>Segundo o site <a href="http://en.wikipedia.org/wiki/Baboo" id="w">Baboo</a> o PCI&shy;Special Interest Group (PCI&shy;SIG) decidiu adiar a nova gera&ccedil;&atilde;o do padr&atilde;o PCI Express (3.0) at&eacute; o segundo trimestre de 2010, pois o plano anterior era lan&ccedil;ar o PCI Express 3.0 em 2009 e os primeiros produtos baseados nele chegariam ao mercado em 2010.<sup id="_ref&shy;3" class="reference"><a href="#_note&shy;3" title="">[3]</a></sup> Aparentemente o SIG tomou esta decis&atilde;o para conseguir mais tempo para verificar e garantir a retrocompatibilidade e outros detalhes. Quando for lan&ccedil;ado, o padr&atilde;o 3.0 deve oferecer taxas de transfer&ecirc;ncia de at&eacute; 32 GB/seg e menor consumo de energia do que o padr&atilde;o anterior.</p>&#10;<p>Al&eacute;m das placas de v&iacute;deo, controladoras de rede de alta velocidade e muitas controladoras de discos tendem a ser baseadas no PCI Express. Com os discos e as redes oferecendo altas velocidades, o PCI&shy;Ex precisa ficar mais r&aacute;pido para poder suportar a alta largura de banda.</p>&#10;<p>De acordo com Al Yanes, presidente e chairman do PCI&shy;SIG, a retrocompatibilidade permitir&aacute; que uma placa baseada no padr&atilde;o 3.0 seja usada em um slot de padr&atilde;o anterior sem nenhum problema e vice&shy;versa.</p>&#10;<a id="Protocolo_de_Hardware" name="Protocolo_de_Hardware"></a><h2> Protocolo de Hardware </h2>&#10;<p>A liga&ccedil;&atilde;o do PCIe est&aacute; constru&iacute;da em torno pares de seriais (1&shy;bit) unidirecionalmente dedicados, conex&otilde;es ponto&shy;a&shy;ponto conhecidas como &#34&semi;caminhos&#34&semi;. Isto est&aacute; em n&iacute;tido contraste com a liga&ccedil;&atilde;o PCI, que &eacute; um barramento onde todos os dispositivos compartilham a mesma bidirecional, de 32 bits (ou 64 bits), paralela ao barramento.</p>&#10;<p>PCI Express &eacute; um protocolo de camadas, constitu&iacute;do por uma camada de Transa&ccedil;&otilde;es, uma camada de Liga&ccedil;&atilde;o, e uma camada F&iacute;sica. A camada de Liga&ccedil;&atilde;o &eacute; ainda dividida de modo a incluir uma subcamada denominada Controle de Acesso de M&iacute;dia. A camada F&iacute;sica &eacute; ainda dividida em duas subcamadas, a L&oacute;gica e a El&eacute;trica. A subcamada L&oacute;gica, por sua vez cont&eacute;m uma Subcamada de Codifica&ccedil;&atilde;o F&iacute;sica (do ingl&ecirc;s Physical Coding Sublayer &shy; PCS). (Termos adotados do padr&atilde;o IEEE 802 &shy; modelo de <a href="http://en.wikipedia.org/wiki/Protocolo_de_rede" id="w">protocolo de rede</a>).</p>&#10;&#10;<div style="page&shy;break&shy;inside:&#9;avoid&semi;">&#10;<table border="1">&#10;<tr>&#10;<td>1 Transa&ccedil;&otilde;es</td>&#10;<td />&#10;<td /></tr>&#10;<tr>&#10;<td>2 Liga&ccedil;&atilde;o</td>&#10;<td />&#10;<td /></tr>&#10;<tr>&#10;<td>2 &shy;&#62&semi; </td>&#10;<td>Controle de Acesso de M&iacute;dia </td>&#10;<td /></tr>&#10;<tr>&#10;<td>3 F&iacute;sica</td>&#10;<td />&#10;<td /></tr>&#10;<tr>&#10;<td>3 &shy;&#62&semi; </td>&#10;<td>L&oacute;gica</td>&#10;<td /></tr>&#10;<tr>&#10;<td>3 </td>&#10;<td>&shy;&#62&semi; </td>&#10;<td>Codifica&ccedil;&atilde;o F&iacute;sica</td></tr>&#10;<tr>&#10;<td>3 &shy;&#62&semi; </td>&#10;<td>El&eacute;trica</td>&#10;<td /></tr></table></div>&#10;&#10;<a id="Camada_F%C3%ADsica" name="Camada_F%C3%ADsica"></a><h3> Camada F&iacute;sica </h3>&#10;<p>A especifica&ccedil;&atilde;o da camada F&iacute;sica do PCIe &eacute; dividida em duas subcamadas, o que corresponde as camadas El&eacute;ctrica e L&oacute;gica. A camada L&oacute;gica &eacute; dividida em uma Subcamada de Codifica&ccedil;&atilde;o, embora que esta divis&atilde;o n&atilde;o &eacute; formalmente parte da especifica&ccedil;&atilde;o do PCIe. Uma especifica&ccedil;&atilde;o publicada pela Intel, sobre a interface f&iacute;sica do PCI Express, define a funcionalidade do Controle de Acesso de M&iacute;dia e da Subcamada de Codifica&ccedil;&atilde;o F&iacute;sica e tamb&eacute;m a interface entre esses duas subcamadas. A especifica&ccedil;&atilde;o da interface f&iacute;sica do PCIe identifica tamb&eacute;m a camada Atalho de M&iacute;dia F&iacute;sica, que inclui o Serializador/Deserializador e outros circuitos anal&oacute;gicos, no entanto, uma vez que as implementa&ccedil;&otilde;es do Serializador/Deserializador variam muito entre os vendedores, a interface f&iacute;sica do PCIe n&atilde;o especifica uma interface entre a Subcamada de Codifica&ccedil;&atilde;o F&iacute;sica e o Atalho de M&iacute;dia F&iacute;sica.</p>&#10;<p>A liga&ccedil;&atilde;o entre quaisquer dois dispositivos PCIe &eacute; conhecido como uma &#34&semi;liga&ccedil;&atilde;o&#34&semi;, e se desenvolve a partir de uma colec&ccedil;&atilde;o de uma ou mais faixas. Todos os dispositivos devem suportar no m&iacute;nimo um caminho &uacute;nico (1x). Os dispositivos opcionalmente podem suportar liga&ccedil;&otilde;es compostas de 2, 4, 8, 12, 16, ou 32 caminhos. Isto permite uma excelente compatibilidade de duas formas:</p>&#10;&#10;<ul>&#10;<li>Uma placa PCIe ir&aacute; fisicamente conectar (e funcionar corretamente) em qualquer slot que seja pelo menos t&atilde;o grande como &eacute; (por exemplo, um cart&atilde;o de tamanho x1 ir&aacute; trabalhar em qualquer tamanho slot)&semi;</li>&#10;<li>Num slot de uma grande dimens&atilde;o f&iacute;sica (por exemplo, 16x) pode conectar, eletricamente, uma placa com menos caminhos (por exemplo, 1x, 4x, ou 8x), contanto que o slot fornece a alimenta&ccedil;&atilde;o e as liga&ccedil;&otilde;es&shy;terra exigidas pela maior dimens&atilde;o f&iacute;sica do slot.</li></ul>&#10;<p>Em ambos os casos, o PCIe ir&aacute; negociar o mais elevado n&uacute;mero de caminhos suportados.</p>&#10;<p>N&atilde;o &eacute; poss&iacute;vel colocar uma placa PCIe fisicamente maior (por exemplo, uma placa de 16x) em um slot de menor dimens&atilde;o, apesar de ambos serem compat&iacute;veis quanto ao sinal. Algumas placas&shy;m&atilde;es t&ecirc;m os slots PCIe em aberto, o que permitiria que uma placa, fisicamente, maior pudesse ser inserido em um slot PCIe menor.</p>&#10;<p>A largura de um conector PCIe &eacute; 8,8&#160&semi;mm, enquanto que a altura &eacute; 11,25&#160&semi;mm, e o comprimento &eacute; vari&aacute;vel. A metade &lsquo;secund&aacute;ria&rsquo; do conector &eacute; 11,65&#160&semi;mm de comprimento e cont&eacute;m 22 pinos, enquanto que o comprimento da metade &lsquo;principal&rsquo; &eacute; vari&aacute;vel. A espessura da placa que &eacute; encaixada no conector &eacute; 1,8 mil&iacute;metros.</p>&#10;<p><center>&#10;&#10;<div style="page&shy;break&shy;inside:&#9;avoid&semi;">&#10;<table border="1">&#10;<tr>&#10;<td><b>Caminhos</b> </td>&#10;<td><b>Total de pinos</b> </td>&#10;<td><b>Pinos da metade &#39&semi;principal</b>&#39&semi; </td>&#10;<td><b>Comprimento Total</b> </td>&#10;<td><b>Comprimento da metade &#39&semi;principal</b>&#39&semi;</td></tr>&#10;<tr>&#10;<td>1x </td>&#10;<td>36 </td>&#10;<td>14 </td>&#10;<td>25 mil&iacute;metros </td>&#10;<td>7,65 mil&iacute;metros</td></tr>&#10;<tr>&#10;<td>4x </td>&#10;<td>64 </td>&#10;<td>42 </td>&#10;<td>39 mil&iacute;metros </td>&#10;<td>21,65 mil&iacute;metros</td></tr>&#10;<tr>&#10;<td>8x </td>&#10;<td>98 </td>&#10;<td>76 </td>&#10;<td>56 mil&iacute;metros </td>&#10;<td>38,65 mil&iacute;metros</td></tr>&#10;<tr>&#10;<td>16x </td>&#10;<td>164 </td>&#10;<td>142 </td>&#10;<td>89 mil&iacute;metros </td>&#10;<td>71,65 mil&iacute;metros</td></tr></table></div>&#10;</center></p>&#10;<a id="Transmiss%C3%A3o_de_dados" name="Transmiss%C3%A3o_de_dados"></a><h4> Transmiss&atilde;o de dados </h4>&#10;<p>O PCI envia todas as mensagens controle, incluindo interrup&ccedil;&otilde;es, pela mesma liga&ccedil;&atilde;o usada para os dados. O protocolo serial nunca pode ser bloqueado, de forma que a lat&ecirc;ncia ainda &eacute; compar&aacute;vel ao PCI, que tem linhas de interrup&ccedil;&atilde;o dedicadas.</p>&#10;<p>A transmiss&atilde;o de dados em m&uacute;ltiplos caminhos &eacute; intercalada, o que significa que cada byte &eacute; enviado por caminhos sucessivos. A especifica&ccedil;&atilde;o do PCIe refere&shy;se a esta intercala&ccedil;&atilde;o como &#34&semi;data striping&#34&semi;. Apesar de requisitar complexidade de hardware para sincronizar os dados, data striping pode aumentar significativamente o volume de processamento da liga&ccedil;&atilde;o. Devido &agrave;s exig&ecirc;ncias, striping pode n&atilde;o necessariamente reduzir a lat&ecirc;ncia de pequenos pacotes de dados em uma liga&ccedil;&atilde;o.</p>&#10;<p>Tal como acontece com todos os dados que utilizam protocolos de transmiss&atilde;o serial, informa&ccedil;&otilde;es clocking devem ser incorporados no sinal. Ao n&iacute;vel f&iacute;sico, PCI Express utiliza o 8B/10B, esquema de codifica&ccedil;&atilde;o muito comum para assegurar aquela sequ&ecirc;ncia de uns ou zeros consecutivos est&aacute; limitando o comprimento. Isto &eacute; necess&aacute;rio para evitar que o receptor perca a trilha de onde os bits est&atilde;o. Neste esquema de codifica&ccedil;&atilde;o, cada 8 bits (n&atilde;o codificados) de dados s&atilde;o substitu&iacute;dos por 10 bits (codificados) para transmitir os dados, consumindo um extra de 25% do total da largura de banda el&eacute;trica.</p>&#10;<p>Muitos outros protocolos (tais como SONET) utilizam uma forma diferente de codifica&ccedil;&atilde;o conhecido como &#34&semi;scrambling&#34&semi; para inserir informa&ccedil;&otilde;es de clock nos fluxos de dados. A especifica&ccedil;&atilde;o do PCI Express tamb&eacute;m define um algoritmo de scrambling, mas ele &eacute; utilizado para reduzir a interfer&ecirc;ncia eletromagn&eacute;tica, impedindo a repeti&ccedil;&atilde;o do padr&atilde;o de dados no fluxo de dados transmitidos.</p>&#10;<a id="Taxa_de_sinaliza%C3%A7%C3%A3o" name="Taxa_de_sinaliza%C3%A7%C3%A3o"></a><h4> Taxa de sinaliza&ccedil;&atilde;o </h4>&#10;<p>A primeira gera&ccedil;&atilde;o PCIe transfere dados a 2,5 GT/seg (gigatransfer por segundo) sinalizando taxa por caminho. O PCIe vers&atilde;o 2.0 disp&otilde;e de um aumento da taxa sinalizando a 5 GT/seg por caminho. Uma especifica&ccedil;&atilde;o da terceira gera&ccedil;&atilde;o PCIe, que est&aacute; em desenvolvimento, prev&ecirc; aumentar ainda mais a taxa.</p>&#10;<a id="Data_Link_Layer" name="Data_Link_Layer"></a><h3> Data Link Layer </h3>&#10;<p>A Camada de Liga&ccedil;&atilde;o de Dados implementa a sequencia&ccedil;&atilde;o do Transaction Layer Packets (TLPs) que s&atilde;o geradas pela Transaction Layer, a protec&ccedil;&atilde;o dos dados de 32 bits atrav&eacute;s de um controlo de redund&acirc;ncia c&iacute;clica de c&oacute;digo (CRC, neste contexto conhecido como LCRC) e um aviso protocolo (sinalizadores ACK e NAK). TLPs passam um cheque LCRC e um n&uacute;mero seq&uuml;encial que &eacute; verificado e dado um resultado como um aviso (ACK), enquanto aqueles que n&atilde;o cumprem essas verifica&ccedil;&otilde;es, um resultado negativo no aviso (NAK). TLPs que resultam em um NAK, ou timeouts que ocorrem enquanto se espera por um ACK, resultam no renvio das TLPs a partir de um buffer especial, na transmiss&atilde;o de dados via Camada de Liga&ccedil;&atilde;o de Dados.</p>&#10;<p>Sinais ACK/NAK s&atilde;o comunicados atrav&eacute;s de um ma&ccedil;o de baixo n&iacute;vel conhecido como uma data link layer packet, ou DLLP. DLLPs tamb&eacute;m s&atilde;o usados para controlar fluxo, comunicar informa&ccedil;&otilde;es entre as duas camadas de transa&ccedil;&atilde;o entre dispositivos conectados, bem como de algumas fun&ccedil;&otilde;es de gest&atilde;o.</p>&#10;<a id="Transaction_Layer" name="Transaction_Layer"></a><h3> Transaction Layer </h3>&#10;<p>PCIe implementa dividir transa&ccedil;&otilde;es (opera&ccedil;&otilde;es com pedido e resposta separados por tempo), permitindo a liga&ccedil;&atilde;o para o transporte de outros ve&iacute;culos, enquanto o dispositivo alvo recolhe dados para a resposta.</p>&#10;<p>PCI Express utiliza credit&shy;based para controlo de fluxo. Neste esquema, um dispositivo publicita um montante inicial de cr&eacute;dito para cada um dos buffers receber no seu Transaction Layer. O dispositivo na extremidade oposta da liga&ccedil;&atilde;o, quando as transa&ccedil;&otilde;es para enviar ao dispositivo, ir&aacute; contar o n&uacute;mero de cr&eacute;ditos consumidos por cada TLP a partir da sua conta. O dispositivo s&oacute; pode transmitir uma TLP quando isso n&atilde;o resulte em seu consumidos cr&eacute;dito, superior a conta limite de cr&eacute;dito. Quando o dispositivo receptor termina o tratamento do TLP a partir do seu tamp&atilde;o, &eacute; sinais de um regresso aos cr&eacute;ditos do dispositivo de envio que, depois, aumenta o limite de cr&eacute;dito pela montante restaurada. Os balc&otilde;es s&atilde;o modulares de cr&eacute;dito, bem como a compara&ccedil;&atilde;o dos cr&eacute;ditos consumidos para limite de cr&eacute;dito requer m&oacute;dulo. A vantagem deste sistema &eacute; a de que a lat&ecirc;ncia de cr&eacute;dito que retornoa, n&atilde;o afeta o desempenho, desde que o limite de cr&eacute;dito n&atilde;o seja encontrado. Esta hip&oacute;tese &eacute; geralmente cumprida se cada dispositivo &eacute; projetado com dimens&otilde;es adequadas de buffer.</p>&#10;<p>Primeira &shy; gera&ccedil;&atilde;o PCIe &eacute; freq&uuml;entemente citado para apoiar uma taxa de transfer&ecirc;ncia de dados de 250 MB/seg em cada sentido, por (x1) lane. Este valor &eacute; o c&aacute;lculo da taxa f&iacute;sica sinalizadoras (2,5 Gbaud) dividida pela codifica&ccedil;&atilde;o overhead (10 bits por byte). Isto significa que em uma PCIe (x16) lane,  teoricamente seria capaz de transferir dados a 250MB/seg * 16 = 4 GB/seg em cada sentido. Enquanto isto &eacute; correto em termos de bytes, c&aacute;lculos mais significativos, ser&aacute; baseada em dados utiliz&aacute;veis pela taxa de carga &uacute;til, o que depende do perfil do tr&aacute;fego, que &eacute; uma fun&ccedil;&atilde;o do alto n&iacute;vel (software) e a aplica&ccedil;&atilde;o que protocola os n&iacute;veis intermedi&aacute;rios.</p>&#10;<a id="Competir_protocolos" name="Competir_protocolos"></a><h2> Competir protocolos </h2>&#10;<p>Surgiram normas para v&aacute;rias comunica&ccedil;&otilde;es de banda larga baseados em arquitetura serial. Estes incluem, mas n&atilde;o est&atilde;o limitados, a HyperTransport, InfiniBand, RapidIO, e StarFabric.</p>&#10;<p>Essencialmente, as diferen&ccedil;as s&atilde;o baseadas em que as implica&ccedil;&otilde;es entre a flexibilidade e a extensibilidade vs lat&ecirc;ncia em gerais. Um exemplo deste tipo de troca &eacute; complexa, cabe&ccedil;alho acrescentando informa&ccedil;&otilde;es transmitidas a um pacote para permitir um complexo roteamento. Esta sobrecarga adicional reduz a efic&aacute;cia da largura de banda da interface e complica a descoberta e inicializa&ccedil;&atilde;o de software pelo bus. Tamb&eacute;m tornar o sistema hot plug&shy;exige que o software pista topologia muda. Exemplos de bus adaptados para o efeito s&atilde;o InfiniBand e StarFabric.</p>&#10;<a id="Status" name="Status"></a><h2> Status </h2>&#10;<p>A partir de 2007, foi substitu&iacute;do o barramento AGP por PCI Express como a interface mais comum para placas gr&aacute;ficas em novos sistemas. Com poucas exce&ccedil;&otilde;es, todas as placas gr&aacute;ficas sendo liberada hoje (2008) da ATI e NVIDIA usam PCIe. NVIDIA utiliza a transfer&ecirc;ncia de dados de banda larga PCIe para a sua rec&eacute;m&shy;desenvolvidos Scalable Link Interface (SLI) tecnologia, que permite que duas placas gr&aacute;ficas de chipset do mesmo modelo e n&uacute;mero a ser executado como um par, permitindo maior desempenho. ATI tamb&eacute;m tem desenvolvido um sistema dual&shy;GPU PCIe baseada no chamado CrossFire. Quase no final de 2007, AMD divulgou um chipset da placa m&atilde;e, a AMD 790FX, que suporta at&eacute; quatro slots PCIe x16, permitindo tri&shy;GPU e quad&shy;GPU para placas ATI.</p>&#10;<p>A aceita&ccedil;&atilde;o de outras formas de expans&atilde;o PC tem sido muito lento e PCI permanece dominante. PCI Express &eacute; comumente utilizado para onboard gigabit Ethernet e wi&shy;fi mas add&shy;in cards est&atilde;o ainda geralmente PCI, em especial no segmento inferior do mercado.</p>&#10;<p>Placas de som, modems, cart&otilde;es de porta serial e de outros cart&otilde;es com baixa velocidade ainda s&atilde;o quase todas as interfaces PCI. Por esta raz&atilde;o mais placas m&atilde;es apoiando PCI slots PCI Express oferece legado t&atilde;o bem.</p>&#10;<a id="External_PCI_Express" name="External_PCI_Express"></a><h2> External PCI Express </h2>&#10;<p>O nome utilizado pelo PCI&shy;SIG (PCI Interesse Especial Group) &eacute; PCI Express externas cabeamento. O nome &eacute; mais comumente usado externas PCI Express (28400&shy;Google hits, 2008&shy;03) ou abreviado PCIe externas. Outro nome utilizado &eacute; Cabled PCI Express&#10;(2400 Google&shy;hits, 2008&shy;03) ou abreviado Cabled PCIe.</p>&#10;<a id="Externas_PCIe_Video_Cards" name="Externas_PCIe_Video_Cards"></a><h3> Externas PCIe Video Cards </h3>&#10;<p>PCIe externas poderia dar a um notebook o poder gr&aacute;fico de uma &aacute;rea de trabalho, atrav&eacute;s da liga&ccedil;&atilde;o com qualquer um notebook PCIe (fechada em sua pr&oacute;pria habita&ccedil;&atilde;o externo), no entanto, apenas um produto finalizado e dois conceito produtos existentes. Todos os tr&ecirc;s entregar o poder da placa de v&iacute;deo externa exibe apenas, e todos os ligar a um notebook atrav&eacute;s de uma ExpressCard interface que limita a largura de banda de x16 inserida uma placa de v&iacute;deo (4 GB/seg em cada sentido), para apenas x1 (250 MB/seg em cada sentido).</p>&#10;<p> </p>&#10;<a id="%7B%7BLiga%C3%A7%C3%B5es_externas%7D%7D" name="%7B%7BLiga%C3%A7%C3%B5es_externas%7D%7D"></a><h2>   </h2>&#10;<p> &#10;</p>&#10;<ul>&#10;<li> </li>&#10;<li> </li>&#10;<li> </li>&#10;<li> </li>&#10;<li> </li></ul>&#10;<p> &#10;<a href="http://en.wikipedia.org/wiki/Categoria:Barramentos_de_computador" id="w">Categoria:Barramentos de computador</a></p></body></html>