## 목차

# CMOS VLSI
## ⭐Inverter Cross-section
![alt text](../image/image-2.png)<br>
> single well 공정

### self aligned 공정
- silicide 도포된 부분은 공정에 영향없음
- diffusion이 implant될 부분을 제외하고 silicide를 깔아줌
  - 그러면 알아서 제외된 영역에 diffusion 영역이 생성됨

### gate-oxide 두께
- 얇을수록 좋음
- 전력효율이 좋음
- 단, 수명이 짧아짐
  - oxide에 hot electron영향으로
  - tunneling 발생


## ⭐Inverter Mask Set
![alt text](../image/image-1.png)<br>
- PMOS와 NMOS의 mobility차이
  - width를 맞춰져야함
  - PMOS의 Width를 2배
### 레이아웃 그릴 때
- 꼭 증착 순서로 안 그려도됨
- 설계자가 순서만 알고있음 됨

### 전류(PMOS NMOS 속도차)조절
![alt text](../image/image-3.png)<br>
- 설계자는 W/L만 조절 가능
  - u: 모빌리티
  - Cox: 공정에서 관리
  - V: 설계자가 임의로 조정 불가능

## contact 여러 개 뚫는 이유
- 전압이 병렬로 들어가면 저항이 줄어듦
- contact을 하나로 크게로 뚫는 것보단
  - 여러개로 뚫는 것이 유리

### contact layer
- contact layer는 그리면 사라짐


## Layout
- 람다(λ) : channel 길이의 1/2

### Design Rule
- 공정 기준에 맞추기위해 정해진 layout 조건


## ⭐stick diagram
- metal1과 metal2끼리 붙으면 contact 뚫어야함
- metal끼리의 contact을 via라고 한다
  - ex) metal1-metal2 연결 --> via1
- metal3에서 metal1으로 direct 연결이 불가능하다
  - 반드시 중간 층을 경유해서 가야한다
- metal을 적층할 때는 +2로 적층한다
  - metal1 위에 metal3
  - ⭐**Cap을 줄이기 위함**

### 그리는 방법
1. path를 찾는다
   - NMOS, PMOS를 모두 만족하는 path

2. 모든 Tr를 **1회씩** 경유해야함

### stick diagram 기생캡
- 출력부에 연결된 diffusion의 개수가 적을수록 parastic cap이 줄어든다
  - τ = R*C
  - ppa 개선
- 