[TOC]

# 2.5  Verilog HDL功能仿真常用命令 

## 2.5.1系统任务（System Tasks） 

### display

display是Verilog中最有用的任务之一，用于将指定信息（被引用的字符串、变量值或者表达式）以及结束符显示到标准输出设备上。

```verilog
$dispaly("带格式字符串"，参数1，参数2);
```

| 格式符(不区分大小写) | 显示说明                                   |
| -------------------- | ------------------------------------------ |
| %d                   | 用十进制显示变量                           |
| %b                   | 用二进制显示变量                           |
| %o                   | 用八进制显示变量                           |
| %h                   | 用十六进制显示变量                         |
| %v                   | 显示强度                                   |
| %t                   | 显示目前时间格式                           |
| %s                   | 显示字符串                                 |
| %c                   | 显示ASCII字符                              |
| %m                   | 显示层次名                                 |
| %e                   | 用科学技术方式显示实数（如3e10）           |
| %f                   | 用十进制方式显示实数                       |
| %g                   | 选择科学计数和十进制方式中较短的来显示实数 |

### write

write与display格式相同，都为显示任务。区别在于write在显示信息的最后不需要指定回车符，可以自行输出回车。

```verilog
$write("带格式字符串",参数1,参数2)
```

### monitor

monitor可以持续监视一个或多个信号值发生改变的情况。仿真中调用monitor任务或监视参数发生变化时，仿真器就会输出指定信息。

任何时刻，都只能有一个监视任务处于活动状态。

```verilog
$monitor(“带格式字符串”,参数1,参数2,…);
$monitoroff;
$monitoron;
```

### stop和finish

```verilog
$stop；//在仿真期间，停止执行，未退出仿真环境。
$finish；//仿真完成，退出仿真环境，并将控制权返回给操作系统
```

系统任务stop使得仿真进入交互模式，然后设计者可以进行调试。当设计者希望检查信号的值时，就可以使用stop使仿真器被挂起。然后可以发送交互命令给仿真器继续仿真。 

### time

```verilog
$time //返回一个64位整数时间值。
$stime //返回一个32位整数时间值
$realtime //返回一个实数时间值
$timeformat //控制时间的显示方式
//-----------------------------------------
$monitor("%d d=%b,e=%b",$stime,d,e);
```

### 文件系统任务

```verilog
文件句柄=$fopen("文件名")//打开文件
$fstrobe(文件句柄，“带格式字符串”，参数列表)//strobe到文件
$fdisplay(文件句柄，“带格式字符串”，参数列表t)//display到文件
$fmonitor(文件句柄，“带格式字符串”，参数列表t)//monitor到文件，可以多个进程
$fwrite(文件句柄，“带格式字符串”，参数列表t)//write到文件
$fclose(文件句柄)//关闭文件
$fscanf(文件句柄，“带格式字符串”，参数列表)//从文件中读取一行

$dumpfile("文件名")//导出到文件，这里文件后缀为vcd
$dumpvar//导出当前设计的所有变量
$dumpvar(1,top)//导出顶层模块中的所有变量
$dumpvar(2,top)//导出顶层模块和顶层下第1层模块中的所有变量
$dumpvar(n-1,top)//导出顶层模块和顶层下第n-1层模块中的所有变量
$dumpvar(0,top)//导出顶层模块和所有层次模块的所有变量
$dumpon//导出初始化
$dumpoff//停止导出
```

```verilog
module fileio_demo;
integer fp_r, fp_w, cnt;
reg [7:0] reg1, reg2, reg3;
initial begin
	fp_r = $fopen(“in.txt”, “r”);
	fp_w = $fopen(“out.txt”, “w”);
	while(!$feof(fp_r)) begin
		cnt = $fscanf(fp_r, “%d %d %d”, reg1, reg2, reg3);
		$display(“%d %d %d”, reg1, reg2, reg3);
		$fwrite(fp_w, “%d %d %d”, reg3, reg2, reg1);
	end
	$fcolse(fp_r);
	$fclose(fp_w);
end
endmodule

```

## 2.5.2 编译器指令(Compiler Directives)

​      以 `（反撇号，用键盘上左边与~共用的键输入）开头的标识符就是编译指令，用来控制代码的整个过程。在Verilog代码编译的整个过程中，编译器指令始终有效（编译过程可能跨越多个文件），直至遇到其他不同的编译器指令为止。  

```verilog
`timescale time_unit/time_precision
`include "../../header.v "
`define  WORD_SIZE  32 //定义文本宏
`undef  WORD_SIZE  32 //取消定义文本宏
`ifdef, `ifndef, `else, `elsif, `endif

//综合开关
// synthesis translate_off
$display(….);
// synthesis translate_on

```

## 2.5.3 延时说明

```verilog
# 延时时间单位数
# (上升延迟，下降延迟)
# (上升延迟，下降延迟,转换到z的延迟)
```

