module swbox_cp_mux(\SRAM[0] ,\SRAM[1] ,\SRAM[2] ,\SRAM[3] ,\SRAM[4] ,\SRAM[5] ,\SRAM[6] ,\SRAM[7] ,\inputs[0] ,\inputs[1] ,\inputs[2] ,\inputs[3] ,\inputs[4] ,\inputs[5] ,\inputs[6] ,\inputs[7] ,\o );
input \SRAM[0]  ;
input \SRAM[1]  ;
input \SRAM[2]  ;
input \SRAM[3]  ;
input \SRAM[4]  ;
input \SRAM[5]  ;
input \SRAM[6]  ;
input \SRAM[7]  ;
input \inputs[0]  ;
input \inputs[1]  ;
input \inputs[2]  ;
input \inputs[3]  ;
input \inputs[4]  ;
input \inputs[5]  ;
input \inputs[6]  ;
input \inputs[7]  ;
output \o  ;

wire \swbox_cp_mux#i[0] ;
wire \swbox_cp_mux#i[1] ;
wire \swbox_cp_mux#i[2] ;
wire \swbox_cp_mux#i[3] ;
wire \swbox_cp_mux#i[4] ;
wire \swbox_cp_mux#i[5] ;
wire \swbox_cp_mux#i[6] ;
wire \swbox_cp_mux#i[7] ;
tri \swbox_cp_mux#q ;





assign \swbox_cp_mux#i[0] = \inputs[0] ;
assign \swbox_cp_mux#i[1] = \inputs[1] ;
assign \swbox_cp_mux#i[2] = \inputs[2] ;
assign \swbox_cp_mux#i[3] = \inputs[3] ;
assign \swbox_cp_mux#i[4] = \inputs[4] ;
assign \swbox_cp_mux#i[5] = \inputs[5] ;
assign \swbox_cp_mux#i[6] = \inputs[6] ;
assign \swbox_cp_mux#i[7] = \inputs[7] ;
assign \swbox_cp_mux#q = \SRAM[0] ? \swbox_cp_mux#i[0] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[1] ? \swbox_cp_mux#i[1] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[2] ? \swbox_cp_mux#i[2] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[3] ? \swbox_cp_mux#i[3] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[4] ? \swbox_cp_mux#i[4] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[5] ? \swbox_cp_mux#i[5] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[6] ? \swbox_cp_mux#i[6] : 1'bz ;
assign \swbox_cp_mux#q = \SRAM[7] ? \swbox_cp_mux#i[7] : 1'bz ;
assign \o = \swbox_cp_mux#q ;

endmodule

module SwitchBox(\SRAM[0] ,\SRAM[1] ,\SRAM[2] ,\SRAM[3] ,\SRAM[4] ,\SRAM[5] ,\SRAM[6] ,\SRAM[7] ,\SRAM[8] ,\SRAM[9] ,\SRAM[10] ,\SRAM[11] ,\SRAM[12] ,\SRAM[13] ,\SRAM[14] ,\SRAM[15] ,\SRAM[16] ,\SRAM[17] ,\SRAM[18] ,\SRAM[19] ,\SRAM[20] ,\SRAM[21] ,\SRAM[22] ,\SRAM[23] ,\SRAM[24] ,\SRAM[25] ,\SRAM[26] ,\SRAM[27] ,\SRAM[28] ,\SRAM[29] ,\SRAM[30] ,\SRAM[31] ,\SRAM[32] ,\SRAM[33] ,\SRAM[34] ,\SRAM[35] ,\SRAM[36] ,\SRAM[37] ,\SRAM[38] ,\SRAM[39] ,\SRAM[40] ,\SRAM[41] ,\SRAM[42] ,\SRAM[43] ,\SRAM[44] ,\SRAM[45] ,\SRAM[46] ,\SRAM[47] ,\SRAM[48] ,\SRAM[49] ,\SRAM[50] ,\SRAM[51] ,\SRAM[52] ,\SRAM[53] ,\SRAM[54] ,\SRAM[55] ,\SRAM[56] ,\SRAM[57] ,\SRAM[58] ,\SRAM[59] ,\SRAM[60] ,\SRAM[61] ,\SRAM[62] ,\SRAM[63] ,\bi[0] ,\bi[1] ,\bi[2] ,\bi[3] ,\bo[0] ,\bo[1] ,\bo[2] ,\bo[3] ,\li[0] ,\li[1] ,\li[2] ,\li[3] ,\lo[0] ,\lo[1] ,\lo[2] ,\lo[3] ,\ri[0] ,\ri[1] ,\ri[2] ,\ri[3] ,\ro[0] ,\ro[1] ,\ro[2] ,\ro[3] ,\ti[0] ,\ti[1] ,\ti[2] ,\ti[3] ,\to[0] ,\to[1] ,\to[2] ,\to[3] );
input \SRAM[0]  ;
input \SRAM[1]  ;
input \SRAM[2]  ;
input \SRAM[3]  ;
input \SRAM[4]  ;
input \SRAM[5]  ;
input \SRAM[6]  ;
input \SRAM[7]  ;
input \SRAM[8]  ;
input \SRAM[9]  ;
input \SRAM[10]  ;
input \SRAM[11]  ;
input \SRAM[12]  ;
input \SRAM[13]  ;
input \SRAM[14]  ;
input \SRAM[15]  ;
input \SRAM[16]  ;
input \SRAM[17]  ;
input \SRAM[18]  ;
input \SRAM[19]  ;
input \SRAM[20]  ;
input \SRAM[21]  ;
input \SRAM[22]  ;
input \SRAM[23]  ;
input \SRAM[24]  ;
input \SRAM[25]  ;
input \SRAM[26]  ;
input \SRAM[27]  ;
input \SRAM[28]  ;
input \SRAM[29]  ;
input \SRAM[30]  ;
input \SRAM[31]  ;
input \SRAM[32]  ;
input \SRAM[33]  ;
input \SRAM[34]  ;
input \SRAM[35]  ;
input \SRAM[36]  ;
input \SRAM[37]  ;
input \SRAM[38]  ;
input \SRAM[39]  ;
input \SRAM[40]  ;
input \SRAM[41]  ;
input \SRAM[42]  ;
input \SRAM[43]  ;
input \SRAM[44]  ;
input \SRAM[45]  ;
input \SRAM[46]  ;
input \SRAM[47]  ;
input \SRAM[48]  ;
input \SRAM[49]  ;
input \SRAM[50]  ;
input \SRAM[51]  ;
input \SRAM[52]  ;
input \SRAM[53]  ;
input \SRAM[54]  ;
input \SRAM[55]  ;
input \SRAM[56]  ;
input \SRAM[57]  ;
input \SRAM[58]  ;
input \SRAM[59]  ;
input \SRAM[60]  ;
input \SRAM[61]  ;
input \SRAM[62]  ;
input \SRAM[63]  ;
input \bi[0]  ;
input \bi[1]  ;
input \bi[2]  ;
input \bi[3]  ;
output \bo[0]  ;
output \bo[1]  ;
output \bo[2]  ;
output \bo[3]  ;
input \li[0]  ;
input \li[1]  ;
input \li[2]  ;
input \li[3]  ;
output \lo[0]  ;
output \lo[1]  ;
output \lo[2]  ;
output \lo[3]  ;
input \ri[0]  ;
input \ri[1]  ;
input \ri[2]  ;
input \ri[3]  ;
output \ro[0]  ;
output \ro[1]  ;
output \ro[2]  ;
output \ro[3]  ;
input \ti[0]  ;
input \ti[1]  ;
input \ti[2]  ;
input \ti[3]  ;
output \to[0]  ;
output \to[1]  ;
output \to[2]  ;
output \to[3]  ;

wire \SwitchBox#h_inputs[0] ;
wire \SwitchBox#h_inputs[1] ;
wire \SwitchBox#h_inputs[2] ;
wire \SwitchBox#h_inputs[3] ;
wire \SwitchBox#h_inputs[4] ;
wire \SwitchBox#h_inputs[5] ;
wire \SwitchBox#h_inputs[6] ;
wire \SwitchBox#h_inputs[7] ;
wire \SwitchBox#v_inputs[0] ;
wire \SwitchBox#v_inputs[1] ;
wire \SwitchBox#v_inputs[2] ;
wire \SwitchBox#v_inputs[3] ;
wire \SwitchBox#v_inputs[4] ;
wire \SwitchBox#v_inputs[5] ;
wire \SwitchBox#v_inputs[6] ;
wire \SwitchBox#v_inputs[7] ;
wire \bo2#SwitchBox#i[0] ;
wire \bo2#SwitchBox#i[1] ;
wire \bo2#SwitchBox#i[2] ;
wire \bo2#SwitchBox#i[3] ;
wire \bo2#SwitchBox#i[4] ;
wire \bo2#SwitchBox#i[5] ;
wire \bo2#SwitchBox#i[6] ;
wire \bo2#SwitchBox#i[7] ;
tri \bo2#SwitchBox#q ;
wire \bo3#SwitchBox#i[0] ;
wire \bo3#SwitchBox#i[1] ;
wire \bo3#SwitchBox#i[2] ;
wire \bo3#SwitchBox#i[3] ;
wire \bo3#SwitchBox#i[4] ;
wire \bo3#SwitchBox#i[5] ;
wire \bo3#SwitchBox#i[6] ;
wire \bo3#SwitchBox#i[7] ;
tri \bo3#SwitchBox#q ;
wire \lo2#SwitchBox#i[0] ;
wire \lo2#SwitchBox#i[1] ;
wire \lo2#SwitchBox#i[2] ;
wire \lo2#SwitchBox#i[3] ;
wire \lo2#SwitchBox#i[4] ;
wire \lo2#SwitchBox#i[5] ;
wire \lo2#SwitchBox#i[6] ;
wire \lo2#SwitchBox#i[7] ;
tri \lo2#SwitchBox#q ;
wire \lo3#SwitchBox#i[0] ;
wire \lo3#SwitchBox#i[1] ;
wire \lo3#SwitchBox#i[2] ;
wire \lo3#SwitchBox#i[3] ;
wire \lo3#SwitchBox#i[4] ;
wire \lo3#SwitchBox#i[5] ;
wire \lo3#SwitchBox#i[6] ;
wire \lo3#SwitchBox#i[7] ;
tri \lo3#SwitchBox#q ;
wire \ro2#SwitchBox#i[0] ;
wire \ro2#SwitchBox#i[1] ;
wire \ro2#SwitchBox#i[2] ;
wire \ro2#SwitchBox#i[3] ;
wire \ro2#SwitchBox#i[4] ;
wire \ro2#SwitchBox#i[5] ;
wire \ro2#SwitchBox#i[6] ;
wire \ro2#SwitchBox#i[7] ;
tri \ro2#SwitchBox#q ;
wire \ro3#SwitchBox#i[0] ;
wire \ro3#SwitchBox#i[1] ;
wire \ro3#SwitchBox#i[2] ;
wire \ro3#SwitchBox#i[3] ;
wire \ro3#SwitchBox#i[4] ;
wire \ro3#SwitchBox#i[5] ;
wire \ro3#SwitchBox#i[6] ;
wire \ro3#SwitchBox#i[7] ;
tri \ro3#SwitchBox#q ;
wire \to2#SwitchBox#i[0] ;
wire \to2#SwitchBox#i[1] ;
wire \to2#SwitchBox#i[2] ;
wire \to2#SwitchBox#i[3] ;
wire \to2#SwitchBox#i[4] ;
wire \to2#SwitchBox#i[5] ;
wire \to2#SwitchBox#i[6] ;
wire \to2#SwitchBox#i[7] ;
tri \to2#SwitchBox#q ;
wire \to3#SwitchBox#i[0] ;
wire \to3#SwitchBox#i[1] ;
wire \to3#SwitchBox#i[2] ;
wire \to3#SwitchBox#i[3] ;
wire \to3#SwitchBox#i[4] ;
wire \to3#SwitchBox#i[5] ;
wire \to3#SwitchBox#i[6] ;
wire \to3#SwitchBox#i[7] ;
tri \to3#SwitchBox#q ;





assign \SwitchBox#h_inputs[0] = \li[0] ;
assign \SwitchBox#h_inputs[1] = \li[1] ;
assign \SwitchBox#h_inputs[2] = \li[2] ;
assign \SwitchBox#h_inputs[3] = \li[3] ;
assign \SwitchBox#h_inputs[4] = \ri[0] ;
assign \SwitchBox#h_inputs[5] = \ri[1] ;
assign \SwitchBox#h_inputs[6] = \ri[2] ;
assign \SwitchBox#h_inputs[7] = \ri[3] ;
assign \SwitchBox#v_inputs[0] = \ti[0] ;
assign \SwitchBox#v_inputs[1] = \ti[1] ;
assign \SwitchBox#v_inputs[2] = \ti[2] ;
assign \SwitchBox#v_inputs[3] = \ti[3] ;
assign \SwitchBox#v_inputs[4] = \bi[0] ;
assign \SwitchBox#v_inputs[5] = \bi[1] ;
assign \SwitchBox#v_inputs[6] = \bi[2] ;
assign \SwitchBox#v_inputs[7] = \bi[3] ;
assign \ro[0] = \li[0] ;
assign \ro[1] = \li[1] ;
assign \lo[0] = \ri[0] ;
assign \lo[1] = \ri[1] ;
assign \to[0] = \bi[0] ;
assign \to[1] = \bi[1] ;
assign \bo[0] = \ti[0] ;
assign \bo[1] = \ti[1] ;
assign \to2#SwitchBox#i[0] = \SwitchBox#h_inputs[0] ;
assign \to2#SwitchBox#i[1] = \SwitchBox#h_inputs[1] ;
assign \to2#SwitchBox#i[2] = \SwitchBox#h_inputs[2] ;
assign \to2#SwitchBox#i[3] = \SwitchBox#h_inputs[3] ;
assign \to2#SwitchBox#i[4] = \SwitchBox#h_inputs[4] ;
assign \to2#SwitchBox#i[5] = \SwitchBox#h_inputs[5] ;
assign \to2#SwitchBox#i[6] = \SwitchBox#h_inputs[6] ;
assign \to2#SwitchBox#i[7] = \SwitchBox#h_inputs[7] ;
assign \to2#SwitchBox#q = \SRAM[0] ? \to2#SwitchBox#i[0] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[1] ? \to2#SwitchBox#i[1] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[2] ? \to2#SwitchBox#i[2] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[3] ? \to2#SwitchBox#i[3] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[4] ? \to2#SwitchBox#i[4] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[5] ? \to2#SwitchBox#i[5] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[6] ? \to2#SwitchBox#i[6] : 1'bz ;
assign \to2#SwitchBox#q = \SRAM[7] ? \to2#SwitchBox#i[7] : 1'bz ;
assign \to[2] = \to2#SwitchBox#q ;
assign \to3#SwitchBox#i[0] = \SwitchBox#h_inputs[0] ;
assign \to3#SwitchBox#i[1] = \SwitchBox#h_inputs[1] ;
assign \to3#SwitchBox#i[2] = \SwitchBox#h_inputs[2] ;
assign \to3#SwitchBox#i[3] = \SwitchBox#h_inputs[3] ;
assign \to3#SwitchBox#i[4] = \SwitchBox#h_inputs[4] ;
assign \to3#SwitchBox#i[5] = \SwitchBox#h_inputs[5] ;
assign \to3#SwitchBox#i[6] = \SwitchBox#h_inputs[6] ;
assign \to3#SwitchBox#i[7] = \SwitchBox#h_inputs[7] ;
assign \to3#SwitchBox#q = \SRAM[8] ? \to3#SwitchBox#i[0] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[9] ? \to3#SwitchBox#i[1] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[10] ? \to3#SwitchBox#i[2] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[11] ? \to3#SwitchBox#i[3] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[12] ? \to3#SwitchBox#i[4] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[13] ? \to3#SwitchBox#i[5] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[14] ? \to3#SwitchBox#i[6] : 1'bz ;
assign \to3#SwitchBox#q = \SRAM[15] ? \to3#SwitchBox#i[7] : 1'bz ;
assign \to[3] = \to3#SwitchBox#q ;
assign \bo2#SwitchBox#i[0] = \SwitchBox#h_inputs[0] ;
assign \bo2#SwitchBox#i[1] = \SwitchBox#h_inputs[1] ;
assign \bo2#SwitchBox#i[2] = \SwitchBox#h_inputs[2] ;
assign \bo2#SwitchBox#i[3] = \SwitchBox#h_inputs[3] ;
assign \bo2#SwitchBox#i[4] = \SwitchBox#h_inputs[4] ;
assign \bo2#SwitchBox#i[5] = \SwitchBox#h_inputs[5] ;
assign \bo2#SwitchBox#i[6] = \SwitchBox#h_inputs[6] ;
assign \bo2#SwitchBox#i[7] = \SwitchBox#h_inputs[7] ;
assign \bo2#SwitchBox#q = \SRAM[16] ? \bo2#SwitchBox#i[0] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[17] ? \bo2#SwitchBox#i[1] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[18] ? \bo2#SwitchBox#i[2] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[19] ? \bo2#SwitchBox#i[3] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[20] ? \bo2#SwitchBox#i[4] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[21] ? \bo2#SwitchBox#i[5] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[22] ? \bo2#SwitchBox#i[6] : 1'bz ;
assign \bo2#SwitchBox#q = \SRAM[23] ? \bo2#SwitchBox#i[7] : 1'bz ;
assign \bo[2] = \bo2#SwitchBox#q ;
assign \bo3#SwitchBox#i[0] = \SwitchBox#h_inputs[0] ;
assign \bo3#SwitchBox#i[1] = \SwitchBox#h_inputs[1] ;
assign \bo3#SwitchBox#i[2] = \SwitchBox#h_inputs[2] ;
assign \bo3#SwitchBox#i[3] = \SwitchBox#h_inputs[3] ;
assign \bo3#SwitchBox#i[4] = \SwitchBox#h_inputs[4] ;
assign \bo3#SwitchBox#i[5] = \SwitchBox#h_inputs[5] ;
assign \bo3#SwitchBox#i[6] = \SwitchBox#h_inputs[6] ;
assign \bo3#SwitchBox#i[7] = \SwitchBox#h_inputs[7] ;
assign \bo3#SwitchBox#q = \SRAM[24] ? \bo3#SwitchBox#i[0] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[25] ? \bo3#SwitchBox#i[1] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[26] ? \bo3#SwitchBox#i[2] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[27] ? \bo3#SwitchBox#i[3] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[28] ? \bo3#SwitchBox#i[4] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[29] ? \bo3#SwitchBox#i[5] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[30] ? \bo3#SwitchBox#i[6] : 1'bz ;
assign \bo3#SwitchBox#q = \SRAM[31] ? \bo3#SwitchBox#i[7] : 1'bz ;
assign \bo[3] = \bo3#SwitchBox#q ;
assign \lo2#SwitchBox#i[0] = \SwitchBox#v_inputs[0] ;
assign \lo2#SwitchBox#i[1] = \SwitchBox#v_inputs[1] ;
assign \lo2#SwitchBox#i[2] = \SwitchBox#v_inputs[2] ;
assign \lo2#SwitchBox#i[3] = \SwitchBox#v_inputs[3] ;
assign \lo2#SwitchBox#i[4] = \SwitchBox#v_inputs[4] ;
assign \lo2#SwitchBox#i[5] = \SwitchBox#v_inputs[5] ;
assign \lo2#SwitchBox#i[6] = \SwitchBox#v_inputs[6] ;
assign \lo2#SwitchBox#i[7] = \SwitchBox#v_inputs[7] ;
assign \lo2#SwitchBox#q = \SRAM[32] ? \lo2#SwitchBox#i[0] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[33] ? \lo2#SwitchBox#i[1] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[34] ? \lo2#SwitchBox#i[2] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[35] ? \lo2#SwitchBox#i[3] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[36] ? \lo2#SwitchBox#i[4] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[37] ? \lo2#SwitchBox#i[5] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[38] ? \lo2#SwitchBox#i[6] : 1'bz ;
assign \lo2#SwitchBox#q = \SRAM[39] ? \lo2#SwitchBox#i[7] : 1'bz ;
assign \lo[2] = \lo2#SwitchBox#q ;
assign \lo3#SwitchBox#i[0] = \SwitchBox#v_inputs[0] ;
assign \lo3#SwitchBox#i[1] = \SwitchBox#v_inputs[1] ;
assign \lo3#SwitchBox#i[2] = \SwitchBox#v_inputs[2] ;
assign \lo3#SwitchBox#i[3] = \SwitchBox#v_inputs[3] ;
assign \lo3#SwitchBox#i[4] = \SwitchBox#v_inputs[4] ;
assign \lo3#SwitchBox#i[5] = \SwitchBox#v_inputs[5] ;
assign \lo3#SwitchBox#i[6] = \SwitchBox#v_inputs[6] ;
assign \lo3#SwitchBox#i[7] = \SwitchBox#v_inputs[7] ;
assign \lo3#SwitchBox#q = \SRAM[40] ? \lo3#SwitchBox#i[0] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[41] ? \lo3#SwitchBox#i[1] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[42] ? \lo3#SwitchBox#i[2] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[43] ? \lo3#SwitchBox#i[3] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[44] ? \lo3#SwitchBox#i[4] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[45] ? \lo3#SwitchBox#i[5] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[46] ? \lo3#SwitchBox#i[6] : 1'bz ;
assign \lo3#SwitchBox#q = \SRAM[47] ? \lo3#SwitchBox#i[7] : 1'bz ;
assign \lo[3] = \lo3#SwitchBox#q ;
assign \ro2#SwitchBox#i[0] = \SwitchBox#v_inputs[0] ;
assign \ro2#SwitchBox#i[1] = \SwitchBox#v_inputs[1] ;
assign \ro2#SwitchBox#i[2] = \SwitchBox#v_inputs[2] ;
assign \ro2#SwitchBox#i[3] = \SwitchBox#v_inputs[3] ;
assign \ro2#SwitchBox#i[4] = \SwitchBox#v_inputs[4] ;
assign \ro2#SwitchBox#i[5] = \SwitchBox#v_inputs[5] ;
assign \ro2#SwitchBox#i[6] = \SwitchBox#v_inputs[6] ;
assign \ro2#SwitchBox#i[7] = \SwitchBox#v_inputs[7] ;
assign \ro2#SwitchBox#q = \SRAM[48] ? \ro2#SwitchBox#i[0] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[49] ? \ro2#SwitchBox#i[1] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[50] ? \ro2#SwitchBox#i[2] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[51] ? \ro2#SwitchBox#i[3] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[52] ? \ro2#SwitchBox#i[4] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[53] ? \ro2#SwitchBox#i[5] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[54] ? \ro2#SwitchBox#i[6] : 1'bz ;
assign \ro2#SwitchBox#q = \SRAM[55] ? \ro2#SwitchBox#i[7] : 1'bz ;
assign \ro[2] = \ro2#SwitchBox#q ;
assign \ro3#SwitchBox#i[0] = \SwitchBox#v_inputs[0] ;
assign \ro3#SwitchBox#i[1] = \SwitchBox#v_inputs[1] ;
assign \ro3#SwitchBox#i[2] = \SwitchBox#v_inputs[2] ;
assign \ro3#SwitchBox#i[3] = \SwitchBox#v_inputs[3] ;
assign \ro3#SwitchBox#i[4] = \SwitchBox#v_inputs[4] ;
assign \ro3#SwitchBox#i[5] = \SwitchBox#v_inputs[5] ;
assign \ro3#SwitchBox#i[6] = \SwitchBox#v_inputs[6] ;
assign \ro3#SwitchBox#i[7] = \SwitchBox#v_inputs[7] ;
assign \ro3#SwitchBox#q = \SRAM[56] ? \ro3#SwitchBox#i[0] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[57] ? \ro3#SwitchBox#i[1] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[58] ? \ro3#SwitchBox#i[2] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[59] ? \ro3#SwitchBox#i[3] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[60] ? \ro3#SwitchBox#i[4] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[61] ? \ro3#SwitchBox#i[5] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[62] ? \ro3#SwitchBox#i[6] : 1'bz ;
assign \ro3#SwitchBox#q = \SRAM[63] ? \ro3#SwitchBox#i[7] : 1'bz ;
assign \ro[3] = \ro3#SwitchBox#q ;

endmodule


