关于FPGA的一些基本的常识

1. 生活中的芯片有80%是可以与互联网通信的，芯片分为模拟芯片，数字芯片，数模混合芯片
2. 新型技术：人工智能，VR，模式识别，金融等的特点
   1. 技术趋势上训练数据样本量巨大
   2. 数据密集型高性能计算的规模迅速增长
   3. 并行存储容量和带宽的要求越来越高
   4. 对网络要求带宽更高并且演示更低
3. 对硬件芯片提出更高要求——这就需要FPGA及ASIC，特点
   1. 效能更高
   2. 并行模式更宽泛
   3. 支持数据并行和任务并行
   4. 计算密度高
4. 芯片产业链
   1. foundry 晶圆厂
      1. TSMC，台积电，沙子变成制作芯片的材料
   2. fabless 无晶圆设计公司
      1. broadcom，qualcomm，nvidia，华为海思，紫光
   3. EDA 软件公司
      1. 自动化软件三巨头，candence，synopsys，menbrgraphics,华大九天
   4. Design Service设计服务公司
      1. verisilicon，lalchip
   5. IP vender IP供应商
      1. arm
   6. IDM 集成设计与制造
      1. 大疆，比特大陆，小米
5. 就业岗位
   1. 算法/IC架构
   2. 数字IC前端设计《===目标
   3. 数字IC验证
   4. IC后端
   5. 模拟IC设计
   6. 混合IC设计
   7. 版图设计
   8. IC生产/封装/测试/运营
   9. 方案硬件开发
   10. Firmware嵌入式驱动开发
   11. IC市场/销售/FAE
   12. 技术市场
6. 前端设计
   1. 功能和指标定义
   2. 架构设计
      1. 完成芯片中数字部分的高层次算法。为应将提供一个正确的软件功能模型
      2. 架构的分析与建模，为RTL实现提供总体性的设计指导
      3. 使用工具，matlab（通信，数字信号处理），c++，c，sv，system c
   3. RTL编写
      1. 完成高层次描述到Verilog HDL的实现
      2. VIM，EMAC
   4. 功能验证（前仿真）
      1. 动态仿真，时间长，主要是功能是否完善，耗时较长
      2. 使用工具 modelsim，VCS
      3. c++，c，sv，基于UVM方法学
   5. 逻辑综合，优化（从此开始需要考虑物理特性，电特性）
      1. 将RTL代码映射为与工艺库相关的网表
      2. 频率，面积，功耗，等多种条件约束的工程优化问题
      3. 插入DFT，clock gating
      4. 加入memory，各种IP等，I/O，PLL
      5. DesignComplier
   6. 一致性验证
      1. RTL代码，逻辑综合后的网表都可抽象为两个由节点和边构成的图，这个环节通过比较这两张图是否一致的方法来确定逻辑综合生成的网表是否正确
      2. 输入的文件：RTL代码，netlist，约束
      3. 输出的文件：match和verify的报告
   7. DFT
   8. 单元布局
   9. 时钟树综合
   10. 布线
   11. DRC/LVS
   12. 自动生成版图
   13. 功能验证（后仿真）
   14. 流片
   15. 数字后端（物理设计）
       1. 将网表格式的文件转化为一个个有物理位置和大小的单元，连线等
       2. 考虑面积，功耗，性能的要求
7. 逻辑综合优化
   1. 静态时序分析——保证设计中所有的路径，满足内部时序单元对建立时间和保持时间的要求
   2. 上一句话的解释：无论起点是什么，信号都可以被即使的传递到该路径的重点，并且在电路正常工作的时间段内保持恒定
   3. 工具 PrimeTime，Tempus
   4. sdc同逻辑综合一起，STA中会修大量的steup，hold，前端修timing较快，但是代码是经过长时间的功能验证的，这样做后还需不需要进行功能验证，所以一般前端不修timing