clk 1 bit bool
rst 1 bit sc_logic
input_real_m_rsc_dat 11 bit_vector sc_lv
input_real_m_triosy_lz 1 bit sc_logic
input_real_e_rsc_dat 5 bit_vector sc_lv
input_real_e_triosy_lz 1 bit sc_logic
input_imag_m_rsc_dat 11 bit_vector sc_lv
input_imag_m_triosy_lz 1 bit sc_logic
input_imag_e_rsc_dat 5 bit_vector sc_lv
input_imag_e_triosy_lz 1 bit sc_logic
taps_real_m_rsc_dat 176 bit_vector sc_lv
taps_real_m_triosy_lz 1 bit sc_logic
taps_real_e_rsc_dat 80 bit_vector sc_lv
taps_real_e_triosy_lz 1 bit sc_logic
taps_imag_m_rsc_dat 176 bit_vector sc_lv
taps_imag_m_triosy_lz 1 bit sc_logic
taps_imag_e_rsc_dat 80 bit_vector sc_lv
taps_imag_e_triosy_lz 1 bit sc_logic
return_real_m_rsc_dat 11 bit_vector sc_lv
return_real_m_triosy_lz 1 bit sc_logic
return_real_e_rsc_dat 5 bit_vector sc_lv
return_real_e_triosy_lz 1 bit sc_logic
return_imag_m_rsc_dat 11 bit_vector sc_lv
return_imag_m_triosy_lz 1 bit sc_logic
return_imag_e_rsc_dat 5 bit_vector sc_lv
return_imag_e_triosy_lz 1 bit sc_logic
