{
   "ActiveEmotionalView":"Default View",
   "Default View_ScaleFactor":"0.780083",
   "Default View_TopLeft":"-1113,3",
   "ExpandedHierarchyInLayout":"",
   "HierExpandStatus_comment_0":"false",
   "commentid":"",
   "guistr":"# # String gsaved with Nlview 7.8.0 2024-04-26 e1825d835c VDI=44 GEI=38 GUI=JA:21.0
#  -string -flagsOSRD
preplace port port-id_reset -pg 1 -lvl 0 -x 0 -y 470 -defaultsOSRD
preplace port port-id_reset_out -pg 1 -lvl 5 -x 1300 -y 770 -defaultsOSRD
preplace port port-id_ph1 -pg 1 -lvl 0 -x 0 -y 490 -defaultsOSRD
preplace port port-id_ph2 -pg 1 -lvl 0 -x 0 -y 510 -defaultsOSRD
preplace port port-id_bootrom -pg 1 -lvl 0 -x 0 -y 1120 -defaultsOSRD
preplace port port-id_chip_as -pg 1 -lvl 5 -x 1300 -y 20 -defaultsOSRD
preplace port port-id_chip_uds -pg 1 -lvl 5 -x 1300 -y 660 -defaultsOSRD
preplace port port-id_chip_lds -pg 1 -lvl 5 -x 1300 -y 90 -defaultsOSRD
preplace port port-id_chip_rw -pg 1 -lvl 5 -x 1300 -y 340 -defaultsOSRD
preplace port port-id_chip_dtack -pg 1 -lvl 0 -x 0 -y 590 -defaultsOSRD
preplace port port-id_fastchip_sel -pg 1 -lvl 5 -x 1300 -y 160 -defaultsOSRD
preplace port port-id_fastchip_lds -pg 1 -lvl 5 -x 1300 -y 400 -defaultsOSRD
preplace port port-id_fastchip_uds -pg 1 -lvl 5 -x 1300 -y 1260 -defaultsOSRD
preplace port port-id_fastchip_rnw -pg 1 -lvl 5 -x 1300 -y 250 -defaultsOSRD
preplace port port-id_fastchip_lw -pg 1 -lvl 5 -x 1300 -y 110 -defaultsOSRD
preplace port port-id_fastchip_selack -pg 1 -lvl 0 -x 0 -y 570 -defaultsOSRD
preplace port port-id_fastchip_ready -pg 1 -lvl 0 -x 0 -y 1250 -defaultsOSRD
preplace port port-id_ramsel -pg 1 -lvl 5 -x 1300 -y 1320 -defaultsOSRD
preplace port port-id_ramready -pg 1 -lvl 0 -x 0 -y 1270 -defaultsOSRD
preplace port port-id_ramlds -pg 1 -lvl 5 -x 1300 -y 1390 -defaultsOSRD
preplace port port-id_ramuds -pg 1 -lvl 5 -x 1300 -y 530 -defaultsOSRD
preplace port port-id_ramshared -pg 1 -lvl 5 -x 1300 -y 180 -defaultsOSRD
preplace port port-id_toccata_ena -pg 1 -lvl 5 -x 1300 -y 200 -defaultsOSRD
preplace port port-id_clk -pg 1 -lvl 0 -x 0 -y 120 -defaultsOSRD
preplace portBus cpucfg -pg 1 -lvl 0 -x 0 -y 260 -defaultsOSRD
preplace portBus fastramcfg -pg 1 -lvl 0 -x 0 -y 990 -defaultsOSRD
preplace portBus cachecfg -pg 1 -lvl 0 -x 0 -y 1320 -defaultsOSRD
preplace portBus chip_addr -pg 1 -lvl 5 -x 1300 -y 50 -defaultsOSRD
preplace portBus chip_dout -pg 1 -lvl 0 -x 0 -y 1100 -defaultsOSRD
preplace portBus chip_din -pg 1 -lvl 5 -x 1300 -y 70 -defaultsOSRD
preplace portBus chip_ipl -pg 1 -lvl 0 -x 0 -y 390 -defaultsOSRD
preplace portBus fastchip_dout -pg 1 -lvl 0 -x 0 -y 1080 -defaultsOSRD
preplace portBus ramaddr -pg 1 -lvl 5 -x 1300 -y 1150 -defaultsOSRD
preplace portBus ramdin -pg 1 -lvl 5 -x 1300 -y 220 -defaultsOSRD
preplace portBus ramdout -pg 1 -lvl 0 -x 0 -y 1190 -defaultsOSRD
preplace portBus toccata_base -pg 1 -lvl 5 -x 1300 -y 270 -defaultsOSRD
preplace portBus cpustate -pg 1 -lvl 5 -x 1300 -y 140 -defaultsOSRD
preplace portBus cacr -pg 1 -lvl 5 -x 1300 -y 300 -defaultsOSRD
preplace portBus nmi_addr -pg 1 -lvl 5 -x 1300 -y 320 -defaultsOSRD
preplace inst CORE_cpu_wrapper_cpu_inst_p -pg 1 -lvl 3 -x 790 -y 190 -defaultsOSRD
preplace inst CORE_cpu_wrapper_cpu_inst_o -pg 1 -lvl 3 -x 790 -y 560 -defaultsOSRD
preplace inst ipl_logic -pg 1 -lvl 2 -x 440 -y 390 -defaultsOSRD
preplace inst iEdb_logic -pg 1 -lvl 2 -x 440 -y 1110 -defaultsOSRD
preplace inst clkene_in_logic -pg 1 -lvl 2 -x 440 -y 1260 -defaultsOSRD
preplace inst DTACKn_logic -pg 1 -lvl 2 -x 440 -y 580 -defaultsOSRD
preplace inst cpustate_logic -pg 1 -lvl 4 -x 1160 -y 140 -defaultsOSRD
preplace inst VPAn_logic -pg 1 -lvl 2 -x 440 -y 860 -defaultsOSRD
preplace inst ramdout_logic -pg 1 -lvl 1 -x 150 -y 1190 -defaultsOSRD
preplace inst fastchip_rnw_logic -pg 1 -lvl 4 -x 1160 -y 250 -defaultsOSRD
preplace inst fastchip_uds_logic -pg 1 -lvl 4 -x 1160 -y 1260 -defaultsOSRD
preplace inst chip_uds_logic -pg 1 -lvl 4 -x 1160 -y 660 -defaultsOSRD
preplace inst fastchip_lds -pg 1 -lvl 4 -x 1160 -y 400 -defaultsOSRD
preplace inst ramlds_logic -pg 1 -lvl 4 -x 1160 -y 1390 -defaultsOSRD
preplace inst reset_out_logic -pg 1 -lvl 4 -x 1160 -y 770 -defaultsOSRD
preplace inst ramuds_logic -pg 1 -lvl 4 -x 1160 -y 530 -defaultsOSRD
preplace inst ramaddr_logic -pg 1 -lvl 4 -x 1160 -y 1150 -defaultsOSRD
preplace inst data_in_logic -pg 1 -lvl 2 -x 440 -y 980 -defaultsOSRD
preplace netloc CORE_cpu_wrapper_cpu_inst_o_ASn 1 3 1 1000 150n
preplace netloc CORE_cpu_wrapper_cpu_inst_o_FC0 1 1 3 280 760 NJ 760 940
preplace netloc CORE_cpu_wrapper_cpu_inst_o_FC1 1 1 3 290 770 NJ 770 930
preplace netloc CORE_cpu_wrapper_cpu_inst_o_FC2 1 1 3 310 780 NJ 780 920
preplace netloc CORE_cpu_wrapper_cpu_inst_o_eRWn 1 3 2 1010 330 1280J
preplace netloc CORE_cpu_wrapper_cpu_inst_p_addr_out 1 3 2 NJ 60 1280J
preplace netloc CORE_cpu_wrapper_cpu_inst_p_busstate 1 3 1 960 130n
preplace netloc CORE_cpu_wrapper_cpu_inst_p_data_write 1 3 2 1040J 70 NJ
preplace netloc CORE_cpu_wrapper_cpu_inst_p_nWr 1 3 1 1040 100n
preplace netloc DTACKn_logic_DTACKn 1 2 1 620 530n
preplace netloc VPAn_logic_VPAn 1 2 1 650 550n
preplace netloc chip_dout_1 1 0 2 NJ 1100 NJ
preplace netloc chip_dtack_1 1 0 2 NJ 590 NJ
preplace netloc chip_ipl_1 1 0 2 NJ 390 NJ
preplace netloc clk_1 1 0 3 NJ 120 NJ 120 650
preplace netloc clkene_in_logic_clkena_in 1 2 1 640 160n
preplace netloc cpucfg_1 1 0 3 NJ 260 NJ 260 NJ
preplace netloc cpustate_logic_cpustate 1 4 1 NJ 140
preplace netloc fastchip_dout_1 1 0 2 NJ 1080 NJ
preplace netloc fastchip_ready_1 1 0 2 NJ 1250 NJ
preplace netloc fastchip_rnw_logic_fastchip_rnw 1 4 1 NJ 250
preplace netloc fastchip_selack_1 1 0 2 NJ 570 NJ
preplace netloc iEdb_logic_iEDB 1 2 1 660 690n
preplace netloc ipl_logic_IPL 1 2 1 590 240n
preplace netloc ipl_logic_IPL0n 1 2 1 630 360n
preplace netloc ipl_logic_IPL1n 1 2 1 600 380n
preplace netloc ipl_logic_IPL2n 1 2 1 580 400n
preplace netloc ph1_1 1 0 3 NJ 490 NJ 490 NJ
preplace netloc ph2_1 1 0 3 NJ 510 NJ 510 NJ
preplace netloc ramdout_1 1 0 1 NJ 1190
preplace netloc ramdout_logic_ramdout_o 1 1 1 310 1120n
preplace netloc ramready_1 1 0 2 NJ 1270 NJ
preplace netloc reset_1 1 0 3 NJ 470 NJ 470 570
preplace netloc CORE_cpu_wrapper_cpu_inst_p_nUDS 1 3 1 980 120n
preplace netloc CORE_cpu_wrapper_cpu_inst_o_UDSn 1 3 1 960 480n
preplace netloc fastchip_uds_logic_fastchip_uds 1 4 1 NJ 1260
preplace netloc chip_uds_logic_chip_uds 1 4 1 NJ 660
preplace netloc CORE_cpu_wrapper_cpu_inst_o_LDSn 1 3 1 1040 410n
preplace netloc fastchip_lds_fastchip_lds 1 4 1 NJ 400
preplace netloc ramlds_logic_ramlds 1 4 1 NJ 1390
preplace netloc reset_out_logic_reset_out 1 4 1 NJ 770
preplace netloc CORE_cpu_wrapper_cpu_inst_p_nResetOut 1 3 1 990 200n
preplace netloc CORE_cpu_wrapper_cpu_inst_o_oRESETn 1 3 1 970 660n
preplace netloc CORE_cpu_wrapper_cpu_inst_p_CACR_out 1 3 2 1020J 310 1280J
preplace netloc CORE_cpu_wrapper_cpu_inst_p_VBR_out 1 3 2 NJ 320 NJ
preplace netloc ramuds_logic_ramuds 1 4 1 NJ 530
preplace netloc CORE_cpu_wrapper_cpu_inst_p_nLDS 1 3 1 1030 140n
preplace netloc CORE_cpu_wrapper_cpu_inst_o_eab 1 3 1 950 700n
preplace netloc ramaddr_logic_ramaddr 1 4 1 NJ 1150
preplace netloc bootrom_1 1 0 4 NJ 1120 280J 1190 NJ 1190 1040J
preplace netloc data_in_logic_data_in 1 2 1 610 220n
preplace netloc ramdout_logic_data_in 1 1 1 290 970n
preplace netloc fastramcfg_1 1 0 2 NJ 990 300
preplace netloc cachecfg_1 1 0 5 NJ 1320 NJ 1320 NJ 1320 NJ 1320 NJ
levelinfo -pg 1 0 150 440 790 1160 1300
pagesize -pg 1 -db -bbox -sgen -170 0 1470 1450
"
}
0
