Timing Analyzer report for basketball_top
Sat Mar 08 19:39:46 2025
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK_50'
 13. Slow 1200mV 85C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'
 14. Slow 1200mV 85C Model Setup: 'Basketball:U1|TimerH[1]'
 15. Slow 1200mV 85C Model Setup: 'Basketball:U1|TimerL[1]'
 16. Slow 1200mV 85C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'
 17. Slow 1200mV 85C Model Hold: 'CLK_50'
 18. Slow 1200mV 85C Model Hold: 'Basketball:U1|TimerH[1]'
 19. Slow 1200mV 85C Model Hold: 'Basketball:U1|TimerL[1]'
 20. Slow 1200mV 85C Model Metastability Summary
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'
 28. Slow 1200mV 0C Model Setup: 'CLK_50'
 29. Slow 1200mV 0C Model Setup: 'Basketball:U1|TimerH[1]'
 30. Slow 1200mV 0C Model Setup: 'Basketball:U1|TimerL[1]'
 31. Slow 1200mV 0C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'
 32. Slow 1200mV 0C Model Hold: 'CLK_50'
 33. Slow 1200mV 0C Model Hold: 'Basketball:U1|TimerH[1]'
 34. Slow 1200mV 0C Model Hold: 'Basketball:U1|TimerL[1]'
 35. Slow 1200mV 0C Model Metastability Summary
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'
 42. Fast 1200mV 0C Model Setup: 'CLK_50'
 43. Fast 1200mV 0C Model Setup: 'Basketball:U1|TimerH[1]'
 44. Fast 1200mV 0C Model Setup: 'Basketball:U1|TimerL[1]'
 45. Fast 1200mV 0C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'
 46. Fast 1200mV 0C Model Hold: 'CLK_50'
 47. Fast 1200mV 0C Model Hold: 'Basketball:U1|TimerH[1]'
 48. Fast 1200mV 0C Model Hold: 'Basketball:U1|TimerL[1]'
 49. Fast 1200mV 0C Model Metastability Summary
 50. Multicorner Timing Analysis Summary
 51. Board Trace Model Assignments
 52. Input Transition Times
 53. Signal Integrity Metrics (Slow 1200mv 0c Model)
 54. Signal Integrity Metrics (Slow 1200mv 85c Model)
 55. Signal Integrity Metrics (Fast 1200mv 0c Model)
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths Summary
 61. Clock Status Summary
 62. Unconstrained Input Ports
 63. Unconstrained Output Ports
 64. Unconstrained Input Ports
 65. Unconstrained Output Ports
 66. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; basketball_top                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.8%      ;
;     Processor 3            ;   0.6%      ;
;     Processor 4            ;   0.4%      ;
;     Processors 5-14        ;   0.3%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                 ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Clock Name                 ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                        ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+
; Basketball:U1|TimerH[1]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Basketball:U1|TimerH[1] }    ;
; Basketball:U1|TimerL[1]    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Basketball:U1|TimerL[1] }    ;
; CLK_50                     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_50 }                     ;
; Divider50MHz:U0|CLK_1HzOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Divider50MHz:U0|CLK_1HzOut } ;
+----------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                               ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 175.07 MHz ; 175.07 MHz      ; Basketball:U1|TimerL[1]    ;      ;
; 195.66 MHz ; 195.66 MHz      ; CLK_50                     ;      ;
; 195.77 MHz ; 195.77 MHz      ; Divider50MHz:U0|CLK_1HzOut ;      ;
; 203.42 MHz ; 203.42 MHz      ; Basketball:U1|TimerH[1]    ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                 ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50                     ; -4.111 ; -80.062       ;
; Divider50MHz:U0|CLK_1HzOut ; -4.108 ; -29.276       ;
; Basketball:U1|TimerH[1]    ; -2.799 ; -17.609       ;
; Basketball:U1|TimerL[1]    ; -2.553 ; -16.198       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; Divider50MHz:U0|CLK_1HzOut ; 0.403 ; 0.000         ;
; CLK_50                     ; 0.444 ; 0.000         ;
; Basketball:U1|TimerH[1]    ; 0.597 ; 0.000         ;
; Basketball:U1|TimerL[1]    ; 1.009 ; 0.000         ;
+----------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary   ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50                     ; -3.000 ; -36.410       ;
; Divider50MHz:U0|CLK_1HzOut ; -1.285 ; -10.280       ;
; Basketball:U1|TimerL[1]    ; 0.362  ; 0.000         ;
; Basketball:U1|TimerH[1]    ; 0.447  ; 0.000         ;
+----------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_50'                                                                                                        ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -4.111 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 5.031      ;
; -4.007 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.927      ;
; -3.961 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.889      ;
; -3.922 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.842      ;
; -3.917 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.837      ;
; -3.885 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.813      ;
; -3.816 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.736      ;
; -3.810 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.738      ;
; -3.790 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.718      ;
; -3.785 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.713      ;
; -3.741 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.669      ;
; -3.643 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.563      ;
; -3.643 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.571      ;
; -3.590 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.518      ;
; -3.544 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.464      ;
; -3.541 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.469      ;
; -3.541 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.461      ;
; -3.531 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.459      ;
; -3.528 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.456      ;
; -3.503 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.423      ;
; -3.485 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.413      ;
; -3.401 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 4.329      ;
; -3.382 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.302      ;
; -3.348 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.268      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.279 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 4.191      ;
; -3.267 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.187      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.159 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 4.079      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.084 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.996      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.063 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.086     ; 3.975      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -3.015 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.935      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
; -2.971 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.078     ; 3.891      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                     ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -4.108 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.079     ; 5.027      ;
; -4.042 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.081     ; 4.959      ;
; -3.921 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.081     ; 4.838      ;
; -3.871 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.078     ; 4.791      ;
; -3.848 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.080     ; 4.766      ;
; -3.832 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.080     ; 4.750      ;
; -3.808 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.079     ; 4.727      ;
; -3.646 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.078     ; 4.566      ;
; -3.467 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.932     ; 2.533      ;
; -3.466 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.932     ; 2.532      ;
; -3.370 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.934     ; 2.434      ;
; -3.369 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.934     ; 2.433      ;
; -3.340 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.932     ; 2.406      ;
; -3.271 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.934     ; 2.335      ;
; -3.243 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.934     ; 2.307      ;
; -3.239 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.932     ; 2.305      ;
; -3.064 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 5.728      ;
; -2.876 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 5.540      ;
; -2.870 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 5.535      ;
; -2.787 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 5.452      ;
; -2.664 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 3.614      ;
; -2.593 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 5.257      ;
; -2.541 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 5.205      ;
; -2.395 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 5.059      ;
; -2.335 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 5.000      ;
; -2.272 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 4.936      ;
; -2.267 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 4.931      ;
; -2.239 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 4.904      ;
; -2.201 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 3.151      ;
; -2.201 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 4.866      ;
; -2.186 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 3.136      ;
; -2.178 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 4.843      ;
; -2.160 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.666      ; 4.824      ;
; -2.110 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 4.775      ;
; -2.094 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.043     ; 3.049      ;
; -2.004 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.667      ; 4.669      ;
; -1.791 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.741      ;
; -1.787 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.043     ; 2.742      ;
; -1.725 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.043     ; 2.680      ;
; -1.689 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.639      ;
; -1.665 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.615      ;
; -1.603 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.607      ; 5.940      ;
; -1.590 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.540      ;
; -1.577 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.527      ;
; -1.576 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.526      ;
; -1.564 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.514      ;
; -1.554 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.504      ;
; -1.481 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.607      ; 5.818      ;
; -1.478 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.048     ; 2.428      ;
; -1.445 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.043     ; 2.400      ;
; -1.409 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.608      ; 5.747      ;
; -1.336 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.607      ; 5.673      ;
; -1.275 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.608      ; 5.613      ;
; -1.212 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.607      ; 5.549      ;
; -1.209 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.608      ; 5.547      ;
; -1.056 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.607      ; 5.893      ;
; -1.050 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.608      ; 5.388      ;
; -0.941 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.607      ; 5.778      ;
; -0.890 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.608      ; 5.728      ;
; -0.882 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.607      ; 5.719      ;
; -0.868 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.442      ;
; -0.793 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.608      ; 5.631      ;
; -0.789 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.363      ;
; -0.780 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.354      ;
; -0.748 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.322      ;
; -0.702 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.608      ; 5.540      ;
; -0.687 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.261      ;
; -0.654 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.228      ;
; -0.597 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.171      ;
; -0.579 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.607      ; 5.416      ;
; -0.553 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.844      ; 3.127      ;
; -0.467 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.608      ; 5.305      ;
; -0.363 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.437      ;
; -0.242 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.316      ;
; -0.241 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.315      ;
; -0.240 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.314      ;
; -0.154 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.228      ;
; -0.114 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.188      ;
; -0.102 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.176      ;
; -0.066 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.844      ; 3.140      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Basketball:U1|TimerH[1]'                                                                                               ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.799 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.069     ; 2.340      ;
; -2.703 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.069     ; 2.242      ;
; -2.605 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.103      ; 2.180      ;
; -2.578 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.104      ; 2.154      ;
; -2.422 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.070     ; 2.134      ;
; -2.399 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.071     ; 2.110      ;
; -2.103 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.103      ; 1.995      ;
; -1.958 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.709      ; 5.509      ;
; -1.867 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.709      ; 5.416      ;
; -1.773 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.768      ; 3.151      ;
; -1.748 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.882      ; 5.334      ;
; -1.731 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.766      ; 3.279      ;
; -1.683 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.881      ; 5.268      ;
; -1.680 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.768      ; 3.056      ;
; -1.630 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.707      ; 5.351      ;
; -1.581 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.708      ; 5.303      ;
; -1.443 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.941      ; 2.856      ;
; -1.408 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.940      ; 2.820      ;
; -1.405 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.881      ; 5.307      ;
; -1.375 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.709      ; 5.426      ;
; -1.280 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.709      ; 5.329      ;
; -1.243 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.882      ; 5.329      ;
; -1.237 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.767      ; 2.786      ;
; -1.235 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.767      ; 2.784      ;
; -1.231 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.941      ; 2.644      ;
; -1.225 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.766      ; 2.773      ;
; -1.184 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.881      ; 5.269      ;
; -1.142 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.940      ; 2.871      ;
; -1.005 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.708      ; 5.227      ;
; -0.996 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.707      ; 5.217      ;
; -0.755 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.881      ; 5.157      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Basketball:U1|TimerL[1]'                                                                                               ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.553 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.268      ; 2.753      ;
; -2.455 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.272      ; 2.837      ;
; -2.437 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.271      ; 2.819      ;
; -2.356 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.044      ; 6.064      ;
; -2.269 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.048      ; 6.159      ;
; -2.263 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.270      ; 2.635      ;
; -2.260 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.271      ; 2.814      ;
; -2.214 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.047      ; 6.104      ;
; -2.193 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.271      ; 2.747      ;
; -2.118 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.047      ; 6.180      ;
; -2.097 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.047      ; 6.159      ;
; -2.049 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.103      ; 4.084      ;
; -2.037 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.220      ; 2.540      ;
; -2.021 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.103      ; 4.056      ;
; -1.957 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.996      ; 5.968      ;
; -1.935 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 4.046      ; 5.815      ;
; -1.918 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.107      ; 4.135      ;
; -1.881 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.106      ; 4.098      ;
; -1.836 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.105      ; 4.043      ;
; -1.816 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.044      ; 6.024      ;
; -1.814 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.048      ; 6.204      ;
; -1.779 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.055      ; 4.117      ;
; -1.744 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.107      ; 3.961      ;
; -1.735 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.047      ; 6.125      ;
; -1.682 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.105      ; 3.889      ;
; -1.660 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.106      ; 4.049      ;
; -1.618 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.047      ; 6.180      ;
; -1.610 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 2.106      ; 3.999      ;
; -1.532 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.047      ; 6.094      ;
; -1.407 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.996      ; 5.918      ;
; -1.325 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 4.046      ; 5.705      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                     ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.403 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.079      ; 0.669      ;
; 0.440 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.440 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.043      ; 0.669      ;
; 0.482 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 2.861      ;
; 0.620 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 2.999      ;
; 0.648 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.027      ;
; 0.666 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.045      ;
; 0.670 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.049      ;
; 0.731 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.110      ;
; 0.742 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.121      ;
; 0.751 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.941      ; 3.130      ;
; 0.853 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.778      ; 5.069      ;
; 0.865 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.776      ; 5.079      ;
; 0.950 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.776      ; 5.164      ;
; 1.074 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 2.953      ;
; 1.095 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.778      ; 5.311      ;
; 1.107 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 2.986      ;
; 1.145 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.778      ; 5.361      ;
; 1.172 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.051      ;
; 1.176 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.778      ; 5.392      ;
; 1.181 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.060      ;
; 1.205 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.084      ;
; 1.259 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.776      ; 5.473      ;
; 1.262 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.776      ; 5.476      ;
; 1.275 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.154      ;
; 1.296 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.175      ;
; 1.301 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.941      ; 3.180      ;
; 1.365 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.776      ; 5.079      ;
; 1.404 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.778      ; 5.120      ;
; 1.560 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.776      ; 5.274      ;
; 1.587 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.778      ; 5.303      ;
; 1.627 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.778      ; 5.343      ;
; 1.645 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.778      ; 5.361      ;
; 1.711 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.776      ; 5.425      ;
; 1.939 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.776      ; 5.653      ;
; 1.964 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.082      ;
; 1.999 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.233      ;
; 2.056 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.290      ;
; 2.072 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.306      ;
; 2.098 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.332      ;
; 2.100 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.334      ;
; 2.114 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.232      ;
; 2.128 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.362      ;
; 2.154 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.388      ;
; 2.168 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.402      ;
; 2.210 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.444      ;
; 2.284 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.404      ;
; 2.304 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.424      ;
; 2.335 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.455      ;
; 2.381 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.499      ;
; 2.435 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.553      ;
; 2.459 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.577      ;
; 2.470 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.590      ;
; 2.526 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.646      ;
; 2.527 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 4.647      ;
; 2.585 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.819      ;
; 2.597 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 4.715      ;
; 2.643 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.667     ; 1.162      ;
; 2.715 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.949      ;
; 2.716 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.048      ; 2.950      ;
; 2.726 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.080      ; 2.992      ;
; 2.979 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 5.099      ;
; 3.069 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.934      ; 5.189      ;
; 3.103 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 5.221      ;
; 3.183 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.932      ; 5.301      ;
; 3.520 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.667     ; 2.039      ;
; 3.647 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.666     ; 2.167      ;
; 3.647 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.666     ; 2.167      ;
; 3.675 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.666     ; 2.195      ;
; 3.692 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.667     ; 2.211      ;
; 3.718 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.667     ; 2.237      ;
; 3.720 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.666     ; 2.240      ;
; 3.839 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.079      ; 4.104      ;
; 3.970 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.081      ; 4.237      ;
; 4.212 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.081      ; 4.479      ;
; 4.218 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.078      ; 4.482      ;
; 4.363 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.078      ; 4.627      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_50'                                                                                                        ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.444 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.708      ;
; 0.643 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.908      ;
; 0.645 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.911      ;
; 0.646 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.910      ;
; 0.647 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.911      ;
; 0.648 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.913      ;
; 0.649 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.913      ;
; 0.656 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.921      ;
; 0.656 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.922      ;
; 0.659 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.924      ;
; 0.661 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.926      ;
; 0.662 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.927      ;
; 0.662 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.927      ;
; 0.663 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.927      ;
; 0.665 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.929      ;
; 0.665 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.929      ;
; 0.671 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[0]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 0.936      ;
; 0.674 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.938      ;
; 0.681 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 0.945      ;
; 0.820 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.084      ;
; 0.826 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.090      ;
; 0.849 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.113      ;
; 0.961 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.226      ;
; 0.963 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.228      ;
; 0.972 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.237      ;
; 0.973 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.237      ;
; 0.974 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.239      ;
; 0.974 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.238      ;
; 0.975 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.240      ;
; 0.977 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.242      ;
; 0.978 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.242      ;
; 0.979 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.243      ;
; 0.980 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.245      ;
; 0.980 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.245      ;
; 0.981 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.245      ;
; 0.982 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.239      ;
; 0.988 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.253      ;
; 0.989 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.254      ;
; 0.989 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.254      ;
; 0.990 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.254      ;
; 0.992 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.256      ;
; 0.992 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.256      ;
; 0.992 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.256      ;
; 0.994 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.259      ;
; 0.994 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.259      ;
; 0.995 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.259      ;
; 0.997 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.261      ;
; 0.997 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.261      ;
; 0.999 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.263      ;
; 1.001 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.258      ;
; 1.031 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.295      ;
; 1.082 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.347      ;
; 1.084 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.349      ;
; 1.087 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.352      ;
; 1.089 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.354      ;
; 1.095 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.360      ;
; 1.096 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.361      ;
; 1.097 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.363      ;
; 1.099 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.363      ;
; 1.100 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.364      ;
; 1.101 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.366      ;
; 1.101 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.366      ;
; 1.102 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.366      ;
; 1.102 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.360      ;
; 1.103 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.368      ;
; 1.104 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.368      ;
; 1.105 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.369      ;
; 1.106 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.371      ;
; 1.106 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.371      ;
; 1.107 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.371      ;
; 1.108 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.365      ;
; 1.108 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.365      ;
; 1.113 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.377      ;
; 1.115 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.380      ;
; 1.115 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.380      ;
; 1.116 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.380      ;
; 1.118 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.382      ;
; 1.118 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.382      ;
; 1.120 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.385      ;
; 1.121 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.385      ;
; 1.122 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.379      ;
; 1.123 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.387      ;
; 1.127 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.384      ;
; 1.128 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.071      ; 1.385      ;
; 1.137 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.401      ;
; 1.144 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.408      ;
; 1.167 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.078      ; 1.431      ;
; 1.208 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.473      ;
; 1.210 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.475      ;
; 1.213 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.478      ;
; 1.215 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.079      ; 1.480      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Basketball:U1|TimerH[1]'                                                                                               ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.597 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 4.065      ; 4.894      ;
; 0.649 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.222      ; 2.391      ;
; 0.770 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 4.065      ; 5.067      ;
; 0.781 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.885      ; 4.898      ;
; 0.826 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 4.066      ; 5.124      ;
; 0.853 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.222      ; 2.595      ;
; 0.867 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.221      ; 2.608      ;
; 0.873 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.884      ; 4.989      ;
; 0.906 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.221      ; 2.647      ;
; 0.964 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.886      ; 5.082      ;
; 0.974 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.040      ; 2.534      ;
; 0.986 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.041      ; 2.547      ;
; 1.051 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.041      ; 2.612      ;
; 1.081 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.886      ; 5.199      ;
; 1.232 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 4.065      ; 5.049      ;
; 1.250 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 4.065      ; 5.067      ;
; 1.266 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.042      ; 2.828      ;
; 1.310 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 4.066      ; 5.128      ;
; 1.360 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.885      ; 4.997      ;
; 1.370 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.042      ; 2.932      ;
; 1.489 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.884      ; 5.125      ;
; 1.490 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 2.040      ; 3.050      ;
; 1.492 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.886      ; 5.130      ;
; 1.605 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.886      ; 5.243      ;
; 1.881 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.457      ; 1.858      ;
; 1.963 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.457      ; 1.940      ;
; 2.080 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.276      ; 1.876      ;
; 2.097 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.458      ; 2.075      ;
; 2.112 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.277      ; 1.909      ;
; 2.202 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.278      ; 2.000      ;
; 2.321 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.278      ; 2.119      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Basketball:U1|TimerL[1]'                                                                                               ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 1.009 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.245      ; 5.486      ;
; 1.225 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.193      ; 5.650      ;
; 1.233 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.403      ; 3.656      ;
; 1.254 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.246      ; 5.732      ;
; 1.270 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.401      ; 3.691      ;
; 1.282 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.402      ; 3.704      ;
; 1.285 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.243      ; 5.760      ;
; 1.346 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.402      ; 3.768      ;
; 1.351 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.246      ; 5.829      ;
; 1.375 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.246      ; 5.853      ;
; 1.384 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.399      ; 3.803      ;
; 1.388 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.399      ; 3.807      ;
; 1.392 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.401      ; 3.813      ;
; 1.425 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 4.247      ; 5.904      ;
; 1.449 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.402      ; 3.871      ;
; 1.490 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.403      ; 3.913      ;
; 1.529 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.349      ; 3.898      ;
; 1.595 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.245      ; 5.592      ;
; 1.710 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.243      ; 5.705      ;
; 1.741 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.193      ; 5.686      ;
; 1.744 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.638      ; 2.402      ;
; 1.766 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.246      ; 5.764      ;
; 1.782 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.586      ; 2.388      ;
; 1.803 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.639      ; 2.462      ;
; 1.819 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.246      ; 5.817      ;
; 1.827 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.246      ; 5.825      ;
; 1.840 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.636      ; 2.496      ;
; 1.859 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 4.247      ; 5.858      ;
; 1.894 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.639      ; 2.553      ;
; 1.897 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.639      ; 2.556      ;
; 1.991 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.640      ; 2.651      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                ;
+------------+-----------------+----------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                 ; Note ;
+------------+-----------------+----------------------------+------+
; 184.84 MHz ; 184.84 MHz      ; Basketball:U1|TimerL[1]    ;      ;
; 201.69 MHz ; 201.69 MHz      ; Basketball:U1|TimerH[1]    ;      ;
; 211.73 MHz ; 211.73 MHz      ; Divider50MHz:U0|CLK_1HzOut ;      ;
; 212.81 MHz ; 212.81 MHz      ; CLK_50                     ;      ;
+------------+-----------------+----------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; Divider50MHz:U0|CLK_1HzOut ; -3.723 ; -26.065       ;
; CLK_50                     ; -3.699 ; -71.201       ;
; Basketball:U1|TimerH[1]    ; -2.616 ; -16.516       ;
; Basketball:U1|TimerL[1]    ; -2.370 ; -14.891       ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; Divider50MHz:U0|CLK_1HzOut ; 0.353 ; 0.000         ;
; CLK_50                     ; 0.402 ; 0.000         ;
; Basketball:U1|TimerH[1]    ; 0.561 ; 0.000         ;
; Basketball:U1|TimerL[1]    ; 1.074 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50                     ; -3.000 ; -36.410       ;
; Divider50MHz:U0|CLK_1HzOut ; -1.285 ; -10.280       ;
; Basketball:U1|TimerL[1]    ; 0.316  ; 0.000         ;
; Basketball:U1|TimerH[1]    ; 0.377  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -3.723 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.073     ; 4.649      ;
; -3.667 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.074     ; 4.592      ;
; -3.572 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.074     ; 4.497      ;
; -3.522 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.071     ; 4.450      ;
; -3.498 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.072     ; 4.425      ;
; -3.491 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.072     ; 4.418      ;
; -3.464 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.073     ; 4.390      ;
; -3.316 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.071     ; 4.244      ;
; -3.010 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.704     ; 2.305      ;
; -3.008 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.704     ; 2.303      ;
; -2.925 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.704     ; 2.220      ;
; -2.899 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.705     ; 2.193      ;
; -2.897 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.705     ; 2.191      ;
; -2.863 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 5.321      ;
; -2.825 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.705     ; 2.119      ;
; -2.814 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.705     ; 2.108      ;
; -2.814 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.704     ; 2.109      ;
; -2.694 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 5.154      ;
; -2.662 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 5.120      ;
; -2.581 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 5.041      ;
; -2.414 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 3.369      ;
; -2.376 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.834      ;
; -2.336 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.794      ;
; -2.216 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.674      ;
; -2.178 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.638      ;
; -2.127 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.585      ;
; -2.120 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.578      ;
; -2.090 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.550      ;
; -2.047 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.507      ;
; -2.046 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.506      ;
; -2.032 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.459      ; 4.490      ;
; -1.972 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.432      ;
; -1.941 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.896      ;
; -1.913 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.868      ;
; -1.884 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.461      ; 4.344      ;
; -1.853 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.039     ; 2.813      ;
; -1.538 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.493      ;
; -1.531 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.039     ; 2.491      ;
; -1.469 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.039     ; 2.429      ;
; -1.468 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.267      ; 5.447      ;
; -1.453 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.408      ;
; -1.448 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.403      ;
; -1.365 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.320      ;
; -1.342 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.297      ;
; -1.326 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.281      ;
; -1.324 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.279      ;
; -1.299 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.269      ; 5.280      ;
; -1.295 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.250      ;
; -1.271 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.267      ; 5.250      ;
; -1.247 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.039     ; 2.207      ;
; -1.241 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.044     ; 2.196      ;
; -1.208 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.269      ; 5.189      ;
; -1.150 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.267      ; 5.129      ;
; -1.107 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.267      ; 5.086      ;
; -1.002 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.269      ; 4.983      ;
; -1.002 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 3.269      ; 4.983      ;
; -0.982 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.267      ; 5.461      ;
; -0.881 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.267      ; 5.360      ;
; -0.865 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.269      ; 5.346      ;
; -0.800 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.269      ; 5.281      ;
; -0.783 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.267      ; 5.262      ;
; -0.709 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 3.139      ;
; -0.614 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 3.044      ;
; -0.613 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.269      ; 5.094      ;
; -0.592 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 3.022      ;
; -0.564 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 2.994      ;
; -0.529 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 2.959      ;
; -0.509 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 2.939      ;
; -0.431 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.267      ; 4.910      ;
; -0.418 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 2.848      ;
; -0.407 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.718      ; 2.837      ;
; -0.323 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 3.269      ; 4.804      ;
; -0.262 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 3.192      ;
; -0.126 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 3.056      ;
; -0.124 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 3.054      ;
; -0.106 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 3.036      ;
; -0.094 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 3.024      ;
; -0.052 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 2.982      ;
; 0.022  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 2.908      ;
; 0.053  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.718      ; 2.877      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_50'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.699 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.629      ;
; -3.635 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.565      ;
; -3.588 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.527      ;
; -3.520 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.450      ;
; -3.511 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.450      ;
; -3.491 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.421      ;
; -3.455 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.394      ;
; -3.438 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.377      ;
; -3.393 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.323      ;
; -3.373 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.312      ;
; -3.372 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.311      ;
; -3.248 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.178      ;
; -3.242 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.181      ;
; -3.188 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.127      ;
; -3.188 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.127      ;
; -3.146 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.085      ;
; -3.143 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.073      ;
; -3.143 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.073      ;
; -3.138 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.077      ;
; -3.138 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 4.077      ;
; -3.121 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 4.051      ;
; -3.028 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.060     ; 3.967      ;
; -3.007 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 3.937      ;
; -2.967 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 3.897      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.930 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.850      ;
; -2.899 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.069     ; 3.829      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.829 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.758      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.751 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.671      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.721 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.079     ; 3.641      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.690 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.619      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
; -2.645 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.070     ; 3.574      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Basketball:U1|TimerH[1]'                                                                                                ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.616 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.138     ; 2.169      ;
; -2.535 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.138     ; 2.087      ;
; -2.435 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.018      ; 2.019      ;
; -2.419 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.019      ; 2.004      ;
; -2.269 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.139     ; 1.967      ;
; -2.251 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; -0.140     ; 1.948      ;
; -1.991 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.018      ; 1.853      ;
; -1.979 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.285      ; 5.168      ;
; -1.903 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.285      ; 5.091      ;
; -1.776 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.477      ; 2.944      ;
; -1.744 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.475      ; 3.056      ;
; -1.716 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.442      ; 4.937      ;
; -1.691 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.477      ; 2.858      ;
; -1.670 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.283      ; 5.003      ;
; -1.664 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.441      ; 4.884      ;
; -1.566 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.284      ; 4.900      ;
; -1.473 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 3.441      ; 4.971      ;
; -1.414 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.634      ; 2.614      ;
; -1.386 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.633      ; 2.585      ;
; -1.280 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.476      ; 2.593      ;
; -1.244 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.476      ; 2.557      ;
; -1.244 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.285      ; 4.933      ;
; -1.229 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.634      ; 2.429      ;
; -1.222 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.475      ; 2.534      ;
; -1.213 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.633      ; 2.690      ;
; -1.166 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.285      ; 4.854      ;
; -1.118 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.442      ; 4.839      ;
; -1.067 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.441      ; 4.787      ;
; -0.897 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.284      ; 4.731      ;
; -0.837 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.283      ; 4.670      ;
; -0.614 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 3.441      ; 4.612      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Basketball:U1|TimerL[1]'                                                                                                ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -2.370 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.180      ; 2.545      ;
; -2.240 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.182      ; 2.614      ;
; -2.206 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.183      ; 2.581      ;
; -2.205 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.602      ; 5.515      ;
; -2.084 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.183      ; 2.605      ;
; -2.080 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.181      ; 2.446      ;
; -2.022 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.183      ; 2.543      ;
; -2.017 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.794      ; 3.806      ;
; -2.016 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.605      ; 5.526      ;
; -1.970 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.794      ; 3.759      ;
; -1.970 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.605      ; 5.626      ;
; -1.961 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.604      ; 5.470      ;
; -1.946 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.605      ; 5.602      ;
; -1.889 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.139      ; 2.366      ;
; -1.871 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.797      ; 3.860      ;
; -1.840 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.796      ; 3.828      ;
; -1.823 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.602      ; 5.633      ;
; -1.805 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.561      ; 5.417      ;
; -1.796 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 3.603      ; 5.297      ;
; -1.786 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.605      ; 5.796      ;
; -1.768 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.795      ; 3.748      ;
; -1.715 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.604      ; 5.724      ;
; -1.667 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.753      ; 3.758      ;
; -1.644 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.797      ; 3.633      ;
; -1.621 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.797      ; 3.756      ;
; -1.613 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.605      ; 5.769      ;
; -1.585 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.795      ; 3.565      ;
; -1.536 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.605      ; 5.692      ;
; -1.524 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.797      ; 3.659      ;
; -1.347 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.561      ; 5.459      ;
; -1.264 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 3.603      ; 5.265      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.353 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.072      ; 0.597      ;
; 0.387 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.387 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.039      ; 0.597      ;
; 0.402 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.614      ;
; 0.529 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.741      ;
; 0.554 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.766      ;
; 0.600 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.812      ;
; 0.601 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.813      ;
; 0.642 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.854      ;
; 0.668 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.880      ;
; 0.671 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.808      ; 2.883      ;
; 0.769 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.423      ; 4.596      ;
; 0.847 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.422      ; 4.673      ;
; 0.852 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.422      ; 4.678      ;
; 0.984 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.696      ;
; 0.989 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.423      ; 4.816      ;
; 1.010 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.722      ;
; 1.026 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.738      ;
; 1.028 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.740      ;
; 1.061 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.423      ; 4.888      ;
; 1.108 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.820      ;
; 1.128 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.840      ;
; 1.153 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.422      ; 4.979      ;
; 1.154 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.866      ;
; 1.170 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.808      ; 2.882      ;
; 1.222 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.423      ; 5.049      ;
; 1.277 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.422      ; 4.603      ;
; 1.298 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 3.422      ; 5.124      ;
; 1.411 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.423      ; 4.738      ;
; 1.430 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.423      ; 4.757      ;
; 1.488 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.423      ; 4.815      ;
; 1.530 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.422      ; 4.856      ;
; 1.546 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.423      ; 4.873      ;
; 1.557 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.422      ; 4.883      ;
; 1.822 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.037      ;
; 1.850 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 3.725      ;
; 1.862 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 3.422      ; 5.188      ;
; 1.883 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.098      ;
; 1.886 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.101      ;
; 1.893 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.108      ;
; 1.909 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.124      ;
; 1.911 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.126      ;
; 1.947 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.162      ;
; 1.951 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.166      ;
; 1.999 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.214      ;
; 2.000 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 3.875      ;
; 2.080 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 3.956      ;
; 2.116 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 3.992      ;
; 2.139 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.015      ;
; 2.163 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.038      ;
; 2.199 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.074      ;
; 2.239 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.114      ;
; 2.270 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.146      ;
; 2.300 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.176      ;
; 2.336 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.212      ;
; 2.360 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.575      ;
; 2.362 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.237      ;
; 2.366 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.461     ; 1.076      ;
; 2.435 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.650      ;
; 2.438 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.044      ; 2.653      ;
; 2.478 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.072      ; 2.721      ;
; 2.760 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.636      ;
; 2.782 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.705      ; 4.658      ;
; 2.860 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.735      ;
; 2.874 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.704      ; 4.749      ;
; 3.105 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.461     ; 1.815      ;
; 3.238 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.459     ; 1.950      ;
; 3.248 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.459     ; 1.960      ;
; 3.273 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.459     ; 1.985      ;
; 3.309 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.461     ; 2.019      ;
; 3.317 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.459     ; 2.029      ;
; 3.335 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -1.461     ; 2.045      ;
; 3.518 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.073      ; 3.762      ;
; 3.570 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.074      ; 3.815      ;
; 3.790 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.074      ; 4.035      ;
; 3.793 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.071      ; 4.035      ;
; 3.909 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.071      ; 4.151      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_50'                                                                                                         ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.643      ;
; 0.589 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.830      ;
; 0.589 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.830      ;
; 0.591 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.832      ;
; 0.592 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.833      ;
; 0.592 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.833      ;
; 0.593 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.834      ;
; 0.600 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.841      ;
; 0.600 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.842      ;
; 0.604 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.845      ;
; 0.605 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.846      ;
; 0.606 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.847      ;
; 0.607 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.848      ;
; 0.608 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.849      ;
; 0.608 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.849      ;
; 0.614 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[0]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.855      ;
; 0.616 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.857      ;
; 0.621 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 0.862      ;
; 0.760 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.001      ;
; 0.765 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.006      ;
; 0.788 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.029      ;
; 0.875 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.116      ;
; 0.877 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.118      ;
; 0.877 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.118      ;
; 0.879 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.120      ;
; 0.879 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.120      ;
; 0.880 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.121      ;
; 0.881 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.122      ;
; 0.881 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.122      ;
; 0.886 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.127      ;
; 0.887 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.128      ;
; 0.888 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.129      ;
; 0.890 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.133      ;
; 0.892 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.133      ;
; 0.893 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.135      ;
; 0.894 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.135      ;
; 0.895 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.127      ;
; 0.895 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.136      ;
; 0.896 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.137      ;
; 0.896 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.137      ;
; 0.902 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.143      ;
; 0.905 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.146      ;
; 0.905 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.146      ;
; 0.906 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.147      ;
; 0.907 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.148      ;
; 0.907 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.148      ;
; 0.907 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.148      ;
; 0.913 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.145      ;
; 0.945 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.186      ;
; 0.974 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.215      ;
; 0.978 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.219      ;
; 0.985 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.226      ;
; 0.985 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.226      ;
; 0.986 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.227      ;
; 0.987 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.228      ;
; 0.987 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.228      ;
; 0.989 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.230      ;
; 0.989 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.230      ;
; 0.990 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.231      ;
; 0.990 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.232      ;
; 0.994 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.226      ;
; 0.997 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.238      ;
; 0.998 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.239      ;
; 0.998 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.239      ;
; 1.000 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.241      ;
; 1.001 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.242      ;
; 1.001 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.242      ;
; 1.001 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.243      ;
; 1.002 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.243      ;
; 1.004 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.245      ;
; 1.004 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.245      ;
; 1.005 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.237      ;
; 1.005 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.237      ;
; 1.005 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.246      ;
; 1.006 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.247      ;
; 1.012 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.244      ;
; 1.012 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.253      ;
; 1.015 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.256      ;
; 1.016 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.257      ;
; 1.017 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.258      ;
; 1.023 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.255      ;
; 1.024 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 0.000        ; 0.061      ; 1.256      ;
; 1.047 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.288      ;
; 1.051 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.292      ;
; 1.074 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.315      ;
; 1.084 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.325      ;
; 1.088 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.329      ;
; 1.095 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.336      ;
; 1.096 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50       ; CLK_50      ; 0.000        ; 0.070      ; 1.337      ;
+-------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Basketball:U1|TimerH[1]'                                                                                                ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.561 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.603      ; 4.377      ;
; 0.729 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.440      ; 4.382      ;
; 0.761 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.886      ; 2.167      ;
; 0.790 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.603      ; 4.606      ;
; 0.812 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.438      ; 4.463      ;
; 0.838 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.604      ; 4.655      ;
; 0.891 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.440      ; 4.544      ;
; 0.951 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.885      ; 2.356      ;
; 0.961 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.886      ; 2.367      ;
; 0.981 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.885      ; 2.386      ;
; 1.011 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 3.441      ; 4.665      ;
; 1.033 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.722      ; 2.275      ;
; 1.063 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.720      ; 2.303      ;
; 1.119 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.722      ; 2.361      ;
; 1.272 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.722      ; 2.514      ;
; 1.361 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.603      ; 4.697      ;
; 1.381 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.723      ; 2.624      ;
; 1.391 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.603      ; 4.727      ;
; 1.409 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.604      ; 4.746      ;
; 1.444 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.440      ; 4.617      ;
; 1.515 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.720      ; 2.755      ;
; 1.568 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.440      ; 4.741      ;
; 1.615 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.438      ; 4.786      ;
; 1.684 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 3.441      ; 4.858      ;
; 1.805 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.334      ; 1.659      ;
; 1.896 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.334      ; 1.750      ;
; 1.994 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.169      ; 1.683      ;
; 2.004 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.335      ; 1.859      ;
; 2.026 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.171      ; 1.717      ;
; 2.101 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.171      ; 1.792      ;
; 2.222 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.172      ; 1.914      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Basketball:U1|TimerL[1]'                                                                                                ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 1.074 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.776      ; 5.063      ;
; 1.259 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.059      ; 3.338      ;
; 1.274 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.731      ; 5.218      ;
; 1.287 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.777      ; 5.277      ;
; 1.295 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.058      ; 3.373      ;
; 1.298 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.059      ; 3.377      ;
; 1.309 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.059      ; 3.388      ;
; 1.334 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.056      ; 3.410      ;
; 1.335 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.774      ; 5.322      ;
; 1.340 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.058      ; 3.418      ;
; 1.345 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.056      ; 3.421      ;
; 1.375 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.777      ; 5.365      ;
; 1.387 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.059      ; 3.466      ;
; 1.428 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.059      ; 3.507      ;
; 1.475 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.777      ; 5.465      ;
; 1.522 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 3.777      ; 5.512      ;
; 1.538 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 2.013      ; 3.571      ;
; 1.584 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.776      ; 5.093      ;
; 1.607 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.774      ; 5.114      ;
; 1.632 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.509      ; 2.161      ;
; 1.652 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.464      ; 2.136      ;
; 1.657 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.777      ; 5.167      ;
; 1.679 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.510      ; 2.209      ;
; 1.695 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.731      ; 5.159      ;
; 1.701 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.777      ; 5.211      ;
; 1.711 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.777      ; 5.221      ;
; 1.714 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.507      ; 2.241      ;
; 1.741 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 3.777      ; 5.251      ;
; 1.759 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.510      ; 2.289      ;
; 1.764 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.510      ; 2.294      ;
; 1.889 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.510      ; 2.419      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                  ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; Divider50MHz:U0|CLK_1HzOut ; -1.552 ; -11.147       ;
; CLK_50                     ; -1.536 ; -24.348       ;
; Basketball:U1|TimerH[1]    ; -1.080 ; -6.357        ;
; Basketball:U1|TimerL[1]    ; -1.024 ; -6.260        ;
+----------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+----------------------------+-------+---------------+
; Clock                      ; Slack ; End Point TNS ;
+----------------------------+-------+---------------+
; Divider50MHz:U0|CLK_1HzOut ; 0.182 ; 0.000         ;
; CLK_50                     ; 0.202 ; 0.000         ;
; Basketball:U1|TimerH[1]    ; 0.327 ; 0.000         ;
; Basketball:U1|TimerL[1]    ; 0.377 ; 0.000         ;
+----------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary    ;
+----------------------------+--------+---------------+
; Clock                      ; Slack  ; End Point TNS ;
+----------------------------+--------+---------------+
; CLK_50                     ; -3.000 ; -30.585       ;
; Divider50MHz:U0|CLK_1HzOut ; -1.000 ; -8.000        ;
; Basketball:U1|TimerH[1]    ; 0.389  ; 0.000         ;
; Basketball:U1|TimerL[1]    ; 0.443  ; 0.000         ;
+----------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; -1.552 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.042     ; 2.497      ;
; -1.552 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.041     ; 2.498      ;
; -1.527 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.042     ; 2.472      ;
; -1.495 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.041     ; 2.441      ;
; -1.452 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.041     ; 2.398      ;
; -1.433 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.041     ; 2.379      ;
; -1.392 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.040     ; 2.339      ;
; -1.390 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.040     ; 2.337      ;
; -1.329 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.086     ; 1.230      ;
; -1.313 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.086     ; 1.214      ;
; -1.272 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.087     ; 1.172      ;
; -1.270 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.087     ; 1.170      ;
; -1.257 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.086     ; 1.158      ;
; -1.216 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.087     ; 1.116      ;
; -1.175 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.086     ; 1.076      ;
; -1.172 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -1.087     ; 1.072      ;
; -0.897 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.834      ;
; -0.892 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.829      ;
; -0.880 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.841      ;
; -0.835 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.773      ;
; -0.803 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.741      ;
; -0.665 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.602      ;
; -0.609 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.546      ;
; -0.600 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.872      ; 3.064      ;
; -0.590 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.527      ;
; -0.590 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.527      ;
; -0.573 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.534      ;
; -0.573 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.510      ;
; -0.571 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.532      ;
; -0.570 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.873      ; 3.035      ;
; -0.556 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.950      ; 2.493      ;
; -0.552 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.490      ;
; -0.550 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.872      ; 3.014      ;
; -0.543 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.873      ; 3.008      ;
; -0.530 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.468      ;
; -0.528 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.466      ;
; -0.513 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.022     ; 1.478      ;
; -0.496 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.434      ;
; -0.494 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.432      ;
; -0.479 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.951      ; 2.417      ;
; -0.393 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.872      ; 2.857      ;
; -0.362 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.022     ; 1.327      ;
; -0.354 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.022     ; 1.319      ;
; -0.354 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.315      ;
; -0.339 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.300      ;
; -0.326 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.287      ;
; -0.318 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.785      ;
; -0.292 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.253      ;
; -0.276 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.873      ; 2.741      ;
; -0.267 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.734      ;
; -0.249 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.210      ;
; -0.247 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.208      ;
; -0.244 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.205      ;
; -0.224 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.872      ; 2.688      ;
; -0.223 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.690      ;
; -0.214 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.175      ;
; -0.213 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.680      ;
; -0.197 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.664      ;
; -0.193 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.026     ; 1.154      ;
; -0.165 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.632      ;
; -0.155 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 1.873      ; 2.620      ;
; -0.149 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; -0.022     ; 1.114      ;
; -0.106 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.573      ;
; -0.043 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.500        ; 0.875      ; 1.510      ;
; 0.096  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.872      ; 2.868      ;
; 0.157  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.872      ; 2.807      ;
; 0.166  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.873      ; 2.799      ;
; 0.217  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.873      ; 2.748      ;
; 0.219  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.873      ; 2.746      ;
; 0.224  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.872      ; 2.740      ;
; 0.237  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.872      ; 2.727      ;
; 0.266  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 1.873      ; 2.699      ;
; 0.303  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.664      ;
; 0.349  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.618      ;
; 0.399  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.568      ;
; 0.400  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.567      ;
; 0.401  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.566      ;
; 0.418  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.549      ;
; 0.482  ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.485      ;
; 0.499  ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 1.000        ; 0.875      ; 1.468      ;
+--------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_50'                                                                                                         ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.536 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.484      ;
; -1.495 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.443      ;
; -1.466 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.421      ;
; -1.436 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.391      ;
; -1.435 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.383      ;
; -1.430 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.378      ;
; -1.400 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.355      ;
; -1.391 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.346      ;
; -1.390 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.345      ;
; -1.388 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.336      ;
; -1.387 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.342      ;
; -1.309 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.264      ;
; -1.297 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.252      ;
; -1.297 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.252      ;
; -1.295 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.243      ;
; -1.280 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.235      ;
; -1.260 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.208      ;
; -1.259 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.214      ;
; -1.259 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.207      ;
; -1.242 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.197      ;
; -1.228 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.176      ;
; -1.177 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.032     ; 2.132      ;
; -1.172 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.120      ;
; -1.163 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.111      ;
; -1.118 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|CLK_1HzOut    ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 2.066      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -1.032 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.973      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.988 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.936      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.939 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.887      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.931 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.872      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.926 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50       ; CLK_50      ; 1.000        ; -0.046     ; 1.867      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
; -0.896 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50       ; CLK_50      ; 1.000        ; -0.039     ; 1.844      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Basketball:U1|TimerH[1]'                                                                                                ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.080 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.035      ; 1.174      ;
; -0.995 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.117      ; 1.110      ;
; -0.981 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.035      ; 1.075      ;
; -0.923 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.115      ; 1.036      ;
; -0.838 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.034      ; 1.025      ;
; -0.827 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.035      ; 1.015      ;
; -0.713 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 0.117      ; 0.990      ;
; -0.522 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 1.997      ; 2.683      ;
; -0.491 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.075      ; 1.625      ;
; -0.444 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 2.079      ; 2.626      ;
; -0.432 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.074      ; 1.659      ;
; -0.431 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 1.997      ; 2.592      ;
; -0.413 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 2.077      ; 2.593      ;
; -0.389 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.075      ; 1.523      ;
; -0.300 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 1.997      ; 2.555      ;
; -0.257 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 1.997      ; 2.918      ;
; -0.232 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 1.996      ; 2.486      ;
; -0.213 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.157      ; 1.368      ;
; -0.197 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.155      ; 1.350      ;
; -0.187 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.075      ; 1.415      ;
; -0.184 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.075      ; 1.412      ;
; -0.164 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 1.997      ; 2.825      ;
; -0.121 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.157      ; 1.438      ;
; -0.121 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.500        ; 2.079      ; 2.465      ;
; -0.120 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.157      ; 1.275      ;
; -0.089 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; 0.500        ; 1.074      ; 1.316      ;
; -0.084 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 2.079      ; 2.766      ;
; -0.059 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 2.077      ; 2.739      ;
; -0.034 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 1.996      ; 2.788      ;
; 0.010  ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 1.997      ; 2.745      ;
; 0.092  ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 1.000        ; 2.079      ; 2.752      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Basketball:U1|TimerL[1]'                                                                                                ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; -1.024 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.157      ; 3.345      ;
; -0.998 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.154      ; 3.229      ;
; -0.996 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.157      ; 3.318      ;
; -0.924 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.157      ; 3.340      ;
; -0.861 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.157      ; 3.276      ;
; -0.731 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.156      ; 3.051      ;
; -0.726 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.500        ; 2.130      ; 3.114      ;
; -0.707 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.196      ; 1.462      ;
; -0.670 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.193      ; 1.335      ;
; -0.620 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.196      ; 1.376      ;
; -0.592 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.196      ; 1.442      ;
; -0.583 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.195      ; 1.337      ;
; -0.532 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.196      ; 1.381      ;
; -0.471 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 0.169      ; 1.293      ;
; -0.429 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.232      ; 2.133      ;
; -0.422 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.232      ; 2.126      ;
; -0.396 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.235      ; 2.190      ;
; -0.369 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.235      ; 2.164      ;
; -0.297 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.234      ; 2.090      ;
; -0.258 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.154      ; 2.989      ;
; -0.217 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.235      ; 2.105      ;
; -0.191 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.208      ; 2.052      ;
; -0.167 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.235      ; 1.961      ;
; -0.144 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.234      ; 1.937      ;
; -0.141 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.157      ; 3.057      ;
; -0.132 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.157      ; 2.953      ;
; -0.099 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.157      ; 2.921      ;
; -0.098 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.157      ; 3.013      ;
; -0.076 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 1.000        ; 1.235      ; 1.965      ;
; -0.045 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.130      ; 2.933      ;
; -0.033 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 1.000        ; 2.156      ; 2.853      ;
+--------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Divider50MHz:U0|CLK_1HzOut'                                                                                                      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock               ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+
; 0.182 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.201 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.022      ; 0.307      ;
; 0.240 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.371      ;
; 0.244 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.961      ; 2.414      ;
; 0.288 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.419      ;
; 0.290 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.421      ;
; 0.301 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.432      ;
; 0.340 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.471      ;
; 0.342 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.473      ;
; 0.349 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.480      ;
; 0.356 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.962      ; 2.527      ;
; 0.365 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.922      ; 1.496      ;
; 0.369 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.962      ; 2.540      ;
; 0.409 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.962      ; 2.580      ;
; 0.437 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.961      ; 2.607      ;
; 0.455 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.962      ; 2.626      ;
; 0.511 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.961      ; 2.681      ;
; 0.550 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.961      ; 2.720      ;
; 0.795 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.426      ;
; 0.808 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.439      ;
; 0.817 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.962      ; 2.488      ;
; 0.823 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 1.993      ;
; 0.862 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.032      ;
; 0.863 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.961      ; 2.533      ;
; 0.868 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.962      ; 2.539      ;
; 0.868 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.499      ;
; 0.883 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.961      ; 2.553      ;
; 0.908 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.539      ;
; 0.913 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.544      ;
; 0.920 ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.551      ;
; 0.925 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.096      ;
; 0.931 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.041      ;
; 0.937 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.047      ;
; 0.953 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.584      ;
; 0.964 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 0.922      ; 1.595      ;
; 0.968 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.962      ; 2.639      ;
; 0.970 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.141      ;
; 0.976 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.086      ;
; 0.976 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.147      ;
; 0.987 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.097      ;
; 0.991 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.161      ;
; 0.996 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.167      ;
; 0.997 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.107      ;
; 1.006 ; Basketball:U1|TimerL[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.116      ;
; 1.007 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.117      ;
; 1.047 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.218      ;
; 1.048 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[1] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.961      ; 2.718      ;
; 1.050 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.220      ;
; 1.062 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.232      ;
; 1.066 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.237      ;
; 1.068 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.178      ;
; 1.070 ; Basketball:U1|TimerL[3] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.180      ;
; 1.094 ; Basketball:U1|TimerH[3] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.264      ;
; 1.210 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.962      ; 2.881      ;
; 1.224 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.334      ;
; 1.242 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.413      ;
; 1.248 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.358      ;
; 1.259 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.026      ; 1.369      ;
; 1.260 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.041      ; 1.385      ;
; 1.265 ; Basketball:U1|TimerH[1] ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; -0.500       ; 1.961      ; 2.935      ;
; 1.322 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.492      ;
; 1.377 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.087      ; 2.548      ;
; 1.396 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.951     ; 0.529      ;
; 1.405 ; Basketball:U1|TimerH[2] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 1.086      ; 2.575      ;
; 1.795 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.951     ; 0.928      ;
; 1.837 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.041      ; 1.962      ;
; 1.884 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.950     ; 1.018      ;
; 1.906 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.950     ; 1.040      ;
; 1.907 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.951     ; 1.040      ;
; 1.910 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerL[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.950     ; 1.044      ;
; 1.918 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[2] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.951     ; 1.051      ;
; 1.941 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.042      ; 2.067      ;
; 1.944 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[3] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; -0.950     ; 1.078      ;
; 1.992 ; Basketball:U1|TimerL[0] ; Basketball:U1|TimerH[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.042      ; 2.118      ;
; 2.050 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[1] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.040      ; 2.174      ;
; 2.103 ; Basketball:U1|TimerH[0] ; Basketball:U1|TimerL[0] ; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 0.000        ; 0.040      ; 2.227      ;
+-------+-------------------------+-------------------------+----------------------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_50'                                                                                                                       ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock               ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+
; 0.202 ; Divider50MHz:U0|Count_DIV[24] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.325      ;
; 0.295 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.418      ;
; 0.296 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.420      ;
; 0.297 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.420      ;
; 0.301 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.424      ;
; 0.301 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.424      ;
; 0.302 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[10] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.426      ;
; 0.304 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.427      ;
; 0.304 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.427      ;
; 0.305 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.428      ;
; 0.308 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[0]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.431      ;
; 0.312 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.435      ;
; 0.314 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.437      ;
; 0.368 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.491      ;
; 0.370 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.493      ;
; 0.378 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.501      ;
; 0.445 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.568      ;
; 0.450 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.573      ;
; 0.451 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.575      ;
; 0.453 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.576      ;
; 0.453 ; Divider50MHz:U0|CLK_1HzOut    ; Divider50MHz:U0|CLK_1HzOut    ; Divider50MHz:U0|CLK_1HzOut ; CLK_50      ; 0.000        ; 1.589      ; 2.261      ;
; 0.455 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[1]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.578      ;
; 0.456 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.573      ;
; 0.458 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.581      ;
; 0.458 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[2]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.581      ;
; 0.458 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.581      ;
; 0.461 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[11] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.584      ;
; 0.461 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.584      ;
; 0.462 ; Divider50MHz:U0|Count_DIV[21] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.585      ;
; 0.462 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.585      ;
; 0.463 ; Divider50MHz:U0|Count_DIV[23] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.586      ;
; 0.465 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.588      ;
; 0.465 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.588      ;
; 0.466 ; Divider50MHz:U0|Count_DIV[22] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.589      ;
; 0.471 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[12] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.587      ;
; 0.508 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.631      ;
; 0.511 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.634      ;
; 0.513 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.636      ;
; 0.514 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.637      ;
; 0.515 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.638      ;
; 0.517 ; Divider50MHz:U0|Count_DIV[15] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.640      ;
; 0.517 ; Divider50MHz:U0|Count_DIV[7]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; Divider50MHz:U0|Count_DIV[5]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.641      ;
; 0.519 ; Divider50MHz:U0|Count_DIV[19] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[15] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[21] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.642      ;
; 0.519 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.636      ;
; 0.521 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[3]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[9]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.644      ;
; 0.522 ; Divider50MHz:U0|Count_DIV[12] ; Divider50MHz:U0|Count_DIV[16] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.645      ;
; 0.522 ; Divider50MHz:U0|Count_DIV[18] ; Divider50MHz:U0|Count_DIV[22] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.645      ;
; 0.522 ; Divider50MHz:U0|Count_DIV[2]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.645      ;
; 0.523 ; Divider50MHz:U0|Count_DIV[11] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.639      ;
; 0.523 ; Divider50MHz:U0|Count_DIV[9]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.639      ;
; 0.524 ; Divider50MHz:U0|Count_DIV[16] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; Divider50MHz:U0|Count_DIV[0]  ; Divider50MHz:U0|Count_DIV[4]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; Divider50MHz:U0|Count_DIV[6]  ; Divider50MHz:U0|Count_DIV[10] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[19] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.647      ;
; 0.527 ; Divider50MHz:U0|Count_DIV[13] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.650      ;
; 0.527 ; Divider50MHz:U0|Count_DIV[17] ; Divider50MHz:U0|Count_DIV[20] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.650      ;
; 0.528 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[17] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.651      ;
; 0.528 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[23] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.651      ;
; 0.528 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[11] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.651      ;
; 0.528 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.651      ;
; 0.531 ; Divider50MHz:U0|Count_DIV[14] ; Divider50MHz:U0|Count_DIV[18] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.654      ;
; 0.531 ; Divider50MHz:U0|Count_DIV[20] ; Divider50MHz:U0|Count_DIV[24] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.654      ;
; 0.531 ; Divider50MHz:U0|Count_DIV[4]  ; Divider50MHz:U0|Count_DIV[8]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.654      ;
; 0.534 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[13] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.650      ;
; 0.537 ; Divider50MHz:U0|Count_DIV[10] ; Divider50MHz:U0|Count_DIV[14] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.653      ;
; 0.538 ; Divider50MHz:U0|Count_DIV[8]  ; Divider50MHz:U0|Count_DIV[12] ; CLK_50                     ; CLK_50      ; 0.000        ; 0.032      ; 0.654      ;
; 0.574 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[5]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.697      ;
; 0.574 ; Divider50MHz:U0|Count_DIV[3]  ; Divider50MHz:U0|Count_DIV[7]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.697      ;
; 0.577 ; Divider50MHz:U0|Count_DIV[1]  ; Divider50MHz:U0|Count_DIV[6]  ; CLK_50                     ; CLK_50      ; 0.000        ; 0.039      ; 0.700      ;
+-------+-------------------------------+-------------------------------+----------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Basketball:U1|TimerH[1]'                                                                                                ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.327 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.179      ; 2.611      ;
; 0.350 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.304      ; 1.174      ;
; 0.350 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.178      ; 2.633      ;
; 0.365 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.093      ; 2.563      ;
; 0.374 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.179      ; 2.658      ;
; 0.394 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.304      ; 1.218      ;
; 0.428 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.218      ; 1.166      ;
; 0.434 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.094      ; 2.633      ;
; 0.462 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.304      ; 1.286      ;
; 0.462 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.218      ; 1.200      ;
; 0.464 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.303      ; 1.287      ;
; 0.470 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.092      ; 2.667      ;
; 0.480 ; Basketball:U1|TimerH[3] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.217      ; 1.217      ;
; 0.510 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; 0.000        ; 2.094      ; 2.709      ;
; 0.542 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[4] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.179      ; 2.346      ;
; 0.548 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.219      ; 1.287      ;
; 0.619 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.219      ; 1.358      ;
; 0.623 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[6] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.093      ; 2.341      ;
; 0.667 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[0] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.092      ; 2.384      ;
; 0.690 ; Basketball:U1|TimerH[2] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 1.217      ; 1.427      ;
; 0.691 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[2] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.178      ; 2.494      ;
; 0.708 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[3] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.094      ; 2.427      ;
; 0.720 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[5] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.179      ; 2.524      ;
; 0.783 ; Basketball:U1|TimerH[1] ; SEG7_LUT:U3|os[1] ; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1] ; -0.500       ; 2.094      ; 2.502      ;
; 1.014 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.306      ; 0.840      ;
; 1.128 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.306      ; 0.954      ;
; 1.136 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.219      ; 0.875      ;
; 1.149 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.305      ; 0.974      ;
; 1.188 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.221      ; 0.929      ;
; 1.202 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.220      ; 0.942      ;
; 1.265 ; Basketball:U1|TimerH[0] ; SEG7_LUT:U3|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1] ; -0.500       ; 0.221      ; 1.006      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Basketball:U1|TimerL[1]'                                                                                                ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node           ; Launch Clock               ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+
; 0.377 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.261      ; 2.743      ;
; 0.378 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.262      ; 2.745      ;
; 0.393 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.386      ; 1.799      ;
; 0.393 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.388      ; 1.801      ;
; 0.401 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.386      ; 1.807      ;
; 0.405 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.263      ; 2.773      ;
; 0.407 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.387      ; 1.814      ;
; 0.410 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.387      ; 1.817      ;
; 0.421 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.388      ; 1.829      ;
; 0.423 ; Basketball:U1|TimerL[3] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.389      ; 1.832      ;
; 0.427 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.263      ; 2.795      ;
; 0.433 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.263      ; 2.801      ;
; 0.436 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.388      ; 1.844      ;
; 0.442 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.264      ; 2.811      ;
; 0.446 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.389      ; 1.855      ;
; 0.450 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; 0.000        ; 2.235      ; 2.790      ;
; 0.535 ; Basketball:U1|TimerL[2] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 1.360      ; 1.915      ;
; 0.724 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[4] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.363      ; 1.107      ;
; 0.736 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[0] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.390      ; 1.146      ;
; 0.764 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[3] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.391      ; 1.175      ;
; 0.806 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[1] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.391      ; 1.217      ;
; 0.813 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[6] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.389      ; 1.222      ;
; 0.814 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[5] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.392      ; 1.226      ;
; 0.849 ; Basketball:U1|TimerL[0] ; SEG7_LUT:U2|os[2] ; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1] ; 0.000        ; 0.391      ; 1.260      ;
; 1.046 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[0] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.262      ; 2.933      ;
; 1.106 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[4] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.235      ; 2.966      ;
; 1.138 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[6] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.261      ; 3.024      ;
; 1.139 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[3] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.263      ; 3.027      ;
; 1.183 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[1] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.263      ; 3.071      ;
; 1.269 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[2] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.263      ; 3.157      ;
; 1.294 ; Basketball:U1|TimerL[1] ; SEG7_LUT:U2|os[5] ; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1] ; -0.500       ; 2.264      ; 3.183      ;
+-------+-------------------------+-------------------+----------------------------+-------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                       ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Clock                       ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack            ; -4.111   ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  Basketball:U1|TimerH[1]    ; -2.799   ; 0.327 ; N/A      ; N/A     ; 0.377               ;
;  Basketball:U1|TimerL[1]    ; -2.553   ; 0.377 ; N/A      ; N/A     ; 0.316               ;
;  CLK_50                     ; -4.111   ; 0.202 ; N/A      ; N/A     ; -3.000              ;
;  Divider50MHz:U0|CLK_1HzOut ; -4.108   ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS             ; -143.145 ; 0.0   ; 0.0      ; 0.0     ; -46.69              ;
;  Basketball:U1|TimerH[1]    ; -17.609  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  Basketball:U1|TimerL[1]    ; -16.198  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  CLK_50                     ; -80.062  ; 0.000 ; N/A      ; N/A     ; -36.410             ;
;  Divider50MHz:U0|CLK_1HzOut ; -29.276  ; 0.000 ; N/A      ; N/A     ; -10.280             ;
+-----------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; oSEG0[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG0[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; oSEG1[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Alarm         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; nRST                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; nPAUSE                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oSEG0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oSEG0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; oSEG0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; oSEG0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oSEG0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; oSEG1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; Alarm         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oSEG0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; oSEG0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oSEG0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; oSEG1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; Alarm         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; oSEG0[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; oSEG0[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oSEG0[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oSEG0[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; oSEG1[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oSEG1[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oSEG1[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oSEG1[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; oSEG1[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; oSEG1[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; Alarm         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                     ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1]    ; 0        ; 0        ; 7        ; 7        ;
; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1]    ; 0        ; 0        ; 17       ; 0        ;
; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1]    ; 7        ; 7        ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1]    ; 17       ; 0        ; 0        ; 0        ;
; CLK_50                     ; CLK_50                     ; 1105     ; 0        ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; CLK_50                     ; 1        ; 1        ; 0        ; 0        ;
; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 11       ; 11       ; 0        ; 0        ;
; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 12       ; 12       ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 67       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                      ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; From Clock                 ; To Clock                   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------+----------------------------+----------+----------+----------+----------+
; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1]    ; 0        ; 0        ; 7        ; 7        ;
; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerH[1]    ; 0        ; 0        ; 17       ; 0        ;
; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1]    ; 7        ; 7        ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; Basketball:U1|TimerL[1]    ; 17       ; 0        ; 0        ; 0        ;
; CLK_50                     ; CLK_50                     ; 1105     ; 0        ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; CLK_50                     ; 1        ; 1        ; 0        ; 0        ;
; Basketball:U1|TimerH[1]    ; Divider50MHz:U0|CLK_1HzOut ; 11       ; 11       ; 0        ; 0        ;
; Basketball:U1|TimerL[1]    ; Divider50MHz:U0|CLK_1HzOut ; 12       ; 12       ; 0        ; 0        ;
; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; 67       ; 0        ; 0        ; 0        ;
+----------------------------+----------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 15    ; 15   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------------------------------------------------+
; Clock Status Summary                                                         ;
+----------------------------+----------------------------+------+-------------+
; Target                     ; Clock                      ; Type ; Status      ;
+----------------------------+----------------------------+------+-------------+
; Basketball:U1|TimerH[1]    ; Basketball:U1|TimerH[1]    ; Base ; Constrained ;
; Basketball:U1|TimerL[1]    ; Basketball:U1|TimerL[1]    ; Base ; Constrained ;
; CLK_50                     ; CLK_50                     ; Base ; Constrained ;
; Divider50MHz:U0|CLK_1HzOut ; Divider50MHz:U0|CLK_1HzOut ; Base ; Constrained ;
+----------------------------+----------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; nPAUSE     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Alarm       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; nPAUSE     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; nRST       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Alarm       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG0[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; oSEG1[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Mar 08 19:39:45 2025
Info: Command: quartus_sta basketball_top -c basketball_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 14 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'basketball_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_50 CLK_50
    Info (332105): create_clock -period 1.000 -name Divider50MHz:U0|CLK_1HzOut Divider50MHz:U0|CLK_1HzOut
    Info (332105): create_clock -period 1.000 -name Basketball:U1|TimerL[1] Basketball:U1|TimerL[1]
    Info (332105): create_clock -period 1.000 -name Basketball:U1|TimerH[1] Basketball:U1|TimerH[1]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.111
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.111             -80.062 CLK_50 
    Info (332119):    -4.108             -29.276 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):    -2.799             -17.609 Basketball:U1|TimerH[1] 
    Info (332119):    -2.553             -16.198 Basketball:U1|TimerL[1] 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.444               0.000 CLK_50 
    Info (332119):     0.597               0.000 Basketball:U1|TimerH[1] 
    Info (332119):     1.009               0.000 Basketball:U1|TimerL[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 CLK_50 
    Info (332119):    -1.285             -10.280 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.362               0.000 Basketball:U1|TimerL[1] 
    Info (332119):     0.447               0.000 Basketball:U1|TimerH[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.723
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.723             -26.065 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):    -3.699             -71.201 CLK_50 
    Info (332119):    -2.616             -16.516 Basketball:U1|TimerH[1] 
    Info (332119):    -2.370             -14.891 Basketball:U1|TimerL[1] 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.402               0.000 CLK_50 
    Info (332119):     0.561               0.000 Basketball:U1|TimerH[1] 
    Info (332119):     1.074               0.000 Basketball:U1|TimerL[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -36.410 CLK_50 
    Info (332119):    -1.285             -10.280 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.316               0.000 Basketball:U1|TimerL[1] 
    Info (332119):     0.377               0.000 Basketball:U1|TimerH[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.552
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.552             -11.147 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):    -1.536             -24.348 CLK_50 
    Info (332119):    -1.080              -6.357 Basketball:U1|TimerH[1] 
    Info (332119):    -1.024              -6.260 Basketball:U1|TimerL[1] 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.202               0.000 CLK_50 
    Info (332119):     0.327               0.000 Basketball:U1|TimerH[1] 
    Info (332119):     0.377               0.000 Basketball:U1|TimerL[1] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -30.585 CLK_50 
    Info (332119):    -1.000              -8.000 Divider50MHz:U0|CLK_1HzOut 
    Info (332119):     0.389               0.000 Basketball:U1|TimerH[1] 
    Info (332119):     0.443               0.000 Basketball:U1|TimerL[1] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4962 megabytes
    Info: Processing ended: Sat Mar 08 19:39:46 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


