晶片內電容量測技術之研究與其應用(II) 
Study on On-Chip Capacitance Measurement Technique and Its Applications 
 計畫編號：NSC 97－2221－E－260－029 
執行期間：97 年 8 月 1 日 至 98 年 7 月 31 日 
主持人：國立暨南大學 電機系 許孟烈教授 
 
一、 中文摘要 
晶片上電容量測之研究 (On-chip 
capacitance measurement)可以運用於電
容感測：例如電容式指紋擷取晶片[3]、電
容式微粒子感應監測晶片與晶片和晶片之
間的電容耦合信號傳輸。預期實現的電容
讀取技術，包含以下數種規格：消耗功率
小、電路結構簡單、效能穩定的電容讀取
電路。研究過程中採用 TSMC 提供的
0.35m 2P4M 製程，進行純粹讀取電路電
性分析，之後便能整合數種電容感測技術
於單一晶片中。在現有的文獻架構中，脈
波週期調變的讀取電路，具有架構簡易、
低消耗功率、以及半數位輸出訊號的型
態。本研究計畫中打算採取電流型雙斜率
的積分方式[1]，透過電荷轉移的技術[2]
直接產生一個電容比值調變的電流，透過
這個電流的變化來反應感測器端電容的變
化。配合一些時序控制開關、電流源、以
及積分器，最後可以用脈波調變輸出的方
式來呈現電容微小變量。利用雙斜率積分
運作的特性可以得到的好處，方便來抑制
隨製程、溫度參數漂移的問題，進而提供
一個穩定的輸出訊號給後端電路處理。 
 
英文摘要 
This project is aiming to develop a 
simple and robust method to measure 
on-chip capacitance, which can be 
utilized in accelerometers, pressure 
sensors, or capacitive fingerprint 
acquisition devices. In order to achieve 
the objective of low power and low cost 
interface circuit, a capacitance interface 
circuit is designed and implemented by 
TSMC 0.35m process. For known 
researches, an interface with pulse width 
modulation (PWM) output can fit our 
requirement. In our design, based on 
dual slope integration and charge 
transfer techniques, a capacitance-ratio 
modulated current can reflect the 
capacitive sensor change by different 
current volumes. After processing by the 
peripheral control logic and the integrator, 
this current will be transformed to pulse 
width modulated outputs to be 
insensitive to process and temperature 
fluctuations for subsequent signal 
processing. 
 
二、計劃的緣由與目的 
本計劃提出通用型的電容式讀取電路
架構，方便於晶片上的電容讀取整合，以
期達到 SOC (system on chip)或是 SIP 
(system in package)的需求。面對微小電
容變化的應用，需要足夠大的動態範圍，
還得能夠即時補償環境變動產生的電路參
數漂移效應。接下來的電路設計將提出適
當的配置，處理這些問題。 
 
三、研究方法及成果  
電流式雙斜率積分電路技術在早期電
路便被提出，常見的應用有雙斜率的類比
數位轉換器。簡單來看，雙斜率積分的工
作模式如圖一。要強調的是，圖一是理想
的電路簡圖，已經將寄生效應以及實際元
件非理想效應忽略。一號電流會在 T1時間
時透過開關流向積分電容，此時二號電流
和積分電容的電流路徑被阻隔。接著 T2
確定性。透過統計的方式求得平均值和標
準差，兩者相除稱之為動態範圍，透過分
析線性誤差量和動態範圍，可以判斷此讀
取電容技術的適用範圍。 
分別將VCR, VCX, VINT_BF和clk的內部
節點，透過緩衝器輸出，如圖五所示。過
程中發現 VCT的跳動造成的積分斜率的不
正常動作，如圖六。並且隨著 MCTT 的電
壓變動越大而越明顯，它類似把積分器的
輸出降低一個電位差，導致輸出的脈波寬
度會比原先模擬的來的小，由於接近一個
固定的電壓差跳動，所以對於轉換的靈敏
度影響不大。 
反覆測試之後將不同組電容變化和模
擬做比較，將線性誤差列於表一，可以看
出線性誤差偏移了約 2 倍，轉換靈敏度則
差異不大。接著將晶片的偏壓條件稍做改
變，並且將時脈調整至 100kHz。這樣子
的目的是因為上述提到 VCT跳動導致脈波
寬度變小，雖然這對線性誤差影響並不
大，但是會造成式子(4)無法套用。合理的
解決辦法就是將時脈拉高，使得 VCT 的
charge injection 的效應降低，如此一來才
有辦法計算 cld的標準差。圖七是量測輸出
脈波 VPW 在 CX=6 時候的 peak to peak 
jitter，根據模擬數據，這時候的待測電容
量約為 2511+279=2790 fF，量測數據中
正 規 化 後 的 jitter 量 的 標 準 差 為
26.4/1786/6=0.247%，所以可以計算出 cld
的標準差為 27900.247%=6.9 fF。 
 
四、結論與討論 
經由量測結果，可以看出雙斜率積分
的架構比單斜率更能抵抗製程變異的影
響。同時也驗證了利用本計劃提出的電容
比值調變電流的技術，能以較少的電流消
耗和電路結構，來轉換微小電容變化成為
電流訊號。對於需要低成本的電容感測前
端讀取電路，本架構目前達到了應有的規
格。之後對於雜訊的處理需要更完善的考
量，方能將本電路的架構落實在最小量測
電容低於 fF 的應用。 
本計畫為第二年度之計畫，相關成果
目前有 1 篇期刊論文被接受與發表 3 篇研
討會論文。另外有 1 篇期刊論文審稿中， 2
篇期刊論文準備投稿。 
 
五、參考文獻 
[1] Paolo Bruschi, Nicolò Nizza, and Massimo 
Piotto, “A current‐mode, dual slope, 
integrated capacitance‐to‐pulse duration 
converter,” IEEE J. Solid‐State Circuits, vol. 42, 
pp. 1884‐1891, Sep. 2007. 
[2] Koji Kotani, Tadashi Shibata, and Tadahiro 
Ohmi, “CMOS charge‐transfer preamplifier 
for offset‐fluctuation cancellation in 
low‐power A/D converters,” IEEE J. 
Solid‐State Circuits, vol. 33, pp. 762‐769, May 
1998. 
[3] Meng‐Lieh Sheu, Chih‐Kuan Lai, Wei‐Hung 
Hsu and Hong‐Ming Yang, “A Novel 
Capacitive Sensing Scheme for Fingerprint 
Acquisition,” IEEE Conference on Electron 
Devices and Solid‐State Circuits, pp. 627‐630, 
Dec. 2005. 
 
圖表 
 
圖一 電流式雙斜率積分的電路示意圖 
 
 
 
 
