41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 23 462 338 438 0 \NUL
Outputting the addition of multiples of 2
22 23 486 407 462 0 \NUL
depending on how many switches are turned on
22 444 436 638 412 0 \NUL
b_0 is always grounded 
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 444 460 671 436 0 \NUL
b_1 turns on when in_0 is on
22 272 744 633 720 0 \NUL
Outputs the same truth table using SOP/POS,
22 272 768 575 744 0 \NUL
NAND gates only, and NOR gates only
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
22 443 484 746 460 0 \NUL
b_2 turns on when in_0 and in_1 differ
1 470 159 481 198
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
19 65 227 124 208 0
in_3
19 65 251 124 232 0
in_2
19 65 275 124 256 0
in_1
19 65 299 124 280 0
in_0
20 237 225 296 206 0
a_3
20 239 252 298 233 0
a_2
20 239 275 298 256 0
a_1
20 241 301 300 282 0
a_0
22 20 141 421 117 0 \NUL
Part A: Connecting wires from user input switches
22 86 173 318 149 0 \NUL
to 7 segment display counter
1 121 217 238 215
1 121 241 240 242
1 121 265 240 265
1 121 289 242 291
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
20 333 329 392 310 0
b_1
20 330 376 389 357 0
b_0
20 323 265 382 246 0
b_2
19 31 251 90 232 0
in_1
19 33 279 92 260 0
in_0
35 186 281 235 232 0 0
19 38 328 97 309 0
in_0
14 40 391 89 342
22 22 167 429 143 0 \NUL
Part B: Circuit outputs the 3 bits shown in the truth 
22 89 193 347 169 0 \NUL
table given the four bits as input
1 187 242 87 241
1 187 270 89 269
1 324 255 232 256
1 334 319 94 318
1 331 366 86 366
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
20 567 591 626 572 0
c_0
19 51 354 110 335 0
in_2
19 53 317 112 298 0
in_1
19 54 281 113 262 0
in_0
19 49 462 108 443 0
in_2
19 48 432 107 413 0
in_1
19 49 402 108 383 0
in_0
5 139 328 188 279 0
5 141 370 190 321 0
3 226 317 275 268 1 0
5 129 416 178 367 0
5 135 492 184 443 0
3 225 467 274 418 1 0
19 46 596 105 577 0
in_2
19 46 567 105 548 0
in_1
19 49 533 108 514 0
in_0
5 129 549 178 500 0
5 125 584 174 535 0
3 225 583 274 534 1 0
4 332 474 381 425 1 0
19 52 738 111 719 0
in_2
19 50 704 109 685 0
in_1
19 47 678 106 659 0
in_0
3 238 720 287 671 1 0
4 431 606 480 557 0 0
22 84 157 464 133 0 \NUL
Part C: Implementing truth table using SOP and 
22 199 188 336 164 0 \NUL
outputting to c_0
1 140 303 109 307
1 142 345 107 344
1 227 278 110 271
1 227 292 185 303
1 227 306 187 345
1 130 391 105 392
1 136 467 105 452
1 226 442 104 422
1 226 456 181 467
1 226 428 175 391
1 130 524 105 523
1 126 559 102 557
1 226 572 102 586
1 226 558 171 559
1 226 544 175 524
1 333 435 272 292
1 333 449 271 442
1 333 463 271 558
1 239 681 103 668
1 239 695 106 694
1 239 709 108 728
1 432 567 378 449
1 432 595 284 695
1 568 581 477 581
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
19 27 254 86 235 0
in_1
19 25 200 84 181 0
in_0
19 22 429 81 410 0
in_1
19 24 655 83 636 0
in_2
19 23 310 82 291 0
in_2
19 25 390 84 371 0
in_0
19 24 474 83 455 0
in_2
19 27 548 86 529 0
in_0
19 24 742 83 723 0
in_1
19 30 709 89 690 0
in_0
19 23 776 82 757 0
in_2
3 118 268 167 219 0 1
3 119 322 168 273 0 1
3 122 402 171 353 0 1
3 120 489 169 440 0 1
3 133 561 182 512 0 1
3 225 252 274 203 1 1
3 231 441 280 392 1 1
3 239 618 288 569 1 1
3 363 395 412 346 1 1
20 623 572 682 553 0
c_1
3 174 748 223 699 1 1
3 292 743 341 694 0 1
3 468 400 517 351 0 1
3 529 587 578 538 0 1
19 27 598 86 579 0
in_1
3 137 610 186 561 0 1
3 470 734 519 685 0 1
22 117 131 450 107 0 \NUL
Part C: Implementing the same truth table
22 200 163 385 139 0 \NUL
using only NAND gates
1 119 229 83 244
1 119 257 83 244
1 120 283 79 300
1 120 311 79 300
1 123 363 81 380
1 123 391 81 380
1 121 450 80 464
1 121 478 80 464
1 134 522 83 538
1 134 550 83 538
1 226 213 81 190
1 226 227 164 243
1 226 241 165 297
1 232 402 168 377
1 232 416 78 419
1 232 430 166 464
1 240 579 179 536
1 364 356 271 227
1 364 370 277 416
1 364 384 285 593
1 175 709 86 699
1 175 723 80 732
1 175 737 79 766
1 293 704 220 723
1 293 732 220 723
1 469 361 409 370
1 469 389 409 370
1 530 548 514 375
1 624 562 575 562
1 138 571 83 588
1 138 599 83 588
1 240 593 183 585
1 240 607 80 645
1 530 576 516 709
1 338 718 471 723
1 471 695 338 718
38 6
22 8 32 55 8 0 \NUL
Lab 1
22 8 64 111 40 0 \NUL
Bruni, Jason
22 8 96 67 72 0 \NUL
jabruni
19 18 181 77 162 0
in_1
19 18 141 77 122 0
in_0
19 17 226 76 207 0
in_2
19 15 342 74 323 0
in_1
19 12 305 71 286 0
in_0
19 15 384 74 365 0
in_2
19 20 514 79 495 0
in_1
19 20 477 79 458 0
in_0
19 22 562 81 543 0
in_2
19 10 722 69 703 0
in_1
19 12 673 71 654 0
in_0
19 7 768 66 749 0
in_2
4 98 195 147 146 0 1
4 102 239 151 190 0 1
4 101 319 150 270 0 1
4 106 399 155 350 0 1
4 101 488 150 439 0 1
4 103 529 152 480 0 1
20 724 494 783 475 0
c_2
4 106 691 155 642 0 1
4 102 742 151 693 0 1
4 97 790 146 741 0 1
4 463 739 512 690 1 1
4 207 155 256 106 0 1
4 204 194 253 145 0 1
4 207 246 256 197 0 1
4 201 317 250 268 0 1
4 197 361 246 312 0 1
4 197 402 246 353 0 1
4 205 484 254 435 0 1
4 193 540 242 491 0 1
4 188 592 237 543 0 1
4 316 182 365 133 1 1
4 326 362 375 313 1 1
4 330 550 379 501 1 1
4 420 361 469 312 1 1
4 507 361 556 312 0 1
4 582 508 631 459 0 1
4 659 513 708 464 0 1
22 235 57 705 33 0 \NUL
Part C: Implementing the same truth table using NOR gates
1 99 156 74 171
1 99 184 74 171
1 103 200 73 216
1 103 228 73 216
1 102 280 68 295
1 102 308 68 295
1 107 360 71 374
1 107 388 71 374
1 102 449 76 467
1 102 477 76 467
1 104 490 76 504
1 104 518 76 504
1 107 652 68 663
1 107 680 68 663
1 103 703 66 712
1 103 731 66 712
1 98 751 63 758
1 98 779 63 758
1 464 700 152 666
1 464 714 148 717
1 464 728 143 765
1 208 116 74 131
1 208 144 74 131
1 205 155 144 170
1 205 183 144 170
1 208 207 148 214
1 208 235 148 214
1 202 278 147 294
1 202 306 147 294
1 198 322 71 332
1 198 350 71 332
1 198 363 152 374
1 198 391 152 374
1 206 445 147 463
1 206 473 147 463
1 194 501 149 504
1 194 529 149 504
1 189 553 78 552
1 189 581 78 552
1 317 143 253 130
1 317 157 250 169
1 317 171 253 221
1 327 323 247 292
1 327 337 243 336
1 327 351 243 377
1 331 511 251 459
1 331 525 239 515
1 331 539 234 567
1 421 322 362 157
1 421 336 372 337
1 421 350 376 525
1 508 322 466 336
1 508 350 466 336
1 583 469 553 336
1 583 497 509 714
1 660 474 628 483
1 660 502 628 483
1 725 484 705 488
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
