+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                           ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; test_channels[0].chnl_tester_i                                                                                                                                      ; 198   ; 32             ; 33           ; 32             ; 198    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|writer                                                                                                          ; 206   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|sgListReader                                                                                                    ; 132   ; 0              ; 32           ; 0              ; 99     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer|fifo|mem                                                                                                 ; 148   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer|fifo                                                                                                     ; 132   ; 2              ; 0            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|buffer                                                                                                          ; 136   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|monitor                                                                                                         ; 144   ; 0              ; 0            ; 0              ; 228    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|wrPtrFull                                                                                             ; 4     ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|rdPtrEmpty                                                                                            ; 4     ; 0              ; 0            ; 0              ; 29     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|asyncCompare                                                                                          ; 62    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo|mem                                                                                                   ; 160   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate|fifo                                                                                                       ; 135   ; 0              ; 0            ; 0              ; 131    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort|gate                                                                                                            ; 198   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|txPort                                                                                                                 ; 335   ; 0              ; 0            ; 0              ; 305    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA|metaFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA|syncFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigBtoA                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB|metaFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB|syncFF                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync|sigAtoB                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|countSync                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig|metaFF                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig|syncFF                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxAckSig                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA|metaFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA|syncFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigBtoA                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB|metaFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB|syncFF                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig|sigAtoB                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate|rxSig                                                                                                      ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|gate                                                                                                            ; 199   ; 0              ; 0            ; 0              ; 229    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|reader                                                                                                          ; 180   ; 0              ; 0            ; 0              ; 177    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgListReader                                                                                                    ; 132   ; 0              ; 32           ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|requesterMux                                                                                                    ; 228   ; 0              ; 0            ; 0              ; 81     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxReq                                                                                                         ; 55    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxReq                                                                                                         ; 55    ; 0              ; 0            ; 0              ; 78     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifo|mem                                                                                                    ; 150   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifo                                                                                                        ; 132   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifo|mem                                                                                                    ; 150   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifo                                                                                                        ; 132   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|wrPtrFull                                                                                         ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|rdPtrEmpty                                                                                        ; 4     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|asyncCompare                                                                                      ; 46    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo|mem                                                                                               ; 151   ; 0              ; 0            ; 0              ; 128    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo|fifo                                                                                                   ; 134   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifo                                                                                                        ; 134   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgTxFifoPacker                                                                                                  ; 136   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|sgRxFifoPacker                                                                                                  ; 136   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort|mainFifoPacker                                                                                                  ; 136   ; 0              ; 0            ; 0              ; 132    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel|rxPort                                                                                                                 ; 515   ; 0              ; 0            ; 0              ; 436    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel|channel                                                                                                                        ; 396   ; 0              ; 0            ; 0              ; 609    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|channels[0].channel                                                                                                                                ; 396   ; 0              ; 0            ; 0              ; 609    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux_128_inst|selWr                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux_128_inst|selRd                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|tx_mux_128_inst                                                                                                                        ; 291   ; 20             ; 5            ; 20             ; 247    ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo|shiftreg_wr_delay_inst                                                                                                    ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo|mem                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst|req_ack_fifo                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|tx_mux_inst                                                                                                                                        ; 292   ; 0              ; 0            ; 0              ; 248    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|intr|intrCtlr                                                                                                                                      ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|intr                                                                                                                                               ; 44    ; 1              ; 0            ; 1              ; 65     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|rc_fc                                                                                                                                              ; 28    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txc_output_register|pipeline_inst                                                                                                         ; 209   ; 0              ; 0            ; 0              ; 207    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txc_output_register                                                                                                                       ; 209   ; 136            ; 0            ; 136            ; 206    ; 136             ; 136           ; 136             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|chnl_output_register|pipeline_inst                                                                                                        ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|chnl_output_register                                                                                                                      ; 52    ; 2              ; 0            ; 2              ; 48     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrxlen_demux                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrx_addrlo_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgrx_addrhi_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtxlen_demux                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtx_addrlo_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|sgtx_addrhi_demux                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rx_offlast_demux                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rx_len_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|txdone_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxdone_demux                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|tx_offlast_ready_demux                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|tx_len_ready_demux                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|field_demux                                                                                                                               ; 5     ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxr_input_register|pipeline_inst                                                                                                          ; 253   ; 0              ; 0            ; 0              ; 251    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst|rxr_input_register                                                                                                                        ; 253   ; 1              ; 0            ; 1              ; 250    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reg_inst                                                                                                                                           ; 486   ; 17             ; 9            ; 17             ; 255    ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_output                                                                                                                           ; 180   ; 0              ; 0            ; 0              ; 190    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input|posRam                                                                                                                     ; 32    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input|countRam                                                                                                                   ; 20    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|data_input                                                                                                                            ; 180   ; 0              ; 3            ; 0              ; 222    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|mapRam                                                                                                                                ; 18    ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|pktRam                                                                                                                                ; 24    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[3].ram                                                                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[2].ram                                                                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[1].ram                                                                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue|rams[0].ram                                                                                                                           ; 54    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reorderQueue                                                                                                                                       ; 155   ; 0              ; 0            ; 0              ; 149    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst|rst_shiftreg                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst|rst_counter                                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|reset_extender_inst                                                                                                                                ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_data_hold|pipeline_inst                                                                                                                        ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_data_hold                                                                                                                                      ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_meta_hold|pipeline_inst                                                                                                                        ; 75    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst|txc_meta_hold                                                                                                                                      ; 75    ; 0              ; 0            ; 0              ; 73     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|riffa_inst                                                                                                                                                    ; 731   ; 0              ; 64           ; 0              ; 641    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|output_reg_inst|pipeline_inst                                                                                        ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|output_reg_inst                                                                                                      ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rc_inst|rst_counter                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rc_inst                                                                                                              ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|rst_shiftreg                                                                                                         ; 3     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_output_inst|pipeline_inst                                                                             ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_output_inst                                                                                           ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst|mux_inst|mux_select_inst                                                                     ; 271   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst|mux_inst                                                                                     ; 271   ; 0              ; 0            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_phi_inst                                                                                              ; 274   ; 0              ; 3            ; 0              ; 135    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|tx_arbiter_inst                                                                                          ; 9     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txc_capture_inst|pipeline_inst                                                                           ; 138   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txc_capture_inst                                                                                         ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txr_capture_inst|pipeline_inst                                                                           ; 138   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst|txr_capture_inst                                                                                         ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|tx_mux_inst                                                                                                          ; 273   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|output_register_inst|pipeline_inst                                 ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|output_register_inst                                               ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[3].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[3].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[2].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[2].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[3].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[3].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[3].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[3].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[2].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[2].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[2].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[2].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|pktctr_inst                                                        ; 3     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|satctr_inst                                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|select_reg|pipeline_inst                                           ; 23    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|select_reg                                                         ; 23    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|ready_reg|pipeline_inst                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|ready_reg                                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|compute_reg|pipeline_inst                                          ; 178   ; 0              ; 0            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|compute_reg                                                        ; 178   ; 4              ; 0            ; 4              ; 176    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|hdr_input_reg|pipeline_inst                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|hdr_input_reg                                                      ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|rot_inst                                                           ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|len_mask                                                           ; 3     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst|packet_mask                                                        ; 3     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_alignment_inst                                                                    ; 300   ; 2              ; 1            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|output_pipeline_inst|pipeline_inst                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|output_pipeline_inst                                                       ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst|shiftreg_wr_delay_inst                                           ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst|mem                                                              ; 169   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|fifo_inst                                                                  ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|input_pipeline_inst|pipeline_inst                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst|input_pipeline_inst                                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|txhf_inst                                                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg|pipeline_inst                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_               ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_ctr_inst                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|txdf_inst                                                      ; 144   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[3].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[2].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[1].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[0].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[3].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[2].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[1].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[0].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_rotate_inst                                   ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_onehot_inst                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|em_rotate_inst                                   ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|eof_convert                                      ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register|pipeline_inst                    ; 141   ; 0              ; 2            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register                                  ; 141   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register|pipeline_inst                     ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register                                   ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst|tx_shift_inst                                                  ; 138   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst|tx_data_pipeline_inst                                                                ; 141   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_engine_inst                                                                                      ; 297   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|output_inst|pipeline_inst                                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|output_inst                                                                       ; 162   ; 5              ; 0            ; 5              ; 160    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|input_inst|pipeline_inst                                                          ; 132   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst|input_inst                                                                        ; 132   ; 10             ; 0            ; 10             ; 130    ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst|txr_formatter_inst                                                                                   ; 120   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txr_engine_inst                                                                                                      ; 255   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|output_register_inst|pipeline_inst                                 ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|output_register_inst                                               ; 136   ; 0              ; 0            ; 0              ; 134    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[3].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[3].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[2].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[2].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[1].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_|mux_select_inst          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_packet_format_multiplexers[0].dw_mux_                          ; 130   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[3].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[3].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[3].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[3].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[2].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[2].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[2].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[2].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[1].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register|pipeline_inst         ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].packet_valid_register                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_|pipeline_inst                ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|gen_data_input_regs[0].data_register_                              ; 36    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|pktctr_inst                                                        ; 3     ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|satctr_inst                                                        ; 3     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|select_reg|pipeline_inst                                           ; 23    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|select_reg                                                         ; 23    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|ready_reg|pipeline_inst                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|ready_reg                                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|compute_reg|pipeline_inst                                          ; 178   ; 0              ; 0            ; 0              ; 176    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|compute_reg                                                        ; 178   ; 4              ; 0            ; 4              ; 176    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|hdr_input_reg|pipeline_inst                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|hdr_input_reg                                                      ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|rot_inst                                                           ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|len_mask                                                           ; 3     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst|packet_mask                                                        ; 3     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_alignment_inst                                                                    ; 300   ; 2              ; 1            ; 2              ; 140    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|output_pipeline_inst|pipeline_inst                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|output_pipeline_inst                                                       ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst|shiftreg_wr_delay_inst                                           ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst|mem                                                              ; 169   ; 0              ; 0            ; 0              ; 158    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|fifo_inst                                                                  ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|input_pipeline_inst|pipeline_inst                                          ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst|input_pipeline_inst                                                        ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|txhf_inst                                                                            ; 162   ; 0              ; 0            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg|pipeline_inst                       ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_valid_reg                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[3].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[2].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[1].input_pipeline_inst_               ; 38    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].perfifo_ctr_inst                   ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_|pipeline_inst  ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_pipeline_inst_                ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|shiftreg_wr_delay_inst  ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_|mem                     ; 55    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].fifo_inst_                         ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_|pipeline_inst ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|gen_regs_fifos[0].input_pipeline_inst_               ; 38    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst|packet_ctr_inst                                      ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|txdf_inst                                                      ; 144   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[3].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[2].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[1].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_multiplexers[0].mux_inst_                    ; 132   ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[3].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[2].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[1].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|gen_rotates[0].select_rotate_inst_               ; 6     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_rotate_inst                                   ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|ef_onehot_inst                                   ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|em_rotate_inst                                   ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|eof_convert                                      ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register|pipeline_inst                    ; 141   ; 0              ; 2            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|output_register                                  ; 141   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register|pipeline_inst                     ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst|input_register                                   ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst|tx_shift_inst                                                  ; 138   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst|tx_data_pipeline_inst                                                                ; 141   ; 0              ; 0            ; 0              ; 139    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_engine_inst                                                                                      ; 297   ; 0              ; 0            ; 0              ; 137    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|output_inst|pipeline_inst                                                         ; 162   ; 0              ; 2            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|output_inst                                                                       ; 162   ; 4              ; 0            ; 4              ; 160    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|input_inst|pipeline_inst                                                          ; 132   ; 0              ; 0            ; 0              ; 130    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst|input_inst                                                                        ; 132   ; 46             ; 0            ; 46             ; 130    ; 46              ; 46            ; 46              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst|txc_formatter_inst                                                                                   ; 91    ; 0              ; 8            ; 0              ; 160    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst|txc_engine_inst                                                                                                      ; 226   ; 0              ; 0            ; 0              ; 138    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|tx_engine_classic_inst                                                                                                                      ; 463   ; 0              ; 0            ; 0              ; 143    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|sop_shiftreg_inst                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|output_pipeline|pipeline_inst                                                                        ; 106   ; 0              ; 0            ; 0              ; 104    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|output_pipeline                                                                                      ; 106   ; 1              ; 0            ; 1              ; 103    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_pipeline|pipeline_inst                                                                            ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_pipeline                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|dw_enable                                                                                            ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|o2m_ef                                                                                               ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|start_flag_register                                                                                  ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_address_register                                                                            ; 10    ; 1              ; 0            ; 1              ; 7      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_length_register                                                                             ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_type_register                                                                               ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|meta_DW2_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|meta_DW1_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst|metadata_DW0_register                                                                                ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxc_engine_inst                                                                                                      ; 825   ; 8              ; 589          ; 8              ; 205    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|sop_shiftreg_inst                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|output_pipeline|pipeline_inst                                                                        ; 138   ; 0              ; 0            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|output_pipeline                                                                                      ; 138   ; 1              ; 0            ; 1              ; 135    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|start_flag_register                                                                                  ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW1_bit_2_register                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW0_bit_2_register                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_length_register                                                                             ; 13    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_type_register                                                                               ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_4DWH_register                                                                               ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW1_register                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|addr_DW0_register                                                                                    ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|meta_DW1_register                                                                                    ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|metadata_DW0_register                                                                                ; 35    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_pipeline|pipeline_inst                                                                            ; 8     ; 0              ; 2            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_pipeline                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|dw_enable                                                                                            ; 7     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst|o2m_ef                                                                                               ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|rxr_engine_inst                                                                                                      ; 825   ; 8              ; 557          ; 8              ; 264    ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|soff_shiftreg_inst                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|eoff_shiftreg_inst                                                                                                   ; 6     ; 1              ; 0            ; 1              ; 20     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|eop_shiftreg_inst                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|valid_shiftreg_inst                                                                                                  ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|sop_shiftreg_inst                                                                                                    ; 3     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst|data_shiftreg_inst                                                                                                   ; 130   ; 1              ; 0            ; 1              ; 640    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst|rx_engine_classic_inst                                                                                                                      ; 150   ; 1              ; 0            ; 1              ; 470    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|engine_layer_inst                                                                                                                                             ; 1040  ; 797            ; 0            ; 797            ; 980    ; 797             ; 797           ; 797             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa|trans                                                                                                                                                         ; 386   ; 19             ; 59           ; 19             ; 338    ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; riffa                                                                                                                                                               ; 443   ; 0              ; 0            ; 0              ; 331    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|wrapper|altpcie_hip_pipen1b_inst                                                                                                                          ; 903   ; 496            ; 232          ; 496            ; 849    ; 496             ; 496           ; 496             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|wrapper                                                                                                                                                   ; 628   ; 235            ; 0            ; 235            ; 820    ; 235             ; 235           ; 235             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|rs_serdes                                                                                                                                                 ; 77    ; 3              ; 38           ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|serdes|PCIeGen2x8If128_serdes_alt4gxb_9uoa_component                                                                                                      ; 206   ; 22             ; 0            ; 22             ; 214    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst|serdes                                                                                                                                                    ; 206   ; 0              ; 0            ; 0              ; 197    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; pcie_inst                                                                                                                                                           ; 159   ; 29             ; 0            ; 29             ; 329    ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprioout_mux                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio|state_mc_decode|auto_generated                                                                      ; 3     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio|state_mc_counter|auto_generated                                                                     ; 3     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio|state_mc_cmpr|auto_generated                                                                        ; 12    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio|rd_data_output_cmpr|auto_generated                                                                  ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio|pre_amble_cmpr|auto_generated                                                                       ; 12    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|dprio                                                                                                     ; 47    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component|calibration|alt_cal_mux_gen.testbus_mux|auto_generated                                                    ; 35    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst|ALTGXPCIeGen2x8_alt2gxb_reconfig_dvv_component                                                                                                           ; 38    ; 3              ; 0            ; 3              ; 5      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; altgx_inst                                                                                                                                                          ; 35    ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTPLL50I50O125O250O_inst|altpll_component|auto_generated                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; ALTPLL50I50O125O250O_inst                                                                                                                                           ; 1     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
