4.2基于FPGA的基带处理子系统设计
基带处理子系统是频谱感知平台设计的核心部分，它是指从FMC接口接收 到射频板的ADC数据之后，以及处理完成传送给DMA之前的基带信号算法处理 部分。主要包括降釆样和抗混叠滤波器(DDC)、AXI配置总线设计、频谱感知硬 件控制部分、时域加窗模块、复FFT变换模块、频谱能量与均值模块几个部分, 输入端是ADC釆样后的信号，输出端是平均之后的各个频点的频谱能量值。整 个处理子系统稳定运行在200MHz时钟频率下，其与基于Microblaze SOC系统和 射频前端系统的数据通信均通过跨时钟域FIFO完成对跨时钟域的处理。
图4-5基带处理子系统信号处理过程
基带处理子系统详细的信号处理过程见图4-5, ADC驱动部分处理后的复釆 样信号，首先经过时域加窗处理，然后经过163.84Msps今81.92Msps的降釆样抽 取滤波处理，随后是FFT变换得到频域信号值、CORDIC算法求取复频域信号的 实虚部平方和得到各个拼点的频谱能量值，得到频域能量值之后对128帧的数据 求一次平均得到一次感知的频谱能量数据，控制部分由AXI-to-IP Bridge总线桥从 Microblaze软件层下发配置完成控制功能。
