TimeQuest Timing Analyzer report for vga_with_hw_test_image
Tue Nov 09 16:03:14 2021
Quartus Prime Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'clk'
 23. Slow 1200mV 0C Model Hold: 'clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'clk'
 31. Fast 1200mV 0C Model Hold: 'clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2016  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; vga_with_hw_test_image                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.8%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Tue Nov 09 16:03:13 2021 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 97.03 MHz ; 97.03 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 9.694 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.403 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.701 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                            ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 9.694  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.223     ;
; 9.694  ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.223     ;
; 9.695  ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.222     ;
; 9.695  ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.222     ;
; 9.815  ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.080     ; 10.103     ;
; 9.815  ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.080     ; 10.103     ;
; 9.892  ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.025     ;
; 9.892  ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 10.025     ;
; 10.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.635      ;
; 10.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.635      ;
; 10.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.635      ;
; 10.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.635      ;
; 10.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.635      ;
; 10.284 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.634      ;
; 10.284 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.634      ;
; 10.284 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.634      ;
; 10.284 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.634      ;
; 10.284 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.634      ;
; 10.391 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.526      ;
; 10.391 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.526      ;
; 10.404 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.079     ; 9.515      ;
; 10.404 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.515      ;
; 10.404 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.079     ; 9.515      ;
; 10.404 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.515      ;
; 10.404 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.515      ;
; 10.452 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.480      ;
; 10.452 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.066     ; 9.480      ;
; 10.481 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.437      ;
; 10.481 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.437      ;
; 10.481 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 9.437      ;
; 10.481 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.437      ;
; 10.481 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 9.437      ;
; 10.536 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.380      ;
; 10.536 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.380      ;
; 10.543 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.374      ;
; 10.543 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.374      ;
; 10.556 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.360      ;
; 10.556 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.360      ;
; 10.576 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.340      ;
; 10.576 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.340      ;
; 10.595 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.324      ;
; 10.595 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.324      ;
; 10.595 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.324      ;
; 10.595 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.324      ;
; 10.595 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.324      ;
; 10.596 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.323      ;
; 10.596 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.323      ;
; 10.596 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.323      ;
; 10.596 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.323      ;
; 10.596 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.323      ;
; 10.691 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.225      ;
; 10.691 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 9.225      ;
; 10.716 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.078     ; 9.204      ;
; 10.716 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.078     ; 9.204      ;
; 10.716 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.078     ; 9.204      ;
; 10.716 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.078     ; 9.204      ;
; 10.716 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.078     ; 9.204      ;
; 10.793 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.126      ;
; 10.793 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.126      ;
; 10.793 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.126      ;
; 10.793 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.126      ;
; 10.793 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.079     ; 9.126      ;
; 10.872 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.045      ;
; 10.872 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.081     ; 9.045      ;
; 10.936 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.980      ;
; 10.936 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.980      ;
; 10.980 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 8.938      ;
; 10.980 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.938      ;
; 10.980 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 8.938      ;
; 10.980 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.938      ;
; 10.980 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.938      ;
; 11.041 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.065     ; 8.892      ;
; 11.041 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.065     ; 8.892      ;
; 11.041 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.065     ; 8.892      ;
; 11.041 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.065     ; 8.892      ;
; 11.041 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.065     ; 8.892      ;
; 11.120 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.797      ;
; 11.120 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.797      ;
; 11.120 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.797      ;
; 11.120 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.797      ;
; 11.120 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.797      ;
; 11.132 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.080     ; 8.786      ;
; 11.132 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.786      ;
; 11.132 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.080     ; 8.786      ;
; 11.132 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.786      ;
; 11.132 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.080     ; 8.786      ;
; 11.145 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.772      ;
; 11.145 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.772      ;
; 11.145 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.772      ;
; 11.145 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.772      ;
; 11.145 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.772      ;
; 11.165 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.752      ;
; 11.165 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.752      ;
; 11.165 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.081     ; 8.752      ;
; 11.165 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.752      ;
; 11.165 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.081     ; 8.752      ;
; 11.168 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.747      ;
; 11.168 ; vga_controller:inst1|v_count[0] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.083     ; 8.747      ;
; 11.254 ; vga_controller:inst1|v_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.662      ;
; 11.254 ; vga_controller:inst1|v_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.082     ; 8.662      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.403 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.450 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.716      ;
; 0.874 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 0.874 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.141      ;
; 1.063 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.079      ; 1.328      ;
; 1.119 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.126 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.144 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.409      ;
; 1.149 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.077      ; 1.412      ;
; 1.163 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.168 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.203 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.472      ;
; 1.204 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.473      ;
; 1.207 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.476      ;
; 1.211 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.082      ; 1.479      ;
; 1.224 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.493      ;
; 1.228 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.497      ;
; 1.235 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.502      ;
; 1.238 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.507      ;
; 1.239 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.080      ; 1.505      ;
; 1.239 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.508      ;
; 1.242 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.511      ;
; 1.250 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.516      ;
; 1.250 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.516      ;
; 1.253 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.522      ;
; 1.254 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.520      ;
; 1.329 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.078      ; 1.593      ;
; 1.332 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.598      ;
; 1.340 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.606      ;
; 1.351 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.617      ;
; 1.353 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.619      ;
; 1.376 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.643      ;
; 1.416 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.685      ;
; 1.418 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.083      ; 1.687      ;
; 1.453 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.723      ;
; 1.464 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.730      ;
; 1.466 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.732      ;
; 1.494 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.761      ;
; 1.498 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.765      ;
; 1.519 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.785      ;
; 1.533 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.801      ;
; 1.533 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.801      ;
; 1.533 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.801      ;
; 1.534 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.802      ;
; 1.559 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.825      ;
; 1.575 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.844      ;
; 1.577 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.846      ;
; 1.586 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.852      ;
; 1.590 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.857      ;
; 1.610 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.876      ;
; 1.630 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.897      ;
; 1.639 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.908      ;
; 1.642 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.082      ; 1.910      ;
; 1.644 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.911      ;
; 1.684 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.951      ;
; 1.690 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.957      ;
; 1.690 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.959      ;
; 1.702 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.971      ;
; 1.703 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.972      ;
; 1.704 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 1.973      ;
; 1.705 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.975      ;
; 1.723 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.989      ;
; 1.744 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 2.012      ;
; 1.745 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.012      ;
; 1.756 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.078      ; 2.020      ;
; 1.771 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.036      ;
; 1.771 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.040      ;
; 1.772 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.041      ;
; 1.774 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.040      ;
; 1.775 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.044      ;
; 1.777 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.042      ;
; 1.779 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.045      ;
; 1.780 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.046      ;
; 1.785 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.052      ;
; 1.793 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.063      ;
; 1.795 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.064      ;
; 1.814 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.080      ;
; 1.825 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 2.092      ;
; 1.828 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.094      ;
; 1.838 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.104      ;
; 1.855 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.122      ;
; 1.865 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.131      ;
; 1.866 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.132      ;
; 1.874 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.141      ;
; 1.876 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.142      ;
; 1.879 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.081      ; 2.146      ;
; 1.880 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.147      ;
; 1.882 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.149      ;
; 1.891 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.160      ;
; 1.895 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.162      ;
; 1.905 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.084      ; 2.175      ;
; 1.906 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.079      ; 2.171      ;
; 1.910 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.083      ; 2.179      ;
; 1.911 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.082      ; 2.179      ;
; 1.914 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.181      ;
; 1.915 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.182      ;
; 1.920 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.187      ;
; 1.922 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.082      ; 2.190      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 104.59 MHz ; 104.59 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 10.439 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.681 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 10.439 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.487      ;
; 10.439 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.487      ;
; 10.443 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.483      ;
; 10.443 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.483      ;
; 10.620 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.306      ;
; 10.620 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.306      ;
; 10.693 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.234      ;
; 10.693 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.072     ; 9.234      ;
; 10.989 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.939      ;
; 10.989 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.939      ;
; 10.989 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.939      ;
; 10.989 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.939      ;
; 10.989 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.939      ;
; 10.993 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.935      ;
; 10.993 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.935      ;
; 10.993 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.935      ;
; 10.993 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.935      ;
; 10.993 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.935      ;
; 11.111 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.815      ;
; 11.111 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.815      ;
; 11.168 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.774      ;
; 11.168 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.057     ; 8.774      ;
; 11.170 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.758      ;
; 11.170 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.758      ;
; 11.170 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.758      ;
; 11.170 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.758      ;
; 11.170 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.758      ;
; 11.243 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.070     ; 8.686      ;
; 11.243 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.070     ; 8.686      ;
; 11.243 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.070     ; 8.686      ;
; 11.243 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.070     ; 8.686      ;
; 11.243 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.070     ; 8.686      ;
; 11.282 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.644      ;
; 11.282 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.644      ;
; 11.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.647      ;
; 11.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.647      ;
; 11.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.647      ;
; 11.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.647      ;
; 11.283 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.647      ;
; 11.287 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.643      ;
; 11.287 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.643      ;
; 11.287 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.643      ;
; 11.287 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.643      ;
; 11.287 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.643      ;
; 11.371 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.553      ;
; 11.371 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.553      ;
; 11.376 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.548      ;
; 11.376 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.548      ;
; 11.390 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.534      ;
; 11.390 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.534      ;
; 11.410 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.514      ;
; 11.410 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.514      ;
; 11.464 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.466      ;
; 11.464 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.466      ;
; 11.464 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.466      ;
; 11.464 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.466      ;
; 11.464 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.069     ; 8.466      ;
; 11.535 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.068     ; 8.396      ;
; 11.535 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.068     ; 8.396      ;
; 11.535 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.068     ; 8.396      ;
; 11.535 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.068     ; 8.396      ;
; 11.535 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.068     ; 8.396      ;
; 11.567 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.359      ;
; 11.567 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.359      ;
; 11.661 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.267      ;
; 11.661 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.267      ;
; 11.661 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.267      ;
; 11.661 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.267      ;
; 11.661 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.267      ;
; 11.713 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.211      ;
; 11.713 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.075     ; 8.211      ;
; 11.718 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.055     ; 8.226      ;
; 11.718 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.055     ; 8.226      ;
; 11.718 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.055     ; 8.226      ;
; 11.718 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.055     ; 8.226      ;
; 11.718 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.055     ; 8.226      ;
; 11.832 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.096      ;
; 11.832 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.096      ;
; 11.832 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.071     ; 8.096      ;
; 11.832 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.096      ;
; 11.832 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.071     ; 8.096      ;
; 11.872 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.054      ;
; 11.872 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.054      ;
; 11.872 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.054      ;
; 11.872 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.054      ;
; 11.872 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.054      ;
; 11.903 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.023      ;
; 11.903 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.023      ;
; 11.903 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.023      ;
; 11.903 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.023      ;
; 11.903 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.023      ;
; 11.924 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.002      ;
; 11.924 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.002      ;
; 11.924 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.002      ;
; 11.924 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.002      ;
; 11.924 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.002      ;
; 11.926 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.000      ;
; 11.926 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.000      ;
; 11.926 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.000      ;
; 11.926 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.073     ; 8.000      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.408 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 0.650      ;
; 0.806 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.050      ;
; 0.806 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.050      ;
; 0.950 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.191      ;
; 1.023 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.267      ;
; 1.040 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.283      ;
; 1.046 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.067      ; 1.284      ;
; 1.060 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.301      ;
; 1.061 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.305      ;
; 1.065 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.307      ;
; 1.070 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.071 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.074 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.317      ;
; 1.076 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.075      ; 1.322      ;
; 1.099 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.342      ;
; 1.112 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.131 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.375      ;
; 1.132 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.132 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.132 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.375      ;
; 1.134 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.143 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.386      ;
; 1.143 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.386      ;
; 1.146 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.389      ;
; 1.149 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.185 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.427      ;
; 1.187 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.427      ;
; 1.192 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.435      ;
; 1.241 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.483      ;
; 1.243 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.485      ;
; 1.270 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.514      ;
; 1.297 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.544      ;
; 1.298 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.545      ;
; 1.298 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.541      ;
; 1.305 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.550      ;
; 1.318 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.561      ;
; 1.345 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.589      ;
; 1.354 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.598      ;
; 1.374 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.616      ;
; 1.417 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.660      ;
; 1.423 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.423 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.423 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.423 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.665      ;
; 1.428 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.672      ;
; 1.430 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.672      ;
; 1.444 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.687      ;
; 1.452 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.694      ;
; 1.468 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.712      ;
; 1.472 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.715      ;
; 1.491 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.735      ;
; 1.495 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.739      ;
; 1.496 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.740      ;
; 1.511 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.757      ;
; 1.516 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.761      ;
; 1.525 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.768      ;
; 1.526 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.769      ;
; 1.527 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.770      ;
; 1.530 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.773      ;
; 1.531 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.775      ;
; 1.561 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.805      ;
; 1.570 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.816      ;
; 1.576 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.819      ;
; 1.579 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.822      ;
; 1.580 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.069      ; 1.820      ;
; 1.580 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.823      ;
; 1.583 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.826      ;
; 1.586 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.828      ;
; 1.599 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.844      ;
; 1.601 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.845      ;
; 1.605 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.848      ;
; 1.608 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.851      ;
; 1.611 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.852      ;
; 1.616 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.858      ;
; 1.625 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.070      ; 1.866      ;
; 1.633 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.876      ;
; 1.637 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.881      ;
; 1.645 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.888      ;
; 1.657 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.901      ;
; 1.675 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.919      ;
; 1.676 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.918      ;
; 1.677 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.919      ;
; 1.679 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.923      ;
; 1.679 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.921      ;
; 1.682 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.926      ;
; 1.697 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.941      ;
; 1.700 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.942      ;
; 1.700 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.944      ;
; 1.710 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.953      ;
; 1.715 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.074      ; 1.960      ;
; 1.715 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.959      ;
; 1.721 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.071      ; 1.963      ;
; 1.721 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.964      ;
; 1.721 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.965      ;
; 1.734 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.977      ;
; 1.737 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.979      ;
; 1.739 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.983      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.757 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.182 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.214 ; 0.000                            ;
+-------+-------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                              ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 14.757 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.188      ;
; 14.757 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.188      ;
; 14.762 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.183      ;
; 14.762 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.183      ;
; 14.881 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.064      ;
; 14.881 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 5.064      ;
; 14.984 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.962      ;
; 14.984 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.962      ;
; 15.058 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.888      ;
; 15.058 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.888      ;
; 15.058 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.888      ;
; 15.058 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.888      ;
; 15.058 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.888      ;
; 15.063 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.883      ;
; 15.063 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.883      ;
; 15.063 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.883      ;
; 15.063 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.883      ;
; 15.063 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.883      ;
; 15.145 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.800      ;
; 15.145 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.800      ;
; 15.182 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.764      ;
; 15.182 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.764      ;
; 15.182 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.764      ;
; 15.182 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.764      ;
; 15.182 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.764      ;
; 15.207 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.027     ; 4.753      ;
; 15.207 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.027     ; 4.753      ;
; 15.210 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.738      ;
; 15.210 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.738      ;
; 15.210 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.738      ;
; 15.210 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.738      ;
; 15.210 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.738      ;
; 15.215 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.733      ;
; 15.215 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.733      ;
; 15.215 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.733      ;
; 15.215 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.733      ;
; 15.215 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.733      ;
; 15.227 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.718      ;
; 15.227 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.718      ;
; 15.285 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.662      ;
; 15.285 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.040     ; 4.662      ;
; 15.285 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.040     ; 4.662      ;
; 15.285 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.040     ; 4.662      ;
; 15.285 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.040     ; 4.662      ;
; 15.298 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.646      ;
; 15.298 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.646      ;
; 15.334 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.614      ;
; 15.334 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.614      ;
; 15.334 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.614      ;
; 15.334 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.614      ;
; 15.334 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.614      ;
; 15.409 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.536      ;
; 15.409 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.536      ;
; 15.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.534      ;
; 15.410 ; vga_controller:inst1|v_count[2] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.534      ;
; 15.430 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.512      ;
; 15.430 ; vga_controller:inst1|v_count[1] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.512      ;
; 15.437 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.038     ; 4.512      ;
; 15.437 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.038     ; 4.512      ;
; 15.437 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.038     ; 4.512      ;
; 15.437 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.038     ; 4.512      ;
; 15.437 ; vga_controller:inst1|v_count[6] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.038     ; 4.512      ;
; 15.439 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.503      ;
; 15.439 ; vga_controller:inst1|v_count[3] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.503      ;
; 15.446 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.500      ;
; 15.446 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.500      ;
; 15.446 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.500      ;
; 15.446 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.500      ;
; 15.446 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.500      ;
; 15.508 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.026     ; 4.453      ;
; 15.508 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.026     ; 4.453      ;
; 15.508 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.026     ; 4.453      ;
; 15.508 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.026     ; 4.453      ;
; 15.508 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.026     ; 4.453      ;
; 15.528 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.418      ;
; 15.528 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.418      ;
; 15.528 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.041     ; 4.418      ;
; 15.528 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.418      ;
; 15.528 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.041     ; 4.418      ;
; 15.555 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 4.392      ;
; 15.560 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|disp_ena ; clk          ; clk         ; 20.000       ; -0.040     ; 4.387      ;
; 15.561 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.387      ;
; 15.566 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|v_sync   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.382      ;
; 15.598 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.350      ;
; 15.598 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.350      ;
; 15.598 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.350      ;
; 15.598 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.350      ;
; 15.598 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]   ; clk          ; clk         ; 20.000       ; -0.039     ; 4.350      ;
; 15.598 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.344      ;
; 15.598 ; vga_controller:inst1|v_count[4] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.045     ; 4.344      ;
; 15.599 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[31]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.346      ;
; 15.599 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.346      ;
; 15.599 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[10]  ; clk          ; clk         ; 20.000       ; -0.042     ; 4.346      ;
; 15.599 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.346      ;
; 15.599 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]   ; clk          ; clk         ; 20.000       ; -0.042     ; 4.346      ;
; 15.655 ; vga_controller:inst1|v_count[8] ; vga_controller:inst1|row[5]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.289      ;
; 15.655 ; vga_controller:inst1|v_count[8] ; vga_controller:inst1|row[6]   ; clk          ; clk         ; 20.000       ; -0.043     ; 4.289      ;
; 15.660 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]   ; clk          ; clk         ; 20.000       ; -0.024     ; 4.303      ;
; 15.660 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]   ; clk          ; clk         ; 20.000       ; -0.024     ; 4.303      ;
; 15.660 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]   ; clk          ; clk         ; 20.000       ; -0.024     ; 4.303      ;
+--------+---------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.182 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.209 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.334      ;
; 0.396 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.522      ;
; 0.396 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.522      ;
; 0.481 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[0]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.605      ;
; 0.506 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.632      ;
; 0.520 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.644      ;
; 0.521 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.646      ;
; 0.524 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.526 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.531 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.656      ;
; 0.549 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.675      ;
; 0.550 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.676      ;
; 0.552 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.678      ;
; 0.554 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.045      ; 0.683      ;
; 0.556 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.682      ;
; 0.559 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.684      ;
; 0.561 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.686      ;
; 0.562 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.687      ;
; 0.563 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.689      ;
; 0.564 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.689      ;
; 0.564 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.690      ;
; 0.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.570 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.696      ;
; 0.572 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.588 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.714      ;
; 0.589 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[3]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.594 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|row[6]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.719      ;
; 0.599 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.725      ;
; 0.600 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|row[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.721      ;
; 0.610 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.736      ;
; 0.627 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.753      ;
; 0.645 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.775      ;
; 0.647 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.777      ;
; 0.661 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.786      ;
; 0.662 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.787      ;
; 0.664 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.792      ;
; 0.677 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.803      ;
; 0.679 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.805      ;
; 0.716 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.841      ;
; 0.719 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.845      ;
; 0.723 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.849      ;
; 0.724 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.850      ;
; 0.731 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.856      ;
; 0.737 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.862      ;
; 0.739 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.865      ;
; 0.739 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.864      ;
; 0.739 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.864      ;
; 0.739 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.864      ;
; 0.739 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.864      ;
; 0.745 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.043      ; 0.872      ;
; 0.746 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.872      ;
; 0.752 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.880      ;
; 0.753 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.879      ;
; 0.760 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.886      ;
; 0.770 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.896      ;
; 0.780 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.909      ;
; 0.782 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.908      ;
; 0.782 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.909      ;
; 0.783 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.909      ;
; 0.785 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.911      ;
; 0.793 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.918      ;
; 0.794 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.922      ;
; 0.797 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|row[2]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.924      ;
; 0.798 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[5]      ; clk          ; clk         ; 0.000        ; 0.039      ; 0.921      ;
; 0.807 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.933      ;
; 0.808 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.934      ;
; 0.808 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.936      ;
; 0.810 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.936      ;
; 0.814 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.940      ;
; 0.819 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.943      ;
; 0.823 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.948      ;
; 0.823 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.949      ;
; 0.824 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.950      ;
; 0.825 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.951      ;
; 0.830 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.955      ;
; 0.830 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.955      ;
; 0.831 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.956      ;
; 0.831 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.957      ;
; 0.837 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.963      ;
; 0.838 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.964      ;
; 0.840 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.966      ;
; 0.846 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|row[8]      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.970      ;
; 0.854 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.980      ;
; 0.855 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.979      ;
; 0.865 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.992      ;
; 0.865 ; vga_controller:inst1|h_count[7]  ; vga_controller:inst1|column[7]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.993      ;
; 0.867 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.993      ;
; 0.869 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.995      ;
; 0.872 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 0.998      ;
; 0.877 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_sync      ; clk          ; clk         ; 0.000        ; 0.042      ; 1.003      ;
; 0.879 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.043      ; 1.006      ;
; 0.879 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 1.005      ;
; 0.880 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_sync      ; clk          ; clk         ; 0.000        ; 0.040      ; 1.004      ;
; 0.880 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.044      ; 1.008      ;
; 0.881 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|disp_ena    ; clk          ; clk         ; 0.000        ; 0.038      ; 1.003      ;
; 0.881 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|column[4]   ; clk          ; clk         ; 0.000        ; 0.042      ; 1.007      ;
; 0.882 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.040      ; 1.006      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 9.694 ; 0.182 ; N/A      ; N/A     ; 9.214               ;
;  clk             ; 9.694 ; 0.182 ; N/A      ; N/A     ; 9.214               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; b1                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clock                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; r1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5672     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 7     ; 7    ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------+
; Clock Status Summary                                                 ;
+---------------------------------------+-------+------+---------------+
; Target                                ; Clock ; Type ; Status        ;
+---------------------------------------+-------+------+---------------+
; clk                                   ; clk   ; Base ; Constrained   ;
; clock                                 ;       ; Base ; Unconstrained ;
; hw_image_generator:inst5|columnNum[0] ;       ; Base ; Unconstrained ;
+---------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; b1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; b1         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blue[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; blue[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[0]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[1]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[2]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[3]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[4]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[5]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[6]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; green[7]    ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; h_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; pixel_clk   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r1          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; red[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; v_sync      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.0 Build 196 10/24/2016 SJ Lite Edition
    Info: Processing started: Tue Nov 09 16:03:12 2021
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst5|columnNum[1] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst5|columnNum[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst5|red[6] is being clocked by hw_image_generator:inst5|columnNum[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 9.694
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.694               0.000 clk 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.701
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.701               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst5|columnNum[1] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst5|columnNum[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst5|red[6] is being clocked by hw_image_generator:inst5|columnNum[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 10.439
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.439               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.681
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.681               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: clock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register hw_image_generator:inst5|columnNum[1] is being clocked by clock
Warning (332060): Node: hw_image_generator:inst5|columnNum[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst5|red[6] is being clocked by hw_image_generator:inst5|columnNum[0]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 14.757
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.757               0.000 clk 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.214               0.000 clk 
Warning (18330): Ignoring Synchronizer Identification setting Off, and using Auto instead.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4844 megabytes
    Info: Processing ended: Tue Nov 09 16:03:14 2021
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


