{
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        2
    ],
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "tb_senter_receiver": [
        "tb_senter_receiver",
        "kcSwM",
        "module",
        3
    ],
    "divider_cell": [
        "divider_cell",
        "AJaYe",
        "module",
        6
    ]
}