Timing Analyzer report for 4bitCounter_ParLoad
Sat Jan 11 02:23:59 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'clock_div:div|tmp'
 14. Slow 1200mV 85C Model Hold: 'clock_div:div|tmp'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'clock_div:div|tmp'
 25. Slow 1200mV 0C Model Hold: 'clock_div:div|tmp'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'clock_div:div|tmp'
 35. Fast 1200mV 0C Model Hold: 'clock_div:div|tmp'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; 4bitCounter_ParLoad                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.9%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CLK               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }               ;
; clock_div:div|tmp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div:div|tmp } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 192.75 MHz ; 192.75 MHz      ; CLK               ;                                                ;
; 531.35 MHz ; 402.09 MHz      ; clock_div:div|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -4.188 ; -82.280       ;
; clock_div:div|tmp ; -0.882 ; -5.727        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clock_div:div|tmp ; 0.453 ; 0.000         ;
; CLK               ; 0.760 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLK               ; -3.000 ; -52.071              ;
; clock_div:div|tmp ; -1.487 ; -16.357              ;
+-------------------+--------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.188 ; clock_div:div|count[5]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.105      ;
; -4.137 ; clock_div:div|count[7]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.054      ;
; -4.131 ; clock_div:div|count[9]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 5.048      ;
; -3.986 ; clock_div:div|count[15] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.903      ;
; -3.983 ; clock_div:div|count[26] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.903      ;
; -3.962 ; clock_div:div|count[6]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.879      ;
; -3.958 ; clock_div:div|count[11] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.875      ;
; -3.897 ; clock_div:div|count[8]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.814      ;
; -3.889 ; clock_div:div|count[0]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.806      ;
; -3.880 ; clock_div:div|count[2]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.797      ;
; -3.831 ; clock_div:div|count[17] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.751      ;
; -3.805 ; clock_div:div|count[25] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.725      ;
; -3.791 ; clock_div:div|count[12] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.708      ;
; -3.789 ; clock_div:div|count[10] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.706      ;
; -3.783 ; clock_div:div|count[13] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.700      ;
; -3.757 ; clock_div:div|count[4]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.674      ;
; -3.744 ; clock_div:div|count[28] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.664      ;
; -3.650 ; clock_div:div|count[14] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.570      ;
; -3.643 ; clock_div:div|count[3]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.560      ;
; -3.569 ; clock_div:div|count[18] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.489      ;
; -3.566 ; clock_div:div|count[31] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.486      ;
; -3.535 ; clock_div:div|count[20] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.455      ;
; -3.534 ; clock_div:div|count[1]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.451      ;
; -3.514 ; clock_div:div|count[22] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.434      ;
; -3.488 ; clock_div:div|count[27] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.408      ;
; -3.485 ; clock_div:div|count[16] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.405      ;
; -3.465 ; clock_div:div|count[24] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.385      ;
; -3.429 ; clock_div:div|count[1]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.346      ;
; -3.406 ; clock_div:div|count[29] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.326      ;
; -3.387 ; clock_div:div|count[23] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.307      ;
; -3.366 ; clock_div:div|count[1]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.283      ;
; -3.364 ; clock_div:div|count[0]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.281      ;
; -3.356 ; clock_div:div|count[21] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.276      ;
; -3.341 ; clock_div:div|count[0]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.258      ;
; -3.299 ; clock_div:div|count[19] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.219      ;
; -3.296 ; clock_div:div|count[1]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.213      ;
; -3.288 ; clock_div:div|count[0]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.205      ;
; -3.281 ; clock_div:div|count[3]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.198      ;
; -3.263 ; clock_div:div|count[30] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.183      ;
; -3.238 ; clock_div:div|count[0]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.155      ;
; -3.218 ; clock_div:div|count[3]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.135      ;
; -3.218 ; clock_div:div|count[0]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.135      ;
; -3.186 ; clock_div:div|count[2]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.103      ;
; -3.154 ; clock_div:div|count[1]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.071      ;
; -3.152 ; clock_div:div|count[0]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.069      ;
; -3.148 ; clock_div:div|count[3]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.065      ;
; -3.136 ; clock_div:div|count[5]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.053      ;
; -3.123 ; clock_div:div|count[2]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.040      ;
; -3.117 ; clock_div:div|count[1]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.034      ;
; -3.092 ; clock_div:div|count[1]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.009      ;
; -3.092 ; clock_div:div|count[0]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.009      ;
; -3.089 ; clock_div:div|count[6]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 4.006      ;
; -3.082 ; clock_div:div|count[2]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.999      ;
; -3.076 ; clock_div:div|count[0]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.993      ;
; -3.073 ; clock_div:div|count[5]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.990      ;
; -3.062 ; clock_div:div|count[1]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.979      ;
; -3.062 ; clock_div:div|count[0]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.979      ;
; -3.058 ; clock_div:div|count[6]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.975      ;
; -3.053 ; clock_div:div|count[2]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.970      ;
; -3.041 ; clock_div:div|count[4]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.958      ;
; -3.026 ; clock_div:div|count[6]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.943      ;
; -3.006 ; clock_div:div|count[3]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.923      ;
; -3.003 ; clock_div:div|count[5]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.920      ;
; -2.993 ; clock_div:div|count[7]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.910      ;
; -2.979 ; clock_div:div|count[2]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.896      ;
; -2.978 ; clock_div:div|count[4]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.895      ;
; -2.976 ; clock_div:div|count[1]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.893      ;
; -2.969 ; clock_div:div|count[3]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.886      ;
; -2.956 ; clock_div:div|count[6]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.873      ;
; -2.955 ; clock_div:div|count[6]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.872      ;
; -2.946 ; clock_div:div|count[1]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.863      ;
; -2.946 ; clock_div:div|count[0]  ; clock_div:div|count[27] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.863      ;
; -2.944 ; clock_div:div|count[3]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.861      ;
; -2.936 ; clock_div:div|count[4]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.853      ;
; -2.930 ; clock_div:div|count[7]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.847      ;
; -2.928 ; clock_div:div|count[1]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.845      ;
; -2.918 ; clock_div:div|count[0]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.835      ;
; -2.916 ; clock_div:div|count[1]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.833      ;
; -2.916 ; clock_div:div|count[0]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.833      ;
; -2.914 ; clock_div:div|count[3]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.831      ;
; -2.911 ; clock_div:div|count[2]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.828      ;
; -2.908 ; clock_div:div|count[4]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.825      ;
; -2.898 ; clock_div:div|count[11] ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.815      ;
; -2.893 ; clock_div:div|count[2]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.810      ;
; -2.870 ; clock_div:div|count[1]  ; clock_div:div|count[16] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.787      ;
; -2.869 ; clock_div:div|count[6]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.786      ;
; -2.861 ; clock_div:div|count[5]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.778      ;
; -2.860 ; clock_div:div|count[7]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.777      ;
; -2.849 ; clock_div:div|count[2]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.766      ;
; -2.847 ; clock_div:div|count[9]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.764      ;
; -2.835 ; clock_div:div|count[11] ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.752      ;
; -2.833 ; clock_div:div|count[4]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.750      ;
; -2.833 ; clock_div:div|count[2]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.750      ;
; -2.828 ; clock_div:div|count[3]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.745      ;
; -2.824 ; clock_div:div|count[5]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.741      ;
; -2.814 ; clock_div:div|count[6]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.731      ;
; -2.809 ; clock_div:div|count[6]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.726      ;
; -2.800 ; clock_div:div|count[1]  ; clock_div:div|count[26] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.717      ;
; -2.800 ; clock_div:div|count[0]  ; clock_div:div|count[25] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.717      ;
; -2.799 ; clock_div:div|count[5]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.084     ; 3.716      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock_div:div|tmp'                                                                                                                                    ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.882 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.802      ;
; -0.796 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.716      ;
; -0.704 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.624      ;
; -0.693 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.613      ;
; -0.688 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.608      ;
; -0.520 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.440      ;
; -0.518 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.438      ;
; -0.511 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.431      ;
; -0.489 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.409      ;
; -0.488 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.408      ;
; -0.488 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.408      ;
; -0.488 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.408      ;
; -0.473 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.393      ;
; -0.471 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.391      ;
; -0.464 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.384      ;
; -0.463 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.383      ;
; -0.462 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.382      ;
; -0.452 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.372      ;
; -0.446 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.366      ;
; -0.443 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.363      ;
; -0.439 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.359      ;
; -0.410 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.330      ;
; -0.336 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.256      ;
; -0.291 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.211      ;
; -0.287 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.207      ;
; -0.285 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.205      ;
; -0.284 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.204      ;
; -0.256 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.176      ;
; -0.251 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.171      ;
; -0.114 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.034      ;
; -0.102 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.022      ;
; -0.101 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.021      ;
; -0.099 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.019      ;
; -0.098 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.018      ;
; -0.098 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.018      ;
; -0.091 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 1.011      ;
; 0.062  ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.081     ; 0.858      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock_div:div|tmp'                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.453 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.746      ;
; 0.557 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.850      ;
; 0.571 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.864      ;
; 0.572 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.865      ;
; 0.572 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.865      ;
; 0.572 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.865      ;
; 0.574 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.867      ;
; 0.575 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 0.868      ;
; 0.715 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.008      ;
; 0.715 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.008      ;
; 0.717 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.010      ;
; 0.720 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.013      ;
; 0.725 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.018      ;
; 0.734 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.027      ;
; 0.814 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.107      ;
; 0.832 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.125      ;
; 0.834 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.127      ;
; 0.834 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.127      ;
; 0.835 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.128      ;
; 0.835 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.128      ;
; 0.851 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.144      ;
; 0.857 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.150      ;
; 0.857 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.150      ;
; 0.858 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.151      ;
; 0.858 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.151      ;
; 0.859 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.152      ;
; 0.863 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.156      ;
; 0.866 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.159      ;
; 0.896 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.189      ;
; 0.955 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.248      ;
; 0.957 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.250      ;
; 0.971 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.264      ;
; 1.105 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.398      ;
; 1.108 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.401      ;
; 1.122 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.415      ;
; 1.220 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.513      ;
; 1.232 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.081      ; 1.525      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                    ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; 0.760 ; clock_div:div|count[15] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clock_div:div|count[3]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; clock_div:div|count[5]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clock_div:div|count[1]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; clock_div:div|count[29] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clock_div:div|count[27] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clock_div:div|count[17] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; clock_div:div|count[9]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; clock_div:div|count[31] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clock_div:div|count[7]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; clock_div:div|count[2]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; clock_div:div|count[25] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clock_div:div|count[23] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clock_div:div|count[10] ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; clock_div:div|count[4]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; clock_div:div|count[30] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; clock_div:div|count[8]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; clock_div:div|count[28] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; clock_div:div|count[26] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.059      ;
; 0.784 ; clock_div:div|tmp       ; clock_div:div|tmp       ; clock_div:div|tmp ; CLK         ; 0.000        ; 2.575      ; 3.862      ;
; 1.115 ; clock_div:div|count[0]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clock_div:div|count[1]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; clock_div:div|count[3]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; clock_div:div|count[9]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; clock_div:div|count[29] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clock_div:div|count[7]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clock_div:div|count[27] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clock_div:div|count[25] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; clock_div:div|count[2]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; clock_div:div|count[4]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.126 ; clock_div:div|count[30] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; clock_div:div|count[8]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; clock_div:div|count[28] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; clock_div:div|count[26] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; clock_div:div|count[2]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.426      ;
; 1.135 ; clock_div:div|count[8]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.428      ;
; 1.136 ; clock_div:div|count[28] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; clock_div:div|count[26] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.429      ;
; 1.199 ; clock_div:div|tmp       ; clock_div:div|tmp       ; clock_div:div|tmp ; CLK         ; -0.500       ; 2.575      ; 3.777      ;
; 1.246 ; clock_div:div|count[1]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; clock_div:div|count[3]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; clock_div:div|count[0]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; clock_div:div|count[5]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; clock_div:div|count[29] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clock_div:div|count[7]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clock_div:div|count[27] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clock_div:div|count[15] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.539      ;
; 1.249 ; clock_div:div|count[23] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clock_div:div|count[25] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; clock_div:div|count[1]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.548      ;
; 1.255 ; clock_div:div|count[0]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; clock_div:div|count[5]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; clock_div:div|count[7]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; clock_div:div|count[27] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; clock_div:div|count[23] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clock_div:div|count[25] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; clock_div:div|count[2]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; clock_div:div|count[4]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.558      ;
; 1.267 ; clock_div:div|count[28] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.267 ; clock_div:div|count[26] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.560      ;
; 1.274 ; clock_div:div|count[4]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.567      ;
; 1.276 ; clock_div:div|count[26] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.569      ;
; 1.305 ; clock_div:div|count[22] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.598      ;
; 1.331 ; clock_div:div|count[6]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.624      ;
; 1.333 ; clock_div:div|count[16] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.626      ;
; 1.335 ; clock_div:div|count[24] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.628      ;
; 1.386 ; clock_div:div|count[1]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.679      ;
; 1.386 ; clock_div:div|count[3]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.679      ;
; 1.386 ; clock_div:div|count[0]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.679      ;
; 1.387 ; clock_div:div|count[5]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; clock_div:div|count[27] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clock_div:div|count[23] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clock_div:div|count[25] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; clock_div:div|count[24] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.683      ;
; 1.391 ; clock_div:div|count[6]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.684      ;
; 1.395 ; clock_div:div|count[3]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.688      ;
; 1.395 ; clock_div:div|count[0]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.688      ;
; 1.396 ; clock_div:div|count[5]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.689      ;
; 1.398 ; clock_div:div|count[23] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; clock_div:div|count[25] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.691      ;
; 1.404 ; clock_div:div|count[2]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.697      ;
; 1.405 ; clock_div:div|count[10] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.698      ;
; 1.405 ; clock_div:div|count[4]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.698      ;
; 1.407 ; clock_div:div|count[26] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.700      ;
; 1.411 ; clock_div:div|count[13] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.704      ;
; 1.413 ; clock_div:div|count[2]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.706      ;
; 1.414 ; clock_div:div|count[4]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.707      ;
; 1.438 ; clock_div:div|count[21] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.731      ;
; 1.445 ; clock_div:div|count[22] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.738      ;
; 1.471 ; clock_div:div|count[6]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.764      ;
; 1.473 ; clock_div:div|count[12] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.766      ;
; 1.474 ; clock_div:div|count[20] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.767      ;
; 1.475 ; clock_div:div|count[24] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.768      ;
; 1.479 ; clock_div:div|count[22] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.772      ;
; 1.518 ; clock_div:div|count[14] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.084      ; 1.814      ;
; 1.526 ; clock_div:div|count[1]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.819      ;
; 1.526 ; clock_div:div|count[3]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.819      ;
; 1.527 ; clock_div:div|count[9]  ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.820      ;
; 1.527 ; clock_div:div|count[17] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.820      ;
; 1.529 ; clock_div:div|count[23] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.081      ; 1.822      ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 205.68 MHz ; 205.68 MHz      ; CLK               ;                                                ;
; 593.47 MHz ; 402.09 MHz      ; clock_div:div|tmp ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -3.862 ; -70.664       ;
; clock_div:div|tmp ; -0.685 ; -4.099        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clock_div:div|tmp ; 0.401 ; 0.000         ;
; CLK               ; 0.704 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -52.071             ;
; clock_div:div|tmp ; -1.487 ; -16.357             ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.862 ; clock_div:div|count[5]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.792      ;
; -3.851 ; clock_div:div|count[9]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.781      ;
; -3.848 ; clock_div:div|count[7]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.778      ;
; -3.698 ; clock_div:div|count[0]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.628      ;
; -3.691 ; clock_div:div|count[26] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.621      ;
; -3.689 ; clock_div:div|count[15] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.619      ;
; -3.668 ; clock_div:div|count[11] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.597      ;
; -3.664 ; clock_div:div|count[6]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.593      ;
; -3.652 ; clock_div:div|count[8]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.582      ;
; -3.619 ; clock_div:div|count[2]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.549      ;
; -3.547 ; clock_div:div|count[10] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.477      ;
; -3.539 ; clock_div:div|count[17] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.469      ;
; -3.523 ; clock_div:div|count[25] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.453      ;
; -3.519 ; clock_div:div|count[4]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.449      ;
; -3.488 ; clock_div:div|count[13] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.417      ;
; -3.486 ; clock_div:div|count[12] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.415      ;
; -3.471 ; clock_div:div|count[14] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.401      ;
; -3.458 ; clock_div:div|count[28] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.388      ;
; -3.419 ; clock_div:div|count[3]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.349      ;
; -3.324 ; clock_div:div|count[18] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.254      ;
; -3.313 ; clock_div:div|count[1]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.243      ;
; -3.301 ; clock_div:div|count[31] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.231      ;
; -3.248 ; clock_div:div|count[22] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.178      ;
; -3.246 ; clock_div:div|count[20] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.176      ;
; -3.240 ; clock_div:div|count[27] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.170      ;
; -3.209 ; clock_div:div|count[24] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.139      ;
; -3.205 ; clock_div:div|count[16] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.135      ;
; -3.164 ; clock_div:div|count[29] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.094      ;
; -3.146 ; clock_div:div|count[23] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.076      ;
; -3.113 ; clock_div:div|count[21] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.043      ;
; -3.070 ; clock_div:div|count[19] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.000      ;
; -3.032 ; clock_div:div|count[30] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.962      ;
; -2.968 ; clock_div:div|count[1]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.898      ;
; -2.948 ; clock_div:div|count[1]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.878      ;
; -2.922 ; clock_div:div|count[0]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.852      ;
; -2.919 ; clock_div:div|count[1]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.849      ;
; -2.895 ; clock_div:div|count[0]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.825      ;
; -2.875 ; clock_div:div|count[0]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.805      ;
; -2.846 ; clock_div:div|count[0]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.776      ;
; -2.839 ; clock_div:div|count[3]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.769      ;
; -2.819 ; clock_div:div|count[3]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.749      ;
; -2.790 ; clock_div:div|count[3]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.720      ;
; -2.752 ; clock_div:div|count[2]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.682      ;
; -2.738 ; clock_div:div|count[6]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.667      ;
; -2.732 ; clock_div:div|count[2]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.662      ;
; -2.730 ; clock_div:div|count[1]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.660      ;
; -2.728 ; clock_div:div|count[0]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.658      ;
; -2.728 ; clock_div:div|count[0]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.658      ;
; -2.723 ; clock_div:div|count[1]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.653      ;
; -2.718 ; clock_div:div|count[2]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.648      ;
; -2.714 ; clock_div:div|count[5]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.644      ;
; -2.711 ; clock_div:div|count[6]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.640      ;
; -2.703 ; clock_div:div|count[2]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.633      ;
; -2.694 ; clock_div:div|count[5]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.624      ;
; -2.691 ; clock_div:div|count[6]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.620      ;
; -2.665 ; clock_div:div|count[5]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.595      ;
; -2.662 ; clock_div:div|count[6]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.591      ;
; -2.657 ; clock_div:div|count[0]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.587      ;
; -2.627 ; clock_div:div|count[4]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.557      ;
; -2.607 ; clock_div:div|count[4]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.537      ;
; -2.602 ; clock_div:div|count[1]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.532      ;
; -2.602 ; clock_div:div|count[0]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.532      ;
; -2.601 ; clock_div:div|count[3]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.531      ;
; -2.594 ; clock_div:div|count[3]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.524      ;
; -2.592 ; clock_div:div|count[7]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.522      ;
; -2.592 ; clock_div:div|count[4]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.522      ;
; -2.579 ; clock_div:div|count[1]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.509      ;
; -2.578 ; clock_div:div|count[4]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.508      ;
; -2.572 ; clock_div:div|count[7]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.502      ;
; -2.563 ; clock_div:div|count[1]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.493      ;
; -2.563 ; clock_div:div|count[0]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.493      ;
; -2.544 ; clock_div:div|count[6]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.473      ;
; -2.544 ; clock_div:div|count[6]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.473      ;
; -2.543 ; clock_div:div|count[7]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.473      ;
; -2.529 ; clock_div:div|count[1]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.459      ;
; -2.524 ; clock_div:div|count[2]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.454      ;
; -2.524 ; clock_div:div|count[2]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.454      ;
; -2.514 ; clock_div:div|count[2]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.444      ;
; -2.512 ; clock_div:div|count[11] ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.441      ;
; -2.506 ; clock_div:div|count[0]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.436      ;
; -2.495 ; clock_div:div|count[1]  ; clock_div:div|count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.425      ;
; -2.492 ; clock_div:div|count[11] ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.421      ;
; -2.486 ; clock_div:div|count[26] ; clock_div:div|count[13] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.416      ;
; -2.479 ; clock_div:div|count[14] ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.409      ;
; -2.476 ; clock_div:div|count[1]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.406      ;
; -2.476 ; clock_div:div|count[0]  ; clock_div:div|count[27] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.406      ;
; -2.476 ; clock_div:div|count[5]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.406      ;
; -2.473 ; clock_div:div|count[6]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.402      ;
; -2.473 ; clock_div:div|count[3]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.403      ;
; -2.469 ; clock_div:div|count[5]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.399      ;
; -2.466 ; clock_div:div|count[9]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.396      ;
; -2.463 ; clock_div:div|count[11] ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.392      ;
; -2.452 ; clock_div:div|count[14] ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.382      ;
; -2.450 ; clock_div:div|count[3]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.380      ;
; -2.446 ; clock_div:div|count[9]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.376      ;
; -2.437 ; clock_div:div|count[1]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.367      ;
; -2.437 ; clock_div:div|count[0]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.367      ;
; -2.434 ; clock_div:div|count[3]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.364      ;
; -2.432 ; clock_div:div|count[14] ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.362      ;
; -2.422 ; clock_div:div|count[0]  ; clock_div:div|count[16] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.352      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock_div:div|tmp'                                                                                                                                     ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.685 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.614      ;
; -0.616 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.545      ;
; -0.542 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.471      ;
; -0.536 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.465      ;
; -0.533 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.462      ;
; -0.392 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.321      ;
; -0.391 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.320      ;
; -0.359 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.288      ;
; -0.329 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.258      ;
; -0.328 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.257      ;
; -0.328 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.257      ;
; -0.327 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.256      ;
; -0.323 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.252      ;
; -0.320 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.249      ;
; -0.319 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.248      ;
; -0.317 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.246      ;
; -0.310 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.239      ;
; -0.304 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.233      ;
; -0.303 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.232      ;
; -0.301 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.230      ;
; -0.297 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.226      ;
; -0.270 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.199      ;
; -0.225 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.154      ;
; -0.162 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.091      ;
; -0.160 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.089      ;
; -0.157 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.086      ;
; -0.156 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.085      ;
; -0.139 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.068      ;
; -0.134 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 1.063      ;
; -0.001 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.930      ;
; 0.004  ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.925      ;
; 0.005  ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.924      ;
; 0.008  ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.921      ;
; 0.008  ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.921      ;
; 0.008  ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.921      ;
; 0.009  ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.920      ;
; 0.159  ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.770      ;
; 0.159  ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.073     ; 0.770      ;
+--------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock_div:div|tmp'                                                                                                                                     ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.401 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.669      ;
; 0.524 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.792      ;
; 0.527 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.795      ;
; 0.527 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.795      ;
; 0.527 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.795      ;
; 0.529 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.797      ;
; 0.530 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.798      ;
; 0.534 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.802      ;
; 0.666 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.934      ;
; 0.667 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.935      ;
; 0.669 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.937      ;
; 0.673 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.941      ;
; 0.678 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.946      ;
; 0.688 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 0.956      ;
; 0.761 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.029      ;
; 0.783 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.051      ;
; 0.785 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.053      ;
; 0.785 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.053      ;
; 0.786 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.054      ;
; 0.786 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.054      ;
; 0.787 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.055      ;
; 0.797 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.065      ;
; 0.798 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.066      ;
; 0.803 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.071      ;
; 0.804 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.072      ;
; 0.805 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.073      ;
; 0.805 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.073      ;
; 0.810 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.078      ;
; 0.842 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.110      ;
; 0.873 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.141      ;
; 0.874 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.142      ;
; 0.915 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.183      ;
; 1.019 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.287      ;
; 1.022 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.290      ;
; 1.053 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.321      ;
; 1.133 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.401      ;
; 1.159 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.073      ; 1.427      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                     ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; 0.704 ; clock_div:div|count[15] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; clock_div:div|count[5]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; clock_div:div|count[3]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clock_div:div|count[29] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clock_div:div|count[27] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clock_div:div|count[17] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; clock_div:div|count[1]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clock_div:div|count[31] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clock_div:div|count[9]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; clock_div:div|count[7]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; clock_div:div|count[25] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; clock_div:div|count[23] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; clock_div:div|count[2]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; clock_div:div|count[10] ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clock_div:div|count[8]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; clock_div:div|count[4]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; clock_div:div|count[30] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clock_div:div|count[28] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; clock_div:div|count[26] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.759 ; clock_div:div|tmp       ; clock_div:div|tmp       ; clock_div:div|tmp ; CLK         ; 0.000        ; 2.366      ; 3.590      ;
; 1.027 ; clock_div:div|count[3]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; clock_div:div|count[4]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clock_div:div|count[2]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; clock_div:div|count[29] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; clock_div:div|count[8]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; clock_div:div|count[27] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; clock_div:div|count[28] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clock_div:div|count[26] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clock_div:div|count[0]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; clock_div:div|count[30] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; clock_div:div|count[1]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; clock_div:div|count[9]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; clock_div:div|count[7]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; clock_div:div|count[25] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.300      ;
; 1.044 ; clock_div:div|count[2]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; clock_div:div|count[8]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; clock_div:div|count[28] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; clock_div:div|count[26] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.313      ;
; 1.060 ; clock_div:div|tmp       ; clock_div:div|tmp       ; clock_div:div|tmp ; CLK         ; -0.500       ; 2.366      ; 3.391      ;
; 1.119 ; clock_div:div|count[15] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.386      ;
; 1.120 ; clock_div:div|count[3]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; clock_div:div|count[5]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; clock_div:div|count[27] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; clock_div:div|count[29] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; clock_div:div|count[1]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.392      ;
; 1.125 ; clock_div:div|count[0]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.392      ;
; 1.127 ; clock_div:div|count[7]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; clock_div:div|count[23] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.395      ;
; 1.128 ; clock_div:div|count[25] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.395      ;
; 1.149 ; clock_div:div|count[5]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; clock_div:div|count[2]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; clock_div:div|count[4]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; clock_div:div|count[27] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; clock_div:div|count[26] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; clock_div:div|count[28] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; clock_div:div|count[0]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; clock_div:div|count[1]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.420      ;
; 1.154 ; clock_div:div|count[7]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.421      ;
; 1.155 ; clock_div:div|count[23] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.422      ;
; 1.155 ; clock_div:div|count[25] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.422      ;
; 1.167 ; clock_div:div|count[4]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.434      ;
; 1.168 ; clock_div:div|count[26] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.435      ;
; 1.172 ; clock_div:div|count[22] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.439      ;
; 1.192 ; clock_div:div|count[16] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.459      ;
; 1.192 ; clock_div:div|count[6]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.459      ;
; 1.195 ; clock_div:div|count[24] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.462      ;
; 1.242 ; clock_div:div|count[3]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.509      ;
; 1.243 ; clock_div:div|count[5]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; clock_div:div|count[27] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.511      ;
; 1.247 ; clock_div:div|count[1]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.514      ;
; 1.247 ; clock_div:div|count[0]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.514      ;
; 1.250 ; clock_div:div|count[23] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.517      ;
; 1.250 ; clock_div:div|count[25] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.517      ;
; 1.267 ; clock_div:div|count[13] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.534      ;
; 1.271 ; clock_div:div|count[5]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.538      ;
; 1.271 ; clock_div:div|count[3]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.538      ;
; 1.272 ; clock_div:div|count[2]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.539      ;
; 1.272 ; clock_div:div|count[4]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.539      ;
; 1.273 ; clock_div:div|count[10] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.540      ;
; 1.274 ; clock_div:div|count[26] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.541      ;
; 1.274 ; clock_div:div|count[0]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.541      ;
; 1.277 ; clock_div:div|count[23] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.544      ;
; 1.277 ; clock_div:div|count[25] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.544      ;
; 1.288 ; clock_div:div|count[2]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.555      ;
; 1.289 ; clock_div:div|count[21] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.556      ;
; 1.289 ; clock_div:div|count[4]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.556      ;
; 1.294 ; clock_div:div|count[22] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.561      ;
; 1.299 ; clock_div:div|count[6]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.566      ;
; 1.302 ; clock_div:div|count[24] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.569      ;
; 1.314 ; clock_div:div|count[6]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.581      ;
; 1.315 ; clock_div:div|count[12] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.582      ;
; 1.315 ; clock_div:div|count[20] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.582      ;
; 1.317 ; clock_div:div|count[24] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.584      ;
; 1.354 ; clock_div:div|count[14] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.621      ;
; 1.361 ; clock_div:div|count[22] ; clock_div:div|count[22] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.628      ;
; 1.364 ; clock_div:div|count[3]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.631      ;
; 1.369 ; clock_div:div|count[1]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.636      ;
; 1.370 ; clock_div:div|count[17] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.637      ;
; 1.371 ; clock_div:div|count[11] ; clock_div:div|count[11] ; CLK               ; CLK         ; 0.000        ; 0.073      ; 1.639      ;
; 1.371 ; clock_div:div|count[9]  ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.072      ; 1.638      ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.253 ; -17.907       ;
; clock_div:div|tmp ; 0.168  ; 0.000         ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; clock_div:div|tmp ; 0.187 ; 0.000         ;
; CLK               ; 0.273 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -45.868             ;
; clock_div:div|tmp ; -1.000 ; -11.000             ;
+-------------------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.253 ; clock_div:div|count[5]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.204      ;
; -1.250 ; clock_div:div|count[7]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.201      ;
; -1.245 ; clock_div:div|count[9]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.196      ;
; -1.213 ; clock_div:div|count[11] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.164      ;
; -1.211 ; clock_div:div|count[6]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.162      ;
; -1.165 ; clock_div:div|count[0]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.116      ;
; -1.159 ; clock_div:div|count[15] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.110      ;
; -1.149 ; clock_div:div|count[26] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.100      ;
; -1.149 ; clock_div:div|count[8]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.100      ;
; -1.136 ; clock_div:div|count[12] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.087      ;
; -1.136 ; clock_div:div|count[13] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.087      ;
; -1.111 ; clock_div:div|count[2]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.062      ;
; -1.099 ; clock_div:div|count[10] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.050      ;
; -1.094 ; clock_div:div|count[17] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.045      ;
; -1.092 ; clock_div:div|count[4]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.043      ;
; -1.077 ; clock_div:div|count[25] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.028      ;
; -1.075 ; clock_div:div|count[14] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.026      ;
; -1.035 ; clock_div:div|count[28] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.986      ;
; -1.031 ; clock_div:div|count[18] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.982      ;
; -1.014 ; clock_div:div|count[3]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.965      ;
; -1.006 ; clock_div:div|count[20] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.957      ;
; -1.002 ; clock_div:div|count[22] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.953      ;
; -0.990 ; clock_div:div|count[16] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.941      ;
; -0.983 ; clock_div:div|count[24] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.934      ;
; -0.964 ; clock_div:div|count[1]  ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.915      ;
; -0.957 ; clock_div:div|count[0]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.908      ;
; -0.953 ; clock_div:div|count[1]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.904      ;
; -0.951 ; clock_div:div|count[31] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.902      ;
; -0.942 ; clock_div:div|count[27] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.893      ;
; -0.923 ; clock_div:div|count[21] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.874      ;
; -0.914 ; clock_div:div|count[19] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.865      ;
; -0.909 ; clock_div:div|count[0]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.860      ;
; -0.905 ; clock_div:div|count[1]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.856      ;
; -0.903 ; clock_div:div|count[0]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.854      ;
; -0.891 ; clock_div:div|count[0]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.842      ;
; -0.884 ; clock_div:div|count[23] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.835      ;
; -0.882 ; clock_div:div|count[3]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.833      ;
; -0.880 ; clock_div:div|count[29] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.831      ;
; -0.871 ; clock_div:div|count[0]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.822      ;
; -0.867 ; clock_div:div|count[1]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.818      ;
; -0.839 ; clock_div:div|count[0]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; clock_div:div|count[1]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.790      ;
; -0.838 ; clock_div:div|count[2]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.789      ;
; -0.835 ; clock_div:div|count[0]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.786      ;
; -0.835 ; clock_div:div|count[1]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.786      ;
; -0.834 ; clock_div:div|count[3]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.785      ;
; -0.827 ; clock_div:div|count[0]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.778      ;
; -0.827 ; clock_div:div|count[1]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.778      ;
; -0.823 ; clock_div:div|count[1]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.774      ;
; -0.821 ; clock_div:div|count[0]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.772      ;
; -0.817 ; clock_div:div|count[30] ; clock_div:div|tmp       ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.768      ;
; -0.814 ; clock_div:div|count[5]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.765      ;
; -0.796 ; clock_div:div|count[6]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.747      ;
; -0.796 ; clock_div:div|count[3]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.747      ;
; -0.790 ; clock_div:div|count[2]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.741      ;
; -0.771 ; clock_div:div|count[0]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.722      ;
; -0.771 ; clock_div:div|count[1]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.722      ;
; -0.770 ; clock_div:div|count[4]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.721      ;
; -0.768 ; clock_div:div|count[3]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.719      ;
; -0.767 ; clock_div:div|count[0]  ; clock_div:div|count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.718      ;
; -0.767 ; clock_div:div|count[1]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.718      ;
; -0.766 ; clock_div:div|count[5]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.717      ;
; -0.764 ; clock_div:div|count[3]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.715      ;
; -0.758 ; clock_div:div|count[2]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.709      ;
; -0.757 ; clock_div:div|count[1]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.708      ;
; -0.756 ; clock_div:div|count[3]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.707      ;
; -0.752 ; clock_div:div|count[0]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.703      ;
; -0.752 ; clock_div:div|count[2]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.703      ;
; -0.752 ; clock_div:div|count[3]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.703      ;
; -0.750 ; clock_div:div|count[7]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.701      ;
; -0.748 ; clock_div:div|count[6]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.699      ;
; -0.748 ; clock_div:div|count[1]  ; clock_div:div|count[18] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.699      ;
; -0.746 ; clock_div:div|count[2]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.697      ;
; -0.728 ; clock_div:div|count[5]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.679      ;
; -0.722 ; clock_div:div|count[4]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.673      ;
; -0.720 ; clock_div:div|count[2]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.671      ;
; -0.710 ; clock_div:div|count[6]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.661      ;
; -0.709 ; clock_div:div|count[11] ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.660      ;
; -0.708 ; clock_div:div|count[6]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.659      ;
; -0.708 ; clock_div:div|count[2]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.659      ;
; -0.703 ; clock_div:div|count[0]  ; clock_div:div|count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.654      ;
; -0.703 ; clock_div:div|count[1]  ; clock_div:div|count[27] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.654      ;
; -0.702 ; clock_div:div|count[7]  ; clock_div:div|count[20] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.653      ;
; -0.700 ; clock_div:div|count[5]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.651      ;
; -0.700 ; clock_div:div|count[3]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.651      ;
; -0.699 ; clock_div:div|count[0]  ; clock_div:div|count[25] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.650      ;
; -0.699 ; clock_div:div|count[1]  ; clock_div:div|count[26] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.650      ;
; -0.696 ; clock_div:div|count[6]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.696 ; clock_div:div|count[5]  ; clock_div:div|count[30] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.696 ; clock_div:div|count[3]  ; clock_div:div|count[28] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.647      ;
; -0.695 ; clock_div:div|count[0]  ; clock_div:div|count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.646      ;
; -0.691 ; clock_div:div|count[1]  ; clock_div:div|count[16] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.642      ;
; -0.690 ; clock_div:div|count[4]  ; clock_div:div|count[31] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.641      ;
; -0.690 ; clock_div:div|count[2]  ; clock_div:div|count[29] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.641      ;
; -0.688 ; clock_div:div|count[5]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.639      ;
; -0.686 ; clock_div:div|count[3]  ; clock_div:div|count[21] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.637      ;
; -0.684 ; clock_div:div|count[4]  ; clock_div:div|count[14] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.635      ;
; -0.684 ; clock_div:div|count[5]  ; clock_div:div|count[22] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.635      ;
; -0.682 ; clock_div:div|count[9]  ; clock_div:div|count[24] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.633      ;
; -0.678 ; clock_div:div|count[4]  ; clock_div:div|count[19] ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.629      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock_div:div|tmp'                                                                                                                                    ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.168 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.783      ;
; 0.207 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.744      ;
; 0.250 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.701      ;
; 0.252 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.699      ;
; 0.253 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.698      ;
; 0.339 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.612      ;
; 0.340 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.611      ;
; 0.343 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.608      ;
; 0.345 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.606      ;
; 0.346 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.605      ;
; 0.346 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.605      ;
; 0.347 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.604      ;
; 0.348 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.603      ;
; 0.353 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.598      ;
; 0.354 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.597      ;
; 0.354 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.597      ;
; 0.358 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.593      ;
; 0.362 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.589      ;
; 0.366 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.585      ;
; 0.368 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.583      ;
; 0.370 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.581      ;
; 0.376 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.575      ;
; 0.412 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.539      ;
; 0.427 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.524      ;
; 0.434 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.517      ;
; 0.435 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.516      ;
; 0.436 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.515      ;
; 0.452 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.499      ;
; 0.459 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.492      ;
; 0.516 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.435      ;
; 0.516 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.435      ;
; 0.518 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.433      ;
; 0.520 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.431      ;
; 0.520 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.431      ;
; 0.524 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.427      ;
; 0.525 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.426      ;
; 0.592 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.359      ;
; 0.592 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 1.000        ; -0.036     ; 0.359      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock_div:div|tmp'                                                                                                                                     ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.187 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.307      ;
; 0.236 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.356      ;
; 0.236 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.356      ;
; 0.238 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.358      ;
; 0.238 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.358      ;
; 0.239 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.359      ;
; 0.240 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.360      ;
; 0.240 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.360      ;
; 0.299 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.419      ;
; 0.302 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.422      ;
; 0.302 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.422      ;
; 0.306 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.426      ;
; 0.308 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.428      ;
; 0.335 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.455      ;
; 0.336 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.456      ;
; 0.345 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.465      ;
; 0.347 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.467      ;
; 0.348 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.468      ;
; 0.349 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.469      ;
; 0.349 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[2]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.470      ;
; 0.352 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; bcd7seg:seg|leds[5]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.472      ;
; 0.355 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[1]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.475      ;
; 0.355 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[3]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.475      ;
; 0.356 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[6]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.476      ;
; 0.361 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; bcd7seg:seg|leds[4]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.481      ;
; 0.370 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; bcd7seg:seg|leds[0]                         ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.490      ;
; 0.392 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.512      ;
; 0.395 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.515      ;
; 0.396 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.516      ;
; 0.461 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; nbitReg:reg|dFlipFlop:\init:0:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.584      ;
; 0.498 ; nbitReg:reg|dFlipFlop:\init:1:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:3:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.618      ;
; 0.500 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; nbitReg:reg|dFlipFlop:\init:2:dIinit|Q~reg0 ; clock_div:div|tmp ; clock_div:div|tmp ; 0.000        ; 0.036      ; 0.620      ;
+-------+---------------------------------------------+---------------------------------------------+-------------------+-------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                     ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+
; 0.273 ; clock_div:div|tmp       ; clock_div:div|tmp       ; clock_div:div|tmp ; CLK         ; 0.000        ; 1.092      ; 1.584      ;
; 0.303 ; clock_div:div|count[15] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clock_div:div|count[31] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clock_div:div|count[5]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clock_div:div|count[3]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clock_div:div|count[29] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clock_div:div|count[27] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clock_div:div|count[17] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clock_div:div|count[7]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clock_div:div|count[1]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; clock_div:div|count[25] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clock_div:div|count[23] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clock_div:div|count[9]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clock_div:div|count[8]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clock_div:div|count[2]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clock_div:div|count[30] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clock_div:div|count[10] ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clock_div:div|count[4]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clock_div:div|count[28] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clock_div:div|count[26] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.428      ;
; 0.453 ; clock_div:div|count[0]  ; clock_div:div|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; clock_div:div|count[3]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clock_div:div|count[7]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clock_div:div|count[1]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clock_div:div|count[29] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clock_div:div|count[27] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; clock_div:div|count[9]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clock_div:div|count[25] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.464 ; clock_div:div|count[2]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; clock_div:div|count[8]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; clock_div:div|count[30] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; clock_div:div|count[4]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; clock_div:div|count[28] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; clock_div:div|count[26] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; clock_div:div|count[2]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; clock_div:div|count[8]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.469 ; clock_div:div|count[28] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; clock_div:div|count[26] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.589      ;
; 0.515 ; clock_div:div|count[15] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; clock_div:div|count[5]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; clock_div:div|count[0]  ; clock_div:div|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; clock_div:div|count[3]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; clock_div:div|count[1]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clock_div:div|count[7]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clock_div:div|count[29] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; clock_div:div|count[27] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; clock_div:div|count[23] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; clock_div:div|count[25] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; clock_div:div|count[5]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; clock_div:div|count[0]  ; clock_div:div|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; clock_div:div|count[1]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clock_div:div|count[7]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; clock_div:div|count[27] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; clock_div:div|count[23] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; clock_div:div|count[25] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.641      ;
; 0.530 ; clock_div:div|count[2]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; clock_div:div|count[4]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; clock_div:div|count[28] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; clock_div:div|count[26] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; clock_div:div|count[4]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; clock_div:div|count[22] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; clock_div:div|count[26] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.655      ;
; 0.547 ; clock_div:div|count[6]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.667      ;
; 0.548 ; clock_div:div|count[16] ; clock_div:div|count[17] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.668      ;
; 0.548 ; clock_div:div|count[24] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.668      ;
; 0.550 ; clock_div:div|count[6]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.670      ;
; 0.551 ; clock_div:div|count[24] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.671      ;
; 0.582 ; clock_div:div|count[5]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; clock_div:div|count[3]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.702      ;
; 0.582 ; clock_div:div|count[0]  ; clock_div:div|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; clock_div:div|count[1]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; clock_div:div|count[27] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; clock_div:div|count[23] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.584 ; clock_div:div|count[25] ; clock_div:div|count[29] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; clock_div:div|count[5]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; clock_div:div|count[3]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; clock_div:div|count[0]  ; clock_div:div|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; clock_div:div|count[13] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.706      ;
; 0.587 ; clock_div:div|count[23] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; clock_div:div|count[25] ; clock_div:div|count[30] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.707      ;
; 0.596 ; clock_div:div|count[2]  ; clock_div:div|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; clock_div:div|count[4]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.717      ;
; 0.597 ; clock_div:div|count[10] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.717      ;
; 0.598 ; clock_div:div|count[26] ; clock_div:div|count[31] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.718      ;
; 0.599 ; clock_div:div|count[2]  ; clock_div:div|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; clock_div:div|count[4]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.720      ;
; 0.601 ; clock_div:div|count[22] ; clock_div:div|count[25] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.721      ;
; 0.603 ; clock_div:div|count[21] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.723      ;
; 0.604 ; clock_div:div|count[22] ; clock_div:div|count[22] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; clock_div:div|count[22] ; clock_div:div|count[26] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; clock_div:div|count[11] ; clock_div:div|count[11] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.725      ;
; 0.613 ; clock_div:div|count[6]  ; clock_div:div|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.733      ;
; 0.613 ; clock_div:div|count[12] ; clock_div:div|count[15] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.733      ;
; 0.614 ; clock_div:div|count[24] ; clock_div:div|count[27] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.734      ;
; 0.614 ; clock_div:div|count[20] ; clock_div:div|count[23] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.734      ;
; 0.615 ; clock_div:div|count[12] ; clock_div:div|count[12] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.735      ;
; 0.615 ; clock_div:div|count[6]  ; clock_div:div|count[6]  ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.735      ;
; 0.616 ; clock_div:div|count[21] ; clock_div:div|count[21] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.736      ;
; 0.616 ; clock_div:div|count[6]  ; clock_div:div|count[10] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.736      ;
; 0.617 ; clock_div:div|count[24] ; clock_div:div|count[28] ; CLK               ; CLK         ; 0.000        ; 0.036      ; 0.737      ;
+-------+-------------------------+-------------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -4.188  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  CLK               ; -4.188  ; 0.273 ; N/A      ; N/A     ; -3.000              ;
;  clock_div:div|tmp ; -0.882  ; 0.187 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS    ; -88.007 ; 0.0   ; 0.0      ; 0.0     ; -68.428             ;
;  CLK               ; -82.280 ; 0.000 ; N/A      ; N/A     ; -52.071             ;
;  clock_div:div|tmp ; -5.727  ; 0.000 ; N/A      ; N/A     ; -16.357             ;
+--------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ripple_carry_out ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_outputs[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_outputs[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_outputs[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Q_outputs[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Q_outputs[0]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Q_outputs[1]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Q_outputs[2]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; Q_outputs[3]            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_inputs[0]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; load                    ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; count_enable            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_inputs[1]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_inputs[2]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; D_inputs[3]             ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ripple_carry_out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; leds[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; leds[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; leds[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; leds[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; Q_outputs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; Q_outputs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; Q_outputs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; Q_outputs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ripple_carry_out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; leds[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; leds[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; leds[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; Q_outputs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; Q_outputs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; Q_outputs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; Q_outputs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ripple_carry_out ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; leds[0]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[1]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[2]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[3]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; leds[4]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; leds[5]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; leds[6]          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; Q_outputs[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Q_outputs[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; Q_outputs[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; Q_outputs[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 944      ; 0        ; 0        ; 0        ;
; clock_div:div|tmp ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; clock_div:div|tmp ; clock_div:div|tmp ; 38       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 944      ; 0        ; 0        ; 0        ;
; clock_div:div|tmp ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; clock_div:div|tmp ; clock_div:div|tmp ; 38       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; CLK               ; CLK               ; Base ; Constrained ;
; clock_div:div|tmp ; clock_div:div|tmp ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; D_inputs[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; count_enable ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Q_outputs[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                           ;
+--------------+--------------------------------------------------------------------------------------+
; Input Port   ; Comment                                                                              ;
+--------------+--------------------------------------------------------------------------------------+
; D_inputs[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; D_inputs[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; count_enable ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; Q_outputs[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Q_outputs[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Sat Jan 11 02:23:39 2020
Info: Command: quartus_sta 4bitCounter_ParLoad -c 4bitCounter_ParLoad
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: '4bitCounter_ParLoad.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name clock_div:div|tmp clock_div:div|tmp
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.188             -82.280 CLK 
    Info (332119):    -0.882              -5.727 clock_div:div|tmp 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clock_div:div|tmp 
    Info (332119):     0.760               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 CLK 
    Info (332119):    -1.487             -16.357 clock_div:div|tmp 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.862             -70.664 CLK 
    Info (332119):    -0.685              -4.099 clock_div:div|tmp 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clock_div:div|tmp 
    Info (332119):     0.704               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -52.071 CLK 
    Info (332119):    -1.487             -16.357 clock_div:div|tmp 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.253
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.253             -17.907 CLK 
    Info (332119):     0.168               0.000 clock_div:div|tmp 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clock_div:div|tmp 
    Info (332119):     0.273               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.868 CLK 
    Info (332119):    -1.000             -11.000 clock_div:div|tmp 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4722 megabytes
    Info: Processing ended: Sat Jan 11 02:23:59 2020
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:05


