Fitter report for juliaset
Thu Mar 26 00:51:36 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Netlist Preservation
 10. Incremental Compilation Placement Preservation
 11. Incremental Compilation Routing Preservation
 12. Pin-Out File
 13. Fitter Resource Usage Summary
 14. Fitter Partition Statistics
 15. Input Pins
 16. Output Pins
 17. Bidir Pins
 18. Dual Purpose and Dedicated Pins
 19. I/O Bank Usage
 20. All Package Pins
 21. PLL Summary
 22. PLL Usage
 23. Output Pin Default Load For Reported TCO
 24. Fitter Resource Utilization by Entity
 25. Delay Chain Summary
 26. Pad To Core Delay Chain Fanout
 27. Control Signals
 28. Global & Other Fast Signals
 29. Non-Global High Fan-Out Signals
 30. Fitter RAM Summary
 31. Fitter DSP Block Usage Summary
 32. DSP Block Details
 33. Interconnect Usage Summary
 34. LAB Logic Elements
 35. LAB-wide Signals
 36. LAB Signals Sourced
 37. LAB Signals Sourced Out
 38. LAB Distinct Inputs
 39. I/O Rules Summary
 40. I/O Rules Details
 41. I/O Rules Matrix
 42. Fitter Device Options
 43. Operating Settings and Conditions
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Thu Mar 26 00:51:36 2015     ;
; Quartus II 64-Bit Version          ; 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name                      ; juliaset                                  ;
; Top-level Entity Name              ; juliaset                                  ;
; Family                             ; Cyclone IV E                              ;
; Device                             ; EP4CE115F29C7                             ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 1,587 / 114,480 ( 1 % )                   ;
;     Total combinational functions  ; 1,578 / 114,480 ( 1 % )                   ;
;     Dedicated logic registers      ; 220 / 114,480 ( < 1 % )                   ;
; Total registers                    ; 220                                       ;
; Total pins                         ; 71 / 529 ( 13 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 1,310,720 / 3,981,312 ( 33 % )            ;
; Embedded Multiplier 9-bit elements ; 50 / 532 ( 9 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                            ;
+------------------------------------+-------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Maximum processors allowed for parallel compilation                        ; All                                   ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Physical Synthesis Effort Level                                            ; Fast                                  ; Normal                                ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Use TimeQuest Timing Analyzer                                              ; On                                    ; On                                    ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.84        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   8.8%      ;
+----------------------------+-------------+


+--------------------------------------+
; I/O Assignment Warnings              ;
+-------------+------------------------+
; Pin Name    ; Reason                 ;
+-------------+------------------------+
; LCD_BLON    ; Missing drive strength ;
; LCD_EN      ; Missing drive strength ;
; LCD_ON      ; Missing drive strength ;
; LCD_RS      ; Missing drive strength ;
; LCD_RW      ; Missing drive strength ;
; UART_RTS    ; Missing drive strength ;
; UART_TXD    ; Missing drive strength ;
; VGA_B[0]    ; Missing drive strength ;
; VGA_B[1]    ; Missing drive strength ;
; VGA_B[2]    ; Missing drive strength ;
; VGA_B[3]    ; Missing drive strength ;
; VGA_B[4]    ; Missing drive strength ;
; VGA_B[5]    ; Missing drive strength ;
; VGA_B[6]    ; Missing drive strength ;
; VGA_B[7]    ; Missing drive strength ;
; VGA_BLANK_N ; Missing drive strength ;
; VGA_CLK     ; Missing drive strength ;
; VGA_G[0]    ; Missing drive strength ;
; VGA_G[1]    ; Missing drive strength ;
; VGA_G[2]    ; Missing drive strength ;
; VGA_G[3]    ; Missing drive strength ;
; VGA_G[4]    ; Missing drive strength ;
; VGA_G[5]    ; Missing drive strength ;
; VGA_G[6]    ; Missing drive strength ;
; VGA_G[7]    ; Missing drive strength ;
; VGA_HS      ; Missing drive strength ;
; VGA_R[0]    ; Missing drive strength ;
; VGA_R[1]    ; Missing drive strength ;
; VGA_R[2]    ; Missing drive strength ;
; VGA_R[3]    ; Missing drive strength ;
; VGA_R[4]    ; Missing drive strength ;
; VGA_R[5]    ; Missing drive strength ;
; VGA_R[6]    ; Missing drive strength ;
; VGA_R[7]    ; Missing drive strength ;
; VGA_SYNC_N  ; Missing drive strength ;
; VGA_VS      ; Missing drive strength ;
; LCD_DATA[0] ; Missing drive strength ;
; LCD_DATA[1] ; Missing drive strength ;
; LCD_DATA[2] ; Missing drive strength ;
; LCD_DATA[3] ; Missing drive strength ;
; LCD_DATA[4] ; Missing drive strength ;
; LCD_DATA[5] ; Missing drive strength ;
; LCD_DATA[6] ; Missing drive strength ;
; LCD_DATA[7] ; Missing drive strength ;
+-------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                         ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; Node                    ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                        ; Destination Port ; Destination Port Name ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+
; z_comp[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[18]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[18]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[18]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[18]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[18]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[18]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[18]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[18]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[18]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[19]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[19]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[19]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[19]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[19]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[19]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[19]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[19]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[19]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[20]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[20]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[20]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[20]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[20]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[20]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[20]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[20]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[20]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[21]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[21]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[21]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[21]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[21]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[21]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[21]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[21]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[21]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[22]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[22]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[22]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[22]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[22]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[22]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[22]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[22]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[22]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[23]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[23]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[23]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[23]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[23]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[23]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[23]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[23]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[23]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[24]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[24]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[24]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[24]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[24]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[24]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[24]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[24]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[25]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[25]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[25]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[25]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[25]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[25]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[25]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[25]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[25]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[26]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[26]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[26]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[26]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[26]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[26]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[26]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[26]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[26]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[27]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[27]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[27]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[27]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[27]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[27]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[27]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[27]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[27]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[28]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[28]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[28]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[28]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[28]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[28]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[28]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[28]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[28]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[29]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[29]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[29]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[29]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[29]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[29]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[29]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[29]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[29]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[30]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[30]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[30]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[30]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[30]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[30]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[30]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[30]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[30]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[31]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[31]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[31]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[31]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[31]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[31]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[31]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[31]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[31]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[32]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[32]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[32]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[32]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[32]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[32]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[32]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[32]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[32]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[32]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[32]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[32]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[33]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[33]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[33]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[33]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[33]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[33]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[33]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[33]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[33]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[33]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[33]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[33]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[34]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[34]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[34]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[34]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[34]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[34]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[34]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[34]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[34]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[34]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[34]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[34]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[35]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[35]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_1                                                 ; Q                ;                       ;
; z_comp[35]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_comp[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_comp[35]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_2                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[35]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_3                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_comp[35]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_4                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_comp[35]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_5                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_comp[35]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_6                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_comp[35]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_7                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_comp[35]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_comp[35]~_Duplicate_8                                                 ; Q                ;                       ;
; z_comp[35]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[18]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[18]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[18]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[18]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[18]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[18]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[18]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[18]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[18]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[18]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[18]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[18]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[18]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[19]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[19]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[19]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[19]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[19]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[19]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[19]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[19]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[19]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[19]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[19]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[19]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[19]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[20]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[20]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[20]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[20]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[20]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[20]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[20]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[20]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[20]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[20]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[20]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[20]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[20]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[21]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[21]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[21]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[21]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[21]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[21]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[21]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[21]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[21]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[21]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[21]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[21]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[21]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[22]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[22]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[22]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[22]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[22]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[22]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[22]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[22]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[22]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[22]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[22]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[22]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[22]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[23]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[23]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[23]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[23]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[23]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[23]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[23]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[23]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[23]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[23]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[23]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[23]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[23]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[24]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[24]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[24]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[24]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[24]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[24]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[24]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[24]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[24]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[24]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[24]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[24]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[24]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[25]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[25]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[25]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[25]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[25]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[25]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[25]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[25]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[25]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[25]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[25]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[25]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[25]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[26]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[26]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[26]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[26]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[26]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[26]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[26]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[26]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[26]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[26]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[26]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[26]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[26]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[27]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[27]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[27]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[27]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[27]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[27]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[27]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[27]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[27]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[27]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[27]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[27]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[27]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[28]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[28]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[28]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[28]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[28]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[28]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[28]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[28]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[28]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[28]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[28]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[28]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[28]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[29]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[29]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[29]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[29]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[29]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[29]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[29]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[29]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[29]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[29]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[29]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[29]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[29]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[30]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[30]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[30]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[30]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[30]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[30]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[30]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[30]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[30]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[30]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[30]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[30]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[30]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[31]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[31]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[31]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[31]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[31]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[31]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[31]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[31]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[31]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[31]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[31]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[31]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[31]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[32]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[32]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[32]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[32]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[32]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[32]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[32]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[32]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[32]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[32]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[32]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[32]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[32]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[33]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[33]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[33]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[33]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[33]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[33]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[33]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[33]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[33]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[33]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[33]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[33]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[33]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[34]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[34]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[34]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[34]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[34]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[34]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[34]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[34]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[34]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[34]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[34]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[34]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[34]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[35]              ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ; DATAA            ;                       ;
; z_real[35]              ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_1                                                 ; Q                ;                       ;
; z_real[35]~SCLR_LUT     ; Created         ; Register Packing ; Timing optimization ;           ;                ;                                                                         ;                  ;                       ;
; z_real[35]~_Duplicate_1 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[35]~_Duplicate_1 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_2                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_2 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAA            ;                       ;
; z_real[35]~_Duplicate_2 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_3                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_3 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[35]~_Duplicate_3 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_4                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_4 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
; z_real[35]~_Duplicate_4 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_5                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_5 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ; DATAA            ;                       ;
; z_real[35]~_Duplicate_5 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_6                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_6 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ; DATAB            ;                       ;
; z_real[35]~_Duplicate_6 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_7                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_7 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ; DATAB            ;                       ;
; z_real[35]~_Duplicate_7 ; Duplicated      ; Register Packing ; Timing optimization ; Q         ;                ; z_real[35]~_Duplicate_8                                                 ; Q                ;                       ;
; z_real[35]~_Duplicate_8 ; Packed Register ; Register Packing ; Timing optimization ; Q         ;                ; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ; DATAB            ;                       ;
+-------------------------+-----------------+------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------+
; Incremental Compilation Preservation Summary   ;
+---------------------+--------------------------+
; Type                ; Value                    ;
+---------------------+--------------------------+
; Netlist             ;                          ;
;     -- Requested    ; 2174 / 2174 ( 100.00 % ) ;
;     -- Achieved     ; 2170 / 2174 ( 99.82 % )  ;
;                     ;                          ;
; Placement (by node) ;                          ;
;     -- Requested    ; 2174 / 2174 ( 100.00 % ) ;
;     -- Achieved     ; 2170 / 2174 ( 99.82 % )  ;
;                     ;                          ;
; Routing (by net)    ;                          ;
;     -- Requested    ; 2324 / 2324 ( 100.00 % ) ;
;     -- Achieved     ; 2324 / 2324 ( 100.00 % ) ;
+---------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Netlist Preservation                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+-------------------+-------------+
; Compilation Hierarchy                                                                                                                  ; # Nodes ; # Nodes Preserved ; % Preserved ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+-------------------+-------------+
; |juliaset                                                                                                                              ; 2174    ; 2170              ; 99.82 %     ;
; |juliaset|VGA_Controller:u1                                                                                                            ; 134     ; 134               ; 100.00 %    ;
; |juliaset|VGA_PLL:p1                                                                                                                   ; 3       ; 3                 ; 100.00 %    ;
; |juliaset|VGA_PLL:p1|altpll:altpll_component                                                                                           ; 3       ; 3                 ; 100.00 %    ;
; |juliaset|VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated                                                             ; 3       ; 3                 ; 100.00 %    ;
; |juliaset|asc_to_lcd:asc                                                                                                               ; 218     ; 218               ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4                                                                                                         ; 71      ; 71                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core                                                                                      ; 71      ; 71                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder                                                                      ; 50      ; 50                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; 26      ; 26                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                      ; 26      ; 26                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; 24      ; 24                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; 24      ; 24                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_pgh:auto_generated ; 24      ; 24                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2                                                                                                         ; 55      ; 55                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core                                                                                      ; 55      ; 55                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder                                                                      ; 55      ; 55                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ; 29      ; 29                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ; 29      ; 29                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ; 26      ; 26                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ; 26      ; 26                ; 100.00 %    ;
; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ; 26      ; 26                ; 100.00 %    ;
; |juliaset|signed_mult:zcr                                                                                                              ; 184     ; 184               ; 100.00 %    ;
; |juliaset|signed_mult:zcr|lpm_mult:Mult0_rtl_3                                                                                         ; 184     ; 184               ; 100.00 %    ;
; |juliaset|signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated                                                                 ; 184     ; 184               ; 100.00 %    ;
; |juliaset|signed_mult:zcs                                                                                                              ; 206     ; 206               ; 100.00 %    ;
; |juliaset|signed_mult:zcs|lpm_mult:Mult0_rtl_0                                                                                         ; 206     ; 206               ; 100.00 %    ;
; |juliaset|signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated                                                                 ; 206     ; 206               ; 100.00 %    ;
; |juliaset|signed_mult:zrs                                                                                                              ; 206     ; 206               ; 100.00 %    ;
; |juliaset|signed_mult:zrs|lpm_mult:Mult0_rtl_1                                                                                         ; 206     ; 206               ; 100.00 %    ;
; |juliaset|signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated                                                                 ; 206     ; 206               ; 100.00 %    ;
; |juliaset|video_buffer:display                                                                                                         ; 468     ; 468               ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component                                                                         ; 468     ; 468               ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated                                          ; 468     ; 468               ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_a                 ; 3       ; 3                 ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b                 ; 6       ; 6                 ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2                       ; 6       ; 6                 ; 100.00 %    ;
; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5                             ; 121     ; 121               ; 100.00 %    ;
+----------------------------------------------------------------------------------------------------------------------------------------+---------+-------------------+-------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2161    ; 2157              ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 13      ; 13                ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Routing Preservation                                                                ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Partition 1                    ; Partition 2                    ; # Connections ; # Requested ; # Preserved ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
; Top                            ; Top                            ; 19278         ; 19278       ; 19278       ;
; hard_block:auto_generated_inst ; Top                            ; 375           ; 375         ; 375         ;
; Top                            ; hard_block:auto_generated_inst ; 375           ; 375         ; 375         ;
; hard_block:auto_generated_inst ; hard_block:auto_generated_inst ; 6             ; 6           ; 6           ;
+--------------------------------+--------------------------------+---------------+-------------+-------------+
Note: The table contains rows with duplicate information to facilitate sorting by Partition.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/JuliaSet/JuliaSet/juliaset.pin.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                           ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                     ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
; Total logic elements                        ; 1,587 / 114,480 ( 1 % )                                                                   ;
;     -- Combinational with no register       ; 1367                                                                                      ;
;     -- Register only                        ; 9                                                                                         ;
;     -- Combinational with a register        ; 211                                                                                       ;
;                                             ;                                                                                           ;
; Logic element usage by number of LUT inputs ;                                                                                           ;
;     -- 4 input functions                    ; 402                                                                                       ;
;     -- 3 input functions                    ; 754                                                                                       ;
;     -- <=2 input functions                  ; 422                                                                                       ;
;     -- Register only                        ; 9                                                                                         ;
;                                             ;                                                                                           ;
; Logic elements by mode                      ;                                                                                           ;
;     -- normal mode                          ; 716                                                                                       ;
;     -- arithmetic mode                      ; 862                                                                                       ;
;                                             ;                                                                                           ;
; Total registers*                            ; 220 / 117,053 ( < 1 % )                                                                   ;
;     -- Dedicated logic registers            ; 220 / 114,480 ( < 1 % )                                                                   ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )                                                                         ;
;                                             ;                                                                                           ;
; Total LABs:  partially or completely used   ; 157 / 7,155 ( 2 % )                                                                       ;
; User inserted logic elements                ; 0                                                                                         ;
; Virtual pins                                ; 0                                                                                         ;
; I/O pins                                    ; 71 / 529 ( 13 % )                                                                         ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )                                                                            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                                                                             ;
; Global signals                              ; 3                                                                                         ;
; M9Ks                                        ; 160 / 432 ( 37 % )                                                                        ;
; Total block memory bits                     ; 1,310,720 / 3,981,312 ( 33 % )                                                            ;
; Total block memory implementation bits      ; 1,474,560 / 3,981,312 ( 37 % )                                                            ;
; Embedded Multiplier 9-bit elements          ; 50 / 532 ( 9 % )                                                                          ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                            ;
; Global clocks                               ; 3 / 20 ( 15 % )                                                                           ;
; JTAGs                                       ; 0 / 1 ( 0 % )                                                                             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%                                                                              ;
; Peak interconnect usage (total/H/V)         ; 19% / 20% / 17%                                                                           ;
; Maximum fan-out node                        ; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 496                                                                                       ;
; Highest non-global fan-out signal           ; KEY[0]~input                                                                              ;
; Highest non-global fan-out                  ; 234                                                                                       ;
; Total fan-out                               ; 11438                                                                                     ;
; Average fan-out                             ; 5.25                                                                                      ;
+---------------------------------------------+-------------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 1587 / 114480 ( 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register       ; 1367                   ; 0                              ;
;     -- Register only                        ; 9                      ; 0                              ;
;     -- Combinational with a register        ; 211                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 402                    ; 0                              ;
;     -- 3 input functions                    ; 754                    ; 0                              ;
;     -- <=2 input functions                  ; 422                    ; 0                              ;
;     -- Register only                        ; 9                      ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 716                    ; 0                              ;
;     -- arithmetic mode                      ; 862                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 220                    ; 0                              ;
;     -- Dedicated logic registers            ; 220 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 157 / 7155 ( 2 % )     ; 0 / 7155 ( 0 % )               ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 71                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 50 / 532 ( 9 % )       ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 1310720                ; 0                              ;
; Total RAM block bits                        ; 1474560                ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 160 / 432 ( 37 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 1 / 24 ( 4 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 505                    ; 2                              ;
;     -- Registered Input Connections         ; 481                    ; 0                              ;
;     -- Output Connections                   ; 10                     ; 497                            ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 12537                  ; 507                            ;
;     -- Registered Connections               ; 6763                   ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 16                     ; 499                            ;
;     -- hard_block:auto_generated_inst       ; 499                    ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 27                     ; 2                              ;
;     -- Output Ports                         ; 36                     ; 2                              ;
;     -- Bidir Ports                          ; 8                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK2_50 ; AG14  ; 3        ; 58           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK3_50 ; AG15  ; 4        ; 58           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; CLOCK_50  ; Y2    ; 2        ; 0            ; 36           ; 14           ; 60                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]    ; M23   ; 6        ; 115          ; 40           ; 7            ; 234                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]    ; M21   ; 6        ; 115          ; 53           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]    ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]    ; R24   ; 5        ; 115          ; 35           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]     ; AB28  ; 5        ; 115          ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[10]    ; AC24  ; 5        ; 115          ; 4            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[11]    ; AB24  ; 5        ; 115          ; 5            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[12]    ; AB23  ; 5        ; 115          ; 7            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[13]    ; AA24  ; 5        ; 115          ; 9            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[14]    ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[15]    ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[16]    ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[17]    ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]     ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]     ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]     ; AD27  ; 5        ; 115          ; 13           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]     ; AB27  ; 5        ; 115          ; 18           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]     ; AC26  ; 5        ; 115          ; 11           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]     ; AD26  ; 5        ; 115          ; 10           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]     ; AB26  ; 5        ; 115          ; 15           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]     ; AC25  ; 5        ; 115          ; 4            ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]     ; AB25  ; 5        ; 115          ; 16           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_CTS  ; J13   ; 8        ; 40           ; 73           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD  ; G12   ; 8        ; 27           ; 73           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+
; LCD_BLON    ; L6    ; 1        ; 0            ; 47           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN      ; L4    ; 1        ; 0            ; 52           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON      ; L5    ; 1        ; 0            ; 58           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS      ; M2    ; 1        ; 0            ; 44           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW      ; M1    ; 1        ; 0            ; 44           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_RTS    ; G14   ; 8        ; 47           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD    ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK_N ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]    ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]    ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]    ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]    ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]    ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]    ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]    ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]    ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK     ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]    ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]    ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]    ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]    ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]    ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]    ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]    ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]    ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS      ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]    ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]    ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]    ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]    ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]    ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]    ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]    ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]    ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC_N  ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS      ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+
; LCD_DATA[0] ; L3    ; 1        ; 0            ; 52           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[1] ; L1    ; 1        ; 0            ; 44           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[2] ; L2    ; 1        ; 0            ; 44           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[3] ; K7    ; 1        ; 0            ; 49           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[4] ; K1    ; 1        ; 0            ; 54           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[5] ; K2    ; 1        ; 0            ; 55           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[6] ; M3    ; 1        ; 0            ; 51           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_DATA[7] ; M5    ; 1        ; 0            ; 47           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 17 / 56 ( 30 % ) ; 3.3V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 1 / 71 ( 1 % )   ; 3.3V          ; --           ;
; 5        ; 19 / 65 ( 29 % ) ; 3.3V          ; --           ;
; 6        ; 4 / 58 ( 7 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 33 / 71 ( 46 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; CLOCK2_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG15     ; 201        ; 4        ; CLOCK3_50                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E18      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F22      ; 409        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; UART_RTS                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; UART_CTS                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; LCD_DATA[4]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 27         ; 1        ; LCD_DATA[5]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; LCD_DATA[3]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; LCD_DATA[1]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 48         ; 1        ; LCD_DATA[2]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 32         ; 1        ; LCD_DATA[0]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 31         ; 1        ; LCD_EN                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ; 21         ; 1        ; LCD_ON                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L6       ; 43         ; 1        ; LCD_BLON                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L26      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; LCD_RW                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 50         ; 1        ; LCD_RS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 34         ; 1        ; LCD_DATA[6]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; LCD_DATA[7]                                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 321        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W26      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W27      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W28      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                           ;
+-------------------------------+-----------------------------------------------------------------------+
; Name                          ; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|pll1 ;
+-------------------------------+-----------------------------------------------------------------------+
; SDC pin name                  ; p1|altpll_component|auto_generated|pll1                               ;
; PLL mode                      ; Normal                                                                ;
; Compensate clock              ; clock0                                                                ;
; Compensated input/output pins ; --                                                                    ;
; Switchover type               ; --                                                                    ;
; Input frequency 0             ; 50.0 MHz                                                              ;
; Input frequency 1             ; --                                                                    ;
; Nominal PFD frequency         ; 10.0 MHz                                                              ;
; Nominal VCO frequency         ; 630.1 MHz                                                             ;
; VCO post scale                ; 2                                                                     ;
; VCO frequency control         ; Auto                                                                  ;
; VCO phase shift step          ; 198 ps                                                                ;
; VCO multiply                  ; --                                                                    ;
; VCO divide                    ; --                                                                    ;
; Freq min lock                 ; 27.0 MHz                                                              ;
; Freq max lock                 ; 51.6 MHz                                                              ;
; M VCO Tap                     ; 2                                                                     ;
; M Initial                     ; 7                                                                     ;
; M value                       ; 63                                                                    ;
; N value                       ; 5                                                                     ;
; Charge pump current           ; setting 1                                                             ;
; Loop filter resistance        ; setting 16                                                            ;
; Loop filter capacitance       ; setting 0                                                             ;
; Bandwidth                     ; 340 kHz to 540 kHz                                                    ;
; Bandwidth type                ; Medium                                                                ;
; Real time reconfigurable      ; Off                                                                   ;
; Scan chain MIF file           ; --                                                                    ;
; Preserve PLL counter order    ; Off                                                                   ;
; PLL location                  ; PLL_1                                                                 ;
; Inclk0 signal                 ; CLOCK_50                                                              ;
; Inclk1 signal                 ; --                                                                    ;
; Inclk0 signal type            ; Dedicated Pin                                                         ;
; Inclk1 signal type            ; --                                                                    ;
+-------------------------------+-----------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 63   ; 125 ; 25.2 MHz         ; 0 (0 ps)       ; 1.80 (198 ps)    ; 50/50      ; C0      ; 25            ; 13/12 Odd  ; --            ; 7       ; 2       ; p1|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 63   ; 125 ; 25.2 MHz         ; -90 (-9921 ps) ; 1.80 (198 ps)    ; 50/50      ; C1      ; 25            ; 13/12 Odd  ; --            ; 1       ; 0       ; p1|altpll_component|auto_generated|pll1|clk[1] ;
+-----------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; Not Available                      ;
; 3.0-V PCI-X                      ; 10 pF ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                     ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                    ; Library Name ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |juliaset                                      ; 1587 (366)  ; 220 (102)                 ; 0 (0)         ; 1310720     ; 160  ; 50           ; 2       ; 24        ; 71   ; 0            ; 1367 (264)   ; 9 (0)             ; 211 (102)        ; |juliaset                                                                                                                              ;              ;
;    |VGA_Controller:u1|                         ; 88 (88)     ; 47 (47)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 1 (1)             ; 46 (46)          ; |juliaset|VGA_Controller:u1                                                                                                            ;              ;
;    |VGA_PLL:p1|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |juliaset|VGA_PLL:p1                                                                                                                   ;              ;
;       |altpll:altpll_component|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |juliaset|VGA_PLL:p1|altpll:altpll_component                                                                                           ;              ;
;          |VGA_PLL_altpll:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |juliaset|VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated                                                             ;              ;
;    |asc_to_lcd:asc|                            ; 161 (161)   ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 2 (2)             ; 57 (57)          ; |juliaset|asc_to_lcd:asc                                                                                                               ;              ;
;    |lpm_mult:Mult0_rtl_4|                      ; 71 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4                                                                                                         ;              ;
;       |multcore:mult_core|                     ; 71 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 71 (21)      ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core                                                                                      ;              ;
;          |mpar_add:padder|                     ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;             |lpm_add_sub:adder[0]|             ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                |add_sub_lgh:auto_generated|    ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_lgh:auto_generated                      ;              ;
;             |mpar_add:sub_par_add|             ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                |lpm_add_sub:adder[0]|          ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                   |add_sub_pgh:auto_generated| ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_pgh:auto_generated ;              ;
;    |lpm_mult:Mult1_rtl_2|                      ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2                                                                                                         ;              ;
;       |multcore:mult_core|                     ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core                                                                                      ;              ;
;          |mpar_add:padder|                     ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder                                                                      ;              ;
;             |lpm_add_sub:adder[0]|             ; 29 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]                                                 ;              ;
;                |add_sub_mgh:auto_generated|    ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|lpm_add_sub:adder[0]|add_sub_mgh:auto_generated                      ;              ;
;             |mpar_add:sub_par_add|             ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add                                                 ;              ;
;                |lpm_add_sub:adder[0]|          ; 26 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]                            ;              ;
;                   |add_sub_qgh:auto_generated| ; 26 (26)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 0 (0)            ; |juliaset|lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated ;              ;
;    |signed_mult:zcr|                           ; 168 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 168 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcr                                                                                                              ;              ;
;       |lpm_mult:Mult0_rtl_3|                   ; 168 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 168 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcr|lpm_mult:Mult0_rtl_3                                                                                         ;              ;
;          |mult_f6t:auto_generated|             ; 168 (168)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 16           ; 0       ; 8         ; 0    ; 0            ; 168 (168)    ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated                                                                 ;              ;
;    |signed_mult:zcs|                           ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcs                                                                                                              ;              ;
;       |lpm_mult:Mult0_rtl_0|                   ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcs|lpm_mult:Mult0_rtl_0                                                                                         ;              ;
;          |mult_f6t:auto_generated|             ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated                                                                 ;              ;
;    |signed_mult:zrs|                           ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zrs                                                                                                              ;              ;
;       |lpm_mult:Mult0_rtl_1|                   ; 188 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (0)      ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zrs|lpm_mult:Mult0_rtl_1                                                                                         ;              ;
;          |mult_f6t:auto_generated|             ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 17           ; 1       ; 8         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 0 (0)            ; |juliaset|signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated                                                                 ;              ;
;    |video_buffer:display|                      ; 302 (0)     ; 12 (0)                    ; 0 (0)         ; 1310720     ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (0)      ; 6 (0)             ; 6 (0)            ; |juliaset|video_buffer:display                                                                                                         ;              ;
;       |altsyncram:altsyncram_component|        ; 302 (0)     ; 12 (0)                    ; 0 (0)         ; 1310720     ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (0)      ; 6 (0)             ; 6 (0)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component                                                                         ;              ;
;          |altsyncram_r6i2:auto_generated|      ; 302 (172)   ; 12 (12)                   ; 0 (0)         ; 1310720     ; 160  ; 0            ; 0       ; 0         ; 0    ; 0            ; 290 (160)    ; 6 (6)             ; 6 (0)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated                                          ;              ;
;             |decode_aaa:rden_decode_a|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_a                 ;              ;
;             |decode_aaa:rden_decode_b|         ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b                 ;              ;
;             |decode_hua:decode2|               ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2                       ;              ;
;             |mux_1pb:mux5|                     ; 121 (121)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 115 (115)    ; 0 (0)             ; 6 (6)            ; |juliaset|video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5                             ;              ;
+------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; CLOCK2_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK3_50   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[2]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[3]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[4]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[5]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[6]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[7]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[8]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[9]       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[10]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[11]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[12]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[13]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[14]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[15]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[16]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[17]      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_BLON    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_EN      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_ON      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_RW      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_CTS    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RTS    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_TXD    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[0] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[1] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[2] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[3] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[4] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[5] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[6] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; LCD_DATA[7] ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; CLOCK_50    ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[0]      ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; KEY[1]      ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; CLOCK2_50                                                                    ;                   ;         ;
; CLOCK3_50                                                                    ;                   ;         ;
; KEY[2]                                                                       ;                   ;         ;
; KEY[3]                                                                       ;                   ;         ;
; SW[0]                                                                        ;                   ;         ;
; SW[1]                                                                        ;                   ;         ;
; SW[2]                                                                        ;                   ;         ;
; SW[3]                                                                        ;                   ;         ;
; SW[4]                                                                        ;                   ;         ;
; SW[5]                                                                        ;                   ;         ;
; SW[6]                                                                        ;                   ;         ;
; SW[7]                                                                        ;                   ;         ;
; SW[8]                                                                        ;                   ;         ;
; SW[9]                                                                        ;                   ;         ;
; SW[10]                                                                       ;                   ;         ;
; SW[11]                                                                       ;                   ;         ;
; SW[12]                                                                       ;                   ;         ;
; SW[13]                                                                       ;                   ;         ;
; SW[14]                                                                       ;                   ;         ;
; SW[15]                                                                       ;                   ;         ;
; SW[16]                                                                       ;                   ;         ;
; SW[17]                                                                       ;                   ;         ;
; UART_CTS                                                                     ;                   ;         ;
; UART_RXD                                                                     ;                   ;         ;
; LCD_DATA[0]                                                                  ;                   ;         ;
; LCD_DATA[1]                                                                  ;                   ;         ;
; LCD_DATA[2]                                                                  ;                   ;         ;
; LCD_DATA[3]                                                                  ;                   ;         ;
; LCD_DATA[4]                                                                  ;                   ;         ;
; LCD_DATA[5]                                                                  ;                   ;         ;
; LCD_DATA[6]                                                                  ;                   ;         ;
; LCD_DATA[7]                                                                  ;                   ;         ;
; CLOCK_50                                                                     ;                   ;         ;
; KEY[0]                                                                       ;                   ;         ;
;      - VGA_Controller:u1|oVGA_H_SYNC~reg0                                    ; 1                 ; 6       ;
;      - VGA_Controller:u1|oVGA_V_SYNC~reg0                                    ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_B[6]                                      ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_B[7]                                      ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_G[6]                                      ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_G[7]                                      ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_R[6]                                      ; 1                 ; 6       ;
;      - VGA_Controller:u1|Cur_Color_R[7]                                      ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_en                                                 ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_rs                                                 ; 1                 ; 6       ;
;      - i[9]                                                                  ; 1                 ; 6       ;
;      - i[8]                                                                  ; 1                 ; 6       ;
;      - i[7]                                                                  ; 1                 ; 6       ;
;      - i[6]                                                                  ; 1                 ; 6       ;
;      - i[5]                                                                  ; 1                 ; 6       ;
;      - i[4]                                                                  ; 1                 ; 6       ;
;      - i[3]                                                                  ; 1                 ; 6       ;
;      - z_comp[36]                                                            ; 1                 ; 6       ;
;      - z_comp[17]                                                            ; 1                 ; 6       ;
;      - z_comp[16]                                                            ; 1                 ; 6       ;
;      - z_comp[15]                                                            ; 1                 ; 6       ;
;      - z_comp[14]                                                            ; 1                 ; 6       ;
;      - z_comp[13]                                                            ; 1                 ; 6       ;
;      - z_comp[12]                                                            ; 1                 ; 6       ;
;      - z_comp[11]                                                            ; 1                 ; 6       ;
;      - z_comp[10]                                                            ; 1                 ; 6       ;
;      - z_comp[9]                                                             ; 1                 ; 6       ;
;      - z_comp[8]                                                             ; 1                 ; 6       ;
;      - z_comp[7]                                                             ; 1                 ; 6       ;
;      - z_comp[6]                                                             ; 1                 ; 6       ;
;      - z_comp[1]                                                             ; 1                 ; 6       ;
;      - z_real[36]                                                            ; 1                 ; 6       ;
;      - z_real[17]                                                            ; 1                 ; 6       ;
;      - z_real[16]                                                            ; 1                 ; 6       ;
;      - z_real[15]                                                            ; 1                 ; 6       ;
;      - z_real[14]                                                            ; 1                 ; 6       ;
;      - z_real[13]                                                            ; 1                 ; 6       ;
;      - z_real[12]                                                            ; 1                 ; 6       ;
;      - z_real[11]                                                            ; 1                 ; 6       ;
;      - z_real[10]                                                            ; 1                 ; 6       ;
;      - z_real[9]                                                             ; 1                 ; 6       ;
;      - z_real[8]                                                             ; 1                 ; 6       ;
;      - z_real[7]                                                             ; 1                 ; 6       ;
;      - z_real[6]                                                             ; 1                 ; 6       ;
;      - z_real[5]                                                             ; 1                 ; 6       ;
;      - z_real[3]                                                             ; 1                 ; 6       ;
;      - z_real[2]                                                             ; 1                 ; 6       ;
;      - z_real[1]                                                             ; 1                 ; 6       ;
;      - z_real[0]                                                             ; 1                 ; 6       ;
;      - color[23]                                                             ; 1                 ; 6       ;
;      - color[16]                                                             ; 1                 ; 6       ;
;      - color[15]                                                             ; 1                 ; 6       ;
;      - color[10]                                                             ; 1                 ; 6       ;
;      - color[7]                                                              ; 1                 ; 6       ;
;      - color[0]                                                              ; 1                 ; 6       ;
;      - asc_to_lcd:asc|state[0]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|state[1]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|state[2]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|state[3]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|state[4]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|ns_pulse                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data[7]                                            ; 1                 ; 6       ;
;      - i[2]                                                                  ; 1                 ; 6       ;
;      - i[1]                                                                  ; 1                 ; 6       ;
;      - i[0]                                                                  ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer_expire                                           ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[0]                                        ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[1]                                        ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[2]                                        ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[3]                                        ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[4]                                        ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[0]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[1]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[2]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[3]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[4]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[5]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_mux[6]                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[0]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[1]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[2]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[4]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[5]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[6]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[7]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[8]                                               ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[10]                                              ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[14]                                              ; 1                 ; 6       ;
;      - data_reg[0]                                                           ; 1                 ; 6       ;
;      - data_reg[1]                                                           ; 1                 ; 6       ;
;      - data_reg[2]                                                           ; 1                 ; 6       ;
;      - data_reg[3]                                                           ; 1                 ; 6       ;
;      - asc_to_lcd:asc|init_complete                                          ; 1                 ; 6       ;
;      - asc_to_lcd:asc|us_pulse                                               ; 1                 ; 6       ;
;      - we                                                                    ; 1                 ; 6       ;
;      - state.compute_pixel_loop                                              ; 1                 ; 6       ;
;      - state.done                                                            ; 1                 ; 6       ;
;      - z_comp[5]                                                             ; 1                 ; 6       ;
;      - z_comp[4]                                                             ; 1                 ; 6       ;
;      - z_comp[3]                                                             ; 1                 ; 6       ;
;      - z_comp[2]                                                             ; 1                 ; 6       ;
;      - z_real[4]                                                             ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[9]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[8]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[7]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[6]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[5]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[9]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[8]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[7]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[6]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[5]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[4]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[3]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[2]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[1]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|V_Cont[0]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[0]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[1]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[2]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[3]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|H_Cont[4]                                           ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[9]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[8]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[6]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[7]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[5]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[1]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[2]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[3]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[4]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[5]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[6]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[7]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[8]                                         ; 1                 ; 6       ;
;      - y_cursor[0]                                                           ; 1                 ; 6       ;
;      - y_cursor[1]                                                           ; 1                 ; 6       ;
;      - y_cursor[2]                                                           ; 1                 ; 6       ;
;      - y_cursor[3]                                                           ; 1                 ; 6       ;
;      - y_cursor[4]                                                           ; 1                 ; 6       ;
;      - y_cursor[5]                                                           ; 1                 ; 6       ;
;      - y_cursor[6]                                                           ; 1                 ; 6       ;
;      - y_cursor[7]                                                           ; 1                 ; 6       ;
;      - y_cursor[8]                                                           ; 1                 ; 6       ;
;      - color[7]~2                                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|return_state[1]~6                                      ; 1                 ; 6       ;
;      - asc_to_lcd:asc|ns_cntr~0                                              ; 1                 ; 6       ;
;      - asc_to_lcd:asc|ns_cntr~1                                              ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data~6                                             ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data[0]~7                                          ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data[0]~10                                         ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data~11                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data~13                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer~0                                                ; 1                 ; 6       ;
;      - asc_to_lcd:asc|lcd_data~17                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_ptr[4]~9                                          ; 1                 ; 6       ;
;      - asc_to_lcd:asc|char_ptr[4]~11                                         ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer~1                                                ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[12]~4                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[10]~7                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[1]~15                                            ; 1                 ; 6       ;
;      - asc_to_lcd:asc|timer[7]~19                                            ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_Y[0]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[0]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[1]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[2]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[3]                                         ; 1                 ; 6       ;
;      - VGA_Controller:u1|oCoord_X[4]                                         ; 1                 ; 6       ;
;      - addr_reg~20                                                           ; 1                 ; 6       ;
;      - addr_reg[12]~21                                                       ; 1                 ; 6       ;
;      - addr_reg~22                                                           ; 1                 ; 6       ;
;      - addr_reg~23                                                           ; 1                 ; 6       ;
;      - addr_reg~24                                                           ; 1                 ; 6       ;
;      - addr_reg~25                                                           ; 1                 ; 6       ;
;      - addr_reg~26                                                           ; 1                 ; 6       ;
;      - addr_reg~27                                                           ; 1                 ; 6       ;
;      - addr_reg~28                                                           ; 1                 ; 6       ;
;      - addr_reg~29                                                           ; 1                 ; 6       ;
;      - addr_reg~30                                                           ; 1                 ; 6       ;
;      - addr_reg~31                                                           ; 1                 ; 6       ;
;      - addr_reg~32                                                           ; 1                 ; 6       ;
;      - addr_reg~33                                                           ; 1                 ; 6       ;
;      - asc_to_lcd:asc|us_cntr[0]~8                                           ; 1                 ; 6       ;
;      - addr_reg~34                                                           ; 1                 ; 6       ;
;      - addr_reg~35                                                           ; 1                 ; 6       ;
;      - addr_reg~36                                                           ; 1                 ; 6       ;
;      - addr_reg~37                                                           ; 1                 ; 6       ;
;      - addr_reg~38                                                           ; 1                 ; 6       ;
;      - addr_reg~39                                                           ; 1                 ; 6       ;
;      - state~27                                                              ; 1                 ; 6       ;
;      - y_cursor[3]~40                                                        ; 1                 ; 6       ;
;      - x_cursor[2]~45                                                        ; 1                 ; 6       ;
;      - x_cursor[2]~46                                                        ; 1                 ; 6       ;
;      - state~28                                                              ; 1                 ; 6       ;
;      - state~29                                                              ; 1                 ; 6       ;
;      - state~30                                                              ; 1                 ; 6       ;
;      - z_comp[14]~0                                                          ; 1                 ; 6       ;
;      - KEY[0]~_wirecell                                                      ; 1                 ; 6       ;
;      - z_real[18]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[19]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[20]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[21]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[22]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[23]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[24]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[25]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[26]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[27]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[28]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[29]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[30]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[31]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[32]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[33]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[34]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_real[35]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[18]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[19]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[20]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[21]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[22]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[23]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[24]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[25]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[26]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[27]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[28]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[29]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[30]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[31]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[32]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[33]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[34]~SCLR_LUT                                                   ; 1                 ; 6       ;
;      - z_comp[35]~SCLR_LUT                                                   ; 1                 ; 6       ;
; KEY[1]                                                                       ;                   ;         ;
;      - VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|pll1 ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                         ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                     ; PIN_Y2             ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                     ; PIN_Y2             ; 59      ; Clock                                 ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; KEY[0]                                                                                                       ; PIN_M23            ; 234     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; KEY[1]                                                                                                       ; PIN_M21            ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|Equal7~8                                                                                   ; LCCOMB_X49_Y44_N4  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan6~2                                                                                ; LCCOMB_X49_Y44_N6  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|LessThan7~4                                                                                ; LCCOMB_X49_Y44_N2  ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; VGA_Controller:u1|always1~6                                                                                  ; LCCOMB_X50_Y44_N6  ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0]                            ; PLL_1              ; 336     ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; addr_reg[12]~21                                                                                              ; LCCOMB_X68_Y42_N12 ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|char_ptr[4]~11                                                                                ; LCCOMB_X94_Y51_N26 ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|char_ptr[4]~9                                                                                 ; LCCOMB_X95_Y49_N24 ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|lcd_data[0]~10                                                                                ; LCCOMB_X95_Y51_N24 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|return_state[1]~6                                                                             ; LCCOMB_X96_Y51_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|state[4]                                                                                      ; FF_X97_Y49_N19     ; 46      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|timer[10]~7                                                                                   ; LCCOMB_X94_Y50_N22 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|timer[1]~15                                                                                   ; LCCOMB_X92_Y51_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|timer[7]~19                                                                                   ; LCCOMB_X95_Y51_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; asc_to_lcd:asc|us_cntr[0]~8                                                                                  ; LCCOMB_X95_Y49_N20 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; color[7]~2                                                                                                   ; LCCOMB_X58_Y42_N2  ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis      ; LCCOMB_X62_Y39_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis0     ; LCCOMB_X62_Y37_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis1     ; LCCOMB_X62_Y39_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis10    ; LCCOMB_X62_Y39_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis11    ; LCCOMB_X63_Y40_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis12    ; LCCOMB_X62_Y39_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis13    ; LCCOMB_X63_Y40_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis14    ; LCCOMB_X63_Y40_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis15    ; LCCOMB_X62_Y37_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis16    ; LCCOMB_X62_Y38_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis17    ; LCCOMB_X62_Y37_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis18    ; LCCOMB_X62_Y37_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis19    ; LCCOMB_X62_Y38_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis2     ; LCCOMB_X62_Y39_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis20    ; LCCOMB_X62_Y38_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis21    ; LCCOMB_X62_Y38_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis22    ; LCCOMB_X62_Y38_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis23    ; LCCOMB_X63_Y37_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis24    ; LCCOMB_X63_Y37_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis25    ; LCCOMB_X63_Y37_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis26    ; LCCOMB_X63_Y37_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis27    ; LCCOMB_X63_Y37_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis28    ; LCCOMB_X63_Y37_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis29    ; LCCOMB_X63_Y37_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis3     ; LCCOMB_X62_Y37_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis30    ; LCCOMB_X63_Y37_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis31    ; LCCOMB_X62_Y38_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis32    ; LCCOMB_X62_Y40_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis33    ; LCCOMB_X62_Y38_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis34    ; LCCOMB_X62_Y38_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis35    ; LCCOMB_X62_Y40_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis36    ; LCCOMB_X62_Y40_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis37    ; LCCOMB_X62_Y40_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis38    ; LCCOMB_X62_Y40_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis4     ; LCCOMB_X62_Y37_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis5     ; LCCOMB_X62_Y37_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis6     ; LCCOMB_X62_Y37_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis7     ; LCCOMB_X62_Y39_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis8     ; LCCOMB_X62_Y39_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis9     ; LCCOMB_X62_Y39_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis      ; LCCOMB_X55_Y41_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis0     ; LCCOMB_X55_Y41_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis1     ; LCCOMB_X55_Y41_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis10    ; LCCOMB_X55_Y41_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis11    ; LCCOMB_X55_Y41_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis12    ; LCCOMB_X55_Y41_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis13    ; LCCOMB_X55_Y41_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis14    ; LCCOMB_X55_Y41_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis15    ; LCCOMB_X52_Y39_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis16    ; LCCOMB_X52_Y39_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis17    ; LCCOMB_X52_Y39_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis18    ; LCCOMB_X52_Y39_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis19    ; LCCOMB_X52_Y39_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis2     ; LCCOMB_X53_Y39_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis20    ; LCCOMB_X52_Y39_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis21    ; LCCOMB_X52_Y39_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis22    ; LCCOMB_X52_Y39_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis23    ; LCCOMB_X56_Y41_N30 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis24    ; LCCOMB_X56_Y41_N28 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis25    ; LCCOMB_X56_Y41_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis26    ; LCCOMB_X56_Y41_N8  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis27    ; LCCOMB_X56_Y41_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis28    ; LCCOMB_X56_Y41_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis29    ; LCCOMB_X55_Y41_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis3     ; LCCOMB_X55_Y41_N14 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis30    ; LCCOMB_X56_Y41_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis31    ; LCCOMB_X52_Y39_N20 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis32    ; LCCOMB_X52_Y39_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis33    ; LCCOMB_X52_Y39_N2  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis34    ; LCCOMB_X52_Y39_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis35    ; LCCOMB_X52_Y39_N4  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis36    ; LCCOMB_X52_Y39_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis37    ; LCCOMB_X52_Y39_N0  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis38    ; LCCOMB_X52_Y39_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis4     ; LCCOMB_X55_Y41_N10 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis5     ; LCCOMB_X55_Y41_N12 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis6     ; LCCOMB_X55_Y41_N16 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis7     ; LCCOMB_X55_Y41_N18 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis8     ; LCCOMB_X55_Y41_N24 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis9     ; LCCOMB_X55_Y41_N6  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis   ; LCCOMB_X62_Y39_N14 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis0  ; LCCOMB_X62_Y39_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis1  ; LCCOMB_X62_Y39_N18 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis10 ; LCCOMB_X62_Y39_N22 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis11 ; LCCOMB_X63_Y40_N14 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis12 ; LCCOMB_X63_Y40_N12 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis13 ; LCCOMB_X63_Y40_N30 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis14 ; LCCOMB_X63_Y40_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis15 ; LCCOMB_X62_Y37_N22 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis16 ; LCCOMB_X62_Y37_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis17 ; LCCOMB_X62_Y37_N18 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis18 ; LCCOMB_X62_Y37_N10 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis19 ; LCCOMB_X62_Y38_N22 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis2  ; LCCOMB_X62_Y39_N10 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis20 ; LCCOMB_X62_Y38_N14 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis21 ; LCCOMB_X62_Y38_N10 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis22 ; LCCOMB_X62_Y38_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis23 ; LCCOMB_X63_Y37_N12 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis24 ; LCCOMB_X63_Y37_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis25 ; LCCOMB_X63_Y37_N20 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis26 ; LCCOMB_X63_Y37_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis27 ; LCCOMB_X63_Y37_N4  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis28 ; LCCOMB_X63_Y37_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis29 ; LCCOMB_X63_Y37_N28 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis3  ; LCCOMB_X62_Y37_N30 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis30 ; LCCOMB_X63_Y37_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis31 ; LCCOMB_X62_Y38_N6  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis32 ; LCCOMB_X62_Y40_N12 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis33 ; LCCOMB_X62_Y38_N18 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis34 ; LCCOMB_X62_Y38_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis35 ; LCCOMB_X62_Y40_N20 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis36 ; LCCOMB_X62_Y40_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis37 ; LCCOMB_X62_Y40_N28 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis38 ; LCCOMB_X62_Y40_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis4  ; LCCOMB_X62_Y37_N14 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis5  ; LCCOMB_X62_Y37_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis6  ; LCCOMB_X62_Y37_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis7  ; LCCOMB_X62_Y39_N2  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis8  ; LCCOMB_X62_Y39_N6  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis9  ; LCCOMB_X62_Y39_N26 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis   ; LCCOMB_X63_Y46_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis0  ; LCCOMB_X77_Y23_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis1  ; LCCOMB_X42_Y26_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis10 ; LCCOMB_X79_Y40_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis11 ; LCCOMB_X77_Y50_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis12 ; LCCOMB_X32_Y37_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis13 ; LCCOMB_X39_Y31_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis14 ; LCCOMB_X65_Y55_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis15 ; LCCOMB_X54_Y14_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis16 ; LCCOMB_X63_Y16_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis17 ; LCCOMB_X45_Y32_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis18 ; LCCOMB_X43_Y19_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis19 ; LCCOMB_X56_Y27_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis2  ; LCCOMB_X25_Y38_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis20 ; LCCOMB_X50_Y22_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis21 ; LCCOMB_X50_Y54_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis22 ; LCCOMB_X65_Y22_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis23 ; LCCOMB_X59_Y20_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis24 ; LCCOMB_X52_Y50_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis25 ; LCCOMB_X68_Y36_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis26 ; LCCOMB_X65_Y33_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis27 ; LCCOMB_X65_Y26_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis28 ; LCCOMB_X65_Y37_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis29 ; LCCOMB_X48_Y34_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis3  ; LCCOMB_X36_Y55_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis30 ; LCCOMB_X38_Y22_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis31 ; LCCOMB_X53_Y31_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis32 ; LCCOMB_X36_Y49_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis33 ; LCCOMB_X56_Y45_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis34 ; LCCOMB_X76_Y51_N0  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis35 ; LCCOMB_X72_Y30_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis36 ; LCCOMB_X63_Y41_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis37 ; LCCOMB_X42_Y47_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis38 ; LCCOMB_X50_Y39_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis4  ; LCCOMB_X79_Y47_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis5  ; LCCOMB_X79_Y36_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis6  ; LCCOMB_X36_Y46_N24 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis7  ; LCCOMB_X36_Y29_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis8  ; LCCOMB_X50_Y40_N16 ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis9  ; LCCOMB_X36_Y41_N8  ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; x_cursor[2]~45                                                                                               ; LCCOMB_X66_Y42_N26 ; 10      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; x_cursor[2]~46                                                                                               ; LCCOMB_X66_Y42_N4  ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; y_cursor[3]~40                                                                                               ; LCCOMB_X66_Y42_N24 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; z_comp[14]~0                                                                                                 ; LCCOMB_X62_Y42_N2  ; 47      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                              ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                          ; PIN_Y2   ; 59      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 336     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1    ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+-----------------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+
; KEY[0]~input                                                                                                                         ; 234     ;
; ~GND                                                                                                                                 ; 170     ;
; VGA_Controller:u1|oCoord_X[3]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_X[2]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_X[1]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_X[0]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[0]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[8]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[7]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[6]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[5]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[4]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[3]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[2]                                                                                                        ; 161     ;
; VGA_Controller:u1|oCoord_Y[1]                                                                                                        ; 161     ;
; addr_reg[12]                                                                                                                         ; 160     ;
; addr_reg[11]                                                                                                                         ; 160     ;
; addr_reg[10]                                                                                                                         ; 160     ;
; addr_reg[9]                                                                                                                          ; 160     ;
; addr_reg[8]                                                                                                                          ; 160     ;
; addr_reg[7]                                                                                                                          ; 160     ;
; addr_reg[6]                                                                                                                          ; 160     ;
; addr_reg[5]                                                                                                                          ; 160     ;
; addr_reg[4]                                                                                                                          ; 160     ;
; addr_reg[3]                                                                                                                          ; 160     ;
; addr_reg[2]                                                                                                                          ; 160     ;
; addr_reg[1]                                                                                                                          ; 160     ;
; addr_reg[0]                                                                                                                          ; 160     ;
; state.compute_pixel_loop                                                                                                             ; 92      ;
; addr_reg[13]                                                                                                                         ; 80      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[0]                             ; 76      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[1]                             ; 60      ;
; z_comp[14]~0                                                                                                                         ; 47      ;
; asc_to_lcd:asc|state[4]                                                                                                              ; 46      ;
; addr_reg[15]                                                                                                                         ; 44      ;
; addr_reg[14]                                                                                                                         ; 44      ;
; asc_to_lcd:asc|state[3]                                                                                                              ; 44      ;
; VGA_Controller:u1|oCoord_X[6]                                                                                                        ; 42      ;
; VGA_Controller:u1|oCoord_X[5]                                                                                                        ; 42      ;
; we                                                                                                                                   ; 41      ;
; data_reg[3]                                                                                                                          ; 41      ;
; data_reg[2]                                                                                                                          ; 41      ;
; data_reg[1]                                                                                                                          ; 41      ;
; data_reg[0]                                                                                                                          ; 41      ;
; asc_to_lcd:asc|state[0]                                                                                                              ; 39      ;
; asc_to_lcd:asc|state[2]                                                                                                              ; 38      ;
; asc_to_lcd:asc|state[1]                                                                                                              ; 37      ;
; VGA_Controller:u1|oCoord_X[4]                                                                                                        ; 36      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[2]                             ; 28      ;
; addr_reg[12]~21                                                                                                                      ; 19      ;
; VGA_Controller:u1|always1~6                                                                                                          ; 19      ;
; state.compute_pixel_init                                                                                                             ; 18      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[3]                             ; 17      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2369w[3]~0             ; 16      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2263w[3]~0             ; 16      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2555w[3]~0             ; 16      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2462w[3]~0             ; 16      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2648w[3]~0             ; 16      ;
; x_cursor[8]                                                                                                                          ; 15      ;
; x_cursor[4]                                                                                                                          ; 14      ;
; x_cursor[0]                                                                                                                          ; 14      ;
; x_cursor[5]                                                                                                                          ; 13      ;
; x_cursor[1]                                                                                                                          ; 13      ;
; asc_to_lcd:asc|ns_pulse                                                                                                              ; 13      ;
; x_cursor[6]                                                                                                                          ; 12      ;
; x_cursor[2]                                                                                                                          ; 12      ;
; VGA_Controller:u1|LessThan6~2                                                                                                        ; 11      ;
; VGA_Controller:u1|Equal7~8                                                                                                           ; 11      ;
; VGA_Controller:u1|LessThan7~4                                                                                                        ; 11      ;
; x_cursor[7]                                                                                                                          ; 11      ;
; x_cursor[3]                                                                                                                          ; 11      ;
; y_cursor[5]                                                                                                                          ; 11      ;
; y_cursor[4]                                                                                                                          ; 11      ;
; asc_to_lcd:asc|timer_expire                                                                                                          ; 11      ;
; x_cursor[2]~46                                                                                                                       ; 10      ;
; x_cursor[2]~45                                                                                                                       ; 10      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_a|w_anode3078w[3]~2       ; 10      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_a|w_anode3058w[3]~2       ; 10      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_hua:decode2|w_anode2337w[3]~0             ; 10      ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_a|w_anode3485w[3]~2       ; 10      ;
; z_real[3]                                                                                                                            ; 10      ;
; z_real[2]                                                                                                                            ; 10      ;
; z_real[1]                                                                                                                            ; 10      ;
; z_real[0]                                                                                                                            ; 10      ;
; z_comp[1]                                                                                                                            ; 10      ;
; y_cursor[8]                                                                                                                          ; 10      ;
; y_cursor[7]                                                                                                                          ; 10      ;
; y_cursor[6]                                                                                                                          ; 10      ;
; y_cursor[3]                                                                                                                          ; 10      ;
; y_cursor[2]                                                                                                                          ; 10      ;
; y_cursor[1]                                                                                                                          ; 10      ;
; y_cursor[0]                                                                                                                          ; 10      ;
; z_comp[35]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[34]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[33]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[32]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[31]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[30]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[29]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[28]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[27]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[26]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[25]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[24]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[23]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[22]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[21]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[20]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[19]~SCLR_LUT                                                                                                                  ; 9       ;
; z_comp[18]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[35]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[34]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[33]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[32]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[31]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[30]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[29]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[28]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[27]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[26]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[25]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[24]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[23]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[22]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[21]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[20]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[19]~SCLR_LUT                                                                                                                  ; 9       ;
; z_real[18]~SCLR_LUT                                                                                                                  ; 9       ;
; y_cursor[3]~40                                                                                                                       ; 9       ;
; always1~9                                                                                                                            ; 9       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[4]                             ; 9       ;
; z_real[17]                                                                                                                           ; 9       ;
; z_real[16]                                                                                                                           ; 9       ;
; z_real[15]                                                                                                                           ; 9       ;
; z_real[14]                                                                                                                           ; 9       ;
; z_real[13]                                                                                                                           ; 9       ;
; z_real[12]                                                                                                                           ; 9       ;
; z_real[11]                                                                                                                           ; 9       ;
; z_real[10]                                                                                                                           ; 9       ;
; z_real[9]                                                                                                                            ; 9       ;
; z_real[8]                                                                                                                            ; 9       ;
; z_real[7]                                                                                                                            ; 9       ;
; z_real[6]                                                                                                                            ; 9       ;
; z_real[5]                                                                                                                            ; 9       ;
; z_real[4]                                                                                                                            ; 9       ;
; z_comp[17]                                                                                                                           ; 9       ;
; z_comp[16]                                                                                                                           ; 9       ;
; z_comp[15]                                                                                                                           ; 9       ;
; z_comp[14]                                                                                                                           ; 9       ;
; z_comp[13]                                                                                                                           ; 9       ;
; z_comp[12]                                                                                                                           ; 9       ;
; z_comp[11]                                                                                                                           ; 9       ;
; z_comp[10]                                                                                                                           ; 9       ;
; z_comp[9]                                                                                                                            ; 9       ;
; z_comp[8]                                                                                                                            ; 9       ;
; z_comp[7]                                                                                                                            ; 9       ;
; z_comp[6]                                                                                                                            ; 9       ;
; z_comp[5]                                                                                                                            ; 9       ;
; z_comp[4]                                                                                                                            ; 9       ;
; z_comp[3]                                                                                                                            ; 9       ;
; z_comp[2]                                                                                                                            ; 9       ;
; x_cursor[9]                                                                                                                          ; 9       ;
; asc_to_lcd:asc|init_complete                                                                                                         ; 9       ;
; asc_to_lcd:asc|char_ptr[2]                                                                                                           ; 9       ;
; asc_to_lcd:asc|char_ptr[0]                                                                                                           ; 9       ;
; asc_to_lcd:asc|char_ptr[3]                                                                                                           ; 9       ;
; asc_to_lcd:asc|char_ptr[1]                                                                                                           ; 9       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3130w[2]~2       ; 8       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3130w[2]~1       ; 8       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3130w[2]~0       ; 8       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3412w[3]~0       ; 8       ;
; asc_to_lcd:asc|timer[1]~12                                                                                                           ; 8       ;
; VGA_Controller:u1|always0~0                                                                                                          ; 8       ;
; VGA_Controller:u1|always1~0                                                                                                          ; 8       ;
; z_real[36]                                                                                                                           ; 8       ;
; z_comp[36]                                                                                                                           ; 8       ;
; asc_to_lcd:asc|char_ptr[4]                                                                                                           ; 8       ;
; VGA_Controller:u1|oCoord_X[7]                                                                                                        ; 8       ;
; VGA_Controller:u1|oCoord_X[8]                                                                                                        ; 8       ;
; VGA_Controller:u1|oCoord_X[9]                                                                                                        ; 8       ;
; asc_to_lcd:asc|timer[10]~7                                                                                                           ; 7       ;
; asc_to_lcd:asc|lcd_data[0]~10                                                                                                        ; 7       ;
; asc_to_lcd:asc|Mux11~11                                                                                                              ; 7       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~148                  ; 7       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~130                  ; 7       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~112                  ; 7       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~94                   ; 7       ;
; VGA_Controller:u1|H_Cont[7]                                                                                                          ; 7       ;
; VGA_Controller:u1|H_Cont[5]                                                                                                          ; 7       ;
; VGA_Controller:u1|H_Cont[6]                                                                                                          ; 7       ;
; KEY[0]~_wirecell                                                                                                                     ; 6       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[2][5]~6                                                                               ; 6       ;
; asc_to_lcd:asc|us_cntr[0]~8                                                                                                          ; 6       ;
; state.draw_pixel                                                                                                                     ; 6       ;
; asc_to_lcd:asc|timer~0                                                                                                               ; 6       ;
; color[7]~2                                                                                                                           ; 6       ;
; VGA_Controller:u1|oVGA_B[0]~3                                                                                                        ; 6       ;
; i[9]                                                                                                                                 ; 6       ;
; i[7]                                                                                                                                 ; 6       ;
; i[5]                                                                                                                                 ; 6       ;
; i[3]                                                                                                                                 ; 6       ;
; i[4]                                                                                                                                 ; 6       ;
; i[6]                                                                                                                                 ; 6       ;
; i[8]                                                                                                                                 ; 6       ;
; VGA_Controller:u1|H_Cont[8]                                                                                                          ; 6       ;
; VGA_Controller:u1|H_Cont[9]                                                                                                          ; 6       ;
; VGA_Controller:u1|V_Cont[9]                                                                                                          ; 6       ;
; VGA_Controller:u1|V_Cont[2]                                                                                                          ; 6       ;
; VGA_Controller:u1|V_Cont[3]                                                                                                          ; 6       ;
; VGA_Controller:u1|V_Cont[4]                                                                                                          ; 6       ;
; VGA_Controller:u1|V_Cont[0]                                                                                                          ; 6       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|_~2                                                                                          ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|_~1                                                                                          ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][11]                                                                                ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][11]                                                                                ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][8]~2                                                                               ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][8]~1                                                                               ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][9]~0                                                                               ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][9]                                                                                 ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][10]                                                                                ; 5       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][10]                                                                                ; 5       ;
; addr_reg[16]                                                                                                                         ; 5       ;
; addr_reg[17]                                                                                                                         ; 5       ;
; addr_reg[18]                                                                                                                         ; 5       ;
; asc_to_lcd:asc|timer[12]~4                                                                                                           ; 5       ;
; asc_to_lcd:asc|char_ptr[4]~11                                                                                                        ; 5       ;
; asc_to_lcd:asc|char_ptr[4]~9                                                                                                         ; 5       ;
; asc_to_lcd:asc|lcd_data[0]~7                                                                                                         ; 5       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|out_address_reg_b[5]                             ; 5       ;
; VGA_Controller:u1|oVGA_R[0]~3                                                                                                        ; 5       ;
; VGA_Controller:u1|oVGA_G[0]~3                                                                                                        ; 5       ;
; VGA_Controller:u1|H_Cont[0]                                                                                                          ; 5       ;
; VGA_Controller:u1|V_Cont[6]                                                                                                          ; 5       ;
; VGA_Controller:u1|V_Cont[7]                                                                                                          ; 5       ;
; VGA_Controller:u1|V_Cont[8]                                                                                                          ; 5       ;
; VGA_Controller:u1|V_Cont[5]                                                                                                          ; 5       ;
; VGA_Controller:u1|V_Cont[1]                                                                                                          ; 5       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis13                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis14                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis11                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis12                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis9                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis10                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis7                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis8                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis2                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis                           ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis1                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis0                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis6                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis3                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis5                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis4                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis29                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis30                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis27                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis28                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis25                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis26                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis23                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis24                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis18                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis15                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis17                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis16                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis22                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis19                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis21                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis20                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis34                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis31                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis33                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis32                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis38                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis35                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis36                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTBWEllis37                         ; 4       ;
; state.draw_pixel2                                                                                                                    ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis13                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis13                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis13                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis14                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis14                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis14                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis11                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis11                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis11                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis12                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis12                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis12                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis9                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis9                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis9                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis10                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis10                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis10                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis7                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis7                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis7                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis8                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis8                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis8                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis2                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis2                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis2                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis                              ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis                              ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis                           ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis1                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis1                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis1                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis0                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis0                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis0                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis6                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis6                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis6                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis3                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis3                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis3                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis5                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3088w[3]~0       ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis5                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis5                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis4                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|decode_aaa:rden_decode_b|w_anode3058w[1]~0       ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis4                             ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis4                          ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis29                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis29                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis29                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis30                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis30                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis30                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis27                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis27                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis27                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis28                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis28                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis28                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis25                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis25                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis25                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis26                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis26                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis26                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis23                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis23                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis23                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis24                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis24                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis24                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis18                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis18                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis18                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis15                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis15                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis15                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis17                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis17                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis17                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis16                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis16                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis16                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis22                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis22                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis22                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis19                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis19                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis19                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis21                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis21                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis21                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis20                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis20                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis20                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis34                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis34                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis34                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis31                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis31                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis31                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis33                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis33                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis33                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis32                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis32                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis32                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis38                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis38                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis38                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis35                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis35                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis35                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis36                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis36                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis36                         ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA1llis37                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~ENA0llis37                            ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM~PORTAWEllis37                         ; 4       ;
; asc_to_lcd:asc|timer[7]~19                                                                                                           ; 4       ;
; asc_to_lcd:asc|return_state[1]~6                                                                                                     ; 4       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~76                   ; 4       ;
; asc_to_lcd:asc|Mux12~7                                                                                                               ; 4       ;
; VGA_Controller:u1|LessThan4~5                                                                                                        ; 4       ;
; VGA_Controller:u1|LessThan5~2                                                                                                        ; 4       ;
; i[1]                                                                                                                                 ; 4       ;
; i[2]                                                                                                                                 ; 4       ;
; asc_to_lcd:asc|ns_cntr[0]                                                                                                            ; 3       ;
; asc_to_lcd:asc|Selector8~1                                                                                                           ; 3       ;
; asc_to_lcd:asc|Decoder0~1                                                                                                            ; 3       ;
; asc_to_lcd:asc|Mux9~1                                                                                                                ; 3       ;
; VGA_Controller:u1|Equal7~7                                                                                                           ; 3       ;
; VGA_Controller:u1|Cur_Color_R[6]                                                                                                     ; 3       ;
; VGA_Controller:u1|Cur_Color_G[6]                                                                                                     ; 3       ;
; VGA_Controller:u1|oVGA_H_SYNC~reg0                                                                                                   ; 3       ;
; VGA_Controller:u1|oVGA_V_SYNC~reg0                                                                                                   ; 3       ;
; VGA_Controller:u1|always0~1                                                                                                          ; 3       ;
; VGA_Controller:u1|Equal7~5                                                                                                           ; 3       ;
; VGA_Controller:u1|LessThan5~1                                                                                                        ; 3       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_pgh:auto_generated|op_1~44 ; 3       ;
; lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~48 ; 3       ;
; i[0]                                                                                                                                 ; 3       ;
; asc_to_lcd:asc|us_pulse                                                                                                              ; 3       ;
; asc_to_lcd:asc|timer[14]                                                                                                             ; 3       ;
; asc_to_lcd:asc|timer[5]                                                                                                              ; 3       ;
; VGA_Controller:u1|H_Cont[1]                                                                                                          ; 3       ;
; VGA_Controller:u1|H_Cont[2]                                                                                                          ; 3       ;
; VGA_Controller:u1|H_Cont[3]                                                                                                          ; 3       ;
; VGA_Controller:u1|H_Cont[4]                                                                                                          ; 3       ;
; always1~14                                                                                                                           ; 2       ;
; always1~13                                                                                                                           ; 2       ;
; y_cursor[3]~39                                                                                                                       ; 2       ;
; always1~11                                                                                                                           ; 2       ;
; always1~10                                                                                                                           ; 2       ;
; state.draw_pixel1                                                                                                                    ; 2       ;
; data_reg~8                                                                                                                           ; 2       ;
; asc_to_lcd:asc|timer[10]~27                                                                                                          ; 2       ;
; asc_to_lcd:asc|timer~20                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[1]~15                                                                                                           ; 2       ;
; asc_to_lcd:asc|timer[12]~6                                                                                                           ; 2       ;
; asc_to_lcd:asc|timer[10]~3                                                                                                           ; 2       ;
; asc_to_lcd:asc|Mux25~5                                                                                                               ; 2       ;
; asc_to_lcd:asc|lcd_data~6                                                                                                            ; 2       ;
; asc_to_lcd:asc|Selector14~4                                                                                                          ; 2       ;
; asc_to_lcd:asc|timer[13]                                                                                                             ; 2       ;
; asc_to_lcd:asc|timer[12]                                                                                                             ; 2       ;
; asc_to_lcd:asc|timer[11]                                                                                                             ; 2       ;
; asc_to_lcd:asc|timer[9]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[3]                                                                                                              ; 2       ;
; asc_to_lcd:asc|Equal2~1                                                                                                              ; 2       ;
; asc_to_lcd:asc|ns_cntr[1]                                                                                                            ; 2       ;
; asc_to_lcd:asc|return_state~2                                                                                                        ; 2       ;
; VGA_Controller:u1|Equal7~6                                                                                                           ; 2       ;
; VGA_Controller:u1|oVGA_V_SYNC~4                                                                                                      ; 2       ;
; VGA_Controller:u1|LessThan4~3                                                                                                        ; 2       ;
; VGA_Controller:u1|Cur_Color_B[6]                                                                                                     ; 2       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_pgh:auto_generated|op_1~46 ; 2       ;
; lpm_mult:Mult1_rtl_2|multcore:mult_core|mpar_add:padder|mpar_add:sub_par_add|lpm_add_sub:adder[0]|add_sub_qgh:auto_generated|op_1~50 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~102                                                                ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~102                                                                ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~100                                                                ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~98                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~96                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~94                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~92                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~90                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~88                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~86                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~84                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~82                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~80                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~78                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~76                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~74                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~72                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~70                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~68                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~66                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~64                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~62                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~60                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~58                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~56                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~54                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~52                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~50                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~48                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~46                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~44                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~42                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~40                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~38                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~36                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~34                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~32                                                                 ; 2       ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|op_2~30                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~100                                                                ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~98                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~96                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~94                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~92                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~90                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~88                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~86                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~84                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~82                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~80                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~78                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~76                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~74                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~72                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~70                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~68                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~66                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~64                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~62                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~60                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~58                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~56                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~54                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~52                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~50                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~48                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~46                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~44                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~42                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~40                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~38                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~36                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~34                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~32                                                                 ; 2       ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|op_2~30                                                                 ; 2       ;
; state.done                                                                                                                           ; 2       ;
; VGA_Controller:u1|Add2~37                                                                                                            ; 2       ;
; VGA_Controller:u1|Add2~35                                                                                                            ; 2       ;
; VGA_Controller:u1|Add2~33                                                                                                            ; 2       ;
; VGA_Controller:u1|Add2~31                                                                                                            ; 2       ;
; VGA_Controller:u1|Add2~29                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[3]                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[5]                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[4]                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[2]                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[1]                                                                                                            ; 2       ;
; asc_to_lcd:asc|us_cntr[0]                                                                                                            ; 2       ;
; asc_to_lcd:asc|timer[10]                                                                                                             ; 2       ;
; asc_to_lcd:asc|timer[8]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[7]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[6]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[4]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[2]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[1]                                                                                                              ; 2       ;
; asc_to_lcd:asc|timer[0]                                                                                                              ; 2       ;
; asc_to_lcd:asc|lcd_data[7]                                                                                                           ; 2       ;
; asc_to_lcd:asc|return_state[0]                                                                                                       ; 2       ;
; asc_to_lcd:asc|lcd_rs                                                                                                                ; 2       ;
; asc_to_lcd:asc|lcd_en                                                                                                                ; 2       ;
; KEY[1]~input                                                                                                                         ; 1       ;
; CLOCK_50~input                                                                                                                       ; 1       ;
; asc_to_lcd:asc|state[1]~_wirecell                                                                                                    ; 1       ;
; VGA_Controller:u1|oCoord_Y[0]~49                                                                                                     ; 1       ;
; z_real~32                                                                                                                            ; 1       ;
; z_real~31                                                                                                                            ; 1       ;
; z_real~30                                                                                                                            ; 1       ;
; z_real~29                                                                                                                            ; 1       ;
; z_real~28                                                                                                                            ; 1       ;
; z_real~27                                                                                                                            ; 1       ;
; z_real~26                                                                                                                            ; 1       ;
; z_real~25                                                                                                                            ; 1       ;
; z_real~24                                                                                                                            ; 1       ;
; z_real~23                                                                                                                            ; 1       ;
; z_real~22                                                                                                                            ; 1       ;
; z_real~21                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][11]~11                                                                             ; 1       ;
; z_real~20                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][6]~10                                                                              ; 1       ;
; z_real~19                                                                                                                            ; 1       ;
; z_real~18                                                                                                                            ; 1       ;
; Selector33~2                                                                                                                         ; 1       ;
; Selector33~1                                                                                                                         ; 1       ;
; Selector34~2                                                                                                                         ; 1       ;
; Selector34~1                                                                                                                         ; 1       ;
; Selector35~2                                                                                                                         ; 1       ;
; Selector35~1                                                                                                                         ; 1       ;
; Selector36~2                                                                                                                         ; 1       ;
; Selector36~1                                                                                                                         ; 1       ;
; z_real~17                                                                                                                            ; 1       ;
; z_real~16                                                                                                                            ; 1       ;
; z_real~15                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][29]~9                                                                              ; 1       ;
; z_real~14                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][28]~8                                                                              ; 1       ;
; z_real~13                                                                                                                            ; 1       ;
; z_real~12                                                                                                                            ; 1       ;
; z_real~11                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][29]~7                                                                              ; 1       ;
; z_real~10                                                                                                                            ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[0][28]                                                                                ; 1       ;
; z_real~9                                                                                                                             ; 1       ;
; z_real~8                                                                                                                             ; 1       ;
; z_real~7                                                                                                                             ; 1       ;
; z_real~6                                                                                                                             ; 1       ;
; z_real~5                                                                                                                             ; 1       ;
; z_real~4                                                                                                                             ; 1       ;
; z_real~3                                                                                                                             ; 1       ;
; z_real~2                                                                                                                             ; 1       ;
; z_real~1                                                                                                                             ; 1       ;
; z_real~0                                                                                                                             ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][5]~5                                                                               ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][6]~4                                                                               ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|romout[1][11]~3                                                                              ; 1       ;
; z_comp~1                                                                                                                             ; 1       ;
; Add5~102                                                                                                                             ; 1       ;
; Add5~101                                                                                                                             ; 1       ;
; Add5~100                                                                                                                             ; 1       ;
; Add5~99                                                                                                                              ; 1       ;
; Add5~98                                                                                                                              ; 1       ;
; Add5~97                                                                                                                              ; 1       ;
; Add5~96                                                                                                                              ; 1       ;
; Add5~95                                                                                                                              ; 1       ;
; Add5~94                                                                                                                              ; 1       ;
; Add5~93                                                                                                                              ; 1       ;
; Add5~92                                                                                                                              ; 1       ;
; Add5~91                                                                                                                              ; 1       ;
; Add5~90                                                                                                                              ; 1       ;
; Add5~89                                                                                                                              ; 1       ;
; Add5~88                                                                                                                              ; 1       ;
; Add5~87                                                                                                                              ; 1       ;
; Selector72~2                                                                                                                         ; 1       ;
; Selector72~1                                                                                                                         ; 1       ;
; Add5~86                                                                                                                              ; 1       ;
; Add5~83                                                                                                                              ; 1       ;
; Add5~80                                                                                                                              ; 1       ;
; Add5~77                                                                                                                              ; 1       ;
; Add5~74                                                                                                                              ; 1       ;
; Add5~71                                                                                                                              ; 1       ;
; Add5~68                                                                                                                              ; 1       ;
; Add5~65                                                                                                                              ; 1       ;
; Add5~62                                                                                                                              ; 1       ;
; Add5~59                                                                                                                              ; 1       ;
; Add5~56                                                                                                                              ; 1       ;
; Add5~53                                                                                                                              ; 1       ;
; Add5~50                                                                                                                              ; 1       ;
; Add5~47                                                                                                                              ; 1       ;
; Add5~44                                                                                                                              ; 1       ;
; Add5~41                                                                                                                              ; 1       ;
; Add5~38                                                                                                                              ; 1       ;
; Add5~35                                                                                                                              ; 1       ;
; state~30                                                                                                                             ; 1       ;
; state~29                                                                                                                             ; 1       ;
; Selector84~1                                                                                                                         ; 1       ;
; Selector85~1                                                                                                                         ; 1       ;
; lpm_mult:Mult0_rtl_4|multcore:mult_core|_~0                                                                                          ; 1       ;
; always1~12                                                                                                                           ; 1       ;
; state~28                                                                                                                             ; 1       ;
; LessThan2~2                                                                                                                          ; 1       ;
; LessThan2~1                                                                                                                          ; 1       ;
; LessThan3~1                                                                                                                          ; 1       ;
; Add6~30                                                                                                                              ; 1       ;
; state~27                                                                                                                             ; 1       ;
; Add6~27                                                                                                                              ; 1       ;
; Add6~26                                                                                                                              ; 1       ;
; Add6~25                                                                                                                              ; 1       ;
; Add6~24                                                                                                                              ; 1       ;
; Add6~23                                                                                                                              ; 1       ;
; Add6~22                                                                                                                              ; 1       ;
; Add6~21                                                                                                                              ; 1       ;
; Add6~20                                                                                                                              ; 1       ;
; Add6~19                                                                                                                              ; 1       ;
; always1~8                                                                                                                            ; 1       ;
; always1~7                                                                                                                            ; 1       ;
; always1~6                                                                                                                            ; 1       ;
; addr_reg~39                                                                                                                          ; 1       ;
; addr_reg~38                                                                                                                          ; 1       ;
; addr_reg~37                                                                                                                          ; 1       ;
; addr_reg~36                                                                                                                          ; 1       ;
; addr_reg~35                                                                                                                          ; 1       ;
; addr_reg~34                                                                                                                          ; 1       ;
; Selector86~2                                                                                                                         ; 1       ;
; Selector86~1                                                                                                                         ; 1       ;
; data_reg~11                                                                                                                          ; 1       ;
; data_reg~10                                                                                                                          ; 1       ;
; data_reg~9                                                                                                                           ; 1       ;
; data_reg~7                                                                                                                           ; 1       ;
; data_reg~6                                                                                                                           ; 1       ;
; data_reg~5                                                                                                                           ; 1       ;
; data_reg~4                                                                                                                           ; 1       ;
; addr_reg~33                                                                                                                          ; 1       ;
; addr_reg~32                                                                                                                          ; 1       ;
; addr_reg~31                                                                                                                          ; 1       ;
; addr_reg~30                                                                                                                          ; 1       ;
; addr_reg~29                                                                                                                          ; 1       ;
; addr_reg~28                                                                                                                          ; 1       ;
; addr_reg~27                                                                                                                          ; 1       ;
; addr_reg~26                                                                                                                          ; 1       ;
; addr_reg~25                                                                                                                          ; 1       ;
; addr_reg~24                                                                                                                          ; 1       ;
; addr_reg~23                                                                                                                          ; 1       ;
; addr_reg~22                                                                                                                          ; 1       ;
; addr_reg~20                                                                                                                          ; 1       ;
; data_reg~3                                                                                                                           ; 1       ;
; data_reg~2                                                                                                                           ; 1       ;
; data_reg~1                                                                                                                           ; 1       ;
; data_reg~0                                                                                                                           ; 1       ;
; VGA_Controller:u1|always1~5                                                                                                          ; 1       ;
; VGA_Controller:u1|always1~4                                                                                                          ; 1       ;
; asc_to_lcd:asc|init_complete~0                                                                                                       ; 1       ;
; asc_to_lcd:asc|us_pulse~1                                                                                                            ; 1       ;
; asc_to_lcd:asc|us_pulse~0                                                                                                            ; 1       ;
; asc_to_lcd:asc|Mux6~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux6~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux5~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux5~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux4~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux4~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux3~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux3~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux2~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux2~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux1~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux1~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux0~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux0~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|timer~31                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~30                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~29                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~28                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer[10]~26                                                                                                          ; 1       ;
; asc_to_lcd:asc|timer~25                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~24                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~23                                                                                                              ; 1       ;
; asc_to_lcd:asc|Selector8~5                                                                                                           ; 1       ;
; asc_to_lcd:asc|Selector8~4                                                                                                           ; 1       ;
; asc_to_lcd:asc|Selector8~3                                                                                                           ; 1       ;
; asc_to_lcd:asc|Selector8~2                                                                                                           ; 1       ;
; asc_to_lcd:asc|timer~22                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~21                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~18                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~17                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~16                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer[1]~14                                                                                                           ; 1       ;
; asc_to_lcd:asc|timer~13                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~11                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~10                                                                                                              ; 1       ;
; asc_to_lcd:asc|timer~9                                                                                                               ; 1       ;
; asc_to_lcd:asc|timer~8                                                                                                               ; 1       ;
; asc_to_lcd:asc|timer~5                                                                                                               ; 1       ;
; asc_to_lcd:asc|timer[12]~2                                                                                                           ; 1       ;
; asc_to_lcd:asc|timer~1                                                                                                               ; 1       ;
; asc_to_lcd:asc|char_ptr[4]~10                                                                                                        ; 1       ;
; asc_to_lcd:asc|Mux13~9                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux13~8                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux13~7                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux13~6                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux13~5                                                                                                               ; 1       ;
; asc_to_lcd:asc|lcd_data~17                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~16                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~15                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~14                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~13                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~3                                                                                                            ; 1       ;
; asc_to_lcd:asc|lcd_data~12                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data~11                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[0]~9                                                                                                         ; 1       ;
; asc_to_lcd:asc|lcd_data~8                                                                                                            ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[2]                                 ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[0]                                 ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[1]                                 ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[3]                                 ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[4]                                 ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|address_reg_b[5]                                 ; 1       ;
; asc_to_lcd:asc|ns_cntr~1                                                                                                             ; 1       ;
; asc_to_lcd:asc|ns_cntr~0                                                                                                             ; 1       ;
; asc_to_lcd:asc|return_state~8                                                                                                        ; 1       ;
; asc_to_lcd:asc|return_state~7                                                                                                        ; 1       ;
; asc_to_lcd:asc|Mux25~4                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux25~3                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux25~2                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux25~1                                                                                                               ; 1       ;
; asc_to_lcd:asc|WideNor0~4                                                                                                            ; 1       ;
; asc_to_lcd:asc|WideNor0~3                                                                                                            ; 1       ;
; asc_to_lcd:asc|WideNor0~2                                                                                                            ; 1       ;
; asc_to_lcd:asc|WideNor0~1                                                                                                            ; 1       ;
; asc_to_lcd:asc|WideNor0~0                                                                                                            ; 1       ;
; asc_to_lcd:asc|return_state[1]~5                                                                                                     ; 1       ;
; asc_to_lcd:asc|return_state[1]~4                                                                                                     ; 1       ;
; asc_to_lcd:asc|return_state~3                                                                                                        ; 1       ;
; asc_to_lcd:asc|lcd_data[6]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[5]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[4]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[3]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[2]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[1]                                                                                                           ; 1       ;
; asc_to_lcd:asc|lcd_data[0]                                                                                                           ; 1       ;
; color~7                                                                                                                              ; 1       ;
; color~6                                                                                                                              ; 1       ;
; color~5                                                                                                                              ; 1       ;
; color~4                                                                                                                              ; 1       ;
; color~3                                                                                                                              ; 1       ;
; color~1                                                                                                                              ; 1       ;
; color~0                                                                                                                              ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~147                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~146                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~145                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~144                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~143                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~142                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~141                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~140                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~125                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~124                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~123                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~122                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~139                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~138                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~137                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~136                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~135                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~134                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~133                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~132                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~121                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~120                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~119                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~118                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[3]~131                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~117                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~116                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~115                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~114                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~129                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~128                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~127                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~126                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~125                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~124                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~123                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~122                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~113                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~112                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~111                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~110                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~121                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~120                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~119                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~118                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~117                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~116                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~115                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~114                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~109                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~108                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~107                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~106                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[2]~113                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~105                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~104                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~103                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~102                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~111                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~110                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~109                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~108                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~107                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~106                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~105                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~104                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~101                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~100                               ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~99                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~98                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~103                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~102                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~101                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~100                  ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~99                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~98                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~97                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~96                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~97                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~96                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~95                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~94                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[1]~95                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~93                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~92                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~91                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~90                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~93                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~92                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~91                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~90                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~89                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~88                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~87                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~86                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~89                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~88                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~87                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~86                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~85                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~84                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~83                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~82                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~81                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~80                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~79                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~78                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~85                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~84                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~83                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~82                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|result_node[0]~77                   ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~81                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~80                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~79                                ; 1       ;
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|mux_1pb:mux5|_~78                                ; 1       ;
; asc_to_lcd:asc|ns_pulse~0                                                                                                            ; 1       ;
; asc_to_lcd:asc|Mux8~3                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux8~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux8~1                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux11~10                                                                                                              ; 1       ;
; asc_to_lcd:asc|Mux11~9                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux11~8                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux11~7                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux11~6                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux9~5                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux9~4                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux9~3                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux9~2                                                                                                                ; 1       ;
; asc_to_lcd:asc|Mux12~9                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~8                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~6                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~5                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~4                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~3                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~2                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux12~1                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux10~4                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux10~3                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux10~2                                                                                                               ; 1       ;
; asc_to_lcd:asc|Mux10~1                                                                                                               ; 1       ;
; VGA_Controller:u1|oVGA_H_SYNC~5                                                                                                      ; 1       ;
; VGA_Controller:u1|oVGA_H_SYNC~4                                                                                                      ; 1       ;
; VGA_Controller:u1|oVGA_H_SYNC~3                                                                                                      ; 1       ;
; VGA_Controller:u1|oVGA_V_SYNC~7                                                                                                      ; 1       ;
; VGA_Controller:u1|oVGA_V_SYNC~6                                                                                                      ; 1       ;
; VGA_Controller:u1|oVGA_V_SYNC~5                                                                                                      ; 1       ;
; VGA_Controller:u1|LessThan7~3                                                                                                        ; 1       ;
; asc_to_lcd:asc|Selector15~2                                                                                                          ; 1       ;
; asc_to_lcd:asc|Selector15~1                                                                                                          ; 1       ;
; asc_to_lcd:asc|Mux11~5                                                                                                               ; 1       ;
; asc_to_lcd:asc|Selector14~3                                                                                                          ; 1       ;
; asc_to_lcd:asc|Selector14~2                                                                                                          ; 1       ;
; asc_to_lcd:asc|Selector14~1                                                                                                          ; 1       ;
; VGA_Controller:u1|oVGA_R[7]~2                                                                                                        ; 1       ;
; VGA_Controller:u1|Cur_Color_R[7]                                                                                                     ; 1       ;
; VGA_Controller:u1|oVGA_R[6]~1                                                                                                        ; 1       ;
; VGA_Controller:u1|oVGA_R[5]~0                                                                                                        ; 1       ;
; VGA_Controller:u1|oVGA_G[7]~2                                                                                                        ; 1       ;
; VGA_Controller:u1|Cur_Color_G[7]                                                                                                     ; 1       ;
; VGA_Controller:u1|oVGA_G[6]~1                                                                                                        ; 1       ;
; VGA_Controller:u1|oVGA_G[5]~0                                                                                                        ; 1       ;
; VGA_Controller:u1|oVGA_BLANK                                                                                                         ; 1       ;
; VGA_Controller:u1|oVGA_B[7]~2                                                                                                        ; 1       ;
; VGA_Controller:u1|Cur_Color_B[7]                                                                                                     ; 1       ;
; VGA_Controller:u1|oVGA_B[6]~1                                                                                                        ; 1       ;
; VGA_Controller:u1|LessThan0~0                                                                                                        ; 1       ;
; VGA_Controller:u1|Equal7~0                                                                                                           ; 1       ;
; VGA_Controller:u1|LessThan4~1                                                                                                        ; 1       ;
; VGA_Controller:u1|LessThan4~0                                                                                                        ; 1       ;
; VGA_Controller:u1|oVGA_V_SYNC~0                                                                                                      ; 1       ;
; VGA_Controller:u1|LessThan4~4                                                                                                        ; 1       ;
; VGA_Controller:u1|LessThan0~2                                                                                                        ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~16                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~15                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~14                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~13                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~12                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~11                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~10                                                           ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~9                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~8                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~7                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~6                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~5                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~4                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~3                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~2                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~1                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~0                                                            ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT18                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT17                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT16                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT15                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT14                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT13                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT12                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT11                                                    ; 1       ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11~DATAOUT10                                                    ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                           ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; video_buffer:display|altsyncram:altsyncram_component|altsyncram_r6i2:auto_generated|ALTSYNCRAM ; M9K  ; True Dual Port ; Dual Clocks ; 327680       ; 4            ; 327680       ; 4            ; yes                    ; yes                     ; yes                    ; yes                     ; 1310720 ; 327680                      ; 4                           ; 327680                      ; 4                           ; 1310720             ; 160  ; None ; M9K_X51_Y47_N0, M9K_X64_Y43_N0, M9K_X78_Y29_N0, M9K_X51_Y39_N0, M9K_X37_Y51_N0, M9K_X78_Y44_N0, M9K_X51_Y30_N0, M9K_X64_Y51_N0, M9K_X51_Y23_N0, M9K_X51_Y55_N0, M9K_X78_Y28_N0, M9K_X64_Y23_N0, M9K_X64_Y16_N0, M9K_X51_Y33_N0, M9K_X51_Y16_N0, M9K_X37_Y19_N0, M9K_X51_Y51_N0, M9K_X64_Y19_N0, M9K_X64_Y35_N0, M9K_X64_Y31_N0, M9K_X64_Y39_N0, M9K_X64_Y28_N0, M9K_X37_Y23_N0, M9K_X37_Y35_N0, M9K_X78_Y43_N0, M9K_X78_Y35_N0, M9K_X37_Y55_N0, M9K_X37_Y46_N0, M9K_X78_Y23_N0, M9K_X51_Y25_N0, M9K_X64_Y46_N0, M9K_X37_Y38_N0, M9K_X51_Y43_N0, M9K_X37_Y28_N0, M9K_X78_Y39_N0, M9K_X37_Y43_N0, M9K_X37_Y36_N0, M9K_X78_Y51_N0, M9K_X64_Y55_N0, M9K_X51_Y28_N0, M9K_X37_Y48_N0, M9K_X64_Y44_N0, M9K_X78_Y30_N0, M9K_X51_Y35_N0, M9K_X37_Y50_N0, M9K_X51_Y45_N0, M9K_X64_Y36_N0, M9K_X64_Y50_N0, M9K_X51_Y24_N0, M9K_X51_Y54_N0, M9K_X78_Y27_N0, M9K_X64_Y22_N0, M9K_X64_Y15_N0, M9K_X51_Y31_N0, M9K_X51_Y14_N0, M9K_X51_Y18_N0, M9K_X51_Y50_N0, M9K_X51_Y22_N0, M9K_X64_Y34_N0, M9K_X78_Y32_N0, M9K_X64_Y38_N0, M9K_X64_Y27_N0, M9K_X37_Y22_N0, M9K_X37_Y34_N0, M9K_X78_Y46_N0, M9K_X78_Y38_N0, M9K_X37_Y54_N0, M9K_X37_Y45_N0, M9K_X78_Y22_N0, M9K_X51_Y26_N0, M9K_X64_Y49_N0, M9K_X15_Y38_N0, M9K_X51_Y42_N0, M9K_X37_Y27_N0, M9K_X78_Y42_N0, M9K_X37_Y42_N0, M9K_X15_Y40_N0, M9K_X78_Y49_N0, M9K_X64_Y54_N0, M9K_X15_Y34_N0, M9K_X51_Y48_N0, M9K_X64_Y42_N0, M9K_X64_Y29_N0, M9K_X51_Y36_N0, M9K_X37_Y49_N0, M9K_X64_Y45_N0, M9K_X51_Y38_N0, M9K_X64_Y52_N0, M9K_X51_Y21_N0, M9K_X51_Y53_N0, M9K_X51_Y27_N0, M9K_X64_Y24_N0, M9K_X64_Y17_N0, M9K_X51_Y32_N0, M9K_X51_Y15_N0, M9K_X51_Y17_N0, M9K_X51_Y49_N0, M9K_X64_Y20_N0, M9K_X64_Y33_N0, M9K_X78_Y33_N0, M9K_X64_Y37_N0, M9K_X64_Y25_N0, M9K_X37_Y24_N0, M9K_X37_Y33_N0, M9K_X78_Y47_N0, M9K_X78_Y36_N0, M9K_X37_Y53_N0, M9K_X37_Y47_N0, M9K_X78_Y24_N0, M9K_X37_Y25_N0, M9K_X64_Y47_N0, M9K_X37_Y39_N0, M9K_X51_Y40_N0, M9K_X37_Y31_N0, M9K_X78_Y40_N0, M9K_X37_Y40_N0, M9K_X37_Y37_N0, M9K_X78_Y50_N0, M9K_X64_Y53_N0, M9K_X51_Y29_N0, M9K_X51_Y46_N0, M9K_X64_Y41_N0, M9K_X78_Y31_N0, M9K_X51_Y37_N0, M9K_X37_Y52_N0, M9K_X51_Y44_N0, M9K_X64_Y30_N0, M9K_X78_Y52_N0, M9K_X51_Y20_N0, M9K_X51_Y56_N0, M9K_X78_Y26_N0, M9K_X64_Y21_N0, M9K_X64_Y18_N0, M9K_X37_Y32_N0, M9K_X64_Y14_N0, M9K_X37_Y20_N0, M9K_X51_Y52_N0, M9K_X51_Y19_N0, M9K_X64_Y32_N0, M9K_X78_Y37_N0, M9K_X64_Y40_N0, M9K_X64_Y26_N0, M9K_X37_Y21_N0, M9K_X51_Y34_N0, M9K_X78_Y45_N0, M9K_X78_Y34_N0, M9K_X37_Y56_N0, M9K_X37_Y44_N0, M9K_X78_Y25_N0, M9K_X37_Y26_N0, M9K_X64_Y48_N0, M9K_X15_Y39_N0, M9K_X51_Y41_N0, M9K_X37_Y30_N0, M9K_X78_Y41_N0, M9K_X37_Y41_N0, M9K_X15_Y37_N0, M9K_X78_Y48_N0, M9K_X64_Y56_N0, M9K_X37_Y29_N0 ;
+------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 24          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 26          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 50          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 12          ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 12          ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                         ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                       ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult9  ;                            ; DSPMULT_X71_Y48_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult5  ;                            ; DSPMULT_X71_Y47_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult13 ;                            ; DSPMULT_X71_Y46_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y50_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult3  ;                            ; DSPMULT_X71_Y50_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out16     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult15 ;                            ; DSPMULT_X71_Y45_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult11 ;                            ; DSPMULT_X44_Y48_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y49_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult7  ;                            ; DSPMULT_X71_Y49_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|w1093w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y51_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y51_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult9  ;                            ; DSPMULT_X93_Y45_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult5  ;                            ; DSPMULT_X93_Y42_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult13 ;                            ; DSPMULT_X93_Y44_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y46_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult3  ;                            ; DSPMULT_X93_Y46_N0 ; Unsigned            ;                                ; no                    ; yes                   ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out16     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult15 ;                            ; DSPMULT_X93_Y41_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult11 ;                            ; DSPMULT_X93_Y40_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult7  ;                            ; DSPMULT_X93_Y43_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|w1093w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y47_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult1  ;                            ; DSPMULT_X93_Y47_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_out18     ; Simple Multiplier (9-bit)  ; DSPOUT_X44_Y45_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcs|lpm_mult:Mult0_rtl_0|mult_f6t:auto_generated|mac_mult17 ;                            ; DSPMULT_X44_Y45_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_out18     ; Simple Multiplier (9-bit)  ; DSPOUT_X93_Y48_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zrs|lpm_mult:Mult0_rtl_1|mult_f6t:auto_generated|mac_mult17 ;                            ; DSPMULT_X93_Y48_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out4      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y42_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult3  ;                            ; DSPMULT_X71_Y42_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out10     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult9  ;                            ; DSPMULT_X71_Y43_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out6      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult5  ;                            ; DSPMULT_X71_Y39_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out14     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult13 ;                            ; DSPMULT_X71_Y40_N0 ; Mixed               ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out8      ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y44_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult7  ;                            ; DSPMULT_X71_Y44_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|w1093w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y41_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult1  ;                            ; DSPMULT_X71_Y41_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out16     ; Simple Multiplier (18-bit) ; DSPOUT_X93_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult15 ;                            ; DSPMULT_X93_Y39_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
; signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_out12     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    signed_mult:zcr|lpm_mult:Mult0_rtl_3|mult_f6t:auto_generated|mac_mult11 ;                            ; DSPMULT_X44_Y43_N0 ; Mixed               ;                                ; yes                   ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 7,995 / 342,891 ( 2 % ) ;
; C16 interconnects          ; 239 / 10,120 ( 2 % )    ;
; C4 interconnects           ; 4,429 / 209,544 ( 2 % ) ;
; Direct links               ; 396 / 342,891 ( < 1 % ) ;
; Global clocks              ; 3 / 20 ( 15 % )         ;
; Local interconnects        ; 282 / 119,088 ( < 1 % ) ;
; R24 interconnects          ; 391 / 9,963 ( 4 % )     ;
; R4 interconnects           ; 5,330 / 289,782 ( 2 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 10.11) ; Number of LABs  (Total = 157) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 44                            ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 0                             ;
; 5                                           ; 1                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 6                             ;
; 10                                          ; 3                             ;
; 11                                          ; 12                            ;
; 12                                          ; 10                            ;
; 13                                          ; 3                             ;
; 14                                          ; 2                             ;
; 15                                          ; 3                             ;
; 16                                          ; 65                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.54) ; Number of LABs  (Total = 157) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 6                             ;
; 1 Clock                            ; 41                            ;
; 1 Clock enable                     ; 17                            ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 2                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 10.96) ; Number of LABs  (Total = 157) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 5                             ;
; 1                                            ; 43                            ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 5                             ;
; 10                                           ; 6                             ;
; 11                                           ; 11                            ;
; 12                                           ; 5                             ;
; 13                                           ; 5                             ;
; 14                                           ; 2                             ;
; 15                                           ; 1                             ;
; 16                                           ; 35                            ;
; 17                                           ; 8                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 0                             ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 3                             ;
; 25                                           ; 1                             ;
; 26                                           ; 1                             ;
; 27                                           ; 1                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.38) ; Number of LABs  (Total = 157) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 5                             ;
; 1                                               ; 45                            ;
; 2                                               ; 1                             ;
; 3                                               ; 2                             ;
; 4                                               ; 1                             ;
; 5                                               ; 5                             ;
; 6                                               ; 4                             ;
; 7                                               ; 1                             ;
; 8                                               ; 5                             ;
; 9                                               ; 12                            ;
; 10                                              ; 5                             ;
; 11                                              ; 14                            ;
; 12                                              ; 6                             ;
; 13                                              ; 4                             ;
; 14                                              ; 9                             ;
; 15                                              ; 7                             ;
; 16                                              ; 31                            ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.43) ; Number of LABs  (Total = 157) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 4                             ;
; 9                                            ; 4                             ;
; 10                                           ; 6                             ;
; 11                                           ; 2                             ;
; 12                                           ; 6                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 3                             ;
; 17                                           ; 2                             ;
; 18                                           ; 3                             ;
; 19                                           ; 3                             ;
; 20                                           ; 4                             ;
; 21                                           ; 4                             ;
; 22                                           ; 9                             ;
; 23                                           ; 2                             ;
; 24                                           ; 8                             ;
; 25                                           ; 7                             ;
; 26                                           ; 1                             ;
; 27                                           ; 0                             ;
; 28                                           ; 3                             ;
; 29                                           ; 0                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 4                             ;
; 33                                           ; 14                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 71        ; 0            ; 71        ; 0            ; 0            ; 71        ; 71        ; 0            ; 71        ; 71        ; 0            ; 0            ; 0            ; 0            ; 35           ; 0            ; 0            ; 35           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 71           ; 0         ; 71           ; 71           ; 0         ; 0         ; 71           ; 0         ; 0         ; 71           ; 71           ; 71           ; 71           ; 36           ; 71           ; 71           ; 36           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CLOCK2_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK3_50          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_BLON           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_EN             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_ON             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_RW             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LCD_DATA[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Fitter
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Thu Mar 26 00:51:12 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off juliaset -c juliaset
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP4CE115F29C7 for design "juliaset"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|pll1" as Cyclone IV E PLL type
    Info: Implementing clock multiplication of 63, clock division of 125, and phase shift of 0 degrees (0 ps) for VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 63, clock division of 125, and phase shift of -90 degrees (-9921 ps) for VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP4CE40F29C7 is compatible
    Info: Device EP4CE40F29I7 is compatible
    Info: Device EP4CE30F29C7 is compatible
    Info: Device EP4CE30F29I7 is compatible
    Info: Device EP4CE55F29C7 is compatible
    Info: Device EP4CE55F29I7 is compatible
    Info: Device EP4CE75F29C7 is compatible
    Info: Device EP4CE75F29I7 is compatible
    Info: Device EP4CE115F29I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location P3
    Info: Pin ~ALTERA_DATA0~ is reserved at location N7
    Info: Pin ~ALTERA_nCEO~ is reserved at location P28
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Info: Reading SDC File: 'juliaset.SDC'
Info: Deriving PLL Clocks
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[0]} {p1|altpll_component|auto_generated|pll1|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -multiply_by 63 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|auto_generated|pll1|clk[1]} {p1|altpll_component|auto_generated|pll1|clk[1]}
Info: Clock uncertainty calculation is delayed until the next update_timing_netlist call
Info: The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 5 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:   20.000    CLOCK2_50
    Info:   20.000    CLOCK3_50
    Info:   20.000     CLOCK_50
    Info:   39.682 p1|altpll_component|auto_generated|pll1|clk[0]
    Info:   39.682 p1|altpll_component|auto_generated|pll1|clk[1]
Info: Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Automatically promoted node VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Automatically promoted node VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 324 registers into blocks of type Embedded multiplier block
    Extra Info: Created 288 register duplicates
Warning: PLL "VGA_PLL:p1|altpll:altpll_component|VGA_PLL_altpll:auto_generated|pll1" output port clk[1] feeds output pin "VGA_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Rapid Recompile is attempting to use the previous placement information to reduce compilation time.
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Rapid Recompile is attempting to use the previous routing information to reduce compilation time
Info: Router is attempting to preserve 100.00 percent of routes from an earlier compilation, a user specified Routing Constraints File, or internal routing requirements.
Info: Router estimated average interconnect usage is 2% of the available device resources
    Info: Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X69_Y37 to location X80_Y48
Info: Fitter routing operations ending: elapsed time is 00:00:02
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: 35 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info: Pin CLOCK2_50 uses I/O standard 3.3-V LVTTL at AG14
    Info: Pin CLOCK3_50 uses I/O standard 3.3-V LVTTL at AG15
    Info: Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info: Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info: Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info: Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info: Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info: Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info: Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info: Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info: Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info: Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info: Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info: Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info: Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info: Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info: Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info: Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info: Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info: Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info: Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info: Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info: Pin UART_CTS uses I/O standard 3.3-V LVTTL at J13
    Info: Pin UART_RXD uses I/O standard 3.3-V LVTTL at G12
    Info: Pin LCD_DATA[0] uses I/O standard 3.3-V LVTTL at L3
    Info: Pin LCD_DATA[1] uses I/O standard 3.3-V LVTTL at L1
    Info: Pin LCD_DATA[2] uses I/O standard 3.3-V LVTTL at L2
    Info: Pin LCD_DATA[3] uses I/O standard 3.3-V LVTTL at K7
    Info: Pin LCD_DATA[4] uses I/O standard 3.3-V LVTTL at K1
    Info: Pin LCD_DATA[5] uses I/O standard 3.3-V LVTTL at K2
    Info: Pin LCD_DATA[6] uses I/O standard 3.3-V LVTTL at M3
    Info: Pin LCD_DATA[7] uses I/O standard 3.3-V LVTTL at M5
    Info: Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
    Info: Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info: Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
Warning: Following 8 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info: Pin LCD_DATA[0] has a permanently enabled output enable
    Info: Pin LCD_DATA[1] has a permanently enabled output enable
    Info: Pin LCD_DATA[2] has a permanently enabled output enable
    Info: Pin LCD_DATA[3] has a permanently enabled output enable
    Info: Pin LCD_DATA[4] has a permanently enabled output enable
    Info: Pin LCD_DATA[5] has a permanently enabled output enable
    Info: Pin LCD_DATA[6] has a permanently enabled output enable
    Info: Pin LCD_DATA[7] has a permanently enabled output enable
Info: Generated suppressed messages file C:/JuliaSet/JuliaSet/juliaset.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 713 megabytes
    Info: Processing ended: Thu Mar 26 00:51:38 2015
    Info: Elapsed time: 00:00:26
    Info: Total CPU time (on all processors): 00:00:30


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/JuliaSet/JuliaSet/juliaset.fit.smsg.


