多周期指令架构

逻辑区分：时序逻辑

主要分为：取指，解码，执行，访存，写回共五个时钟周期， \
外加一个，X1周期，用于在给出指令地址后等待指令有有效（顺便重置内存及寄存器文件的写使能）。

1. 取指：从内存读取指令写入指令寄存器
2. 解码：从指令得到寄存器地址与立即数
3. 执行：将操作数送到 ALU，并的出结果
4. 访存：寄存器，内存写使能，内存地址有效
5. 写回：数据写入寄存器或者内存，更新PC
    - 写回周期，所有需要些寄存器以及内存的操作在此周期完成。 \
      由于无条件跳转需要更新PC寄存器，所以也在次周期内进行。
6. 等待一个周期后，下一条指令有效， `goto 1`

![MicroarchiMC.svg](./MicroarchiMC.svg)