TimeQuest Timing Analyzer report for final_project
Wed Nov 23 23:43:40 2016
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50_I'
 13. Slow Model Hold: 'CLOCK_50_I'
 14. Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 16. Slow Model Minimum Pulse Width: 'CLOCK_50_I'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Output Enable Times
 24. Minimum Output Enable Times
 25. Output Disable Times
 26. Minimum Output Disable Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 33. Fast Model Setup: 'CLOCK_50_I'
 34. Fast Model Hold: 'CLOCK_50_I'
 35. Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'CLOCK_50_I'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Output Enable Times
 45. Minimum Output Enable Times
 46. Output Disable Times
 47. Minimum Output Disable Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Progagation Delay
 54. Minimum Progagation Delay
 55. Setup Transfers
 56. Hold Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version ;
; Revision Name      ; final_project                                                    ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 3           ;
; Maximum allowed            ; 3           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-3 processors         ;   0.0%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; Clock Name                                               ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                                                     ; Targets                                                      ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+
; CLOCK_50_I                                               ; Base      ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                                            ; { CLOCK_50_I }                                               ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ; 50.00      ; 1         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0] ; { SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] } ;
+----------------------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+------------------------------------------------------------+--------------------------------------------------------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 59.27 MHz ; 59.27 MHz       ; CLOCK_50_I ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 1.934 ; 0.000         ;
; CLOCK_50_I                                               ; 3.128 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.391 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 7.836 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 8.077 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 1.934 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.296      ; 3.398      ;
; 1.934 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.296      ; 3.398      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50_I'                                                                                                                                         ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.128 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.880     ;
; 3.132 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.876     ;
; 3.234 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.758     ;
; 3.371 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.610     ;
; 3.375 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.633     ;
; 3.375 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.633     ;
; 3.379 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.629     ;
; 3.379 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.629     ;
; 3.386 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.622     ;
; 3.390 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.618     ;
; 3.395 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.628     ;
; 3.409 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.599     ;
; 3.420 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.588     ;
; 3.421 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.587     ;
; 3.428 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.580     ;
; 3.469 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.523     ;
; 3.481 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.511     ;
; 3.481 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.511     ;
; 3.492 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.500     ;
; 3.495 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.513     ;
; 3.499 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.509     ;
; 3.501 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.507     ;
; 3.505 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.503     ;
; 3.523 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.485     ;
; 3.527 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.481     ;
; 3.533 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.459     ;
; 3.545 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 16.420     ;
; 3.601 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.391     ;
; 3.607 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.385     ;
; 3.607 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.385     ;
; 3.612 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.380     ;
; 3.618 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.363     ;
; 3.618 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.363     ;
; 3.629 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.352     ;
; 3.629 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.363     ;
; 3.634 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.374     ;
; 3.642 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.381     ;
; 3.642 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.381     ;
; 3.653 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.370     ;
; 3.656 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.352     ;
; 3.656 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.352     ;
; 3.659 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.333     ;
; 3.667 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.341     ;
; 3.667 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.341     ;
; 3.667 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.341     ;
; 3.668 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.340     ;
; 3.668 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.340     ;
; 3.670 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.338     ;
; 3.674 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.334     ;
; 3.675 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.333     ;
; 3.675 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.333     ;
; 3.678 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.330     ;
; 3.679 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.329     ;
; 3.686 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.322     ;
; 3.698 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.294     ;
; 3.700 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.292     ;
; 3.704 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.288     ;
; 3.716 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.276     ;
; 3.716 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.276     ;
; 3.727 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.265     ;
; 3.738 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.243     ;
; 3.738 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.038      ; 16.253     ;
; 3.744 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.237     ;
; 3.745 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.263     ;
; 3.749 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.259     ;
; 3.762 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.261     ;
; 3.766 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.028      ; 16.215     ;
; 3.768 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.255     ;
; 3.776 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.232     ;
; 3.776 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.216     ;
; 3.780 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.212     ;
; 3.780 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.212     ;
; 3.782 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.226     ;
; 3.787 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.221     ;
; 3.788 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.220     ;
; 3.790 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.070      ; 16.233     ;
; 3.791 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.201     ;
; 3.792 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 16.173     ;
; 3.792 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 16.173     ;
; 3.793 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.215     ;
; 3.794 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.214     ;
; 3.795 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.213     ;
; 3.800 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.192     ;
; 3.801 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.207     ;
; 3.803 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.012      ; 16.162     ;
; 3.804 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.204     ;
; 3.809 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[22]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.199     ;
; 3.811 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[20]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.197     ;
; 3.813 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[22]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.195     ;
; 3.815 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.193     ;
; 3.815 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[20]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.193     ;
; 3.816 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.192     ;
; 3.823 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.055      ; 16.185     ;
; 3.827 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.165     ;
; 3.836 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.156     ;
; 3.836 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.156     ;
; 3.842 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.150     ;
; 3.851 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.141     ;
; 3.852 ; Milestone_1:M1_unit|a_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.140     ;
; 3.854 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 16.138     ;
+-------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; top_state~10                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lead_in_begin_M1                                                             ; lead_in_begin_M1                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.657      ;
; 0.517 ; Milestone_1:M1_unit|oo_low[5]                                                ; Milestone_1:M1_unit|SRAM_write_data[5]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.517 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.785      ;
; 0.520 ; Milestone_1:M1_unit|SRAM_write_data[13]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.786      ;
; 0.521 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; Milestone_1:M1_unit|SRAM_write_data[14]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Milestone_1:M1_unit|VR[2][6]                                                 ; Milestone_1:M1_unit|VR[3][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; Milestone_1:M1_unit|V_sram_address[10]                                       ; Milestone_1:M1_unit|SRAM_address[10]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; Milestone_1:M1_unit|UR[2][4]                                                 ; Milestone_1:M1_unit|UR[3][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; Milestone_1:M1_unit|VR[2][7]                                                 ; Milestone_1:M1_unit|VR[3][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Milestone_1:M1_unit|V_sram_address[12]                                       ; Milestone_1:M1_unit|SRAM_address[12]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; Milestone_1:M1_unit|V_sram_address[14]                                       ; Milestone_1:M1_unit|SRAM_address[14]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.795      ;
; 0.531 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Milestone_1:M1_unit|V_data[9]                                                ; Milestone_1:M1_unit|V_data_buff[9]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.798      ;
; 0.534 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.800      ;
; 0.540 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.806      ;
; 0.545 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.811      ;
; 0.573 ; top_state~10                                                                 ; top_state~12                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.839      ;
; 0.580 ; top_state~10                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.846      ;
; 0.583 ; top_state~10                                                                 ; lead_in_begin_M1                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.849      ;
; 0.587 ; top_state~10                                                                 ; UART_rx_enable                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.853      ;
; 0.588 ; top_state~10                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.854      ;
; 0.645 ; Milestone_1:M1_unit|SRAM_write_data[15]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.911      ;
; 0.648 ; UART_SRAM_interface:UART_unit|SRAM_write_data[1]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.914      ;
; 0.652 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RX_data[4]     ; UART_SRAM_interface:UART_unit|SRAM_write_data[12]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.918      ;
; 0.652 ; Milestone_1:M1_unit|UR[0][6]                                                 ; Milestone_1:M1_unit|UR[2][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; Milestone_1:M1_unit|V_data[3]                                                ; Milestone_1:M1_unit|V_data_buff[3]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.919      ;
; 0.656 ; Milestone_1:M1_unit|V_data_buff[6]                                           ; Milestone_1:M1_unit|VR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.922      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 7.836 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.296      ; 3.398      ;
; 7.836 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.296      ; 3.398      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 8.077 ; 10.000       ; 1.923          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 8.077 ; 10.000       ; 1.923          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.589 ; 4.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.036 ; 4.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.689 ; 4.689 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.034 ; 4.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.994 ; 3.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.279 ; 4.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.270 ; 4.270 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.257 ; 4.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.654 ; 4.654 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.497 ; 4.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.187 ; 4.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.794 ; 5.794 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.719 ; 2.719 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.794 ; 5.794 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.177 ; 7.177 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 3.066 ; 3.066 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -4.403 ; -4.403 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -4.403 ; -4.403 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -3.507 ; -3.507 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -4.359 ; -4.359 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -3.806 ; -3.806 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -4.459 ; -4.459 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -4.335 ; -4.335 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -3.507 ; -3.507 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -3.804 ; -3.804 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -3.764 ; -3.764 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -3.559 ; -3.559 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -4.049 ; -4.049 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -4.040 ; -4.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -4.030 ; -4.030 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -4.027 ; -4.027 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -4.424 ; -4.424 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -4.267 ; -4.267 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -3.957 ; -3.957 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -4.490 ; -4.490 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -1.101 ; -1.101 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -1.101 ; -1.101 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -5.557 ; -5.557 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -4.893 ; -4.893 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -2.836 ; -2.836 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 12.079 ; 12.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.163  ; 9.163  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.161  ; 9.161  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.147 ; 10.147 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.202  ; 9.202  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 12.079 ; 12.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.173  ; 9.173  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.717 ; 11.717 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.413 ; 11.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.393 ; 11.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.366 ; 11.366 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.697 ; 11.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 11.697 ; 11.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 11.684 ; 11.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.717 ; 11.717 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.182 ; 13.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 13.182 ; 13.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.154 ; 13.154 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 13.012 ; 13.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.967 ; 12.967 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 13.036 ; 13.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.974 ; 12.974 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.046 ; 13.046 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 12.749 ; 12.749 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.890 ; 11.890 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.749 ; 12.749 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 11.567 ; 11.567 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.612 ; 11.612 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 11.743 ; 11.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.077 ; 12.077 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 12.299 ; 12.299 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.479 ; 13.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 13.479 ; 13.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 13.210 ; 13.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.178 ; 13.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 12.313 ; 12.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.559 ; 12.559 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 12.492 ; 12.492 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.644  ; 9.644  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 10.874 ; 10.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.998  ; 9.998  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.272 ; 10.272 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.000 ; 10.000 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 10.682 ; 10.682 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.576  ; 8.576  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.201  ; 8.201  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.576  ; 8.576  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.573  ; 8.573  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.047  ; 8.047  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.435  ; 8.435  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.454  ; 8.454  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.324  ; 8.324  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.768 ; 11.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 11.172 ; 11.172 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 11.049 ; 11.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.954 ; 10.954 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 11.768 ; 11.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 11.152 ; 11.152 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.313 ; 10.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.734 ; 10.734 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.462 ; 11.462 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 11.176 ; 11.176 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 11.165 ; 11.165 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 11.149 ; 11.149 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 11.147 ; 11.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 11.137 ; 11.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 11.456 ; 11.456 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.462 ; 11.462 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.717  ; 8.717  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.902  ; 8.902  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.855  ; 8.855  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.000  ; 8.000  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 7.965  ; 7.965  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.504  ; 8.504  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.415  ; 8.415  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.480  ; 8.480  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.479  ; 8.479  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.465  ; 8.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.567  ; 8.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.133  ; 8.133  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.506  ; 8.506  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.065  ; 8.065  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.567  ; 8.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.515  ; 8.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.468  ; 8.468  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.954  ; 7.954  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.049  ; 8.049  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.961  ; 7.961  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.292  ; 8.292  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.801  ; 7.801  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.973  ; 8.973  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.597  ; 8.597  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.376  ; 8.376  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.270  ; 8.270  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.354  ; 8.354  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.390  ; 8.390  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.216  ; 8.216  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.597  ; 8.597  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.529  ; 8.529  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.914  ; 7.914  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.048  ; 8.048  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.066  ; 8.066  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.076  ; 8.076  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.004  ; 8.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.272  ; 8.272  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.064  ; 8.064  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.908  ; 7.908  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.804  ; 7.804  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.836  ; 7.836  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.229  ; 8.229  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                   ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 9.161  ; 9.161  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.163  ; 9.163  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.161  ; 9.161  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.147 ; 10.147 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.202  ; 9.202  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 10.145 ; 10.145 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.173  ; 9.173  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 8.727  ; 8.727  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 8.750  ; 8.750  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 8.727  ; 8.727  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 8.731  ; 8.731  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 9.031  ; 9.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 9.031  ; 9.031  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 9.017  ; 9.017  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 9.051  ; 9.051  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 10.151 ; 10.151 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 10.370 ; 10.370 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 10.342 ; 10.342 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 10.171 ; 10.171 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 10.151 ; 10.151 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 10.217 ; 10.217 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 10.159 ; 10.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 10.228 ; 10.228 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 9.951  ; 9.951  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 10.246 ; 10.246 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 11.109 ; 11.109 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 9.951  ; 9.951  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 9.974  ; 9.974  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 10.106 ; 10.106 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 10.430 ; 10.430 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 10.653 ; 10.653 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 9.422  ; 9.422  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 10.313 ; 10.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 9.814  ; 9.814  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 10.012 ; 10.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 9.642  ; 9.642  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 9.422  ; 9.422  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 9.633  ; 9.633  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 8.131  ; 8.131  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 8.952  ; 8.952  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 9.302  ; 9.302  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.297  ; 9.297  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 9.557  ; 9.557  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 9.382  ; 9.382  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 8.425  ; 8.425  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 8.131  ; 8.131  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 7.577  ; 7.577  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 7.577  ; 7.577  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.102  ; 8.102  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.091  ; 8.091  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 7.762  ; 7.762  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 7.987  ; 7.987  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.187  ; 8.187  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.039  ; 8.039  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 9.710  ; 9.710  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 9.925  ; 9.925  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 9.800  ; 9.800  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 9.710  ; 9.710  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 10.521 ; 10.521 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 9.900  ; 9.900  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.119 ; 10.119 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.523 ; 10.523 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 10.494 ; 10.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 10.534 ; 10.534 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 10.519 ; 10.519 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 10.511 ; 10.511 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 10.509 ; 10.509 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 10.494 ; 10.494 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 10.814 ; 10.814 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 10.820 ; 10.820 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 7.965  ; 7.965  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.717  ; 8.717  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.902  ; 8.902  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.855  ; 8.855  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.000  ; 8.000  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 7.965  ; 7.965  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.504  ; 8.504  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.415  ; 8.415  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.480  ; 8.480  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.479  ; 8.479  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.465  ; 8.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 7.954  ; 7.954  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.133  ; 8.133  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.506  ; 8.506  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.065  ; 8.065  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.567  ; 8.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.515  ; 8.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.468  ; 8.468  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.954  ; 7.954  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.049  ; 8.049  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.961  ; 7.961  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.292  ; 8.292  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.801  ; 7.801  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.386  ; 8.386  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.216  ; 8.216  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.376  ; 8.376  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.270  ; 8.270  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.354  ; 8.354  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.390  ; 8.390  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.216  ; 8.216  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.597  ; 8.597  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.529  ; 8.529  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 7.914  ; 7.914  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.914  ; 7.914  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.048  ; 8.048  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.066  ; 8.066  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.076  ; 8.076  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.004  ; 8.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.272  ; 8.272  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.064  ; 8.064  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.908  ; 7.908  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.804  ; 7.804  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.836  ; 7.836  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.229  ; 8.229  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Propagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 12.494 ; 12.494 ;    ;
+--------------+----------------+----+--------+--------+----+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 12.494 ; 12.494 ;    ;
+--------------+----------------+----+--------+--------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.767 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.777 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.551 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.531 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.214 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.250 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.250 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.767 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.777 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.551 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.531 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.497 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.500 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.214 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.264 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.260 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.250 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.250 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.997 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.767     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.777     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.551     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.531     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.214     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.250     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.250     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 8.767     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 8.777     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 8.551     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 8.531     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 8.497     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 8.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 8.500     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 8.214     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 8.264     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 8.260     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 8.250     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 8.250     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 7.997     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 3.323  ; 0.000         ;
; CLOCK_50_I                                               ; 13.252 ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                          ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; CLOCK_50_I                                               ; 0.215 ; 0.000         ;
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 6.557 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                           ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 4.000 ; 0.000         ;
; CLOCK_50_I                                               ; 7.981 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                  ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 3.323 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.051      ; 1.760      ;
; 3.323 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 5.000        ; 0.051      ; 1.760      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50_I'                                                                                                                                          ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+
; 13.252 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.765      ;
; 13.340 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.667      ;
; 13.344 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.688      ;
; 13.345 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.672      ;
; 13.345 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.672      ;
; 13.346 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.686      ;
; 13.351 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.666      ;
; 13.389 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.628      ;
; 13.405 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.612      ;
; 13.413 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.604      ;
; 13.419 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.598      ;
; 13.433 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.574      ;
; 13.433 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.574      ;
; 13.437 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.595      ;
; 13.437 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.595      ;
; 13.439 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.568      ;
; 13.439 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.593      ;
; 13.439 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.593      ;
; 13.440 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.577      ;
; 13.443 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.589      ;
; 13.445 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.587      ;
; 13.451 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.566      ;
; 13.460 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.533      ;
; 13.476 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.556      ;
; 13.482 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.535      ;
; 13.482 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.535      ;
; 13.482 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.535      ;
; 13.485 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.547      ;
; 13.485 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.547      ;
; 13.488 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.529      ;
; 13.489 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.543      ;
; 13.493 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.514      ;
; 13.497 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.535      ;
; 13.497 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.519      ;
; 13.498 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 6.546      ;
; 13.499 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.533      ;
; 13.503 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.513      ;
; 13.506 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.511      ;
; 13.506 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.511      ;
; 13.506 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.510      ;
; 13.507 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.500      ;
; 13.511 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.521      ;
; 13.512 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.505      ;
; 13.513 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.519      ;
; 13.522 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.495      ;
; 13.528 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.479      ;
; 13.532 ; Milestone_1:M1_unit|b_IN2[1]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.500      ;
; 13.534 ; Milestone_1:M1_unit|b_IN2[0]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.498      ;
; 13.542 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.475      ;
; 13.544 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.473      ;
; 13.544 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.473      ;
; 13.546 ; Milestone_1:M1_unit|a_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.039      ; 6.468      ;
; 13.547 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[23]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.470      ;
; 13.550 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.467      ;
; 13.553 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.440      ;
; 13.553 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.440      ;
; 13.556 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.461      ;
; 13.559 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.434      ;
; 13.566 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.451      ;
; 13.569 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.463      ;
; 13.569 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.463      ;
; 13.575 ; Milestone_1:M1_unit|b_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.457      ;
; 13.575 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.442      ;
; 13.575 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.442      ;
; 13.577 ; Milestone_1:M1_unit|c_IN2[1]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.440      ;
; 13.578 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.454      ;
; 13.578 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.454      ;
; 13.578 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.454      ;
; 13.578 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.454      ;
; 13.580 ; Milestone_1:M1_unit|b_IN2[10]~_Duplicate_14 ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.437      ;
; 13.580 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[26]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.437      ;
; 13.581 ; Milestone_1:M1_unit|a_IN2[3]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.435      ;
; 13.581 ; Milestone_1:M1_unit|c_IN2[4]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.436      ;
; 13.582 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.450      ;
; 13.582 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.450      ;
; 13.584 ; Milestone_1:M1_unit|b_IN2[3]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.448      ;
; 13.584 ; Milestone_1:M1_unit|b_IN2[5]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.448      ;
; 13.588 ; Milestone_1:M1_unit|b_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.444      ;
; 13.590 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[22]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.427      ;
; 13.590 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.426      ;
; 13.590 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.426      ;
; 13.591 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 6.453      ;
; 13.591 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 6.453      ;
; 13.596 ; Milestone_1:M1_unit|a_IN2[0]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.420      ;
; 13.596 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.420      ;
; 13.596 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.420      ;
; 13.597 ; Milestone_1:M1_unit|b_IN2[7]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.069      ; 6.447      ;
; 13.599 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.417      ;
; 13.599 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_2 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.417      ;
; 13.600 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[20]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.417      ;
; 13.601 ; Milestone_1:M1_unit|c_IN2[2]                ; Milestone_1:M1_unit|c_IN2[25]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.416      ;
; 13.602 ; Milestone_1:M1_unit|a_IN2[4]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.414      ;
; 13.602 ; Milestone_1:M1_unit|a_IN2[2]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.414      ;
; 13.604 ; Milestone_1:M1_unit|c_IN2[3]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.413      ;
; 13.605 ; Milestone_1:M1_unit|a_IN2[1]                ; Milestone_1:M1_unit|c_IN2[31]~_Duplicate_1 ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.411      ;
; 13.606 ; Milestone_1:M1_unit|a_IN2[5]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.041      ; 6.410      ;
; 13.607 ; Milestone_1:M1_unit|b_IN2[6]                ; Milestone_1:M1_unit|c_IN2[28]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.057      ; 6.425      ;
; 13.610 ; Milestone_1:M1_unit|c_IN2[0]                ; Milestone_1:M1_unit|c_IN2[21]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.042      ; 6.407      ;
; 13.610 ; Milestone_1:M1_unit|c_IN2[7]                ; Milestone_1:M1_unit|c_IN2[24]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.032      ; 6.397      ;
; 13.613 ; Milestone_1:M1_unit|a_IN2[7]                ; Milestone_1:M1_unit|c_IN2[27]              ; CLOCK_50_I   ; CLOCK_50_I  ; 20.000       ; 0.018      ; 6.380      ;
+--------+---------------------------------------------+--------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50_I'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                    ; To Node                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; PB_Controller:PB_unit|clock_1kHz                                             ; PB_Controller:PB_unit|clock_1kHz                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; UART_SRAM_interface:UART_unit|UART_SRAM_state~13                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; UART_SRAM_interface:UART_unit|SRAM_we_n                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~11                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; top_state~10                                                                 ; top_state~10                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[2]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[0]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_count[1]  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~8    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|RXC_state~9    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[5]                                              ; Milestone_1:M1_unit|M1_state[5]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[3]                                              ; Milestone_1:M1_unit|M1_state[3]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; Milestone_1:M1_unit|pixel_col_count[0]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lead_in_begin_M1                                                             ; lead_in_begin_M1                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[2]                                              ; Milestone_1:M1_unit|M1_state[2]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|M1_state[4]                                              ; Milestone_1:M1_unit|M1_state[4]                                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|data_req_flag                                            ; Milestone_1:M1_unit|data_req_flag                                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|counter_enable           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_enable                                                                   ; VGA_enable                                                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~17                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~14                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; VGA_SRAM_interface:VGA_unit|VGA_SRAM_state~15                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[0]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|UV_byte_flag                                             ; Milestone_1:M1_unit|UV_byte_flag                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|c_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_18                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_12                                  ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_8                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[4]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; Milestone_1:M1_unit|c_IN1[3]~_Duplicate_1                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; Milestone_1:M1_unit|c_IN2[7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; Milestone_1:M1_unit|b_IN1[2]~_Duplicate_4                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; Milestone_1:M1_unit|b_IN1[4]~_Duplicate_2                                    ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; Milestone_1:M1_unit|c_IN1[10]~_Duplicate_3                                   ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[12]                                               ; Milestone_1:M1_unit|Y_data[12]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[4]                                                ; Milestone_1:M1_unit|Y_data[4]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[5]                                                ; Milestone_1:M1_unit|Y_data[5]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[14]                                               ; Milestone_1:M1_unit|Y_data[14]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[6]                                                ; Milestone_1:M1_unit|Y_data[6]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[11]                                               ; Milestone_1:M1_unit|Y_data[11]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[3]                                                ; Milestone_1:M1_unit|Y_data[3]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[15]                                               ; Milestone_1:M1_unit|Y_data[15]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[7]                                                ; Milestone_1:M1_unit|Y_data[7]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[13]                                               ; Milestone_1:M1_unit|Y_data[13]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[10]                                               ; Milestone_1:M1_unit|Y_data[10]                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[2]                                                ; Milestone_1:M1_unit|Y_data[2]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[9]                                                ; Milestone_1:M1_unit|Y_data[9]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[1]                                                ; Milestone_1:M1_unit|Y_data[1]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[8]                                                ; Milestone_1:M1_unit|Y_data[8]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Milestone_1:M1_unit|Y_data[0]                                                ; Milestone_1:M1_unit|Y_data[0]                                                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_V_SYNC              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; VGA_SRAM_interface:VGA_unit|VGA_blue[0]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][4]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; UART_SRAM_interface:UART_unit|SRAM_write_data[8]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[8]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; Milestone_1:M1_unit|oo_low[5]                                                ; Milestone_1:M1_unit|SRAM_write_data[5]                                       ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; PB_Controller:PB_unit|debounce_shift_reg[0][2]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][3]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; Milestone_1:M1_unit|SRAM_write_data[13]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[13]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[5]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[5]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; VGA_SRAM_interface:VGA_unit|VGA_blue[7]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[7]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; UART_SRAM_interface:UART_unit|new_line_count[0]                              ; UART_SRAM_interface:UART_unit|new_line_count[1]                              ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_blue[3]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[3]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; VGA_SRAM_interface:VGA_unit|VGA_blue[4]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[4]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[1] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|data_buffer[0] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Frame_error[3] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; VGA_SRAM_interface:VGA_unit|VGA_blue[9]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Milestone_1:M1_unit|SRAM_write_data[14]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[14]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Milestone_1:M1_unit|VR[2][6]                                                 ; Milestone_1:M1_unit|VR[3][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; PB_Controller:PB_unit|clock_1kHz_div_count[15]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; Milestone_1:M1_unit|pixel_col_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; Milestone_1:M1_unit|pixel_row_count[15]                                      ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|UR[2][4]                                                 ; Milestone_1:M1_unit|UR[3][4]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|VR[2][7]                                                 ; Milestone_1:M1_unit|VR[3][7]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|V_sram_address[10]                                       ; Milestone_1:M1_unit|SRAM_address[10]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|V_sram_address[12]                                       ; Milestone_1:M1_unit|SRAM_address[12]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Milestone_1:M1_unit|V_sram_address[14]                                       ; Milestone_1:M1_unit|SRAM_address[14]                                         ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; VGA_SRAM_interface:VGA_unit|VGA_blue[6]                                      ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|oVGA_B[6]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; Milestone_1:M1_unit|V_data[9]                                                ; Milestone_1:M1_unit|V_data_buff[9]                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; PB_Controller:PB_unit|debounce_shift_reg[0][7]                               ; PB_Controller:PB_unit|debounce_shift_reg[0][8]                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|clock_count[9] ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; VGA_SRAM_interface:VGA_unit|VGA_Controller:VGA_unit|H_Cont[9]                ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; UART_SRAM_interface:UART_unit|UART_rx_unload_data                            ; UART_SRAM_interface:UART_unit|UART_Receive_Controller:UART_RX|Empty          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.403      ;
; 0.267 ; top_state~10                                                                 ; top_state~12                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.419      ;
; 0.273 ; top_state~10                                                                 ; UART_rx_initialize                                                           ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.425      ;
; 0.275 ; top_state~10                                                                 ; lead_in_begin_M1                                                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.427      ;
; 0.278 ; top_state~10                                                                 ; UART_rx_enable                                                               ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.430      ;
; 0.279 ; top_state~10                                                                 ; top_state~11                                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.431      ;
; 0.286 ; Milestone_1:M1_unit|SRAM_write_data[15]                                      ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[15]                            ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.438      ;
; 0.289 ; Milestone_1:M1_unit|UR[0][6]                                                 ; Milestone_1:M1_unit|UR[2][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; Milestone_1:M1_unit|V_data_buff[6]                                           ; Milestone_1:M1_unit|VR[0][6]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; UART_SRAM_interface:UART_unit|SRAM_write_data[1]                             ; SRAM_Controller:SRAM_unit|SRAM_write_data_buf[1]                             ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.441      ;
; 0.294 ; Milestone_1:M1_unit|V_sram_address[0]                                        ; Milestone_1:M1_unit|SRAM_address[0]                                          ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.446      ;
; 0.301 ; Milestone_1:M1_unit|UR[2][2]                                                 ; Milestone_1:M1_unit|UR[3][2]                                                 ; CLOCK_50_I   ; CLOCK_50_I  ; 0.000        ; 0.000      ; 0.453      ;
+-------+------------------------------------------------------------------------------+------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                   ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node  ; To Node                               ; Launch Clock ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+
; 6.557 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.051      ; 1.760      ;
; 6.557 ; CLOCK_50_I ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O ; CLOCK_50_I   ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; -5.000       ; 0.051      ; 1.760      ;
+-------+------------+---------------------------------------+--------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]'                                                                                                              ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                               ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Fall       ; SRAM_Controller:SRAM_unit|SRAM_LB_N_O                                ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|inclk[0] ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|_clk0~clkctrl|outclk   ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; SRAM_unit|SRAM_LB_N_O|clk                                            ;
+-------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50_I'                                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                      ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[0]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_12 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_13 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_14 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_15 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_16 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_17 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[11]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]               ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_1  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_10 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_11 ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_2  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_3  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_4  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_5  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_6  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_7  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_8  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[12]~_Duplicate_9  ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[1]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[2]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[3]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]                ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_1   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_2   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_3   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_4   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_5   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_6   ;
; 7.981 ; 10.000       ; 2.019          ; High Pulse Width ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
; 7.981 ; 10.000       ; 2.019          ; Low Pulse Width  ; CLOCK_50_I ; Rise       ; Milestone_1:M1_unit|a_IN1[5]~_Duplicate_7   ;
+-------+--------------+----------------+------------------+------------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 2.535 ; 2.535 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 2.535 ; 2.535 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 2.553 ; 2.553 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 2.499 ; 2.499 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 2.210 ; 2.210 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 2.553 ; 2.553 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 2.473 ; 2.473 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 2.048 ; 2.048 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 2.194 ; 2.194 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 2.157 ; 2.157 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 2.067 ; 2.067 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 2.336 ; 2.336 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 2.326 ; 2.326 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 2.324 ; 2.324 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 2.303 ; 2.303 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 2.513 ; 2.513 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 2.399 ; 2.399 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 2.265 ; 2.265 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 2.549 ; 2.549 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 3.103 ; 3.103 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 0.996 ; 0.996 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 3.103 ; 3.103 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 3.722 ; 3.722 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 1.677 ; 1.677 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.928 ; -1.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.379 ; -2.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.090 ; -2.090 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.353 ; -2.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.928 ; -1.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.074 ; -2.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.947 ; -1.947 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.216 ; -2.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.206 ; -2.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.204 ; -2.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.393 ; -2.393 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.279 ; -2.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.145 ; -2.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.429 ; -2.429 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.181 ; -0.181 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.181 ; -0.181 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.979 ; -2.979 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.728 ; -2.728 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.557 ; -1.557 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                         ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 6.647 ; 6.647 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.428 ; 5.428 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.274 ; 5.274 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 6.647 ; 6.647 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 6.247 ; 6.247 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 6.220 ; 6.220 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 6.222 ; 6.222 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 6.383 ; 6.383 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 6.390 ; 6.390 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 6.377 ; 6.377 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 6.387 ; 6.387 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 7.059 ; 7.059 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 7.059 ; 7.059 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 7.044 ; 7.044 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 6.925 ; 6.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 6.900 ; 6.900 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 6.946 ; 6.946 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 6.904 ; 6.904 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 6.950 ; 6.950 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 6.781 ; 6.781 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 6.480 ; 6.480 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.781 ; 6.781 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 6.345 ; 6.345 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 6.357 ; 6.357 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 6.400 ; 6.400 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 6.540 ; 6.540 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 6.620 ; 6.620 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 7.077 ; 7.077 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 7.077 ; 7.077 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 6.974 ; 6.974 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 6.945 ; 6.945 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 6.607 ; 6.607 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 6.719 ; 6.719 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 6.689 ; 6.689 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 6.147 ; 6.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.433 ; 5.433 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.971 ; 5.971 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.573 ; 5.573 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.668 ; 5.668 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 6.147 ; 6.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 5.602 ; 5.602 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 5.892 ; 5.892 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.879 ; 4.879 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.880 ; 4.880 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.674 ; 4.674 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.821 ; 4.821 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.791 ; 4.791 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 6.523 ; 6.523 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 6.236 ; 6.236 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 6.158 ; 6.158 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 6.126 ; 6.126 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 6.523 ; 6.523 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 6.248 ; 6.248 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.777 ; 5.777 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.948 ; 5.948 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 6.293 ; 6.293 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 6.169 ; 6.169 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 6.159 ; 6.159 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 6.139 ; 6.139 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 6.139 ; 6.139 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 6.132 ; 6.132 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 6.290 ; 6.290 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 6.293 ; 6.293 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.052 ; 5.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.122 ; 5.122 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.937 ; 4.937 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.805 ; 4.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.856 ; 4.856 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.628 ; 4.628 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 5.195 ; 5.195 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.888 ; 4.888 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.836 ; 4.836 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.823 ; 4.823 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.703 ; 4.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.831 ; 4.831 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.795 ; 4.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.624 ; 4.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.428 ; 5.428 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.274 ; 5.274 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.993 ; 4.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.993 ; 4.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.999 ; 4.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.146 ; 5.146 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.621 ; 5.621 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.791 ; 5.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.768 ; 5.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.621 ; 5.621 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.672 ; 5.672 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.636 ; 5.636 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.668 ; 5.668 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.707 ; 5.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.014 ; 6.014 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.594 ; 5.594 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.629 ; 5.629 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.764 ; 5.764 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.297 ; 5.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.659 ; 5.659 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.444 ; 5.444 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.527 ; 5.527 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.397 ; 5.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.297 ; 5.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.381 ; 5.381 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.124 ; 5.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.296 ; 5.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.359 ; 5.359 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.475 ; 5.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.647 ; 4.647 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.707 ; 4.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.672 ; 4.672 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.562 ; 5.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.478 ; 5.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.850 ; 5.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.819 ; 5.819 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.808 ; 5.808 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.846 ; 5.846 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.835 ; 5.835 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.820 ; 5.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.820 ; 5.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.808 ; 5.808 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.970 ; 5.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.974 ; 5.974 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.052 ; 5.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.122 ; 5.122 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.937 ; 4.937 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.805 ; 4.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.856 ; 4.856 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.628 ; 4.628 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.823 ; 4.823 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.888 ; 4.888 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.836 ; 4.836 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.823 ; 4.823 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.703 ; 4.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.831 ; 4.831 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.795 ; 4.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.624 ; 4.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+---------------------------------------------------------+
; Propagation Delay                                       ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.141 ; 7.141 ;    ;
+--------------+----------------+----+-------+-------+----+


+---------------------------------------------------------+
; Minimum Propagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.141 ; 7.141 ;    ;
+--------------+----------------+----+-------+-------+----+


+------------------------------------------------------------------------------+
; Output Enable Times                                                          ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.063 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.970 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.950 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.780 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.830 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.830 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.826 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.826 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                  ;
+-------------------+------------+-------+------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.063 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.073 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.970 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.950 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.918 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.780 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.830 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.830 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.826 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.826 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.816 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.697 ;      ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Output Disable Times                                                                  ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.063     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.970     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.950     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.780     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.830     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.830     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.826     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.826     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                          ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; Data Port         ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-------------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 5.063     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 5.073     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.970     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.950     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 4.918     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 4.780     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.830     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.830     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.826     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.826     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.816     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.697     ;           ; Rise       ; CLOCK_50_I      ;
+-------------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                  ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                                     ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                          ; 1.934 ; 0.215 ; N/A      ; N/A     ; 4.000               ;
;  CLOCK_50_I                                               ; 3.128 ; 0.215 ; N/A      ; N/A     ; 7.981               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 1.934 ; 6.557 ; N/A      ; N/A     ; 4.000               ;
; Design-wide TNS                                           ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50_I                                               ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------------+-------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                            ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; 4.633 ; 4.633 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; 4.589 ; 4.589 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; 4.036 ; 4.036 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; 4.689 ; 4.689 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; 4.565 ; 4.565 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; 3.737 ; 3.737 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; 4.034 ; 4.034 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; 3.994 ; 3.994 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; 3.789 ; 3.789 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; 4.279 ; 4.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; 4.270 ; 4.270 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; 4.260 ; 4.260 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; 4.257 ; 4.257 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; 4.654 ; 4.654 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; 4.497 ; 4.497 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; 4.187 ; 4.187 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; 4.720 ; 4.720 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; 5.794 ; 5.794 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; 2.719 ; 2.719 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; 5.794 ; 5.794 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; 7.177 ; 7.177 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; 3.066 ; 3.066 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+-------+-------+------------+----------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                               ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+
; PUSH_BUTTON_I[*]  ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
;  PUSH_BUTTON_I[0] ; CLOCK_50_I ; -2.415 ; -2.415 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]   ; CLOCK_50_I ; -1.928 ; -1.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]  ; CLOCK_50_I ; -2.379 ; -2.379 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]  ; CLOCK_50_I ; -2.090 ; -2.090 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]  ; CLOCK_50_I ; -2.433 ; -2.433 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]  ; CLOCK_50_I ; -2.353 ; -2.353 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]  ; CLOCK_50_I ; -1.928 ; -1.928 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]  ; CLOCK_50_I ; -2.074 ; -2.074 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]  ; CLOCK_50_I ; -2.037 ; -2.037 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]  ; CLOCK_50_I ; -1.947 ; -1.947 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]  ; CLOCK_50_I ; -2.216 ; -2.216 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]  ; CLOCK_50_I ; -2.206 ; -2.206 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10] ; CLOCK_50_I ; -2.204 ; -2.204 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11] ; CLOCK_50_I ; -2.183 ; -2.183 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12] ; CLOCK_50_I ; -2.393 ; -2.393 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13] ; CLOCK_50_I ; -2.279 ; -2.279 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14] ; CLOCK_50_I ; -2.145 ; -2.145 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15] ; CLOCK_50_I ; -2.429 ; -2.429 ; Rise       ; CLOCK_50_I                                               ;
; SWITCH_I[*]       ; CLOCK_50_I ; -0.181 ; -0.181 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[0]      ; CLOCK_50_I ; -0.181 ; -0.181 ; Rise       ; CLOCK_50_I                                               ;
;  SWITCH_I[17]     ; CLOCK_50_I ; -2.979 ; -2.979 ; Rise       ; CLOCK_50_I                                               ;
; UART_RX_I         ; CLOCK_50_I ; -2.728 ; -2.728 ; Rise       ; CLOCK_50_I                                               ;
; CLOCK_50_I        ; CLOCK_50_I ; -1.557 ; -1.557 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+-------------------+------------+--------+--------+------------+----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                           ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 12.079 ; 12.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 9.537  ; 9.537  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 9.163  ; 9.163  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 9.161  ; 9.161  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 10.147 ; 10.147 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 9.202  ; 9.202  ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 12.079 ; 12.079 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 9.173  ; 9.173  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 11.717 ; 11.717 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 11.413 ; 11.413 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 11.393 ; 11.393 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 11.366 ; 11.366 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 11.697 ; 11.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 11.697 ; 11.697 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 11.684 ; 11.684 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 11.717 ; 11.717 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 13.182 ; 13.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 13.182 ; 13.182 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 13.154 ; 13.154 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 13.012 ; 13.012 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 12.967 ; 12.967 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 13.036 ; 13.036 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 12.974 ; 12.974 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 13.046 ; 13.046 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 12.749 ; 12.749 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 11.890 ; 11.890 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 12.749 ; 12.749 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 11.567 ; 11.567 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 11.612 ; 11.612 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 11.743 ; 11.743 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 12.077 ; 12.077 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 12.299 ; 12.299 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 13.479 ; 13.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 13.479 ; 13.479 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 13.210 ; 13.210 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 13.178 ; 13.178 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 12.313 ; 12.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 12.559 ; 12.559 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 12.492 ; 12.492 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 9.644  ; 9.644  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 10.874 ; 10.874 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 9.998  ; 9.998  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 10.272 ; 10.272 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 10.952 ; 10.952 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 10.000 ; 10.000 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 10.682 ; 10.682 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 8.576  ; 8.576  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 8.201  ; 8.201  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 8.576  ; 8.576  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 8.573  ; 8.573  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 8.047  ; 8.047  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 8.435  ; 8.435  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 8.454  ; 8.454  ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 8.324  ; 8.324  ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 11.768 ; 11.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 11.172 ; 11.172 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 11.049 ; 11.049 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 10.954 ; 10.954 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 11.768 ; 11.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 11.152 ; 11.152 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 10.313 ; 10.313 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 10.734 ; 10.734 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 11.462 ; 11.462 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 11.176 ; 11.176 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 11.165 ; 11.165 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 11.149 ; 11.149 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 11.147 ; 11.147 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 11.137 ; 11.137 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 11.456 ; 11.456 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 11.462 ; 11.462 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 8.028  ; 8.028  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 8.717  ; 8.717  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 8.902  ; 8.902  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 8.933  ; 8.933  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 8.855  ; 8.855  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 8.000  ; 8.000  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 7.983  ; 7.983  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 8.169  ; 8.169  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 7.965  ; 7.965  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 8.504  ; 8.504  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 8.415  ; 8.415  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 8.480  ; 8.480  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 8.741  ; 8.741  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 8.479  ; 8.479  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 8.465  ; 8.465  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 8.248  ; 8.248  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 8.221  ; 8.221  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 8.567  ; 8.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 8.133  ; 8.133  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 8.506  ; 8.506  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 8.065  ; 8.065  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 8.567  ; 8.567  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 8.515  ; 8.515  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 8.468  ; 8.468  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 8.284  ; 8.284  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 7.954  ; 7.954  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 8.022  ; 8.022  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 8.049  ; 8.049  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 7.961  ; 7.961  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 8.316  ; 8.316  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 8.292  ; 8.292  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 8.280  ; 8.280  ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 8.052  ; 8.052  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 8.278  ; 8.278  ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 7.801  ; 7.801  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 8.973  ; 8.973  ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 8.597  ; 8.597  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 8.365  ; 8.365  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 8.376  ; 8.376  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 8.285  ; 8.285  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 8.270  ; 8.270  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 8.354  ; 8.354  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 8.390  ; 8.390  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 8.216  ; 8.216  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 8.335  ; 8.335  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 8.597  ; 8.597  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 8.529  ; 8.529  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 7.941  ; 7.941  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 7.914  ; 7.914  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 8.048  ; 8.048  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 8.066  ; 8.066  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 8.076  ; 8.076  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 8.004  ; 8.004  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 8.279  ; 8.279  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 8.272  ; 8.272  ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 8.413  ; 8.413  ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 8.399  ; 8.399  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 8.164  ; 8.164  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 8.056  ; 8.056  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 8.064  ; 8.064  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 7.908  ; 7.908  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 7.804  ; 7.804  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 7.798  ; 7.798  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 7.836  ; 7.836  ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 7.813  ; 7.813  ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 8.229  ; 8.229  ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 6.116  ; 6.116  ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 5.249  ; 5.249  ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+--------+--------+------------+----------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                 ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; Data Port                ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                          ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+
; LED_GREEN_O[*]           ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[0]          ; CLOCK_50_I ; 5.428 ; 5.428 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[1]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[2]          ; CLOCK_50_I ; 5.237 ; 5.237 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[3]          ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[4]          ; CLOCK_50_I ; 5.274 ; 5.274 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[5]          ; CLOCK_50_I ; 5.765 ; 5.765 ; Rise       ; CLOCK_50_I                                               ;
;  LED_GREEN_O[6]          ; CLOCK_50_I ; 5.244 ; 5.244 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[0][*]  ; CLOCK_50_I ; 4.993 ; 4.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][0] ; CLOCK_50_I ; 5.015 ; 5.015 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][1] ; CLOCK_50_I ; 4.993 ; 4.993 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][2] ; CLOCK_50_I ; 4.999 ; 4.999 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][3] ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][4] ; CLOCK_50_I ; 5.156 ; 5.156 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][5] ; CLOCK_50_I ; 5.146 ; 5.146 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[0][6] ; CLOCK_50_I ; 5.160 ; 5.160 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[1][*]  ; CLOCK_50_I ; 5.621 ; 5.621 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][0] ; CLOCK_50_I ; 5.791 ; 5.791 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][1] ; CLOCK_50_I ; 5.768 ; 5.768 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][2] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][3] ; CLOCK_50_I ; 5.621 ; 5.621 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][4] ; CLOCK_50_I ; 5.672 ; 5.672 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][5] ; CLOCK_50_I ; 5.636 ; 5.636 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[1][6] ; CLOCK_50_I ; 5.668 ; 5.668 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[2][*]  ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][0] ; CLOCK_50_I ; 5.707 ; 5.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][1] ; CLOCK_50_I ; 6.014 ; 6.014 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][2] ; CLOCK_50_I ; 5.578 ; 5.578 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][3] ; CLOCK_50_I ; 5.594 ; 5.594 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][4] ; CLOCK_50_I ; 5.629 ; 5.629 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][5] ; CLOCK_50_I ; 5.764 ; 5.764 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[2][6] ; CLOCK_50_I ; 5.853 ; 5.853 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[3][*]  ; CLOCK_50_I ; 5.297 ; 5.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][0] ; CLOCK_50_I ; 5.659 ; 5.659 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][2] ; CLOCK_50_I ; 5.444 ; 5.444 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][3] ; CLOCK_50_I ; 5.527 ; 5.527 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][4] ; CLOCK_50_I ; 5.397 ; 5.397 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][5] ; CLOCK_50_I ; 5.297 ; 5.297 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[3][6] ; CLOCK_50_I ; 5.381 ; 5.381 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[4][*]  ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][0] ; CLOCK_50_I ; 5.124 ; 5.124 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][1] ; CLOCK_50_I ; 5.296 ; 5.296 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][2] ; CLOCK_50_I ; 5.278 ; 5.278 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][3] ; CLOCK_50_I ; 5.359 ; 5.359 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][4] ; CLOCK_50_I ; 5.475 ; 5.475 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][5] ; CLOCK_50_I ; 4.925 ; 4.925 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[4][6] ; CLOCK_50_I ; 4.729 ; 4.729 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[5][*]  ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][0] ; CLOCK_50_I ; 4.501 ; 4.501 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][1] ; CLOCK_50_I ; 4.701 ; 4.701 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][2] ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][3] ; CLOCK_50_I ; 4.555 ; 4.555 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][4] ; CLOCK_50_I ; 4.647 ; 4.647 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][5] ; CLOCK_50_I ; 4.707 ; 4.707 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[5][6] ; CLOCK_50_I ; 4.672 ; 4.672 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[6][*]  ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][0] ; CLOCK_50_I ; 5.562 ; 5.562 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][1] ; CLOCK_50_I ; 5.478 ; 5.478 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][2] ; CLOCK_50_I ; 5.455 ; 5.455 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][3] ; CLOCK_50_I ; 5.850 ; 5.850 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][4] ; CLOCK_50_I ; 5.569 ; 5.569 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][5] ; CLOCK_50_I ; 5.648 ; 5.648 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[6][6] ; CLOCK_50_I ; 5.819 ; 5.819 ; Rise       ; CLOCK_50_I                                               ;
; SEVEN_SEGMENT_N_O[7][*]  ; CLOCK_50_I ; 5.808 ; 5.808 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][0] ; CLOCK_50_I ; 5.846 ; 5.846 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][1] ; CLOCK_50_I ; 5.835 ; 5.835 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][2] ; CLOCK_50_I ; 5.820 ; 5.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][3] ; CLOCK_50_I ; 5.820 ; 5.820 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][4] ; CLOCK_50_I ; 5.808 ; 5.808 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][5] ; CLOCK_50_I ; 5.970 ; 5.970 ; Rise       ; CLOCK_50_I                                               ;
;  SEVEN_SEGMENT_N_O[7][6] ; CLOCK_50_I ; 5.974 ; 5.974 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_ADDRESS_O[*]        ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[0]       ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[1]       ; CLOCK_50_I ; 5.052 ; 5.052 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[2]       ; CLOCK_50_I ; 5.107 ; 5.107 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[3]       ; CLOCK_50_I ; 5.122 ; 5.122 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[4]       ; CLOCK_50_I ; 5.152 ; 5.152 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[5]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[6]       ; CLOCK_50_I ; 4.751 ; 4.751 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[7]       ; CLOCK_50_I ; 4.825 ; 4.825 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[8]       ; CLOCK_50_I ; 4.721 ; 4.721 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[9]       ; CLOCK_50_I ; 4.949 ; 4.949 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[10]      ; CLOCK_50_I ; 4.896 ; 4.896 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[11]      ; CLOCK_50_I ; 4.937 ; 4.937 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[12]      ; CLOCK_50_I ; 5.040 ; 5.040 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[13]      ; CLOCK_50_I ; 4.970 ; 4.970 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[14]      ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[15]      ; CLOCK_50_I ; 4.905 ; 4.905 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[16]      ; CLOCK_50_I ; 4.828 ; 4.828 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_ADDRESS_O[17]      ; CLOCK_50_I ; 4.807 ; 4.807 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_CE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_DATA_IO[*]          ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[0]         ; CLOCK_50_I ; 4.805 ; 4.805 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[1]         ; CLOCK_50_I ; 4.952 ; 4.952 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[2]         ; CLOCK_50_I ; 4.780 ; 4.780 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[3]         ; CLOCK_50_I ; 4.986 ; 4.986 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[4]         ; CLOCK_50_I ; 4.932 ; 4.932 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[5]         ; CLOCK_50_I ; 4.942 ; 4.942 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[6]         ; CLOCK_50_I ; 4.856 ; 4.856 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[7]         ; CLOCK_50_I ; 4.658 ; 4.658 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[8]         ; CLOCK_50_I ; 4.717 ; 4.717 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[9]         ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[10]        ; CLOCK_50_I ; 4.684 ; 4.684 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[11]        ; CLOCK_50_I ; 4.864 ; 4.864 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[12]        ; CLOCK_50_I ; 4.847 ; 4.847 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[13]        ; CLOCK_50_I ; 4.876 ; 4.876 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[14]        ; CLOCK_50_I ; 4.837 ; 4.837 ; Rise       ; CLOCK_50_I                                               ;
;  SRAM_DATA_IO[15]        ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_OE_N_O              ; CLOCK_50_I ; 4.868 ; 4.868 ; Rise       ; CLOCK_50_I                                               ;
; SRAM_WE_N_O              ; CLOCK_50_I ; 4.628 ; 4.628 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLANK_O              ; CLOCK_50_I ; 4.918 ; 4.918 ; Rise       ; CLOCK_50_I                                               ;
; VGA_BLUE_O[*]            ; CLOCK_50_I ; 4.823 ; 4.823 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[0]           ; CLOCK_50_I ; 4.888 ; 4.888 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[1]           ; CLOCK_50_I ; 4.894 ; 4.894 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[2]           ; CLOCK_50_I ; 4.836 ; 4.836 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[3]           ; CLOCK_50_I ; 4.823 ; 4.823 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[4]           ; CLOCK_50_I ; 4.902 ; 4.902 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[5]           ; CLOCK_50_I ; 4.920 ; 4.920 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[6]           ; CLOCK_50_I ; 4.852 ; 4.852 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[7]           ; CLOCK_50_I ; 4.877 ; 4.877 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[8]           ; CLOCK_50_I ; 4.994 ; 4.994 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_BLUE_O[9]           ; CLOCK_50_I ; 4.955 ; 4.955 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Rise       ; CLOCK_50_I                                               ;
; VGA_GREEN_O[*]           ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[0]          ; CLOCK_50_I ; 4.703 ; 4.703 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[1]          ; CLOCK_50_I ; 4.690 ; 4.690 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[2]          ; CLOCK_50_I ; 4.734 ; 4.734 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[3]          ; CLOCK_50_I ; 4.728 ; 4.728 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[4]          ; CLOCK_50_I ; 4.744 ; 4.744 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[5]          ; CLOCK_50_I ; 4.750 ; 4.750 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[6]          ; CLOCK_50_I ; 4.694 ; 4.694 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[7]          ; CLOCK_50_I ; 4.831 ; 4.831 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[8]          ; CLOCK_50_I ; 4.835 ; 4.835 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_GREEN_O[9]          ; CLOCK_50_I ; 4.830 ; 4.830 ; Rise       ; CLOCK_50_I                                               ;
; VGA_HSYNC_O              ; CLOCK_50_I ; 4.931 ; 4.931 ; Rise       ; CLOCK_50_I                                               ;
; VGA_RED_O[*]             ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[0]            ; CLOCK_50_I ; 4.921 ; 4.921 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[1]            ; CLOCK_50_I ; 4.773 ; 4.773 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[2]            ; CLOCK_50_I ; 4.795 ; 4.795 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[3]            ; CLOCK_50_I ; 4.735 ; 4.735 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[4]            ; CLOCK_50_I ; 4.740 ; 4.740 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[5]            ; CLOCK_50_I ; 4.671 ; 4.671 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[6]            ; CLOCK_50_I ; 4.615 ; 4.615 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[7]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[8]            ; CLOCK_50_I ; 4.624 ; 4.624 ; Rise       ; CLOCK_50_I                                               ;
;  VGA_RED_O[9]            ; CLOCK_50_I ; 4.616 ; 4.616 ; Rise       ; CLOCK_50_I                                               ;
; VGA_VSYNC_O              ; CLOCK_50_I ; 4.839 ; 4.839 ; Rise       ; CLOCK_50_I                                               ;
; VGA_CLOCK_O              ; CLOCK_50_I ; 3.584 ; 3.584 ; Fall       ; CLOCK_50_I                                               ;
; SRAM_LB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
; SRAM_UB_N_O              ; CLOCK_50_I ; 2.955 ; 2.955 ; Fall       ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ;
+--------------------------+------------+-------+-------+------------+----------------------------------------------------------+


+-----------------------------------------------------------+
; Progagation Delay                                         ;
+--------------+----------------+----+--------+--------+----+
; Input Port   ; Output Port    ; RR ; RF     ; FR     ; FF ;
+--------------+----------------+----+--------+--------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 12.494 ; 12.494 ;    ;
+--------------+----------------+----+--------+--------+----+


+---------------------------------------------------------+
; Minimum Progagation Delay                               ;
+--------------+----------------+----+-------+-------+----+
; Input Port   ; Output Port    ; RR ; RF    ; FR    ; FF ;
+--------------+----------------+----+-------+-------+----+
; SWITCH_I[17] ; LED_GREEN_O[7] ;    ; 7.141 ; 7.141 ;    ;
+--------------+----------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63183960 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50_I ; CLOCK_50_I                                               ; 63183960 ; 0        ; 0        ; 0        ;
; CLOCK_50_I ; SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] ; 0        ; 0        ; 1        ; 1        ;
+------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 1098  ; 1098 ;
; Unconstrained Output Ports      ; 136   ; 136  ;
; Unconstrained Output Port Paths ; 577   ; 577  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Wed Nov 23 23:43:38 2016
Info: Command: quartus_sta final_project -c final_project
Info: qsta_default_script.tcl version: #2
Info (20030): Parallel compilation is enabled and will use 3 of the 3 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50_I CLOCK_50_I
    Info (332110): create_generated_clock -source {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]} {SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 1.934
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.934         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     3.128         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLOCK_50_I 
    Info (332119):     7.836         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     8.077         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 3.323
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.323         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    13.252         0.000 CLOCK_50_I 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50_I 
    Info (332119):     6.557         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 SRAM_unit|Clock_100_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):     7.981         0.000 CLOCK_50_I 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 342 megabytes
    Info: Processing ended: Wed Nov 23 23:43:40 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


