TimeQuest Timing Analyzer report for final_c
Fri May 04 12:45:41 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c12'
 12. Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c9'
 13. Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c2'
 14. Slow Model Setup: '74175:inst6|13'
 15. Slow Model Setup: 'Clock'
 16. Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|state[0]'
 17. Slow Model Setup: 'pi_po_register_74175:IR|74175:inst|13'
 18. Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|state[0]'
 19. Slow Model Hold: 'Clock'
 20. Slow Model Hold: '74175:inst6|13'
 21. Slow Model Hold: 'pi_po_register_74175:IR|74175:inst|13'
 22. Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c12'
 23. Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c9'
 24. Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c2'
 25. Slow Model Recovery: 'ControlUnit:CU|Controller:Controller_|c9'
 26. Slow Model Recovery: '74175:inst6|13'
 27. Slow Model Recovery: 'ControlUnit:CU|Controller:Controller_|c2'
 28. Slow Model Removal: '74175:inst6|13'
 29. Slow Model Removal: 'ControlUnit:CU|Controller:Controller_|c9'
 30. Slow Model Removal: 'ControlUnit:CU|Controller:Controller_|c2'
 31. Slow Model Minimum Pulse Width: 'Clock'
 32. Slow Model Minimum Pulse Width: '74175:inst6|13'
 33. Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c2'
 34. Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c12'
 35. Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c9'
 36. Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|state[0]'
 37. Slow Model Minimum Pulse Width: 'pi_po_register_74175:IR|74175:inst|13'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c12'
 46. Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c9'
 47. Fast Model Setup: '74175:inst6|13'
 48. Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c2'
 49. Fast Model Setup: 'Clock'
 50. Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|state[0]'
 51. Fast Model Setup: 'pi_po_register_74175:IR|74175:inst|13'
 52. Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|state[0]'
 53. Fast Model Hold: 'Clock'
 54. Fast Model Hold: 'pi_po_register_74175:IR|74175:inst|13'
 55. Fast Model Hold: '74175:inst6|13'
 56. Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c12'
 57. Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c9'
 58. Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c2'
 59. Fast Model Recovery: 'ControlUnit:CU|Controller:Controller_|c9'
 60. Fast Model Recovery: '74175:inst6|13'
 61. Fast Model Recovery: 'ControlUnit:CU|Controller:Controller_|c2'
 62. Fast Model Removal: '74175:inst6|13'
 63. Fast Model Removal: 'ControlUnit:CU|Controller:Controller_|c9'
 64. Fast Model Removal: 'ControlUnit:CU|Controller:Controller_|c2'
 65. Fast Model Minimum Pulse Width: 'Clock'
 66. Fast Model Minimum Pulse Width: '74175:inst6|13'
 67. Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c2'
 68. Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c12'
 69. Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c9'
 70. Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|state[0]'
 71. Fast Model Minimum Pulse Width: 'pi_po_register_74175:IR|74175:inst|13'
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Multicorner Timing Analysis Summary
 75. Clock to Output Times
 76. Minimum Clock to Output Times
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; final_c                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                         ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; Clock Name                                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                            ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+
; 74175:inst6|13                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { 74175:inst6|13 }                                 ;
; Clock                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock }                                          ;
; ControlUnit:CU|Controller:Controller_|c2       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlUnit:CU|Controller:Controller_|c2 }       ;
; ControlUnit:CU|Controller:Controller_|c9       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlUnit:CU|Controller:Controller_|c9 }       ;
; ControlUnit:CU|Controller:Controller_|c12      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlUnit:CU|Controller:Controller_|c12 }      ;
; ControlUnit:CU|Controller:Controller_|state[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ControlUnit:CU|Controller:Controller_|state[0] } ;
; pi_po_register_74175:IR|74175:inst|13          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pi_po_register_74175:IR|74175:inst|13 }          ;
+------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                               ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note                                                  ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
; 182.75 MHz ; 182.75 MHz      ; Clock                                          ;                                                       ;
; 238.61 MHz ; 238.61 MHz      ; ControlUnit:CU|Controller:Controller_|c12      ;                                                       ;
; 264.97 MHz ; 264.97 MHz      ; pi_po_register_74175:IR|74175:inst|13          ;                                                       ;
; 523.29 MHz ; 450.05 MHz      ; ControlUnit:CU|Controller:Controller_|c9       ; limit due to high minimum pulse width violation (tch) ;
; 576.7 MHz  ; 450.05 MHz      ; ControlUnit:CU|Controller:Controller_|c2       ; limit due to high minimum pulse width violation (tch) ;
; 599.16 MHz ; 396.51 MHz      ; 74175:inst6|13                                 ; limit due to low minimum pulse width violation (tcl)  ;
; 919.12 MHz ; 109.84 MHz      ; ControlUnit:CU|Controller:Controller_|state[0] ; limit due to hold check                               ;
+------------+-----------------+------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------+
; Slow Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|c12      ; -9.226 ; -29.696       ;
; ControlUnit:CU|Controller:Controller_|c9       ; -7.257 ; -25.691       ;
; ControlUnit:CU|Controller:Controller_|c2       ; -6.105 ; -43.660       ;
; 74175:inst6|13                                 ; -6.016 ; -14.760       ;
; Clock                                          ; -4.472 ; -79.489       ;
; ControlUnit:CU|Controller:Controller_|state[0] ; -3.928 ; -48.255       ;
; pi_po_register_74175:IR|74175:inst|13          ; -2.732 ; -13.900       ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|state[0] ; -4.552 ; -37.008       ;
; Clock                                          ; -2.762 ; -16.539       ;
; 74175:inst6|13                                 ; -0.687 ; -1.102        ;
; pi_po_register_74175:IR|74175:inst|13          ; -0.250 ; -0.987        ;
; ControlUnit:CU|Controller:Controller_|c12      ; 1.079  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c9       ; 1.130  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c2       ; 1.299  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|c9 ; -7.784 ; -27.741       ;
; 74175:inst6|13                           ; -6.543 ; -16.282       ;
; ControlUnit:CU|Controller:Controller_|c2 ; -6.501 ; -21.918       ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Slow Model Removal Summary                                        ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; 74175:inst6|13                           ; -0.021 ; -0.021        ;
; ControlUnit:CU|Controller:Controller_|c9 ; 1.696  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c2 ; 3.238  ; 0.000         ;
+------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; -2.064 ; -147.931      ;
; 74175:inst6|13                                 ; -0.761 ; -4.566        ;
; ControlUnit:CU|Controller:Controller_|c2       ; -0.611 ; -9.776        ;
; ControlUnit:CU|Controller:Controller_|c12      ; -0.611 ; -4.888        ;
; ControlUnit:CU|Controller:Controller_|c9       ; -0.611 ; -4.888        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 0.098  ; 0.000         ;
; pi_po_register_74175:IR|74175:inst|13          ; 0.500  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c12'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node        ; Launch Clock                                   ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -9.226 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -5.864     ; 4.400      ;
; -7.907 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 4.596      ;
; -7.853 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 4.542      ;
; -7.697 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 4.386      ;
; -7.423 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 4.112      ;
; -7.367 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 4.056      ;
; -7.211 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.349     ; 3.900      ;
; -6.524 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|13 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.166     ; 3.396      ;
; -6.523 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.166     ; 3.395      ;
; -6.366 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -4.166     ; 3.238      ;
; -6.007 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.544     ; 4.001      ;
; -5.521 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.544     ; 3.515      ;
; -5.379 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.123     ; 3.794      ;
; -5.171 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.400     ; 3.309      ;
; -5.134 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -3.422     ; 2.250      ;
; -4.879 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -3.189     ; 2.228      ;
; -4.791 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.753     ; 2.576      ;
; -4.765 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.123     ; 3.180      ;
; -4.685 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.400     ; 2.823      ;
; -4.678 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.361     ; 2.855      ;
; -4.677 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.361     ; 2.854      ;
; -4.650 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -3.422     ; 1.766      ;
; -4.305 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.753     ; 2.090      ;
; -3.842 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.217     ; 2.163      ;
; -3.841 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.217     ; 2.162      ;
; -3.839 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.940     ; 2.437      ;
; -3.837 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.940     ; 2.435      ;
; -3.460 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -2.570     ; 1.428      ;
; -3.191 ; 74175:inst6|14                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.183     ; 4.046      ;
; -2.862 ; 74175:inst6|16                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 3.900      ;
; -2.830 ; 74175:inst6|15                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 3.868      ;
; -2.705 ; 74175:inst6|14                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.183     ; 3.560      ;
; -2.488 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.298     ; 2.228      ;
; -2.357 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.819     ; 2.576      ;
; -2.346 ; 74175:inst6|15                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 3.384      ;
; -2.317 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.105     ; 2.250      ;
; -2.307 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.894      ; 4.016      ;
; -2.025 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.014     ; 3.049      ;
; -1.871 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.819     ; 2.090      ;
; -1.860 ; 74175:inst6|14                                                                           ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 2.898      ;
; -1.833 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.105     ; 1.766      ;
; -1.821 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.894      ; 3.530      ;
; -1.807 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.894      ; 4.016      ;
; -1.539 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.014     ; 2.563      ;
; -1.321 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.894      ; 3.530      ;
; -1.026 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.636     ; 1.428      ;
; -0.978 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 1.077      ; 2.870      ;
; -0.977 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 1.077      ; 2.869      ;
; -0.696 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.169      ; 1.903      ;
; -0.695 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.169      ; 1.902      ;
; -0.478 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 1.077      ; 2.870      ;
; -0.477 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 1.077      ; 2.869      ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.257 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -4.566     ; 3.729      ;
; -6.739 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -4.335     ; 3.442      ;
; -5.968 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -3.244     ; 3.762      ;
; -5.727 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -3.530     ; 3.235      ;
; -4.893 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.530     ; 2.901      ;
; -4.057 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.386     ; 2.209      ;
; -4.052 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.109     ; 2.481      ;
; -4.037 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.725     ; 2.850      ;
; -3.663 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.246     ; 2.955      ;
; -3.611 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.439     ; 2.710      ;
; -3.410 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.825     ; 3.123      ;
; -3.310 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.018     ; 2.830      ;
; -3.200 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.304     ; 2.434      ;
; -3.195 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.317     ; 1.416      ;
; -3.189 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.581     ; 2.146      ;
; -3.070 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.295     ; 2.313      ;
; -2.910 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.891     ; 1.557      ;
; -2.821 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.934     ; 1.425      ;
; -2.800 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.102     ; 2.236      ;
; -1.221 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.636      ; 2.895      ;
; -1.193 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; 0.908      ; 2.916      ;
; -0.911 ; ACC:ACC|74193:inst|26~_emulated                                                          ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 1.949      ;
; -0.893 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 1.298      ; 3.229      ;
; -0.891 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 1.105      ; 3.034      ;
; -0.693 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.908      ; 2.916      ;
; -0.519 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 1.557      ;
; -0.387 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 1.425      ;
; -0.378 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 1.416      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -6.105 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -4.199     ; 2.944      ;
; -5.850 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6] ; pi_po_register_74175:IR|74175:inst|15           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -5.347     ; 1.541      ;
; -5.834 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4] ; pi_po_register_74175:IR|74175:inst|13           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -5.347     ; 1.525      ;
; -5.829 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7] ; pi_po_register_74175:IR|74175:inst|16           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -5.347     ; 1.520      ;
; -5.569 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5] ; pi_po_register_74175:IR|74175:inst|14           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -5.347     ; 1.260      ;
; -5.536 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -3.787     ; 2.787      ;
; -4.502 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.987     ; 2.553      ;
; -4.435 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.774     ; 2.699      ;
; -3.515 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.943     ; 2.110      ;
; -3.298 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.358     ; 2.478      ;
; -2.941 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.840     ; 2.639      ;
; -2.707 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.345     ; 2.900      ;
; -2.660 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.930     ; 2.268      ;
; -2.515 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.143     ; 1.910      ;
; -2.490 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.558     ; 2.470      ;
; -2.087 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.255     ; 2.370      ;
; -0.734 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 1.772      ;
; -0.671 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 1.709      ;
; -0.664 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 1.702      ;
; -0.547 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 1.585      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '74175:inst6|13'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -6.016 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -2.825     ; 3.729      ;
; -4.443 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.746     ; 3.235      ;
; -4.301 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.077     ; 3.762      ;
; -1.753 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.059      ; 2.850      ;
; -1.422 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.495      ; 2.955      ;
; -1.169 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.916      ; 3.123      ;
; -0.944 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.728      ; 2.710      ;
; -0.916 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.480      ; 2.434      ;
; -0.905 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.203      ; 2.146      ;
; -0.669 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.150     ; 1.557      ;
; -0.643 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 1.149      ; 2.830      ;
; -0.559 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.639      ; 2.236      ;
; -0.537 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.150     ; 1.425      ;
; -0.528 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.150     ; 1.416      ;
; -0.403 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.872      ; 2.313      ;
; 0.063  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 2.420      ; 2.895      ;
; 0.348  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 3.039      ; 3.229      ;
; 0.722  ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 1.741      ; 1.557      ;
; 0.776  ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 3.272      ; 3.034      ;
; 0.897  ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 1.784      ; 1.425      ;
; 1.289  ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 2.167      ; 1.416      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -4.472 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                                          ; Clock       ; 1.000        ; -1.492     ; 3.940      ;
; -3.568 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; Clock                                          ; Clock       ; 1.000        ; 0.022      ; 4.550      ;
; -3.337 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; Clock                                          ; Clock       ; 1.000        ; 0.023      ; 4.320      ;
; -3.258 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                                          ; Clock       ; 1.000        ; 0.022      ; 4.240      ;
; -3.065 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                                          ; Clock       ; 1.000        ; 0.023      ; 4.048      ;
; -2.948 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                                          ; Clock       ; 1.000        ; 0.023      ; 3.931      ;
; -2.884 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                          ; Clock       ; 1.000        ; 0.023      ; 3.867      ;
; -2.725 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                                          ; Clock       ; 1.000        ; 0.022      ; 3.707      ;
; -2.724 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                          ; Clock       ; 1.000        ; 0.022      ; 3.706      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.564 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.023     ; 3.501      ;
; -2.131 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; Clock                                          ; Clock       ; 1.000        ; 1.538      ; 4.629      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -2.076 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.022     ; 3.014      ;
; -1.900 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; Clock                                          ; Clock       ; 1.000        ; 1.538      ; 4.398      ;
; -1.717 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; Clock                                          ; Clock       ; 1.000        ; 1.538      ; 4.215      ;
; -1.470 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.331     ; 1.599      ;
; -1.463 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.331     ; 1.592      ;
; -1.462 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.331     ; 1.591      ;
; -1.308 ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.479     ; 1.289      ;
; -1.308 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.867      ; 3.635      ;
; -1.253 ; ControlUnit:CU|Controller:Controller_|nextstate[1]                                                                ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -2.195     ; 0.096      ;
; -1.251 ; ControlUnit:CU|Controller:Controller_|nextstate[0]                                                                ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -2.193     ; 0.096      ;
; -1.251 ; ControlUnit:CU|Controller:Controller_|nextstate[4]                                                                ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -2.193     ; 0.096      ;
; -1.220 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.452      ; 4.132      ;
; -1.220 ; ControlUnit:CU|Controller:Controller_|nextstate[2]                                                                ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -2.162     ; 0.096      ;
; -1.219 ; ControlUnit:CU|Controller:Controller_|nextstate[3]                                                                ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -2.161     ; 0.096      ;
; -1.173 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.867      ; 3.500      ;
; -1.168 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.331     ; 1.297      ;
; -1.044 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.867      ; 3.371      ;
; -1.035 ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.827      ; 3.322      ;
; -0.901 ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.827      ; 3.188      ;
; -0.897 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.867      ; 3.224      ;
; -0.878 ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.827      ; 3.165      ;
; -0.872 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.452      ; 3.784      ;
; -0.827 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.452      ; 3.739      ;
; -0.646 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.184      ; 2.290      ;
; -0.600 ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.248      ; 3.308      ;
; -0.485 ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; 74175:inst6|13                                 ; Clock       ; 0.500        ; 0.949      ; 1.894      ;
; -0.454 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.452      ; 3.366      ;
; -0.403 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.967      ; 4.830      ;
; -0.360 ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.971      ; 2.791      ;
; -0.356 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.382      ; 4.198      ;
; -0.327 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.184      ; 1.971      ;
; -0.303 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.184      ; 1.947      ;
; -0.198 ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.248      ; 2.906      ;
; -0.187 ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.971      ; 2.618      ;
; -0.173 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.382      ; 4.015      ;
; -0.138 ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.036      ; 1.634      ;
; -0.042 ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.971      ; 2.473      ;
; -0.037 ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.248      ; 2.745      ;
; -0.003 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.184      ; 1.647      ;
; 0.026  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.342      ; 3.776      ;
; 0.121  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.382      ; 3.721      ;
; 0.181  ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; 74175:inst6|13                                 ; Clock       ; 0.500        ; 1.618      ; 1.897      ;
; 0.270  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 3.382      ; 3.572      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                                                                                                                      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                            ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -3.928 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.156     ; 2.623      ;
; -3.903 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.153     ; 2.362      ;
; -3.896 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.978     ; 2.901      ;
; -3.868 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.978     ; 2.873      ;
; -3.847 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.184     ; 2.514      ;
; -3.836 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.184     ; 2.503      ;
; -3.811 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.181     ; 2.242      ;
; -3.806 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.156     ; 2.501      ;
; -3.756 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.596     ; 3.086      ;
; -3.743 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.557     ; 3.001      ;
; -3.713 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.557     ; 2.971      ;
; -3.640 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.529     ; 2.926      ;
; -3.635 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.673     ; 2.893      ;
; -3.626 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.596     ; 2.956      ;
; -3.577 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.950     ; 2.610      ;
; -3.576 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.153     ; 2.035      ;
; -3.558 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.529     ; 2.844      ;
; -3.534 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.701     ; 2.764      ;
; -3.484 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.568     ; 2.842      ;
; -3.474 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.950     ; 2.507      ;
; -3.411 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -1.181     ; 1.842      ;
; -3.339 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.788      ; 4.317      ;
; -3.258 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.568     ; 2.616      ;
; -3.206 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.701     ; 2.436      ;
; -3.204 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.673     ; 2.462      ;
; -3.018 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.788      ; 3.996      ;
; -2.816 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.760      ; 3.766      ;
; -2.716 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.613      ; 3.791      ;
; -2.636 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.760      ; 3.586      ;
; -2.613 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.585      ; 3.660      ;
; -2.498 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.791      ; 4.493      ;
; -2.456 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.607      ; 4.266      ;
; -2.454 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.787      ; 4.245      ;
; -2.406 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.763      ; 4.373      ;
; -2.370 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.778      ; 4.114      ;
; -2.364 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.579      ; 4.146      ;
; -2.294 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.613      ; 3.369      ;
; -2.287 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.585      ; 3.334      ;
; -2.250 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.791      ; 4.245      ;
; -2.174 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.602      ; 3.707      ;
; -2.174 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.630      ; 3.735      ;
; -2.156 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.611      ; 3.934      ;
; -2.151 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.759      ; 3.914      ;
; -2.126 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.787      ; 3.917      ;
; -2.073 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.759      ; 3.836      ;
; -2.008 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.750      ; 3.724      ;
; -1.847 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.750      ; 3.563      ;
; -1.821 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.763      ; 3.788      ;
; -1.796 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.775      ; 3.756      ;
; -1.785 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.602      ; 3.318      ;
; -1.769 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.793      ; 3.524      ;
; -1.715 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.747      ; 3.647      ;
; -1.704 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.747      ; 3.636      ;
; -1.677 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.765      ; 3.404      ;
; -1.666 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.791      ; 3.460      ;
; -1.658 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.775      ; 3.618      ;
; -1.574 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.763      ; 3.340      ;
; -1.568 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.611      ; 3.346      ;
; -1.480 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.765      ; 3.207      ;
; -1.460 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.630      ; 3.021      ;
; -1.287 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.583      ; 3.037      ;
; -1.269 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.583      ; 3.019      ;
; -1.241 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.763      ; 3.007      ;
; -1.200 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.778      ; 2.944      ;
; -1.134 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.791      ; 2.928      ;
; -0.883 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.607      ; 2.693      ;
; -0.775 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.793      ; 2.530      ;
; -0.377 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.579      ; 2.159      ;
; -0.044 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 3.017      ; 2.821      ;
; -0.042 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 3.438      ; 3.072      ;
; -0.034 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.814      ; 2.237      ;
; 0.108  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 3.399      ; 2.994      ;
; 0.114  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.811      ; 2.325      ;
; 0.136  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.312      ; 2.866      ;
; 0.375  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.311      ; 2.626      ;
; 0.404  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 5.755      ; 4.318      ;
; 0.445  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 3.294      ; 2.557      ;
; 0.456  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 3.017      ; 2.821      ;
; 0.458  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 3.438      ; 3.072      ;
; 0.466  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 2.814      ; 2.237      ;
; 0.480  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 5.580      ; 4.339      ;
; 0.487  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.314      ; 3.531      ;
; 0.550  ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.316      ; 2.456      ;
; 0.608  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 3.399      ; 2.994      ;
; 0.614  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 2.811      ; 2.325      ;
; 0.777  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.315      ; 3.242      ;
; 0.904  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 5.755      ; 4.318      ;
; 0.919  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.316      ; 2.859      ;
; 0.936  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.311      ; 2.879      ;
; 0.945  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 3.294      ; 2.557      ;
; 0.953  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.314      ; 2.864      ;
; 0.968  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 5.754      ; 4.567      ;
; 0.980  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 5.580      ; 4.339      ;
; 0.980  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.317      ; 2.799      ;
; 0.988  ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.314      ; 2.829      ;
; 1.119  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 5.758      ; 4.620      ;
; 1.175  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.310      ; 2.639      ;
; 1.204  ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.319      ; 2.618      ;
; 1.213  ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 4.315      ; 2.564      ;
; 1.278  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 5.758      ; 4.260      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pi_po_register_74175:IR|74175:inst|13'                                                                                                                                             ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                  ; Launch Clock                             ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; -2.732 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.032      ; 1.628      ;
; -2.675 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.032      ; 1.571      ;
; -2.641 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.782      ;
; -2.556 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.715      ;
; -2.544 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.685      ;
; -2.513 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.672      ;
; -2.423 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.032      ; 1.319      ;
; -2.411 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.552      ;
; -2.171 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.801      ;
; -2.155 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.314      ;
; -2.067 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.697      ;
; -1.944 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.034      ; 1.788      ;
; -1.934 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.028      ; 1.564      ;
; -1.856 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.681      ;
; -1.841 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.034      ; 1.685      ;
; -1.821 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.646      ;
; -1.709 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.034      ; 1.553      ;
; -1.508 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.033      ; 1.333      ;
; -1.387 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.443      ; 1.471      ;
; -1.302 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.444      ; 1.631      ;
; -1.119 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.439      ; 1.466      ;
; -0.887 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.443      ; 1.471      ;
; -0.859 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.439      ; 1.677      ;
; -0.802 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.444      ; 1.631      ;
; -0.619 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.439      ; 1.466      ;
; -0.563 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.445      ; 1.595      ;
; -0.476 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 1.444      ; 1.489      ;
; -0.359 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.439      ; 1.677      ;
; -0.063 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.445      ; 1.595      ;
; 0.024  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 1.444      ; 1.489      ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                                                                                                                       ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                            ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -4.552 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 6.160      ; 1.885      ;
; -4.318 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 6.162      ; 2.121      ;
; -4.052 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 6.160      ; 1.885      ;
; -3.818 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 6.162      ; 2.121      ;
; -3.413 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c3           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.574      ; 2.438      ;
; -3.384 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 6.160      ; 3.053      ;
; -3.177 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 6.157      ; 3.257      ;
; -3.163 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 6.156      ; 3.270      ;
; -3.031 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.742      ; 2.988      ;
; -2.913 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c3           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.574      ; 2.438      ;
; -2.884 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 6.160      ; 3.053      ;
; -2.677 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 6.157      ; 3.257      ;
; -2.663 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 6.156      ; 3.270      ;
; -2.531 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.742      ; 2.988      ;
; -2.299 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c16          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.597      ; 3.575      ;
; -2.014 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.717      ; 2.203      ;
; -1.929 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c5           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.745      ; 4.093      ;
; -1.892 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.717      ; 2.325      ;
; -1.827 ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.718      ; 2.391      ;
; -1.799 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c16          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.597      ; 3.575      ;
; -1.769 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.578      ; 4.086      ;
; -1.765 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.723      ; 2.458      ;
; -1.762 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.718      ; 2.456      ;
; -1.729 ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.715      ; 2.486      ;
; -1.722 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.713      ; 2.491      ;
; -1.709 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.712      ; 2.503      ;
; -1.653 ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.717      ; 2.564      ;
; -1.603 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.721      ; 2.618      ;
; -1.518 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 5.580      ; 4.339      ;
; -1.429 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c5           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.745      ; 4.093      ;
; -1.420 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.719      ; 2.799      ;
; -1.387 ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.716      ; 2.829      ;
; -1.359 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.718      ; 2.859      ;
; -1.352 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.716      ; 2.864      ;
; -1.348 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.714      ; 2.866      ;
; -1.334 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.713      ; 2.879      ;
; -1.269 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.578      ; 4.086      ;
; -1.018 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 5.580      ; 4.339      ;
; -1.014 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 3.294      ; 2.557      ;
; -0.975 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.717      ; 3.242      ;
; -0.854 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.814      ; 2.237      ;
; -0.789 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.811      ; 2.299      ;
; -0.685 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 4.716      ; 3.531      ;
; -0.682 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 3.399      ; 2.994      ;
; -0.643 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 3.438      ; 3.072      ;
; -0.514 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 3.294      ; 2.557      ;
; -0.473 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 3.017      ; 2.821      ;
; -0.354 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.814      ; 2.237      ;
; -0.289 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.811      ; 2.299      ;
; -0.182 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 3.399      ; 2.994      ;
; -0.143 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 3.438      ; 3.072      ;
; 0.027  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 3.017      ; 2.821      ;
; 0.143  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.195      ; 2.338      ;
; 0.262  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.162      ; 2.424      ;
; 0.275  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.161      ; 2.436      ;
; 0.301  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.189      ; 2.490      ;
; 0.484  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.190      ; 2.674      ;
; 0.506  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.195      ; 2.701      ;
; 0.522  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.193      ; 2.715      ;
; 0.580  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.579      ; 2.159      ;
; 0.702  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.193      ; 2.895      ;
; 0.702  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.167      ; 2.869      ;
; 0.708  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.193      ; 2.901      ;
; 0.735  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.193      ; 2.928      ;
; 0.842  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.165      ; 3.007      ;
; 0.857  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.165      ; 3.022      ;
; 0.915  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.167      ; 3.082      ;
; 0.940  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.162      ; 3.102      ;
; 0.956  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.161      ; 3.117      ;
; 0.981  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.165      ; 3.146      ;
; 1.086  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.607      ; 2.693      ;
; 1.166  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.778      ; 2.944      ;
; 1.175  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.165      ; 3.340      ;
; 1.391  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.630      ; 3.021      ;
; 1.400  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.189      ; 3.589      ;
; 1.436  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.583      ; 3.019      ;
; 1.454  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.583      ; 3.037      ;
; 1.716  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.602      ; 3.318      ;
; 1.735  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.611      ; 3.346      ;
; 1.749  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.585      ; 3.334      ;
; 1.756  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.613      ; 3.369      ;
; 1.799  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.190      ; 3.989      ;
; 1.813  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.750      ; 3.563      ;
; 1.843  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.775      ; 3.618      ;
; 1.889  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.747      ; 3.636      ;
; 1.900  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.747      ; 3.647      ;
; 1.974  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.750      ; 3.724      ;
; 1.981  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.775      ; 3.756      ;
; 2.075  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.585      ; 3.660      ;
; 2.105  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.602      ; 3.707      ;
; 2.105  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.630      ; 3.735      ;
; 2.178  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.613      ; 3.791      ;
; 2.323  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.611      ; 3.934      ;
; 2.336  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.778      ; 4.114      ;
; 2.567  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.579      ; 4.146      ;
; 2.659  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.607      ; 4.266      ;
; 3.023  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -1.181     ; 1.842      ;
; 3.096  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.557     ; 2.539      ;
; 3.135  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.673     ; 2.462      ;
; 3.137  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.701     ; 2.436      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -2.762 ; 74175:inst6|13                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; 0.000        ; 5.265      ; 3.030      ;
; -2.460 ; ACC:ACC|74193:inst|23~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 4.588      ; 2.378      ;
; -2.394 ; ACC:ACC|74193:inst|26~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 4.357      ; 2.213      ;
; -2.379 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 5.325      ; 3.196      ;
; -2.262 ; 74175:inst6|13                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 5.265      ; 3.030      ;
; -2.177 ; 74175:inst6|16                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 5.886      ; 3.959      ;
; -1.905 ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 3.552      ; 1.897      ;
; -1.622 ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 3.266      ; 1.894      ;
; -1.492 ; 74175:inst6|15                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 4.371      ; 3.129      ;
; -1.394 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 4.222      ; 3.078      ;
; -1.341 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 4.525      ; 3.434      ;
; -1.325 ; 74175:inst6|14                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 4.188      ; 3.113      ;
; -1.214 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 3.810      ; 2.846      ;
; -0.923 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 4.312      ; 3.639      ;
; -0.259 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.707      ; 2.698      ;
; -0.219 ; ACC:ACC|74193:inst|23~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 2.847      ; 2.378      ;
; -0.179 ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.486      ; 3.057      ;
; -0.174 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 3.010      ; 3.086      ;
; -0.149 ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.763      ; 3.364      ;
; -0.106 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.797      ; 2.941      ;
; 0.029  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.967      ; 3.746      ;
; 0.238  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.382      ; 3.370      ;
; 0.277  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.382      ; 3.409      ;
; 0.362  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.342      ; 3.454      ;
; 0.372  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.967      ; 4.089      ;
; 0.379  ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 1.768      ; 1.897      ;
; 0.415  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.967      ; 4.132      ;
; 0.564  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.382      ; 3.696      ;
; 0.713  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.184      ; 1.647      ;
; 0.719  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.248      ; 2.717      ;
; 0.727  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.248      ; 2.725      ;
; 0.752  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.971      ; 2.473      ;
; 0.758  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; Clock                                          ; Clock       ; 0.000        ; 1.538      ; 2.546      ;
; 0.761  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.248      ; 2.759      ;
; 0.786  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.382      ; 3.918      ;
; 0.848  ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.036      ; 1.634      ;
; 0.897  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.971      ; 2.618      ;
; 1.013  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.184      ; 1.947      ;
; 1.037  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.184      ; 1.971      ;
; 1.042  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; Clock                                          ; Clock       ; 0.000        ; 1.538      ; 2.830      ;
; 1.045  ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 1.099      ; 1.894      ;
; 1.052  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.827      ; 2.629      ;
; 1.053  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.827      ; 2.630      ;
; 1.070  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.971      ; 2.791      ;
; 1.113  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 3.967      ; 4.830      ;
; 1.164  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.452      ; 3.366      ;
; 1.185  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; Clock                                          ; Clock       ; 0.000        ; 1.538      ; 2.973      ;
; 1.356  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.184      ; 2.290      ;
; 1.403  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.867      ; 3.020      ;
; 1.413  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.827      ; 2.990      ;
; 1.444  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.867      ; 3.061      ;
; 1.537  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.452      ; 3.739      ;
; 1.569  ; ControlUnit:CU|Controller:Controller_|nextstate[3]                                                                ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -1.759     ; 0.096      ;
; 1.570  ; ControlUnit:CU|Controller:Controller_|nextstate[2]                                                                ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -1.760     ; 0.096      ;
; 1.582  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.452      ; 3.784      ;
; 1.601  ; ControlUnit:CU|Controller:Controller_|nextstate[0]                                                                ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -1.791     ; 0.096      ;
; 1.601  ; ControlUnit:CU|Controller:Controller_|nextstate[4]                                                                ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -1.791     ; 0.096      ;
; 1.603  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.867      ; 3.220      ;
; 1.603  ; ControlUnit:CU|Controller:Controller_|nextstate[1]                                                                ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -1.793     ; 0.096      ;
; 1.699  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.867      ; 3.316      ;
; 1.878  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.331     ; 1.297      ;
; 1.923  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                                          ; Clock       ; 0.000        ; 0.023      ; 2.196      ;
; 1.930  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.452      ; 4.132      ;
; 2.002  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                                          ; Clock       ; 0.000        ; 0.023      ; 2.275      ;
; 2.018  ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.479     ; 1.289      ;
; 2.172  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.331     ; 1.591      ;
; 2.173  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.331     ; 1.592      ;
; 2.180  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.331     ; 1.599      ;
; 2.209  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                          ; Clock       ; 0.000        ; 0.023      ; 2.482      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.786  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                                          ; Clock       ; 0.000        ; -0.022     ; 3.014      ;
; 2.920  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; Clock                                          ; Clock       ; 0.000        ; 0.023      ; 3.193      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
; 3.274  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.023     ; 3.501      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '74175:inst6|13'                                                                                                                                                                                                              ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -0.687 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 2.317      ; 1.416      ;
; -0.557 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 3.422      ; 2.651      ;
; -0.295 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 1.934      ; 1.425      ;
; -0.120 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 1.891      ; 1.557      ;
; 0.163  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 3.189      ; 3.138      ;
; 0.285  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 2.570      ; 2.641      ;
; 0.696  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.299      ; 2.281      ;
; 0.980  ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.150      ; 1.416      ;
; 0.989  ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.150      ; 1.425      ;
; 1.005  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.022      ; 2.313      ;
; 1.121  ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.150      ; 1.557      ;
; 1.161  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.789      ; 2.236      ;
; 1.191  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.066      ; 2.543      ;
; 1.329  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.630      ; 2.245      ;
; 1.348  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.878      ; 2.512      ;
; 1.507  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.353      ; 2.146      ;
; 1.662  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.209      ; 2.157      ;
; 1.702  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.645      ; 2.633      ;
; 4.391  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.927     ; 3.250      ;
; 5.030  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -1.596     ; 3.220      ;
; 6.189  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -2.675     ; 3.300      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pi_po_register_74175:IR|74175:inst|13'                                                                                                                                              ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                  ; Launch Clock                             ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.250 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.439      ; 1.466      ;
; -0.249 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.443      ; 1.471      ;
; -0.232 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.444      ; 1.489      ;
; -0.127 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.445      ; 1.595      ;
; -0.090 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.444      ; 1.631      ;
; -0.039 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 1.439      ; 1.677      ;
; 0.250  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.439      ; 1.466      ;
; 0.251  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.443      ; 1.471      ;
; 0.268  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.444      ; 1.489      ;
; 0.373  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.445      ; 1.595      ;
; 0.410  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.444      ; 1.631      ;
; 0.461  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 1.439      ; 1.677      ;
; 1.286  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.314      ;
; 1.287  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.032      ; 1.319      ;
; 1.300  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.333      ;
; 1.519  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.034      ; 1.553      ;
; 1.519  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.552      ;
; 1.536  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.564      ;
; 1.539  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.032      ; 1.571      ;
; 1.596  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.032      ; 1.628      ;
; 1.613  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.646      ;
; 1.644  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.672      ;
; 1.648  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.681      ;
; 1.651  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.034      ; 1.685      ;
; 1.652  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.685      ;
; 1.669  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.697      ;
; 1.687  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.715      ;
; 1.749  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.033      ; 1.782      ;
; 1.754  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.034      ; 1.788      ;
; 1.773  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.028      ; 1.801      ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c12'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node        ; Launch Clock                                   ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 1.079 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 1.077      ; 2.719      ;
; 1.080 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 1.077      ; 2.720      ;
; 1.447 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.169      ; 1.902      ;
; 1.448 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.169      ; 1.903      ;
; 1.579 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 1.077      ; 2.719      ;
; 1.580 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 1.077      ; 2.720      ;
; 1.778 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.636     ; 1.428      ;
; 1.923 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.894      ; 3.380      ;
; 2.291 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.014     ; 2.563      ;
; 2.358 ; 74175:inst6|14                                                                           ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 2.644      ;
; 2.409 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.894      ; 3.866      ;
; 2.423 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.894      ; 3.380      ;
; 2.585 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.105     ; 1.766      ;
; 2.623 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.819     ; 2.090      ;
; 2.715 ; 74175:inst6|15                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 3.001      ;
; 2.777 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.014     ; 3.049      ;
; 2.909 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.894      ; 3.866      ;
; 3.069 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.105     ; 2.250      ;
; 3.109 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.819     ; 2.576      ;
; 3.199 ; 74175:inst6|15                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 3.485      ;
; 3.203 ; 74175:inst6|14                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.183     ; 3.306      ;
; 3.240 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.298     ; 2.228      ;
; 3.523 ; 74175:inst6|16                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 3.809      ;
; 3.689 ; 74175:inst6|14                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.183     ; 3.792      ;
; 4.062 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.420     ; 1.428      ;
; 4.402 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -1.940     ; 2.248      ;
; 4.569 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -1.940     ; 2.415      ;
; 4.580 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.217     ; 2.149      ;
; 4.594 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.217     ; 2.163      ;
; 4.735 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.361     ; 2.160      ;
; 4.895 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.361     ; 2.320      ;
; 4.907 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.603     ; 2.090      ;
; 4.968 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.123     ; 2.631      ;
; 5.252 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -3.272     ; 1.766      ;
; 5.277 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.400     ; 2.663      ;
; 5.393 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.603     ; 2.576      ;
; 5.452 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.123     ; 3.115      ;
; 5.481 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -3.039     ; 2.228      ;
; 5.521 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.400     ; 2.907      ;
; 5.580 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.544     ; 2.822      ;
; 5.736 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -3.272     ; 2.250      ;
; 5.935 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.166     ; 2.055      ;
; 5.938 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 1.875      ;
; 6.008 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|13 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.166     ; 2.128      ;
; 6.011 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.166     ; 2.131      ;
; 6.062 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -2.544     ; 3.304      ;
; 6.427 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 2.364      ;
; 6.780 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 2.717      ;
; 6.857 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 2.794      ;
; 7.266 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 3.203      ;
; 7.343 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -4.349     ; 3.280      ;
; 8.214 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -5.864     ; 2.636      ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.130 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 1.416      ;
; 1.139 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 1.425      ;
; 1.260 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 1.105      ; 2.651      ;
; 1.271 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 1.557      ;
; 1.295 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.908      ; 2.766      ;
; 1.554 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 1.298      ; 3.138      ;
; 1.663 ; ACC:ACC|74193:inst|26~_emulated                                                          ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 1.949      ;
; 1.719 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.636      ; 2.641      ;
; 1.795 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; 0.908      ; 2.766      ;
; 3.423 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.784     ; 1.425      ;
; 3.512 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.741     ; 1.557      ;
; 3.513 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.018     ; 2.281      ;
; 3.552 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.102     ; 2.236      ;
; 3.582 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.825     ; 2.543      ;
; 3.763 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.304     ; 2.245      ;
; 3.797 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.167     ; 1.416      ;
; 3.822 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.295     ; 2.313      ;
; 3.941 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.581     ; 2.146      ;
; 4.093 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.246     ; 2.633      ;
; 4.096 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.725     ; 2.157      ;
; 4.165 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.439     ; 2.512      ;
; 4.784 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.109     ; 2.461      ;
; 4.809 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.386     ; 2.209      ;
; 5.110 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.530     ; 2.366      ;
; 6.208 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -3.244     ; 3.250      ;
; 6.464 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -3.530     ; 3.220      ;
; 7.448 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -4.335     ; 3.399      ;
; 7.580 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -4.566     ; 3.300      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.299 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 1.585      ;
; 1.416 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 1.702      ;
; 1.423 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 1.709      ;
; 1.486 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 1.772      ;
; 2.839 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.255     ; 2.370      ;
; 3.104 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.143     ; 1.747      ;
; 3.132 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.930     ; 1.988      ;
; 3.242 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.558     ; 2.470      ;
; 3.374 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.840     ; 2.320      ;
; 3.459 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.345     ; 2.900      ;
; 3.916 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.943     ; 1.759      ;
; 4.050 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.358     ; 2.478      ;
; 4.904 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.774     ; 2.416      ;
; 5.089 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.987     ; 2.388      ;
; 5.935 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -3.787     ; 2.434      ;
; 6.321 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5] ; pi_po_register_74175:IR|74175:inst|14           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -5.347     ; 1.260      ;
; 6.509 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -4.199     ; 2.596      ;
; 6.581 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7] ; pi_po_register_74175:IR|74175:inst|16           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -5.347     ; 1.520      ;
; 6.586 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4] ; pi_po_register_74175:IR|74175:inst|13           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -5.347     ; 1.525      ;
; 6.602 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6] ; pi_po_register_74175:IR|74175:inst|15           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -5.347     ; 1.541      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -7.784 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -4.566     ; 4.256      ;
; -7.267 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -4.335     ; 3.970      ;
; -6.456 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -3.244     ; 4.250      ;
; -6.234 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -3.530     ; 3.742      ;
; -5.421 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.530     ; 3.429      ;
; -4.585 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.386     ; 2.737      ;
; -4.580 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -2.109     ; 3.009      ;
; -4.525 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.725     ; 3.338      ;
; -4.190 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.246     ; 3.482      ;
; -4.099 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.439     ; 3.198      ;
; -3.937 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.825     ; 3.650      ;
; -3.798 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.018     ; 3.318      ;
; -3.688 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.304     ; 2.922      ;
; -3.677 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.581     ; 2.634      ;
; -3.558 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.295     ; 2.801      ;
; -3.327 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -1.102     ; 2.763      ;
; -1.709 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.636      ; 3.383      ;
; -1.571 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; 0.908      ; 3.294      ;
; -1.420 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 1.298      ; 3.756      ;
; -1.379 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 1.105      ; 3.522      ;
; -1.071 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.908      ; 3.294      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: '74175:inst6|13'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -6.543 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -2.825     ; 4.256      ;
; -4.950 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.746     ; 3.742      ;
; -4.789 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.077     ; 4.250      ;
; -2.241 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.059      ; 3.338      ;
; -1.949 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.495      ; 3.482      ;
; -1.696 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.916      ; 3.650      ;
; -1.432 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.728      ; 3.198      ;
; -1.404 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.480      ; 2.922      ;
; -1.393 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.203      ; 2.634      ;
; -1.131 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 1.149      ; 3.318      ;
; -1.086 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.639      ; 2.763      ;
; -0.891 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.872      ; 2.801      ;
; -0.425 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 2.420      ; 3.383      ;
; -0.179 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 3.039      ; 3.756      ;
; 0.288  ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 3.272      ; 3.522      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -6.501 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -4.199     ; 3.340      ;
; -5.809 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -3.787     ; 3.060      ;
; -4.975 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.987     ; 3.026      ;
; -4.633 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.774     ; 2.897      ;
; -3.813 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.358     ; 2.993      ;
; -3.788 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.943     ; 2.383      ;
; -3.337 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.840     ; 3.035      ;
; -3.008 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.558     ; 2.988      ;
; -2.988 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -1.143     ; 2.383      ;
; -2.905 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.345     ; 3.098      ;
; -2.858 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.930     ; 2.466      ;
; -2.486 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.255     ; 2.769      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: '74175:inst6|13'                                                                                                                                                                                                           ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -0.021 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 3.422      ; 3.187      ;
; 0.406  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 3.189      ; 3.381      ;
; 0.807  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 2.570      ; 3.163      ;
; 1.232  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.299      ; 2.817      ;
; 1.434  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.066      ; 2.786      ;
; 1.493  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 1.022      ; 2.801      ;
; 1.688  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.789      ; 2.763      ;
; 1.851  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.630      ; 2.767      ;
; 1.884  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.878      ; 3.048      ;
; 1.945  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.645      ; 2.876      ;
; 1.995  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.353      ; 2.634      ;
; 2.184  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.209      ; 2.679      ;
; 4.927  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.927     ; 3.786      ;
; 5.533  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -1.596     ; 3.723      ;
; 6.432  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -2.675     ; 3.543      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.696 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.908      ; 3.167      ;
; 1.796 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 1.105      ; 3.187      ;
; 1.797 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 1.298      ; 3.381      ;
; 2.196 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; 0.908      ; 3.167      ;
; 2.241 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.636      ; 3.163      ;
; 3.825 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.825     ; 2.786      ;
; 4.049 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.018     ; 2.817      ;
; 4.079 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.102     ; 2.763      ;
; 4.285 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.304     ; 2.767      ;
; 4.310 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.295     ; 2.801      ;
; 4.336 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.246     ; 2.876      ;
; 4.429 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.581     ; 2.634      ;
; 4.618 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.725     ; 2.679      ;
; 4.701 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -1.439     ; 3.048      ;
; 5.035 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.109     ; 2.712      ;
; 5.337 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.386     ; 2.737      ;
; 5.361 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -2.530     ; 2.617      ;
; 6.744 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -3.244     ; 3.786      ;
; 6.967 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -3.530     ; 3.723      ;
; 7.699 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -4.335     ; 3.650      ;
; 7.823 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -4.566     ; 3.543      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 3.238 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.255     ; 2.769      ;
; 3.507 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.930     ; 2.363      ;
; 3.622 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.143     ; 2.265      ;
; 3.657 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.345     ; 3.098      ;
; 3.760 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.558     ; 2.988      ;
; 3.773 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.840     ; 2.719      ;
; 4.431 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.943     ; 2.274      ;
; 4.565 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -1.358     ; 2.993      ;
; 5.279 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.774     ; 2.791      ;
; 5.607 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.987     ; 2.906      ;
; 6.450 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -3.787     ; 2.949      ;
; 6.908 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -4.199     ; 2.995      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[0]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[0]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[1]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[1]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[2]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[2]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[3]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[3]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[4]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[4]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand|datad                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand|datad                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand~clkctrl|inclk[0]                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand~clkctrl|inclk[0]                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand~clkctrl|outclk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand~clkctrl|outclk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '74175:inst6|13'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -0.761 ; 0.350        ; 1.111          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.761 ; 0.350        ; 1.111          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.761 ; 0.350        ; 1.111          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.761 ; 0.350        ; 1.111          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.761 ; 0.350        ; 1.111          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.761 ; 0.350        ; 1.111          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|25~_emulated ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|21|combout             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|21|combout             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|21|dataa               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|21|dataa               ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|23~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|23~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|24~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|24~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|25~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|25~_emulated|clk       ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|combout           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|combout           ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|51|combout             ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|51|combout             ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|51|dataa               ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|51|dataa               ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|5|combout              ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|5|combout              ;
; 0.350  ; 0.350        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|5|datad                ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|5|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|dataa             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|dataa             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|26~2|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|26~2|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|52|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|52|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|52|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|52|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|85~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|85~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; inst6|13|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; inst6|13|regout                 ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|23~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|23~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|24~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|24~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|25~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|25~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|26~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|26~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|13           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|13           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|14           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|14           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|15           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|15           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|16           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|16           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; CU|Controller_|c2|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; CU|Controller_|c2|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|13|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|13|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|14|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|14|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|15|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|15|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|16|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|16|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|dataa                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|dataa                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|23~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|23~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|24~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|24~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|25~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|25~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|26~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|26~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|datab                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c12'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|13             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|13             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|14             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|14             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|15             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|15             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|16             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|16             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; CU|Controller_|c12|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; CU|Controller_|c12|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|13|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|13|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|14|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|14|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|16|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|16|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c9'                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|26~_emulated ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|26~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|datab               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|datab               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|23~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|23~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|24~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|24~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|25~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|25~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|26~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|26~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; CU|Controller_|c9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; CU|Controller_|c9|combout       ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|inclk[0]              ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|inclk[0]              ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|outclk                ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|outclk                ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|combout                      ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|combout                      ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[0]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[0]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[1]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[1]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[2]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[2]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[3]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[3]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[4]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[4]|datad                  ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ;
; 0.098 ; 0.098        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ;
; 0.098 ; 0.098        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~0|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~0|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~0|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~0|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~2|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~2|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~2|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~2|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~3|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~3|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|WideOr1~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|WideOr1~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c0|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c0|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c10|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c10|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c11|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c11|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c12|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c12|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c16|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c16|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c1|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c1|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c2|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c2|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c3|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c3|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c4|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c4|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c5|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c5|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c8|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c8|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c9|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c9|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|state[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|state[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c0           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c0           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c1           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c1           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c10          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c10          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c11          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c11          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c12          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c12          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c16          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c16          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c2           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c2           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c4           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c4           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c5           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c5           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c8           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c8           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c9           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c9           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pi_po_register_74175:IR|74175:inst|13'                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|ADD|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|ADD|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|CLR|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|CLR|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|INC|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|INC|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|JMP|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|JMP|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|LDA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|LDA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|STA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|STA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|ADD ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|ADD ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|CLR ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|CLR ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|INC ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|INC ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|JMP ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|JMP ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|LDA ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|LDA ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|STA ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|STA ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; IR|inst|13|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; IR|inst|13|regout        ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 8.279  ; 8.279  ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 7.385  ; 7.385  ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;        ; 8.010  ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 7.869  ; 7.869  ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 7.763  ;        ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 7.764  ;        ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 7.619  ; 7.619  ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 11.764 ; 11.764 ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 11.298 ; 11.298 ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 11.476 ; 11.476 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 11.771 ; 11.771 ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 11.669 ; 11.669 ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 11.262 ; 11.262 ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 11.531 ; 11.531 ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 15.913 ; 15.913 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 13.722 ; 13.722 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 13.085 ; 13.085 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 15.712 ; 15.712 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 15.570 ; 15.570 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 13.986 ; 13.986 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 13.419 ; 13.419 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 15.840 ; 15.840 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 15.649 ; 15.649 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 13.345 ; 13.345 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 15.847 ; 15.847 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 14.377 ; 14.377 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 16.050 ; 16.050 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 14.212 ; 14.212 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 13.463 ; 13.463 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 15.652 ; 15.652 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 15.947 ; 15.947 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 14.445 ; 14.445 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 13.457 ; 13.457 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 15.634 ; 15.634 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 15.405 ; 15.405 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 14.607 ; 14.607 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 13.451 ; 13.451 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 15.306 ; 15.306 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 15.801 ; 15.801 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 14.059 ; 14.059 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 13.464 ; 13.464 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 15.676 ; 15.676 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 10.300 ; 10.300 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.494  ; 9.494  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 10.060 ; 10.060 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 4.594  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.967  ; 9.967  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.865  ; 9.865  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.817  ; 9.817  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.727  ; 9.727  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 5.295  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 4.594  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 5.295  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.893 ; 10.893 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 11.026 ; 11.026 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 11.007 ; 11.007 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.843 ; 10.843 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.825 ; 10.825 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.488 ; 10.488 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.867 ; 10.867 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.466  ; 9.466  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.981  ; 8.981  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 9.226  ; 9.226  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.104  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.454  ; 9.454  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.352  ; 9.352  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.983  ; 8.983  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.214  ; 9.214  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;        ; 7.104  ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.616 ; 12.616 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.672 ; 12.672 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.714 ; 11.714 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.805 ; 12.805 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.095 ; 10.095 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.376 ; 12.376 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.704 ; 11.704 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.429  ; 9.429  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.876 ; 11.876 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.544  ; 9.544  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 7.803  ; 7.803  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.110 ; 10.110 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.053 ; 10.053 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.786 ; 12.786 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.187 ; 12.187 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.622 ; 12.622 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.085 ; 12.085 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.604 ; 12.604 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.133 ; 12.133 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.267 ; 12.267 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.947 ; 11.947 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.646 ; 12.646 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 8.129  ; 8.129  ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 7.235  ; 7.235  ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;        ; 7.860  ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 7.719  ; 7.719  ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 7.613  ;        ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 7.614  ;        ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 7.469  ; 7.469  ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 8.129  ; 8.129  ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 7.235  ; 7.235  ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 7.860  ; 10.652 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 7.719  ; 7.719  ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 10.586 ; 7.613  ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 10.408 ; 7.614  ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 7.469  ; 7.469  ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 14.282 ; 14.282 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 11.726 ; 11.726 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 12.792 ; 12.792 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 12.970 ; 12.970 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 13.388 ; 13.388 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 11.980 ; 11.980 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 13.129 ; 13.129 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 13.126 ; 13.126 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 14.013 ; 14.013 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 13.060 ; 13.060 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 13.115 ; 13.115 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 12.385 ; 12.385 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 13.872 ; 13.872 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 12.210 ; 12.210 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 13.169 ; 13.169 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 12.943 ; 12.943 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 13.766 ; 13.766 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 12.453 ; 12.453 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 13.165 ; 13.165 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 12.926 ; 12.926 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 13.767 ; 13.767 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 12.599 ; 12.599 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 13.161 ; 13.161 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 12.596 ; 12.596 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 13.622 ; 13.622 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 12.056 ; 12.056 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 13.172 ; 13.172 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 12.969 ; 12.969 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.458  ; 9.458  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.037  ; 9.037  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 9.194  ; 9.194  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 4.594  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.529  ; 9.529  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.382  ; 9.382  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 8.950  ; 8.950  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.273  ; 9.273  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 5.295  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 4.594  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 5.295  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 9.908  ; 9.908  ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.036 ; 10.036 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 10.037 ; 10.037 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 9.844  ; 9.844  ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 9.825  ; 9.825  ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 9.503  ; 9.503  ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 9.862  ; 9.862  ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.497  ; 8.497  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.603  ; 7.603  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 8.228  ; 8.228  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.104  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.087  ; 8.087  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.981  ; 7.981  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.982  ; 7.982  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.837  ; 7.837  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;        ; 7.104  ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.956 ; 10.956 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.194 ; 11.194 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.224 ; 10.224 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.322 ; 11.322 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.095 ; 10.095 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.692 ; 10.692 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.704 ; 11.704 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.429  ; 9.429  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.876 ; 11.876 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.544  ; 9.544  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 7.803  ; 7.803  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.110 ; 10.110 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.053 ; 10.053 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.329 ; 11.329 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.708 ; 10.708 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.134 ; 11.134 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.602 ; 10.602 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.116 ; 11.116 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.448 ; 10.448 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.788 ; 10.788 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.458 ; 10.458 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.158 ; 11.158 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+-------------------------------------------------------------------------+
; Fast Model Setup Summary                                                ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|c12      ; -3.716 ; -10.494       ;
; ControlUnit:CU|Controller:Controller_|c9       ; -3.026 ; -9.069        ;
; 74175:inst6|13                                 ; -2.889 ; -6.225        ;
; ControlUnit:CU|Controller:Controller_|c2       ; -2.594 ; -17.131       ;
; Clock                                          ; -1.633 ; -26.192       ;
; ControlUnit:CU|Controller:Controller_|state[0] ; -1.252 ; -7.867        ;
; pi_po_register_74175:IR|74175:inst|13          ; -0.498 ; -1.919        ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Hold Summary                                                 ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|state[0] ; -2.372 ; -21.170       ;
; Clock                                          ; -1.855 ; -13.330       ;
; pi_po_register_74175:IR|74175:inst|13          ; -0.134 ; -0.561        ;
; 74175:inst6|13                                 ; 0.086  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c12      ; 0.231  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c9       ; 0.330  ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c2       ; 0.486  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------+
; Fast Model Recovery Summary                                       ;
+------------------------------------------+--------+---------------+
; Clock                                    ; Slack  ; End Point TNS ;
+------------------------------------------+--------+---------------+
; ControlUnit:CU|Controller:Controller_|c9 ; -3.358 ; -10.390       ;
; 74175:inst6|13                           ; -3.221 ; -7.233        ;
; ControlUnit:CU|Controller:Controller_|c2 ; -2.876 ; -8.231        ;
+------------------------------------------+--------+---------------+


+------------------------------------------------------------------+
; Fast Model Removal Summary                                       ;
+------------------------------------------+-------+---------------+
; Clock                                    ; Slack ; End Point TNS ;
+------------------------------------------+-------+---------------+
; 74175:inst6|13                           ; 0.446 ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c9 ; 0.616 ; 0.000         ;
; ControlUnit:CU|Controller:Controller_|c2 ; 1.569 ; 0.000         ;
+------------------------------------------+-------+---------------+


+-------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                  ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; Slack  ; End Point TNS ;
+------------------------------------------------+--------+---------------+
; Clock                                          ; -2.000 ; -142.222      ;
; 74175:inst6|13                                 ; -0.554 ; -3.324        ;
; ControlUnit:CU|Controller:Controller_|c2       ; -0.500 ; -8.000        ;
; ControlUnit:CU|Controller:Controller_|c12      ; -0.500 ; -4.000        ;
; ControlUnit:CU|Controller:Controller_|c9       ; -0.500 ; -4.000        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 0.331  ; 0.000         ;
; pi_po_register_74175:IR|74175:inst|13          ; 0.500  ; 0.000         ;
+------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c12'                                                                                                                                                                                            ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node        ; Launch Clock                                   ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; -3.716 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -3.083     ; 1.665      ;
; -2.654 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.742      ;
; -2.642 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.730      ;
; -2.577 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.665      ;
; -2.482 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.570      ;
; -2.468 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.556      ;
; -2.403 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.944     ; 1.491      ;
; -2.149 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|13 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.867     ; 1.314      ;
; -2.147 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.867     ; 1.312      ;
; -2.080 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -1.867     ; 1.245      ;
; -1.781 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.872     ; 1.441      ;
; -1.607 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.872     ; 1.267      ;
; -1.587 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.250     ; 0.869      ;
; -1.550 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.717     ; 1.365      ;
; -1.509 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.038     ; 1.003      ;
; -1.473 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.143     ; 0.862      ;
; -1.473 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.818     ; 1.187      ;
; -1.415 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.250     ; 0.697      ;
; -1.335 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -1.038     ; 0.829      ;
; -1.327 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.717     ; 1.142      ;
; -1.299 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.818     ; 1.013      ;
; -1.284 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.795     ; 1.021      ;
; -1.281 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.795     ; 1.018      ;
; -1.012 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.961     ; 0.583      ;
; -0.996 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.640     ; 0.888      ;
; -0.994 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.640     ; 0.886      ;
; -0.980 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.741     ; 0.771      ;
; -0.978 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; -0.741     ; 0.769      ;
; -0.564 ; 74175:inst6|14                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.077     ; 1.519      ;
; -0.428 ; 74175:inst6|16                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 1.460      ;
; -0.410 ; 74175:inst6|15                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 1.442      ;
; -0.400 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.436      ; 1.509      ;
; -0.390 ; 74175:inst6|14                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.077     ; 1.345      ;
; -0.282 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.452     ; 0.862      ;
; -0.279 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.308     ; 1.003      ;
; -0.248 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.411     ; 0.869      ;
; -0.238 ; 74175:inst6|15                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 1.270      ;
; -0.226 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.436      ; 1.335      ;
; -0.152 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.011     ; 1.173      ;
; -0.105 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.308     ; 0.829      ;
; -0.076 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.411     ; 0.697      ;
; -0.067 ; 74175:inst6|14                                                                           ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.000      ; 1.099      ;
; 0.022  ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.011     ; 0.999      ;
; 0.093  ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.513      ; 1.093      ;
; 0.095  ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.500        ; 0.513      ; 1.091      ;
; 0.100  ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.436      ; 1.509      ;
; 0.218  ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; -0.231     ; 0.583      ;
; 0.274  ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.436      ; 1.335      ;
; 0.341  ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.066      ; 0.757      ;
; 0.343  ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.066      ; 0.755      ;
; 0.593  ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.513      ; 1.093      ;
; 0.595  ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 1.000        ; 0.513      ; 1.091      ;
+--------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -3.026 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -2.631     ; 1.427      ;
; -2.246 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.933     ; 1.345      ;
; -1.951 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.533     ; 1.450      ;
; -1.846 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.636     ; 1.242      ;
; -1.378 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.861     ; 1.049      ;
; -1.091 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.706     ; 0.917      ;
; -1.077 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.807     ; 0.802      ;
; -1.050 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.564     ; 1.018      ;
; -0.977 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.420     ; 1.089      ;
; -0.932 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.461     ; 1.003      ;
; -0.884 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.839     ; 0.577      ;
; -0.860 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.265     ; 1.127      ;
; -0.796 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.306     ; 1.022      ;
; -0.783 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.691     ; 0.624      ;
; -0.778 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.730     ; 0.580      ;
; -0.762 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.409     ; 0.885      ;
; -0.738 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.510     ; 0.760      ;
; -0.718 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.407     ; 0.843      ;
; -0.633 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.366     ; 0.799      ;
; -0.004 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; 0.447      ; 1.124      ;
; 0.167  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.231      ; 1.096      ;
; 0.244  ; ACC:ACC|74193:inst|26~_emulated                                                          ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 0.788      ;
; 0.262  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.452      ; 1.222      ;
; 0.293  ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.411      ; 1.150      ;
; 0.408  ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 0.624      ;
; 0.452  ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 0.580      ;
; 0.455  ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.000      ; 0.577      ;
; 0.496  ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.447      ; 1.124      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '74175:inst6|13'                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -2.889 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.994     ; 1.427      ;
; -1.670 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -0.960     ; 1.242      ;
; -1.666 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -0.748     ; 1.450      ;
; 0.126  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.112      ; 1.018      ;
; 0.160  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.217      ; 1.089      ;
; 0.277  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.372      ; 1.127      ;
; 0.343  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 0.907      ; 1.096      ;
; 0.353  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.324      ; 1.003      ;
; 0.354  ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.054     ; 0.624      ;
; 0.398  ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.054     ; 0.580      ;
; 0.399  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 1.089      ; 1.222      ;
; 0.401  ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 1.000        ; -0.054     ; 0.577      ;
; 0.414  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.267      ; 0.885      ;
; 0.438  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.166      ; 0.760      ;
; 0.489  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.479      ; 1.022      ;
; 0.504  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.271      ; 0.799      ;
; 0.545  ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 0.637      ; 0.624      ;
; 0.567  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.378      ; 0.843      ;
; 0.578  ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 1.196      ; 1.150      ;
; 0.628  ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 0.676      ; 0.580      ;
; 0.740  ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; 0.500        ; 0.785      ; 0.577      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                             ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.594 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.493     ; 1.133      ;
; -2.524 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6] ; pi_po_register_74175:IR|74175:inst|15           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.893     ; 0.663      ;
; -2.513 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4] ; pi_po_register_74175:IR|74175:inst|13           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.893     ; 0.652      ;
; -2.512 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7] ; pi_po_register_74175:IR|74175:inst|16           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.893     ; 0.651      ;
; -2.421 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5] ; pi_po_register_74175:IR|74175:inst|14           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.893     ; 0.560      ;
; -1.784 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.735     ; 1.081      ;
; -1.393 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.436     ; 0.989      ;
; -1.390 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.370     ; 1.052      ;
; -0.934 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.674     ; 0.792      ;
; -0.803 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.429     ; 0.906      ;
; -0.721 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.293     ; 0.960      ;
; -0.610 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.309     ; 0.833      ;
; -0.598 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.064     ; 1.066      ;
; -0.561 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.375     ; 0.718      ;
; -0.498 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.130     ; 0.900      ;
; -0.399 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.048     ; 0.883      ;
; 0.328  ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 0.704      ;
; 0.357  ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 0.675      ;
; 0.359  ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 0.673      ;
; 0.394  ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; 0.000      ; 0.638      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.633 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; Clock                                          ; Clock       ; 1.000        ; -1.121     ; 1.511      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ; Clock                                          ; Clock       ; 1.000        ; -0.017     ; 2.442      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.979 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; Clock                                          ; Clock       ; 1.000        ; -0.018     ; 1.960      ;
; -0.718 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; Clock                                          ; Clock       ; 1.000        ; 0.017      ; 1.734      ;
; -0.643 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; Clock                                          ; Clock       ; 1.000        ; 0.018      ; 1.660      ;
; -0.610 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                                          ; Clock       ; 1.000        ; 0.017      ; 1.626      ;
; -0.518 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                                          ; Clock       ; 1.000        ; 0.018      ; 1.535      ;
; -0.487 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                                          ; Clock       ; 1.000        ; 0.018      ; 1.504      ;
; -0.460 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                          ; Clock       ; 1.000        ; 0.018      ; 1.477      ;
; -0.451 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.353     ; 0.597      ;
; -0.449 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.353     ; 0.595      ;
; -0.447 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.353     ; 0.593      ;
; -0.417 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                          ; Clock       ; 1.000        ; 0.017      ; 1.433      ;
; -0.401 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                                          ; Clock       ; 1.000        ; 0.017      ; 1.417      ;
; -0.400 ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.405     ; 0.494      ;
; -0.335 ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; -0.353     ; 0.481      ;
; -0.084 ; ControlUnit:CU|Controller:Controller_|nextstate[1]                                                                ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -1.074     ; 0.042      ;
; -0.083 ; ControlUnit:CU|Controller:Controller_|nextstate[0]                                                                ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -1.073     ; 0.042      ;
; -0.082 ; ControlUnit:CU|Controller:Controller_|nextstate[4]                                                                ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -1.072     ; 0.042      ;
; -0.072 ; ControlUnit:CU|Controller:Controller_|nextstate[2]                                                                ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -1.062     ; 0.042      ;
; -0.072 ; ControlUnit:CU|Controller:Controller_|nextstate[3]                                                                ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 1.000        ; -1.062     ; 0.042      ;
; 0.240  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.079      ; 1.338      ;
; 0.293  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.079      ; 1.285      ;
; 0.305  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.324      ; 1.518      ;
; 0.332  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.079      ; 1.246      ;
; 0.372  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.079      ; 1.206      ;
; 0.382  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; Clock                                          ; Clock       ; 1.000        ; 1.157      ; 1.774      ;
; 0.395  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.089      ; 1.193      ;
; 0.409  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.089      ; 1.179      ;
; 0.422  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 0.786      ; 0.863      ;
; 0.435  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.324      ; 1.388      ;
; 0.451  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.089      ; 1.137      ;
; 0.457  ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; 74175:inst6|13                                 ; Clock       ; 0.500        ; 0.711      ; 0.753      ;
; 0.463  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.324      ; 1.360      ;
; 0.489  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; Clock                                          ; Clock       ; 1.000        ; 1.157      ; 1.667      ;
; 0.539  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 0.786      ; 0.746      ;
; 0.545  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.244      ; 1.198      ;
; 0.546  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; Clock                                          ; Clock       ; 1.000        ; 1.157      ; 1.610      ;
; 0.557  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 0.786      ; 0.728      ;
; 0.562  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.324      ; 1.261      ;
; 0.608  ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 0.734      ; 0.625      ;
; 0.623  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.143      ; 1.019      ;
; 0.667  ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; 74175:inst6|13                                 ; Clock       ; 0.500        ; 0.923      ; 0.755      ;
; 0.672  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 0.786      ; 0.613      ;
; 0.683  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.244      ; 1.060      ;
; 0.707  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.143      ; 0.935      ;
; 0.738  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.244      ; 1.005      ;
; 0.752  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 1.143      ; 0.890      ;
; 1.162  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.218      ; 1.555      ;
; 1.174  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.463      ; 1.788      ;
; 1.230  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.500        ; 2.218      ; 1.487      ;
; 1.260  ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 1.000        ; 1.388      ; 1.127      ;
; 1.261  ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 1.000        ; 1.454      ; 1.192      ;
; 1.320  ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 1.000        ; 1.372      ; 1.051      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                                                                                                                      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                            ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -1.252 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.829     ; 1.031      ;
; -1.226 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.841     ; 0.993      ;
; -1.218 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.841     ; 0.985      ;
; -1.216 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.826     ; 0.920      ;
; -1.204 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.759     ; 1.091      ;
; -1.199 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.759     ; 1.086      ;
; -1.192 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c4           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.829     ; 0.971      ;
; -1.179 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.838     ; 0.871      ;
; -1.176 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.593     ; 1.206      ;
; -1.157 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.604     ; 1.134      ;
; -1.154 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.593     ; 1.184      ;
; -1.151 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.604     ; 1.128      ;
; -1.141 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.592     ; 1.130      ;
; -1.125 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.646     ; 1.105      ;
; -1.110 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.592     ; 1.099      ;
; -1.104 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.658     ; 1.072      ;
; -1.103 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.826     ; 0.807      ;
; -1.103 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.747     ; 1.002      ;
; -1.096 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c10          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.747     ; 0.995      ;
; -1.067 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.838     ; 0.759      ;
; -1.057 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.581     ; 1.099      ;
; -0.985 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.581     ; 1.027      ;
; -0.982 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.646     ; 0.962      ;
; -0.965 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; -0.658     ; 0.933      ;
; -0.338 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 1.601      ;
; -0.241 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 1.504      ;
; -0.152 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.841      ; 1.447      ;
; -0.147 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.829      ; 1.430      ;
; -0.141 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.392      ;
; -0.092 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.840      ; 1.658      ;
; -0.089 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.903      ; 1.721      ;
; -0.087 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.338      ;
; -0.066 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 1.630      ;
; -0.055 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.828      ; 1.609      ;
; -0.052 ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.891      ; 1.672      ;
; -0.019 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.841      ; 1.314      ;
; -0.002 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.903      ; 1.634      ;
; 0.008  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.829      ; 1.275      ;
; 0.013  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.903      ; 1.531      ;
; 0.029  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.843      ; 1.519      ;
; 0.054  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.851      ; 1.423      ;
; 0.066  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.486      ;
; 0.069  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 1.495      ;
; 0.073  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.839      ; 1.392      ;
; 0.083  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.469      ;
; 0.140  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.891      ; 1.392      ;
; 0.158  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.891      ; 1.462      ;
; 0.176  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.891      ; 1.356      ;
; 0.185  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.902      ; 1.434      ;
; 0.206  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.839      ; 1.259      ;
; 0.208  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 1.345      ;
; 0.211  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.890      ; 1.396      ;
; 0.219  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.904      ; 1.343      ;
; 0.219  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.890      ; 1.388      ;
; 0.225  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.843      ; 1.323      ;
; 0.245  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.296      ;
; 0.256  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.892      ; 1.294      ;
; 0.257  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.902      ; 1.362      ;
; 0.289  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.851      ; 1.188      ;
; 0.312  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.893      ; 1.229      ;
; 0.321  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.308      ; 1.209      ;
; 0.322  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.074      ; 0.923      ;
; 0.356  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.153      ; 1.084      ;
; 0.359  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.831      ; 1.177      ;
; 0.377  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.831      ; 1.159      ;
; 0.396  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.071      ; 0.924      ;
; 0.409  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.892      ; 1.141      ;
; 0.412  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.903      ; 1.132      ;
; 0.428  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.319      ; 1.155      ;
; 0.468  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.904      ; 1.094      ;
; 0.488  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.840      ; 1.078      ;
; 0.519  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 1.254      ; 1.002      ;
; 0.593  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.905      ; 0.960      ;
; 0.696  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 0.828      ; 0.858      ;
; 0.821  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.308      ; 1.209      ;
; 0.822  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.074      ; 0.923      ;
; 0.856  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.153      ; 1.084      ;
; 0.896  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.071      ; 0.924      ;
; 0.928  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.319      ; 1.155      ;
; 1.019  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 1.000        ; 1.254      ; 1.002      ;
; 1.019  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.226      ; 1.065      ;
; 1.141  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.741      ; 1.695      ;
; 1.141  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.225      ; 0.942      ;
; 1.185  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.805      ; 1.619      ;
; 1.186  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.223      ; 1.266      ;
; 1.205  ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.228      ; 0.881      ;
; 1.303  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.224      ; 1.150      ;
; 1.312  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.226      ; 1.073      ;
; 1.353  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.224      ; 1.029      ;
; 1.357  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.805      ; 1.748      ;
; 1.367  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.225      ; 1.006      ;
; 1.373  ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.223      ; 1.008      ;
; 1.383  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.803      ; 1.790      ;
; 1.391  ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.226      ; 0.983      ;
; 1.434  ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.225      ; 0.950      ;
; 1.434  ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.227      ; 0.951      ;
; 1.446  ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.224      ; 0.926      ;
; 1.485  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.804      ; 1.618      ;
; 1.491  ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.223      ; 0.890      ;
; 1.506  ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.500        ; 2.228      ; 0.870      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pi_po_register_74175:IR|74175:inst|13'                                                                                                                                             ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                  ; Launch Clock                             ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.498 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.047     ; 0.675      ;
; -0.484 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.047     ; 0.661      ;
; -0.434 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.735      ;
; -0.388 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.689      ;
; -0.372 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.048     ; 0.680      ;
; -0.358 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.047     ; 0.535      ;
; -0.356 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.048     ; 0.664      ;
; -0.318 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.619      ;
; -0.277 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.049     ; 0.750      ;
; -0.226 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.048     ; 0.534      ;
; -0.198 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.049     ; 0.671      ;
; -0.196 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.741      ;
; -0.152 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.049     ; 0.625      ;
; -0.142 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.579      ; 0.586      ;
; -0.142 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.046     ; 0.682      ;
; -0.126 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.046     ; 0.666      ;
; -0.119 ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.664      ;
; -0.093 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.581      ; 0.661      ;
; -0.074 ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.045     ; 0.619      ;
; -0.013 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.578      ; 0.588      ;
; -0.001 ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; -0.046     ; 0.541      ;
; 0.070  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.577      ; 0.670      ;
; 0.154  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.581      ; 0.658      ;
; 0.209  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.500        ; 0.580      ; 0.598      ;
; 0.358  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.579      ; 0.586      ;
; 0.407  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.581      ; 0.661      ;
; 0.487  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.578      ; 0.588      ;
; 0.570  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.577      ; 0.670      ;
; 0.654  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.581      ; 0.658      ;
; 0.709  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 1.000        ; 0.580      ; 0.598      ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                                                                                                                       ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                            ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; -2.372 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.973      ; 0.742      ;
; -2.293 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.974      ; 0.822      ;
; -1.954 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.972      ; 1.159      ;
; -1.930 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c3           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.740      ; 0.951      ;
; -1.872 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.973      ; 0.742      ;
; -1.854 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.974      ; 1.261      ;
; -1.846 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.974      ; 1.269      ;
; -1.793 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.974      ; 0.822      ;
; -1.755 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.802      ; 1.188      ;
; -1.508 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c16          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.751      ; 1.384      ;
; -1.454 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.972      ; 1.159      ;
; -1.430 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c3           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.740      ; 0.951      ;
; -1.413 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c5           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.803      ; 1.531      ;
; -1.354 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.974      ; 1.261      ;
; -1.346 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.974      ; 1.269      ;
; -1.309 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.743      ; 1.575      ;
; -1.255 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.802      ; 1.188      ;
; -1.187 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 2.741      ; 1.695      ;
; -1.125 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.394      ; 0.769      ;
; -1.038 ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.393      ; 0.855      ;
; -1.028 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.397      ; 0.869      ;
; -1.027 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.397      ; 0.870      ;
; -1.016 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.397      ; 0.881      ;
; -1.008 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c16          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.751      ; 1.384      ;
; -1.002 ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.392      ; 0.890      ;
; -1.000 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.394      ; 0.894      ;
; -0.999 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.394      ; 0.895      ;
; -0.967 ; ControlUnit:CU|ID:ID|LDA                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.393      ; 0.926      ;
; -0.945 ; ControlUnit:CU|ID:ID|STA                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.396      ; 0.951      ;
; -0.913 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c5           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.803      ; 1.531      ;
; -0.912 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.395      ; 0.983      ;
; -0.888 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.394      ; 1.006      ;
; -0.884 ; ControlUnit:CU|ID:ID|CLR                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.392      ; 1.008      ;
; -0.864 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.393      ; 1.029      ;
; -0.830 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.395      ; 1.065      ;
; -0.822 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.395      ; 1.073      ;
; -0.809 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.743      ; 1.575      ;
; -0.743 ; ControlUnit:CU|ID:ID|JMP                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.393      ; 1.150      ;
; -0.687 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.741      ; 1.695      ;
; -0.626 ; ControlUnit:CU|ID:ID|ADD                       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 2.392      ; 1.266      ;
; -0.393 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.254      ; 1.002      ;
; -0.309 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.071      ; 0.903      ;
; -0.305 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.319      ; 1.155      ;
; -0.292 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 0.923      ;
; -0.240 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.308      ; 1.209      ;
; -0.210 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.153      ; 1.084      ;
; -0.178 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 0.896      ;
; -0.142 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 0.920      ;
; -0.116 ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 0.946      ;
; -0.098 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 0.976      ;
; -0.048 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 1.026      ;
; -0.041 ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.072      ; 1.031      ;
; -0.010 ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 1.064      ;
; 0.009  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.073      ; 1.082      ;
; 0.021  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.073      ; 1.094      ;
; 0.030  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.828      ; 0.858      ;
; 0.031  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.072      ; 1.103      ;
; 0.053  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 1.115      ;
; 0.080  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.061      ; 1.141      ;
; 0.107  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c8           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.254      ; 1.002      ;
; 0.108  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 1.170      ;
; 0.118  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 1.180      ;
; 0.123  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[1] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.062      ; 1.185      ;
; 0.134  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.060      ; 1.194      ;
; 0.153  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[4] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.060      ; 1.213      ;
; 0.191  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c4           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.071      ; 0.903      ;
; 0.195  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c1           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.319      ; 1.155      ;
; 0.208  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c0           ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.074      ; 0.923      ;
; 0.229  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.903      ; 1.132      ;
; 0.233  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|nextstate[0] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.061      ; 1.294      ;
; 0.238  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.840      ; 1.078      ;
; 0.260  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c11          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.308      ; 1.209      ;
; 0.290  ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c10          ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; -0.500       ; 1.153      ; 1.084      ;
; 0.318  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[3] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 1.392      ;
; 0.328  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.831      ; 1.159      ;
; 0.337  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.851      ; 1.188      ;
; 0.346  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.831      ; 1.177      ;
; 0.420  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.839      ; 1.259      ;
; 0.424  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|nextstate[2] ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 1.074      ; 1.498      ;
; 0.446  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.829      ; 1.275      ;
; 0.460  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.902      ; 1.362      ;
; 0.465  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.891      ; 1.356      ;
; 0.473  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.841      ; 1.314      ;
; 0.480  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.843      ; 1.323      ;
; 0.498  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.890      ; 1.388      ;
; 0.501  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.891      ; 1.392      ;
; 0.506  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.890      ; 1.396      ;
; 0.532  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c12          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.902      ; 1.434      ;
; 0.553  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.839      ; 1.392      ;
; 0.572  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c16          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.851      ; 1.423      ;
; 0.601  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.829      ; 1.430      ;
; 0.606  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c2           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.841      ; 1.447      ;
; 0.628  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c5           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.903      ; 1.531      ;
; 0.676  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c9           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.843      ; 1.519      ;
; 0.781  ; ControlUnit:CU|Controller:Controller_|state[3] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.828      ; 1.609      ;
; 0.818  ; ControlUnit:CU|Controller:Controller_|state[1] ; ControlUnit:CU|Controller:Controller_|c3           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; 0.840      ; 1.658      ;
; 1.577  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c11          ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.604     ; 0.973      ;
; 1.591  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c8           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.658     ; 0.933      ;
; 1.597  ; ControlUnit:CU|Controller:Controller_|state[2] ; ControlUnit:CU|Controller:Controller_|c0           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.838     ; 0.759      ;
; 1.608  ; ControlUnit:CU|Controller:Controller_|state[4] ; ControlUnit:CU|Controller:Controller_|c1           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0.000        ; -0.581     ; 1.027      ;
+--------+------------------------------------------------+----------------------------------------------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock                                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+
; -1.855 ; ACC:ACC|74193:inst|23~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 2.648      ; 0.931      ;
; -1.806 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.892      ; 1.224      ;
; -1.742 ; 74175:inst6|16                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 3.100      ; 1.496      ;
; -1.518 ; 74175:inst6|13                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; 0.000        ; 2.397      ; 1.158      ;
; -1.449 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.511      ; 1.200      ;
; -1.406 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.593      ; 1.325      ;
; -1.268 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 2.527      ; 1.397      ;
; -1.212 ; ACC:ACC|74193:inst|26~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 1.950      ; 0.876      ;
; -1.036 ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 1.653      ; 0.755      ;
; -1.018 ; 74175:inst6|13                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 2.397      ; 1.158      ;
; -0.935 ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|c9       ; Clock       ; 0.000        ; 1.550      ; 0.753      ;
; -0.912 ; 74175:inst6|15                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 1.961      ; 1.187      ;
; -0.845 ; 74175:inst6|14                                                                                                    ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|c12      ; Clock       ; 0.000        ; 1.884      ; 1.177      ;
; -0.814 ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.282      ; 1.106      ;
; -0.799 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 1.753      ; 1.092      ;
; -0.788 ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.383      ; 1.233      ;
; -0.718 ; ACC:ACC|74193:inst|23~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 2.011      ; 0.931      ;
; -0.691 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.463      ; 1.410      ;
; -0.628 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.218      ; 1.228      ;
; -0.609 ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.228      ; 1.257      ;
; -0.609 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.463      ; 1.492      ;
; -0.604 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.218      ; 1.252      ;
; -0.580 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.463      ; 1.521      ;
; -0.499 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.218      ; 1.357      ;
; -0.459 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 1.372      ; 1.051      ;
; -0.415 ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.218      ; 1.441      ;
; -0.400 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 1.454      ; 1.192      ;
; -0.399 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|c2       ; Clock       ; 0.000        ; 1.388      ; 1.127      ;
; -0.313 ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 2.463      ; 1.788      ;
; -0.297 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; Clock                                          ; Clock       ; 0.000        ; 1.157      ; 0.998      ;
; -0.181 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; Clock                                          ; Clock       ; 0.000        ; 1.157      ; 1.114      ;
; -0.117 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; Clock                                          ; Clock       ; 0.000        ; 1.157      ; 1.178      ;
; 0.096  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.244      ; 0.978      ;
; 0.105  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.244      ; 0.987      ;
; 0.109  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.143      ; 0.890      ;
; 0.110  ; ControlUnit:CU|Controller:Controller_|c10                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.244      ; 0.992      ;
; 0.140  ; ACC:ACC|74193:inst|25~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 0.977      ; 0.755      ;
; 0.154  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.143      ; 0.935      ;
; 0.189  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 0.786      ; 0.613      ;
; 0.238  ; ControlUnit:CU|Controller:Controller_|c8                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.143      ; 1.019      ;
; 0.241  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.089      ; 0.968      ;
; 0.247  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.089      ; 0.974      ;
; 0.253  ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 0.734      ; 0.625      ;
; 0.299  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.324      ; 1.261      ;
; 0.304  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 0.786      ; 0.728      ;
; 0.322  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 0.786      ; 0.746      ;
; 0.349  ; ControlUnit:CU|Controller:Controller_|c11                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.089      ; 1.076      ;
; 0.350  ; ACC:ACC|74193:inst|24~_emulated                                                                                   ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; 74175:inst6|13                                 ; Clock       ; -0.500       ; 0.765      ; 0.753      ;
; 0.379  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.079      ; 1.096      ;
; 0.398  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.324      ; 1.360      ;
; 0.402  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.079      ; 1.119      ;
; 0.426  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.324      ; 1.388      ;
; 0.439  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 0.786      ; 0.863      ;
; 0.454  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.079      ; 1.171      ;
; 0.491  ; ControlUnit:CU|Controller:Controller_|c1                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.079      ; 1.208      ;
; 0.556  ; ControlUnit:CU|Controller:Controller_|c0                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; 1.324      ; 1.518      ;
; 0.710  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; Clock                                          ; Clock       ; 0.000        ; 0.018      ; 0.866      ;
; 0.752  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; Clock                                          ; Clock       ; 0.000        ; 0.018      ; 0.908      ;
; 0.783  ; ControlUnit:CU|Controller:Controller_|nextstate[2]                                                                ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -0.893     ; 0.042      ;
; 0.783  ; ControlUnit:CU|Controller:Controller_|nextstate[3]                                                                ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -0.893     ; 0.042      ;
; 0.793  ; ControlUnit:CU|Controller:Controller_|nextstate[4]                                                                ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -0.903     ; 0.042      ;
; 0.794  ; ControlUnit:CU|Controller:Controller_|nextstate[0]                                                                ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -0.904     ; 0.042      ;
; 0.795  ; ControlUnit:CU|Controller:Controller_|nextstate[1]                                                                ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; 0.000        ; -0.905     ; 0.042      ;
; 0.825  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; Clock                                          ; Clock       ; 0.000        ; 0.018      ; 0.981      ;
; 1.102  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; Clock                                          ; Clock       ; 0.000        ; 0.018      ; 1.258      ;
; 1.196  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.353     ; 0.481      ;
; 1.246  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ; Clock                                          ; Clock       ; 0.000        ; 0.017      ; 1.401      ;
; 1.249  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ; Clock                                          ; Clock       ; 0.000        ; 0.017      ; 1.404      ;
; 1.261  ; ControlUnit:CU|Controller:Controller_|c5                                                                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.405     ; 0.494      ;
; 1.264  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ; Clock                                          ; Clock       ; 0.000        ; 0.017      ; 1.419      ;
; 1.308  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.353     ; 0.593      ;
; 1.310  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.353     ; 0.595      ;
; 1.312  ; ControlUnit:CU|Controller:Controller_|c16                                                                         ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; ControlUnit:CU|Controller:Controller_|state[0] ; Clock       ; -0.500       ; -0.353     ; 0.597      ;
; 1.423  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ; Clock                                          ; Clock       ; 0.000        ; 0.017      ; 1.578      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
; 1.840  ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ; Clock                                          ; Clock       ; 0.000        ; -0.018     ; 1.960      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pi_po_register_74175:IR|74175:inst|13'                                                                                                                                              ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                  ; Launch Clock                             ; Latch Clock                           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+
; -0.134 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.579      ; 0.586      ;
; -0.131 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.578      ; 0.588      ;
; -0.123 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.580      ; 0.598      ;
; -0.064 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.581      ; 0.658      ;
; -0.061 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.581      ; 0.661      ;
; -0.048 ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; 0.577      ; 0.670      ;
; 0.366  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|JMP ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.579      ; 0.586      ;
; 0.369  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|INC ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.578      ; 0.588      ;
; 0.377  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|ADD ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.580      ; 0.598      ;
; 0.436  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|LDA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.581      ; 0.658      ;
; 0.439  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|CLR ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.581      ; 0.661      ;
; 0.452  ; pi_po_register_74175:IR|74175:inst|13 ; ControlUnit:CU|ID:ID|STA ; pi_po_register_74175:IR|74175:inst|13    ; pi_po_register_74175:IR|74175:inst|13 ; -0.500       ; 0.577      ; 0.670      ;
; 0.582  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.047     ; 0.535      ;
; 0.582  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.048     ; 0.534      ;
; 0.587  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.046     ; 0.541      ;
; 0.664  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.619      ;
; 0.664  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.619      ;
; 0.674  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.049     ; 0.625      ;
; 0.708  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.047     ; 0.661      ;
; 0.709  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.664      ;
; 0.712  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.048     ; 0.664      ;
; 0.712  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.046     ; 0.666      ;
; 0.720  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.049     ; 0.671      ;
; 0.722  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|JMP ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.047     ; 0.675      ;
; 0.728  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|INC ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.048     ; 0.680      ;
; 0.728  ; pi_po_register_74175:IR|74175:inst|15 ; ControlUnit:CU|ID:ID|ADD ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.046     ; 0.682      ;
; 0.734  ; pi_po_register_74175:IR|74175:inst|14 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.689      ;
; 0.780  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|CLR ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.735      ;
; 0.786  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|LDA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.045     ; 0.741      ;
; 0.799  ; pi_po_register_74175:IR|74175:inst|16 ; ControlUnit:CU|ID:ID|STA ; ControlUnit:CU|Controller:Controller_|c2 ; pi_po_register_74175:IR|74175:inst|13 ; 0.000        ; -0.049     ; 0.750      ;
+--------+---------------------------------------+--------------------------+------------------------------------------+---------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '74175:inst6|13'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; 0.086 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 0.839      ; 0.577      ;
; 0.109 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 1.250      ; 1.011      ;
; 0.131 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.533      ; 0.816      ;
; 0.198 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 0.730      ; 0.580      ;
; 0.259 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.432      ; 0.843      ;
; 0.281 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13 ; -0.500       ; 0.691      ; 0.624      ;
; 0.322 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.325      ; 0.799      ;
; 0.330 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.321      ; 0.803      ;
; 0.348 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.426      ; 0.926      ;
; 0.370 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.378      ; 0.900      ;
; 0.371 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.054      ; 0.577      ;
; 0.374 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.054      ; 0.580      ;
; 0.388 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.220      ; 0.760      ;
; 0.389 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 0.961      ; 1.002      ;
; 0.394 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 1.143      ; 1.189      ;
; 0.418 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; 74175:inst6|13 ; 0.000        ; 0.054      ; 0.624      ;
; 0.475 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.166      ; 0.793      ;
; 0.527 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.271      ; 0.950      ;
; 2.285 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.694     ; 1.243      ;
; 2.480 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.906     ; 1.226      ;
; 3.559 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -1.940     ; 1.271      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c12'                                                                                                                                                                                            ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node        ; Launch Clock                                   ; Latch Clock                               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+
; 0.231 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.513      ; 1.037      ;
; 0.233 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.513      ; 1.039      ;
; 0.537 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.066      ; 0.755      ;
; 0.539 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.066      ; 0.757      ;
; 0.552 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.436      ; 1.281      ;
; 0.662 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.231     ; 0.583      ;
; 0.726 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.436      ; 1.455      ;
; 0.731 ; 74175:inst6|13                                                                           ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.513      ; 1.037      ;
; 0.733 ; 74175:inst6|13                                                                           ; 74175:inst6|13 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.513      ; 1.039      ;
; 0.853 ; 74175:inst6|14                                                                           ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 1.005      ;
; 0.858 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.011     ; 0.999      ;
; 0.956 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.411     ; 0.697      ;
; 0.979 ; 74175:inst6|15                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 1.131      ;
; 0.985 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.308     ; 0.829      ;
; 1.032 ; ACC:ACC|74193:inst|26~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.011     ; 1.173      ;
; 1.052 ; 74175:inst6|13                                                                           ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.436      ; 1.281      ;
; 1.128 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.411     ; 0.869      ;
; 1.151 ; 74175:inst6|15                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 1.303      ;
; 1.159 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.308     ; 1.003      ;
; 1.162 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.452     ; 0.862      ;
; 1.176 ; 74175:inst6|14                                                                           ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.077     ; 1.251      ;
; 1.226 ; 74175:inst6|13                                                                           ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; 0.436      ; 1.455      ;
; 1.275 ; 74175:inst6|16                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; 0.000      ; 1.427      ;
; 1.350 ; 74175:inst6|14                                                                           ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -0.077     ; 1.425      ;
; 1.794 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.640     ; 0.806      ;
; 1.838 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|14 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.907     ; 0.583      ;
; 1.852 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.741     ; 0.763      ;
; 1.856 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.640     ; 0.868      ;
; 1.860 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.741     ; 0.771      ;
; 1.939 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|14 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.795     ; 0.796      ;
; 1.998 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|13 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.795     ; 0.855      ;
; 2.001 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.717     ; 0.936      ;
; 2.129 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.818     ; 0.963      ;
; 2.161 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.984     ; 0.829      ;
; 2.173 ; ControlUnit:CU|Controller:Controller_|c10                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.717     ; 1.108      ;
; 2.203 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.818     ; 1.037      ;
; 2.240 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|15 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.872     ; 1.020      ;
; 2.241 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|15 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -1.196     ; 0.697      ;
; 2.299 ; ACC:ACC|74193:inst|23~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -1.089     ; 0.862      ;
; 2.335 ; ACC:ACC|74193:inst|25~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.984     ; 1.003      ;
; 2.408 ; ControlUnit:CU|Controller:Controller_|c11                                                ; 74175:inst6|16 ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -0.872     ; 1.188      ;
; 2.413 ; ACC:ACC|74193:inst|24~_emulated                                                          ; 74175:inst6|16 ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12 ; -0.500       ; -1.196     ; 0.869      ;
; 2.536 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.867     ; 0.821      ;
; 2.552 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 0.760      ;
; 2.566 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|13 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.867     ; 0.851      ;
; 2.566 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|14 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.867     ; 0.851      ;
; 2.729 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 0.937      ;
; 2.862 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 1.070      ;
; 2.889 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|15 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 1.097      ;
; 3.036 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 1.244      ;
; 3.063 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -1.944     ; 1.271      ;
; 3.958 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; 74175:inst6|16 ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12 ; 0.000        ; -3.083     ; 1.027      ;
+-------+------------------------------------------------------------------------------------------+----------------+------------------------------------------------+-------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.330 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.447      ; 1.070      ;
; 0.425 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 0.577      ;
; 0.428 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 0.580      ;
; 0.448 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.411      ; 1.011      ;
; 0.472 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 0.624      ;
; 0.585 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.452      ; 1.189      ;
; 0.619 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.231      ; 1.002      ;
; 0.636 ; ACC:ACC|74193:inst|26~_emulated                                                          ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.000      ; 0.788      ;
; 0.830 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; 0.447      ; 1.070      ;
; 1.470 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.306     ; 0.816      ;
; 1.513 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.366     ; 0.799      ;
; 1.539 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.265     ; 0.926      ;
; 1.560 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.409     ; 0.803      ;
; 1.598 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.407     ; 0.843      ;
; 1.604 ; ACC:ACC|74193:inst|25~_emulated                                                          ; ACC:ACC|74193:inst|25~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.676     ; 0.580      ;
; 1.609 ; ACC:ACC|74193:inst|23~_emulated                                                          ; ACC:ACC|74193:inst|23~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.637     ; 0.624      ;
; 1.618 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.510     ; 0.760      ;
; 1.705 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.564     ; 0.793      ;
; 1.709 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.461     ; 0.900      ;
; 1.710 ; ACC:ACC|74193:inst|24~_emulated                                                          ; ACC:ACC|74193:inst|24~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.785     ; 0.577      ;
; 1.718 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.420     ; 0.950      ;
; 1.953 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.706     ; 0.899      ;
; 1.957 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.807     ; 0.802      ;
; 2.095 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.861     ; 0.886      ;
; 2.624 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.533     ; 1.243      ;
; 2.710 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.636     ; 1.226      ;
; 3.097 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.933     ; 1.316      ;
; 3.750 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -2.631     ; 1.271      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                             ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.486 ; FourBitUpCounter:inst10|74193:inst|26~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 0.638      ;
; 0.521 ; FourBitUpCounter:inst10|74193:inst|23~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 0.673      ;
; 0.523 ; FourBitUpCounter:inst10|74193:inst|24~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 0.675      ;
; 0.552 ; FourBitUpCounter:inst10|74193:inst|25~_emulated                                          ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; 0.000      ; 0.704      ;
; 1.279 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.048     ; 0.883      ;
; 1.354 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.375     ; 0.631      ;
; 1.376 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.309     ; 0.719      ;
; 1.378 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.130     ; 0.900      ;
; 1.471 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.293     ; 0.830      ;
; 1.478 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.064     ; 1.066      ;
; 1.664 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.674     ; 0.642      ;
; 1.683 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.429     ; 0.906      ;
; 2.179 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.370     ; 0.961      ;
; 2.212 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.436     ; 0.928      ;
; 2.540 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.735     ; 0.957      ;
; 3.301 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5] ; pi_po_register_74175:IR|74175:inst|14           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.893     ; 0.560      ;
; 3.351 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.493     ; 1.010      ;
; 3.392 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7] ; pi_po_register_74175:IR|74175:inst|16           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.893     ; 0.651      ;
; 3.393 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4] ; pi_po_register_74175:IR|74175:inst|13           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.893     ; 0.652      ;
; 3.404 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6] ; pi_po_register_74175:IR|74175:inst|15           ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.893     ; 0.663      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -3.358 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -2.631     ; 1.759      ;
; -2.559 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.933     ; 1.658      ;
; -2.286 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.533     ; 1.785      ;
; -2.187 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; -1.636     ; 1.583      ;
; -1.691 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.861     ; 1.362      ;
; -1.404 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.706     ; 1.230      ;
; -1.391 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.564     ; 1.359      ;
; -1.390 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.807     ; 1.115      ;
; -1.309 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.420     ; 1.421      ;
; -1.267 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.461     ; 1.338      ;
; -1.192 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.265     ; 1.459      ;
; -1.131 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.306     ; 1.357      ;
; -1.103 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.409     ; 1.226      ;
; -1.079 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.510     ; 1.101      ;
; -1.053 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.407     ; 1.178      ;
; -0.965 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; -0.366     ; 1.131      ;
; -0.263 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.500        ; 0.447      ; 1.383      ;
; -0.174 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.231      ; 1.437      ;
; -0.070 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.452      ; 1.554      ;
; -0.042 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.411      ; 1.485      ;
; 0.237  ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 1.000        ; 0.447      ; 1.383      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: '74175:inst6|13'                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; -3.221 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -1.994     ; 1.759      ;
; -2.011 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -0.960     ; 1.583      ;
; -2.001 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; 0.500        ; -0.748     ; 1.785      ;
; -0.215 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.112      ; 1.359      ;
; -0.172 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.217      ; 1.421      ;
; -0.055 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.372      ; 1.459      ;
; 0.002  ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 0.907      ; 1.437      ;
; 0.018  ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.324      ; 1.338      ;
; 0.067  ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 1.089      ; 1.554      ;
; 0.073  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.267      ; 1.226      ;
; 0.097  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.166      ; 1.101      ;
; 0.154  ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.479      ; 1.357      ;
; 0.172  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.271      ; 1.131      ;
; 0.232  ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 1.000        ; 0.378      ; 1.178      ;
; 0.243  ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; 0.500        ; 1.196      ; 1.485      ;
+--------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                          ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; -2.876 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -2.493     ; 1.415      ;
; -2.036 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.735     ; 1.333      ;
; -1.718 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.436     ; 1.314      ;
; -1.601 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 1.000        ; -1.370     ; 1.263      ;
; -1.186 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.674     ; 1.044      ;
; -1.130 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.429     ; 1.233      ;
; -1.003 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.293     ; 1.242      ;
; -0.886 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.375     ; 1.043      ;
; -0.826 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.130     ; 1.228      ;
; -0.821 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.309     ; 1.044      ;
; -0.809 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.064     ; 1.277      ;
; -0.689 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0.500        ; -0.048     ; 1.173      ;
+--------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: '74175:inst6|13'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+
; 0.446 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 1.250      ; 1.348      ;
; 0.468 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.533      ; 1.153      ;
; 0.593 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.426      ; 1.171      ;
; 0.594 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.432      ; 1.178      ;
; 0.639 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 1.143      ; 1.434      ;
; 0.654 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.325      ; 1.131      ;
; 0.659 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.321      ; 1.132      ;
; 0.707 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.378      ; 1.237      ;
; 0.718 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13 ; -0.500       ; 0.961      ; 1.331      ;
; 0.729 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.220      ; 1.101      ;
; 0.772 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.271      ; 1.195      ;
; 0.804 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13 ; 0.000        ; 0.166      ; 1.122      ;
; 2.622 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.694     ; 1.580      ;
; 2.809 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -0.906     ; 1.555      ;
; 3.804 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; 74175:inst6|13 ; -0.500       ; -1.940     ; 1.516      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ControlUnit:CU|Controller:Controller_|c9'                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 0.616 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.447      ; 1.356      ;
; 0.785 ; 74175:inst6|15                                                                           ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.411      ; 1.348      ;
; 0.830 ; 74175:inst6|16                                                                           ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.452      ; 1.434      ;
; 0.948 ; 74175:inst6|14                                                                           ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; 0.231      ; 1.331      ;
; 1.116 ; 74175:inst6|13                                                                           ; ACC:ACC|74193:inst|26~_emulated ; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; 0.447      ; 1.356      ;
; 1.784 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.265     ; 1.171      ;
; 1.807 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.306     ; 1.153      ;
; 1.845 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.366     ; 1.131      ;
; 1.889 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.409     ; 1.132      ;
; 1.933 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.407     ; 1.178      ;
; 1.959 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.510     ; 1.101      ;
; 1.963 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.420     ; 1.195      ;
; 2.034 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.564     ; 1.122      ;
; 2.046 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.461     ; 1.237      ;
; 2.185 ; ControlUnit:CU|Controller:Controller_|c10                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.706     ; 1.131      ;
; 2.270 ; ControlUnit:CU|Controller:Controller_|c8                                                 ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.807     ; 1.115      ;
; 2.327 ; ControlUnit:CU|Controller:Controller_|c11                                                ; ACC:ACC|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; -0.500       ; -0.861     ; 1.118      ;
; 2.961 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; ACC:ACC|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.533     ; 1.580      ;
; 3.039 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; ACC:ACC|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.636     ; 1.555      ;
; 3.329 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; ACC:ACC|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -1.933     ; 1.548      ;
; 3.995 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; ACC:ACC|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 0.000        ; -2.631     ; 1.516      ;
+-------+------------------------------------------------------------------------------------------+---------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                                                                                                                                                          ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                         ; Launch Clock                                   ; Latch Clock                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+
; 1.569 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.048     ; 1.173      ;
; 1.656 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.309     ; 0.999      ;
; 1.682 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.375     ; 0.959      ;
; 1.689 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.064     ; 1.277      ;
; 1.706 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.130     ; 1.228      ;
; 1.761 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.293     ; 1.120      ;
; 1.991 ; ControlUnit:CU|Controller:Controller_|c1                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.674     ; 0.969      ;
; 2.010 ; ControlUnit:CU|Controller:Controller_|c0                                                 ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; -0.500       ; -0.429     ; 1.233      ;
; 2.459 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2] ; FourBitUpCounter:inst10|74193:inst|24~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.370     ; 1.241      ;
; 2.540 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1] ; FourBitUpCounter:inst10|74193:inst|25~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.436     ; 1.256      ;
; 2.867 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0] ; FourBitUpCounter:inst10|74193:inst|26~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -1.735     ; 1.284      ;
; 3.641 ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3] ; FourBitUpCounter:inst10|74193:inst|23~_emulated ; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 0.000        ; -2.493     ; 1.300      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------+------------------------------------------------+------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a3~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; TRISCRAMCsp18:inst|altsyncram:altsyncram_component|altsyncram_spc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Clock ; Rise       ; Clock                                                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[1]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[2]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[3]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Clock ; Fall       ; ControlUnit:CU|Controller:Controller_|state[4]                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[0]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[0]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[1]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[1]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[2]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[2]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[3]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[3]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; CU|Controller_|state[4]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; CU|Controller_|state[4]|clk                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock|combout                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock|combout                                                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand|combout                                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand|datad                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand|datad                                                                                                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand~clkctrl|inclk[0]                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand~clkctrl|inclk[0]                                                                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RAMand~clkctrl|outclk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RAMand~clkctrl|outclk                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '74175:inst6|13'                                                                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+
; -0.554 ; 0.446        ; 1.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.554 ; 0.446        ; 1.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.554 ; 0.446        ; 1.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.554 ; 0.446        ; 1.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.554 ; 0.446        ; 1.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.554 ; 0.446        ; 1.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC:ACC|74193:inst|25~_emulated ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|21|combout             ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|21|combout             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|21|dataa               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|21|dataa               ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|23~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|23~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|24~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|24~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|25~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|25~_emulated|clk       ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|combout           ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|combout           ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|51|combout             ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|51|combout             ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|51|dataa               ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|51|dataa               ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|5|combout              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|5|combout              ;
; 0.446  ; 0.446        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|5|datad                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|5|datad                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|dataa             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|26~2|dataa             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|26~2|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|26~2|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|52|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|52|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|52|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|52|dataa               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~0|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; ACC|inst|85~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; ACC|inst|85~0|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|combout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|combout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Fall       ; ACC|inst|85~1|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; 74175:inst6|13 ; Rise       ; inst6|13|regout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; 74175:inst6|13 ; Rise       ; inst6|13|regout                 ;
+--------+--------------+----------------+------------------+----------------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c2'                                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|23~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|23~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|24~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|24~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|25~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|25~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|26~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; FourBitUpCounter:inst10|74193:inst|26~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|13           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|13           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|14           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|14           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|15           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|15           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|16           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; pi_po_register_74175:IR|74175:inst|16           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; CU|Controller_|c2|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; CU|Controller_|c2|combout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|13|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|13|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|14|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|14|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|15|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|15|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|16|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; IR|inst|16|clk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|dataa                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|21|dataa                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|23~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|23~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|24~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|24~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|25~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|25~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|26~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|26~_emulated|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|51|datab                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|combout                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|datab                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c2 ; Rise       ; inst10|inst|5|datab                             ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c12'                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                     ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|13             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|13             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|14             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|14             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|15             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|15             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|16             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; 74175:inst6|16             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; CU|Controller_|c12|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; CU|Controller_|c12|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|13|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|13|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|14|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|14|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|15|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|16|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c12 ; Rise       ; inst6|16|clk               ;
+--------+--------------+----------------+------------------+-------------------------------------------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|c9'                                                                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                    ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|23~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|24~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|25~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|26~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC:ACC|74193:inst|26~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|datab               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|21|datab               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|23~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|23~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|24~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|24~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|25~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|25~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|26~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|26~_emulated|clk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|datac               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|51|datac               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|datac                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; ACC|inst|5|datac                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; CU|Controller_|c9|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|c9 ; Rise       ; CU|Controller_|c9|combout       ;
+--------+--------------+----------------+------------------+------------------------------------------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ControlUnit:CU|Controller:Controller_|state[0]'                                                                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target                                             ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|inclk[0]              ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|inclk[0]              ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|outclk                ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3clkctrl|outclk                ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|combout                      ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|combout                      ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[0]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[0]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[1]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[1]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[2]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[2]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[3]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[3]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[4]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|nextstate[4]|datad                  ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[0] ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[1] ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[2] ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[3] ;
; 0.331 ; 0.331        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|nextstate[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~0|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~0|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~0|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~0|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~2|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~2|combout                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~2|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~2|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~3|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|Mux5~3|datab                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|Mux5~3|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~0|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|WideOr1~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|WideOr1~0|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|inclk[0]           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|combout                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|WideOr1~1|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c0|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c0|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c10|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c10|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c11|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c11|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c12|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c12|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c16|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c16|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c1|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c1|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c2|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c2|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c3|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c3|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c4|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c4|datab                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c5|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c5|datac                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c8|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c8|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c9|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; CU|Controller_|c9|datad                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|state[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Rise       ; CU|Controller_|state[0]|regout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c0           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c0           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c1           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c1           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c10          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c10          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c11          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c11          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c12          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c12          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c16          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c16          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c2           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c2           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c3           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c3           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c4           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c4           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c5           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c5           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c8           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c8           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c9           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ControlUnit:CU|Controller:Controller_|state[0] ; Fall       ; ControlUnit:CU|Controller:Controller_|c9           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pi_po_register_74175:IR|74175:inst|13'                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                 ; Clock Edge ; Target                   ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|ADD|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|ADD|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|CLR|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|CLR|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|INC|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|INC|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|JMP|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|JMP|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|LDA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|LDA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|STA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|STA|dataa          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|combout  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; CU|ID|WideOr1~0|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|ADD ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|ADD ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|CLR ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|CLR ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|INC ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|INC ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|JMP ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|JMP ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|LDA ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|LDA ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|STA ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; ControlUnit:CU|ID:ID|STA ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; IR|inst|13|regout        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pi_po_register_74175:IR|74175:inst|13 ; Rise       ; IR|inst|13|regout        ;
+-------+--------------+----------------+------------------+---------------------------------------+------------+--------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 3.410 ; 3.410 ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 3.116 ; 3.116 ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;       ; 3.361 ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 3.333 ; 3.333 ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 3.278 ;       ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 3.286 ;       ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 3.232 ; 3.232 ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 4.840 ; 4.840 ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 4.702 ; 4.702 ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 4.800 ; 4.800 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 4.909 ; 4.909 ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 4.859 ; 4.859 ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 4.725 ; 4.725 ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 4.815 ; 4.815 ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 7.304 ; 7.304 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 6.620 ; 6.620 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 6.347 ; 6.347 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 7.331 ; 7.331 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 7.210 ; 7.210 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 6.690 ; 6.690 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 6.468 ; 6.468 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 7.442 ; 7.442 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 7.262 ; 7.262 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 6.459 ; 6.459 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 7.446 ; 7.446 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 6.848 ; 6.848 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 7.422 ; 7.422 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 6.772 ; 6.772 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 6.511 ; 6.511 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 7.300 ; 7.300 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 7.370 ; 7.370 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 6.849 ; 6.849 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 6.503 ; 6.503 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 7.284 ; 7.284 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 7.186 ; 7.186 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 6.913 ; 6.913 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 6.493 ; 6.493 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 7.168 ; 7.168 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 7.326 ; 7.326 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 6.750 ; 6.750 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 6.508 ; 6.508 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 7.320 ; 7.320 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.299 ; 4.299 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.025 ; 4.025 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 4.252 ; 4.252 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 2.136 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.232 ; 4.232 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.182 ; 4.182 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.174 ; 4.174 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.138 ; 4.138 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 2.433 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.136 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.433 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.552 ; 4.552 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.662 ; 4.662 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 4.672 ; 4.672 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.521 ; 4.521 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.505 ; 4.505 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.384 ; 4.384 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.541 ; 4.541 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 4.014 ; 4.014 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.863 ; 3.863 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 3.967 ; 3.967 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.207 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 4.070 ; 4.070 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 4.020 ; 4.020 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.889 ; 3.889 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.976 ; 3.976 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;       ; 3.207 ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.016 ; 5.016 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.759 ; 5.759 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.750 ; 4.750 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.869 ; 5.869 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.383 ; 4.383 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.969 ; 4.969 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.553 ; 5.553 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.075 ; 4.075 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.563 ; 5.563 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.100 ; 4.100 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 3.392 ; 3.392 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.202 ; 4.202 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.862 ; 4.862 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.879 ; 5.879 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.957 ; 4.957 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.728 ; 5.728 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.907 ; 4.907 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.712 ; 5.712 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.891 ; 4.891 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.591 ; 5.591 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.863 ; 4.863 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.748 ; 5.748 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 3.356 ; 3.356 ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 3.062 ; 3.062 ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;       ; 3.307 ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 3.279 ; 3.279 ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 3.224 ;       ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 3.232 ;       ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 3.178 ; 3.178 ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 3.356 ; 3.356 ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 3.062 ; 3.062 ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 3.307 ; 4.465 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 3.279 ; 3.279 ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 4.504 ; 3.224 ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 4.389 ; 3.232 ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 3.178 ; 3.178 ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 6.123 ; 6.123 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 5.301 ; 5.301 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 6.237 ; 6.237 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 5.696 ; 5.696 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 5.829 ; 5.829 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 5.366 ; 5.366 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 6.359 ; 6.359 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 5.805 ; 5.805 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 6.074 ; 6.074 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 6.356 ; 6.356 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 5.810 ; 5.810 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 5.540 ; 5.540 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 6.046 ; 6.046 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 5.450 ; 5.450 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 6.400 ; 6.400 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 5.666 ; 5.666 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 5.991 ; 5.991 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 5.538 ; 5.538 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 6.396 ; 6.396 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 5.650 ; 5.650 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 5.999 ; 5.999 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 5.588 ; 5.588 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 6.391 ; 6.391 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 5.530 ; 5.530 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 5.945 ; 5.945 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 5.429 ; 5.429 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 6.404 ; 6.404 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 5.685 ; 5.685 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.983 ; 3.983 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.854 ; 3.854 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 3.941 ; 3.941 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 2.136 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.077 ; 4.077 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.019 ; 4.019 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.865 ; 3.865 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.970 ; 3.970 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 2.433 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.136 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.433 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.215 ; 4.215 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.322 ; 4.322 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 4.318 ; 4.318 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.175 ; 4.175 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.161 ; 4.161 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.052 ; 4.052 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.192 ; 4.192 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.662 ; 3.662 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.368 ; 3.368 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 3.613 ; 3.613 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.207 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.585 ; 3.585 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.530 ; 3.530 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.538 ; 3.538 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.484 ; 3.484 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;       ; 3.207 ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.411 ; 4.411 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.636 ; 4.636 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.185 ; 4.185 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.747 ; 4.747 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.383 ; 4.383 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.369 ; 4.369 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.553 ; 5.553 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.075 ; 4.075 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.563 ; 5.563 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.100 ; 4.100 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 3.392 ; 3.392 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.202 ; 4.202 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.862 ; 4.862 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.751 ; 4.751 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.402 ; 4.402 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.605 ; 4.605 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.347 ; 4.347 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.589 ; 4.589 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.293 ; 4.293 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.473 ; 4.473 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.301 ; 4.301 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.625 ; 4.625 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                ; -9.226   ; -4.552  ; -7.784   ; -0.021  ; -2.064              ;
;  74175:inst6|13                                 ; -6.016   ; -0.687  ; -6.543   ; -0.021  ; -0.761              ;
;  Clock                                          ; -4.472   ; -2.762  ; N/A      ; N/A     ; -2.064              ;
;  ControlUnit:CU|Controller:Controller_|c12      ; -9.226   ; 0.231   ; N/A      ; N/A     ; -0.611              ;
;  ControlUnit:CU|Controller:Controller_|c2       ; -6.105   ; 0.486   ; -6.501   ; 1.569   ; -0.611              ;
;  ControlUnit:CU|Controller:Controller_|c9       ; -7.257   ; 0.330   ; -7.784   ; 0.616   ; -0.611              ;
;  ControlUnit:CU|Controller:Controller_|state[0] ; -3.928   ; -4.552  ; N/A      ; N/A     ; 0.098               ;
;  pi_po_register_74175:IR|74175:inst|13          ; -2.732   ; -0.250  ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                                 ; -255.451 ; -55.636 ; -65.941  ; -0.021  ; -172.049            ;
;  74175:inst6|13                                 ; -14.760  ; -1.102  ; -16.282  ; -0.021  ; -4.566              ;
;  Clock                                          ; -79.489  ; -16.539 ; N/A      ; N/A     ; -147.931            ;
;  ControlUnit:CU|Controller:Controller_|c12      ; -29.696  ; 0.000   ; N/A      ; N/A     ; -4.888              ;
;  ControlUnit:CU|Controller:Controller_|c2       ; -43.660  ; 0.000   ; -21.918  ; 0.000   ; -9.776              ;
;  ControlUnit:CU|Controller:Controller_|c9       ; -25.691  ; 0.000   ; -27.741  ; 0.000   ; -4.888              ;
;  ControlUnit:CU|Controller:Controller_|state[0] ; -48.255  ; -37.008 ; N/A      ; N/A     ; 0.000               ;
;  pi_po_register_74175:IR|74175:inst|13          ; -13.900  ; -0.987  ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 8.279  ; 8.279  ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 7.385  ; 7.385  ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;        ; 8.010  ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 7.869  ; 7.869  ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 7.763  ;        ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 7.764  ;        ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 7.619  ; 7.619  ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 11.764 ; 11.764 ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 11.298 ; 11.298 ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 11.476 ; 11.476 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 11.771 ; 11.771 ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 11.669 ; 11.669 ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 11.262 ; 11.262 ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 11.531 ; 11.531 ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 15.913 ; 15.913 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 13.722 ; 13.722 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 13.085 ; 13.085 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 15.712 ; 15.712 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 15.570 ; 15.570 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 13.986 ; 13.986 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 13.419 ; 13.419 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 15.840 ; 15.840 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 15.649 ; 15.649 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 13.345 ; 13.345 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 15.847 ; 15.847 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 14.377 ; 14.377 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 16.050 ; 16.050 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 14.212 ; 14.212 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 13.463 ; 13.463 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 15.652 ; 15.652 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 15.947 ; 15.947 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 14.445 ; 14.445 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 13.457 ; 13.457 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 15.634 ; 15.634 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 15.405 ; 15.405 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 14.607 ; 14.607 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 13.451 ; 13.451 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 15.306 ; 15.306 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 15.801 ; 15.801 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 14.059 ; 14.059 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 13.464 ; 13.464 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 15.676 ; 15.676 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 10.300 ; 10.300 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.494  ; 9.494  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 10.060 ; 10.060 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 4.594  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.967  ; 9.967  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.865  ; 9.865  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.817  ; 9.817  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 9.727  ; 9.727  ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 5.295  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 4.594  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;        ; 5.295  ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.893 ; 10.893 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 11.026 ; 11.026 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 6.969  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 11.007 ; 11.007 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.843 ; 10.843 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.825 ; 10.825 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.488 ; 10.488 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 10.867 ; 10.867 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;        ; 6.969  ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.466  ; 9.466  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.981  ; 8.981  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 9.226  ; 9.226  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 7.104  ;        ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.454  ; 9.454  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.352  ; 9.352  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 8.983  ; 8.983  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 9.214  ; 9.214  ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;        ; 7.104  ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.616 ; 12.616 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.672 ; 12.672 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.714 ; 11.714 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.805 ; 12.805 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.095 ; 10.095 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.376 ; 12.376 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.704 ; 11.704 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.429  ; 9.429  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.876 ; 11.876 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 9.544  ; 9.544  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 7.803  ; 7.803  ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.110 ; 10.110 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 10.053 ; 10.053 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.786 ; 12.786 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.187 ; 12.187 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.622 ; 12.622 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.085 ; 12.085 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.604 ; 12.604 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.133 ; 12.133 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.267 ; 12.267 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 11.947 ; 11.947 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 12.646 ; 12.646 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+--------+--------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; Data Port ; Clock Port                                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+
; a0        ; 74175:inst6|13                                 ; 3.356 ; 3.356 ; Rise       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 3.062 ; 3.062 ; Rise       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ;       ; 3.307 ; Rise       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 3.279 ; 3.279 ; Rise       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 3.224 ;       ; Rise       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 3.232 ;       ; Rise       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 3.178 ; 3.178 ; Rise       ; 74175:inst6|13                                 ;
; a0        ; 74175:inst6|13                                 ; 3.356 ; 3.356 ; Fall       ; 74175:inst6|13                                 ;
; b0        ; 74175:inst6|13                                 ; 3.062 ; 3.062 ; Fall       ; 74175:inst6|13                                 ;
; c00       ; 74175:inst6|13                                 ; 3.307 ; 4.465 ; Fall       ; 74175:inst6|13                                 ;
; d0        ; 74175:inst6|13                                 ; 3.279 ; 3.279 ; Fall       ; 74175:inst6|13                                 ;
; e0        ; 74175:inst6|13                                 ; 4.504 ; 3.224 ; Fall       ; 74175:inst6|13                                 ;
; f0        ; 74175:inst6|13                                 ; 4.389 ; 3.232 ; Fall       ; 74175:inst6|13                                 ;
; g0        ; 74175:inst6|13                                 ; 3.178 ; 3.178 ; Fall       ; 74175:inst6|13                                 ;
; a0        ; Clock                                          ; 6.123 ; 6.123 ; Rise       ; Clock                                          ;
; a1        ; Clock                                          ; 5.301 ; 5.301 ; Rise       ; Clock                                          ;
; a2        ; Clock                                          ; 6.237 ; 6.237 ; Rise       ; Clock                                          ;
; a3        ; Clock                                          ; 5.696 ; 5.696 ; Rise       ; Clock                                          ;
; b0        ; Clock                                          ; 5.829 ; 5.829 ; Rise       ; Clock                                          ;
; b1        ; Clock                                          ; 5.366 ; 5.366 ; Rise       ; Clock                                          ;
; b2        ; Clock                                          ; 6.359 ; 6.359 ; Rise       ; Clock                                          ;
; b3        ; Clock                                          ; 5.805 ; 5.805 ; Rise       ; Clock                                          ;
; c00       ; Clock                                          ; 6.074 ; 6.074 ; Rise       ; Clock                                          ;
; c22       ; Clock                                          ; 6.356 ; 6.356 ; Rise       ; Clock                                          ;
; c33       ; Clock                                          ; 5.810 ; 5.810 ; Rise       ; Clock                                          ;
; c111      ; Clock                                          ; 5.540 ; 5.540 ; Rise       ; Clock                                          ;
; d0        ; Clock                                          ; 6.046 ; 6.046 ; Rise       ; Clock                                          ;
; d1        ; Clock                                          ; 5.450 ; 5.450 ; Rise       ; Clock                                          ;
; d2        ; Clock                                          ; 6.400 ; 6.400 ; Rise       ; Clock                                          ;
; d3        ; Clock                                          ; 5.666 ; 5.666 ; Rise       ; Clock                                          ;
; e0        ; Clock                                          ; 5.991 ; 5.991 ; Rise       ; Clock                                          ;
; e1        ; Clock                                          ; 5.538 ; 5.538 ; Rise       ; Clock                                          ;
; e2        ; Clock                                          ; 6.396 ; 6.396 ; Rise       ; Clock                                          ;
; e3        ; Clock                                          ; 5.650 ; 5.650 ; Rise       ; Clock                                          ;
; f0        ; Clock                                          ; 5.999 ; 5.999 ; Rise       ; Clock                                          ;
; f1        ; Clock                                          ; 5.588 ; 5.588 ; Rise       ; Clock                                          ;
; f2        ; Clock                                          ; 6.391 ; 6.391 ; Rise       ; Clock                                          ;
; f3        ; Clock                                          ; 5.530 ; 5.530 ; Rise       ; Clock                                          ;
; g0        ; Clock                                          ; 5.945 ; 5.945 ; Rise       ; Clock                                          ;
; g1        ; Clock                                          ; 5.429 ; 5.429 ; Rise       ; Clock                                          ;
; g2        ; Clock                                          ; 6.404 ; 6.404 ; Rise       ; Clock                                          ;
; g3        ; Clock                                          ; 5.685 ; 5.685 ; Rise       ; Clock                                          ;
; a0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.983 ; 3.983 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; b0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.854 ; 3.854 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c00       ; ControlUnit:CU|Controller:Controller_|c12      ; 3.941 ; 3.941 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ; 2.136 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; d0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.077 ; 4.077 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; e0        ; ControlUnit:CU|Controller:Controller_|c12      ; 4.019 ; 4.019 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; f0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.865 ; 3.865 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; g0        ; ControlUnit:CU|Controller:Controller_|c12      ; 3.970 ; 3.970 ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ; 2.433 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c12      ;
; c12       ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.136 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; outc11    ; ControlUnit:CU|Controller:Controller_|c12      ;       ; 2.433 ; Fall       ; ControlUnit:CU|Controller:Controller_|c12      ;
; a3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.215 ; 4.215 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; b3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.322 ; 4.322 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ; 3.064 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c33       ; ControlUnit:CU|Controller:Controller_|c2       ; 4.318 ; 4.318 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; d3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.175 ; 4.175 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; e3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.161 ; 4.161 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; f3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.052 ; 4.052 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; g3        ; ControlUnit:CU|Controller:Controller_|c2       ; 4.192 ; 4.192 ; Rise       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c2        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; c7        ; ControlUnit:CU|Controller:Controller_|c2       ;       ; 3.064 ; Fall       ; ControlUnit:CU|Controller:Controller_|c2       ;
; a0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.662 ; 3.662 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; b0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.368 ; 3.368 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c00       ; ControlUnit:CU|Controller:Controller_|c9       ; 3.613 ; 3.613 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.207 ;       ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; d0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.585 ; 3.585 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; e0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.530 ; 3.530 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; f0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.538 ; 3.538 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; g0        ; ControlUnit:CU|Controller:Controller_|c9       ; 3.484 ; 3.484 ; Rise       ; ControlUnit:CU|Controller:Controller_|c9       ;
; c9        ; ControlUnit:CU|Controller:Controller_|c9       ;       ; 3.207 ; Fall       ; ControlUnit:CU|Controller:Controller_|c9       ;
; a0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.411 ; 4.411 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; a3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.636 ; 4.636 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.185 ; 4.185 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; b3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.747 ; 4.747 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.383 ; 4.383 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c00       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.369 ; 4.369 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.553 ; 5.553 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c4        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.075 ; 4.075 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c5        ; ControlUnit:CU|Controller:Controller_|state[0] ; 5.563 ; 5.563 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c8        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.100 ; 4.100 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c10       ; ControlUnit:CU|Controller:Controller_|state[0] ; 3.392 ; 3.392 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c11       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.202 ; 4.202 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c16       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.862 ; 4.862 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; c33       ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.751 ; 4.751 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.402 ; 4.402 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; d3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.605 ; 4.605 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.347 ; 4.347 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; e3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.589 ; 4.589 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.293 ; 4.293 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; f3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.473 ; 4.473 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g0        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.301 ; 4.301 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
; g3        ; ControlUnit:CU|Controller:Controller_|state[0] ; 4.625 ; 4.625 ; Fall       ; ControlUnit:CU|Controller:Controller_|state[0] ;
+-----------+------------------------------------------------+-------+-------+------------+------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; 74175:inst6|13                                 ; 74175:inst6|13                                 ; 0        ; 0        ; 0        ; 3        ;
; Clock                                          ; 74175:inst6|13                                 ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13                                 ; 0        ; 0        ; 3        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13                                 ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13                                 ; 0        ; 0        ; 0        ; 15       ;
; 74175:inst6|13                                 ; Clock                                          ; 2        ; 5        ; 0        ; 0        ;
; Clock                                          ; Clock                                          ; 80       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; Clock                                          ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; Clock                                          ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; Clock                                          ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; Clock                                          ; 0        ; 54       ; 0        ; 5        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2       ; 12       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2       ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2       ; 0        ; 12       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9       ; 2        ; 5        ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9       ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9       ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9       ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9       ; 0        ; 20       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12      ; 8        ; 14       ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12      ; 30       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12      ; 10       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12      ; 12       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12      ; 0        ; 50       ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 0        ; 105      ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 27       ; 27       ;
; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 20       ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; pi_po_register_74175:IR|74175:inst|13          ; 18       ; 0        ; 0        ; 0        ;
; pi_po_register_74175:IR|74175:inst|13          ; pi_po_register_74175:IR|74175:inst|13          ; 6        ; 6        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; 74175:inst6|13                                 ; 74175:inst6|13                                 ; 0        ; 0        ; 0        ; 3        ;
; Clock                                          ; 74175:inst6|13                                 ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; 74175:inst6|13                                 ; 0        ; 0        ; 3        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13                                 ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13                                 ; 0        ; 0        ; 0        ; 15       ;
; 74175:inst6|13                                 ; Clock                                          ; 2        ; 5        ; 0        ; 0        ;
; Clock                                          ; Clock                                          ; 80       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; Clock                                          ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; Clock                                          ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; Clock                                          ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; Clock                                          ; 0        ; 54       ; 0        ; 5        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2       ; 12       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; ControlUnit:CU|Controller:Controller_|c2       ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2       ; 0        ; 12       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9       ; 2        ; 5        ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9       ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c9       ; 4        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9       ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9       ; 0        ; 20       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c12      ; 8        ; 14       ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c12      ; 30       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c9       ; ControlUnit:CU|Controller:Controller_|c12      ; 10       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c12      ; 12       ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c12      ; 0        ; 50       ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 0        ; 105      ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 27       ; 27       ;
; pi_po_register_74175:IR|74175:inst|13          ; ControlUnit:CU|Controller:Controller_|state[0] ; 0        ; 0        ; 20       ; 0        ;
; ControlUnit:CU|Controller:Controller_|c2       ; pi_po_register_74175:IR|74175:inst|13          ; 18       ; 0        ; 0        ; 0        ;
; pi_po_register_74175:IR|74175:inst|13          ; pi_po_register_74175:IR|74175:inst|13          ; 6        ; 6        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                    ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; Clock                                          ; 74175:inst6|13                           ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13                           ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13                           ; 0        ; 0        ; 0        ; 15       ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0        ; 12       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 2        ; 2        ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0        ; 20       ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                     ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
; Clock                                          ; 74175:inst6|13                           ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; 74175:inst6|13                           ; 0        ; 0        ; 6        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; 74175:inst6|13                           ; 0        ; 0        ; 0        ; 15       ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c2 ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c2 ; 0        ; 12       ; 0        ; 0        ;
; 74175:inst6|13                                 ; ControlUnit:CU|Controller:Controller_|c9 ; 2        ; 2        ; 0        ; 0        ;
; Clock                                          ; ControlUnit:CU|Controller:Controller_|c9 ; 8        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|c12      ; ControlUnit:CU|Controller:Controller_|c9 ; 6        ; 0        ; 0        ; 0        ;
; ControlUnit:CU|Controller:Controller_|state[0] ; ControlUnit:CU|Controller:Controller_|c9 ; 0        ; 20       ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 307   ; 307  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri May 04 12:45:38 2018
Info: Command: quartus_sta final_c -c final_c
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 31 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'final_c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
    Info (332105): create_clock -period 1.000 -name 74175:inst6|13 74175:inst6|13
    Info (332105): create_clock -period 1.000 -name ControlUnit:CU|Controller:Controller_|state[0] ControlUnit:CU|Controller:Controller_|state[0]
    Info (332105): create_clock -period 1.000 -name pi_po_register_74175:IR|74175:inst|13 pi_po_register_74175:IR|74175:inst|13
    Info (332105): create_clock -period 1.000 -name ControlUnit:CU|Controller:Controller_|c2 ControlUnit:CU|Controller:Controller_|c2
    Info (332105): create_clock -period 1.000 -name ControlUnit:CU|Controller:Controller_|c12 ControlUnit:CU|Controller:Controller_|c12
    Info (332105): create_clock -period 1.000 -name ControlUnit:CU|Controller:Controller_|c9 ControlUnit:CU|Controller:Controller_|c9
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: CU|ID|WideOr1~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.226
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.226       -29.696 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):    -7.257       -25.691 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):    -6.105       -43.660 ControlUnit:CU|Controller:Controller_|c2 
    Info (332119):    -6.016       -14.760 74175:inst6|13 
    Info (332119):    -4.472       -79.489 Clock 
    Info (332119):    -3.928       -48.255 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):    -2.732       -13.900 pi_po_register_74175:IR|74175:inst|13 
Info (332146): Worst-case hold slack is -4.552
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.552       -37.008 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):    -2.762       -16.539 Clock 
    Info (332119):    -0.687        -1.102 74175:inst6|13 
    Info (332119):    -0.250        -0.987 pi_po_register_74175:IR|74175:inst|13 
    Info (332119):     1.079         0.000 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):     1.130         0.000 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     1.299         0.000 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case recovery slack is -7.784
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.784       -27.741 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):    -6.543       -16.282 74175:inst6|13 
    Info (332119):    -6.501       -21.918 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case removal slack is -0.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.021        -0.021 74175:inst6|13 
    Info (332119):     1.696         0.000 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     3.238         0.000 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064      -147.931 Clock 
    Info (332119):    -0.761        -4.566 74175:inst6|13 
    Info (332119):    -0.611        -9.776 ControlUnit:CU|Controller:Controller_|c2 
    Info (332119):    -0.611        -4.888 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):    -0.611        -4.888 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     0.098         0.000 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):     0.500         0.000 pi_po_register_74175:IR|74175:inst|13 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: CU|ID|WideOr1~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.716       -10.494 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):    -3.026        -9.069 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):    -2.889        -6.225 74175:inst6|13 
    Info (332119):    -2.594       -17.131 ControlUnit:CU|Controller:Controller_|c2 
    Info (332119):    -1.633       -26.192 Clock 
    Info (332119):    -1.252        -7.867 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):    -0.498        -1.919 pi_po_register_74175:IR|74175:inst|13 
Info (332146): Worst-case hold slack is -2.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.372       -21.170 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):    -1.855       -13.330 Clock 
    Info (332119):    -0.134        -0.561 pi_po_register_74175:IR|74175:inst|13 
    Info (332119):     0.086         0.000 74175:inst6|13 
    Info (332119):     0.231         0.000 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):     0.330         0.000 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     0.486         0.000 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case recovery slack is -3.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.358       -10.390 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):    -3.221        -7.233 74175:inst6|13 
    Info (332119):    -2.876        -8.231 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case removal slack is 0.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.446         0.000 74175:inst6|13 
    Info (332119):     0.616         0.000 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     1.569         0.000 ControlUnit:CU|Controller:Controller_|c2 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -142.222 Clock 
    Info (332119):    -0.554        -3.324 74175:inst6|13 
    Info (332119):    -0.500        -8.000 ControlUnit:CU|Controller:Controller_|c2 
    Info (332119):    -0.500        -4.000 ControlUnit:CU|Controller:Controller_|c12 
    Info (332119):    -0.500        -4.000 ControlUnit:CU|Controller:Controller_|c9 
    Info (332119):     0.331         0.000 ControlUnit:CU|Controller:Controller_|state[0] 
    Info (332119):     0.500         0.000 pi_po_register_74175:IR|74175:inst|13 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 471 megabytes
    Info: Processing ended: Fri May 04 12:45:41 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


