package dev.zieger.utils.statemachine.dsl

import dev.zieger.utils.statemachine.IMachineExProcesor

interface MachineDslRoot {

    val procesor: IMachineExProcesor
}

