Fitter report for Sdram_Control
Tue May 09 11:36:49 2023
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Interconnect Usage Summary
 26. Other Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+-------------------------------------+---------------------------------------------+
; Fitter Status                       ; Successful - Tue May 09 11:36:49 2023       ;
; Quartus II 64-Bit Version           ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                       ; Sdram_Control                               ;
; Top-level Entity Name               ; sdram_control_top                           ;
; Family                              ; Cyclone V                                   ;
; Device                              ; 5CEBA4F23C7                                 ;
; Timing Models                       ; Preliminary                                 ;
; Logic utilization (in ALMs)         ; 438 / 18,480 ( 2 % )                        ;
; Total registers                     ; 485                                         ;
; Total pins                          ; 193 / 224 ( 86 % )                          ;
; Total virtual pins                  ; 0                                           ;
; Total block memory bits             ; 8,192 / 3,153,920 ( < 1 % )                 ;
; Total DSP Blocks                    ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs                  ; 0                                           ;
; Total HSSI PMA RX Deserializers     ; 0                                           ;
; Total HSSI PMA RX ATT Deserializers ; 0                                           ;
; Total HSSI TX PCSs                  ; 0                                           ;
; Total HSSI PMA TX Serializers       ; 0                                           ;
; Total HSSI PMA TX ATT Serializers   ; 0                                           ;
; Total PLLs                          ; 0 / 4 ( 0 % )                               ;
; Total DLLs                          ; 0 / 4 ( 0 % )                               ;
+-------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.82        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  27.3%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; I/O Assignment Warnings                            ;
+-------------+--------------------------------------+
; Pin Name    ; Reason                               ;
+-------------+--------------------------------------+
; Wr_full     ; Missing drive strength and slew rate ;
; Wr_use[0]   ; Missing drive strength and slew rate ;
; Wr_use[1]   ; Missing drive strength and slew rate ;
; Wr_use[2]   ; Missing drive strength and slew rate ;
; Wr_use[3]   ; Missing drive strength and slew rate ;
; Wr_use[4]   ; Missing drive strength and slew rate ;
; Wr_use[5]   ; Missing drive strength and slew rate ;
; Wr_use[6]   ; Missing drive strength and slew rate ;
; Wr_use[7]   ; Missing drive strength and slew rate ;
; Rd_data[0]  ; Missing drive strength and slew rate ;
; Rd_data[1]  ; Missing drive strength and slew rate ;
; Rd_data[2]  ; Missing drive strength and slew rate ;
; Rd_data[3]  ; Missing drive strength and slew rate ;
; Rd_data[4]  ; Missing drive strength and slew rate ;
; Rd_data[5]  ; Missing drive strength and slew rate ;
; Rd_data[6]  ; Missing drive strength and slew rate ;
; Rd_data[7]  ; Missing drive strength and slew rate ;
; Rd_data[8]  ; Missing drive strength and slew rate ;
; Rd_data[9]  ; Missing drive strength and slew rate ;
; Rd_data[10] ; Missing drive strength and slew rate ;
; Rd_data[11] ; Missing drive strength and slew rate ;
; Rd_data[12] ; Missing drive strength and slew rate ;
; Rd_data[13] ; Missing drive strength and slew rate ;
; Rd_data[14] ; Missing drive strength and slew rate ;
; Rd_data[15] ; Missing drive strength and slew rate ;
; Rd_empty    ; Missing drive strength and slew rate ;
; Rd_use[0]   ; Missing drive strength and slew rate ;
; Rd_use[1]   ; Missing drive strength and slew rate ;
; Rd_use[2]   ; Missing drive strength and slew rate ;
; Rd_use[3]   ; Missing drive strength and slew rate ;
; Rd_use[4]   ; Missing drive strength and slew rate ;
; Rd_use[5]   ; Missing drive strength and slew rate ;
; Rd_use[6]   ; Missing drive strength and slew rate ;
; Rd_use[7]   ; Missing drive strength and slew rate ;
; Sa[0]       ; Missing drive strength and slew rate ;
; Sa[1]       ; Missing drive strength and slew rate ;
; Sa[2]       ; Missing drive strength and slew rate ;
; Sa[3]       ; Missing drive strength and slew rate ;
; Sa[4]       ; Missing drive strength and slew rate ;
; Sa[5]       ; Missing drive strength and slew rate ;
; Sa[6]       ; Missing drive strength and slew rate ;
; Sa[7]       ; Missing drive strength and slew rate ;
; Sa[8]       ; Missing drive strength and slew rate ;
; Sa[9]       ; Missing drive strength and slew rate ;
; Sa[10]      ; Missing drive strength and slew rate ;
; Sa[11]      ; Missing drive strength and slew rate ;
; Sa[12]      ; Missing drive strength and slew rate ;
; Ba[0]       ; Missing drive strength and slew rate ;
; Ba[1]       ; Missing drive strength and slew rate ;
; Cs_n        ; Missing drive strength and slew rate ;
; Cke         ; Missing drive strength and slew rate ;
; Ras_n       ; Missing drive strength and slew rate ;
; Cas_n       ; Missing drive strength and slew rate ;
; We_n        ; Missing drive strength and slew rate ;
; Dqm[0]      ; Missing drive strength and slew rate ;
; Dqm[1]      ; Missing drive strength and slew rate ;
; Dq[0]       ; Missing drive strength and slew rate ;
; Dq[1]       ; Missing drive strength and slew rate ;
; Dq[2]       ; Missing drive strength and slew rate ;
; Dq[3]       ; Missing drive strength and slew rate ;
; Dq[4]       ; Missing drive strength and slew rate ;
; Dq[5]       ; Missing drive strength and slew rate ;
; Dq[6]       ; Missing drive strength and slew rate ;
; Dq[7]       ; Missing drive strength and slew rate ;
; Dq[8]       ; Missing drive strength and slew rate ;
; Dq[9]       ; Missing drive strength and slew rate ;
; Dq[10]      ; Missing drive strength and slew rate ;
; Dq[11]      ; Missing drive strength and slew rate ;
; Dq[12]      ; Missing drive strength and slew rate ;
; Dq[13]      ; Missing drive strength and slew rate ;
; Dq[14]      ; Missing drive strength and slew rate ;
; Dq[15]      ; Missing drive strength and slew rate ;
+-------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                              ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                            ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Clk~inputCLKENA0                                                                                                                  ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; Rd_clk~inputCLKENA0                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; Rst_n~inputCLKENA0                                                                                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; Sd_clk~inputCLKENA0                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; Wr_clk~inputCLKENA0                                                                                                               ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                             ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[8] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[8]~DUPLICATE ;                  ;                       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~DUPLICATE                      ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6~DUPLICATE                      ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]~DUPLICATE ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]~DUPLICATE                                                  ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[1]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[1]~DUPLICATE                                                  ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[3]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[3]~DUPLICATE                                                  ;                  ;                       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[5]                                                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[5]~DUPLICATE                                                  ;                  ;                       ;
; sdram_control:sdram_control|FF                                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|FF~DUPLICATE                                                                                                    ;                  ;                       ;
; sdram_control:sdram_control|main_state.AREF                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|main_state.AREF~DUPLICATE                                                                                       ;                  ;                       ;
; sdram_control:sdram_control|main_state.WRITE                                                                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|main_state.WRITE~DUPLICATE                                                                                      ;                  ;                       ;
; sdram_control:sdram_control|rd_opt_done                                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|rd_opt_done~DUPLICATE                                                                                           ;                  ;                       ;
; sdram_control:sdram_control|ref_cnt[0]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_cnt[0]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram_control:sdram_control|ref_cnt[1]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_cnt[1]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram_control:sdram_control|ref_cnt[2]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_cnt[2]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram_control:sdram_control|ref_cnt[3]                                                                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_cnt[3]~DUPLICATE                                                                                            ;                  ;                       ;
; sdram_control:sdram_control|ref_opt                                                                                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_opt~DUPLICATE                                                                                               ;                  ;                       ;
; sdram_control:sdram_control|ref_opt_done                                                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_opt_done~DUPLICATE                                                                                          ;                  ;                       ;
; sdram_control:sdram_control|ref_time_cnt[6]                                                                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|ref_time_cnt[6]~DUPLICATE                                                                                       ;                  ;                       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[0]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[0]~DUPLICATE                                                                     ;                  ;                       ;
; sdram_control:sdram_control|wr_cnt[0]                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|wr_cnt[0]~DUPLICATE                                                                                             ;                  ;                       ;
; sdram_control:sdram_control|wr_cnt[2]                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|wr_cnt[2]~DUPLICATE                                                                                             ;                  ;                       ;
; sdram_control:sdram_control|wr_cnt[4]                                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sdram_control:sdram_control|wr_cnt[4]~DUPLICATE                                                                                             ;                  ;                       ;
+-----------------------------------------------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1639 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1639 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1639    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 0       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/work_2/licheng/SDRAM/class32_Sdram_Control/dev/output_files/Sdram_Control.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 438 / 18,480       ; 2 %   ;
; ALMs needed [=A-B+C]                                        ; 438                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 481 / 18,480       ; 3 %   ;
;         [a] ALMs used for LUT logic and registers           ; 170                ;       ;
;         [b] ALMs used for LUT logic                         ; 258                ;       ;
;         [c] ALMs used for registers                         ; 53                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 44 / 18,480        ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18,480         ; < 1 % ;
;         [a] Due to location constrained logic               ; 1                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                  ;       ;
;         [c] Due to LAB input limits                         ; 0                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 63 / 1,848         ; 3 %   ;
;     -- Logic LABs                                           ; 63                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 752                ;       ;
;     -- 7 input functions                                    ; 1                  ;       ;
;     -- 6 input functions                                    ; 146                ;       ;
;     -- 5 input functions                                    ; 46                 ;       ;
;     -- 4 input functions                                    ; 172                ;       ;
;     -- <=3 input functions                                  ; 387                ;       ;
; Combinational ALUT usage for route-throughs                 ; 31                 ;       ;
; Dedicated logic registers                                   ; 485                ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 445 / 36,960       ; 1 %   ;
;         -- Secondary logic registers                        ; 40 / 36,960        ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 452                ;       ;
;         -- Routing optimization registers                   ; 33                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 193 / 224          ; 86 %  ;
;     -- Clock pins                                           ; 9 / 9              ; 100 % ;
;     -- Dedicated input pins                                 ; 0 / 11             ; 0 %   ;
;                                                             ;                    ;       ;
; Global signals                                              ; 5                  ;       ;
; M10K blocks                                                 ; 2 / 308            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 8,192 / 3,153,920  ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 3,153,920 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 66             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 4              ; 0 %   ;
; Global clocks                                               ; 5 / 16             ; 31 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68             ; 0 %   ;
; JTAGs                                                       ; 0 / 1              ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1% / 1% / 2%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 11% / 11% / 13%    ;       ;
; Maximum fan-out                                             ; 287                ;       ;
; Highest non-global fan-out                                  ; 125                ;       ;
; Total fan-out                                               ; 4823               ;       ;
; Average fan-out                                             ; 2.88               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+---------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                         ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                  ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 438 / 18480 ( 2 % )  ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 438                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 481 / 18480 ( 3 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 170                  ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 258                  ; 0                              ;
;         [c] ALMs used for registers                         ; 53                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 44 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 1 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 1                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                            ;
;                                                             ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 63 / 1848 ( 3 % )    ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 63                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 752                  ; 0                              ;
;     -- 7 input functions                                    ; 1                    ; 0                              ;
;     -- 6 input functions                                    ; 146                  ; 0                              ;
;     -- 5 input functions                                    ; 46                   ; 0                              ;
;     -- 4 input functions                                    ; 172                  ; 0                              ;
;     -- <=3 input functions                                  ; 387                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 31                   ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                              ;
;     -- By type:                                             ;                      ;                                ;
;         -- Primary logic registers                          ; 445 / 36960 ( 1 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 40 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                      ;                                ;
;         -- Design implementation registers                  ; 452                  ; 0                              ;
;         -- Routing optimization registers                   ; 33                   ; 0                              ;
;                                                             ;                      ;                                ;
;                                                             ;                      ;                                ;
; Virtual pins                                                ; 0                    ; 0                              ;
; I/O pins                                                    ; 193                  ; 0                              ;
; I/O registers                                               ; 0                    ; 0                              ;
; Total block memory bits                                     ; 8192                 ; 0                              ;
; Total block memory implementation bits                      ; 20480                ; 0                              ;
; M10K block                                                  ; 2 / 308 ( < 1 % )    ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 5 / 104 ( 4 % )      ; 0 / 104 ( 0 % )                ;
;                                                             ;                      ;                                ;
; Connections                                                 ;                      ;                                ;
;     -- Input Connections                                    ; 16                   ; 0                              ;
;     -- Registered Input Connections                         ; 0                    ; 0                              ;
;     -- Output Connections                                   ; 16                   ; 0                              ;
;     -- Registered Output Connections                        ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Internal Connections                                        ;                      ;                                ;
;     -- Total Connections                                    ; 4853                 ; 0                              ;
;     -- Registered Connections                               ; 1528                 ; 0                              ;
;                                                             ;                      ;                                ;
; External Connections                                        ;                      ;                                ;
;     -- Top                                                  ; 32                   ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Partition Interface                                         ;                      ;                                ;
;     -- Input Ports                                          ; 121                  ; 0                              ;
;     -- Output Ports                                         ; 56                   ; 0                              ;
;     -- Bidir Ports                                          ; 16                   ; 0                              ;
;                                                             ;                      ;                                ;
; Registered Ports                                            ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 0                              ;
;                                                             ;                      ;                                ;
; Port Connectivity                                           ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 0                              ;
+-------------------------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Clk             ; M16   ; 5B       ; 54           ; 18           ; 60           ; 287                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[0]      ; J18   ; 7A       ; 48           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[10]     ; Y21   ; 4A       ; 50           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[11]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[12]     ; G8    ; 8A       ; 20           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[13]     ; U11   ; 3B       ; 24           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[14]     ; U12   ; 3B       ; 24           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[15]     ; N2    ; 2A       ; 0            ; 19           ; 37           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[16]     ; R14   ; 4A       ; 50           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[17]     ; C13   ; 7A       ; 36           ; 45           ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[18]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[19]     ; T18   ; 5A       ; 54           ; 14           ; 43           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[1]      ; E14   ; 7A       ; 40           ; 45           ; 40           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[20]     ; AB5   ; 3B       ; 16           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[21]     ; J9    ; 8A       ; 18           ; 45           ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[22]     ; U1    ; 2A       ; 0            ; 19           ; 20           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[23]     ; P7    ; 3A       ; 14           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[2]      ; AB11  ; 3B       ; 25           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[3]      ; Y20   ; 4A       ; 48           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[4]      ; M6    ; 3A       ; 14           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[5]      ; R12   ; 3B       ; 24           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[6]      ; P8    ; 3B       ; 18           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[7]      ; R11   ; 3B       ; 25           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[8]      ; C11   ; 7A       ; 32           ; 45           ; 74           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_addr[9]      ; R10   ; 3B       ; 25           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_clk          ; F9    ; 8A       ; 14           ; 45           ; 17           ; 64                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_en           ; R22   ; 5A       ; 54           ; 15           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_load         ; AB10  ; 3B       ; 25           ; 0            ; 51           ; 9                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[0]  ; V18   ; 4A       ; 51           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[10] ; R9    ; 3B       ; 23           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[11] ; J17   ; 7A       ; 44           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[12] ; N8    ; 3B       ; 18           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[13] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[14] ; F12   ; 7A       ; 38           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[15] ; AA10  ; 3B       ; 22           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[16] ; AB21  ; 4A       ; 40           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[17] ; P14   ; 4A       ; 50           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[18] ; Y16   ; 4A       ; 40           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[19] ; AA8   ; 3B       ; 19           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[1]  ; AB17  ; 4A       ; 38           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[20] ; W9    ; 3A       ; 11           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[21] ; P6    ; 3A       ; 11           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[22] ; Y9    ; 3B       ; 23           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[23] ; V14   ; 4A       ; 38           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[2]  ; N9    ; 3B       ; 29           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[3]  ; Y19   ; 4A       ; 48           ; 0            ; 40           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[4]  ; T13   ; 4A       ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[5]  ; F15   ; 7A       ; 46           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[6]  ; G12   ; 7A       ; 34           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[7]  ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[8]  ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rd_max_addr[9]  ; AA12  ; 3B       ; 29           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Rst_n           ; M8    ; 3B       ; 22           ; 0            ; 17           ; 329                   ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Sd_clk          ; F10   ; 8A       ; 22           ; 45           ; 17           ; 68                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[0]      ; A5    ; 8A       ; 16           ; 45           ; 74           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[10]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[11]     ; A10   ; 8A       ; 18           ; 45           ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[12]     ; V9    ; 3B       ; 16           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[13]     ; Y10   ; 3B       ; 23           ; 0            ; 91           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[14]     ; K9    ; 7A       ; 34           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[15]     ; G10   ; 8A       ; 22           ; 45           ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[16]     ; R6    ; 3A       ; 10           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[17]     ; L19   ; 5B       ; 54           ; 21           ; 3            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[18]     ; C6    ; 8A       ; 12           ; 45           ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[19]     ; M7    ; 3A       ; 14           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[1]      ; A7    ; 8A       ; 12           ; 45           ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[20]     ; N6    ; 3A       ; 11           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[21]     ; AA7   ; 3B       ; 18           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[22]     ; R7    ; 3A       ; 14           ; 0            ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[23]     ; P12   ; 3B       ; 24           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[2]      ; K7    ; 8A       ; 22           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[3]      ; U8    ; 3A       ; 10           ; 0            ; 74           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[4]      ; T9    ; 3B       ; 19           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[5]      ; A12   ; 7A       ; 36           ; 45           ; 51           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[6]      ; T10   ; 3B       ; 23           ; 0            ; 57           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[7]      ; V6    ; 3A       ; 12           ; 0            ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[8]      ; H8    ; 8A       ; 20           ; 45           ; 34           ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_addr[9]      ; M9    ; 3B       ; 22           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_clk          ; N16   ; 5B       ; 54           ; 18           ; 43           ; 70                    ; 0                  ; yes    ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[0]      ; G13   ; 7A       ; 38           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[10]     ; AA18  ; 4A       ; 43           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[11]     ; M22   ; 5B       ; 54           ; 19           ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[12]     ; C1    ; 2A       ; 0            ; 21           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[13]     ; AA19  ; 4A       ; 44           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[14]     ; N19   ; 5B       ; 54           ; 19           ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[15]     ; A9    ; 8A       ; 18           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[1]      ; V19   ; 4A       ; 51           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[2]      ; U15   ; 4A       ; 43           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[3]      ; A14   ; 7A       ; 46           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[4]      ; P19   ; 5A       ; 54           ; 17           ; 37           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[5]      ; U20   ; 4A       ; 52           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[6]      ; E15   ; 7A       ; 46           ; 45           ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[7]      ; A13   ; 7A       ; 42           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[8]      ; H9    ; 8A       ; 18           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_data[9]      ; B13   ; 7A       ; 42           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_en           ; L7    ; 8A       ; 22           ; 45           ; 34           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_load         ; V13   ; 4A       ; 33           ; 0            ; 57           ; 7                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[0]  ; T8    ; 3A       ; 12           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[10] ; U7    ; 3A       ; 10           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[11] ; C9    ; 8A       ; 16           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[12] ; V10   ; 3B       ; 16           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[13] ; T7    ; 3A       ; 12           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[14] ; W8    ; 3A       ; 11           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[15] ; J7    ; 8A       ; 20           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[16] ; B6    ; 8A       ; 14           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[17] ; AA9   ; 3B       ; 22           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[18] ; AB6   ; 3B       ; 16           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[19] ; B5    ; 8A       ; 16           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[1]  ; U2    ; 2A       ; 0            ; 19           ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[20] ; AB7   ; 3B       ; 18           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[21] ; N1    ; 2A       ; 0            ; 19           ; 54           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[22] ; B7    ; 8A       ; 14           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[23] ; U10   ; 3B       ; 19           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[2]  ; L8    ; 7A       ; 34           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[3]  ; A8    ; 8A       ; 12           ; 45           ; 0            ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[4]  ; T19   ; 5A       ; 54           ; 14           ; 77           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[5]  ; E10   ; 8A       ; 14           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[6]  ; AB8   ; 3B       ; 19           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[7]  ; C8    ; 8A       ; 10           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[8]  ; U6    ; 3A       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
; Wr_max_addr[9]  ; G1    ; 2A       ; 0            ; 21           ; 20           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Ba[0]       ; H15   ; 7A       ; 44           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ba[1]       ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Cas_n       ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Cke         ; G16   ; 7A       ; 50           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Cs_n        ; D17   ; 7A       ; 50           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Dqm[0]      ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Dqm[1]      ; A15   ; 7A       ; 46           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Ras_n       ; V15   ; 4A       ; 38           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[0]  ; G15   ; 7A       ; 43           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[10] ; F14   ; 7A       ; 43           ; 45           ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[11] ; C15   ; 7A       ; 43           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[12] ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[13] ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[14] ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[15] ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[1]  ; E2    ; 2A       ; 0            ; 20           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[2]  ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[3]  ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[4]  ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[5]  ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[6]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[7]  ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[8]  ; D3    ; 2A       ; 0            ; 20           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_data[9]  ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_empty    ; G11   ; 7A       ; 38           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[0]   ; T17   ; 5A       ; 54           ; 14           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[1]   ; B15   ; 7A       ; 43           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[2]   ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[3]   ; AB13  ; 4A       ; 33           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[4]   ; D12   ; 7A       ; 32           ; 45           ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[5]   ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[6]   ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Rd_use[7]   ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[0]       ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[10]      ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[11]      ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[12]      ; U13   ; 4A       ; 33           ; 0            ; 40           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[1]       ; B12   ; 7A       ; 36           ; 45           ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[2]       ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[3]       ; H14   ; 7A       ; 42           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[4]       ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[5]       ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[6]       ; AB15  ; 4A       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[7]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[8]       ; J13   ; 7A       ; 42           ; 45           ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Sa[9]       ; AA14  ; 4A       ; 34           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; We_n        ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_full     ; P18   ; 5A       ; 54           ; 17           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[0]   ; H10   ; 7A       ; 40           ; 45           ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[1]   ; H13   ; 7A       ; 38           ; 45           ; 0            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[2]   ; J11   ; 7A       ; 40           ; 45           ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[3]   ; F13   ; 7A       ; 40           ; 45           ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[4]   ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[5]   ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[6]   ; N20   ; 5B       ; 54           ; 18           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; Wr_use[7]   ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------+---------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination                ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                                 ; Output Enable Group ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------+---------------------+
; Dq[0]  ; M18   ; 5B       ; 54           ; 19           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[10] ; T22   ; 5A       ; 54           ; 15           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[11] ; P17   ; 5A       ; 54           ; 17           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[12] ; R17   ; 5A       ; 54           ; 16           ; 20           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[13] ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[14] ; L2    ; 2A       ; 0            ; 20           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[15] ; L22   ; 5B       ; 54           ; 19           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[1]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[2]  ; AA1   ; 2A       ; 0            ; 18           ; 94           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[3]  ; B11   ; 7A       ; 32           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[4]  ; AA2   ; 2A       ; 0            ; 18           ; 77           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[5]  ; R21   ; 5A       ; 54           ; 16           ; 37           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[6]  ; P16   ; 5A       ; 54           ; 17           ; 3            ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[7]  ; W2    ; 2A       ; 0            ; 18           ; 60           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[8]  ; E12   ; 7A       ; 32           ; 45           ; 57           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
; Dq[9]  ; P22   ; 5A       ; 54           ; 16           ; 54           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Off               ; Series 50 Ohm without Calibration ; --                        ; 0                   ; Off                         ; Fitter               ; 0 pF ; sdram_control:sdram_control|Wr_data_vaild (inverted) ; -                   ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+-----------------------------------+---------------------------+---------------------+-----------------------------+----------------------+------+------------------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 15 / 16 ( 94 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 43 / 48 ( 90 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 10 / 16 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 37 / 48 ( 77 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 24 / 32 ( 75 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; Wr_addr[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; Wr_addr[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; Wr_max_addr[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; Wr_data[15]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; Wr_addr[11]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; Wr_addr[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; Wr_data[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; Wr_data[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; Dqm[1]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; Dq[2]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; Dq[4]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; Wr_addr[21]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; Rd_max_addr[19]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; Wr_max_addr[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; Rd_max_addr[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; Rd_max_addr[9]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; Wr_addr[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; Sa[9]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; Rd_addr[18]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; Rd_data[14]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; Wr_data[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; Wr_data[13]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; We_n                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; Sa[4]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; Rd_addr[20]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; Wr_max_addr[18]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; Wr_max_addr[20]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; Wr_max_addr[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; Rd_load                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; Rd_addr[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; Rd_addr[11]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; Rd_use[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; Sa[6]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; Rd_max_addr[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; Rd_max_addr[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; Rd_use[5]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; Rd_max_addr[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; Sa[7]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; Wr_max_addr[19]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B6       ; 268        ; 8A       ; Wr_max_addr[16]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; Wr_max_addr[22]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; Rd_data[13]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; Dq[3]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B12      ; 240        ; 7A       ; Sa[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; Wr_data[9]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; Rd_use[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; Wr_data[12]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; Dqm[0]                          ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; Wr_addr[18]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; Wr_max_addr[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C9       ; 265        ; 8A       ; Wr_max_addr[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C10      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; Rd_addr[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; Rd_addr[17]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; Rd_data[11]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; Rd_data[8]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; Rd_use[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D13      ; 239        ; 7A       ; Sa[10]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D14      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; Cs_n                            ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; Rd_data[1]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; Wr_max_addr[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; --       ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; Dq[8]                           ; bidir  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; Rd_addr[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E15      ; 215        ; 7A       ; Wr_data[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; Rd_clk                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F10      ; 253        ; 8A       ; Sd_clk                          ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; Rd_max_addr[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F13      ; 233        ; 7A       ; Wr_use[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F14      ; 226        ; 7A       ; Rd_data[10]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 217        ; 7A       ; Rd_max_addr[5]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; Wr_max_addr[9]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G2       ; 19         ; 2A       ; Wr_use[7]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; Rd_addr[12]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; Wr_addr[15]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G11      ; 236        ; 7A       ; Rd_empty                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G12      ; 245        ; 7A       ; Rd_max_addr[6]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; Wr_data[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; Rd_data[0]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; Cke                             ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; Wr_addr[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; Wr_data[8]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 234        ; 7A       ; Wr_use[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H11      ; 243        ; 7A       ; Rd_use[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; Wr_use[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; Sa[3]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H15      ; 221        ; 7A       ; Ba[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; Wr_max_addr[15]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; Ba[1]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; Rd_addr[21]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; Wr_use[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; Sa[8]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; Rd_max_addr[11]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J18      ; 214        ; 7A       ; Rd_addr[0]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ; bidir  ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; Wr_addr[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; Wr_addr[14]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; Rd_data[4]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; Rd_data[7]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; Dq[14]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; Wr_en                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; Wr_max_addr[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; Wr_addr[17]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; Dq[15]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; Rd_addr[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M7       ; 72         ; 3A       ; Wr_addr[19]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M8       ; 86         ; 3B       ; Rst_n                           ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; Wr_addr[9]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; Clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; Dq[0]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; Wr_data[11]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; Wr_max_addr[21]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; Rd_addr[15]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; Wr_addr[20]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; Rd_max_addr[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N9       ; 104        ; 3B       ; Rd_max_addr[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; Wr_clk                          ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; Wr_data[14]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; Wr_use[6]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; Wr_use[5]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; Rd_max_addr[21]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P7       ; 73         ; 3A       ; Rd_addr[23]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P8       ; 78         ; 3B       ; Rd_addr[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P9       ; 102        ; 3B       ; Sa[0]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; Wr_addr[23]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; Rd_max_addr[17]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; Dq[6]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; Dq[11]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; Wr_full                         ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; Wr_data[4]                      ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; Dq[9]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; --       ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; Wr_addr[16]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R7       ; 71         ; 3A       ; Wr_addr[22]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; Rd_max_addr[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; Rd_addr[9]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; Rd_addr[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; Rd_addr[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; Rd_addr[16]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 161        ; 5A       ; Rd_data[6]                      ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; Dq[1]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; Dq[12]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; Dq[5]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; Rd_en                           ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ; input  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; Wr_max_addr[13]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; Wr_max_addr[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; Wr_addr[4]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; Wr_addr[6]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; Rd_max_addr[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; Rd_max_addr[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; Rd_data[12]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; Sa[5]                           ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; Rd_use[0]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; Rd_addr[19]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; Wr_max_addr[4]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; Rd_use[7]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; Dq[10]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; Rd_addr[22]                     ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; Wr_max_addr[1]                  ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; Wr_max_addr[8]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U7       ; 59         ; 3A       ; Wr_max_addr[10]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; Wr_addr[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; Wr_max_addr[23]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U11      ; 94         ; 3B       ; Rd_addr[13]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U12      ; 96         ; 3B       ; Rd_addr[14]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U13      ; 109        ; 4A       ; Sa[12]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; Wr_data[2]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; Wr_data[5]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ; bidir  ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; Wr_addr[7]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; Wr_addr[12]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V10      ; 77         ; 3B       ; Wr_max_addr[12]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; Wr_load                         ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; Rd_max_addr[23]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; Ras_n                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; Rd_data[2]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; Rd_max_addr[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; Wr_data[1]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; Wr_use[4]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; Dq[7]                           ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; Wr_max_addr[14]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W9       ; 65         ; 3A       ; Rd_max_addr[20]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; Cas_n                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; --       ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; Sa[2]                           ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; Rd_use[6]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; Rd_data[3]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; Dq[13]                          ; bidir  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; Rd_max_addr[22]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; Wr_addr[13]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; Rd_max_addr[7]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; Rd_data[15]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; Rd_data[5]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; Rd_max_addr[18]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; Sa[11]                          ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; Rd_max_addr[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; Rd_addr[3]                      ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; Rd_addr[10]                     ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; Rd_data[9]                      ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                       ; Library Name ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |sdram_control_top                            ; 438.0 (160.9)        ; 480.0 (163.8)                    ; 42.5 (3.4)                                        ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 752 (317)           ; 485 (50)                  ; 0 (0)         ; 8192              ; 2     ; 0          ; 193  ; 0            ; |sdram_control_top                                                                                                                        ;              ;
;    |fifo_rd:sd_rd_fifo|                       ; 58.5 (0.0)           ; 77.8 (0.0)                       ; 19.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 130 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|               ; 58.5 (0.0)           ; 77.8 (0.0)                       ; 19.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 130 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_0or1:auto_generated|         ; 58.5 (16.5)          ; 77.8 (18.0)                      ; 19.3 (1.5)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (23)             ; 130 (27)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated                                                  ;              ;
;             |a_gray2bin_g9b:rdptr_g_gray2bin| ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin                  ;              ;
;             |a_gray2bin_g9b:rs_dgwp_gray2bin| ; 2.4 (2.4)            ; 3.1 (3.1)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin                  ;              ;
;             |a_gray2bin_g9b:wrptr_g_gray2bin| ; 2.3 (2.3)            ; 2.6 (2.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin                  ;              ;
;             |a_gray2bin_g9b:ws_dgrp_gray2bin| ; 2.2 (2.2)            ; 3.0 (3.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin                  ;              ;
;             |a_graycounter_bcc:wrptr_g1p|     ; 7.8 (7.8)            ; 9.2 (9.2)                        ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p                      ;              ;
;             |a_graycounter_fu6:rdptr_g1p|     ; 8.3 (8.3)            ; 12.2 (12.2)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_nc8:rs_dgwp|      ; 3.3 (0.0)            ; 7.7 (0.0)                        ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                       ;              ;
;                |dffpipe_jd9:dffpipe12|        ; 3.3 (3.3)            ; 7.7 (7.7)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12 ;              ;
;             |alt_synch_pipe_oc8:ws_dgrp|      ; 3.0 (0.0)            ; 5.5 (0.0)                        ; 2.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                       ;              ;
;                |dffpipe_kd9:dffpipe15|        ; 3.0 (3.0)            ; 5.5 (5.5)                        ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15 ;              ;
;             |altsyncram_3j71:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram                         ;              ;
;             |cmpr_1v5:rdempty_eq_comp|        ; 1.8 (1.8)            ; 1.8 (1.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp                         ;              ;
;             |cmpr_1v5:wrfull_eq_comp|         ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp                          ;              ;
;             |dffpipe_3dc:rdaclr|              ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr                               ;              ;
;             |dffpipe_3dc:wraclr|              ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr                               ;              ;
;             |dffpipe_gd9:rs_brp|              ; 1.3 (1.3)            ; 2.1 (2.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;             |dffpipe_gd9:rs_bwp|              ; 1.2 (1.2)            ; 2.4 (2.4)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;             |dffpipe_gd9:ws_brp|              ; 1.6 (1.6)            ; 2.1 (2.1)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp                               ;              ;
;             |dffpipe_gd9:ws_bwp|              ; 1.8 (1.8)            ; 2.1 (2.1)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp                               ;              ;
;    |fifo_wr:sd_wr_fifo|                       ; 59.0 (0.0)           ; 73.0 (0.0)                       ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 134 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo                                                                                                     ;              ;
;       |dcfifo:dcfifo_component|               ; 59.0 (0.0)           ; 73.0 (0.0)                       ; 14.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (0)              ; 134 (0)                   ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component                                                                             ;              ;
;          |dcfifo_0or1:auto_generated|         ; 59.0 (17.8)          ; 73.0 (18.6)                      ; 14.0 (0.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 94 (23)             ; 134 (31)                  ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated                                                  ;              ;
;             |a_gray2bin_g9b:rdptr_g_gray2bin| ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin                  ;              ;
;             |a_gray2bin_g9b:rs_dgwp_gray2bin| ; 2.2 (2.2)            ; 3.1 (3.1)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin                  ;              ;
;             |a_gray2bin_g9b:wrptr_g_gray2bin| ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin                  ;              ;
;             |a_gray2bin_g9b:ws_dgrp_gray2bin| ; 2.3 (2.3)            ; 2.3 (2.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin                  ;              ;
;             |a_graycounter_bcc:wrptr_g1p|     ; 8.4 (8.4)            ; 10.3 (10.3)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p                      ;              ;
;             |a_graycounter_fu6:rdptr_g1p|     ; 7.8 (7.8)            ; 9.6 (9.6)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p                      ;              ;
;             |alt_synch_pipe_nc8:rs_dgwp|      ; 2.6 (0.0)            ; 5.9 (0.0)                        ; 3.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp                       ;              ;
;                |dffpipe_jd9:dffpipe12|        ; 2.6 (2.6)            ; 5.9 (5.9)                        ; 3.3 (3.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12 ;              ;
;             |alt_synch_pipe_oc8:ws_dgrp|      ; 2.3 (0.0)            ; 5.2 (0.0)                        ; 2.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp                       ;              ;
;                |dffpipe_kd9:dffpipe15|        ; 2.3 (2.3)            ; 5.2 (5.2)                        ; 2.9 (2.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15 ;              ;
;             |altsyncram_3j71:fifo_ram|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 1     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram                         ;              ;
;             |cmpr_1v5:rdempty_eq_comp|        ; 1.5 (1.5)            ; 1.7 (1.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp                         ;              ;
;             |cmpr_1v5:wrfull_eq_comp|         ; 1.4 (1.4)            ; 1.4 (1.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp                          ;              ;
;             |dffpipe_3dc:rdaclr|              ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr                               ;              ;
;             |dffpipe_3dc:wraclr|              ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr                               ;              ;
;             |dffpipe_gd9:rs_brp|              ; 2.1 (2.1)            ; 2.1 (2.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp                               ;              ;
;             |dffpipe_gd9:rs_bwp|              ; 1.9 (1.9)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp                               ;              ;
;             |dffpipe_gd9:ws_brp|              ; 1.7 (1.7)            ; 2.1 (2.1)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp                               ;              ;
;             |dffpipe_gd9:ws_bwp|              ; 1.3 (1.3)            ; 2.1 (2.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp                               ;              ;
;    |sdram_control:sdram_control|              ; 159.6 (139.1)        ; 165.3 (143.3)                    ; 5.8 (4.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 246 (209)           ; 171 (149)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|sdram_control:sdram_control                                                                                            ;              ;
;       |sdram_init:sdram_init|                 ; 20.5 (20.5)          ; 22.1 (22.1)                      ; 1.6 (1.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |sdram_control_top|sdram_control:sdram_control|sdram_init:sdram_init                                                                      ;              ;
+-----------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Wr_full         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Wr_use[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_data[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_empty        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rd_use[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Sa[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ba[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ba[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Cs_n            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Cke             ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Ras_n           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Cas_n           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; We_n            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dqm[0]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dqm[1]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[0]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[1]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[2]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[3]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[4]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[5]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[6]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[7]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[8]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[9]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[10]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[11]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[12]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[13]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[14]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Dq[15]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Rst_n           ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_load         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_en           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_en           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Sd_clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_clk          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_load         ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[0]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[5]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[7]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[8]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[9]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[11]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_data[15]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[0]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[9]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[1]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[10]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[10]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[2]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[2]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[11]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[11]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[3]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[3]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[12]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[4]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[4]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[13]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[13]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[5]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[14]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[14]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[6]      ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[15]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[7]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[16]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[16]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[8]      ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[17]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[17]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[18]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[18]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[19]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[19]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[20]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[20]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[21]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[21]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[22]     ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[22]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_addr[23]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_addr[23]     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[2]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[1]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[16] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[17] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[23] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[8]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[22] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[11] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[10] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[19] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[20] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[5]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Wr_max_addr[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[18] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[16] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[17] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[23] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[8]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[6]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[13] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[12] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[22] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[21] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[11] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[9]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[10] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[19] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[20] ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[15] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[14] ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; Rd_max_addr[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                 ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Dq[0]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[1]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[2]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[3]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[4]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[5]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[6]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[7]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[8]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[9]                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[10]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Dq[11]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[12]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[13]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[14]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Dq[15]                                                                                                              ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Rst_n                                                                                                               ;                   ;         ;
;      - sdram_control:sdram_control|Sa[10]                                                                           ; 1                 ; 0       ;
;      - sdram_control:sdram_control|Sa[0]~2                                                                          ; 1                 ; 0       ;
;      - sdram_control:sdram_control|Sa[9]~6                                                                          ; 1                 ; 0       ;
;      - sdram_control:sdram_control|Ba[0]~1                                                                          ; 1                 ; 0       ;
;      - sdram_control:sdram_control|Command[2]~4                                                                     ; 1                 ; 0       ;
;      - wr_sdram_addr[0]~6                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[0]~6                                                                                           ; 0                 ; 0       ;
;      - wr_sdram_addr[9]~2                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[9]~2                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[1]~14                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[1]~14                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[10]~10                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[10]~10                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[2]~22                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[2]~22                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[11]~18                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[11]~18                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[3]~30                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[3]~30                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[12]~26                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[12]~26                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[4]~38                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[4]~38                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[13]~34                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[13]~34                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[5]~46                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[5]~46                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[14]~42                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[14]~42                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[6]~54                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[6]~54                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[15]~50                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[15]~50                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[7]~62                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[7]~62                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[16]~58                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[16]~58                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[8]~70                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[8]~70                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[17]~66                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~66                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[18]~74                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[18]~74                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[19]~78                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[19]~78                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[20]~82                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[20]~82                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[21]~86                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[21]~86                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[22]~90                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[22]~90                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[23]~94                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[23]~94                                                                                         ; 1                 ; 0       ;
;      - sd_caddr[0]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[0]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[1]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[1]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[2]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[2]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[3]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[3]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[4]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[4]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[5]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[5]                                                                                                  ; 0                 ; 0       ;
;      - sd_caddr[6]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[6]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[7]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[7]                                                                                                  ; 1                 ; 0       ;
;      - sd_caddr[8]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[8]                                                                                                  ; 0                 ; 0       ;
;      - sd_raddr[9]                                                                                                  ; 1                 ; 0       ;
;      - sd_raddr[10]                                                                                                 ; 1                 ; 0       ;
;      - sd_raddr[11]                                                                                                 ; 1                 ; 0       ;
;      - sd_raddr[12]                                                                                                 ; 0                 ; 0       ;
;      - sd_baddr[0]                                                                                                  ; 1                 ; 0       ;
;      - sd_baddr[1]                                                                                                  ; 1                 ; 0       ;
;      - wr_sdram_addr[0]~5                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[0]~5                                                                                           ; 0                 ; 0       ;
;      - wr_sdram_addr[9]~1                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[9]~1                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[1]~13                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[1]~13                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[10]~9                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[10]~9                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[2]~21                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[2]~21                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[11]~17                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[11]~17                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[3]~29                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[3]~29                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[12]~25                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[12]~25                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[4]~37                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[4]~37                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[13]~33                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[13]~33                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[5]~45                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[5]~45                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[14]~41                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[14]~41                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[6]~53                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[6]~53                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[15]~49                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[15]~49                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[7]~61                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[7]~61                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[16]~57                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[16]~57                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[8]~69                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[8]~69                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[17]~65                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~65                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[18]~73                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[18]~73                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[19]~77                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[19]~77                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[20]~81                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[20]~81                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[21]~85                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[21]~85                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[22]~89                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[22]~89                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[23]~93                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[23]~93                                                                                         ; 1                 ; 0       ;
; Wr_clk                                                                                                              ;                   ;         ;
; Wr_load                                                                                                             ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe12a[0]          ; 1                 ; 0       ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]          ; 1                 ; 0       ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]          ; 1                 ; 0       ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]          ; 1                 ; 0       ;
;      - wr_sdram_addr[0]~120                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[16]~121                                                                                        ; 1                 ; 0       ;
;      - wr_sdram_addr[16]~122                                                                                        ; 1                 ; 0       ;
; Wr_en                                                                                                               ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~0                          ; 0                 ; 0       ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~0        ; 0                 ; 0       ;
; Rd_en                                                                                                               ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~0                          ; 1                 ; 0       ;
; Sd_clk                                                                                                              ;                   ;         ;
; Rd_clk                                                                                                              ;                   ;         ;
; Clk                                                                                                                 ;                   ;         ;
; Rd_load                                                                                                             ;                   ;         ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]          ; 0                 ; 0       ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe12a[0]          ; 0                 ; 0       ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]          ; 0                 ; 0       ;
;      - fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]          ; 0                 ; 0       ;
;      - sd_baddr[0]~0                                                                                                ; 1                 ; 0       ;
;      - sd_rd_req~0                                                                                                  ; 0                 ; 0       ;
;      - rd_sdram_addr[2]~120                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~121                                                                                        ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~122                                                                                        ; 1                 ; 0       ;
; Wr_data[0]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Wr_data[1]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[2]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[3]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[4]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[5]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Wr_data[6]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[7]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[8]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[9]                                                                                                          ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 0                 ; 0       ;
; Wr_data[10]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[11]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[12]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[13]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[14]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_data[15]                                                                                                         ;                   ;         ;
;      - fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0 ; 1                 ; 0       ;
; Wr_addr[0]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[0]~6                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[0]~7                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[0]~5                                                                                           ; 1                 ; 0       ;
; Rd_addr[0]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[0]~6                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[0]~7                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[0]~5                                                                                           ; 1                 ; 0       ;
; Wr_addr[9]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[9]~2                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[9]~3                                                                                           ; 1                 ; 0       ;
;      - wr_sdram_addr[9]~1                                                                                           ; 1                 ; 0       ;
; Rd_addr[9]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[9]~2                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[9]~3                                                                                           ; 1                 ; 0       ;
;      - rd_sdram_addr[9]~1                                                                                           ; 1                 ; 0       ;
; Wr_addr[1]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[1]~14                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[1]~15                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[1]~13                                                                                          ; 1                 ; 0       ;
; Rd_addr[1]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[1]~14                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[1]~15                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[1]~13                                                                                          ; 1                 ; 0       ;
; Wr_addr[10]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[10]~10                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[10]~11                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[10]~9                                                                                          ; 0                 ; 0       ;
; Rd_addr[10]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[10]~10                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[10]~11                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[10]~9                                                                                          ; 1                 ; 0       ;
; Wr_addr[2]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[2]~22                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[2]~23                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[2]~21                                                                                          ; 1                 ; 0       ;
; Rd_addr[2]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[2]~22                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[2]~23                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[2]~21                                                                                          ; 0                 ; 0       ;
; Wr_addr[11]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[11]~18                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[11]~19                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[11]~17                                                                                         ; 0                 ; 0       ;
; Rd_addr[11]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[11]~18                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[11]~19                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[11]~17                                                                                         ; 0                 ; 0       ;
; Wr_addr[3]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[3]~30                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[3]~31                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[3]~29                                                                                          ; 0                 ; 0       ;
; Rd_addr[3]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[3]~30                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[3]~31                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[3]~29                                                                                          ; 1                 ; 0       ;
; Wr_addr[12]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[12]~26                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[12]~27                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[12]~25                                                                                         ; 1                 ; 0       ;
; Rd_addr[12]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[12]~26                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[12]~27                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[12]~25                                                                                         ; 1                 ; 0       ;
; Wr_addr[4]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[4]~38                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[4]~39                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[4]~37                                                                                          ; 1                 ; 0       ;
; Rd_addr[4]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[4]~38                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[4]~39                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[4]~37                                                                                          ; 0                 ; 0       ;
; Wr_addr[13]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[13]~34                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[13]~35                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[13]~33                                                                                         ; 1                 ; 0       ;
; Rd_addr[13]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[13]~34                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[13]~35                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[13]~33                                                                                         ; 0                 ; 0       ;
; Wr_addr[5]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[5]~46                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[5]~47                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[5]~45                                                                                          ; 1                 ; 0       ;
; Rd_addr[5]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[5]~46                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[5]~47                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[5]~45                                                                                          ; 1                 ; 0       ;
; Wr_addr[14]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[14]~42                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[14]~43                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[14]~41                                                                                         ; 1                 ; 0       ;
; Rd_addr[14]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[14]~42                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[14]~43                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[14]~41                                                                                         ; 0                 ; 0       ;
; Wr_addr[6]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[6]~54                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[6]~55                                                                                          ; 1                 ; 0       ;
;      - wr_sdram_addr[6]~53                                                                                          ; 1                 ; 0       ;
; Rd_addr[6]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[6]~54                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[6]~55                                                                                          ; 1                 ; 0       ;
;      - rd_sdram_addr[6]~53                                                                                          ; 1                 ; 0       ;
; Wr_addr[15]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[15]~50                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[15]~51                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[15]~49                                                                                         ; 0                 ; 0       ;
; Rd_addr[15]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[15]~50                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[15]~51                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[15]~49                                                                                         ; 0                 ; 0       ;
; Wr_addr[7]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[7]~62                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[7]~63                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[7]~61                                                                                          ; 0                 ; 0       ;
; Rd_addr[7]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[7]~62                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[7]~63                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[7]~61                                                                                          ; 0                 ; 0       ;
; Wr_addr[16]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[16]~58                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[16]~59                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[16]~57                                                                                         ; 0                 ; 0       ;
; Rd_addr[16]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[16]~58                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[16]~59                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[16]~57                                                                                         ; 1                 ; 0       ;
; Wr_addr[8]                                                                                                          ;                   ;         ;
;      - wr_sdram_addr[8]~70                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[8]~71                                                                                          ; 0                 ; 0       ;
;      - wr_sdram_addr[8]~69                                                                                          ; 0                 ; 0       ;
; Rd_addr[8]                                                                                                          ;                   ;         ;
;      - rd_sdram_addr[8]~70                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[8]~71                                                                                          ; 0                 ; 0       ;
;      - rd_sdram_addr[8]~69                                                                                          ; 0                 ; 0       ;
; Wr_addr[17]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[17]~66                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[17]~67                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[17]~65                                                                                         ; 1                 ; 0       ;
; Rd_addr[17]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[17]~66                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~67                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[17]~65                                                                                         ; 1                 ; 0       ;
; Wr_addr[18]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[18]~74                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[18]~75                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[18]~73                                                                                         ; 0                 ; 0       ;
; Rd_addr[18]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[18]~74                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[18]~75                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[18]~73                                                                                         ; 0                 ; 0       ;
; Wr_addr[19]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[19]~78                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[19]~79                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[19]~77                                                                                         ; 0                 ; 0       ;
; Rd_addr[19]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[19]~78                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[19]~79                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[19]~77                                                                                         ; 1                 ; 0       ;
; Wr_addr[20]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[20]~82                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[20]~83                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[20]~81                                                                                         ; 1                 ; 0       ;
; Rd_addr[20]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[20]~82                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[20]~83                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[20]~81                                                                                         ; 0                 ; 0       ;
; Wr_addr[21]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[21]~86                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[21]~87                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[21]~85                                                                                         ; 1                 ; 0       ;
; Rd_addr[21]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[21]~86                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[21]~87                                                                                         ; 1                 ; 0       ;
;      - rd_sdram_addr[21]~85                                                                                         ; 1                 ; 0       ;
; Wr_addr[22]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[22]~90                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[22]~91                                                                                         ; 1                 ; 0       ;
;      - wr_sdram_addr[22]~89                                                                                         ; 1                 ; 0       ;
; Rd_addr[22]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[22]~90                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[22]~91                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[22]~89                                                                                         ; 0                 ; 0       ;
; Wr_addr[23]                                                                                                         ;                   ;         ;
;      - wr_sdram_addr[23]~94                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[23]~95                                                                                         ; 0                 ; 0       ;
;      - wr_sdram_addr[23]~93                                                                                         ; 0                 ; 0       ;
; Rd_addr[23]                                                                                                         ;                   ;         ;
;      - rd_sdram_addr[23]~94                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[23]~95                                                                                         ; 0                 ; 0       ;
;      - rd_sdram_addr[23]~93                                                                                         ; 0                 ; 0       ;
; Wr_max_addr[2]                                                                                                      ;                   ;         ;
;      - Equal0~3                                                                                                     ; 0                 ; 0       ;
; Wr_max_addr[0]                                                                                                      ;                   ;         ;
;      - Equal0~2                                                                                                     ; 1                 ; 0       ;
; Wr_max_addr[1]                                                                                                      ;                   ;         ;
;      - Equal0~2                                                                                                     ; 1                 ; 0       ;
; Wr_max_addr[3]                                                                                                      ;                   ;         ;
;      - Add0~86                                                                                                      ; 1                 ; 0       ;
;      - Equal0~8                                                                                                     ; 1                 ; 0       ;
; Rd_max_addr[2]                                                                                                      ;                   ;         ;
;      - Equal1~3                                                                                                     ; 1                 ; 0       ;
; Rd_max_addr[0]                                                                                                      ;                   ;         ;
;      - Equal1~2                                                                                                     ; 1                 ; 0       ;
; Rd_max_addr[1]                                                                                                      ;                   ;         ;
;      - Equal1~2                                                                                                     ; 1                 ; 0       ;
; Rd_max_addr[3]                                                                                                      ;                   ;         ;
;      - Add2~86                                                                                                      ; 1                 ; 0       ;
;      - Equal1~8                                                                                                     ; 1                 ; 0       ;
; Wr_max_addr[18]                                                                                                     ;                   ;         ;
;      - Add0~1                                                                                                       ; 1                 ; 0       ;
; Wr_max_addr[16]                                                                                                     ;                   ;         ;
;      - Add0~5                                                                                                       ; 0                 ; 0       ;
; Wr_max_addr[17]                                                                                                     ;                   ;         ;
;      - Add0~9                                                                                                       ; 0                 ; 0       ;
; Wr_max_addr[23]                                                                                                     ;                   ;         ;
;      - Add0~13                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[8]                                                                                                      ;                   ;         ;
;      - Add0~17                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[6]                                                                                                      ;                   ;         ;
;      - Add0~21                                                                                                      ; 0                 ; 0       ;
; Wr_max_addr[7]                                                                                                      ;                   ;         ;
;      - Add0~25                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[13]                                                                                                     ;                   ;         ;
;      - Add0~29                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[12]                                                                                                     ;                   ;         ;
;      - Add0~33                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[22]                                                                                                     ;                   ;         ;
;      - Add0~37                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[21]                                                                                                     ;                   ;         ;
;      - Add0~41                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[11]                                                                                                     ;                   ;         ;
;      - Add0~45                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[9]                                                                                                      ;                   ;         ;
;      - Add0~49                                                                                                      ; 0                 ; 0       ;
; Wr_max_addr[10]                                                                                                     ;                   ;         ;
;      - Add0~53                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[19]                                                                                                     ;                   ;         ;
;      - Add0~57                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[20]                                                                                                     ;                   ;         ;
;      - Add0~61                                                                                                      ; 0                 ; 0       ;
; Wr_max_addr[15]                                                                                                     ;                   ;         ;
;      - Add0~69                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[14]                                                                                                     ;                   ;         ;
;      - Add0~73                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[5]                                                                                                      ;                   ;         ;
;      - Add0~77                                                                                                      ; 1                 ; 0       ;
; Wr_max_addr[4]                                                                                                      ;                   ;         ;
;      - Add0~81                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[18]                                                                                                     ;                   ;         ;
;      - Add2~1                                                                                                       ; 1                 ; 0       ;
; Rd_max_addr[16]                                                                                                     ;                   ;         ;
;      - Add2~5                                                                                                       ; 1                 ; 0       ;
; Rd_max_addr[17]                                                                                                     ;                   ;         ;
;      - Add2~9                                                                                                       ; 1                 ; 0       ;
; Rd_max_addr[23]                                                                                                     ;                   ;         ;
;      - Add2~13                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[8]                                                                                                      ;                   ;         ;
;      - Add2~17                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[6]                                                                                                      ;                   ;         ;
;      - Add2~21                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[7]                                                                                                      ;                   ;         ;
;      - Add2~25                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[13]                                                                                                     ;                   ;         ;
;      - Add2~29                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[12]                                                                                                     ;                   ;         ;
;      - Add2~33                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[22]                                                                                                     ;                   ;         ;
;      - Add2~37                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[21]                                                                                                     ;                   ;         ;
;      - Add2~41                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[11]                                                                                                     ;                   ;         ;
;      - Add2~45                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[9]                                                                                                      ;                   ;         ;
;      - Add2~49                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[10]                                                                                                     ;                   ;         ;
;      - Add2~53                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[19]                                                                                                     ;                   ;         ;
;      - Add2~57                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[20]                                                                                                     ;                   ;         ;
;      - Add2~61                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[15]                                                                                                     ;                   ;         ;
;      - Add2~69                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[14]                                                                                                     ;                   ;         ;
;      - Add2~73                                                                                                      ; 1                 ; 0       ;
; Rd_max_addr[5]                                                                                                      ;                   ;         ;
;      - Add2~77                                                                                                      ; 0                 ; 0       ;
; Rd_max_addr[4]                                                                                                      ;                   ;         ;
;      - Add2~81                                                                                                      ; 0                 ; 0       ;
+---------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Clk                                                                                                 ; PIN_M16              ; 287     ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Rd_clk                                                                                              ; PIN_F9               ; 64      ; Clock                      ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Rd_load                                                                                             ; PIN_AB10             ; 9       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; Rst_n                                                                                               ; PIN_M8               ; 204     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; Rst_n                                                                                               ; PIN_M8               ; 126     ; Clock enable, Latch enable ; no     ; --                   ; --               ; --                        ;
; Sd_clk                                                                                              ; PIN_F10              ; 68      ; Clock                      ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Wr_clk                                                                                              ; PIN_N16              ; 70      ; Clock                      ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; Wr_load                                                                                             ; PIN_V13              ; 7       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0] ; FF_X29_Y16_N20       ; 63      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0] ; FF_X31_Y14_N26       ; 66      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~1                 ; LABCELL_X26_Y16_N30  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~1                 ; LABCELL_X31_Y16_N18  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0] ; FF_X31_Y17_N56       ; 65      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0] ; FF_X29_Y17_N14       ; 70      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~1                 ; LABCELL_X32_Y17_N24  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~0                 ; LABCELL_X29_Y17_N48  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; rd_sdram_addr[17]~122                                                                               ; LABCELL_X25_Y11_N30  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; rd_sdram_addr[2]~120                                                                                ; LABCELL_X26_Y12_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sd_baddr[0]~0                                                                                       ; LABCELL_X25_Y13_N0   ; 24      ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Ba[0]~2                                                                 ; MLABCELL_X28_Y13_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Command[2]~4                                                            ; LABCELL_X29_Y12_N45  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Equal0~7                                                                ; LABCELL_X26_Y11_N51  ; 43      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Equal4~1                                                                ; LABCELL_X31_Y11_N6   ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Sa[0]~4                                                                 ; LABCELL_X29_Y13_N27  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Sa[9]~6                                                                 ; MLABCELL_X28_Y12_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|Wr_data_vaild                                                           ; FF_X29_Y13_N46       ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|main_state.IDLE                                                         ; FF_X25_Y10_N38       ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|main_state~12                                                           ; LABCELL_X24_Y11_N42  ; 24      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|rd_cnt[13]~0                                                            ; LABCELL_X25_Y11_N48  ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|ref_cnt[13]~1                                                           ; LABCELL_X26_Y11_N24  ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|ref_time_cnt[10]~0                                                      ; LABCELL_X26_Y11_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~4                                       ; LABCELL_X25_Y10_N0   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sdram_control:sdram_control|wr_cnt[15]~0                                                            ; LABCELL_X26_Y11_N3   ; 19      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; wr_sdram_addr[0]~120                                                                                ; LABCELL_X24_Y13_N0   ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wr_sdram_addr[16]~122                                                                               ; LABCELL_X24_Y13_N45  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                       ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Name   ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------+----------+---------+----------------------+------------------+---------------------------+
; Clk    ; PIN_M16  ; 287     ; Global Clock         ; GCLK8            ; --                        ;
; Rd_clk ; PIN_F9   ; 64      ; Global Clock         ; GCLK12           ; --                        ;
; Rst_n  ; PIN_M8   ; 204     ; Global Clock         ; GCLK6            ; --                        ;
; Sd_clk ; PIN_F10  ; 68      ; Global Clock         ; GCLK15           ; --                        ;
; Wr_clk ; PIN_N16  ; 70      ; Global Clock         ; GCLK10           ; --                        ;
+--------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                        ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Rst_n~input                                                                                                                                 ; 125     ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                         ; 70      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe13a[0]                                         ; 66      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                         ; 65      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe13a[0]                                         ; 63      ;
; sdram_control:sdram_control|Equal0~7                                                                                                        ; 43      ;
; sdram_control:sdram_control|ref_time_cnt[10]~0                                                                                              ; 32      ;
; LessThan0~0                                                                                                                                 ; 26      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|op_1~9                                                                ; 26      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|op_1~5                                                                ; 26      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|op_1~1                                                                ; 26      ;
; sd_baddr[0]~0                                                                                                                               ; 24      ;
; sdram_control:sdram_control|main_state~12                                                                                                   ; 24      ;
; sdram_control:sdram_control|Equal4~1                                                                                                        ; 22      ;
; sdram_control:sdram_control|main_state.AREF~DUPLICATE                                                                                       ; 21      ;
; rd_sdram_addr[17]~122                                                                                                                       ; 21      ;
; rd_sdram_addr[17]~121                                                                                                                       ; 21      ;
; wr_sdram_addr[16]~122                                                                                                                       ; 21      ;
; wr_sdram_addr[16]~121                                                                                                                       ; 21      ;
; sdram_control:sdram_control|ref_cnt[13]~1                                                                                                   ; 20      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~1                                                         ; 19      ;
; sdram_control:sdram_control|wr_cnt[15]~0                                                                                                    ; 19      ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~4                                                                               ; 17      ;
; sdram_control:sdram_control|Wr_data_vaild                                                                                                   ; 17      ;
; sdram_control:sdram_control|main_state.READ                                                                                                 ; 17      ;
; sdram_control:sdram_control|rd_cnt[13]~0                                                                                                    ; 16      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~1                                                         ; 15      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~0                                                         ; 15      ;
; sdram_control:sdram_control|main_state.IDLE                                                                                                 ; 14      ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~1                                                         ; 14      ;
; sdram_control:sdram_control|FF~DUPLICATE                                                                                                    ; 11      ;
; sdram_control:sdram_control|main_state.WRITE~DUPLICATE                                                                                      ; 11      ;
; sd_wr                                                                                                                                       ; 11      ;
; sdram_control:sdram_control|rd_cnt[3]                                                                                                       ; 11      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a3                                ; 10      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a1                                ; 10      ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a0                                ; 10      ;
; Rd_load~input                                                                                                                               ; 9       ;
; sdram_control:sdram_control|Sa[0]~4                                                                                                         ; 9       ;
; sdram_control:sdram_control|Sa[0]~1                                                                                                         ; 9       ;
; sdram_control:sdram_control|Sa[0]~0                                                                                                         ; 9       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a3                                ; 9       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a1                                ; 9       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a1                                ; 9       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[1]                                                                               ; 9       ;
; sdram_control:sdram_control|wr_cnt[4]                                                                                                       ; 9       ;
; sdram_control:sdram_control|rd_cnt[2]                                                                                                       ; 9       ;
; sdram_control:sdram_control|rd_cnt[0]                                                                                                       ; 9       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a5                                ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a4                                ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a2                                ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a3                                ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a1                                ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~0                                       ; 8       ;
; sdram_control:sdram_control|Sa[9]~5                                                                                                         ; 8       ;
; sdram_control:sdram_control|Equal12~0                                                                                                       ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a4                                ; 8       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a2                                ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a2                                ; 8       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a3                                ; 8       ;
; Wr_load~input                                                                                                                               ; 7       ;
; sdram_control:sdram_control|wr_break_ref                                                                                                    ; 7       ;
; sdram_control:sdram_control|wr_opt_done                                                                                                     ; 7       ;
; sdram_control:sdram_control|Selector52~0                                                                                                    ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a4                                ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a2                                ; 7       ;
; sdram_control:sdram_control|Equal5~1                                                                                                        ; 7       ;
; sdram_control:sdram_control|Equal5~0                                                                                                        ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a5                                ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0                                ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[6]                                                            ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[8]                                                            ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[7]                                                            ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a4                                ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[8]                                                            ; 7       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[7]                                                            ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[6]                                                            ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[8]                                                            ; 7       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[7]                                                            ; 7       ;
; sdram_control:sdram_control|wr_cnt[0]                                                                                                       ; 7       ;
; sdram_control:sdram_control|wr_cnt[3]                                                                                                       ; 7       ;
; sdram_control:sdram_control|rd_cnt[1]                                                                                                       ; 7       ;
; sdram_control:sdram_control|wr_cnt[2]~DUPLICATE                                                                                             ; 6       ;
; sdram_control:sdram_control|wr_cnt[4]~DUPLICATE                                                                                             ; 6       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~2                                                                               ; 6       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~1                                                                               ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5                                ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a0                                ; 6       ;
; sdram_control:sdram_control|Equal5~2                                                                                                        ; 6       ;
; sdram_control:sdram_control|Equal9~1                                                                                                        ; 6       ;
; sdram_control:sdram_control|Equal9~0                                                                                                        ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6                                ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[5]                                                            ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[2]                                                            ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]           ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[6]                                                            ; 6       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[7]           ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[5]                                                            ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[2]                                                            ; 6       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[8]           ; 6       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[2]                                                                               ; 6       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[4]                                                                               ; 6       ;
; sdram_control:sdram_control|wr_cnt[1]                                                                                                       ; 6       ;
; sdram_control:sdram_control|rd_opt_done~DUPLICATE                                                                                           ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]~DUPLICATE ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[8]~DUPLICATE ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[7]~DUPLICATE ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[0]~DUPLICATE                                                                     ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~0                                       ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6                                ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0                                ; 5       ;
; sdram_control:sdram_control|Selector51~1                                                                                                    ; 5       ;
; sdram_control:sdram_control|Selector51~0                                                                                                    ; 5       ;
; sd_rd                                                                                                                                       ; 5       ;
; sdram_control:sdram_control|Equal0~6                                                                                                        ; 5       ;
; sdram_control:sdram_control|Equal0~0                                                                                                        ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal1~1                                                                                  ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~0                                                                               ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6                                ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[2]                                                            ; 5       ;
; sdram_control:sdram_control|Equal11~0                                                                                                       ; 5       ;
; sdram_control:sdram_control|Equal5~4                                                                                                        ; 5       ;
; sdram_control:sdram_control|Equal5~3                                                                                                        ; 5       ;
; sdram_control:sdram_control|Equal6~0                                                                                                        ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Saddr[0]                                                                                  ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[4]                                                            ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]           ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[1]                                                            ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5                                ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6                                ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~2                        ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[5]                                                            ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[2]                                                            ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~1                        ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[6]           ; 5       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~0                        ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[4]                                                            ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[6]           ; 5       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[1]                                                            ; 5       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[3]                                                                               ; 5       ;
; sdram_control:sdram_control|ref_cnt[4]                                                                                                      ; 5       ;
; sdram_control:sdram_control|ref_cnt[8]                                                                                                      ; 5       ;
; sdram_control:sdram_control|wr_cnt[2]                                                                                                       ; 5       ;
; sdram_control:sdram_control|ref_cnt[2]~DUPLICATE                                                                                            ; 4       ;
; sdram_control:sdram_control|ref_cnt[0]~DUPLICATE                                                                                            ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor3                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor3                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor3                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor3                                  ; 4       ;
; rd_sdram_addr[20]~82                                                                                                                        ; 4       ;
; wr_sdram_addr[20]~82                                                                                                                        ; 4       ;
; rd_sdram_addr[19]~78                                                                                                                        ; 4       ;
; wr_sdram_addr[19]~78                                                                                                                        ; 4       ;
; rd_sdram_addr[15]~50                                                                                                                        ; 4       ;
; wr_sdram_addr[15]~50                                                                                                                        ; 4       ;
; rd_sdram_addr[14]~42                                                                                                                        ; 4       ;
; wr_sdram_addr[14]~42                                                                                                                        ; 4       ;
; rd_sdram_addr[5]~46                                                                                                                         ; 4       ;
; wr_sdram_addr[5]~46                                                                                                                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~0                                       ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|parity9                                   ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5]           ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2]           ; 4       ;
; sdram_control:sdram_control|Equal0~8                                                                                                        ; 4       ;
; sdram_control:sdram_control|Selector50~1                                                                                                    ; 4       ;
; sdram_control:sdram_control|Selector50~0                                                                                                    ; 4       ;
; sdram_control:sdram_control|Selector51~3                                                                                                    ; 4       ;
; sdram_control:sdram_control|Selector52~1                                                                                                    ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal4~1                                                                                  ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal3~1                                                                                  ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~0                                                                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor3                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor3                                  ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~1                                       ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|parity6                                   ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor3                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor3                                  ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[4]                                                            ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[6]                                                            ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[8]                                                            ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[7]                                                            ; 4       ;
; sdram_control:sdram_control|Equal1~1                                                                                                        ; 4       ;
; sdram_control:sdram_control|Equal1~0                                                                                                        ; 4       ;
; sdram_control:sdram_control|FF                                                                                                              ; 4       ;
; sdram_control:sdram_control|Equal11~1                                                                                                       ; 4       ;
; sdram_control:sdram_control|Equal9~2                                                                                                        ; 4       ;
; sdram_control:sdram_control|main_state.WRITE                                                                                                ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a8                                ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a7                                ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~0                                                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_wrreq~0                                                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~2                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]           ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]           ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~1                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~0                         ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[0]                                                            ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[3]                                                            ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[4]                                                            ; 4       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[1]                                                            ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[2]           ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[0]                                                            ; 4       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[3]                                                            ; 4       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[0]                                                                               ; 4       ;
; sdram_control:sdram_control|ref_cnt[3]                                                                                                      ; 4       ;
; sdram_control:sdram_control|ref_cnt[1]                                                                                                      ; 4       ;
; sdram_control:sdram_control|ref_opt_done~DUPLICATE                                                                                          ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[5]~DUPLICATE ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[2]~DUPLICATE ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[5]~DUPLICATE ; 3       ;
; sdram_control:sdram_control|wr_cnt[0]~DUPLICATE                                                                                             ; 3       ;
; Rd_addr[23]~input                                                                                                                           ; 3       ;
; Wr_addr[23]~input                                                                                                                           ; 3       ;
; Rd_addr[22]~input                                                                                                                           ; 3       ;
; Wr_addr[22]~input                                                                                                                           ; 3       ;
; Rd_addr[21]~input                                                                                                                           ; 3       ;
; Wr_addr[21]~input                                                                                                                           ; 3       ;
; Rd_addr[20]~input                                                                                                                           ; 3       ;
; Wr_addr[20]~input                                                                                                                           ; 3       ;
; Rd_addr[19]~input                                                                                                                           ; 3       ;
; Wr_addr[19]~input                                                                                                                           ; 3       ;
; Rd_addr[18]~input                                                                                                                           ; 3       ;
; Wr_addr[18]~input                                                                                                                           ; 3       ;
; Rd_addr[17]~input                                                                                                                           ; 3       ;
; Wr_addr[17]~input                                                                                                                           ; 3       ;
; Rd_addr[8]~input                                                                                                                            ; 3       ;
; Wr_addr[8]~input                                                                                                                            ; 3       ;
; Rd_addr[16]~input                                                                                                                           ; 3       ;
; Wr_addr[16]~input                                                                                                                           ; 3       ;
; Rd_addr[7]~input                                                                                                                            ; 3       ;
; Wr_addr[7]~input                                                                                                                            ; 3       ;
; Rd_addr[15]~input                                                                                                                           ; 3       ;
; Wr_addr[15]~input                                                                                                                           ; 3       ;
; Rd_addr[6]~input                                                                                                                            ; 3       ;
; Wr_addr[6]~input                                                                                                                            ; 3       ;
; Rd_addr[14]~input                                                                                                                           ; 3       ;
; Wr_addr[14]~input                                                                                                                           ; 3       ;
; Rd_addr[5]~input                                                                                                                            ; 3       ;
; Wr_addr[5]~input                                                                                                                            ; 3       ;
; Rd_addr[13]~input                                                                                                                           ; 3       ;
; Wr_addr[13]~input                                                                                                                           ; 3       ;
; Rd_addr[4]~input                                                                                                                            ; 3       ;
; Wr_addr[4]~input                                                                                                                            ; 3       ;
; Rd_addr[12]~input                                                                                                                           ; 3       ;
; Wr_addr[12]~input                                                                                                                           ; 3       ;
; Rd_addr[3]~input                                                                                                                            ; 3       ;
; Wr_addr[3]~input                                                                                                                            ; 3       ;
; Rd_addr[11]~input                                                                                                                           ; 3       ;
; Wr_addr[11]~input                                                                                                                           ; 3       ;
; Rd_addr[2]~input                                                                                                                            ; 3       ;
; Wr_addr[2]~input                                                                                                                            ; 3       ;
; Rd_addr[10]~input                                                                                                                           ; 3       ;
; Wr_addr[10]~input                                                                                                                           ; 3       ;
; Rd_addr[1]~input                                                                                                                            ; 3       ;
; Wr_addr[1]~input                                                                                                                            ; 3       ;
; Rd_addr[9]~input                                                                                                                            ; 3       ;
; Wr_addr[9]~input                                                                                                                            ; 3       ;
; Rd_addr[0]~input                                                                                                                            ; 3       ;
; Wr_addr[0]~input                                                                                                                            ; 3       ;
; rd_sdram_addr[23]~93                                                                                                                        ; 3       ;
; wr_sdram_addr[23]~93                                                                                                                        ; 3       ;
; rd_sdram_addr[22]~89                                                                                                                        ; 3       ;
; wr_sdram_addr[22]~89                                                                                                                        ; 3       ;
; rd_sdram_addr[21]~85                                                                                                                        ; 3       ;
; wr_sdram_addr[21]~85                                                                                                                        ; 3       ;
; rd_sdram_addr[20]~81                                                                                                                        ; 3       ;
; wr_sdram_addr[20]~81                                                                                                                        ; 3       ;
; rd_sdram_addr[19]~77                                                                                                                        ; 3       ;
; wr_sdram_addr[19]~77                                                                                                                        ; 3       ;
; rd_sdram_addr[18]~73                                                                                                                        ; 3       ;
; wr_sdram_addr[18]~73                                                                                                                        ; 3       ;
; rd_sdram_addr[17]~65                                                                                                                        ; 3       ;
; wr_sdram_addr[17]~65                                                                                                                        ; 3       ;
; rd_sdram_addr[8]~69                                                                                                                         ; 3       ;
; wr_sdram_addr[8]~69                                                                                                                         ; 3       ;
; rd_sdram_addr[16]~57                                                                                                                        ; 3       ;
; wr_sdram_addr[16]~57                                                                                                                        ; 3       ;
; rd_sdram_addr[7]~61                                                                                                                         ; 3       ;
; wr_sdram_addr[7]~61                                                                                                                         ; 3       ;
; rd_sdram_addr[15]~49                                                                                                                        ; 3       ;
; wr_sdram_addr[15]~49                                                                                                                        ; 3       ;
; rd_sdram_addr[6]~53                                                                                                                         ; 3       ;
; wr_sdram_addr[6]~53                                                                                                                         ; 3       ;
; rd_sdram_addr[14]~41                                                                                                                        ; 3       ;
; wr_sdram_addr[14]~41                                                                                                                        ; 3       ;
; rd_sdram_addr[5]~45                                                                                                                         ; 3       ;
; wr_sdram_addr[5]~45                                                                                                                         ; 3       ;
; rd_sdram_addr[13]~33                                                                                                                        ; 3       ;
; wr_sdram_addr[13]~33                                                                                                                        ; 3       ;
; rd_sdram_addr[4]~37                                                                                                                         ; 3       ;
; wr_sdram_addr[4]~37                                                                                                                         ; 3       ;
; rd_sdram_addr[12]~25                                                                                                                        ; 3       ;
; wr_sdram_addr[12]~25                                                                                                                        ; 3       ;
; rd_sdram_addr[3]~29                                                                                                                         ; 3       ;
; wr_sdram_addr[3]~29                                                                                                                         ; 3       ;
; rd_sdram_addr[11]~17                                                                                                                        ; 3       ;
; wr_sdram_addr[11]~17                                                                                                                        ; 3       ;
; rd_sdram_addr[2]~21                                                                                                                         ; 3       ;
; wr_sdram_addr[2]~21                                                                                                                         ; 3       ;
; rd_sdram_addr[10]~9                                                                                                                         ; 3       ;
; wr_sdram_addr[10]~9                                                                                                                         ; 3       ;
; rd_sdram_addr[1]~13                                                                                                                         ; 3       ;
; wr_sdram_addr[1]~13                                                                                                                         ; 3       ;
; rd_sdram_addr[9]~1                                                                                                                          ; 3       ;
; wr_sdram_addr[9]~1                                                                                                                          ; 3       ;
; rd_sdram_addr[0]~5                                                                                                                          ; 3       ;
; wr_sdram_addr[0]~5                                                                                                                          ; 3       ;
; sdram_control:sdram_control|ref_break_wr                                                                                                    ; 3       ;
; sdram_control:sdram_control|ref_break_rd                                                                                                    ; 3       ;
; sdram_control:sdram_control|rd_break_ref                                                                                                    ; 3       ;
; rd_sdram_addr[2]~120                                                                                                                        ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor6                                  ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor6                                  ; 3       ;
; wr_sdram_addr[0]~120                                                                                                                        ; 3       ;
; rd_sdram_addr[23]~94                                                                                                                        ; 3       ;
; wr_sdram_addr[23]~94                                                                                                                        ; 3       ;
; rd_sdram_addr[22]~90                                                                                                                        ; 3       ;
; wr_sdram_addr[22]~90                                                                                                                        ; 3       ;
; rd_sdram_addr[21]~86                                                                                                                        ; 3       ;
; wr_sdram_addr[21]~86                                                                                                                        ; 3       ;
; rd_sdram_addr[18]~74                                                                                                                        ; 3       ;
; wr_sdram_addr[18]~74                                                                                                                        ; 3       ;
; rd_sdram_addr[17]~66                                                                                                                        ; 3       ;
; wr_sdram_addr[17]~66                                                                                                                        ; 3       ;
; rd_sdram_addr[8]~70                                                                                                                         ; 3       ;
; wr_sdram_addr[8]~70                                                                                                                         ; 3       ;
; rd_sdram_addr[16]~58                                                                                                                        ; 3       ;
; wr_sdram_addr[16]~58                                                                                                                        ; 3       ;
; rd_sdram_addr[7]~62                                                                                                                         ; 3       ;
; wr_sdram_addr[7]~62                                                                                                                         ; 3       ;
; rd_sdram_addr[6]~54                                                                                                                         ; 3       ;
; wr_sdram_addr[6]~54                                                                                                                         ; 3       ;
; rd_sdram_addr[13]~34                                                                                                                        ; 3       ;
; wr_sdram_addr[13]~34                                                                                                                        ; 3       ;
; rd_sdram_addr[4]~38                                                                                                                         ; 3       ;
; wr_sdram_addr[4]~38                                                                                                                         ; 3       ;
; rd_sdram_addr[12]~26                                                                                                                        ; 3       ;
; wr_sdram_addr[12]~26                                                                                                                        ; 3       ;
; rd_sdram_addr[3]~30                                                                                                                         ; 3       ;
; wr_sdram_addr[3]~30                                                                                                                         ; 3       ;
; rd_sdram_addr[11]~18                                                                                                                        ; 3       ;
; wr_sdram_addr[11]~18                                                                                                                        ; 3       ;
; rd_sdram_addr[10]~10                                                                                                                        ; 3       ;
; wr_sdram_addr[10]~10                                                                                                                        ; 3       ;
; rd_sdram_addr[9]~2                                                                                                                          ; 3       ;
; wr_sdram_addr[9]~2                                                                                                                          ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~1                                       ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|parity6                                   ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~1                                       ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a8                                ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a7                                ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4]           ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[6]           ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[8]           ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[7]           ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~4                                                                                  ; 3       ;
; sdram_control:sdram_control|Selector52~4                                                                                                    ; 3       ;
; sdram_control:sdram_control|Selector52~2                                                                                                    ; 3       ;
; sdram_control:sdram_control|ref_opt_done                                                                                                    ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~1                                                                                  ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~2                                       ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8                                ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a7                                ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[5]                                                            ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[1]                                                            ; 3       ;
; sdram_control:sdram_control|Command[2]~4                                                                                                    ; 3       ;
; sdram_control:sdram_control|Command[0]~3                                                                                                    ; 3       ;
; sdram_control:sdram_control|Equal1~4                                                                                                        ; 3       ;
; sdram_control:sdram_control|Sa[9]~6                                                                                                         ; 3       ;
; sdram_control:sdram_control|Selector31~1                                                                                                    ; 3       ;
; sdram_control:sdram_control|Selector31~0                                                                                                    ; 3       ;
; sdram_control:sdram_control|Equal10~1                                                                                                       ; 3       ;
; sdram_control:sdram_control|Equal7~0                                                                                                        ; 3       ;
; sdram_control:sdram_control|Equal10~0                                                                                                       ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]           ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]           ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8                                ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a7                                ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]                                                            ; 3       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[3]                                                            ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~2                         ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[4]           ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~1                         ; 3       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:wrfull_eq_comp|aneb_result_wire[0]~0                         ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[9]                                                                                                 ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[10]                                                                                                ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[4]                                                                                                 ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[3]                                                                                                 ; 3       ;
; sdram_control:sdram_control|ref_time_cnt[22]                                                                                                ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[15]                                                                              ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[5]                                                                               ; 3       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[14]                                                                              ; 3       ;
; sdram_control:sdram_control|ref_opt~DUPLICATE                                                                                               ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[5]~DUPLICATE                                                  ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[3]~DUPLICATE                                                  ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[4]~DUPLICATE ; 2       ;
; Rd_max_addr[3]~input                                                                                                                        ; 2       ;
; Wr_max_addr[3]~input                                                                                                                        ; 2       ;
; Wr_en~input                                                                                                                                 ; 2       ;
; sd_baddr[1]                                                                                                                                 ; 2       ;
; sd_baddr[0]                                                                                                                                 ; 2       ;
; sd_raddr[12]                                                                                                                                ; 2       ;
; sd_raddr[11]                                                                                                                                ; 2       ;
; sd_raddr[10]                                                                                                                                ; 2       ;
; sd_raddr[9]                                                                                                                                 ; 2       ;
; sd_raddr[8]                                                                                                                                 ; 2       ;
; sd_caddr[8]                                                                                                                                 ; 2       ;
; sd_raddr[7]                                                                                                                                 ; 2       ;
; sd_caddr[7]                                                                                                                                 ; 2       ;
; sd_raddr[6]                                                                                                                                 ; 2       ;
; sd_caddr[6]                                                                                                                                 ; 2       ;
; sd_raddr[5]                                                                                                                                 ; 2       ;
; sd_caddr[5]                                                                                                                                 ; 2       ;
; sd_raddr[4]                                                                                                                                 ; 2       ;
; sd_caddr[4]                                                                                                                                 ; 2       ;
; sd_raddr[3]                                                                                                                                 ; 2       ;
; sd_caddr[3]                                                                                                                                 ; 2       ;
; sd_raddr[2]                                                                                                                                 ; 2       ;
; sd_caddr[2]                                                                                                                                 ; 2       ;
; sd_raddr[1]                                                                                                                                 ; 2       ;
; sd_caddr[1]                                                                                                                                 ; 2       ;
; sd_raddr[0]                                                                                                                                 ; 2       ;
; sd_caddr[0]                                                                                                                                 ; 2       ;
; sdram_control:sdram_control|rd_opt_done~0                                                                                                   ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]~0                                                          ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8~1                              ; 2       ;
; Equal1~8                                                                                                                                    ; 2       ;
; Equal1~6                                                                                                                                    ; 2       ;
; Equal1~4                                                                                                                                    ; 2       ;
; Equal1~0                                                                                                                                    ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor7                                  ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor7                                  ; 2       ;
; Equal0~8                                                                                                                                    ; 2       ;
; Equal0~6                                                                                                                                    ; 2       ;
; Equal0~4                                                                                                                                    ; 2       ;
; Equal0~0                                                                                                                                    ; 2       ;
; sdram_control:sdram_control|Equal15~0                                                                                                       ; 2       ;
; rd_sdram_addr[2]~22                                                                                                                         ; 2       ;
; wr_sdram_addr[2]~22                                                                                                                         ; 2       ;
; rd_sdram_addr[1]~14                                                                                                                         ; 2       ;
; wr_sdram_addr[1]~14                                                                                                                         ; 2       ;
; sdram_control:sdram_control|ref_opt~1                                                                                                       ; 2       ;
; rd_sdram_addr[0]~6                                                                                                                          ; 2       ;
; wr_sdram_addr[0]~6                                                                                                                          ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6~0                              ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~0                              ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[3]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[1]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|ram_address_b[7]~0                                                    ; 2       ;
; sdram_control:sdram_control|wr_opt                                                                                                          ; 2       ;
; sdram_control:sdram_control|rd_opt                                                                                                          ; 2       ;
; sdram_control:sdram_control|always0~0                                                                                                       ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|valid_rdreq~0                                                         ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~2                        ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~1                        ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|cmpr_1v5:rdempty_eq_comp|aneb_result_wire[0]~0                        ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[0]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]           ; 2       ;
; sdram_control:sdram_control|Selector47~2                                                                                                    ; 2       ;
; sdram_control:sdram_control|Equal4~0                                                                                                        ; 2       ;
; sdram_control:sdram_control|Equal3~0                                                                                                        ; 2       ;
; sdram_control:sdram_control|Selector44~0                                                                                                    ; 2       ;
; sdram_control:sdram_control|Selector45~1                                                                                                    ; 2       ;
; sdram_control:sdram_control|Equal8~1                                                                                                        ; 2       ;
; sdram_control:sdram_control|Equal8~0                                                                                                        ; 2       ;
; sdram_control:sdram_control|Selector51~2                                                                                                    ; 2       ;
; sdram_control:sdram_control|Selector52~3                                                                                                    ; 2       ;
; sdram_control:sdram_control|rd_opt_done                                                                                                     ; 2       ;
; sdram_control:sdram_control|Equal0~5                                                                                                        ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[0]                                                                                                 ; 2       ;
; sdram_control:sdram_control|Equal0~2                                                                                                        ; 2       ;
; sdram_control:sdram_control|Equal0~1                                                                                                        ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~3                                                                                  ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal0~2                                                                                  ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[7]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor7                                  ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]                                                            ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|parity9                                   ; 2       ;
; sdram_control:sdram_control|Ba[0]~2                                                                                                         ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Saddr[10]                                                                                 ; 2       ;
; sdram_control:sdram_control|Equal1~3                                                                                                        ; 2       ;
; sdram_control:sdram_control|Equal1~2                                                                                                        ; 2       ;
; sdram_control:sdram_control|raddr_r[10]                                                                                                     ; 2       ;
; sdram_control:sdram_control|main_state.AREF                                                                                                 ; 2       ;
; sdram_control:sdram_control|WideOr0~0                                                                                                       ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[5]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[4]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[2]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[8]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[3]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[1]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|ram_address_a[7]                                                      ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[5]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[7]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a[1]           ; 2       ;
; sdram_control:sdram_control|Sa[12]                                                                                                          ; 2       ;
; sdram_control:sdram_control|Sa[11]                                                                                                          ; 2       ;
; sdram_control:sdram_control|Sa[10]                                                                                                          ; 2       ;
; sdram_control:sdram_control|Sa[9]                                                                                                           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[0]           ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[0]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[3]           ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]           ; 2       ;
; Add2~77                                                                                                                                     ; 2       ;
; Add2~73                                                                                                                                     ; 2       ;
; Add2~69                                                                                                                                     ; 2       ;
; Add2~65                                                                                                                                     ; 2       ;
; Add2~61                                                                                                                                     ; 2       ;
; Add2~57                                                                                                                                     ; 2       ;
; Add0~77                                                                                                                                     ; 2       ;
; Add0~73                                                                                                                                     ; 2       ;
; Add0~69                                                                                                                                     ; 2       ;
; Add0~65                                                                                                                                     ; 2       ;
; Add0~61                                                                                                                                     ; 2       ;
; Add0~57                                                                                                                                     ; 2       ;
; sdram_control:sdram_control|Add0~73                                                                                                         ; 2       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|op_2~1                                                                ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Add0~5                                                                                    ; 2       ;
; sdram_control:sdram_control|Add1~61                                                                                                         ; 2       ;
; sdram_control:sdram_control|Add1~53                                                                                                         ; 2       ;
; sdram_control:sdram_control|Add1~5                                                                                                          ; 2       ;
; sdram_control:sdram_control|Add1~1                                                                                                          ; 2       ;
; sdram_control:sdram_control|Add2~61                                                                                                         ; 2       ;
; sdram_control:sdram_control|Add2~57                                                                                                         ; 2       ;
; sdram_control:sdram_control|Add2~1                                                                                                          ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[18]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[1]                                                                                                 ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[31]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[30]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[29]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[28]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[8]                                                                                                 ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[7]                                                                                                 ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[5]                                                                                                 ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[2]                                                                                                 ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[26]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[27]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[25]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[24]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[23]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[20]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[21]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[19]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[17]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[16]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[15]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[13]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[14]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[12]                                                                                                ; 2       ;
; sdram_control:sdram_control|ref_time_cnt[11]                                                                                                ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[7]                                                                               ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[8]                                                                               ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[6]                                                                               ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[9]                                                                               ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[10]                                                                              ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[11]                                                                              ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[13]                                                                              ; 2       ;
; sdram_control:sdram_control|sdram_init:sdram_init|init_cnt[12]                                                                              ; 2       ;
; sdram_control:sdram_control|ref_cnt[6]                                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_cnt[7]                                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_cnt[5]                                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_cnt[15]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[14]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[12]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[13]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[11]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[10]                                                                                                     ; 2       ;
; sdram_control:sdram_control|ref_cnt[9]                                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_cnt[2]                                                                                                      ; 2       ;
; sdram_control:sdram_control|ref_cnt[0]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[8]                                                                                                       ; 2       ;
; sdram_control:sdram_control|wr_cnt[9]                                                                                                       ; 2       ;
; sdram_control:sdram_control|wr_cnt[7]                                                                                                       ; 2       ;
; sdram_control:sdram_control|wr_cnt[6]                                                                                                       ; 2       ;
; sdram_control:sdram_control|wr_cnt[5]                                                                                                       ; 2       ;
; sdram_control:sdram_control|wr_cnt[14]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[15]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[13]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[12]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[11]                                                                                                      ; 2       ;
; sdram_control:sdram_control|wr_cnt[10]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[6]                                                                                                       ; 2       ;
; sdram_control:sdram_control|rd_cnt[7]                                                                                                       ; 2       ;
; sdram_control:sdram_control|rd_cnt[5]                                                                                                       ; 2       ;
; sdram_control:sdram_control|rd_cnt[4]                                                                                                       ; 2       ;
; sdram_control:sdram_control|rd_cnt[15]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[14]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[12]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[13]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[11]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[10]                                                                                                      ; 2       ;
; sdram_control:sdram_control|rd_cnt[9]                                                                                                       ; 2       ;
; sdram_control:sdram_control|rd_cnt[8]                                                                                                       ; 2       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a6~DUPLICATE                      ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~DUPLICATE                      ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]~DUPLICATE ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]~DUPLICATE ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]~DUPLICATE                                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[1]~DUPLICATE                                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]~DUPLICATE ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[1]~DUPLICATE ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_oc8:ws_dgrp|dffpipe_kd9:dffpipe15|dffe17a[1]~DUPLICATE ; 1       ;
; sdram_control:sdram_control|ref_time_cnt[6]~DUPLICATE                                                                                       ; 1       ;
; sdram_control:sdram_control|ref_cnt[3]~DUPLICATE                                                                                            ; 1       ;
; sdram_control:sdram_control|ref_cnt[1]~DUPLICATE                                                                                            ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]~feeder                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]~feeder                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe12a[0]~feeder                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:wraclr|dffe12a[0]~feeder                                  ; 1       ;
; Rd_max_addr[4]~input                                                                                                                        ; 1       ;
; Rd_max_addr[5]~input                                                                                                                        ; 1       ;
; Rd_max_addr[14]~input                                                                                                                       ; 1       ;
; Rd_max_addr[15]~input                                                                                                                       ; 1       ;
; Rd_max_addr[20]~input                                                                                                                       ; 1       ;
; Rd_max_addr[19]~input                                                                                                                       ; 1       ;
; Rd_max_addr[10]~input                                                                                                                       ; 1       ;
; Rd_max_addr[9]~input                                                                                                                        ; 1       ;
; Rd_max_addr[11]~input                                                                                                                       ; 1       ;
; Rd_max_addr[21]~input                                                                                                                       ; 1       ;
; Rd_max_addr[22]~input                                                                                                                       ; 1       ;
; Rd_max_addr[12]~input                                                                                                                       ; 1       ;
; Rd_max_addr[13]~input                                                                                                                       ; 1       ;
; Rd_max_addr[7]~input                                                                                                                        ; 1       ;
; Rd_max_addr[6]~input                                                                                                                        ; 1       ;
; Rd_max_addr[8]~input                                                                                                                        ; 1       ;
; Rd_max_addr[23]~input                                                                                                                       ; 1       ;
; Rd_max_addr[17]~input                                                                                                                       ; 1       ;
; Rd_max_addr[16]~input                                                                                                                       ; 1       ;
; Rd_max_addr[18]~input                                                                                                                       ; 1       ;
; Wr_max_addr[4]~input                                                                                                                        ; 1       ;
; Wr_max_addr[5]~input                                                                                                                        ; 1       ;
; Wr_max_addr[14]~input                                                                                                                       ; 1       ;
; Wr_max_addr[15]~input                                                                                                                       ; 1       ;
; Wr_max_addr[20]~input                                                                                                                       ; 1       ;
; Wr_max_addr[19]~input                                                                                                                       ; 1       ;
; Wr_max_addr[10]~input                                                                                                                       ; 1       ;
; Wr_max_addr[9]~input                                                                                                                        ; 1       ;
; Wr_max_addr[11]~input                                                                                                                       ; 1       ;
; Wr_max_addr[21]~input                                                                                                                       ; 1       ;
; Wr_max_addr[22]~input                                                                                                                       ; 1       ;
; Wr_max_addr[12]~input                                                                                                                       ; 1       ;
; Wr_max_addr[13]~input                                                                                                                       ; 1       ;
; Wr_max_addr[7]~input                                                                                                                        ; 1       ;
; Wr_max_addr[6]~input                                                                                                                        ; 1       ;
; Wr_max_addr[8]~input                                                                                                                        ; 1       ;
; Wr_max_addr[23]~input                                                                                                                       ; 1       ;
; Wr_max_addr[17]~input                                                                                                                       ; 1       ;
; Wr_max_addr[16]~input                                                                                                                       ; 1       ;
; Wr_max_addr[18]~input                                                                                                                       ; 1       ;
; Rd_max_addr[1]~input                                                                                                                        ; 1       ;
; Rd_max_addr[0]~input                                                                                                                        ; 1       ;
; Rd_max_addr[2]~input                                                                                                                        ; 1       ;
; Wr_max_addr[1]~input                                                                                                                        ; 1       ;
; Wr_max_addr[0]~input                                                                                                                        ; 1       ;
; Wr_max_addr[2]~input                                                                                                                        ; 1       ;
; Wr_data[15]~input                                                                                                                           ; 1       ;
; Wr_data[14]~input                                                                                                                           ; 1       ;
; Wr_data[13]~input                                                                                                                           ; 1       ;
; Wr_data[12]~input                                                                                                                           ; 1       ;
; Wr_data[11]~input                                                                                                                           ; 1       ;
; Wr_data[10]~input                                                                                                                           ; 1       ;
; Wr_data[9]~input                                                                                                                            ; 1       ;
; Wr_data[8]~input                                                                                                                            ; 1       ;
; Wr_data[7]~input                                                                                                                            ; 1       ;
; Wr_data[6]~input                                                                                                                            ; 1       ;
; Wr_data[5]~input                                                                                                                            ; 1       ;
; Wr_data[4]~input                                                                                                                            ; 1       ;
; Wr_data[3]~input                                                                                                                            ; 1       ;
; Wr_data[2]~input                                                                                                                            ; 1       ;
; Wr_data[1]~input                                                                                                                            ; 1       ;
; Wr_data[0]~input                                                                                                                            ; 1       ;
; Rd_en~input                                                                                                                                 ; 1       ;
; Dq[15]~input                                                                                                                                ; 1       ;
; Dq[14]~input                                                                                                                                ; 1       ;
; Dq[13]~input                                                                                                                                ; 1       ;
; Dq[12]~input                                                                                                                                ; 1       ;
; Dq[11]~input                                                                                                                                ; 1       ;
; Dq[10]~input                                                                                                                                ; 1       ;
; Dq[9]~input                                                                                                                                 ; 1       ;
; Dq[8]~input                                                                                                                                 ; 1       ;
; Dq[7]~input                                                                                                                                 ; 1       ;
; Dq[6]~input                                                                                                                                 ; 1       ;
; Dq[5]~input                                                                                                                                 ; 1       ;
; Dq[4]~input                                                                                                                                 ; 1       ;
; Dq[3]~input                                                                                                                                 ; 1       ;
; Dq[2]~input                                                                                                                                 ; 1       ;
; Dq[1]~input                                                                                                                                 ; 1       ;
; Dq[0]~input                                                                                                                                 ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~_wirecell                      ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a0~_wirecell                      ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[0]~0                                                          ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|rdptr_g[0]~0                                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|wrptr_g[0]~0                                                          ; 1       ;
; sdram_control:sdram_control|main_state~14                                                                                                   ; 1       ;
; sdram_control:sdram_control|main_state~13                                                                                                   ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~5                                       ; 1       ;
; sdram_control:sdram_control|wr_cnt[15]~2                                                                                                    ; 1       ;
; sdram_control:sdram_control|wr_cnt[15]~1                                                                                                    ; 1       ;
; sdram_control:sdram_control|rd_cnt[13]~2                                                                                                    ; 1       ;
; sdram_control:sdram_control|rd_cnt[13]~1                                                                                                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~6                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5~1                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6~1                              ; 1       ;
; sdram_control:sdram_control|Selector44~2                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector44~1                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector47~3                                                                                                    ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor0                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor0                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[0]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[0]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor1                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor1                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[1]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[1]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor2                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor2                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[2]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[2]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[3]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[3]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor4                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor4                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor0                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor0                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[4]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[4]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor5                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor5                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[0]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[0]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor1                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor1                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[5]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[5]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:wrptr_g_gray2bin|xor6                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor6                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[1]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[1]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor2                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor2                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~4                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~3                                       ; 1       ;
; rd_sdram_addr[23]~95                                                                                                                        ; 1       ;
; wr_sdram_addr[23]~95                                                                                                                        ; 1       ;
; rd_sdram_addr[22]~91                                                                                                                        ; 1       ;
; wr_sdram_addr[22]~91                                                                                                                        ; 1       ;
; rd_sdram_addr[21]~87                                                                                                                        ; 1       ;
; wr_sdram_addr[21]~87                                                                                                                        ; 1       ;
; rd_sdram_addr[20]~83                                                                                                                        ; 1       ;
; wr_sdram_addr[20]~83                                                                                                                        ; 1       ;
; rd_sdram_addr[19]~79                                                                                                                        ; 1       ;
; wr_sdram_addr[19]~79                                                                                                                        ; 1       ;
; rd_sdram_addr[18]~75                                                                                                                        ; 1       ;
; wr_sdram_addr[18]~75                                                                                                                        ; 1       ;
; rd_sdram_addr[17]~67                                                                                                                        ; 1       ;
; wr_sdram_addr[17]~67                                                                                                                        ; 1       ;
; rd_sdram_addr[8]~71                                                                                                                         ; 1       ;
; wr_sdram_addr[8]~71                                                                                                                         ; 1       ;
; rd_sdram_addr[16]~59                                                                                                                        ; 1       ;
; wr_sdram_addr[16]~59                                                                                                                        ; 1       ;
; rd_sdram_addr[7]~63                                                                                                                         ; 1       ;
; wr_sdram_addr[7]~63                                                                                                                         ; 1       ;
; rd_sdram_addr[15]~51                                                                                                                        ; 1       ;
; wr_sdram_addr[15]~51                                                                                                                        ; 1       ;
; rd_sdram_addr[6]~55                                                                                                                         ; 1       ;
; wr_sdram_addr[6]~55                                                                                                                         ; 1       ;
; rd_sdram_addr[14]~43                                                                                                                        ; 1       ;
; wr_sdram_addr[14]~43                                                                                                                        ; 1       ;
; rd_sdram_addr[5]~47                                                                                                                         ; 1       ;
; wr_sdram_addr[5]~47                                                                                                                         ; 1       ;
; rd_sdram_addr[13]~35                                                                                                                        ; 1       ;
; wr_sdram_addr[13]~35                                                                                                                        ; 1       ;
; rd_sdram_addr[4]~39                                                                                                                         ; 1       ;
; wr_sdram_addr[4]~39                                                                                                                         ; 1       ;
; rd_sdram_addr[12]~27                                                                                                                        ; 1       ;
; wr_sdram_addr[12]~27                                                                                                                        ; 1       ;
; rd_sdram_addr[3]~31                                                                                                                         ; 1       ;
; wr_sdram_addr[3]~31                                                                                                                         ; 1       ;
; rd_sdram_addr[11]~19                                                                                                                        ; 1       ;
; wr_sdram_addr[11]~19                                                                                                                        ; 1       ;
; rd_sdram_addr[2]~23                                                                                                                         ; 1       ;
; wr_sdram_addr[2]~23                                                                                                                         ; 1       ;
; rd_sdram_addr[10]~11                                                                                                                        ; 1       ;
; wr_sdram_addr[10]~11                                                                                                                        ; 1       ;
; rd_sdram_addr[1]~15                                                                                                                         ; 1       ;
; wr_sdram_addr[1]~15                                                                                                                         ; 1       ;
; rd_sdram_addr[9]~3                                                                                                                          ; 1       ;
; Equal1~13                                                                                                                                   ; 1       ;
; Equal1~12                                                                                                                                   ; 1       ;
; Equal1~11                                                                                                                                   ; 1       ;
; wr_sdram_addr[9]~3                                                                                                                          ; 1       ;
; Equal0~13                                                                                                                                   ; 1       ;
; Equal0~12                                                                                                                                   ; 1       ;
; Equal0~11                                                                                                                                   ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[6]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[6]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:ws_dgrp_gray2bin|xor7                                  ; 1       ;
; Equal1~10                                                                                                                                   ; 1       ;
; Equal1~9                                                                                                                                    ; 1       ;
; Equal1~7                                                                                                                                    ; 1       ;
; Equal1~5                                                                                                                                    ; 1       ;
; Equal1~3                                                                                                                                    ; 1       ;
; Equal1~2                                                                                                                                    ; 1       ;
; Equal1~1                                                                                                                                    ; 1       ;
; rd_sdram_addr[0]~7                                                                                                                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor4                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor4                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[2]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[2]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor5                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor5                                  ; 1       ;
; Equal0~10                                                                                                                                   ; 1       ;
; Equal0~9                                                                                                                                    ; 1       ;
; Equal0~7                                                                                                                                    ; 1       ;
; Equal0~5                                                                                                                                    ; 1       ;
; Equal0~3                                                                                                                                    ; 1       ;
; Equal0~2                                                                                                                                    ; 1       ;
; Equal0~1                                                                                                                                    ; 1       ;
; wr_sdram_addr[0]~7                                                                                                                          ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~4                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~3                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[5]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[4]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[2]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[6]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[8]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[7]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[0]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[3]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[1]                                                    ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~2                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[0]                           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[1]                           ; 1       ;
; rd_sdram_addr[23]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[23]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[22]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[22]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[21]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[21]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[20]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[20]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[19]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[19]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[18]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[18]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[17]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[17]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[8]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[8]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[16]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[16]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[7]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[7]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[15]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[15]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[6]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[6]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[14]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[14]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[5]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[5]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[13]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[13]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[4]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[4]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[12]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[12]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[3]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[3]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[11]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[11]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[2]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[2]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[10]~_emulated                                                                                                                 ; 1       ;
; wr_sdram_addr[10]~_emulated                                                                                                                 ; 1       ;
; rd_sdram_addr[1]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[1]~_emulated                                                                                                                  ; 1       ;
; rd_sdram_addr[9]~_emulated                                                                                                                  ; 1       ;
; wr_sdram_addr[9]~_emulated                                                                                                                  ; 1       ;
; sdram_control:sdram_control|wr_opt~0                                                                                                        ; 1       ;
; sdram_control:sdram_control|rd_opt~0                                                                                                        ; 1       ;
; sdram_control:sdram_control|ref_opt~0                                                                                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_bwp|dffe14a[7]                                         ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:ws_brp|dffe14a[7]                                         ; 1       ;
; rd_sdram_addr[0]~_emulated                                                                                                                  ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[4]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[4]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[3]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[3]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[5]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[5]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[6]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[6]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_bwp|dffe14a[7]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_gd9:rs_brp|dffe14a[7]                                         ; 1       ;
; wr_sdram_addr[0]~_emulated                                                                                                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~5                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~4                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~2                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|sub_parity10a[0]                          ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|sub_parity10a[1]                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a5~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a4~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a2~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a8~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a7~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a3~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[5]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[4]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[2]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[6]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[8]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[7]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a[0]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|dffpipe_3dc:rdaclr|dffe12a[0]                                         ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|counter5a1~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~3                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~2                                       ; 1       ;
; sdram_control:sdram_control|always9~0                                                                                                       ; 1       ;
; sd_baddr[1]~2                                                                                                                               ; 1       ;
; sd_baddr[0]~1                                                                                                                               ; 1       ;
; sd_raddr[12]~12                                                                                                                             ; 1       ;
; sd_raddr[11]~11                                                                                                                             ; 1       ;
; sd_raddr[10]~10                                                                                                                             ; 1       ;
; sd_raddr[9]~9                                                                                                                               ; 1       ;
; sd_raddr[8]~8                                                                                                                               ; 1       ;
; sd_caddr[8]~8                                                                                                                               ; 1       ;
; sd_raddr[7]~7                                                                                                                               ; 1       ;
; sd_caddr[7]~7                                                                                                                               ; 1       ;
; sd_raddr[6]~6                                                                                                                               ; 1       ;
; sd_caddr[6]~6                                                                                                                               ; 1       ;
; sd_raddr[5]~5                                                                                                                               ; 1       ;
; sd_caddr[5]~5                                                                                                                               ; 1       ;
; sd_raddr[4]~4                                                                                                                               ; 1       ;
; sd_caddr[4]~4                                                                                                                               ; 1       ;
; sd_raddr[3]~3                                                                                                                               ; 1       ;
; sd_caddr[3]~3                                                                                                                               ; 1       ;
; sd_raddr[2]~2                                                                                                                               ; 1       ;
; sd_caddr[2]~2                                                                                                                               ; 1       ;
; sd_raddr[1]~1                                                                                                                               ; 1       ;
; sd_caddr[1]~1                                                                                                                               ; 1       ;
; sd_raddr[0]~0                                                                                                                               ; 1       ;
; sd_rd_req~0                                                                                                                                 ; 1       ;
; LessThan0~1                                                                                                                                 ; 1       ;
; sdram_control:sdram_control|ref_opt                                                                                                         ; 1       ;
; sdram_control:sdram_control|ref_time_cnt~1                                                                                                  ; 1       ;
; sd_caddr[0]~0                                                                                                                               ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|LessThan0~3                                                                               ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|_~3                                       ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[0]                           ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_fu6:rdptr_g1p|sub_parity7a[1]                           ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a5~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a4~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a2~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a6~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a8~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a7~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a0~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a3~0                              ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|counter8a1~0                              ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|alt_synch_pipe_nc8:rs_dgwp|dffpipe_jd9:dffpipe12|dffe14a[3]           ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|_~1                                       ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|sub_parity10a[0]                          ; 1       ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_graycounter_bcc:wrptr_g1p|sub_parity10a[1]                          ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Command~1                                                                                 ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Command~0                                                                                 ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|WideNor0                                                                                  ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Selector0~0                                                                               ; 1       ;
; sdram_control:sdram_control|ref_cnt[13]~0                                                                                                   ; 1       ;
; sdram_control:sdram_control|Selector47~1                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector47~0                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector45~0                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector46~2                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector46~1                                                                                                    ; 1       ;
; sdram_control:sdram_control|Selector46~0                                                                                                    ; 1       ;
; sdram_control:sdram_control|Equal0~4                                                                                                        ; 1       ;
; sdram_control:sdram_control|Equal0~3                                                                                                        ; 1       ;
; sdram_control:sdram_control|main_state.IDLE~0                                                                                               ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Selector4~0                                                                               ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal4~0                                                                                  ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal3~0                                                                                  ; 1       ;
; sdram_control:sdram_control|sdram_init:sdram_init|Equal1~0                                                                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor7                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor7                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor6                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor6                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor5                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor5                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor4                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor4                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor2                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor2                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor1                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor1                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rs_dgwp_gray2bin|xor0                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|a_gray2bin_g9b:rdptr_g_gray2bin|xor0                                  ; 1       ;
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|delayed_wrptr_g[5]                                                    ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+
; Name                                                                                                      ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+
; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0          ; None ; M10K_X30_Y16_N0 ; Don't care           ; New data        ; New data        ;
; fifo_wr:sd_wr_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 256          ; 16           ; 256          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 4096 ; 256                         ; 16                          ; 256                         ; 16                          ; 4096                ; 1           ; 0          ; None ; M10K_X30_Y17_N0 ; Don't care           ; New data        ; New data        ;
+-----------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 1,560 / 140,056 ( 1 % ) ;
; C12 interconnects          ; 268 / 6,048 ( 4 % )     ;
; C2 interconnects           ; 636 / 54,648 ( 1 % )    ;
; C4 interconnects           ; 423 / 25,920 ( 2 % )    ;
; Local interconnects        ; 403 / 36,960 ( 1 % )    ;
; R14 interconnects          ; 192 / 5,984 ( 3 % )     ;
; R3 interconnects           ; 804 / 60,192 ( 1 % )    ;
; R6 interconnects           ; 1,438 / 127,072 ( 1 % ) ;
+----------------------------+-------------------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+------------------------------+-------------------------+
; Other Routing Resource Type  ; Usage                   ;
+------------------------------+-------------------------+
; DQS bus muxes                ; 0 / 15 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 15 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 15 ( 0 % )          ;
; Direct links                 ; 175 / 140,056 ( < 1 % ) ;
; Global clocks                ; 5 / 16 ( 31 % )         ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14/C12 interconnect drivers ; 338 / 9,504 ( 4 % )     ;
; Spine clocks                 ; 11 / 120 ( 9 % )        ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 193       ; 0            ; 0            ; 193       ; 193       ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 72           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 193          ; 193          ; 193          ; 193          ; 193          ; 0         ; 193          ; 193          ; 0         ; 0         ; 193          ; 121          ; 193          ; 193          ; 193          ; 193          ; 121          ; 193          ; 193          ; 193          ; 193          ; 121          ; 193          ; 193          ; 193          ; 193          ; 193          ; 193          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Wr_full            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_use[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_empty           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[0]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[1]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[2]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[3]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[4]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[5]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[6]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_use[7]          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sa[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ba[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ba[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Cs_n               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Cke                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Ras_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Cas_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; We_n               ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dqm[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dqm[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Dq[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rst_n              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_load            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_en              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Sd_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_clk             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_load            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_data[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[0]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[9]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[1]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[10]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[2]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[11]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[3]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[12]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[4]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[13]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[5]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[14]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[6]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[15]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[7]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[16]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[8]         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[17]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[18]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[19]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[20]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[21]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[22]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_addr[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_addr[23]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Wr_max_addr[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Rd_max_addr[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; Rst_n           ; Clk                  ; 142.6             ;
; Clk,Rst_n,I/O   ; Clk                  ; 78.1              ;
; Clk,Rst_n,I/O   ; Rd_load              ; 16.5              ;
; I/O             ; Rd_load              ; 8.9               ;
; I/O             ; Clk                  ; 7.7               ;
; I/O             ; Clk,Rd_load          ; 6.1               ;
; Rst_n           ; Clk,Rd_load          ; 5.6               ;
; Sd_clk          ; Sd_clk               ; 5.6               ;
; Clk,I/O         ; Clk                  ; 5.5               ;
; Wr_clk          ; Wr_clk               ; 4.8               ;
; Clk             ; Clk                  ; 3.4               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                     ;
+-----------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register             ; Destination Register                                                                                                            ; Delay Added in ns ;
+-----------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
; wr_sdram_addr[0]~5          ; wr_sdram_addr[0]~_emulated                                                                                                      ; 3.436             ;
; wr_sdram_addr[16]~57        ; wr_sdram_addr[16]~_emulated                                                                                                     ; 3.426             ;
; rd_sdram_addr[10]~9         ; rd_sdram_addr[10]~_emulated                                                                                                     ; 3.420             ;
; wr_sdram_addr[4]~37         ; wr_sdram_addr[4]~_emulated                                                                                                      ; 3.412             ;
; wr_sdram_addr[3]~29         ; wr_sdram_addr[3]~_emulated                                                                                                      ; 3.409             ;
; wr_sdram_addr[12]~25        ; wr_sdram_addr[12]~_emulated                                                                                                     ; 3.394             ;
; wr_sdram_addr[6]~53         ; wr_sdram_addr[6]~_emulated                                                                                                      ; 3.364             ;
; rd_sdram_addr[17]~65        ; rd_sdram_addr[17]~_emulated                                                                                                     ; 3.350             ;
; rd_sdram_addr[5]~45         ; rd_sdram_addr[5]~_emulated                                                                                                      ; 3.334             ;
; wr_sdram_addr[20]~81        ; wr_sdram_addr[20]~_emulated                                                                                                     ; 3.333             ;
; wr_sdram_addr[19]~77        ; wr_sdram_addr[19]~_emulated                                                                                                     ; 3.333             ;
; rd_sdram_addr[0]~5          ; rd_sdram_addr[0]~_emulated                                                                                                      ; 3.311             ;
; rd_sdram_addr[4]~37         ; rd_sdram_addr[4]~_emulated                                                                                                      ; 3.303             ;
; rd_sdram_addr[13]~33        ; rd_sdram_addr[13]~_emulated                                                                                                     ; 3.250             ;
; wr_sdram_addr[15]~49        ; wr_sdram_addr[15]~_emulated                                                                                                     ; 3.244             ;
; wr_sdram_addr[14]~41        ; wr_sdram_addr[14]~_emulated                                                                                                     ; 3.244             ;
; wr_sdram_addr[5]~45         ; wr_sdram_addr[5]~_emulated                                                                                                      ; 3.239             ;
; rd_sdram_addr[8]~69         ; rd_sdram_addr[8]~_emulated                                                                                                      ; 3.219             ;
; rd_sdram_addr[12]~25        ; rd_sdram_addr[12]~_emulated                                                                                                     ; 3.211             ;
; wr_sdram_addr[7]~61         ; wr_sdram_addr[7]~_emulated                                                                                                      ; 3.209             ;
; wr_sdram_addr[8]~69         ; wr_sdram_addr[8]~_emulated                                                                                                      ; 3.201             ;
; wr_sdram_addr[10]~9         ; wr_sdram_addr[10]~_emulated                                                                                                     ; 3.102             ;
; wr_sdram_addr[21]~85        ; wr_sdram_addr[21]~_emulated                                                                                                     ; 3.094             ;
; rd_sdram_addr[2]~21         ; rd_sdram_addr[2]~_emulated                                                                                                      ; 3.071             ;
; rd_sdram_addr[11]~17        ; rd_sdram_addr[11]~_emulated                                                                                                     ; 3.063             ;
; rd_sdram_addr[9]~1          ; rd_sdram_addr[9]~_emulated                                                                                                      ; 3.060             ;
; rd_sdram_addr[3]~29         ; rd_sdram_addr[3]~_emulated                                                                                                      ; 3.027             ;
; rd_sdram_addr[14]~41        ; rd_sdram_addr[14]~_emulated                                                                                                     ; 3.007             ;
; rd_sdram_addr[15]~49        ; rd_sdram_addr[15]~_emulated                                                                                                     ; 2.942             ;
; rd_sdram_addr[23]~93        ; rd_sdram_addr[23]~_emulated                                                                                                     ; 2.934             ;
; wr_sdram_addr[17]~65        ; wr_sdram_addr[17]~_emulated                                                                                                     ; 2.925             ;
; wr_sdram_addr[18]~73        ; wr_sdram_addr[18]~_emulated                                                                                                     ; 2.919             ;
; rd_sdram_addr[18]~73        ; rd_sdram_addr[18]~_emulated                                                                                                     ; 2.918             ;
; wr_sdram_addr[11]~17        ; wr_sdram_addr[11]~_emulated                                                                                                     ; 2.898             ;
; wr_sdram_addr[9]~1          ; wr_sdram_addr[9]~_emulated                                                                                                      ; 2.897             ;
; rd_sdram_addr[21]~85        ; rd_sdram_addr[21]~_emulated                                                                                                     ; 2.861             ;
; rd_sdram_addr[22]~89        ; rd_sdram_addr[22]~_emulated                                                                                                     ; 2.861             ;
; wr_sdram_addr[22]~89        ; wr_sdram_addr[22]~_emulated                                                                                                     ; 2.847             ;
; rd_sdram_addr[19]~77        ; rd_sdram_addr[19]~_emulated                                                                                                     ; 2.845             ;
; rd_sdram_addr[20]~81        ; rd_sdram_addr[20]~_emulated                                                                                                     ; 2.845             ;
; wr_sdram_addr[1]~13         ; wr_sdram_addr[1]~_emulated                                                                                                      ; 2.797             ;
; wr_sdram_addr[13]~33        ; wr_sdram_addr[13]~_emulated                                                                                                     ; 2.759             ;
; rd_sdram_addr[16]~57        ; rd_sdram_addr[16]~_emulated                                                                                                     ; 2.729             ;
; rd_sdram_addr[7]~61         ; rd_sdram_addr[7]~_emulated                                                                                                      ; 2.725             ;
; rd_sdram_addr[6]~53         ; rd_sdram_addr[6]~_emulated                                                                                                      ; 2.673             ;
; wr_sdram_addr[23]~93        ; wr_sdram_addr[23]~_emulated                                                                                                     ; 2.640             ;
; Rst_n                       ; sdram_control:sdram_control|Sa[10]                                                                                              ; 2.404             ;
; wr_sdram_addr[2]~21         ; wr_sdram_addr[2]~_emulated                                                                                                      ; 2.154             ;
; rd_sdram_addr[22]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.837             ;
; Rd_addr[22]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.837             ;
; rd_sdram_addr[21]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.789             ;
; Rd_addr[21]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.789             ;
; rd_sdram_addr[1]~13         ; rd_sdram_addr[1]~_emulated                                                                                                      ; 1.776             ;
; Rd_load                     ; fifo_rd:sd_rd_fifo|dcfifo:dcfifo_component|dcfifo_0or1:auto_generated|altsyncram_3j71:fifo_ram|ram_block11a0~porta_address_reg0 ; 1.729             ;
; rd_sdram_addr[5]~_emulated  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.693             ;
; Rd_addr[5]                  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.693             ;
; rd_sdram_addr[16]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.645             ;
; Rd_addr[16]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.645             ;
; rd_sdram_addr[20]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.636             ;
; Rd_addr[20]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.636             ;
; rd_sdram_addr[19]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.634             ;
; Rd_addr[19]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.634             ;
; rd_sdram_addr[13]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.588             ;
; Rd_addr[13]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.588             ;
; rd_sdram_addr[18]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.586             ;
; Rd_addr[18]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.586             ;
; wr_sdram_addr[12]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.576             ;
; Wr_addr[12]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.576             ;
; wr_sdram_addr[2]~_emulated  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.572             ;
; Wr_addr[2]                  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.572             ;
; wr_sdram_addr[16]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.537             ;
; Wr_addr[16]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.537             ;
; wr_sdram_addr[13]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.496             ;
; Wr_addr[13]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.496             ;
; wr_sdram_addr[18]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.474             ;
; Wr_addr[18]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.474             ;
; rd_sdram_addr[3]~_emulated  ; rd_sdram_addr[3]~_emulated                                                                                                      ; 1.473             ;
; Rd_addr[3]                  ; rd_sdram_addr[3]~_emulated                                                                                                      ; 1.473             ;
; rd_sdram_addr[23]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.471             ;
; Rd_addr[23]                 ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.471             ;
; wr_sdram_addr[3]~_emulated  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.429             ;
; Wr_addr[3]                  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.429             ;
; wr_sdram_addr[20]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.428             ;
; Wr_addr[20]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.428             ;
; wr_sdram_addr[4]~_emulated  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.426             ;
; Wr_addr[4]                  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.426             ;
; wr_sdram_addr[19]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.407             ;
; Wr_addr[19]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.407             ;
; Wr_addr[1]                  ; wr_sdram_addr[1]~_emulated                                                                                                      ; 1.399             ;
; rd_sdram_addr[4]~_emulated  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.397             ;
; Rd_addr[4]                  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.397             ;
; wr_sdram_addr[9]~_emulated  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.337             ;
; Wr_addr[9]                  ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.337             ;
; rd_sdram_addr[9]~_emulated  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.333             ;
; Rd_addr[9]                  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.333             ;
; wr_sdram_addr[15]~_emulated ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.323             ;
; Wr_addr[15]                 ; wr_sdram_addr[10]~_emulated                                                                                                     ; 1.323             ;
; rd_sdram_addr[2]~_emulated  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.321             ;
; Rd_addr[2]                  ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.321             ;
; rd_sdram_addr[15]~_emulated ; rd_sdram_addr[7]~_emulated                                                                                                      ; 1.308             ;
+-----------------------------+---------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CEBA4F23C7 for design "Sdram_Control"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 193 pins of 193 total pins
    Info (169086): Pin Wr_full not assigned to an exact location on the device
    Info (169086): Pin Wr_use[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_use[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_data[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_empty not assigned to an exact location on the device
    Info (169086): Pin Rd_use[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_use[7] not assigned to an exact location on the device
    Info (169086): Pin Sa[0] not assigned to an exact location on the device
    Info (169086): Pin Sa[1] not assigned to an exact location on the device
    Info (169086): Pin Sa[2] not assigned to an exact location on the device
    Info (169086): Pin Sa[3] not assigned to an exact location on the device
    Info (169086): Pin Sa[4] not assigned to an exact location on the device
    Info (169086): Pin Sa[5] not assigned to an exact location on the device
    Info (169086): Pin Sa[6] not assigned to an exact location on the device
    Info (169086): Pin Sa[7] not assigned to an exact location on the device
    Info (169086): Pin Sa[8] not assigned to an exact location on the device
    Info (169086): Pin Sa[9] not assigned to an exact location on the device
    Info (169086): Pin Sa[10] not assigned to an exact location on the device
    Info (169086): Pin Sa[11] not assigned to an exact location on the device
    Info (169086): Pin Sa[12] not assigned to an exact location on the device
    Info (169086): Pin Ba[0] not assigned to an exact location on the device
    Info (169086): Pin Ba[1] not assigned to an exact location on the device
    Info (169086): Pin Cs_n not assigned to an exact location on the device
    Info (169086): Pin Cke not assigned to an exact location on the device
    Info (169086): Pin Ras_n not assigned to an exact location on the device
    Info (169086): Pin Cas_n not assigned to an exact location on the device
    Info (169086): Pin We_n not assigned to an exact location on the device
    Info (169086): Pin Dqm[0] not assigned to an exact location on the device
    Info (169086): Pin Dqm[1] not assigned to an exact location on the device
    Info (169086): Pin Dq[0] not assigned to an exact location on the device
    Info (169086): Pin Dq[1] not assigned to an exact location on the device
    Info (169086): Pin Dq[2] not assigned to an exact location on the device
    Info (169086): Pin Dq[3] not assigned to an exact location on the device
    Info (169086): Pin Dq[4] not assigned to an exact location on the device
    Info (169086): Pin Dq[5] not assigned to an exact location on the device
    Info (169086): Pin Dq[6] not assigned to an exact location on the device
    Info (169086): Pin Dq[7] not assigned to an exact location on the device
    Info (169086): Pin Dq[8] not assigned to an exact location on the device
    Info (169086): Pin Dq[9] not assigned to an exact location on the device
    Info (169086): Pin Dq[10] not assigned to an exact location on the device
    Info (169086): Pin Dq[11] not assigned to an exact location on the device
    Info (169086): Pin Dq[12] not assigned to an exact location on the device
    Info (169086): Pin Dq[13] not assigned to an exact location on the device
    Info (169086): Pin Dq[14] not assigned to an exact location on the device
    Info (169086): Pin Dq[15] not assigned to an exact location on the device
    Info (169086): Pin Rst_n not assigned to an exact location on the device
    Info (169086): Pin Wr_clk not assigned to an exact location on the device
    Info (169086): Pin Wr_load not assigned to an exact location on the device
    Info (169086): Pin Wr_en not assigned to an exact location on the device
    Info (169086): Pin Rd_en not assigned to an exact location on the device
    Info (169086): Pin Sd_clk not assigned to an exact location on the device
    Info (169086): Pin Rd_clk not assigned to an exact location on the device
    Info (169086): Pin Clk not assigned to an exact location on the device
    Info (169086): Pin Rd_load not assigned to an exact location on the device
    Info (169086): Pin Wr_data[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_data[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Wr_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Rd_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[2] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[0] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[1] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[3] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Wr_max_addr[4] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[18] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[16] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[17] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[23] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[8] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[6] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[7] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[13] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[12] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[22] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[21] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[11] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[9] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[10] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[19] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[20] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[15] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[14] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[5] not assigned to an exact location on the device
    Info (169086): Pin Rd_max_addr[4] not assigned to an exact location on the device
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (11162): Clk~inputCLKENA0 with 279 fanout uses global clock CLKCTRL_G8
    Info (11162): Sd_clk~inputCLKENA0 with 82 fanout uses global clock CLKCTRL_G15
    Info (11162): Wr_clk~inputCLKENA0 with 82 fanout uses global clock CLKCTRL_G10
    Info (11162): Rd_clk~inputCLKENA0 with 73 fanout uses global clock CLKCTRL_G12
    Info (11162): Rst_n~inputCLKENA0 with 189 fanout uses global clock CLKCTRL_G6
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 76 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_0or1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_kd9:dffpipe15|dffe16a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_jd9:dffpipe12|dffe13a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Sdram_Control.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:11
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 10% of the available device resources in the region that extends from location X22_Y11 to location X32_Y22
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.72 seconds.
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CEBA4F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Warning (334000): Timing characteristics of device 5CEBA4F23C7 are preliminary
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (144001): Generated suppressed messages file E:/work_2/licheng/SDRAM/class32_Sdram_Control/dev/output_files/Sdram_Control.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 6075 megabytes
    Info: Processing ended: Tue May 09 11:36:50 2023
    Info: Elapsed time: 00:00:46
    Info: Total CPU time (on all processors): 00:00:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/work_2/licheng/SDRAM/class32_Sdram_Control/dev/output_files/Sdram_Control.fit.smsg.


