

================================================================
== Vitis HLS Report for 'crc24a'
================================================================
* Date:           Fri Jul  7 16:05:11 2023

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        dummysam
* Solution:       solution2 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xczu7ev-ffvc1156-2-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  5.291 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +-----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+
        |                                   |                       |  Latency (cycles) |  Latency (absolute)  |  Interval | Pipeline|
        |              Instance             |         Module        |   min   |   max   |    min    |    max   | min | max |   Type  |
        +-----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+
        |grp_crc24a_Pipeline_loop0_fu_4971  |crc24a_Pipeline_loop0  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        |grp_crc24a_Pipeline_loop2_fu_5014  |crc24a_Pipeline_loop2  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        |grp_crc24a_Pipeline_loop3_fu_5069  |crc24a_Pipeline_loop3  |        4|        ?|  40.000 ns|         ?|    4|    ?|       no|
        |grp_crc24a_Pipeline_loop5_fu_5125  |crc24a_Pipeline_loop5  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        +-----------------------------------+-----------------------+---------+---------+-----------+----------+-----+-----+---------+

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|    1242|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|   264|   11578|   21016|    -|
|Memory           |        0|     -|      83|      66|    0|
|Multiplexer      |        -|     -|       -|    7689|    -|
|Register         |        -|     -|     271|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |        0|   264|   11932|   30013|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      624|  1728|  460800|  230400|   96|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        0|    15|       2|      13|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    +-----------------------------------+--------------------------+---------+-----+------+-------+-----+
    |              Instance             |          Module          | BRAM_18K| DSP |  FF  |  LUT  | URAM|
    +-----------------------------------+--------------------------+---------+-----+------+-------+-----+
    |grp_crc24a_Pipeline_loop0_fu_4971  |crc24a_Pipeline_loop0     |        0|  120|  9946|  10610|    0|
    |grp_crc24a_Pipeline_loop2_fu_5014  |crc24a_Pipeline_loop2     |        0|    0|   161|    397|    0|
    |grp_crc24a_Pipeline_loop3_fu_5069  |crc24a_Pipeline_loop3     |        0|   72|   902|   8801|    0|
    |grp_crc24a_Pipeline_loop5_fu_5125  |crc24a_Pipeline_loop5     |        0|    0|   175|    442|    0|
    |mul_32ns_34ns_65_1_1_U214          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U215          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U216          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U217          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U218          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U219          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U220          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U221          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U222          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U223          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U224          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U225          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U226          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U227          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U228          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U229          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U230          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U231          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U232          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U233          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U234          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U235          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U236          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |mul_32ns_34ns_65_1_1_U237          |mul_32ns_34ns_65_1_1      |        0|    3|     0|     22|    0|
    |urem_32ns_6ns_5_36_seq_1_U213      |urem_32ns_6ns_5_36_seq_1  |        0|    0|   394|    238|    0|
    +-----------------------------------+--------------------------+---------+-----+------+-------+-----+
    |Total                              |                          |        0|  264| 11578|  21016|    0|
    +-----------------------------------+--------------------------+---------+-----+------+-------+-----+

    * DSP: 
    N/A

    * Memory: 
    +-------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory   |        Module        | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |crc_V_U      |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_1_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_2_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_3_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_4_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_5_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_6_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_7_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_8_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_9_U    |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_10_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_11_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_12_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_13_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_14_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_15_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_16_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_17_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_18_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_19_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_20_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_21_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_22_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_23_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |crc_V_24_U   |crc_V_RAM_AUTO_1R1W   |        0|  2|   1|    0|    32|    1|     1|           32|
    |oput_V_U     |oput_V_RAM_AUTO_1R1W  |        0|  2|   4|    0|   200|    1|     1|          200|
    |oput_V_1_U   |oput_V_RAM_AUTO_1R1W  |        0|  2|   4|    0|   200|    1|     1|          200|
    |oput_V_2_U   |oput_V_RAM_AUTO_1R1W  |        0|  2|   4|    0|   200|    1|     1|          200|
    |oput_V_3_U   |oput_V_RAM_AUTO_1R1W  |        0|  2|   4|    0|   200|    1|     1|          200|
    |temp_V_U     |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_1_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_2_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_3_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_4_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_5_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_6_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_7_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_8_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_9_U   |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_10_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_11_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_12_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_13_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_14_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_15_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_16_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_17_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_18_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_19_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_20_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_21_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_22_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_23_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    |temp_V_24_U  |temp_V_RAM_AUTO_1R1W  |        0|  1|   1|    0|    32|    1|     1|           32|
    +-------------+----------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total        |                      |        0| 83|  66|    0|  2400|   54|    54|         2400|
    +-------------+----------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +---------------------------------------------------+----------+----+---+----+------------+------------+
    |                   Variable Name                   | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +---------------------------------------------------+----------+----+---+----+------------+------------+
    |add_ln30_10_fu_6425_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_11_fu_6499_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_12_fu_6573_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_13_fu_6647_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_14_fu_6721_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_15_fu_6795_p2                             |         +|   0|  0|  39|          32|           5|
    |add_ln30_16_fu_5690_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_17_fu_5764_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_18_fu_5838_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_19_fu_5912_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_1_fu_5759_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_20_fu_5986_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_21_fu_6060_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_22_fu_6134_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_23_fu_6208_p2                             |         +|   0|  0|  17|          10|           4|
    |add_ln30_24_fu_6282_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_25_fu_6356_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_26_fu_6430_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_27_fu_6504_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_28_fu_6578_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_29_fu_6652_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_2_fu_5833_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_30_fu_6726_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_31_fu_6800_p2                             |         +|   0|  0|  17|          10|           5|
    |add_ln30_3_fu_5907_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_4_fu_5981_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_5_fu_6055_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_6_fu_6129_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_7_fu_6203_p2                              |         +|   0|  0|  39|          32|           4|
    |add_ln30_8_fu_6277_p2                              |         +|   0|  0|  39|          32|           5|
    |add_ln30_9_fu_6351_p2                              |         +|   0|  0|  39|          32|           5|
    |add_ln30_fu_5685_p2                                |         +|   0|  0|  39|          32|           4|
    |p_fu_5217_p2                                       |         +|   0|  0|  39|          32|           5|
    |sub_ln30_fu_5226_p2                                |         -|   0|  0|  12|           5|           5|
    |ap_block_state46_on_subcall_done                   |       and|   0|  0|   2|           1|           1|
    |grp_crc24a_Pipeline_loop5_fu_5125_output_r_TREADY  |       and|   0|  0|   2|           1|           1|
    |icmp_ln43_fu_6868_p2                               |      icmp|   0|  0|  20|          32|           1|
    |or_ln30_1_fu_5348_p2                               |        or|   0|  0|  32|          32|           2|
    |or_ln30_2_fu_5402_p2                               |        or|   0|  0|  32|          32|           2|
    |or_ln30_3_fu_5456_p2                               |        or|   0|  0|  32|          32|           3|
    |or_ln30_4_fu_5523_p2                               |        or|   0|  0|  32|          32|           3|
    |or_ln30_5_fu_5577_p2                               |        or|   0|  0|  32|          32|           3|
    |or_ln30_6_fu_5631_p2                               |        or|   0|  0|  32|          32|           3|
    |or_ln30_fu_5294_p2                                 |        or|   0|  0|  32|          32|           1|
    |or_ln31_fu_5510_p2                                 |        or|   0|  0|   8|           8|           1|
    |select_ln30_1_fu_5184_p3                           |    select|   0|  0|   2|           1|           2|
    |select_ln30_fu_5232_p3                             |    select|   0|  0|   5|           1|           5|
    |grp_fu_5198_p0                                     |       xor|   0|  0|  32|          32|          32|
    +---------------------------------------------------+----------+----+---+----+------------+------------+
    |Total                                              |          |   0|  0|1242|        1009|         214|
    +---------------------------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +-----------------------------+-----+-----------+-----+-----------+
    |             Name            | LUT | Input Size| Bits| Total Bits|
    +-----------------------------+-----+-----------+-----+-----------+
    |ap_NS_fsm                    |  225|         50|    1|         50|
    |crc_V_10_address0            |  140|         28|    5|        140|
    |crc_V_10_ce0                 |   26|          5|    1|          5|
    |crc_V_10_ce1                 |    9|          2|    1|          2|
    |crc_V_10_d0                  |   14|          3|    1|          3|
    |crc_V_10_we0                 |   14|          3|    1|          3|
    |crc_V_11_address0            |  140|         28|    5|        140|
    |crc_V_11_ce0                 |   26|          5|    1|          5|
    |crc_V_11_ce1                 |    9|          2|    1|          2|
    |crc_V_11_d0                  |   14|          3|    1|          3|
    |crc_V_11_we0                 |   14|          3|    1|          3|
    |crc_V_12_address0            |  140|         28|    5|        140|
    |crc_V_12_ce0                 |   26|          5|    1|          5|
    |crc_V_12_ce1                 |    9|          2|    1|          2|
    |crc_V_12_d0                  |   14|          3|    1|          3|
    |crc_V_12_we0                 |   14|          3|    1|          3|
    |crc_V_13_address0            |  140|         28|    5|        140|
    |crc_V_13_ce0                 |   26|          5|    1|          5|
    |crc_V_13_ce1                 |    9|          2|    1|          2|
    |crc_V_13_d0                  |   14|          3|    1|          3|
    |crc_V_13_we0                 |   14|          3|    1|          3|
    |crc_V_14_address0            |  140|         28|    5|        140|
    |crc_V_14_ce0                 |   26|          5|    1|          5|
    |crc_V_14_ce1                 |    9|          2|    1|          2|
    |crc_V_14_d0                  |   14|          3|    1|          3|
    |crc_V_14_we0                 |   14|          3|    1|          3|
    |crc_V_15_address0            |  140|         28|    5|        140|
    |crc_V_15_ce0                 |   26|          5|    1|          5|
    |crc_V_15_ce1                 |    9|          2|    1|          2|
    |crc_V_15_d0                  |   14|          3|    1|          3|
    |crc_V_15_we0                 |   14|          3|    1|          3|
    |crc_V_16_address0            |  140|         28|    5|        140|
    |crc_V_16_ce0                 |   26|          5|    1|          5|
    |crc_V_16_ce1                 |    9|          2|    1|          2|
    |crc_V_16_d0                  |   14|          3|    1|          3|
    |crc_V_16_we0                 |   14|          3|    1|          3|
    |crc_V_17_address0            |  140|         28|    5|        140|
    |crc_V_17_ce0                 |   26|          5|    1|          5|
    |crc_V_17_ce1                 |    9|          2|    1|          2|
    |crc_V_17_d0                  |   14|          3|    1|          3|
    |crc_V_17_we0                 |   14|          3|    1|          3|
    |crc_V_18_address0            |  140|         28|    5|        140|
    |crc_V_18_ce0                 |   26|          5|    1|          5|
    |crc_V_18_ce1                 |    9|          2|    1|          2|
    |crc_V_18_d0                  |   14|          3|    1|          3|
    |crc_V_18_we0                 |   14|          3|    1|          3|
    |crc_V_19_address0            |  140|         28|    5|        140|
    |crc_V_19_ce0                 |   26|          5|    1|          5|
    |crc_V_19_ce1                 |    9|          2|    1|          2|
    |crc_V_19_d0                  |   14|          3|    1|          3|
    |crc_V_19_we0                 |   14|          3|    1|          3|
    |crc_V_1_address0             |  140|         28|    5|        140|
    |crc_V_1_ce0                  |   26|          5|    1|          5|
    |crc_V_1_ce1                  |    9|          2|    1|          2|
    |crc_V_1_d0                   |   14|          3|    1|          3|
    |crc_V_1_we0                  |   14|          3|    1|          3|
    |crc_V_20_address0            |  140|         28|    5|        140|
    |crc_V_20_ce0                 |   26|          5|    1|          5|
    |crc_V_20_ce1                 |    9|          2|    1|          2|
    |crc_V_20_d0                  |   14|          3|    1|          3|
    |crc_V_20_we0                 |   14|          3|    1|          3|
    |crc_V_21_address0            |  140|         28|    5|        140|
    |crc_V_21_ce0                 |   26|          5|    1|          5|
    |crc_V_21_ce1                 |    9|          2|    1|          2|
    |crc_V_21_d0                  |   14|          3|    1|          3|
    |crc_V_21_we0                 |   14|          3|    1|          3|
    |crc_V_22_address0            |  140|         28|    5|        140|
    |crc_V_22_ce0                 |   26|          5|    1|          5|
    |crc_V_22_ce1                 |    9|          2|    1|          2|
    |crc_V_22_d0                  |   14|          3|    1|          3|
    |crc_V_22_we0                 |   14|          3|    1|          3|
    |crc_V_23_address0            |  140|         28|    5|        140|
    |crc_V_23_ce0                 |   26|          5|    1|          5|
    |crc_V_23_ce1                 |    9|          2|    1|          2|
    |crc_V_23_d0                  |   14|          3|    1|          3|
    |crc_V_23_we0                 |   14|          3|    1|          3|
    |crc_V_24_address0            |  140|         28|    5|        140|
    |crc_V_24_ce0                 |   26|          5|    1|          5|
    |crc_V_24_ce1                 |    9|          2|    1|          2|
    |crc_V_24_d0                  |   14|          3|    1|          3|
    |crc_V_24_we0                 |   14|          3|    1|          3|
    |crc_V_2_address0             |  140|         28|    5|        140|
    |crc_V_2_ce0                  |   26|          5|    1|          5|
    |crc_V_2_ce1                  |    9|          2|    1|          2|
    |crc_V_2_d0                   |   14|          3|    1|          3|
    |crc_V_2_we0                  |   14|          3|    1|          3|
    |crc_V_3_address0             |  140|         28|    5|        140|
    |crc_V_3_ce0                  |   26|          5|    1|          5|
    |crc_V_3_ce1                  |    9|          2|    1|          2|
    |crc_V_3_d0                   |   14|          3|    1|          3|
    |crc_V_3_we0                  |   14|          3|    1|          3|
    |crc_V_4_address0             |  140|         28|    5|        140|
    |crc_V_4_ce0                  |   26|          5|    1|          5|
    |crc_V_4_ce1                  |    9|          2|    1|          2|
    |crc_V_4_d0                   |   14|          3|    1|          3|
    |crc_V_4_we0                  |   14|          3|    1|          3|
    |crc_V_5_address0             |  140|         28|    5|        140|
    |crc_V_5_ce0                  |   26|          5|    1|          5|
    |crc_V_5_ce1                  |    9|          2|    1|          2|
    |crc_V_5_d0                   |   14|          3|    1|          3|
    |crc_V_5_we0                  |   14|          3|    1|          3|
    |crc_V_6_address0             |  140|         28|    5|        140|
    |crc_V_6_ce0                  |   26|          5|    1|          5|
    |crc_V_6_ce1                  |    9|          2|    1|          2|
    |crc_V_6_d0                   |   14|          3|    1|          3|
    |crc_V_6_we0                  |   14|          3|    1|          3|
    |crc_V_7_address0             |  140|         28|    5|        140|
    |crc_V_7_ce0                  |   26|          5|    1|          5|
    |crc_V_7_ce1                  |    9|          2|    1|          2|
    |crc_V_7_d0                   |   14|          3|    1|          3|
    |crc_V_7_we0                  |   14|          3|    1|          3|
    |crc_V_8_address0             |  140|         28|    5|        140|
    |crc_V_8_ce0                  |   26|          5|    1|          5|
    |crc_V_8_ce1                  |    9|          2|    1|          2|
    |crc_V_8_d0                   |   14|          3|    1|          3|
    |crc_V_8_we0                  |   14|          3|    1|          3|
    |crc_V_9_address0             |  140|         28|    5|        140|
    |crc_V_9_ce0                  |   26|          5|    1|          5|
    |crc_V_9_ce1                  |    9|          2|    1|          2|
    |crc_V_9_d0                   |   14|          3|    1|          3|
    |crc_V_9_we0                  |   14|          3|    1|          3|
    |crc_V_address0               |  140|         28|    5|        140|
    |crc_V_ce0                    |   26|          5|    1|          5|
    |crc_V_ce1                    |    9|          2|    1|          2|
    |crc_V_d0                     |   14|          3|    1|          3|
    |crc_V_we0                    |   14|          3|    1|          3|
    |input_r_TREADY_int_regslice  |    9|          2|    1|          2|
    |oput_V_1_address0            |   31|          6|    8|         48|
    |oput_V_1_address1            |   31|          6|    8|         48|
    |oput_V_1_ce0                 |   20|          4|    1|          4|
    |oput_V_1_ce1                 |   20|          4|    1|          4|
    |oput_V_1_d0                  |   20|          4|    1|          4|
    |oput_V_1_d1                  |   14|          3|    1|          3|
    |oput_V_1_we0                 |   20|          4|    1|          4|
    |oput_V_1_we1                 |   14|          3|    1|          3|
    |oput_V_2_address0            |   31|          6|    8|         48|
    |oput_V_2_address1            |   31|          6|    8|         48|
    |oput_V_2_ce0                 |   20|          4|    1|          4|
    |oput_V_2_ce1                 |   20|          4|    1|          4|
    |oput_V_2_d0                  |   20|          4|    1|          4|
    |oput_V_2_d1                  |   14|          3|    1|          3|
    |oput_V_2_we0                 |   20|          4|    1|          4|
    |oput_V_2_we1                 |   14|          3|    1|          3|
    |oput_V_3_address0            |   31|          6|    8|         48|
    |oput_V_3_address1            |   31|          6|    8|         48|
    |oput_V_3_ce0                 |   20|          4|    1|          4|
    |oput_V_3_ce1                 |   20|          4|    1|          4|
    |oput_V_3_d0                  |   20|          4|    1|          4|
    |oput_V_3_d1                  |   14|          3|    1|          3|
    |oput_V_3_we0                 |   20|          4|    1|          4|
    |oput_V_3_we1                 |   14|          3|    1|          3|
    |oput_V_address0              |   31|          6|    8|         48|
    |oput_V_address1              |   31|          6|    8|         48|
    |oput_V_ce0                   |   20|          4|    1|          4|
    |oput_V_ce1                   |   20|          4|    1|          4|
    |oput_V_d0                    |   20|          4|    1|          4|
    |oput_V_d1                    |   14|          3|    1|          3|
    |oput_V_we0                   |   20|          4|    1|          4|
    |oput_V_we1                   |   14|          3|    1|          3|
    |temp_V_10_address0           |   20|          4|    5|         20|
    |temp_V_10_ce0                |   20|          4|    1|          4|
    |temp_V_10_d0                 |   14|          3|    1|          3|
    |temp_V_10_we0                |   14|          3|    1|          3|
    |temp_V_11_address0           |   20|          4|    5|         20|
    |temp_V_11_ce0                |   20|          4|    1|          4|
    |temp_V_11_d0                 |   14|          3|    1|          3|
    |temp_V_11_we0                |   14|          3|    1|          3|
    |temp_V_12_address0           |   20|          4|    5|         20|
    |temp_V_12_ce0                |   20|          4|    1|          4|
    |temp_V_12_d0                 |   14|          3|    1|          3|
    |temp_V_12_we0                |   14|          3|    1|          3|
    |temp_V_13_address0           |   20|          4|    5|         20|
    |temp_V_13_ce0                |   20|          4|    1|          4|
    |temp_V_13_d0                 |   14|          3|    1|          3|
    |temp_V_13_we0                |   14|          3|    1|          3|
    |temp_V_14_address0           |   20|          4|    5|         20|
    |temp_V_14_ce0                |   20|          4|    1|          4|
    |temp_V_14_d0                 |   14|          3|    1|          3|
    |temp_V_14_we0                |   14|          3|    1|          3|
    |temp_V_15_address0           |   20|          4|    5|         20|
    |temp_V_15_ce0                |   20|          4|    1|          4|
    |temp_V_15_d0                 |   14|          3|    1|          3|
    |temp_V_15_we0                |   14|          3|    1|          3|
    |temp_V_16_address0           |   20|          4|    5|         20|
    |temp_V_16_ce0                |   20|          4|    1|          4|
    |temp_V_16_d0                 |   14|          3|    1|          3|
    |temp_V_16_we0                |   14|          3|    1|          3|
    |temp_V_17_address0           |   20|          4|    5|         20|
    |temp_V_17_ce0                |   20|          4|    1|          4|
    |temp_V_17_d0                 |   14|          3|    1|          3|
    |temp_V_17_we0                |   14|          3|    1|          3|
    |temp_V_18_address0           |   20|          4|    5|         20|
    |temp_V_18_ce0                |   20|          4|    1|          4|
    |temp_V_18_d0                 |   14|          3|    1|          3|
    |temp_V_18_we0                |   14|          3|    1|          3|
    |temp_V_19_address0           |   20|          4|    5|         20|
    |temp_V_19_ce0                |   20|          4|    1|          4|
    |temp_V_19_d0                 |   14|          3|    1|          3|
    |temp_V_19_we0                |   14|          3|    1|          3|
    |temp_V_1_address0            |   20|          4|    5|         20|
    |temp_V_1_ce0                 |   20|          4|    1|          4|
    |temp_V_1_d0                  |   14|          3|    1|          3|
    |temp_V_1_we0                 |   14|          3|    1|          3|
    |temp_V_20_address0           |   20|          4|    5|         20|
    |temp_V_20_ce0                |   20|          4|    1|          4|
    |temp_V_20_d0                 |   14|          3|    1|          3|
    |temp_V_20_we0                |   14|          3|    1|          3|
    |temp_V_21_address0           |   20|          4|    5|         20|
    |temp_V_21_ce0                |   20|          4|    1|          4|
    |temp_V_21_d0                 |   14|          3|    1|          3|
    |temp_V_21_we0                |   14|          3|    1|          3|
    |temp_V_22_address0           |   20|          4|    5|         20|
    |temp_V_22_ce0                |   20|          4|    1|          4|
    |temp_V_22_d0                 |   14|          3|    1|          3|
    |temp_V_22_we0                |   14|          3|    1|          3|
    |temp_V_23_address0           |   20|          4|    5|         20|
    |temp_V_23_ce0                |   20|          4|    1|          4|
    |temp_V_23_d0                 |   14|          3|    1|          3|
    |temp_V_23_we0                |   14|          3|    1|          3|
    |temp_V_24_address0           |   20|          4|    5|         20|
    |temp_V_24_ce0                |   20|          4|    1|          4|
    |temp_V_24_d0                 |   14|          3|    1|          3|
    |temp_V_24_we0                |   14|          3|    1|          3|
    |temp_V_2_address0            |   20|          4|    5|         20|
    |temp_V_2_ce0                 |   20|          4|    1|          4|
    |temp_V_2_d0                  |   14|          3|    1|          3|
    |temp_V_2_we0                 |   14|          3|    1|          3|
    |temp_V_3_address0            |   20|          4|    5|         20|
    |temp_V_3_ce0                 |   20|          4|    1|          4|
    |temp_V_3_d0                  |   14|          3|    1|          3|
    |temp_V_3_we0                 |   14|          3|    1|          3|
    |temp_V_4_address0            |   20|          4|    5|         20|
    |temp_V_4_ce0                 |   20|          4|    1|          4|
    |temp_V_4_d0                  |   14|          3|    1|          3|
    |temp_V_4_we0                 |   14|          3|    1|          3|
    |temp_V_5_address0            |   20|          4|    5|         20|
    |temp_V_5_ce0                 |   20|          4|    1|          4|
    |temp_V_5_d0                  |   14|          3|    1|          3|
    |temp_V_5_we0                 |   14|          3|    1|          3|
    |temp_V_6_address0            |   20|          4|    5|         20|
    |temp_V_6_ce0                 |   20|          4|    1|          4|
    |temp_V_6_d0                  |   14|          3|    1|          3|
    |temp_V_6_we0                 |   14|          3|    1|          3|
    |temp_V_7_address0            |   20|          4|    5|         20|
    |temp_V_7_ce0                 |   20|          4|    1|          4|
    |temp_V_7_d0                  |   14|          3|    1|          3|
    |temp_V_7_we0                 |   14|          3|    1|          3|
    |temp_V_8_address0            |   20|          4|    5|         20|
    |temp_V_8_ce0                 |   20|          4|    1|          4|
    |temp_V_8_d0                  |   14|          3|    1|          3|
    |temp_V_8_we0                 |   14|          3|    1|          3|
    |temp_V_9_address0            |   20|          4|    5|         20|
    |temp_V_9_ce0                 |   20|          4|    1|          4|
    |temp_V_9_d0                  |   14|          3|    1|          3|
    |temp_V_9_we0                 |   14|          3|    1|          3|
    |temp_V_address0              |   20|          4|    5|         20|
    |temp_V_ce0                   |   20|          4|    1|          4|
    |temp_V_d0                    |   14|          3|    1|          3|
    |temp_V_we0                   |   14|          3|    1|          3|
    +-----------------------------+-----+-----------+-----+-----------+
    |Total                        | 7689|       1563|  515|       5099|
    +-----------------------------+-----+-----------+-----+-----------+

    * Register: 
    +------------------------------------------------+----+----+-----+-----------+
    |                      Name                      | FF | LUT| Bits| Const Bits|
    +------------------------------------------------+----+----+-----+-----------+
    |add_ln30_31_reg_7015                            |  10|   0|   10|          0|
    |ap_CS_fsm                                       |  49|   0|   49|          0|
    |grp_crc24a_Pipeline_loop0_fu_4971_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop2_fu_5014_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop3_fu_5069_ap_start_reg  |   1|   0|    1|          0|
    |grp_crc24a_Pipeline_loop5_fu_5125_ap_start_reg  |   1|   0|    1|          0|
    |icmp_ln43_reg_7020                              |   1|   0|    1|          0|
    |lshr_ln1_reg_6921                               |   8|   0|    8|          0|
    |oput_V_1_addr_3_reg_6945                        |   8|   0|    8|          0|
    |oput_V_1_addr_4_reg_6965                        |   8|   0|    8|          0|
    |oput_V_1_addr_5_reg_6985                        |   8|   0|    8|          0|
    |oput_V_1_addr_6_reg_7005                        |   8|   0|    8|          0|
    |oput_V_2_addr_3_reg_6950                        |   8|   0|    8|          0|
    |oput_V_2_addr_4_reg_6970                        |   8|   0|    8|          0|
    |oput_V_2_addr_5_reg_6990                        |   8|   0|    8|          0|
    |oput_V_2_addr_6_reg_7010                        |   8|   0|    8|          0|
    |oput_V_3_addr_2_reg_6955                        |   8|   0|    8|          0|
    |oput_V_3_addr_3_reg_6975                        |   8|   0|    8|          0|
    |oput_V_3_addr_4_reg_6995                        |   8|   0|    8|          0|
    |oput_V_addr_3_reg_6940                          |   8|   0|    8|          0|
    |oput_V_addr_4_reg_6960                          |   8|   0|    8|          0|
    |oput_V_addr_5_reg_6980                          |   8|   0|    8|          0|
    |oput_V_addr_6_reg_7000                          |   8|   0|    8|          0|
    |p_reg_6930                                      |  32|   0|   32|          0|
    |select_ln30_reg_6936                            |   5|   0|    5|          0|
    |tmp_reg_6911                                    |   1|   0|    1|          0|
    |trunc_ln25_reg_6891                             |  10|   0|   10|          0|
    |trunc_ln43_reg_7024                             |  31|   0|   31|          0|
    +------------------------------------------------+----+----+-----+-----------+
    |Total                                           | 271|   0|  271|          0|
    +------------------------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------+-----+-----+------------+------------------+--------------+
|    RTL Ports    | Dir | Bits|  Protocol  |   Source Object  |    C Type    |
+-----------------+-----+-----+------------+------------------+--------------+
|ap_clk           |   in|    1|  ap_ctrl_hs|            crc24a|  return value|
|ap_rst_n         |   in|    1|  ap_ctrl_hs|            crc24a|  return value|
|ap_start         |   in|    1|  ap_ctrl_hs|            crc24a|  return value|
|ap_done          |  out|    1|  ap_ctrl_hs|            crc24a|  return value|
|ap_idle          |  out|    1|  ap_ctrl_hs|            crc24a|  return value|
|ap_ready         |  out|    1|  ap_ctrl_hs|            crc24a|  return value|
|input_r_TDATA    |   in|    8|        axis|  input_r_V_data_V|       pointer|
|input_r_TVALID   |   in|    1|        axis|  input_r_V_last_V|       pointer|
|input_r_TREADY   |  out|    1|        axis|  input_r_V_last_V|       pointer|
|input_r_TLAST    |   in|    1|        axis|  input_r_V_last_V|       pointer|
|input_r_TKEEP    |   in|    1|        axis|  input_r_V_keep_V|       pointer|
|input_r_TSTRB    |   in|    1|        axis|  input_r_V_strb_V|       pointer|
|output_r_TDATA   |  out|    8|        axis|          output_r|       pointer|
|output_r_TVALID  |  out|    1|        axis|          output_r|       pointer|
|output_r_TREADY  |   in|    1|        axis|          output_r|       pointer|
+-----------------+-----+-----+------------+------------------+--------------+

