\BOOKMARK [0][-]{init.0}{P\341gina de Rosto}{}% 1
\BOOKMARK [0][-]{contents.0}{Conte\372do}{}% 2
\BOOKMARK [0][-]{figures.0}{Lista de Figuras}{}% 3
\BOOKMARK [0][-]{tables.0}{Lista de Tabelas}{}% 4
\BOOKMARK [0][-]{chapter.1}{1 Introdu\347\343o}{}% 5
\BOOKMARK [1][-]{section.1.1}{1.1 Enquadramento Geral}{chapter.1}% 6
\BOOKMARK [1][-]{section.1.2}{1.2 Motiva\347\343o}{chapter.1}% 7
\BOOKMARK [1][-]{section.1.3}{1.3 Descri\347\343o do Problema e Objetivos}{chapter.1}% 8
\BOOKMARK [1][-]{section.1.4}{1.4 Estrutura da Disserta\347\343o}{chapter.1}% 9
\BOOKMARK [0][-]{chapter.2}{2 Revis\343o Bibliogr\341fica}{}% 10
\BOOKMARK [1][-]{section.2.1}{2.1 Interfaces de transmiss\343o de v\355deo/\341udio}{chapter.2}% 11
\BOOKMARK [1][-]{section.2.2}{2.2 HDMI \(High Definition Multimedia Interface\)}{chapter.2}% 12
\BOOKMARK [1][-]{section.2.3}{2.3 Transmiss\343o de dados HDMI}{chapter.2}% 13
\BOOKMARK [2][-]{subsection.2.3.1}{2.3.1 Conex\343o \340 FPGA XILINX VC7203 Virtex-7}{section.2.3}% 14
\BOOKMARK [2][-]{subsection.2.3.2}{2.3.2 Recetor}{section.2.3}% 15
\BOOKMARK [2][-]{subsection.2.3.3}{2.3.3 Transmissor}{section.2.3}% 16
\BOOKMARK [1][-]{section.2.4}{2.4 Conex\343o de alta velocidade em s\351rie}{chapter.2}% 17
\BOOKMARK [2][-]{subsection.2.4.1}{2.4.1 Comunica\347\365es em paralelo VS comunica\347\365es em s\351rie}{section.2.4}% 18
\BOOKMARK [2][-]{subsection.2.4.2}{2.4.2 Considera\347\365es sobre arquiteturas de transmiss\343o de dados em s\351rie}{section.2.4}% 19
\BOOKMARK [1][-]{section.2.5}{2.5 Sa\355das em s\351rie de alta velocidade da FPGA VC7203}{chapter.2}% 20
\BOOKMARK [2][-]{subsection.2.5.1}{2.5.1 Localiza\347\343o dos transcetores na FPGA}{section.2.5}% 21
\BOOKMARK [2][-]{subsection.2.5.2}{2.5.2 Arquitetura dos transcetores}{section.2.5}% 22
\BOOKMARK [1][-]{section.2.6}{2.6 Sincroniza\347\343o entre diferentes dom\355nios de rel\363gio}{chapter.2}% 23
\BOOKMARK [0][-]{chapter.3}{3 Transmiss\343o de dados HDMI}{}% 24
\BOOKMARK [1][-]{section.3.1}{3.1 Infraestrutura do Hardware utilizado}{chapter.3}% 25
\BOOKMARK [2][-]{subsection.3.1.1}{3.1.1 Configura\347\365es da FPGA}{section.3.1}% 26
\BOOKMARK [2][-]{subsection.3.1.2}{3.1.2 Configura\347\343o dos interruptores}{section.3.1}% 27
\BOOKMARK [1][-]{section.3.2}{3.2 Arquiteturas Desenvolvidas}{chapter.3}% 28
\BOOKMARK [2][-]{subsection.3.2.1}{3.2.1 Transmiss\343o de uma imagem gerada na FPGA}{section.3.2}% 29
\BOOKMARK [2][-]{subsection.3.2.2}{3.2.2 Transmiss\343o de imagem entre dispositivos HDMI}{section.3.2}% 30
\BOOKMARK [2][-]{subsection.3.2.3}{3.2.3 Transmiss\343o de imagem e som entre dispositivos HDMI}{section.3.2}% 31
\BOOKMARK [2][-]{subsection.3.2.4}{3.2.4 An\341lise dos recursos utilizados por cada uma das arquiteturas}{section.3.2}% 32
\BOOKMARK [0][-]{chapter.4}{4 Transmiss\343o de dados em s\351rie}{}% 33
\BOOKMARK [1][-]{section.4.1}{4.1 Transmissor}{chapter.4}% 34
\BOOKMARK [2][-]{subsection.4.1.1}{4.1.1 Interface com a FPGA}{section.4.1}% 35
\BOOKMARK [2][-]{subsection.4.1.2}{4.1.2 Codificador 8B/10B}{section.4.1}% 36
\BOOKMARK [2][-]{subsection.4.1.3}{4.1.3 Interface entre os diferentes dom\355nios de sinal de rel\363gio do transmissor}{section.4.1}% 37
\BOOKMARK [2][-]{subsection.4.1.4}{4.1.4 Interface com a camada f\355sica}{section.4.1}% 38
\BOOKMARK [1][-]{section.4.2}{4.2 Recetor}{chapter.4}% 39
\BOOKMARK [2][-]{subsection.4.2.1}{4.2.1 Interface com a camada f\355sica}{section.4.2}% 40
\BOOKMARK [2][-]{subsection.4.2.2}{4.2.2 Equaliza\347\343o}{section.4.2}% 41
\BOOKMARK [2][-]{subsection.4.2.3}{4.2.3 Alinhamento de Palavras}{section.4.2}% 42
\BOOKMARK [2][-]{subsection.4.2.4}{4.2.4 Descodificador 8B/10B}{section.4.2}% 43
\BOOKMARK [2][-]{subsection.4.2.5}{4.2.5 Interfaces entre os diferentes dom\355nios de sinal rel\363gio do recetor}{section.4.2}% 44
\BOOKMARK [2][-]{subsection.4.2.6}{4.2.6 Interface com a FPGA}{section.4.2}% 45
\BOOKMARK [1][-]{section.4.3}{4.3 An\341lise das caracter\355sticas de transmiss\343o}{chapter.4}% 46
\BOOKMARK [1][-]{section.4.4}{4.4 Estrutura do transcetor GTX}{chapter.4}% 47
\BOOKMARK [0][-]{chapter.5}{5 Transmiss\343o em s\351rie de dados HDMI}{}% 48
\BOOKMARK [1][-]{section.5.1}{5.1 Abordagem inicial}{chapter.5}% 49
\BOOKMARK [2][-]{subsection.5.1.1}{5.1.1 Transmiss\343o de uma barra de cores gerada na FPGA em s\351rie}{section.5.1}% 50
\BOOKMARK [2][-]{subsection.5.1.2}{5.1.2 Transmiss\343o de imagem em s\351rie entre dispositivos HDMI}{section.5.1}% 51
\BOOKMARK [2][-]{subsection.5.1.3}{5.1.3 An\341lise dos recursos utilizados por cada uma das arquiteturas}{section.5.1}% 52
\BOOKMARK [0][-]{chapter.6}{6 Conclus\365es e Trabalho Futuro}{}% 53
\BOOKMARK [1][-]{section.6.1}{6.1 Considera\347\365es Finais}{chapter.6}% 54
\BOOKMARK [1][-]{section.6.2}{6.2 Trabalho futuro}{chapter.6}% 55
\BOOKMARK [0][-]{appendix.A}{A Descri\347\343o das portas das placas HDMI}{}% 56
\BOOKMARK [1][-]{section.A.1}{A.1 Configura\347\343o por omiss\343o}{appendix.A}% 57
\BOOKMARK [1][-]{section.A.2}{A.2 Suporte de um canal de imagem e \341udio}{appendix.A}% 58
\BOOKMARK [1][-]{section.A.3}{A.3 Suporte de dois canais de imagem melhorado}{appendix.A}% 59
\BOOKMARK [0][-]{appendix.B}{B Configura\347\365es dos interruptores das placas HDMI}{}% 60
\BOOKMARK [1][-]{section.B.1}{B.1 Configura\347\343o por omiss\343o}{appendix.B}% 61
\BOOKMARK [1][-]{section.B.2}{B.2 Suporte de um canal de imagem e \341udio}{appendix.B}% 62
\BOOKMARK [1][-]{section.B.3}{B.3 Suporte de dois canais de imagem melhorado}{appendix.B}% 63
\BOOKMARK [0][-]{appendix.C}{C Localiza\347\365es das portas conectadas \340s placas HDMI}{}% 64
\BOOKMARK [1][-]{section.C.1}{C.1 Transmiss\343o de uma imagem gerada na FPGA}{appendix.C}% 65
\BOOKMARK [1][-]{section.C.2}{C.2 Transmiss\343o de uma imagem entre dispositivos HDMI}{appendix.C}% 66
\BOOKMARK [1][-]{section.C.3}{C.3 Transmiss\343o de imagem e som entre dispositivos HDMI}{appendix.C}% 67
\BOOKMARK [0][-]{appendix.D}{D Ficheiros de restri\347\365es}{}% 68
\BOOKMARK [1][-]{section.D.1}{D.1 Restri\347\365es F\355sicas relativas \340s portas de sa\355da das arquiteturas que se conectam \340 placa HDMI transmissora}{appendix.D}% 69
\BOOKMARK [1][-]{section.D.2}{D.2 Restri\347\365es F\355sicas relativas \340s portas de entrada das arquiteturas que se conectam \340 placa HDMI recetora}{appendix.D}% 70
\BOOKMARK [1][-]{section.D.3}{D.3 Restri\347\365es F\355sicas relativas \340s portas de entrada e sa\355da exclusivas da arquitetura que transmite uma imagem gerada na FPGA}{appendix.D}% 71
\BOOKMARK [1][-]{section.D.4}{D.4 Restri\347\365es Temporais relativas \340 arquitetura que transmite uma imagem gerada na FPGA}{appendix.D}% 72
\BOOKMARK [1][-]{section.D.5}{D.5 Restri\347\365es F\355sicas relativas \340s portas de entrada e sa\355da exclusivas da arquitetura que transmite imagem entre dispositivos HDMI}{appendix.D}% 73
\BOOKMARK [1][-]{section.D.6}{D.6 Restri\347\365es Temporais relativas \340 arquitetura que transmite imagem entre dispositivos HDMI}{appendix.D}% 74
\BOOKMARK [1][-]{section.D.7}{D.7 Restri\347\365es F\355sicas relativas \340s portas de entrada e sa\355da exclusivas da arquitetura que transmite imagem e som entre dispositivos HDMI}{appendix.D}% 75
\BOOKMARK [1][-]{section.D.8}{D.8 Restri\347\365es f\355sicas referentes \340s portas exclusivas da arquitetura de transmiss\343o em s\351rie de uma barra de cores gerada na FPGA}{appendix.D}% 76
\BOOKMARK [1][-]{section.D.9}{D.9 Restri\347\365es temporais referentes \340 arquitetura de transmiss\343o em s\351rie de uma barra de cores gerada na FPGA}{appendix.D}% 77
\BOOKMARK [1][-]{section.D.10}{D.10 Restri\347\365es f\355sicas referentes \340s portas exclusivas da arquitetura de transmiss\343o em s\351rie de imagem entre dispositivos HDMI}{appendix.D}% 78
\BOOKMARK [1][-]{section.D.11}{D.11 Restri\347\365es temporais referentes \340 arquitetura de transmiss\343o em s\351rie de imagem entre dispositivos HDMI}{appendix.D}% 79
