Eine anwendungsspezifische integrierte Schaltung (ASIC ) ist ein integrierter Schaltkreis (IC)-Chip, der für einen bestimmten Einsatz angepasst ist, und nicht für den allgemeinen Einsatz bestimmt ist. Ein Chip, der in einem digitalen Sprachrecorder oder einem hocheffizienten Bitcoinminer ausgeführt werden soll, ist beispielsweise ein ASIC. Anwendungsspezifische Standardprodukt-Chips (ASSP) sind zwischen ASICs und Industriestandard-integrierten Schaltungen wie der 7400-Serie oder der 4000-Serie intermediär. ASIC-Chips werden typischerweise mit der Metalloxid-Halbleiter-Technologie (MOS) als MOS-integrierte Schaltungschips hergestellt. Da sich die Funktionsgrößen über die Jahre hinweg verbessert haben, ist die in einem ASIC maximal mögliche Komplexität (und damit Funktionalität) von 5.000 Logiktoren auf über 100 Millionen gewachsen. Moderne ASICs umfassen oft ganze Mikroprozessoren, Speicherblöcke einschließlich ROM, RAM, EEPROM, Flash-Speicher und andere große Bausteine. Ein solches ASIC wird oft als SoC (System-on-Chip) bezeichnet. Designer von digitalen ASICs verwenden oft eine Hardware-Beschreibungssprache (HDL), wie Verilog oder VHDL, um die Funktionalität von ASICs zu beschreiben. Feldprogrammierbare Gate-Arrays (FPGA) sind die modernste Technologie für den Aufbau eines Brotbretts oder Prototyps aus Standardteilen; programmierbare Logikblöcke und programmierbare Verbindungsleitungen ermöglichen die Verwendung derselben FPGA in vielen verschiedenen Anwendungen. Für kleinere Konstruktionen oder geringere Produktionsmengen kann FPGAs auch in der Produktion kostengünstiger als ein ASIC-Design sein. Die nicht wiederkehrenden Engineering (NRE) Kosten eines ASIC können in die Millionen von Dollar laufen. Daher bevorzugen Gerätehersteller typischerweise FPGAs für Prototyping und Geräte mit geringem Produktionsvolumen und ASICs für sehr große Produktionsmengen, bei denen NRE-Kosten über viele Geräte amortisiert werden können. History Early ASICs verwendet Gate-Array-Technologie. Bis 1967 fertigten Ferranti und Interdesign frühe bipolare Gate-Arrays. 1967 führte Fairchild Semiconductor die Mikromatrix-Familie von bipolarer Dioden-Transistor-Logik (DTL) und Transistor-Transistor-Logik (TTL)-Arrays ein. Komplementäre Metalloxid-Halbleiter-Technologie (CMOS) öffnete die Tür zur breiten Kommerzialisierung von Gate-Arrays. Die ersten CMOS-Gate-Arrays wurden von Robert Lipp, 1974 für Internationale Mikroschaltungen, Inc.(IMI) entwickelt. Metalloxid-Halbleiter (MOS) Standardzellentechnologie wurde von Fairchild und Motorola unter den Handelsnamen Micromosaic und Polycell in den 1970er Jahren eingeführt. Diese Technologie wurde später erfolgreich von VLSI Technology (gegründet 1979) und LSI Logic (1981) vertrieben. Eine erfolgreiche kommerzielle Anwendung von Gate-Array-Schaltungen fand sich in den Low-End 8-Bit ZX81 und ZX Spectrum Personal Computern, die 1981 und 1982 eingeführt wurden. Diese wurden von Sinclair Research (UK) im Wesentlichen als kostengünstige I/O-Lösung verwendet, die auf die Bearbeitung der Grafiken des Computers abzielt. Die Anpassung erfolgte durch Variation einer Metallverbindungsmaske. Gate-Arrays hatten Komplexitäten von bis zu einigen tausend Toren; dies wird jetzt Mid-Scale-Integration genannt. Spätere Versionen wurden verallgemeinert, mit verschiedenen Basis-Diäten von Metall- und Polysiliziumschichten angepasst. Einige Basis-Diäten enthalten auch zufällige Zugriffsspeicher (RAM) Elemente. Standardzellendesigns Mitte der 1980er Jahre würde ein Designer einen ASIC-Hersteller wählen und ihr Design mit den vom Hersteller verfügbaren Designwerkzeugen umsetzen. Während Drittanbieter-Design-Tools zur Verfügung standen, gab es keine effektive Verbindung von Drittanbieter-Design-Tools zu dem Layout und tatsächlichen Halbleiter-Prozess-Performance-Eigenschaften der verschiedenen ASIC-Hersteller. Die meisten Designer nutzten werksspezifische Werkzeuge, um die Umsetzung ihrer Designs abzuschließen. Eine Lösung für dieses Problem, die auch ein viel höheres Dichtegerät lieferte, war die Implementierung von Standardzellen. Jeder ASIC-Hersteller könnte Funktionsblöcke mit bekannten elektrischen Eigenschaften, wie Laufzeitverzögerung, Kapazität und Induktivität, schaffen, die auch in Drittwerkzeugen dargestellt werden könnten. Standardzellenbau ist die Verwendung dieser Funktionsblöcke, um eine sehr hohe Gatedichte und eine gute elektrische Leistung zu erreichen. Das Standard-Zell-Design ist zwischen § Gate-Array und semi-custom Design und § Full-custom Design in Bezug auf seine nicht wiederkehrenden Engineering- und wiederkehrenden Bauteilkosten sowie Leistung und Geschwindigkeit der Entwicklung (einschließlich Marktzeit). Bis Ende der 1990er Jahre wurden Logik-Synthese-Tools zur Verfügung. Solche Tools könnten HDL-Beschreibungen in eine Gate-Level-Netlist kompilieren. Standardzellenintegrierte Schaltungen (ICs) sind in den folgenden konzeptionellen Stufen, die als Elektronik-Design-Flow bezeichnet werden, konzipiert, obwohl diese Stufen in der Praxis deutlich überlappen: Anforderungen Engineering: Ein Team von Design-Ingenieuren beginnt mit einem nicht formalen Verständnis der erforderlichen Funktionen für eine neue ASIC, die in der Regel von der Anforderungsanalyse abgeleitet ist. Register-Transfer-Level (RTL)-Design: Das Designteam erstellt eine Beschreibung eines ASIC, um diese Ziele mithilfe einer Hardware-Beschreibungssprache zu erreichen. Dieser Prozess ist ähnlich wie ein Computerprogramm in einer hochrangigen Sprache zu schreiben. Funktionsprüfung: Die Eignung zu Zwecken wird durch eine Funktionsprüfung überprüft. Dazu gehören beispielsweise die Logiksimulation durch Testbänke, die formale Überprüfung, Emulation oder die Erstellung und Auswertung eines äquivalenten reinen Softwaremodells, wie in Simics. Jede Verifikationstechnik hat Vor- und Nachteile, und meistens werden für die ASIC-Verifikation mehrere Methoden gemeinsam eingesetzt. Im Gegensatz zu den meisten FPGAs können ASICs nicht nach der Herstellung neu programmiert werden und daher ASIC-Designs, die nicht vollständig korrekt sind, sind viel teurer und erhöhen den Bedarf an vollständiger Testabdeckung. Logische Synthese: Logic-Synthese verwandelt das RTL-Design in eine große Sammlung namens von Unter-Level-Konstrukte namens Standardzellen. Diese Konstrukte stammen aus einer Standard-Zell-Bibliothek, bestehend aus vorcharakterisierten Sammlungen von Logik-Gattern, die bestimmte Funktionen ausführen. Die Standardzellen sind typischerweise spezifisch für den geplanten Hersteller des ASIC. Die daraus resultierende Sammlung von Standardzellen und die benötigten elektrischen Verbindungen zwischen ihnen wird als Gate-Level-Netlist bezeichnet. Platzierung: Die Gate-Level-Netlist wird anschließend von einem Platzierungstool bearbeitet, das die Standardzellen auf einen Bereich einer integrierten Schaltmatrize stellt, die das endgültige ASIC darstellt. Das Platzierungstool versucht, eine optimierte Platzierung der Standardzellen zu finden, die einer Vielzahl von vorgegebenen Einschränkungen unterliegt. Routing: Ein Elektronik Routing-Tool nimmt die physische Platzierung der Standardzellen und verwendet die netlist, um die elektrischen Verbindungen zwischen ihnen zu schaffen. Da der Suchraum groß ist, wird dieser Prozess eine ausreichende statt "global optimale" Lösung liefern. Die Ausgabe ist eine Datei, die verwendet werden kann, um eine Reihe von Photomasken zu erstellen, die eine Halbleiterfertigungsanlage ermöglicht, die häufig als Fab oder Gießerei bezeichnet wird, um physikalische integrierte Schaltungen herzustellen. Platzierung und Routing sind eng miteinander verbunden und werden gemeinsam Ort und Route im Elektronikdesign genannt. Sign-off: Bei der endgültigen Anordnung berechnet die Schaltungsextraktion die parasitären Widerstände und Kapazitäten. Im Falle einer digitalen Schaltung wird dies dann in Verzögerungsinformationen, aus denen die Schaltungsleistung geschätzt werden kann, in der Regel durch statische Taktanalyse weiter abgebildet. Dies und andere abschließende Tests, wie z.B. Design-Regelprüfung und Power-Analyse, die gemeinsam als Signoff bezeichnet werden, sollen sicherstellen, dass das Gerät über alle Extremitäten des Prozesses, der Spannung und der Temperatur korrekt funktioniert. Wenn diese Prüfung abgeschlossen ist, wird die Fotomaskeninformation für die Chipherstellung freigegeben. Diese Schritte, die mit einem in der Industrie üblichen Können durchgeführt werden, erzeugen fast immer ein endgültiges Gerät, das das ursprüngliche Design korrekt implementiert, es sei denn, Fehler werden später durch den physischen Herstellungsprozess eingeführt. Die Designschritte, auch Design Flow genannt, sind auch für Standard-Produktdesign üblich. Der wesentliche Unterschied ist, dass Standard-Zell-Design die Zellbibliotheken des Herstellers verwendet, die in potenziell Hunderten von anderen Design-Implementierungen verwendet wurden und daher von viel geringerem Risiko als ein voll benutzerdefiniertes Design sind. Standardzellen erzeugen eine kostengünstige Designdichte und können im Gegensatz zu Gate-Arrays auch IP-Kerne und statische Zufalls-Access-Speicher (SRAM) effektiv integrieren. Gate-Array- und semi-custom-Design Gate-Array-Design ist ein Herstellungsverfahren, bei dem diffundierte Schichten, die jeweils aus Transistoren und anderen aktiven Geräten bestehen, vordefiniert sind und elektronische Wafer, die solche Geräte enthalten, vor der Metallisierungsstufe des Herstellungsprozesses "vorratsgespeichert" oder nicht miteinander verbunden werden. Der physikalische Gestaltungsprozess definiert die Zusammenhänge dieser Schichten für das endgültige Gerät. Für die meisten ASIC-Hersteller besteht dies aus zwei bis neun Metallschichten, wobei jede Schicht senkrecht zu der darunter liegenden verläuft. Nicht wiederkehrende Engineering-Kosten sind viel niedriger als die vollen kundenspezifischen Designs, da photolithographische Masken nur für die Metallschichten benötigt werden. Die Produktionszyklen sind viel kürzer, da die Metallisierung ein vergleichsweise schnelles Verfahren ist, wodurch die Marktzeit beschleunigt wird. Gate-Array ASICs sind immer ein Kompromiss zwischen schnellem Design und Leistung, da ein gegebenes Design auf das abgebildet wird, was ein Hersteller als Wafer gehalten nie gibt 100% Nutzung der Schaltung. Oft erfordern Schwierigkeiten beim Routing der Verbindungsleitung eine Migration auf ein größeres Array-Gerät mit anschließender Erhöhung des Stückteilpreises. Diese Schwierigkeiten sind oft ein Ergebnis der Layout-EDA-Software, die zur Entwicklung der Verbindung verwendet wird. Reines, logisch-only-Gate-Array-Design wird heute selten von Schaltungsdesignern realisiert, die fast vollständig durch feldprogrammierbare Geräte ersetzt wurden. Die prominentesten dieser Geräte sind feldprogrammierbare Gate-Arrays (FPGAs), die vom Benutzer programmiert werden können und so minimale Tooling-Aufwendungen nicht wiederkehrenden Engineering, nur marginal erhöhte Stückteilkosten und vergleichbare Leistung bieten. Heute entwickeln sich Gate-Arrays zu strukturierten ASICs, die aus einem großen IP-Kern wie einer CPU, digitalen Signalprozessor-Einheiten, Peripheriegeräten, Standard-Schnittstellen, integrierten Speichern, SRAM und einem Block aus rekonfigurierbarer, nicht kommittierter Logik bestehen. Diese Verschiebung ist weitgehend, weil ASIC-Geräte in der Lage sind, große Blöcke von Systemfunktionalität zu integrieren, und Systeme auf einem Chip (SoCs) erfordern Leimlogik, Kommunikations-Subsysteme (wie Netzwerke auf Chip), Peripherie und andere Komponenten, anstatt nur Funktionseinheiten und grundlegende Verbindung. In ihren häufigen Nutzungen im Feld sind die Begriffe "Gate Array" und Semi-Kunde synonym, wenn sie sich auf ASICs beziehen. Prozessingenieure verwenden häufiger den Begriff semi-custom, während Gate-Array häufiger von Logik (oder Gate-Level) Designern verwendet wird. Komplettes Design Demgegenüber definiert das kundengebundene ASIC-Design alle photolithographischen Schichten des Gerätes. Vollkunden-Design wird sowohl für ASIC-Design als auch für Standard-Produktdesign verwendet. Zu den Vorteilen der kundengebundenen Konstruktion gehören reduzierte Flächen (und damit wiederkehrende Bauteilkosten), Leistungsverbesserungen sowie die Möglichkeit, analoge Komponenten und andere vorgefertigte - und damit vollständig verifizierte - Komponenten wie Mikroprozessorkerne zu integrieren, die ein System auf einem Chip bilden. Die Nachteile des kundenindividuellen Designs können eine erhöhte Fertigungs- und Designzeit, erhöhte nicht-recurring Engineering-Kosten, mehr Komplexität im computergestützten Design (CAD) und elektronische Designautomatisierungssysteme sowie eine viel höhere Qualifikationsanforderungen seitens des Designteams umfassen. Für digital-only-Designs können jedoch Standardzellenbibliotheken zusammen mit modernen CAD-Systemen erhebliche Leistungen/Kostenvorteile mit geringem Risiko bieten. Automatisierte Layout-Tools sind schnell und einfach zu bedienen und bieten auch die Möglichkeit, hand-tweak oder manuell jeden leistungsbegrenzenden Aspekt des Designs zu optimieren. Dies wird durch die Verwendung grundlegender Logik-Gate, Schaltungen oder Layout speziell für ein Design entwickelt. Strukturiertes Design Strukturiertes ASIC Design (auch als "platform ASIC Design" bezeichnet) ist ein relativ neuer Trend in der Halbleiterindustrie, was zu einer gewissen Veränderung seiner Definition führt. Die Grundvoraussetzung eines strukturierten ASIC ist jedoch, dass sowohl die Herstellungszykluszeit als auch die Designzykluszeit gegenüber dem zellbasierten ASIC reduziert werden, indem vordefinierte Metallschichten (d.h. die Herstellzeit) und die Vorcharakterisierung des auf dem Silizium befindlichen Siliciums (d.h. die Verkürzung der Designzykluszeit) vorliegen. Definition von Foundations of Embedded Systems besagt, dass: In einer "strukturierten ASIC"-Konstruktion werden die logischen Maskenschichten eines Gerätes vom ASIC-Anbieter (oder in einigen Fällen von einem Dritten) vorgegeben. Die Gestaltungsdifferenzierung und Anpassung wird dadurch erreicht, dass benutzerdefinierte Metallschichten erzeugt werden, die kundenspezifische Verbindungen zwischen vordefinierten niederschichtigen Logikelementen herstellen." Strukturierte ASIC-Technologie wird als Überbrückung der Lücke zwischen feldprogrammierbaren Gate-Arrays und Standardzellen ASIC-Designs angesehen. Da nur eine geringe Anzahl von Chipschichten individuell hergestellt werden muss, haben "strukturierte ASIC"-Designs viel kleinere nicht wiederkehrende Ausgaben (NRE) als Standard-Zell- oder Vollkunden-Chips, die erfordern, dass eine komplette Maske für jedes Design hergestellt werden. Dies ist effektiv die gleiche Definition wie ein Gate-Array. Was ein strukturiertes ASIC von einem Gate-Array unterscheidet, ist, dass in einem Gate-Array die vordefinierten Metallschichten dazu dienen, die Fertigung schneller zu machen. Bei einem strukturierten ASIC besteht die Verwendung einer vordefinierten Metallisierung in erster Linie darin, die Kosten der Maskensätze zu reduzieren und die Designzykluszeit deutlich kürzer zu machen. Beispielsweise muss der Benutzer bei einer zellbasierten oder Gate-Array-Konstruktion oft Strom-, Takt- und Teststrukturen selbst gestalten. Diese sind dagegen in den meisten strukturierten ASICs vordefiniert und können somit Zeit und Kosten für den Designer im Vergleich zu gatearraybasierten Designs sparen. Ebenso können die für strukturierte ASIC verwendeten Design-Tools wesentlich kostengünstiger und einfacher (schneller) zum Einsatz als zellbasierte Werkzeuge sein, da sie nicht alle Funktionen ausführen müssen, die zellbasierte Werkzeuge tun. In einigen Fällen erfordert der strukturierte ASIC-Anbieter maßgeschneiderte Werkzeuge für ihr Gerät (z.B. benutzerdefinierte physikalische Synthese) zu verwenden, wodurch das Design schneller in die Fertigung gebracht werden kann. Zellbibliotheken, IP-basiertes Design, Hard- und Soft-MakrosCell-Bibliotheken logischer Primitiven werden vom Gerätehersteller üblicherweise im Rahmen des Dienstes bereitgestellt. Obwohl sie keine zusätzlichen Kosten verursachen werden, wird ihre Freilassung durch die Bedingungen einer Nicht-Vergabevereinbarung (NDA) abgedeckt und sie werden vom Hersteller als geistiges Eigentum angesehen werden. Normalerweise wird ihr physikalisches Design vordefiniert, so dass sie als "harte Makros" bezeichnet werden können. Was die meisten Ingenieure als "intellektuelle Eigenschaft" verstehen, sind IP-Kerne, Designs von einem Drittanbieter als Teilkomponenten eines größeren ASIC gekauft. Sie können in Form einer Hardware-Beschreibungs-Sprache (oft als "soft macro" bezeichnet) oder als vollroutetes Design bereitgestellt werden, das direkt auf eine ASIC-Maske gedruckt werden könnte (oft als "hard macro"). Viele Organisationen verkaufen nun solche vorkonstruierten Kerne – CPUs, Ethernet, USB oder Telefonschnittstellen – und größere Organisationen können eine ganze Abteilung oder Division haben, um Kerne für den Rest der Organisation zu produzieren. Das Unternehmen ARM (Advanced RISC Machines) verkauft nur IP-Kerne, so dass es ein Fables-Hersteller. In der Tat ist die breite Palette von Funktionen, die jetzt im strukturierten ASIC-Design zur Verfügung stehen, ein Ergebnis der phänomenalen Verbesserung der Elektronik in den späten 1990er und frühen 2000er Jahren; als Kern nimmt viel Zeit und Investitionen zu schaffen, seine Wiederverwendung und Weiterentwicklung reduziert Produktzykluszeiten drastisch und schafft bessere Produkte. Darüber hinaus sammeln Open-Source-Hardware-Organisationen wie OpenCores kostenlose IP-Kerne und parallelisieren die Open-Source-Software-Bewegung im Hardwaredesign. Weiche Makros sind oft prozessunabhängig (d.h. sie können auf einer Vielzahl von Fertigungsprozessen und verschiedenen Herstellern hergestellt werden). Harte Makros sind prozessbegrenzt und in der Regel müssen weitere konstruktive Anstrengungen unternommen werden, um (port) zu einem anderen Prozess oder Hersteller zu migrieren. Multiprojekt-Wafer Einige Hersteller und IC-Design-Häuser bieten Multiprojekt-Wafer-Service (MPW) als Methode, kostengünstige Prototypen zu erhalten. Oft nennt man Shuttles, diese MPWs, die mehrere Designs enthalten, laufen in regelmäßigen, geplanten Intervallen auf einer "cut and go" Basis, in der Regel mit beschränkter Haftung seitens des Herstellers. Der Vertrag beinhaltet die Lieferung von nackten Stempeln oder die Montage und Verpackung einer Handvoll von Geräten. Der Dienst beinhaltet in der Regel die Bereitstellung einer physischen Design-Datenbank (d.h. Maskierung von Informationen oder Muster-Generation (PG) Band). Der Hersteller wird oft als "Silizium-Gießerei" bezeichnet, da er die geringe Beteiligung am Prozess hat. Anwendungsspezifisches Standardprodukt Ein anwendungsspezifisches Standardprodukt oder ASSP ist eine integrierte Schaltung, die eine bestimmte Funktion implementiert, die auf einen breiten Markt anspricht. Im Gegensatz zu ASICs, die eine Sammlung von Funktionen kombinieren und von oder für einen Kunden konzipiert sind, sind ASSPs als Off-the-Shelf-Komponenten erhältlich. ASSPs werden in allen Branchen eingesetzt, von der Automobilindustrie bis zur Kommunikation. In der Regel, wenn Sie ein Design in einem Datenbuch finden können, ist es wahrscheinlich kein ASIC, aber es gibt einige Ausnahmen. Beispielsweise sind zwei ICs, die als ASICs angesehen werden können oder nicht, ein Controller-Chip für einen PC und ein Chip für ein Modem. Beide Beispiele sind spezifisch für eine Anwendung (die typisch für einen ASIC ist), werden aber an viele verschiedene Systemanbieter verkauft (die typisch für Standardteile sind). Solche ASICs werden manchmal als anwendungsspezifische Standardprodukte (ASSPs) bezeichnet. Beispiele für ASSPs sind Codierung/Decodierung Chip, Standalone USB Interface Chip, etc. IEEE veröffentlichte ein ASSP-Magazin, das 1990 in das IEEE Signal Processing Magazine umbenannt wurde. Siehe auch Referenzen Quellen Barr, Keith (2007). ASIC Design in der Silicon Sandbox: Ein kompletter Leitfaden zum Aufbau von Mixed-Signal integrierten Schaltungen. McGraw Hill Professional.ISBN 978-0-07-148161-8.Anthony Cataldo (26. März 2002)." Xilinx sieht den Weg zu benutzerdefinierten FPGAs zu erleichtern." EE Times. CMP Media, LLC."Xilinx führt das nächste Gen EasyPath FPGAs zu einem Preis unter strukturierten ASICs". Der EDV Weekly IT Monitor. Millin Publishing, Inc. 18. Oktober 2004.Golshan, K. (2007). Physikalisches Design wesentlich: eine ASIC-Design-Implementierung Perspektive. New York: Springer.ISBN 978-0-387-36642-5. Externe Links Medien im Zusammenhang mit Application-spezifischen integrierten Schaltungen bei Wikimedia CommonsThe Nokia 9 PureView ist ein Nokia-branded Flagship-Smartphone, das von HMD Global entwickelt wurde. Es wurde auf dem 2019 Mobile World Congress (MWC) in Barcelona, Spanien als Nachfolger des Nokia 8 Sirocco vorgestellt. Es geht um Nokias bisherige kamerazentrierte PureView-Geräte, die mit den Lumia 950 und 950 XL endeten. Wie die meisten Nokia-Smartphones von HMD gehört der 9 PureView zum Android One Programm. Spezifikationen Hardware und Design Key Upgrades über das Nokia 8 Sirocco umfassen einen schnelleren Snapdragon 845 Chip und Adreno630 GPU, einen höheren 6" 18:9 Bildschirm mit HDR10-Unterstützung, eine höhere Auflösung HDR Selfie Kamera, die jetzt in 4K, mehr LTE-Bands, schnellere drahtlose Aufladung, einen In-Display Fingerabdruck-Scanner und eine etwas größere Batteriekapazität aufnehmen kann. Speicher und RAM sind unverändert, mit einer einzigen 128 GB/6 GB Konfiguration. Auf der Rückseite ist ein Multi-Kamera-Setup in einer wabenartigen Anordnung mit einem links und rechts versetzten Dual-LED-Flash- und Time-of-Flight-Sensor und einem Loch für das Mikrofon oben dargestellt. Äußerlich hält die 9 die Glas-Metall-Konstruktion des Sirocco, aber es schränkt das Edelstahl-Gehäuse von Sirocco zugunsten von 6000 Serie Aluminium. Kameras Die 9 PureView verwendet ein Penta-Kamera-System mit Zeiss-Optik, von denen 2 RGB-Sensoren und 3 monochromatische Sensoren sind. Alle 5 Linsen sind identisch 12 MP f/1.8 Einheiten (Sony Exmor RS IMX 386). HDR wird unterstützt, aber das Gerät fehlt der Phasenerkennung Autofokus und der optischen Bildstabilisierung.Wenn ein Bild aufgenommen wird, nimmt jede Kamera ein separates Bild, dann werden die Bilder kombiniert und von einem digitalen Signalprozessor verarbeitet. Bilder können sowohl in JPEG- als auch in RAW-Formaten aufgenommen und anschließend über Adobe Lightroom bearbeitet werden, der während des Setups installiert werden kann. Zusätzlich verfügt der 9 über einen Pro-Modus, der DSLR-Einstellungen simuliert. Eine Funktion namens Depth Map erfasst mehr als 1200 Schichten von Tiefendaten. Die Depth Map wird durch den Time-of-flight Sensor aktiviert und funktioniert nur mit JPEG- und RGB-Fotos. Frontseitig ist mit HDR ein 20 MP-Sensor vorhanden. Software Das Nokia 9 Schiffe mit Android One Version von Android 9 Pie vorinstalliert. Im Dezember 2019 begann HMD Android 10 für den 9 PureView freizugeben. Reception PC Magazine kam zu dem Schluss, dass die 9 "könnte das richtige Smartphone für Shutterbugs sein, aber es gibt bessere Optionen für alle anderen". Das Lob richtete sich an Design, Display und Software; Tom's Guide und Digital Trends fühlten, dass die RAW-Lightroom-Integration den Nutzern deutlich mehr Kontrolle über Fotografien bot. Der in-Display Fingerabdruck-Scanner und die Akkulaufzeit wurden neben der Klangqualität des Lautsprechers kritisiert. Bewerter merkten auch an, dass die Bildverarbeitung langsam war und enttäuscht wurde, dass ein kameraorientiertes Telefon einen SD-Karten-Slot fehlte, insbesondere angesichts der Größe von RAW-Bilddateien. Die Verwendung eines älteren Snapdragon 845 Chips zog auch einige Kritik anfangs, da seine Konkurrenten den neueren Snapdragon 855 Chip nutzten. Die 9 PureView erhielt eine Gesamtwertung von 85 von DxOMark (über die von Apples iPhone 7 und LG V30), mit einer Fotonote von 88 und einer Videonote von 80. DxOMark bemerkte, dass ["W]ith die mögliche Ausnahme seiner Bokeh-Fähigkeit, das Nokia 9 PureView nicht liefert entweder eine Foto- oder Video-Performance auf eine Par mit anderen aktuellen Modelltelefonen in seiner Premium-Preis-Bereich."Im Februar 2020, der 9 PureView gewann einen Good Design Award 2019. Bekannte Probleme Das Telefon hat einen Defekt, der es ermöglicht, durch die Verwendung einer Gummiumhüllung im Fingerabdruckleser entriegelt zu werden. = Referenzen ==