# 加法器

## 定义
实现二进制加法运算的[[组合逻辑电路]]。半加器处理两个1位二进制数相加(A+B)，输出和(S)与进位(C)。全加器在半加器基础上增加低位进位输入(C_in)，实现A+B+C_in。多位加法器通过级联全加器实现，是算术逻辑单元(ALU)的核心组件，计算机运算的基础电路。

## 核心内容
**半加器**(Half Adder)：
- 输入：A, B（两个1位二进制数）
- 输出：S(和), C(进位)
- 逻辑：
  S = A⊕B（异或）
  C = AB（与）
- 真值表：
  0+0=00, 0+1=01, 1+0=01, 1+1=10

**全加器**(Full Adder)：
- 输入：A, B, C_in（含低位进位）
- 输出：S(和), C_out(进位)
- 逻辑：
  S = A⊕B⊕C_in
  C_out = AB + (A⊕B)C_in
- 实现：2个半加器+1个或门

**多位加法器**：
1. **串行进位加法器**：
   - 全加器级联
   - 进位逐级传递
   - 延迟大：n位需n个门延迟

2. **超前进位加法器**(CLA)：
   - 并行产生所有进位
   - 速度快，电路复杂
   - 定义：G_i = A_iB_i（生成），P_i = A_i⊕B_i（传播）
   - C_{i+1} = G_i + P_iC_i

3. **BCD加法器**：
   - 实现BCD码加法
   - 和>9时需加6修正

**4位加法器74LS283**：
- 4位二进制加法
- 超前进位
- C₀输入，C₄输出

## 应用场景
CPU算术逻辑单元(ALU)；计算器；数字信号处理器；地址计算；累加器；减法器（补码）。

## 注意事项
- 半加器无进位输入，全加器有
- 串行进位速度慢但电路简单
- 超前进位速度快但电路复杂
- 减法可通过补码+加法器实现

## 关联知识
与 [[组合逻辑电路]]、[[门电路]]、[[逻辑代数]]、[[数制和码制]] 相关。
