Classic Timing Analyzer report for part7
Sat Dec 08 21:22:54 2018
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From  ; To      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 10.901 ns   ; SW[4] ; HEX0[2] ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;       ;         ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+-------+---------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 10.901 ns       ; SW[4] ; HEX0[2] ;
; N/A   ; None              ; 10.892 ns       ; SW[4] ; HEX0[0] ;
; N/A   ; None              ; 10.733 ns       ; SW[4] ; HEX0[6] ;
; N/A   ; None              ; 10.729 ns       ; SW[4] ; HEX0[1] ;
; N/A   ; None              ; 10.729 ns       ; SW[5] ; HEX0[2] ;
; N/A   ; None              ; 10.720 ns       ; SW[5] ; HEX0[0] ;
; N/A   ; None              ; 10.694 ns       ; SW[4] ; HEX0[3] ;
; N/A   ; None              ; 10.634 ns       ; SW[3] ; HEX0[2] ;
; N/A   ; None              ; 10.625 ns       ; SW[3] ; HEX0[0] ;
; N/A   ; None              ; 10.561 ns       ; SW[5] ; HEX0[6] ;
; N/A   ; None              ; 10.557 ns       ; SW[5] ; HEX0[1] ;
; N/A   ; None              ; 10.522 ns       ; SW[5] ; HEX0[3] ;
; N/A   ; None              ; 10.500 ns       ; SW[4] ; HEX0[4] ;
; N/A   ; None              ; 10.486 ns       ; SW[4] ; HEX0[5] ;
; N/A   ; None              ; 10.466 ns       ; SW[3] ; HEX0[6] ;
; N/A   ; None              ; 10.462 ns       ; SW[3] ; HEX0[1] ;
; N/A   ; None              ; 10.427 ns       ; SW[3] ; HEX0[3] ;
; N/A   ; None              ; 10.328 ns       ; SW[5] ; HEX0[4] ;
; N/A   ; None              ; 10.314 ns       ; SW[5] ; HEX0[5] ;
; N/A   ; None              ; 10.280 ns       ; SW[2] ; HEX0[2] ;
; N/A   ; None              ; 10.271 ns       ; SW[2] ; HEX0[0] ;
; N/A   ; None              ; 10.233 ns       ; SW[3] ; HEX0[4] ;
; N/A   ; None              ; 10.219 ns       ; SW[3] ; HEX0[5] ;
; N/A   ; None              ; 10.112 ns       ; SW[2] ; HEX0[6] ;
; N/A   ; None              ; 10.108 ns       ; SW[2] ; HEX0[1] ;
; N/A   ; None              ; 10.073 ns       ; SW[2] ; HEX0[3] ;
; N/A   ; None              ; 9.914 ns        ; SW[1] ; HEX0[2] ;
; N/A   ; None              ; 9.908 ns        ; SW[1] ; HEX0[0] ;
; N/A   ; None              ; 9.879 ns        ; SW[2] ; HEX0[4] ;
; N/A   ; None              ; 9.865 ns        ; SW[2] ; HEX0[5] ;
; N/A   ; None              ; 9.752 ns        ; SW[1] ; HEX0[6] ;
; N/A   ; None              ; 9.745 ns        ; SW[1] ; HEX0[1] ;
; N/A   ; None              ; 9.707 ns        ; SW[1] ; HEX0[3] ;
; N/A   ; None              ; 9.513 ns        ; SW[1] ; HEX0[4] ;
; N/A   ; None              ; 9.500 ns        ; SW[1] ; HEX0[5] ;
; N/A   ; None              ; 8.883 ns        ; SW[0] ; HEX0[2] ;
; N/A   ; None              ; 8.868 ns        ; SW[0] ; HEX0[0] ;
; N/A   ; None              ; 8.706 ns        ; SW[0] ; HEX0[6] ;
; N/A   ; None              ; 8.705 ns        ; SW[0] ; HEX0[1] ;
; N/A   ; None              ; 8.677 ns        ; SW[0] ; HEX0[3] ;
; N/A   ; None              ; 8.473 ns        ; SW[0] ; HEX0[4] ;
; N/A   ; None              ; 8.459 ns        ; SW[0] ; HEX0[5] ;
; N/A   ; None              ; 7.669 ns        ; SW[4] ; HEX1[5] ;
; N/A   ; None              ; 7.621 ns        ; SW[3] ; HEX1[4] ;
; N/A   ; None              ; 7.572 ns        ; SW[5] ; HEX1[4] ;
; N/A   ; None              ; 7.456 ns        ; SW[4] ; HEX1[4] ;
; N/A   ; None              ; 7.407 ns        ; SW[3] ; HEX1[5] ;
; N/A   ; None              ; 7.354 ns        ; SW[1] ; HEX1[5] ;
; N/A   ; None              ; 7.262 ns        ; SW[3] ; HEX1[0] ;
; N/A   ; None              ; 7.248 ns        ; SW[1] ; HEX1[4] ;
; N/A   ; None              ; 7.242 ns        ; SW[4] ; HEX1[3] ;
; N/A   ; None              ; 7.222 ns        ; SW[5] ; HEX1[0] ;
; N/A   ; None              ; 7.119 ns        ; SW[4] ; HEX1[0] ;
; N/A   ; None              ; 7.092 ns        ; SW[3] ; HEX1[1] ;
; N/A   ; None              ; 7.081 ns        ; SW[5] ; HEX1[3] ;
; N/A   ; None              ; 7.058 ns        ; SW[2] ; HEX1[5] ;
; N/A   ; None              ; 6.906 ns        ; SW[1] ; HEX1[0] ;
; N/A   ; None              ; 6.880 ns        ; SW[4] ; HEX1[6] ;
; N/A   ; None              ; 6.758 ns        ; SW[1] ; HEX1[3] ;
; N/A   ; None              ; 6.734 ns        ; SW[1] ; HEX1[1] ;
; N/A   ; None              ; 6.717 ns        ; SW[3] ; HEX1[2] ;
; N/A   ; None              ; 6.685 ns        ; SW[5] ; HEX1[6] ;
; N/A   ; None              ; 6.633 ns        ; SW[2] ; HEX1[3] ;
; N/A   ; None              ; 6.633 ns        ; SW[3] ; HEX1[6] ;
; N/A   ; None              ; 6.622 ns        ; SW[4] ; HEX1[1] ;
; N/A   ; None              ; 6.598 ns        ; SW[3] ; HEX1[3] ;
; N/A   ; None              ; 6.433 ns        ; SW[5] ; HEX1[5] ;
; N/A   ; None              ; 6.388 ns        ; SW[4] ; HEX1[2] ;
; N/A   ; None              ; 6.367 ns        ; SW[2] ; HEX1[2] ;
; N/A   ; None              ; 6.279 ns        ; SW[2] ; HEX1[6] ;
; N/A   ; None              ; 6.273 ns        ; SW[2] ; HEX1[4] ;
; N/A   ; None              ; 6.218 ns        ; SW[1] ; HEX1[2] ;
; N/A   ; None              ; 6.176 ns        ; SW[2] ; HEX1[1] ;
; N/A   ; None              ; 6.075 ns        ; SW[2] ; HEX1[0] ;
; N/A   ; None              ; 6.062 ns        ; SW[5] ; HEX1[2] ;
; N/A   ; None              ; 5.999 ns        ; SW[5] ; HEX1[1] ;
; N/A   ; None              ; 5.985 ns        ; SW[4] ; LEDR[4] ;
; N/A   ; None              ; 5.917 ns        ; SW[0] ; LEDR[0] ;
; N/A   ; None              ; 5.814 ns        ; SW[3] ; LEDR[3] ;
; N/A   ; None              ; 5.580 ns        ; SW[5] ; LEDR[5] ;
; N/A   ; None              ; 5.397 ns        ; SW[2] ; LEDR[2] ;
; N/A   ; None              ; 5.169 ns        ; SW[1] ; LEDR[1] ;
+-------+-------------------+-----------------+-------+---------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 08 21:22:54 2018
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off part7 -c part7 --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Longest tpd from source pin "SW[4]" to destination pin "HEX0[2]" is 10.901 ns
    Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_AF14; Fanout = 16; PIN Node = 'SW[4]'
    Info: 2: + IC(1.868 ns) + CELL(0.419 ns) = 3.286 ns; Loc. = LCCOMB_X62_Y3_N10; Fanout = 1; COMB Node = 'bcd_l[2]~27'
    Info: 3: + IC(0.263 ns) + CELL(0.438 ns) = 3.987 ns; Loc. = LCCOMB_X62_Y3_N14; Fanout = 7; COMB Node = 'bcd_l[2]~33'
    Info: 4: + IC(0.793 ns) + CELL(0.438 ns) = 5.218 ns; Loc. = LCCOMB_X61_Y3_N8; Fanout = 1; COMB Node = 'bcd7seg:digit0|Mux2~0'
    Info: 5: + IC(2.905 ns) + CELL(2.778 ns) = 10.901 ns; Loc. = PIN_AC12; Fanout = 0; PIN Node = 'HEX0[2]'
    Info: Total cell delay = 5.072 ns ( 46.53 % )
    Info: Total interconnect delay = 5.829 ns ( 53.47 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 253 megabytes
    Info: Processing ended: Sat Dec 08 21:22:54 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


