TimeQuest Timing Analyzer report for slc3
Wed Apr 02 22:11:02 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'ISDU:Control|State.Decode'
 13. Slow Model Setup: 'ISDU:Control|State.add0'
 14. Slow Model Hold: 'ISDU:Control|State.add0'
 15. Slow Model Hold: 'ISDU:Control|State.Decode'
 16. Slow Model Hold: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'ISDU:Control|State.Decode'
 19. Slow Model Minimum Pulse Width: 'ISDU:Control|State.add0'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'clk'
 32. Fast Model Setup: 'ISDU:Control|State.Decode'
 33. Fast Model Setup: 'ISDU:Control|State.add0'
 34. Fast Model Hold: 'ISDU:Control|State.add0'
 35. Fast Model Hold: 'ISDU:Control|State.Decode'
 36. Fast Model Hold: 'clk'
 37. Fast Model Minimum Pulse Width: 'clk'
 38. Fast Model Minimum Pulse Width: 'ISDU:Control|State.Decode'
 39. Fast Model Minimum Pulse Width: 'ISDU:Control|State.add0'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; slc3                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; clk                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                       ;
; ISDU:Control|State.add0   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ISDU:Control|State.add0 }   ;
; ISDU:Control|State.Decode ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ISDU:Control|State.Decode } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                            ;
+------------+-----------------+---------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                    ;
+------------+-----------------+---------------------------+-------------------------+
; INF MHz    ; 167.17 MHz      ; ISDU:Control|State.Decode ; limit due to hold check ;
; INF MHz    ; 160.21 MHz      ; ISDU:Control|State.add0   ; limit due to hold check ;
; 137.67 MHz ; 137.67 MHz      ; clk                       ;                         ;
+------------+-----------------+---------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -6.264 ; -1116.782     ;
; ISDU:Control|State.Decode ; -1.461 ; -7.889        ;
; ISDU:Control|State.add0   ; -1.011 ; -5.606        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ISDU:Control|State.add0   ; -3.496 ; -13.958       ;
; ISDU:Control|State.Decode ; -2.991 ; -10.642       ;
; clk                       ; -0.606 ; -3.488        ;
+---------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Slow Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.380 ; -235.380      ;
; ISDU:Control|State.Decode ; 0.500  ; 0.000         ;
; ISDU:Control|State.add0   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                   ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.264 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; -0.325     ; 6.975      ;
; -6.245 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.963      ;
; -6.220 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.336     ; 6.920      ;
; -6.217 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.336     ; 6.917      ;
; -6.206 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; -0.325     ; 6.917      ;
; -6.178 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.896      ;
; -6.080 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][15]             ; clk          ; clk         ; 1.000        ; -0.326     ; 6.790      ;
; -6.076 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][15]             ; clk          ; clk         ; 1.000        ; -0.326     ; 6.786      ;
; -6.066 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][15]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.783      ;
; -6.062 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][15]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.779      ;
; -6.015 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][8]              ; clk          ; clk         ; 1.000        ; -0.333     ; 6.718      ;
; -6.012 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][8]              ; clk          ; clk         ; 1.000        ; -0.333     ; 6.715      ;
; -5.997 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[14] ; clk          ; clk         ; 1.000        ; -0.325     ; 6.708      ;
; -5.982 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][15]             ; clk          ; clk         ; 1.000        ; -0.323     ; 6.695      ;
; -5.982 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][15]             ; clk          ; clk         ; 1.000        ; -0.323     ; 6.695      ;
; -5.981 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][15]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.699      ;
; -5.980 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[9]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.697      ;
; -5.979 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[9]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.696      ;
; -5.978 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][15]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.696      ;
; -5.960 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][14]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.677      ;
; -5.956 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][14]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.673      ;
; -5.951 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][10]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.669      ;
; -5.950 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][14]             ; clk          ; clk         ; 1.000        ; -0.323     ; 6.663      ;
; -5.945 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][10]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.663      ;
; -5.940 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[14]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.655      ;
; -5.919 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][12]             ; clk          ; clk         ; 1.000        ; -0.325     ; 6.630      ;
; -5.915 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][12]             ; clk          ; clk         ; 1.000        ; -0.325     ; 6.626      ;
; -5.911 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][13]             ; clk          ; clk         ; 1.000        ; -0.320     ; 6.627      ;
; -5.902 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[13] ; clk          ; clk         ; 1.000        ; -0.325     ; 6.613      ;
; -5.897 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][13]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.615      ;
; -5.895 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][13]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.613      ;
; -5.877 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][14]             ; clk          ; clk         ; 1.000        ; -0.320     ; 6.593      ;
; -5.876 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][14]             ; clk          ; clk         ; 1.000        ; -0.320     ; 6.592      ;
; -5.875 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][13]             ; clk          ; clk         ; 1.000        ; -0.323     ; 6.588      ;
; -5.871 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[8]  ; clk          ; clk         ; 1.000        ; -0.334     ; 6.573      ;
; -5.867 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[13]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.582      ;
; -5.867 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][8]              ; clk          ; clk         ; 1.000        ; -0.334     ; 6.569      ;
; -5.865 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][13]             ; clk          ; clk         ; 1.000        ; -0.325     ; 6.576      ;
; -5.841 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][13]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.558      ;
; -5.839 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][13]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.556      ;
; -5.824 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[9]  ; clk          ; clk         ; 1.000        ; -0.325     ; 6.535      ;
; -5.823 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][9]              ; clk          ; clk         ; 1.000        ; -0.319     ; 6.540      ;
; -5.818 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][9]              ; clk          ; clk         ; 1.000        ; -0.319     ; 6.535      ;
; -5.791 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[4]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.508      ;
; -5.791 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][12]             ; clk          ; clk         ; 1.000        ; -0.326     ; 6.501      ;
; -5.790 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][12]             ; clk          ; clk         ; 1.000        ; -0.326     ; 6.500      ;
; -5.789 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[10]            ; clk          ; clk         ; 1.000        ; -0.322     ; 6.503      ;
; -5.785 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][12]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.502      ;
; -5.784 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][12]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.501      ;
; -5.767 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][9]              ; clk          ; clk         ; 1.000        ; -0.320     ; 6.483      ;
; -5.765 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][9]              ; clk          ; clk         ; 1.000        ; -0.320     ; 6.481      ;
; -5.757 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][3]              ; clk          ; clk         ; 1.000        ; -0.325     ; 6.468      ;
; -5.755 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][3]              ; clk          ; clk         ; 1.000        ; -0.325     ; 6.466      ;
; -5.750 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[15]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.465      ;
; -5.747 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][8]              ; clk          ; clk         ; 1.000        ; -0.323     ; 6.460      ;
; -5.746 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[11]            ; clk          ; clk         ; 1.000        ; -0.319     ; 6.463      ;
; -5.746 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][8]              ; clk          ; clk         ; 1.000        ; -0.323     ; 6.459      ;
; -5.723 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][8]              ; clk          ; clk         ; 1.000        ; -0.320     ; 6.439      ;
; -5.720 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][13]             ; clk          ; clk         ; 1.000        ; -0.320     ; 6.436      ;
; -5.703 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][3]              ; clk          ; clk         ; 1.000        ; -0.333     ; 6.406      ;
; -5.700 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][3]              ; clk          ; clk         ; 1.000        ; -0.333     ; 6.403      ;
; -5.693 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][10]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.410      ;
; -5.689 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][10]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.406      ;
; -5.687 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[3]             ; clk          ; clk         ; 1.000        ; -0.329     ; 6.394      ;
; -5.668 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[12]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.383      ;
; -5.655 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][11]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.373      ;
; -5.652 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][11]             ; clk          ; clk         ; 1.000        ; -0.318     ; 6.370      ;
; -5.635 ; IR:instruction_register|internal[1] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.675      ;
; -5.620 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[10] ; clk          ; clk         ; 1.000        ; -0.325     ; 6.331      ;
; -5.618 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][3]              ; clk          ; clk         ; 1.000        ; -0.321     ; 6.333      ;
; -5.616 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 6.663      ;
; -5.613 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[3]             ; clk          ; clk         ; 1.000        ; -0.322     ; 6.327      ;
; -5.608 ; regFile:inst4|SR2out[0]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.648      ;
; -5.601 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[7]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.318      ;
; -5.598 ; ISDU:Control|State.not0             ; regFile:inst4|ram[3][1]              ; clk          ; clk         ; 1.000        ; -0.561     ; 6.073      ;
; -5.598 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[7]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.315      ;
; -5.597 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[14]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.312      ;
; -5.591 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.620      ;
; -5.589 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 6.636      ;
; -5.588 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.617      ;
; -5.577 ; IR:instruction_register|internal[1] ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.617      ;
; -5.575 ; regFile:inst4|SR2out[1]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.615      ;
; -5.569 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][10]             ; clk          ; clk         ; 1.000        ; -0.317     ; 6.288      ;
; -5.566 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][10]             ; clk          ; clk         ; 1.000        ; -0.317     ; 6.285      ;
; -5.564 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.593      ;
; -5.561 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.590      ;
; -5.556 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 6.603      ;
; -5.550 ; regFile:inst4|SR2out[0]             ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.004      ; 6.590      ;
; -5.549 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 6.596      ;
; -5.544 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][11]             ; clk          ; clk         ; 1.000        ; -0.326     ; 6.254      ;
; -5.543 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[4]  ; clk          ; clk         ; 1.000        ; -0.328     ; 6.251      ;
; -5.538 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[11]            ; clk          ; clk         ; 1.000        ; -0.321     ; 6.253      ;
; -5.535 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][11]             ; clk          ; clk         ; 1.000        ; -0.319     ; 6.252      ;
; -5.531 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][3]              ; clk          ; clk         ; 1.000        ; -0.327     ; 6.240      ;
; -5.531 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.560      ;
; -5.530 ; IR:instruction_register|internal[3] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 6.575      ;
; -5.528 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][3]              ; clk          ; clk         ; 1.000        ; -0.327     ; 6.237      ;
; -5.528 ; IR:instruction_register|internal[5] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 6.567      ;
; -5.528 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 6.557      ;
; -5.524 ; ISDU:Control|State.not0             ; reg16b:MDR|\regOp:ram[9]             ; clk          ; clk         ; 1.000        ; -0.555     ; 6.005      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ISDU:Control|State.Decode'                                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.461 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.319      ; 1.992      ;
; -1.362 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.487      ; 2.231      ;
; -1.324 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.319      ; 1.855      ;
; -1.314 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.487      ; 2.183      ;
; -1.235 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.141      ; 1.758      ;
; -1.235 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.487      ; 2.104      ;
; -1.195 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.319      ; 1.726      ;
; -1.141 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.319      ; 1.672      ;
; -1.136 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.444      ; 2.148      ;
; -1.117 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.139      ; 1.799      ;
; -1.103 ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.139      ; 1.785      ;
; -1.064 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.439      ; 2.064      ;
; -0.999 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.444      ; 2.011      ;
; -0.988 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.139      ; 1.670      ;
; -0.972 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.139      ; 1.654      ;
; -0.927 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.439      ; 1.927      ;
; -0.900 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.487      ; 1.769      ;
; -0.867 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.444      ; 1.879      ;
; -0.864 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.139      ; 1.546      ;
; -0.840 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.444      ; 1.852      ;
; -0.808 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.439      ; 1.808      ;
; -0.651 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.439      ; 1.651      ;
; -0.519 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.017      ; 1.164      ;
; -0.439 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.145      ; 0.990      ;
; -0.379 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.018      ; 0.861      ;
; -0.358 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.018      ; 1.003      ;
; -0.054 ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 1.017      ; 0.573      ;
; 0.929  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 4.009      ; 2.542      ;
; 1.254  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 4.134      ; 2.698      ;
; 1.326  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 4.129      ; 2.614      ;
; 1.429  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 4.009      ; 2.542      ;
; 1.521  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.500        ; 4.175      ; 2.447      ;
; 1.754  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 4.134      ; 2.698      ;
; 1.826  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 4.129      ; 2.614      ;
; 1.998  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.500        ; 4.177      ; 1.811      ;
; 2.021  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 1.000        ; 4.175      ; 2.447      ;
; 2.026  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 4.175      ; 1.942      ;
; 2.373  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 4.177      ; 1.436      ;
; 2.498  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 1.000        ; 4.177      ; 1.811      ;
; 2.526  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 4.175      ; 1.942      ;
; 2.873  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 4.177      ; 1.436      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ISDU:Control|State.add0'                                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.011 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 1.205      ;
; -0.966 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.880      ; 1.142      ;
; -0.956 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.824      ; 1.992      ;
; -0.857 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.992      ; 2.231      ;
; -0.819 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.824      ; 1.855      ;
; -0.809 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.992      ; 2.183      ;
; -0.730 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.646      ; 1.758      ;
; -0.730 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.992      ; 2.104      ;
; -0.690 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.824      ; 1.726      ;
; -0.636 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.824      ; 1.672      ;
; -0.631 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.949      ; 2.148      ;
; -0.612 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.644      ; 1.799      ;
; -0.598 ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.644      ; 1.785      ;
; -0.559 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.944      ; 2.064      ;
; -0.494 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.949      ; 2.011      ;
; -0.483 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.644      ; 1.670      ;
; -0.467 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.644      ; 1.654      ;
; -0.422 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.944      ; 1.927      ;
; -0.395 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.992      ; 1.769      ;
; -0.362 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.949      ; 1.879      ;
; -0.359 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.644      ; 1.546      ;
; -0.335 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.949      ; 1.852      ;
; -0.303 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.944      ; 1.808      ;
; -0.146 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.944      ; 1.651      ;
; -0.014 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.522      ; 1.164      ;
; 0.066  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.650      ; 0.990      ;
; 0.126  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.523      ; 0.861      ;
; 0.147  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.523      ; 1.003      ;
; 0.451  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 1.522      ; 0.573      ;
; 1.434  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 4.514      ; 2.542      ;
; 1.759  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 4.639      ; 2.698      ;
; 1.831  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 4.634      ; 2.614      ;
; 1.934  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 4.514      ; 2.542      ;
; 2.026  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.500        ; 4.680      ; 2.447      ;
; 2.259  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 4.639      ; 2.698      ;
; 2.331  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 4.634      ; 2.614      ;
; 2.503  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.500        ; 4.682      ; 1.811      ;
; 2.526  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 1.000        ; 4.680      ; 2.447      ;
; 2.531  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 4.680      ; 1.942      ;
; 2.878  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 4.682      ; 1.436      ;
; 3.003  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 1.000        ; 4.682      ; 1.811      ;
; 3.031  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 4.680      ; 1.942      ;
; 3.378  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 4.682      ; 1.436      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ISDU:Control|State.add0'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -3.496 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 4.682      ; 1.436      ;
; -3.121 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.000        ; 4.682      ; 1.811      ;
; -2.996 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 4.682      ; 1.436      ;
; -2.988 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 4.680      ; 1.942      ;
; -2.621 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; -0.500       ; 4.682      ; 1.811      ;
; -2.488 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 4.680      ; 1.942      ;
; -2.483 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.000        ; 4.680      ; 2.447      ;
; -2.270 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 4.634      ; 2.614      ;
; -2.222 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 4.514      ; 2.542      ;
; -2.191 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 4.639      ; 2.698      ;
; -1.983 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; -0.500       ; 4.680      ; 2.447      ;
; -1.770 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 4.634      ; 2.614      ;
; -1.722 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 4.514      ; 2.542      ;
; -1.691 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 4.639      ; 2.698      ;
; -0.449 ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.522      ; 0.573      ;
; -0.162 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.523      ; 0.861      ;
; -0.160 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.650      ; 0.990      ;
; -0.020 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.523      ; 1.003      ;
; 0.142  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.522      ; 1.164      ;
; 0.207  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.944      ; 1.651      ;
; 0.277  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.992      ; 1.769      ;
; 0.348  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.824      ; 1.672      ;
; 0.364  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.944      ; 1.808      ;
; 0.402  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.644      ; 1.546      ;
; 0.402  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.824      ; 1.726      ;
; 0.403  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.949      ; 1.852      ;
; 0.430  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.949      ; 1.879      ;
; 0.483  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.944      ; 1.927      ;
; 0.510  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.644      ; 1.654      ;
; 0.526  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.644      ; 1.670      ;
; 0.531  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.824      ; 1.855      ;
; 0.562  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.949      ; 2.011      ;
; 0.612  ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.646      ; 1.758      ;
; 0.612  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.992      ; 2.104      ;
; 0.620  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.944      ; 2.064      ;
; 0.641  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.644      ; 1.785      ;
; 0.655  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.644      ; 1.799      ;
; 0.668  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.824      ; 1.992      ;
; 0.691  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.992      ; 2.183      ;
; 0.699  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.949      ; 2.148      ;
; 0.739  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 1.992      ; 2.231      ;
; 0.762  ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.880      ; 1.142      ;
; 0.899  ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 1.205      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ISDU:Control|State.Decode'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -2.991 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 4.177      ; 1.436      ;
; -2.616 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.000        ; 4.177      ; 1.811      ;
; -2.491 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 4.177      ; 1.436      ;
; -2.483 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 4.175      ; 1.942      ;
; -2.116 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; -0.500       ; 4.177      ; 1.811      ;
; -1.983 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 4.175      ; 1.942      ;
; -1.978 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.000        ; 4.175      ; 2.447      ;
; -1.765 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 4.129      ; 2.614      ;
; -1.717 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 4.009      ; 2.542      ;
; -1.686 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 4.134      ; 2.698      ;
; -1.478 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; -0.500       ; 4.175      ; 2.447      ;
; -1.265 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 4.129      ; 2.614      ;
; -1.217 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 4.009      ; 2.542      ;
; -1.186 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 4.134      ; 2.698      ;
; 0.056  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.017      ; 0.573      ;
; 0.343  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.018      ; 0.861      ;
; 0.345  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.145      ; 0.990      ;
; 0.485  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.018      ; 1.003      ;
; 0.647  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.017      ; 1.164      ;
; 0.712  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.439      ; 1.651      ;
; 0.782  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.487      ; 1.769      ;
; 0.853  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.319      ; 1.672      ;
; 0.869  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.439      ; 1.808      ;
; 0.907  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.139      ; 1.546      ;
; 0.907  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.319      ; 1.726      ;
; 0.908  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.444      ; 1.852      ;
; 0.935  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.444      ; 1.879      ;
; 0.988  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.439      ; 1.927      ;
; 1.015  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.139      ; 1.654      ;
; 1.031  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.139      ; 1.670      ;
; 1.036  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.319      ; 1.855      ;
; 1.067  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.444      ; 2.011      ;
; 1.117  ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.141      ; 1.758      ;
; 1.117  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.487      ; 2.104      ;
; 1.125  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.439      ; 2.064      ;
; 1.146  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.139      ; 1.785      ;
; 1.160  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.139      ; 1.799      ;
; 1.173  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.319      ; 1.992      ;
; 1.196  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.487      ; 2.183      ;
; 1.204  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.444      ; 2.148      ;
; 1.244  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 1.487      ; 2.231      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                   ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                              ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.606 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 2.602      ;
; -0.581 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 2.629      ;
; -0.297 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 2.901      ;
; -0.281 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 2.927      ;
; -0.267 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 2.933      ;
; -0.254 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 2.946      ;
; -0.234 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.679      ; 2.961      ;
; -0.229 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.679      ; 2.966      ;
; -0.205 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 3.003      ;
; -0.190 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[12]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.020      ;
; -0.116 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.688      ; 3.088      ;
; -0.116 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.688      ; 3.088      ;
; -0.112 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[15]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.098      ;
; -0.106 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][10]             ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.692      ; 2.602      ;
; -0.081 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.694      ; 2.629      ;
; 0.010  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.697      ; 3.223      ;
; 0.084  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.688      ; 3.288      ;
; 0.084  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.688      ; 3.288      ;
; 0.084  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.688      ; 3.288      ;
; 0.138  ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[10]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.348      ;
; 0.179  ; ISDU:Control|State.add0 ; IR:instruction_register|internal[11] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.385      ;
; 0.203  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][6]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.682      ; 2.901      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.205  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.411      ;
; 0.209  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 3.409      ;
; 0.219  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][14]             ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.692      ; 2.927      ;
; 0.233  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][5]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.684      ; 2.933      ;
; 0.246  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][7]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.684      ; 2.946      ;
; 0.266  ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][2]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.679      ; 2.961      ;
; 0.271  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][0]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.679      ; 2.966      ;
; 0.273  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.695      ; 3.484      ;
; 0.273  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 3.473      ;
; 0.295  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][10]             ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.692      ; 3.003      ;
; 0.310  ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[12]            ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.694      ; 3.020      ;
; 0.314  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.512      ;
; 0.314  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.512      ;
; 0.314  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.512      ;
; 0.314  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.512      ;
; 0.314  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.512      ;
; 0.315  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.698      ; 3.529      ;
; 0.318  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.698      ; 3.532      ;
; 0.323  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 3.523      ;
; 0.323  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 3.523      ;
; 0.327  ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.684      ; 3.527      ;
; 0.346  ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[14]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.556      ;
; 0.369  ; ISDU:Control|State.add0 ; IR:instruction_register|internal[10] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.575      ;
; 0.378  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 3.586      ;
; 0.384  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][1]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.688      ; 3.088      ;
; 0.384  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][3]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.688      ; 3.088      ;
; 0.388  ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[15]            ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.694      ; 3.098      ;
; 0.391  ; reg16b:PC|\regOp:ram[0] ; reg16b:PC|\regOp:ram[0]              ; clk                     ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.392  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.604      ;
; 0.394  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.606      ;
; 0.399  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.698      ; 3.613      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.408  ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.620      ;
; 0.420  ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.630      ;
; 0.423  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.698      ; 3.637      ;
; 0.423  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.698      ; 3.637      ;
; 0.428  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 3.636      ;
; 0.431  ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[15]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.694      ; 3.641      ;
; 0.438  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.650      ;
; 0.439  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.651      ;
; 0.439  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.651      ;
; 0.439  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.651      ;
; 0.439  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.651      ;
; 0.448  ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.697      ; 3.661      ;
; 0.450  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.697      ; 3.663      ;
; 0.451  ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.649      ;
; 0.455  ; ISDU:Control|State.add0 ; IR:instruction_register|internal[13] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.661      ;
; 0.457  ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[8]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.669      ;
; 0.458  ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[8]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.670      ;
; 0.459  ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.682      ; 3.657      ;
; 0.461  ; ISDU:Control|State.add0 ; IR:instruction_register|internal[6]  ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.681      ; 3.658      ;
; 0.463  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.681      ; 3.660      ;
; 0.464  ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.695      ; 3.675      ;
; 0.467  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 3.675      ;
; 0.467  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.692      ; 3.675      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.473  ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.690      ; 3.679      ;
; 0.486  ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[0]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.677      ; 3.679      ;
; 0.503  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.715      ;
; 0.503  ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.696      ; 3.715      ;
; 0.510  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][9]              ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 2.697      ; 3.223      ;
; 0.515  ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.679      ; 3.710      ;
; 0.522  ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 2.676      ; 3.714      ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PauseIR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PauseIR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[1]             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ISDU:Control|State.Decode'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Selector25~0|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Selector25~0|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|State.Decode|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|State.Decode|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.not0_343       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.not0_343       ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ISDU:Control|State.add0'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[0]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[0]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[1]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[1]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Selector25~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Selector25~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|State.add0|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|State.add0|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.not0_343       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.not0_343       ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; 5.130 ; 5.130 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; 4.625 ; 4.625 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; 7.124 ; 7.124 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; 6.274 ; 6.274 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; 6.682 ; 6.682 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; 6.091 ; 6.091 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; 6.214 ; 6.214 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; 7.124 ; 7.124 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; 5.939 ; 5.939 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; 6.118 ; 6.118 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; 5.972 ; 5.972 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; 5.735 ; 5.735 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; 6.019 ; 6.019 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; 5.427 ; 5.427 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; 5.255 ; 5.255 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; 5.975 ; 5.975 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; 6.059 ; 6.059 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; 6.122 ; 6.122 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; 5.732 ; 5.732 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; 6.641 ; 6.641 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; 3.913 ; 3.913 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; 3.486 ; 3.486 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; 3.316 ; 3.316 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; 2.696 ; 2.696 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; 3.430 ; 3.430 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; 2.269 ; 2.269 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; 3.111 ; 3.111 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; 3.363 ; 3.363 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; 3.635 ; 3.635 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; 3.720 ; 3.720 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; 2.606 ; 2.606 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; 2.744 ; 2.744 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; 2.774 ; 2.774 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; 6.624 ; 6.624 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; 6.641 ; 6.641 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; 6.157 ; 6.157 ; Rise       ; clk                       ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; -3.486 ; -3.486 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; -2.981 ; -2.981 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; -3.851 ; -3.851 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; -4.771 ; -4.771 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; -5.744 ; -5.744 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; -4.737 ; -4.737 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; -5.686 ; -5.686 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; -5.619 ; -5.619 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; -4.593 ; -4.593 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; -4.823 ; -4.823 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; -4.677 ; -4.677 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; -4.742 ; -4.742 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; -4.546 ; -4.546 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; -3.891 ; -3.891 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; -3.851 ; -3.851 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; -4.446 ; -4.446 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; -4.784 ; -4.784 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; -4.617 ; -4.617 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; -4.445 ; -4.445 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; -0.923 ; -0.923 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; -2.410 ; -2.410 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; -2.548 ; -2.548 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; -1.962 ; -1.962 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; -2.168 ; -2.168 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; -1.925 ; -1.925 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; -0.923 ; -0.923 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; -1.816 ; -1.816 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; -2.068 ; -2.068 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; -2.642 ; -2.642 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; -2.247 ; -2.247 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; -1.070 ; -1.070 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; -1.340 ; -1.340 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; -1.245 ; -1.245 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; -5.349 ; -5.349 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; -5.136 ; -5.136 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; -4.870 ; -4.870 ; Rise       ; clk                       ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 9.652  ; 9.652  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 9.329  ; 9.329  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 8.893  ; 8.893  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 8.925  ; 8.925  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 9.468  ; 9.468  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 8.575  ; 8.575  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 8.861  ; 8.861  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 9.330  ; 9.330  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 9.198  ; 9.198  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 8.206  ; 8.206  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 8.916  ; 8.916  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 9.369  ; 9.369  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 9.652  ; 9.652  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 8.469  ; 8.469  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 8.412  ; 8.412  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 8.965  ; 8.965  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 9.075  ; 9.075  ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 10.725 ; 10.725 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 10.647 ; 10.647 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 10.499 ; 10.499 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 10.172 ; 10.172 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 10.623 ; 10.623 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 9.688  ; 9.688  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 9.942  ; 9.942  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 10.534 ; 10.534 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 10.096 ; 10.096 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 8.883  ; 8.883  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 9.863  ; 9.863  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 10.262 ; 10.262 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 10.725 ; 10.725 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 9.042  ; 9.042  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 8.919  ; 8.919  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 9.468  ; 9.468  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 9.524  ; 9.524  ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 7.387  ; 7.387  ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 7.387  ; 7.387  ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 7.350  ; 7.350  ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 7.331  ; 7.331  ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 7.347  ; 7.347  ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 7.309  ; 7.309  ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 7.308  ; 7.308  ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 7.104  ; 7.104  ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 7.327  ; 7.327  ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 7.080  ; 7.080  ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 7.079  ; 7.079  ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 7.108  ; 7.108  ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 7.081  ; 7.081  ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 7.069  ; 7.069  ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 7.174  ; 7.174  ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 7.118  ; 7.118  ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 7.109  ; 7.109  ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 12.767 ; 12.767 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 12.444 ; 12.444 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 12.008 ; 12.008 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 12.040 ; 12.040 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 12.583 ; 12.583 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 11.690 ; 11.690 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 11.976 ; 11.976 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 12.445 ; 12.445 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 12.313 ; 12.313 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 11.321 ; 11.321 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 12.031 ; 12.031 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 12.484 ; 12.484 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 12.767 ; 12.767 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 11.584 ; 11.584 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 11.527 ; 11.527 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 12.080 ; 12.080 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 12.190 ; 12.190 ; Rise       ; clk                     ;
; OE        ; clk                     ; 8.727  ; 8.727  ; Rise       ; clk                     ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 7.016 ; 5.756 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 8.229 ; 7.316 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 8.127 ; 7.129 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 8.151 ; 6.843 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 8.214 ; 7.301 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 7.456 ; 6.613 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 7.986 ; 6.592 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 7.835 ; 6.945 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 7.969 ; 6.753 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 7.016 ; 5.756 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 7.528 ; 6.534 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 7.471 ; 6.463 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 8.065 ; 6.316 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 7.402 ; 5.846 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 7.304 ; 5.852 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 8.049 ; 6.059 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 7.932 ; 6.575 ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 5.756 ; 7.016 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 7.316 ; 8.229 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 7.129 ; 8.127 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 6.843 ; 8.151 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 7.301 ; 8.214 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 6.613 ; 7.456 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 6.592 ; 7.986 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 6.945 ; 7.835 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 6.753 ; 7.969 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 5.756 ; 7.016 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 6.534 ; 7.528 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 6.463 ; 7.471 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 6.316 ; 8.065 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 5.846 ; 7.402 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 5.852 ; 7.304 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 6.059 ; 8.049 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 6.575 ; 7.932 ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 7.069 ; 7.069 ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 7.387 ; 7.387 ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 7.350 ; 7.350 ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 7.331 ; 7.331 ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 7.347 ; 7.347 ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 7.309 ; 7.309 ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 7.308 ; 7.308 ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 7.104 ; 7.104 ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 7.327 ; 7.327 ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 7.080 ; 7.080 ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 7.079 ; 7.079 ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 7.108 ; 7.108 ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 7.081 ; 7.081 ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 7.069 ; 7.069 ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 7.174 ; 7.174 ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 7.118 ; 7.118 ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 7.109 ; 7.109 ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 7.329 ; 7.329 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 9.297 ; 9.297 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 7.911 ; 7.911 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 8.766 ; 8.766 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 9.026 ; 9.026 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 8.094 ; 8.094 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 8.773 ; 8.773 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 8.926 ; 8.926 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 9.026 ; 9.026 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 7.329 ; 7.329 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 8.466 ; 8.466 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 9.111 ; 9.111 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 7.622 ; 7.622 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 7.779 ; 7.779 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 7.702 ; 7.702 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 7.977 ; 7.977 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 8.147 ; 8.147 ; Rise       ; clk                     ;
; OE        ; clk                     ; 8.603 ; 8.603 ; Rise       ; clk                     ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 11.014 ;    ;    ; 11.014 ;
; Data[1]      ; Data[1]     ; 12.226 ;    ;    ; 12.226 ;
; Data[2]      ; Data[2]     ; 11.362 ;    ;    ; 11.362 ;
; Data[3]      ; Data[3]     ; 11.479 ;    ;    ; 11.479 ;
; Data[4]      ; Data[4]     ; 12.023 ;    ;    ; 12.023 ;
; Data[5]      ; Data[5]     ; 11.422 ;    ;    ; 11.422 ;
; Data[6]      ; Data[6]     ; 10.327 ;    ;    ; 10.327 ;
; Data[7]      ; Data[7]     ; 11.657 ;    ;    ; 11.657 ;
; Data[8]      ; Data[8]     ; 10.041 ;    ;    ; 10.041 ;
; Data[9]      ; Data[9]     ; 11.048 ;    ;    ; 11.048 ;
; Data[10]     ; Data[10]    ; 10.321 ;    ;    ; 10.321 ;
; Data[11]     ; Data[11]    ; 10.233 ;    ;    ; 10.233 ;
; Data[12]     ; Data[12]    ; 10.747 ;    ;    ; 10.747 ;
; Data[13]     ; Data[13]    ; 11.079 ;    ;    ; 11.079 ;
; Data[14]     ; Data[14]    ; 11.360 ;    ;    ; 11.360 ;
; Data[15]     ; Data[15]    ; 10.565 ;    ;    ; 10.565 ;
; Switches[0]  ; Data[0]     ; 8.653  ;    ;    ; 8.653  ;
; Switches[1]  ; Data[1]     ; 9.030  ;    ;    ; 9.030  ;
; Switches[2]  ; Data[2]     ; 8.587  ;    ;    ; 8.587  ;
; Switches[3]  ; Data[3]     ; 7.961  ;    ;    ; 7.961  ;
; Switches[4]  ; Data[4]     ; 8.329  ;    ;    ; 8.329  ;
; Switches[5]  ; Data[5]     ; 7.752  ;    ;    ; 7.752  ;
; Switches[6]  ; Data[6]     ; 7.320  ;    ;    ; 7.320  ;
; Switches[7]  ; Data[7]     ; 9.048  ;    ;    ; 9.048  ;
; Switches[8]  ; Data[8]     ; 7.941  ;    ;    ; 7.941  ;
; Switches[9]  ; Data[9]     ; 8.749  ;    ;    ; 8.749  ;
; Switches[10] ; Data[10]    ; 7.500  ;    ;    ; 7.500  ;
; Switches[11] ; Data[11]    ; 7.722  ;    ;    ; 7.722  ;
; Switches[12] ; Data[12]    ; 7.546  ;    ;    ; 7.546  ;
; Switches[13] ; Data[13]    ; 11.644 ;    ;    ; 11.644 ;
; Switches[14] ; Data[14]    ; 11.879 ;    ;    ; 11.879 ;
; Switches[15] ; Data[15]    ; 10.990 ;    ;    ; 10.990 ;
+--------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 11.014 ;    ;    ; 11.014 ;
; Data[1]      ; Data[1]     ; 12.226 ;    ;    ; 12.226 ;
; Data[2]      ; Data[2]     ; 11.362 ;    ;    ; 11.362 ;
; Data[3]      ; Data[3]     ; 11.479 ;    ;    ; 11.479 ;
; Data[4]      ; Data[4]     ; 12.023 ;    ;    ; 12.023 ;
; Data[5]      ; Data[5]     ; 11.422 ;    ;    ; 11.422 ;
; Data[6]      ; Data[6]     ; 10.327 ;    ;    ; 10.327 ;
; Data[7]      ; Data[7]     ; 11.657 ;    ;    ; 11.657 ;
; Data[8]      ; Data[8]     ; 10.041 ;    ;    ; 10.041 ;
; Data[9]      ; Data[9]     ; 11.048 ;    ;    ; 11.048 ;
; Data[10]     ; Data[10]    ; 10.321 ;    ;    ; 10.321 ;
; Data[11]     ; Data[11]    ; 10.233 ;    ;    ; 10.233 ;
; Data[12]     ; Data[12]    ; 10.747 ;    ;    ; 10.747 ;
; Data[13]     ; Data[13]    ; 11.079 ;    ;    ; 11.079 ;
; Data[14]     ; Data[14]    ; 11.360 ;    ;    ; 11.360 ;
; Data[15]     ; Data[15]    ; 10.565 ;    ;    ; 10.565 ;
; Switches[0]  ; Data[0]     ; 8.653  ;    ;    ; 8.653  ;
; Switches[1]  ; Data[1]     ; 9.030  ;    ;    ; 9.030  ;
; Switches[2]  ; Data[2]     ; 8.587  ;    ;    ; 8.587  ;
; Switches[3]  ; Data[3]     ; 7.961  ;    ;    ; 7.961  ;
; Switches[4]  ; Data[4]     ; 8.329  ;    ;    ; 8.329  ;
; Switches[5]  ; Data[5]     ; 7.752  ;    ;    ; 7.752  ;
; Switches[6]  ; Data[6]     ; 7.320  ;    ;    ; 7.320  ;
; Switches[7]  ; Data[7]     ; 9.048  ;    ;    ; 9.048  ;
; Switches[8]  ; Data[8]     ; 7.941  ;    ;    ; 7.941  ;
; Switches[9]  ; Data[9]     ; 8.749  ;    ;    ; 8.749  ;
; Switches[10] ; Data[10]    ; 7.500  ;    ;    ; 7.500  ;
; Switches[11] ; Data[11]    ; 7.722  ;    ;    ; 7.722  ;
; Switches[12] ; Data[12]    ; 7.546  ;    ;    ; 7.546  ;
; Switches[13] ; Data[13]    ; 11.644 ;    ;    ; 11.644 ;
; Switches[14] ; Data[14]    ; 11.879 ;    ;    ; 11.879 ;
; Switches[15] ; Data[15]    ; 10.990 ;    ;    ; 10.990 ;
+--------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Fast Model Setup Summary                           ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -2.102 ; -343.645      ;
; ISDU:Control|State.Decode ; -0.462 ; -1.677        ;
; ISDU:Control|State.add0   ; -0.212 ; -0.797        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast Model Hold Summary                            ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ISDU:Control|State.add0   ; -1.946 ; -7.759        ;
; ISDU:Control|State.Decode ; -1.696 ; -6.509        ;
; clk                       ; -0.797 ; -40.258       ;
+---------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------+
; Fast Model Minimum Pulse Width Summary             ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; clk                       ; -1.380 ; -235.380      ;
; ISDU:Control|State.Decode ; 0.500  ; 0.000         ;
; ISDU:Control|State.add0   ; 0.500  ; 0.000         ;
+---------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                   ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.102 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.012      ; 3.146      ;
; -2.096 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.018      ; 3.146      ;
; -2.091 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; 0.002      ; 3.125      ;
; -2.087 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; 0.002      ; 3.121      ;
; -2.069 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.018      ; 3.119      ;
; -2.068 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.012      ; 3.112      ;
; -2.005 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][8]              ; clk          ; clk         ; 1.000        ; 0.005      ; 3.042      ;
; -2.002 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][8]              ; clk          ; clk         ; 1.000        ; 0.005      ; 3.039      ;
; -1.997 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][15]             ; clk          ; clk         ; 1.000        ; 0.010      ; 3.039      ;
; -1.994 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][15]             ; clk          ; clk         ; 1.000        ; 0.010      ; 3.036      ;
; -1.986 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[14] ; clk          ; clk         ; 1.000        ; 0.012      ; 3.030      ;
; -1.986 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][15]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.035      ;
; -1.982 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][15]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.031      ;
; -1.974 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][15]             ; clk          ; clk         ; 1.000        ; 0.014      ; 3.020      ;
; -1.974 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][15]             ; clk          ; clk         ; 1.000        ; 0.018      ; 3.024      ;
; -1.973 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][15]             ; clk          ; clk         ; 1.000        ; 0.014      ; 3.019      ;
; -1.970 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][15]             ; clk          ; clk         ; 1.000        ; 0.018      ; 3.020      ;
; -1.968 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][14]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.017      ;
; -1.968 ; IR:instruction_register|internal[5] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.003      ;
; -1.965 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][14]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.014      ;
; -1.965 ; regFile:inst4|SR2out[0]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 3.002      ;
; -1.964 ; IR:instruction_register|internal[1] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.004      ; 3.000      ;
; -1.963 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][14]             ; clk          ; clk         ; 1.000        ; 0.014      ; 3.009      ;
; -1.963 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[9]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.012      ;
; -1.962 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.009      ; 3.003      ;
; -1.960 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[9]             ; clk          ; clk         ; 1.000        ; 0.017      ; 3.009      ;
; -1.959 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 3.002      ;
; -1.958 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.010      ; 3.000      ;
; -1.957 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 2.982      ;
; -1.956 ; ISDU:Control|State.and0             ; reg16b:MDR|\regOp:ram[14]            ; clk          ; clk         ; 1.000        ; 0.016      ; 3.004      ;
; -1.954 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.981      ;
; -1.953 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.007     ; 2.978      ;
; -1.953 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.006     ; 2.979      ;
; -1.950 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.977      ;
; -1.949 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.006     ; 2.975      ;
; -1.946 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][10]             ; clk          ; clk         ; 1.000        ; 0.018      ; 2.996      ;
; -1.946 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][12]             ; clk          ; clk         ; 1.000        ; 0.012      ; 2.990      ;
; -1.945 ; regFile:inst4|SR2out[1]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.982      ;
; -1.942 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][12]             ; clk          ; clk         ; 1.000        ; 0.012      ; 2.986      ;
; -1.941 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][10]             ; clk          ; clk         ; 1.000        ; 0.018      ; 2.991      ;
; -1.939 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 2.982      ;
; -1.935 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][13]             ; clk          ; clk         ; 1.000        ; 0.016      ; 2.983      ;
; -1.935 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.009      ; 2.976      ;
; -1.934 ; IR:instruction_register|internal[5] ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.003      ; 2.969      ;
; -1.934 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.961      ;
; -1.932 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 2.975      ;
; -1.931 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[13] ; clk          ; clk         ; 1.000        ; 0.012      ; 2.975      ;
; -1.931 ; regFile:inst4|SR2out[0]             ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.968      ;
; -1.931 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.010      ; 2.973      ;
; -1.930 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.957      ;
; -1.930 ; IR:instruction_register|internal[1] ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.004      ; 2.966      ;
; -1.929 ; ISDU:Control|State.and0             ; regFile:inst4|ram[6][13]             ; clk          ; clk         ; 1.000        ; 0.018      ; 2.979      ;
; -1.926 ; ISDU:Control|State.and0             ; regFile:inst4|ram[4][13]             ; clk          ; clk         ; 1.000        ; 0.018      ; 2.976      ;
; -1.923 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][13]             ; clk          ; clk         ; 1.000        ; 0.014      ; 2.969      ;
; -1.920 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][13]             ; clk          ; clk         ; 1.000        ; 0.012      ; 2.964      ;
; -1.918 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[13]            ; clk          ; clk         ; 1.000        ; 0.016      ; 2.966      ;
; -1.918 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[8]  ; clk          ; clk         ; 1.000        ; 0.003      ; 2.953      ;
; -1.913 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][8]              ; clk          ; clk         ; 1.000        ; 0.003      ; 2.948      ;
; -1.912 ; regFile:inst4|SR2out[1]             ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 2.955      ;
; -1.911 ; regFile:inst4|SR2out[1]             ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.948      ;
; -1.907 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][14]             ; clk          ; clk         ; 1.000        ; 0.016      ; 2.955      ;
; -1.907 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][14]             ; clk          ; clk         ; 1.000        ; 0.016      ; 2.955      ;
; -1.907 ; ISDU:Control|State.and0             ; IR:instruction_register|internal[9]  ; clk          ; clk         ; 1.000        ; 0.012      ; 2.951      ;
; -1.906 ; IR:instruction_register|internal[3] ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.947      ;
; -1.904 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][13]             ; clk          ; clk         ; 1.000        ; 0.017      ; 2.953      ;
; -1.902 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][9]              ; clk          ; clk         ; 1.000        ; 0.017      ; 2.951      ;
; -1.901 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][13]             ; clk          ; clk         ; 1.000        ; 0.017      ; 2.950      ;
; -1.900 ; IR:instruction_register|internal[3] ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.015      ; 2.947      ;
; -1.899 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][9]              ; clk          ; clk         ; 1.000        ; 0.017      ; 2.948      ;
; -1.895 ; IR:instruction_register|internal[3] ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.001     ; 2.926      ;
; -1.891 ; IR:instruction_register|internal[3] ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.001     ; 2.922      ;
; -1.889 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][9]              ; clk          ; clk         ; 1.000        ; 0.016      ; 2.937      ;
; -1.888 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][9]              ; clk          ; clk         ; 1.000        ; 0.016      ; 2.936      ;
; -1.888 ; regFile:inst4|SR2out[2]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.925      ;
; -1.882 ; regFile:inst4|SR2out[2]             ; regFile:inst4|ram[4][14]             ; clk          ; clk         ; 1.000        ; 0.011      ; 2.925      ;
; -1.879 ; MAR:inst12|\regOp:ram[15]           ; MAR:inst12|\regOp:ram[4]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.912      ;
; -1.877 ; regFile:inst4|SR2out[2]             ; regFile:inst4|ram[6][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.904      ;
; -1.874 ; ISDU:Control|State.and0             ; regFile:inst4|ram[2][8]              ; clk          ; clk         ; 1.000        ; 0.014      ; 2.920      ;
; -1.873 ; regFile:inst4|SR2out[2]             ; regFile:inst4|ram[4][12]             ; clk          ; clk         ; 1.000        ; -0.005     ; 2.900      ;
; -1.873 ; IR:instruction_register|internal[3] ; regFile:inst4|ram[6][14]             ; clk          ; clk         ; 1.000        ; 0.015      ; 2.920      ;
; -1.872 ; ISDU:Control|State.and0             ; regFile:inst4|ram[3][8]              ; clk          ; clk         ; 1.000        ; 0.014      ; 2.918      ;
; -1.872 ; IR:instruction_register|internal[3] ; IR:instruction_register|internal[12] ; clk          ; clk         ; 1.000        ; 0.009      ; 2.913      ;
; -1.871 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[6][8]              ; clk          ; clk         ; 1.000        ; -0.004     ; 2.899      ;
; -1.868 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[6][8]              ; clk          ; clk         ; 1.000        ; -0.002     ; 2.898      ;
; -1.868 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[4][8]              ; clk          ; clk         ; 1.000        ; -0.004     ; 2.896      ;
; -1.867 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[6][8]              ; clk          ; clk         ; 1.000        ; -0.003     ; 2.896      ;
; -1.866 ; ISDU:Control|State.and0             ; MAR:inst12|\regOp:ram[15]            ; clk          ; clk         ; 1.000        ; 0.016      ; 2.914      ;
; -1.865 ; ISDU:Control|State.and0             ; regFile:inst4|ram[1][12]             ; clk          ; clk         ; 1.000        ; 0.010      ; 2.907      ;
; -1.865 ; ISDU:Control|State.and0             ; regFile:inst4|ram[0][12]             ; clk          ; clk         ; 1.000        ; 0.010      ; 2.907      ;
; -1.865 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[4][8]              ; clk          ; clk         ; 1.000        ; -0.002     ; 2.895      ;
; -1.864 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[4][8]              ; clk          ; clk         ; 1.000        ; -0.003     ; 2.893      ;
; -1.863 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[1][15]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.896      ;
; -1.860 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[1][15]             ; clk          ; clk         ; 1.000        ; 0.003      ; 2.895      ;
; -1.860 ; IR:instruction_register|internal[5] ; regFile:inst4|ram[0][15]             ; clk          ; clk         ; 1.000        ; 0.001      ; 2.893      ;
; -1.859 ; ISDU:Control|State.and0             ; regFile:inst4|ram[5][12]             ; clk          ; clk         ; 1.000        ; 0.017      ; 2.908      ;
; -1.859 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[1][15]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.893      ;
; -1.858 ; ISDU:Control|State.and0             ; regFile:inst4|ram[7][12]             ; clk          ; clk         ; 1.000        ; 0.017      ; 2.907      ;
; -1.857 ; regFile:inst4|SR2out[0]             ; regFile:inst4|ram[0][15]             ; clk          ; clk         ; 1.000        ; 0.003      ; 2.892      ;
; -1.856 ; regFile:inst4|SR2out[3]             ; IR:instruction_register|internal[15] ; clk          ; clk         ; 1.000        ; 0.005      ; 2.893      ;
; -1.856 ; IR:instruction_register|internal[1] ; regFile:inst4|ram[0][15]             ; clk          ; clk         ; 1.000        ; 0.002      ; 2.890      ;
+--------+-------------------------------------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ISDU:Control|State.Decode'                                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.462 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.477      ; 0.893      ;
; -0.413 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.477      ; 0.844      ;
; -0.412 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 1.002      ;
; -0.391 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 0.981      ;
; -0.375 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.477      ; 0.806      ;
; -0.360 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 0.950      ;
; -0.356 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.477      ; 0.787      ;
; -0.330 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.527      ; 0.972      ;
; -0.295 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.519      ; 0.926      ;
; -0.281 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.527      ; 0.923      ;
; -0.246 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.519      ; 0.877      ;
; -0.243 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 0.833      ;
; -0.240 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.527      ; 0.882      ;
; -0.235 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.527      ; 0.877      ;
; -0.215 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.519      ; 0.846      ;
; -0.210 ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 0.800      ;
; -0.178 ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.553      ; 0.833      ;
; -0.167 ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.553      ; 0.822      ;
; -0.120 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.519      ; 0.751      ;
; -0.116 ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.553      ; 0.771      ;
; -0.098 ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.553      ; 0.753      ;
; -0.049 ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.553      ; 0.704      ;
; 0.088  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.505      ; 0.555      ;
; 0.125  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.556      ; 0.472      ;
; 0.153  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.506      ; 0.421      ;
; 0.159  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.506      ; 0.486      ;
; 0.261  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.Decode ; 0.500        ; 0.505      ; 0.325      ;
; 1.076  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 2.140      ; 1.159      ;
; 1.208  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 2.190      ; 1.238      ;
; 1.243  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 2.182      ; 1.192      ;
; 1.319  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.500        ; 2.216      ; 1.140      ;
; 1.563  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.500        ; 2.219      ; 0.831      ;
; 1.569  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 2.216      ; 0.890      ;
; 1.576  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 2.140      ; 1.159      ;
; 1.708  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 2.190      ; 1.238      ;
; 1.730  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.500        ; 2.219      ; 0.664      ;
; 1.743  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 2.182      ; 1.192      ;
; 1.819  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 1.000        ; 2.216      ; 1.140      ;
; 2.063  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 1.000        ; 2.219      ; 0.831      ;
; 2.069  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 2.216      ; 0.890      ;
; 2.230  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 1.000        ; 2.219      ; 0.664      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ISDU:Control|State.add0'                                                                                                                                          ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -0.212 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.727      ; 0.893      ;
; -0.163 ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.401      ; 0.582      ;
; -0.163 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.727      ; 0.844      ;
; -0.162 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 1.002      ;
; -0.141 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 0.981      ;
; -0.135 ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.416      ; 0.548      ;
; -0.125 ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.727      ; 0.806      ;
; -0.110 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 0.950      ;
; -0.106 ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.727      ; 0.787      ;
; -0.080 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.777      ; 0.972      ;
; -0.045 ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.769      ; 0.926      ;
; -0.031 ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.777      ; 0.923      ;
; 0.004  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.769      ; 0.877      ;
; 0.007  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 0.833      ;
; 0.010  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.777      ; 0.882      ;
; 0.015  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.777      ; 0.877      ;
; 0.035  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.769      ; 0.846      ;
; 0.040  ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 0.800      ;
; 0.072  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.803      ; 0.833      ;
; 0.083  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.803      ; 0.822      ;
; 0.130  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.769      ; 0.751      ;
; 0.134  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.803      ; 0.771      ;
; 0.152  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.803      ; 0.753      ;
; 0.201  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.803      ; 0.704      ;
; 0.338  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.755      ; 0.555      ;
; 0.375  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.806      ; 0.472      ;
; 0.403  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.756      ; 0.421      ;
; 0.409  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.756      ; 0.486      ;
; 0.511  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.add0 ; 0.500        ; 0.755      ; 0.325      ;
; 1.326  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 2.390      ; 1.159      ;
; 1.458  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 2.440      ; 1.238      ;
; 1.493  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 2.432      ; 1.192      ;
; 1.569  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.500        ; 2.466      ; 1.140      ;
; 1.813  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.500        ; 2.469      ; 0.831      ;
; 1.819  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 2.466      ; 0.890      ;
; 1.826  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 2.390      ; 1.159      ;
; 1.958  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 2.440      ; 1.238      ;
; 1.980  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.500        ; 2.469      ; 0.664      ;
; 1.993  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 2.432      ; 1.192      ;
; 2.069  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 1.000        ; 2.466      ; 1.140      ;
; 2.313  ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 1.000        ; 2.469      ; 0.831      ;
; 2.319  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 2.466      ; 0.890      ;
; 2.480  ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 1.000        ; 2.469      ; 0.664      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ISDU:Control|State.add0'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+
; -1.946 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 2.469      ; 0.664      ;
; -1.779 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.000        ; 2.469      ; 0.831      ;
; -1.717 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 2.466      ; 0.890      ;
; -1.467 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; 0.000        ; 2.466      ; 1.140      ;
; -1.446 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 2.469      ; 0.664      ;
; -1.381 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 2.432      ; 1.192      ;
; -1.372 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 2.390      ; 1.159      ;
; -1.343 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; 0.000        ; 2.440      ; 1.238      ;
; -1.279 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; -0.500       ; 2.469      ; 0.831      ;
; -1.217 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 2.466      ; 0.890      ;
; -0.967 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.add0 ; -0.500       ; 2.466      ; 1.140      ;
; -0.881 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 2.432      ; 1.192      ;
; -0.872 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 2.390      ; 1.159      ;
; -0.843 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.add0 ; -0.500       ; 2.440      ; 1.238      ;
; 0.070  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.755      ; 0.325      ;
; 0.165  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.756      ; 0.421      ;
; 0.166  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 0.472      ;
; 0.230  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.756      ; 0.486      ;
; 0.300  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.755      ; 0.555      ;
; 0.401  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.803      ; 0.704      ;
; 0.450  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.803      ; 0.753      ;
; 0.468  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.803      ; 0.771      ;
; 0.482  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.769      ; 0.751      ;
; 0.494  ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 0.800      ;
; 0.519  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.803      ; 0.822      ;
; 0.527  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 0.833      ;
; 0.530  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.803      ; 0.833      ;
; 0.560  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.727      ; 0.787      ;
; 0.577  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.769      ; 0.846      ;
; 0.579  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.727      ; 0.806      ;
; 0.600  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.777      ; 0.877      ;
; 0.605  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.777      ; 0.882      ;
; 0.608  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.769      ; 0.877      ;
; 0.617  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.727      ; 0.844      ;
; 0.632  ; ISDU:Control|State.and0              ; ISDU:Control|ALUK[0]                  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.416      ; 0.548      ;
; 0.644  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 0.950      ;
; 0.646  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.777      ; 0.923      ;
; 0.657  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.769      ; 0.926      ;
; 0.666  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.727      ; 0.893      ;
; 0.675  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 0.981      ;
; 0.681  ; ISDU:Control|State.not0              ; ISDU:Control|ALUK[1]                  ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.401      ; 0.582      ;
; 0.695  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.777      ; 0.972      ;
; 0.696  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.add0 ; -0.500       ; 0.806      ; 1.002      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+-------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ISDU:Control|State.Decode'                                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.696 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 2.219      ; 0.664      ;
; -1.529 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.000        ; 2.219      ; 0.831      ;
; -1.467 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 2.216      ; 0.890      ;
; -1.217 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0.000        ; 2.216      ; 1.140      ;
; -1.196 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 2.219      ; 0.664      ;
; -1.131 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 2.182      ; 1.192      ;
; -1.122 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 2.140      ; 1.159      ;
; -1.093 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0.000        ; 2.190      ; 1.238      ;
; -1.029 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.PCtoMAR_399   ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; -0.500       ; 2.219      ; 0.831      ;
; -0.967 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 2.216      ; 0.890      ;
; -0.717 ; ISDU:Control|State.add0              ; ISDU:Control|Next_state.Halted_423    ; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; -0.500       ; 2.216      ; 1.140      ;
; -0.631 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.and0_351      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 2.182      ; 1.192      ;
; -0.622 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.add0_359      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 2.140      ; 1.159      ;
; -0.593 ; ISDU:Control|State.Decode            ; ISDU:Control|Next_state.not0_343      ; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; -0.500       ; 2.190      ; 1.238      ;
; 0.320  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.PauseIR1_415  ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.505      ; 0.325      ;
; 0.415  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.LoadMDR_391   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.506      ; 0.421      ;
; 0.416  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Decode_367    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 0.472      ;
; 0.480  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.LoadIR_375    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.506      ; 0.486      ;
; 0.550  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.LoadMDR_2_383 ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.505      ; 0.555      ;
; 0.651  ; ISDU:Control|State.LoadMDR_2         ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.553      ; 0.704      ;
; 0.700  ; ISDU:Control|State.LoadMDR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.553      ; 0.753      ;
; 0.718  ; ISDU:Control|State.LoadIR            ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.553      ; 0.771      ;
; 0.732  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.519      ; 0.751      ;
; 0.744  ; ISDU:Control|State.Halted            ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 0.800      ;
; 0.769  ; ISDU:Control|State.PauseIR1          ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.553      ; 0.822      ;
; 0.777  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 0.833      ;
; 0.780  ; ISDU:Control|State.PCtoMAR           ; ISDU:Control|Next_state.Halted_423    ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.553      ; 0.833      ;
; 0.810  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.477      ; 0.787      ;
; 0.827  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.519      ; 0.846      ;
; 0.829  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.477      ; 0.806      ;
; 0.850  ; IR:instruction_register|internal[15] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.527      ; 0.877      ;
; 0.855  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.527      ; 0.882      ;
; 0.858  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.519      ; 0.877      ;
; 0.867  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.477      ; 0.844      ;
; 0.894  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 0.950      ;
; 0.896  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.527      ; 0.923      ;
; 0.907  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.and0_351      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.519      ; 0.926      ;
; 0.916  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.add0_359      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.477      ; 0.893      ;
; 0.925  ; IR:instruction_register|internal[12] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 0.981      ;
; 0.945  ; IR:instruction_register|internal[13] ; ISDU:Control|Next_state.not0_343      ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.527      ; 0.972      ;
; 0.946  ; IR:instruction_register|internal[14] ; ISDU:Control|Next_state.PCtoMAR_399   ; clk                       ; ISDU:Control|State.Decode ; -0.500       ; 0.556      ; 1.002      ;
+--------+--------------------------------------+---------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                   ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                              ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+
; -0.797 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.161      ;
; -0.765 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.195      ;
; -0.640 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.309      ;
; -0.630 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.328      ;
; -0.628 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.330      ;
; -0.627 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.324      ;
; -0.618 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.333      ;
; -0.603 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[12]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.357      ;
; -0.601 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.653      ; 1.345      ;
; -0.598 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.653      ; 1.348      ;
; -0.563 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[15]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.397      ;
; -0.494 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.669      ; 1.468      ;
; -0.468 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.486      ;
; -0.468 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.486      ;
; -0.453 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[10]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.666      ; 1.506      ;
; -0.401 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.550      ;
; -0.399 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.561      ;
; -0.392 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[11] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.564      ;
; -0.390 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.573      ;
; -0.389 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.574      ;
; -0.376 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][1]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.578      ;
; -0.376 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.578      ;
; -0.376 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.578      ;
; -0.376 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.575      ;
; -0.356 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[14]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.604      ;
; -0.348 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[10] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.608      ;
; -0.320 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.641      ;
; -0.319 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.642      ;
; -0.317 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.644      ;
; -0.315 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][10]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.646      ;
; -0.314 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.649      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.310 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.646      ;
; -0.308 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[15]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.652      ;
; -0.303 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.657      ;
; -0.301 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[8]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.660      ;
; -0.300 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[8]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.661      ;
; -0.298 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.660      ;
; -0.297 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][10]             ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 1.665      ; 1.161      ;
; -0.295 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.669      ; 1.667      ;
; -0.292 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.669      ; 1.670      ;
; -0.292 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.657      ;
; -0.290 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[10]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.666      ; 1.669      ;
; -0.290 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[13] ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.663      ; 1.666      ;
; -0.286 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][13]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.674      ;
; -0.285 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.654      ; 1.662      ;
; -0.285 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[6]  ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.654      ; 1.662      ;
; -0.280 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.669      ;
; -0.279 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][5]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.670      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.679      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][3]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.677      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.677      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.679      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][4]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.677      ;
; -0.272 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.677      ;
; -0.270 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.658      ; 1.681      ;
; -0.265 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[13]            ; ISDU:Control|State.add0 ; clk         ; -0.500       ; 1.667      ; 1.195      ;
; -0.257 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[0]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.651      ; 1.687      ;
; -0.254 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.709      ;
; -0.254 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.653      ; 1.692      ;
; -0.254 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[12]            ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.706      ;
; -0.253 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[1]  ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.659      ; 1.699      ;
; -0.253 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.710      ;
; -0.249 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[1]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.659      ; 1.703      ;
; -0.248 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.656      ; 1.701      ;
; -0.248 ; ISDU:Control|State.add0 ; reg16b:MDR|\regOp:ram[2]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.651      ; 1.696      ;
; -0.247 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.713      ;
; -0.247 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.711      ;
; -0.239 ; ISDU:Control|State.add0 ; regFile:inst4|ram[4][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.669      ; 1.723      ;
; -0.238 ; ISDU:Control|State.add0 ; MAR:inst12|\regOp:ram[6]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.666      ; 1.721      ;
; -0.232 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.728      ;
; -0.232 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.728      ;
; -0.232 ; ISDU:Control|State.add0 ; regFile:inst4|ram[3][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.731      ;
; -0.231 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.732      ;
; -0.230 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.724      ;
; -0.227 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][6]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.727      ;
; -0.227 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.649      ; 1.715      ;
; -0.227 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][2]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.649      ; 1.715      ;
; -0.224 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.737      ;
; -0.223 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.738      ;
; -0.220 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.741      ;
; -0.220 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.741      ;
; -0.220 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][9]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.741      ;
; -0.220 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.741      ;
; -0.219 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.649      ; 1.723      ;
; -0.218 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][8]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.742      ;
; -0.218 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][0]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.649      ; 1.724      ;
; -0.217 ; ISDU:Control|State.add0 ; regFile:inst4|ram[1][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.737      ;
; -0.217 ; ISDU:Control|State.add0 ; regFile:inst4|ram[0][12]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.661      ; 1.737      ;
; -0.216 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][11]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.670      ; 1.747      ;
; -0.211 ; ISDU:Control|State.add0 ; regFile:inst4|ram[7][7]              ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.667      ; 1.749      ;
; -0.207 ; ISDU:Control|State.add0 ; IR:instruction_register|internal[7]  ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.659      ; 1.745      ;
; -0.204 ; ISDU:Control|State.add0 ; regFile:inst4|ram[6][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.669      ; 1.758      ;
; -0.201 ; ISDU:Control|State.add0 ; regFile:inst4|ram[2][15]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.665      ; 1.757      ;
; -0.200 ; ISDU:Control|State.add0 ; regFile:inst4|ram[5][14]             ; ISDU:Control|State.add0 ; clk         ; 0.000        ; 1.668      ; 1.761      ;
+--------+-------------------------+--------------------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; IR:instruction_register|internal[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Decode            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.Halted            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadIR            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.LoadMDR_2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PCtoMAR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.PauseIR1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.PauseIR1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.add0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.and0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; ISDU:Control|State.not0              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[8]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; MAR:inst12|\regOp:ram[9]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[10]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[11]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[12]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[13]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[14]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[15]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; reg16b:MDR|\regOp:ram[1]             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ISDU:Control|State.Decode'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|Selector25~0|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|Selector25~0|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|State.Decode|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|State.Decode|regout            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.not0_343       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.Decode ; Fall       ; ISDU:Control|Next_state.not0_343       ;
+-------+--------------+----------------+------------------+---------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ISDU:Control|State.add0'                                                                                ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[0]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[0]|datac                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[1]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|ALUK[1]|dataa                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Decode_367|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.Halted_423|datac    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadIR_375|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_2_383|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.LoadMDR_391|datad   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PCtoMAR_399|datac   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.PauseIR1_415|datad  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.add0_359|datad      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.and0_351|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Next_state.not0_343|datac      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; Control|Selector25~0|combout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|Selector25~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|Selector25~0|datab             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|State.add0|regout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|State.add0|regout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; Control|WideNor0|datad                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideNor0~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11|datab                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Rise       ; Control|WideOr11~clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[0]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|ALUK[1]                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Decode_367     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.Halted_423     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadIR_375     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_2_383  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.LoadMDR_391    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PCtoMAR_399    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.PauseIR1_415   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.add0_359       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.and0_351       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.not0_343       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; ISDU:Control|State.add0 ; Fall       ; ISDU:Control|Next_state.not0_343       ;
+-------+--------------+----------------+------------------+-------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; 2.798 ; 2.798 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; 2.548 ; 2.548 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; 3.468 ; 3.468 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; 3.131 ; 3.131 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; 3.349 ; 3.349 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; 3.059 ; 3.059 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; 3.095 ; 3.095 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; 3.468 ; 3.468 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; 2.959 ; 2.959 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; 3.027 ; 3.027 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; 2.995 ; 2.995 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; 2.866 ; 2.866 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; 2.992 ; 2.992 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; 2.748 ; 2.748 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; 2.655 ; 2.655 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; 2.983 ; 2.983 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; 3.005 ; 3.005 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; 3.030 ; 3.030 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; 2.864 ; 2.864 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; 3.335 ; 3.335 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; 1.574 ; 1.574 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; 1.343 ; 1.343 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; 1.306 ; 1.306 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; 0.904 ; 0.904 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; 1.255 ; 1.255 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; 0.721 ; 0.721 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; 1.081 ; 1.081 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; 1.395 ; 1.395 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; 1.433 ; 1.433 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; 1.511 ; 1.511 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; 0.924 ; 0.924 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; 0.956 ; 0.956 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; 0.971 ; 0.971 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; 3.334 ; 3.334 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; 3.335 ; 3.335 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; 3.134 ; 3.134 ; Rise       ; clk                       ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; -2.105 ; -2.105 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; -1.855 ; -1.855 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; -2.008 ; -2.008 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; -2.426 ; -2.426 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; -2.879 ; -2.879 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; -2.410 ; -2.410 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; -2.837 ; -2.837 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; -2.760 ; -2.760 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; -2.312 ; -2.312 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; -2.412 ; -2.412 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; -2.373 ; -2.373 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; -2.372 ; -2.372 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; -2.304 ; -2.304 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; -2.024 ; -2.024 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; -2.008 ; -2.008 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; -2.251 ; -2.251 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; -2.406 ; -2.406 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; -2.325 ; -2.325 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; -2.253 ; -2.253 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; -0.074 ; -0.074 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; -0.869 ; -0.869 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; -0.873 ; -0.873 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; -0.657 ; -0.657 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; -0.646 ; -0.646 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; -0.547 ; -0.547 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; -0.074 ; -0.074 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; -0.466 ; -0.466 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; -0.773 ; -0.773 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; -0.939 ; -0.939 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; -0.823 ; -0.823 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; -0.200 ; -0.200 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; -0.309 ; -0.309 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; -0.239 ; -0.239 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; -2.735 ; -2.735 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; -2.630 ; -2.630 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; -2.523 ; -2.523 ; Rise       ; clk                       ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 4.624 ; 4.624 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 4.472 ; 4.472 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 4.250 ; 4.250 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 4.249 ; 4.249 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 4.481 ; 4.481 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 4.069 ; 4.069 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 4.208 ; 4.208 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 4.424 ; 4.424 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 4.339 ; 4.339 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 3.963 ; 3.963 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 4.272 ; 4.272 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 4.481 ; 4.481 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 4.624 ; 4.624 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 4.082 ; 4.082 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 4.056 ; 4.056 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 4.301 ; 4.301 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 4.358 ; 4.358 ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 5.422 ; 5.422 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 5.422 ; 5.422 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 5.342 ; 5.342 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 5.187 ; 5.187 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 5.382 ; 5.382 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 4.946 ; 4.946 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 5.060 ; 5.060 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 5.322 ; 5.322 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 5.111 ; 5.111 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 4.582 ; 4.582 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 5.006 ; 5.006 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 5.219 ; 5.219 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 5.416 ; 5.416 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 4.649 ; 4.649 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 4.596 ; 4.596 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 4.832 ; 4.832 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 4.865 ; 4.865 ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 4.134 ; 4.134 ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 4.134 ; 4.134 ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 4.112 ; 4.112 ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 4.093 ; 4.093 ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 4.103 ; 4.103 ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 4.081 ; 4.081 ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 4.079 ; 4.079 ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 4.022 ; 4.022 ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 4.098 ; 4.098 ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 3.973 ; 3.973 ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 3.978 ; 3.978 ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 3.993 ; 3.993 ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 3.976 ; 3.976 ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 3.998 ; 3.998 ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 4.050 ; 4.050 ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 3.988 ; 3.988 ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 3.986 ; 3.986 ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 6.343 ; 6.343 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 6.191 ; 6.191 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 5.969 ; 5.969 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 5.968 ; 5.968 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 6.200 ; 6.200 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 5.825 ; 5.825 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 5.927 ; 5.927 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 6.143 ; 6.143 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 6.058 ; 6.058 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 5.682 ; 5.682 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 5.991 ; 5.991 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 6.200 ; 6.200 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 6.343 ; 6.343 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 5.801 ; 5.801 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 5.775 ; 5.775 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 6.020 ; 6.020 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 6.077 ; 6.077 ; Rise       ; clk                     ;
; OE        ; clk                     ; 4.515 ; 4.515 ; Rise       ; clk                     ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 3.430 ; 2.857 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 4.010 ; 3.609 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 3.941 ; 3.515 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 3.924 ; 3.374 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 3.952 ; 3.578 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 3.594 ; 3.253 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 3.851 ; 3.235 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 3.772 ; 3.396 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 3.843 ; 3.288 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 3.430 ; 2.857 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 3.657 ; 3.222 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 3.636 ; 3.181 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 3.877 ; 3.176 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 3.583 ; 2.913 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 3.536 ; 2.922 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 3.851 ; 3.001 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 3.791 ; 3.253 ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 2.857 ; 3.430 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 3.609 ; 4.010 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 3.515 ; 3.941 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 3.374 ; 3.924 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 3.578 ; 3.952 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 3.253 ; 3.594 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 3.235 ; 3.851 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 3.396 ; 3.772 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 3.288 ; 3.843 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 2.857 ; 3.430 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 3.222 ; 3.657 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 3.181 ; 3.636 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 3.176 ; 3.877 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 2.913 ; 3.583 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 2.922 ; 3.536 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 3.001 ; 3.851 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 3.253 ; 3.791 ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 3.973 ; 3.973 ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 4.134 ; 4.134 ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 4.112 ; 4.112 ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 4.093 ; 4.093 ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 4.103 ; 4.103 ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 4.081 ; 4.081 ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 4.079 ; 4.079 ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 4.022 ; 4.022 ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 4.098 ; 4.098 ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 3.973 ; 3.973 ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 3.978 ; 3.978 ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 3.993 ; 3.993 ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 3.976 ; 3.976 ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 3.998 ; 3.998 ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 4.050 ; 4.050 ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 3.988 ; 3.988 ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 3.986 ; 3.986 ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 4.095 ; 4.095 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 4.993 ; 4.993 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 4.384 ; 4.384 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 4.742 ; 4.742 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 4.862 ; 4.862 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 4.425 ; 4.425 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 4.730 ; 4.730 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 4.794 ; 4.794 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 4.840 ; 4.840 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 4.095 ; 4.095 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 4.603 ; 4.603 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 4.738 ; 4.738 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 4.241 ; 4.241 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 4.302 ; 4.302 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 4.251 ; 4.251 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 4.389 ; 4.389 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 4.429 ; 4.429 ; Rise       ; clk                     ;
; OE        ; clk                     ; 4.466 ; 4.466 ; Rise       ; clk                     ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.022 ;    ;    ; 6.022 ;
; Data[1]      ; Data[1]     ; 6.624 ;    ;    ; 6.624 ;
; Data[2]      ; Data[2]     ; 6.203 ;    ;    ; 6.203 ;
; Data[3]      ; Data[3]     ; 6.219 ;    ;    ; 6.219 ;
; Data[4]      ; Data[4]     ; 6.414 ;    ;    ; 6.414 ;
; Data[5]      ; Data[5]     ; 6.178 ;    ;    ; 6.178 ;
; Data[6]      ; Data[6]     ; 5.652 ;    ;    ; 5.652 ;
; Data[7]      ; Data[7]     ; 6.284 ;    ;    ; 6.284 ;
; Data[8]      ; Data[8]     ; 5.543 ;    ;    ; 5.543 ;
; Data[9]      ; Data[9]     ; 6.031 ;    ;    ; 6.031 ;
; Data[10]     ; Data[10]    ; 5.729 ;    ;    ; 5.729 ;
; Data[11]     ; Data[11]    ; 5.684 ;    ;    ; 5.684 ;
; Data[12]     ; Data[12]    ; 5.890 ;    ;    ; 5.890 ;
; Data[13]     ; Data[13]    ; 6.022 ;    ;    ; 6.022 ;
; Data[14]     ; Data[14]    ; 6.146 ;    ;    ; 6.146 ;
; Data[15]     ; Data[15]    ; 5.800 ;    ;    ; 5.800 ;
; Switches[0]  ; Data[0]     ; 4.465 ;    ;    ; 4.465 ;
; Switches[1]  ; Data[1]     ; 4.618 ;    ;    ; 4.618 ;
; Switches[2]  ; Data[2]     ; 4.450 ;    ;    ; 4.450 ;
; Switches[3]  ; Data[3]     ; 4.028 ;    ;    ; 4.028 ;
; Switches[4]  ; Data[4]     ; 4.201 ;    ;    ; 4.201 ;
; Switches[5]  ; Data[5]     ; 3.940 ;    ;    ; 3.940 ;
; Switches[6]  ; Data[6]     ; 3.706 ;    ;    ; 3.706 ;
; Switches[7]  ; Data[7]     ; 4.684 ;    ;    ; 4.684 ;
; Switches[8]  ; Data[8]     ; 4.110 ;    ;    ; 4.110 ;
; Switches[9]  ; Data[9]     ; 4.550 ;    ;    ; 4.550 ;
; Switches[10] ; Data[10]    ; 3.905 ;    ;    ; 3.905 ;
; Switches[11] ; Data[11]    ; 3.985 ;    ;    ; 3.985 ;
; Switches[12] ; Data[12]    ; 3.878 ;    ;    ; 3.878 ;
; Switches[13] ; Data[13]    ; 6.351 ;    ;    ; 6.351 ;
; Switches[14] ; Data[14]    ; 6.451 ;    ;    ; 6.451 ;
; Switches[15] ; Data[15]    ; 6.070 ;    ;    ; 6.070 ;
+--------------+-------------+-------+----+----+-------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.022 ;    ;    ; 6.022 ;
; Data[1]      ; Data[1]     ; 6.624 ;    ;    ; 6.624 ;
; Data[2]      ; Data[2]     ; 6.203 ;    ;    ; 6.203 ;
; Data[3]      ; Data[3]     ; 6.219 ;    ;    ; 6.219 ;
; Data[4]      ; Data[4]     ; 6.414 ;    ;    ; 6.414 ;
; Data[5]      ; Data[5]     ; 6.178 ;    ;    ; 6.178 ;
; Data[6]      ; Data[6]     ; 5.652 ;    ;    ; 5.652 ;
; Data[7]      ; Data[7]     ; 6.284 ;    ;    ; 6.284 ;
; Data[8]      ; Data[8]     ; 5.543 ;    ;    ; 5.543 ;
; Data[9]      ; Data[9]     ; 6.031 ;    ;    ; 6.031 ;
; Data[10]     ; Data[10]    ; 5.729 ;    ;    ; 5.729 ;
; Data[11]     ; Data[11]    ; 5.684 ;    ;    ; 5.684 ;
; Data[12]     ; Data[12]    ; 5.890 ;    ;    ; 5.890 ;
; Data[13]     ; Data[13]    ; 6.022 ;    ;    ; 6.022 ;
; Data[14]     ; Data[14]    ; 6.146 ;    ;    ; 6.146 ;
; Data[15]     ; Data[15]    ; 5.800 ;    ;    ; 5.800 ;
; Switches[0]  ; Data[0]     ; 4.465 ;    ;    ; 4.465 ;
; Switches[1]  ; Data[1]     ; 4.618 ;    ;    ; 4.618 ;
; Switches[2]  ; Data[2]     ; 4.450 ;    ;    ; 4.450 ;
; Switches[3]  ; Data[3]     ; 4.028 ;    ;    ; 4.028 ;
; Switches[4]  ; Data[4]     ; 4.201 ;    ;    ; 4.201 ;
; Switches[5]  ; Data[5]     ; 3.940 ;    ;    ; 3.940 ;
; Switches[6]  ; Data[6]     ; 3.706 ;    ;    ; 3.706 ;
; Switches[7]  ; Data[7]     ; 4.684 ;    ;    ; 4.684 ;
; Switches[8]  ; Data[8]     ; 4.110 ;    ;    ; 4.110 ;
; Switches[9]  ; Data[9]     ; 4.550 ;    ;    ; 4.550 ;
; Switches[10] ; Data[10]    ; 3.905 ;    ;    ; 3.905 ;
; Switches[11] ; Data[11]    ; 3.985 ;    ;    ; 3.985 ;
; Switches[12] ; Data[12]    ; 3.878 ;    ;    ; 3.878 ;
; Switches[13] ; Data[13]    ; 6.351 ;    ;    ; 6.351 ;
; Switches[14] ; Data[14]    ; 6.451 ;    ;    ; 6.451 ;
; Switches[15] ; Data[15]    ; 6.070 ;    ;    ; 6.070 ;
+--------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Clock                      ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack           ; -6.264    ; -3.496  ; N/A      ; N/A     ; -1.380              ;
;  ISDU:Control|State.Decode ; -1.461    ; -2.991  ; N/A      ; N/A     ; 0.500               ;
;  ISDU:Control|State.add0   ; -1.011    ; -3.496  ; N/A      ; N/A     ; 0.500               ;
;  clk                       ; -6.264    ; -0.797  ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS            ; -1130.277 ; -54.526 ; 0.0      ; 0.0     ; -235.38             ;
;  ISDU:Control|State.Decode ; -7.889    ; -10.642 ; N/A      ; N/A     ; 0.000               ;
;  ISDU:Control|State.add0   ; -5.606    ; -13.958 ; N/A      ; N/A     ; 0.000               ;
;  clk                       ; -1116.782 ; -40.258 ; N/A      ; N/A     ; -235.380            ;
+----------------------------+-----------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------+
; Setup Times                                                                                        ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+-------+-------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; 5.130 ; 5.130 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; 4.625 ; 4.625 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; 7.124 ; 7.124 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; 6.274 ; 6.274 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; 6.682 ; 6.682 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; 6.091 ; 6.091 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; 6.214 ; 6.214 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; 7.124 ; 7.124 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; 5.939 ; 5.939 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; 6.118 ; 6.118 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; 5.972 ; 5.972 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; 5.735 ; 5.735 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; 6.019 ; 6.019 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; 5.427 ; 5.427 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; 5.255 ; 5.255 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; 5.975 ; 5.975 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; 6.059 ; 6.059 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; 6.122 ; 6.122 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; 5.732 ; 5.732 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; 6.641 ; 6.641 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; 3.913 ; 3.913 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; 3.486 ; 3.486 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; 3.316 ; 3.316 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; 2.696 ; 2.696 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; 3.430 ; 3.430 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; 2.269 ; 2.269 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; 3.111 ; 3.111 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; 3.363 ; 3.363 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; 3.635 ; 3.635 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; 3.720 ; 3.720 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; 2.606 ; 2.606 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; 2.744 ; 2.744 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; 2.774 ; 2.774 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; 6.624 ; 6.624 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; 6.641 ; 6.641 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; 6.157 ; 6.157 ; Rise       ; clk                       ;
+---------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port     ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+---------------+---------------------------+--------+--------+------------+---------------------------+
; Run           ; ISDU:Control|State.Decode ; -2.105 ; -2.105 ; Fall       ; ISDU:Control|State.Decode ;
; Run           ; ISDU:Control|State.add0   ; -1.855 ; -1.855 ; Fall       ; ISDU:Control|State.add0   ;
; Data[*]       ; clk                       ; -2.008 ; -2.008 ; Rise       ; clk                       ;
;  Data[0]      ; clk                       ; -2.426 ; -2.426 ; Rise       ; clk                       ;
;  Data[1]      ; clk                       ; -2.879 ; -2.879 ; Rise       ; clk                       ;
;  Data[2]      ; clk                       ; -2.410 ; -2.410 ; Rise       ; clk                       ;
;  Data[3]      ; clk                       ; -2.837 ; -2.837 ; Rise       ; clk                       ;
;  Data[4]      ; clk                       ; -2.760 ; -2.760 ; Rise       ; clk                       ;
;  Data[5]      ; clk                       ; -2.312 ; -2.312 ; Rise       ; clk                       ;
;  Data[6]      ; clk                       ; -2.412 ; -2.412 ; Rise       ; clk                       ;
;  Data[7]      ; clk                       ; -2.373 ; -2.373 ; Rise       ; clk                       ;
;  Data[8]      ; clk                       ; -2.372 ; -2.372 ; Rise       ; clk                       ;
;  Data[9]      ; clk                       ; -2.304 ; -2.304 ; Rise       ; clk                       ;
;  Data[10]     ; clk                       ; -2.024 ; -2.024 ; Rise       ; clk                       ;
;  Data[11]     ; clk                       ; -2.008 ; -2.008 ; Rise       ; clk                       ;
;  Data[12]     ; clk                       ; -2.251 ; -2.251 ; Rise       ; clk                       ;
;  Data[13]     ; clk                       ; -2.406 ; -2.406 ; Rise       ; clk                       ;
;  Data[14]     ; clk                       ; -2.325 ; -2.325 ; Rise       ; clk                       ;
;  Data[15]     ; clk                       ; -2.253 ; -2.253 ; Rise       ; clk                       ;
; Switches[*]   ; clk                       ; -0.074 ; -0.074 ; Rise       ; clk                       ;
;  Switches[0]  ; clk                       ; -0.869 ; -0.869 ; Rise       ; clk                       ;
;  Switches[1]  ; clk                       ; -0.873 ; -0.873 ; Rise       ; clk                       ;
;  Switches[2]  ; clk                       ; -0.657 ; -0.657 ; Rise       ; clk                       ;
;  Switches[3]  ; clk                       ; -0.646 ; -0.646 ; Rise       ; clk                       ;
;  Switches[4]  ; clk                       ; -0.547 ; -0.547 ; Rise       ; clk                       ;
;  Switches[5]  ; clk                       ; -0.074 ; -0.074 ; Rise       ; clk                       ;
;  Switches[6]  ; clk                       ; -0.466 ; -0.466 ; Rise       ; clk                       ;
;  Switches[7]  ; clk                       ; -0.773 ; -0.773 ; Rise       ; clk                       ;
;  Switches[8]  ; clk                       ; -0.939 ; -0.939 ; Rise       ; clk                       ;
;  Switches[9]  ; clk                       ; -0.823 ; -0.823 ; Rise       ; clk                       ;
;  Switches[10] ; clk                       ; -0.200 ; -0.200 ; Rise       ; clk                       ;
;  Switches[11] ; clk                       ; -0.309 ; -0.309 ; Rise       ; clk                       ;
;  Switches[12] ; clk                       ; -0.239 ; -0.239 ; Rise       ; clk                       ;
;  Switches[13] ; clk                       ; -2.735 ; -2.735 ; Rise       ; clk                       ;
;  Switches[14] ; clk                       ; -2.630 ; -2.630 ; Rise       ; clk                       ;
;  Switches[15] ; clk                       ; -2.523 ; -2.523 ; Rise       ; clk                       ;
+---------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise   ; Fall   ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+--------+--------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 9.652  ; 9.652  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 9.329  ; 9.329  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 8.893  ; 8.893  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 8.925  ; 8.925  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 9.468  ; 9.468  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 8.575  ; 8.575  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 8.861  ; 8.861  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 9.330  ; 9.330  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 9.198  ; 9.198  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 8.206  ; 8.206  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 8.916  ; 8.916  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 9.369  ; 9.369  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 9.652  ; 9.652  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 8.469  ; 8.469  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 8.412  ; 8.412  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 8.965  ; 8.965  ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 9.075  ; 9.075  ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 10.725 ; 10.725 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 10.647 ; 10.647 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 10.499 ; 10.499 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 10.172 ; 10.172 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 10.623 ; 10.623 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 9.688  ; 9.688  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 9.942  ; 9.942  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 10.534 ; 10.534 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 10.096 ; 10.096 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 8.883  ; 8.883  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 9.863  ; 9.863  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 10.262 ; 10.262 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 10.725 ; 10.725 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 9.042  ; 9.042  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 8.919  ; 8.919  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 9.468  ; 9.468  ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 9.524  ; 9.524  ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 7.387  ; 7.387  ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 7.387  ; 7.387  ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 7.350  ; 7.350  ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 7.331  ; 7.331  ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 7.347  ; 7.347  ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 7.309  ; 7.309  ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 7.308  ; 7.308  ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 7.104  ; 7.104  ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 7.327  ; 7.327  ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 7.080  ; 7.080  ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 7.079  ; 7.079  ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 7.108  ; 7.108  ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 7.081  ; 7.081  ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 7.069  ; 7.069  ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 7.174  ; 7.174  ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 7.118  ; 7.118  ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 7.109  ; 7.109  ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 12.767 ; 12.767 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 12.444 ; 12.444 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 12.008 ; 12.008 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 12.040 ; 12.040 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 12.583 ; 12.583 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 11.690 ; 11.690 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 11.976 ; 11.976 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 12.445 ; 12.445 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 12.313 ; 12.313 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 11.321 ; 11.321 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 12.031 ; 12.031 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 12.484 ; 12.484 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 12.767 ; 12.767 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 11.584 ; 11.584 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 11.527 ; 11.527 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 12.080 ; 12.080 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 12.190 ; 12.190 ; Rise       ; clk                     ;
; OE        ; clk                     ; 8.727  ; 8.727  ; Rise       ; clk                     ;
+-----------+-------------------------+--------+--------+------------+-------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data Port ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+-----------+-------------------------+-------+-------+------------+-------------------------+
; Data[*]   ; ISDU:Control|State.add0 ; 3.430 ; 2.857 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 4.010 ; 3.609 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 3.941 ; 3.515 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 3.924 ; 3.374 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 3.952 ; 3.578 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 3.594 ; 3.253 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 3.851 ; 3.235 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 3.772 ; 3.396 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 3.843 ; 3.288 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 3.430 ; 2.857 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 3.657 ; 3.222 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 3.636 ; 3.181 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 3.877 ; 3.176 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 3.583 ; 2.913 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 3.536 ; 2.922 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 3.851 ; 3.001 ; Rise       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 3.791 ; 3.253 ; Rise       ; ISDU:Control|State.add0 ;
; Data[*]   ; ISDU:Control|State.add0 ; 2.857 ; 3.430 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[0]  ; ISDU:Control|State.add0 ; 3.609 ; 4.010 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[1]  ; ISDU:Control|State.add0 ; 3.515 ; 3.941 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[2]  ; ISDU:Control|State.add0 ; 3.374 ; 3.924 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[3]  ; ISDU:Control|State.add0 ; 3.578 ; 3.952 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[4]  ; ISDU:Control|State.add0 ; 3.253 ; 3.594 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[5]  ; ISDU:Control|State.add0 ; 3.235 ; 3.851 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[6]  ; ISDU:Control|State.add0 ; 3.396 ; 3.772 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[7]  ; ISDU:Control|State.add0 ; 3.288 ; 3.843 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[8]  ; ISDU:Control|State.add0 ; 2.857 ; 3.430 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[9]  ; ISDU:Control|State.add0 ; 3.222 ; 3.657 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[10] ; ISDU:Control|State.add0 ; 3.181 ; 3.636 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[11] ; ISDU:Control|State.add0 ; 3.176 ; 3.877 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[12] ; ISDU:Control|State.add0 ; 2.913 ; 3.583 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[13] ; ISDU:Control|State.add0 ; 2.922 ; 3.536 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[14] ; ISDU:Control|State.add0 ; 3.001 ; 3.851 ; Fall       ; ISDU:Control|State.add0 ;
;  Data[15] ; ISDU:Control|State.add0 ; 3.253 ; 3.791 ; Fall       ; ISDU:Control|State.add0 ;
; ADDR[*]   ; clk                     ; 3.973 ; 3.973 ; Rise       ; clk                     ;
;  ADDR[0]  ; clk                     ; 4.134 ; 4.134 ; Rise       ; clk                     ;
;  ADDR[1]  ; clk                     ; 4.112 ; 4.112 ; Rise       ; clk                     ;
;  ADDR[2]  ; clk                     ; 4.093 ; 4.093 ; Rise       ; clk                     ;
;  ADDR[3]  ; clk                     ; 4.103 ; 4.103 ; Rise       ; clk                     ;
;  ADDR[4]  ; clk                     ; 4.081 ; 4.081 ; Rise       ; clk                     ;
;  ADDR[5]  ; clk                     ; 4.079 ; 4.079 ; Rise       ; clk                     ;
;  ADDR[6]  ; clk                     ; 4.022 ; 4.022 ; Rise       ; clk                     ;
;  ADDR[7]  ; clk                     ; 4.098 ; 4.098 ; Rise       ; clk                     ;
;  ADDR[8]  ; clk                     ; 3.973 ; 3.973 ; Rise       ; clk                     ;
;  ADDR[9]  ; clk                     ; 3.978 ; 3.978 ; Rise       ; clk                     ;
;  ADDR[10] ; clk                     ; 3.993 ; 3.993 ; Rise       ; clk                     ;
;  ADDR[11] ; clk                     ; 3.976 ; 3.976 ; Rise       ; clk                     ;
;  ADDR[12] ; clk                     ; 3.998 ; 3.998 ; Rise       ; clk                     ;
;  ADDR[13] ; clk                     ; 4.050 ; 4.050 ; Rise       ; clk                     ;
;  ADDR[14] ; clk                     ; 3.988 ; 3.988 ; Rise       ; clk                     ;
;  ADDR[15] ; clk                     ; 3.986 ; 3.986 ; Rise       ; clk                     ;
; Data[*]   ; clk                     ; 4.095 ; 4.095 ; Rise       ; clk                     ;
;  Data[0]  ; clk                     ; 4.993 ; 4.993 ; Rise       ; clk                     ;
;  Data[1]  ; clk                     ; 4.384 ; 4.384 ; Rise       ; clk                     ;
;  Data[2]  ; clk                     ; 4.742 ; 4.742 ; Rise       ; clk                     ;
;  Data[3]  ; clk                     ; 4.862 ; 4.862 ; Rise       ; clk                     ;
;  Data[4]  ; clk                     ; 4.425 ; 4.425 ; Rise       ; clk                     ;
;  Data[5]  ; clk                     ; 4.730 ; 4.730 ; Rise       ; clk                     ;
;  Data[6]  ; clk                     ; 4.794 ; 4.794 ; Rise       ; clk                     ;
;  Data[7]  ; clk                     ; 4.840 ; 4.840 ; Rise       ; clk                     ;
;  Data[8]  ; clk                     ; 4.095 ; 4.095 ; Rise       ; clk                     ;
;  Data[9]  ; clk                     ; 4.603 ; 4.603 ; Rise       ; clk                     ;
;  Data[10] ; clk                     ; 4.738 ; 4.738 ; Rise       ; clk                     ;
;  Data[11] ; clk                     ; 4.241 ; 4.241 ; Rise       ; clk                     ;
;  Data[12] ; clk                     ; 4.302 ; 4.302 ; Rise       ; clk                     ;
;  Data[13] ; clk                     ; 4.251 ; 4.251 ; Rise       ; clk                     ;
;  Data[14] ; clk                     ; 4.389 ; 4.389 ; Rise       ; clk                     ;
;  Data[15] ; clk                     ; 4.429 ; 4.429 ; Rise       ; clk                     ;
; OE        ; clk                     ; 4.466 ; 4.466 ; Rise       ; clk                     ;
+-----------+-------------------------+-------+-------+------------+-------------------------+


+--------------------------------------------------------+
; Progagation Delay                                      ;
+--------------+-------------+--------+----+----+--------+
; Input Port   ; Output Port ; RR     ; RF ; FR ; FF     ;
+--------------+-------------+--------+----+----+--------+
; Data[0]      ; Data[0]     ; 11.014 ;    ;    ; 11.014 ;
; Data[1]      ; Data[1]     ; 12.226 ;    ;    ; 12.226 ;
; Data[2]      ; Data[2]     ; 11.362 ;    ;    ; 11.362 ;
; Data[3]      ; Data[3]     ; 11.479 ;    ;    ; 11.479 ;
; Data[4]      ; Data[4]     ; 12.023 ;    ;    ; 12.023 ;
; Data[5]      ; Data[5]     ; 11.422 ;    ;    ; 11.422 ;
; Data[6]      ; Data[6]     ; 10.327 ;    ;    ; 10.327 ;
; Data[7]      ; Data[7]     ; 11.657 ;    ;    ; 11.657 ;
; Data[8]      ; Data[8]     ; 10.041 ;    ;    ; 10.041 ;
; Data[9]      ; Data[9]     ; 11.048 ;    ;    ; 11.048 ;
; Data[10]     ; Data[10]    ; 10.321 ;    ;    ; 10.321 ;
; Data[11]     ; Data[11]    ; 10.233 ;    ;    ; 10.233 ;
; Data[12]     ; Data[12]    ; 10.747 ;    ;    ; 10.747 ;
; Data[13]     ; Data[13]    ; 11.079 ;    ;    ; 11.079 ;
; Data[14]     ; Data[14]    ; 11.360 ;    ;    ; 11.360 ;
; Data[15]     ; Data[15]    ; 10.565 ;    ;    ; 10.565 ;
; Switches[0]  ; Data[0]     ; 8.653  ;    ;    ; 8.653  ;
; Switches[1]  ; Data[1]     ; 9.030  ;    ;    ; 9.030  ;
; Switches[2]  ; Data[2]     ; 8.587  ;    ;    ; 8.587  ;
; Switches[3]  ; Data[3]     ; 7.961  ;    ;    ; 7.961  ;
; Switches[4]  ; Data[4]     ; 8.329  ;    ;    ; 8.329  ;
; Switches[5]  ; Data[5]     ; 7.752  ;    ;    ; 7.752  ;
; Switches[6]  ; Data[6]     ; 7.320  ;    ;    ; 7.320  ;
; Switches[7]  ; Data[7]     ; 9.048  ;    ;    ; 9.048  ;
; Switches[8]  ; Data[8]     ; 7.941  ;    ;    ; 7.941  ;
; Switches[9]  ; Data[9]     ; 8.749  ;    ;    ; 8.749  ;
; Switches[10] ; Data[10]    ; 7.500  ;    ;    ; 7.500  ;
; Switches[11] ; Data[11]    ; 7.722  ;    ;    ; 7.722  ;
; Switches[12] ; Data[12]    ; 7.546  ;    ;    ; 7.546  ;
; Switches[13] ; Data[13]    ; 11.644 ;    ;    ; 11.644 ;
; Switches[14] ; Data[14]    ; 11.879 ;    ;    ; 11.879 ;
; Switches[15] ; Data[15]    ; 10.990 ;    ;    ; 10.990 ;
+--------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Progagation Delay                            ;
+--------------+-------------+-------+----+----+-------+
; Input Port   ; Output Port ; RR    ; RF ; FR ; FF    ;
+--------------+-------------+-------+----+----+-------+
; Data[0]      ; Data[0]     ; 6.022 ;    ;    ; 6.022 ;
; Data[1]      ; Data[1]     ; 6.624 ;    ;    ; 6.624 ;
; Data[2]      ; Data[2]     ; 6.203 ;    ;    ; 6.203 ;
; Data[3]      ; Data[3]     ; 6.219 ;    ;    ; 6.219 ;
; Data[4]      ; Data[4]     ; 6.414 ;    ;    ; 6.414 ;
; Data[5]      ; Data[5]     ; 6.178 ;    ;    ; 6.178 ;
; Data[6]      ; Data[6]     ; 5.652 ;    ;    ; 5.652 ;
; Data[7]      ; Data[7]     ; 6.284 ;    ;    ; 6.284 ;
; Data[8]      ; Data[8]     ; 5.543 ;    ;    ; 5.543 ;
; Data[9]      ; Data[9]     ; 6.031 ;    ;    ; 6.031 ;
; Data[10]     ; Data[10]    ; 5.729 ;    ;    ; 5.729 ;
; Data[11]     ; Data[11]    ; 5.684 ;    ;    ; 5.684 ;
; Data[12]     ; Data[12]    ; 5.890 ;    ;    ; 5.890 ;
; Data[13]     ; Data[13]    ; 6.022 ;    ;    ; 6.022 ;
; Data[14]     ; Data[14]    ; 6.146 ;    ;    ; 6.146 ;
; Data[15]     ; Data[15]    ; 5.800 ;    ;    ; 5.800 ;
; Switches[0]  ; Data[0]     ; 4.465 ;    ;    ; 4.465 ;
; Switches[1]  ; Data[1]     ; 4.618 ;    ;    ; 4.618 ;
; Switches[2]  ; Data[2]     ; 4.450 ;    ;    ; 4.450 ;
; Switches[3]  ; Data[3]     ; 4.028 ;    ;    ; 4.028 ;
; Switches[4]  ; Data[4]     ; 4.201 ;    ;    ; 4.201 ;
; Switches[5]  ; Data[5]     ; 3.940 ;    ;    ; 3.940 ;
; Switches[6]  ; Data[6]     ; 3.706 ;    ;    ; 3.706 ;
; Switches[7]  ; Data[7]     ; 4.684 ;    ;    ; 4.684 ;
; Switches[8]  ; Data[8]     ; 4.110 ;    ;    ; 4.110 ;
; Switches[9]  ; Data[9]     ; 4.550 ;    ;    ; 4.550 ;
; Switches[10] ; Data[10]    ; 3.905 ;    ;    ; 3.905 ;
; Switches[11] ; Data[11]    ; 3.985 ;    ;    ; 3.985 ;
; Switches[12] ; Data[12]    ; 3.878 ;    ;    ; 3.878 ;
; Switches[13] ; Data[13]    ; 6.351 ;    ;    ; 6.351 ;
; Switches[14] ; Data[14]    ; 6.451 ;    ;    ; 6.451 ;
; Switches[15] ; Data[15]    ; 6.070 ;    ;    ; 6.070 ;
+--------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 15059    ; 0        ; 0        ; 0        ;
; ISDU:Control|State.add0   ; clk                       ; 2152     ; 2811     ; 0        ; 0        ;
; ISDU:Control|State.Decode ; clk                       ; 0        ; 10       ; 0        ; 0        ;
; clk                       ; ISDU:Control|State.add0   ; 0        ; 0        ; 29       ; 0        ;
; ISDU:Control|State.add0   ; ISDU:Control|State.add0   ; 0        ; 0        ; 2        ; 2        ;
; ISDU:Control|State.Decode ; ISDU:Control|State.add0   ; 0        ; 0        ; 5        ; 5        ;
; clk                       ; ISDU:Control|State.Decode ; 0        ; 0        ; 27       ; 0        ;
; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0        ; 0        ; 2        ; 2        ;
; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0        ; 0        ; 5        ; 5        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; clk                       ; clk                       ; 15059    ; 0        ; 0        ; 0        ;
; ISDU:Control|State.add0   ; clk                       ; 2152     ; 2811     ; 0        ; 0        ;
; ISDU:Control|State.Decode ; clk                       ; 0        ; 10       ; 0        ; 0        ;
; clk                       ; ISDU:Control|State.add0   ; 0        ; 0        ; 29       ; 0        ;
; ISDU:Control|State.add0   ; ISDU:Control|State.add0   ; 0        ; 0        ; 2        ; 2        ;
; ISDU:Control|State.Decode ; ISDU:Control|State.add0   ; 0        ; 0        ; 5        ; 5        ;
; clk                       ; ISDU:Control|State.Decode ; 0        ; 0        ; 27       ; 0        ;
; ISDU:Control|State.add0   ; ISDU:Control|State.Decode ; 0        ; 0        ; 2        ; 2        ;
; ISDU:Control|State.Decode ; ISDU:Control|State.Decode ; 0        ; 0        ; 5        ; 5        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 588   ; 588  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 840   ; 840  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Wed Apr 02 22:11:01 2014
Info: Command: quartus_sta slc3 -c slc3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'slc3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name ISDU:Control|State.Decode ISDU:Control|State.Decode
    Info (332105): create_clock -period 1.000 -name ISDU:Control|State.add0 ISDU:Control|State.add0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.264
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.264     -1116.782 clk 
    Info (332119):    -1.461        -7.889 ISDU:Control|State.Decode 
    Info (332119):    -1.011        -5.606 ISDU:Control|State.add0 
Info (332146): Worst-case hold slack is -3.496
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.496       -13.958 ISDU:Control|State.add0 
    Info (332119):    -2.991       -10.642 ISDU:Control|State.Decode 
    Info (332119):    -0.606        -3.488 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -235.380 clk 
    Info (332119):     0.500         0.000 ISDU:Control|State.Decode 
    Info (332119):     0.500         0.000 ISDU:Control|State.add0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.102      -343.645 clk 
    Info (332119):    -0.462        -1.677 ISDU:Control|State.Decode 
    Info (332119):    -0.212        -0.797 ISDU:Control|State.add0 
Info (332146): Worst-case hold slack is -1.946
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.946        -7.759 ISDU:Control|State.add0 
    Info (332119):    -1.696        -6.509 ISDU:Control|State.Decode 
    Info (332119):    -0.797       -40.258 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -235.380 clk 
    Info (332119):     0.500         0.000 ISDU:Control|State.Decode 
    Info (332119):     0.500         0.000 ISDU:Control|State.add0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 406 megabytes
    Info: Processing ended: Wed Apr 02 22:11:02 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


