<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:37:41.3741</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.09.27</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0130488</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>적층 세라믹 커패시터 및 이의 제조 방법</inventionTitle><inventionTitleEng>MULTILAYER CERAMIC CAPACITOR AND METHOD OF PREPARING  THE SAME</inventionTitleEng><openDate>2025.04.03</openDate><openNumber>10-2025-0046714</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/012</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/30</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 4/008</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>C04B 35/468</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01G 13/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 유전체층과 내부전극층을 포함하는 커패시터 바디, 그리고 상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며, 상기 내부전극층은 니켈(Ni) 및 세륨(Ce)을 포함하고, 상기 내부전극층을 두께 방향으로 3등분하여 상부, 중부 및 하부로 나눌 경우 상기 중부를 중앙 영역이라 하고 상기 유전체층과의 계면을 가진 상기 상부 및 하부 중 적어도 하나를 계면 영역이라 할 때, 상기 세륨(Ce)은 상기 중앙 영역 및 상기 계면 영역에 포함되고, 상기 세륨(Ce)은 상기 중앙 영역에서 보다 상기 계면 영역에서 더 높은 함량으로 포함되는 적층 세라믹 커패시터 및 이의 제조 방법을 제공한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 유전체층과 내부전극층을 포함하는 커패시터 바디, 그리고상기 커패시터 바디의 외측에 배치되는 외부 전극을 포함하며,상기 내부전극층은 니켈(Ni) 및 세륨(Ce)을 포함하고,상기 내부전극층을 두께 방향으로 3등분하여 상부, 중부 및 하부로 나눌 경우 상기 중부를 중앙 영역이라 하고 상기 유전체층과의 계면을 가진 상기 상부 및 하부 중 적어도 하나를 계면 영역이라 할 때, 상기 세륨(Ce)은 상기 중앙 영역 및 상기 계면 영역에 포함되고,상기 세륨(Ce)은 상기 중앙 영역에서 보다 상기 계면 영역에서 더 높은 함량으로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>2. 제1항에서,상기 세륨(Ce)은 상기 중앙 영역에서 보다 상기 계면 영역에서 1.5배 내지 3배 높은 함량으로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>3. 제1항에서,상기 세륨(Ce)은 상기 내부전극층 내에서 상기 니켈(Ni) 100 중량부 대비 0.01 중량부 내지 5 중량부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>4. 제1항에서,상기 내부전극층은 구리(Cu), 은(Ag), 팔라듐(Pd), 금(Au), 이들의 합금, 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에서,상기 유전체층은 바륨(Ba) 및 티타늄(Ti)을 포함하는 티탄산바륨계 주성분, 그리고 세륨(Ce)을 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>6. 제5항에서,상기 유전체층을 두께 방향으로 3등분하여 상부, 중부 및 하부로 나눌 경우 상기 중부를 중앙 영역이라 하고 상기 내부전극층과의 계면을 가진 상기 상부 및 하부 중 적어도 하나를 계면 영역이라 할 때, 상기 세륨(Ce)은 상기 유전체층의 계면 영역에 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>7. 제6항에서,상기 세륨(Ce)은 상기 유전체층의 계면 영역 내에서 상기 바륨(Ba) 100 몰부 대비 0.05 몰부 내지 1 몰부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>8. 제7항에서,상기 세륨(Ce)은 상기 유전체층의 계면 영역 중에서, 상기 내부전극층과의 계면으로부터 10 nm 내지 100 nm 깊이까지인 영역에서 상기 바륨(Ba) 100 몰부 대비 0.05 몰부 내지 1 몰부로 포함되는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>9. 제6항에서,상기 유전체층의 계면 영역은 복수의 유전체 결정립을 포함하고,상기 유전체 결정립 중 적어도 하나는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 구조를 가지며,상기 쉘은 상기 세륨(Ce)을 포함하는 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>10. 제9항에서,상기 유전체 결정립의 크기(D50)는 50 nm 내지 250 nm인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>11. 제5항에서,상기 유전체층에 포함되는 세륨(Ce)은 상기 내부전극층의 형성시 사용되는 산화세륨(CeO2)으로부터 유래되고, 소결 후 유전체층으로부터 확산된 성분인 적층 세라믹 커패시터. </claim></claimInfo><claimInfo><claim>12. 니켈(Ni) 및 산화세륨(CeO2)을 포함하는 원료를 혼합하여 도전성 페이스트를 제조하는 단계;유전체 슬러리를 이용하여 유전체 그린시트를 제조하고, 상기 유전체 그린시트 표면에 상기 도전성 페이스트를 인쇄하여 도전성 페이스트 층을 형성하는 단계;상기 도전성 페이스트 층이 형성된 유전체 그린시트를 적층하여 유전체 그린시트 적층체를 제조하는 단계;상기 유전체 그린시트 적층체를 소결하여 유전체층과 내부전극층을 포함하는 커패시터 바디를 제조하는 단계; 및 상기 커패시터 바디의 일면에 외부 전극을 형성하는 단계를 포함하고,상기 내부전극층은 니켈(Ni) 및 세륨(Ce)을 포함하고,상기 내부전극층을 두께 방향으로 3등분하여 상부, 중부 및 하부로 나눌 경우 상기 중부를 중앙 영역이라 하고 상기 유전체층과의 계면을 가진 상기 상부 및 하부 중 적어도 하나를 계면 영역이라 할 때, 상기 세륨(Ce)은 상기 중앙 영역 및 상기 계면 영역에 포함되고, 상기 세륨(Ce)은 상기 중앙 영역에서 보다 상기 계면 영역에서 더 높은 함량으로 포함되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>13. 제12항에서, 상기 산화세륨(CeO2)은 상기 니켈(Ni) 100 중량부 대비 0.01 중량부 내지 5 중량부로 혼합되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>14. 제12항에서, 상기 원료는 구리(Cu), 은(Ag), 팔라듐(Pd), 금(Au), 이들의 합금, 또는 이들의 조합을 더 포함하는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>15. 제12항에서, 상기 유전체 슬러리는 티탄산바륨계 주성분 분말과 선택적으로 부성분 분말의 혼합으로 제조되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제12항에서, 상기 소결은 1000℃ 내지 1400℃의 온도에서 수행되는 적층 세라믹 커패시터의 제조 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, NAYOUNG</engName><name>김나영</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HWANG, HYUNJUN</engName><name>황현준</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JANG, CHANGSOO</engName><name>장창수</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JEONG, MUNSEONG</engName><name>정문성</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>JANG, WON SEOK</engName><name>장원석</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, JUNGMIN</engName><name>김정민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.09.27</receiptDate><receiptNumber>1-1-2023-1077452-16</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230130488.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c932ca3fbd5ad424834d7f7c240abd5f1082aae569400b0c9e83023b0f644f5f70cd0a2b20ffc9923f925c34be7b486411b175c012f11573962</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf1cc9d96c33bed504dd7c42fee8329d83d4f126fc45de1f700121fabd9b95a05d07ca5bfd28a71a17ed33c8ddc301c0f0e33f6e061bce56b4</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>