TimeQuest Timing Analyzer report for radar_eletronico
Sun Feb 20 21:16:21 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'enable'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'pos_neg'
 14. Slow Model Setup: 'rst_1'
 15. Slow Model Setup: 'rlc_microservice:inst4|reset_o'
 16. Slow Model Hold: 'rlc_microservice:inst4|reset_o'
 17. Slow Model Hold: 'pos_neg'
 18. Slow Model Hold: 'clk'
 19. Slow Model Hold: 'rst_1'
 20. Slow Model Hold: 'enable'
 21. Slow Model Recovery: 'clk'
 22. Slow Model Removal: 'clk'
 23. Slow Model Minimum Pulse Width: 'clk'
 24. Slow Model Minimum Pulse Width: 'enable'
 25. Slow Model Minimum Pulse Width: 'rst_1'
 26. Slow Model Minimum Pulse Width: 'pos_neg'
 27. Slow Model Minimum Pulse Width: 'rlc_microservice:inst4|reset_o'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Fast Model Setup Summary
 35. Fast Model Hold Summary
 36. Fast Model Recovery Summary
 37. Fast Model Removal Summary
 38. Fast Model Minimum Pulse Width Summary
 39. Fast Model Setup: 'enable'
 40. Fast Model Setup: 'clk'
 41. Fast Model Setup: 'rst_1'
 42. Fast Model Setup: 'pos_neg'
 43. Fast Model Setup: 'rlc_microservice:inst4|reset_o'
 44. Fast Model Hold: 'rlc_microservice:inst4|reset_o'
 45. Fast Model Hold: 'pos_neg'
 46. Fast Model Hold: 'clk'
 47. Fast Model Hold: 'rst_1'
 48. Fast Model Hold: 'enable'
 49. Fast Model Recovery: 'clk'
 50. Fast Model Removal: 'clk'
 51. Fast Model Minimum Pulse Width: 'clk'
 52. Fast Model Minimum Pulse Width: 'enable'
 53. Fast Model Minimum Pulse Width: 'rst_1'
 54. Fast Model Minimum Pulse Width: 'pos_neg'
 55. Fast Model Minimum Pulse Width: 'rlc_microservice:inst4|reset_o'
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Propagation Delay
 61. Minimum Propagation Delay
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Setup Transfers
 70. Hold Transfers
 71. Recovery Transfers
 72. Removal Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; radar_eletronico                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clk                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                            ;
; enable                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { enable }                         ;
; pos_neg                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pos_neg }                        ;
; rlc_microservice:inst4|reset_o ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rlc_microservice:inst4|reset_o } ;
; rst_1                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rst_1 }                          ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                    ;
+------------+-----------------+--------------------------------+-------------------------+
; 93.23 MHz  ; 93.23 MHz       ; enable                         ;                         ;
; 202.63 MHz ; 202.63 MHz      ; pos_neg                        ;                         ;
; 210.7 MHz  ; 210.7 MHz       ; rst_1                          ;                         ;
; 234.58 MHz ; 161.24 MHz      ; rlc_microservice:inst4|reset_o ; limit due to hold check ;
; 324.25 MHz ; 324.25 MHz      ; clk                            ;                         ;
+------------+-----------------+--------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; enable                         ; -7.208 ; -12.331       ;
; clk                            ; -5.205 ; -59.569       ;
; pos_neg                        ; -3.935 ; -14.357       ;
; rst_1                          ; -3.505 ; -13.313       ;
; rlc_microservice:inst4|reset_o ; -3.263 ; -11.427       ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; rlc_microservice:inst4|reset_o ; -3.101 ; -11.221       ;
; pos_neg                        ; -2.592 ; -10.105       ;
; clk                            ; -1.083 ; -6.528        ;
; rst_1                          ; -0.752 ; -2.830        ;
; enable                         ; 1.313  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.806 ; -22.266       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.281 ; 0.000         ;
+-------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.941 ; -27.169       ;
; enable                         ; -1.941 ; -1.941        ;
; rst_1                          ; -1.941 ; -1.941        ;
; pos_neg                        ; -1.777 ; -1.777        ;
; rlc_microservice:inst4|reset_o ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'enable'                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -7.208 ; dsf_timer:inst2|count[1]~9               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -2.265     ; 4.563      ;
; -6.940 ; dsf_timer:inst2|count[2]~5               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -2.276     ; 4.284      ;
; -6.722 ; dsf_timer:inst2|count[3]~1               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -2.266     ; 4.076      ;
; -6.560 ; dsf_timer:inst2|count[0]~13              ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -2.278     ; 3.902      ;
; -4.950 ; dsf_timer:inst2|count[3]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; 0.243      ; 4.313      ;
; -4.863 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 0.500        ; 3.548      ; 7.531      ;
; -4.857 ; dsf_timer:inst2|count[2]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; 0.243      ; 4.220      ;
; -4.680 ; dsf_timer:inst2|count[1]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; 0.243      ; 4.043      ;
; -4.474 ; dsf_timer:inst2|count[0]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; 0.243      ; 3.837      ;
; -4.363 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 1.000        ; 3.548      ; 7.531      ;
; -3.708 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.500        ; 3.548      ; 6.376      ;
; -3.208 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; 3.548      ; 6.376      ;
; -1.752 ; rlc_microservice:inst4|current.windows_s ; rlc_microservice:inst4|windows_o ; clk          ; enable      ; 1.000        ; 0.215      ; 1.547      ;
; -1.688 ; rlc_microservice:inst4|current.store_s   ; rlc_microservice:inst4|store_o   ; clk          ; enable      ; 1.000        ; 0.214      ; 1.549      ;
; -1.683 ; rlc_microservice:inst4|current.reset_s   ; rlc_microservice:inst4|reset_o   ; clk          ; enable      ; 1.000        ; 0.214      ; 1.527      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -5.205 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.827     ; 2.918      ;
; -5.118 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.508     ; 3.150      ;
; -4.946 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.508     ; 2.978      ;
; -4.946 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.508     ; 2.978      ;
; -4.924 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.508     ; 2.956      ;
; -4.859 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.800     ; 2.599      ;
; -4.857 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.800     ; 2.597      ;
; -4.850 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.519     ; 2.871      ;
; -4.814 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.824     ; 2.530      ;
; -4.758 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.827     ; 2.471      ;
; -4.756 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.827     ; 2.469      ;
; -4.656 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.519     ; 2.677      ;
; -4.633 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.827     ; 2.346      ;
; -4.632 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.509     ; 2.663      ;
; -4.615 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.824     ; 2.331      ;
; -4.523 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.824     ; 2.239      ;
; -4.521 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.827     ; 2.234      ;
; -4.470 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.521     ; 2.489      ;
; -4.412 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.521     ; 2.431      ;
; -4.380 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.800     ; 2.120      ;
; -4.298 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.521     ; 2.317      ;
; -4.298 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.521     ; 2.317      ;
; -4.230 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.831     ; 1.939      ;
; -4.206 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.519     ; 2.227      ;
; -4.206 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.519     ; 2.227      ;
; -4.199 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.821     ; 1.918      ;
; -4.054 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.509     ; 2.085      ;
; -4.051 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.509     ; 2.082      ;
; -4.050 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -2.509     ; 2.081      ;
; -3.772 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.824     ; 1.488      ;
; -3.743 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.804     ; 1.479      ;
; -3.740 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -2.804     ; 1.476      ;
; -2.699 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 0.500        ; 3.334      ; 6.573      ;
; -2.273 ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 0.500        ; 3.305      ; 6.118      ;
; -2.199 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 1.000        ; 3.334      ; 6.573      ;
; -2.127 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; 0.500        ; 3.334      ; 6.001      ;
; -2.084 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.004      ; 3.128      ;
; -2.082 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.004      ; 3.126      ;
; -2.065 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 3.105      ;
; -2.037 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 3.077      ;
; -2.015 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; 0.500        ; 3.334      ; 5.889      ;
; -2.011 ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 0.500        ; 3.305      ; 5.856      ;
; -2.011 ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 0.500        ; 3.305      ; 5.856      ;
; -1.989 ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 0.500        ; 3.305      ; 5.834      ;
; -1.860 ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.900      ;
; -1.821 ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.861      ;
; -1.821 ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.861      ;
; -1.773 ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 1.000        ; 3.305      ; 6.118      ;
; -1.767 ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.807      ;
; -1.746 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.786      ;
; -1.724 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; 0.500        ; 3.330      ; 5.594      ;
; -1.718 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; 0.500        ; 3.330      ; 5.588      ;
; -1.627 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; 1.000        ; 3.334      ; 6.001      ;
; -1.605 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.004      ; 2.649      ;
; -1.590 ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.630      ;
; -1.577 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; 0.500        ; 3.337      ; 5.454      ;
; -1.573 ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.613      ;
; -1.515 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; 1.000        ; 3.334      ; 5.889      ;
; -1.511 ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 1.000        ; 3.305      ; 5.856      ;
; -1.511 ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 1.000        ; 3.305      ; 5.856      ;
; -1.493 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.533      ;
; -1.489 ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 1.000        ; 3.305      ; 5.834      ;
; -1.422 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.003      ; 2.465      ;
; -1.418 ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.458      ;
; -1.418 ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.458      ;
; -1.396 ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.436      ;
; -1.384 ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.424      ;
; -1.383 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; 0.500        ; 3.337      ; 5.260      ;
; -1.381 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.421      ;
; -1.378 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.418      ;
; -1.376 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.416      ;
; -1.335 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; 0.500        ; 3.330      ; 5.205      ;
; -1.326 ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.366      ;
; -1.282 ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.322      ;
; -1.281 ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.321      ;
; -1.281 ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.321      ;
; -1.279 ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.319      ;
; -1.278 ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.318      ;
; -1.235 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.003      ; 2.278      ;
; -1.224 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; 1.000        ; 3.330      ; 5.594      ;
; -1.218 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; 1.000        ; 3.330      ; 5.588      ;
; -1.212 ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.252      ;
; -1.212 ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.252      ;
; -1.123 ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.163      ;
; -1.123 ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.163      ;
; -1.118 ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 4.963      ;
; -1.090 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; clk                            ; clk         ; 1.000        ; -0.004     ; 2.126      ;
; -1.077 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; 1.000        ; 3.337      ; 5.454      ;
; -0.995 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.035      ;
; -0.968 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.008      ;
; -0.965 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 2.005      ;
; -0.952 ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 1.000        ; -0.220     ; 1.772      ;
; -0.952 ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 1.000        ; -0.220     ; 1.772      ;
; -0.883 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; 1.000        ; 3.337      ; 5.260      ;
; -0.835 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; 1.000        ; 3.330      ; 5.205      ;
; -0.833 ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 4.678      ;
; -0.833 ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 4.678      ;
; -0.811 ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 4.656      ;
; -0.618 ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 3.305      ; 4.963      ;
; -0.560 ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1           ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.500        ; -0.242     ; 0.858      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pos_neg'                                                                                                                     ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -3.935 ; dsf_timer:inst2|count[1]~9         ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 3.514      ;
; -3.704 ; dsf_timer:inst2|count[2]~5         ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 3.329      ;
; -3.539 ; dsf_timer:inst2|count[3]~1         ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 3.169      ;
; -3.179 ; dsf_timer:inst2|count[0]~13        ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 2.804      ;
; -1.767 ; dsf_timer:inst2|count[3]~_emulated ; dsf_timer:inst2|count[3]~1  ; clk          ; pos_neg     ; 0.500        ; 2.509      ; 3.406      ;
; -1.621 ; dsf_timer:inst2|count[2]~_emulated ; dsf_timer:inst2|count[2]~5  ; clk          ; pos_neg     ; 0.500        ; 2.519      ; 3.265      ;
; -1.407 ; dsf_timer:inst2|count[1]~_emulated ; dsf_timer:inst2|count[1]~9  ; clk          ; pos_neg     ; 0.500        ; 2.508      ; 2.994      ;
; -1.093 ; dsf_timer:inst2|count[0]~_emulated ; dsf_timer:inst2|count[0]~13 ; clk          ; pos_neg     ; 0.500        ; 2.521      ; 2.739      ;
; -0.525 ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.500        ; 5.814      ; 5.469      ;
; -0.322 ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.500        ; 5.813      ; 5.214      ;
; -0.244 ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.500        ; 5.824      ; 5.193      ;
; -0.025 ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 1.000        ; 5.814      ; 5.469      ;
; 0.178  ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 1.000        ; 5.813      ; 5.214      ;
; 0.256  ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 1.000        ; 5.824      ; 5.193      ;
; 0.272  ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.500        ; 5.826      ; 4.679      ;
; 0.772  ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 1.000        ; 5.826      ; 4.679      ;
; 1.591  ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 0.500        ; 5.824      ; 3.358      ;
; 1.592  ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 0.500        ; 5.826      ; 3.359      ;
; 1.659  ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 0.500        ; 5.813      ; 3.233      ;
; 1.722  ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 0.500        ; 5.814      ; 3.222      ;
; 2.091  ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 1.000        ; 5.824      ; 3.358      ;
; 2.092  ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 1.000        ; 5.826      ; 3.359      ;
; 2.159  ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 1.000        ; 5.813      ; 3.233      ;
; 2.222  ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 1.000        ; 5.814      ; 3.222      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rst_1'                                                                                                                                                       ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.505 ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_1       ; 0.500        ; 0.200      ; 2.824      ;
; -3.435 ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_1       ; 0.500        ; 0.207      ; 2.762      ;
; -3.398 ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_1       ; 0.500        ; 0.207      ; 2.733      ;
; -3.033 ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 2.652      ;
; -2.975 ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_1       ; 0.500        ; 0.242      ; 2.302      ;
; -2.622 ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 2.242      ;
; -2.556 ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 2.184      ;
; -2.530 ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 2.115      ;
; -1.873 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.500        ; 3.537      ; 4.529      ;
; -1.373 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 1.000        ; 3.537      ; 4.529      ;
; -1.347 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.500        ; 3.537      ; 4.004      ;
; -1.339 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.500        ; 3.579      ; 4.003      ;
; -1.294 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.500        ; 3.537      ; 3.959      ;
; -0.847 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 1.000        ; 3.537      ; 4.004      ;
; -0.839 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 1.000        ; 3.579      ; 4.003      ;
; -0.794 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 1.000        ; 3.537      ; 3.959      ;
; -0.195 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 0.500        ; 3.537      ; 2.852      ;
; -0.189 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 0.500        ; 3.537      ; 2.854      ;
; -0.171 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 0.500        ; 3.537      ; 2.827      ;
; -0.163 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 0.500        ; 3.579      ; 2.827      ;
; 0.305  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 1.000        ; 3.537      ; 2.852      ;
; 0.311  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 1.000        ; 3.537      ; 2.854      ;
; 0.329  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 1.000        ; 3.537      ; 2.827      ;
; 0.337  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 1.000        ; 3.579      ; 2.827      ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'rlc_microservice:inst4|reset_o'                                                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.263 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 2.892      ;
; -3.130 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 2.706      ;
; -2.694 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 2.264      ;
; -2.340 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 1.956      ;
; -0.990 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.827      ; 2.893      ;
; -0.917 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.824      ; 2.811      ;
; -0.883 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.827      ; 2.839      ;
; -0.565 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.804      ; 2.485      ;
; 1.588  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.161      ; 3.649      ;
; 1.594  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.161      ; 3.696      ;
; 1.596  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.161      ; 3.641      ;
; 1.856  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.158      ; 3.372      ;
; 1.869  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.158      ; 3.359      ;
; 1.930  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.161      ; 3.360      ;
; 2.072  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.134      ; 3.178      ;
; 2.088  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.161      ; 3.649      ;
; 2.094  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.161      ; 3.696      ;
; 2.096  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.161      ; 3.641      ;
; 2.217  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 6.134      ; 3.033      ;
; 2.356  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.158      ; 3.372      ;
; 2.369  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.158      ; 3.359      ;
; 2.430  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.161      ; 3.360      ;
; 2.572  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.134      ; 3.178      ;
; 2.717  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 6.134      ; 3.033      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rlc_microservice:inst4|reset_o'                                                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.101 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.134      ; 3.033      ;
; -2.956 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.134      ; 3.178      ;
; -2.801 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.161      ; 3.360      ;
; -2.799 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.158      ; 3.359      ;
; -2.786 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.158      ; 3.372      ;
; -2.601 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.134      ; 3.033      ;
; -2.520 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.161      ; 3.641      ;
; -2.512 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.161      ; 3.649      ;
; -2.465 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 6.161      ; 3.696      ;
; -2.456 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.134      ; 3.178      ;
; -2.301 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.161      ; 3.360      ;
; -2.299 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.158      ; 3.359      ;
; -2.286 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.158      ; 3.372      ;
; -2.020 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.161      ; 3.641      ;
; -2.012 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.161      ; 3.649      ;
; -1.965 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 6.161      ; 3.696      ;
; 0.181  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.804      ; 2.485      ;
; 0.487  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.824      ; 2.811      ;
; 0.512  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.827      ; 2.839      ;
; 0.566  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.827      ; 2.893      ;
; 1.956  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 1.956      ;
; 2.264  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 2.264      ;
; 2.706  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 2.706      ;
; 2.892  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 2.892      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pos_neg'                                                                                                                      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.592 ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 0.000        ; 5.814      ; 3.222      ;
; -2.580 ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 0.000        ; 5.813      ; 3.233      ;
; -2.467 ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 0.000        ; 5.826      ; 3.359      ;
; -2.466 ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 0.000        ; 5.824      ; 3.358      ;
; -2.092 ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; -0.500       ; 5.814      ; 3.222      ;
; -2.080 ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; -0.500       ; 5.813      ; 3.233      ;
; -1.967 ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; -0.500       ; 5.826      ; 3.359      ;
; -1.966 ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; -0.500       ; 5.824      ; 3.358      ;
; -1.147 ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.000        ; 5.826      ; 4.679      ;
; -0.647 ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; -0.500       ; 5.826      ; 4.679      ;
; -0.631 ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.000        ; 5.824      ; 5.193      ;
; -0.599 ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.000        ; 5.813      ; 5.214      ;
; -0.345 ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.000        ; 5.814      ; 5.469      ;
; -0.131 ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; -0.500       ; 5.824      ; 5.193      ;
; -0.099 ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; -0.500       ; 5.813      ; 5.214      ;
; 0.155  ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; -0.500       ; 5.814      ; 5.469      ;
; 0.718  ; dsf_timer:inst2|count[0]~_emulated ; dsf_timer:inst2|count[0]~13 ; clk          ; pos_neg     ; -0.500       ; 2.521      ; 2.739      ;
; 0.986  ; dsf_timer:inst2|count[1]~_emulated ; dsf_timer:inst2|count[1]~9  ; clk          ; pos_neg     ; -0.500       ; 2.508      ; 2.994      ;
; 1.246  ; dsf_timer:inst2|count[2]~_emulated ; dsf_timer:inst2|count[2]~5  ; clk          ; pos_neg     ; -0.500       ; 2.519      ; 3.265      ;
; 1.397  ; dsf_timer:inst2|count[3]~_emulated ; dsf_timer:inst2|count[3]~1  ; clk          ; pos_neg     ; -0.500       ; 2.509      ; 3.406      ;
; 2.804  ; dsf_timer:inst2|count[0]~13        ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 2.804      ;
; 3.169  ; dsf_timer:inst2|count[3]~1         ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 3.169      ;
; 3.329  ; dsf_timer:inst2|count[2]~5         ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 3.329      ;
; 3.514  ; dsf_timer:inst2|count[1]~9         ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 3.514      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.083 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.330      ; 2.553      ;
; -1.080 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.330      ; 2.556      ;
; -1.044 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 2.596      ;
; -0.792 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 2.848      ;
; -0.762 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.330      ; 2.874      ;
; -0.642 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 2.998      ;
; -0.617 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.337      ; 3.026      ;
; -0.583 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.330      ; 2.553      ;
; -0.580 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.330      ; 2.556      ;
; -0.544 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 2.596      ;
; -0.508 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.337      ; 3.135      ;
; -0.292 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 2.848      ;
; -0.262 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.330      ; 2.874      ;
; -0.142 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 2.998      ;
; -0.117 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.337      ; 3.026      ;
; -0.008 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.337      ; 3.135      ;
; 0.296  ; enable                                               ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.930      ;
; 0.296  ; enable                                               ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.930      ;
; 0.385  ; enable                                               ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; 3.328      ; 4.019      ;
; 0.385  ; enable                                               ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.000        ; 3.328      ; 4.019      ;
; 0.385  ; enable                                               ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; 3.328      ; 4.019      ;
; 0.480  ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 4.091      ;
; 0.480  ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 4.091      ;
; 0.568  ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 4.179      ;
; 0.593  ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 4.204      ;
; 0.782  ; rlc_microservice:inst4|current.store_s               ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.088      ;
; 0.796  ; enable                                               ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.930      ;
; 0.796  ; enable                                               ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.930      ;
; 0.885  ; enable                                               ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; -0.500       ; 3.328      ; 4.019      ;
; 0.885  ; enable                                               ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; -0.500       ; 3.328      ; 4.019      ;
; 0.885  ; enable                                               ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; -0.500       ; 3.328      ; 4.019      ;
; 0.920  ; rlc_microservice:inst4|current.rst_on                ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.226      ;
; 0.936  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.reset_s               ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.242      ;
; 0.941  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; -0.220     ; 1.027      ;
; 0.945  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; -0.220     ; 1.031      ;
; 0.980  ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 4.091      ;
; 0.980  ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 4.091      ;
; 1.068  ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 4.179      ;
; 1.093  ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 4.204      ;
; 1.094  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; 0.000        ; 3.334      ; 4.734      ;
; 1.094  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9           ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; -0.500       ; -0.207     ; 0.693      ;
; 1.106  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; -0.500       ; -0.207     ; 0.705      ;
; 1.113  ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 0.000        ; 3.305      ; 4.724      ;
; 1.113  ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 0.000        ; 3.305      ; 4.724      ;
; 1.113  ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 0.000        ; 3.305      ; 4.724      ;
; 1.113  ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 0.000        ; 3.305      ; 4.724      ;
; 1.198  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; 0.000        ; 3.330      ; 4.834      ;
; 1.201  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; 0.000        ; 3.330      ; 4.837      ;
; 1.212  ; rlc_microservice:inst4|current.reset_s               ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.store_s               ; clk                            ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.269  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5           ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; -0.500       ; -0.200     ; 0.875      ;
; 1.294  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1           ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; -0.500       ; -0.242     ; 0.858      ;
; 1.521  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; 0.000        ; 3.337      ; 5.164      ;
; 1.569  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; 0.000        ; 3.330      ; 5.205      ;
; 1.594  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; -0.500       ; 3.334      ; 4.734      ;
; 1.613  ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; -0.500       ; 3.305      ; 4.724      ;
; 1.613  ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; -0.500       ; 3.305      ; 4.724      ;
; 1.613  ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; -0.500       ; 3.305      ; 4.724      ;
; 1.613  ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; -0.500       ; 3.305      ; 4.724      ;
; 1.617  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; 0.000        ; 3.337      ; 5.260      ;
; 1.677  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 0.000        ; 3.334      ; 5.317      ;
; 1.686  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; -0.220     ; 1.772      ;
; 1.686  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; -0.220     ; 1.772      ;
; 1.698  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; -0.500       ; 3.330      ; 4.834      ;
; 1.699  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.005      ;
; 1.701  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; -0.500       ; 3.330      ; 4.837      ;
; 1.702  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.008      ;
; 1.729  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.736  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; 0.000        ; 3.334      ; 5.376      ;
; 1.794  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.100      ;
; 1.824  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; clk                            ; clk         ; 0.000        ; -0.004     ; 2.126      ;
; 1.835  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.141      ;
; 1.857  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.857  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.163      ;
; 1.933  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.239      ;
; 1.946  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.946  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.252      ;
; 1.958  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.264      ;
; 1.969  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.003      ; 2.278      ;
; 2.012  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.318      ;
; 2.013  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.319      ;
; 2.015  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.015  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.321      ;
; 2.016  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.322      ;
; 2.021  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; -0.500       ; 3.337      ; 5.164      ;
; 2.069  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; -0.500       ; 3.330      ; 5.205      ;
; 2.073  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.379      ;
; 2.110  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.416      ;
; 2.115  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.421      ;
; 2.117  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; -0.500       ; 3.337      ; 5.260      ;
; 2.130  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.436      ;
; 2.152  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.152  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.458      ;
; 2.156  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.003      ; 2.465      ;
; 2.177  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; -0.500       ; 3.334      ; 5.317      ;
; 2.229  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.535      ;
; 2.236  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; -0.500       ; 3.334      ; 5.376      ;
; 2.237  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.004      ; 2.547      ;
; 2.307  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 2.613      ;
; 2.339  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.004      ; 2.649      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'rst_1'                                                                                                                                                        ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.752 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 0.000        ; 3.579      ; 2.827      ;
; -0.710 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 0.000        ; 3.537      ; 2.827      ;
; -0.685 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 0.000        ; 3.537      ; 2.852      ;
; -0.683 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 0.000        ; 3.537      ; 2.854      ;
; -0.252 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; -0.500       ; 3.579      ; 2.827      ;
; -0.210 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; -0.500       ; 3.537      ; 2.827      ;
; -0.185 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; -0.500       ; 3.537      ; 2.852      ;
; -0.183 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; -0.500       ; 3.537      ; 2.854      ;
; 0.422  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.000        ; 3.537      ; 3.959      ;
; 0.424  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.000        ; 3.579      ; 4.003      ;
; 0.467  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.000        ; 3.537      ; 4.004      ;
; 0.922  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; -0.500       ; 3.537      ; 3.959      ;
; 0.924  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; -0.500       ; 3.579      ; 4.003      ;
; 0.967  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; -0.500       ; 3.537      ; 4.004      ;
; 0.992  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.000        ; 3.537      ; 4.529      ;
; 1.492  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; -0.500       ; 3.537      ; 4.529      ;
; 2.115  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 2.115      ;
; 2.184  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 2.184      ;
; 2.242  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 2.242      ;
; 2.560  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_1       ; -0.500       ; 0.242      ; 2.302      ;
; 2.652  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 2.652      ;
; 3.026  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_1       ; -0.500       ; 0.207      ; 2.733      ;
; 3.055  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_1       ; -0.500       ; 0.207      ; 2.762      ;
; 3.124  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_1       ; -0.500       ; 0.200      ; 2.824      ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'enable'                                                                                                                                 ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.313 ; rlc_microservice:inst4|current.reset_s   ; rlc_microservice:inst4|reset_o   ; clk          ; enable      ; 0.000        ; 0.214      ; 1.527      ;
; 1.332 ; rlc_microservice:inst4|current.windows_s ; rlc_microservice:inst4|windows_o ; clk          ; enable      ; 0.000        ; 0.215      ; 1.547      ;
; 1.335 ; rlc_microservice:inst4|current.store_s   ; rlc_microservice:inst4|store_o   ; clk          ; enable      ; 0.000        ; 0.214      ; 1.549      ;
; 2.229 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; 3.548      ; 5.777      ;
; 2.729 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; -0.500       ; 3.548      ; 5.777      ;
; 3.491 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 0.000        ; 3.548      ; 7.039      ;
; 3.991 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; -0.500       ; 3.548      ; 7.039      ;
; 4.094 ; dsf_timer:inst2|count[0]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; 0.243      ; 3.837      ;
; 4.300 ; dsf_timer:inst2|count[1]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; 0.243      ; 4.043      ;
; 4.477 ; dsf_timer:inst2|count[2]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; 0.243      ; 4.220      ;
; 4.570 ; dsf_timer:inst2|count[3]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; 0.243      ; 4.313      ;
; 6.180 ; dsf_timer:inst2|count[0]~13              ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -2.278     ; 3.902      ;
; 6.342 ; dsf_timer:inst2|count[3]~1               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -2.266     ; 4.076      ;
; 6.560 ; dsf_timer:inst2|count[2]~5               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -2.276     ; 4.284      ;
; 6.828 ; dsf_timer:inst2|count[1]~9               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -2.265     ; 4.563      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                                                             ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.806 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 3.334      ; 6.680      ;
; -2.806 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 3.334      ; 6.680      ;
; -2.806 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 3.334      ; 6.680      ;
; -2.783 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 3.330      ; 6.653      ;
; -2.502 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 6.347      ;
; -2.502 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 6.347      ;
; -2.502 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 6.347      ;
; -2.502 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 3.305      ; 6.347      ;
; -2.306 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 3.334      ; 6.680      ;
; -2.306 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 3.334      ; 6.680      ;
; -2.306 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 3.334      ; 6.680      ;
; -2.283 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 3.330      ; 6.653      ;
; -2.002 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 3.305      ; 6.347      ;
; -2.002 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 3.305      ; 6.347      ;
; -2.002 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 3.305      ; 6.347      ;
; -2.002 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 3.305      ; 6.347      ;
; -0.222 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 3.337      ; 4.099      ;
; -0.222 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 3.337      ; 4.099      ;
; -0.189 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 3.330      ; 4.059      ;
; -0.189 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 3.330      ; 4.059      ;
; -0.047 ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.500        ; 3.328      ; 3.915      ;
; -0.047 ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.500        ; 3.328      ; 3.915      ;
; -0.047 ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.500        ; 3.328      ; 3.915      ;
; -0.047 ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.500        ; 3.328      ; 3.915      ;
; -0.047 ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.500        ; 3.328      ; 3.915      ;
; 0.278  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 3.337      ; 4.099      ;
; 0.278  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 3.337      ; 4.099      ;
; 0.311  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 3.330      ; 4.059      ;
; 0.311  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 3.330      ; 4.059      ;
; 0.453  ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 1.000        ; 3.328      ; 3.915      ;
; 0.453  ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 1.000        ; 3.328      ; 3.915      ;
; 0.453  ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 1.000        ; 3.328      ; 3.915      ;
; 0.453  ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 1.000        ; 3.328      ; 3.915      ;
; 0.453  ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 1.000        ; 3.328      ; 3.915      ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                                                             ;
+-------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.281 ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.915      ;
; 0.281 ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.915      ;
; 0.281 ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.915      ;
; 0.281 ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.915      ;
; 0.281 ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; 3.328      ; 3.915      ;
; 0.423 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 3.330      ; 4.059      ;
; 0.423 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 3.330      ; 4.059      ;
; 0.456 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 3.337      ; 4.099      ;
; 0.456 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 3.337      ; 4.099      ;
; 0.781 ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.915      ;
; 0.781 ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.915      ;
; 0.781 ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.915      ;
; 0.781 ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.915      ;
; 0.781 ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; -0.500       ; 3.328      ; 3.915      ;
; 0.923 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 3.330      ; 4.059      ;
; 0.923 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 3.330      ; 4.059      ;
; 0.956 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 3.337      ; 4.099      ;
; 0.956 ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 3.337      ; 4.099      ;
; 2.736 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 6.347      ;
; 2.736 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 6.347      ;
; 2.736 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 6.347      ;
; 2.736 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 3.305      ; 6.347      ;
; 3.017 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.330      ; 6.653      ;
; 3.040 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 6.680      ;
; 3.040 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 6.680      ;
; 3.040 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 3.334      ; 6.680      ;
; 3.236 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 6.347      ;
; 3.236 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 6.347      ;
; 3.236 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 6.347      ;
; 3.236 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 3.305      ; 6.347      ;
; 3.517 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.330      ; 6.653      ;
; 3.540 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 6.680      ;
; 3.540 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 6.680      ;
; 3.540 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 3.334      ; 6.680      ;
+-------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[0]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[0]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[1]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[1]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[2]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[2]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[3]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[3]~_emulated                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.reset_s               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.reset_s               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.rst_on                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.rst_on                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.store_s               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.store_s               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.wait4pulse_s          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.wait4pulse_s          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.windows_s             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.windows_s             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[0]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[0]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[1]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[1]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[2]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[2]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[3]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[3]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.reset_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.reset_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.rst_on|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.rst_on|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.store_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.store_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.wait4pulse_s|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.wait4pulse_s|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.windows_s|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.windows_s|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[3]~_emulated|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'enable'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; enable ; Rise       ; enable                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; dsf_timer:inst2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; dsf_timer:inst2|q                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst2|q|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst2|q|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|reset_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|reset_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|store_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|store_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|windows_o|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|windows_o|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|reset_o   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|reset_o   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|store_o   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|store_o   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|windows_o ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|windows_o ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rst_1'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; rst_1 ; Rise       ; rst_1                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[0]~13|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[0]~13|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[1]~9|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[1]~9|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[2]~5|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[2]~5|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[3]~1|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[3]~1|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pos_neg'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; pos_neg ; Rise       ; pos_neg                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[0]~13       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[0]~13       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[1]~9        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[1]~9        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[2]~5        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[2]~5        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[3]~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[3]~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[0]~13|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[0]~13|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[1]~9|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[1]~9|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[2]~5|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[2]~5|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~1|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~1|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; pos_neg|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; pos_neg|combout                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'rlc_microservice:inst4|reset_o'                                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[0]~13|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[0]~13|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[1]~9|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[1]~9|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[2]~5|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[2]~5|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[3]~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[3]~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; 3.199  ; 3.199  ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; 1.618  ; 1.618  ; Rise       ; clk                            ;
; rst       ; clk                            ; 5.465  ; 5.465  ; Rise       ; clk                            ;
; store     ; clk                            ; 3.918  ; 3.918  ; Rise       ; clk                            ;
; trigger   ; clk                            ; 6.739  ; 6.739  ; Rise       ; clk                            ;
; windows   ; clk                            ; 6.187  ; 6.187  ; Rise       ; clk                            ;
; enable    ; clk                            ; 0.651  ; 0.651  ; Fall       ; clk                            ;
; enable    ; enable                         ; 5.363  ; 5.363  ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; 4.208  ; 4.208  ; Fall       ; enable                         ;
; rst       ; enable                         ; 8.055  ; 8.055  ; Fall       ; enable                         ;
; trigger   ; enable                         ; 9.329  ; 9.329  ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; -1.091 ; -1.091 ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; 1.025  ; 1.025  ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; 4.227  ; 4.227  ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; 6.146  ; 6.146  ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; -1.088 ; -1.088 ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; 0.695  ; 0.695  ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; 2.373  ; 2.373  ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; -1.094 ; -1.094 ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; -0.480 ; -0.480 ; Rise       ; clk                            ;
; rst       ; clk                            ; -3.682 ; -3.682 ; Rise       ; clk                            ;
; store     ; clk                            ; -3.604 ; -3.604 ; Rise       ; clk                            ;
; trigger   ; clk                            ; -5.601 ; -5.601 ; Rise       ; clk                            ;
; windows   ; clk                            ; -5.862 ; -5.862 ; Rise       ; clk                            ;
; enable    ; clk                            ; -0.296 ; -0.296 ; Fall       ; clk                            ;
; enable    ; enable                         ; -3.491 ; -3.491 ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; -2.229 ; -2.229 ; Fall       ; enable                         ;
; rst       ; enable                         ; -2.104 ; -2.104 ; Fall       ; enable                         ;
; trigger   ; enable                         ; -7.350 ; -7.350 ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; 2.592  ; 2.592  ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; 1.147  ; 1.147  ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; -0.021 ; -0.021 ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; -3.974 ; -3.974 ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; 2.956  ; 2.956  ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; 0.752  ; 0.752  ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; -0.422 ; -0.422 ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; led_blue        ; clk        ; 13.106 ; 13.106 ; Rise       ; clk             ;
; led_green       ; clk        ; 13.180 ; 13.180 ; Rise       ; clk             ;
; led_red         ; clk        ; 12.086 ; 12.086 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 8.580  ; 8.580  ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 7.965  ; 7.965  ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 8.371  ; 8.371  ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 8.651  ; 8.651  ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 8.030  ; 8.030  ; Fall       ; clk             ;
; led_blue        ; enable     ; 12.766 ; 12.766 ; Rise       ; enable          ;
; led_green       ; enable     ; 12.840 ; 12.840 ; Rise       ; enable          ;
; led_red         ; enable     ; 11.746 ; 11.746 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 8.345  ; 8.345  ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713  ; 7.713  ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701  ; 7.701  ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345  ; 8.345  ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015  ; 8.015  ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 8.464  ; 8.464  ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 7.862  ; 7.862  ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 8.464  ; 8.464  ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 8.241  ; 8.241  ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 8.431  ; 8.431  ; Rise       ; enable          ;
; led_blue        ; enable     ; 12.766 ; 12.766 ; Fall       ; enable          ;
; led_green       ; enable     ; 12.840 ; 12.840 ; Fall       ; enable          ;
; led_red         ; enable     ; 11.746 ; 11.746 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 7.650  ; 7.650  ; Fall       ; enable          ;
; out_win         ; enable     ; 7.668  ; 7.668  ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 8.345  ; 8.345  ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713  ; 7.713  ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701  ; 7.701  ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345  ; 8.345  ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015  ; 8.015  ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 8.464  ; 8.464  ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 7.862  ; 7.862  ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 8.464  ; 8.464  ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 8.241  ; 8.241  ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 8.431  ; 8.431  ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 7.286  ; 7.286  ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 6.600  ; 6.600  ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 7.286  ; 7.286  ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 6.985  ; 6.985  ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 7.276  ; 7.276  ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 11.399 ; 11.399 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 10.551 ; 10.551 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 11.399 ; 11.399 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 10.945 ; 10.945 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 10.790 ; 10.790 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 11.474 ; 11.474 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 11.548 ; 11.548 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 10.454 ; 10.454 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 7.059  ; 7.059  ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 6.466  ; 6.466  ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 6.476  ; 6.476  ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 7.053  ; 7.053  ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 7.059  ; 7.059  ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 13.134 ; 13.134 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 13.208 ; 13.208 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 12.114 ; 12.114 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 8.750  ; 8.750  ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 8.241  ; 8.241  ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 8.238  ; 8.238  ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 8.713  ; 8.713  ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 8.750  ; 8.750  ; Fall       ; rst_1           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; led_blue        ; clk        ; 9.588 ; 9.588 ; Rise       ; clk             ;
; led_green       ; clk        ; 9.482 ; 9.482 ; Rise       ; clk             ;
; led_red         ; clk        ; 9.754 ; 9.754 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 8.554 ; 8.554 ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 8.554 ; 8.554 ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 8.580 ; 8.580 ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 8.685 ; 8.685 ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 8.695 ; 8.695 ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 7.965 ; 7.965 ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 7.965 ; 7.965 ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 8.371 ; 8.371 ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 8.362 ; 8.362 ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 8.518 ; 8.518 ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 7.958 ; 7.958 ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 7.958 ; 7.958 ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 8.266 ; 8.266 ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 8.030 ; 8.030 ; Fall       ; clk             ;
; led_blue        ; enable     ; 6.876 ; 6.876 ; Rise       ; enable          ;
; led_green       ; enable     ; 8.802 ; 8.802 ; Rise       ; enable          ;
; led_red         ; enable     ; 6.884 ; 6.884 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 7.701 ; 7.701 ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713 ; 7.713 ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701 ; 7.701 ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345 ; 8.345 ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015 ; 8.015 ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 7.862 ; 7.862 ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 7.862 ; 7.862 ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 8.464 ; 8.464 ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 8.241 ; 8.241 ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 8.431 ; 8.431 ; Rise       ; enable          ;
; led_blue        ; enable     ; 6.876 ; 6.876 ; Fall       ; enable          ;
; led_green       ; enable     ; 8.802 ; 8.802 ; Fall       ; enable          ;
; led_red         ; enable     ; 6.884 ; 6.884 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 7.650 ; 7.650 ; Fall       ; enable          ;
; out_win         ; enable     ; 7.668 ; 7.668 ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 7.701 ; 7.701 ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713 ; 7.713 ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701 ; 7.701 ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345 ; 8.345 ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015 ; 8.015 ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 7.862 ; 7.862 ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 7.862 ; 7.862 ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 8.464 ; 8.464 ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 8.241 ; 8.241 ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 8.431 ; 8.431 ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 6.600 ; 6.600 ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 6.600 ; 6.600 ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 7.286 ; 7.286 ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 6.985 ; 6.985 ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 7.276 ; 7.276 ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 6.600 ; 6.600 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 6.600 ; 6.600 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 7.286 ; 7.286 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 6.985 ; 6.985 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 7.276 ; 7.276 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 7.952 ; 7.952 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 7.846 ; 7.846 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 8.118 ; 8.118 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 6.466 ; 6.466 ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 6.466 ; 6.466 ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 6.476 ; 6.476 ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 7.053 ; 7.053 ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 7.059 ; 7.059 ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 7.952 ; 7.952 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 7.846 ; 7.846 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 8.118 ; 8.118 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 6.466 ; 6.466 ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 6.466 ; 6.466 ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 6.476 ; 6.476 ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 7.053 ; 7.053 ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 7.059 ; 7.059 ; Fall       ; rst_1           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; rst        ; saida_count[0] ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; rst        ; saida_count[1] ; 10.488 ; 11.065 ; 11.065 ; 10.488 ;
; rst        ; saida_count[2] ; 10.187 ; 11.060 ; 11.060 ; 10.187 ;
; rst        ; saida_count[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; trigger    ; saida_count[0] ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; trigger    ; saida_count[1] ; 12.407 ; 12.407 ; 12.407 ; 12.407 ;
; trigger    ; saida_count[2] ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; trigger    ; saida_count[3] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
+------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; rst        ; saida_count[0] ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; rst        ; saida_count[1] ; 10.488 ; 10.488 ; 10.488 ; 10.488 ;
; rst        ; saida_count[2] ; 10.187 ; 10.187 ; 10.187 ; 10.187 ;
; rst        ; saida_count[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; trigger    ; saida_count[0] ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; trigger    ; saida_count[1] ; 12.407 ; 12.407 ; 12.407 ; 12.407 ;
; trigger    ; saida_count[2] ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; trigger    ; saida_count[3] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
+------------+----------------+--------+--------+--------+--------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; enable                         ; -1.517 ; -1.517        ;
; clk                            ; -1.107 ; -10.772       ;
; rst_1                          ; -0.795 ; -3.015        ;
; pos_neg                        ; -0.366 ; -1.091        ;
; rlc_microservice:inst4|reset_o ; -0.164 ; -0.349        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; rlc_microservice:inst4|reset_o ; -1.574 ; -5.953        ;
; pos_neg                        ; -1.195 ; -4.667        ;
; clk                            ; -1.141 ; -12.167       ;
; rst_1                          ; -0.657 ; -2.539        ;
; enable                         ; 0.285  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.529 ; -4.217        ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.327 ; -1.635        ;
+-------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clk                            ; -1.380 ; -18.380       ;
; enable                         ; -1.380 ; -1.380        ;
; rst_1                          ; -1.380 ; -1.380        ;
; pos_neg                        ; -1.222 ; -1.222        ;
; rlc_microservice:inst4|reset_o ; 0.500  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'enable'                                                                                                                                 ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.517 ; dsf_timer:inst2|count[1]~9               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -0.759     ; 1.377      ;
; -1.466 ; dsf_timer:inst2|count[2]~5               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -0.762     ; 1.323      ;
; -1.382 ; dsf_timer:inst2|count[3]~1               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -0.759     ; 1.242      ;
; -1.319 ; dsf_timer:inst2|count[0]~13              ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; -0.763     ; 1.175      ;
; -1.291 ; dsf_timer:inst2|count[3]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; -0.024     ; 1.386      ;
; -1.288 ; dsf_timer:inst2|count[2]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; -0.024     ; 1.383      ;
; -1.211 ; dsf_timer:inst2|count[1]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; -0.024     ; 1.306      ;
; -1.141 ; dsf_timer:inst2|count[0]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; 0.500        ; -0.024     ; 1.236      ;
; -0.748 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 0.500        ; 1.660      ; 2.527      ;
; -0.346 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.500        ; 1.660      ; 2.125      ;
; -0.248 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 1.000        ; 1.660      ; 2.527      ;
; 0.063  ; rlc_microservice:inst4|current.windows_s ; rlc_microservice:inst4|windows_o ; clk          ; enable      ; 1.000        ; -0.044     ; 0.507      ;
; 0.076  ; rlc_microservice:inst4|current.store_s   ; rlc_microservice:inst4|store_o   ; clk          ; enable      ; 1.000        ; -0.045     ; 0.511      ;
; 0.082  ; rlc_microservice:inst4|current.reset_s   ; rlc_microservice:inst4|reset_o   ; clk          ; enable      ; 1.000        ; -0.045     ; 0.499      ;
; 0.154  ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 1.000        ; 1.660      ; 2.125      ;
+--------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.107 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.902      ;
; -1.062 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.857      ;
; -1.062 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.857      ;
; -1.056 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.738     ; 0.848      ;
; -1.050 ; dsf_timer:inst2|count[1]~9                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.845      ;
; -1.047 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.744     ; 0.833      ;
; -0.999 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.738     ; 0.791      ;
; -0.972 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.767      ;
; -0.952 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.730     ; 0.752      ;
; -0.950 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.730     ; 0.750      ;
; -0.948 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.740     ; 0.738      ;
; -0.936 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.744     ; 0.722      ;
; -0.934 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.744     ; 0.720      ;
; -0.909 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.739     ; 0.700      ;
; -0.879 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.739     ; 0.670      ;
; -0.878 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.744     ; 0.664      ;
; -0.877 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.744     ; 0.663      ;
; -0.875 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.740     ; 0.665      ;
; -0.865 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.739     ; 0.656      ;
; -0.865 ; dsf_timer:inst2|count[0]~13                          ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.739     ; 0.656      ;
; -0.852 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.741     ; 0.641      ;
; -0.839 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.738     ; 0.631      ;
; -0.839 ; dsf_timer:inst2|count[2]~5                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.738     ; 0.631      ;
; -0.822 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.730     ; 0.622      ;
; -0.791 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.586      ;
; -0.787 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.582      ;
; -0.787 ; dsf_timer:inst2|count[3]~1                           ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; -0.735     ; 0.582      ;
; -0.761 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.746     ; 0.545      ;
; -0.739 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.737     ; 0.532      ;
; -0.639 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.740     ; 0.429      ;
; -0.633 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.732     ; 0.431      ;
; -0.631 ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; -0.732     ; 0.429      ;
; 0.043  ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.043  ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.065  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.002      ; 0.967      ;
; 0.066  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.964      ;
; 0.067  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.002      ; 0.965      ;
; 0.073  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.957      ;
; 0.119  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.911      ;
; 0.122  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.908      ;
; 0.139  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.891      ;
; 0.162  ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 0.500        ; 1.684      ; 2.052      ;
; 0.166  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 0.500        ; 1.707      ; 2.071      ;
; 0.179  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.851      ;
; 0.184  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.846      ;
; 0.184  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.846      ;
; 0.195  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.002      ; 0.837      ;
; 0.199  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.831      ;
; 0.221  ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 0.500        ; 1.684      ; 1.993      ;
; 0.239  ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 0.500        ; 1.684      ; 1.975      ;
; 0.239  ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 0.500        ; 1.684      ; 1.975      ;
; 0.240  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.790      ;
; 0.242  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.788      ;
; 0.242  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.788      ;
; 0.243  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.787      ;
; 0.244  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.786      ;
; 0.244  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.786      ;
; 0.256  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.774      ;
; 0.269  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.761      ;
; 0.275  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.003      ; 0.758      ;
; 0.299  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.731      ;
; 0.300  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.730      ;
; 0.304  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.726      ;
; 0.304  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.726      ;
; 0.313  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.717      ;
; 0.313  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.717      ;
; 0.315  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; 0.500        ; 1.707      ; 1.922      ;
; 0.318  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1           ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 0.036      ; 0.248      ;
; 0.324  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; 0.500        ; 1.705      ; 1.911      ;
; 0.324  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.003      ; 0.709      ;
; 0.332  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5           ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 0.058      ; 0.256      ;
; 0.335  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; 0.500        ; 1.707      ; 1.902      ;
; 0.339  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.691      ;
; 0.339  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.691      ;
; 0.359  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; clk                            ; clk         ; 1.000        ; -0.002     ; 0.669      ;
; 0.370  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 0.052      ; 0.212      ;
; 0.375  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.655      ;
; 0.376  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9           ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 0.052      ; 0.206      ;
; 0.384  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.646      ;
; 0.386  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.644      ;
; 0.418  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; 0.500        ; 1.710      ; 1.822      ;
; 0.418  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; 0.500        ; 1.710      ; 1.822      ;
; 0.438  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; 0.500        ; 1.705      ; 1.797      ;
; 0.438  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; 0.500        ; 1.705      ; 1.797      ;
; 0.451  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 1.000        ; 0.043      ; 0.622      ;
; 0.451  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 1.000        ; 0.043      ; 0.622      ;
; 0.492  ; rlc_microservice:inst4|current.reset_s               ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.538      ;
; 0.513  ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.store_s               ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.517      ;
; 0.564  ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 1.650      ;
; 0.573  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.reset_s               ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.457      ;
; 0.605  ; rlc_microservice:inst4|current.rst_on                ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.425      ;
; 0.637  ; rlc_microservice:inst4|current.store_s               ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 1.000        ; 0.000      ; 0.393      ;
; 0.655  ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 1.559      ;
; 0.655  ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 1.559      ;
; 0.662  ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 1.000        ; 1.684      ; 2.052      ;
; 0.663  ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 1.551      ;
; 0.666  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 1.000        ; 1.707      ; 2.071      ;
; 0.721  ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 1.000        ; 1.684      ; 1.993      ;
; 0.739  ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 1.000        ; 1.684      ; 1.975      ;
; 0.739  ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 1.000        ; 1.684      ; 1.975      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rst_1'                                                                                                                                                       ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.795 ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_1       ; 0.500        ; -0.052     ; 0.864      ;
; -0.789 ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_1       ; 0.500        ; -0.058     ; 0.849      ;
; -0.766 ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_1       ; 0.500        ; -0.052     ; 0.837      ;
; -0.665 ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_1       ; 0.500        ; -0.036     ; 0.744      ;
; -0.114 ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 0.732      ;
; -0.030 ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 0.651      ;
; -0.004 ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 0.619      ;
; 0.013  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 1.000        ; 0.000      ; 0.610      ;
; 0.300  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.500        ; 1.652      ; 1.470      ;
; 0.418  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.500        ; 1.653      ; 1.356      ;
; 0.428  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.500        ; 1.674      ; 1.361      ;
; 0.455  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.500        ; 1.653      ; 1.321      ;
; 0.744  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 0.500        ; 1.653      ; 1.030      ;
; 0.746  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 0.500        ; 1.653      ; 1.030      ;
; 0.754  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 0.500        ; 1.652      ; 1.016      ;
; 0.772  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 0.500        ; 1.674      ; 1.017      ;
; 0.800  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 1.000        ; 1.652      ; 1.470      ;
; 0.918  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 1.000        ; 1.653      ; 1.356      ;
; 0.928  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 1.000        ; 1.674      ; 1.361      ;
; 0.955  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 1.000        ; 1.653      ; 1.321      ;
; 1.244  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 1.000        ; 1.653      ; 1.030      ;
; 1.246  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 1.000        ; 1.653      ; 1.030      ;
; 1.254  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 1.000        ; 1.652      ; 1.016      ;
; 1.272  ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 1.000        ; 1.674      ; 1.017      ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pos_neg'                                                                                                                     ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.366 ; dsf_timer:inst2|count[1]~9         ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 0.981      ;
; -0.338 ; dsf_timer:inst2|count[2]~5         ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 0.959      ;
; -0.248 ; dsf_timer:inst2|count[3]~1         ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 0.875      ;
; -0.160 ; dsf_timer:inst2|count[2]~_emulated ; dsf_timer:inst2|count[2]~5  ; clk          ; pos_neg     ; 0.500        ; 0.738      ; 1.019      ;
; -0.157 ; dsf_timer:inst2|count[3]~_emulated ; dsf_timer:inst2|count[3]~1  ; clk          ; pos_neg     ; 0.500        ; 0.735      ; 1.019      ;
; -0.139 ; dsf_timer:inst2|count[0]~13        ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 1.000        ; 0.000      ; 0.762      ;
; -0.060 ; dsf_timer:inst2|count[1]~_emulated ; dsf_timer:inst2|count[1]~9  ; clk          ; pos_neg     ; 0.500        ; 0.735      ; 0.910      ;
; 0.039  ; dsf_timer:inst2|count[0]~_emulated ; dsf_timer:inst2|count[0]~13 ; clk          ; pos_neg     ; 0.500        ; 0.739      ; 0.823      ;
; 0.788  ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.500        ; 2.419      ; 1.758      ;
; 0.824  ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.500        ; 2.422      ; 1.719      ;
; 0.851  ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.500        ; 2.419      ; 1.683      ;
; 1.014  ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.500        ; 2.423      ; 1.532      ;
; 1.260  ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 0.500        ; 2.422      ; 1.283      ;
; 1.264  ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 0.500        ; 2.423      ; 1.282      ;
; 1.288  ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 1.000        ; 2.419      ; 1.758      ;
; 1.307  ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 0.500        ; 2.419      ; 1.227      ;
; 1.322  ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 0.500        ; 2.419      ; 1.224      ;
; 1.324  ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 1.000        ; 2.422      ; 1.719      ;
; 1.351  ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 1.000        ; 2.419      ; 1.683      ;
; 1.514  ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 1.000        ; 2.423      ; 1.532      ;
; 1.760  ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 1.000        ; 2.422      ; 1.283      ;
; 1.764  ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 1.000        ; 2.423      ; 1.282      ;
; 1.807  ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 1.000        ; 2.419      ; 1.227      ;
; 1.822  ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 1.000        ; 2.419      ; 1.224      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'rlc_microservice:inst4|reset_o'                                                                                                                                                                       ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.164 ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 0.788      ;
; -0.137 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 0.747      ;
; -0.048 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 0.658      ;
; -0.034 ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 0.740      ; 0.884      ;
; -0.017 ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 0.744      ; 0.871      ;
; 0.012  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 0.744      ; 0.856      ;
; 0.039  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 0.000      ; 0.580      ;
; 0.056  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; clk                            ; rlc_microservice:inst4|reset_o ; 0.500        ; 0.732      ; 0.795      ;
; 1.302  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.451      ; 1.259      ;
; 1.369  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.447      ; 1.188      ;
; 1.388  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.451      ; 1.187      ;
; 1.425  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.437      ; 1.131      ;
; 1.561  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.451      ; 1.014      ;
; 1.564  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.451      ; 0.997      ;
; 1.598  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.447      ; 0.959      ;
; 1.693  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.500        ; 2.437      ; 0.863      ;
; 1.802  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.451      ; 1.259      ;
; 1.869  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.447      ; 1.188      ;
; 1.888  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.451      ; 1.187      ;
; 1.925  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.437      ; 1.131      ;
; 2.061  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.451      ; 1.014      ;
; 2.064  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.451      ; 0.997      ;
; 2.098  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.447      ; 0.959      ;
; 2.193  ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 1.000        ; 2.437      ; 0.863      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rlc_microservice:inst4|reset_o'                                                                                                                                                                        ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.574 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.437      ; 0.863      ;
; -1.488 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.447      ; 0.959      ;
; -1.454 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.451      ; 0.997      ;
; -1.437 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.451      ; 1.014      ;
; -1.306 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.437      ; 1.131      ;
; -1.264 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.451      ; 1.187      ;
; -1.259 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.447      ; 1.188      ;
; -1.192 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; 0.000        ; 2.451      ; 1.259      ;
; -1.074 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.437      ; 0.863      ;
; -0.988 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.447      ; 0.959      ;
; -0.954 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.451      ; 0.997      ;
; -0.937 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.451      ; 1.014      ;
; -0.806 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.437      ; 1.131      ;
; -0.764 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.451      ; 1.187      ;
; -0.759 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.447      ; 1.188      ;
; -0.692 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; enable                         ; rlc_microservice:inst4|reset_o ; -0.500       ; 2.451      ; 1.259      ;
; 0.563  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 0.732      ; 0.795      ;
; 0.580  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13        ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 0.580      ;
; 0.612  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 0.744      ; 0.856      ;
; 0.627  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 0.744      ; 0.871      ;
; 0.644  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; clk                            ; rlc_microservice:inst4|reset_o ; -0.500       ; 0.740      ; 0.884      ;
; 0.658  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5         ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 0.658      ;
; 0.747  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9         ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 0.747      ;
; 0.788  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1         ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0.000        ; 0.000      ; 0.788      ;
+--------+------------------------------------------------------+-----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pos_neg'                                                                                                                      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.195 ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; 0.000        ; 2.419      ; 1.224      ;
; -1.192 ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; 0.000        ; 2.419      ; 1.227      ;
; -1.141 ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; 0.000        ; 2.423      ; 1.282      ;
; -1.139 ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; 0.000        ; 2.422      ; 1.283      ;
; -0.891 ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.000        ; 2.423      ; 1.532      ;
; -0.736 ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.000        ; 2.419      ; 1.683      ;
; -0.703 ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.000        ; 2.422      ; 1.719      ;
; -0.695 ; enable                             ; dsf_timer:inst2|count[3]~1  ; enable       ; pos_neg     ; -0.500       ; 2.419      ; 1.224      ;
; -0.692 ; enable                             ; dsf_timer:inst2|count[1]~9  ; enable       ; pos_neg     ; -0.500       ; 2.419      ; 1.227      ;
; -0.661 ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.000        ; 2.419      ; 1.758      ;
; -0.641 ; enable                             ; dsf_timer:inst2|count[0]~13 ; enable       ; pos_neg     ; -0.500       ; 2.423      ; 1.282      ;
; -0.639 ; enable                             ; dsf_timer:inst2|count[2]~5  ; enable       ; pos_neg     ; -0.500       ; 2.422      ; 1.283      ;
; -0.391 ; pos_neg                            ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; -0.500       ; 2.423      ; 1.532      ;
; -0.236 ; pos_neg                            ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; -0.500       ; 2.419      ; 1.683      ;
; -0.203 ; pos_neg                            ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; -0.500       ; 2.422      ; 1.719      ;
; -0.161 ; pos_neg                            ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; -0.500       ; 2.419      ; 1.758      ;
; 0.584  ; dsf_timer:inst2|count[0]~_emulated ; dsf_timer:inst2|count[0]~13 ; clk          ; pos_neg     ; -0.500       ; 0.739      ; 0.823      ;
; 0.675  ; dsf_timer:inst2|count[1]~_emulated ; dsf_timer:inst2|count[1]~9  ; clk          ; pos_neg     ; -0.500       ; 0.735      ; 0.910      ;
; 0.762  ; dsf_timer:inst2|count[0]~13        ; dsf_timer:inst2|count[0]~13 ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 0.762      ;
; 0.781  ; dsf_timer:inst2|count[2]~_emulated ; dsf_timer:inst2|count[2]~5  ; clk          ; pos_neg     ; -0.500       ; 0.738      ; 1.019      ;
; 0.784  ; dsf_timer:inst2|count[3]~_emulated ; dsf_timer:inst2|count[3]~1  ; clk          ; pos_neg     ; -0.500       ; 0.735      ; 1.019      ;
; 0.875  ; dsf_timer:inst2|count[3]~1         ; dsf_timer:inst2|count[3]~1  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 0.875      ;
; 0.959  ; dsf_timer:inst2|count[2]~5         ; dsf_timer:inst2|count[2]~5  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 0.959      ;
; 0.981  ; dsf_timer:inst2|count[1]~9         ; dsf_timer:inst2|count[1]~9  ; pos_neg      ; pos_neg     ; 0.000        ; 0.000      ; 0.981      ;
+--------+------------------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                       ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                            ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.141 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.705      ; 0.712      ;
; -1.139 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.705      ; 0.714      ;
; -1.125 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 0.730      ;
; -1.058 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 0.797      ;
; -1.058 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.705      ; 0.795      ;
; -1.025 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.710      ; 0.833      ;
; -1.019 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 0.836      ;
; -0.991 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.710      ; 0.867      ;
; -0.641 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.705      ; 0.712      ;
; -0.639 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.705      ; 0.714      ;
; -0.625 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 0.730      ;
; -0.558 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 0.797      ;
; -0.558 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.705      ; 0.795      ;
; -0.525 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.710      ; 0.833      ;
; -0.519 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 0.836      ;
; -0.491 ; rlc_microservice:inst4|reset_o                       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.710      ; 0.867      ;
; -0.441 ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 1.391      ;
; -0.441 ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 1.391      ;
; -0.423 ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 1.409      ;
; -0.409 ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 1.423      ;
; -0.401 ; enable                                               ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.450      ;
; -0.401 ; enable                                               ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.450      ;
; -0.365 ; enable                                               ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.486      ;
; -0.365 ; enable                                               ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.486      ;
; -0.365 ; enable                                               ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.486      ;
; -0.281 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; 0.000        ; 1.707      ; 1.574      ;
; -0.267 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; 0.000        ; 1.705      ; 1.586      ;
; -0.265 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; 0.000        ; 1.705      ; 1.588      ;
; -0.181 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; 0.000        ; 1.710      ; 1.677      ;
; -0.136 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; 0.000        ; 1.707      ; 1.719      ;
; -0.116 ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; 0.000        ; 1.707      ; 1.739      ;
; -0.108 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; 0.000        ; 1.710      ; 1.750      ;
; -0.070 ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; 0.000        ; 1.705      ; 1.783      ;
; -0.005 ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; 0.000        ; 1.684      ; 1.827      ;
; -0.005 ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; 0.000        ; 1.684      ; 1.827      ;
; -0.005 ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; 0.000        ; 1.684      ; 1.827      ;
; -0.005 ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; 0.000        ; 1.684      ; 1.827      ;
; 0.059  ; pos_neg                                              ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 1.391      ;
; 0.059  ; pos_neg                                              ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 1.391      ;
; 0.077  ; pos_neg                                              ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 1.409      ;
; 0.091  ; pos_neg                                              ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 1.423      ;
; 0.099  ; enable                                               ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.450      ;
; 0.099  ; enable                                               ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.450      ;
; 0.108  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; 0.043      ; 0.299      ;
; 0.109  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; 0.043      ; 0.300      ;
; 0.135  ; enable                                               ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.486      ;
; 0.135  ; enable                                               ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.486      ;
; 0.135  ; enable                                               ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.486      ;
; 0.219  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; enable                         ; clk         ; -0.500       ; 1.707      ; 1.574      ;
; 0.233  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; enable                         ; clk         ; -0.500       ; 1.705      ; 1.586      ;
; 0.235  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; enable                         ; clk         ; -0.500       ; 1.705      ; 1.588      ;
; 0.245  ; rlc_microservice:inst4|current.store_s               ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.277  ; rlc_microservice:inst4|current.rst_on                ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.309  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.reset_s               ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.319  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; enable                         ; clk         ; -0.500       ; 1.710      ; 1.677      ;
; 0.364  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; enable                         ; clk         ; -0.500       ; 1.707      ; 1.719      ;
; 0.369  ; rlc_microservice:inst4|current.windows_s             ; rlc_microservice:inst4|current.store_s               ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.384  ; enable                                               ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; enable                         ; clk         ; -0.500       ; 1.707      ; 1.739      ;
; 0.390  ; rlc_microservice:inst4|current.reset_s               ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.538      ;
; 0.392  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; enable                         ; clk         ; -0.500       ; 1.710      ; 1.750      ;
; 0.430  ; enable                                               ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; enable                         ; clk         ; -0.500       ; 1.705      ; 1.783      ;
; 0.431  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; 0.043      ; 0.622      ;
; 0.431  ; dsf_timer:inst2|q                                    ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; 0.043      ; 0.622      ;
; 0.495  ; enable                                               ; dsf_timer:inst2|count[1]~_emulated                   ; enable                         ; clk         ; -0.500       ; 1.684      ; 1.827      ;
; 0.495  ; enable                                               ; dsf_timer:inst2|count[3]~_emulated                   ; enable                         ; clk         ; -0.500       ; 1.684      ; 1.827      ;
; 0.495  ; enable                                               ; dsf_timer:inst2|count[2]~_emulated                   ; enable                         ; clk         ; -0.500       ; 1.684      ; 1.827      ;
; 0.495  ; enable                                               ; dsf_timer:inst2|count[0]~_emulated                   ; enable                         ; clk         ; -0.500       ; 1.684      ; 1.827      ;
; 0.496  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.644      ;
; 0.498  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.506  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9           ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 0.052      ; 0.206      ;
; 0.507  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.655      ;
; 0.512  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 0.052      ; 0.212      ;
; 0.523  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.671      ;
; 0.523  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; clk                            ; clk         ; 0.000        ; -0.002     ; 0.669      ;
; 0.530  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.678      ;
; 0.543  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.543  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.550  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5           ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 0.058      ; 0.256      ;
; 0.552  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.558  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.003      ; 0.709      ;
; 0.564  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1           ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 0.036      ; 0.248      ;
; 0.566  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.714      ;
; 0.569  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.569  ; dsf_timer:inst2|count[0]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.717      ;
; 0.578  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.578  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.582  ; dsf_timer:inst2|count[3]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.730      ;
; 0.591  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[1]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.739      ;
; 0.607  ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; clk                            ; clk         ; 0.000        ; 0.003      ; 0.758      ;
; 0.626  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.638  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[3]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.638  ; dsf_timer:inst2|count[1]~_emulated                   ; dsf_timer:inst2|count[2]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.640  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.640  ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.641  ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.647  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; clk                            ; clk         ; 0.000        ; 0.002      ; 0.797      ;
; 0.687  ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; clk                            ; clk         ; 0.000        ; 0.002      ; 0.837      ;
; 0.698  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.windows_s             ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.698  ; rlc_microservice:inst4|current.wait4pulse_s          ; rlc_microservice:inst4|current.wait4pulse_s          ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.703  ; dsf_timer:inst2|count[2]~_emulated                   ; dsf_timer:inst2|count[0]~_emulated                   ; clk                            ; clk         ; 0.000        ; 0.000      ; 0.851      ;
+--------+------------------------------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'rst_1'                                                                                                                                                        ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.657 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; 0.000        ; 1.674      ; 1.017      ;
; -0.636 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; 0.000        ; 1.652      ; 1.016      ;
; -0.623 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; 0.000        ; 1.653      ; 1.030      ;
; -0.623 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; 0.000        ; 1.653      ; 1.030      ;
; -0.332 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.000        ; 1.653      ; 1.321      ;
; -0.313 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.000        ; 1.674      ; 1.361      ;
; -0.297 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.000        ; 1.653      ; 1.356      ;
; -0.182 ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.000        ; 1.652      ; 1.470      ;
; -0.157 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; enable       ; rst_1       ; -0.500       ; 1.674      ; 1.017      ;
; -0.136 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; enable       ; rst_1       ; -0.500       ; 1.652      ; 1.016      ;
; -0.123 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; enable       ; rst_1       ; -0.500       ; 1.653      ; 1.030      ;
; -0.123 ; enable                                             ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; enable       ; rst_1       ; -0.500       ; 1.653      ; 1.030      ;
; 0.168  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; -0.500       ; 1.653      ; 1.321      ;
; 0.187  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; -0.500       ; 1.674      ; 1.361      ;
; 0.203  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; -0.500       ; 1.653      ; 1.356      ;
; 0.318  ; rst_1                                              ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; -0.500       ; 1.652      ; 1.470      ;
; 0.610  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9         ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 0.610      ;
; 0.619  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1         ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 0.619      ;
; 0.651  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13        ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 0.651      ;
; 0.732  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5         ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; rst_1        ; rst_1       ; 0.000        ; 0.000      ; 0.732      ;
; 1.280  ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ; clk          ; rst_1       ; -0.500       ; -0.036     ; 0.744      ;
; 1.389  ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ; clk          ; rst_1       ; -0.500       ; -0.052     ; 0.837      ;
; 1.407  ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ; clk          ; rst_1       ; -0.500       ; -0.058     ; 0.849      ;
; 1.416  ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ; clk          ; rst_1       ; -0.500       ; -0.052     ; 0.864      ;
+--------+----------------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'enable'                                                                                                                                 ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.285 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; 1.660      ; 1.945      ;
; 0.544 ; rlc_microservice:inst4|current.reset_s   ; rlc_microservice:inst4|reset_o   ; clk          ; enable      ; 0.000        ; -0.045     ; 0.499      ;
; 0.551 ; rlc_microservice:inst4|current.windows_s ; rlc_microservice:inst4|windows_o ; clk          ; enable      ; 0.000        ; -0.044     ; 0.507      ;
; 0.556 ; rlc_microservice:inst4|current.store_s   ; rlc_microservice:inst4|store_o   ; clk          ; enable      ; 0.000        ; -0.045     ; 0.511      ;
; 0.725 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; 0.000        ; 1.660      ; 2.385      ;
; 0.785 ; pos_neg                                  ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; -0.500       ; 1.660      ; 1.945      ;
; 1.225 ; enable                                   ; dsf_timer:inst2|q                ; enable       ; enable      ; -0.500       ; 1.660      ; 2.385      ;
; 1.760 ; dsf_timer:inst2|count[0]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; -0.024     ; 1.236      ;
; 1.830 ; dsf_timer:inst2|count[1]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; -0.024     ; 1.306      ;
; 1.907 ; dsf_timer:inst2|count[2]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; -0.024     ; 1.383      ;
; 1.910 ; dsf_timer:inst2|count[3]~_emulated       ; dsf_timer:inst2|q                ; clk          ; enable      ; -0.500       ; -0.024     ; 1.386      ;
; 1.938 ; dsf_timer:inst2|count[0]~13              ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -0.763     ; 1.175      ;
; 2.001 ; dsf_timer:inst2|count[3]~1               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -0.759     ; 1.242      ;
; 2.085 ; dsf_timer:inst2|count[2]~5               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -0.762     ; 1.323      ;
; 2.136 ; dsf_timer:inst2|count[1]~9               ; dsf_timer:inst2|q                ; pos_neg      ; enable      ; 0.000        ; -0.759     ; 1.377      ;
+-------+------------------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                                                             ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.529 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 1.707      ; 2.766      ;
; -0.529 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 1.707      ; 2.766      ;
; -0.529 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 1.707      ; 2.766      ;
; -0.528 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 2.742      ;
; -0.528 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 2.742      ;
; -0.528 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 2.742      ;
; -0.528 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.500        ; 1.684      ; 2.742      ;
; -0.518 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.500        ; 1.705      ; 2.753      ;
; -0.029 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 1.707      ; 2.766      ;
; -0.029 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 1.707      ; 2.766      ;
; -0.029 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 1.707      ; 2.766      ;
; -0.028 ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 1.684      ; 2.742      ;
; -0.028 ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 1.684      ; 2.742      ;
; -0.028 ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 1.684      ; 2.742      ;
; -0.028 ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 1.000        ; 1.684      ; 2.742      ;
; -0.018 ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 1.000        ; 1.705      ; 2.753      ;
; 0.250  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 1.710      ; 1.990      ;
; 0.250  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 1.710      ; 1.990      ;
; 0.264  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 1.705      ; 1.971      ;
; 0.264  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 0.500        ; 1.705      ; 1.971      ;
; 0.709  ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.500        ; 1.703      ; 1.524      ;
; 0.709  ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.500        ; 1.703      ; 1.524      ;
; 0.709  ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.500        ; 1.703      ; 1.524      ;
; 0.709  ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.500        ; 1.703      ; 1.524      ;
; 0.709  ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.500        ; 1.703      ; 1.524      ;
; 0.750  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 1.710      ; 1.990      ;
; 0.750  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 1.710      ; 1.990      ;
; 0.764  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 1.705      ; 1.971      ;
; 0.764  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 1.000        ; 1.705      ; 1.971      ;
; 1.209  ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 1.000        ; 1.703      ; 1.524      ;
; 1.209  ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 1.000        ; 1.703      ; 1.524      ;
; 1.209  ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 1.000        ; 1.703      ; 1.524      ;
; 1.209  ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 1.000        ; 1.703      ; 1.524      ;
; 1.209  ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 1.000        ; 1.703      ; 1.524      ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                                                              ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                              ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -0.327 ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.524      ;
; -0.327 ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.524      ;
; -0.327 ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.524      ;
; -0.327 ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.524      ;
; -0.327 ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; 0.000        ; 1.703      ; 1.524      ;
; 0.118  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 1.705      ; 1.971      ;
; 0.118  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 1.705      ; 1.971      ;
; 0.132  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 1.710      ; 1.990      ;
; 0.132  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; 0.000        ; 1.710      ; 1.990      ;
; 0.173  ; enable                         ; rlc_microservice:inst4|current.windows_s             ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.524      ;
; 0.173  ; enable                         ; rlc_microservice:inst4|current.store_s               ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.524      ;
; 0.173  ; enable                         ; rlc_microservice:inst4|current.rst_on                ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.524      ;
; 0.173  ; enable                         ; rlc_microservice:inst4|current.wait4pulse_s          ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.524      ;
; 0.173  ; enable                         ; rlc_microservice:inst4|current.reset_s               ; enable                         ; clk         ; -0.500       ; 1.703      ; 1.524      ;
; 0.618  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 1.705      ; 1.971      ;
; 0.618  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 1.705      ; 1.971      ;
; 0.632  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 1.710      ; 1.990      ;
; 0.632  ; rst_1                          ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ; rst_1                          ; clk         ; -0.500       ; 1.710      ; 1.990      ;
; 0.900  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.705      ; 2.753      ;
; 0.910  ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 2.742      ;
; 0.910  ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 2.742      ;
; 0.910  ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 2.742      ;
; 0.910  ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; 0.000        ; 1.684      ; 2.742      ;
; 0.911  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 2.766      ;
; 0.911  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 2.766      ;
; 0.911  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; 0.000        ; 1.707      ; 2.766      ;
; 1.400  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.705      ; 2.753      ;
; 1.410  ; pos_neg                        ; dsf_timer:inst2|count[1]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 2.742      ;
; 1.410  ; pos_neg                        ; dsf_timer:inst2|count[3]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 2.742      ;
; 1.410  ; pos_neg                        ; dsf_timer:inst2|count[2]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 2.742      ;
; 1.410  ; pos_neg                        ; dsf_timer:inst2|count[0]~_emulated                   ; pos_neg                        ; clk         ; -0.500       ; 1.684      ; 2.742      ;
; 1.411  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 2.766      ;
; 1.411  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 2.766      ;
; 1.411  ; rlc_microservice:inst4|reset_o ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ; rlc_microservice:inst4|reset_o ; clk         ; -0.500       ; 1.707      ; 2.766      ;
+--------+--------------------------------+------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[0]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[0]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[1]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[1]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[2]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[2]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dsf_timer:inst2|count[3]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dsf_timer:inst2|count[3]~_emulated                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.reset_s               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.reset_s               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.rst_on                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.rst_on                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.store_s               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.store_s               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.wait4pulse_s          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.wait4pulse_s          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Fall       ; rlc_microservice:inst4|current.windows_s             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Fall       ; rlc_microservice:inst4|current.windows_s             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~_emulated   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~_emulated ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[0]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[0]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[1]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[1]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[2]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[2]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|count[3]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|count[3]~_emulated|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.reset_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.reset_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.rst_on|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.rst_on|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.store_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.store_s|clk                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.wait4pulse_s|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.wait4pulse_s|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|current.windows_s|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|current.windows_s|clk                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_inst|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_inst|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[0]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[1]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[2]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|b2v_int0|q[3]~_emulated|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|b2v_int0|q[3]~_emulated|clk                     ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'enable'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; enable ; Rise       ; enable                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; dsf_timer:inst2|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; dsf_timer:inst2|q                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; enable~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; enable~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst2|q|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst2|q|datac                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|reset_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|reset_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|store_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|store_o|datac              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Rise       ; inst4|windows_o|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Rise       ; inst4|windows_o|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|reset_o   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|reset_o   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|store_o   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|store_o   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; enable ; Fall       ; rlc_microservice:inst4|windows_o ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; enable ; Fall       ; rlc_microservice:inst4|windows_o ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rst_1'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; rst_1 ; Rise       ; rst_1                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[0]~13|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[0]~13|datac                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[1]~9|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[1]~9|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[2]~5|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[2]~5|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; inst|b2v_int0|q[3]~1|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; inst|b2v_int0|q[3]~1|datac                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Rise       ; rst_1~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Rise       ; rst_1~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[0]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[1]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[2]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rst_1 ; Fall       ; schematic:inst|dsf_datareg:b2v_int0|q[3]~1  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pos_neg'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; pos_neg ; Rise       ; pos_neg                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[0]~13       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[0]~13       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[1]~9        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[1]~9        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[2]~5        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[2]~5        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Fall       ; dsf_timer:inst2|count[3]~1        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Fall       ; dsf_timer:inst2|count[3]~1        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[0]~13|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[0]~13|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[1]~9|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[1]~9|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[2]~5|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[2]~5|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~1|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~1|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; inst2|count[3]~25|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; inst2|count[3]~25|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; pos_neg ; Rise       ; pos_neg|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; pos_neg ; Rise       ; pos_neg|combout                   ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'rlc_microservice:inst4|reset_o'                                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o|combout                         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|inclk[0]                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst4|reset_o~clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[0]~13|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[0]~13|datac                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[1]~9|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[1]~9|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[2]~5|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[2]~5|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[3]~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Rise       ; inst|b2v_inst|q[3]~1|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[0]~13 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[1]~9  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[2]~5  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; rlc_microservice:inst4|reset_o ; Fall       ; schematic:inst|dsf_upcounter:b2v_inst|q[3]~1  ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; 0.338  ; 0.338  ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; -0.064 ; -0.064 ; Rise       ; clk                            ;
; rst       ; clk                            ; 1.217  ; 1.217  ; Rise       ; clk                            ;
; store     ; clk                            ; 0.961  ; 0.961  ; Rise       ; clk                            ;
; trigger   ; clk                            ; 2.412  ; 2.412  ; Rise       ; clk                            ;
; windows   ; clk                            ; 2.400  ; 2.400  ; Rise       ; clk                            ;
; enable    ; clk                            ; -0.247 ; -0.247 ; Fall       ; clk                            ;
; enable    ; enable                         ; 1.248  ; 1.248  ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; 0.846  ; 0.846  ; Fall       ; enable                         ;
; rst       ; enable                         ; 2.127  ; 2.127  ; Fall       ; enable                         ;
; trigger   ; enable                         ; 3.322  ; 3.322  ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; -0.760 ; -0.760 ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; -0.288 ; -0.288 ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; 0.826  ; 0.826  ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; 2.188  ; 2.188  ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; -0.802 ; -0.802 ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; -0.244 ; -0.244 ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; 0.200  ; 0.200  ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; 0.281  ; 0.281  ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; 0.441  ; 0.441  ; Rise       ; clk                            ;
; rst       ; clk                            ; -0.673 ; -0.673 ; Rise       ; clk                            ;
; store     ; clk                            ; -0.823 ; -0.823 ; Rise       ; clk                            ;
; trigger   ; clk                            ; -2.035 ; -2.035 ; Rise       ; clk                            ;
; windows   ; clk                            ; -2.150 ; -2.150 ; Rise       ; clk                            ;
; enable    ; clk                            ; 0.401  ; 0.401  ; Fall       ; clk                            ;
; enable    ; enable                         ; -0.725 ; -0.725 ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; -0.285 ; -0.285 ; Fall       ; enable                         ;
; rst       ; enable                         ; -0.419 ; -0.419 ; Fall       ; enable                         ;
; trigger   ; enable                         ; -2.761 ; -2.761 ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; 1.195  ; 1.195  ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; 0.891  ; 0.891  ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; 0.364  ; 0.364  ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; -1.585 ; -1.585 ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; 1.306  ; 1.306  ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; 0.657  ; 0.657  ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; 0.332  ; 0.332  ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; led_blue        ; clk        ; 5.043 ; 5.043 ; Rise       ; clk             ;
; led_green       ; clk        ; 5.028 ; 5.028 ; Rise       ; clk             ;
; led_red         ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 3.776 ; 3.776 ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 3.748 ; 3.748 ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 3.776 ; 3.776 ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 3.589 ; 3.589 ; Fall       ; clk             ;
; led_blue        ; enable     ; 4.301 ; 4.301 ; Rise       ; enable          ;
; led_green       ; enable     ; 4.286 ; 4.286 ; Rise       ; enable          ;
; led_red         ; enable     ; 3.988 ; 3.988 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 3.033 ; 3.033 ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 3.209 ; 3.209 ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Rise       ; enable          ;
; led_blue        ; enable     ; 4.301 ; 4.301 ; Fall       ; enable          ;
; led_green       ; enable     ; 4.286 ; 4.286 ; Fall       ; enable          ;
; led_red         ; enable     ; 3.988 ; 3.988 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 3.335 ; 3.335 ; Fall       ; enable          ;
; out_win         ; enable     ; 3.354 ; 3.354 ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 3.033 ; 3.033 ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 3.209 ; 3.209 ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 2.793 ; 2.793 ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 2.607 ; 2.607 ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 2.793 ; 2.793 ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 2.716 ; 2.716 ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 2.782 ; 2.782 ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 4.510 ; 4.510 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 4.260 ; 4.260 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 4.510 ; 4.510 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 4.378 ; 4.378 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 4.318 ; 4.318 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 3.954 ; 3.954 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 3.939 ; 3.939 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 3.641 ; 3.641 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 2.700 ; 2.700 ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 2.553 ; 2.553 ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 2.566 ; 2.566 ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 2.686 ; 2.686 ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 2.700 ; 2.700 ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 4.868 ; 4.868 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 4.853 ; 4.853 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 4.555 ; 4.555 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 3.632 ; 3.632 ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 3.501 ; 3.501 ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 3.508 ; 3.508 ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 3.600 ; 3.600 ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 3.632 ; 3.632 ; Fall       ; rst_1           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; led_blue        ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
; led_green       ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
; led_red         ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 3.573 ; 3.573 ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 3.573 ; 3.573 ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 3.663 ; 3.663 ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 3.589 ; 3.589 ; Fall       ; clk             ;
; led_blue        ; enable     ; 2.703 ; 2.703 ; Rise       ; enable          ;
; led_green       ; enable     ; 3.189 ; 3.189 ; Rise       ; enable          ;
; led_red         ; enable     ; 2.679 ; 2.679 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 2.910 ; 2.910 ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 3.047 ; 3.047 ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Rise       ; enable          ;
; led_blue        ; enable     ; 2.703 ; 2.703 ; Fall       ; enable          ;
; led_green       ; enable     ; 3.189 ; 3.189 ; Fall       ; enable          ;
; led_red         ; enable     ; 2.679 ; 2.679 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 3.335 ; 3.335 ; Fall       ; enable          ;
; out_win         ; enable     ; 3.354 ; 3.354 ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 2.910 ; 2.910 ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 3.047 ; 3.047 ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 2.607 ; 2.607 ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 2.607 ; 2.607 ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 2.793 ; 2.793 ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 2.716 ; 2.716 ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 2.782 ; 2.782 ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 2.607 ; 2.607 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 2.607 ; 2.607 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 2.793 ; 2.793 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 2.716 ; 2.716 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 2.782 ; 2.782 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 2.954 ; 2.954 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 2.927 ; 2.927 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 3.008 ; 3.008 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 2.553 ; 2.553 ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 2.553 ; 2.553 ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 2.566 ; 2.566 ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 2.686 ; 2.686 ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 2.700 ; 2.700 ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 2.954 ; 2.954 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 2.927 ; 2.927 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 3.008 ; 3.008 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 2.553 ; 2.553 ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 2.553 ; 2.553 ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 2.566 ; 2.566 ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 2.686 ; 2.686 ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 2.700 ; 2.700 ; Fall       ; rst_1           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; rst        ; saida_count[0] ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; rst        ; saida_count[1] ; 3.907 ; 4.037 ; 4.037 ; 3.907 ;
; rst        ; saida_count[2] ; 3.830 ; 4.039 ; 4.039 ; 3.830 ;
; rst        ; saida_count[3] ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; trigger    ; saida_count[0] ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; trigger    ; saida_count[1] ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; trigger    ; saida_count[2] ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; trigger    ; saida_count[3] ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------+
; Minimum Propagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; rst        ; saida_count[0] ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; rst        ; saida_count[1] ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; rst        ; saida_count[2] ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; rst        ; saida_count[3] ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; trigger    ; saida_count[0] ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; trigger    ; saida_count[1] ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; trigger    ; saida_count[2] ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; trigger    ; saida_count[3] ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -7.208   ; -3.101  ; -2.806   ; -0.327  ; -1.941              ;
;  clk                            ; -5.205   ; -1.141  ; -2.806   ; -0.327  ; -1.941              ;
;  enable                         ; -7.208   ; 0.285   ; N/A      ; N/A     ; -1.941              ;
;  pos_neg                        ; -3.935   ; -2.592  ; N/A      ; N/A     ; -1.777              ;
;  rlc_microservice:inst4|reset_o ; -3.263   ; -3.101  ; N/A      ; N/A     ; 0.500               ;
;  rst_1                          ; -3.505   ; -0.752  ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS                 ; -110.997 ; -30.684 ; -22.266  ; -1.635  ; -32.828             ;
;  clk                            ; -59.569  ; -12.167 ; -22.266  ; -1.635  ; -27.169             ;
;  enable                         ; -12.331  ; 0.000   ; N/A      ; N/A     ; -1.941              ;
;  pos_neg                        ; -14.357  ; -10.105 ; N/A      ; N/A     ; -1.777              ;
;  rlc_microservice:inst4|reset_o ; -11.427  ; -11.221 ; N/A      ; N/A     ; 0.000               ;
;  rst_1                          ; -13.313  ; -2.830  ; N/A      ; N/A     ; -1.941              ;
+---------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; 3.199  ; 3.199  ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; 1.618  ; 1.618  ; Rise       ; clk                            ;
; rst       ; clk                            ; 5.465  ; 5.465  ; Rise       ; clk                            ;
; store     ; clk                            ; 3.918  ; 3.918  ; Rise       ; clk                            ;
; trigger   ; clk                            ; 6.739  ; 6.739  ; Rise       ; clk                            ;
; windows   ; clk                            ; 6.187  ; 6.187  ; Rise       ; clk                            ;
; enable    ; clk                            ; 0.651  ; 0.651  ; Fall       ; clk                            ;
; enable    ; enable                         ; 5.363  ; 5.363  ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; 4.208  ; 4.208  ; Fall       ; enable                         ;
; rst       ; enable                         ; 8.055  ; 8.055  ; Fall       ; enable                         ;
; trigger   ; enable                         ; 9.329  ; 9.329  ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; -0.760 ; -0.760 ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; 1.025  ; 1.025  ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; 4.227  ; 4.227  ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; 6.146  ; 6.146  ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; -0.802 ; -0.802 ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; 0.695  ; 0.695  ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; 2.373  ; 2.373  ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; enable    ; clk                            ; 0.281  ; 0.281  ; Rise       ; clk                            ;
; pos_neg   ; clk                            ; 0.441  ; 0.441  ; Rise       ; clk                            ;
; rst       ; clk                            ; -0.673 ; -0.673 ; Rise       ; clk                            ;
; store     ; clk                            ; -0.823 ; -0.823 ; Rise       ; clk                            ;
; trigger   ; clk                            ; -2.035 ; -2.035 ; Rise       ; clk                            ;
; windows   ; clk                            ; -2.150 ; -2.150 ; Rise       ; clk                            ;
; enable    ; clk                            ; 0.401  ; 0.401  ; Fall       ; clk                            ;
; enable    ; enable                         ; -0.725 ; -0.725 ; Fall       ; enable                         ;
; pos_neg   ; enable                         ; -0.285 ; -0.285 ; Fall       ; enable                         ;
; rst       ; enable                         ; -0.419 ; -0.419 ; Fall       ; enable                         ;
; trigger   ; enable                         ; -2.761 ; -2.761 ; Fall       ; enable                         ;
; enable    ; pos_neg                        ; 2.592  ; 2.592  ; Fall       ; pos_neg                        ;
; pos_neg   ; pos_neg                        ; 1.147  ; 1.147  ; Fall       ; pos_neg                        ;
; rst       ; pos_neg                        ; 0.364  ; 0.364  ; Fall       ; pos_neg                        ;
; trigger   ; pos_neg                        ; -1.585 ; -1.585 ; Fall       ; pos_neg                        ;
; enable    ; rlc_microservice:inst4|reset_o ; 2.956  ; 2.956  ; Fall       ; rlc_microservice:inst4|reset_o ;
; enable    ; rst_1                          ; 0.752  ; 0.752  ; Fall       ; rst_1                          ;
; rst_1     ; rst_1                          ; 0.332  ; 0.332  ; Fall       ; rst_1                          ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-----------------+------------+--------+--------+------------+-----------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------+------------+--------+--------+------------+-----------------+
; led_blue        ; clk        ; 13.106 ; 13.106 ; Rise       ; clk             ;
; led_green       ; clk        ; 13.180 ; 13.180 ; Rise       ; clk             ;
; led_red         ; clk        ; 12.086 ; 12.086 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 8.554  ; 8.554  ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 8.580  ; 8.580  ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 8.685  ; 8.685  ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 8.695  ; 8.695  ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 7.965  ; 7.965  ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 8.371  ; 8.371  ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 8.362  ; 8.362  ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 8.518  ; 8.518  ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 8.651  ; 8.651  ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 8.666  ; 8.666  ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 8.030  ; 8.030  ; Fall       ; clk             ;
; led_blue        ; enable     ; 12.766 ; 12.766 ; Rise       ; enable          ;
; led_green       ; enable     ; 12.840 ; 12.840 ; Rise       ; enable          ;
; led_red         ; enable     ; 11.746 ; 11.746 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 8.345  ; 8.345  ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713  ; 7.713  ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701  ; 7.701  ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345  ; 8.345  ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015  ; 8.015  ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 8.464  ; 8.464  ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 7.862  ; 7.862  ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 8.464  ; 8.464  ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 8.241  ; 8.241  ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 8.431  ; 8.431  ; Rise       ; enable          ;
; led_blue        ; enable     ; 12.766 ; 12.766 ; Fall       ; enable          ;
; led_green       ; enable     ; 12.840 ; 12.840 ; Fall       ; enable          ;
; led_red         ; enable     ; 11.746 ; 11.746 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 7.650  ; 7.650  ; Fall       ; enable          ;
; out_win         ; enable     ; 7.668  ; 7.668  ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 8.345  ; 8.345  ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 7.713  ; 7.713  ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 7.701  ; 7.701  ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 8.345  ; 8.345  ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 8.015  ; 8.015  ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 8.464  ; 8.464  ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 7.862  ; 7.862  ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 8.464  ; 8.464  ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 8.241  ; 8.241  ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 8.431  ; 8.431  ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 7.286  ; 7.286  ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 6.600  ; 6.600  ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 7.286  ; 7.286  ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 6.985  ; 6.985  ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 7.276  ; 7.276  ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 11.399 ; 11.399 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 10.551 ; 10.551 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 11.399 ; 11.399 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 10.945 ; 10.945 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 10.790 ; 10.790 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 11.474 ; 11.474 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 11.548 ; 11.548 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 10.454 ; 10.454 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 7.059  ; 7.059  ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 6.466  ; 6.466  ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 6.476  ; 6.476  ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 7.053  ; 7.053  ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 7.059  ; 7.059  ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 13.134 ; 13.134 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 13.208 ; 13.208 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 12.114 ; 12.114 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 8.750  ; 8.750  ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 8.241  ; 8.241  ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 8.238  ; 8.238  ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 8.713  ; 8.713  ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 8.750  ; 8.750  ; Fall       ; rst_1           ;
+-----------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; led_blue        ; clk        ; 4.047 ; 4.047 ; Rise       ; clk             ;
; led_green       ; clk        ; 4.020 ; 4.020 ; Rise       ; clk             ;
; led_red         ; clk        ; 4.101 ; 4.101 ; Rise       ; clk             ;
; q_regt[*]       ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  q_regt[0]      ; clk        ; 3.766 ; 3.766 ; Rise       ; clk             ;
;  q_regt[1]      ; clk        ; 3.787 ; 3.787 ; Rise       ; clk             ;
;  q_regt[2]      ; clk        ; 3.775 ; 3.775 ; Rise       ; clk             ;
;  q_regt[3]      ; clk        ; 3.793 ; 3.793 ; Rise       ; clk             ;
; saida_count[*]  ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  saida_count[0] ; clk        ; 3.582 ; 3.582 ; Rise       ; clk             ;
;  saida_count[1] ; clk        ; 3.704 ; 3.704 ; Rise       ; clk             ;
;  saida_count[2] ; clk        ; 3.700 ; 3.700 ; Rise       ; clk             ;
;  saida_count[3] ; clk        ; 3.727 ; 3.727 ; Rise       ; clk             ;
; q_state[*]      ; clk        ; 3.573 ; 3.573 ; Fall       ; clk             ;
;  q_state[0]     ; clk        ; 3.573 ; 3.573 ; Fall       ; clk             ;
;  q_state[1]     ; clk        ; 3.663 ; 3.663 ; Fall       ; clk             ;
;  q_state[2]     ; clk        ; 3.589 ; 3.589 ; Fall       ; clk             ;
; led_blue        ; enable     ; 2.703 ; 2.703 ; Rise       ; enable          ;
; led_green       ; enable     ; 3.189 ; 3.189 ; Rise       ; enable          ;
; led_red         ; enable     ; 2.679 ; 2.679 ; Rise       ; enable          ;
; q_regt[*]       ; enable     ; 2.910 ; 2.910 ; Rise       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Rise       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Rise       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Rise       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Rise       ; enable          ;
; saida_count[*]  ; enable     ; 3.047 ; 3.047 ; Rise       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Rise       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Rise       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Rise       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Rise       ; enable          ;
; led_blue        ; enable     ; 2.703 ; 2.703 ; Fall       ; enable          ;
; led_green       ; enable     ; 3.189 ; 3.189 ; Fall       ; enable          ;
; led_red         ; enable     ; 2.679 ; 2.679 ; Fall       ; enable          ;
; out_storeO      ; enable     ; 3.335 ; 3.335 ; Fall       ; enable          ;
; out_win         ; enable     ; 3.354 ; 3.354 ; Fall       ; enable          ;
; q_regt[*]       ; enable     ; 2.910 ; 2.910 ; Fall       ; enable          ;
;  q_regt[0]      ; enable     ; 2.910 ; 2.910 ; Fall       ; enable          ;
;  q_regt[1]      ; enable     ; 2.912 ; 2.912 ; Fall       ; enable          ;
;  q_regt[2]      ; enable     ; 3.033 ; 3.033 ; Fall       ; enable          ;
;  q_regt[3]      ; enable     ; 2.962 ; 2.962 ; Fall       ; enable          ;
; saida_count[*]  ; enable     ; 3.047 ; 3.047 ; Fall       ; enable          ;
;  saida_count[0] ; enable     ; 3.047 ; 3.047 ; Fall       ; enable          ;
;  saida_count[1] ; enable     ; 3.209 ; 3.209 ; Fall       ; enable          ;
;  saida_count[2] ; enable     ; 3.158 ; 3.158 ; Fall       ; enable          ;
;  saida_count[3] ; enable     ; 3.184 ; 3.184 ; Fall       ; enable          ;
; saida_count[*]  ; pos_neg    ; 2.607 ; 2.607 ; Rise       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 2.607 ; 2.607 ; Rise       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 2.793 ; 2.793 ; Rise       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 2.716 ; 2.716 ; Rise       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 2.782 ; 2.782 ; Rise       ; pos_neg         ;
; saida_count[*]  ; pos_neg    ; 2.607 ; 2.607 ; Fall       ; pos_neg         ;
;  saida_count[0] ; pos_neg    ; 2.607 ; 2.607 ; Fall       ; pos_neg         ;
;  saida_count[1] ; pos_neg    ; 2.793 ; 2.793 ; Fall       ; pos_neg         ;
;  saida_count[2] ; pos_neg    ; 2.716 ; 2.716 ; Fall       ; pos_neg         ;
;  saida_count[3] ; pos_neg    ; 2.782 ; 2.782 ; Fall       ; pos_neg         ;
; led_blue        ; rst_1      ; 2.954 ; 2.954 ; Rise       ; rst_1           ;
; led_green       ; rst_1      ; 2.927 ; 2.927 ; Rise       ; rst_1           ;
; led_red         ; rst_1      ; 3.008 ; 3.008 ; Rise       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 2.553 ; 2.553 ; Rise       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 2.553 ; 2.553 ; Rise       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 2.566 ; 2.566 ; Rise       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 2.686 ; 2.686 ; Rise       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 2.700 ; 2.700 ; Rise       ; rst_1           ;
; led_blue        ; rst_1      ; 2.954 ; 2.954 ; Fall       ; rst_1           ;
; led_green       ; rst_1      ; 2.927 ; 2.927 ; Fall       ; rst_1           ;
; led_red         ; rst_1      ; 3.008 ; 3.008 ; Fall       ; rst_1           ;
; q_regt[*]       ; rst_1      ; 2.553 ; 2.553 ; Fall       ; rst_1           ;
;  q_regt[0]      ; rst_1      ; 2.553 ; 2.553 ; Fall       ; rst_1           ;
;  q_regt[1]      ; rst_1      ; 2.566 ; 2.566 ; Fall       ; rst_1           ;
;  q_regt[2]      ; rst_1      ; 2.686 ; 2.686 ; Fall       ; rst_1           ;
;  q_regt[3]      ; rst_1      ; 2.700 ; 2.700 ; Fall       ; rst_1           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------+
; Progagation Delay                                               ;
+------------+----------------+--------+--------+--------+--------+
; Input Port ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+------------+----------------+--------+--------+--------+--------+
; rst        ; saida_count[0] ; 9.802  ; 9.802  ; 9.802  ; 9.802  ;
; rst        ; saida_count[1] ; 10.488 ; 11.065 ; 11.065 ; 10.488 ;
; rst        ; saida_count[2] ; 10.187 ; 11.060 ; 11.060 ; 10.187 ;
; rst        ; saida_count[3] ; 10.478 ; 10.478 ; 10.478 ; 10.478 ;
; trigger    ; saida_count[0] ; 11.721 ; 11.721 ; 11.721 ; 11.721 ;
; trigger    ; saida_count[1] ; 12.407 ; 12.407 ; 12.407 ; 12.407 ;
; trigger    ; saida_count[2] ; 12.106 ; 12.106 ; 12.106 ; 12.106 ;
; trigger    ; saida_count[3] ; 12.397 ; 12.397 ; 12.397 ; 12.397 ;
+------------+----------------+--------+--------+--------+--------+


+-------------------------------------------------------------+
; Minimum Progagation Delay                                   ;
+------------+----------------+-------+-------+-------+-------+
; Input Port ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+------------+----------------+-------+-------+-------+-------+
; rst        ; saida_count[0] ; 3.721 ; 3.721 ; 3.721 ; 3.721 ;
; rst        ; saida_count[1] ; 3.907 ; 3.907 ; 3.907 ; 3.907 ;
; rst        ; saida_count[2] ; 3.830 ; 3.830 ; 3.830 ; 3.830 ;
; rst        ; saida_count[3] ; 3.896 ; 3.896 ; 3.896 ; 3.896 ;
; trigger    ; saida_count[0] ; 5.083 ; 5.083 ; 5.083 ; 5.083 ;
; trigger    ; saida_count[1] ; 5.269 ; 5.269 ; 5.269 ; 5.269 ;
; trigger    ; saida_count[2] ; 5.192 ; 5.192 ; 5.192 ; 5.192 ;
; trigger    ; saida_count[3] ; 5.258 ; 5.258 ; 5.258 ; 5.258 ;
+------------+----------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 41       ; 0        ; 0        ; 9        ;
; enable                         ; clk                            ; 53       ; 53       ; 5        ; 9        ;
; pos_neg                        ; clk                            ; 19       ; 42       ; 0        ; 0        ;
; rlc_microservice:inst4|reset_o ; clk                            ; 22       ; 48       ; 0        ; 0        ;
; rst_1                          ; clk                            ; 0        ; 4        ; 0        ; 0        ;
; clk                            ; enable                         ; 0        ; 0        ; 4        ; 3        ;
; enable                         ; enable                         ; 0        ; 0        ; 4        ; 4        ;
; pos_neg                        ; enable                         ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; pos_neg                        ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; pos_neg                        ; 0        ; 0        ; 4        ; 4        ;
; pos_neg                        ; pos_neg                        ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 4        ;
; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; rst_1                          ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; rst_1                          ; 0        ; 0        ; 4        ; 4        ;
; rst_1                          ; rst_1                          ; 0        ; 0        ; 4        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; clk                            ; clk                            ; 41       ; 0        ; 0        ; 9        ;
; enable                         ; clk                            ; 53       ; 53       ; 5        ; 9        ;
; pos_neg                        ; clk                            ; 19       ; 42       ; 0        ; 0        ;
; rlc_microservice:inst4|reset_o ; clk                            ; 22       ; 48       ; 0        ; 0        ;
; rst_1                          ; clk                            ; 0        ; 4        ; 0        ; 0        ;
; clk                            ; enable                         ; 0        ; 0        ; 4        ; 3        ;
; enable                         ; enable                         ; 0        ; 0        ; 4        ; 4        ;
; pos_neg                        ; enable                         ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; pos_neg                        ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; pos_neg                        ; 0        ; 0        ; 4        ; 4        ;
; pos_neg                        ; pos_neg                        ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 4        ;
; rlc_microservice:inst4|reset_o ; rlc_microservice:inst4|reset_o ; 0        ; 0        ; 4        ; 8        ;
; clk                            ; rst_1                          ; 0        ; 0        ; 4        ; 0        ;
; enable                         ; rst_1                          ; 0        ; 0        ; 4        ; 4        ;
; rst_1                          ; rst_1                          ; 0        ; 0        ; 4        ; 8        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+--------------------------------+----------+----------+----------+----------+----------+
; From Clock                     ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+----------+----------+----------+----------+----------+
; enable                         ; clk      ; 0        ; 0        ; 5        ; 5        ;
; pos_neg                        ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rlc_microservice:inst4|reset_o ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_1                          ; clk      ; 4        ; 4        ; 0        ; 0        ;
+--------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+--------------------------------+----------+----------+----------+----------+----------+
; From Clock                     ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+----------+----------+----------+----------+----------+
; enable                         ; clk      ; 0        ; 0        ; 5        ; 5        ;
; pos_neg                        ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rlc_microservice:inst4|reset_o ; clk      ; 4        ; 4        ; 0        ; 0        ;
; rst_1                          ; clk      ; 4        ; 4        ; 0        ; 0        ;
+--------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 77    ; 77   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 20 21:16:18 2022
Info: Command: quartus_sta radar_eletronico -c radar_eletronico
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'radar_eletronico.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name rlc_microservice:inst4|reset_o rlc_microservice:inst4|reset_o
    Info (332105): create_clock -period 1.000 -name enable enable
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name pos_neg pos_neg
    Info (332105): create_clock -period 1.000 -name rst_1 rst_1
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_int0|reg~3|combout"
    Warning (332126): Node "inst|b2v_int0|q[3]~2|dataa"
    Warning (332126): Node "inst|b2v_int0|q[3]~2|combout"
    Warning (332126): Node "inst|b2v_int0|reg~3|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst2|count[2]~6|combout"
    Warning (332126): Node "inst2|count[2]~27|datad"
    Warning (332126): Node "inst2|count[2]~27|combout"
    Warning (332126): Node "inst2|count[2]~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst2|count[3]~2|combout"
    Warning (332126): Node "inst2|count[3]~26|datab"
    Warning (332126): Node "inst2|count[3]~26|combout"
    Warning (332126): Node "inst2|count[3]~2|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst2|count[1]~10|combout"
    Warning (332126): Node "inst2|count[1]~28|datac"
    Warning (332126): Node "inst2|count[1]~28|combout"
    Warning (332126): Node "inst2|count[1]~10|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst2|count[0]~14|combout"
    Warning (332126): Node "inst2|count[0]~29|datad"
    Warning (332126): Node "inst2|count[0]~29|combout"
    Warning (332126): Node "inst2|count[0]~14|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_inst|q[2]~6|combout"
    Warning (332126): Node "inst|b2v_inst|cnt~0|datac"
    Warning (332126): Node "inst|b2v_inst|cnt~0|combout"
    Warning (332126): Node "inst|b2v_inst|q[2]~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_inst|q[3]~2|combout"
    Warning (332126): Node "inst|b2v_inst|cnt~3|datab"
    Warning (332126): Node "inst|b2v_inst|cnt~3|combout"
    Warning (332126): Node "inst|b2v_inst|q[3]~2|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_inst|q[1]~10|combout"
    Warning (332126): Node "inst|b2v_inst|cnt~1|dataa"
    Warning (332126): Node "inst|b2v_inst|cnt~1|combout"
    Warning (332126): Node "inst|b2v_inst|q[1]~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_inst|cnt~2|combout"
    Warning (332126): Node "inst|b2v_inst|q[0]~14|dataa"
    Warning (332126): Node "inst|b2v_inst|q[0]~14|combout"
    Warning (332126): Node "inst|b2v_inst|cnt~2|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_int0|q[2]~6|combout"
    Warning (332126): Node "inst|b2v_int0|reg~0|datab"
    Warning (332126): Node "inst|b2v_int0|reg~0|combout"
    Warning (332126): Node "inst|b2v_int0|q[2]~6|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_int0|q[0]~14|combout"
    Warning (332126): Node "inst|b2v_int0|reg~2|datac"
    Warning (332126): Node "inst|b2v_int0|reg~2|combout"
    Warning (332126): Node "inst|b2v_int0|q[0]~14|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "inst|b2v_int0|q[1]~10|combout"
    Warning (332126): Node "inst|b2v_int0|reg~1|datab"
    Warning (332126): Node "inst|b2v_int0|reg~1|combout"
    Warning (332126): Node "inst|b2v_int0|q[1]~10|datab"
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst2|count[3]~25  from: datad  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.208       -12.331 enable 
    Info (332119):    -5.205       -59.569 clk 
    Info (332119):    -3.935       -14.357 pos_neg 
    Info (332119):    -3.505       -13.313 rst_1 
    Info (332119):    -3.263       -11.427 rlc_microservice:inst4|reset_o 
Info (332146): Worst-case hold slack is -3.101
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.101       -11.221 rlc_microservice:inst4|reset_o 
    Info (332119):    -2.592       -10.105 pos_neg 
    Info (332119):    -1.083        -6.528 clk 
    Info (332119):    -0.752        -2.830 rst_1 
    Info (332119):     1.313         0.000 enable 
Info (332146): Worst-case recovery slack is -2.806
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.806       -22.266 clk 
Info (332146): Worst-case removal slack is 0.281
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.281         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -27.169 clk 
    Info (332119):    -1.941        -1.941 enable 
    Info (332119):    -1.941        -1.941 rst_1 
    Info (332119):    -1.777        -1.777 pos_neg 
    Info (332119):     0.500         0.000 rlc_microservice:inst4|reset_o 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: inst2|count[3]~25  from: datad  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.517
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.517        -1.517 enable 
    Info (332119):    -1.107       -10.772 clk 
    Info (332119):    -0.795        -3.015 rst_1 
    Info (332119):    -0.366        -1.091 pos_neg 
    Info (332119):    -0.164        -0.349 rlc_microservice:inst4|reset_o 
Info (332146): Worst-case hold slack is -1.574
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.574        -5.953 rlc_microservice:inst4|reset_o 
    Info (332119):    -1.195        -4.667 pos_neg 
    Info (332119):    -1.141       -12.167 clk 
    Info (332119):    -0.657        -2.539 rst_1 
    Info (332119):     0.285         0.000 enable 
Info (332146): Worst-case recovery slack is -0.529
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.529        -4.217 clk 
Info (332146): Worst-case removal slack is -0.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.327        -1.635 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -18.380 clk 
    Info (332119):    -1.380        -1.380 enable 
    Info (332119):    -1.380        -1.380 rst_1 
    Info (332119):    -1.222        -1.222 pos_neg 
    Info (332119):     0.500         0.000 rlc_microservice:inst4|reset_o 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 65 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Sun Feb 20 21:16:21 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


