# [HDLBits](https://hdlbits.01xz.net/wiki/Main_Page)学习记录

本文件夹专门用于记录在 HDLBits — Verilog Practice 网站上的刷题历程，旨在系统地整理学习资源、代码实践以及总结提升，助力 Verilog 技能的成长。

## 一、文件夹结构概览

- 文件夹目录对应HDLBits中的题目目录，每一个题目下存在一个.md文件，包含以下结构
- **intro**：包含题目的问题陈述部分。
- **code**：存放所有刷题过程中编写的 Verilog 代码。

- **notes**：记录刷题过程中的思路、遇到的问题及解决方法。无论是语法疑惑、逻辑错误的排查，还是对题目巧妙解法的思考，都详细记录于此。如在解决一道复杂时序逻辑题时，笔记中会阐述如何逐步分析时钟信号、输入输出关系，以及最终找到正确解题路径的全过程。

- **reference**：收集了一些从教材、网络论坛或其他学习资料中获取的与 Verilog 相关的参考知识。这些资料用于辅助理解刷题过程中遇到的难题，拓宽知识视野。

## 二、刷题目的

通过在 HDLBits 网站上的持续刷题，深入掌握 Verilog 语言的语法、语义及各种应用场景。从基础的组合逻辑电路（如简单的逻辑门实现）到复杂的时序逻辑电路（如有限状态机的设计），逐步积累实践经验，提升代码编写与调试能力，为后续更深入的 FPGA 项目开发奠定坚实基础。

## 三、使用建议

- 当开始一道新题时，建议先在 “notes” 文件夹记录下对题目的初步理解、已知条件与目标。

- 刷题过程中，遇到问题随时查阅 “reference” 文件夹中的资料，尝试多种解法，并将最终成功的代码保存至 “code” 文件夹，同时在 “notes” 中补充解决过程。

- 定期回顾 “notes” 文件夹，总结同类问题的共性解法，将零散的知识系统化，进一步加深对 Verilog 的理解。

希望这个文件夹能成为 HDLBits 刷题之旅的得力助手，见证在 Verilog 学习道路上的每一步成长。