# CRYSTALS-Kyber Hardware Accelerator (NTT Core)

Acest repository conÈ›ine implementarea hardware (Ã®n limbajul Verilog) a nucleului de procesare **NTT (Number Theoretic Transform)**. Aceasta este componenta computaÈ›ionalÄƒ criticÄƒ a algoritmului criptografic Post-Quantum **CRYSTALS-Kyber**, standardizat de NIST.

Proiectul este modular, axat pe optimizarea operaÈ›iilor aritmetice modulare È™i verificarea funcÈ›ionalÄƒ prin simulare.

---

## ðŸ“‚ Structura Proiectului

Codul este organizat ierarhic pentru a separa logica de procesare (RTL) de modulele de verificare (Testbenches), conform bunelor practici de design hardware.

```text
PQC-Kyber-Hardware-Accel/
â”œâ”€â”€ rtl/                        # (Register Transfer Level) - Codul sursÄƒ hardware
â”‚   â”œâ”€â”€ defines.vh              # Parametrii globali (Modulul q=3329, lÄƒÈ›ime date)
â”‚   â”œâ”€â”€ arithmetic/             # UnitÄƒÈ›ile aritmetice de bazÄƒ
â”‚   â”‚   â”œâ”€â”€ mod_add.v           # Adunare modularÄƒ
â”‚   â”‚   â”œâ”€â”€ mod_sub.v           # ScÄƒdere modularÄƒ
â”‚   â”‚   â””â”€â”€ montgomery_mult.v   # ÃŽnmulÈ›ire optimizatÄƒ (Montgomery Reduction)
â”‚   â”œâ”€â”€ ntt/                    # Logica specificÄƒ NTT
â”‚   â”‚   â”œâ”€â”€ butterfly.v         # Unitatea de calcul "Butterfly" (Cooley-Tukey)
â”‚   â”‚   â””â”€â”€ ntt_core.v          # Modulul principal (FSM + Datapath)
â”‚   â””â”€â”€ bram/                   # Memoria
â”‚       â””â”€â”€ dual_port_ram.v     # Memorie RAM cu acces simultan
â”œâ”€â”€ tb/                         # (Testbenches) - FiÈ™iere de verificare
â”‚   â”œâ”€â”€ tb_mod_arith.v          # Test pentru unitÄƒÈ›ile aritmetice
â”‚   â”œâ”€â”€ tb_butterfly.v          # Test pentru unitatea Butterfly
â”‚   â””â”€â”€ tb_ntt_core.v           # Test de sistem (Top-Level)
â””â”€â”€ README.md                   # DocumentaÈ›ia proiectului

ðŸ› ï¸ Detalii Tehnice È™i ArhitecturÄƒ
1. AritmeticÄƒ ModularÄƒ (rtl/arithmetic)
Algoritmul Kyber lucreazÄƒ Ã®n inelul de polinoame modulo q = 3329. Deoarece operaÈ›ia modulo este costisitoare Ã®n hardware (Ã®mpÄƒrÈ›ire), am implementat unitÄƒÈ›i optimizate:

Adunare/ScÄƒdere: VerificÄƒ depÄƒÈ™irea pragului q È™i corecteazÄƒ rezultatul Ã®ntr-un singur ciclu de ceas.

ÃŽnmulÈ›ire Montgomery: Permite realizarea Ã®nmulÈ›irii modulare (A * B) mod q folosind doar adunÄƒri È™i shiftÄƒri de biÈ›i, evitÃ¢nd Ã®mpÄƒrÈ›irea clasicÄƒ.

2. Unitatea Butterfly (rtl/ntt/butterfly.v)
Aceasta este "inima" acceleratorului. ImplementeazÄƒ operaÈ›ia de bazÄƒ din algoritmul Cooley-Tukey FFT/NTT:
-PrimeÈ™te doi coeficienÈ›i ($a, b$) È™i o constantÄƒ twiddle ($\zeta$)
-CalculeazÄƒ simultan a + b*zeta È™i a - b*zeta.

3. Memoria È™i Controlul (rtl/ntt/ntt_core.v)
Dual-Port RAM: Permite citirea a doi coeficienÈ›i simultan pentru a alimenta unitatea Butterfly la vitezÄƒ maximÄƒ.
Finite State Machine (FSM): Un automat de stÄƒri care coordoneazÄƒ citirea datelor, execuÈ›ia calculelor È™i scrierea rezultatelor Ã®napoi Ã®n memorie.

InstrucÈ›iuni de Rulare (Quick Start)
Pentru a verifica funcÈ›ionalitatea, proiectul foloseÈ™te simulatorul open-source Icarus Verilog.

Cum se ruleazÄƒ testul complet (System Test)
Acest test verificÄƒ tot lanÈ›ul: scrierea Ã®n memorie, procesarea prin NTT Core È™i validarea rezultatului final.
Compilare cu : iverilog -I rtl -o test_system tb/tb_ntt_core.v rtl/ntt/ntt_core.v rtl/ntt/butterfly.v rtl/bram/dual_port_ram.v rtl/arithmetic/mod_add.v rtl/arithmetic/mod_sub.v rtl/arithmetic/montgomery_mult.v
Rulare cu : vvp test_system

DacÄƒ sistemul funcÈ›ioneazÄƒ corect, veÈ›i vedea Ã®n consolÄƒ:
=== 1. Incarcare Memorie (Coeficienti Initiali) ===
=== 2. Pornire Procesare NTT ===
[INFO] Procesare terminata (Done signal primit).
=== 3. Verificare Rezultate ===
Adresa 0 (Initial 100) -> Acum este: [Valoare NouÄƒ]
[PASS] Memoria a fost actualizata de NTT Core!