# 參考xv6 -- 作業系統 UNIXv6 改為 riscv 版 
# ccc 加註解後的原始碼版本https://github.com/riscv2os/riscv2os/tree/master/xv6 
# 中文電子版書https://github.com/riscv2os/riscv2os/wiki  

從 RISC-V 處理器到 UNIX 作業系統

RISC-V 開放指令集處理器，是建立在 RISC 原則上的 ISA ，為開源軟體運動相對應的一種開源硬體。RISC 精簡指令集，為電腦中央處理器的一種設計模式。ISA 指令集架構，是與電腦程式設計相關的一部分。  

RISC-V內含有32個整數暫存器
![image](https://github.com/yehchen0328/sp111b/assets/99935197/3601e372-2199-47f0-bbc6-403c56883dfc)


如果加上浮點數運算，則在多32個浮點暫存器。這些暫存器又可分為堆疊站存器、臨時變數暫存器、參數暫存器、還有一個暫存器沒有被列入，那就是PC全名為Program Counter ，RSIC-V的PC是一個獨立的暫存器，一般指令無法存取，因此想要讀取PC必須使用auipc 這樣特殊的指令。
RISC-V 還定義一群控制暫存器 CSR (Control Status Registers)，CSR暫存器的保留上限為4096個，而CSR被用於設定或是紀錄處理器的運作狀況。  
CSR暫存器  
![image](https://github.com/yehchen0328/sp111b/assets/99935197/302d7a90-9b3f-455c-8adf-c9e781883d92)  
CSR指令  
mtvec 當進入異常時， PC (Program counter) 會進入 mtvec 所指向的地址並繼續運行。  
mcause 紀載異常的原因  
mtval 紀載異常訊息  
mepc 進入異常前 PC 所指向的地址。若異常處理完畢， Program counter 可以讀取該位址並繼續執行。  
mstatus 進入異常時，硬體會更新 mstatus 寄存器的某些域值。  
mie 決定中斷是否被處理。  
mip 反映不同類型中斷的等待狀態。  

csrs 把 CSR 中指定的 bit 設為 1。  
csrsi mstatus, (1 << 2)  
上面的指令會將 mstatus 從 LSB 數起的第三個位置設成 1。  

csrc 把 CSR 中指定的 bit 設為 0。  
csrsi mstatus, (1 << 2)  
上面的指令會將 mstatus 從 LSB 數起的第三個位置設成 0。  
 
csrr[c|s] 將 CSR 的值讀入通用暫存器。  
csrr to, mscratch  
csrw 將通用暫存器的值寫入 CSR。  
csrw	mepc, a0  
csrrw[i] 將 csr 的值寫入 rd 後，且將 rs1 的值寫入 CSR。  
csrrw rd, csr, rs1/imm  

RISC-V指令集    

常見的 RISC-V 指令集。  

RV32I：基础整数指令集 (固定不變了)  
RV32M：乘法和除法  
RV32F：單精度浮点操作（和 RV32D:雙精度浮點操作）  
RV32A：原子操作  
RV32C：可选的压缩扩展 (對應 32 位元的 RV32G)  
RV32B：基本擴展。   
RV32V：向量扩展（SIMD）指令  
RV64G：RISC-V 的 64 位地址版本。  
RISC-V指令集的設計考慮了體積小、速度快、低功耗的情況來實做。RISC-V的指令集可以分為很多群，例如 : RV32I：基础整数指令集 (固定不變了)、RV32M：乘法和除法、RV32F：單精度浮点操作（和 RV32D:雙精度浮點操作）、RV32A：原子操作、
RV32C：可选的压缩扩展 (對應 32 位元的 RV32G)、RV32B：基本擴展。、RV32V：向量扩展（SIMD）指令、RV64G：RISC-V 的 64 位地址版本。  

RV32I 是必備的指令集，其指令與格式如下所式：  
 ![image](https://github.com/yehchen0328/sp111b/assets/99935197/fd4ac43e-9f66-4b5b-acc4-58f53af332f6)  

RISC-V 指令格式  
有以下六種
![image](https://github.com/yehchen0328/sp111b/assets/99935197/e02f35d4-3549-4229-b349-63c59ce6129b)  

壓縮指令集  
指令集支援壓縮模式 RV32C，其中大部分指令都可以被壓縮為 16 位元模式，只要最低的兩個位元 aa 不是 11，那就是壓縮的 16 位元指令。若 aa=11 且 bbb 不是 111，那就是 32bit 指令。    
![image](https://github.com/yehchen0328/sp111b/assets/99935197/db3c66ec-c4fc-4f0f-af31-f8251eea55b3)

浮點指令集  
分為單精度 float (32 位元浮點數)  
![image](https://github.com/yehchen0328/sp111b/assets/99935197/9a105379-9074-40ba-b180-f1c272bc5e23)

雙精度 double (64 位元浮點數)  
![image](https://github.com/yehchen0328/sp111b/assets/99935197/90ba549e-8818-4ae3-b0a9-de02429f542d)

原子指令集  
為了讓 thread 或 process 能共享變數卻不會產生《競爭情況》，必須創造出同步鎖定 (lock) 之類的運算，此時需要 RV32A《原子指令集》的支援。原子 (Atomic) 是原子性的意思是不可分割的最小操作。  
![image](https://github.com/yehchen0328/sp111b/assets/99935197/f0f515d8-1ed5-4c00-8e17-c72b0041e958)

為了避免管線 pipeline 處理器的錯序(out of order)執行所造成的問題，RISC-V 提供了 Fence.i 的指令。  
![image](https://github.com/yehchen0328/sp111b/assets/99935197/0254dd23-f5c1-48cf-aacd-187bbfeb1022)


處理器是藉由接收指令進行運作的，若處理器在執行指令流的時候遇到無法預期的情況，便稱之為異常，而異常是發生在硬體、程序上的故障。異常可分為兩種，同步異常、異部異常。同步異常 在同樣的程序以及環境執行 n 次都能將同樣的異常狀態重現
，該異常就可以被歸類到同步異常。而異部異常又能在被細分為兩種狀態: 精確的異步異常(外部中斷)以及不精確的異步異常(讀寫內存時出現錯誤)。現今的作業系統都具備多工處理的能力，處理器都設計有中斷的能力，讓作業系統能指派不同的程式給處理器運行，
達成所謂的多工。在 RISC-V ISA 的定義中，中斷分成四種，分別是:External Interrupt、 Timer Interrupt、 Software Interrupt、 Dubug Interrupt。  
 
External Interrupt指的是因為處理器外部造成的中斷、Timer Interrupt是計時器在比較值得時後造成的中斷、Software Interruptup 是軟體觸發而造成中斷、Dubug Interrupt該中斷用於 Debugger 的實作。
