## 第三章 基本概念
This is note 
描述测试信号的变化和测试过程的模块也叫测试平台( testbench / testfixture)
它可以对电路模块进行动态的全面的测试
reg类型的寄存器变量为无符号数
而integer为有符号数
在verilog语言的约定中？是z的另一种表示 在casex 和casez中？ 表示不必关心的意思
在UDP中？表示不同的意思
verilog将字符串当做一个单字节的ACSII字符队列
标识符是程序代码中对象的名字，程序员使用标识符来访问对象
以美元符号开始的标识符是为系统函数保留的
转义标识符以\开始，以空白符结束
verilog 使用四值逻辑和八种信号强度来对实际电路建模 使用强度值来解决数字电路中不同强度的驱动源之间的赋值冲突
net表示硬件之间的连接 线网的默认值为z(trireg类型除线网外，其默认值为x）
net不是一个关键字，它表示一组数据类型，包括wire wand wor tri triand trior 以及 trireg
寄存器表示存储的值，它保持原有的值，直到被改写 在verilog中reg仅仅表示一个保存数值的变量 在仿真过程的任意时刻中，都可以通过赋值来改变
寄存器数据类型通过reg关键字来声明，默认值为x 寄存器可以声明为带符号类型的变量
integer可以带符号
** 可变的向量域选择 ** 
整数的默认位宽为机器的字的位数，与具体实现有关 但是最小应为32位 
** 声明reg类型的寄存器变量为无符号数，但是整数类型的变量却为有符号数**
实常量和实数寄存器类型使用real来声明，可以使用十进制和科学计数法来表示。实数声明不能带有范围，其默认值为0 

verilog使用一个特殊的时间寄存器来保存仿真时间 time的宽度和具体实现有关，但是最小为64位 

注意：不要将数组和线网或寄存器向量混淆起来，向量是一个单独原件，它的位宽为n 数组由多个原件组成 其中每个原件的位宽为n或1
使用寄存器的一维数组表示存储器
parameter定义常数 每个模块实例的参数值可以在编译阶段被重载 
defparam可以改变参数值
局部参数使用关键字localparam来定义，其作用等同于参数，区别在于localparam的值不能改变，不能通过defparam 或有序参数列表或命名参数赋值来改变
字符串保存在reg类型的变量中，每个字符占用8位（一个字节）
$monitor 对信号值变化进行动态监视的手段
$monitor 对其参数列表中的变量值或信号值进行不断的监视，当其中的任何一个发生变化时，显示所有参数的值
$stop使仿真进入交互模式设计者可以在此模式下对设计进行调试
``
`define	用于定义文本宏  使用预定义的常数或者文本宏时，在宏名前面加上`




