TimeQuest Timing Analyzer report for soc
Thu Oct 06 17:18:59 2016
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk_div[2]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Hold: 'clk_div[2]'
 18. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Recovery: 'clk_div[2]'
 20. Slow 1200mV 85C Model Removal: 'clk_div[2]'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_48[0]'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 25. Setup Times
 26. Hold Times
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Output Enable Times
 30. Minimum Output Enable Times
 31. Output Disable Times
 32. Minimum Output Disable Times
 33. Slow 1200mV 85C Model Metastability Report
 34. Slow 1200mV 0C Model Fmax Summary
 35. Slow 1200mV 0C Model Setup Summary
 36. Slow 1200mV 0C Model Hold Summary
 37. Slow 1200mV 0C Model Recovery Summary
 38. Slow 1200mV 0C Model Removal Summary
 39. Slow 1200mV 0C Model Minimum Pulse Width Summary
 40. Slow 1200mV 0C Model Setup: 'clk_div[2]'
 41. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 42. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 44. Slow 1200mV 0C Model Hold: 'clk_div[2]'
 45. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 46. Slow 1200mV 0C Model Recovery: 'clk_div[2]'
 47. Slow 1200mV 0C Model Removal: 'clk_div[2]'
 48. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 49. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'
 50. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Slow 1200mV 0C Model Metastability Report
 61. Fast 1200mV 0C Model Setup Summary
 62. Fast 1200mV 0C Model Hold Summary
 63. Fast 1200mV 0C Model Recovery Summary
 64. Fast 1200mV 0C Model Removal Summary
 65. Fast 1200mV 0C Model Minimum Pulse Width Summary
 66. Fast 1200mV 0C Model Setup: 'clk_div[2]'
 67. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 68. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 69. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 70. Fast 1200mV 0C Model Hold: 'clk_div[2]'
 71. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 72. Fast 1200mV 0C Model Recovery: 'clk_div[2]'
 73. Fast 1200mV 0C Model Removal: 'clk_div[2]'
 74. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'
 75. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'
 76. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'
 77. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Output Enable Times
 83. Minimum Output Enable Times
 84. Output Disable Times
 85. Minimum Output Disable Times
 86. Fast 1200mV 0C Model Metastability Report
 87. Multicorner Timing Analysis Summary
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Board Trace Model Assignments
 93. Input Transition Times
 94. Signal Integrity Metrics (Slow 1200mv 0c Model)
 95. Signal Integrity Metrics (Slow 1200mv 85c Model)
 96. Signal Integrity Metrics (Fast 1200mv 0c Model)
 97. Setup Transfers
 98. Hold Transfers
 99. Recovery Transfers
100. Removal Transfers
101. Report TCCS
102. Report RSKM
103. Unconstrained Paths
104. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; soc                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10E22C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; soc.sdc       ; OK     ; Thu Oct 06 17:18:55 2016 ;
+---------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise   ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+
; clk_div[2]                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                      ; { clk_div[2] }                                         ;
; CLOCK_48[0]                                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                                      ; { CLOCK_48[0] }                                        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; Generated ; 1.500  ; 666.67 MHz ; 0.000  ; 0.750 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_48[0] ; pll|altpll_component|auto_generated|pll1|inclk[0]    ; { pll|altpll_component|auto_generated|pll1|clk[1] }    ;
; pll|altpll_component|auto_generated|pll1|clk[2]    ; Generated ; 1.500  ; 666.67 MHz ; -0.120 ; 0.630 ; 50.00      ; 3         ; 2           ; -28.9 ;        ;           ;            ; false    ; CLOCK_48[0] ; pll|altpll_component|auto_generated|pll1|inclk[0]    ; { pll|altpll_component|auto_generated|pll1|clk[2] }    ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1.523  ; 656.6 MHz  ; 0.000  ; 0.761 ; 50.00      ; 32        ; 21          ;       ;        ;           ;            ; false    ; CLOCK_48[0] ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+--------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 63.67 MHz  ; 63.67 MHz       ; clk_div[2]                                         ;      ;
; 141.5 MHz  ; 141.5 MHz       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 327.01 MHz ; 327.01 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1]    ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                          ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk_div[2]                                         ; -14.705 ; -3865.354     ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -6.498  ; -28.585       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -5.544  ; -207.390      ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.135 ; -0.318        ;
; clk_div[2]                                         ; 0.452  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.452  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; clk_div[2] ; -3.522 ; -606.182         ;
+------------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+------------+-------+------------------+
; Clock      ; Slack ; End Point TNS    ;
+------------+-------+------------------+
; clk_div[2] ; 3.229 ; 0.000            ;
+------------+-------+------------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -3.201 ; -688.389      ;
; CLOCK_48[0]                                        ; -3.000 ; -3.000        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -2.678 ; -86.228       ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.987 ; -14.805       ;
+----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div[2]'                                                                                                              ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.705 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.646     ;
; -14.703 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.644     ;
; -14.665 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 15.610     ;
; -14.642 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 15.585     ;
; -14.551 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.492     ;
; -14.538 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 15.483     ;
; -14.536 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 15.481     ;
; -14.514 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 15.448     ;
; -14.512 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 15.446     ;
; -14.501 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 15.445     ;
; -14.474 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 15.412     ;
; -14.451 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 15.387     ;
; -14.445 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.386     ;
; -14.443 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 15.387     ;
; -14.410 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 15.353     ;
; -14.360 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 15.294     ;
; -14.347 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 15.285     ;
; -14.345 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 15.283     ;
; -14.310 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.247     ;
; -14.302 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 15.245     ;
; -14.279 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 15.221     ;
; -14.254 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 15.188     ;
; -14.252 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.189     ;
; -14.251 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.192     ;
; -14.219 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 15.155     ;
; -14.160 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.095     ;
; -14.158 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.093     ;
; -14.158 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.093     ;
; -14.156 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.091     ;
; -14.134 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 15.074     ;
; -14.133 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 15.073     ;
; -14.132 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 15.072     ;
; -14.131 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 15.071     ;
; -14.127 ; T80s:T80s|T80:u0|ISet[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 15.073     ;
; -14.120 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 15.059     ;
; -14.118 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 15.057     ;
; -14.117 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.052     ;
; -14.116 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.051     ;
; -14.115 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.050     ;
; -14.114 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.049     ;
; -14.111 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 15.047     ;
; -14.109 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.046     ;
; -14.107 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.044     ;
; -14.098 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.033     ;
; -14.098 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.033     ;
; -14.097 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.032     ;
; -14.097 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.032     ;
; -14.097 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.034     ;
; -14.096 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.031     ;
; -14.096 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.031     ;
; -14.095 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 15.032     ;
; -14.095 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.030     ;
; -14.095 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.030     ;
; -14.094 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 15.038     ;
; -14.093 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 15.037     ;
; -14.088 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 15.023     ;
; -14.077 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 15.016     ;
; -14.076 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 15.015     ;
; -14.071 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 15.013     ;
; -14.070 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 15.012     ;
; -14.069 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 15.010     ;
; -14.060 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 14.994     ;
; -14.058 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.997     ;
; -14.058 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.997     ;
; -14.057 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.996     ;
; -14.057 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.996     ;
; -14.054 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.991     ;
; -14.053 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.990     ;
; -14.046 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.985     ;
; -14.035 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.972     ;
; -14.035 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.972     ;
; -14.034 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.971     ;
; -14.034 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.971     ;
; -14.017 ; T80s:T80s|T80:u0|IR[7]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 14.960     ;
; -14.012 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 14.955     ;
; -14.010 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 14.953     ;
; -14.010 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 14.953     ;
; -14.008 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.058     ; 14.951     ;
; -14.006 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 14.941     ;
; -14.004 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 14.939     ;
; -13.993 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.932     ;
; -13.991 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.930     ;
; -13.991 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.930     ;
; -13.989 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.928     ;
; -13.980 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 14.920     ;
; -13.979 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.925     ;
; -13.979 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.061     ; 14.919     ;
; -13.972 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.919     ;
; -13.970 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.917     ;
; -13.967 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 14.911     ;
; -13.966 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 14.910     ;
; -13.965 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 14.909     ;
; -13.964 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 14.908     ;
; -13.963 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 14.898     ;
; -13.962 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 14.897     ;
; -13.956 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 14.894     ;
; -13.955 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 14.892     ;
; -13.954 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 14.892     ;
; -13.950 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.889     ;
; -13.949 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 14.888     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                       ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -6.498 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.591     ; 3.348      ;
; -6.336 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.591     ; 3.186      ;
; -6.320 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.591     ; 3.170      ;
; -6.170 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.570     ; 3.041      ;
; -6.008 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.570     ; 2.879      ;
; -5.904 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.570     ; 2.775      ;
; -5.742 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.570     ; 2.613      ;
; -5.725 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.570     ; 2.596      ;
; -1.558 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.977      ;
; -1.506 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.926      ;
; -1.499 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.919      ;
; -1.468 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.888      ;
; -1.465 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.885      ;
; -1.461 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.881      ;
; -1.458 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.878      ;
; -1.449 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.869      ;
; -1.435 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.855      ;
; -1.432 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.852      ;
; -1.402 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.822      ;
; -1.402 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.822      ;
; -1.402 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.822      ;
; -1.402 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.822      ;
; -1.402 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.822      ;
; -1.358 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.777      ;
; -1.349 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.770      ;
; -1.349 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.770      ;
; -1.349 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.770      ;
; -1.349 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.770      ;
; -1.349 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.770      ;
; -1.347 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.768      ;
; -1.347 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.768      ;
; -1.347 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.768      ;
; -1.347 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.768      ;
; -1.347 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.768      ;
; -1.340 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.761      ;
; -1.340 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.761      ;
; -1.340 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.761      ;
; -1.340 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.761      ;
; -1.340 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.761      ;
; -1.312 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.731      ;
; -1.211 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.631      ;
; -1.211 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.631      ;
; -1.211 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.631      ;
; -1.211 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.631      ;
; -1.211 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.631      ;
; -1.202 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.621      ;
; -1.198 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.617      ;
; -1.177 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.597      ;
; -1.174 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.594      ;
; -1.162 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.582      ;
; -1.124 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.544      ;
; -1.121 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.541      ;
; -1.092 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.512      ;
; -1.092 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.512      ;
; -1.092 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.512      ;
; -1.092 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.512      ;
; -1.092 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.512      ;
; -1.060 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.481      ;
; -1.053 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.474      ;
; -1.005 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.426      ;
; -1.005 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.426      ;
; -1.005 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.426      ;
; -1.005 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.426      ;
; -1.005 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.426      ;
; -1.003 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.424      ;
; -1.002 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.421      ;
; -0.998 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.417      ;
; -0.956 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.375      ;
; -0.952 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.082     ; 2.371      ;
; -0.900 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.320      ;
; -0.824 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.245      ;
; -0.824 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.245      ;
; -0.824 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.245      ;
; -0.824 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.245      ;
; -0.824 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.245      ;
; -0.821 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.241      ;
; -0.769 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.190      ;
; -0.716 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 2.137      ;
; -0.621 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 2.041      ;
; -0.575 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.081     ; 1.995      ;
; -0.366 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.950      ;
; -0.361 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.945      ;
; -0.360 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.944      ;
; -0.291 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.875      ;
; -0.286 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.870      ;
; -0.285 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.869      ;
; -0.274 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.858      ;
; -0.238 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.659      ;
; -0.234 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.118     ; 0.818      ;
; -0.079 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.500      ;
; -0.062 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.483      ;
; -0.023 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.444      ;
; 0.093  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.328      ;
; 0.123  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.298      ;
; 0.206  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.215      ;
; 0.362  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 1.059      ;
; 0.510  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 0.911      ;
; 0.563  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 0.858      ;
; 0.563  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 0.858      ;
; 0.563  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.080     ; 0.858      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                    ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -5.544 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.368      ;
; -5.499 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 7.324      ;
; -5.474 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.302      ;
; -5.442 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.247      ; 7.260      ;
; -5.436 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.264      ;
; -5.434 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.258      ;
; -5.425 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.256      ;
; -5.387 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.218      ;
; -5.378 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 7.200      ;
; -5.374 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 7.195      ;
; -5.370 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.198      ;
; -5.351 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.247      ; 7.169      ;
; -5.347 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.171      ;
; -5.347 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.175      ;
; -5.330 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.154      ;
; -5.322 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.156      ;
; -5.319 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 7.144      ;
; -5.319 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 7.144      ;
; -5.310 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 7.135      ;
; -5.309 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.137      ;
; -5.308 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 7.130      ;
; -5.307 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.135      ;
; -5.301 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.125      ;
; -5.298 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.256      ; 7.125      ;
; -5.293 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.121      ;
; -5.288 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.119      ;
; -5.285 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 7.082      ;
; -5.284 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.118      ;
; -5.276 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 7.085      ;
; -5.272 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 7.093      ;
; -5.269 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 7.097      ;
; -5.262 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.096      ;
; -5.259 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 7.084      ;
; -5.250 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.081      ;
; -5.248 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.258      ; 7.077      ;
; -5.244 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.259      ; 7.074      ;
; -5.242 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 7.045      ;
; -5.239 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 7.044      ;
; -5.237 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.068      ;
; -5.236 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 7.036      ;
; -5.231 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 7.041      ;
; -5.224 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 7.045      ;
; -5.224 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.058      ;
; -5.220 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.044      ;
; -5.217 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 7.052      ;
; -5.215 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.247      ; 7.033      ;
; -5.199 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.030      ;
; -5.199 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 7.030      ;
; -5.195 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.259      ; 7.025      ;
; -5.193 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.999      ;
; -5.190 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.998      ;
; -5.190 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 7.024      ;
; -5.181 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 7.003      ;
; -5.180 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.262      ; 7.013      ;
; -5.180 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.253      ; 7.004      ;
; -5.179 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 7.014      ;
; -5.161 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.256      ; 6.988      ;
; -5.160 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 6.985      ;
; -5.158 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.955      ;
; -5.153 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.262      ; 6.986      ;
; -5.151 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.985      ;
; -5.135 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.969      ;
; -5.133 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.936      ;
; -5.123 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 6.954      ;
; -5.120 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.929      ;
; -5.118 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.915      ;
; -5.115 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.918      ;
; -5.114 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.247      ; 6.932      ;
; -5.113 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 6.941      ;
; -5.112 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.917      ;
; -5.110 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.256      ; 6.937      ;
; -5.109 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.944      ;
; -5.102 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.259      ; 6.932      ;
; -5.099 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.899      ;
; -5.090 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.899      ;
; -5.087 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.240      ; 6.898      ;
; -5.085 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.260      ; 6.916      ;
; -5.084 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.250      ; 6.905      ;
; -5.082 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 6.907      ;
; -5.079 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.257      ; 6.907      ;
; -5.075 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.878      ;
; -5.073 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.876      ;
; -5.072 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.877      ;
; -5.072 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.906      ;
; -5.071 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.254      ; 6.896      ;
; -5.070 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.905      ;
; -5.068 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.258      ; 6.897      ;
; -5.068 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.258      ; 6.897      ;
; -5.062 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.238      ; 6.871      ;
; -5.056 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.235      ; 6.862      ;
; -5.053 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.237      ; 6.861      ;
; -5.051 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.861      ;
; -5.051 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.861      ;
; -5.050 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.251      ; 6.872      ;
; -5.048 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.848      ;
; -5.048 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.263      ; 6.882      ;
; -5.044 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.256      ; 6.871      ;
; -5.039 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.239      ; 6.849      ;
; -5.037 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.872      ;
; -5.037 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.264      ; 6.872      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.135 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.746      ;
; -0.117 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.764      ;
; -0.063 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.818      ;
; -0.062 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.819      ;
; -0.058 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.823      ;
; 0.020  ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.901      ;
; 0.021  ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.902      ;
; 0.026  ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.308      ; 0.907      ;
; 0.454  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.746      ;
; 0.466  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.758      ;
; 0.466  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.758      ;
; 0.495  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.787      ;
; 0.542  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.834      ;
; 0.691  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 0.983      ;
; 0.748  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.040      ;
; 0.755  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.047      ;
; 0.758  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.050      ;
; 0.773  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.065      ;
; 0.798  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.090      ;
; 0.820  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.112      ;
; 0.831  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.123      ;
; 0.833  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.125      ;
; 1.009  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.301      ;
; 1.014  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.306      ;
; 1.047  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.339      ;
; 1.110  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.402      ;
; 1.117  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.409      ;
; 1.118  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.410      ;
; 1.126  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.419      ;
; 1.183  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.475      ;
; 1.257  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.549      ;
; 1.266  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.558      ;
; 1.281  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.573      ;
; 1.314  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.606      ;
; 1.323  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.615      ;
; 1.364  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.656      ;
; 1.375  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 1.667      ;
; 1.473  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.764      ;
; 1.517  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.808      ;
; 1.522  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.813      ;
; 1.566  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 1.857      ;
; 1.588  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.878      ;
; 1.596  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.886      ;
; 1.598  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.888      ;
; 1.619  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.909      ;
; 1.621  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.911      ;
; 1.656  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.946      ;
; 1.697  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.987      ;
; 1.699  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 1.989      ;
; 1.709  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.000      ;
; 1.724  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.015      ;
; 1.727  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.018      ;
; 1.731  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.023      ;
; 1.732  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.024      ;
; 1.733  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.078      ; 2.023      ;
; 1.823  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.114      ;
; 1.826  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.117      ;
; 1.841  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.132      ;
; 1.932  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.223      ;
; 1.940  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.232      ;
; 2.060  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.351      ;
; 2.061  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.352      ;
; 2.063  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.354      ;
; 2.064  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.355      ;
; 2.162  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.454      ;
; 2.162  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.454      ;
; 2.162  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.454      ;
; 2.192  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.483      ;
; 2.192  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.483      ;
; 2.192  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.483      ;
; 2.192  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.483      ;
; 2.192  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.483      ;
; 2.283  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.574      ;
; 2.288  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.579      ;
; 2.289  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.580      ;
; 2.318  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.609      ;
; 2.318  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.609      ;
; 2.318  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.609      ;
; 2.318  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.609      ;
; 2.318  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.609      ;
; 2.464  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.756      ;
; 2.464  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.756      ;
; 2.464  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.756      ;
; 2.464  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.756      ;
; 2.473  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.764      ;
; 2.473  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.764      ;
; 2.473  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.764      ;
; 2.473  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.764      ;
; 2.473  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.079      ; 2.764      ;
; 2.512  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.804      ;
; 2.512  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.080      ; 2.804      ;
; 5.126  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.983     ; 2.455      ;
; 5.128  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.983     ; 2.457      ;
; 5.147  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.983     ; 2.476      ;
; 5.367  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.983     ; 2.696      ;
; 5.369  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.983     ; 2.698      ;
; 5.709  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -3.003     ; 3.018      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div[2]'                                                                                                                                                                                                   ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.452 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.758      ;
; 0.467 ; T80s:T80s|T80:u0|A[0]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.483      ; 1.204      ;
; 0.476 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.480      ; 1.210      ;
; 0.477 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.483      ; 1.214      ;
; 0.485 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.505      ; 1.244      ;
; 0.503 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.796      ;
; 0.506 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.486      ; 1.246      ;
; 0.524 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.475      ; 1.253      ;
; 0.526 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.819      ;
; 0.526 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.819      ;
; 0.528 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.821      ;
; 0.532 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.498      ; 1.284      ;
; 0.537 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.487      ; 1.278      ;
; 0.551 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.844      ;
; 0.558 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.851      ;
; 0.594 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.887      ;
; 0.595 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.888      ;
; 0.606 ; T80s:T80s|T80:u0|A[10]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.482      ; 1.342      ;
; 0.642 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.936      ;
; 0.651 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.513      ; 1.418      ;
; 0.653 ; T80s:T80s|T80:u0|I[0]                     ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 0.946      ;
; 0.720 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.013      ;
; 0.740 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.033      ;
; 0.742 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.035      ;
; 0.743 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.036      ;
; 0.744 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.038      ;
; 0.744 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.038      ;
; 0.746 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.040      ;
; 0.748 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.042      ;
; 0.748 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.041      ;
; 0.752 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.482      ; 1.488      ;
; 0.760 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.483      ; 1.497      ;
; 0.763 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.057      ;
; 0.764 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.058      ;
; 0.765 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.059      ;
; 0.765 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.059      ;
; 0.774 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.487      ; 1.515      ;
; 0.775 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 1.508      ;
; 0.780 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.074      ;
; 0.796 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.484      ; 1.534      ;
; 0.798 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.481      ; 1.533      ;
; 0.798 ; T80s:T80s|T80:u0|I[1]                     ; T80s:T80s|T80:u0|A[9]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.091      ;
; 0.811 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.471      ; 1.536      ;
; 0.812 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.106      ;
; 0.825 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.477      ; 1.556      ;
; 0.830 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; T80s:T80s|T80:u0|RegBusA_r[14]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 1.124      ;
; 0.831 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0] ; T80s:T80s|T80:u0|RegBusA_r[0]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.124      ;
; 0.831 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.124      ;
; 0.832 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.125      ;
; 0.832 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.125      ;
; 0.832 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.125      ;
; 0.833 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.471      ; 1.558      ;
; 0.846 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 1.606      ;
; 0.866 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 1.599      ;
; 0.871 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.477      ; 1.602      ;
; 0.874 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.499      ; 1.627      ;
; 0.874 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 1.607      ;
; 0.887 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.499      ; 1.640      ;
; 0.888 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.488      ; 1.630      ;
; 0.891 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.493      ; 1.638      ;
; 0.892 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.503      ; 1.649      ;
; 0.897 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.499      ; 1.650      ;
; 0.902 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.501      ; 1.657      ;
; 0.902 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.506      ; 1.662      ;
; 0.905 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.492      ; 1.651      ;
; 0.916 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.504      ; 1.674      ;
; 0.923 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.472      ; 1.649      ;
; 0.924 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.513      ; 1.691      ;
; 0.934 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.477      ; 1.665      ;
; 0.937 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.510      ; 1.701      ;
; 0.942 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.490      ; 1.686      ;
; 0.943 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.488      ; 1.685      ;
; 0.945 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.511      ; 1.710      ;
; 0.963 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.484      ; 1.701      ;
; 0.968 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.479      ; 1.701      ;
; 0.998 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.471      ; 1.723      ;
; 0.998 ; T80s:T80s|T80:u0|A[5]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.472      ; 1.724      ;
; 0.998 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 1.291      ;
; 1.004 ; T80s:T80s|T80:u0|A[7]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.484      ; 1.742      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.452 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.686 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.979      ;
; 0.694 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.987      ;
; 0.726 ; vga:vga|v_cnt[0]                                                              ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.019      ;
; 0.768 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.061      ;
; 0.769 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.063      ;
; 0.771 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.065      ;
; 0.771 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.771 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.064      ;
; 0.772 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.066      ;
; 0.772 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.066      ;
; 0.773 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.066      ;
; 0.792 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.442      ;
; 0.793 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.086      ;
; 0.795 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.088      ;
; 0.796 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.446      ;
; 0.808 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.101      ;
; 0.824 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.478      ;
; 0.826 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.480      ;
; 0.832 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.125      ;
; 0.845 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.138      ;
; 0.846 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.139      ;
; 0.855 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.509      ;
; 0.868 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.400      ; 1.522      ;
; 0.884 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.534      ;
; 0.884 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.403      ; 1.541      ;
; 0.891 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.536      ;
; 0.892 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.542      ;
; 0.898 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.548      ;
; 0.907 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.558      ;
; 1.124 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.418      ;
; 1.125 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.418      ;
; 1.132 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.425      ;
; 1.133 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.427      ;
; 1.133 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.428      ;
; 1.134 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.428      ;
; 1.141 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.434      ;
; 1.142 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.435      ;
; 1.143 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.437      ;
; 1.148 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.441      ;
; 1.149 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.402      ; 1.805      ;
; 1.150 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.805      ;
; 1.150 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.799      ;
; 1.154 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.809      ;
; 1.160 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.805      ;
; 1.163 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 1.816      ;
; 1.165 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.817      ;
; 1.167 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.818      ;
; 1.169 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.821      ;
; 1.174 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.467      ;
; 1.177 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.826      ;
; 1.181 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.826      ;
; 1.186 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.397      ; 1.837      ;
; 1.187 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.836      ;
; 1.187 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.823      ;
; 1.188 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.843      ;
; 1.188 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.833      ;
; 1.190 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.483      ;
; 1.192 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.841      ;
; 1.192 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.485      ;
; 1.194 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.843      ;
; 1.195 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.840      ;
; 1.197 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.846      ;
; 1.201 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 1.854      ;
; 1.202 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.398      ; 1.854      ;
; 1.202 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 1.855      ;
; 1.210 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.841      ;
; 1.212 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.851      ;
; 1.213 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.858      ;
; 1.214 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 1.849      ;
; 1.214 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.863      ;
; 1.214 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.382      ; 1.850      ;
; 1.220 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 1.858      ;
; 1.222 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.401      ; 1.877      ;
; 1.224 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.395      ; 1.873      ;
; 1.231 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.862      ;
; 1.231 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.378      ; 1.863      ;
; 1.234 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.396      ; 1.884      ;
; 1.235 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.399      ; 1.888      ;
; 1.238 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 1.877      ;
; 1.239 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.378      ; 1.871      ;
; 1.241 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.391      ; 1.886      ;
; 1.243 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.377      ; 1.874      ;
; 1.254 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.548      ;
; 1.255 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.549      ;
; 1.256 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.549      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_div[2]'                                                                                        ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.522 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.112     ; 4.411      ;
; -3.522 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.112     ; 4.411      ;
; -3.522 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.112     ; 4.411      ;
; -3.522 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.113     ; 4.410      ;
; -3.522 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.113     ; 4.410      ;
; -3.521 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.115     ; 4.407      ;
; -3.521 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.115     ; 4.407      ;
; -3.520 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.098     ; 4.423      ;
; -3.520 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.098     ; 4.423      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.408      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.408      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.408      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.100     ; 4.411      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.510 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.108     ; 4.403      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.408      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.408      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.408      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.408      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.409      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.408      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.091     ; 4.419      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.509 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.103     ; 4.407      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 4.440      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 4.440      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.430      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 4.440      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 4.440      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.430      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.438      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.068     ; 4.441      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.075     ; 4.434      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.080     ; 4.429      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.069     ; 4.440      ;
; -3.508 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[13]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.430      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.072     ; 4.436      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 4.438      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 4.438      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.070     ; 4.438      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
; -3.507 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.071     ; 4.437      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_div[2]'                                                                                     ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 3.229 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.101      ; 3.542      ;
; 3.229 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.101      ; 3.542      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 3.535      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.103      ; 3.545      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.098      ; 3.540      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 3.535      ;
; 3.230 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 3.535      ;
; 3.232 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ACC[6]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.068      ; 3.512      ;
; 3.232 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.519      ;
; 3.232 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.068      ; 3.512      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.521      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.077      ; 3.522      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[1]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.517      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.518      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[0]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PreserveC_r   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.520      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Arith16_r     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.520      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.069      ; 3.514      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.069      ; 3.514      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.521      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.075      ; 3.520      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.521      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 3.518      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.076      ; 3.521      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[2]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[0]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.517      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[2]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.517      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.519      ;
; 3.233 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[3]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.069      ; 3.514      ;
; 3.234 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.525      ;
; 3.234 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.525      ;
; 3.234 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.081      ; 3.527      ;
; 3.234 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.525      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_Ind        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[2]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.549      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.104      ; 3.561      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[8]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[9]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.106      ; 3.563      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[10]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.106      ; 3.563      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[11]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.106      ; 3.563      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[12]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[14]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[15]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.562      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[15]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 3.550      ;
; 3.245 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[11]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.093      ; 3.550      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.107      ; 3.565      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.107      ; 3.565      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[2]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[3]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[3]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[5]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.097      ; 3.555      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[7]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.107      ; 3.565      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[8]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[9]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[11]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[14]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[6]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.107      ; 3.565      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[13]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[13]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.097      ; 3.555      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[4]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.105      ; 3.563      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[15]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.108      ; 3.566      ;
; 3.246 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.096      ; 3.554      ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                          ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                            ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.332  ; 0.332        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.414  ; 0.414        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.667  ; 0.667        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; 0.484  ; 0.704        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; 0.485  ; 0.705        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; 0.486  ; 0.706        ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                     ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.471  ; 0.691        ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.619  ; 0.807        ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.717  ; 0.717        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.781  ; 0.781        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 4.370 ; 4.516 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.638 ; 3.805 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 4.215 ; 4.352 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 4.041 ; 4.214 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.834 ; 3.999 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 4.370 ; 4.516 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.960 ; 4.013 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.873 ; 4.092 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.681 ; 3.883 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -1.349 ; -1.596 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.536 ; -1.801 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -1.459 ; -1.718 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -1.669 ; -1.979 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.592 ; -1.828 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -1.556 ; -1.837 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -1.349 ; -1.596 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.554 ; -1.912 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.668 ; -1.963 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 14.308 ; 13.428 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 13.336 ; 12.718 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 14.308 ; 13.428 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.797 ; 11.286 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.989 ; 11.482 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 11.556 ; 11.220 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 12.492 ; 11.944 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 11.679 ; 11.147 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.950 ; 11.460 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 11.885 ; 11.248 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 9.852  ; 9.540  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 9.454  ; 9.193  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.468  ; 9.271  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 11.885 ; 11.248 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.899  ; 8.804  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 9.756  ; 9.467  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.950  ; 8.845  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 9.222  ; 9.071  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 11.159 ; 10.713 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.607  ; 9.420  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.509  ; 8.369  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.475  ; 9.186  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 8.946  ; 8.766  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.448  ; 9.149  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 9.382  ; 9.312  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.269  ; 9.093  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 10.217 ; 9.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 8.449  ; 8.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 10.217 ; 9.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 7.003  ; 6.733  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 7.827  ; 7.574  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 8.694  ; 8.344  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 8.330  ; 7.983  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 7.782  ; 7.356  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 7.821  ; 7.484  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.767  ; 7.098  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 7.482  ; 7.243  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 6.055  ; 5.760  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 5.436  ; 5.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 8.261  ; 7.616  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.857  ; 5.640  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 3.014  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.836  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 9.641  ; 8.984  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 9.641  ; 8.984  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 8.085  ; 7.878  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 7.917  ; 7.669  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 8.771  ; 8.230  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 7.449  ; 7.162  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 7.398  ; 7.131  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 7.216  ; 6.952  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 8.771  ; 8.230  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.937  ; 5.739  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 7.248  ; 6.991  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 6.579  ; 6.393  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 6.861  ; 6.642  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 6.915  ; 6.688  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 7.248  ; 6.991  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 6.318  ; 6.052  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 10.185 ; 9.860  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 11.362 ; 10.879 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 13.718 ; 12.902 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 10.189 ; 9.916  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 10.644 ; 10.243 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 10.816 ; 10.366 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 11.666 ; 11.273 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 10.185 ; 9.860  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.478 ; 11.004 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 8.175  ; 8.036  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 9.465  ; 9.161  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 9.082  ; 8.827  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.090  ; 8.897  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 11.499 ; 10.869 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.544  ; 8.449  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 9.365  ; 9.085  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.599  ; 8.494  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.860  ; 8.711  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 10.720 ; 10.287 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.229  ; 9.044  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.175  ; 8.036  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.102  ; 8.819  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 8.595  ; 8.418  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.076  ; 8.784  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 9.014  ; 8.942  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.905  ; 8.732  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 4.998  ; 5.281  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 6.379  ; 6.009  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 8.169  ; 7.492  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 5.580  ; 5.281  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 5.786  ; 5.465  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 6.624  ; 6.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 5.830  ; 5.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 6.334  ; 5.944  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 5.838  ; 5.449  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 4.998  ; 5.381  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 5.711  ; 5.359  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.428  ; 5.140  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 4.828  ; 4.605  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 7.635  ; 6.997  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.238  ; 5.025  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.516  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.341  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 5.896  ; 5.631  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 7.603  ; 7.063  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 5.916  ; 5.676  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 5.896  ; 5.631  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 6.057  ; 5.845  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 6.099  ; 5.897  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 6.057  ; 5.845  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 6.160  ; 5.964  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 7.756  ; 7.295  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.435  ; 5.241  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 5.544  ; 5.399  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 5.544  ; 5.411  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 5.586  ; 5.399  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 5.636  ; 5.445  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 6.211  ; 6.027  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 5.807  ; 5.546  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 10.503 ; 10.333 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 12.019 ; 11.841 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 11.989 ; 11.811 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 11.402 ; 11.249 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 14.030 ; 13.514 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 11.402 ; 11.249 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 11.401 ; 11.248 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 11.381 ; 11.211 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 11.381 ; 11.211 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 10.503 ; 10.333 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 11.159 ; 10.989 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 11.159 ; 10.989 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 11.277 ; 11.107 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 11.277 ; 11.107 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 11.277 ; 11.107 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 11.299 ; 11.129 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 11.299 ; 11.129 ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.502  ; 9.332  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.999 ; 10.821 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.970 ; 10.792 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 10.400 ; 10.247 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 13.012 ; 12.496 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 10.400 ; 10.247 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.399 ; 10.246 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.344 ; 10.174 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.344 ; 10.174 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.502  ; 9.332  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 10.131 ; 9.961  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 10.131 ; 9.961  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 10.245 ; 10.075 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 10.245 ; 10.075 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 10.245 ; 10.075 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 10.267 ; 10.097 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 10.267 ; 10.097 ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 10.188    ; 10.358    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 11.719    ; 11.897    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 11.690    ; 11.868    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 11.154    ; 11.307    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 13.391    ; 13.907    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 11.154    ; 11.307    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 11.153    ; 11.306    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 11.082    ; 11.252    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 11.082    ; 11.252    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 10.188    ; 10.358    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 10.863    ; 11.033    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 10.863    ; 11.033    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 10.923    ; 11.093    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 10.923    ; 11.093    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 10.923    ; 11.093    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 10.959    ; 11.129    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 10.959    ; 11.129    ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.183     ; 9.353     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.694    ; 10.872    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.666    ; 10.844    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 10.146    ; 10.299    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 12.368    ; 12.884    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 10.146    ; 10.299    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.145    ; 10.298    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.041    ; 10.211    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.041    ; 10.211    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.183     ; 9.353     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.830     ; 10.000    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.830     ; 10.000    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.888     ; 10.058    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.888     ; 10.058    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.888     ; 10.058    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.923     ; 10.093    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.923     ; 10.093    ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 67.65 MHz  ; 67.65 MHz       ; clk_div[2]                                         ;      ;
; 148.92 MHz ; 148.92 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 351.62 MHz ; 351.62 MHz      ; pll|altpll_component|auto_generated|pll1|clk[1]    ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                           ;
+----------------------------------------------------+---------+---------------+
; Clock                                              ; Slack   ; End Point TNS ;
+----------------------------------------------------+---------+---------------+
; clk_div[2]                                         ; -13.783 ; -3610.030     ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -5.912  ; -24.592       ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -5.192  ; -187.306      ;
+----------------------------------------------------+---------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.267 ; -0.819        ;
; clk_div[2]                                         ; 0.400  ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.401  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_div[2] ; -3.124 ; -537.918        ;
+------------+--------+-----------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk_div[2] ; 2.924 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -3.201 ; -688.389      ;
; CLOCK_48[0]                                        ; -3.000 ; -3.000        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -2.678 ; -86.228       ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.987 ; -14.805       ;
+----------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                               ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.783 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.732     ;
; -13.762 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.711     ;
; -13.754 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.703     ;
; -13.721 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.051     ; 14.672     ;
; -13.665 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.051     ; 14.616     ;
; -13.664 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.613     ;
; -13.657 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.606     ;
; -13.619 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.051     ; 14.570     ;
; -13.615 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.050     ; 14.567     ;
; -13.592 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.538     ;
; -13.589 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.538     ;
; -13.572 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.521     ;
; -13.571 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.517     ;
; -13.563 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.509     ;
; -13.530 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.478     ;
; -13.486 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.435     ;
; -13.480 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.428     ;
; -13.474 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.422     ;
; -13.473 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.419     ;
; -13.466 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.412     ;
; -13.428 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.376     ;
; -13.424 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.373     ;
; -13.411 ; T80s:T80s|T80:u0|ISet[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.050     ; 14.363     ;
; -13.398 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.344     ;
; -13.381 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.327     ;
; -13.354 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.303     ;
; -13.295 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.241     ;
; -13.289 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 14.234     ;
; -13.272 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.050     ; 14.224     ;
; -13.268 ; T80s:T80s|T80:u0|IR[7]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.217     ;
; -13.260 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.207     ;
; -13.259 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.206     ;
; -13.239 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.186     ;
; -13.238 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.185     ;
; -13.233 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.181     ;
; -13.232 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.180     ;
; -13.231 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.178     ;
; -13.230 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.177     ;
; -13.220 ; T80s:T80s|T80:u0|ISet[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.169     ;
; -13.218 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.165     ;
; -13.217 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.164     ;
; -13.215 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.162     ;
; -13.215 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.162     ;
; -13.212 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.160     ;
; -13.211 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.159     ;
; -13.204 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.152     ;
; -13.203 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.151     ;
; -13.198 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.147     ;
; -13.197 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.146     ;
; -13.197 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.144     ;
; -13.196 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.143     ;
; -13.194 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.141     ;
; -13.194 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.141     ;
; -13.192 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.140     ;
; -13.189 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.136     ;
; -13.188 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.135     ;
; -13.186 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.133     ;
; -13.186 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.133     ;
; -13.171 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.121     ;
; -13.171 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.119     ;
; -13.170 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.120     ;
; -13.163 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 14.109     ;
; -13.163 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.111     ;
; -13.156 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.105     ;
; -13.155 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.104     ;
; -13.153 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.102     ;
; -13.153 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.102     ;
; -13.142 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.091     ;
; -13.141 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.088     ;
; -13.141 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.090     ;
; -13.140 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.087     ;
; -13.134 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.081     ;
; -13.133 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.080     ;
; -13.131 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.078     ;
; -13.130 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.080     ;
; -13.129 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.076     ;
; -13.115 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.065     ;
; -13.114 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.062     ;
; -13.114 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.064     ;
; -13.113 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.061     ;
; -13.110 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.057     ;
; -13.108 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.055     ;
; -13.107 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.055     ;
; -13.106 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 14.054     ;
; -13.102 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.049     ;
; -13.100 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.049     ;
; -13.100 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.047     ;
; -13.099 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.046     ;
; -13.099 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.048     ;
; -13.098 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.045     ;
; -13.097 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.046     ;
; -13.097 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.046     ;
; -13.096 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.043     ;
; -13.096 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.043     ;
; -13.096 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.045     ;
; -13.095 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 14.044     ;
; -13.092 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.039     ;
; -13.092 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.042     ;
; -13.091 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 14.038     ;
; -13.091 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 14.041     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -5.912 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.183     ; 3.171      ;
; -5.735 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.183     ; 2.994      ;
; -5.700 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.183     ; 2.959      ;
; -5.616 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.166     ; 2.892      ;
; -5.439 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.166     ; 2.715      ;
; -5.361 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.166     ; 2.637      ;
; -5.184 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.166     ; 2.460      ;
; -5.147 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -3.166     ; 2.423      ;
; -1.344 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.773      ;
; -1.267 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.697      ;
; -1.260 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.690      ;
; -1.247 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.677      ;
; -1.244 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.674      ;
; -1.244 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.674      ;
; -1.244 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.674      ;
; -1.241 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.671      ;
; -1.241 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.671      ;
; -1.224 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.654      ;
; -1.181 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.610      ;
; -1.181 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.610      ;
; -1.181 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.610      ;
; -1.181 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.610      ;
; -1.181 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.610      ;
; -1.168 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.597      ;
; -1.141 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.571      ;
; -1.141 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.571      ;
; -1.141 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.571      ;
; -1.141 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.571      ;
; -1.141 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.571      ;
; -1.138 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.138 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.568      ;
; -1.134 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.563      ;
; -1.020 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.449      ;
; -1.020 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.449      ;
; -1.020 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.449      ;
; -1.020 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.449      ;
; -1.020 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.449      ;
; -1.017 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.446      ;
; -1.012 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.441      ;
; -0.964 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.394      ;
; -0.959 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.389      ;
; -0.956 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.386      ;
; -0.910 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.339      ;
; -0.910 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.339      ;
; -0.910 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.339      ;
; -0.910 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.339      ;
; -0.910 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.339      ;
; -0.893 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.323      ;
; -0.890 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.320      ;
; -0.841 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.270      ;
; -0.836 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.265      ;
; -0.828 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.258      ;
; -0.821 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.251      ;
; -0.812 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.242      ;
; -0.807 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.237      ;
; -0.807 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.237      ;
; -0.807 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.237      ;
; -0.807 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.237      ;
; -0.807 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.237      ;
; -0.807 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.236      ;
; -0.802 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.231      ;
; -0.746 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.176      ;
; -0.661 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 2.090      ;
; -0.615 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.045      ;
; -0.615 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.045      ;
; -0.615 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.045      ;
; -0.615 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.045      ;
; -0.615 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.045      ;
; -0.570 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 2.000      ;
; -0.525 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.955      ;
; -0.485 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 1.914      ;
; -0.451 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.073     ; 1.880      ;
; -0.154 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.863      ;
; -0.149 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.858      ;
; -0.148 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.857      ;
; -0.126 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.556      ;
; -0.094 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.803      ;
; -0.090 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.799      ;
; -0.088 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.797      ;
; -0.061 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.770      ;
; -0.027 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; 0.027      ; 0.736      ;
; 0.080  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.350      ;
; 0.090  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.340      ;
; 0.107  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.323      ;
; 0.232  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.198      ;
; 0.261  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.169      ;
; 0.333  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 1.097      ;
; 0.440  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.990      ;
; 0.601  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.829      ;
; 0.660  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
; 0.660  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
; 0.660  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.072     ; 0.770      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                     ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -5.192 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.976      ;
; -5.162 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.947      ;
; -5.024 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.808      ;
; -5.021 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.805      ;
; -5.021 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.800      ;
; -5.013 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.806      ;
; -5.012 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.801      ;
; -5.004 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.788      ;
; -5.003 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.788      ;
; -4.995 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.780      ;
; -4.976 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.770      ;
; -4.975 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.765      ;
; -4.974 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.221      ; 6.757      ;
; -4.959 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.225      ; 6.746      ;
; -4.956 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.220      ; 6.738      ;
; -4.947 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.221      ; 6.730      ;
; -4.946 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.725      ;
; -4.945 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.225      ; 6.732      ;
; -4.924 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.209      ; 6.695      ;
; -4.917 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.706      ;
; -4.916 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.710      ;
; -4.915 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.703      ;
; -4.909 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.695      ;
; -4.900 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.690      ;
; -4.897 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.690      ;
; -4.894 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.210      ; 6.666      ;
; -4.882 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.668      ;
; -4.881 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.220      ; 6.663      ;
; -4.880 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.670      ;
; -4.879 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.674      ;
; -4.870 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.661      ;
; -4.863 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.652      ;
; -4.862 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.647      ;
; -4.860 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.654      ;
; -4.852 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.221      ; 6.635      ;
; -4.851 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.217      ; 6.630      ;
; -4.850 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.639      ;
; -4.842 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.636      ;
; -4.840 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.633      ;
; -4.840 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.634      ;
; -4.817 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.612      ;
; -4.813 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.603      ;
; -4.810 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.605      ;
; -4.806 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.230      ; 6.598      ;
; -4.804 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.230      ; 6.596      ;
; -4.803 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.597      ;
; -4.800 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.595      ;
; -4.793 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.202      ; 6.557      ;
; -4.792 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.198      ; 6.552      ;
; -4.787 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.573      ;
; -4.787 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.583      ;
; -4.786 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.220      ; 6.568      ;
; -4.775 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.570      ;
; -4.774 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.221      ; 6.557      ;
; -4.774 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.225      ; 6.561      ;
; -4.774 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.567      ;
; -4.772 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.209      ; 6.543      ;
; -4.769 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.208      ; 6.539      ;
; -4.768 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.204      ; 6.534      ;
; -4.767 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.552      ;
; -4.766 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.556      ;
; -4.758 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.212      ; 6.532      ;
; -4.757 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.225      ; 6.544      ;
; -4.757 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.208      ; 6.527      ;
; -4.756 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.544      ;
; -4.753 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.546      ;
; -4.752 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.537      ;
; -4.751 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.541      ;
; -4.748 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.536      ;
; -4.747 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.536      ;
; -4.739 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.216      ; 6.517      ;
; -4.739 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.231      ; 6.532      ;
; -4.736 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.209      ; 6.507      ;
; -4.735 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.210      ; 6.507      ;
; -4.733 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.234      ; 6.529      ;
; -4.727 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.210      ; 6.499      ;
; -4.720 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.222      ; 6.504      ;
; -4.716 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.232      ; 6.510      ;
; -4.712 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.228      ; 6.502      ;
; -4.711 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.502      ;
; -4.709 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.224      ; 6.495      ;
; -4.705 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.210      ; 6.477      ;
; -4.703 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.494      ;
; -4.702 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.226      ; 6.490      ;
; -4.700 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.223      ; 6.485      ;
; -4.697 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.198      ; 6.457      ;
; -4.696 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.203      ; 6.461      ;
; -4.691 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.203      ; 6.456      ;
; -4.690 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.227      ; 6.479      ;
; -4.684 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.229      ; 6.475      ;
; -4.677 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.202      ; 6.441      ;
; -4.674 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.219      ; 6.455      ;
; -4.673 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.204      ; 6.439      ;
; -4.672 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.209      ; 6.443      ;
; -4.662 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.208      ; 6.432      ;
; -4.661 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.213      ; 6.436      ;
; -4.661 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.204      ; 6.427      ;
; -4.660 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.233      ; 6.455      ;
; -4.653 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.208      ; 6.423      ;
; -4.653 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.204      ; 6.419      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                         ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -0.267 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.669      ;
; -0.243 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.693      ;
; -0.186 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.750      ;
; -0.185 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.751      ;
; -0.181 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.755      ;
; -0.120 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.816      ;
; -0.119 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.817      ;
; -0.114 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.401      ; 0.822      ;
; 0.402  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417  ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.417  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.684      ;
; 0.459  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.726      ;
; 0.501  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.768      ;
; 0.618  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.885      ;
; 0.696  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.963      ;
; 0.705  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.972      ;
; 0.706  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.973      ;
; 0.726  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 0.993      ;
; 0.742  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.009      ;
; 0.758  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.025      ;
; 0.776  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.043      ;
; 0.778  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.045      ;
; 0.928  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.195      ;
; 0.943  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.210      ;
; 0.956  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.223      ;
; 1.024  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.291      ;
; 1.027  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.027  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.294      ;
; 1.039  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.306      ;
; 1.042  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.309      ;
; 1.097  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.364      ;
; 1.141  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.408      ;
; 1.146  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.413      ;
; 1.161  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.428      ;
; 1.204  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.471      ;
; 1.219  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.486      ;
; 1.242  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.509      ;
; 1.271  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.538      ;
; 1.330  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.596      ;
; 1.389  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.655      ;
; 1.394  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.660      ;
; 1.436  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.702      ;
; 1.441  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.706      ;
; 1.443  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.708      ;
; 1.445  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.710      ;
; 1.451  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.716      ;
; 1.453  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.718      ;
; 1.478  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.743      ;
; 1.532  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.797      ;
; 1.534  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.799      ;
; 1.551  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.817      ;
; 1.567  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.070      ; 1.832      ;
; 1.576  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.842      ;
; 1.579  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.845      ;
; 1.580  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.847      ;
; 1.580  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 1.847      ;
; 1.647  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.913      ;
; 1.670  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.936      ;
; 1.673  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 1.939      ;
; 1.767  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.033      ;
; 1.808  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.075      ;
; 1.888  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.154      ;
; 1.890  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.156      ;
; 1.891  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.157      ;
; 1.893  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.159      ;
; 1.999  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.266      ;
; 1.999  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.266      ;
; 1.999  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.266      ;
; 2.018  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.284      ;
; 2.018  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.284      ;
; 2.018  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.284      ;
; 2.018  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.284      ;
; 2.018  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.284      ;
; 2.105  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.371      ;
; 2.105  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.371      ;
; 2.107  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.373      ;
; 2.136  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.402      ;
; 2.136  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.402      ;
; 2.136  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.402      ;
; 2.136  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.402      ;
; 2.136  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.402      ;
; 2.271  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.538      ;
; 2.271  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.538      ;
; 2.271  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.538      ;
; 2.271  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.538      ;
; 2.285  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.551      ;
; 2.285  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.551      ;
; 2.285  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.551      ;
; 2.285  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.551      ;
; 2.285  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.071      ; 2.551      ;
; 2.304  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.571      ;
; 2.304  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.072      ; 2.571      ;
; 4.577  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.645     ; 2.227      ;
; 4.579  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.645     ; 2.229      ;
; 4.618  ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.645     ; 2.268      ;
; 4.800  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.645     ; 2.450      ;
; 4.802  ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.645     ; 2.452      ;
; 5.117  ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -2.662     ; 2.750      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                                    ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.400 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.684      ;
; 0.443 ; T80s:T80s|T80:u0|A[0]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.426      ; 1.099      ;
; 0.456 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.426      ; 1.112      ;
; 0.461 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.425      ; 1.116      ;
; 0.468 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.449      ; 1.147      ;
; 0.471 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.739      ;
; 0.481 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.433      ; 1.144      ;
; 0.491 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.759      ;
; 0.492 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.759      ;
; 0.493 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.761      ;
; 0.500 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.421      ; 1.151      ;
; 0.508 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.170      ;
; 0.514 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.782      ;
; 0.517 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.442      ; 1.189      ;
; 0.523 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.790      ;
; 0.555 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.822      ;
; 0.557 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.824      ;
; 0.598 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.866      ;
; 0.601 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.868      ;
; 0.611 ; T80s:T80s|T80:u0|I[0]                     ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.878      ;
; 0.615 ; T80s:T80s|T80:u0|A[10]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.426      ; 1.271      ;
; 0.640 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.908      ;
; 0.653 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.454      ; 1.337      ;
; 0.684 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.428      ; 1.342      ;
; 0.687 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.957      ;
; 0.692 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.961      ;
; 0.692 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.962      ;
; 0.696 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.965      ;
; 0.697 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.966      ;
; 0.698 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.967      ;
; 0.703 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.429      ; 1.362      ;
; 0.707 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.976      ;
; 0.708 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.977      ;
; 0.711 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.980      ;
; 0.717 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.424      ; 1.371      ;
; 0.720 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.429      ; 1.379      ;
; 0.727 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 0.996      ;
; 0.737 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.428      ; 1.395      ;
; 0.740 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; T80s:T80s|T80:u0|RegBusA_r[14]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.009      ;
; 0.740 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0] ; T80s:T80s|T80:u0|RegBusA_r[0]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.009      ;
; 0.741 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.010      ;
; 0.741 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.009      ;
; 0.742 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.010      ;
; 0.742 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.073      ; 1.010      ;
; 0.743 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.424      ; 1.397      ;
; 0.744 ; T80s:T80s|T80:u0|I[1]                     ; T80s:T80s|T80:u0|A[9]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.011      ;
; 0.751 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.416      ; 1.397      ;
; 0.757 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 1.026      ;
; 0.761 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.421      ; 1.412      ;
; 0.768 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.416      ; 1.414      ;
; 0.783 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.448      ; 1.461      ;
; 0.799 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.424      ; 1.453      ;
; 0.803 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.421      ; 1.454      ;
; 0.807 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.443      ; 1.480      ;
; 0.810 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.422      ; 1.462      ;
; 0.813 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.475      ;
; 0.822 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.441      ; 1.493      ;
; 0.825 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.436      ; 1.491      ;
; 0.827 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.437      ; 1.494      ;
; 0.829 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.441      ; 1.500      ;
; 0.829 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.444      ; 1.503      ;
; 0.835 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.444      ; 1.509      ;
; 0.835 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.450      ; 1.515      ;
; 0.846 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.447      ; 1.523      ;
; 0.854 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.457      ; 1.541      ;
; 0.854 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.417      ; 1.501      ;
; 0.857 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.519      ;
; 0.862 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.421      ; 1.513      ;
; 0.868 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.452      ; 1.550      ;
; 0.874 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.433      ; 1.537      ;
; 0.876 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.454      ; 1.560      ;
; 0.886 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 1.153      ;
; 0.907 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.428      ; 1.565      ;
; 0.919 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.432      ; 1.581      ;
; 0.921 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.424      ; 1.575      ;
; 0.928 ; T80s:T80s|T80:u0|A[7]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.428      ; 1.586      ;
; 0.934 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|I[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.071      ; 1.200      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.401 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.637 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.905      ;
; 0.647 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.915      ;
; 0.651 ; vga:vga|v_cnt[0]                                                              ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.919      ;
; 0.712 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.980      ;
; 0.714 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.982      ;
; 0.715 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.716 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.983      ;
; 0.716 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.716 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.984      ;
; 0.718 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.986      ;
; 0.719 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.736 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.004      ;
; 0.743 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.011      ;
; 0.754 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.022      ;
; 0.756 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 1.338      ;
; 0.756 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 1.338      ;
; 0.781 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.049      ;
; 0.781 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.359      ;
; 0.783 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.361      ;
; 0.784 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.052      ;
; 0.784 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 1.366      ;
; 0.786 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.054      ;
; 0.795 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.352      ; 1.377      ;
; 0.811 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.388      ;
; 0.812 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.353      ; 1.395      ;
; 0.816 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 1.391      ;
; 0.820 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.397      ;
; 0.828 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.406      ;
; 0.832 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.349      ; 1.411      ;
; 1.035 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.303      ;
; 1.037 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.037 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.305      ;
; 1.038 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.306      ;
; 1.039 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.308      ;
; 1.040 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.307      ;
; 1.046 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.630      ;
; 1.047 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.355      ; 1.632      ;
; 1.049 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.633      ;
; 1.050 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.318      ;
; 1.053 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.321      ;
; 1.055 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.322      ;
; 1.058 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.642      ;
; 1.058 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.326      ;
; 1.060 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.349      ; 1.639      ;
; 1.064 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.351      ; 1.645      ;
; 1.066 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.347      ; 1.643      ;
; 1.069 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.649      ;
; 1.074 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.654      ;
; 1.078 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.658      ;
; 1.080 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.338      ; 1.648      ;
; 1.082 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.666      ;
; 1.082 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.662      ;
; 1.083 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 1.654      ;
; 1.088 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 1.664      ;
; 1.088 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 1.664      ;
; 1.088 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.356      ;
; 1.089 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 1.664      ;
; 1.089 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 1.665      ;
; 1.092 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.350      ; 1.672      ;
; 1.092 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.676      ;
; 1.093 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.677      ;
; 1.096 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.351      ; 1.677      ;
; 1.097 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.365      ;
; 1.104 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.349      ; 1.683      ;
; 1.104 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.372      ;
; 1.105 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.674      ;
; 1.106 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.337      ; 1.673      ;
; 1.106 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.338      ; 1.674      ;
; 1.111 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.695      ;
; 1.112 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.338      ; 1.680      ;
; 1.113 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.349      ; 1.692      ;
; 1.120 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 1.692      ;
; 1.125 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.354      ; 1.709      ;
; 1.132 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.332      ; 1.694      ;
; 1.132 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.339      ; 1.701      ;
; 1.133 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 1.709      ;
; 1.134 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 1.706      ;
; 1.136 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.333      ; 1.700      ;
; 1.137 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.404      ;
; 1.138 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.406      ;
; 1.141 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.348      ; 1.719      ;
; 1.144 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 1.720      ;
; 1.149 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.333      ; 1.712      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                         ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.025      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.025      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.101     ; 4.025      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.024      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.105     ; 4.021      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.105     ; 4.021      ;
; -3.124 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.102     ; 4.024      ;
; -3.123 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.035      ;
; -3.123 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.035      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 4.054      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 4.054      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 4.054      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 4.054      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.062     ; 4.055      ;
; -3.115 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 4.054      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.023      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[5]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.064     ; 4.052      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[7]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Fp[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.099     ; 4.017      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.023      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.023      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.023      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.024      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.023      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.021      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.021      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.021      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.021      ;
; -3.114 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.095     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.022      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[2]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.022      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Z16_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.093     ; 4.022      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.092     ; 4.023      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[0]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[1]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.083     ; 4.032      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycle[2]        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|IR[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.090     ; 4.025      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.113 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.094     ; 4.021      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 4.047      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 4.047      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.067     ; 4.047      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.079     ; 4.035      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.066     ; 4.048      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
; -3.112 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.065     ; 4.049      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_div[2]'                                                                                      ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.924 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.094      ; 3.213      ;
; 2.926 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.203      ;
; 2.926 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.090      ; 3.211      ;
; 2.926 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.090      ; 3.211      ;
; 2.926 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.203      ;
; 2.926 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.082      ; 3.203      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.182      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.182      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.089      ; 3.211      ;
; 2.927 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[3]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.060      ; 3.182      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ACC[6]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.058      ; 3.181      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.058      ; 3.181      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.195      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.195      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.074      ; 3.197      ;
; 2.928 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.072      ; 3.195      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 3.191      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.068      ; 3.192      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[1]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 3.187      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[0]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.064      ; 3.188      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[0]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PreserveC_r   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.066      ; 3.190      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Arith16_r     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.066      ; 3.190      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[4]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 3.191      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.066      ; 3.190      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 3.191      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.066      ; 3.190      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.064      ; 3.188      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.067      ; 3.191      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[2]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[0]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 3.187      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[2]     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.063      ; 3.187      ;
; 2.929 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.065      ; 3.189      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[11]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[12]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[13]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.096      ; 3.229      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[10]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.096      ; 3.229      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.096      ; 3.229      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[8]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[10]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[9]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[15]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.091      ; 3.224      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[7]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[2]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.938 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.084      ; 3.217      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[2]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[3]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[4]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.085      ; 3.219      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[5]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[6]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.226      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[13]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.085      ; 3.219      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[15]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.214      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[10]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.213      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[11]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.080      ; 3.214      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[12]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.213      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[13]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.085      ; 3.219      ;
; 2.939 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[14]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.079      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_Ind        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.078      ; 3.213      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[8]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[9]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[11]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[12]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[14]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
; 2.940 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[15]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.092      ; 3.227      ;
+-------+------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a4~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_datain_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_we_reg                          ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~porta_we_reg                           ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_address_reg0                     ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_datain_reg0                      ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; clk_div[2] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~porta_we_reg                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]                                                                                              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n                                                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]                                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3]                                                                                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]                                                                                            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]                                                                                           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r                                                                                           ;
+--------+--------------+----------------+------------+------------+------------+------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.596  ; 0.596        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 0.624  ; 0.624        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -2.678 ; 1.523        ; 4.201          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.964 ; 1.523        ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; 0.481  ; 0.697        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; 0.482  ; 0.698        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; 0.483  ; 0.699        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; 0.484  ; 0.700        ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.987 ; 1.500        ; 2.487          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.470  ; 0.686        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.626  ; 0.810        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.627  ; 0.811        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.715  ; 0.715        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.740  ; 0.740        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.759  ; 0.759        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.760  ; 0.760        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.783  ; 0.783        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.783  ; 0.783        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 4.018 ; 3.874 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.332 ; 3.240 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 3.874 ; 3.718 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 3.712 ; 3.584 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.515 ; 3.406 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 4.018 ; 3.874 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.652 ; 3.404 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.562 ; 3.487 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.375 ; 3.296 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -1.167 ; -1.257 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -1.336 ; -1.442 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -1.257 ; -1.360 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -1.467 ; -1.588 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -1.394 ; -1.463 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -1.352 ; -1.477 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -1.167 ; -1.257 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -1.357 ; -1.538 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -1.479 ; -1.581 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 13.222 ; 11.983 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 12.501 ; 11.504 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 13.222 ; 11.983 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.030 ; 10.210 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.142 ; 10.332 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 10.795 ; 10.141 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 11.677 ; 10.822 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 10.937 ; 10.074 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.154 ; 10.385 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 10.906 ; 10.055 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 9.133  ; 8.591  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.732  ; 8.279  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.796  ; 8.415  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 10.906 ; 10.055 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.228  ; 7.999  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 9.071  ; 8.598  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.273  ; 8.032  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.559  ; 8.228  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 10.415 ; 9.721  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.875  ; 8.570  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 7.842  ; 7.610  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.783  ; 8.347  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 8.263  ; 7.958  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.751  ; 8.315  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.687  ; 8.447  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.583  ; 8.255  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 9.537  ; 8.804  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 8.059  ; 7.635  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 9.537  ; 8.804  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 6.602  ; 6.308  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 7.403  ; 7.053  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 8.289  ; 7.806  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 7.905  ; 7.425  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 7.349  ; 6.844  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 7.368  ; 6.971  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.241  ; 6.653  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 7.031  ; 6.747  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.775  ; 5.275  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 5.138  ; 4.798  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 7.666  ; 6.801  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.547  ; 5.189  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.843  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.635  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 8.855  ; 7.979  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 8.855  ; 7.979  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 7.519  ; 7.197  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 7.277  ; 7.085  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 7.926  ; 7.406  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 6.967  ; 6.490  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 6.905  ; 6.556  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 6.749  ; 6.382  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 7.926  ; 7.406  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.505  ; 5.227  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 6.698  ; 6.440  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 6.140  ; 5.808  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 6.417  ; 6.104  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 6.474  ; 6.146  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 6.698  ; 6.440  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 5.857  ; 5.429  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 9.440  ; 8.901  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 10.606 ; 9.822  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 12.640 ; 11.506 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 9.440  ; 8.999  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 9.851  ; 9.189  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 10.070 ; 9.367  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 10.858 ; 10.201 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 9.469  ; 8.901  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 10.693 ; 9.951  ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 7.515  ; 7.287  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 8.755  ; 8.229  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 8.369  ; 7.930  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 8.427  ; 8.058  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 10.530 ; 9.693  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 7.882  ; 7.658  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 8.691  ; 8.233  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 7.928  ; 7.692  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 8.203  ; 7.880  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 9.985  ; 9.314  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 8.506  ; 8.209  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 7.515  ; 7.287  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 8.418  ; 7.995  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 7.918  ; 7.621  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 8.387  ; 7.964  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 8.326  ; 8.091  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 8.226  ; 7.906  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 4.617  ; 4.875  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 6.036  ; 5.531  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 7.535  ; 6.719  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 5.266  ; 4.875  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 5.408  ; 4.973  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 6.263  ; 5.701  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 5.515  ; 5.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 5.987  ; 5.458  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 5.513  ; 5.045  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 4.617  ; 5.062  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 5.364  ; 4.950  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 5.193  ; 4.708  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 4.578  ; 4.247  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 7.083  ; 6.234  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 4.973  ; 4.626  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 2.382  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.178  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 5.455  ; 5.082  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 6.899  ; 6.256  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 5.455  ; 5.082  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 5.479  ; 5.111  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 5.611  ; 5.306  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 5.657  ; 5.351  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 5.611  ; 5.306  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 5.709  ; 5.406  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 7.019  ; 6.455  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.036  ; 4.765  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 5.119  ; 4.903  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 5.119  ; 4.911  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 5.177  ; 4.903  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 5.228  ; 4.942  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 5.771  ; 5.463  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 5.378  ; 4.962  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------+
; Output Enable Times                                                         ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.641  ; 9.475  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 11.026 ; 10.841 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.992 ; 10.807 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 10.492 ; 10.342 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 12.779 ; 12.255 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 10.492 ; 10.342 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.491 ; 10.341 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.485 ; 10.319 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.485 ; 10.319 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.641  ; 9.475  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 10.242 ; 10.076 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 10.242 ; 10.076 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 10.375 ; 10.209 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 10.375 ; 10.209 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 10.375 ; 10.209 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 10.401 ; 10.235 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 10.401 ; 10.235 ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.727  ; 8.561  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.103 ; 9.918  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.071 ; 9.886  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.587  ; 9.437  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 11.858 ; 11.334 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.587  ; 9.437  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.586  ; 9.436  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.538  ; 9.372  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.538  ; 9.372  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.727  ; 8.561  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.304  ; 9.138  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.304  ; 9.138  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.432  ; 9.266  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.432  ; 9.266  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.432  ; 9.266  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.457  ; 9.291  ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.457  ; 9.291  ; Rise       ; clk_div[2]      ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 9.325     ; 9.491     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 10.650    ; 10.835    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 10.623    ; 10.808    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 10.199    ; 10.349    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 12.068    ; 12.592    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 10.199    ; 10.349    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 10.198    ; 10.348    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 10.132    ; 10.298    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 10.132    ; 10.298    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 9.325     ; 9.491     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 9.937     ; 10.103    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 9.937     ; 10.103    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.977     ; 10.143    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.977     ; 10.143    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.977     ; 10.143    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 10.017    ; 10.183    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 10.017    ; 10.183    ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 8.383     ; 8.549     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 9.701     ; 9.886     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 9.675     ; 9.860     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 9.266     ; 9.416     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 11.121    ; 11.645    ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 9.266     ; 9.416     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 9.265     ; 9.415     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 9.158     ; 9.324     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 9.158     ; 9.324     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 8.383     ; 8.549     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 8.971     ; 9.137     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 8.971     ; 9.137     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 9.010     ; 9.176     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 9.010     ; 9.176     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 9.010     ; 9.176     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 9.048     ; 9.214     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 9.048     ; 9.214     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clk_div[2]                                         ; -5.957 ; -1486.616     ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -2.880 ; -8.905        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -1.608 ; -41.063       ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[1]    ; 0.077 ; 0.000         ;
; clk_div[2]                                         ; 0.159 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.186 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+------------+--------+-----------------+
; Clock      ; Slack  ; End Point TNS   ;
+------------+--------+-----------------+
; clk_div[2] ; -1.007 ; -172.709        ;
+------------+--------+-----------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+------------+-------+-----------------+
; Clock      ; Slack ; End Point TNS   ;
+------------+-------+-----------------+
; clk_div[2] ; 1.460 ; 0.000           ;
+------------+-------+-----------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; CLOCK_48[0]                                        ; -3.000 ; -3.582        ;
; clk_div[2]                                         ; -1.000 ; -403.000      ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; -0.500 ; -7.500        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; -0.477 ; -29.097       ;
+----------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div[2]'                                                                                                              ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.957 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.921      ;
; -5.907 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.869      ;
; -5.906 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.868      ;
; -5.904 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.868      ;
; -5.889 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.853      ;
; -5.865 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.827      ;
; -5.848 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.810      ;
; -5.837 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.799      ;
; -5.811 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.774      ;
; -5.795 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.757      ;
; -5.779 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.741      ;
; -5.773 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.737      ;
; -5.729 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.689      ;
; -5.728 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.688      ;
; -5.726 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.688      ;
; -5.715 ; T80s:T80s|T80:u0|IR[5]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.676      ;
; -5.711 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.673      ;
; -5.691 ; T80s:T80s|T80:u0|F[6]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.653      ;
; -5.687 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.647      ;
; -5.679 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.642      ;
; -5.677 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.640      ;
; -5.674 ; T80s:T80s|T80:u0|ISet[0]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.639      ;
; -5.673 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.638      ;
; -5.670 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.630      ;
; -5.659 ; T80s:T80s|T80:u0|IR[3]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.619      ;
; -5.648 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.615      ;
; -5.648 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.041     ; 6.594      ;
; -5.645 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.612      ;
; -5.645 ; T80s:T80s|T80:u0|F[0]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.607      ;
; -5.640 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.603      ;
; -5.640 ; T80s:T80s|T80:u0|IR[7]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.602      ;
; -5.638 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.601      ;
; -5.633 ; T80s:T80s|T80:u0|F[7]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.594      ;
; -5.630 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.594      ;
; -5.629 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.593      ;
; -5.629 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.590      ;
; -5.628 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.591      ;
; -5.628 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.591      ;
; -5.628 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.589      ;
; -5.627 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.588      ;
; -5.626 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.589      ;
; -5.626 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.587      ;
; -5.624 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.587      ;
; -5.623 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.586      ;
; -5.622 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.585      ;
; -5.620 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.585      ;
; -5.617 ; T80s:T80s|T80:u0|IR[0]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.027     ; 6.577      ;
; -5.614 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.576      ;
; -5.612 ; T80s:T80s|T80:u0|ISet[1]   ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.577      ;
; -5.609 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.572      ;
; -5.607 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.570      ;
; -5.605 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[4][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.031     ; 6.561      ;
; -5.605 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[6][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.031     ; 6.561      ;
; -5.605 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.570      ;
; -5.599 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.041     ; 6.545      ;
; -5.598 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.562      ;
; -5.598 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.563      ;
; -5.598 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.043     ; 6.542      ;
; -5.597 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][5] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.561      ;
; -5.597 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.562      ;
; -5.597 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.043     ; 6.541      ;
; -5.596 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.559      ;
; -5.595 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.562      ;
; -5.595 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.041     ; 6.541      ;
; -5.595 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.560      ;
; -5.595 ; T80s:T80s|T80:u0|F[2]      ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.557      ;
; -5.594 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.022     ; 6.559      ;
; -5.592 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.559      ;
; -5.590 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.551      ;
; -5.589 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.550      ;
; -5.588 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.549      ;
; -5.587 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.550      ;
; -5.587 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.548      ;
; -5.587 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.548      ;
; -5.586 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.548      ;
; -5.585 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.548      ;
; -5.585 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.546      ;
; -5.581 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.545      ;
; -5.581 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.545      ;
; -5.581 ; T80s:T80s|T80:u0|MCycle[1] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.544      ;
; -5.580 ; T80s:T80s|T80:u0|IR[2]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[1][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.542      ;
; -5.580 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.542      ;
; -5.579 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.541      ;
; -5.579 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.541      ;
; -5.578 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.545      ;
; -5.578 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][6] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.041     ; 6.524      ;
; -5.578 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.539      ;
; -5.578 ; T80s:T80s|T80:u0|MCycle[0] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.539      ;
; -5.578 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.025     ; 6.540      ;
; -5.577 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.541      ;
; -5.577 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.538      ;
; -5.577 ; T80s:T80s|T80:u0|MCycle[2] ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.538      ;
; -5.576 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[4][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.023     ; 6.540      ;
; -5.575 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.020     ; 6.542      ;
; -5.575 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[0][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.538      ;
; -5.575 ; T80s:T80s|T80:u0|IR[6]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[2][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.538      ;
; -5.572 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.535      ;
; -5.570 ; T80s:T80s|T80:u0|IR[1]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][7] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.024     ; 6.533      ;
; -5.568 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[7][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.529      ;
; -5.566 ; T80s:T80s|T80:u0|IR[4]     ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[6][3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.026     ; 6.527      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; -2.880 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.789     ; 1.518      ;
; -2.795 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.789     ; 1.433      ;
; -2.759 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.789     ; 1.397      ;
; -2.699 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.780     ; 1.346      ;
; -2.614 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.780     ; 1.261      ;
; -2.585 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.780     ; 1.232      ;
; -2.500 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.780     ; 1.147      ;
; -2.486 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -1.780     ; 1.133      ;
; -0.129 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.397      ;
; -0.126 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.394      ;
; -0.125 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.393      ;
; -0.094 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.362      ;
; -0.091 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.359      ;
; -0.091 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.359      ;
; -0.090 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.358      ;
; -0.082 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.500        ; -0.264     ; 0.350      ;
; 0.202  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.248      ;
; 0.206  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.244      ;
; 0.207  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.243      ;
; 0.211  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.239      ;
; 0.213  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 1.236      ;
; 0.231  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.219      ;
; 0.235  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.215      ;
; 0.244  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.206      ;
; 0.249  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.201      ;
; 0.273  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.177      ;
; 0.276  ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.174      ;
; 0.276  ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.174      ;
; 0.276  ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.174      ;
; 0.276  ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.174      ;
; 0.276  ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.174      ;
; 0.280  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.171      ;
; 0.280  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.171      ;
; 0.280  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.171      ;
; 0.280  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.171      ;
; 0.280  ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.171      ;
; 0.285  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.166      ;
; 0.285  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.166      ;
; 0.285  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.166      ;
; 0.285  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.166      ;
; 0.285  ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.166      ;
; 0.297  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 1.152      ;
; 0.309  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.142      ;
; 0.309  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.142      ;
; 0.309  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.142      ;
; 0.309  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.142      ;
; 0.309  ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.142      ;
; 0.323  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 1.126      ;
; 0.332  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.118      ;
; 0.336  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.114      ;
; 0.355  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.095      ;
; 0.359  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.091      ;
; 0.371  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 1.078      ;
; 0.371  ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.079      ;
; 0.371  ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.079      ;
; 0.371  ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.079      ;
; 0.371  ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.079      ;
; 0.371  ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.079      ;
; 0.375  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 1.074      ;
; 0.397  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.053      ;
; 0.402  ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.049      ;
; 0.407  ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.044      ;
; 0.417  ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.033      ;
; 0.417  ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.033      ;
; 0.417  ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.033      ;
; 0.417  ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.033      ;
; 0.417  ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.033      ;
; 0.431  ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.020      ;
; 0.433  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.018      ;
; 0.433  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.018      ;
; 0.433  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.018      ;
; 0.433  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.018      ;
; 0.433  ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 1.018      ;
; 0.434  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 1.016      ;
; 0.458  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 0.991      ;
; 0.462  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 0.987      ;
; 0.484  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.967      ;
; 0.484  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.967      ;
; 0.484  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.967      ;
; 0.484  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.967      ;
; 0.484  ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.967      ;
; 0.492  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 0.957      ;
; 0.496  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.038     ; 0.953      ;
; 0.529  ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.921      ;
; 0.532  ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.919      ;
; 0.555  ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.896      ;
; 0.616  ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.834      ;
; 0.650  ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.037     ; 0.800      ;
; 0.720  ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.731      ;
; 0.798  ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.653      ;
; 0.802  ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.649      ;
; 0.818  ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.633      ;
; 0.881  ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.570      ;
; 0.891  ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.560      ;
; 0.935  ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.516      ;
; 0.995  ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.456      ;
; 1.069  ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.382      ;
; 1.092  ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
; 1.092  ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
; 1.092  ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 1.500        ; -0.036     ; 0.359      ;
+--------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                     ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -1.608 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.254      ;
; -1.593 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.109      ; 3.234      ;
; -1.577 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.222      ;
; -1.571 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.216      ;
; -1.559 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.205      ;
; -1.556 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 3.196      ;
; -1.545 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.109      ; 3.186      ;
; -1.544 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.195      ;
; -1.540 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.112      ; 3.184      ;
; -1.535 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.183      ;
; -1.535 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 3.188      ;
; -1.529 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.175      ;
; -1.524 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.175      ;
; -1.523 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.170      ;
; -1.521 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.166      ;
; -1.520 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 3.163      ;
; -1.520 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.168      ;
; -1.520 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.166      ;
; -1.513 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.163      ;
; -1.512 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.157      ;
; -1.512 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.158      ;
; -1.508 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 3.148      ;
; -1.504 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.154      ;
; -1.504 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.151      ;
; -1.504 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.156      ;
; -1.503 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 3.156      ;
; -1.503 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 3.146      ;
; -1.503 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.151      ;
; -1.496 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.148      ;
; -1.487 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.132      ;
; -1.484 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.112      ; 3.128      ;
; -1.482 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.106      ; 3.120      ;
; -1.481 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.109      ; 3.122      ;
; -1.477 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.106      ; 3.115      ;
; -1.476 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.122      ;
; -1.476 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.127      ;
; -1.475 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.112      ; 3.119      ;
; -1.475 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.122      ;
; -1.475 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.129      ;
; -1.472 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.122      ;
; -1.471 ; vga:vga|v_cnt[6]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.119      ;
; -1.467 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.103      ; 3.102      ;
; -1.467 ; vga:vga|v_cnt[1]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.114      ;
; -1.467 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.101      ; 3.100      ;
; -1.466 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.111      ;
; -1.463 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.110      ;
; -1.463 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.115      ;
; -1.461 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.106      ; 3.099      ;
; -1.459 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.105      ;
; -1.454 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.102      ;
; -1.452 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.098      ; 3.082      ;
; -1.451 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.105      ; 3.088      ;
; -1.450 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.097      ;
; -1.450 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.101      ; 3.083      ;
; -1.449 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.107      ; 3.088      ;
; -1.448 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.098      ;
; -1.447 ; vga:vga|video_counter[5] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.109      ; 3.088      ;
; -1.447 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.093      ;
; -1.445 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.096      ;
; -1.444 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 3.084      ;
; -1.444 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.090      ;
; -1.443 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.095      ;
; -1.443 ; vga:vga|v_cnt[5]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.117      ; 3.092      ;
; -1.439 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.109      ; 3.080      ;
; -1.439 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.086      ;
; -1.439 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.091      ;
; -1.438 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.111      ; 3.081      ;
; -1.438 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.116      ; 3.086      ;
; -1.437 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.082      ;
; -1.436 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.102      ; 3.070      ;
; -1.435 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.098      ; 3.065      ;
; -1.432 ; vga:vga|video_counter[1] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.104      ; 3.068      ;
; -1.430 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.076      ;
; -1.425 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.075      ;
; -1.425 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.107      ; 3.064      ;
; -1.424 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.121      ; 3.077      ;
; -1.423 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.074      ;
; -1.422 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.076      ;
; -1.418 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.117      ; 3.067      ;
; -1.416 ; vga:vga|video_counter[7] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 3.056      ;
; -1.415 ; vga:vga|video_counter[0] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.104      ; 3.051      ;
; -1.410 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.105      ; 3.047      ;
; -1.409 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.061      ;
; -1.406 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.114      ; 3.052      ;
; -1.402 ; vga:vga|video_counter[3] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.108      ; 3.042      ;
; -1.400 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.112      ; 3.044      ;
; -1.396 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.107      ; 3.035      ;
; -1.395 ; vga:vga|video_counter[6] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.102      ; 3.029      ;
; -1.390 ; vga:vga|v_cnt[4]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.117      ; 3.039      ;
; -1.389 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.118      ; 3.039      ;
; -1.389 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.040      ;
; -1.388 ; vga:vga|v_cnt[3]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.122      ; 3.042      ;
; -1.386 ; vga:vga|video_counter[9] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.105      ; 3.023      ;
; -1.385 ; vga:vga|video_counter[2] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.101      ; 3.018      ;
; -1.383 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.113      ; 3.028      ;
; -1.380 ; vga:vga|v_cnt[8]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.103      ; 3.015      ;
; -1.380 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.115      ; 3.027      ;
; -1.380 ; vga:vga|video_counter[8] ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.120      ; 3.032      ;
; -1.380 ; vga:vga|h_cnt[9]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.119      ; 3.031      ;
; -1.378 ; vga:vga|v_cnt[7]         ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 1.523        ; 0.106      ; 3.016      ;
+--------+--------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                        ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node               ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.077 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.307      ;
; 0.084 ; clk_div[2]             ; clk_div[2]            ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.314      ;
; 0.107 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.337      ;
; 0.108 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.338      ;
; 0.111 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.341      ;
; 0.147 ; clk_div[2]             ; sdram:sdram|q[1]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.377      ;
; 0.148 ; clk_div[2]             ; sdram:sdram|q[0]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.378      ;
; 0.151 ; clk_div[2]             ; sdram:sdram|q[2]      ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -0.059     ; 0.381      ;
; 0.187 ; sdram:sdram|q[2]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:sdram|q[1]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; clk_div[1]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; sdram:sdram|q[0]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; clk_div[0]             ; clk_div[0]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.314      ;
; 0.201 ; clk_div[0]             ; clk_div[1]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.321      ;
; 0.222 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.342      ;
; 0.263 ; clk_div[1]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.383      ;
; 0.298 ; clk_div[0]             ; clk_div[2]            ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.418      ;
; 0.304 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.424      ;
; 0.314 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.434      ;
; 0.323 ; sdram:sdram|q[0]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.443      ;
; 0.339 ; sdram:sdram|q[2]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.459      ;
; 0.343 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.464      ;
; 0.393 ; sdram:sdram|q[1]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.513      ;
; 0.395 ; sdram:sdram|q[0]       ; sdram:sdram|q[2]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.515      ;
; 0.412 ; sdram:sdram|q[1]       ; sdram:sdram|q[0]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.532      ;
; 0.452 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.572      ;
; 0.463 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.583      ;
; 0.466 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.586      ;
; 0.491 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.611      ;
; 0.495 ; sdram:sdram|q[2]       ; sdram:sdram|q[1]      ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.615      ;
; 0.529 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.649      ;
; 0.532 ; sdram:sdram|reset[0]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.652      ;
; 0.550 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.670      ;
; 0.554 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.674      ;
; 0.557 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.677      ;
; 0.595 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.715      ;
; 0.638 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.756      ;
; 0.639 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.757      ;
; 0.640 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.758      ;
; 0.640 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.759      ;
; 0.647 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.765      ;
; 0.649 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.767      ;
; 0.649 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.768      ;
; 0.654 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.773      ;
; 0.654 ; sdram:sdram|q[2]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.772      ;
; 0.666 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.785      ;
; 0.680 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.799      ;
; 0.683 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.802      ;
; 0.685 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.803      ;
; 0.687 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.805      ;
; 0.701 ; sdram:sdram|q[0]       ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.034      ; 0.819      ;
; 0.714 ; sdram:sdram|reset[1]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.833      ;
; 0.725 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.845      ;
; 0.726 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.846      ;
; 0.732 ; sdram:sdram|q[1]       ; sdram:sdram|sd_cmd[2] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.851      ;
; 0.783 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.902      ;
; 0.786 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.905      ;
; 0.804 ; sdram:sdram|reset[1]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.924      ;
; 0.813 ; sdram:sdram|reset[3]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 0.932      ;
; 0.884 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.003      ;
; 0.885 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[0] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.004      ;
; 0.887 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.006      ;
; 0.888 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[3] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.007      ;
; 0.899 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.019      ;
; 0.899 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.019      ;
; 0.899 ; sdram:sdram|reset[3]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.019      ;
; 0.926 ; sdram:sdram|q[1]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.045      ;
; 0.926 ; sdram:sdram|q[1]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.045      ;
; 0.926 ; sdram:sdram|q[1]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.045      ;
; 0.926 ; sdram:sdram|q[1]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.045      ;
; 0.926 ; sdram:sdram|q[1]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.045      ;
; 0.938 ; sdram:sdram|reset[4]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.057      ;
; 0.952 ; sdram:sdram|reset[0]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.071      ;
; 0.952 ; sdram:sdram|reset[2]   ; sdram:sdram|sd_cmd[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.071      ;
; 0.974 ; sdram:sdram|q[2]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.093      ;
; 0.974 ; sdram:sdram|q[2]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.093      ;
; 0.974 ; sdram:sdram|q[2]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.093      ;
; 0.974 ; sdram:sdram|q[2]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.093      ;
; 0.974 ; sdram:sdram|q[2]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.093      ;
; 1.024 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.144      ;
; 1.024 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.144      ;
; 1.024 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.144      ;
; 1.024 ; sdram:sdram|reset[4]   ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.144      ;
; 1.035 ; sdram:sdram|q[0]       ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.154      ;
; 1.035 ; sdram:sdram|q[0]       ; sdram:sdram|reset[3]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.154      ;
; 1.035 ; sdram:sdram|q[0]       ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.154      ;
; 1.035 ; sdram:sdram|q[0]       ; sdram:sdram|reset[2]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.154      ;
; 1.035 ; sdram:sdram|q[0]       ; sdram:sdram|reset[4]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.035      ; 1.154      ;
; 1.038 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[0]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.158      ;
; 1.038 ; sdram:sdram|reset[2]   ; sdram:sdram|reset[1]  ; pll|altpll_component|auto_generated|pll1|clk[1] ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 1.158      ;
; 2.329 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.503     ; 1.010      ;
; 2.331 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.503     ; 1.012      ;
; 2.343 ; T80s:T80s|WR_n         ; sdram:sdram|sd_cmd[0] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.503     ; 1.024      ;
; 2.428 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.503     ; 1.109      ;
; 2.430 ; T80s:T80s|RD_n         ; sdram:sdram|sd_cmd[3] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.503     ; 1.111      ;
; 2.582 ; T80s:T80s|T80:u0|A[15] ; sdram:sdram|sd_cmd[1] ; clk_div[2]                                      ; pll|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; -1.512     ; 1.254      ;
+-------+------------------------+-----------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div[2]'                                                                                                                                                                                                    ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.159 ; T80s:T80s|T80:u0|A[0]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.227      ; 0.490      ;
; 0.162 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.227      ; 0.493      ;
; 0.165 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 0.495      ;
; 0.173 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.234      ; 0.511      ;
; 0.180 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.241      ; 0.525      ;
; 0.183 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.225      ; 0.512      ;
; 0.186 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.522      ;
; 0.186 ; T80s:T80s|T80:u0|Alternate                ; T80s:T80s|T80:u0|Alternate                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|IntE_FF2                 ; T80s:T80s|T80:u0|IntE_FF2                                                                                        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|R[7]                     ; T80s:T80s|T80:u0|R[7]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; T80s:T80s|T80:u0|XY_Ind                   ; T80s:T80s|T80:u0|XY_Ind                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|Halt_FF                  ; T80s:T80s|T80:u0|Halt_FF                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|BTR_r                    ; T80s:T80s|T80:u0|BTR_r                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|TState[2]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|MCycle[0]                ; T80s:T80s|T80:u0|MCycle[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|MCycle[1]                ; T80s:T80s|T80:u0|MCycle[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|MCycle[2]                ; T80s:T80s|T80:u0|MCycle[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|ISet[0]                  ; T80s:T80s|T80:u0|ISet[0]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; T80s:T80s|T80:u0|ISet[1]                  ; T80s:T80s|T80:u0|ISet[1]                                                                                         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[0]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; T80s:T80s|T80:u0|Ap[0]                    ; T80s:T80s|T80:u0|ACC[0]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.316      ;
; 0.205 ; T80s:T80s|T80:u0|ACC[7]                   ; T80s:T80s|T80:u0|Ap[7]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; T80s:T80s|T80:u0|ACC[1]                   ; T80s:T80s|T80:u0|Ap[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.236      ; 0.546      ;
; 0.207 ; T80s:T80s|T80:u0|ACC[0]                   ; T80s:T80s|T80:u0|Ap[0]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.327      ;
; 0.218 ; T80s:T80s|T80:u0|ACC[4]                   ; T80s:T80s|T80:u0|Ap[4]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.338      ;
; 0.222 ; T80s:T80s|T80:u0|ACC[5]                   ; T80s:T80s|T80:u0|Ap[5]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.342      ;
; 0.252 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; T80s:T80s|T80:u0|Ap[2]                    ; T80s:T80s|T80:u0|ACC[2]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; T80s:T80s|T80:u0|Ap[3]                    ; T80s:T80s|T80:u0|ACC[3]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; T80s:T80s|T80:u0|Ap[4]                    ; T80s:T80s|T80:u0|ACC[4]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; T80s:T80s|T80:u0|TState[0]                ; T80s:T80s|T80:u0|TState[1]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; T80s:T80s|T80:u0|Ap[5]                    ; T80s:T80s|T80:u0|ACC[5]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; T80s:T80s|T80:u0|A[10]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.227      ; 0.587      ;
; 0.262 ; T80s:T80s|T80:u0|I[0]                     ; T80s:T80s|T80:u0|A[8]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.382      ;
; 0.271 ; T80s:T80s|T80:u0|DO[6]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.240      ; 0.615      ;
; 0.271 ; T80s:T80s|T80:u0|A[11]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 0.604      ;
; 0.272 ; T80s:T80s|T80:u0|ACC[2]                   ; T80s:T80s|T80:u0|Ap[2]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.392      ;
; 0.290 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.231      ; 0.625      ;
; 0.290 ; T80s:T80s|T80:u0|ACC[3]                   ; T80s:T80s|T80:u0|Ap[3]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.410      ;
; 0.290 ; T80s:T80s|T80:u0|F[1]                     ; T80s:T80s|T80:u0|Fp[1]                                                                                           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.410      ;
; 0.294 ; T80s:T80s|T80:u0|Ap[7]                    ; T80s:T80s|T80:u0|ACC[7]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.414      ;
; 0.297 ; T80s:T80s|T80:u0|Ap[1]                    ; T80s:T80s|T80:u0|ACC[1]                                                                                          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; cpu_reset_cnt[3]                          ; cpu_reset_cnt[3]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cpu_reset_cnt[2]                          ; cpu_reset_cnt[2]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; cpu_reset_cnt[1]                          ; cpu_reset_cnt[1]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.419      ;
; 0.299 ; cpu_reset_cnt[7]                          ; cpu_reset_cnt[7]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; cpu_reset_cnt[4]                          ; cpu_reset_cnt[4]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; cpu_reset_cnt[6]                          ; cpu_reset_cnt[6]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_datain_reg0                      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 0.632      ;
; 0.303 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 0.633      ;
; 0.303 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 0.636      ;
; 0.305 ; cpu_reset_cnt[5]                          ; cpu_reset_cnt[5]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; T80s:T80s|T80:u0|R[1]                     ; T80s:T80s|T80:u0|R[1]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; T80s:T80s|T80:u0|R[4]                     ; T80s:T80s|T80:u0|R[4]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; T80s:T80s|T80:u0|R[6]                     ; T80s:T80s|T80:u0|R[6]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; T80s:T80s|T80:u0|R[3]                     ; T80s:T80s|T80:u0|R[3]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; T80s:T80s|T80:u0|R[5]                     ; T80s:T80s|T80:u0|R[5]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.427      ;
; 0.307 ; T80s:T80s|T80:u0|R[2]                     ; T80s:T80s|T80:u0|R[2]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.428      ;
; 0.314 ; cpu_reset_cnt[0]                          ; cpu_reset_cnt[0]                                                                                                 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.435      ;
; 0.322 ; T80s:T80s|T80:u0|DO[5]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.224      ; 0.650      ;
; 0.322 ; T80s:T80s|T80:u0|I[1]                     ; T80s:T80s|T80:u0|A[9]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.442      ;
; 0.324 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 0.649      ;
; 0.325 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.223      ; 0.652      ;
; 0.329 ; T80s:T80s|T80:u0|R[0]                     ; T80s:T80s|T80:u0|R[0]                                                                                            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.450      ;
; 0.330 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 0.660      ;
; 0.330 ; T80s:T80s|T80:u0|A[2]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.221      ; 0.655      ;
; 0.333 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.239      ; 0.676      ;
; 0.338 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsH[5][6] ; T80s:T80s|T80:u0|RegBusA_r[14]                                                                                   ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.458      ;
; 0.338 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][0] ; T80s:T80s|T80:u0|RegBusA_r[0]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[7][2] ; T80s:T80s|T80:u0|RegBusA_r[2]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.459      ;
; 0.338 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][4] ; T80s:T80s|T80:u0|RegBusA_r[4]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.459      ;
; 0.339 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:T80s|T80:u0|RegBusA_r[3]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.037      ; 0.460      ;
; 0.340 ; T80s:T80s|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:T80s|T80:u0|RegBusA_r[5]                                                                                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.460      ;
; 0.341 ; T80s:T80s|T80:u0|A[3]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.223      ; 0.668      ;
; 0.341 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.237      ; 0.682      ;
; 0.343 ; T80s:T80s|T80:u0|A[11]                    ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.227      ; 0.674      ;
; 0.355 ; T80s:T80s|T80:u0|DO[3]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.234      ; 0.693      ;
; 0.356 ; T80s:T80s|T80:u0|A[9]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.692      ;
; 0.358 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.238      ; 0.700      ;
; 0.358 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a2~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.239      ; 0.701      ;
; 0.359 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.241      ; 0.704      ;
; 0.364 ; T80s:T80s|T80:u0|A[4]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.223      ; 0.691      ;
; 0.364 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.236      ; 0.704      ;
; 0.367 ; T80s:T80s|T80:u0|A[8]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.233      ; 0.704      ;
; 0.369 ; T80s:T80s|T80:u0|A[4]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a1~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.222      ; 0.695      ;
; 0.370 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.233      ; 0.707      ;
; 0.372 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.231      ; 0.707      ;
; 0.375 ; T80s:T80s|T80:u0|A[1]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.711      ;
; 0.376 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.242      ; 0.722      ;
; 0.378 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.244      ; 0.726      ;
; 0.378 ; T80s:T80s|T80:u0|A[6]                     ; boot_rom:boot_rom|altsyncram:altsyncram_component|altsyncram_09a1:auto_generated|ram_block1a0~porta_address_reg0 ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.714      ;
; 0.382 ; T80s:T80s|T80:u0|DO[4]                    ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_datain_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.244      ; 0.730      ;
; 0.385 ; T80s:T80s|T80:u0|TState[1]                ; T80s:T80s|T80:u0|TState[2]                                                                                       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 0.719      ;
; 0.392 ; T80s:T80s|T80:u0|A[5]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.226      ; 0.722      ;
; 0.394 ; T80s:T80s|T80:u0|A[6]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~porta_address_reg0                     ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.232      ; 0.730      ;
; 0.396 ; T80s:T80s|T80:u0|A[7]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.229      ; 0.729      ;
; 0.403 ; T80s:T80s|T80:u0|A[7]                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~porta_address_reg0                    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.231      ; 0.738      ;
+-------+-------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                     ; To Node                                                                                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.186 ; vga:vga|video_counter[13]                                                     ; vga:vga|video_counter[13]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[12]                                                     ; vga:vga|video_counter[12]                                                                     ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[9]                                                      ; vga:vga|video_counter[9]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[8]                                                      ; vga:vga|video_counter[8]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[7]                                                      ; vga:vga|video_counter[7]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[6]                                                      ; vga:vga|video_counter[6]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[5]                                                      ; vga:vga|video_counter[5]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:vga|video_counter[2]                                                      ; vga:vga|video_counter[2]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:vga|vs                                                                    ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|hs                                                                    ; vga:vga|hs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[4]                                                      ; vga:vga|video_counter[4]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:vga|video_counter[3]                                                      ; vga:vga|video_counter[3]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.277 ; vga:vga|v_cnt[0]                                                              ; vga:vga|vs                                                                                    ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.281 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.402      ;
; 0.288 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.409      ;
; 0.294 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.577      ;
; 0.295 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.578      ;
; 0.309 ; vga:vga|h_cnt[7]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vga:vga|v_cnt[5]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vga:vga|v_cnt[9]                                                              ; vga:vga|v_cnt[9]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.321 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.323 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[0]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.443      ;
; 0.333 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.454      ;
; 0.341 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.462      ;
; 0.343 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.630      ;
; 0.343 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.630      ;
; 0.350 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.471      ;
; 0.352 ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0] ; vga:vga|pixel[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.473      ;
; 0.355 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.642      ;
; 0.359 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.183      ; 0.646      ;
; 0.366 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.654      ;
; 0.367 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.650      ;
; 0.367 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.649      ;
; 0.369 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.176      ; 0.649      ;
; 0.370 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.652      ;
; 0.380 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.663      ;
; 0.447 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.728      ;
; 0.447 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.732      ;
; 0.459 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.466 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.747      ;
; 0.468 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[6]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; vga:vga|h_cnt[4]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vga:vga|v_cnt[4]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; vga:vga|h_cnt[1]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.173      ; 0.748      ;
; 0.472 ; vga:vga|video_counter[1]                                                      ; vga:vga|video_counter[1]                                                                      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.593      ;
; 0.472 ; vga:vga|h_cnt[6]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vga:vga|h_cnt[2]                                                              ; vga:vga|h_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; vga:vga|h_cnt[8]                                                              ; vga:vga|h_cnt[8]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; vga:vga|h_cnt[0]                                                              ; vga:vga|h_cnt[2]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.475 ; vga:vga|v_cnt[2]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.595      ;
; 0.482 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.169      ; 0.755      ;
; 0.484 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.169      ; 0.757      ;
; 0.484 ; vga:vga|video_counter[11]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.170      ; 0.758      ;
; 0.486 ; vga:vga|video_counter[0]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.769      ;
; 0.490 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.778      ;
; 0.490 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.186      ; 0.780      ;
; 0.492 ; vga:vga|video_counter[10]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.170      ; 0.766      ;
; 0.493 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 0.777      ;
; 0.493 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.781      ;
; 0.494 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.179      ; 0.777      ;
; 0.498 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.784      ;
; 0.499 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.788      ;
; 0.502 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.787      ;
; 0.502 ; vga:vga|video_counter[9]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.787      ;
; 0.503 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.181      ; 0.788      ;
; 0.503 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.178      ; 0.785      ;
; 0.506 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.794      ;
; 0.509 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.176      ; 0.789      ;
; 0.510 ; vga:vga|video_counter[12]                                                     ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.182      ; 0.796      ;
; 0.512 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 0.790      ;
; 0.513 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.802      ;
; 0.514 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.803      ;
; 0.514 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.795      ;
; 0.516 ; vga:vga|video_counter[6]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.184      ; 0.804      ;
; 0.518 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.172      ; 0.794      ;
; 0.519 ; vga:vga|video_counter[4]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 0.803      ;
; 0.519 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.800      ;
; 0.522 ; vga:vga|video_counter[3]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.180      ; 0.806      ;
; 0.522 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[1]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vga:vga|h_cnt[3]                                                              ; vga:vga|h_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vga:vga|v_cnt[3]                                                              ; vga:vga|v_cnt[5]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vga:vga|h_cnt[5]                                                              ; vga:vga|h_cnt[7]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[3]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; vga:vga|video_counter[2]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.177      ; 0.805      ;
; 0.525 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 0.803      ;
; 0.525 ; vga:vga|video_counter[8]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.185      ; 0.814      ;
; 0.526 ; vga:vga|video_counter[5]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.175      ; 0.805      ;
; 0.526 ; vga:vga|v_cnt[1]                                                              ; vga:vga|v_cnt[4]                                                                              ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.646      ;
; 0.529 ; vga:vga|video_counter[7]                                                      ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.174      ; 0.807      ;
+-------+-------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_div[2]'                                                                                         ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.007 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ALU_Op_r[3]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 1.935      ;
; -1.007 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Save_ALU_r       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 1.935      ;
; -1.007 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[4] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.059     ; 1.935      ;
; -1.007 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Halt_FF          ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.934      ;
; -1.007 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.060     ; 1.934      ;
; -1.006 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 1.940      ;
; -1.006 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|BTR_r            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.053     ; 1.940      ;
; -1.006 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[0]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 1.930      ;
; -1.006 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_State[1]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.063     ; 1.930      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 1.955      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 1.955      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.037     ; 1.952      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 1.955      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.954      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.954      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.954      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[14]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 1.955      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[13]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[15]      ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.033     ; 1.956      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.036     ; 1.953      ;
; -1.002 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[0]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.034     ; 1.955      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 1.933      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[0]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[2]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[3]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[4]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.044     ; 1.944      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.044     ; 1.944      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.035     ; 1.953      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.052     ; 1.936      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[8]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 1.933      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[7]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[5]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[4]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[3]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 1.933      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[0]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.943      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|I[1]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 1.933      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Ap[1]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|ACC[1]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.934      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[9]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.055     ; 1.933      ;
; -1.001 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|A[13]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.044     ; 1.944      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.047     ; 1.940      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[8]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[10]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[9]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|SP[15]           ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.039     ; 1.948      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|F[2]             ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.054     ; 1.933      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|MCycles[2]       ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.045     ; 1.942      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|WR_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[6]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.931      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[7]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.931      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[2]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.931      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[4]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.931      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|T80:u0|DO[0]            ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.056     ; 1.931      ;
; -1.000 ; cpu_reset_cnt[5] ; T80s:T80s|RD_n                    ; clk_div[2]   ; clk_div[2]  ; 1.000        ; -0.057     ; 1.930      ;
+--------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_div[2]'                                                                                         ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.460 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IntE_FF2         ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.574      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[1]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.026      ; 1.571      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ALU_Op_r[1]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.580      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.023      ; 1.568      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.044      ; 1.589      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[14]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.044      ; 1.589      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.023      ; 1.568      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.591      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|I[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[7]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.041      ; 1.586      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.575      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[0]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.026      ; 1.571      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TState[2]        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.026      ; 1.571      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|MCycles[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.036      ; 1.581      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.580      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.023      ; 1.568      ;
; 1.461 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|DO[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.580      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.576      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.031      ; 1.577      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[0]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.573      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[0]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PreserveC_r      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.575      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Arith16_r        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.575      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Fp[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ACC[6]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.567      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.576      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|No_BTR           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.029      ; 1.575      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|F[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.030      ; 1.576      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|ISet[1]          ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.027      ; 1.573      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|A[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.021      ; 1.567      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[0]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.580      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[1]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.580      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|IR[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.028      ; 1.574      ;
; 1.462 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Pre_XY_F_M[2]    ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.034      ; 1.580      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[2]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[3]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[3]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[5]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[4]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.466 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[4]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[4]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[5]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[1] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.025      ; 1.576      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[0] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.025      ; 1.576      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[2] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.025      ; 1.576      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Read_To_Reg_r[3] ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.025      ; 1.576      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[7]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|XY_Ind           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|Alternate        ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[0]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[1]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[2]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[2]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[3]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[11]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.594      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[3]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[4]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[12]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.594      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[0]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[1]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[1]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 1.599      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[1]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[2]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 1.599      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[5]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.038      ; 1.589      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|SP[13]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.043      ; 1.594      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|DI_Reg[6]               ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.035      ; 1.586      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[5]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|R[6]             ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.045      ; 1.596      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[7]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 1.599      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[7]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[8]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.049      ; 1.600      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[8]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[9]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.049      ; 1.600      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[9]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[10]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.598      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[10]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.598      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[11]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.049      ; 1.600      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[11]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[12]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.047      ; 1.598      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[12]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[14]      ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.049      ; 1.600      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[14]           ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|TmpAddr[6]       ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.048      ; 1.599      ;
; 1.467 ; cpu_reset_cnt[2] ; T80s:T80s|T80:u0|PC[6]            ; clk_div[2]   ; clk_div[2]  ; 0.000        ; 0.046      ; 1.597      ;
+-------+------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_48[0]'                                                                                             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]                                                  ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; -0.077 ; -0.077       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; -0.050 ; -0.050       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; -0.033 ; -0.033       ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|i                                          ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|inclk[0]                            ;
; 1.033  ; 1.033        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~inputclkctrl|outclk                              ;
; 1.049  ; 1.049        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]            ;
; 1.052  ; 1.052        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; CLOCK_48[0]~input|o                                          ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 1.060  ; 1.060        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]              ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]              ;
; 1.076  ; 1.076        ; 0.000          ; High Pulse Width ; CLOCK_48[0] ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout    ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_div[2]'                                                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock      ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|DI_Reg[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|RD_n               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ACC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ALU_Op_r[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[10]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[11]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[12]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[13]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[14]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[15]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[8]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|A[9]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Alternate   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Ap[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Arith16_r   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BTR_r       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusA[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|BusB[7]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|DO[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|F[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Fp[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|Halt_FF     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|IR[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|ISet[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk_div[2] ; Rise       ; T80s:T80s|T80:u0|I[0]        ;
+--------+--------------+----------------+------------+------------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[1]'                                                                                                      ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; -0.500 ; 1.500        ; 2.000          ; Min Period       ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]                                                            ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[0]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[1]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|q[2]                                                      ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[0]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[1]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[2]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[3]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|reset[4]                                                  ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[0]                                                 ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[1]                                                 ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[2]                                                 ;
; 0.550  ; 0.766        ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram:sdram|sd_cmd[3]                                                 ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.727  ; 0.727        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.749  ; 0.749        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0] ;
; 0.751  ; 0.751        ; 0.000          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; pll|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk   ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[0]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[1]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; clk_div[2]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[0]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[1]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|q[2]|clk                                                        ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[0]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[1]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[2]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[3]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|reset[4]|clk                                                    ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[0]|clk                                                   ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[1]|clk                                                   ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[2]|clk                                                   ;
; 0.772  ; 0.772        ; 0.000          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; sdram|sd_cmd[3]|clk                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|address_reg_b[0]                 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[7]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[8]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[9]                                                                              ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[0]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[10]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[11]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[12]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[13]                                                                     ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[1]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[2]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[3]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[4]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[5]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[6]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[7]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[8]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|video_counter[9]                                                                      ;
; -0.477 ; 1.523        ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|vs                                                                                    ;
; 0.497  ; 0.727        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a15~portb_address_reg0 ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a10~portb_address_reg0 ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a14~portb_address_reg0 ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.498  ; 0.728        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a11~portb_address_reg0 ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a12~portb_address_reg0 ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a3~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a5~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a7~portb_address_reg0  ;
; 0.499  ; 0.729        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a9~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.500  ; 0.730        ; 0.230          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.557  ; 0.787        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.558  ; 0.788        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a13~portb_address_reg0 ;
; 0.558  ; 0.788        ; 0.230          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|altsyncram:vmem_rtl_0|altsyncram_u8d1:auto_generated|ram_block1a8~portb_address_reg0  ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[0]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[1]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[2]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[3]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[4]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[5]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[6]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[7]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[8]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|h_cnt[9]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|hs                                                                                    ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[0]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|pixel[1]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[0]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[1]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[2]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[3]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[4]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[5]                                                                              ;
; 0.558  ; 0.742        ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vga:vga|v_cnt[6]                                                                              ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+-----------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 1.863 ; 2.783 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 1.549 ; 2.414 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 1.768 ; 2.671 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 1.713 ; 2.635 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 1.628 ; 2.503 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 1.863 ; 2.783 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 1.677 ; 2.571 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 1.676 ; 2.603 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 1.585 ; 2.490 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -0.623 ; -1.410 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -0.701 ; -1.484 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.649 ; -1.428 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.741 ; -1.565 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -0.711 ; -1.501 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.716 ; -1.513 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.623 ; -1.410 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -0.730 ; -1.554 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -0.770 ; -1.599 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 6.915 ; 6.949 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.942 ; 6.244 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.915 ; 6.949 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 5.285 ; 5.498 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 5.387 ; 5.581 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 5.245 ; 5.465 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 5.602 ; 5.818 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 5.254 ; 5.446 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.395 ; 5.619 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 5.973 ; 5.895 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.572 ; 4.686 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.396 ; 4.476 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.380 ; 4.513 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.973 ; 5.895 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.189 ; 4.301 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 4.501 ; 4.632 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.223 ; 4.327 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.337 ; 4.447 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 5.146 ; 5.329 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.522 ; 4.657 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 4.009 ; 4.076 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.407 ; 4.514 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 4.187 ; 4.280 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.393 ; 4.480 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.422 ; 4.563 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.345 ; 4.462 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 5.076 ; 4.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 3.758 ; 3.792 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 5.076 ; 4.869 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 3.097 ; 3.044 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 3.502 ; 3.465 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 3.868 ; 3.890 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 3.661 ; 3.721 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 3.392 ; 3.432 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 3.472 ; 3.448 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 3.172 ; 3.153 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 3.320 ; 3.301 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.679 ; 2.755 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.417 ; 2.477 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 4.223 ; 4.060 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.634 ; 2.711 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.345 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.335 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 4.837 ; 4.725 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 4.837 ; 4.725 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 3.777 ; 3.711 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 3.692 ; 3.563 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 4.614 ; 4.269 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 3.359 ; 3.466 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 3.432 ; 3.444 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 3.344 ; 3.360 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 4.614 ; 4.269 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 2.759 ; 2.794 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 3.370 ; 3.299 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 3.007 ; 3.081 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 3.198 ; 3.201 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 3.214 ; 3.224 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 3.370 ; 3.299 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 2.890 ; 2.911 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 4.645 ; 4.789 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.115 ; 5.325 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.703 ; 6.702 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 4.763 ; 4.963 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 4.829 ; 4.963 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 4.915 ; 5.069 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 5.301 ; 5.508 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 4.645 ; 4.789 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.196 ; 5.406 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 3.864 ; 3.926 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.408 ; 4.515 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.239 ; 4.314 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.221 ; 4.346 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.811 ; 5.726 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.038 ; 4.143 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 4.337 ; 4.461 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.069 ; 4.167 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.179 ; 4.282 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.956 ; 5.129 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.357 ; 4.484 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 3.864 ; 3.926 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.246 ; 4.347 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 4.034 ; 4.122 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.233 ; 4.314 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.260 ; 4.393 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.187 ; 4.297 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 2.372 ; 2.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 2.769 ; 2.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 4.098 ; 3.902 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 2.426 ; 2.428 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 2.524 ; 2.499 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 2.876 ; 2.907 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 2.572 ; 2.659 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 2.748 ; 2.765 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 2.573 ; 2.557 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 2.372 ; 2.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 2.517 ; 2.494 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.390 ; 2.461 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.139 ; 2.195 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 3.934 ; 3.765 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.347 ; 2.419 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.110 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.099 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 2.700 ; 2.726 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 3.998 ; 3.798 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 2.708 ; 2.727 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 2.700 ; 2.726 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 2.777 ; 2.818 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 2.799 ; 2.849 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 2.777 ; 2.818 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 2.831 ; 2.877 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 4.108 ; 3.897 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 2.533 ; 2.565 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 2.578 ; 2.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 2.578 ; 2.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 2.592 ; 2.613 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 2.609 ; 2.637 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 2.858 ; 2.915 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 2.662 ; 2.680 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.926 ; 4.852 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.634 ; 5.541 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.628 ; 5.535 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 5.360 ; 5.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 7.051 ; 6.751 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 5.360 ; 5.295 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 5.359 ; 5.294 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 5.336 ; 5.262 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 5.336 ; 5.262 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.926 ; 4.852 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 5.242 ; 5.168 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 5.242 ; 5.168 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 5.252 ; 5.178 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 5.252 ; 5.178 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 5.252 ; 5.178 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 5.288 ; 5.214 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 5.288 ; 5.214 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.480 ; 4.406 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.170 ; 5.077 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.163 ; 5.070 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.903 ; 4.838 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 6.587 ; 6.287 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.903 ; 4.838 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.903 ; 4.838 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.873 ; 4.799 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.873 ; 4.799 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.480 ; 4.406 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.783 ; 4.709 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.783 ; 4.709 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.793 ; 4.719 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.793 ; 4.719 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.793 ; 4.719 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.827 ; 4.753 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.827 ; 4.753 ; Rise       ; clk_div[2]      ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Output Disable Times                                                              ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.807     ; 4.881     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.629     ; 5.722     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.618     ; 5.711     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 5.355     ; 5.420     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 6.832     ; 7.132     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 5.355     ; 5.420     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 5.354     ; 5.419     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 5.294     ; 5.368     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 5.294     ; 5.368     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.807     ; 4.881     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 5.180     ; 5.254     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 5.180     ; 5.254     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 5.184     ; 5.258     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 5.184     ; 5.258     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 5.184     ; 5.258     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 5.224     ; 5.298     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 5.224     ; 5.298     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                      ;
+---------------+------------+-----------+-----------+------------+-----------------+
; Data Port     ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+---------------+------------+-----------+-----------+------------+-----------------+
; SDRAM_DQ[*]   ; clk_div[2] ; 4.375     ; 4.449     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0]  ; clk_div[2] ; 5.174     ; 5.267     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1]  ; clk_div[2] ; 5.163     ; 5.256     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2]  ; clk_div[2] ; 4.908     ; 4.973     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3]  ; clk_div[2] ; 6.378     ; 6.678     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4]  ; clk_div[2] ; 4.908     ; 4.973     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5]  ; clk_div[2] ; 4.907     ; 4.972     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6]  ; clk_div[2] ; 4.843     ; 4.917     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7]  ; clk_div[2] ; 4.843     ; 4.917     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[8]  ; clk_div[2] ; 4.375     ; 4.449     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[9]  ; clk_div[2] ; 4.734     ; 4.808     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[10] ; clk_div[2] ; 4.734     ; 4.808     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[11] ; clk_div[2] ; 4.738     ; 4.812     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[12] ; clk_div[2] ; 4.738     ; 4.812     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[13] ; clk_div[2] ; 4.738     ; 4.812     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[14] ; clk_div[2] ; 4.776     ; 4.850     ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[15] ; clk_div[2] ; 4.776     ; 4.850     ; Rise       ; clk_div[2]      ;
+---------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                 ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Clock                                               ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -14.705   ; -0.267 ; -3.522   ; 1.460   ; -3.201              ;
;  CLOCK_48[0]                                        ; N/A       ; N/A    ; N/A      ; N/A     ; -3.000              ;
;  clk_div[2]                                         ; -14.705   ; 0.159  ; -3.522   ; 1.460   ; -3.201              ;
;  pll|altpll_component|auto_generated|pll1|clk[1]    ; -6.498    ; -0.267 ; N/A      ; N/A     ; -0.987              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; -5.544    ; 0.186  ; N/A      ; N/A     ; -2.678              ;
; Design-wide TNS                                     ; -4101.329 ; -0.819 ; -606.182 ; 0.0     ; -792.422            ;
;  CLOCK_48[0]                                        ; N/A       ; N/A    ; N/A      ; N/A     ; -3.582              ;
;  clk_div[2]                                         ; -3865.354 ; 0.000  ; -606.182 ; 0.000   ; -688.389            ;
;  pll|altpll_component|auto_generated|pll1|clk[1]    ; -28.585   ; -0.819 ; N/A      ; N/A     ; -14.805             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; -207.390  ; 0.000  ; N/A      ; N/A     ; -86.228             ;
+-----------------------------------------------------+-----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; 4.370 ; 4.516 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; 3.638 ; 3.805 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; 4.215 ; 4.352 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; 4.041 ; 4.214 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; 3.834 ; 3.999 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; 4.370 ; 4.516 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; 3.960 ; 4.013 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; 3.873 ; 4.092 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; 3.681 ; 3.883 ; Rise       ; clk_div[2]      ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SDRAM_DQ[*]  ; clk_div[2] ; -0.623 ; -1.257 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[0] ; clk_div[2] ; -0.701 ; -1.442 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[1] ; clk_div[2] ; -0.649 ; -1.360 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[2] ; clk_div[2] ; -0.741 ; -1.565 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[3] ; clk_div[2] ; -0.711 ; -1.463 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[4] ; clk_div[2] ; -0.716 ; -1.477 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[5] ; clk_div[2] ; -0.623 ; -1.257 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[6] ; clk_div[2] ; -0.730 ; -1.538 ; Rise       ; clk_div[2]      ;
;  SDRAM_DQ[7] ; clk_div[2] ; -0.770 ; -1.581 ; Rise       ; clk_div[2]      ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 14.308 ; 13.428 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 13.336 ; 12.718 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 14.308 ; 13.428 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 11.797 ; 11.286 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 11.989 ; 11.482 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 11.556 ; 11.220 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 12.492 ; 11.944 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 11.679 ; 11.147 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 11.950 ; 11.460 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 11.885 ; 11.248 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 9.852  ; 9.540  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 9.454  ; 9.193  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 9.468  ; 9.271  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 11.885 ; 11.248 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 8.899  ; 8.804  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 9.756  ; 9.467  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 8.950  ; 8.845  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 9.222  ; 9.071  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 11.159 ; 10.713 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 9.607  ; 9.420  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 8.509  ; 8.369  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 9.475  ; 9.186  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 8.946  ; 8.766  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 9.448  ; 9.149  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 9.382  ; 9.312  ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 9.269  ; 9.093  ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 10.217 ; 9.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 8.449  ; 8.145  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 10.217 ; 9.609  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 7.003  ; 6.733  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 7.827  ; 7.574  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 8.694  ; 8.344  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 8.330  ; 7.983  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 7.782  ; 7.356  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 7.821  ; 7.484  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 6.767  ; 7.098  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 7.482  ; 7.243  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 6.055  ; 5.760  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 5.436  ; 5.208  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 8.261  ; 7.616  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 5.857  ; 5.640  ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 3.014  ;        ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;        ; 2.836  ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 9.641  ; 8.984  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 9.641  ; 8.984  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 8.085  ; 7.878  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 7.917  ; 7.669  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 8.771  ; 8.230  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 7.449  ; 7.162  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 7.398  ; 7.131  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 7.216  ; 6.952  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 8.771  ; 8.230  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 5.937  ; 5.739  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 7.248  ; 6.991  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 6.579  ; 6.393  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 6.861  ; 6.642  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 6.915  ; 6.688  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 7.248  ; 6.991  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 6.318  ; 6.052  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+--------+--------+------------+----------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+
; SDRAM_A[*]    ; clk_div[2]  ; 4.645 ; 4.789 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[0]   ; clk_div[2]  ; 5.115 ; 5.325 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[1]   ; clk_div[2]  ; 6.703 ; 6.702 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[2]   ; clk_div[2]  ; 4.763 ; 4.963 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[3]   ; clk_div[2]  ; 4.829 ; 4.963 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[4]   ; clk_div[2]  ; 4.915 ; 5.069 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[5]   ; clk_div[2]  ; 5.301 ; 5.508 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[6]   ; clk_div[2]  ; 4.645 ; 4.789 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_A[7]   ; clk_div[2]  ; 5.196 ; 5.406 ; Rise       ; clk_div[2]                                         ;
; SDRAM_DQ[*]   ; clk_div[2]  ; 3.864 ; 3.926 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[0]  ; clk_div[2]  ; 4.408 ; 4.515 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[1]  ; clk_div[2]  ; 4.239 ; 4.314 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[2]  ; clk_div[2]  ; 4.221 ; 4.346 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[3]  ; clk_div[2]  ; 5.811 ; 5.726 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[4]  ; clk_div[2]  ; 4.038 ; 4.143 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[5]  ; clk_div[2]  ; 4.337 ; 4.461 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[6]  ; clk_div[2]  ; 4.069 ; 4.167 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[7]  ; clk_div[2]  ; 4.179 ; 4.282 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[8]  ; clk_div[2]  ; 4.956 ; 5.129 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[9]  ; clk_div[2]  ; 4.357 ; 4.484 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[10] ; clk_div[2]  ; 3.864 ; 3.926 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[11] ; clk_div[2]  ; 4.246 ; 4.347 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[12] ; clk_div[2]  ; 4.034 ; 4.122 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[13] ; clk_div[2]  ; 4.233 ; 4.314 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[14] ; clk_div[2]  ; 4.260 ; 4.393 ; Rise       ; clk_div[2]                                         ;
;  SDRAM_DQ[15] ; clk_div[2]  ; 4.187 ; 4.297 ; Rise       ; clk_div[2]                                         ;
; SDRAM_A[*]    ; CLOCK_48[0] ; 2.372 ; 2.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[0]   ; CLOCK_48[0] ; 2.769 ; 2.813 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[1]   ; CLOCK_48[0] ; 4.098 ; 3.902 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[2]   ; CLOCK_48[0] ; 2.426 ; 2.428 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[3]   ; CLOCK_48[0] ; 2.524 ; 2.499 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[4]   ; CLOCK_48[0] ; 2.876 ; 2.907 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[5]   ; CLOCK_48[0] ; 2.572 ; 2.659 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[6]   ; CLOCK_48[0] ; 2.748 ; 2.765 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[7]   ; CLOCK_48[0] ; 2.573 ; 2.557 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[9]   ; CLOCK_48[0] ; 2.372 ; 2.404 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
;  SDRAM_A[10]  ; CLOCK_48[0] ; 2.517 ; 2.494 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCAS    ; CLOCK_48[0] ; 2.390 ; 2.461 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nCS     ; CLOCK_48[0] ; 2.139 ; 2.195 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nRAS    ; CLOCK_48[0] ; 3.934 ; 3.765 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_nWE     ; CLOCK_48[0] ; 2.347 ; 2.419 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[1]    ;
; SDRAM_CLK     ; CLOCK_48[0] ; 1.110 ;       ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; SDRAM_CLK     ; CLOCK_48[0] ;       ; 1.099 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[2]    ;
; VGA_B[*]      ; CLOCK_48[0] ; 2.700 ; 2.726 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[3]     ; CLOCK_48[0] ; 3.998 ; 3.798 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[4]     ; CLOCK_48[0] ; 2.708 ; 2.727 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_B[5]     ; CLOCK_48[0] ; 2.700 ; 2.726 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G[*]      ; CLOCK_48[0] ; 2.777 ; 2.818 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[2]     ; CLOCK_48[0] ; 2.799 ; 2.849 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[3]     ; CLOCK_48[0] ; 2.777 ; 2.818 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[4]     ; CLOCK_48[0] ; 2.831 ; 2.877 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_G[5]     ; CLOCK_48[0] ; 4.108 ; 3.897 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS        ; CLOCK_48[0] ; 2.533 ; 2.565 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R[*]      ; CLOCK_48[0] ; 2.578 ; 2.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[2]     ; CLOCK_48[0] ; 2.578 ; 2.599 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[3]     ; CLOCK_48[0] ; 2.592 ; 2.613 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[4]     ; CLOCK_48[0] ; 2.609 ; 2.637 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  VGA_R[5]     ; CLOCK_48[0] ; 2.858 ; 2.915 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS        ; CLOCK_48[0] ; 2.662 ; 2.680 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+-------------+-------+-------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin          ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------+
; Input Transition Times                                           ;
+---------------+--------------+-----------------+-----------------+
; Pin           ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------+--------------+-----------------+-----------------+
; CLOCK_48[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[1]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[2]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[3]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[4]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[5]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[6]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[7]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[8]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[9]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[10]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[11]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[12]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[13]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[14]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; SDRAM_DQ[15]  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_48[0]   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+---------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin          ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDRAM_A[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_A[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_A[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[8]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[9]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[10]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_A[11]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_A[12]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQML   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQMH   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nWE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nCAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_nRAS   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_nCS    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_BA[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_CLK    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_CKE    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_HS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_VS       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_R[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_R[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_G[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; VGA_B[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[2]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; VGA_B[3]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; VGA_B[4]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; VGA_B[5]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[0]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[1]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[2]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[3]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; SDRAM_DQ[4]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[5]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; SDRAM_DQ[6]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[7]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[8]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[9]  ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[10] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[11] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[12] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[13] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[14] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; SDRAM_DQ[15] ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
+--------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                         ; clk_div[2]                                         ; 5299398  ; 0        ; 0        ; 0        ;
; clk_div[2]                                         ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 143      ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 17733    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk_div[2]                                         ; clk_div[2]                                         ; 5299398  ; 0        ; 0        ; 0        ;
; clk_div[2]                                         ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 15       ; 4        ; 0        ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[1]    ; pll|altpll_component|auto_generated|pll1|clk[1]    ; 143      ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 17733    ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_div[2] ; clk_div[2] ; 1384     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 44    ; 44   ;
; Unconstrained Output Port Paths ; 174   ; 174  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Warning (125092): Tcl Script File ram4k.qip not found
    Info (125063): set_global_assignment -name QIP_FILE ram4k.qip
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Oct 06 17:18:54 2016
Info: Command: quartus_sta soc -c soc
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'soc.sdc'
Warning (332174): Ignored filter at soc.sdc(41): CLOCK_27[0] could not be matched with a port
Warning (332049): Ignored create_clock at soc.sdc(41): Argument <targets> is an empty collection
    Info (332050): create_clock -name {clk_27} -period 37.037 -waveform { 0.000 18.500 } [get_ports {CLOCK_27[0]}]
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[1]} {pll|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 3 -multiply_by 2 -phase -28.93 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[2]} {pll|altpll_component|auto_generated|pll1|clk[2]}
    Info (332110): create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 32 -multiply_by 21 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Warning (332174): Ignored filter at soc.sdc(48): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a pin
Warning (332049): Ignored create_generated_clock at soc.sdc(48): Argument -source is an empty collection
    Info (332050): create_generated_clock -name sdclk_pin -source [get_pins {clock|altpll_component|auto_generated|pll1|clk[2]}] [get_ports {SDRAM_CLK}]
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at soc.sdc(65): sdclk_pin could not be matched with a clock
Warning (332049): Ignored set_input_delay at soc.sdc(65): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -max 6.4 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_input_delay at soc.sdc(66): Argument -clock is not an object ID
    Info (332050): set_input_delay -clock sdclk_pin -min 3.2 [get_ports SDRAM_DQ*]
Warning (332049): Ignored set_output_delay at soc.sdc(72): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -max 1.5 [get_ports SDRAM_*]
Warning (332049): Ignored set_output_delay at soc.sdc(73): Argument -clock is not an object ID
    Info (332050): set_output_delay -clock sdclk_pin -min -0.8 [get_ports SDRAM_*]
Warning (332174): Ignored filter at soc.sdc(91): clock|altpll_component|auto_generated|pll1|clk[2] could not be matched with a clock
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <from> is an empty collection
    Info (332050): set_multicycle_path -from [get_clocks {sdclk_pin}] -to [get_clocks {clock|altpll_component|auto_generated|pll1|clk[2]}] -setup -end 2
Warning (332049): Ignored set_multicycle_path at soc.sdc(91): Argument <to> is an empty collection
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_48[0] CLOCK_48[0]
    Info (332105): create_clock -period 1.000 -name clk_div[2] clk_div[2]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -14.705
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.705           -3865.354 clk_div[2] 
    Info (332119):    -6.498             -28.585 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -5.544            -207.390 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.135
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.135              -0.318 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.452               0.000 clk_div[2] 
    Info (332119):     0.452               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.522            -606.182 clk_div[2] 
Info (332146): Worst-case removal slack is 3.229
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.229               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -688.389 clk_div[2] 
    Info (332119):    -3.000              -3.000 CLOCK_48[0] 
    Info (332119):    -2.678             -86.228 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.987             -14.805 pll|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -13.783
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.783           -3610.030 clk_div[2] 
    Info (332119):    -5.912             -24.592 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -5.192            -187.306 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.267              -0.819 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.400               0.000 clk_div[2] 
    Info (332119):     0.401               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -3.124
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.124            -537.918 clk_div[2] 
Info (332146): Worst-case removal slack is 2.924
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.924               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -688.389 clk_div[2] 
    Info (332119):    -3.000              -3.000 CLOCK_48[0] 
    Info (332119):    -2.678             -86.228 vgapll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.987             -14.805 pll|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[1] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[1] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: pll|altpll_component|auto_generated|pll1|clk[2] with master clock period: 1.000 found on PLL node: pll|altpll_component|auto_generated|pll1|clk[2] does not match the master clock period requirement: 20.833
    Warning (332056): Clock: vgapll|altpll_component|auto_generated|pll1|clk[0] with master clock period: 1.000 found on PLL node: vgapll|altpll_component|auto_generated|pll1|clk[0] does not match the master clock period requirement: 20.833
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -5.957
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.957           -1486.616 clk_div[2] 
    Info (332119):    -2.880              -8.905 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -1.608             -41.063 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.077               0.000 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):     0.159               0.000 clk_div[2] 
    Info (332119):     0.186               0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case recovery slack is -1.007
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.007            -172.709 clk_div[2] 
Info (332146): Worst-case removal slack is 1.460
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.460               0.000 clk_div[2] 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000              -3.582 CLOCK_48[0] 
    Info (332119):    -1.000            -403.000 clk_div[2] 
    Info (332119):    -0.500              -7.500 pll|altpll_component|auto_generated|pll1|clk[1] 
    Info (332119):    -0.477             -29.097 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 529 megabytes
    Info: Processing ended: Thu Oct 06 17:18:59 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


