TimeQuest Timing Analyzer report for processor
Sun Jul 27 18:20:16 2025
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'CU:cu|state.DIVALU'
 14. Slow 1200mV 85C Model Setup: 'CU:cu|state.DEC'
 15. Slow 1200mV 85C Model Hold: 'CU:cu|state.DEC'
 16. Slow 1200mV 85C Model Hold: 'CU:cu|state.DIVALU'
 17. Slow 1200mV 85C Model Hold: 'clk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CU:cu|state.DEC'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'CU:cu|state.DIVALU'
 34. Slow 1200mV 0C Model Setup: 'CU:cu|state.DEC'
 35. Slow 1200mV 0C Model Hold: 'CU:cu|state.DEC'
 36. Slow 1200mV 0C Model Hold: 'CU:cu|state.DIVALU'
 37. Slow 1200mV 0C Model Hold: 'clk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DEC'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'CU:cu|state.DIVALU'
 53. Fast 1200mV 0C Model Setup: 'CU:cu|state.DEC'
 54. Fast 1200mV 0C Model Hold: 'CU:cu|state.DEC'
 55. Fast 1200mV 0C Model Hold: 'CU:cu|state.DIVALU'
 56. Fast 1200mV 0C Model Hold: 'clk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DEC'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; processor                                          ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 3.00        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processors 1-2         ; 100.0%      ;
;     Processor 3            ;  66.7%      ;
;     Processor 4            ;  33.3%      ;
;     Processors 5-10        ; < 0.1%      ;
;     Processors 11-16       ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; CU:cu|state.DEC    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CU:cu|state.DEC }    ;
; CU:cu|state.DIVALU ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CU:cu|state.DIVALU } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                    ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 41.92 MHz  ; 41.92 MHz       ; clk             ;      ;
; 645.99 MHz ; 645.99 MHz      ; CU:cu|state.DEC ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -11.838 ; -19630.331    ;
; CU:cu|state.DIVALU ; -4.310  ; -174.558      ;
; CU:cu|state.DEC    ; -1.790  ; -8.373        ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CU:cu|state.DEC    ; -0.954 ; -3.025        ;
; CU:cu|state.DIVALU ; -0.803 ; -7.758        ;
; clk                ; 0.084  ; 0.000         ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; clk                ; -3.000 ; -2029.000           ;
; CU:cu|state.DIVALU ; 0.282  ; 0.000               ;
; CU:cu|state.DEC    ; 0.440  ; 0.000               ;
+--------------------+--------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                         ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -11.838 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.256      ; 13.089     ;
; -11.835 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.252      ; 13.082     ;
; -11.741 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.245      ; 12.981     ;
; -11.680 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.256      ; 12.931     ;
; -11.677 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.252      ; 12.924     ;
; -11.675 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 1.000        ; 0.253      ; 12.923     ;
; -11.656 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[28][11] ; clk          ; clk         ; 1.000        ; 0.255      ; 12.906     ;
; -11.640 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][5]  ; clk          ; clk         ; 1.000        ; 0.236      ; 12.871     ;
; -11.640 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][15] ; clk          ; clk         ; 1.000        ; 0.236      ; 12.871     ;
; -11.639 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[33][12] ; clk          ; clk         ; 1.000        ; 0.295      ; 12.929     ;
; -11.616 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][9]  ; clk          ; clk         ; 1.000        ; 0.250      ; 12.861     ;
; -11.616 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][2]  ; clk          ; clk         ; 1.000        ; 0.250      ; 12.861     ;
; -11.616 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][11] ; clk          ; clk         ; 1.000        ; 0.250      ; 12.861     ;
; -11.591 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[14][8]  ; clk          ; clk         ; 1.000        ; 0.275      ; 12.861     ;
; -11.590 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][12] ; clk          ; clk         ; 1.000        ; 0.275      ; 12.860     ;
; -11.587 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.256      ; 12.838     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][7]  ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][10] ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][1]  ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][2]  ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][4]  ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.585 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][8]  ; clk          ; clk         ; 1.000        ; 0.290      ; 12.870     ;
; -11.584 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.252      ; 12.831     ;
; -11.583 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.245      ; 12.823     ;
; -11.581 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[44][7]  ; clk          ; clk         ; 1.000        ; 0.246      ; 12.822     ;
; -11.581 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[44][12] ; clk          ; clk         ; 1.000        ; 0.246      ; 12.822     ;
; -11.577 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[45][9]  ; clk          ; clk         ; 1.000        ; 0.257      ; 12.829     ;
; -11.577 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[45][11] ; clk          ; clk         ; 1.000        ; 0.257      ; 12.829     ;
; -11.576 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[82][0]  ; clk          ; clk         ; 1.000        ; 0.240      ; 12.811     ;
; -11.576 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[82][11] ; clk          ; clk         ; 1.000        ; 0.240      ; 12.811     ;
; -11.572 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[20][11] ; clk          ; clk         ; 1.000        ; 0.255      ; 12.822     ;
; -11.569 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[23][12] ; clk          ; clk         ; 1.000        ; 0.259      ; 12.823     ;
; -11.569 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[23][11] ; clk          ; clk         ; 1.000        ; 0.259      ; 12.823     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][9]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][1]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][2]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][6]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][4]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][8]  ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][12] ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][11] ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.564 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][14] ; clk          ; clk         ; 1.000        ; 0.280      ; 12.839     ;
; -11.563 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[1]      ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.256      ; 12.814     ;
; -11.560 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[1]      ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.252      ; 12.807     ;
; -11.555 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[9][10]  ; clk          ; clk         ; 1.000        ; 0.253      ; 12.803     ;
; -11.555 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[9][12]  ; clk          ; clk         ; 1.000        ; 0.253      ; 12.803     ;
; -11.552 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[29][4]  ; clk          ; clk         ; 1.000        ; 0.300      ; 12.847     ;
; -11.552 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[29][12] ; clk          ; clk         ; 1.000        ; 0.300      ; 12.847     ;
; -11.551 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[39][9]  ; clk          ; clk         ; 1.000        ; 0.248      ; 12.794     ;
; -11.551 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[39][2]  ; clk          ; clk         ; 1.000        ; 0.248      ; 12.794     ;
; -11.543 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][0]  ; clk          ; clk         ; 1.000        ; 0.291      ; 12.829     ;
; -11.543 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][8]  ; clk          ; clk         ; 1.000        ; 0.291      ; 12.829     ;
; -11.543 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][15] ; clk          ; clk         ; 1.000        ; 0.291      ; 12.829     ;
; -11.543 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][14] ; clk          ; clk         ; 1.000        ; 0.291      ; 12.829     ;
; -11.543 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][13] ; clk          ; clk         ; 1.000        ; 0.291      ; 12.829     ;
; -11.538 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][7]  ; clk          ; clk         ; 1.000        ; 0.241      ; 12.774     ;
; -11.538 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][3]  ; clk          ; clk         ; 1.000        ; 0.241      ; 12.774     ;
; -11.538 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][12] ; clk          ; clk         ; 1.000        ; 0.241      ; 12.774     ;
; -11.536 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][3]  ; clk          ; clk         ; 1.000        ; 0.244      ; 12.775     ;
; -11.536 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][6]  ; clk          ; clk         ; 1.000        ; 0.244      ; 12.775     ;
; -11.536 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][11] ; clk          ; clk         ; 1.000        ; 0.244      ; 12.775     ;
; -11.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][3]  ; clk          ; clk         ; 1.000        ; 0.256      ; 12.769     ;
; -11.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][1]  ; clk          ; clk         ; 1.000        ; 0.256      ; 12.769     ;
; -11.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][4]  ; clk          ; clk         ; 1.000        ; 0.256      ; 12.769     ;
; -11.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][8]  ; clk          ; clk         ; 1.000        ; 0.256      ; 12.769     ;
; -11.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][15] ; clk          ; clk         ; 1.000        ; 0.256      ; 12.769     ;
; -11.517 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 1.000        ; 0.253      ; 12.765     ;
; -11.515 ; CU:cu|state.LOADALU                               ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.258      ; 12.768     ;
; -11.513 ; CU:cu|state.STOREALU                              ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.258      ; 12.766     ;
; -11.508 ; CU:cu|state.LOADALU                               ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.272      ; 12.775     ;
; -11.506 ; CU:cu|state.STOREALU                              ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.272      ; 12.773     ;
; -11.504 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][2]  ; clk          ; clk         ; 1.000        ; 0.238      ; 12.737     ;
; -11.504 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][15] ; clk          ; clk         ; 1.000        ; 0.238      ; 12.737     ;
; -11.504 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][13] ; clk          ; clk         ; 1.000        ; 0.238      ; 12.737     ;
; -11.498 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[28][11] ; clk          ; clk         ; 1.000        ; 0.255      ; 12.748     ;
; -11.497 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][3]  ; clk          ; clk         ; 1.000        ; 0.244      ; 12.736     ;
; -11.496 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[86][7]  ; clk          ; clk         ; 1.000        ; 0.277      ; 12.768     ;
; -11.495 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][3]  ; clk          ; clk         ; 1.000        ; 0.251      ; 12.741     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][5]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][7]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][3]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][4]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][11] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][14] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][13] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][7]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][10] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][6]  ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][12] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][11] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][14] ; clk          ; clk         ; 1.000        ; 0.268      ; 12.753     ;
; -11.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.245      ; 12.730     ;
; -11.489 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][0]  ; clk          ; clk         ; 1.000        ; 0.235      ; 12.719     ;
; -11.489 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][2]  ; clk          ; clk         ; 1.000        ; 0.235      ; 12.719     ;
; -11.489 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][11] ; clk          ; clk         ; 1.000        ; 0.235      ; 12.719     ;
; -11.486 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[41][11] ; clk          ; clk         ; 1.000        ; 0.262      ; 12.743     ;
; -11.484 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[18][13] ; clk          ; clk         ; 1.000        ; 0.278      ; 12.757     ;
; -11.484 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[11][5]  ; clk          ; clk         ; 1.000        ; 0.252      ; 12.731     ;
; -11.483 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[31][6]  ; clk          ; clk         ; 1.000        ; 0.241      ; 12.719     ;
; -11.482 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[24][5]  ; clk          ; clk         ; 1.000        ; 0.236      ; 12.713     ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CU:cu|state.DIVALU'                                                                                     ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                  ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; -4.310 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.345      ; 5.372      ;
; -4.310 ; CU:cu|state.LOADALU  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.136      ; 5.163      ;
; -4.308 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.345      ; 5.370      ;
; -4.308 ; CU:cu|state.STOREALU ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.136      ; 5.161      ;
; -4.209 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.513      ; 5.304      ;
; -4.205 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.513      ; 5.300      ;
; -4.202 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.355      ; 5.270      ;
; -4.201 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.292      ;
; -4.200 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.304      ;
; -4.198 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.355      ; 5.266      ;
; -4.198 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.302      ;
; -4.197 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.288      ;
; -4.193 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.531      ; 5.318      ;
; -4.191 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.531      ; 5.316      ;
; -4.184 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.322      ;
; -4.182 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.320      ;
; -4.160 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.376      ; 5.240      ;
; -4.160 ; CU:cu|state.LOADALU  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 5.059      ;
; -4.158 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.376      ; 5.238      ;
; -4.158 ; CU:cu|state.STOREALU ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 5.057      ;
; -4.156 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.293      ;
; -4.152 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.289      ;
; -4.150 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.378      ; 5.229      ;
; -4.148 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.378      ; 5.227      ;
; -4.139 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.345      ; 5.201      ;
; -4.139 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.136      ; 4.992      ;
; -4.092 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.377      ; 5.176      ;
; -4.090 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.377      ; 5.174      ;
; -4.089 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.329      ;
; -4.087 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.327      ;
; -4.074 ; CU:cu|state.LOADALU  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.971      ;
; -4.072 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.181      ;
; -4.072 ; CU:cu|state.STOREALU ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.969      ;
; -4.070 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.179      ;
; -4.065 ; CU:cu|state.LOADALU  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.966      ;
; -4.063 ; CU:cu|state.STOREALU ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.964      ;
; -4.055 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.345      ; 5.117      ;
; -4.055 ; CU:cu|state.STOREMEM ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.136      ; 4.908      ;
; -4.034 ; CU:cu|state.LOADALU  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.930      ;
; -4.034 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.513      ; 5.129      ;
; -4.032 ; CU:cu|state.STOREALU ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.928      ;
; -4.029 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.133      ;
; -4.027 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.355      ; 5.095      ;
; -4.026 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.117      ;
; -4.022 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.531      ; 5.147      ;
; -4.013 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.151      ;
; -4.005 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.345      ; 5.067      ;
; -4.005 ; CU:cu|state.LOADWB   ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.136      ; 4.858      ;
; -3.989 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.376      ; 5.069      ;
; -3.989 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.888      ;
; -3.981 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.118      ;
; -3.979 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.378      ; 5.058      ;
; -3.953 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.624      ; 5.346      ;
; -3.951 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.624      ; 5.344      ;
; -3.945 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.049      ;
; -3.938 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.531      ; 5.063      ;
; -3.935 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.513      ; 5.030      ;
; -3.929 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.067      ;
; -3.928 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.355      ; 4.996      ;
; -3.927 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.018      ;
; -3.921 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.377      ; 5.005      ;
; -3.918 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.514      ; 5.126      ;
; -3.918 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.158      ;
; -3.916 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.514      ; 5.124      ;
; -3.915 ; CU:cu|state.LOADALU  ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.185      ; 4.818      ;
; -3.913 ; CU:cu|state.STOREALU ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.185      ; 4.816      ;
; -3.905 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.376      ; 4.985      ;
; -3.905 ; CU:cu|state.STOREMEM ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.804      ;
; -3.903 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.800      ;
; -3.901 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 5.010      ;
; -3.895 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 4.999      ;
; -3.895 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.378      ; 4.974      ;
; -3.894 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.795      ;
; -3.888 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.531      ; 5.013      ;
; -3.885 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.513      ; 4.980      ;
; -3.882 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.019      ;
; -3.879 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 5.017      ;
; -3.878 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.355      ; 4.946      ;
; -3.877 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 4.968      ;
; -3.863 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.759      ;
; -3.856 ; CU:cu|state.LOADALU  ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.185      ; 4.916      ;
; -3.855 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.376      ; 4.935      ;
; -3.855 ; CU:cu|state.LOADWB   ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.182      ; 4.754      ;
; -3.854 ; CU:cu|state.STOREALU ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.185      ; 4.914      ;
; -3.850 ; CU:cu|state.LOADALU  ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.172      ; 4.739      ;
; -3.848 ; CU:cu|state.STOREALU ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.172      ; 4.737      ;
; -3.845 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.378      ; 4.924      ;
; -3.837 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.377      ; 4.921      ;
; -3.834 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.385      ; 5.074      ;
; -3.832 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.544      ; 4.969      ;
; -3.827 ; CU:cu|state.LOADALU  ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.388      ; 4.700      ;
; -3.825 ; CU:cu|state.STOREALU ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.388      ; 4.698      ;
; -3.819 ; CU:cu|state.STOREMEM ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.716      ;
; -3.817 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.392      ; 4.926      ;
; -3.816 ; CU:cu|state.LOADALU  ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.172      ; 4.864      ;
; -3.814 ; CU:cu|state.STOREALU ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.172      ; 4.862      ;
; -3.810 ; CU:cu|state.STOREMEM ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.184      ; 4.711      ;
; -3.809 ; CU:cu|state.LOADALU  ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.174      ; 4.700      ;
; -3.807 ; CU:cu|state.STOREALU ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.174      ; 4.698      ;
; -3.787 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.377      ; 4.871      ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CU:cu|state.DEC'                                                                                            ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -1.790 ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.821      ; 2.216      ;
; -1.687 ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.821      ; 2.113      ;
; -1.644 ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.822      ; 2.075      ;
; -1.540 ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.822      ; 1.971      ;
; -1.081 ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.030      ; 2.335      ;
; -0.853 ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.030      ; 2.107      ;
; -0.835 ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.030      ; 2.089      ;
; -0.834 ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.849      ; 1.292      ;
; -0.832 ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.193      ; 2.249      ;
; -0.826 ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.157      ; 2.088      ;
; -0.771 ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.323      ; 2.199      ;
; -0.767 ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.324      ; 2.200      ;
; -0.701 ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.196      ; 2.119      ;
; -0.692 ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.162      ; 2.080      ;
; -0.685 ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.323      ; 2.113      ;
; -0.681 ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.324      ; 2.114      ;
; -0.665 ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 2.083      ;
; -0.649 ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.030      ; 1.901      ;
; -0.648 ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 2.066      ;
; -0.580 ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.196      ; 1.998      ;
; -0.559 ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.323      ; 1.987      ;
; -0.555 ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.324      ; 1.988      ;
; -0.544 ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 1.962      ;
; -0.535 ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.323      ; 1.963      ;
; -0.531 ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.324      ; 1.964      ;
; -0.485 ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.196      ; 1.903      ;
; -0.477 ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.193      ; 1.891      ;
; -0.475 ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.195      ; 1.895      ;
; -0.470 ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.323      ; 1.898      ;
; -0.468 ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 1.886      ;
; -0.466 ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.324      ; 1.899      ;
; -0.449 ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 1.867      ;
; -0.442 ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.193      ; 1.848      ;
; -0.422 ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.193      ; 1.839      ;
; -0.422 ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.848      ; 0.875      ;
; -0.406 ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 1.824      ;
; -0.405 ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.196      ; 1.823      ;
; -0.330 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 3.655      ; 3.803      ;
; -0.294 ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.196      ; 1.712      ;
; -0.274 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 3.654      ; 3.742      ;
; -0.258 ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.194      ; 1.676      ;
; -0.127 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 3.655      ; 3.600      ;
; 0.085  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 3.525      ; 3.373      ;
; 0.316  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 3.654      ; 3.652      ;
; 0.364  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 3.655      ; 3.609      ;
; 0.462  ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 3.655      ; 3.511      ;
; 0.784  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 3.525      ; 3.174      ;
; 0.871  ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.195      ; 0.548      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CU:cu|state.DEC'                                                                                             ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -0.954 ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.436      ; 0.512      ;
; -0.855 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 3.676      ; 3.040      ;
; -0.645 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 3.811      ; 3.365      ;
; -0.571 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 3.810      ; 3.438      ;
; -0.570 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 3.811      ; 3.460      ;
; -0.176 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 3.676      ; 3.219      ;
; -0.093 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 3.811      ; 3.437      ;
; -0.013 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 3.810      ; 3.516      ;
; 0.073  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.538      ;
; 0.079  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 3.811      ; 3.609      ;
; 0.102  ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.437      ; 1.569      ;
; 0.160  ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.569      ; 1.759      ;
; 0.160  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.570      ; 1.760      ;
; 0.175  ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.107      ; 0.812      ;
; 0.194  ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.437      ; 1.661      ;
; 0.214  ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.569      ; 1.813      ;
; 0.214  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.570      ; 1.814      ;
; 0.230  ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.569      ; 1.829      ;
; 0.230  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.570      ; 1.830      ;
; 0.241  ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.706      ;
; 0.241  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.706      ;
; 0.247  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.712      ;
; 0.262  ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.434      ; 1.726      ;
; 0.275  ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.434      ; 1.739      ;
; 0.276  ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.437      ; 1.743      ;
; 0.296  ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.436      ; 1.762      ;
; 0.301  ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.434      ; 1.765      ;
; 0.311  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.776      ;
; 0.334  ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.569      ; 1.933      ;
; 0.334  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.570      ; 1.934      ;
; 0.340  ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.437      ; 1.807      ;
; 0.351  ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.569      ; 1.950      ;
; 0.351  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.570      ; 1.951      ;
; 0.439  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.904      ;
; 0.461  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.277      ; 1.768      ;
; 0.468  ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.437      ; 1.935      ;
; 0.487  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.409      ; 1.926      ;
; 0.505  ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.435      ; 1.970      ;
; 0.514  ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.403      ; 1.947      ;
; 0.518  ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.108      ; 1.156      ;
; 0.620  ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.434      ; 2.084      ;
; 0.680  ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.277      ; 1.987      ;
; 0.702  ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.277      ; 2.009      ;
; 0.934  ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.277      ; 2.241      ;
; 1.228  ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.082      ; 1.840      ;
; 1.302  ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.081      ; 1.913      ;
; 1.336  ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.082      ; 1.948      ;
; 1.416  ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 1.081      ; 2.027      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CU:cu|state.DIVALU'                                                                                                    ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                  ; Launch Clock    ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; -0.803 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.297      ; 3.713      ;
; -0.736 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.185      ; 3.668      ;
; -0.733 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.153      ; 3.639      ;
; -0.673 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.154      ; 3.700      ;
; -0.582 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.042      ; 3.679      ;
; -0.545 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.010      ; 3.684      ;
; -0.522 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.185      ; 3.882      ;
; -0.503 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.019      ; 3.735      ;
; -0.472 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.152      ; 3.899      ;
; -0.429 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.011      ; 3.801      ;
; -0.423 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.010      ; 3.806      ;
; -0.404 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.172      ; 3.987      ;
; -0.383 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.988      ; 3.824      ;
; -0.378 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.027      ; 3.868      ;
; -0.368 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.012      ; 3.863      ;
; -0.344 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.042      ; 3.917      ;
; -0.339 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.978      ; 3.858      ;
; -0.323 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.009      ; 3.905      ;
; -0.316 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.297      ; 3.700      ;
; -0.310 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.019      ; 3.928      ;
; -0.307 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.876      ; 3.788      ;
; -0.294 ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.723      ; 3.648      ;
; -0.281 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.027      ; 3.965      ;
; -0.281 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.029      ; 3.967      ;
; -0.278 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.868      ; 3.809      ;
; -0.256 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.884      ; 3.847      ;
; -0.235 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.867      ; 3.851      ;
; -0.232 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.845      ; 3.832      ;
; -0.230 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.869      ; 3.858      ;
; -0.225 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.185      ; 3.679      ;
; -0.188 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.153      ; 3.684      ;
; -0.160 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.154      ; 3.713      ;
; -0.151 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.835      ; 3.903      ;
; -0.140 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.876      ; 3.955      ;
; -0.134 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 4.026      ; 4.111      ;
; -0.110 ; registerFile:regFile|rdata1[12] ; ALU:alu|divA[12]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.373      ; 1.293      ;
; -0.105 ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.950      ; 4.064      ;
; -0.094 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.884      ; 4.009      ;
; -0.093 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.042      ; 3.668      ;
; -0.090 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.010      ; 3.639      ;
; -0.029 ; registerFile:regFile|rdata1[11] ; ALU:alu|divA[11]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.329      ; 1.330      ;
; -0.002 ; CU:cu|state.DEC                 ; ALU:alu|divB[0]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.722      ; 3.939      ;
; 0.013  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.185      ; 3.917      ;
; 0.034  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.152      ; 3.905      ;
; 0.041  ; CU:cu|state.DEC                 ; ALU:alu|divB[12]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.680      ; 3.940      ;
; 0.044  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.883      ; 4.146      ;
; 0.050  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.019      ; 3.788      ;
; 0.058  ; CU:cu|state.DEC                 ; ALU:alu|divB[9]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.719      ; 3.996      ;
; 0.059  ; registerFile:regFile|rdata1[7]  ; ALU:alu|divA[7]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.382      ; 1.471      ;
; 0.066  ; CU:cu|state.DEC                 ; ALU:alu|divB[13]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.676      ; 3.961      ;
; 0.076  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.172      ; 3.967      ;
; 0.079  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.011      ; 3.809      ;
; 0.101  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.027      ; 3.847      ;
; 0.106  ; ALU:alu|counter[4]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.423      ; 1.059      ;
; 0.108  ; registerFile:regFile|rdata1[9]  ; ALU:alu|divA[9]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.435      ; 1.573      ;
; 0.108  ; CU:cu|state.DEC                 ; ALU:alu|divB[7]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.719      ; 4.046      ;
; 0.121  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.042      ; 3.882      ;
; 0.122  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.010      ; 3.851      ;
; 0.125  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.988      ; 3.832      ;
; 0.127  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.012      ; 3.858      ;
; 0.128  ; CU:cu|state.DEC                 ; ALU:alu|divB[14]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.722      ; 4.069      ;
; 0.140  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.876      ; 3.735      ;
; 0.141  ; CU:cu|state.DEC                 ; ALU:alu|divB[11]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.720      ; 4.080      ;
; 0.170  ; ALU:alu|counter[0]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.423      ; 1.123      ;
; 0.171  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.009      ; 3.899      ;
; 0.172  ; registerFile:regFile|rdata1[8]  ; ALU:alu|divA[8]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.372      ; 1.574      ;
; 0.183  ; CU:cu|state.DEC                 ; ALU:alu|divB[8]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.730      ; 4.132      ;
; 0.183  ; CU:cu|state.DEC                 ; ALU:alu|divB[6]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.732      ; 4.134      ;
; 0.192  ; CU:cu|state.DEC                 ; ALU:alu|divB[10]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.733      ; 4.144      ;
; 0.206  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.978      ; 3.903      ;
; 0.208  ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.723      ; 3.650      ;
; 0.214  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.868      ; 3.801      ;
; 0.217  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.019      ; 3.955      ;
; 0.220  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.867      ; 3.806      ;
; 0.232  ; registerFile:regFile|rdata1[1]  ; ALU:alu|multiplier[1]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.502      ; 1.764      ;
; 0.239  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.029      ; 3.987      ;
; 0.247  ; registerFile:regFile|rdata1[7]  ; ALU:alu|multiplier[7]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.479      ; 1.756      ;
; 0.251  ; registerFile:regFile|rdata1[2]  ; ALU:alu|multiplier[2]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.593      ; 1.874      ;
; 0.260  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.845      ; 3.824      ;
; 0.261  ; CU:cu|state.DEC                 ; ALU:alu|divB[1]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.732      ; 4.212      ;
; 0.263  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.027      ; 4.009      ;
; 0.265  ; ALU:alu|counter[1]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.423      ; 1.218      ;
; 0.265  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.884      ; 3.868      ;
; 0.268  ; CU:cu|state.DEC                 ; ALU:alu|divB[3]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.733      ; 4.220      ;
; 0.270  ; CU:cu|state.DEC                 ; ALU:alu|divB[2]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.730      ; 4.219      ;
; 0.275  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.869      ; 3.863      ;
; 0.278  ; registerFile:regFile|rdata1[10] ; ALU:alu|divA[10]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.327      ; 1.635      ;
; 0.293  ; registerFile:regFile|rdata1[4]  ; ALU:alu|divA[4]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.378      ; 1.701      ;
; 0.304  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.835      ; 3.858      ;
; 0.306  ; registerFile:regFile|rdata1[3]  ; ALU:alu|divA[3]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.008      ; 1.344      ;
; 0.333  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.876      ; 3.928      ;
; 0.350  ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.950      ; 4.019      ;
; 0.356  ; ALU:alu|counter[3]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.423      ; 1.309      ;
; 0.362  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.884      ; 3.965      ;
; 0.365  ; ALU:alu|counter[2]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.423      ; 1.318      ;
; 0.377  ; registerFile:regFile|rdata1[15] ; ALU:alu|multiplier[15]   ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.205      ; 1.612      ;
; 0.383  ; registerFile:regFile|rdata1[4]  ; ALU:alu|multiplier[4]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.500      ; 1.913      ;
; 0.390  ; registerFile:regFile|rdata1[0]  ; ALU:alu|divA[0]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.379      ; 1.799      ;
; 0.394  ; registerFile:regFile|rdata1[13] ; ALU:alu|divA[13]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.967      ; 1.391      ;
; 0.401  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 4.026      ; 4.146      ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                    ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.084 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][8]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.813      ;
; 0.089 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][2]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.818      ;
; 0.191 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][2]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.339      ; 2.916      ;
; 0.197 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][12]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.926      ;
; 0.200 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.929      ;
; 0.201 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.930      ;
; 0.207 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][8]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.343      ; 2.936      ;
; 0.266 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][15]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.339      ; 2.991      ;
; 0.293 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][1]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.336      ; 3.015      ;
; 0.299 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][6]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.339      ; 3.024      ;
; 0.300 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.339      ; 3.025      ;
; 0.313 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][10]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.330      ; 3.029      ;
; 0.355 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[6]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[5]       ; clk             ; clk         ; 0.000        ; 0.079      ; 0.591      ;
; 0.356 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|DIV:dividerModule|count[3]                       ; ALU:alu|DIV:dividerModule|count[3]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|DIV:dividerModule|count[4]                       ; ALU:alu|DIV:dividerModule|count[4]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|DIV:dividerModule|count[2]                       ; ALU:alu|DIV:dividerModule|count[2]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.356 ; ALU:alu|DIV:dividerModule|count[1]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.577      ;
; 0.359 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.359 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[0]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.580      ;
; 0.372 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.593      ;
; 0.373 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[0]      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.594      ;
; 0.381 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.602      ;
; 0.387 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.608      ;
; 0.389 ; ALU:alu|DIV:dividerModule|quotient[8]                    ; ALU:alu|DIV:dividerModule|quotient[9]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.610      ;
; 0.389 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[10]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.610      ;
; 0.390 ; ALU:alu|DIV:dividerModule|quotient[12]                   ; ALU:alu|DIV:dividerModule|quotient[13]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|DIV:dividerModule|quotient[10]                   ; ALU:alu|DIV:dividerModule|quotient[11]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|DIV:dividerModule|quotient[7]                    ; ALU:alu|DIV:dividerModule|quotient[8]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[7]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|DIV:dividerModule|remainder[1]                   ; ALU:alu|DIV:dividerModule|remainder[2]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|DIV:dividerModule|remainder[4]                   ; ALU:alu|DIV:dividerModule|remainder[5]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|DIV:dividerModule|remainder[6]                   ; ALU:alu|DIV:dividerModule|remainder[7]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.390 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[12]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.611      ;
; 0.391 ; ALU:alu|DIV:dividerModule|quotient[0]                    ; ALU:alu|DIV:dividerModule|quotient[1]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.612      ;
; 0.392 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; ALU:alu|DIV:dividerModule|quotient[5]                    ; ALU:alu|DIV:dividerModule|quotient[6]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; ALU:alu|DIV:dividerModule|remainder[0]                   ; ALU:alu|DIV:dividerModule|remainder[1]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; ALU:alu|DIV:dividerModule|remainder[2]                   ; ALU:alu|DIV:dividerModule|remainder[3]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.392 ; memory:mem|dataOut[7]                                    ; MDB[7]                                                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.613      ;
; 0.407 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][0]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.336      ; 3.129      ;
; 0.427 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][4]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.330      ; 3.143      ;
; 0.435 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][11]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.330      ; 3.151      ;
; 0.440 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][6]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.345      ; 3.171      ;
; 0.442 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][1]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.336      ; 3.164      ;
; 0.451 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][14]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.345      ; 3.182      ;
; 0.475 ; registerFile:regFile|regs[2][15]                         ; registerFile:regFile|rdata1[15]                          ; clk             ; clk         ; -0.500       ; 0.603      ; 0.755      ;
; 0.484 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[4]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[5]     ; clk             ; clk         ; 0.000        ; 0.079      ; 0.720      ;
; 0.498 ; ALU:alu|DIV:dividerModule|quotient[4]                    ; ALU:alu|DIV:dividerModule|quotient[5]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.719      ;
; 0.499 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[4]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.720      ;
; 0.500 ; ALU:alu|DIV:dividerModule|quotient[11]                   ; ALU:alu|DIV:dividerModule|quotient[12]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.721      ;
; 0.500 ; ALU:alu|DIV:dividerModule|quotient[1]                    ; ALU:alu|DIV:dividerModule|quotient[2]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.721      ;
; 0.501 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[2]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[3]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.722      ;
; 0.501 ; ALU:alu|DIV:dividerModule|quotient[2]                    ; ALU:alu|DIV:dividerModule|quotient[3]                    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.722      ;
; 0.503 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[2] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[1] ; clk             ; clk         ; 0.000        ; 0.078      ; 0.738      ;
; 0.503 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[4] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[3] ; clk             ; clk         ; 0.000        ; 0.078      ; 0.738      ;
; 0.504 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[7] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[6] ; clk             ; clk         ; 0.000        ; 0.078      ; 0.739      ;
; 0.510 ; ALU:alu|DIV:dividerModule|remainder[3]                   ; ALU:alu|DIV:dividerModule|remainder[4]                   ; clk             ; clk         ; 0.000        ; 0.064      ; 0.731      ;
; 0.511 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][7]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.330      ; 3.227      ;
; 0.517 ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.738      ;
; 0.518 ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; ALU:alu|DIV:dividerModule|abs_A[15]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.739      ;
; 0.518 ; ALU:alu|DIV:dividerModule|abs_A[9]                       ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.739      ;
; 0.519 ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.740      ;
; 0.519 ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.740      ;
; 0.519 ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.740      ;
; 0.519 ; instruction[10]                                          ; registerFile:regFile|rdata1[15]                          ; clk             ; clk         ; 0.000        ; 0.471      ; 1.147      ;
; 0.533 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[7]        ; clk             ; clk         ; 0.000        ; 0.082      ; 0.772      ;
; 0.540 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[3]      ; clk             ; clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.540 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; clk             ; clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.540 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[7]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; clk             ; clk         ; 0.000        ; 0.080      ; 0.777      ;
; 0.544 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[2]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[1]       ; clk             ; clk         ; 0.000        ; 0.078      ; 0.779      ;
; 0.552 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; clk             ; clk         ; 0.000        ; 0.080      ; 0.789      ;
; 0.554 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[4]        ; clk             ; clk         ; 0.000        ; 0.082      ; 0.793      ;
; 0.560 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[1]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[2]     ; clk             ; clk         ; 0.000        ; 0.078      ; 0.795      ;
; 0.563 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.784      ;
; 0.565 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.786      ;
; 0.569 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[2]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; clk             ; clk         ; 0.000        ; 0.064      ; 0.790      ;
; 0.569 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.790      ;
; 0.571 ; PC[1]                                                    ; PC[1]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.793      ;
; 0.571 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.064      ; 0.792      ;
; 0.572 ; PC[13]                                                   ; PC[13]                                                   ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; PC[5]                                                    ; PC[5]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; PC[3]                                                    ; PC[3]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[6]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[6]          ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.572 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[2]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[2]          ; clk             ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.573 ; CU:cu|counter[0]                                         ; CU:cu|counter[0]                                         ; clk             ; clk         ; 0.000        ; 0.064      ; 0.794      ;
; 0.573 ; PC[6]                                                    ; PC[6]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; PC[15]                                                   ; PC[15]                                                   ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; PC[11]                                                   ; PC[11]                                                   ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; PC[9]                                                    ; PC[9]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; PC[7]                                                    ; PC[7]                                                    ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[12]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[12]         ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[5]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[5]          ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[3]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[3]          ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.573 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[1]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[1]          ; clk             ; clk         ; 0.000        ; 0.065      ; 0.795      ;
; 0.574 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[1]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[1]    ; clk             ; clk         ; 0.000        ; 0.064      ; 0.795      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                   ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[9]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'                                                             ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; 0.282 ; 0.282        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|start|datac                ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|start                  ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[4]|dataa              ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|inclk[0] ;
; 0.316 ; 0.316        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|outclk   ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[0]|datad              ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[1]|datad              ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[4]|datad              ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[7]|datad              ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[12]|datad             ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[13]|datad             ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[2]|datad              ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[3]|datad              ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[5]|datad              ;
; 0.321 ; 0.321        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[8]|datad              ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[10]|datad             ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[1]|datad              ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[3]|datad              ;
; 0.322 ; 0.322        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[6]|datad              ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[14]|datad             ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[2]|datad              ;
; 0.323 ; 0.323        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[8]|datad              ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[0]|datad              ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[11]|datad             ;
; 0.324 ; 0.324        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[15]|datad             ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[7]|datad              ;
; 0.325 ; 0.325        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[9]|datad              ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[10]|datad             ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[11]|datad             ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[14]|datad             ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[15]|datad             ;
; 0.331 ; 0.331        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[9]|datac              ;
; 0.332 ; 0.332        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[4]                ;
; 0.333 ; 0.333        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[9]                ;
; 0.334 ; 0.334        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[5]|datad              ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[13]|datad             ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0|combout         ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[6]|datad              ;
; 0.337 ; 0.337        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[12]|datad             ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[0]                ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[1]                ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[4]                ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[7]                ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[12]               ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[13]               ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[2]                ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[3]                ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[5]                ;
; 0.341 ; 0.341        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[8]                ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[10]               ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[1]                ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[3]                ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[6]                ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[14]               ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[2]                ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[8]                ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[0]                ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[11]               ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[15]               ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[7]                ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[9]                ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[10]               ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[11]               ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[14]               ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[15]               ;
; 0.354 ; 0.354        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[5]                ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[13]               ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~1|datad           ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[6]                ;
; 0.357 ; 0.357        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[12]               ;
; 0.365 ; 0.365        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[8]        ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[11]       ;
; 0.366 ; 0.366        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[14]       ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[5]        ;
; 0.367 ; 0.367        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[10]         ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[0]        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[3]        ;
; 0.368 ; 0.368        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[6]        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[9]        ;
; 0.368 ; 0.368        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[3]          ;
; 0.370 ; 0.370        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[7]          ;
; 0.371 ; 0.371        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[6]          ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[7]        ;
; 0.372 ; 0.372        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[11]         ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[1]        ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[2]        ;
; 0.373 ; 0.373        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[9]          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[1]          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[5]          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[8]          ;
; 0.374 ; 0.374        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[6]|dataa      ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[0]          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[13]         ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplier[4]          ;
; 0.375 ; 0.375        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~1|combout         ;
; 0.377 ; 0.377        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[12]|dataa       ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~1clkctrl|inclk[0] ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~1clkctrl|outclk   ;
; 0.380 ; 0.380        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[10]       ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[10]|datac     ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CU:cu|state.DEC'                                                              ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.460 ; 0.460        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.461 ; 0.461        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.461 ; 0.461        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
; 0.477 ; 0.477        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.478 ; 0.478        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.521 ; 0.521        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.522 ; 0.522        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.530 ; 0.530        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.539 ; 0.539        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.539 ; 0.539        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.540 ; 0.540        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.559 ; 0.559        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.368 ; 6.780 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.693 ; -2.192 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 8.952 ; 9.013 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 8.952 ; 9.013 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 6.408 ; 6.385 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 7.319 ; 7.325 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 6.075 ; 6.015 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 6.410 ; 6.358 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 6.448 ; 6.391 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 6.093 ; 6.033 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 5.913 ; 5.849 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 6.350 ; 6.305 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 6.518 ; 6.434 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 6.337 ; 6.283 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 6.466 ; 6.388 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 6.300 ; 6.240 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 6.275 ; 6.205 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 6.641 ; 6.566 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 6.978 ; 6.964 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 5.722 ; 5.655 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 8.672 ; 8.729 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 6.197 ; 6.172 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 7.105 ; 7.108 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 5.881 ; 5.819 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 6.198 ; 6.144 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 6.234 ; 6.176 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 5.898 ; 5.837 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 5.722 ; 5.655 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 6.141 ; 6.095 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 6.306 ; 6.222 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 6.129 ; 6.074 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 6.247 ; 6.167 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 6.095 ; 6.034 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 6.072 ; 6.001 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 6.419 ; 6.343 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 6.776 ; 6.762 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                     ;
+------------+-----------------+-----------------+------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note ;
+------------+-----------------+-----------------+------+
; 46.86 MHz  ; 46.86 MHz       ; clk             ;      ;
; 739.64 MHz ; 739.64 MHz      ; CU:cu|state.DEC ;      ;
+------------+-----------------+-----------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; clk                ; -10.491 ; -17372.903    ;
; CU:cu|state.DIVALU ; -3.894  ; -154.859      ;
; CU:cu|state.DEC    ; -1.656  ; -7.062        ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CU:cu|state.DEC    ; -0.830 ; -2.429        ;
; CU:cu|state.DIVALU ; -0.715 ; -6.933        ;
; clk                ; 0.050  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -2029.000          ;
; CU:cu|state.DIVALU ; 0.378  ; 0.000              ;
; CU:cu|state.DEC    ; 0.414  ; 0.000              ;
+--------------------+--------+--------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                          ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -10.491 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.230      ; 11.716     ;
; -10.483 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.234      ; 11.712     ;
; -10.404 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.223      ; 11.622     ;
; -10.349 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 1.000        ; 0.231      ; 11.575     ;
; -10.335 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[28][11] ; clk          ; clk         ; 1.000        ; 0.232      ; 11.562     ;
; -10.326 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.230      ; 11.551     ;
; -10.318 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[33][12] ; clk          ; clk         ; 1.000        ; 0.273      ; 11.586     ;
; -10.318 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.234      ; 11.547     ;
; -10.316 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][5]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.526     ;
; -10.316 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][15] ; clk          ; clk         ; 1.000        ; 0.215      ; 11.526     ;
; -10.301 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][9]  ; clk          ; clk         ; 1.000        ; 0.228      ; 11.524     ;
; -10.301 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][2]  ; clk          ; clk         ; 1.000        ; 0.228      ; 11.524     ;
; -10.301 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[77][11] ; clk          ; clk         ; 1.000        ; 0.228      ; 11.524     ;
; -10.281 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[14][8]  ; clk          ; clk         ; 1.000        ; 0.252      ; 11.528     ;
; -10.280 ; CU:cu|state.LOADALU                               ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.236      ; 11.511     ;
; -10.278 ; CU:cu|state.STOREALU                              ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.236      ; 11.509     ;
; -10.272 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.230      ; 11.497     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][7]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][10] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][1]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][2]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][4]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[24][8]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.525     ;
; -10.264 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.234      ; 11.493     ;
; -10.262 ; CU:cu|state.LOADALU                               ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.249      ; 11.506     ;
; -10.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[44][7]  ; clk          ; clk         ; 1.000        ; 0.224      ; 11.480     ;
; -10.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[44][12] ; clk          ; clk         ; 1.000        ; 0.224      ; 11.480     ;
; -10.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][12] ; clk          ; clk         ; 1.000        ; 0.253      ; 11.509     ;
; -10.260 ; CU:cu|state.STOREALU                              ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.249      ; 11.504     ;
; -10.259 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[82][0]  ; clk          ; clk         ; 1.000        ; 0.219      ; 11.473     ;
; -10.259 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[82][11] ; clk          ; clk         ; 1.000        ; 0.219      ; 11.473     ;
; -10.256 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[45][9]  ; clk          ; clk         ; 1.000        ; 0.235      ; 11.486     ;
; -10.256 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[45][11] ; clk          ; clk         ; 1.000        ; 0.235      ; 11.486     ;
; -10.256 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[1]      ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.230      ; 11.481     ;
; -10.254 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[20][11] ; clk          ; clk         ; 1.000        ; 0.231      ; 11.480     ;
; -10.248 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[1]      ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.234      ; 11.477     ;
; -10.245 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[23][12] ; clk          ; clk         ; 1.000        ; 0.236      ; 11.476     ;
; -10.245 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[23][11] ; clk          ; clk         ; 1.000        ; 0.236      ; 11.476     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][9]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][1]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][2]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][6]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][4]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][8]  ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][12] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][11] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.242 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[21][14] ; clk          ; clk         ; 1.000        ; 0.258      ; 11.495     ;
; -10.239 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.223      ; 11.457     ;
; -10.234 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[9][10]  ; clk          ; clk         ; 1.000        ; 0.235      ; 11.464     ;
; -10.234 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[9][12]  ; clk          ; clk         ; 1.000        ; 0.235      ; 11.464     ;
; -10.231 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[29][4]  ; clk          ; clk         ; 1.000        ; 0.275      ; 11.501     ;
; -10.231 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[29][12] ; clk          ; clk         ; 1.000        ; 0.275      ; 11.501     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][3]  ; clk          ; clk         ; 1.000        ; 0.222      ; 11.445     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][6]  ; clk          ; clk         ; 1.000        ; 0.222      ; 11.445     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[58][11] ; clk          ; clk         ; 1.000        ; 0.222      ; 11.445     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][0]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.489     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][8]  ; clk          ; clk         ; 1.000        ; 0.266      ; 11.489     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][15] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.489     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][14] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.489     ;
; -10.228 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[78][13] ; clk          ; clk         ; 1.000        ; 0.266      ; 11.489     ;
; -10.226 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[39][9]  ; clk          ; clk         ; 1.000        ; 0.228      ; 11.449     ;
; -10.226 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[39][2]  ; clk          ; clk         ; 1.000        ; 0.228      ; 11.449     ;
; -10.222 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][7]  ; clk          ; clk         ; 1.000        ; 0.219      ; 11.436     ;
; -10.222 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][3]  ; clk          ; clk         ; 1.000        ; 0.219      ; 11.436     ;
; -10.222 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[25][12] ; clk          ; clk         ; 1.000        ; 0.219      ; 11.436     ;
; -10.218 ; CU:cu|state.LOADALU                               ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.238      ; 11.451     ;
; -10.216 ; CU:cu|state.STOREALU                              ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.238      ; 11.449     ;
; -10.208 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][3]  ; clk          ; clk         ; 1.000        ; 0.232      ; 11.435     ;
; -10.208 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][1]  ; clk          ; clk         ; 1.000        ; 0.232      ; 11.435     ;
; -10.208 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][4]  ; clk          ; clk         ; 1.000        ; 0.232      ; 11.435     ;
; -10.208 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][8]  ; clk          ; clk         ; 1.000        ; 0.232      ; 11.435     ;
; -10.208 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[30][15] ; clk          ; clk         ; 1.000        ; 0.232      ; 11.435     ;
; -10.201 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][2]  ; clk          ; clk         ; 1.000        ; 0.218      ; 11.414     ;
; -10.201 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][15] ; clk          ; clk         ; 1.000        ; 0.218      ; 11.414     ;
; -10.201 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][13] ; clk          ; clk         ; 1.000        ; 0.218      ; 11.414     ;
; -10.194 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[59][3]  ; clk          ; clk         ; 1.000        ; 0.222      ; 11.411     ;
; -10.189 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[86][7]  ; clk          ; clk         ; 1.000        ; 0.252      ; 11.436     ;
; -10.185 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[0] ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 1.000        ; 0.223      ; 11.403     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][5]  ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][7]  ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][3]  ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][4]  ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][11] ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][14] ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[26][13] ; clk          ; clk         ; 1.000        ; 0.245      ; 11.424     ;
; -10.184 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 1.000        ; 0.231      ; 11.410     ;
; -10.181 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[34][0]  ; clk          ; clk         ; 1.000        ; 0.237      ; 11.413     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[18][13] ; clk          ; clk         ; 1.000        ; 0.254      ; 11.426     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][7]  ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][10] ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][6]  ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][12] ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][11] ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.177 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[22][14] ; clk          ; clk         ; 1.000        ; 0.247      ; 11.419     ;
; -10.174 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][3]  ; clk          ; clk         ; 1.000        ; 0.231      ; 11.400     ;
; -10.174 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][0]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.384     ;
; -10.174 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][2]  ; clk          ; clk         ; 1.000        ; 0.215      ; 11.384     ;
; -10.174 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[19][11] ; clk          ; clk         ; 1.000        ; 0.215      ; 11.384     ;
; -10.171 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[31][6]  ; clk          ; clk         ; 1.000        ; 0.221      ; 11.387     ;
; -10.170 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[28][11] ; clk          ; clk         ; 1.000        ; 0.232      ; 11.397     ;
+---------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CU:cu|state.DIVALU'                                                                                      ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                  ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; -3.894 ; CU:cu|state.LOADALU  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.972      ; 4.665      ;
; -3.892 ; CU:cu|state.STOREALU ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.972      ; 4.663      ;
; -3.873 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.159      ; 4.831      ;
; -3.871 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.159      ; 4.829      ;
; -3.801 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.309      ; 4.788      ;
; -3.798 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.309      ; 4.785      ;
; -3.763 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.792      ;
; -3.762 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.204      ; 4.760      ;
; -3.762 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.328      ; 4.781      ;
; -3.761 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.790      ;
; -3.760 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.204      ; 4.758      ;
; -3.760 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.328      ; 4.779      ;
; -3.756 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.168      ; 4.719      ;
; -3.755 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.741      ;
; -3.753 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.168      ; 4.716      ;
; -3.752 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.738      ;
; -3.749 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.188      ; 4.721      ;
; -3.749 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.972      ; 4.520      ;
; -3.747 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.188      ; 4.719      ;
; -3.736 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.765      ;
; -3.733 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.762      ;
; -3.728 ; CU:cu|state.LOADALU  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.541      ;
; -3.728 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.159      ; 4.686      ;
; -3.726 ; CU:cu|state.STOREALU ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.539      ;
; -3.711 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.186      ; 4.683      ;
; -3.709 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.186      ; 4.681      ;
; -3.701 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.187      ; 4.678      ;
; -3.699 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.187      ; 4.676      ;
; -3.670 ; CU:cu|state.STOREMEM ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.972      ; 4.441      ;
; -3.660 ; CU:cu|state.LOADALU  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.470      ;
; -3.658 ; CU:cu|state.STOREALU ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.468      ;
; -3.653 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.309      ; 4.640      ;
; -3.649 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.159      ; 4.607      ;
; -3.648 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.203      ; 4.650      ;
; -3.646 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.203      ; 4.648      ;
; -3.645 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.754      ;
; -3.643 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.752      ;
; -3.640 ; CU:cu|state.LOADALU  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.455      ;
; -3.638 ; CU:cu|state.STOREALU ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.453      ;
; -3.618 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.647      ;
; -3.617 ; CU:cu|state.LOADALU  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.425      ;
; -3.617 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.204      ; 4.615      ;
; -3.617 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.328      ; 4.636      ;
; -3.615 ; CU:cu|state.LOADWB   ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.972      ; 4.386      ;
; -3.615 ; CU:cu|state.STOREALU ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.423      ;
; -3.608 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.168      ; 4.571      ;
; -3.607 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.593      ;
; -3.604 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.188      ; 4.576      ;
; -3.594 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.159      ; 4.552      ;
; -3.588 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.617      ;
; -3.583 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.396      ;
; -3.574 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.309      ; 4.561      ;
; -3.567 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.404      ; 4.812      ;
; -3.566 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.186      ; 4.538      ;
; -3.565 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.404      ; 4.810      ;
; -3.562 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.310      ; 4.642      ;
; -3.560 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.310      ; 4.640      ;
; -3.556 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.187      ; 4.533      ;
; -3.550 ; CU:cu|state.LOADALU  ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.017      ; 4.367      ;
; -3.548 ; CU:cu|state.STOREALU ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.017      ; 4.365      ;
; -3.539 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.568      ;
; -3.538 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.204      ; 4.536      ;
; -3.538 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.328      ; 4.557      ;
; -3.529 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.168      ; 4.492      ;
; -3.528 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.514      ;
; -3.525 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.188      ; 4.497      ;
; -3.519 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.309      ; 4.506      ;
; -3.515 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.325      ;
; -3.509 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.538      ;
; -3.504 ; CU:cu|state.STOREMEM ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.317      ;
; -3.503 ; CU:cu|state.LOADALU  ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.196      ; 4.290      ;
; -3.503 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.203      ; 4.505      ;
; -3.501 ; CU:cu|state.STOREALU ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.196      ; 4.288      ;
; -3.500 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.609      ;
; -3.499 ; CU:cu|state.LOADALU  ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.017      ; 4.447      ;
; -3.497 ; CU:cu|state.STOREALU ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.017      ; 4.445      ;
; -3.495 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.310      ;
; -3.487 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.186      ; 4.459      ;
; -3.484 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.513      ;
; -3.483 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.204      ; 4.481      ;
; -3.483 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.328      ; 4.502      ;
; -3.477 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.187      ; 4.454      ;
; -3.474 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.168      ; 4.437      ;
; -3.473 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.459      ;
; -3.472 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.280      ;
; -3.470 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.188      ; 4.442      ;
; -3.462 ; CU:cu|state.LOADALU  ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.007      ; 4.268      ;
; -3.460 ; CU:cu|state.STOREALU ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.007      ; 4.266      ;
; -3.459 ; CU:cu|state.LOADALU  ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.005      ; 4.263      ;
; -3.456 ; CU:cu|state.STOREALU ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.005      ; 4.260      ;
; -3.454 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.339      ; 4.483      ;
; -3.449 ; CU:cu|state.LOADWB   ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.014      ; 4.262      ;
; -3.436 ; CU:cu|state.STOREMEM ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.016      ; 4.246      ;
; -3.432 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.186      ; 4.404      ;
; -3.425 ; CU:cu|state.LOADALU  ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.005      ; 4.361      ;
; -3.424 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.203      ; 4.426      ;
; -3.423 ; CU:cu|state.STOREALU ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.005      ; 4.359      ;
; -3.422 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.187      ; 4.399      ;
; -3.422 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.404      ; 4.667      ;
; -3.421 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.197      ; 4.530      ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CU:cu|state.DEC'                                                                                             ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -1.656 ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.660      ; 2.016      ;
; -1.526 ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.661      ; 1.890      ;
; -1.521 ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.660      ; 1.881      ;
; -1.395 ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.661      ; 1.759      ;
; -0.941 ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.872      ; 2.119      ;
; -0.729 ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.872      ; 1.907      ;
; -0.722 ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.872      ; 1.900      ;
; -0.705 ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.738      ; 1.146      ;
; -0.672 ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.989      ; 1.861      ;
; -0.663 ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 2.009      ;
; -0.610 ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.159      ; 1.969      ;
; -0.606 ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.160      ; 1.969      ;
; -0.588 ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.981      ; 1.877      ;
; -0.544 ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.886      ;
; -0.536 ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.158      ; 1.894      ;
; -0.532 ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.041      ; 1.879      ;
; -0.532 ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.159      ; 1.894      ;
; -0.527 ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.871      ; 1.700      ;
; -0.507 ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.038      ; 1.851      ;
; -0.437 ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.779      ;
; -0.419 ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.158      ; 1.777      ;
; -0.415 ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.159      ; 1.777      ;
; -0.405 ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.158      ; 1.763      ;
; -0.401 ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.159      ; 1.763      ;
; -0.400 ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.038      ; 1.744      ;
; -0.354 ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.041      ; 1.697      ;
; -0.351 ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.693      ;
; -0.343 ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.159      ; 1.702      ;
; -0.342 ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.042      ; 1.691      ;
; -0.340 ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.737      ; 0.777      ;
; -0.339 ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.160      ; 1.702      ;
; -0.325 ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.039      ; 1.670      ;
; -0.323 ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.657      ;
; -0.317 ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.039      ; 1.662      ;
; -0.297 ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.643      ;
; -0.284 ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.041      ; 1.632      ;
; -0.279 ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.041      ; 1.622      ;
; -0.236 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 3.267      ; 3.396      ;
; -0.183 ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.040      ; 1.525      ;
; -0.176 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 3.266      ; 3.332      ;
; -0.144 ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.038      ; 1.488      ;
; -0.050 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 3.267      ; 3.210      ;
; 0.128  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 3.146      ; 3.014      ;
; 0.302  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 3.266      ; 3.354      ;
; 0.341  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 3.267      ; 3.319      ;
; 0.432  ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 3.267      ; 3.228      ;
; 0.710  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 3.146      ; 2.932      ;
; 0.857  ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 1.000        ; 1.042      ; 0.491      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CU:cu|state.DEC'                                                                                              ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -0.830 ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 0.454      ;
; -0.674 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 3.280      ; 2.806      ;
; -0.495 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 3.407      ; 3.092      ;
; -0.430 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 3.406      ; 3.156      ;
; -0.427 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 3.407      ; 3.180      ;
; -0.102 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 3.280      ; 2.878      ;
; -0.039 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 3.407      ; 3.068      ;
; 0.026  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 3.406      ; 3.132      ;
; 0.112  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.394      ;
; 0.120  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 3.407      ; 3.227      ;
; 0.133  ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.417      ;
; 0.190  ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.378      ; 1.598      ;
; 0.190  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.379      ; 1.599      ;
; 0.234  ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.967      ; 0.731      ;
; 0.240  ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.524      ;
; 0.240  ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.378      ; 1.648      ;
; 0.240  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.379      ; 1.649      ;
; 0.258  ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.378      ; 1.666      ;
; 0.258  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.379      ; 1.667      ;
; 0.277  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.559      ;
; 0.278  ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.562      ;
; 0.282  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.564      ;
; 0.295  ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.579      ;
; 0.311  ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.593      ;
; 0.312  ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.596      ;
; 0.331  ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.253      ; 1.614      ;
; 0.332  ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.256      ; 1.618      ;
; 0.333  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.615      ;
; 0.352  ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.378      ; 1.760      ;
; 0.352  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.379      ; 1.761      ;
; 0.358  ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.378      ; 1.766      ;
; 0.358  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.379      ; 1.767      ;
; 0.363  ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.647      ;
; 0.456  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.252      ; 1.738      ;
; 0.479  ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.763      ;
; 0.486  ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.770      ;
; 0.503  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.091      ; 1.624      ;
; 0.525  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.215      ; 1.770      ;
; 0.530  ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.197      ; 1.757      ;
; 0.553  ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.968      ; 1.051      ;
; 0.630  ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.254      ; 1.914      ;
; 0.667  ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.092      ; 1.789      ;
; 0.702  ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.092      ; 1.824      ;
; 0.885  ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 1.092      ; 2.007      ;
; 1.258  ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.894      ; 1.682      ;
; 1.322  ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.894      ; 1.746      ;
; 1.323  ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.893      ; 1.746      ;
; 1.387  ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.893      ; 1.810      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CU:cu|state.DIVALU'                                                                                                     ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                  ; Launch Clock    ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; -0.715 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.862      ; 3.347      ;
; -0.706 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.768      ; 3.262      ;
; -0.676 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.739      ; 3.263      ;
; -0.508 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.684      ; 3.376      ;
; -0.498 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.769      ; 3.471      ;
; -0.458 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.738      ; 3.480      ;
; -0.451 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.590      ; 3.339      ;
; -0.437 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.619      ; 3.382      ;
; -0.433 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.561      ; 3.328      ;
; -0.422 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.609      ; 3.387      ;
; -0.413 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.758      ; 3.545      ;
; -0.379 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.626      ; 3.447      ;
; -0.369 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.610      ; 3.441      ;
; -0.360 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.608      ; 3.448      ;
; -0.340 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.589      ; 3.449      ;
; -0.300 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.619      ; 3.519      ;
; -0.290 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.591      ; 3.501      ;
; -0.277 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.626      ; 3.549      ;
; -0.270 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.580      ; 3.510      ;
; -0.256 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.560      ; 3.504      ;
; -0.222 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.441      ; 3.419      ;
; -0.193 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.580      ; 3.587      ;
; -0.191 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.431      ; 3.440      ;
; -0.186 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.862      ; 3.376      ;
; -0.155 ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.298      ; 3.343      ;
; -0.139 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.432      ; 3.493      ;
; -0.129 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.768      ; 3.339      ;
; -0.123 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.430      ; 3.507      ;
; -0.120 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.448      ; 3.528      ;
; -0.111 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.739      ; 3.328      ;
; -0.107 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.625      ; 3.718      ;
; -0.097 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.411      ; 3.514      ;
; -0.037 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.684      ; 3.347      ;
; -0.036 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.441      ; 3.605      ;
; -0.035 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.448      ; 3.613      ;
; -0.033 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.402      ; 3.569      ;
; -0.029 ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.499      ; 3.670      ;
; -0.028 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.590      ; 3.262      ;
; -0.022 ; registerFile:regFile|rdata1[12] ; ALU:alu|divA[12]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.179      ; 1.187      ;
; 0.002  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.561      ; 3.263      ;
; 0.032  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.769      ; 3.501      ;
; 0.034  ; CU:cu|state.DEC                 ; ALU:alu|divB[0]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.298      ; 3.532      ;
; 0.053  ; registerFile:regFile|rdata1[11] ; ALU:alu|divA[11]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.135      ; 1.218      ;
; 0.066  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.738      ; 3.504      ;
; 0.100  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.619      ; 3.419      ;
; 0.123  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.447      ; 3.770      ;
; 0.129  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.758      ; 3.587      ;
; 0.129  ; CU:cu|state.DEC                 ; ALU:alu|divB[13]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.254      ; 3.583      ;
; 0.131  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.609      ; 3.440      ;
; 0.143  ; registerFile:regFile|rdata1[7]  ; ALU:alu|divA[7]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.185      ; 1.358      ;
; 0.151  ; CU:cu|state.DEC                 ; ALU:alu|divB[12]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.261      ; 3.612      ;
; 0.171  ; CU:cu|state.DEC                 ; ALU:alu|divB[14]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.297      ; 3.668      ;
; 0.175  ; CU:cu|state.DEC                 ; ALU:alu|divB[9]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.294      ; 3.669      ;
; 0.180  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.591      ; 3.471      ;
; 0.181  ; registerFile:regFile|rdata1[9]  ; ALU:alu|divA[9]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.229      ; 1.440      ;
; 0.183  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.610      ; 3.493      ;
; 0.183  ; ALU:alu|counter[4]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.254      ; 0.967      ;
; 0.199  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.608      ; 3.507      ;
; 0.202  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.626      ; 3.528      ;
; 0.213  ; CU:cu|state.DEC                 ; ALU:alu|divB[7]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.294      ; 3.707      ;
; 0.218  ; registerFile:regFile|rdata1[8]  ; ALU:alu|divA[8]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.177      ; 1.425      ;
; 0.220  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.560      ; 3.480      ;
; 0.225  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.589      ; 3.514      ;
; 0.233  ; ALU:alu|counter[0]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.254      ; 1.017      ;
; 0.241  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.441      ; 3.382      ;
; 0.244  ; CU:cu|state.DEC                 ; ALU:alu|divB[10]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.307      ; 3.751      ;
; 0.255  ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.298      ; 3.253      ;
; 0.256  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.431      ; 3.387      ;
; 0.259  ; CU:cu|state.DEC                 ; ALU:alu|divB[11]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.295      ; 3.754      ;
; 0.265  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.580      ; 3.545      ;
; 0.276  ; CU:cu|state.DEC                 ; ALU:alu|divB[6]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.306      ; 3.782      ;
; 0.286  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.619      ; 3.605      ;
; 0.287  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.626      ; 3.613      ;
; 0.287  ; registerFile:regFile|rdata1[1]  ; ALU:alu|multiplier[1]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.297      ; 1.614      ;
; 0.289  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.580      ; 3.569      ;
; 0.292  ; CU:cu|state.DEC                 ; ALU:alu|divB[8]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.304      ; 3.796      ;
; 0.299  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.448      ; 3.447      ;
; 0.309  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.432      ; 3.441      ;
; 0.312  ; registerFile:regFile|rdata1[7]  ; ALU:alu|multiplier[7]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.270      ; 1.612      ;
; 0.314  ; registerFile:regFile|rdata1[2]  ; ALU:alu|multiplier[2]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.379      ; 1.723      ;
; 0.318  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.430      ; 3.448      ;
; 0.319  ; ALU:alu|counter[1]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.254      ; 1.103      ;
; 0.335  ; registerFile:regFile|rdata1[10] ; ALU:alu|divA[10]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.134      ; 1.499      ;
; 0.338  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.411      ; 3.449      ;
; 0.338  ; CU:cu|state.DEC                 ; ALU:alu|divB[3]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.307      ; 3.845      ;
; 0.349  ; CU:cu|state.DEC                 ; ALU:alu|divB[1]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.306      ; 3.855      ;
; 0.350  ; registerFile:regFile|rdata1[3]  ; ALU:alu|divA[3]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.855      ; 1.235      ;
; 0.351  ; registerFile:regFile|rdata1[4]  ; ALU:alu|divA[4]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.181      ; 1.562      ;
; 0.356  ; CU:cu|state.DEC                 ; ALU:alu|divB[2]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 3.304      ; 3.860      ;
; 0.378  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.441      ; 3.519      ;
; 0.401  ; ALU:alu|counter[3]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.254      ; 1.185      ;
; 0.401  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.448      ; 3.549      ;
; 0.406  ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.499      ; 3.605      ;
; 0.408  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.402      ; 3.510      ;
; 0.409  ; ALU:alu|counter[2]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 1.254      ; 1.193      ;
; 0.417  ; registerFile:regFile|rdata1[15] ; ALU:alu|multiplier[15]   ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.035      ; 1.482      ;
; 0.433  ; registerFile:regFile|rdata1[13] ; ALU:alu|divA[13]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.818      ; 1.281      ;
; 0.437  ; registerFile:regFile|rdata1[4]  ; ALU:alu|multiplier[4]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.294      ; 1.761      ;
; 0.445  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 3.625      ; 3.770      ;
; 0.445  ; registerFile:regFile|rdata1[0]  ; ALU:alu|divA[0]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 1.182      ; 1.657      ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                     ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+
; 0.050 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][8]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.522      ;
; 0.055 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][2]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.527      ;
; 0.131 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][2]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.114      ; 2.599      ;
; 0.137 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][12]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.609      ;
; 0.147 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.619      ;
; 0.147 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.619      ;
; 0.150 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][8]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.118      ; 2.622      ;
; 0.204 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][15]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.114      ; 2.672      ;
; 0.238 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][6]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.115      ; 2.707      ;
; 0.239 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][13]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.115      ; 2.708      ;
; 0.241 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][10]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.107      ; 2.702      ;
; 0.248 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][1]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.111      ; 2.713      ;
; 0.310 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|DIV:dividerModule|count[3]                       ; ALU:alu|DIV:dividerModule|count[3]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|DIV:dividerModule|count[4]                       ; ALU:alu|DIV:dividerModule|count[4]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|DIV:dividerModule|count[2]                       ; ALU:alu|DIV:dividerModule|count[2]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; ALU:alu|DIV:dividerModule|count[1]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.511      ;
; 0.318 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.318 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[0]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.519      ;
; 0.322 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[6]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[5]       ; clk             ; clk         ; 0.000        ; 0.070      ; 0.536      ;
; 0.337 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.538      ;
; 0.338 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[0]      ; clk             ; clk         ; 0.000        ; 0.057      ; 0.539      ;
; 0.339 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.540      ;
; 0.342 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][0]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.111      ; 2.807      ;
; 0.344 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.545      ;
; 0.350 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][4]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.107      ; 2.811      ;
; 0.351 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk             ; clk         ; 0.000        ; 0.057      ; 0.552      ;
; 0.352 ; ALU:alu|DIV:dividerModule|remainder[1]                   ; ALU:alu|DIV:dividerModule|remainder[2]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; ALU:alu|DIV:dividerModule|remainder[4]                   ; ALU:alu|DIV:dividerModule|remainder[5]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; ALU:alu|DIV:dividerModule|remainder[6]                   ; ALU:alu|DIV:dividerModule|remainder[7]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[12]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.352 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[10]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.553      ;
; 0.353 ; ALU:alu|DIV:dividerModule|quotient[8]                    ; ALU:alu|DIV:dividerModule|quotient[9]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.553      ;
; 0.353 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[7]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.554      ;
; 0.354 ; ALU:alu|DIV:dividerModule|remainder[0]                   ; ALU:alu|DIV:dividerModule|remainder[1]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.354 ; ALU:alu|DIV:dividerModule|remainder[2]                   ; ALU:alu|DIV:dividerModule|remainder[3]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.354 ; ALU:alu|DIV:dividerModule|quotient[0]                    ; ALU:alu|DIV:dividerModule|quotient[1]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; ALU:alu|DIV:dividerModule|quotient[12]                   ; ALU:alu|DIV:dividerModule|quotient[13]                   ; clk             ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; ALU:alu|DIV:dividerModule|quotient[10]                   ; ALU:alu|DIV:dividerModule|quotient[11]                   ; clk             ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; ALU:alu|DIV:dividerModule|quotient[7]                    ; ALU:alu|DIV:dividerModule|quotient[8]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.554      ;
; 0.354 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.555      ;
; 0.355 ; memory:mem|dataOut[7]                                    ; MDB[7]                                                   ; clk             ; clk         ; 0.000        ; 0.056      ; 0.555      ;
; 0.356 ; ALU:alu|DIV:dividerModule|quotient[5]                    ; ALU:alu|DIV:dividerModule|quotient[6]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.556      ;
; 0.361 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][11]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.107      ; 2.822      ;
; 0.362 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][6]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.119      ; 2.835      ;
; 0.376 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][14]                         ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.119      ; 2.849      ;
; 0.376 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][1]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.111      ; 2.841      ;
; 0.429 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][7]                          ; CU:cu|state.DEC ; clk         ; 0.000        ; 2.107      ; 2.890      ;
; 0.438 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[4]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[5]     ; clk             ; clk         ; 0.000        ; 0.070      ; 0.652      ;
; 0.451 ; ALU:alu|DIV:dividerModule|quotient[4]                    ; ALU:alu|DIV:dividerModule|quotient[5]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.651      ;
; 0.452 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[4]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.653      ;
; 0.453 ; ALU:alu|DIV:dividerModule|quotient[11]                   ; ALU:alu|DIV:dividerModule|quotient[12]                   ; clk             ; clk         ; 0.000        ; 0.056      ; 0.653      ;
; 0.453 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[2]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[3]    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.654      ;
; 0.453 ; ALU:alu|DIV:dividerModule|quotient[1]                    ; ALU:alu|DIV:dividerModule|quotient[2]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.653      ;
; 0.454 ; ALU:alu|DIV:dividerModule|quotient[2]                    ; ALU:alu|DIV:dividerModule|quotient[3]                    ; clk             ; clk         ; 0.000        ; 0.056      ; 0.654      ;
; 0.455 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[2] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[1] ; clk             ; clk         ; 0.000        ; 0.069      ; 0.668      ;
; 0.456 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[4] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[3] ; clk             ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.456 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[7] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[6] ; clk             ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.468 ; ALU:alu|DIV:dividerModule|remainder[3]                   ; ALU:alu|DIV:dividerModule|remainder[4]                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.669      ;
; 0.468 ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.668      ;
; 0.469 ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; ALU:alu|DIV:dividerModule|abs_A[15]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.669      ;
; 0.469 ; ALU:alu|DIV:dividerModule|abs_A[9]                       ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.669      ;
; 0.470 ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.670      ;
; 0.470 ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; clk             ; clk         ; 0.000        ; 0.056      ; 0.671      ;
; 0.487 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; clk             ; clk         ; 0.000        ; 0.071      ; 0.702      ;
; 0.487 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[7]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; clk             ; clk         ; 0.000        ; 0.071      ; 0.702      ;
; 0.487 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[7]        ; clk             ; clk         ; 0.000        ; 0.074      ; 0.705      ;
; 0.487 ; instruction[10]                                          ; registerFile:regFile|rdata1[15]                          ; clk             ; clk         ; 0.000        ; 0.413      ; 1.044      ;
; 0.488 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[3]      ; clk             ; clk         ; 0.000        ; 0.071      ; 0.703      ;
; 0.490 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[2]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[1]       ; clk             ; clk         ; 0.000        ; 0.070      ; 0.704      ;
; 0.492 ; registerFile:regFile|regs[2][15]                         ; registerFile:regFile|rdata1[15]                          ; clk             ; clk         ; -0.500       ; 0.537      ; 0.693      ;
; 0.500 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; clk             ; clk         ; 0.000        ; 0.071      ; 0.715      ;
; 0.505 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[1]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[2]     ; clk             ; clk         ; 0.000        ; 0.070      ; 0.719      ;
; 0.508 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.709      ;
; 0.508 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[4]        ; clk             ; clk         ; 0.000        ; 0.074      ; 0.726      ;
; 0.510 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.514 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.715      ;
; 0.515 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[2]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; clk             ; clk         ; 0.000        ; 0.057      ; 0.716      ;
; 0.516 ; PC[1]                                                    ; PC[1]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; PC[3]                                                    ; PC[3]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[2]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[2]          ; clk             ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk             ; clk         ; 0.000        ; 0.057      ; 0.717      ;
; 0.516 ; CU:cu|counter[0]                                         ; CU:cu|counter[0]                                         ; clk             ; clk         ; 0.000        ; 0.056      ; 0.716      ;
; 0.517 ; PC[15]                                                   ; PC[15]                                                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; PC[13]                                                   ; PC[13]                                                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; PC[11]                                                   ; PC[11]                                                   ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; PC[5]                                                    ; PC[5]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[6]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[6]          ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.517 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[3]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[3]          ; clk             ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.518 ; PC[6]                                                    ; PC[6]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; PC[9]                                                    ; PC[9]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; PC[7]                                                    ; PC[7]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; PC[2]                                                    ; PC[2]                                                    ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[15]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[15]         ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[12]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[12]         ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[5]          ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[5]          ; clk             ; clk         ; 0.000        ; 0.057      ; 0.719      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+-----------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[9]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'                                                              ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; 0.378 ; 0.378        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[13]               ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[12]               ;
; 0.379 ; 0.379        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[5]                ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[6]                ;
; 0.381 ; 0.381        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|start|datac                ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0|combout         ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[11]               ;
; 0.384 ; 0.384        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[14]               ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[10]               ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[15]               ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[7]                ;
; 0.385 ; 0.385        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[9]                ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[0]                ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[11]               ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[14]               ;
; 0.386 ; 0.386        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[15]               ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|start                  ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[10]               ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[2]                ;
; 0.387 ; 0.387        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[8]                ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[1]                ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[3]                ;
; 0.388 ; 0.388        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[6]                ;
; 0.390 ; 0.390        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[4]                ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|inclk[0] ;
; 0.391 ; 0.391        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|outclk   ;
; 0.393 ; 0.393        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[8]                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[12]               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[13]               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[1]                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[2]                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[3]                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[5]                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[7]                ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[0]                ;
; 0.395 ; 0.395        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[4]                ;
; 0.399 ; 0.399        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[9]                ;
; 0.402 ; 0.402        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[13]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[0]|datad              ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[12]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[1]|datad              ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[4]|datad              ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[5]|datad              ;
; 0.403 ; 0.403        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[7]|datad              ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[12]|datad             ;
; 0.403 ; 0.403        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[5]|datad              ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[13]|datad             ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[2]|datad              ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[3]|datad              ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[6]|datad              ;
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[8]|datad              ;
; 0.404 ; 0.404        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[9]|datac              ;
; 0.406 ; 0.406        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[4]|dataa              ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[11]|datad             ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[14]|datad             ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[10]|datad             ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[15]|datad             ;
; 0.409 ; 0.409        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[3]|datad              ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[7]|datad              ;
; 0.409 ; 0.409        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[9]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[0]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[10]|datad             ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[11]|datad             ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[14]|datad             ;
; 0.410 ; 0.410        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[15]|datad             ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[1]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[2]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[6]|datad              ;
; 0.410 ; 0.410        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[8]|datad              ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[10]|datad             ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[2]|datad              ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[7]|datad              ;
; 0.411 ; 0.411        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[8]|datad              ;
; 0.411 ; 0.411        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[9]|datad              ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[10]|datad             ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[0]|datad              ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[11]|datad             ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[14]|datad             ;
; 0.412 ; 0.412        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[15]|datad             ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[1]|datad              ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[3]|datad              ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[6]|datad              ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[11]|datad             ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[14]|datad             ;
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[15]|datad             ;
; 0.415 ; 0.415        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divB[4]|dataa              ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~1|datad           ;
; 0.416 ; 0.416        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[9]|datac              ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; ALU:alu|multiplicand[8]        ;
; 0.417 ; 0.417        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[8]|datad              ;
; 0.417 ; 0.417        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[12]|datad             ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[12]|datad             ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[13]|datad             ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[1]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[2]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[3]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[5]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[6]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Rise       ; alu|divA[7]|datad              ;
; 0.418 ; 0.418        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[5]|datad              ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DEC'                                                               ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.414 ; 0.414        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.415 ; 0.415        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.466 ; 0.466        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.492 ; 0.492        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
; 0.493 ; 0.493        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.505 ; 0.505        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.508 ; 0.508        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.558 ; 0.558        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.560 ; 0.560        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.560 ; 0.560        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.561 ; 0.561        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.562 ; 0.562        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.582 ; 0.582        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.583 ; 0.583        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 5.641 ; 6.050 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -1.456 ; -1.839 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 8.030 ; 8.043 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 8.030 ; 8.043 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 5.757 ; 5.677 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 6.532 ; 6.507 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 5.451 ; 5.367 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 5.742 ; 5.674 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 5.771 ; 5.708 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 5.469 ; 5.383 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 5.282 ; 5.215 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 5.704 ; 5.613 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 5.872 ; 5.739 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 5.697 ; 5.595 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 5.788 ; 5.704 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 5.664 ; 5.563 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 5.640 ; 5.531 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 5.956 ; 5.865 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 6.209 ; 6.184 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 5.108 ; 5.042 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 7.775 ; 7.787 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 5.570 ; 5.489 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 6.337 ; 6.313 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 5.276 ; 5.191 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 5.549 ; 5.482 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 5.578 ; 5.514 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 5.294 ; 5.206 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 5.108 ; 5.042 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 5.519 ; 5.428 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 5.680 ; 5.548 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 5.512 ; 5.410 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 5.593 ; 5.509 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 5.479 ; 5.378 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 5.456 ; 5.347 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 5.755 ; 5.665 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 6.027 ; 6.002 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -6.420 ; -10513.689    ;
; CU:cu|state.DIVALU ; -2.328 ; -89.812       ;
; CU:cu|state.DEC    ; -0.983 ; -2.052        ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; CU:cu|state.DEC    ; -0.608 ; -2.153        ;
; CU:cu|state.DIVALU ; -0.603 ; -7.754        ;
; clk                ; 0.094  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -2131.641          ;
; CU:cu|state.DIVALU ; 0.202  ; 0.000              ;
; CU:cu|state.DEC    ; 0.450  ; 0.000              ;
+--------------------+--------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                         ;
+--------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.420 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[18][12] ; clk          ; clk         ; 0.500        ; -0.225     ; 6.682      ;
; -6.390 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[40][11] ; clk          ; clk         ; 0.500        ; -0.216     ; 6.661      ;
; -6.360 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[18][12] ; clk          ; clk         ; 0.500        ; -0.224     ; 6.623      ;
; -6.338 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 0.500        ; -0.221     ; 6.604      ;
; -6.337 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[40][11] ; clk          ; clk         ; 0.500        ; -0.222     ; 6.602      ;
; -6.336 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 0.500        ; -0.217     ; 6.606      ;
; -6.288 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[77][9]  ; clk          ; clk         ; 0.500        ; -0.221     ; 6.554      ;
; -6.288 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[77][2]  ; clk          ; clk         ; 0.500        ; -0.221     ; 6.554      ;
; -6.288 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[77][11] ; clk          ; clk         ; 0.500        ; -0.221     ; 6.554      ;
; -6.285 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[16][3]  ; clk          ; clk         ; 0.500        ; -0.227     ; 6.545      ;
; -6.283 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[93][8]  ; clk          ; clk         ; 0.500        ; -0.223     ; 6.547      ;
; -6.283 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[28][11] ; clk          ; clk         ; 0.500        ; -0.217     ; 6.553      ;
; -6.282 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[14][8]  ; clk          ; clk         ; 0.500        ; -0.201     ; 6.568      ;
; -6.277 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][5]  ; clk          ; clk         ; 0.500        ; -0.227     ; 6.537      ;
; -6.277 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][15] ; clk          ; clk         ; 0.500        ; -0.227     ; 6.537      ;
; -6.276 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[82][0]  ; clk          ; clk         ; 0.500        ; -0.226     ; 6.537      ;
; -6.276 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[82][11] ; clk          ; clk         ; 0.500        ; -0.226     ; 6.537      ;
; -6.266 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[33][12] ; clk          ; clk         ; 0.500        ; -0.196     ; 6.557      ;
; -6.259 ; registerFile:regFile|rdata2[4]                    ; memory:mem|MEM[18][12] ; clk          ; clk         ; 0.500        ; -0.226     ; 6.520      ;
; -6.254 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[45][9]  ; clk          ; clk         ; 0.500        ; -0.215     ; 6.526      ;
; -6.254 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[45][11] ; clk          ; clk         ; 0.500        ; -0.215     ; 6.526      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[78][0]  ; clk          ; clk         ; 0.500        ; -0.197     ; 6.543      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[78][8]  ; clk          ; clk         ; 0.500        ; -0.197     ; 6.543      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[78][15] ; clk          ; clk         ; 0.500        ; -0.197     ; 6.543      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[78][14] ; clk          ; clk         ; 0.500        ; -0.197     ; 6.543      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[78][13] ; clk          ; clk         ; 0.500        ; -0.197     ; 6.543      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][7]  ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][10] ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][1]  ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][2]  ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][4]  ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.253 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[24][8]  ; clk          ; clk         ; 0.500        ; -0.194     ; 6.546      ;
; -6.251 ; instruction[0]                                    ; memory:mem|MEM[18][12] ; clk          ; clk         ; 0.500        ; -0.225     ; 6.513      ;
; -6.250 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.135      ; 7.372      ;
; -6.249 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[58][3]  ; clk          ; clk         ; 0.500        ; -0.222     ; 6.514      ;
; -6.249 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[58][6]  ; clk          ; clk         ; 0.500        ; -0.222     ; 6.514      ;
; -6.249 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[58][11] ; clk          ; clk         ; 0.500        ; -0.222     ; 6.514      ;
; -6.247 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[44][7]  ; clk          ; clk         ; 0.500        ; -0.221     ; 6.513      ;
; -6.247 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[44][12] ; clk          ; clk         ; 0.500        ; -0.221     ; 6.513      ;
; -6.237 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[19][12] ; clk          ; clk         ; 0.500        ; -0.214     ; 6.510      ;
; -6.236 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[14][8]  ; clk          ; clk         ; 0.500        ; -0.214     ; 6.509      ;
; -6.235 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[77][9]  ; clk          ; clk         ; 0.500        ; -0.227     ; 6.495      ;
; -6.235 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[77][2]  ; clk          ; clk         ; 0.500        ; -0.227     ; 6.495      ;
; -6.235 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[77][11] ; clk          ; clk         ; 0.500        ; -0.227     ; 6.495      ;
; -6.235 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[9][10]  ; clk          ; clk         ; 0.500        ; -0.214     ; 6.508      ;
; -6.235 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[9][12]  ; clk          ; clk         ; 0.500        ; -0.214     ; 6.508      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[20][11] ; clk          ; clk         ; 0.500        ; -0.217     ; 6.501      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][9]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][1]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][2]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][6]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][4]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][8]  ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][12] ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][11] ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.231 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[21][14] ; clk          ; clk         ; 0.500        ; -0.211     ; 6.507      ;
; -6.230 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[28][11] ; clk          ; clk         ; 0.500        ; -0.223     ; 6.494      ;
; -6.230 ; instruction[3]                                    ; memory:mem|MEM[18][12] ; clk          ; clk         ; 0.500        ; -0.224     ; 6.493      ;
; -6.229 ; registerFile:regFile|rdata2[4]                    ; memory:mem|MEM[40][11] ; clk          ; clk         ; 0.500        ; -0.217     ; 6.499      ;
; -6.227 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[1] ; memory:mem|MEM[40][11] ; clk          ; clk         ; 1.000        ; 0.137      ; 7.351      ;
; -6.226 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[86][7]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.506      ;
; -6.224 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][5]  ; clk          ; clk         ; 0.500        ; -0.233     ; 6.478      ;
; -6.224 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][15] ; clk          ; clk         ; 0.500        ; -0.233     ; 6.478      ;
; -6.223 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[82][0]  ; clk          ; clk         ; 0.500        ; -0.232     ; 6.478      ;
; -6.223 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[82][11] ; clk          ; clk         ; 0.500        ; -0.232     ; 6.478      ;
; -6.223 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[23][12] ; clk          ; clk         ; 0.500        ; -0.221     ; 6.489      ;
; -6.223 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[23][11] ; clk          ; clk         ; 0.500        ; -0.221     ; 6.489      ;
; -6.222 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[59][2]  ; clk          ; clk         ; 0.500        ; -0.219     ; 6.490      ;
; -6.222 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[59][15] ; clk          ; clk         ; 0.500        ; -0.219     ; 6.490      ;
; -6.222 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[59][13] ; clk          ; clk         ; 0.500        ; -0.219     ; 6.490      ;
; -6.221 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[34][0]  ; clk          ; clk         ; 0.500        ; -0.216     ; 6.492      ;
; -6.221 ; instruction[0]                                    ; memory:mem|MEM[40][11] ; clk          ; clk         ; 0.500        ; -0.216     ; 6.492      ;
; -6.218 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[59][3]  ; clk          ; clk         ; 0.500        ; -0.223     ; 6.482      ;
; -6.216 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[39][9]  ; clk          ; clk         ; 0.500        ; -0.219     ; 6.484      ;
; -6.216 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[39][2]  ; clk          ; clk         ; 0.500        ; -0.219     ; 6.484      ;
; -6.213 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[33][12] ; clk          ; clk         ; 0.500        ; -0.202     ; 6.498      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][7]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][10] ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][1]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][2]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][4]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; registerFile:regFile|rdata2[3]                    ; memory:mem|MEM[24][8]  ; clk          ; clk         ; 0.500        ; -0.207     ; 6.487      ;
; -6.207 ; instruction[3]                                    ; memory:mem|MEM[40][11] ; clk          ; clk         ; 0.500        ; -0.222     ; 6.472      ;
; -6.207 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[29][4]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.507      ;
; -6.207 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[29][12] ; clk          ; clk         ; 0.500        ; -0.187     ; 6.507      ;
; -6.206 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|out[0]      ; memory:mem|MEM[18][12] ; clk          ; clk         ; 1.000        ; 0.135      ; 7.328      ;
; -6.206 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[25][7]  ; clk          ; clk         ; 0.500        ; -0.224     ; 6.469      ;
; -6.206 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[25][3]  ; clk          ; clk         ; 0.500        ; -0.224     ; 6.469      ;
; -6.206 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[25][12] ; clk          ; clk         ; 0.500        ; -0.224     ; 6.469      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][9]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][0]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][1]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][2]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][6]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][4]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][8]  ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][11] ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][15] ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][14] ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
; -6.202 ; registerFile:regFile|rdata2[0]                    ; memory:mem|MEM[79][13] ; clk          ; clk         ; 0.500        ; -0.187     ; 6.502      ;
+--------+---------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CU:cu|state.DIVALU'                                                                                      ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                  ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+
; -2.328 ; CU:cu|state.STOREALU ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 3.083      ;
; -2.328 ; CU:cu|state.LOADALU  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 3.083      ;
; -2.257 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.855      ; 3.162      ;
; -2.257 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.855      ; 3.162      ;
; -2.225 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 2.980      ;
; -2.190 ; CU:cu|state.STOREALU ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.972      ;
; -2.190 ; CU:cu|state.LOADALU  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.972      ;
; -2.183 ; CU:cu|state.STOREMEM ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 2.938      ;
; -2.175 ; CU:cu|state.LOADWB   ; ALU:alu|divB[5]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 2.930      ;
; -2.154 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.855      ; 3.059      ;
; -2.142 ; CU:cu|state.STOREALU ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.925      ;
; -2.142 ; CU:cu|state.LOADALU  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.925      ;
; -2.112 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.855      ; 3.017      ;
; -2.104 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[5]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.855      ; 3.009      ;
; -2.103 ; CU:cu|state.STOREALU ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.887      ;
; -2.103 ; CU:cu|state.LOADALU  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.887      ;
; -2.102 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.947      ; 3.026      ;
; -2.100 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.947      ; 3.024      ;
; -2.098 ; CU:cu|state.STOREALU ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.879      ;
; -2.098 ; CU:cu|state.LOADALU  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.879      ;
; -2.087 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.869      ;
; -2.072 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.876      ; 2.990      ;
; -2.072 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.876      ; 2.990      ;
; -2.054 ; CU:cu|state.LOADALU  ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.735      ; 2.840      ;
; -2.052 ; CU:cu|state.STOREALU ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.735      ; 2.838      ;
; -2.051 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.875      ; 2.970      ;
; -2.051 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.875      ; 2.970      ;
; -2.045 ; CU:cu|state.LOADALU  ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.922      ;
; -2.045 ; CU:cu|state.STOREMEM ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.827      ;
; -2.043 ; CU:cu|state.STOREALU ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.920      ;
; -2.039 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.822      ;
; -2.038 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.015      ; 3.138      ;
; -2.038 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.015      ; 3.138      ;
; -2.037 ; CU:cu|state.LOADWB   ; ALU:alu|divB[2]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.819      ;
; -2.026 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 2.950      ;
; -2.026 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 2.950      ;
; -2.023 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.861      ; 2.933      ;
; -2.023 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.861      ; 2.933      ;
; -2.019 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.886      ; 2.954      ;
; -2.019 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.957      ; 2.958      ;
; -2.019 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.886      ; 2.954      ;
; -2.019 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.957      ; 2.958      ;
; -2.017 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.965      ;
; -2.017 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.965      ;
; -2.011 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.885      ; 2.946      ;
; -2.010 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.947      ; 2.934      ;
; -2.009 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.885      ; 2.944      ;
; -2.004 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.952      ;
; -2.004 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.952      ;
; -2.000 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 3.012      ;
; -2.000 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.784      ;
; -2.000 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 3.012      ;
; -1.997 ; CU:cu|state.STOREMEM ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.780      ;
; -1.995 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.874      ; 2.913      ;
; -1.995 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.776      ;
; -1.995 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.874      ; 2.913      ;
; -1.989 ; CU:cu|state.LOADWB   ; ALU:alu|divB[6]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.772      ;
; -1.984 ; CU:cu|state.STOREALU ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.760      ;
; -1.984 ; CU:cu|state.LOADALU  ; ALU:alu|divB[9]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.760      ;
; -1.979 ; CU:cu|state.LOADALU  ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.849      ; 2.748      ;
; -1.978 ; CU:cu|state.STOREALU ; ALU:alu|divB[4]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.849      ; 2.747      ;
; -1.969 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.876      ; 2.887      ;
; -1.962 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.735      ; 2.748      ;
; -1.958 ; CU:cu|state.STOREMEM ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.742      ;
; -1.957 ; CU:cu|state.STOREALU ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.826      ;
; -1.957 ; CU:cu|state.LOADALU  ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.728      ; 2.735      ;
; -1.957 ; CU:cu|state.LOADALU  ; ALU:alu|divB[7]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.826      ;
; -1.956 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.947      ; 2.880      ;
; -1.955 ; CU:cu|state.STOREALU ; ALU:alu|divB[14]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.728      ; 2.733      ;
; -1.953 ; CU:cu|state.STOREMEM ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.734      ;
; -1.953 ; CU:cu|state.LOADMEM  ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.830      ;
; -1.950 ; CU:cu|state.LOADWB   ; ALU:alu|divB[1]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.734      ;
; -1.948 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.875      ; 2.867      ;
; -1.945 ; CU:cu|state.LOADWB   ; ALU:alu|divB[8]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.732      ; 2.726      ;
; -1.941 ; CU:cu|state.LOADALU  ; ALU:alu|divB[13]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.700      ; 2.691      ;
; -1.939 ; CU:cu|state.STOREALU ; ALU:alu|divB[13]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.700      ; 2.689      ;
; -1.935 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.015      ; 3.035      ;
; -1.931 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[8]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.861      ; 2.841      ;
; -1.929 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[14] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 2.853      ;
; -1.927 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.876      ; 2.845      ;
; -1.921 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[10] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.947      ; 2.845      ;
; -1.919 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[1]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.876      ; 2.837      ;
; -1.919 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[3]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.885      ; 2.854      ;
; -1.919 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[15] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.957      ; 2.858      ;
; -1.917 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[13] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.865      ;
; -1.916 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[9]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.886      ; 2.851      ;
; -1.910 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[12] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.966      ; 2.858      ;
; -1.908 ; CU:cu|state.STOREMEM ; ALU:alu|divB[10]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.735      ; 2.694      ;
; -1.907 ; CU:cu|state.STOREALU ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.949      ; 2.893      ;
; -1.907 ; CU:cu|state.LOADALU  ; ALU:alu|multiplicand[4]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.949      ; 2.893      ;
; -1.906 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.875      ; 2.825      ;
; -1.903 ; CU:cu|state.STOREALU ; ALU:alu|divB[11]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.773      ;
; -1.903 ; CU:cu|state.LOADALU  ; ALU:alu|divB[11]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.726      ; 2.773      ;
; -1.899 ; CU:cu|state.STOREMEM ; ALU:alu|divB[3]          ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.734      ; 2.776      ;
; -1.898 ; CU:cu|state.STOREALU ; ALU:alu|divB[12]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 2.746      ;
; -1.898 ; CU:cu|state.LOADWB   ; ALU:alu|multiplicand[2]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.875      ; 2.817      ;
; -1.898 ; CU:cu|state.LOADALU  ; ALU:alu|divB[12]         ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.705      ; 2.746      ;
; -1.897 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[11] ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.881      ; 2.909      ;
; -1.893 ; CU:cu|state.STOREMEM ; ALU:alu|multiplicand[6]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 1.015      ; 2.993      ;
; -1.893 ; CU:cu|state.LOADMEM  ; ALU:alu|multiplicand[7]  ; clk          ; CU:cu|state.DIVALU ; 0.500        ; 0.874      ; 2.811      ;
+--------+----------------------+--------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CU:cu|state.DEC'                                                                                             ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -0.983 ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.261      ; 1.233      ;
; -0.959 ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.261      ; 1.209      ;
; -0.898 ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.262      ; 1.152      ;
; -0.874 ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.262      ; 1.128      ;
; -0.506 ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.222      ; 0.720      ;
; -0.270 ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.500        ; 0.221      ; 0.480      ;
; -0.163 ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.589      ; 1.306      ;
; -0.068 ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.658      ; 1.215      ;
; -0.055 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 2.124      ; 2.286      ;
; -0.037 ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.589      ; 1.180      ;
; -0.028 ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.716      ; 1.298      ;
; -0.008 ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.654      ; 1.218      ;
; 0.001  ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.589      ; 1.142      ;
; 0.026  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 2.123      ; 2.201      ;
; 0.035  ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.786      ; 1.240      ;
; 0.038  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.787      ; 1.241      ;
; 0.061  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.589      ; 1.082      ;
; 0.092  ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.786      ; 1.183      ;
; 0.092  ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 1.179      ;
; 0.095  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.787      ; 1.184      ;
; 0.107  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.162      ;
; 0.111  ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.500        ; 2.124      ; 2.120      ;
; 0.145  ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.716      ; 1.125      ;
; 0.156  ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.113      ;
; 0.159  ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.786      ; 1.116      ;
; 0.162  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.787      ; 1.117      ;
; 0.163  ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 1.109      ;
; 0.164  ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 1.107      ;
; 0.168  ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.786      ; 1.107      ;
; 0.171  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.787      ; 1.108      ;
; 0.179  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.090      ;
; 0.180  ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.084      ;
; 0.201  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.500        ; 2.052      ; 2.020      ;
; 0.203  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.066      ;
; 0.207  ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.716      ; 1.064      ;
; 0.210  ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.786      ; 1.065      ;
; 0.213  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.787      ; 1.066      ;
; 0.214  ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 1.057      ;
; 0.225  ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.716      ; 1.045      ;
; 0.229  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 1.040      ;
; 0.247  ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 1.024      ;
; 0.321  ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.717      ; 0.950      ;
; 0.336  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.715      ; 0.933      ;
; 0.709  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 2.124      ; 2.022      ;
; 0.737  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 2.123      ; 1.990      ;
; 0.820  ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 1.000        ; 2.124      ; 1.911      ;
; 0.952  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 1.000        ; 2.052      ; 1.769      ;
; 0.970  ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 1.000        ; 0.716      ; 0.300      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CU:cu|state.DEC'                                                                                              ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                   ; Launch Clock       ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+
; -0.608 ; CU:cu|state.ADDALU   ; CU:cu|nstate.ADDWB_605    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.854      ; 0.276      ;
; -0.567 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 2.136      ; 1.694      ;
; -0.485 ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 2.212      ; 1.832      ;
; -0.443 ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; 0.000        ; 2.211      ; 1.873      ;
; -0.399 ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; 0.000        ; 2.212      ; 1.938      ;
; -0.063 ; CU:cu|counter[4]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.851      ; 0.818      ;
; -0.050 ; CU:cu|counter[4]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.853      ; 0.833      ;
; 0.000  ; CU:cu|counter[5]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.854      ; 0.884      ;
; 0.002  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.928      ; 0.960      ;
; 0.003  ; CU:cu|counter[3]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.927      ; 0.960      ;
; 0.024  ; CU:cu|counter[3]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 0.906      ;
; 0.029  ; CU:cu|counter[4]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.927      ; 0.986      ;
; 0.030  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 0.912      ;
; 0.030  ; CU:cu|counter[4]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.926      ; 0.986      ;
; 0.032  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.927      ; 0.989      ;
; 0.033  ; CU:cu|counter[1]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.926      ; 0.989      ;
; 0.034  ; CU:cu|state.LOADALU  ; CU:cu|nstate.LOADMEM_535  ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.853      ; 0.917      ;
; 0.037  ; CU:cu|counter[3]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.854      ; 0.921      ;
; 0.050  ; CU:cu|state.LOADWB   ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 0.932      ;
; 0.059  ; CU:cu|state.0000000  ; CU:cu|nstate.DEC_640      ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 0.941      ;
; 0.065  ; CU:cu|state.STOREALU ; CU:cu|nstate.STOREMEM_481 ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.854      ; 0.949      ;
; 0.072  ; CU:cu|counter[1]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.851      ; 0.953      ;
; 0.073  ; CU:cu|state.LOADMEM  ; CU:cu|nstate.LOADWB_516   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 0.955      ;
; 0.085  ; CU:cu|counter[1]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.853      ; 0.968      ;
; 0.091  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.927      ; 1.048      ;
; 0.092  ; CU:cu|counter[2]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.926      ; 1.048      ;
; 0.100  ; CU:cu|counter[5]     ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.928      ; 1.058      ;
; 0.101  ; CU:cu|counter[5]     ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.927      ; 1.058      ;
; 0.132  ; CU:cu|counter[2]     ; CU:cu|nstate.DIVWB_405    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.851      ; 1.013      ;
; 0.145  ; CU:cu|counter[2]     ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.853      ; 1.028      ;
; 0.168  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVWB_405    ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 2.136      ; 1.929      ;
; 0.184  ; CU:cu|state.ADDWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.853      ; 1.067      ;
; 0.186  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULWB_443    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.731      ; 0.947      ;
; 0.186  ; CU:cu|state.DEC      ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 2.212      ; 2.023      ;
; 0.214  ; CU:cu|state.MULALU   ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.804      ; 1.048      ;
; 0.222  ; CU:cu|state.SUBALU   ; CU:cu|nstate.SUBWB_570    ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.794      ; 1.046      ;
; 0.232  ; CU:cu|state.DEC      ; CU:cu|nstate.MULALU_462   ; CU:cu|state.DEC    ; CU:cu|state.DEC ; -0.500       ; 2.211      ; 2.068      ;
; 0.253  ; CU:cu|state.STOREMEM ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.852      ; 1.135      ;
; 0.326  ; CU:cu|state.SUBWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.731      ; 1.087      ;
; 0.333  ; CU:cu|state.DIVALU   ; CU:cu|nstate.DIVALU_424   ; CU:cu|state.DIVALU ; CU:cu|state.DEC ; -0.500       ; 2.212      ; 2.170      ;
; 0.334  ; CU:cu|state.DIVWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.731      ; 1.095      ;
; 0.461  ; CU:cu|state.MULWB    ; CU:cu|nstate.IF_659       ; clk                ; CU:cu|state.DEC ; 0.000        ; 0.731      ; 1.222      ;
; 0.534  ; instruction[13]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.371      ; 0.435      ;
; 0.712  ; instruction[13]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.372      ; 0.614      ;
; 1.049  ; instruction[14]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.410      ; 0.989      ;
; 1.091  ; instruction[14]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.409      ; 1.030      ;
; 1.137  ; instruction[15]      ; CU:cu|nstate.DIVALU_424   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.410      ; 1.077      ;
; 1.179  ; instruction[15]      ; CU:cu|nstate.MULALU_462   ; clk                ; CU:cu|state.DEC ; -0.500       ; 0.409      ; 1.118      ;
+--------+----------------------+---------------------------+--------------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CU:cu|state.DIVALU'                                                                                                     ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                  ; Launch Clock    ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+
; -0.603 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.464      ; 1.986      ;
; -0.571 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.400      ; 1.954      ;
; -0.541 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.382      ; 1.966      ;
; -0.523 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.439      ; 2.041      ;
; -0.508 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.357      ; 1.974      ;
; -0.481 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.375      ; 2.019      ;
; -0.439 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.400      ; 2.086      ;
; -0.423 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.311      ; 2.013      ;
; -0.421 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.380      ; 2.084      ;
; -0.405 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.391      ; 2.111      ;
; -0.399 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.305      ; 2.031      ;
; -0.398 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.375      ; 2.102      ;
; -0.391 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.316      ; 2.050      ;
; -0.385 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.286      ; 2.026      ;
; -0.374 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.355      ; 2.106      ;
; -0.374 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.305      ; 2.056      ;
; -0.370 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.290      ; 2.045      ;
; -0.365 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.304      ; 2.064      ;
; -0.332 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.279      ; 2.072      ;
; -0.329 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.311      ; 2.107      ;
; -0.324 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.283      ; 2.084      ;
; -0.322 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.280      ; 2.083      ;
; -0.319 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.366      ; 2.172      ;
; -0.319 ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.179      ; 1.985      ;
; -0.311 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.315      ; 2.129      ;
; -0.306 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.291      ; 2.110      ;
; -0.301 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.280      ; 2.104      ;
; -0.291 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.258      ; 2.092      ;
; -0.285 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.265      ; 2.105      ;
; -0.276 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.290      ; 2.139      ;
; -0.256 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.286      ; 2.155      ;
; -0.209 ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.306      ; 2.222      ;
; -0.159 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.315      ; 2.281      ;
; -0.154 ; CU:cu|state.DEC                 ; ALU:alu|divB[0]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.179      ; 2.150      ;
; -0.130 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.290      ; 2.285      ;
; -0.122 ; CU:cu|state.DEC                 ; ALU:alu|divB[12]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.154      ; 2.157      ;
; -0.107 ; CU:cu|state.DEC                 ; ALU:alu|divB[13]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.148      ; 2.166      ;
; -0.104 ; CU:cu|state.DEC                 ; ALU:alu|divB[9]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.176      ; 2.197      ;
; -0.091 ; CU:cu|state.DEC                 ; ALU:alu|divB[11]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.176      ; 2.210      ;
; -0.090 ; CU:cu|state.DEC                 ; ALU:alu|divB[14]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.178      ; 2.213      ;
; -0.078 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.439      ; 1.986      ;
; -0.068 ; CU:cu|state.DEC                 ; ALU:alu|divB[7]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.176      ; 2.233      ;
; -0.048 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[6]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.464      ; 2.041      ;
; -0.046 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.375      ; 1.954      ;
; -0.033 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.382      ; 1.974      ;
; -0.033 ; CU:cu|state.DEC                 ; ALU:alu|divB[10]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.185      ; 2.277      ;
; -0.031 ; CU:cu|state.DEC                 ; ALU:alu|divB[8]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.182      ; 2.276      ;
; -0.016 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[4]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.357      ; 1.966      ;
; -0.006 ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[12] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.400      ; 2.019      ;
; -0.001 ; CU:cu|state.DEC                 ; ALU:alu|divB[6]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.184      ; 2.308      ;
; 0.000  ; CU:cu|state.DEC                 ; ALU:alu|divB[1]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.184      ; 2.309      ;
; 0.038  ; CU:cu|state.DEC                 ; ALU:alu|divB[2]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.182      ; 2.345      ;
; 0.039  ; CU:cu|state.DEC                 ; ALU:alu|divB[3]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.185      ; 2.349      ;
; 0.064  ; ALU:alu|counter[4]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 0.968      ; 0.562      ;
; 0.077  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.400      ; 2.102      ;
; 0.086  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[13] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.375      ; 2.086      ;
; 0.090  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.311      ; 2.026      ;
; 0.097  ; ALU:alu|counter[0]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 0.968      ; 0.595      ;
; 0.101  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.380      ; 2.106      ;
; 0.102  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[14] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.286      ; 2.013      ;
; 0.104  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[10] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.355      ; 2.084      ;
; 0.115  ; registerFile:regFile|rdata1[12] ; ALU:alu|divA[12]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.552      ; 0.697      ;
; 0.120  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.366      ; 2.111      ;
; 0.126  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.280      ; 2.031      ;
; 0.134  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.291      ; 2.050      ;
; 0.143  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.304      ; 2.072      ;
; 0.151  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.280      ; 2.056      ;
; 0.151  ; ALU:alu|counter[1]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 0.968      ; 0.649      ;
; 0.153  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[2]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.305      ; 2.083      ;
; 0.155  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.265      ; 2.045      ;
; 0.156  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[15] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.391      ; 2.172      ;
; 0.160  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[7]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.279      ; 2.064      ;
; 0.164  ; registerFile:regFile|rdata1[11] ; ALU:alu|divA[11]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.523      ; 0.717      ;
; 0.169  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[9]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.316      ; 2.110      ;
; 0.174  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[1]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.305      ; 2.104      ;
; 0.176  ; CU:cu|state.DEC                 ; ALU:alu|divB[5]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; 0.000        ; 2.154      ; 2.455      ;
; 0.184  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.283      ; 2.092      ;
; 0.190  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[8]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.290      ; 2.105      ;
; 0.196  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.286      ; 2.107      ;
; 0.199  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.315      ; 2.139      ;
; 0.200  ; registerFile:regFile|rdata1[7]  ; ALU:alu|divA[7]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.557      ; 0.787      ;
; 0.201  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[5]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.258      ; 2.084      ;
; 0.202  ; ALU:alu|counter[3]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 0.968      ; 0.700      ;
; 0.207  ; ALU:alu|counter[2]              ; ALU:alu|start            ; clk             ; CU:cu|state.DIVALU ; -0.500       ; 0.968      ; 0.705      ;
; 0.214  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[3]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.290      ; 2.129      ;
; 0.219  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[11] ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.311      ; 2.155      ;
; 0.241  ; CU:cu|state.DEC                 ; ALU:alu|divB[15]         ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.179      ; 2.045      ;
; 0.251  ; registerFile:regFile|rdata1[1]  ; ALU:alu|multiplier[1]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.667      ; 0.948      ;
; 0.254  ; registerFile:regFile|rdata1[9]  ; ALU:alu|divA[9]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.573      ; 0.857      ;
; 0.260  ; registerFile:regFile|rdata1[8]  ; ALU:alu|divA[8]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.550      ; 0.840      ;
; 0.262  ; registerFile:regFile|rdata1[7]  ; ALU:alu|multiplier[7]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.649      ; 0.941      ;
; 0.275  ; registerFile:regFile|rdata1[2]  ; ALU:alu|multiplier[2]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.710      ; 1.015      ;
; 0.299  ; CU:cu|state.DEC                 ; ALU:alu|divB[4]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.306      ; 2.230      ;
; 0.329  ; registerFile:regFile|rdata1[10] ; ALU:alu|divA[10]         ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.522      ; 0.881      ;
; 0.340  ; registerFile:regFile|rdata1[4]  ; ALU:alu|multiplier[4]    ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.664      ; 1.034      ;
; 0.345  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.315      ; 2.285      ;
; 0.350  ; CU:cu|state.DEC                 ; ALU:alu|divB[0]          ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.179      ; 2.154      ;
; 0.354  ; registerFile:regFile|rdata1[15] ; ALU:alu|multiplier[15]   ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.482      ; 0.866      ;
; 0.362  ; registerFile:regFile|rdata1[3]  ; ALU:alu|divA[3]          ; clk             ; CU:cu|state.DIVALU ; 0.000        ; 0.335      ; 0.727      ;
; 0.366  ; CU:cu|state.DEC                 ; ALU:alu|multiplicand[0]  ; CU:cu|state.DEC ; CU:cu|state.DIVALU ; -0.500       ; 2.290      ; 2.281      ;
+--------+---------------------------------+--------------------------+-----------------+--------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                        ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; 0.094 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][8]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.345      ; 1.658      ;
; 0.100 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][2]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.345      ; 1.664      ;
; 0.153 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][2]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.344      ; 1.716      ;
; 0.153 ; registerFile:regFile|regs[2][15]                         ; registerFile:regFile|rdata1[15]                          ; clk                ; clk         ; -0.500       ; 0.637      ; 0.394      ;
; 0.166 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][12]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.344      ; 1.729      ;
; 0.168 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[0][13]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.345      ; 1.732      ;
; 0.169 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][13]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.345      ; 1.733      ;
; 0.171 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][8]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.344      ; 1.734      ;
; 0.185 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[6]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[5]       ; clk                ; clk         ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; ALU:alu|DIV:dividerModule|count[3]                       ; ALU:alu|DIV:dividerModule|count[3]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ALU:alu|DIV:dividerModule|count[4]                       ; ALU:alu|DIV:dividerModule|count[4]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ALU:alu|DIV:dividerModule|count[2]                       ; ALU:alu|DIV:dividerModule|count[2]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; ALU:alu|DIV:dividerModule|count[1]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[0]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.315      ;
; 0.196 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[0]      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.316      ;
; 0.199 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][15]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.344      ; 1.762      ;
; 0.201 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.321      ;
; 0.203 ; ALU:alu|DIV:dividerModule|remainder[4]                   ; ALU:alu|DIV:dividerModule|remainder[5]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.324      ;
; 0.204 ; ALU:alu|DIV:dividerModule|quotient[8]                    ; ALU:alu|DIV:dividerModule|quotient[9]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[7]    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; ALU:alu|DIV:dividerModule|remainder[1]                   ; ALU:alu|DIV:dividerModule|remainder[2]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; ALU:alu|DIV:dividerModule|remainder[6]                   ; ALU:alu|DIV:dividerModule|remainder[7]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.325      ;
; 0.204 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[12]    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[10]    ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[11]    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.204 ; memory:mem|dataOut[7]                                    ; MDB[7]                                                   ; clk                ; clk         ; 0.000        ; 0.038      ; 0.326      ;
; 0.205 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ALU:alu|DIV:dividerModule|quotient[0]                    ; ALU:alu|DIV:dividerModule|quotient[1]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ALU:alu|DIV:dividerModule|quotient[12]                   ; ALU:alu|DIV:dividerModule|quotient[13]                   ; clk                ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ALU:alu|DIV:dividerModule|quotient[10]                   ; ALU:alu|DIV:dividerModule|quotient[11]                   ; clk                ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ALU:alu|DIV:dividerModule|quotient[7]                    ; ALU:alu|DIV:dividerModule|quotient[8]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[6]    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; ALU:alu|DIV:dividerModule|remainder[0]                   ; ALU:alu|DIV:dividerModule|remainder[1]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.205 ; ALU:alu|DIV:dividerModule|remainder[2]                   ; ALU:alu|DIV:dividerModule|remainder[3]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.326      ;
; 0.207 ; ALU:alu|DIV:dividerModule|quotient[5]                    ; ALU:alu|DIV:dividerModule|quotient[6]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.208 ; ALU:alu|DIV:dividerModule|count[0]                       ; ALU:alu|DIV:dividerModule|count[1]                       ; clk                ; clk         ; 0.000        ; 0.037      ; 0.329      ;
; 0.221 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][10]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.336      ; 1.776      ;
; 0.221 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][6]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.342      ; 1.782      ;
; 0.222 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][13]                         ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.342      ; 1.783      ;
; 0.227 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[1][1]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.341      ; 1.787      ;
; 0.249 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[2][10]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.336      ; 1.804      ;
; 0.257 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[4]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[5]     ; clk                ; clk         ; 0.000        ; 0.045      ; 0.386      ;
; 0.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[2] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[1] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.389      ;
; 0.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[4] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[3] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.389      ;
; 0.261 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[7] ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|multiplier[6] ; clk                ; clk         ; 0.000        ; 0.044      ; 0.389      ;
; 0.264 ; ALU:alu|DIV:dividerModule|remainder[3]                   ; ALU:alu|DIV:dividerModule|remainder[4]                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.385      ;
; 0.265 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[1][12]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.346      ; 1.830      ;
; 0.266 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[4]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[5]    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; ALU:alu|DIV:dividerModule|quotient[4]                    ; ALU:alu|DIV:dividerModule|quotient[5]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.386      ;
; 0.267 ; ALU:alu|DIV:dividerModule|quotient[11]                   ; ALU:alu|DIV:dividerModule|quotient[12]                   ; clk                ; clk         ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[3][10]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.337      ; 1.823      ;
; 0.267 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[1][10]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.337      ; 1.823      ;
; 0.268 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[2]    ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplicand[3]    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.389      ;
; 0.268 ; ALU:alu|DIV:dividerModule|quotient[2]                    ; ALU:alu|DIV:dividerModule|quotient[3]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; ALU:alu|DIV:dividerModule|quotient[1]                    ; ALU:alu|DIV:dividerModule|quotient[2]                    ; clk                ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[0][10]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.337      ; 1.825      ;
; 0.270 ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; ALU:alu|DIV:dividerModule|abs_A[15]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; ALU:alu|DIV:dividerModule|abs_A[11]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.270 ; ALU:alu|DIV:dividerModule|abs_A[9]                       ; ALU:alu|DIV:dividerModule|abs_A[10]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.390      ;
; 0.271 ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; ALU:alu|DIV:dividerModule|abs_A[14]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.391      ;
; 0.271 ; instruction[10]                                          ; registerFile:regFile|rdata1[15]                          ; clk                ; clk         ; 0.000        ; 0.275      ; 0.630      ;
; 0.272 ; ALU:alu|DIV:dividerModule|abs_A[12]                      ; ALU:alu|DIV:dividerModule|abs_A[13]                      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[3][2]                          ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.349      ; 1.840      ;
; 0.278 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[7]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[7]        ; clk                ; clk         ; 0.000        ; 0.048      ; 0.410      ;
; 0.287 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[3][7]                          ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.337      ; 1.843      ;
; 0.287 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[0][12]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.345      ; 1.851      ;
; 0.289 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[3]      ; clk                ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.289 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[7]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; clk                ; clk         ; 0.000        ; 0.045      ; 0.418      ;
; 0.290 ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|product[4]    ; ALU:alu|MUL:aasd|shiftaddmul:sdsds333ntyuk|out[4]        ; clk                ; clk         ; 0.000        ; 0.048      ; 0.422      ;
; 0.290 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[6]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; clk                ; clk         ; 0.000        ; 0.045      ; 0.419      ;
; 0.291 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[2]       ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplier[1]       ; clk                ; clk         ; 0.000        ; 0.045      ; 0.420      ;
; 0.295 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[5]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[4]      ; clk                ; clk         ; 0.000        ; 0.045      ; 0.424      ;
; 0.298 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][0]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.341      ; 1.858      ;
; 0.301 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[1]     ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|multiplicand[2]     ; clk                ; clk         ; 0.000        ; 0.044      ; 0.429      ;
; 0.303 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[2][2]                          ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.344      ; 1.866      ;
; 0.303 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[3][5]                          ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.337      ; 1.859      ;
; 0.303 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[2][11]                         ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.336      ; 1.858      ;
; 0.305 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[1]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[2]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[2]      ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|multiplier[1]      ; clk                ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[0]           ; ALU:alu|MUL:aasd|shiftaddmul:abaaadad|count[3]           ; clk                ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CU:cu|state.DIVALU                                       ; registerFile:regFile|regs[0][7]                          ; CU:cu|state.DIVALU ; clk         ; 0.000        ; 1.342      ; 1.867      ;
; 0.307 ; CU:cu|counter[0]                                         ; CU:cu|counter[0]                                         ; clk                ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; PC[1]                                                    ; PC[1]                                                    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; PC[15]                                                   ; PC[15]                                                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; CU:cu|state.DEC                                          ; registerFile:regFile|regs[2][4]                          ; CU:cu|state.DEC    ; clk         ; 0.000        ; 1.336      ; 1.862      ;
; 0.308 ; ALU:alu|DIV:dividerModule|quotient[14]                   ; ALU:alu|DIV:dividerModule|S[15]                          ; clk                ; clk         ; 0.000        ; 0.238      ; 0.630      ;
; 0.308 ; PC[13]                                                   ; PC[13]                                                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC[11]                                                   ; PC[11]                                                   ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC[9]                                                    ; PC[9]                                                    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC[7]                                                    ; PC[7]                                                    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC[5]                                                    ; PC[5]                                                    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; PC[3]                                                    ; PC[3]                                                    ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[15]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[15]         ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; ALU:alu|MUL:aasd|shiftaddmul:sdfsfrg|product[14]         ; clk                ; clk         ; 0.000        ; 0.037      ; 0.429      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|S[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_A[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|abs_B[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|count[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|quotient[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; ALU:alu|DIV:dividerModule|remainder[9]  ;
+--------+--------------+----------------+------------+-------+------------+-----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DIVALU'                                                              ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; 0.202 ; 0.202        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|start                  ;
; 0.205 ; 0.205        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|start|datac                ;
; 0.292 ; 0.292        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[4]|dataa              ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[0]|datad              ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[1]|datad              ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[4]|datad              ;
; 0.295 ; 0.295        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[7]|datad              ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[12]|datad             ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[13]|datad             ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[2]|datad              ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[3]|datad              ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[5]|datad              ;
; 0.296 ; 0.296        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[8]|datad              ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[10]|datad             ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[1]|datad              ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[3]|datad              ;
; 0.298 ; 0.298        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[6]|datad              ;
; 0.299 ; 0.299        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[4]                ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[2]|datad              ;
; 0.299 ; 0.299        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[8]|datad              ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[0]                ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[1]                ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[4]                ;
; 0.300 ; 0.300        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[7]                ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[0]|datad              ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[11]|datad             ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[14]|datad             ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[15]|datad             ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[7]|datad              ;
; 0.300 ; 0.300        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[9]|datad              ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[12]               ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[13]               ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[2]                ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[3]                ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[5]                ;
; 0.301 ; 0.301        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[8]                ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[9]                ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[10]               ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[1]                ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[3]                ;
; 0.303 ; 0.303        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[6]                ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[10]|datad             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[11]|datad             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[14]|datad             ;
; 0.303 ; 0.303        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[15]|datad             ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[2]                ;
; 0.304 ; 0.304        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[8]                ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[0]                ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[11]               ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[14]               ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[15]               ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[7]                ;
; 0.305 ; 0.305        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[9]                ;
; 0.306 ; 0.306        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[6]        ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[9]|datac              ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divA[6]|datad              ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[12]|datad             ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[13]|datad             ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|divB[5]|datad              ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[10]               ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[11]               ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[14]               ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[15]               ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[12]       ;
; 0.308 ; 0.308        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[13]       ;
; 0.311 ; 0.311        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[15]       ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[12]|datac     ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[13]|datac     ;
; 0.311 ; 0.311        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[6]|dataa      ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divA[6]                ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[12]               ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[13]               ;
; 0.312 ; 0.312        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|divB[5]                ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[12]|dataa       ;
; 0.314 ; 0.314        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[4]        ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[15]|datac     ;
; 0.315 ; 0.315        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplicand[10]       ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[4]|datac      ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[0]|datad        ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[13]|datad       ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[1]|datad        ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[4]|datad        ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[5]|datad        ;
; 0.317 ; 0.317        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[8]|datad        ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|inclk[0] ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|Decoder0~0clkctrl|outclk   ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[0]|datad      ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[10]|datac     ;
; 0.318 ; 0.318        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[9]|datad      ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplier[12]         ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplier[14]         ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplier[15]         ;
; 0.319 ; 0.319        ; 0.000          ; High Pulse Width ; CU:cu|state.DIVALU ; Fall       ; ALU:alu|multiplier[2]          ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[11]|datad     ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[14]|datad     ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[2]|datad      ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[3]|datad      ;
; 0.319 ; 0.319        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[7]|datad      ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplicand[1]|datad      ;
; 0.320 ; 0.320        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DIVALU ; Rise       ; alu|multiplier[11]|datad       ;
+-------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CU:cu|state.DEC'                                                               ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock           ; Clock Edge ; Target                          ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.465 ; 0.465        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.468 ; 0.468        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.469 ; 0.469        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.472 ; 0.472        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.473 ; 0.473        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; cu|state.DEC|q                  ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|inclk[0] ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0clkctrl|outclk   ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.ADDWB_605          ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DEC_640            ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVWB_405          ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.IF_659             ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADMEM_535        ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.LOADWB_516         ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULWB_443          ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.STOREMEM_481       ;
; 0.526 ; 0.526        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.SUBWB_570          ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.ADDWB_605|datad       ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DEC_640|datad         ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVWB_405|datad       ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.IF_659|datad          ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADMEM_535|datad     ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.LOADWB_516|datad      ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULWB_443|datad       ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.STOREMEM_481|datad    ;
; 0.531 ; 0.531        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.SUBWB_570|datad       ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.DIVALU_424|datac      ;
; 0.532 ; 0.532        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Fall       ; cu|nstate.MULALU_462|datac      ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.DIVALU_424         ;
; 0.535 ; 0.535        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Rise       ; CU:cu|nstate.MULALU_462         ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; CU:cu|state.DEC ; Fall       ; cu|Selector19~0|combout         ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; CU:cu|state.DEC ; Rise       ; cu|Selector19~0|datac           ;
+-------+--------------+----------------+------------------+-----------------+------------+---------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 3.762 ; 4.180 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.966 ; -1.608 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 5.381 ; 5.619 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 5.381 ; 5.619 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 3.792 ; 3.825 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 4.397 ; 4.496 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 3.561 ; 3.620 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 3.730 ; 3.808 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 3.751 ; 3.831 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 3.571 ; 3.631 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 3.449 ; 3.484 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 3.757 ; 3.782 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 3.794 ; 3.873 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 3.752 ; 3.770 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 3.754 ; 3.819 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 3.668 ; 3.742 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 3.649 ; 3.718 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 3.864 ; 3.938 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 4.203 ; 4.267 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 3.335 ; 3.367 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 5.214 ; 5.442 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 3.667 ; 3.697 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 4.270 ; 4.364 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 3.445 ; 3.501 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 3.604 ; 3.677 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 3.624 ; 3.699 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 3.455 ; 3.512 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 3.335 ; 3.367 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 3.634 ; 3.656 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 3.669 ; 3.744 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 3.629 ; 3.645 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 3.625 ; 3.687 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 3.546 ; 3.617 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 3.528 ; 3.593 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 3.733 ; 3.802 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 4.083 ; 4.144 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -11.838    ; -0.954  ; N/A      ; N/A     ; -3.000              ;
;  CU:cu|state.DEC    ; -1.790     ; -0.954  ; N/A      ; N/A     ; 0.414               ;
;  CU:cu|state.DIVALU ; -4.310     ; -0.803  ; N/A      ; N/A     ; 0.202               ;
;  clk                ; -11.838    ; 0.050   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS     ; -19813.262 ; -10.783 ; 0.0      ; 0.0     ; -2131.641           ;
;  CU:cu|state.DEC    ; -8.373     ; -3.025  ; N/A      ; N/A     ; 0.000               ;
;  CU:cu|state.DIVALU ; -174.558   ; -7.758  ; N/A      ; N/A     ; 0.000               ;
;  clk                ; -19630.331 ; 0.000   ; N/A      ; N/A     ; -2131.641           ;
+---------------------+------------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; rst       ; clk        ; 6.368 ; 6.780 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; rst       ; clk        ; -0.966 ; -1.608 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 8.952 ; 9.013 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 8.952 ; 9.013 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 6.408 ; 6.385 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 7.319 ; 7.325 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 6.075 ; 6.015 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 6.410 ; 6.358 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 6.448 ; 6.391 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 6.093 ; 6.033 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 5.913 ; 5.849 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 6.350 ; 6.305 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 6.518 ; 6.434 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 6.337 ; 6.283 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 6.466 ; 6.388 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 6.300 ; 6.240 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 6.275 ; 6.205 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 6.641 ; 6.566 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 6.978 ; 6.964 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pc[*]     ; clk        ; 3.335 ; 3.367 ; Rise       ; clk             ;
;  pc[0]    ; clk        ; 5.214 ; 5.442 ; Rise       ; clk             ;
;  pc[1]    ; clk        ; 3.667 ; 3.697 ; Rise       ; clk             ;
;  pc[2]    ; clk        ; 4.270 ; 4.364 ; Rise       ; clk             ;
;  pc[3]    ; clk        ; 3.445 ; 3.501 ; Rise       ; clk             ;
;  pc[4]    ; clk        ; 3.604 ; 3.677 ; Rise       ; clk             ;
;  pc[5]    ; clk        ; 3.624 ; 3.699 ; Rise       ; clk             ;
;  pc[6]    ; clk        ; 3.455 ; 3.512 ; Rise       ; clk             ;
;  pc[7]    ; clk        ; 3.335 ; 3.367 ; Rise       ; clk             ;
;  pc[8]    ; clk        ; 3.634 ; 3.656 ; Rise       ; clk             ;
;  pc[9]    ; clk        ; 3.669 ; 3.744 ; Rise       ; clk             ;
;  pc[10]   ; clk        ; 3.629 ; 3.645 ; Rise       ; clk             ;
;  pc[11]   ; clk        ; 3.625 ; 3.687 ; Rise       ; clk             ;
;  pc[12]   ; clk        ; 3.546 ; 3.617 ; Rise       ; clk             ;
;  pc[13]   ; clk        ; 3.528 ; 3.593 ; Rise       ; clk             ;
;  pc[14]   ; clk        ; 3.733 ; 3.802 ; Rise       ; clk             ;
;  pc[15]   ; clk        ; 4.083 ; 4.144 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pc[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[8]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[9]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[10]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[11]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[12]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[13]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[14]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pc[15]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; pc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; pc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pc[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pc[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pc[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; pc[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; pc[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pc[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; pc[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; pc[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; pc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; pc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pc[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pc[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pc[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; pc[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; pc[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pc[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; pc[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; pc[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pc[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; pc[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pc[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; pc[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pc[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pc[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pc[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pc[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pc[8]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pc[9]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pc[10]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; pc[11]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; pc[12]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pc[13]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; pc[14]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; pc[15]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 27157520 ; 8085736  ; 220363   ; 71844    ;
; CU:cu|state.DEC    ; clk                ; 3601327  ; 3601316  ; 30200    ; 30200    ;
; CU:cu|state.DIVALU ; clk                ; 168691   ; 169340   ; 9286     ; 9286     ;
; clk                ; CU:cu|state.DEC    ; 34       ; 6        ; 0        ; 0        ;
; CU:cu|state.DEC    ; CU:cu|state.DEC    ; 2        ; 2        ; 0        ; 0        ;
; CU:cu|state.DIVALU ; CU:cu|state.DEC    ; 2        ; 2        ; 0        ; 0        ;
; clk                ; CU:cu|state.DIVALU ; 1980     ; 990      ; 2081     ; 1038     ;
; CU:cu|state.DEC    ; CU:cu|state.DIVALU ; 330      ; 330      ; 346      ; 346      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 27157520 ; 8085736  ; 220363   ; 71844    ;
; CU:cu|state.DEC    ; clk                ; 3601327  ; 3601316  ; 30200    ; 30200    ;
; CU:cu|state.DIVALU ; clk                ; 168691   ; 169340   ; 9286     ; 9286     ;
; clk                ; CU:cu|state.DEC    ; 34       ; 6        ; 0        ; 0        ;
; CU:cu|state.DEC    ; CU:cu|state.DEC    ; 2        ; 2        ; 0        ; 0        ;
; CU:cu|state.DIVALU ; CU:cu|state.DEC    ; 2        ; 2        ; 0        ; 0        ;
; clk                ; CU:cu|state.DIVALU ; 1980     ; 990      ; 2081     ; 1038     ;
; CU:cu|state.DEC    ; CU:cu|state.DIVALU ; 330      ; 330      ; 346      ; 346      ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1711  ; 1711 ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Jul 27 18:20:11 2025
Info: Command: quartus_sta processor -c processor
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 16 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 10 of the 10 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 80 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name CU:cu|state.DEC CU:cu|state.DEC
    Info (332105): create_clock -period 1.000 -name CU:cu|state.DIVALU CU:cu|state.DIVALU
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -11.838
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -11.838          -19630.331 clk 
    Info (332119):    -4.310            -174.558 CU:cu|state.DIVALU 
    Info (332119):    -1.790              -8.373 CU:cu|state.DEC 
Info (332146): Worst-case hold slack is -0.954
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.954              -3.025 CU:cu|state.DEC 
    Info (332119):    -0.803              -7.758 CU:cu|state.DIVALU 
    Info (332119):     0.084               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2029.000 clk 
    Info (332119):     0.282               0.000 CU:cu|state.DIVALU 
    Info (332119):     0.440               0.000 CU:cu|state.DEC 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -10.491
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.491          -17372.903 clk 
    Info (332119):    -3.894            -154.859 CU:cu|state.DIVALU 
    Info (332119):    -1.656              -7.062 CU:cu|state.DEC 
Info (332146): Worst-case hold slack is -0.830
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.830              -2.429 CU:cu|state.DEC 
    Info (332119):    -0.715              -6.933 CU:cu|state.DIVALU 
    Info (332119):     0.050               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2029.000 clk 
    Info (332119):     0.378               0.000 CU:cu|state.DIVALU 
    Info (332119):     0.414               0.000 CU:cu|state.DEC 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.420
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.420          -10513.689 clk 
    Info (332119):    -2.328             -89.812 CU:cu|state.DIVALU 
    Info (332119):    -0.983              -2.052 CU:cu|state.DEC 
Info (332146): Worst-case hold slack is -0.608
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.608              -2.153 CU:cu|state.DEC 
    Info (332119):    -0.603              -7.754 CU:cu|state.DIVALU 
    Info (332119):     0.094               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2131.641 clk 
    Info (332119):     0.202               0.000 CU:cu|state.DIVALU 
    Info (332119):     0.450               0.000 CU:cu|state.DEC 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4838 megabytes
    Info: Processing ended: Sun Jul 27 18:20:16 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


