|top_dut
clk_fast_top => clk_fast_top.IN3
rst_top => rst_top.IN9
we_top => we_top.IN4
signal_top => signal_top.IN1
dataRAM_R1_top[0] => dataRAM_R1_top[0].IN1
dataRAM_R1_top[1] => dataRAM_R1_top[1].IN1
dataRAM_R1_top[2] => dataRAM_R1_top[2].IN1
dataRAM_R1_top[3] => dataRAM_R1_top[3].IN1
dataRAM_R1_top[4] => dataRAM_R1_top[4].IN1
dataRAM_R1_top[5] => dataRAM_R1_top[5].IN1
dataRAM_R1_top[6] => dataRAM_R1_top[6].IN1
dataRAM_R1_top[7] => dataRAM_R1_top[7].IN1
dataRAM_R1_top[8] => dataRAM_R1_top[8].IN1
dataRAM_R1_top[9] => dataRAM_R1_top[9].IN1
dataRAM_R1_top[10] => dataRAM_R1_top[10].IN1
dataRAM_R1_top[11] => dataRAM_R1_top[11].IN1
dataRAM_R1_top[12] => dataRAM_R1_top[12].IN1
dataRAM_R1_top[13] => dataRAM_R1_top[13].IN1
dataRAM_R1_top[14] => dataRAM_R1_top[14].IN1
dataRAM_R1_top[15] => dataRAM_R1_top[15].IN1
dataRAM_R1_top[16] => dataRAM_R1_top[16].IN1
dataRAM_R1_top[17] => dataRAM_R1_top[17].IN1
dataRAM_R1_top[18] => dataRAM_R1_top[18].IN1
dataRAM_R1_top[19] => dataRAM_R1_top[19].IN1
dataRAM_R1_top[20] => dataRAM_R1_top[20].IN1
dataRAM_R1_top[21] => dataRAM_R1_top[21].IN1
dataRAM_R1_top[22] => dataRAM_R1_top[22].IN1
dataRAM_R1_top[23] => dataRAM_R1_top[23].IN1
dataRAM_R1_top[24] => dataRAM_R1_top[24].IN1
dataRAM_R1_top[25] => dataRAM_R1_top[25].IN1
dataRAM_R1_top[26] => dataRAM_R1_top[26].IN1
dataRAM_R1_top[27] => dataRAM_R1_top[27].IN1
dataRAM_R1_top[28] => dataRAM_R1_top[28].IN1
dataRAM_R1_top[29] => dataRAM_R1_top[29].IN1
dataRAM_R1_top[30] => dataRAM_R1_top[30].IN1
dataRAM_R1_top[31] => dataRAM_R1_top[31].IN1
dataRAM_I1_top[0] => dataRAM_I1_top[0].IN1
dataRAM_I1_top[1] => dataRAM_I1_top[1].IN1
dataRAM_I1_top[2] => dataRAM_I1_top[2].IN1
dataRAM_I1_top[3] => dataRAM_I1_top[3].IN1
dataRAM_I1_top[4] => dataRAM_I1_top[4].IN1
dataRAM_I1_top[5] => dataRAM_I1_top[5].IN1
dataRAM_I1_top[6] => dataRAM_I1_top[6].IN1
dataRAM_I1_top[7] => dataRAM_I1_top[7].IN1
dataRAM_I1_top[8] => dataRAM_I1_top[8].IN1
dataRAM_I1_top[9] => dataRAM_I1_top[9].IN1
dataRAM_I1_top[10] => dataRAM_I1_top[10].IN1
dataRAM_I1_top[11] => dataRAM_I1_top[11].IN1
dataRAM_I1_top[12] => dataRAM_I1_top[12].IN1
dataRAM_I1_top[13] => dataRAM_I1_top[13].IN1
dataRAM_I1_top[14] => dataRAM_I1_top[14].IN1
dataRAM_I1_top[15] => dataRAM_I1_top[15].IN1
dataRAM_I1_top[16] => dataRAM_I1_top[16].IN1
dataRAM_I1_top[17] => dataRAM_I1_top[17].IN1
dataRAM_I1_top[18] => dataRAM_I1_top[18].IN1
dataRAM_I1_top[19] => dataRAM_I1_top[19].IN1
dataRAM_I1_top[20] => dataRAM_I1_top[20].IN1
dataRAM_I1_top[21] => dataRAM_I1_top[21].IN1
dataRAM_I1_top[22] => dataRAM_I1_top[22].IN1
dataRAM_I1_top[23] => dataRAM_I1_top[23].IN1
dataRAM_I1_top[24] => dataRAM_I1_top[24].IN1
dataRAM_I1_top[25] => dataRAM_I1_top[25].IN1
dataRAM_I1_top[26] => dataRAM_I1_top[26].IN1
dataRAM_I1_top[27] => dataRAM_I1_top[27].IN1
dataRAM_I1_top[28] => dataRAM_I1_top[28].IN1
dataRAM_I1_top[29] => dataRAM_I1_top[29].IN1
dataRAM_I1_top[30] => dataRAM_I1_top[30].IN1
dataRAM_I1_top[31] => dataRAM_I1_top[31].IN1
dataRAM_R2_top[0] => dataRAM_R2_top[0].IN1
dataRAM_R2_top[1] => dataRAM_R2_top[1].IN1
dataRAM_R2_top[2] => dataRAM_R2_top[2].IN1
dataRAM_R2_top[3] => dataRAM_R2_top[3].IN1
dataRAM_R2_top[4] => dataRAM_R2_top[4].IN1
dataRAM_R2_top[5] => dataRAM_R2_top[5].IN1
dataRAM_R2_top[6] => dataRAM_R2_top[6].IN1
dataRAM_R2_top[7] => dataRAM_R2_top[7].IN1
dataRAM_R2_top[8] => dataRAM_R2_top[8].IN1
dataRAM_R2_top[9] => dataRAM_R2_top[9].IN1
dataRAM_R2_top[10] => dataRAM_R2_top[10].IN1
dataRAM_R2_top[11] => dataRAM_R2_top[11].IN1
dataRAM_R2_top[12] => dataRAM_R2_top[12].IN1
dataRAM_R2_top[13] => dataRAM_R2_top[13].IN1
dataRAM_R2_top[14] => dataRAM_R2_top[14].IN1
dataRAM_R2_top[15] => dataRAM_R2_top[15].IN1
dataRAM_R2_top[16] => dataRAM_R2_top[16].IN1
dataRAM_R2_top[17] => dataRAM_R2_top[17].IN1
dataRAM_R2_top[18] => dataRAM_R2_top[18].IN1
dataRAM_R2_top[19] => dataRAM_R2_top[19].IN1
dataRAM_R2_top[20] => dataRAM_R2_top[20].IN1
dataRAM_R2_top[21] => dataRAM_R2_top[21].IN1
dataRAM_R2_top[22] => dataRAM_R2_top[22].IN1
dataRAM_R2_top[23] => dataRAM_R2_top[23].IN1
dataRAM_R2_top[24] => dataRAM_R2_top[24].IN1
dataRAM_R2_top[25] => dataRAM_R2_top[25].IN1
dataRAM_R2_top[26] => dataRAM_R2_top[26].IN1
dataRAM_R2_top[27] => dataRAM_R2_top[27].IN1
dataRAM_R2_top[28] => dataRAM_R2_top[28].IN1
dataRAM_R2_top[29] => dataRAM_R2_top[29].IN1
dataRAM_R2_top[30] => dataRAM_R2_top[30].IN1
dataRAM_R2_top[31] => dataRAM_R2_top[31].IN1
dataRAM_I2_top[0] => dataRAM_I2_top[0].IN1
dataRAM_I2_top[1] => dataRAM_I2_top[1].IN1
dataRAM_I2_top[2] => dataRAM_I2_top[2].IN1
dataRAM_I2_top[3] => dataRAM_I2_top[3].IN1
dataRAM_I2_top[4] => dataRAM_I2_top[4].IN1
dataRAM_I2_top[5] => dataRAM_I2_top[5].IN1
dataRAM_I2_top[6] => dataRAM_I2_top[6].IN1
dataRAM_I2_top[7] => dataRAM_I2_top[7].IN1
dataRAM_I2_top[8] => dataRAM_I2_top[8].IN1
dataRAM_I2_top[9] => dataRAM_I2_top[9].IN1
dataRAM_I2_top[10] => dataRAM_I2_top[10].IN1
dataRAM_I2_top[11] => dataRAM_I2_top[11].IN1
dataRAM_I2_top[12] => dataRAM_I2_top[12].IN1
dataRAM_I2_top[13] => dataRAM_I2_top[13].IN1
dataRAM_I2_top[14] => dataRAM_I2_top[14].IN1
dataRAM_I2_top[15] => dataRAM_I2_top[15].IN1
dataRAM_I2_top[16] => dataRAM_I2_top[16].IN1
dataRAM_I2_top[17] => dataRAM_I2_top[17].IN1
dataRAM_I2_top[18] => dataRAM_I2_top[18].IN1
dataRAM_I2_top[19] => dataRAM_I2_top[19].IN1
dataRAM_I2_top[20] => dataRAM_I2_top[20].IN1
dataRAM_I2_top[21] => dataRAM_I2_top[21].IN1
dataRAM_I2_top[22] => dataRAM_I2_top[22].IN1
dataRAM_I2_top[23] => dataRAM_I2_top[23].IN1
dataRAM_I2_top[24] => dataRAM_I2_top[24].IN1
dataRAM_I2_top[25] => dataRAM_I2_top[25].IN1
dataRAM_I2_top[26] => dataRAM_I2_top[26].IN1
dataRAM_I2_top[27] => dataRAM_I2_top[27].IN1
dataRAM_I2_top[28] => dataRAM_I2_top[28].IN1
dataRAM_I2_top[29] => dataRAM_I2_top[29].IN1
dataRAM_I2_top[30] => dataRAM_I2_top[30].IN1
dataRAM_I2_top[31] => dataRAM_I2_top[31].IN1
write_addr_R1_top[0] => write_addr_R1_top[0].IN1
write_addr_R1_top[1] => write_addr_R1_top[1].IN1
write_addr_R1_top[2] => write_addr_R1_top[2].IN1
write_addr_R1_top[3] => write_addr_R1_top[3].IN1
write_addr_I1_top[0] => write_addr_I1_top[0].IN1
write_addr_I1_top[1] => write_addr_I1_top[1].IN1
write_addr_I1_top[2] => write_addr_I1_top[2].IN1
write_addr_I1_top[3] => write_addr_I1_top[3].IN1
write_addr_R2_top[0] => write_addr_R2_top[0].IN1
write_addr_R2_top[1] => write_addr_R2_top[1].IN1
write_addr_R2_top[2] => write_addr_R2_top[2].IN1
write_addr_R2_top[3] => write_addr_R2_top[3].IN1
write_addr_I2_top[0] => write_addr_I2_top[0].IN1
write_addr_I2_top[1] => write_addr_I2_top[1].IN1
write_addr_I2_top[2] => write_addr_I2_top[2].IN1
write_addr_I2_top[3] => write_addr_I2_top[3].IN1
signalup_recover_top => signalup_recover_top.IN1
signalGenAddr_top << signalGenAddr_top.DB_MAX_OUTPUT_PORT_TYPE
signalAcum_top << signalAcum_top.DB_MAX_OUTPUT_PORT_TYPE
a1_top[-27] << a1_top[-27].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-26] << a1_top[-26].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-25] << a1_top[-25].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-24] << a1_top[-24].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-23] << a1_top[-23].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-22] << a1_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-21] << a1_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-20] << a1_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-19] << a1_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-18] << a1_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-17] << a1_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-16] << a1_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-15] << a1_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-14] << a1_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-13] << a1_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-12] << a1_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-11] << a1_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-10] << a1_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-9] << a1_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-8] << a1_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-7] << a1_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-6] << a1_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-5] << a1_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-4] << a1_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-3] << a1_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-2] << a1_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a1_top[-1] << a1_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a1_top[0] << a1_top[0].DB_MAX_OUTPUT_PORT_TYPE
a1_top[1] << a1_top[1].DB_MAX_OUTPUT_PORT_TYPE
a1_top[2] << a1_top[2].DB_MAX_OUTPUT_PORT_TYPE
a1_top[3] << a1_top[3].DB_MAX_OUTPUT_PORT_TYPE
a1_top[4] << a1_top[4].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-27] << a2_top[-27].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-26] << a2_top[-26].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-25] << a2_top[-25].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-24] << a2_top[-24].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-23] << a2_top[-23].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-22] << a2_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-21] << a2_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-20] << a2_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-19] << a2_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-18] << a2_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-17] << a2_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-16] << a2_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-15] << a2_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-14] << a2_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-13] << a2_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-12] << a2_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-11] << a2_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-10] << a2_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-9] << a2_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-8] << a2_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-7] << a2_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-6] << a2_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-5] << a2_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-4] << a2_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-3] << a2_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-2] << a2_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a2_top[-1] << a2_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a2_top[0] << a2_top[0].DB_MAX_OUTPUT_PORT_TYPE
a2_top[1] << a2_top[1].DB_MAX_OUTPUT_PORT_TYPE
a2_top[2] << a2_top[2].DB_MAX_OUTPUT_PORT_TYPE
a2_top[3] << a2_top[3].DB_MAX_OUTPUT_PORT_TYPE
a2_top[4] << a2_top[4].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-27] << b1_top[-27].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-26] << b1_top[-26].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-25] << b1_top[-25].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-24] << b1_top[-24].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-23] << b1_top[-23].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-22] << b1_top[-22].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-21] << b1_top[-21].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-20] << b1_top[-20].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-19] << b1_top[-19].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-18] << b1_top[-18].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-17] << b1_top[-17].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-16] << b1_top[-16].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-15] << b1_top[-15].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-14] << b1_top[-14].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-13] << b1_top[-13].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-12] << b1_top[-12].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-11] << b1_top[-11].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-10] << b1_top[-10].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-9] << b1_top[-9].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-8] << b1_top[-8].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-7] << b1_top[-7].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-6] << b1_top[-6].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-5] << b1_top[-5].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-4] << b1_top[-4].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-3] << b1_top[-3].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-2] << b1_top[-2].DB_MAX_OUTPUT_PORT_TYPE
b1_top[-1] << b1_top[-1].DB_MAX_OUTPUT_PORT_TYPE
b1_top[0] << b1_top[0].DB_MAX_OUTPUT_PORT_TYPE
b1_top[1] << b1_top[1].DB_MAX_OUTPUT_PORT_TYPE
b1_top[2] << b1_top[2].DB_MAX_OUTPUT_PORT_TYPE
b1_top[3] << b1_top[3].DB_MAX_OUTPUT_PORT_TYPE
b1_top[4] << b1_top[4].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-27] << b2_top[-27].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-26] << b2_top[-26].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-25] << b2_top[-25].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-24] << b2_top[-24].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-23] << b2_top[-23].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-22] << b2_top[-22].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-21] << b2_top[-21].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-20] << b2_top[-20].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-19] << b2_top[-19].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-18] << b2_top[-18].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-17] << b2_top[-17].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-16] << b2_top[-16].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-15] << b2_top[-15].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-14] << b2_top[-14].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-13] << b2_top[-13].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-12] << b2_top[-12].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-11] << b2_top[-11].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-10] << b2_top[-10].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-9] << b2_top[-9].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-8] << b2_top[-8].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-7] << b2_top[-7].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-6] << b2_top[-6].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-5] << b2_top[-5].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-4] << b2_top[-4].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-3] << b2_top[-3].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-2] << b2_top[-2].DB_MAX_OUTPUT_PORT_TYPE
b2_top[-1] << b2_top[-1].DB_MAX_OUTPUT_PORT_TYPE
b2_top[0] << b2_top[0].DB_MAX_OUTPUT_PORT_TYPE
b2_top[1] << b2_top[1].DB_MAX_OUTPUT_PORT_TYPE
b2_top[2] << b2_top[2].DB_MAX_OUTPUT_PORT_TYPE
b2_top[3] << b2_top[3].DB_MAX_OUTPUT_PORT_TYPE
b2_top[4] << b2_top[4].DB_MAX_OUTPUT_PORT_TYPE
clk_slow_top << clk_slow_top.DB_MAX_OUTPUT_PORT_TYPE
flagR_top << flagR_top.DB_MAX_OUTPUT_PORT_TYPE
flagI_top << flagI_top.DB_MAX_OUTPUT_PORT_TYPE
read_addr_M1_top[0] << read_addr_M1_top[0].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M1_top[1] << read_addr_M1_top[1].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M1_top[2] << read_addr_M1_top[2].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M1_top[3] << read_addr_M1_top[3].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M2_top[0] << read_addr_M2_top[0].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M2_top[1] << read_addr_M2_top[1].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M2_top[2] << read_addr_M2_top[2].DB_MAX_OUTPUT_PORT_TYPE
read_addr_M2_top[3] << read_addr_M2_top[3].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-22] << a1b1_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-21] << a1b1_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-20] << a1b1_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-19] << a1b1_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-18] << a1b1_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-17] << a1b1_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-16] << a1b1_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-15] << a1b1_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-14] << a1b1_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-13] << a1b1_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-12] << a1b1_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-11] << a1b1_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-10] << a1b1_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-9] << a1b1_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-8] << a1b1_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-7] << a1b1_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-6] << a1b1_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-5] << a1b1_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-4] << a1b1_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-3] << a1b1_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-2] << a1b1_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[-1] << a1b1_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[0] << a1b1_top[0].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[1] << a1b1_top[1].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[2] << a1b1_top[2].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[3] << a1b1_top[3].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[4] << a1b1_top[4].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[5] << a1b1_top[5].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[6] << a1b1_top[6].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[7] << a1b1_top[7].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[8] << a1b1_top[8].DB_MAX_OUTPUT_PORT_TYPE
a1b1_top[9] << a1b1_top[9].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-22] << a2b2_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-21] << a2b2_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-20] << a2b2_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-19] << a2b2_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-18] << a2b2_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-17] << a2b2_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-16] << a2b2_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-15] << a2b2_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-14] << a2b2_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-13] << a2b2_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-12] << a2b2_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-11] << a2b2_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-10] << a2b2_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-9] << a2b2_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-8] << a2b2_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-7] << a2b2_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-6] << a2b2_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-5] << a2b2_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-4] << a2b2_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-3] << a2b2_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-2] << a2b2_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[-1] << a2b2_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[0] << a2b2_top[0].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[1] << a2b2_top[1].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[2] << a2b2_top[2].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[3] << a2b2_top[3].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[4] << a2b2_top[4].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[5] << a2b2_top[5].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[6] << a2b2_top[6].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[7] << a2b2_top[7].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[8] << a2b2_top[8].DB_MAX_OUTPUT_PORT_TYPE
a2b2_top[9] << a2b2_top[9].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-22] << a1b2_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-21] << a1b2_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-20] << a1b2_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-19] << a1b2_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-18] << a1b2_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-17] << a1b2_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-16] << a1b2_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-15] << a1b2_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-14] << a1b2_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-13] << a1b2_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-12] << a1b2_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-11] << a1b2_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-10] << a1b2_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-9] << a1b2_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-8] << a1b2_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-7] << a1b2_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-6] << a1b2_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-5] << a1b2_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-4] << a1b2_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-3] << a1b2_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-2] << a1b2_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[-1] << a1b2_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[0] << a1b2_top[0].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[1] << a1b2_top[1].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[2] << a1b2_top[2].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[3] << a1b2_top[3].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[4] << a1b2_top[4].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[5] << a1b2_top[5].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[6] << a1b2_top[6].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[7] << a1b2_top[7].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[8] << a1b2_top[8].DB_MAX_OUTPUT_PORT_TYPE
a1b2_top[9] << a1b2_top[9].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-22] << a2b1_top[-22].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-21] << a2b1_top[-21].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-20] << a2b1_top[-20].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-19] << a2b1_top[-19].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-18] << a2b1_top[-18].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-17] << a2b1_top[-17].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-16] << a2b1_top[-16].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-15] << a2b1_top[-15].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-14] << a2b1_top[-14].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-13] << a2b1_top[-13].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-12] << a2b1_top[-12].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-11] << a2b1_top[-11].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-10] << a2b1_top[-10].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-9] << a2b1_top[-9].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-8] << a2b1_top[-8].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-7] << a2b1_top[-7].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-6] << a2b1_top[-6].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-5] << a2b1_top[-5].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-4] << a2b1_top[-4].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-3] << a2b1_top[-3].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-2] << a2b1_top[-2].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[-1] << a2b1_top[-1].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[0] << a2b1_top[0].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[1] << a2b1_top[1].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[2] << a2b1_top[2].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[3] << a2b1_top[3].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[4] << a2b1_top[4].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[5] << a2b1_top[5].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[6] << a2b1_top[6].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[7] << a2b1_top[7].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[8] << a2b1_top[8].DB_MAX_OUTPUT_PORT_TYPE
a2b1_top[9] << a2b1_top[9].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-21] << ab_real_top[-21].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-20] << ab_real_top[-20].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-19] << ab_real_top[-19].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-18] << ab_real_top[-18].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-17] << ab_real_top[-17].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-16] << ab_real_top[-16].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-15] << ab_real_top[-15].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-14] << ab_real_top[-14].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-13] << ab_real_top[-13].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-12] << ab_real_top[-12].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-11] << ab_real_top[-11].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-10] << ab_real_top[-10].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-9] << ab_real_top[-9].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-8] << ab_real_top[-8].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-7] << ab_real_top[-7].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-6] << ab_real_top[-6].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-5] << ab_real_top[-5].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-4] << ab_real_top[-4].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-3] << ab_real_top[-3].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-2] << ab_real_top[-2].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[-1] << ab_real_top[-1].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[0] << ab_real_top[0].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[1] << ab_real_top[1].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[2] << ab_real_top[2].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[3] << ab_real_top[3].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[4] << ab_real_top[4].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[5] << ab_real_top[5].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[6] << ab_real_top[6].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[7] << ab_real_top[7].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[8] << ab_real_top[8].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[9] << ab_real_top[9].DB_MAX_OUTPUT_PORT_TYPE
ab_real_top[10] << ab_real_top[10].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-21] << ab_imag_top[-21].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-20] << ab_imag_top[-20].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-19] << ab_imag_top[-19].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-18] << ab_imag_top[-18].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-17] << ab_imag_top[-17].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-16] << ab_imag_top[-16].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-15] << ab_imag_top[-15].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-14] << ab_imag_top[-14].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-13] << ab_imag_top[-13].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-12] << ab_imag_top[-12].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-11] << ab_imag_top[-11].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-10] << ab_imag_top[-10].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-9] << ab_imag_top[-9].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-8] << ab_imag_top[-8].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-7] << ab_imag_top[-7].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-6] << ab_imag_top[-6].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-5] << ab_imag_top[-5].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-4] << ab_imag_top[-4].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-3] << ab_imag_top[-3].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-2] << ab_imag_top[-2].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[-1] << ab_imag_top[-1].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[0] << ab_imag_top[0].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[1] << ab_imag_top[1].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[2] << ab_imag_top[2].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[3] << ab_imag_top[3].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[4] << ab_imag_top[4].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[5] << ab_imag_top[5].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[6] << ab_imag_top[6].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[7] << ab_imag_top[7].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[8] << ab_imag_top[8].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[9] << ab_imag_top[9].DB_MAX_OUTPUT_PORT_TYPE
ab_imag_top[10] << ab_imag_top[10].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-16] << accR_top[-16].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-15] << accR_top[-15].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-14] << accR_top[-14].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-13] << accR_top[-13].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-12] << accR_top[-12].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-11] << accR_top[-11].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-10] << accR_top[-10].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-9] << accR_top[-9].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-8] << accR_top[-8].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-7] << accR_top[-7].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-6] << accR_top[-6].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-5] << accR_top[-5].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-4] << accR_top[-4].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-3] << accR_top[-3].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-2] << accR_top[-2].DB_MAX_OUTPUT_PORT_TYPE
accR_top[-1] << accR_top[-1].DB_MAX_OUTPUT_PORT_TYPE
accR_top[0] << accR_top[0].DB_MAX_OUTPUT_PORT_TYPE
accR_top[1] << accR_top[1].DB_MAX_OUTPUT_PORT_TYPE
accR_top[2] << accR_top[2].DB_MAX_OUTPUT_PORT_TYPE
accR_top[3] << accR_top[3].DB_MAX_OUTPUT_PORT_TYPE
accR_top[4] << accR_top[4].DB_MAX_OUTPUT_PORT_TYPE
accR_top[5] << accR_top[5].DB_MAX_OUTPUT_PORT_TYPE
accR_top[6] << accR_top[6].DB_MAX_OUTPUT_PORT_TYPE
accR_top[7] << accR_top[7].DB_MAX_OUTPUT_PORT_TYPE
accR_top[8] << accR_top[8].DB_MAX_OUTPUT_PORT_TYPE
accR_top[9] << accR_top[9].DB_MAX_OUTPUT_PORT_TYPE
accR_top[10] << accR_top[10].DB_MAX_OUTPUT_PORT_TYPE
accR_top[11] << accR_top[11].DB_MAX_OUTPUT_PORT_TYPE
accR_top[12] << accR_top[12].DB_MAX_OUTPUT_PORT_TYPE
accR_top[13] << accR_top[13].DB_MAX_OUTPUT_PORT_TYPE
accR_top[14] << accR_top[14].DB_MAX_OUTPUT_PORT_TYPE
accR_top[15] << accR_top[15].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-16] << accI_top[-16].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-15] << accI_top[-15].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-14] << accI_top[-14].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-13] << accI_top[-13].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-12] << accI_top[-12].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-11] << accI_top[-11].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-10] << accI_top[-10].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-9] << accI_top[-9].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-8] << accI_top[-8].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-7] << accI_top[-7].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-6] << accI_top[-6].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-5] << accI_top[-5].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-4] << accI_top[-4].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-3] << accI_top[-3].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-2] << accI_top[-2].DB_MAX_OUTPUT_PORT_TYPE
accI_top[-1] << accI_top[-1].DB_MAX_OUTPUT_PORT_TYPE
accI_top[0] << accI_top[0].DB_MAX_OUTPUT_PORT_TYPE
accI_top[1] << accI_top[1].DB_MAX_OUTPUT_PORT_TYPE
accI_top[2] << accI_top[2].DB_MAX_OUTPUT_PORT_TYPE
accI_top[3] << accI_top[3].DB_MAX_OUTPUT_PORT_TYPE
accI_top[4] << accI_top[4].DB_MAX_OUTPUT_PORT_TYPE
accI_top[5] << accI_top[5].DB_MAX_OUTPUT_PORT_TYPE
accI_top[6] << accI_top[6].DB_MAX_OUTPUT_PORT_TYPE
accI_top[7] << accI_top[7].DB_MAX_OUTPUT_PORT_TYPE
accI_top[8] << accI_top[8].DB_MAX_OUTPUT_PORT_TYPE
accI_top[9] << accI_top[9].DB_MAX_OUTPUT_PORT_TYPE
accI_top[10] << accI_top[10].DB_MAX_OUTPUT_PORT_TYPE
accI_top[11] << accI_top[11].DB_MAX_OUTPUT_PORT_TYPE
accI_top[12] << accI_top[12].DB_MAX_OUTPUT_PORT_TYPE
accI_top[13] << accI_top[13].DB_MAX_OUTPUT_PORT_TYPE
accI_top[14] << accI_top[14].DB_MAX_OUTPUT_PORT_TYPE
accI_top[15] << accI_top[15].DB_MAX_OUTPUT_PORT_TYPE
qR_top[-16] << simple_dual_port_ram:RAM_outR.q
qR_top[-15] << simple_dual_port_ram:RAM_outR.q
qR_top[-14] << simple_dual_port_ram:RAM_outR.q
qR_top[-13] << simple_dual_port_ram:RAM_outR.q
qR_top[-12] << simple_dual_port_ram:RAM_outR.q
qR_top[-11] << simple_dual_port_ram:RAM_outR.q
qR_top[-10] << simple_dual_port_ram:RAM_outR.q
qR_top[-9] << simple_dual_port_ram:RAM_outR.q
qR_top[-8] << simple_dual_port_ram:RAM_outR.q
qR_top[-7] << simple_dual_port_ram:RAM_outR.q
qR_top[-6] << simple_dual_port_ram:RAM_outR.q
qR_top[-5] << simple_dual_port_ram:RAM_outR.q
qR_top[-4] << simple_dual_port_ram:RAM_outR.q
qR_top[-3] << simple_dual_port_ram:RAM_outR.q
qR_top[-2] << simple_dual_port_ram:RAM_outR.q
qR_top[-1] << simple_dual_port_ram:RAM_outR.q
qR_top[0] << simple_dual_port_ram:RAM_outR.q
qR_top[1] << simple_dual_port_ram:RAM_outR.q
qR_top[2] << simple_dual_port_ram:RAM_outR.q
qR_top[3] << simple_dual_port_ram:RAM_outR.q
qR_top[4] << simple_dual_port_ram:RAM_outR.q
qR_top[5] << simple_dual_port_ram:RAM_outR.q
qR_top[6] << simple_dual_port_ram:RAM_outR.q
qR_top[7] << simple_dual_port_ram:RAM_outR.q
qR_top[8] << simple_dual_port_ram:RAM_outR.q
qR_top[9] << simple_dual_port_ram:RAM_outR.q
qR_top[10] << simple_dual_port_ram:RAM_outR.q
qR_top[11] << simple_dual_port_ram:RAM_outR.q
qR_top[12] << simple_dual_port_ram:RAM_outR.q
qR_top[13] << simple_dual_port_ram:RAM_outR.q
qR_top[14] << simple_dual_port_ram:RAM_outR.q
qR_top[15] << simple_dual_port_ram:RAM_outR.q
qI_top[-16] << simple_dual_port_ram:RAM_outI.q
qI_top[-15] << simple_dual_port_ram:RAM_outI.q
qI_top[-14] << simple_dual_port_ram:RAM_outI.q
qI_top[-13] << simple_dual_port_ram:RAM_outI.q
qI_top[-12] << simple_dual_port_ram:RAM_outI.q
qI_top[-11] << simple_dual_port_ram:RAM_outI.q
qI_top[-10] << simple_dual_port_ram:RAM_outI.q
qI_top[-9] << simple_dual_port_ram:RAM_outI.q
qI_top[-8] << simple_dual_port_ram:RAM_outI.q
qI_top[-7] << simple_dual_port_ram:RAM_outI.q
qI_top[-6] << simple_dual_port_ram:RAM_outI.q
qI_top[-5] << simple_dual_port_ram:RAM_outI.q
qI_top[-4] << simple_dual_port_ram:RAM_outI.q
qI_top[-3] << simple_dual_port_ram:RAM_outI.q
qI_top[-2] << simple_dual_port_ram:RAM_outI.q
qI_top[-1] << simple_dual_port_ram:RAM_outI.q
qI_top[0] << simple_dual_port_ram:RAM_outI.q
qI_top[1] << simple_dual_port_ram:RAM_outI.q
qI_top[2] << simple_dual_port_ram:RAM_outI.q
qI_top[3] << simple_dual_port_ram:RAM_outI.q
qI_top[4] << simple_dual_port_ram:RAM_outI.q
qI_top[5] << simple_dual_port_ram:RAM_outI.q
qI_top[6] << simple_dual_port_ram:RAM_outI.q
qI_top[7] << simple_dual_port_ram:RAM_outI.q
qI_top[8] << simple_dual_port_ram:RAM_outI.q
qI_top[9] << simple_dual_port_ram:RAM_outI.q
qI_top[10] << simple_dual_port_ram:RAM_outI.q
qI_top[11] << simple_dual_port_ram:RAM_outI.q
qI_top[12] << simple_dual_port_ram:RAM_outI.q
qI_top[13] << simple_dual_port_ram:RAM_outI.q
qI_top[14] << simple_dual_port_ram:RAM_outI.q
qI_top[15] << simple_dual_port_ram:RAM_outI.q
cnt_top[0] << cnt_top[0].DB_MAX_OUTPUT_PORT_TYPE
cnt_top[1] << cnt_top[1].DB_MAX_OUTPUT_PORT_TYPE
cnt_top[2] << cnt_top[2].DB_MAX_OUTPUT_PORT_TYPE
cnt_top[3] << cnt_top[3].DB_MAX_OUTPUT_PORT_TYPE


|top_dut|stateMachOperateSignals:SIGNALSCONT
clk => signalGenAddr~reg0.CLK
clk => signalAcum~reg0.CLK
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => state~3.DATAIN
rst => cnt[0].ACLR
rst => cnt[1].ACLR
rst => state~5.DATAIN
rst => signalGenAddr~reg0.ENA
rst => signalAcum~reg0.ENA
signal => state.DATAB
signal => Selector0.IN2
signalGenAddr <= signalGenAddr~reg0.DB_MAX_OUTPUT_PORT_TYPE
signalAcum <= signalAcum~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|StateMachineGenDir1:SM_GDM1
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => exec[0].CLK
clk => exec[1].CLK
clk => exec[2].CLK
clk => exec[3].CLK
clk => exec[4].CLK
clk => exec[5].CLK
clk => cntAddr[0].CLK
clk => cntAddr[1].CLK
clk => cntAddr[2].CLK
clk => cntJump[0].CLK
clk => cntJump[1].CLK
clk => cntJump[2].CLK
clk => cntAux[0].CLK
clk => cntAux[1].CLK
clk => cntAux[2].CLK
clk => flag~reg0.CLK
clk => state~3.DATAIN
ena => always0.IN1
rst => q[0]~reg0.ACLR
rst => q[1]~reg0.ACLR
rst => q[2]~reg0.ACLR
rst => q[3]~reg0.ACLR
rst => exec[0].ACLR
rst => exec[1].ACLR
rst => exec[2].ACLR
rst => exec[3].ACLR
rst => exec[4].ACLR
rst => exec[5].ACLR
rst => cntAddr[0].ACLR
rst => cntAddr[1].ACLR
rst => cntAddr[2].ACLR
rst => cntJump[0].ACLR
rst => cntJump[1].ACLR
rst => cntJump[2].ACLR
rst => cntAux[0].ACLR
rst => cntAux[1].ACLR
rst => cntAux[2].ACLR
rst => flag~reg0.PRESET
rst => state~5.DATAIN
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|StateMachineGenDir2:SM_GDM2
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => exec[0].CLK
clk => exec[1].CLK
clk => exec[2].CLK
clk => exec[3].CLK
clk => exec[4].CLK
clk => exec[5].CLK
clk => cntAddr[0].CLK
clk => cntAddr[1].CLK
clk => cntAddr[2].CLK
clk => cntJump[0].CLK
clk => cntJump[1].CLK
clk => cntJump[2].CLK
clk => flag~reg0.CLK
clk => state~3.DATAIN
ena => always0.IN1
rst => q[0]~reg0.ACLR
rst => q[1]~reg0.ACLR
rst => q[2]~reg0.ACLR
rst => q[3]~reg0.ACLR
rst => exec[0].ACLR
rst => exec[1].ACLR
rst => exec[2].ACLR
rst => exec[3].ACLR
rst => exec[4].ACLR
rst => exec[5].ACLR
rst => cntAddr[0].ACLR
rst => cntAddr[1].ACLR
rst => cntAddr[2].ACLR
rst => cntJump[0].ACLR
rst => cntJump[1].ACLR
rst => cntJump[2].ACLR
rst => flag~reg0.PRESET
rst => state~5.DATAIN
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|prescaler:PRESC
clk_fast => count[0].CLK
clk_fast => count[1].CLK
clk_fast => count[2].CLK
clk_fast => clk_slow~reg0.CLK
rst => count[0].ACLR
rst => count[1].ACLR
rst => count[2].ACLR
rst => clk_slow~reg0.ACLR
clk_slow <= clk_slow~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAMR1
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAMI1
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAMR2
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAMI2
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|prodtwo:PROD
clk => aux_a2b1[-22].CLK
clk => aux_a2b1[-21].CLK
clk => aux_a2b1[-20].CLK
clk => aux_a2b1[-19].CLK
clk => aux_a2b1[-18].CLK
clk => aux_a2b1[-17].CLK
clk => aux_a2b1[-16].CLK
clk => aux_a2b1[-15].CLK
clk => aux_a2b1[-14].CLK
clk => aux_a2b1[-13].CLK
clk => aux_a2b1[-12].CLK
clk => aux_a2b1[-11].CLK
clk => aux_a2b1[-10].CLK
clk => aux_a2b1[-9].CLK
clk => aux_a2b1[-8].CLK
clk => aux_a2b1[-7].CLK
clk => aux_a2b1[-6].CLK
clk => aux_a2b1[-5].CLK
clk => aux_a2b1[-4].CLK
clk => aux_a2b1[-3].CLK
clk => aux_a2b1[-2].CLK
clk => aux_a2b1[-1].CLK
clk => aux_a2b1[0].CLK
clk => aux_a2b1[1].CLK
clk => aux_a2b1[2].CLK
clk => aux_a2b1[3].CLK
clk => aux_a2b1[4].CLK
clk => aux_a2b1[5].CLK
clk => aux_a2b1[6].CLK
clk => aux_a2b1[7].CLK
clk => aux_a2b1[8].CLK
clk => aux_a2b1[9].CLK
clk => aux_a1b2[-22].CLK
clk => aux_a1b2[-21].CLK
clk => aux_a1b2[-20].CLK
clk => aux_a1b2[-19].CLK
clk => aux_a1b2[-18].CLK
clk => aux_a1b2[-17].CLK
clk => aux_a1b2[-16].CLK
clk => aux_a1b2[-15].CLK
clk => aux_a1b2[-14].CLK
clk => aux_a1b2[-13].CLK
clk => aux_a1b2[-12].CLK
clk => aux_a1b2[-11].CLK
clk => aux_a1b2[-10].CLK
clk => aux_a1b2[-9].CLK
clk => aux_a1b2[-8].CLK
clk => aux_a1b2[-7].CLK
clk => aux_a1b2[-6].CLK
clk => aux_a1b2[-5].CLK
clk => aux_a1b2[-4].CLK
clk => aux_a1b2[-3].CLK
clk => aux_a1b2[-2].CLK
clk => aux_a1b2[-1].CLK
clk => aux_a1b2[0].CLK
clk => aux_a1b2[1].CLK
clk => aux_a1b2[2].CLK
clk => aux_a1b2[3].CLK
clk => aux_a1b2[4].CLK
clk => aux_a1b2[5].CLK
clk => aux_a1b2[6].CLK
clk => aux_a1b2[7].CLK
clk => aux_a1b2[8].CLK
clk => aux_a1b2[9].CLK
clk => aux_a2b2[-22].CLK
clk => aux_a2b2[-21].CLK
clk => aux_a2b2[-20].CLK
clk => aux_a2b2[-19].CLK
clk => aux_a2b2[-18].CLK
clk => aux_a2b2[-17].CLK
clk => aux_a2b2[-16].CLK
clk => aux_a2b2[-15].CLK
clk => aux_a2b2[-14].CLK
clk => aux_a2b2[-13].CLK
clk => aux_a2b2[-12].CLK
clk => aux_a2b2[-11].CLK
clk => aux_a2b2[-10].CLK
clk => aux_a2b2[-9].CLK
clk => aux_a2b2[-8].CLK
clk => aux_a2b2[-7].CLK
clk => aux_a2b2[-6].CLK
clk => aux_a2b2[-5].CLK
clk => aux_a2b2[-4].CLK
clk => aux_a2b2[-3].CLK
clk => aux_a2b2[-2].CLK
clk => aux_a2b2[-1].CLK
clk => aux_a2b2[0].CLK
clk => aux_a2b2[1].CLK
clk => aux_a2b2[2].CLK
clk => aux_a2b2[3].CLK
clk => aux_a2b2[4].CLK
clk => aux_a2b2[5].CLK
clk => aux_a2b2[6].CLK
clk => aux_a2b2[7].CLK
clk => aux_a2b2[8].CLK
clk => aux_a2b2[9].CLK
clk => aux_a1b1[-22].CLK
clk => aux_a1b1[-21].CLK
clk => aux_a1b1[-20].CLK
clk => aux_a1b1[-19].CLK
clk => aux_a1b1[-18].CLK
clk => aux_a1b1[-17].CLK
clk => aux_a1b1[-16].CLK
clk => aux_a1b1[-15].CLK
clk => aux_a1b1[-14].CLK
clk => aux_a1b1[-13].CLK
clk => aux_a1b1[-12].CLK
clk => aux_a1b1[-11].CLK
clk => aux_a1b1[-10].CLK
clk => aux_a1b1[-9].CLK
clk => aux_a1b1[-8].CLK
clk => aux_a1b1[-7].CLK
clk => aux_a1b1[-6].CLK
clk => aux_a1b1[-5].CLK
clk => aux_a1b1[-4].CLK
clk => aux_a1b1[-3].CLK
clk => aux_a1b1[-2].CLK
clk => aux_a1b1[-1].CLK
clk => aux_a1b1[0].CLK
clk => aux_a1b1[1].CLK
clk => aux_a1b1[2].CLK
clk => aux_a1b1[3].CLK
clk => aux_a1b1[4].CLK
clk => aux_a1b1[5].CLK
clk => aux_a1b1[6].CLK
clk => aux_a1b1[7].CLK
clk => aux_a1b1[8].CLK
clk => aux_a1b1[9].CLK
rst => aux_a2b1[-22].ACLR
rst => aux_a2b1[-21].ACLR
rst => aux_a2b1[-20].ACLR
rst => aux_a2b1[-19].ACLR
rst => aux_a2b1[-18].ACLR
rst => aux_a2b1[-17].ACLR
rst => aux_a2b1[-16].ACLR
rst => aux_a2b1[-15].ACLR
rst => aux_a2b1[-14].ACLR
rst => aux_a2b1[-13].ACLR
rst => aux_a2b1[-12].ACLR
rst => aux_a2b1[-11].ACLR
rst => aux_a2b1[-10].ACLR
rst => aux_a2b1[-9].ACLR
rst => aux_a2b1[-8].ACLR
rst => aux_a2b1[-7].ACLR
rst => aux_a2b1[-6].ACLR
rst => aux_a2b1[-5].ACLR
rst => aux_a2b1[-4].ACLR
rst => aux_a2b1[-3].ACLR
rst => aux_a2b1[-2].ACLR
rst => aux_a2b1[-1].ACLR
rst => aux_a2b1[0].ACLR
rst => aux_a2b1[1].ACLR
rst => aux_a2b1[2].ACLR
rst => aux_a2b1[3].ACLR
rst => aux_a2b1[4].ACLR
rst => aux_a2b1[5].ACLR
rst => aux_a2b1[6].ACLR
rst => aux_a2b1[7].ACLR
rst => aux_a2b1[8].ACLR
rst => aux_a2b1[9].ACLR
rst => aux_a1b2[-22].ACLR
rst => aux_a1b2[-21].ACLR
rst => aux_a1b2[-20].ACLR
rst => aux_a1b2[-19].ACLR
rst => aux_a1b2[-18].ACLR
rst => aux_a1b2[-17].ACLR
rst => aux_a1b2[-16].ACLR
rst => aux_a1b2[-15].ACLR
rst => aux_a1b2[-14].ACLR
rst => aux_a1b2[-13].ACLR
rst => aux_a1b2[-12].ACLR
rst => aux_a1b2[-11].ACLR
rst => aux_a1b2[-10].ACLR
rst => aux_a1b2[-9].ACLR
rst => aux_a1b2[-8].ACLR
rst => aux_a1b2[-7].ACLR
rst => aux_a1b2[-6].ACLR
rst => aux_a1b2[-5].ACLR
rst => aux_a1b2[-4].ACLR
rst => aux_a1b2[-3].ACLR
rst => aux_a1b2[-2].ACLR
rst => aux_a1b2[-1].ACLR
rst => aux_a1b2[0].ACLR
rst => aux_a1b2[1].ACLR
rst => aux_a1b2[2].ACLR
rst => aux_a1b2[3].ACLR
rst => aux_a1b2[4].ACLR
rst => aux_a1b2[5].ACLR
rst => aux_a1b2[6].ACLR
rst => aux_a1b2[7].ACLR
rst => aux_a1b2[8].ACLR
rst => aux_a1b2[9].ACLR
rst => aux_a2b2[-22].ACLR
rst => aux_a2b2[-21].ACLR
rst => aux_a2b2[-20].ACLR
rst => aux_a2b2[-19].ACLR
rst => aux_a2b2[-18].ACLR
rst => aux_a2b2[-17].ACLR
rst => aux_a2b2[-16].ACLR
rst => aux_a2b2[-15].ACLR
rst => aux_a2b2[-14].ACLR
rst => aux_a2b2[-13].ACLR
rst => aux_a2b2[-12].ACLR
rst => aux_a2b2[-11].ACLR
rst => aux_a2b2[-10].ACLR
rst => aux_a2b2[-9].ACLR
rst => aux_a2b2[-8].ACLR
rst => aux_a2b2[-7].ACLR
rst => aux_a2b2[-6].ACLR
rst => aux_a2b2[-5].ACLR
rst => aux_a2b2[-4].ACLR
rst => aux_a2b2[-3].ACLR
rst => aux_a2b2[-2].ACLR
rst => aux_a2b2[-1].ACLR
rst => aux_a2b2[0].ACLR
rst => aux_a2b2[1].ACLR
rst => aux_a2b2[2].ACLR
rst => aux_a2b2[3].ACLR
rst => aux_a2b2[4].ACLR
rst => aux_a2b2[5].ACLR
rst => aux_a2b2[6].ACLR
rst => aux_a2b2[7].ACLR
rst => aux_a2b2[8].ACLR
rst => aux_a2b2[9].ACLR
rst => aux_a1b1[-22].ACLR
rst => aux_a1b1[-21].ACLR
rst => aux_a1b1[-20].ACLR
rst => aux_a1b1[-19].ACLR
rst => aux_a1b1[-18].ACLR
rst => aux_a1b1[-17].ACLR
rst => aux_a1b1[-16].ACLR
rst => aux_a1b1[-15].ACLR
rst => aux_a1b1[-14].ACLR
rst => aux_a1b1[-13].ACLR
rst => aux_a1b1[-12].ACLR
rst => aux_a1b1[-11].ACLR
rst => aux_a1b1[-10].ACLR
rst => aux_a1b1[-9].ACLR
rst => aux_a1b1[-8].ACLR
rst => aux_a1b1[-7].ACLR
rst => aux_a1b1[-6].ACLR
rst => aux_a1b1[-5].ACLR
rst => aux_a1b1[-4].ACLR
rst => aux_a1b1[-3].ACLR
rst => aux_a1b1[-2].ACLR
rst => aux_a1b1[-1].ACLR
rst => aux_a1b1[0].ACLR
rst => aux_a1b1[1].ACLR
rst => aux_a1b1[2].ACLR
rst => aux_a1b1[3].ACLR
rst => aux_a1b1[4].ACLR
rst => aux_a1b1[5].ACLR
rst => aux_a1b1[6].ACLR
rst => aux_a1b1[7].ACLR
rst => aux_a1b1[8].ACLR
rst => aux_a1b1[9].ACLR
a1[-27] => Mult0.IN31
a1[-27] => Mult2.IN31
a1[-26] => Mult0.IN30
a1[-26] => Mult2.IN30
a1[-25] => Mult0.IN29
a1[-25] => Mult2.IN29
a1[-24] => Mult0.IN28
a1[-24] => Mult2.IN28
a1[-23] => Mult0.IN27
a1[-23] => Mult2.IN27
a1[-22] => Mult0.IN26
a1[-22] => Mult2.IN26
a1[-21] => Mult0.IN25
a1[-21] => Mult2.IN25
a1[-20] => Mult0.IN24
a1[-20] => Mult2.IN24
a1[-19] => Mult0.IN23
a1[-19] => Mult2.IN23
a1[-18] => Mult0.IN22
a1[-18] => Mult2.IN22
a1[-17] => Mult0.IN21
a1[-17] => Mult2.IN21
a1[-16] => Mult0.IN20
a1[-16] => Mult2.IN20
a1[-15] => Mult0.IN19
a1[-15] => Mult2.IN19
a1[-14] => Mult0.IN18
a1[-14] => Mult2.IN18
a1[-13] => Mult0.IN17
a1[-13] => Mult2.IN17
a1[-12] => Mult0.IN16
a1[-12] => Mult2.IN16
a1[-11] => Mult0.IN15
a1[-11] => Mult2.IN15
a1[-10] => Mult0.IN14
a1[-10] => Mult2.IN14
a1[-9] => Mult0.IN13
a1[-9] => Mult2.IN13
a1[-8] => Mult0.IN12
a1[-8] => Mult2.IN12
a1[-7] => Mult0.IN11
a1[-7] => Mult2.IN11
a1[-6] => Mult0.IN10
a1[-6] => Mult2.IN10
a1[-5] => Mult0.IN9
a1[-5] => Mult2.IN9
a1[-4] => Mult0.IN8
a1[-4] => Mult2.IN8
a1[-3] => Mult0.IN7
a1[-3] => Mult2.IN7
a1[-2] => Mult0.IN6
a1[-2] => Mult2.IN6
a1[-1] => Mult0.IN5
a1[-1] => Mult2.IN5
a1[0] => Mult0.IN4
a1[0] => Mult2.IN4
a1[1] => Mult0.IN3
a1[1] => Mult2.IN3
a1[2] => Mult0.IN2
a1[2] => Mult2.IN2
a1[3] => Mult0.IN1
a1[3] => Mult2.IN1
a1[4] => Mult0.IN0
a1[4] => Mult2.IN0
a2[-27] => Mult1.IN31
a2[-27] => Mult3.IN31
a2[-26] => Mult1.IN30
a2[-26] => Mult3.IN30
a2[-25] => Mult1.IN29
a2[-25] => Mult3.IN29
a2[-24] => Mult1.IN28
a2[-24] => Mult3.IN28
a2[-23] => Mult1.IN27
a2[-23] => Mult3.IN27
a2[-22] => Mult1.IN26
a2[-22] => Mult3.IN26
a2[-21] => Mult1.IN25
a2[-21] => Mult3.IN25
a2[-20] => Mult1.IN24
a2[-20] => Mult3.IN24
a2[-19] => Mult1.IN23
a2[-19] => Mult3.IN23
a2[-18] => Mult1.IN22
a2[-18] => Mult3.IN22
a2[-17] => Mult1.IN21
a2[-17] => Mult3.IN21
a2[-16] => Mult1.IN20
a2[-16] => Mult3.IN20
a2[-15] => Mult1.IN19
a2[-15] => Mult3.IN19
a2[-14] => Mult1.IN18
a2[-14] => Mult3.IN18
a2[-13] => Mult1.IN17
a2[-13] => Mult3.IN17
a2[-12] => Mult1.IN16
a2[-12] => Mult3.IN16
a2[-11] => Mult1.IN15
a2[-11] => Mult3.IN15
a2[-10] => Mult1.IN14
a2[-10] => Mult3.IN14
a2[-9] => Mult1.IN13
a2[-9] => Mult3.IN13
a2[-8] => Mult1.IN12
a2[-8] => Mult3.IN12
a2[-7] => Mult1.IN11
a2[-7] => Mult3.IN11
a2[-6] => Mult1.IN10
a2[-6] => Mult3.IN10
a2[-5] => Mult1.IN9
a2[-5] => Mult3.IN9
a2[-4] => Mult1.IN8
a2[-4] => Mult3.IN8
a2[-3] => Mult1.IN7
a2[-3] => Mult3.IN7
a2[-2] => Mult1.IN6
a2[-2] => Mult3.IN6
a2[-1] => Mult1.IN5
a2[-1] => Mult3.IN5
a2[0] => Mult1.IN4
a2[0] => Mult3.IN4
a2[1] => Mult1.IN3
a2[1] => Mult3.IN3
a2[2] => Mult1.IN2
a2[2] => Mult3.IN2
a2[3] => Mult1.IN1
a2[3] => Mult3.IN1
a2[4] => Mult1.IN0
a2[4] => Mult3.IN0
b1[-27] => Mult0.IN63
b1[-27] => Mult3.IN63
b1[-26] => Mult0.IN62
b1[-26] => Mult3.IN62
b1[-25] => Mult0.IN61
b1[-25] => Mult3.IN61
b1[-24] => Mult0.IN60
b1[-24] => Mult3.IN60
b1[-23] => Mult0.IN59
b1[-23] => Mult3.IN59
b1[-22] => Mult0.IN58
b1[-22] => Mult3.IN58
b1[-21] => Mult0.IN57
b1[-21] => Mult3.IN57
b1[-20] => Mult0.IN56
b1[-20] => Mult3.IN56
b1[-19] => Mult0.IN55
b1[-19] => Mult3.IN55
b1[-18] => Mult0.IN54
b1[-18] => Mult3.IN54
b1[-17] => Mult0.IN53
b1[-17] => Mult3.IN53
b1[-16] => Mult0.IN52
b1[-16] => Mult3.IN52
b1[-15] => Mult0.IN51
b1[-15] => Mult3.IN51
b1[-14] => Mult0.IN50
b1[-14] => Mult3.IN50
b1[-13] => Mult0.IN49
b1[-13] => Mult3.IN49
b1[-12] => Mult0.IN48
b1[-12] => Mult3.IN48
b1[-11] => Mult0.IN47
b1[-11] => Mult3.IN47
b1[-10] => Mult0.IN46
b1[-10] => Mult3.IN46
b1[-9] => Mult0.IN45
b1[-9] => Mult3.IN45
b1[-8] => Mult0.IN44
b1[-8] => Mult3.IN44
b1[-7] => Mult0.IN43
b1[-7] => Mult3.IN43
b1[-6] => Mult0.IN42
b1[-6] => Mult3.IN42
b1[-5] => Mult0.IN41
b1[-5] => Mult3.IN41
b1[-4] => Mult0.IN40
b1[-4] => Mult3.IN40
b1[-3] => Mult0.IN39
b1[-3] => Mult3.IN39
b1[-2] => Mult0.IN38
b1[-2] => Mult3.IN38
b1[-1] => Mult0.IN37
b1[-1] => Mult3.IN37
b1[0] => Mult0.IN36
b1[0] => Mult3.IN36
b1[1] => Mult0.IN35
b1[1] => Mult3.IN35
b1[2] => Mult0.IN34
b1[2] => Mult3.IN34
b1[3] => Mult0.IN33
b1[3] => Mult3.IN33
b1[4] => Mult0.IN32
b1[4] => Mult3.IN32
b2[-27] => Mult1.IN63
b2[-27] => Mult2.IN63
b2[-26] => Mult1.IN62
b2[-26] => Mult2.IN62
b2[-25] => Mult1.IN61
b2[-25] => Mult2.IN61
b2[-24] => Mult1.IN60
b2[-24] => Mult2.IN60
b2[-23] => Mult1.IN59
b2[-23] => Mult2.IN59
b2[-22] => Mult1.IN58
b2[-22] => Mult2.IN58
b2[-21] => Mult1.IN57
b2[-21] => Mult2.IN57
b2[-20] => Mult1.IN56
b2[-20] => Mult2.IN56
b2[-19] => Mult1.IN55
b2[-19] => Mult2.IN55
b2[-18] => Mult1.IN54
b2[-18] => Mult2.IN54
b2[-17] => Mult1.IN53
b2[-17] => Mult2.IN53
b2[-16] => Mult1.IN52
b2[-16] => Mult2.IN52
b2[-15] => Mult1.IN51
b2[-15] => Mult2.IN51
b2[-14] => Mult1.IN50
b2[-14] => Mult2.IN50
b2[-13] => Mult1.IN49
b2[-13] => Mult2.IN49
b2[-12] => Mult1.IN48
b2[-12] => Mult2.IN48
b2[-11] => Mult1.IN47
b2[-11] => Mult2.IN47
b2[-10] => Mult1.IN46
b2[-10] => Mult2.IN46
b2[-9] => Mult1.IN45
b2[-9] => Mult2.IN45
b2[-8] => Mult1.IN44
b2[-8] => Mult2.IN44
b2[-7] => Mult1.IN43
b2[-7] => Mult2.IN43
b2[-6] => Mult1.IN42
b2[-6] => Mult2.IN42
b2[-5] => Mult1.IN41
b2[-5] => Mult2.IN41
b2[-4] => Mult1.IN40
b2[-4] => Mult2.IN40
b2[-3] => Mult1.IN39
b2[-3] => Mult2.IN39
b2[-2] => Mult1.IN38
b2[-2] => Mult2.IN38
b2[-1] => Mult1.IN37
b2[-1] => Mult2.IN37
b2[0] => Mult1.IN36
b2[0] => Mult2.IN36
b2[1] => Mult1.IN35
b2[1] => Mult2.IN35
b2[2] => Mult1.IN34
b2[2] => Mult2.IN34
b2[3] => Mult1.IN33
b2[3] => Mult2.IN33
b2[4] => Mult1.IN32
b2[4] => Mult2.IN32
a1b1[-22] <= aux_a1b1[-22].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-21] <= aux_a1b1[-21].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-20] <= aux_a1b1[-20].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-19] <= aux_a1b1[-19].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-18] <= aux_a1b1[-18].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-17] <= aux_a1b1[-17].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-16] <= aux_a1b1[-16].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-15] <= aux_a1b1[-15].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-14] <= aux_a1b1[-14].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-13] <= aux_a1b1[-13].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-12] <= aux_a1b1[-12].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-11] <= aux_a1b1[-11].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-10] <= aux_a1b1[-10].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-9] <= aux_a1b1[-9].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-8] <= aux_a1b1[-8].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-7] <= aux_a1b1[-7].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-6] <= aux_a1b1[-6].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-5] <= aux_a1b1[-5].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-4] <= aux_a1b1[-4].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-3] <= aux_a1b1[-3].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-2] <= aux_a1b1[-2].DB_MAX_OUTPUT_PORT_TYPE
a1b1[-1] <= aux_a1b1[-1].DB_MAX_OUTPUT_PORT_TYPE
a1b1[0] <= aux_a1b1[0].DB_MAX_OUTPUT_PORT_TYPE
a1b1[1] <= aux_a1b1[1].DB_MAX_OUTPUT_PORT_TYPE
a1b1[2] <= aux_a1b1[2].DB_MAX_OUTPUT_PORT_TYPE
a1b1[3] <= aux_a1b1[3].DB_MAX_OUTPUT_PORT_TYPE
a1b1[4] <= aux_a1b1[4].DB_MAX_OUTPUT_PORT_TYPE
a1b1[5] <= aux_a1b1[5].DB_MAX_OUTPUT_PORT_TYPE
a1b1[6] <= aux_a1b1[6].DB_MAX_OUTPUT_PORT_TYPE
a1b1[7] <= aux_a1b1[7].DB_MAX_OUTPUT_PORT_TYPE
a1b1[8] <= aux_a1b1[8].DB_MAX_OUTPUT_PORT_TYPE
a1b1[9] <= aux_a1b1[9].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-22] <= aux_a2b2[-22].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-21] <= aux_a2b2[-21].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-20] <= aux_a2b2[-20].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-19] <= aux_a2b2[-19].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-18] <= aux_a2b2[-18].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-17] <= aux_a2b2[-17].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-16] <= aux_a2b2[-16].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-15] <= aux_a2b2[-15].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-14] <= aux_a2b2[-14].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-13] <= aux_a2b2[-13].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-12] <= aux_a2b2[-12].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-11] <= aux_a2b2[-11].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-10] <= aux_a2b2[-10].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-9] <= aux_a2b2[-9].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-8] <= aux_a2b2[-8].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-7] <= aux_a2b2[-7].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-6] <= aux_a2b2[-6].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-5] <= aux_a2b2[-5].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-4] <= aux_a2b2[-4].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-3] <= aux_a2b2[-3].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-2] <= aux_a2b2[-2].DB_MAX_OUTPUT_PORT_TYPE
a2b2[-1] <= aux_a2b2[-1].DB_MAX_OUTPUT_PORT_TYPE
a2b2[0] <= aux_a2b2[0].DB_MAX_OUTPUT_PORT_TYPE
a2b2[1] <= aux_a2b2[1].DB_MAX_OUTPUT_PORT_TYPE
a2b2[2] <= aux_a2b2[2].DB_MAX_OUTPUT_PORT_TYPE
a2b2[3] <= aux_a2b2[3].DB_MAX_OUTPUT_PORT_TYPE
a2b2[4] <= aux_a2b2[4].DB_MAX_OUTPUT_PORT_TYPE
a2b2[5] <= aux_a2b2[5].DB_MAX_OUTPUT_PORT_TYPE
a2b2[6] <= aux_a2b2[6].DB_MAX_OUTPUT_PORT_TYPE
a2b2[7] <= aux_a2b2[7].DB_MAX_OUTPUT_PORT_TYPE
a2b2[8] <= aux_a2b2[8].DB_MAX_OUTPUT_PORT_TYPE
a2b2[9] <= aux_a2b2[9].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-22] <= aux_a1b2[-22].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-21] <= aux_a1b2[-21].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-20] <= aux_a1b2[-20].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-19] <= aux_a1b2[-19].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-18] <= aux_a1b2[-18].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-17] <= aux_a1b2[-17].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-16] <= aux_a1b2[-16].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-15] <= aux_a1b2[-15].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-14] <= aux_a1b2[-14].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-13] <= aux_a1b2[-13].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-12] <= aux_a1b2[-12].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-11] <= aux_a1b2[-11].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-10] <= aux_a1b2[-10].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-9] <= aux_a1b2[-9].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-8] <= aux_a1b2[-8].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-7] <= aux_a1b2[-7].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-6] <= aux_a1b2[-6].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-5] <= aux_a1b2[-5].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-4] <= aux_a1b2[-4].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-3] <= aux_a1b2[-3].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-2] <= aux_a1b2[-2].DB_MAX_OUTPUT_PORT_TYPE
a1b2[-1] <= aux_a1b2[-1].DB_MAX_OUTPUT_PORT_TYPE
a1b2[0] <= aux_a1b2[0].DB_MAX_OUTPUT_PORT_TYPE
a1b2[1] <= aux_a1b2[1].DB_MAX_OUTPUT_PORT_TYPE
a1b2[2] <= aux_a1b2[2].DB_MAX_OUTPUT_PORT_TYPE
a1b2[3] <= aux_a1b2[3].DB_MAX_OUTPUT_PORT_TYPE
a1b2[4] <= aux_a1b2[4].DB_MAX_OUTPUT_PORT_TYPE
a1b2[5] <= aux_a1b2[5].DB_MAX_OUTPUT_PORT_TYPE
a1b2[6] <= aux_a1b2[6].DB_MAX_OUTPUT_PORT_TYPE
a1b2[7] <= aux_a1b2[7].DB_MAX_OUTPUT_PORT_TYPE
a1b2[8] <= aux_a1b2[8].DB_MAX_OUTPUT_PORT_TYPE
a1b2[9] <= aux_a1b2[9].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-22] <= aux_a2b1[-22].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-21] <= aux_a2b1[-21].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-20] <= aux_a2b1[-20].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-19] <= aux_a2b1[-19].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-18] <= aux_a2b1[-18].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-17] <= aux_a2b1[-17].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-16] <= aux_a2b1[-16].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-15] <= aux_a2b1[-15].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-14] <= aux_a2b1[-14].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-13] <= aux_a2b1[-13].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-12] <= aux_a2b1[-12].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-11] <= aux_a2b1[-11].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-10] <= aux_a2b1[-10].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-9] <= aux_a2b1[-9].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-8] <= aux_a2b1[-8].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-7] <= aux_a2b1[-7].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-6] <= aux_a2b1[-6].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-5] <= aux_a2b1[-5].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-4] <= aux_a2b1[-4].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-3] <= aux_a2b1[-3].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-2] <= aux_a2b1[-2].DB_MAX_OUTPUT_PORT_TYPE
a2b1[-1] <= aux_a2b1[-1].DB_MAX_OUTPUT_PORT_TYPE
a2b1[0] <= aux_a2b1[0].DB_MAX_OUTPUT_PORT_TYPE
a2b1[1] <= aux_a2b1[1].DB_MAX_OUTPUT_PORT_TYPE
a2b1[2] <= aux_a2b1[2].DB_MAX_OUTPUT_PORT_TYPE
a2b1[3] <= aux_a2b1[3].DB_MAX_OUTPUT_PORT_TYPE
a2b1[4] <= aux_a2b1[4].DB_MAX_OUTPUT_PORT_TYPE
a2b1[5] <= aux_a2b1[5].DB_MAX_OUTPUT_PORT_TYPE
a2b1[6] <= aux_a2b1[6].DB_MAX_OUTPUT_PORT_TYPE
a2b1[7] <= aux_a2b1[7].DB_MAX_OUTPUT_PORT_TYPE
a2b1[8] <= aux_a2b1[8].DB_MAX_OUTPUT_PORT_TYPE
a2b1[9] <= aux_a2b1[9].DB_MAX_OUTPUT_PORT_TYPE


|top_dut|sumtwo:SUM
clk => aux_ab_imag[-21].CLK
clk => aux_ab_imag[-20].CLK
clk => aux_ab_imag[-19].CLK
clk => aux_ab_imag[-18].CLK
clk => aux_ab_imag[-17].CLK
clk => aux_ab_imag[-16].CLK
clk => aux_ab_imag[-15].CLK
clk => aux_ab_imag[-14].CLK
clk => aux_ab_imag[-13].CLK
clk => aux_ab_imag[-12].CLK
clk => aux_ab_imag[-11].CLK
clk => aux_ab_imag[-10].CLK
clk => aux_ab_imag[-9].CLK
clk => aux_ab_imag[-8].CLK
clk => aux_ab_imag[-7].CLK
clk => aux_ab_imag[-6].CLK
clk => aux_ab_imag[-5].CLK
clk => aux_ab_imag[-4].CLK
clk => aux_ab_imag[-3].CLK
clk => aux_ab_imag[-2].CLK
clk => aux_ab_imag[-1].CLK
clk => aux_ab_imag[0].CLK
clk => aux_ab_imag[1].CLK
clk => aux_ab_imag[2].CLK
clk => aux_ab_imag[3].CLK
clk => aux_ab_imag[4].CLK
clk => aux_ab_imag[5].CLK
clk => aux_ab_imag[6].CLK
clk => aux_ab_imag[7].CLK
clk => aux_ab_imag[8].CLK
clk => aux_ab_imag[9].CLK
clk => aux_ab_imag[10].CLK
clk => aux_ab_real[-21].CLK
clk => aux_ab_real[-20].CLK
clk => aux_ab_real[-19].CLK
clk => aux_ab_real[-18].CLK
clk => aux_ab_real[-17].CLK
clk => aux_ab_real[-16].CLK
clk => aux_ab_real[-15].CLK
clk => aux_ab_real[-14].CLK
clk => aux_ab_real[-13].CLK
clk => aux_ab_real[-12].CLK
clk => aux_ab_real[-11].CLK
clk => aux_ab_real[-10].CLK
clk => aux_ab_real[-9].CLK
clk => aux_ab_real[-8].CLK
clk => aux_ab_real[-7].CLK
clk => aux_ab_real[-6].CLK
clk => aux_ab_real[-5].CLK
clk => aux_ab_real[-4].CLK
clk => aux_ab_real[-3].CLK
clk => aux_ab_real[-2].CLK
clk => aux_ab_real[-1].CLK
clk => aux_ab_real[0].CLK
clk => aux_ab_real[1].CLK
clk => aux_ab_real[2].CLK
clk => aux_ab_real[3].CLK
clk => aux_ab_real[4].CLK
clk => aux_ab_real[5].CLK
clk => aux_ab_real[6].CLK
clk => aux_ab_real[7].CLK
clk => aux_ab_real[8].CLK
clk => aux_ab_real[9].CLK
clk => aux_ab_real[10].CLK
rst => aux_ab_imag[-21].ACLR
rst => aux_ab_imag[-20].ACLR
rst => aux_ab_imag[-19].ACLR
rst => aux_ab_imag[-18].ACLR
rst => aux_ab_imag[-17].ACLR
rst => aux_ab_imag[-16].ACLR
rst => aux_ab_imag[-15].ACLR
rst => aux_ab_imag[-14].ACLR
rst => aux_ab_imag[-13].ACLR
rst => aux_ab_imag[-12].ACLR
rst => aux_ab_imag[-11].ACLR
rst => aux_ab_imag[-10].ACLR
rst => aux_ab_imag[-9].ACLR
rst => aux_ab_imag[-8].ACLR
rst => aux_ab_imag[-7].ACLR
rst => aux_ab_imag[-6].ACLR
rst => aux_ab_imag[-5].ACLR
rst => aux_ab_imag[-4].ACLR
rst => aux_ab_imag[-3].ACLR
rst => aux_ab_imag[-2].ACLR
rst => aux_ab_imag[-1].ACLR
rst => aux_ab_imag[0].ACLR
rst => aux_ab_imag[1].ACLR
rst => aux_ab_imag[2].ACLR
rst => aux_ab_imag[3].ACLR
rst => aux_ab_imag[4].ACLR
rst => aux_ab_imag[5].ACLR
rst => aux_ab_imag[6].ACLR
rst => aux_ab_imag[7].ACLR
rst => aux_ab_imag[8].ACLR
rst => aux_ab_imag[9].ACLR
rst => aux_ab_imag[10].ACLR
rst => aux_ab_real[-21].ACLR
rst => aux_ab_real[-20].ACLR
rst => aux_ab_real[-19].ACLR
rst => aux_ab_real[-18].ACLR
rst => aux_ab_real[-17].ACLR
rst => aux_ab_real[-16].ACLR
rst => aux_ab_real[-15].ACLR
rst => aux_ab_real[-14].ACLR
rst => aux_ab_real[-13].ACLR
rst => aux_ab_real[-12].ACLR
rst => aux_ab_real[-11].ACLR
rst => aux_ab_real[-10].ACLR
rst => aux_ab_real[-9].ACLR
rst => aux_ab_real[-8].ACLR
rst => aux_ab_real[-7].ACLR
rst => aux_ab_real[-6].ACLR
rst => aux_ab_real[-5].ACLR
rst => aux_ab_real[-4].ACLR
rst => aux_ab_real[-3].ACLR
rst => aux_ab_real[-2].ACLR
rst => aux_ab_real[-1].ACLR
rst => aux_ab_real[0].ACLR
rst => aux_ab_real[1].ACLR
rst => aux_ab_real[2].ACLR
rst => aux_ab_real[3].ACLR
rst => aux_ab_real[4].ACLR
rst => aux_ab_real[5].ACLR
rst => aux_ab_real[6].ACLR
rst => aux_ab_real[7].ACLR
rst => aux_ab_real[8].ACLR
rst => aux_ab_real[9].ACLR
rst => aux_ab_real[10].ACLR
a1b1[-22] => Add0.IN66
a1b1[-21] => Add0.IN65
a1b1[-20] => Add0.IN64
a1b1[-19] => Add0.IN63
a1b1[-18] => Add0.IN62
a1b1[-17] => Add0.IN61
a1b1[-16] => Add0.IN60
a1b1[-15] => Add0.IN59
a1b1[-14] => Add0.IN58
a1b1[-13] => Add0.IN57
a1b1[-12] => Add0.IN56
a1b1[-11] => Add0.IN55
a1b1[-10] => Add0.IN54
a1b1[-9] => Add0.IN53
a1b1[-8] => Add0.IN52
a1b1[-7] => Add0.IN51
a1b1[-6] => Add0.IN50
a1b1[-5] => Add0.IN49
a1b1[-4] => Add0.IN48
a1b1[-3] => Add0.IN47
a1b1[-2] => Add0.IN46
a1b1[-1] => Add0.IN45
a1b1[0] => Add0.IN44
a1b1[1] => Add0.IN43
a1b1[2] => Add0.IN42
a1b1[3] => Add0.IN41
a1b1[4] => Add0.IN40
a1b1[5] => Add0.IN39
a1b1[6] => Add0.IN38
a1b1[7] => Add0.IN37
a1b1[8] => Add0.IN36
a1b1[9] => Add0.IN34
a1b1[9] => Add0.IN35
a2b2[-22] => Add0.IN33
a2b2[-21] => Add0.IN32
a2b2[-20] => Add0.IN31
a2b2[-19] => Add0.IN30
a2b2[-18] => Add0.IN29
a2b2[-17] => Add0.IN28
a2b2[-16] => Add0.IN27
a2b2[-15] => Add0.IN26
a2b2[-14] => Add0.IN25
a2b2[-13] => Add0.IN24
a2b2[-12] => Add0.IN23
a2b2[-11] => Add0.IN22
a2b2[-10] => Add0.IN21
a2b2[-9] => Add0.IN20
a2b2[-8] => Add0.IN19
a2b2[-7] => Add0.IN18
a2b2[-6] => Add0.IN17
a2b2[-5] => Add0.IN16
a2b2[-4] => Add0.IN15
a2b2[-3] => Add0.IN14
a2b2[-2] => Add0.IN13
a2b2[-1] => Add0.IN12
a2b2[0] => Add0.IN11
a2b2[1] => Add0.IN10
a2b2[2] => Add0.IN9
a2b2[3] => Add0.IN8
a2b2[4] => Add0.IN7
a2b2[5] => Add0.IN6
a2b2[6] => Add0.IN5
a2b2[7] => Add0.IN4
a2b2[8] => Add0.IN3
a2b2[9] => Add0.IN1
a2b2[9] => Add0.IN2
a1b2[-22] => Add1.IN33
a1b2[-21] => Add1.IN32
a1b2[-20] => Add1.IN31
a1b2[-19] => Add1.IN30
a1b2[-18] => Add1.IN29
a1b2[-17] => Add1.IN28
a1b2[-16] => Add1.IN27
a1b2[-15] => Add1.IN26
a1b2[-14] => Add1.IN25
a1b2[-13] => Add1.IN24
a1b2[-12] => Add1.IN23
a1b2[-11] => Add1.IN22
a1b2[-10] => Add1.IN21
a1b2[-9] => Add1.IN20
a1b2[-8] => Add1.IN19
a1b2[-7] => Add1.IN18
a1b2[-6] => Add1.IN17
a1b2[-5] => Add1.IN16
a1b2[-4] => Add1.IN15
a1b2[-3] => Add1.IN14
a1b2[-2] => Add1.IN13
a1b2[-1] => Add1.IN12
a1b2[0] => Add1.IN11
a1b2[1] => Add1.IN10
a1b2[2] => Add1.IN9
a1b2[3] => Add1.IN8
a1b2[4] => Add1.IN7
a1b2[5] => Add1.IN6
a1b2[6] => Add1.IN5
a1b2[7] => Add1.IN4
a1b2[8] => Add1.IN3
a1b2[9] => Add1.IN1
a1b2[9] => Add1.IN2
a2b1[-22] => Add1.IN66
a2b1[-21] => Add1.IN65
a2b1[-20] => Add1.IN64
a2b1[-19] => Add1.IN63
a2b1[-18] => Add1.IN62
a2b1[-17] => Add1.IN61
a2b1[-16] => Add1.IN60
a2b1[-15] => Add1.IN59
a2b1[-14] => Add1.IN58
a2b1[-13] => Add1.IN57
a2b1[-12] => Add1.IN56
a2b1[-11] => Add1.IN55
a2b1[-10] => Add1.IN54
a2b1[-9] => Add1.IN53
a2b1[-8] => Add1.IN52
a2b1[-7] => Add1.IN51
a2b1[-6] => Add1.IN50
a2b1[-5] => Add1.IN49
a2b1[-4] => Add1.IN48
a2b1[-3] => Add1.IN47
a2b1[-2] => Add1.IN46
a2b1[-1] => Add1.IN45
a2b1[0] => Add1.IN44
a2b1[1] => Add1.IN43
a2b1[2] => Add1.IN42
a2b1[3] => Add1.IN41
a2b1[4] => Add1.IN40
a2b1[5] => Add1.IN39
a2b1[6] => Add1.IN38
a2b1[7] => Add1.IN37
a2b1[8] => Add1.IN36
a2b1[9] => Add1.IN34
a2b1[9] => Add1.IN35
ab_real[-21] <= aux_ab_real[-21].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-20] <= aux_ab_real[-20].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-19] <= aux_ab_real[-19].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-18] <= aux_ab_real[-18].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-17] <= aux_ab_real[-17].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-16] <= aux_ab_real[-16].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-15] <= aux_ab_real[-15].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-14] <= aux_ab_real[-14].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-13] <= aux_ab_real[-13].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-12] <= aux_ab_real[-12].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-11] <= aux_ab_real[-11].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-10] <= aux_ab_real[-10].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-9] <= aux_ab_real[-9].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-8] <= aux_ab_real[-8].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-7] <= aux_ab_real[-7].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-6] <= aux_ab_real[-6].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-5] <= aux_ab_real[-5].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-4] <= aux_ab_real[-4].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-3] <= aux_ab_real[-3].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-2] <= aux_ab_real[-2].DB_MAX_OUTPUT_PORT_TYPE
ab_real[-1] <= aux_ab_real[-1].DB_MAX_OUTPUT_PORT_TYPE
ab_real[0] <= aux_ab_real[0].DB_MAX_OUTPUT_PORT_TYPE
ab_real[1] <= aux_ab_real[1].DB_MAX_OUTPUT_PORT_TYPE
ab_real[2] <= aux_ab_real[2].DB_MAX_OUTPUT_PORT_TYPE
ab_real[3] <= aux_ab_real[3].DB_MAX_OUTPUT_PORT_TYPE
ab_real[4] <= aux_ab_real[4].DB_MAX_OUTPUT_PORT_TYPE
ab_real[5] <= aux_ab_real[5].DB_MAX_OUTPUT_PORT_TYPE
ab_real[6] <= aux_ab_real[6].DB_MAX_OUTPUT_PORT_TYPE
ab_real[7] <= aux_ab_real[7].DB_MAX_OUTPUT_PORT_TYPE
ab_real[8] <= aux_ab_real[8].DB_MAX_OUTPUT_PORT_TYPE
ab_real[9] <= aux_ab_real[9].DB_MAX_OUTPUT_PORT_TYPE
ab_real[10] <= aux_ab_real[10].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-21] <= aux_ab_imag[-21].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-20] <= aux_ab_imag[-20].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-19] <= aux_ab_imag[-19].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-18] <= aux_ab_imag[-18].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-17] <= aux_ab_imag[-17].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-16] <= aux_ab_imag[-16].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-15] <= aux_ab_imag[-15].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-14] <= aux_ab_imag[-14].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-13] <= aux_ab_imag[-13].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-12] <= aux_ab_imag[-12].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-11] <= aux_ab_imag[-11].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-10] <= aux_ab_imag[-10].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-9] <= aux_ab_imag[-9].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-8] <= aux_ab_imag[-8].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-7] <= aux_ab_imag[-7].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-6] <= aux_ab_imag[-6].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-5] <= aux_ab_imag[-5].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-4] <= aux_ab_imag[-4].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-3] <= aux_ab_imag[-3].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-2] <= aux_ab_imag[-2].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[-1] <= aux_ab_imag[-1].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[0] <= aux_ab_imag[0].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[1] <= aux_ab_imag[1].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[2] <= aux_ab_imag[2].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[3] <= aux_ab_imag[3].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[4] <= aux_ab_imag[4].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[5] <= aux_ab_imag[5].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[6] <= aux_ab_imag[6].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[7] <= aux_ab_imag[7].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[8] <= aux_ab_imag[8].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[9] <= aux_ab_imag[9].DB_MAX_OUTPUT_PORT_TYPE
ab_imag[10] <= aux_ab_imag[10].DB_MAX_OUTPUT_PORT_TYPE


|top_dut|accum:ACUMR
clk => condicion.CLK
clk => exec[0].CLK
clk => exec[1].CLK
clk => exec[2].CLK
clk => exec[3].CLK
clk => exec[4].CLK
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => cnt[2].CLK
clk => flag~reg0.CLK
clk => accaux[-16].CLK
clk => accaux[-15].CLK
clk => accaux[-14].CLK
clk => accaux[-13].CLK
clk => accaux[-12].CLK
clk => accaux[-11].CLK
clk => accaux[-10].CLK
clk => accaux[-9].CLK
clk => accaux[-8].CLK
clk => accaux[-7].CLK
clk => accaux[-6].CLK
clk => accaux[-5].CLK
clk => accaux[-4].CLK
clk => accaux[-3].CLK
clk => accaux[-2].CLK
clk => accaux[-1].CLK
clk => accaux[0].CLK
clk => accaux[1].CLK
clk => accaux[2].CLK
clk => accaux[3].CLK
clk => accaux[4].CLK
clk => accaux[5].CLK
clk => accaux[6].CLK
clk => accaux[7].CLK
clk => accaux[8].CLK
clk => accaux[9].CLK
clk => accaux[10].CLK
clk => accaux[11].CLK
clk => accaux[12].CLK
clk => accaux[13].CLK
clk => accaux[14].CLK
clk => accaux[15].CLK
rst => condicion.PRESET
rst => exec[0].ACLR
rst => exec[1].ACLR
rst => exec[2].ACLR
rst => exec[3].ACLR
rst => exec[4].ACLR
rst => cnt[0].ACLR
rst => cnt[1].ACLR
rst => cnt[2].ACLR
rst => flag~reg0.ACLR
rst => accaux[-16].ACLR
rst => accaux[-15].ACLR
rst => accaux[-14].ACLR
rst => accaux[-13].ACLR
rst => accaux[-12].ACLR
rst => accaux[-11].ACLR
rst => accaux[-10].ACLR
rst => accaux[-9].ACLR
rst => accaux[-8].ACLR
rst => accaux[-7].ACLR
rst => accaux[-6].ACLR
rst => accaux[-5].ACLR
rst => accaux[-4].ACLR
rst => accaux[-3].ACLR
rst => accaux[-2].ACLR
rst => accaux[-1].ACLR
rst => accaux[0].ACLR
rst => accaux[1].ACLR
rst => accaux[2].ACLR
rst => accaux[3].ACLR
rst => accaux[4].ACLR
rst => accaux[5].ACLR
rst => accaux[6].ACLR
rst => accaux[7].ACLR
rst => accaux[8].ACLR
rst => accaux[9].ACLR
rst => accaux[10].ACLR
rst => accaux[11].ACLR
rst => accaux[12].ACLR
rst => accaux[13].ACLR
rst => accaux[14].ACLR
rst => accaux[15].ACLR
ena => always0.IN1
data[-21] => ~NO_FANOUT~
data[-20] => ~NO_FANOUT~
data[-19] => ~NO_FANOUT~
data[-18] => ~NO_FANOUT~
data[-17] => ~NO_FANOUT~
data[-16] => Add1.IN32
data[-15] => Add1.IN31
data[-14] => Add1.IN30
data[-13] => Add1.IN29
data[-12] => Add1.IN28
data[-11] => Add1.IN27
data[-10] => Add1.IN26
data[-9] => Add1.IN25
data[-8] => Add1.IN24
data[-7] => Add1.IN23
data[-6] => Add1.IN22
data[-5] => Add1.IN21
data[-4] => Add1.IN20
data[-3] => Add1.IN19
data[-2] => Add1.IN18
data[-1] => Add1.IN17
data[0] => Add1.IN16
data[1] => Add1.IN15
data[2] => Add1.IN14
data[3] => Add1.IN13
data[4] => Add1.IN12
data[5] => Add1.IN11
data[6] => Add1.IN10
data[7] => Add1.IN9
data[8] => Add1.IN8
data[9] => Add1.IN7
data[10] => Add1.IN1
data[10] => Add1.IN2
data[10] => Add1.IN3
data[10] => Add1.IN4
data[10] => Add1.IN5
data[10] => Add1.IN6
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE
acc[-16] <= accaux[-16].DB_MAX_OUTPUT_PORT_TYPE
acc[-15] <= accaux[-15].DB_MAX_OUTPUT_PORT_TYPE
acc[-14] <= accaux[-14].DB_MAX_OUTPUT_PORT_TYPE
acc[-13] <= accaux[-13].DB_MAX_OUTPUT_PORT_TYPE
acc[-12] <= accaux[-12].DB_MAX_OUTPUT_PORT_TYPE
acc[-11] <= accaux[-11].DB_MAX_OUTPUT_PORT_TYPE
acc[-10] <= accaux[-10].DB_MAX_OUTPUT_PORT_TYPE
acc[-9] <= accaux[-9].DB_MAX_OUTPUT_PORT_TYPE
acc[-8] <= accaux[-8].DB_MAX_OUTPUT_PORT_TYPE
acc[-7] <= accaux[-7].DB_MAX_OUTPUT_PORT_TYPE
acc[-6] <= accaux[-6].DB_MAX_OUTPUT_PORT_TYPE
acc[-5] <= accaux[-5].DB_MAX_OUTPUT_PORT_TYPE
acc[-4] <= accaux[-4].DB_MAX_OUTPUT_PORT_TYPE
acc[-3] <= accaux[-3].DB_MAX_OUTPUT_PORT_TYPE
acc[-2] <= accaux[-2].DB_MAX_OUTPUT_PORT_TYPE
acc[-1] <= accaux[-1].DB_MAX_OUTPUT_PORT_TYPE
acc[0] <= accaux[0].DB_MAX_OUTPUT_PORT_TYPE
acc[1] <= accaux[1].DB_MAX_OUTPUT_PORT_TYPE
acc[2] <= accaux[2].DB_MAX_OUTPUT_PORT_TYPE
acc[3] <= accaux[3].DB_MAX_OUTPUT_PORT_TYPE
acc[4] <= accaux[4].DB_MAX_OUTPUT_PORT_TYPE
acc[5] <= accaux[5].DB_MAX_OUTPUT_PORT_TYPE
acc[6] <= accaux[6].DB_MAX_OUTPUT_PORT_TYPE
acc[7] <= accaux[7].DB_MAX_OUTPUT_PORT_TYPE
acc[8] <= accaux[8].DB_MAX_OUTPUT_PORT_TYPE
acc[9] <= accaux[9].DB_MAX_OUTPUT_PORT_TYPE
acc[10] <= accaux[10].DB_MAX_OUTPUT_PORT_TYPE
acc[11] <= accaux[11].DB_MAX_OUTPUT_PORT_TYPE
acc[12] <= accaux[12].DB_MAX_OUTPUT_PORT_TYPE
acc[13] <= accaux[13].DB_MAX_OUTPUT_PORT_TYPE
acc[14] <= accaux[14].DB_MAX_OUTPUT_PORT_TYPE
acc[15] <= accaux[15].DB_MAX_OUTPUT_PORT_TYPE


|top_dut|accum:ACUMI
clk => condicion.CLK
clk => exec[0].CLK
clk => exec[1].CLK
clk => exec[2].CLK
clk => exec[3].CLK
clk => exec[4].CLK
clk => cnt[0].CLK
clk => cnt[1].CLK
clk => cnt[2].CLK
clk => flag~reg0.CLK
clk => accaux[-16].CLK
clk => accaux[-15].CLK
clk => accaux[-14].CLK
clk => accaux[-13].CLK
clk => accaux[-12].CLK
clk => accaux[-11].CLK
clk => accaux[-10].CLK
clk => accaux[-9].CLK
clk => accaux[-8].CLK
clk => accaux[-7].CLK
clk => accaux[-6].CLK
clk => accaux[-5].CLK
clk => accaux[-4].CLK
clk => accaux[-3].CLK
clk => accaux[-2].CLK
clk => accaux[-1].CLK
clk => accaux[0].CLK
clk => accaux[1].CLK
clk => accaux[2].CLK
clk => accaux[3].CLK
clk => accaux[4].CLK
clk => accaux[5].CLK
clk => accaux[6].CLK
clk => accaux[7].CLK
clk => accaux[8].CLK
clk => accaux[9].CLK
clk => accaux[10].CLK
clk => accaux[11].CLK
clk => accaux[12].CLK
clk => accaux[13].CLK
clk => accaux[14].CLK
clk => accaux[15].CLK
rst => condicion.PRESET
rst => exec[0].ACLR
rst => exec[1].ACLR
rst => exec[2].ACLR
rst => exec[3].ACLR
rst => exec[4].ACLR
rst => cnt[0].ACLR
rst => cnt[1].ACLR
rst => cnt[2].ACLR
rst => flag~reg0.ACLR
rst => accaux[-16].ACLR
rst => accaux[-15].ACLR
rst => accaux[-14].ACLR
rst => accaux[-13].ACLR
rst => accaux[-12].ACLR
rst => accaux[-11].ACLR
rst => accaux[-10].ACLR
rst => accaux[-9].ACLR
rst => accaux[-8].ACLR
rst => accaux[-7].ACLR
rst => accaux[-6].ACLR
rst => accaux[-5].ACLR
rst => accaux[-4].ACLR
rst => accaux[-3].ACLR
rst => accaux[-2].ACLR
rst => accaux[-1].ACLR
rst => accaux[0].ACLR
rst => accaux[1].ACLR
rst => accaux[2].ACLR
rst => accaux[3].ACLR
rst => accaux[4].ACLR
rst => accaux[5].ACLR
rst => accaux[6].ACLR
rst => accaux[7].ACLR
rst => accaux[8].ACLR
rst => accaux[9].ACLR
rst => accaux[10].ACLR
rst => accaux[11].ACLR
rst => accaux[12].ACLR
rst => accaux[13].ACLR
rst => accaux[14].ACLR
rst => accaux[15].ACLR
ena => always0.IN1
data[-21] => ~NO_FANOUT~
data[-20] => ~NO_FANOUT~
data[-19] => ~NO_FANOUT~
data[-18] => ~NO_FANOUT~
data[-17] => ~NO_FANOUT~
data[-16] => Add1.IN32
data[-15] => Add1.IN31
data[-14] => Add1.IN30
data[-13] => Add1.IN29
data[-12] => Add1.IN28
data[-11] => Add1.IN27
data[-10] => Add1.IN26
data[-9] => Add1.IN25
data[-8] => Add1.IN24
data[-7] => Add1.IN23
data[-6] => Add1.IN22
data[-5] => Add1.IN21
data[-4] => Add1.IN20
data[-3] => Add1.IN19
data[-2] => Add1.IN18
data[-1] => Add1.IN17
data[0] => Add1.IN16
data[1] => Add1.IN15
data[2] => Add1.IN14
data[3] => Add1.IN13
data[4] => Add1.IN12
data[5] => Add1.IN11
data[6] => Add1.IN10
data[7] => Add1.IN9
data[8] => Add1.IN8
data[9] => Add1.IN7
data[10] => Add1.IN1
data[10] => Add1.IN2
data[10] => Add1.IN3
data[10] => Add1.IN4
data[10] => Add1.IN5
data[10] => Add1.IN6
flag <= flag~reg0.DB_MAX_OUTPUT_PORT_TYPE
acc[-16] <= accaux[-16].DB_MAX_OUTPUT_PORT_TYPE
acc[-15] <= accaux[-15].DB_MAX_OUTPUT_PORT_TYPE
acc[-14] <= accaux[-14].DB_MAX_OUTPUT_PORT_TYPE
acc[-13] <= accaux[-13].DB_MAX_OUTPUT_PORT_TYPE
acc[-12] <= accaux[-12].DB_MAX_OUTPUT_PORT_TYPE
acc[-11] <= accaux[-11].DB_MAX_OUTPUT_PORT_TYPE
acc[-10] <= accaux[-10].DB_MAX_OUTPUT_PORT_TYPE
acc[-9] <= accaux[-9].DB_MAX_OUTPUT_PORT_TYPE
acc[-8] <= accaux[-8].DB_MAX_OUTPUT_PORT_TYPE
acc[-7] <= accaux[-7].DB_MAX_OUTPUT_PORT_TYPE
acc[-6] <= accaux[-6].DB_MAX_OUTPUT_PORT_TYPE
acc[-5] <= accaux[-5].DB_MAX_OUTPUT_PORT_TYPE
acc[-4] <= accaux[-4].DB_MAX_OUTPUT_PORT_TYPE
acc[-3] <= accaux[-3].DB_MAX_OUTPUT_PORT_TYPE
acc[-2] <= accaux[-2].DB_MAX_OUTPUT_PORT_TYPE
acc[-1] <= accaux[-1].DB_MAX_OUTPUT_PORT_TYPE
acc[0] <= accaux[0].DB_MAX_OUTPUT_PORT_TYPE
acc[1] <= accaux[1].DB_MAX_OUTPUT_PORT_TYPE
acc[2] <= accaux[2].DB_MAX_OUTPUT_PORT_TYPE
acc[3] <= accaux[3].DB_MAX_OUTPUT_PORT_TYPE
acc[4] <= accaux[4].DB_MAX_OUTPUT_PORT_TYPE
acc[5] <= accaux[5].DB_MAX_OUTPUT_PORT_TYPE
acc[6] <= accaux[6].DB_MAX_OUTPUT_PORT_TYPE
acc[7] <= accaux[7].DB_MAX_OUTPUT_PORT_TYPE
acc[8] <= accaux[8].DB_MAX_OUTPUT_PORT_TYPE
acc[9] <= accaux[9].DB_MAX_OUTPUT_PORT_TYPE
acc[10] <= accaux[10].DB_MAX_OUTPUT_PORT_TYPE
acc[11] <= accaux[11].DB_MAX_OUTPUT_PORT_TYPE
acc[12] <= accaux[12].DB_MAX_OUTPUT_PORT_TYPE
acc[13] <= accaux[13].DB_MAX_OUTPUT_PORT_TYPE
acc[14] <= accaux[14].DB_MAX_OUTPUT_PORT_TYPE
acc[15] <= accaux[15].DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAM_outR
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|simple_dual_port_ram:RAM_outI
data[0] => ram.data_a[0].DATAIN
data[0] => ram.DATAIN
data[1] => ram.data_a[1].DATAIN
data[1] => ram.DATAIN1
data[2] => ram.data_a[2].DATAIN
data[2] => ram.DATAIN2
data[3] => ram.data_a[3].DATAIN
data[3] => ram.DATAIN3
data[4] => ram.data_a[4].DATAIN
data[4] => ram.DATAIN4
data[5] => ram.data_a[5].DATAIN
data[5] => ram.DATAIN5
data[6] => ram.data_a[6].DATAIN
data[6] => ram.DATAIN6
data[7] => ram.data_a[7].DATAIN
data[7] => ram.DATAIN7
data[8] => ram.data_a[8].DATAIN
data[8] => ram.DATAIN8
data[9] => ram.data_a[9].DATAIN
data[9] => ram.DATAIN9
data[10] => ram.data_a[10].DATAIN
data[10] => ram.DATAIN10
data[11] => ram.data_a[11].DATAIN
data[11] => ram.DATAIN11
data[12] => ram.data_a[12].DATAIN
data[12] => ram.DATAIN12
data[13] => ram.data_a[13].DATAIN
data[13] => ram.DATAIN13
data[14] => ram.data_a[14].DATAIN
data[14] => ram.DATAIN14
data[15] => ram.data_a[15].DATAIN
data[15] => ram.DATAIN15
data[16] => ram.data_a[16].DATAIN
data[16] => ram.DATAIN16
data[17] => ram.data_a[17].DATAIN
data[17] => ram.DATAIN17
data[18] => ram.data_a[18].DATAIN
data[18] => ram.DATAIN18
data[19] => ram.data_a[19].DATAIN
data[19] => ram.DATAIN19
data[20] => ram.data_a[20].DATAIN
data[20] => ram.DATAIN20
data[21] => ram.data_a[21].DATAIN
data[21] => ram.DATAIN21
data[22] => ram.data_a[22].DATAIN
data[22] => ram.DATAIN22
data[23] => ram.data_a[23].DATAIN
data[23] => ram.DATAIN23
data[24] => ram.data_a[24].DATAIN
data[24] => ram.DATAIN24
data[25] => ram.data_a[25].DATAIN
data[25] => ram.DATAIN25
data[26] => ram.data_a[26].DATAIN
data[26] => ram.DATAIN26
data[27] => ram.data_a[27].DATAIN
data[27] => ram.DATAIN27
data[28] => ram.data_a[28].DATAIN
data[28] => ram.DATAIN28
data[29] => ram.data_a[29].DATAIN
data[29] => ram.DATAIN29
data[30] => ram.data_a[30].DATAIN
data[30] => ram.DATAIN30
data[31] => ram.data_a[31].DATAIN
data[31] => ram.DATAIN31
read_addr[0] => ram.RADDR
read_addr[1] => ram.RADDR1
read_addr[2] => ram.RADDR2
read_addr[3] => ram.RADDR3
write_addr[0] => ram.waddr_a[0].DATAIN
write_addr[0] => ram.WADDR
write_addr[1] => ram.waddr_a[1].DATAIN
write_addr[1] => ram.WADDR1
write_addr[2] => ram.waddr_a[2].DATAIN
write_addr[2] => ram.WADDR2
write_addr[3] => ram.waddr_a[3].DATAIN
write_addr[3] => ram.WADDR3
we => ram.we_a.DATAIN
we => ram.WE
clk => ram.we_a.CLK
clk => ram.waddr_a[3].CLK
clk => ram.waddr_a[2].CLK
clk => ram.waddr_a[1].CLK
clk => ram.waddr_a[0].CLK
clk => ram.data_a[31].CLK
clk => ram.data_a[30].CLK
clk => ram.data_a[29].CLK
clk => ram.data_a[28].CLK
clk => ram.data_a[27].CLK
clk => ram.data_a[26].CLK
clk => ram.data_a[25].CLK
clk => ram.data_a[24].CLK
clk => ram.data_a[23].CLK
clk => ram.data_a[22].CLK
clk => ram.data_a[21].CLK
clk => ram.data_a[20].CLK
clk => ram.data_a[19].CLK
clk => ram.data_a[18].CLK
clk => ram.data_a[17].CLK
clk => ram.data_a[16].CLK
clk => ram.data_a[15].CLK
clk => ram.data_a[14].CLK
clk => ram.data_a[13].CLK
clk => ram.data_a[12].CLK
clk => ram.data_a[11].CLK
clk => ram.data_a[10].CLK
clk => ram.data_a[9].CLK
clk => ram.data_a[8].CLK
clk => ram.data_a[7].CLK
clk => ram.data_a[6].CLK
clk => ram.data_a[5].CLK
clk => ram.data_a[4].CLK
clk => ram.data_a[3].CLK
clk => ram.data_a[2].CLK
clk => ram.data_a[1].CLK
clk => ram.data_a[0].CLK
clk => q[0]~reg0.CLK
clk => q[1]~reg0.CLK
clk => q[2]~reg0.CLK
clk => q[3]~reg0.CLK
clk => q[4]~reg0.CLK
clk => q[5]~reg0.CLK
clk => q[6]~reg0.CLK
clk => q[7]~reg0.CLK
clk => q[8]~reg0.CLK
clk => q[9]~reg0.CLK
clk => q[10]~reg0.CLK
clk => q[11]~reg0.CLK
clk => q[12]~reg0.CLK
clk => q[13]~reg0.CLK
clk => q[14]~reg0.CLK
clk => q[15]~reg0.CLK
clk => q[16]~reg0.CLK
clk => q[17]~reg0.CLK
clk => q[18]~reg0.CLK
clk => q[19]~reg0.CLK
clk => q[20]~reg0.CLK
clk => q[21]~reg0.CLK
clk => q[22]~reg0.CLK
clk => q[23]~reg0.CLK
clk => q[24]~reg0.CLK
clk => q[25]~reg0.CLK
clk => q[26]~reg0.CLK
clk => q[27]~reg0.CLK
clk => q[28]~reg0.CLK
clk => q[29]~reg0.CLK
clk => q[30]~reg0.CLK
clk => q[31]~reg0.CLK
clk => ram.CLK0
q[0] <= q[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[1] <= q[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[2] <= q[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[3] <= q[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[4] <= q[4]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[5] <= q[5]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[6] <= q[6]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[7] <= q[7]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[8] <= q[8]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[9] <= q[9]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[10] <= q[10]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[11] <= q[11]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[12] <= q[12]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[13] <= q[13]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[14] <= q[14]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[15] <= q[15]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[16] <= q[16]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[17] <= q[17]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[18] <= q[18]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[19] <= q[19]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[20] <= q[20]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[21] <= q[21]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[22] <= q[22]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[23] <= q[23]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[24] <= q[24]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[25] <= q[25]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[26] <= q[26]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[27] <= q[27]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[28] <= q[28]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[29] <= q[29]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[30] <= q[30]~reg0.DB_MAX_OUTPUT_PORT_TYPE
q[31] <= q[31]~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top_dut|contadorDirRamOut:CNTDIRAMOUT
clk => cnt[0]~reg0.CLK
clk => cnt[1]~reg0.CLK
clk => cnt[2]~reg0.CLK
clk => cnt[3]~reg0.CLK
rst => cnt[0]~reg0.ACLR
rst => cnt[1]~reg0.ACLR
rst => cnt[2]~reg0.ACLR
rst => cnt[3]~reg0.ACLR
signalUp => always0.IN0
signalup_recover => always0.IN1
cnt[0] <= cnt[0]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[1] <= cnt[1]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[2] <= cnt[2]~reg0.DB_MAX_OUTPUT_PORT_TYPE
cnt[3] <= cnt[3]~reg0.DB_MAX_OUTPUT_PORT_TYPE


