`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company:
// Engineer:
//
// Create Date: 2022/03/22 16:02:22
// Design Name:
// Module Name: Risc32_CPU
// Project Name:
// Target Devices:
// Tool Versions:
// Description:
//
// Dependencies:
//
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
//
//////////////////////////////////////////////////////////////////////////////////

`include "para.vh"
module Risc32_CPU(input sys_clk,
                  input sys_rst,
                  output [31:0] vmem_data,
                  input [2:0] vmem_addr);

    
endmodule
