\Conclusion % заключение к отчёту

Результатом работы над данной курсовой работой является модель логического устройства сочетающего в себе функциональные узлы делителя частоты 1кГц, фильтра дребезга контактов
кнопки, конечного автомата генератора последовательности, блока управления матричного индикатора и генератора широтно-импульсных сигналов. 

Также в ходе выполнения данной работы были проделаны мероприятия по симуляции и тестированию данной модели средствами симулятора ISim в составе САПР Xilinx. 


Цели и задачи по реализации устройства для ресинхронизации данных выполнены в полном объеме. 

%%% Local Variables: 
%%% mode: latex
%%% TeX-master: "rpz"
%%% End: 
