# 说明
## 已完成
lab3纯享版基础上添加了`cp0_register.v`模块（与例外、中断相关）
- 设计好了与WB_stage传输的总线
- 相关宏定义均已添加到`mycpu.h`中
- **输入接口`ext_int_in`尚不清楚应连接到哪里**

## 待完成
1. 中断判断模块
2. MTC0、MTF0这两条与协处理器cp0_register交互的指令
