此文档定义了在 Device Tree 中描述 Altera SoCFPGA 的 HPS (Hard Processor System) 到 FPGA 布桥的规范。

相关信息：
- 许可证：GPL-2.0-only 或 BSD-2-Clause
- YAML 版本：1.2
- URI：http://devicetree.org/schemas/fpga/altr,socfpga-hps2fpga-bridge.yaml
- 核心模式的 URI：http://devicetree.org/meta-schemas/core.yaml

### 标题
Altera FPGA/HPS 桥接器

### 维护者
- Xu Yilun <yilun.xu@intel.com>

### 所有内容
- 引用 `fpga-bridge.yaml`

### 属性
- `compatible`:
  - 枚举值:
    - `altr,socfpga-lwhps2fpga-bridge`
    - `altr,socfpga-hps2fpga-bridge`
    - `altr,socfpga-fpga2hps-bridge`

- `reg`:
  - 最大项数：1

- `resets`:
  - 最大项数：1

- `clocks`:
  - 最大项数：1

### 必须包含的属性
- `compatible`
- `reg`
- `clocks`
- `resets`

### 未评估的属性
不允许存在未评估的属性。

### 示例
```yaml
# 包含 <dt-bindings/reset/altr,rst-mgr.h>

fpga-bridge@ff400000 {
  compatible = "altr,socfpga-lwhps2fpga-bridge";
  reg = <0xff400000 0x100000>;
  bridge-enable = <0>;
  clocks = <&l4_main_clk>;
  resets = <&rst LWHPS2FPGA_RESET>;
};
```

这个示例展示了如何在 Device Tree 中描述一个 Altera SoCFPGA 的 HPS 到 FPGA 的桥接器。其中，`fpga-bridge@ff400000` 表示该桥接器的基地址为 `0xff400000`，长度为 `0x100000`。`bridge-enable` 设置为 `0` 表明桥接器默认是禁用状态。此外，它还指定了时钟和复位信号的来源。
