# FPGA RISC_V
## Задание
Необходимо на синтезируемом подмножестве известного вам RTL-языка (VHDL или Verilog)
создать синхронную схему реализующую небольшую часть функционала процессора с
архитектурой RISC-V. 

Необходимо поддержать по крайней мере исполнение 4х инструкций:
ADDI, ANDI, LW и SW (см. The RISC-V Instruction Set Manual страницы 13-24 и стр. 130).
Необходимо поддерживать только базовый 32-битный режим работы (RV32I) и не менее
четырёх 32-разрядных регистров общего назначения (x0-x3 в соответствии со
спецификацией). 

Схема должна иметь заданное в этом документе Entity и проходить
приложенный тестбенч. Реализация большего числа инструкций по спецификации и
реализация собственных более сложных тестбенчей приветствуется.

## Описание шин
Реализуемый процессор должен иметь две 32-битные шины к памяти: шину инструкций и
шину данных. Направления шин указываются относительно процессора.

Шина инструкций состоит из двух 32-разрядных сигналов - instr_addr_o (выходной, адрес
инструкции в байтах) и instr_data_i (входной, данные по адресу instr_addr_o). 

Шина инструкций предназначена для чтения инструкций из памяти. Процессор должен прибавлять
4 (размер инструкции в байтах) к адресу каждый такт когда он готов исполнить следующую
инструкцию и брать её код с входа данных. 

Стартовый адрес инструкции после сброса: 0

В отличии от шины инструкций, шина данных позволяет как читать, так и записывать данные
в память. Чтение данных производится аналогично шине инструкций: данные по адресу
mem_addr_o (выходной, 32 бита) помещаются в сигнал mem_data_i (входной, 32 бита). 

Дляпроведения записи необходимо на один такт установить сигнал mem_we_o (выходной,
одноразрядный) в '1', тогда по адресу mem_addr_o в память будут помещены данные
mem_data_o (выходной, 32 бита). Обращения по шине данных производятся при помощи
инструкций LW и SW.

## Тестбенч
Приложенный тестбенч содержит память с описанным интерфейсом, в которой находится
простейшая программа содержащая требуемые к реализации инструкции. Тестбенч
останавливается по достижению адреса инструкций 24 и проверяет корректность исполнения
программы по содержимому памяти по адресу 64 (см. тестбенч).

