Partition Merge report for pre_accelerators
Sat Aug 31 12:03:20 2024
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Partition Merge Summary                                                       ;
+---------------------------------+---------------------------------------------+
; Partition Merge Status          ; Successful - Sat Aug 31 12:03:20 2024       ;
; Quartus Prime Version           ; 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Revision Name                   ; pre_accelerators                            ;
; Top-level Entity Name           ; MCU                                         ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 3547                                        ;
; Total pins                      ; 234                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 716,800                                     ;
; Total DSP Blocks                ; 2                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                                                                              ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; Name                                            ; Type         ; Status    ; Partition Name                 ; Netlist Type Used ; Actual Connection                               ; Details ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+
; MIPS:cpu|Execute:EXE|ALU_Result[0]~2            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[0]~2            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[0]~2            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[0]~2            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[10]~14          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[10]~14          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[10]~14          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[10]~14          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[11]~15          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[11]~15          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[11]~15          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[11]~15          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[12]~16          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[12]~16          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[12]~16          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[12]~16          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[13]~17          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[13]~17          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[13]~17          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[13]~17          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[14]~18          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[14]~18          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[14]~18          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[14]~18          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[15]~19          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[15]~19          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[15]~19          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[15]~19          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[16]~20          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[16]~20          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[16]~20          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[16]~20          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[17]~21          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[17]~21          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[17]~21          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[17]~21          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[18]~22          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[18]~22          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[18]~22          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[18]~22          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[19]~23          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[19]~23          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[19]~23          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[19]~23          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[1]~5            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[1]~5            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[1]~5            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[1]~5            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[20]~24          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[20]~24          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[20]~24          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[20]~24          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[21]~25          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[21]~25          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[21]~25          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[21]~25          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[22]~26          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[22]~26          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[22]~26          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[22]~26          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[23]~27          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[23]~27          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[23]~27          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[23]~27          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[24]~28          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[24]~28          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[24]~28          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[24]~28          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[25]~29          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[25]~29          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[25]~29          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[25]~29          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[26]~30          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[26]~30          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[26]~30          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[26]~30          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[27]~31          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[27]~31          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[27]~31          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[27]~31          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[28]~32          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[28]~32          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[28]~32          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[28]~32          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[29]~33          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[29]~33          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[29]~33          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[29]~33          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[2]~6            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[2]~6            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[2]~6            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[2]~6            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[30]~34          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[30]~34          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[30]~34          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[30]~34          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[31]~35          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[31]~35          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[31]~35          ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[31]~35          ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[3]~7            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[3]~7            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[3]~7            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[3]~7            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[4]~8            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[4]~8            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[4]~8            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[4]~8            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[5]~9            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[5]~9            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[5]~9            ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[5]~9            ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[6]~10           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[6]~10           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[6]~10           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[6]~10           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[7]~11           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[7]~11           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[7]~11           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[7]~11           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[8]~12           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[8]~12           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[8]~12           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[8]~12           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[9]~13           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[9]~13           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_Result[9]~13           ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_Result[9]~13           ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[0]~2               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[0]~2               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[0]~2               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[0]~2               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[0]~3               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[0]~3               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[0]~3               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[0]~3               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~4               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~4               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~4               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~4               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~5               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~5               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~5               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~5               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~6               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~6               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[1]~6               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[1]~6               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[2]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[2]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl[2]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl[2]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl~1                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl~1                  ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl~1                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl~1                  ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl~7                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl~7                  ; N/A     ;
; MIPS:cpu|Execute:EXE|ALU_ctl~7                  ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|ALU_ctl~7                  ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[0]~19               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[0]~19               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[0]~19               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[0]~19               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[10]~9               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[10]~9               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[10]~9               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[10]~9               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[11]~8               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[11]~8               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[11]~8               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[11]~8               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[12]~7               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[12]~7               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[12]~7               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[12]~7               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[13]~6               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[13]~6               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[13]~6               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[13]~6               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[14]~5               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[14]~5               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[14]~5               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[14]~5               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[15]~4               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[15]~4               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[15]~4               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[15]~4               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[16]~38              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[16]~38              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[16]~38              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[16]~38              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[17]~37              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[17]~37              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[17]~37              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[17]~37              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[18]~36              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[18]~36              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[18]~36              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[18]~36              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[19]~35              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[19]~35              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[19]~35              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[19]~35              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[1]~18               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[1]~18               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[1]~18               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[1]~18               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[20]~34              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[20]~34              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[20]~34              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[20]~34              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[21]~33              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[21]~33              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[21]~33              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[21]~33              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[22]~32              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[22]~32              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[22]~32              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[22]~32              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[23]~31              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[23]~31              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[23]~31              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[23]~31              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[24]~30              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[24]~30              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[24]~30              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[24]~30              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[25]~29              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[25]~29              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[25]~29              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[25]~29              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[26]~28              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[26]~28              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[26]~28              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[26]~28              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[27]~25              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[27]~25              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[27]~25              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[27]~25              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[28]~24              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[28]~24              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[28]~24              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[28]~24              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[29]~23              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[29]~23              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[29]~23              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[29]~23              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[2]~17               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[2]~17               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[2]~17               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[2]~17               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[30]~20              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[30]~20              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[30]~20              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[30]~20              ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[31]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[31]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[31]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[31]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[3]~16               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[3]~16               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[3]~16               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[3]~16               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[4]~15               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[4]~15               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[4]~15               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[4]~15               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[5]~14               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[5]~14               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[5]~14               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[5]~14               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[6]~13               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[6]~13               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[6]~13               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[6]~13               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[7]~12               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[7]~12               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[7]~12               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[7]~12               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[8]~11               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[8]~11               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[8]~11               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[8]~11               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[9]~10               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[9]~10               ; N/A     ;
; MIPS:cpu|Execute:EXE|Ainput[9]~10               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Ainput[9]~10               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[0]~11               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[0]~11               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[0]~11               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[0]~11               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[10]~1               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[10]~1               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[10]~1               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[10]~1               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[11]~17              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[11]~17              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[11]~17              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[11]~17              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[12]~18              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[12]~18              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[12]~18              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[12]~18              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[13]~19              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[13]~19              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[13]~19              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[13]~19              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[14]~20              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[14]~20              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[14]~20              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[14]~20              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[15]~10              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[15]~10              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[15]~10              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[15]~10              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[16]~21              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[16]~21              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[16]~21              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[16]~21              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[17]~22              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[17]~22              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[17]~22              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[17]~22              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[18]~23              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[18]~23              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[18]~23              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[18]~23              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[19]~24              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[19]~24              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[19]~24              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[19]~24              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[1]~12               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[1]~12               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[1]~12               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[1]~12               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[20]~25              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[20]~25              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[20]~25              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[20]~25              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[21]~26              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[21]~26              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[21]~26              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[21]~26              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[22]~27              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[22]~27              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[22]~27              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[22]~27              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[23]~28              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[23]~28              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[23]~28              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[23]~28              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[24]~29              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[24]~29              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[24]~29              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[24]~29              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[25]~30              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[25]~30              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[25]~30              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[25]~30              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[26]~31              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[26]~31              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[26]~31              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[26]~31              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[27]~32              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[27]~32              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[27]~32              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[27]~32              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[28]~33              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[28]~33              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[28]~33              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[28]~33              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[29]~34              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[29]~34              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[29]~34              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[29]~34              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[2]~13               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[2]~13               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[2]~13               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[2]~13               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[30]~35              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[30]~35              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[30]~35              ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[30]~35              ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[31]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[31]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[31]~0               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[31]~0               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[3]~14               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[3]~14               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[3]~14               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[3]~14               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[4]~15               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[4]~15               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[4]~15               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[4]~15               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[5]~16               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[5]~16               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[5]~16               ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[5]~16               ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[6]~4                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[6]~4                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[6]~4                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[6]~4                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[7]~2                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[7]~2                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[7]~2                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[7]~2                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[8]~8                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[8]~8                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[8]~8                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[8]~8                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[9]~9                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[9]~9                ; N/A     ;
; MIPS:cpu|Execute:EXE|Binput[9]~9                ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Execute:EXE|Binput[9]~9                ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[0]~1         ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[0]~1         ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[0]~1         ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[0]~1         ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[10]~22       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[10]~22       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[10]~22       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[10]~22       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[11]~24       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[11]~24       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[11]~24       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[11]~24       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[12]~26       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[12]~26       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[12]~26       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[12]~26       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[13]~28       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[13]~28       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[13]~28       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[13]~28       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[14]~30       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[14]~30       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[14]~30       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[14]~30       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[15]~32       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[15]~32       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[15]~32       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[15]~32       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[16]~34       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[16]~34       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[16]~34       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[16]~34       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[17]~35       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[17]~35       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[17]~35       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[17]~35       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[18]~36       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[18]~36       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[18]~36       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[18]~36       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[19]~37       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[19]~37       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[19]~37       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[19]~37       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[1]~0         ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[1]~0         ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[1]~0         ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[1]~0         ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[20]~3        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[20]~3        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[20]~3        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[20]~3        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[21]~39       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[21]~39       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[21]~39       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[21]~39       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[22]~40       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[22]~40       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[22]~40       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[22]~40       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[23]~41       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[23]~41       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[23]~41       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[23]~41       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[24]~42       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[24]~42       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[24]~42       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[24]~42       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[25]~43       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[25]~43       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[25]~43       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[25]~43       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[26]~44       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[26]~44       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[26]~44       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[26]~44       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[27]~45       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[27]~45       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[27]~45       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[27]~45       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[28]~46       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[28]~46       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[28]~46       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[28]~46       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[29]~47       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[29]~47       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[29]~47       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[29]~47       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[2]~14        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[2]~14        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[2]~14        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[2]~14        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[30]~48       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[30]~48       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[30]~48       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[30]~48       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[31]~49       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[31]~49       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[31]~49       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[31]~49       ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[3]~15        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[3]~15        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[3]~15        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[3]~15        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[4]~16        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[4]~16        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[4]~16        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[4]~16        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[5]~17        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[5]~17        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[5]~17        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[5]~17        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[6]~18        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[6]~18        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[6]~18        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[6]~18        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[7]~19        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[7]~19        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[7]~19        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[7]~19        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[8]~20        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[8]~20        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[8]~20        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[8]~20        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[9]~21        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[9]~21        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_data_out[9]~21        ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_data_out[9]~21        ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[0]~0 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[0]~0 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[0]~0 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[0]~0 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[1]~1 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[1]~1 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[1]~1 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[1]~1 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[2]~2 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[2]~2 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[2]~2 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[2]~2 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[3]~3 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[3]~3 ; N/A     ;
; MIPS:cpu|Idecode:ID|write_register_address[3]~3 ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Idecode:ID|write_register_address[3]~3 ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[2]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[2]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[2]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[2]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[3]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[3]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[3]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[3]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[4]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[4]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[4]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[4]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[5]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[5]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[5]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[5]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[6]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[6]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[6]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[6]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[7]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[7]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[7]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[7]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[8]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[8]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[8]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[8]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[9]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[9]                       ; N/A     ;
; MIPS:cpu|Ifetch:IFE|PC[9]                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|Ifetch:IFE|PC[9]                       ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc                     ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc                     ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc~0                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc~0                   ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc~0                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc~0                   ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc~1                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc~1                   ; N/A     ;
; MIPS:cpu|control:CTL|ALUSrc~1                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|ALUSrc~1                   ; N/A     ;
; MIPS:cpu|control:CTL|Jr~0                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr~0                       ; N/A     ;
; MIPS:cpu|control:CTL|Jr~0                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr~0                       ; N/A     ;
; MIPS:cpu|control:CTL|Jr~1                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr~1                       ; N/A     ;
; MIPS:cpu|control:CTL|Jr~1                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jr~1                       ; N/A     ;
; MIPS:cpu|control:CTL|Jump                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump                       ; N/A     ;
; MIPS:cpu|control:CTL|Jump                       ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump                       ; N/A     ;
; MIPS:cpu|control:CTL|Jump~0                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump~0                     ; N/A     ;
; MIPS:cpu|control:CTL|Jump~0                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|Jump~0                     ; N/A     ;
; MIPS:cpu|control:CTL|RegWrite                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                   ; N/A     ;
; MIPS:cpu|control:CTL|RegWrite                   ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|RegWrite                   ; N/A     ;
; MIPS:cpu|control:CTL|shift~0                    ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|shift~0                    ; N/A     ;
; MIPS:cpu|control:CTL|shift~0                    ; post-fitting ; connected ; Top                            ; post-synthesis    ; MIPS:cpu|control:CTL|shift~0                    ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|gnd                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~GND             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; auto_signaltap_0|vcc                            ; post-fitting ; connected ; sld_signaltap:auto_signaltap_0 ; post-synthesis    ; sld_signaltap:auto_signaltap_0|~VCC             ; N/A     ;
; clock_outer~inputCLKENA0                        ; post-fitting ; connected ; Top                            ; post-synthesis    ; clock_outer                                     ; N/A     ;
; reset                                           ; post-fitting ; connected ; Top                            ; post-synthesis    ; reset                                           ; N/A     ;
; reset                                           ; post-fitting ; connected ; Top                            ; post-synthesis    ; reset                                           ; N/A     ;
; reset~input                                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; reset                                           ; N/A     ;
; reset~input                                     ; post-fitting ; connected ; Top                            ; post-synthesis    ; reset                                           ; N/A     ;
+-------------------------------------------------+--------------+-----------+--------------------------------+-------------------+-------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                     ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
; Estimate of Logic utilization (ALMs needed) ; 1294  ; 95               ; 1137                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Combinational ALUT usage for logic          ; 1658  ; 126              ; 435                            ; 0                              ;
;     -- 7 input functions                    ; 31    ; 1                ; 0                              ; 0                              ;
;     -- 6 input functions                    ; 979   ; 30               ; 80                             ; 0                              ;
;     -- 5 input functions                    ; 265   ; 32               ; 200                            ; 0                              ;
;     -- 4 input functions                    ; 184   ; 20               ; 22                             ; 0                              ;
;     -- <=3 input functions                  ; 199   ; 43               ; 133                            ; 0                              ;
; Memory ALUT usage                           ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 64-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;     -- 32-address deep                      ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Dedicated logic registers                   ; 1132  ; 136              ; 2279                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
;                                             ;       ;                  ;                                ;                                ;
; I/O pins                                    ; 234   ; 0                ; 0                              ; 0                              ;
; I/O registers                               ; 0     ; 0                ; 0                              ; 0                              ;
; Total block memory bits                     ; 65536 ; 0                ; 651264                         ; 0                              ;
; Total block memory implementation bits      ; 0     ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 0     ; 0                ; 0                              ; 1                              ;
; DSP block                                   ; 2     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Connections                                 ;       ;                  ;                                ;                                ;
;     -- Input Connections                    ; 384   ; 208              ; 3336                           ; 1                              ;
;     -- Registered Input Connections         ; 172   ; 145              ; 2626                           ; 0                              ;
;     -- Output Connections                   ; 1924  ; 574              ; 34                             ; 1397                           ;
;     -- Registered Output Connections        ; 32    ; 574              ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Internal Connections                        ;       ;                  ;                                ;                                ;
;     -- Total Connections                    ; 17324 ; 1658             ; 13365                          ; 1406                           ;
;     -- Registered Connections               ; 3187  ; 1349             ; 10786                          ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; External Connections                        ;       ;                  ;                                ;                                ;
;     -- Top                                  ; 0     ; 200              ; 1904                           ; 204                            ;
;     -- sld_hub:auto_hub                     ; 200   ; 20               ; 385                            ; 177                            ;
;     -- sld_signaltap:auto_signaltap_0       ; 1904  ; 385              ; 64                             ; 1017                           ;
;     -- hard_block:auto_generated_inst       ; 204   ; 177              ; 1017                           ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Partition Interface                         ;       ;                  ;                                ;                                ;
;     -- Input Ports                          ; 49    ; 111              ; 546                            ; 4                              ;
;     -- Output Ports                         ; 243   ; 128              ; 333                            ; 9                              ;
;     -- Bidir Ports                          ; 0     ; 0                ; 0                              ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Registered Ports                            ;       ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3                ; 323                            ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 81               ; 319                            ; 0                              ;
;                                             ;       ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 2                ; 16                             ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 32               ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0                ; 16                             ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0                ; 1                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 71               ; 163                            ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 76               ; 177                            ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 65               ; 321                            ; 0                              ;
+---------------------------------------------+-------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                  ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; Name                                                                 ; Partition ; Type          ; Location ; Status      ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+
; ALU_result_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; ALU_result_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- ALU_result_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ALU_result_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Branch_out                                                           ; Top       ; Output Port   ; n/a      ;             ;
;     -- Branch_out                                                    ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Branch_out~output                                             ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX0[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX0[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX0[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX1[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX1[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX1[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX2[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX2[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX2[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX3[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX3[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX3[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX4[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX4[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX4[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; HEX5[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- HEX5[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- HEX5[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Instruction_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- Instruction_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Instruction_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[0]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[0]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[0]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[1]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[1]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[1]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[2]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[2]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[2]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[3]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[3]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[3]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[4]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[4]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[4]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[5]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[5]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[5]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[6]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[6]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[6]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; LEDR[7]                                                              ; Top       ; Output Port   ; n/a      ;             ;
;     -- LEDR[7]                                                       ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LEDR[7]~output                                                ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Memwrite_out                                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- Memwrite_out                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Memwrite_out~output                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[0]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[0]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[0]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[1]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[1]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[1]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[2]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[2]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[2]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[3]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[3]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[3]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[4]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[4]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[4]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[5]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[5]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[5]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[6]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[6]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[6]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[7]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[7]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[7]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[8]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[8]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[8]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; PC[9]                                                                ; Top       ; Output Port   ; n/a      ;             ;
;     -- PC[9]                                                         ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- PC[9]~output                                                  ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Regwrite_out                                                         ; Top       ; Output Port   ; n/a      ;             ;
;     -- Regwrite_out                                                  ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Regwrite_out~output                                           ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[0]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[0]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[0]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[1]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[1]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[1]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[2]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[2]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[2]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[3]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[3]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[3]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[4]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[4]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[4]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[5]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[5]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[5]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[6]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[6]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[6]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; SW[7]                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- SW[7]                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- SW[7]~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; Zero_out                                                             ; Top       ; Output Port   ; n/a      ;             ;
;     -- Zero_out                                                      ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- Zero_out~output                                               ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tck                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tdi                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tdo                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; altera_reserved_tms                                                  ; Top       ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                           ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                     ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; clock_outer                                                          ; Top       ; Input Port    ; n/a      ;             ;
;     -- clock_outer                                                   ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- clock_outer~input                                             ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_IFE_inst_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_clr             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ena             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_0_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_1_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_2_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_3_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_4_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_5_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_6_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_in_7_        ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_0_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_1_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_2_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_3_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_4_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_5_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_6_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_ir_out_7_       ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_cdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_e1dr ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_sdr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_udr  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_jtag_state_uir  ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_raw_tck         ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_tdi             ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_tdo             ; Top       ; Output Port   ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; jtag.bp.cpu_MEM_data_memory_auto_generated_mgl_prim2_usr1            ; Top       ; Input Port    ; n/a      ;             ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_1_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_1_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_1_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[0]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[0]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[0]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[10]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[10]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[10]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[11]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[11]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[11]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[12]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[12]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[12]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[13]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[13]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[13]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[14]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[14]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[14]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[15]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[15]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[15]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[16]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[16]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[16]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[17]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[17]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[17]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[18]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[18]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[18]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[19]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[19]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[19]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[1]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[1]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[1]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[20]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[20]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[20]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[21]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[21]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[21]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[22]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[22]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[22]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[23]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[23]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[23]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[24]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[24]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[24]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[25]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[25]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[25]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[26]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[26]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[26]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[27]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[27]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[27]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[28]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[28]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[28]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[29]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[29]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[29]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[2]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[2]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[2]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[30]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[30]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[30]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[31]                                                  ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[31]                                           ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[31]~output                                    ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[3]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[3]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[3]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[4]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[4]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[4]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[5]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[5]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[5]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[6]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[6]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[6]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[7]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[7]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[7]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[8]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[8]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[8]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; read_data_2_out[9]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- read_data_2_out[9]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- read_data_2_out[9]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; reset                                                                ; Top       ; Input Port    ; n/a      ;             ;
;     -- reset                                                         ; Top       ; Input Pad     ; Unplaced ; Synthesized ;
;     -- reset~input                                                   ; Top       ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[0]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[0]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[0]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[10]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[10]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[10]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[11]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[11]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[11]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[12]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[12]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[12]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[13]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[13]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[13]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[14]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[14]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[14]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[15]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[15]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[15]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[16]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[16]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[16]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[17]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[17]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[17]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[18]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[18]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[18]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[19]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[19]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[19]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[1]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[1]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[1]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[20]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[20]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[20]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[21]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[21]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[21]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[22]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[22]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[22]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[23]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[23]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[23]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[24]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[24]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[24]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[25]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[25]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[25]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[26]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[26]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[26]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[27]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[27]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[27]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[28]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[28]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[28]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[29]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[29]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[29]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[2]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[2]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[2]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[30]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[30]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[30]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[31]                                                   ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[31]                                            ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[31]~output                                     ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[3]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[3]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[3]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[4]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[4]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[4]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[5]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[5]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[5]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[6]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[6]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[6]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[7]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[7]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[7]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[8]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[8]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[8]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
; write_data_out[9]                                                    ; Top       ; Output Port   ; n/a      ;             ;
;     -- write_data_out[9]                                             ; Top       ; Output Pad    ; Unplaced ; Synthesized ;
;     -- write_data_out[9]~output                                      ; Top       ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                      ;           ;               ;          ;             ;
+----------------------------------------------------------------------+-----------+---------------+----------+-------------+


+-----------------------------------------------------------------+
; Partition Merge Resource Usage Summary                          ;
+---------------------------------------------+-------------------+
; Resource                                    ; Usage             ;
+---------------------------------------------+-------------------+
; Estimate of Logic utilization (ALMs needed) ; 2475              ;
;                                             ;                   ;
; Combinational ALUT usage for logic          ; 2219              ;
;     -- 7 input functions                    ; 32                ;
;     -- 6 input functions                    ; 1089              ;
;     -- 5 input functions                    ; 497               ;
;     -- 4 input functions                    ; 226               ;
;     -- <=3 input functions                  ; 375               ;
;                                             ;                   ;
; Dedicated logic registers                   ; 3547              ;
;                                             ;                   ;
; I/O pins                                    ; 234               ;
; Total MLAB memory bits                      ; 0                 ;
; Total block memory bits                     ; 716800            ;
;                                             ;                   ;
; Total DSP Blocks                            ; 2                 ;
;                                             ;                   ;
; Maximum fan-out node                        ; clock_outer~input ;
; Maximum fan-out                             ; 2650              ;
; Total fan-out                               ; 29608             ;
; Average fan-out                             ; 4.58              ;
+---------------------------------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size   ; MIF                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+
; MIPS:cpu|Ifetch:IFE|altsyncram:inst_memory|altsyncram_jqe4:auto_generated|altsyncram_f4d3:altsyncram1|ALTSYNCRAM                                                                                      ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; C:\Users\barmu\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\program.hex ;
; MIPS:cpu|dmemory:MEM|altsyncram:data_memory|altsyncram_1ug4:auto_generated|altsyncram_ade3:altsyncram1|ALTSYNCRAM                                                                                     ; AUTO ; True Dual Port   ; 1024         ; 32           ; 1024         ; 32           ; 32768  ; C:\Users\barmu\Documents\GitHub\Arch-Lab-\final project\MARS files\MIPS single cycle Architecture\ModelSim\L1_Caches\our tests\dmemory.hex ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_cl84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; 4096         ; 159          ; 4096         ; 159          ; 651264 ; None                                                                                                                                       ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------+--------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------+
; Partition Merge DSP Block Usage Summary         ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Two Independent 18x18             ; 1           ;
; Sum of two 18x18                  ; 1           ;
; Total number of DSP blocks        ; 2           ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 1           ;
; Fixed Point Mixed Sign Multiplier ; 2           ;
+-----------------------------------+-------------+


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Partition Merge
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sat Aug 31 12:03:19 2024
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off pre_accelerators -c pre_accelerators --merge=on
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Successfully connected in-system debug instance "auto_signaltap_0" to all 351 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 3 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 9 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Critical Warning (138067): Current license file does not support incremental compilation. The Quartus Prime software removes all the user-specified design partitions in the design automatically.
Info (21057): Implemented 5821 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 13 input pins
    Info (21059): Implemented 225 output pins
    Info (21061): Implemented 5357 logic cells
    Info (21064): Implemented 223 RAM segments
    Info (21062): Implemented 2 DSP elements
Info: Quartus Prime Partition Merge was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 4794 megabytes
    Info: Processing ended: Sat Aug 31 12:03:20 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


