<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:21:25.2125</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.02.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0025402</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>디스플레이 패널, 이를 포함하는 디스플레이 장치 및 디스플레이 패널의 제조방법</inventionTitle><inventionTitleEng>DISPLAY PANEL, DISPLAY APPARATUS INCLUDING DISPLAY  PANEL AND METHOD FOR MANUFACTURING DISPLAY PANEL</inventionTitleEng><openDate>2024.09.02</openDate><openNumber>10-2024-0131837</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1345</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/36</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G02F 1/1362</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 디스플레이 장치는, 복수의 픽셀이 마련되는 액티브 영역과, 외측 리드 본딩(OLB; Outer Lead Bonding) 영역을 포함하는 기판; 상기 OLB 영역에 결합된 제1 칩 온 필름(COF; Chip On Film); 상기 OLB 영역에 결합되고, 상기 제1 COF와 인접한 제2 COF; 상기 제1 COF와 결합되는 제1 인쇄회로기판(PCB; Printed Circuit Board); 및 상기 제2 COF와 결합되는 제2 PCB;를 포함하고, 상기 OLB 영역은, 상기 제1 COF가 결합된 제1 영역과 상기 제2 COF가 결합된 제2 영역과, 상기 제1 영역과 상기 제2 영역 사이의 더미 영역을 포함하고, 상기 더미 영역은, 상기 제1 COF와 상기 제2 COF를 전기적으로 연결하기 위한 전도성 패턴을 포함할 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 복수의 픽셀이 마련되는 액티브 영역과, 외측 리드 본딩(OLB; Outer Lead Bonding) 영역을 포함하는 기판;상기 OLB 영역에 결합된 제1 칩 온 필름(COF; Chip On Film);상기 OLB 영역에 결합되고, 상기 제1 COF와 인접한 제2 COF;상기 제1 COF와 결합되는 제1 인쇄회로기판(PCB; Printed Circuit Board); 및상기 제2 COF와 결합되는 제2 PCB;를 포함하고,상기 OLB 영역은,상기 제1 COF가 결합된 제1 영역과 상기 제2 COF가 결합된 제2 영역과, 상기 제1 영역과 상기 제2 영역 사이의 더미 영역을 포함하고,상기 더미 영역은, 상기 제1 COF와 상기 제2 COF를 전기적으로 연결하기 위한 전도성 패턴을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제1 COF와 상기 제2 COF 각각은,상기 복수의 픽셀을 구동하기 위한 신호들을 출력하는 복수의 신호 핀; 및복수의 더미 핀;을 포함하고,상기 제1 COF의 상기 복수의 더미 핀은 상기 전도성 패턴을 통해 상기 제2 COF의 상기 복수의 더미 핀과 전기적으로 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 복수의 신호 핀은 상기 복수의 더미 핀의 사이에 마련되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 제1 COF는,상기 전도성 패턴을 통해 상기 제2 COF에게 전원 신호를 전달하고,상기 제2 COF는,상기 전원 신호를 상기 제2 PCB로 전달하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제1 COF는,상기 전도성 패턴을 통해 상기 제2 COF에게 데이터 신호를 전달하고,상기 제2 COF는,상기 데이터 신호를 상기 제2 PCB로 전달하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 OLB 영역 및 상기 제1 PCB에 결합된 제3 COF;를 더 포함하고,상기 기판은,상기 복수의 픽셀에게 게이트 신호를 전달하기 위한 게이트 라인을 포함하고,상기 게이트 라인은 상기 제3 COF와 전기적으로 연결되는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,제3 PCB;상기 OLB 영역 및 상기 제2 PCB에 결합된 제3 COF; 및상기 OLB 영역 및 상기 제3 PCB에 결합된 제4 COF;를 더 포함하고,상기 OLB 영역은,상기 제3 COF가 결합된 제3 영역과 상기 제4 COF가 결합된 제4 영역과, 상기 제3 영역과 상기 제4 영역 사이의 상기 더미 영역을 포함하고,상기 더미 영역은, 상기 제3 COF와 상기 제4 COF를 전기적으로 연결하기 위한 전도성 패턴을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 제1 COF와 상기 제2 COF 각각은,소스 IC 칩을 포함하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 PCB는,상기 제1 COF, 상기 전도성 패턴 및 상기 제2 COF를 통해 상기 제1 PCB로부터 신호를 수신하는 디스플레이 패널.</claim></claimInfo><claimInfo><claim>10. 타이밍 컨트롤러를 포함하는 제1 기판;복수의 픽셀이 마련되는 액티브 영역과, 외측 리드 본딩(OLB; Outer Lead Bonding) 영역을 포함하는 제2 기판;상기 OLB 영역에 결합된 제1 칩 온 필름(COF; Chip On Film);상기 OLB 영역에 결합되고, 상기 제1 COF와 인접한 제2 COF;상기 타이밍 컨트롤러 및 상기 제1 COF와 결합되는 제1 인쇄회로기판(PCB; Printed Circuit Board); 및상기 제2 COF와 결합되는 제2 PCB;를 포함하고,상기 OLB 영역은,상기 제1 COF가 결합된 제1 영역과 상기 제2 COF가 결합된 제2 영역과, 상기 제1 영역과 상기 제2 영역 사이의 더미 영역을 포함하고,상기 더미 영역은, 상기 제1 COF와 상기 제2 COF를 전기적으로 연결하기 위한 전도성 패턴을 포함하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 제1 COF와 상기 제2 COF 각각은,상기 복수의 픽셀을 구동하기 위한 신호들을 출력하는 복수의 신호 핀; 및복수의 더미 핀;을 포함하고,상기 제1 COF의 상기 복수의 더미 핀은 상기 전도성 패턴을 통해 상기 제2 COF의 상기 복수의 더미 핀과 전기적으로 연결되는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 복수의 신호 핀은 상기 복수의 더미 핀의 사이에 마련되는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 제1 기판은 상기 제1 PCB와 결합된 전원 보드;를 더 포함하고,상기 전원 보드는,상기 제1 PCB에게 전원 신호를 전달하고,상기 제1 COF는,상기 전도성 패턴을 통해 상기 제2 COF에게 상기 전원 신호를 전달하고,상기 제2 COF는,상기 전원 신호를 상기 제2 PCB로 전달하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,상기 타이밍 컨트롤러는,상기 제1 PCB에게 데이터 신호를 전달하고,상기 제1 COF는,상기 전도성 패턴을 통해 상기 제2 COF에게 상기 데이터 신호를 전달하고,상기 제2 COF는,상기 데이터 신호를 상기 제2 PCB로 전달하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>15. 제10항에 있어서,상기 OLB 영역 및 상기 제1 PCB에 결합된 제3 COF;를 더 포함하고,상기 제2 기판은,상기 복수의 픽셀에게 게이트 신호를 전달하기 위한 게이트 IC(Integrated Circuit)를 포함하고,상기 게이트 IC는 상기 제3 COF와 전기적으로 연결되는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>16. 제10항에 있어서,제3 PCB;상기 OLB 영역 및 상기 제2 PCB에 결합된 제3 COF; 및상기 OLB 영역 및 상기 제3 PCB에 결합된 제4 COF;를 더 포함하고,상기 OLB 영역은,상기 제3 COF가 결합된 제3 영역과 상기 제4 COF가 결합된 제4 영역과, 상기 제3 영역과 상기 제4 영역 사이의 상기 더미 영역을 포함하고,상기 더미 영역은, 상기 제3 COF와 상기 제4 COF를 전기적으로 연결하기 위한 전도성 패턴을 포함하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>17. 제10항에 있어서,상기 제1 COF와 상기 제2 COF 각각은,소스 IC 칩을 포함하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>18. 제10항에 있어서,상기 제1 PCB는,상기 타이밍 컨트롤러로부터 제어 신호를 수신하고,상기 제2 PCB는,상기 제1 COF, 상기 전도성 패턴 및 상기 제2 COF를 통해 상기 제1 PCB로부터 상기 제어 신호를 수신하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>19. 제10항에 있어서,상기 제1 기판은 상기 제1 PCB와 결합된 전원 보드;를 더 포함하고,상기 제1 PCB는,상기 전원 보드로부터 전원 신호를 수신하고,상기 제2 PCB는,상기 제1 COF, 상기 전도성 패턴 및 상기 제2 COF를 통해 상기 제2 PCB로부터 상기 전원 신호를 수신하는 디스플레이 장치.</claim></claimInfo><claimInfo><claim>20. 기판의 액티브 영역에 복수의 픽셀을 배치하는 단계;상기 기판의 외측 리드 본딩(OLB; Outer Lead Bonding) 영역 중 팬 아웃(Fan out) 영역에 복수의 칩 온 필름(COF; Chip On Film)을 결합하는 단계;상기 OLB 영역 중 상기 팬 아웃 영역으로 둘러싸인 소정의 더미 영역에 전도성 패턴을 형성하는 단계;상기 복수의 COF 중에서 상기 소정의 더미 영역을 기준으로 일 측의 상기 팬 아웃 영역에 결합된 제1 COF에 제1 PCB를 결합하는 단계; 및상기 복수의 COF 중에서 상기 소정의 더미 영역을 기준으로 타 측의 상기 팬 아웃 영역에 결합된 제2 COF에 제2 PCB를 결합하는 단계;를 포함하는 디스플레이 패널의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>BUPMYOUNG KIM</engName><name>김법명</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>SUNGHO KIM</engName><name>김성호</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, **층, **층(서초동, 태우빌딩)</address><code>920111000418</code><country>대한민국</country><engName>SELIM INTELLECTUAL PROPERTY LAW FIRM</engName><name>특허법인세림</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.02.24</receiptDate><receiptNumber>1-1-2023-0222164-17</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230025402.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a57145b6e990ec1f8c80a65c3c133f894134ee831d7067064803061c5ce675b0caa49976504e62857795aa6e4950d145eb47028a0e46051e</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf2ce0504e5c38208a6338d3fd812c59bb559713c1f70a6fa96df5c5184a72b3d1bda3cdf8fb27c910ae1a5d95c9783e6984579a00dbc15328</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>