/*
	Grupo:			5CV3
	Proyecto:		ALU
	Archivo:			ALU.v
	Equipo:			Equipo X
	Integrantes:	

	Descripcion:	Primera version de la ALU (1 bit)
*/
 
 module ALU(
	input a_i,
	input b_i,
	input operacion_i,
	
	output resultado_o
 );
 
	wire ab1_w; //Salida de la AND
	wire ab2_w; //Salida de la OR
	
	//AND GATE
	assign ab1_w = a_i & b_i;
	
	//OR GATE
	assign ab2_w = a_i | b_i;
	
	//SELECTOR 2-1 (2 entradas, 1 salida)
	assign resultado_o = (operacion_i) ? ab2_w : ab1_w;
	
 endmodule;