# compile vhdl design source files
vhdl xil_defaultlib  "../../../Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd"
vhdl xil_defaultlib  "../../../Proyecto Base.srcs/sources_1/new/Debouncer.vhd"
vhdl xil_defaultlib  "../../../Proyecto Base.srcs/sources_1/new/Display_Controller.vhd"
vhdl xil_defaultlib  "../../../Proyecto Base.srcs/sources_1/new/Basys3.vhd"

# Do not sort compile order
nosort
