发送端
AD采样 数据 打包成帧，注意数据bit不含bark码
半满 全满 根据标注位判断发送的是否是信息位，否则发送0xAAAAAA, 防止FPGA锁相环失锁。
注：可适当提高比特速率（已提升至200Kbps）或提高帧的长度(可为192码元)
　　帧结构：X＋barker+8bit+0+8bit 
      一个周期10个点
     
接收端
ARM+ARM+FPGA
DPSK，可进行非相干解调，故不必载波同步
ARM1：AD fs = 2M 半满全满采集DPSK模拟信号，移位一个周期相乘，过数字滤波器（200k pass, 400k截至40db）
            把滤波后的结果在DDS半满全满比较，比较后方波输出。
FPGA：方波数据信号输入，经超前滞后型DPLL（DCO，DPD，DLF）提取位同步时钟
ARM2：AD由位同步时钟外部触发，采样arm生成的方波，生成比特流。AD半满全满根据barker码进行帧同步
             解包，并利用DDS输出波形。