<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(230,150)" to="(230,160)"/>
    <wire from="(130,160)" to="(230,160)"/>
    <wire from="(250,140)" to="(280,140)"/>
    <wire from="(250,130)" to="(280,130)"/>
    <wire from="(340,130)" to="(350,130)"/>
    <wire from="(380,130)" to="(460,130)"/>
    <comp lib="0" loc="(230,150)" name="Splitter">
      <a name="incoming" val="6"/>
      <a name="bit1" val="0"/>
      <a name="bit2" val="0"/>
      <a name="bit3" val="1"/>
      <a name="bit4" val="1"/>
      <a name="bit5" val="1"/>
    </comp>
    <comp lib="1" loc="(380,130)" name="NOT Gate">
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(130,160)" name="Pin">
      <a name="width" val="6"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(340,130)" name="XOR Gate">
      <a name="width" val="3"/>
    </comp>
    <comp lib="0" loc="(460,130)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="width" val="3"/>
      <a name="labelloc" val="east"/>
    </comp>
  </circuit>
  <circuit name="myAdder">
    <a name="circuit" val="myAdder"/>
    <a name="clabel" val="我的加法器"/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <appear>
      <rect fill="#ffffff" height="79" stroke="#3a9141" stroke-width="6" width="78" x="115" y="55"/>
      <circ-port height="10" pin="100,70" width="10" x="145" y="135"/>
      <circ-port height="10" pin="210,80" width="10" x="185" y="75"/>
      <circ-port height="8" pin="190,280" width="8" x="146" y="46"/>
      <circ-port height="8" pin="210,380" width="8" x="106" y="66"/>
      <circ-port height="8" pin="250,380" width="8" x="106" y="126"/>
      <circ-anchor facing="east" height="6" width="6" x="177" y="97"/>
    </appear>
    <wire from="(130,160)" to="(130,290)"/>
    <wire from="(190,190)" to="(190,260)"/>
    <wire from="(160,340)" to="(160,350)"/>
    <wire from="(250,370)" to="(250,380)"/>
    <wire from="(230,240)" to="(230,250)"/>
    <wire from="(100,70)" to="(100,110)"/>
    <wire from="(210,310)" to="(210,350)"/>
    <wire from="(100,230)" to="(100,240)"/>
    <wire from="(160,350)" to="(210,350)"/>
    <wire from="(210,80)" to="(210,130)"/>
    <wire from="(230,190)" to="(230,240)"/>
    <wire from="(150,340)" to="(160,340)"/>
    <wire from="(80,160)" to="(80,180)"/>
    <wire from="(110,370)" to="(250,370)"/>
    <wire from="(190,260)" to="(190,280)"/>
    <wire from="(120,160)" to="(130,160)"/>
    <wire from="(210,350)" to="(210,380)"/>
    <wire from="(250,310)" to="(250,370)"/>
    <wire from="(60,260)" to="(190,260)"/>
    <wire from="(100,240)" to="(230,240)"/>
    <wire from="(60,230)" to="(60,260)"/>
    <wire from="(110,340)" to="(110,370)"/>
    <comp lib="0" loc="(210,380)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="输入a"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="1" loc="(130,290)" name="AND Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="1" loc="(230,250)" name="XOR Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(210,80)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="res"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(80,180)" name="AND Gate">
      <a name="facing" val="north"/>
    </comp>
    <comp lib="0" loc="(100,70)" name="Pin">
      <a name="facing" val="south"/>
      <a name="output" val="true"/>
      <a name="label" val="cout"/>
      <a name="labelloc" val="south"/>
      <a name="labelfont" val="SansSerif plain 20"/>
    </comp>
    <comp lib="0" loc="(250,380)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="输入B"/>
      <a name="labelloc" val="south"/>
    </comp>
    <comp lib="0" loc="(190,280)" name="Pin">
      <a name="facing" val="north"/>
      <a name="tristate" val="false"/>
      <a name="label" val="cin"/>
      <a name="labelloc" val="south"/>
      <a name="labelfont" val="SansSerif plain 20"/>
    </comp>
    <comp lib="6" loc="(82,412)" name="Text">
      <a name="text" val="cout=ab + cin(a^b)"/>
    </comp>
    <comp lib="1" loc="(210,130)" name="XOR Gate">
      <a name="facing" val="north"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="1" loc="(100,110)" name="OR Gate">
      <a name="facing" val="north"/>
    </comp>
  </circuit>
</project>
