`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: Sebastien   
// Engineer: Sebastien
// 
// Create Date: 04/10/2019 04:21:50 PM
// Design Name: 
// Module Name: lab_2
// Project Name: 
// Target Devices: Xilinx BASYS3
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module lab_2(
    input A,
    input B,
    output F
    );
    assign F = A&B;//& is the and operator
            
endmodule

module lab_3(
    input A,
    input B,
    output F
    );
    
    
endmodule
