# Мастерская №3 "Много бит тому назад"

Целью мастерской являлось разработка собственного простого микропроцессора, а также написание транслятора ассемблера для него. По итогу, имеем три папки проектов. Один транслятор написанный на Python 3, и два микропроцессора один созданый в программе Logisim, второй написаный на языке описания аппаратуры Verilog.

# Сборка и запуск

## микропроцессор Logisim(все системы)
Для запуска микропроцессора в программе Logisim, необходим сам Logisim версии 2.7.1, взять [туть](https://sourceforge.net/projects/circuit/files/2.7.x/2.7.1/). Если попросит Java 8, идём на сайт oracle и доставляем, на текущий момент есть актуальная версия, а софтина не новая, поэтому просит 8 Java. Открываем и радуемся, загружать образ программы нужно в ROM память.

## микропроцессор Verilog(Windows)
Тут ничего не получится, поэтому ставим Linux. Были попытки запустить весь софт на ноутбуке ученика через Cygwin. Но, они не увенчались успехом, ибо отсутствует необходимый пакет libc6-dev. Если вы знаете как решить - хорошо, но учитывая какие танцы с бубном требовались до... Этот путь только для хардкорщиков и истинных самураев, у которых нет цели, а есть только путь созданный мелкомягкими.

## микропроцессор Verilog(Debian based linux dist)
Ставим GTKWave для визуализации работы микропроцессора, а также необходимые инструменты для Icarus Verilog.

sudo apt install logisim gtkwave autoconf libtool libc6-dev g++ git

Подтягиваем последнюю версию Icarus Verilog с GitHub:

git clone “https://github.com/steveicarus/iverilog.git”

Переходим в директорию с iverilog, и запускаем сборку и установку. Процесс сборки займёт какое-то время, на ноутбуках средней мощности ~5-7 минут.

cd iverilog/
autoreconf -fi
./config
make
sudo make install

После проделанной программы идём в папку с микропроцессором на Verilog и собираем с помощью make. Радуемся. Для подгрузки своей программы заменить ROM.dat

## транслятор ассемблера(все системы)
Для запуска потребуется лишь Python 3. Запускаем как любой скрипт в терминале.

python3 Translator.py -i <полный путь + название файла для сборки> -o <полный путь + название файля для бинарного файла> -f <формат(clean или Logisim)> -h <помощь>
# Состав мастерской
## Ученики
Соловьев Михаил Максимович
Белкин Илья Николаевич
Мастов Арсений Викторович
Панкратов Роман Сергеевич
Парнюк Александр Александрович
Белкина Наталия Николаевна
Попов Фёдор Никитич
Коробицкий Георгий Михайлович


## Руководитель
Чегодаев Арсений
