TimeQuest Timing Analyzer report for Security_System
Sun Aug 05 14:22:32 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'
 12. Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 13. Slow Model Setup: 'CLK'
 14. Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 15. Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'
 16. Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 17. Slow Model Hold: 'CLK'
 18. Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 19. Slow Model Minimum Pulse Width: 'CLK'
 20. Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 21. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 22. Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'
 33. Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 34. Fast Model Setup: 'CLK'
 35. Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 36. Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'
 37. Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 38. Fast Model Hold: 'CLK'
 39. Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 40. Fast Model Minimum Pulse Width: 'CLK'
 41. Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'
 42. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'
 43. Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Multicorner Timing Analysis Summary
 49. Setup Times
 50. Hold Times
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Security_System                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; Clock Name                                                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                             ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+
; CLK                                                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                                                             ;
; CLK_Divider:DUT1|T_CLK                                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_Divider:DUT1|T_CLK }                                          ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready } ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CodecConfigurator:DUT5|I2CMaster:i2cm1|ready }                    ;
+-----------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                      ; Note                                                  ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
; 16.33 MHz  ; 16.33 MHz       ; CLK_Divider:DUT1|T_CLK                                          ;                                                       ;
; 307.22 MHz ; 307.22 MHz      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ;                                                       ;
; 349.04 MHz ; 349.04 MHz      ; CLK                                                             ;                                                       ;
; 491.88 MHz ; 450.05 MHz      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+-----------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -60.242 ; -572.601      ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -2.255  ; -22.155       ;
; CLK                                                             ; -1.865  ; -23.958       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -1.033  ; -3.770        ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -5.246 ; -6.026        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.510 ; -3.510        ;
; CLK                                                             ; -2.692 ; -2.692        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 0.445  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.631 ; -17.517       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.611 ; -46.436       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.611 ; -18.330       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.611 ; -6.110        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -60.242 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 61.277     ;
; -59.974 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 61.009     ;
; -59.939 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.974     ;
; -59.915 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.950     ;
; -59.910 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.945     ;
; -59.869 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 60.903     ;
; -59.796 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 60.830     ;
; -59.791 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.826     ;
; -59.599 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.634     ;
; -59.545 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.580     ;
; -59.484 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.519     ;
; -59.407 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.003     ; 60.442     ;
; -59.126 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 60.160     ;
; -59.003 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 60.037     ;
; -58.959 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.993     ;
; -58.817 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.851     ;
; -58.770 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.804     ;
; -58.722 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.756     ;
; -58.529 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.563     ;
; -58.452 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.004     ; 59.486     ;
; -57.963 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 59.002     ;
; -57.695 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.734     ;
; -57.660 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.699     ;
; -57.636 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.675     ;
; -57.631 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.670     ;
; -57.590 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 58.628     ;
; -57.517 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 58.555     ;
; -57.512 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.551     ;
; -57.320 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.359     ;
; -57.266 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.305     ;
; -57.222 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 56.102     ;
; -57.205 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.244     ;
; -57.128 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.001      ; 58.167     ;
; -56.954 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.834     ;
; -56.919 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.799     ;
; -56.895 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.775     ;
; -56.890 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.770     ;
; -56.849 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 55.728     ;
; -56.847 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.885     ;
; -56.776 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 55.655     ;
; -56.771 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.651     ;
; -56.724 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.762     ;
; -56.680 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.718     ;
; -56.579 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.459     ;
; -56.538 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.576     ;
; -56.525 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.405     ;
; -56.491 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.529     ;
; -56.464 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.344     ;
; -56.443 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.481     ;
; -56.387 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 55.267     ;
; -56.250 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.288     ;
; -56.173 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 57.211     ;
; -56.106 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.985     ;
; -55.983 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.862     ;
; -55.939 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.818     ;
; -55.797 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.676     ;
; -55.750 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.629     ;
; -55.702 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.581     ;
; -55.509 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.388     ;
; -55.432 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 54.311     ;
; -53.861 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.741     ;
; -53.593 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.473     ;
; -53.558 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.438     ;
; -53.534 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.414     ;
; -53.529 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.409     ;
; -53.488 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 52.367     ;
; -53.415 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 52.294     ;
; -53.410 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.290     ;
; -53.218 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.098     ;
; -53.164 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 52.044     ;
; -53.103 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 51.983     ;
; -53.026 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 51.906     ;
; -52.745 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.624     ;
; -52.622 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.501     ;
; -52.578 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.457     ;
; -52.436 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.315     ;
; -52.389 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.268     ;
; -52.341 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.220     ;
; -52.148 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 51.027     ;
; -52.071 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 50.950     ;
; -50.662 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.542     ;
; -50.394 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.274     ;
; -50.359 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.239     ;
; -50.335 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.215     ;
; -50.330 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.210     ;
; -50.289 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 49.168     ;
; -50.216 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 49.095     ;
; -50.211 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 49.091     ;
; -50.019 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 48.899     ;
; -49.965 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 48.845     ;
; -49.904 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 48.784     ;
; -49.827 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.158     ; 48.707     ;
; -49.546 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.425     ;
; -49.423 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.302     ;
; -49.379 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.258     ;
; -49.237 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.116     ;
; -49.190 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.069     ;
; -49.142 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 48.021     ;
; -48.949 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 47.828     ;
; -48.872 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -2.159     ; 47.751     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -2.255 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.976     ; 1.317      ;
; -2.205 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.976     ; 1.267      ;
; -1.846 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.976     ; 0.908      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.752 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.789      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -1.197 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 2.234      ;
; -0.826 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.863      ;
; -0.732 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.770      ;
; -0.654 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.692      ;
; -0.650 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.687      ;
; -0.649 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.686      ;
; -0.649 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.686      ;
; -0.648 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.685      ;
; -0.647 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.684      ;
; -0.647 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.684      ;
; -0.646 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.683      ;
; -0.644 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.681      ;
; -0.642 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.679      ;
; -0.491 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.528      ;
; -0.411 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.449      ;
; -0.411 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.449      ;
; -0.281 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 1.319      ;
; 0.307  ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.865 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.903      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.821 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.859      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.722 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.760      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.676 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.714      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.646 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.684      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.633 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.671      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.627 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.665      ;
; -1.578 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|T_CLK       ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.616      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.476 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.514      ;
; -1.461 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.499      ;
; -1.461 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.499      ;
; -1.461 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.499      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -1.033 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.007      ; 2.078      ;
; -0.973 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 2.011      ;
; -0.819 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.006      ; 1.863      ;
; -0.818 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.856      ;
; -0.801 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.006      ; 1.845      ;
; -0.696 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.007      ; 1.741      ;
; -0.505 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.543      ;
; -0.440 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.006     ; 1.472      ;
; -0.440 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.006     ; 1.472      ;
; -0.431 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.006     ; 1.463      ;
; -0.426 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.006      ; 1.470      ;
; -0.275 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.313      ;
; -0.242 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.280      ;
; -0.242 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 1.280      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.731      ;
; 3.762  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 3.678      ; 0.731      ;
; 4.262  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 3.678      ; 0.731      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -5.246 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 5.414      ; 0.731      ;
; -4.746 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 5.414      ; 0.731      ;
; -0.573 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 1.450      ;
; -0.206 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 1.823      ;
; -0.055 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 1.974      ;
; -0.052 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 1.977      ;
; -0.051 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 1.978      ;
; -0.049 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 1.980      ;
; 0.062  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.744      ; 2.092      ;
; 0.277  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 2.300      ;
; 0.329  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 2.352      ;
; 0.412  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 2.435      ;
; 0.416  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 2.439      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.484  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.737      ; 2.507      ;
; 0.537  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.744      ; 2.567      ;
; 0.551  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 2.580      ;
; 0.772  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 2.801      ;
; 0.772  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 2.801      ;
; 0.772  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 2.801      ;
; 0.772  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.743      ; 2.801      ;
; 0.949  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.235      ;
; 0.989  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.275      ;
; 0.991  ; CodecConfigurator:DUT5|data[21]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 3.522      ;
; 1.026  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.312      ;
; 1.249  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.535      ;
; 1.285  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.571      ;
; 1.349  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.738      ; 3.373      ;
; 1.443  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.729      ;
; 1.516  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.802      ;
; 1.522  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.808      ;
; 1.635  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 1.744      ; 3.665      ;
; 1.672  ; CodecConfigurator:DUT5|data[1]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.203      ;
; 1.782  ; CodecConfigurator:DUT5|data[3]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.313      ;
; 1.788  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.074      ;
; 1.793  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.079      ;
; 1.795  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.081      ;
; 1.815  ; CodecConfigurator:DUT5|data[2]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.346      ;
; 1.873  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.160      ;
; 1.883  ; CodecConfigurator:DUT5|data[9]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.414      ;
; 1.918  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.204      ;
; 1.938  ; CodecConfigurator:DUT5|data[0]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.469      ;
; 1.945  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.231      ;
; 1.949  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.235      ;
; 1.950  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.236      ;
; 1.952  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.238      ;
; 1.971  ; CodecConfigurator:DUT5|data[11]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.502      ;
; 2.019  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 2.299      ;
; 2.029  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.321      ;
; 2.047  ; CodecConfigurator:DUT5|data[4]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.578      ;
; 2.062  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.348      ;
; 2.067  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.359      ;
; 2.067  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.359      ;
; 2.067  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.359      ;
; 2.067  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.359      ;
; 2.081  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.373      ;
; 2.088  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.377      ;
; 2.182  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.469      ;
; 2.182  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 2.462      ;
; 2.185  ; CodecConfigurator:DUT5|data[12]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.716      ;
; 2.240  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.529      ;
; 2.243  ; CodecConfigurator:DUT5|data[10]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.774      ;
; 2.252  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.544      ;
; 2.252  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.544      ;
; 2.252  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.544      ;
; 2.252  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.006      ; 2.544      ;
; 2.335  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 2.615      ;
; 2.348  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.635      ;
; 2.368  ; CodecConfigurator:DUT5|data[6]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.245      ; 4.899      ;
; 2.422  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.708      ;
; 2.458  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 2.745      ;
; 2.475  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.764      ;
; 2.483  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 2.772      ;
; 2.518  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.804      ;
; 2.560  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.846      ;
; 2.594  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.880      ;
; 2.633  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.919      ;
; 2.648  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 2.934      ;
; 2.651  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.006     ; 2.931      ;
; 2.862  ; Sensor_Controller:DUT2|Counter[14]                                    ; Sensor_Controller:DUT2|Counter[14]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.148      ;
; 2.869  ; Sensor_Controller:DUT2|Counter[11]                                    ; Sensor_Controller:DUT2|Counter[11]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.155      ;
; 2.887  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.173      ;
; 2.899  ; Sensor_Controller:DUT2|Counter[13]                                    ; Sensor_Controller:DUT2|Counter[13]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.185      ;
; 2.909  ; Sensor_Controller:DUT2|Counter[10]                                    ; Sensor_Controller:DUT2|Counter[10]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.195      ;
; 2.919  ; Sensor_Controller:DUT2|Counter[12]                                    ; Sensor_Controller:DUT2|Counter[12]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.205      ;
; 2.922  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[15]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.208      ;
; 2.931  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Counter[17]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.217      ;
; 2.953  ; Sensor_Controller:DUT2|Counter[1]                                     ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.239      ;
; 2.973  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.004      ; 3.263      ;
; 3.020  ; Sensor_Controller:DUT2|Counter[0]                                     ; Sensor_Controller:DUT2|Counter[0]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.306      ;
; 3.025  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.311      ;
; 3.035  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.321      ;
; 3.086  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.372      ;
; 3.109  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 3.395      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -3.510 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 3.678      ; 0.731      ;
; -3.010 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 3.678      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.994  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.280      ;
; 0.994  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.280      ;
; 1.027  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.313      ;
; 1.178  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.006      ; 1.470      ;
; 1.183  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.006     ; 1.463      ;
; 1.192  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.006     ; 1.472      ;
; 1.192  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.006     ; 1.472      ;
; 1.257  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.543      ;
; 1.448  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.007      ; 1.741      ;
; 1.553  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.006      ; 1.845      ;
; 1.570  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 1.856      ;
; 1.571  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.006      ; 1.863      ;
; 1.725  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 2.011      ;
; 1.785  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.007      ; 2.078      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -2.692 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 2.860      ; 0.731      ;
; -2.192 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 2.860      ; 0.731      ;
; 0.628  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.980  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.980  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.266      ;
; 0.981  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 0.981  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.267      ;
; 1.018  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.304      ;
; 1.019  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.019  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.020  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.306      ;
; 1.027  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.313      ;
; 1.195  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.481      ;
; 1.412  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.412  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.413  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.699      ;
; 1.413  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.699      ;
; 1.451  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.737      ;
; 1.452  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.452  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.738      ;
; 1.453  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.739      ;
; 1.457  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.743      ;
; 1.492  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.778      ;
; 1.493  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.779      ;
; 1.514  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.800      ;
; 1.531  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.817      ;
; 1.532  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.818      ;
; 1.533  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.819      ;
; 1.537  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.823      ;
; 1.572  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.572  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.858      ;
; 1.573  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.859      ;
; 1.594  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.880      ;
; 1.611  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.897      ;
; 1.612  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.898      ;
; 1.617  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.903      ;
; 1.626  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.912      ;
; 1.627  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.913      ;
; 1.632  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.918      ;
; 1.652  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.938      ;
; 1.674  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.685  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.971      ;
; 1.691  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.977      ;
; 1.692  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.978      ;
; 1.697  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.983      ;
; 1.706  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.992      ;
; 1.707  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.707  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 1.993      ;
; 1.726  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.012      ;
; 1.732  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.018      ;
; 1.747  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.033      ;
; 1.754  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.040      ;
; 1.771  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.057      ;
; 1.783  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.069      ;
; 1.786  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.072      ;
; 1.787  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.073      ;
; 1.827  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.113      ;
; 1.834  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.120      ;
; 1.837  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.123      ;
; 1.851  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.137      ;
; 1.866  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.152      ;
; 1.867  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.153      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.870  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.156      ;
; 1.871  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.157      ;
; 1.907  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.193      ;
; 1.914  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.200      ;
; 1.946  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.232      ;
; 1.947  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.233      ;
; 1.951  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.237      ;
; 1.977  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.263      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.981  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.267      ;
; 1.987  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.273      ;
; 1.994  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.280      ;
; 2.021  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.307      ;
; 2.026  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.312      ;
; 2.027  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.313      ;
; 2.031  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.317      ;
; 2.033  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.319      ;
; 2.037  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.323      ;
; 2.037  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.323      ;
; 2.037  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.323      ;
; 2.037  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.323      ;
; 2.046  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 2.332      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.445 ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.731      ;
; 1.033 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.319      ;
; 1.162 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.447      ;
; 1.163 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.449      ;
; 1.163 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.449      ;
; 1.241 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.526      ;
; 1.242 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.527      ;
; 1.242 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.527      ;
; 1.243 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.528      ;
; 1.243 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.528      ;
; 1.243 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.528      ;
; 1.243 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.528      ;
; 1.244 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.529      ;
; 1.246 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.531      ;
; 1.394 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.679      ;
; 1.396 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.681      ;
; 1.398 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.683      ;
; 1.399 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.684      ;
; 1.399 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.684      ;
; 1.400 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.685      ;
; 1.401 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.686      ;
; 1.401 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.686      ;
; 1.402 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.687      ;
; 1.406 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.692      ;
; 1.484 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 1.770      ;
; 1.519 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.804      ;
; 1.539 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.824      ;
; 1.545 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.830      ;
; 1.570 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.855      ;
; 1.570 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.855      ;
; 1.576 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.861      ;
; 1.578 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.863      ;
; 1.580 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.865      ;
; 1.581 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.866      ;
; 1.949 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.234      ;
; 2.504 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.789      ;
; 2.504 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 2.789      ;
; 2.598 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.976     ; 0.908      ;
; 2.957 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.976     ; 1.267      ;
; 3.007 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.976     ; 1.317      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; 7.041  ; 7.041  ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.018  ; 8.018  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 10.000 ; 10.000 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -5.928 ; -5.928 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -4.476 ; -4.476 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -3.763 ; -3.763 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 47.736 ; 47.736 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 21.522 ; 21.522 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.038 ; 22.038 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 22.562 ; 22.562 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.564 ; 22.564 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 22.912 ; 22.912 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 22.134 ; 22.134 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 22.912 ; 22.912 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 47.043 ; 47.043 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 47.608 ; 47.608 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 47.736 ; 47.736 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 47.601 ; 47.601 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 47.072 ; 47.072 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 47.454 ; 47.454 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 46.856 ; 46.856 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.301 ; 11.301 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.641 ; 11.641 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 6.261  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 7.901  ; 7.901  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 6.261  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                  ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 8.270  ; 8.270  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.602  ; 8.602  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 9.109  ; 9.109  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.961  ; 8.961  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.991  ; 8.991  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 9.345  ; 9.345  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 9.210  ; 9.210  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 9.348  ; 9.348  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 8.457  ; 8.457  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 9.022  ; 9.022  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 9.150  ; 9.150  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 9.015  ; 9.015  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 8.486  ; 8.486  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 8.868  ; 8.868  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 8.270  ; 8.270  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.301 ; 11.301 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.641 ; 11.641 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 6.261  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 7.901  ; 7.901  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 6.261  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+-------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                  ;
+-----------------------------------------------------------------+---------+---------------+
; Clock                                                           ; Slack   ; End Point TNS ;
+-----------------------------------------------------------------+---------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -21.601 ; -194.985      ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.746  ; -2.246        ;
; CLK                                                             ; -0.144  ; -1.728        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.148   ; 0.000         ;
+-----------------------------------------------------------------+---------+---------------+


+------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                  ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK_Divider:DUT1|T_CLK                                          ; -2.656 ; -2.878        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -2.018 ; -2.018        ;
; CLK                                                             ; -1.722 ; -1.722        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 0.215  ; 0.000         ;
+-----------------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                   ;
+-----------------------------------------------------------------+--------+---------------+
; Clock                                                           ; Slack  ; End Point TNS ;
+-----------------------------------------------------------------+--------+---------------+
; CLK                                                             ; -1.380 ; -14.380       ;
; CLK_Divider:DUT1|T_CLK                                          ; -0.500 ; -38.000       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -0.500 ; -15.000       ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500 ; -5.000        ;
+-----------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                   ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                            ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+
; -21.601 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.628     ;
; -21.506 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.533     ;
; -21.477 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.504     ;
; -21.473 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.500     ;
; -21.443 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.470     ;
; -21.404 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 22.430     ;
; -21.392 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.419     ;
; -21.359 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 22.385     ;
; -21.319 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.346     ;
; -21.293 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.320     ;
; -21.274 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.301     ;
; -21.243 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.005     ; 22.270     ;
; -21.079 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 22.105     ;
; -21.052 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.750     ;
; -21.048 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 22.074     ;
; -21.023 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 22.049     ;
; -20.958 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 21.984     ;
; -20.957 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.655     ;
; -20.948 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 21.974     ;
; -20.928 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.626     ;
; -20.924 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.622     ;
; -20.921 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 21.947     ;
; -20.894 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.592     ;
; -20.855 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.552     ;
; -20.843 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.541     ;
; -20.841 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 21.867     ;
; -20.810 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.507     ;
; -20.800 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[0] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.006     ; 21.826     ;
; -20.775 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.807     ;
; -20.770 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.468     ;
; -20.744 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.442     ;
; -20.725 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.423     ;
; -20.694 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 20.392     ;
; -20.680 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.712     ;
; -20.651 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.683     ;
; -20.647 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.679     ;
; -20.617 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.649     ;
; -20.578 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.609     ;
; -20.566 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.598     ;
; -20.533 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.564     ;
; -20.530 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.227     ;
; -20.499 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.196     ;
; -20.493 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.525     ;
; -20.474 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.171     ;
; -20.467 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.499     ;
; -20.448 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.480     ;
; -20.417 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; 0.000      ; 21.449     ;
; -20.409 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.106     ;
; -20.399 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.096     ;
; -20.372 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 20.069     ;
; -20.292 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.989     ;
; -20.253 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.284     ;
; -20.251 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[2] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.948     ;
; -20.222 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.253     ;
; -20.197 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.228     ;
; -20.132 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.163     ;
; -20.122 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.153     ;
; -20.095 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.126     ;
; -20.015 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.046     ;
; -19.974 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[1] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -0.001     ; 21.005     ;
; -19.875 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.573     ;
; -19.780 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.478     ;
; -19.751 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.449     ;
; -19.747 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.445     ;
; -19.717 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.415     ;
; -19.678 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.375     ;
; -19.666 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.364     ;
; -19.633 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.330     ;
; -19.593 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.291     ;
; -19.567 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.265     ;
; -19.548 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.246     ;
; -19.517 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 19.215     ;
; -19.353 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.050     ;
; -19.322 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 19.019     ;
; -19.297 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.994     ;
; -19.232 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.929     ;
; -19.222 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.919     ;
; -19.195 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.892     ;
; -19.115 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.812     ;
; -19.074 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[3] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.771     ;
; -18.646 ; Sensor_Controller:DUT2|Counter[0]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.344     ;
; -18.551 ; Sensor_Controller:DUT2|Counter[2]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.249     ;
; -18.522 ; Sensor_Controller:DUT2|Counter[1]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.220     ;
; -18.518 ; Sensor_Controller:DUT2|Counter[3]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.216     ;
; -18.488 ; Sensor_Controller:DUT2|Counter[5]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.186     ;
; -18.449 ; Sensor_Controller:DUT2|Counter[10] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.146     ;
; -18.437 ; Sensor_Controller:DUT2|Counter[4]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.135     ;
; -18.404 ; Sensor_Controller:DUT2|Counter[11] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 18.101     ;
; -18.364 ; Sensor_Controller:DUT2|Counter[6]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.062     ;
; -18.338 ; Sensor_Controller:DUT2|Counter[9]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.036     ;
; -18.319 ; Sensor_Controller:DUT2|Counter[7]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 18.017     ;
; -18.288 ; Sensor_Controller:DUT2|Counter[8]  ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.334     ; 17.986     ;
; -18.124 ; Sensor_Controller:DUT2|Counter[14] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.821     ;
; -18.093 ; Sensor_Controller:DUT2|Counter[12] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.790     ;
; -18.068 ; Sensor_Controller:DUT2|Counter[13] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.765     ;
; -18.003 ; Sensor_Controller:DUT2|Counter[17] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.700     ;
; -17.993 ; Sensor_Controller:DUT2|Counter[15] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.690     ;
; -17.966 ; Sensor_Controller:DUT2|Counter[16] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.663     ;
; -17.886 ; Sensor_Controller:DUT2|Counter[18] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.583     ;
; -17.845 ; Sensor_Controller:DUT2|Counter[19] ; Sensor_Controller:DUT2|Distance[4] ; CLK_Divider:DUT1|T_CLK ; CLK_Divider:DUT1|T_CLK ; 1.000        ; -1.335     ; 17.542     ;
+---------+------------------------------------+------------------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; -0.746 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.248     ; 0.530      ;
; -0.731 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.248     ; 0.515      ;
; -0.608 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -1.248     ; 0.392      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; -0.150 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 1.181      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.067  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.964      ;
; 0.278  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.753      ;
; 0.279  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.752      ;
; 0.282  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.749      ;
; 0.282  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.749      ;
; 0.303  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.728      ;
; 0.303  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.728      ;
; 0.304  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.727      ;
; 0.307  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.724      ;
; 0.308  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.723      ;
; 0.310  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.721      ;
; 0.316  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.716      ;
; 0.359  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.673      ;
; 0.396  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; -0.001     ; 0.635      ;
; 0.418  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.614      ;
; 0.418  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.614      ;
; 0.499  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.533      ;
; 0.665  ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                    ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.176      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.131 ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.163      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.120      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.075 ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.098      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.065 ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.097      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.063 ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.095      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[4]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[5]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.035 ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.067      ;
; -0.003 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[0]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[1]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[2]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.035      ;
; -0.003 ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[3]  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.035      ;
+--------+------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; 0.148 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.884      ;
; 0.200 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.832      ;
; 0.215 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.006      ; 0.823      ;
; 0.292 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.005      ; 0.745      ;
; 0.293 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.005      ; 0.744      ;
; 0.332 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.006      ; 0.706      ;
; 0.415 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.617      ;
; 0.420 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.005     ; 0.607      ;
; 0.420 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.005     ; 0.607      ;
; 0.424 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; -0.005     ; 0.603      ;
; 0.430 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.005      ; 0.607      ;
; 0.505 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.527      ;
; 0.508 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.524      ;
; 0.511 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.521      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 0.000      ; 0.367      ;
; 2.398 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.500        ; 2.092      ; 0.367      ;
; 2.898 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1.000        ; 2.092      ; 0.367      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK_Divider:DUT1|T_CLK'                                                                                                                                                                                                                                                  ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                               ; Launch Clock                                                    ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+
; -2.656 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 2.730      ; 0.367      ;
; -2.156 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; -0.500       ; 2.730      ; 0.367      ;
; -0.200 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 0.591      ;
; -0.064 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.732      ;
; -0.008 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.788      ;
; -0.006 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.790      ;
; -0.005 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.791      ;
; -0.003 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.793      ;
; 0.028  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.645      ; 0.825      ;
; 0.088  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 0.879      ;
; 0.174  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 0.965      ;
; 0.175  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 0.966      ;
; 0.203  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 0.999      ;
; 0.213  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.645      ; 1.010      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.218  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 1.009      ;
; 0.254  ; CodecConfigurator:DUT5|data[21]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.323      ;
; 0.270  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.639      ; 1.061      ;
; 0.365  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.376  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.382  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 1.178      ;
; 0.382  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 1.178      ;
; 0.382  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 1.178      ;
; 0.382  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]                     ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.644      ; 1.178      ;
; 0.385  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.472  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.624      ;
; 0.476  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.640      ; 1.268      ;
; 0.485  ; CodecConfigurator:DUT5|data[1]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.554      ;
; 0.505  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.531  ; CodecConfigurator:DUT5|data[3]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.600      ;
; 0.539  ; CodecConfigurator:DUT5|data[2]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.608      ;
; 0.559  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.711      ;
; 0.564  ; CodecConfigurator:DUT5|data[9]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.633      ;
; 0.565  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.717      ;
; 0.570  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.722      ;
; 0.590  ; CodecConfigurator:DUT5|data[11]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.659      ;
; 0.603  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1]                ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.645      ; 1.400      ;
; 0.621  ; CodecConfigurator:DUT5|data[4]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.690      ;
; 0.624  ; CodecConfigurator:DUT5|data[0]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.693      ;
; 0.661  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.813      ;
; 0.664  ; CodecConfigurator:DUT5|data[12]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.733      ;
; 0.666  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.818      ;
; 0.668  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.820      ;
; 0.678  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.831      ;
; 0.701  ; CodecConfigurator:DUT5|data[10]                                       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.770      ;
; 0.717  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.721  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.873      ;
; 0.722  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.874      ;
; 0.724  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.876      ;
; 0.724  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.876      ;
; 0.728  ; CodecConfigurator:DUT5|data[6]                                        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.917      ; 1.797      ;
; 0.740  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 0.897      ;
; 0.754  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 0.901      ;
; 0.754  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 0.906      ;
; 0.780  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 0.937      ;
; 0.790  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 0.943      ;
; 0.792  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.002      ; 0.946      ;
; 0.816  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 0.963      ;
; 0.845  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.002      ; 0.999      ;
; 0.854  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.007      ;
; 0.880  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.032      ;
; 0.884  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.041      ;
; 0.884  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.041      ;
; 0.884  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.041      ;
; 0.884  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.041      ;
; 0.892  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.039      ;
; 0.903  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.055      ;
; 0.905  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.001      ; 1.058      ;
; 0.914  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.066      ;
; 0.925  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.002      ; 1.079      ;
; 0.934  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.002      ; 1.088      ;
; 0.936  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.093      ;
; 0.936  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.093      ;
; 0.936  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.093      ;
; 0.936  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.005      ; 1.093      ;
; 0.976  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[18]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.128      ;
; 0.981  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; -0.005     ; 1.128      ;
; 0.993  ; Sensor_Controller:DUT2|Counter[19]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.145      ;
; 1.019  ; Sensor_Controller:DUT2|Counter[16]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.171      ;
; 1.073  ; Sensor_Controller:DUT2|Counter[14]                                    ; Sensor_Controller:DUT2|Counter[14]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.225      ;
; 1.075  ; Sensor_Controller:DUT2|Counter[11]                                    ; Sensor_Controller:DUT2|Counter[11]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.227      ;
; 1.086  ; Sensor_Controller:DUT2|Counter[10]                                    ; Sensor_Controller:DUT2|Counter[10]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.238      ;
; 1.086  ; Sensor_Controller:DUT2|Counter[13]                                    ; Sensor_Controller:DUT2|Counter[13]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.238      ;
; 1.088  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[2]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.240      ;
; 1.094  ; Sensor_Controller:DUT2|Counter[12]                                    ; Sensor_Controller:DUT2|Counter[12]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.246      ;
; 1.094  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[15]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.246      ;
; 1.109  ; Sensor_Controller:DUT2|Counter[17]                                    ; Sensor_Controller:DUT2|Counter[17]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.261      ;
; 1.112  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.264      ;
; 1.117  ; Sensor_Controller:DUT2|Counter[18]                                    ; Sensor_Controller:DUT2|Counter[19]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.269      ;
; 1.140  ; Sensor_Controller:DUT2|Counter[1]                                     ; Sensor_Controller:DUT2|Counter[1]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.292      ;
; 1.146  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Trigger                                        ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.003      ; 1.301      ;
; 1.150  ; Sensor_Controller:DUT2|Counter[3]                                     ; Sensor_Controller:DUT2|Counter[5]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.302      ;
; 1.158  ; Sensor_Controller:DUT2|Counter[2]                                     ; Sensor_Controller:DUT2|Counter[4]                                     ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.310      ;
; 1.161  ; Sensor_Controller:DUT2|Counter[15]                                    ; Sensor_Controller:DUT2|Counter[16]                                    ; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK ; 0.000        ; 0.000      ; 1.313      ;
+--------+-----------------------------------------------------------------------+-----------------------------------------------------------------------+-----------------------------------------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                              ; To Node                                                ; Launch Clock                                                    ; Latch Clock                                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+
; -2.018 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 2.092      ; 0.367      ;
; -1.518 ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -0.500       ; 2.092      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.369  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.521      ;
; 0.372  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.524      ;
; 0.375  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.527      ;
; 0.450  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.005      ; 0.607      ;
; 0.456  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.005     ; 0.603      ;
; 0.460  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.005     ; 0.607      ;
; 0.460  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; -0.005     ; 0.607      ;
; 0.465  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.617      ;
; 0.548  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.006      ; 0.706      ;
; 0.587  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.005      ; 0.744      ;
; 0.588  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.005      ; 0.745      ;
; 0.665  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.006      ; 0.823      ;
; 0.680  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.832      ;
; 0.732  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 0.000        ; 0.000      ; 0.884      ;
+--------+--------------------------------------------------------+--------------------------------------------------------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock           ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+
; -1.722 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; 0.000        ; 1.796      ; 0.367      ;
; -1.222 ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK       ; CLK_Divider:DUT1|T_CLK ; CLK         ; -0.500       ; 1.796      ; 0.367      ;
; 0.245  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.363  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
; 0.374  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.437  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.589      ;
; 0.501  ; CLK_Divider:DUT1|Counter[10] ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.655      ;
; 0.514  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.666      ;
; 0.516  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.668      ;
; 0.537  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.690      ;
; 0.549  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.703      ;
; 0.558  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.710      ;
; 0.572  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.724      ;
; 0.573  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.727      ;
; 0.584  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.736      ;
; 0.586  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.586  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.738      ;
; 0.593  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.745      ;
; 0.607  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.759      ;
; 0.610  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.610  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.764      ;
; 0.619  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.773      ;
; 0.621  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.773      ;
; 0.623  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.775      ;
; 0.628  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.780      ;
; 0.642  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.642  ; CLK_Divider:DUT1|Counter[6]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.645  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.645  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.653  ; CLK_Divider:DUT1|Counter[7]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.805      ;
; 0.654  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.806      ;
; 0.663  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.667  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.819      ;
; 0.672  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.824      ;
; 0.680  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.680  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.832      ;
; 0.689  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.841      ;
; 0.698  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.850      ;
; 0.702  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.854      ;
; 0.715  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.715  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.867      ;
; 0.719  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.871      ;
; 0.730  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.882      ;
; 0.732  ; CLK_Divider:DUT1|Counter[5]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.884      ;
; 0.733  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.885      ;
; 0.733  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.885      ;
; 0.737  ; CLK_Divider:DUT1|Counter[11] ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.889      ;
; 0.737  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.889      ;
; 0.742  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|T_CLK       ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.894      ;
; 0.750  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.750  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.902      ;
; 0.768  ; CLK_Divider:DUT1|Counter[4]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.772  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.785  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[10] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; CLK_Divider:DUT1|Counter[0]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.785  ; CLK_Divider:DUT1|Counter[2]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.937      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.788  ; CLK_Divider:DUT1|Counter[8]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.940      ;
; 0.807  ; CLK_Divider:DUT1|Counter[1]  ; CLK_Divider:DUT1|Counter[9]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.959      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[0]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[1]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[2]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[3]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[4]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[5]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[7]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[8]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.818  ; CLK_Divider:DUT1|Counter[9]  ; CLK_Divider:DUT1|Counter[6]  ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.970      ;
; 0.820  ; CLK_Divider:DUT1|Counter[3]  ; CLK_Divider:DUT1|Counter[11] ; CLK                    ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
+--------+------------------------------+------------------------------+------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                                                                                                ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                                 ; Latch Clock                                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+
; 0.215 ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.367      ;
; 0.381 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.533      ;
; 0.452 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.603      ;
; 0.462 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.614      ;
; 0.462 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.614      ;
; 0.484 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.635      ;
; 0.484 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.635      ;
; 0.484 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.635      ;
; 0.485 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.636      ;
; 0.485 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.636      ;
; 0.485 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.636      ;
; 0.486 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.637      ;
; 0.487 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.638      ;
; 0.487 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.638      ;
; 0.521 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.673      ;
; 0.564 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; 0.000      ; 0.716      ;
; 0.570 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.721      ;
; 0.572 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.724      ;
; 0.576 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.727      ;
; 0.577 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.728      ;
; 0.577 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.728      ;
; 0.591 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[2]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.742      ;
; 0.595 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[1]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.746      ;
; 0.595 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[4]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.746      ;
; 0.596 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.747      ;
; 0.596 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[11]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.747      ;
; 0.598 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[0]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.749      ;
; 0.599 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[9]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.750      ;
; 0.601 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.752      ;
; 0.602 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|data[3]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.753      ;
; 0.603 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[6]         ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.754      ;
; 0.605 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[12]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.756      ;
; 0.813 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 0.964      ;
; 1.030 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[21]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.181      ;
; 1.030 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|data[10]        ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -0.001     ; 1.181      ;
; 1.488 ; CodecConfigurator:DUT5|state[2]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.248     ; 0.392      ;
; 1.611 ; CodecConfigurator:DUT5|state[0]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.248     ; 0.515      ;
; 1.626 ; CodecConfigurator:DUT5|state[1]        ; CodecConfigurator:DUT5|i2cClockDisable ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; 0.000        ; -1.248     ; 0.530      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------------------+----------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|Counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK_Divider:DUT1|T_CLK       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[10]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[11]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[6]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[7]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[8]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|Counter[9]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|T_CLK|clk               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK_Divider:DUT1|T_CLK'                                                                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                                                                ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|bitState[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sclPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|sdaPullDown ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|state[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[0]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[10]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[11]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[12]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[13]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[14]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[15]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[16]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[17]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[18]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[19]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[1]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[2]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[3]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[4]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[5]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[6]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[7]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[8]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Counter[9]                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[0]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[1]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[2]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[3]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[4]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[5]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[6]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Distance[7]                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; Sensor_Controller:DUT2|Trigger                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK|regout                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|inclk[0]                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT1|T_CLK~clkctrl|outclk                                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[0]|clk                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[10]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[11]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[12]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[13]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[14]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[15]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[16]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK_Divider:DUT1|T_CLK ; Rise       ; DUT2|Counter[17]|clk                                                  ;
+--------+--------------+----------------+------------------+------------------------+------------+-----------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|ready'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                        ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[21]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|data[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|i2cClockDisable ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; CodecConfigurator:DUT5|state[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[10]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[11]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[12]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[1]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[21]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[2]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[3]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[4]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[6]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|data[9]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cClockDisable|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready|regout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|i2cm1|ready~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready ; Rise       ; DUT5|state[2]|clk                      ;
+--------+--------------+----------------+------------------+----------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready'                                                                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                           ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|bytesCounter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; CodecConfigurator:DUT5|I2CMaster:i2cm1|txState[1]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|bytesCounter[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|ready|clk                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready|regout                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|inclk[0]              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txLogic|ready~clkctrl|outclk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; Rise       ; DUT5|i2cm1|txState[1]|clk                              ;
+--------+--------------+----------------+------------------+-----------------------------------------------------------------+------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Setup Times                                                                              ;
+-----------+------------------------+-------+-------+------------+------------------------+
; Data Port ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+-------+-------+------------+------------------------+
; RST       ; CLK                    ; 3.146 ; 3.146 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 4.085 ; 4.085 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 4.933 ; 4.933 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+-------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.726 ; -2.726 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.196 ; -2.196 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.836 ; -1.836 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 17.915 ; 17.915 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 8.437  ; 8.437  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 8.622  ; 8.622  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 8.803  ; 8.803  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 8.803  ; 8.803  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 8.940  ; 8.940  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 8.678  ; 8.678  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 8.939  ; 8.939  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 17.686 ; 17.686 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 17.839 ; 17.839 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 17.915 ; 17.915 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 17.839 ; 17.839 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 17.665 ; 17.665 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 17.795 ; 17.795 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 17.612 ; 17.612 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.432  ; 5.432  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.582  ; 5.582  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 2.838  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.160  ; 4.160  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 2.838  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.709 ; 3.709 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.807 ; 3.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.992 ; 3.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.920 ; 3.920 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.923 ; 3.923 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 4.066 ; 4.066 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 4.045 ; 4.045 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 4.061 ; 4.061 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.783 ; 3.783 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.936 ; 3.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 4.012 ; 4.012 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.936 ; 3.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.762 ; 3.762 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.892 ; 3.892 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.709 ; 3.709 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.432 ; 5.432 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.582 ; 5.582 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 2.838 ;       ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.160 ; 4.160 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;       ; 2.838 ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                              ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                                            ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                                                 ; -60.242  ; -5.246  ; N/A      ; N/A     ; -1.631              ;
;  CLK                                                             ; -1.865   ; -2.692  ; N/A      ; N/A     ; -1.631              ;
;  CLK_Divider:DUT1|T_CLK                                          ; -60.242  ; -5.246  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -1.033   ; -3.510  ; N/A      ; N/A     ; -0.611              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -2.255   ; 0.215   ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS                                                  ; -622.484 ; -12.228 ; 0.0      ; 0.0     ; -88.393             ;
;  CLK                                                             ; -23.958  ; -2.692  ; N/A      ; N/A     ; -17.517             ;
;  CLK_Divider:DUT1|T_CLK                                          ; -572.601 ; -6.026  ; N/A      ; N/A     ; -46.436             ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; -3.770   ; -3.510  ; N/A      ; N/A     ; -6.110              ;
;  CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; -22.155  ; 0.000   ; N/A      ; N/A     ; -18.330             ;
+------------------------------------------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------+
; Setup Times                                                                                ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; 7.041  ; 7.041  ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; 8.018  ; 8.018  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; 10.000 ; 10.000 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+--------------------------------------------------------------------------------------------+
; Hold Times                                                                                 ;
+-----------+------------------------+--------+--------+------------+------------------------+
; Data Port ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+-----------+------------------------+--------+--------+------------+------------------------+
; RST       ; CLK                    ; -2.726 ; -2.726 ; Rise       ; CLK                    ;
; Echo_Sig  ; CLK_Divider:DUT1|T_CLK ; -2.196 ; -2.196 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; RST       ; CLK_Divider:DUT1|T_CLK ; -1.836 ; -1.836 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
+-----------+------------------------+--------+--------+------------+------------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise   ; Fall   ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+--------+--------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 47.736 ; 47.736 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 21.522 ; 21.522 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 22.038 ; 22.038 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 22.562 ; 22.562 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 22.564 ; 22.564 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 22.912 ; 22.912 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 22.134 ; 22.134 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 22.912 ; 22.912 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 47.043 ; 47.043 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 47.608 ; 47.608 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 47.736 ; 47.736 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 47.601 ; 47.601 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 47.072 ; 47.072 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 47.454 ; 47.454 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 46.856 ; 46.856 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 11.301 ; 11.301 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 11.641 ; 11.641 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 6.261  ;        ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 7.901  ; 7.901  ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;        ; 6.261  ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+--------+--------+------------+------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Data Port     ; Clock Port             ; Rise  ; Fall  ; Clock Edge ; Clock Reference        ;
+---------------+------------------------+-------+-------+------------+------------------------+
; Distance[*]   ; CLK_Divider:DUT1|T_CLK ; 3.709 ; 3.709 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[0]  ; CLK_Divider:DUT1|T_CLK ; 3.807 ; 3.807 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[1]  ; CLK_Divider:DUT1|T_CLK ; 3.992 ; 3.992 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[2]  ; CLK_Divider:DUT1|T_CLK ; 3.920 ; 3.920 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[3]  ; CLK_Divider:DUT1|T_CLK ; 3.923 ; 3.923 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[4]  ; CLK_Divider:DUT1|T_CLK ; 4.066 ; 4.066 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[5]  ; CLK_Divider:DUT1|T_CLK ; 4.045 ; 4.045 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[6]  ; CLK_Divider:DUT1|T_CLK ; 4.061 ; 4.061 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[7]  ; CLK_Divider:DUT1|T_CLK ; 3.783 ; 3.783 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[8]  ; CLK_Divider:DUT1|T_CLK ; 3.936 ; 3.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[9]  ; CLK_Divider:DUT1|T_CLK ; 4.012 ; 4.012 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[10] ; CLK_Divider:DUT1|T_CLK ; 3.936 ; 3.936 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[11] ; CLK_Divider:DUT1|T_CLK ; 3.762 ; 3.762 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[12] ; CLK_Divider:DUT1|T_CLK ; 3.892 ; 3.892 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
;  Distance[13] ; CLK_Divider:DUT1|T_CLK ; 3.709 ; 3.709 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Clock     ; CLK_Divider:DUT1|T_CLK ; 5.432 ; 5.432 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; I2C_Data      ; CLK_Divider:DUT1|T_CLK ; 5.582 ; 5.582 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ; 2.838 ;       ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; Trigger_Sig   ; CLK_Divider:DUT1|T_CLK ; 4.160 ; 4.160 ; Rise       ; CLK_Divider:DUT1|T_CLK ;
; T_CLK         ; CLK_Divider:DUT1|T_CLK ;       ; 2.838 ; Fall       ; CLK_Divider:DUT1|T_CLK ;
+---------------+------------------------+-------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                   ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 13           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                    ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                      ; To Clock                                                        ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
; CLK                                                             ; CLK                                                             ; 234          ; 0        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK                                                             ; 1            ; 1        ; 0        ; 0        ;
; CLK_Divider:DUT1|T_CLK                                          ; CLK_Divider:DUT1|T_CLK                                          ; > 2147483647 ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CLK_Divider:DUT1|T_CLK                                          ; 44           ; 4        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CLK_Divider:DUT1|T_CLK                                          ; 13           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 18           ; 0        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready ; 1            ; 1        ; 0        ; 0        ;
; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; CodecConfigurator:DUT5|I2CMaster:i2cm1|ready                    ; 61           ; 0        ; 0        ; 0        ;
+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 116   ; 116  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Aug 05 14:22:31 2018
Info: Command: quartus_sta Security_System -c Security_System
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Security_System.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name CLK_Divider:DUT1|T_CLK CLK_Divider:DUT1|T_CLK
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT5|I2CMaster:i2cm1|ready CodecConfigurator:DUT5|I2CMaster:i2cm1|ready
    Info (332105): create_clock -period 1.000 -name CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -60.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -60.242      -572.601 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.255       -22.155 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -1.865       -23.958 CLK 
    Info (332119):    -1.033        -3.770 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -5.246
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.246        -6.026 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -3.510        -3.510 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -2.692        -2.692 CLK 
    Info (332119):     0.445         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -17.517 CLK 
    Info (332119):    -0.611       -46.436 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.611       -18.330 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.611        -6.110 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -21.601
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -21.601      -194.985 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.746        -2.246 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.144        -1.728 CLK 
    Info (332119):     0.148         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332146): Worst-case hold slack is -2.656
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.656        -2.878 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -2.018        -2.018 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
    Info (332119):    -1.722        -1.722 CLK 
    Info (332119):     0.215         0.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -14.380 CLK 
    Info (332119):    -0.500       -38.000 CLK_Divider:DUT1|T_CLK 
    Info (332119):    -0.500       -15.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|ready 
    Info (332119):    -0.500        -5.000 CodecConfigurator:DUT5|I2CMaster:i2cm1|I2CTxLogic:txLogic|ready 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4579 megabytes
    Info: Processing ended: Sun Aug 05 14:22:32 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


