TimeQuest Timing Analyzer report for vJTAG_ALU
Mon Apr 27 13:13:17 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'altera_reserved_tck'
 13. Slow 1200mV 85C Model Hold: 'altera_reserved_tck'
 14. Slow 1200mV 85C Model Recovery: 'altera_reserved_tck'
 15. Slow 1200mV 85C Model Removal: 'altera_reserved_tck'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'altera_reserved_tck'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'altera_reserved_tck'
 31. Slow 1200mV 0C Model Hold: 'altera_reserved_tck'
 32. Slow 1200mV 0C Model Recovery: 'altera_reserved_tck'
 33. Slow 1200mV 0C Model Removal: 'altera_reserved_tck'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Propagation Delay
 40. Minimum Propagation Delay
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'altera_reserved_tck'
 48. Fast 1200mV 0C Model Hold: 'altera_reserved_tck'
 49. Fast 1200mV 0C Model Recovery: 'altera_reserved_tck'
 50. Fast 1200mV 0C Model Removal: 'altera_reserved_tck'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Propagation Delay
 57. Minimum Propagation Delay
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Progagation Delay
 65. Minimum Progagation Delay
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Slow Corner Signal Integrity Metrics
 69. Fast Corner Signal Integrity Metrics
 70. Setup Transfers
 71. Hold Transfers
 72. Recovery Transfers
 73. Removal Transfers
 74. Report TCCS
 75. Report RSKM
 76. Unconstrained Paths
 77. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; vJTAG_ALU                                                         ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C16F484C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                    ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
+---------------------+------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+-----------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                        ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 131.25 MHz ; 131.25 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------+
; Slow 1200mV 85C Model Setup Summary          ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 46.692 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.358 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary       ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.446 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Removal Summary       ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.670 ; 0.000         ;
+---------------------+-------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------------------+--------+--------------------+
; Clock               ; Slack  ; End Point TNS      ;
+---------------------+--------+--------------------+
; altera_reserved_tck ; 49.490 ; 0.000              ;
+---------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 46.692 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 3.429      ;
; 46.957 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 3.164      ;
; 47.042 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.113      ; 3.086      ;
; 47.182 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 2.939      ;
; 47.223 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 2.899      ;
; 47.292 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 2.829      ;
; 47.427 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 2.695      ;
; 47.773 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 2.349      ;
; 48.151 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.106      ; 1.970      ;
; 48.888 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.541      ; 2.668      ;
; 49.016 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.108      ; 1.107      ;
; 49.369 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.593      ; 2.239      ;
; 92.381 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 7.570      ;
; 92.504 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 7.449      ;
; 92.537 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 7.415      ;
; 92.538 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 7.413      ;
; 92.639 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 7.313      ;
; 92.692 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 7.259      ;
; 92.709 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 7.243      ;
; 92.776 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 7.177      ;
; 92.777 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 7.175      ;
; 92.950 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 7.002      ;
; 92.973 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.979      ;
; 92.974 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.977      ;
; 93.018 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.934      ;
; 93.019 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.932      ;
; 93.020 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.932      ;
; 93.022 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.931      ;
; 93.023 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.928      ;
; 93.023 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.929      ;
; 93.047 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.904      ;
; 93.058 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.894      ;
; 93.064 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.889      ;
; 93.119 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.832      ;
; 93.137 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[2]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.816      ;
; 93.153 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.799      ;
; 93.166 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.787      ;
; 93.177 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.776      ;
; 93.178 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.774      ;
; 93.209 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.744      ;
; 93.210 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.742      ;
; 93.224 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.729      ;
; 93.230 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.723      ;
; 93.231 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.721      ;
; 93.238 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.714      ;
; 93.250 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.702      ;
; 93.262 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.690      ;
; 93.305 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.647      ;
; 93.334 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.617      ;
; 93.355 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.596      ;
; 93.358 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.594      ;
; 93.369 ; reg_gen:U_B_REG|output[1]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.583      ;
; 93.375 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.577      ;
; 93.392 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.561      ;
; 93.395 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.558      ;
; 93.397 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.555      ;
; 93.414 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.537      ;
; 93.427 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.524      ;
; 93.465 ; reg_gen:U_A_REG|output[3]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.488      ;
; 93.477 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.476      ;
; 93.504 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.447      ;
; 93.508 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.444      ;
; 93.519 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[3]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.434      ;
; 93.561 ; reg_gen:U_B_REG|output[2]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.391      ;
; 93.573 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.379      ;
; 93.589 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.363      ;
; 93.600 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.351      ;
; 93.604 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.348      ;
; 93.613 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.339      ;
; 93.634 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.318      ;
; 93.635 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.316      ;
; 93.636 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.317      ;
; 93.638 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.315      ;
; 93.642 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.310      ;
; 93.653 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.299      ;
; 93.666 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.286      ;
; 93.668 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[5]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.064     ; 6.283      ;
; 93.674 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.278      ;
; 93.683 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.269      ;
; 93.693 ; reg_gen:U_A_REG|output[4]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.260      ;
; 93.695 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.257      ;
; 93.703 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.023      ; 6.335      ;
; 93.703 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.250      ;
; 93.704 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.704 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.022      ; 6.333      ;
; 93.719 ; reg_gen:U_B_REG|output[6]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.063     ; 6.233      ;
; 93.723 ; reg_gen:U_B_REG|output[5]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 6.230      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                          ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.577      ;
; 0.360 ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.577      ;
; 0.361 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.580      ;
; 0.362 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.580      ;
; 0.373 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.592      ;
; 0.374 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.593      ;
; 0.374 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.374 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_b_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_b                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.592      ;
; 0.375 ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.592      ;
; 0.375 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.375 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_a_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_a                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.593      ;
; 0.376 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.594      ;
; 0.376 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.593      ;
; 0.377 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.595      ;
; 0.377 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.594      ;
; 0.378 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.595      ;
; 0.380 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.598      ;
; 0.381 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.600      ;
; 0.381 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.381 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.599      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.038      ; 0.577      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.601      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.600      ;
; 0.382 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.601      ;
; 0.383 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.383 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_out_reg                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_out                                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.601      ;
; 0.384 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.602      ;
; 0.386 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.604      ;
; 0.387 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.605      ;
; 0.390 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.609      ;
; 0.391 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.610      ;
; 0.394 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.613      ;
; 0.395 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.613      ;
; 0.395 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_5                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.613      ;
; 0.397 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[7]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.614      ;
; 0.403 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_1                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_2                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.621      ;
; 0.408 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.626      ;
; 0.480 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.699      ;
; 0.484 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.703      ;
; 0.506 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.725      ;
; 0.516 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.734      ;
; 0.517 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.735      ;
; 0.517 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.735      ;
; 0.518 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.736      ;
; 0.518 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.735      ;
; 0.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.737      ;
; 0.519 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.060      ; 0.736      ;
; 0.520 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.738      ;
; 0.525 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.744      ;
; 0.525 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.743      ;
; 0.526 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.744      ;
; 0.526 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.744      ;
; 0.526 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.744      ;
; 0.526 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.744      ;
; 0.527 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.745      ;
; 0.527 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.745      ;
; 0.535 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_7                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.753      ;
; 0.538 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_3                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_4                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.756      ;
; 0.538 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.756      ;
; 0.539 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.757      ;
; 0.540 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.758      ;
; 0.552 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.772      ;
; 0.560 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.779      ;
; 0.560 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.779      ;
; 0.571 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.790      ;
; 0.571 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.790      ;
; 0.572 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.791      ;
; 0.592 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.811      ;
; 0.599 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.818      ;
; 0.604 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.822      ;
; 0.610 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.061      ; 0.828      ;
; 0.612 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 0.831      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.446 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.107      ; 1.676      ;
; 96.764 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.583     ; 1.668      ;
; 96.977 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.625     ; 1.413      ;
; 98.278 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.069     ; 1.668      ;
; 98.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.650      ;
; 98.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.650      ;
; 98.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.650      ;
; 98.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.650      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.061     ; 1.606      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.532 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.062     ; 1.421      ;
; 98.762 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 1.373      ; 2.626      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.670  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 1.576      ; 2.403      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.054  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.273      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.268  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.487      ;
; 1.296  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.515      ;
; 1.296  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.515      ;
; 1.296  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.515      ;
; 1.296  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.062      ; 1.515      ;
; 1.313  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.054      ; 1.524      ;
; 2.554  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.425     ; 1.286      ;
; 2.747  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.380     ; 1.524      ;
; 51.162 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.230      ; 1.549      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                  ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[0]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[1]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[2]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[3]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[4]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[5]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]                                                                          ;
; 49.490 ; 49.784       ; 0.294          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]                                                                          ;
; 49.628 ; 49.844       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                  ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                           ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                             ;
; 49.673 ; 49.857       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                            ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[6]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]~_Duplicate_1                                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]~_Duplicate_1                                                             ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                       ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]   ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]  ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1] ;
; 49.674 ; 49.858       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2] ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                 ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                 ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                 ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                 ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                      ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                      ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                        ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                          ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                    ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                    ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                    ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                    ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                    ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg                        ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]   ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|state.START                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|temp_reg[7]                                                               ;
; 49.675 ; 49.859       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                 ;
; 49.676 ; 49.860       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_a_reg                                               ;
; 49.676 ; 49.860       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_b_reg                                               ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.933 ; 4.127 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 7.255 ; 7.364 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; 5.675 ; 6.027 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; 4.246 ; 4.686 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; 5.646 ; 5.978 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; 5.675 ; 6.027 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; 2.342 ; 2.802 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.511 ; 1.921 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.712  ; 0.596  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -1.229 ; -1.381 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; -0.268 ; -0.699 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; -0.274 ; -0.699 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; -1.448 ; -1.894 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; -1.101 ; -1.621 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; -0.268 ; -0.701 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -1.172 ; -1.573 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 8.584  ; 8.529  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 8.402  ; 8.418  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 8.584  ; 8.529  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 8.155  ; 8.142  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 8.147  ; 8.094  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 8.378  ; 8.258  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 8.115  ; 8.068  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 8.143  ; 8.096  ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 9.035  ; 9.052  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 8.557  ; 8.665  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 9.015  ; 9.052  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 8.616  ; 8.690  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.954  ; 8.882  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 9.035  ; 8.894  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 9.006  ; 8.966  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.961  ; 8.939  ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 8.406  ; 8.430  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 8.386  ; 8.367  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 8.047  ; 8.004  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 8.262  ; 8.131  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 8.406  ; 8.430  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 8.375  ; 8.341  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 8.044  ; 8.022  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 8.037  ; 7.961  ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 8.830  ; 8.831  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 8.830  ; 8.831  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.684  ; 8.616  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.828  ; 8.722  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.639  ; 8.618  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 8.614  ; 8.553  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.621  ; 8.604  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 8.442  ; 8.415  ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 8.111  ; 8.286  ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 7.412  ; 7.436  ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 7.522  ; 7.538  ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 8.111  ; 8.286  ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 7.458  ; 7.470  ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 7.206  ; 7.270  ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 7.548  ; 7.568  ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 7.496  ; 7.567  ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 7.569  ; 7.604  ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 13.283 ; 13.356 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 10.894 ; 12.095 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 7.542 ; 7.475 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 7.793 ; 7.858 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 7.974 ; 7.906 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 7.575 ; 7.514 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 7.543 ; 7.475 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 7.789 ; 7.714 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 7.542 ; 7.517 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 7.552 ; 7.490 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 8.006 ; 8.056 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 8.006 ; 8.066 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 8.490 ; 8.414 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 8.211 ; 8.056 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.326 ; 8.259 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 8.382 ; 8.336 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 8.404 ; 8.348 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.390 ; 8.307 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 7.488 ; 7.431 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 7.799 ; 7.839 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 7.490 ; 7.480 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 7.700 ; 7.685 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 7.838 ; 7.820 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 7.870 ; 7.754 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 7.528 ; 7.477 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 7.488 ; 7.431 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 7.834 ; 7.821 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 8.180 ; 8.205 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.023 ; 8.048 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.198 ; 8.213 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.023 ; 7.960 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 8.032 ; 7.925 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.035 ; 7.990 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 7.834 ; 7.821 ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 7.027 ; 7.089 ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 7.225 ; 7.247 ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 7.330 ; 7.345 ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 7.944 ; 8.116 ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 7.269 ; 7.280 ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 7.027 ; 7.089 ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 7.356 ; 7.374 ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 7.307 ; 7.374 ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 7.377 ; 7.410 ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 9.359 ; 9.370 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 8.744 ; 9.948 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 7.910 ; 8.384 ;       ;
; alu_sel[1] ; ov_flag     ; 9.251 ; 9.143 ; 9.652 ; 9.736 ;
; alu_sel[2] ; ov_flag     ;       ; 8.713 ; 9.282 ;       ;
; alu_sel[3] ; ov_flag     ; 9.029 ; 8.948 ; 9.435 ; 9.404 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 7.631 ; 8.083 ;       ;
; alu_sel[1] ; ov_flag     ; 8.950 ; 8.816 ; 9.324 ; 9.420 ;
; alu_sel[2] ; ov_flag     ;       ; 8.466 ; 9.021 ;       ;
; alu_sel[3] ; ov_flag     ; 8.774 ; 8.187 ; 8.642 ; 9.137 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                         ;
+------------+-----------------+---------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note ;
+------------+-----------------+---------------------+------+
; 146.65 MHz ; 146.65 MHz      ; altera_reserved_tck ;      ;
+------------+-----------------+---------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 47.118 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.311 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.683 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.675 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.456 ; 0.000             ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 47.118 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 3.061      ;
; 47.351 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 2.828      ;
; 47.460 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.169      ; 2.724      ;
; 47.565 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 2.614      ;
; 47.572 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.165      ; 2.608      ;
; 47.676 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 2.503      ;
; 47.766 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.165      ; 2.414      ;
; 48.070 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.165      ; 2.110      ;
; 48.433 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.164      ; 1.746      ;
; 49.045 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.422      ; 2.392      ;
; 49.176 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.166      ; 1.005      ;
; 49.448 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.468      ; 2.035      ;
; 93.181 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.778      ;
; 93.271 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.688      ;
; 93.312 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.647      ;
; 93.325 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.634      ;
; 93.409 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.550      ;
; 93.458 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.501      ;
; 93.465 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.494      ;
; 93.492 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.467      ;
; 93.533 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.426      ;
; 93.686 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.273      ;
; 93.689 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.270      ;
; 93.717 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.242      ;
; 93.729 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.230      ;
; 93.729 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.230      ;
; 93.730 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.229      ;
; 93.742 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.217      ;
; 93.770 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.189      ;
; 93.770 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.189      ;
; 93.777 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.182      ;
; 93.816 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.143      ;
; 93.820 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.139      ;
; 93.825 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.134      ;
; 93.866 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.093      ;
; 93.870 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.089      ;
; 93.896 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[2]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.063      ;
; 93.898 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.061      ;
; 93.903 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.056      ;
; 93.911 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.048      ;
; 93.916 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.043      ;
; 93.935 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.024      ;
; 93.938 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.021      ;
; 93.939 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.020      ;
; 93.946 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.013      ;
; 93.956 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.003      ;
; 93.957 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 6.002      ;
; 93.994 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.965      ;
; 94.046 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.913      ;
; 94.048 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.911      ;
; 94.054 ; reg_gen:U_B_REG|output[1]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.905      ;
; 94.084 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.875      ;
; 94.085 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.874      ;
; 94.087 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.872      ;
; 94.097 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.862      ;
; 94.099 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.860      ;
; 94.104 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.855      ;
; 94.107 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.852      ;
; 94.123 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.123 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.922      ;
; 94.164 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.164 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.030      ; 5.881      ;
; 94.167 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.792      ;
; 94.168 ; reg_gen:U_A_REG|output[3]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.791      ;
; 94.175 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.784      ;
; 94.175 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.784      ;
; 94.212 ; reg_gen:U_B_REG|output[2]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.747      ;
; 94.215 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.744      ;
; 94.230 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[3]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.729      ;
; 94.283 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.676      ;
; 94.283 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.676      ;
; 94.284 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.675      ;
; 94.305 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.654      ;
; 94.306 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.653      ;
; 94.308 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.651      ;
; 94.314 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.645      ;
; 94.320 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.639      ;
; 94.324 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.635      ;
; 94.324 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.635      ;
; 94.325 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.634      ;
; 94.341 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[5]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.618      ;
; 94.344 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.615      ;
; 94.364 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.595      ;
; 94.374 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.585      ;
; 94.381 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.578      ;
; 94.384 ; reg_gen:U_A_REG|output[5]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.575      ;
; 94.387 ; reg_gen:U_A_REG|output[4]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.572      ;
; 94.404 ; reg_gen:U_B_REG|output[5]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 5.555      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.511      ;
; 0.319 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.519      ;
; 0.319 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.519      ;
; 0.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.034      ; 0.511      ;
; 0.338 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.338 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_b_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_b                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.537      ;
; 0.339 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.538      ;
; 0.339 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.339 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.539      ;
; 0.340 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.540      ;
; 0.340 ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.340 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_a_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_a                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.539      ;
; 0.341 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.541      ;
; 0.344 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.543      ;
; 0.344 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.544      ;
; 0.345 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.345 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.545      ;
; 0.345 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.544      ;
; 0.346 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.546      ;
; 0.346 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.346 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.545      ;
; 0.347 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.547      ;
; 0.347 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.347 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_out_reg                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_out                                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.547      ;
; 0.350 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.549      ;
; 0.350 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.549      ;
; 0.356 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.556      ;
; 0.356 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.556      ;
; 0.357 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_5                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.556      ;
; 0.358 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[7]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.558      ;
; 0.364 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_1                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_2                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.563      ;
; 0.365 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.565      ;
; 0.426 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.626      ;
; 0.436 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.636      ;
; 0.465 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.664      ;
; 0.465 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.665      ;
; 0.466 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.666      ;
; 0.466 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.666      ;
; 0.467 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.667      ;
; 0.467 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.667      ;
; 0.470 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.670      ;
; 0.471 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.671      ;
; 0.473 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.673      ;
; 0.473 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.672      ;
; 0.473 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.673      ;
; 0.478 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.678      ;
; 0.478 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_7                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.677      ;
; 0.482 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.682      ;
; 0.483 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.683      ;
; 0.484 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_3                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_4                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.683      ;
; 0.495 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.697      ;
; 0.497 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.696      ;
; 0.501 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.701      ;
; 0.501 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.701      ;
; 0.513 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.712      ;
; 0.514 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.714      ;
; 0.531 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.730      ;
; 0.537 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.737      ;
; 0.542 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.055      ; 0.741      ;
; 0.545 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.745      ;
; 0.546 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 0.746      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.683 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.165      ; 1.497      ;
; 97.129 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.390     ; 1.496      ;
; 97.327 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -1.425     ; 1.263      ;
; 98.454 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.065     ; 1.496      ;
; 98.480 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.054     ; 1.481      ;
; 98.480 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.054     ; 1.481      ;
; 98.480 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.054     ; 1.481      ;
; 98.480 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.054     ; 1.481      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.519 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.055     ; 1.441      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.697 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.056     ; 1.262      ;
; 98.867 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 1.202      ; 2.350      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.675  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 1.381      ; 2.200      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 0.955  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.155      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.151  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.351      ;
; 1.179  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.379      ;
; 1.179  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.379      ;
; 1.179  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.379      ;
; 1.179  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.056      ; 1.379      ;
; 1.201  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.047      ; 1.392      ;
; 2.269  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.248     ; 1.165      ;
; 2.458  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -1.210     ; 1.392      ;
; 50.975 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.278      ; 1.397      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                      ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                                ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------------------------------------------------------------------+
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[0]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[1]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[2]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[3]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[4]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[5]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]                                                                             ;
; 49.456 ; 49.727       ; 0.271          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]                                                                             ;
; 49.576 ; 49.792       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                     ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]~_Duplicate_1                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]~_Duplicate_1                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                              ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ;
; 49.615 ; 49.799       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[6]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                                ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                          ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                       ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                       ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                       ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                       ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                       ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]      ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ;
; 49.616 ; 49.800       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[3]~_Duplicate_1                                                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[4]~_Duplicate_1                                                                ;
; 49.617 ; 49.801       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[5]~_Duplicate_1                                                                ;
+--------+--------------+----------------+------------------+---------------------+------------+-------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.768 ; 3.982 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 7.067 ; 7.217 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; 5.055 ; 5.438 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; 3.723 ; 4.094 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; 5.032 ; 5.364 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; 5.055 ; 5.438 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; 2.044 ; 2.443 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.314 ; 1.653 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.507  ; 0.353  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -1.465 ; -1.615 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; -0.180 ; -0.555 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; -0.182 ; -0.555 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; -1.268 ; -1.590 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; -0.947 ; -1.369 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; -0.180 ; -0.563 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -1.015 ; -1.346 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 7.995  ; 7.894  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 7.783  ; 7.830  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 7.995  ; 7.894  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 7.596  ; 7.562  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 7.576  ; 7.515  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 7.785  ; 7.680  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 7.544  ; 7.489  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 7.581  ; 7.514  ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 8.406  ; 8.359  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 7.904  ; 8.058  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 8.406  ; 8.359  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 8.040  ; 8.015  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.322  ; 8.214  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 8.392  ; 8.238  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 8.365  ; 8.305  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.329  ; 8.271  ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 7.814  ; 7.785  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 7.789  ; 7.784  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 7.490  ; 7.387  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 7.691  ; 7.517  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 7.814  ; 7.785  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 7.797  ; 7.697  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 7.480  ; 7.432  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 7.474  ; 7.373  ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 8.211  ; 8.216  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 8.137  ; 8.216  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.072  ; 7.975  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.211  ; 8.097  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.031  ; 7.963  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 8.006  ; 7.901  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.035  ; 7.968  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 7.855  ; 7.797  ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 7.701  ; 7.832  ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 6.984  ; 6.931  ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 7.074  ; 6.998  ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 7.701  ; 7.832  ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 7.022  ; 6.960  ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 6.766  ; 6.779  ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 7.111  ; 7.058  ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 7.034  ; 7.046  ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 7.123  ; 7.099  ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 12.287 ; 12.194 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 10.515 ; 11.692 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 7.072 ; 6.999 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 7.263 ; 7.365 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 7.472 ; 7.372 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 7.101 ; 7.037 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 7.072 ; 6.999 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 7.294 ; 7.210 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 7.073 ; 7.021 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 7.076 ; 7.010 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 7.436 ; 7.474 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 7.436 ; 7.552 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 7.936 ; 7.812 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 7.674 ; 7.474 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 7.783 ; 7.680 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 7.836 ; 7.741 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 7.854 ; 7.777 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 7.843 ; 7.730 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 7.026 ; 6.936 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 7.303 ; 7.346 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 7.029 ; 6.936 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 7.231 ; 7.117 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 7.354 ; 7.287 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 7.345 ; 7.213 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 7.060 ; 6.986 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 7.026 ; 6.942 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 7.349 ; 7.291 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 7.592 ; 7.689 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 7.517 ; 7.457 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 7.681 ; 7.601 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 7.517 ; 7.413 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 7.480 ; 7.369 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 7.538 ; 7.453 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 7.349 ; 7.291 ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 6.606 ; 6.619 ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 6.815 ; 6.764 ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 6.900 ; 6.827 ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 7.551 ; 7.680 ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 6.851 ; 6.791 ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 6.606 ; 6.619 ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 6.938 ; 6.886 ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 6.865 ; 6.875 ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 6.950 ; 6.926 ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 8.753 ; 8.692 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 8.381 ; 9.561 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 7.281 ; 7.751 ;       ;
; alu_sel[1] ; ov_flag     ; 8.568 ; 8.414 ; 8.895 ; 8.874 ;
; alu_sel[2] ; ov_flag     ;       ; 8.011 ; 8.559 ;       ;
; alu_sel[3] ; ov_flag     ; 8.396 ; 8.239 ; 8.711 ; 8.603 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 7.038 ; 7.488 ;       ;
; alu_sel[1] ; ov_flag     ; 8.302 ; 8.130 ; 8.603 ; 8.597 ;
; alu_sel[2] ; ov_flag     ;       ; 7.795 ; 8.330 ;       ;
; alu_sel[3] ; ov_flag     ; 8.169 ; 7.528 ; 7.980 ; 8.373 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------+
; Fast 1200mV 0C Model Setup Summary           ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 48.366 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.187 ; 0.000         ;
+---------------------+-------+---------------+


+----------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary        ;
+---------------------+--------+---------------+
; Clock               ; Slack  ; End Point TNS ;
+---------------------+--------+---------------+
; altera_reserved_tck ; 49.314 ; 0.000         ;
+---------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Removal Summary        ;
+---------------------+-------+---------------+
; Clock               ; Slack ; End Point TNS ;
+---------------------+-------+---------------+
; altera_reserved_tck ; 0.295 ; 0.000         ;
+---------------------+-------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------------------+--------+-------------------+
; Clock               ; Slack  ; End Point TNS     ;
+---------------------+--------+-------------------+
; altera_reserved_tck ; 49.481 ; 0.000             ;
+---------------------+--------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'altera_reserved_tck'                                                                                                                                                                                                                  ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 48.366 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.911      ;
; 48.520 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.277      ; 1.764      ;
; 48.520 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.757      ;
; 48.631 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.646      ;
; 48.688 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]               ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.589      ;
; 48.696 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.581      ;
; 48.807 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.470      ;
; 48.946 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.271      ; 1.332      ;
; 49.180 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.270      ; 1.097      ;
; 49.556 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.151      ; 1.602      ;
; 49.641 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.272      ; 0.638      ;
; 49.917 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 1.182      ; 1.272      ;
; 95.635 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.334      ;
; 95.643 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.327      ;
; 95.692 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.277      ;
; 95.736 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.234      ;
; 95.780 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.189      ;
; 95.782 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.188      ;
; 95.801 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.168      ;
; 95.828 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.141      ;
; 95.831 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.138      ;
; 95.913 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.057      ;
; 95.937 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.033      ;
; 95.939 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 4.031      ;
; 95.946 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.023      ;
; 95.962 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 4.007      ;
; 95.986 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.983      ;
; 95.988 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.981      ;
; 95.994 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.975      ;
; 95.997 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.972      ;
; 95.999 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.970      ;
; 96.021 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.948      ;
; 96.027 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.942      ;
; 96.042 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.928      ;
; 96.059 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.911      ;
; 96.065 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.905      ;
; 96.069 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.901      ;
; 96.077 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[2]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.893      ;
; 96.080 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.890      ;
; 96.091 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.878      ;
; 96.096 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.874      ;
; 96.100 ; reg_gen:U_B_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.869      ;
; 96.108 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.861      ;
; 96.118 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.851      ;
; 96.120 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.850      ;
; 96.138 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.831      ;
; 96.142 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.827      ;
; 96.150 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.820      ;
; 96.165 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.804      ;
; 96.166 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.803      ;
; 96.167 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.802      ;
; 96.187 ; reg_gen:U_B_REG|output[1]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.782      ;
; 96.190 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.779      ;
; 96.197 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.772      ;
; 96.198 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.771      ;
; 96.199 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.771      ;
; 96.204 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.766      ;
; 96.207 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.207 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[1]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.003      ; 3.803      ;
; 96.219 ; reg_gen:U_B_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.751      ;
; 96.232 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.738      ;
; 96.256 ; reg_gen:U_A_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[2]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[3]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.256 ; reg_gen:U_A_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[4]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.002      ; 3.753      ;
; 96.266 ; reg_gen:U_B_REG|output[2]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.703      ;
; 96.282 ; reg_gen:U_A_REG|output[3]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.688      ;
; 96.293 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.676      ;
; 96.295 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.674      ;
; 96.304 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[7]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.665      ;
; 96.312 ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.657      ;
; 96.321 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.648      ;
; 96.323 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.646      ;
; 96.332 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[3]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.638      ;
; 96.335 ; reg_gen:U_B_REG|output[0]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.635      ;
; 96.336 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.633      ;
; 96.337 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[4]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.632      ;
; 96.341 ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.628      ;
; 96.350 ; reg_gen:U_B_REG|output[0]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.620      ;
; 96.352 ; reg_gen:U_B_REG|output[7]                                                                        ; reg_gen:U_OUT_REG|output[0]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.617      ;
; 96.359 ; reg_gen:U_B_REG|output[5]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.611      ;
; 96.360 ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                           ; tdo_shifter:U_ALU_TO_TDO|data_reg[6]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.609      ;
; 96.361 ; reg_gen:U_B_REG|output[6]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[1]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.609      ;
; 96.371 ; reg_gen:U_B_REG|output[3]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[3]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.599      ;
; 96.374 ; reg_gen:U_B_REG|output[5]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.596      ;
; 96.376 ; reg_gen:U_A_REG|output[4]~_Duplicate_1                                                           ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.594      ;
; 96.376 ; reg_gen:U_B_REG|output[6]                                                                        ; reg_gen:U_OUT_REG|output[2]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.037     ; 3.594      ;
; 96.383 ; reg_gen:U_B_REG|output[1]                                                                        ; reg_gen:U_OUT_REG|output[6]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.586      ;
; 96.385 ; reg_gen:U_B_REG|output[7]                                                                        ; tdo_shifter:U_ALU_TO_TDO|data_reg[5]                              ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.584      ;
; 96.415 ; reg_gen:U_B_REG|output[4]                                                                        ; reg_gen:U_OUT_REG|output[7]                                       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.038     ; 3.554      ;
+--------+--------------------------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'altera_reserved_tck'                                                                                                                                                                                                                                                           ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack ; From Node                                                                                             ; To Node                                                                                               ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; tdo_shifter:U_ALU_TO_TDO|valid_reg                                                                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.307      ;
; 0.193 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                 ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                               ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[0]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_b_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_b                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.313      ;
; 0.195 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_a_reg                                                  ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_a                                                     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.196 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[3]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.315      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.197 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.198 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.317      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.199 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.318      ;
; 0.199 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.319      ;
; 0.201 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                        ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.022      ; 0.307      ;
; 0.201 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.321      ;
; 0.201 ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.201 ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_out_reg                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_out                                                   ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.320      ;
; 0.202 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.321      ;
; 0.202 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.321      ;
; 0.205 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_5                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.325      ;
; 0.207 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.326      ;
; 0.207 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[7]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[6]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.326      ;
; 0.212 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.331      ;
; 0.213 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_1                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_2                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.332      ;
; 0.214 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.333      ;
; 0.258 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.377      ;
; 0.258 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.378      ;
; 0.259 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.379      ;
; 0.264 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.385      ;
; 0.267 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[5]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[4]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.387      ;
; 0.268 ; tdo_shifter:U_ALU_TO_TDO|temp_reg[2]                                                                  ; tdo_shifter:U_ALU_TO_TDO|temp_reg[1]                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.387      ;
; 0.270 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.389      ;
; 0.271 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.390      ;
; 0.271 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.390      ;
; 0.272 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                                ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                              ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.392      ;
; 0.273 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]           ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.394      ;
; 0.274 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.395      ;
; 0.276 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                          ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.395      ;
; 0.277 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.396      ;
; 0.279 ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                                ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                                ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.399      ;
; 0.280 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_3                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_4                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.399      ;
; 0.280 ; tdo_shifter:U_ALU_TO_TDO|state.OUT_6                                                                  ; tdo_shifter:U_ALU_TO_TDO|state.OUT_7                                                                  ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.399      ;
; 0.283 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                             ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                           ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.402      ;
; 0.294 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.414      ;
; 0.296 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.415      ;
; 0.299 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.419      ;
; 0.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[3]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.992      ; 1.380      ;
; 0.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[2]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.992      ; 1.380      ;
; 0.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[1]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.992      ; 1.380      ;
; 0.304 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.992      ; 1.380      ;
; 0.307 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3] ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.427      ;
; 0.311 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                     ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                             ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.964      ; 1.359      ;
+-------+-------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'altera_reserved_tck'                                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 49.314 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; 50.000       ; 0.271      ; 0.964      ;
; 98.070 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.967     ; 0.970      ;
; 98.222 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.993     ; 0.792      ;
; 98.998 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.039     ; 0.970      ;
; 99.025 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.947      ;
; 99.025 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.947      ;
; 99.025 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.947      ;
; 99.025 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.947      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.052 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.920      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.169 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; -0.035     ; 0.803      ;
; 99.251 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 100.000      ; 0.841      ; 1.597      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'altera_reserved_tck'                                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                        ; To Node                                                                           ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+
; 0.295  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.964      ; 1.343      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.569  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.035      ; 0.688      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.703  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.823      ;
; 0.721  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.841      ;
; 0.721  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]         ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.841      ;
; 0.721  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]     ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.841      ;
; 0.721  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.036      ; 0.841      ;
; 0.724  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.031      ; 0.839      ;
; 1.492  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                            ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0    ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.872     ; 0.704      ;
; 1.600  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.845     ; 0.839      ;
; 50.420 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8] ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                 ; altera_reserved_tck ; altera_reserved_tck ; -50.000      ; 0.348      ; 0.852      ;
+--------+--------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'altera_reserved_tck'                                                                                                                                   ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock               ; Clock Edge ; Target                                                                                             ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+
; 49.481 ; 49.697       ; 0.216          ; High Pulse Width ; altera_reserved_tck ; Fall       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo                                  ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[0]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[1]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[2]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[3]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[4]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[5]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]                                                                          ;
; 49.497 ; 49.676       ; 0.179          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]                                                                          ;
; 49.505 ; 49.689       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                     ;
; 49.505 ; 49.689       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]   ;
; 49.515 ; 49.699       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                  ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_or_data                                            ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[0]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[1]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[2]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[3]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[4]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[5]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[6]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|addr_reg[7]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[0]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[1]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[2]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[3]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[4]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[5]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[6]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|reg_gen:U_addrreg|output[7]                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[6]~_Duplicate_1                                                             ;
; 49.522 ; 49.706       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[7]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[0]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[1]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[2]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[3]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[4]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_A_REG|output[5]~_Duplicate_1                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[0]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[1]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[2]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[3]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[4]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[5]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[6]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_B_REG|output[7]                                                                          ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[0]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[1]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[2]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[3]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[4]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[5]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[6]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|output[7]                                                           ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[0]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[1]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[2]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[3]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[4]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[5]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[6]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; seriel_to_parallel_reg:U_SR_V2|temp[7]                                                             ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                       ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]   ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]  ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0] ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1] ;
; 49.523 ; 49.707       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2] ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_a_reg                                               ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_b_reg                                               ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|sel_out_reg                                             ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_a                                                  ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_b                                                  ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; address_wrapper:U_ADDR_TOP|d_logic:U_logic|temp_out                                                ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[0]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[1]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[2]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[3]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[4]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[5]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[6]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; reg_gen:U_OUT_REG|output[7]                                                                        ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                              ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                 ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                 ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                 ;
; 49.524 ; 49.708       ; 0.184          ; Low Pulse Width  ; altera_reserved_tck ; Rise       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                 ;
+--------+--------------+----------------+------------------+---------------------+------------+----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 1.816 ; 2.158 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 3.261 ; 3.489 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; 3.295 ; 3.681 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; 2.369 ; 2.976 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; 3.254 ; 3.619 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; 3.295 ; 3.681 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; 1.295 ; 1.901 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 0.809 ; 1.447 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.717  ; 0.438  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -0.086 ; -0.420 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; -0.082 ; -0.686 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; -0.082 ; -0.690 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; -0.730 ; -1.415 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; -0.573 ; -1.253 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; -0.099 ; -0.686 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -0.609 ; -1.240 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 5.120 ; 5.161 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 5.100 ; 5.034 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 5.120 ; 5.161 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 4.893 ; 4.945 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 4.888 ; 4.911 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 5.001 ; 5.007 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 4.864 ; 4.890 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 4.881 ; 4.909 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 5.401 ; 5.509 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 5.173 ; 5.147 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 5.349 ; 5.509 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 5.107 ; 5.247 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 5.351 ; 5.414 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 5.401 ; 5.374 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 5.356 ; 5.452 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 5.327 ; 5.447 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 5.074 ; 5.084 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 5.074 ; 4.971 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 4.757 ; 4.810 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 4.872 ; 4.831 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 4.982 ; 5.084 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 4.950 ; 5.011 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 4.779 ; 4.845 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 4.769 ; 4.803 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 5.330 ; 5.233 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 5.330 ; 5.232 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 5.156 ; 5.233 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 5.256 ; 5.226 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 5.112 ; 5.193 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 5.121 ; 5.171 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 5.126 ; 5.218 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 5.012 ; 5.077 ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 4.994 ; 5.206 ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 4.457 ; 4.538 ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 4.500 ; 4.600 ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 4.994 ; 5.206 ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 4.475 ; 4.566 ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 4.353 ; 4.430 ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 4.542 ; 4.643 ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 4.521 ; 4.619 ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 4.560 ; 4.670 ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 7.689 ; 7.937 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 6.302 ; 7.191 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 4.454 ; 4.480 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 4.674 ; 4.629 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 4.689 ; 4.732 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 4.477 ; 4.508 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 4.455 ; 4.480 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 4.581 ; 4.617 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 4.454 ; 4.518 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 4.461 ; 4.488 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 4.815 ; 4.754 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 4.815 ; 4.754 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 5.015 ; 5.107 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 4.831 ; 4.840 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 4.925 ; 5.010 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 4.977 ; 5.060 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 4.951 ; 5.054 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 4.962 ; 5.046 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 4.397 ; 4.462 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 4.702 ; 4.625 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 4.397 ; 4.501 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 4.513 ; 4.617 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 4.620 ; 4.705 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 4.640 ; 4.645 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 4.442 ; 4.497 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 4.412 ; 4.462 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 4.606 ; 4.685 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 4.906 ; 4.827 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 4.731 ; 4.880 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 4.833 ; 4.975 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 4.702 ; 4.767 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 4.767 ; 4.756 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 4.727 ; 4.808 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 4.606 ; 4.685 ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 4.246 ; 4.321 ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 4.346 ; 4.423 ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 4.388 ; 4.484 ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 4.896 ; 5.104 ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 4.364 ; 4.451 ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 4.246 ; 4.321 ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 4.429 ; 4.525 ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 4.409 ; 4.502 ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 4.446 ; 4.551 ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 5.475 ; 5.648 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.169 ; 6.058 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 4.700 ; 5.244 ;       ;
; alu_sel[1] ; ov_flag     ; 5.364 ; 5.463 ; 5.942 ; 6.152 ;
; alu_sel[2] ; ov_flag     ;       ; 5.220 ; 5.867 ;       ;
; alu_sel[3] ; ov_flag     ; 5.210 ; 5.340 ; 5.808 ; 5.968 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 4.534 ; 5.065 ;       ;
; alu_sel[1] ; ov_flag     ; 5.193 ; 5.269 ; 5.751 ; 5.966 ;
; alu_sel[2] ; ov_flag     ;       ; 5.073 ; 5.712 ;       ;
; alu_sel[3] ; ov_flag     ; 5.066 ; 4.861 ; 5.361 ; 5.809 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+----------------------+--------+-------+----------+---------+---------------------+
; Clock                ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 46.692 ; 0.187 ; 48.446   ; 0.295   ; 49.456              ;
;  altera_reserved_tck ; 46.692 ; 0.187 ; 48.446   ; 0.295   ; 49.456              ;
; Design-wide TNS      ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+--------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------+
; Setup Times                                                                                  ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 3.933 ; 4.127 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; 7.255 ; 7.364 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; 5.675 ; 6.027 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; 4.246 ; 4.686 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; 5.646 ; 5.978 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; 5.675 ; 6.027 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; 2.342 ; 2.802 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; 1.511 ; 1.921 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; altera_reserved_tdi ; altera_reserved_tck ; 0.717  ; 0.596  ; Rise       ; altera_reserved_tck ;
; altera_reserved_tms ; altera_reserved_tck ; -0.086 ; -0.420 ; Rise       ; altera_reserved_tck ;
; alu_sel[*]          ; altera_reserved_tck ; -0.082 ; -0.555 ; Rise       ; altera_reserved_tck ;
;  alu_sel[0]         ; altera_reserved_tck ; -0.082 ; -0.555 ; Rise       ; altera_reserved_tck ;
;  alu_sel[1]         ; altera_reserved_tck ; -0.730 ; -1.415 ; Rise       ; altera_reserved_tck ;
;  alu_sel[2]         ; altera_reserved_tck ; -0.573 ; -1.253 ; Rise       ; altera_reserved_tck ;
;  alu_sel[3]         ; altera_reserved_tck ; -0.099 ; -0.563 ; Rise       ; altera_reserved_tck ;
; rst                 ; altera_reserved_tck ; -0.609 ; -1.240 ; Rise       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                          ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise   ; Fall   ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+--------+--------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 8.584  ; 8.529  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 8.402  ; 8.418  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 8.584  ; 8.529  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 8.155  ; 8.142  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 8.147  ; 8.094  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 8.378  ; 8.258  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 8.115  ; 8.068  ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 8.143  ; 8.096  ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 9.035  ; 9.052  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 8.557  ; 8.665  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 9.015  ; 9.052  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 8.616  ; 8.690  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 8.954  ; 8.882  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 9.035  ; 8.894  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 9.006  ; 8.966  ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 8.961  ; 8.939  ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 8.406  ; 8.430  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 8.386  ; 8.367  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 8.047  ; 8.004  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 8.262  ; 8.131  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 8.406  ; 8.430  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 8.375  ; 8.341  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 8.044  ; 8.022  ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 8.037  ; 7.961  ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 8.830  ; 8.831  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 8.830  ; 8.831  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 8.684  ; 8.616  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 8.828  ; 8.722  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 8.639  ; 8.618  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 8.614  ; 8.553  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 8.621  ; 8.604  ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 8.442  ; 8.415  ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 8.111  ; 8.286  ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 7.412  ; 7.436  ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 7.522  ; 7.538  ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 8.111  ; 8.286  ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 7.458  ; 7.470  ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 7.206  ; 7.270  ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 7.548  ; 7.568  ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 7.496  ; 7.567  ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 7.569  ; 7.604  ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 13.283 ; 13.356 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 10.894 ; 12.095 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+--------+--------+------------+---------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; Data Port           ; Clock Port          ; Rise  ; Fall  ; Clock Edge ; Clock Reference     ;
+---------------------+---------------------+-------+-------+------------+---------------------+
; led_hi_a[*]         ; altera_reserved_tck ; 4.454 ; 4.480 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[0]        ; altera_reserved_tck ; 4.674 ; 4.629 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[1]        ; altera_reserved_tck ; 4.689 ; 4.732 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[2]        ; altera_reserved_tck ; 4.477 ; 4.508 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[3]        ; altera_reserved_tck ; 4.455 ; 4.480 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[4]        ; altera_reserved_tck ; 4.581 ; 4.617 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[5]        ; altera_reserved_tck ; 4.454 ; 4.518 ; Rise       ; altera_reserved_tck ;
;  led_hi_a[6]        ; altera_reserved_tck ; 4.461 ; 4.488 ; Rise       ; altera_reserved_tck ;
; led_hi_b[*]         ; altera_reserved_tck ; 4.815 ; 4.754 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[0]        ; altera_reserved_tck ; 4.815 ; 4.754 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[1]        ; altera_reserved_tck ; 5.015 ; 5.107 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[2]        ; altera_reserved_tck ; 4.831 ; 4.840 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[3]        ; altera_reserved_tck ; 4.925 ; 5.010 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[4]        ; altera_reserved_tck ; 4.977 ; 5.060 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[5]        ; altera_reserved_tck ; 4.951 ; 5.054 ; Rise       ; altera_reserved_tck ;
;  led_hi_b[6]        ; altera_reserved_tck ; 4.962 ; 5.046 ; Rise       ; altera_reserved_tck ;
; led_lo_a[*]         ; altera_reserved_tck ; 4.397 ; 4.462 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[0]        ; altera_reserved_tck ; 4.702 ; 4.625 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[1]        ; altera_reserved_tck ; 4.397 ; 4.501 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[2]        ; altera_reserved_tck ; 4.513 ; 4.617 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[3]        ; altera_reserved_tck ; 4.620 ; 4.705 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[4]        ; altera_reserved_tck ; 4.640 ; 4.645 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[5]        ; altera_reserved_tck ; 4.442 ; 4.497 ; Rise       ; altera_reserved_tck ;
;  led_lo_a[6]        ; altera_reserved_tck ; 4.412 ; 4.462 ; Rise       ; altera_reserved_tck ;
; led_lo_b[*]         ; altera_reserved_tck ; 4.606 ; 4.685 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[0]        ; altera_reserved_tck ; 4.906 ; 4.827 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[1]        ; altera_reserved_tck ; 4.731 ; 4.880 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[2]        ; altera_reserved_tck ; 4.833 ; 4.975 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[3]        ; altera_reserved_tck ; 4.702 ; 4.767 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[4]        ; altera_reserved_tck ; 4.767 ; 4.756 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[5]        ; altera_reserved_tck ; 4.727 ; 4.808 ; Rise       ; altera_reserved_tck ;
;  led_lo_b[6]        ; altera_reserved_tck ; 4.606 ; 4.685 ; Rise       ; altera_reserved_tck ;
; output[*]           ; altera_reserved_tck ; 4.246 ; 4.321 ; Rise       ; altera_reserved_tck ;
;  output[0]          ; altera_reserved_tck ; 4.346 ; 4.423 ; Rise       ; altera_reserved_tck ;
;  output[1]          ; altera_reserved_tck ; 4.388 ; 4.484 ; Rise       ; altera_reserved_tck ;
;  output[2]          ; altera_reserved_tck ; 4.896 ; 5.104 ; Rise       ; altera_reserved_tck ;
;  output[3]          ; altera_reserved_tck ; 4.364 ; 4.451 ; Rise       ; altera_reserved_tck ;
;  output[4]          ; altera_reserved_tck ; 4.246 ; 4.321 ; Rise       ; altera_reserved_tck ;
;  output[5]          ; altera_reserved_tck ; 4.429 ; 4.525 ; Rise       ; altera_reserved_tck ;
;  output[6]          ; altera_reserved_tck ; 4.409 ; 4.502 ; Rise       ; altera_reserved_tck ;
;  output[7]          ; altera_reserved_tck ; 4.446 ; 4.551 ; Rise       ; altera_reserved_tck ;
; ov_flag             ; altera_reserved_tck ; 5.475 ; 5.648 ; Rise       ; altera_reserved_tck ;
; altera_reserved_tdo ; altera_reserved_tck ; 5.169 ; 6.058 ; Fall       ; altera_reserved_tck ;
+---------------------+---------------------+-------+-------+------------+---------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 7.910 ; 8.384 ;       ;
; alu_sel[1] ; ov_flag     ; 9.251 ; 9.143 ; 9.652 ; 9.736 ;
; alu_sel[2] ; ov_flag     ;       ; 8.713 ; 9.282 ;       ;
; alu_sel[3] ; ov_flag     ; 9.029 ; 8.948 ; 9.435 ; 9.404 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; alu_sel[0] ; ov_flag     ;       ; 4.534 ; 5.065 ;       ;
; alu_sel[1] ; ov_flag     ; 5.193 ; 5.269 ; 5.751 ; 5.966 ;
; alu_sel[2] ; ov_flag     ;       ; 5.073 ; 5.712 ;       ;
; alu_sel[3] ; ov_flag     ; 5.066 ; 4.861 ; 5.361 ; 5.809 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ov_flag             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_a[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_a[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_hi_b[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_lo_b[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[0]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; alu_sel[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; alu_sel[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tms     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tck     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; altera_reserved_tdi     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ov_flag             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; output[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; output[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; output[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.6e-06 V                    ; 2.33 V              ; 5.6e-06 V           ; 0.063 V                              ; 0.127 V                              ; 1.5e-09 s                   ; 4.06e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.6e-06 V                   ; 2.33 V             ; 5.6e-06 V          ; 0.063 V                             ; 0.127 V                             ; 1.5e-09 s                  ; 4.06e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ov_flag             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_a[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_hi_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; led_lo_b[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; output[0]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[1]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[2]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; output[3]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[4]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[5]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[6]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; output[7]           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; altera_reserved_tdo ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.05e-07 V                   ; 2.65 V              ; 2.05e-07 V          ; 0.264 V                              ; 0.195 V                              ; 9.54e-10 s                  ; 2.65e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.05e-07 V                  ; 2.65 V             ; 2.05e-07 V         ; 0.264 V                             ; 0.195 V                             ; 9.54e-10 s                 ; 2.65e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------+
; Setup Transfers                                                                       ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 1869     ; 0        ; 24       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Hold Transfers                                                                        ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 1869     ; 0        ; 24       ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 26       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+---------------------+---------------------+----------+----------+----------+----------+
; From Clock          ; To Clock            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------+---------------------+----------+----------+----------+----------+
; altera_reserved_tck ; altera_reserved_tck ; 26       ; 0        ; 1        ; 0        ;
+---------------------+---------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 203   ; 203  ;
; Unconstrained Output Ports      ; 38    ; 38   ;
; Unconstrained Output Port Paths ; 149   ; 149  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 27 13:13:07 2015
Info: Command: quartus_sta vJTAG_ALU -c vJTAG_ALU
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'vJTAG_ALU.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 46.692
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    46.692         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.358         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.446         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.670
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.670         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.490         0.000 altera_reserved_tck 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 47.118
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    47.118         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.311         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 48.683
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.683         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.675
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.675         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.456
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.456         0.000 altera_reserved_tck 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
Info (332146): Worst-case setup slack is 48.366
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    48.366         0.000 altera_reserved_tck 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 altera_reserved_tck 
Info (332146): Worst-case recovery slack is 49.314
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.314         0.000 altera_reserved_tck 
Info (332146): Worst-case removal slack is 0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.295         0.000 altera_reserved_tck 
Info (332146): Worst-case minimum pulse width slack is 49.481
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    49.481         0.000 altera_reserved_tck 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 504 megabytes
    Info: Processing ended: Mon Apr 27 13:13:17 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:08


