---
title: add
categories: [longxin_nscscc]
comments: true
---
>>龙芯杯开源代码：<http://cpu.csc-he.com/a/shiyanshebei/2019/0902/59.html>

[“龙芯杯”全国大学生计算机系统能力培养大赛——信息汇总](https://github.com/loongson-education/nscscc-wiki)

# 电路级实现加法器

>语言基础：verilog

>使用软件：vivado 2019.2

>用途：用于nscscc乘法器的优化部分

首先附上孟学长的博客：

[verilog设计加法器](https://www.cnblogs.com/mxdon/p/11324582.html)

[超前进位加法器](https://www.cnblogs.com/mxdon/p/11324569.html)

其他相关链接：(参考价值由高到低)

[八位超前进位加法器&八位行波进位加法器](https://blog.csdn.net/Mxdon_on/article/details/109601671)

[用Verilog编写8位超前进位加法器](http://blog.sina.com.cn/s/blog_79ce0d8f0101g0no.html)

[八位超前进位加法器和级联加法器](https://blog.csdn.net/weixin_44431555/article/details/109229172)

目录：

[一位半加器](##一位半加器)

[一位全加器](##一位全加器)

[四位全加器](##四位全加器)

[八位级联进位加法器](##八位级联进位加法器)

[四位超前进位加法器](##四位超前进位加法器)

[八位超前进位加法器](##八位超前进位加法器)

## 一位半加器

即两个一位的二进制数相加，得到其正常相加的结果的最后一位。

真值表：

|a|b|sum|cout|
|:------:|:------:|:------:|:------:|
|0|0|0|0|
|0|1|1|0|
|1|0|1|0|
|1|1|0|1|

由真值表可得逻辑表达式：

$sum=a\quad xor\quad b$

$cout=a\quad and\quad b$

>tips：在使用verilog描述电路时，既可以进行行为级的描述，也可以进行结构级的描述。
     
①行为级描述：侧重对模块行为功能的抽象描述。
     
②结构级描述：侧重对模块内部结构实现的具体描述。

参考文献：<https://www.136.la/tech/show-633972.html>

### 硬件行为描述

直接通过描述半加器的真值表进行电路设计。

>>代码：设计文件

```verilog
module add_8_0(
    a,b,sum,cout
    );
    input a,b;//加数
    output sum,cout;
    //sum 和   cout 进位
    reg sum,cout;
    always @(a or b) begin
        case({a,b})
            2'b00:begin
                sum=0;cout=0;
            end
            2'b01:begin
                sum=1;cout=0;
            end
            2'b10:begin
                sum=1;cout=0;
            end
            2'b11:begin
                sum=0;cout=1;
            end 
        endcase
    end
endmodule
```
### 结构描述

通过两个逻辑运算基本逻辑门的模块表示结果位sum和进位cout。

由真值表可知，sum为两个加数的异或运算的结果，cout为两个加数的异或运算的结果

>>代码：设计文件

```verilog
module add_8_0(
    a,b,sum,cout
    );
    input a,b;//加数
    output sum,cout;//sum 和   cout 进位
    xor(sum,a,b);
    and(cout,a,b);
endmodule
```

### 数据流描述

>>代码：设计文件

```verilog
module add_8_0(
    a,b,sum,cout
    );
    input a,b;
    output sum,cout;
    wire sum,cout;
    assign sum=a^b;
    assign cout=a&b;
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg a,b;
    wire sum,cout;
    //例化加法器
    add_8_0 sl(a,b,sum,cout);
    initial begin
        a=0;
        b=0;
    end
    always #10 {a,b}={a,b}+1;
endmodule
```

>>仿真波形图

![2021-07-23-add1.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add1.png)

## 一位全加器

两个一位数相加，有从低位来的进位。

真值表：

|cin|a|b|sum|cout|
|:------:|:------:|:------:|:------:|:------:|
|0|0|0|0|0|
|0|0|1|1|0|
|0|1|0|1|0|
|0|1|1|0|1|
|1|0|0|1|0|
|1|0|1|0|1|
|1|1|0|0|1|
|1|1|1|1|1|

cout的卡诺图如下所示：

![2021-07-23-add3.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add3.png)

由真值表可得逻辑表达式：

$sum=a\quad xor\quad b\quad xor\quad  cin$

$cout=a\quad and\quad b + a\quad and\quad cin + cin\quad and\quad b$

### 硬件行为描述

直接通过描述全加器的真值表进行电路设计。

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input a,b,cin;
    output sum,cout;
    reg sum,cout;
    always @(a or b or cin) begin
        case({cin,a,b})
            3'b000:begin
                sum=0;cout=0;
            end
            3'b001:begin
                sum=1;cout=0;
            end
            3'b010:begin
                sum=1;cout=0;
            end
            3'b011:begin
                sum=0;cout=1;
            end
            3'b100:begin
                sum=1;cout=0;
            end
            3'b101:begin
                sum=0;cout=1;
            end
            3'b110:begin
                sum=0;cout=1;
            end
            3'b111:begin
                sum=1;cout=1;
            end
        endcase
    end
endmodule
```
### 结构描述

通过两个逻辑运算基本逻辑门的模块表示结果位sum和进位cout。

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input a,b,cin;
    output sum,cout;
    wire q1,q2,q3;
    xor(sum,a,b,cin);
    or(q1,a,b);
    or(q2,b,cin);
    or(q3,a,cin);
    and(cout,q1,q2,q3);
endmodule
```
### 数据流描述

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input a,b,cin;
    output sum,cout;
    wire sum,cout;
    assign sum=a^b^cin;
    assign cout=(a&b)|(a&cin)|(b&cin);
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg a,b,cin;
    wire sum,cout;
    //例化加法器
    add_8_0 sl(a,b,cin,sum,cout);
    initial begin
        a=0;
        b=0;
        cin=0;
    end
    always #10 {a,b,cin}={a,b,cin}+1;
endmodule
```

>>仿真波形图

![2021-07-23-add2.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add2.png)

## 四位全加器

//有待提高的地方：对cin无法进行修改和赋值变换
```verilog
    always #20 cin=~cin;//使用相关语句来进行修改
```
//当前已解决:
```verilog
    always #20 cin=cin+1;//方案一
    always #10 cin=~cin;//方案二
```
>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input [3:0] a,b;
    input cin;
    output [3:0] sum;
    output cout;
    assign {cout,sum}=a+b+cin;
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg [3:0] a,b;
    reg cin;
    wire [3:0] sum;
    wire cout;
    //例化加法器
    add_8_0 sl(a,b,cin,sum,cout);
    initial begin
        a=4'b0000;
        b=4'b0000;
        cin=0;
    end
    always #20 {a,b}={a,b}+4'b0001;
    always #20 cin=cin+1;//使cin不断变换 方案一
    //always #10 cin=~cin;//方案二
endmodule

```

>>仿真波形图

cin恒为零时，

![2021-07-23-add4.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add4.png)

cin不断变换时，

![2021-07-23-add5.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add5.png)

![2021-07-23-add6.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add6.png)

## 八位级联进位加法器

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input [7:0] a,b;
    input cin;
    output [7:0] sum;
    output cout;
    reg [7:0] sum;
    reg cout;
    reg [7:0] G,P,C;//中间变量，分别是生产函数、传递函数和进位函数
    always @(a or b or cin) begin
        G[0]=a[0] & b[0];      //生产函数，加数相与，产生进位
        P[0]=a[0] | b[0];      //传递函数，如果a或b有不为0，则将进位输入传递
        C[0]=cin;               //最后位的进位输入，初始化位cin
        sum[0]=G[0]^ P[0] ^ C[0];//输出数据
        
        G[1]=a[1] & b[1];
        P[1]=a[1] | b[1];
        C[1]=G[0] |(P[0] & C[0]);//c=ab+(a+b)ci=G|(P&ci)
        sum[1]=G[1] ^ P[1] ^ C[1];
        
        G[2]=a[2] & b[2];
        P[2]=a[2] | b[2];
        C[2]=G[1] |(P[1] & C[1]);
        sum[2]=G[2] ^ P[2] ^ C[2];

        G[3]=a[3]& b[3];
        P[3]=a[3] | b[3];
        C[3]=G[2] |(P[2] & C[2]);
        sum[3]=G[3] ^ P[3] ^ C[3];

        G[4]=a[4] & b[4];
        P[4]=a[4] | b[4];
        C[4]=G[3] |(P[3] & C[3]);
        sum[4]=G[4] ^ P[4] ^ C[4];
        
        G[5]=a[5] & b[5];
        P[5]=a[5] | b[5];
        C[5]=G[4] |(P[4] & C[4]);
        sum[5]=G[5] ^ P[5] ^ C[5];
        
        G[6]=a[6] & b[6];
        P[6]=a[6] | b[6];
        C[6]=G[5] |(P[5] & C[5]);
        sum[6]=G[6] ^ P[6] ^ C[6];
        
        G[7]=a[7] & b[7];
        P[7]=a[7] | b[7];
        C[7]=G[6] |(P[6] & C[6]);
        sum[7]=G[7] ^ P[7] ^ C[7];
        
        cout=G[7] |(P[7] & C[7]);
    end
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg [7:0] a,b;
    reg cin;
    wire [7:0] sum;
    wire cout;
    //例化加法器
    add_8_0 sl(a,b,cin,sum,cout);
    initial begin
        a=8'b00000000;
        b=8'b00000000;
        cin=0;
    end
    always #2 assign {a,b}={a,b}+1;
    always #1 assign cin=~cin;
endmodule
```

>>仿真波形图

![2021-07-23-add7.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add7.png)

## 四位超前进位加法器

计算每一位进位的公式为：

$C_{i+1}=G_{i}+P_{i}·C_{i}$

其中：

生成信号$P_{i}=A_{i}·B_{i}$

传播信号$G_{i}=A_{i}+B_{i}$

设计文件中对每一个进位的运算都进行了合并，总共计算8次，如果按照八位级联加法器的写法，每一位需进行4次运算，加上最后的进位，总共应需要17次计算。显然是提高了效率。

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input [3:0] a,b;
    input cin;
    output [3:0] sum;
    output cout;
    wire [4:0] g,p,c;

    assign c[0]=cin;
    assign p=a|b;
    assign g=a&b;
    assign c[1]=g[0]|(p[0]&c[0]);
    assign c[2]=g[1]|(p[1]&(g[0]|(p[0]&c[0])));
    assign c[3]=g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))));
    assign c[4]=g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))));

    assign sum=p^g^c[3:0];
    assign cout=c[4];
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg [3:0] a,b;
    reg cin;
    wire [3:0] sum;
    wire cout;
    //例化加法器
    add_8_0 sl(a,b,cin,sum,cout);
    initial begin
        a=4'b0000;
        b=4'b0000;
        cin=0;
    end
    always #10 assign {a,b}={a,b}+1;
    always #5 assign cin=~cin;
endmodule
```

>>仿真波形图

![2021-07-23-add8.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add8.png)

## 八位超前进位加法器

>>代码：设计文件

```verilog
module add_8_0(
    a,b,cin,sum,cout
    );
    input [7:0] a,b;
    input cin;
    output [7:0] sum;
    output cout;
    wire [8:0] g,p,c;//中间变量，分别是生产函数、传递函数和进位函数

    assign c[0]=cin;
    assign p=a|b;
    assign g=a&b;
    assign c[1]=g[0]|(p[0]&c[0]);
    assign c[2]=g[1]|(p[1]&(g[0]|(p[0]&c[0])));
    assign c[3]=g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))));
    assign c[4]=g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))));
    assign c[5]=g[4]|(p[4]&(g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))))));
    assign c[6]=g[5]|(p[5]&(g[4]|(p[4]&(g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))))))));
    assign c[7]=g[6]|(p[6]&(g[5]|(p[5]&(g[4]|(p[4]&(g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))))))))));
    assign c[8]=g[7]|(p[7]&(g[6]|(p[6]&(g[5]|(p[5]&(g[4]|(p[4]&(g[3]|(p[3]&(g[2]|(p[2]&(g[1]|(p[1]&(g[0]|(p[0]&c[0])))))))))))))));
    
    assign sum=p^g^c[7:0];
    assign cout=c[8];
endmodule
```

>>测试文件：

```verilog
module add_simu(

    );
    reg [7:0] a,b;
    reg cin;
    wire [7:0] sum;
    wire cout;
    //例化加法器
    add_8_0 sl(a,b,cin,sum,cout);
    initial begin
        a=8'b00000000;
        b=8'b00000000;
        cin=0;
    end
    always #2 assign {a,b}={a,b}+1;
    always #1 assign cin=~cin;
endmodule
```

>>仿真波形图

![2021-07-23-add9.png](https://gitee.com/jie_xue_du/learn_images_ben/raw/master/images/beibei_knowledge/2021-07-23-add9.png)

***
乘法器设计方案
***

# 比赛用改进乘法器方案

## 2位Booth编码

类比上一篇博客中的[八位“Booth二位乘算法”乘法器](##八位“Booth二位乘算法”乘法器)

## 保留进位加法器

使用全加器将三个加数的加法转化成两个加数的加法装置，转化后的两个加数中，有一个是所有的**本地和**组成的，<font color=FF0000> 最高位补符号位 </font>，另一个是所有的向高位的**进位信号**组成的，<font color=FF0000> 最低位补0 </font>。

## 华莱士树

16个数相加的1位华莱士树，即针对某1位构建华莱士树

## 使用2位Booth编码+华莱士树的32位补码乘法器

1.2位Booth编码算法得到16个部分积。其中，P为64位，是部分积的主体；C为1位，表示对被乘数是否取反【即Booth取值是否为负】

2.Switch 类似矩阵转置，将16个64位部分积转置为64个16位等宽的数，用作华莱士树每位处的输入

3.华莱士树，64个1位的华莱士树的集合

## 定点补码乘法器实现无符号乘法

将无符号数扩展为33位，经过Booth编码产生17个部分积，调整相应的华莱士树结构

## 切分流水线

将乘法器切分为两级，将乘法器写为一个单独的模块，其中：

输入信号来自执行级，输出信号在访问级被获取，写入HI/LO寄存器（访存级进行读写）
