Timing Analyzer report for ws2812_test_demo
Tue Mar 18 14:41:15 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'sys_clk'
 14. Slow 1200mV 85C Model Hold: 'sys_clk'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'sys_clk'
 23. Slow 1200mV 0C Model Hold: 'sys_clk'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'sys_clk'
 31. Fast 1200mV 0C Model Hold: 'sys_clk'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; ws2812_test_demo                                       ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10E22C6                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.2%      ;
;     Processors 3-12        ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------+
; SDC File List                                                ;
+--------------------------+--------+--------------------------+
; SDC File Path            ; Status ; Read at                  ;
+--------------------------+--------+--------------------------+
; ws2812_test_demo.out.sdc ; OK     ; Tue Mar 18 14:41:14 2025 ;
+--------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; sys_clk    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 124.05 MHz ; 124.05 MHz      ; sys_clk    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; sys_clk ; 11.939 ; 0.000            ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; sys_clk ; 0.357 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; sys_clk ; 9.578 ; 0.000                           ;
+---------+-------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sys_clk'                                                                         ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; 11.939 ; bit_send[1]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 11.939 ; bit_send[1]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 8.013      ;
; 12.093 ; bit_send[2]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.093 ; bit_send[2]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.859      ;
; 12.171 ; bit_send[0]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.171 ; bit_send[0]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.063     ; 7.781      ;
; 12.290 ; WS2812_data[0]  ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.290 ; WS2812_data[0]  ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.655      ;
; 12.463 ; WS2812_data[1]  ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.463 ; WS2812_data[1]  ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.059     ; 7.493      ;
; 12.544 ; bit_send[1]     ; clk_count[23] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[16] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[17] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[18] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[19] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[20] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[21] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[22] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[24] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[25] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[26] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[27] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[29] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[28] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[30] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.544 ; bit_send[1]     ; clk_count[31] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.401      ;
; 12.567 ; bit_send[1]     ; clk_count[4]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[0]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[1]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[2]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[3]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[5]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[6]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[7]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[8]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[9]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[10] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[11] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[12] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[13] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[14] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.567 ; bit_send[1]     ; clk_count[15] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.378      ;
; 12.633 ; WS2812_data[22] ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.633 ; WS2812_data[22] ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.312      ;
; 12.698 ; bit_send[2]     ; clk_count[23] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[16] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[17] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[18] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[19] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[20] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[21] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[22] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[24] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[25] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[26] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[27] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[29] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
; 12.698 ; bit_send[2]     ; clk_count[28] ; sys_clk      ; sys_clk     ; 20.000       ; -0.070     ; 7.247      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sys_clk'                                                                                 ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; dat_o~reg0         ; dat_o~reg0         ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; state.BIT_SEND_LOW ; state.BIT_SEND_LOW ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; data_send[0]       ; data_send[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.577      ;
; 0.360 ; state.DATA_SEND    ; state.DATA_SEND    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.580      ;
; 0.373 ; WS2812_data[3]     ; WS2812_data[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.592      ;
; 0.373 ; WS2812_data[20]    ; WS2812_data[21]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.593      ;
; 0.374 ; WS2812_data[9]     ; WS2812_data[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.593      ;
; 0.376 ; data_send[8]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.596      ;
; 0.377 ; bit_send[8]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.597      ;
; 0.380 ; WS2812_data[13]    ; WS2812_data[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; WS2812_data[4]     ; WS2812_data[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.599      ;
; 0.380 ; WS2812_data[21]    ; WS2812_data[22]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.600      ;
; 0.382 ; WS2812_data[10]    ; WS2812_data[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.601      ;
; 0.473 ; WS2812_data[23]    ; WS2812_data[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.693      ;
; 0.508 ; WS2812_data[12]    ; WS2812_data[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.727      ;
; 0.516 ; WS2812_data[19]    ; WS2812_data[20]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.736      ;
; 0.517 ; WS2812_data[7]     ; WS2812_data[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.736      ;
; 0.517 ; WS2812_data[6]     ; WS2812_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.736      ;
; 0.522 ; WS2812_data[17]    ; WS2812_data[18]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.742      ;
; 0.523 ; WS2812_data[22]    ; WS2812_data[23]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.743      ;
; 0.524 ; WS2812_data[14]    ; WS2812_data[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.743      ;
; 0.557 ; data_send[5]       ; data_send[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.777      ;
; 0.557 ; data_send[7]       ; data_send[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.777      ;
; 0.560 ; bit_send[5]        ; bit_send[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; bit_send[7]        ; bit_send[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.780      ;
; 0.560 ; data_send[6]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.780      ;
; 0.561 ; data_send[2]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.781      ;
; 0.562 ; data_send[4]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.782      ;
; 0.567 ; clk_count[3]       ; clk_count[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; clk_count[13]      ; clk_count[13]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.787      ;
; 0.567 ; clk_count[15]      ; clk_count[15]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.787      ;
; 0.568 ; bit_send[1]        ; bit_send[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; clk_count[1]       ; clk_count[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; clk_count[5]       ; clk_count[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; clk_count[11]      ; clk_count[11]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; clk_count[19]      ; clk_count[19]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; clk_count[29]      ; clk_count[29]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; bit_send[3]        ; bit_send[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; clk_count[6]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; clk_count[17]      ; clk_count[17]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; clk_count[21]      ; clk_count[21]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; clk_count[27]      ; clk_count[27]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; clk_count[31]      ; clk_count[31]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; clk_count[7]       ; clk_count[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; clk_count[9]       ; clk_count[9]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; clk_count[16]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.790      ;
; 0.570 ; clk_count[22]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; clk_count[23]      ; clk_count[23]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; clk_count[2]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; clk_count[14]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; clk_count[18]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; clk_count[25]      ; clk_count[25]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; data_send[1]       ; data_send[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.571 ; data_send[3]       ; data_send[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; clk_count[4]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; clk_count[8]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; clk_count[10]      ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; clk_count[12]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.792      ;
; 0.572 ; clk_count[30]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; bit_send[2]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; clk_count[20]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; clk_count[24]      ; clk_count[24]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; clk_count[26]      ; clk_count[26]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; clk_count[28]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.793      ;
; 0.574 ; bit_send[6]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.794      ;
; 0.577 ; bit_send[4]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.797      ;
; 0.590 ; clk_count[0]       ; clk_count[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.810      ;
; 0.592 ; bit_send[0]        ; bit_send[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.812      ;
; 0.652 ; WS2812_data[2]     ; WS2812_data[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.871      ;
; 0.658 ; WS2812_data[1]     ; WS2812_data[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.877      ;
; 0.660 ; WS2812_data[18]    ; WS2812_data[19]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.880      ;
; 0.671 ; WS2812_data[5]     ; WS2812_data[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.890      ;
; 0.681 ; WS2812_data[8]     ; WS2812_data[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 0.900      ;
; 0.697 ; WS2812_data[16]    ; WS2812_data[17]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 0.917      ;
; 0.791 ; WS2812_data[0]     ; WS2812_data[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.010      ;
; 0.832 ; data_send[7]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.052      ;
; 0.832 ; data_send[5]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.052      ;
; 0.834 ; WS2812_data[11]    ; WS2812_data[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.062      ; 1.053      ;
; 0.834 ; bit_send[7]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.054      ;
; 0.834 ; bit_send[5]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.054      ;
; 0.842 ; clk_count[15]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; clk_count[1]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; clk_count[13]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; clk_count[3]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; bit_send[1]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; clk_count[5]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; clk_count[17]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; clk_count[11]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; clk_count[29]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; clk_count[19]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; bit_send[3]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; clk_count[21]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; clk_count[7]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; clk_count[9]       ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; clk_count[27]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; data_send[1]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; data_send[3]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; clk_count[23]      ; clk_count[24]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; clk_count[25]      ; clk_count[26]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.065      ;
; 0.847 ; data_send[6]       ; data_send[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.063      ; 1.067      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 139.0 MHz ; 139.0 MHz       ; sys_clk    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 12.806 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.311 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.588 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sys_clk'                                                                          ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+
; 12.806 ; bit_send[1]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.806 ; bit_send[1]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.153      ;
; 12.916 ; bit_send[2]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.916 ; bit_send[2]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 7.043      ;
; 12.999 ; bit_send[0]     ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 12.999 ; bit_send[0]     ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.056     ; 6.960      ;
; 13.081 ; WS2812_data[0]  ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.081 ; WS2812_data[0]  ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.873      ;
; 13.273 ; WS2812_data[1]  ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.273 ; WS2812_data[1]  ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.053     ; 6.689      ;
; 13.334 ; bit_send[1]     ; clk_count[23] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[16] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[17] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[18] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[19] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[20] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[21] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[22] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[24] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[25] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[26] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[27] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[29] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[28] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[30] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.334 ; bit_send[1]     ; clk_count[31] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.619      ;
; 13.343 ; bit_send[1]     ; clk_count[4]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[0]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[1]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[2]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[3]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[5]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[6]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[7]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[8]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[9]  ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[10] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[11] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[12] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[13] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[14] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.343 ; bit_send[1]     ; clk_count[15] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.610      ;
; 13.428 ; WS2812_data[22] ; bit_send[1]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[8]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[4]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[0]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[2]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[3]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[5]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[6]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.428 ; WS2812_data[22] ; bit_send[7]   ; sys_clk      ; sys_clk     ; 20.000       ; -0.061     ; 6.526      ;
; 13.448 ; bit_send[2]     ; clk_count[23] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[16] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[17] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[18] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[19] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[20] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[21] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[22] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[24] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[25] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[26] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[27] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[29] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
; 13.448 ; bit_send[2]     ; clk_count[28] ; sys_clk      ; sys_clk     ; 20.000       ; -0.062     ; 6.505      ;
+--------+-----------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sys_clk'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; dat_o~reg0         ; dat_o~reg0         ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state.BIT_SEND_LOW ; state.BIT_SEND_LOW ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; data_send[0]       ; data_send[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.511      ;
; 0.319 ; state.DATA_SEND    ; state.DATA_SEND    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.519      ;
; 0.334 ; data_send[8]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.534      ;
; 0.336 ; bit_send[8]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.536      ;
; 0.338 ; WS2812_data[9]     ; WS2812_data[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.538      ;
; 0.338 ; WS2812_data[3]     ; WS2812_data[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.538      ;
; 0.339 ; WS2812_data[20]    ; WS2812_data[21]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.539      ;
; 0.342 ; WS2812_data[4]     ; WS2812_data[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.542      ;
; 0.343 ; WS2812_data[13]    ; WS2812_data[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.543      ;
; 0.344 ; WS2812_data[10]    ; WS2812_data[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.544      ;
; 0.344 ; WS2812_data[21]    ; WS2812_data[22]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.544      ;
; 0.421 ; WS2812_data[23]    ; WS2812_data[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.621      ;
; 0.463 ; WS2812_data[12]    ; WS2812_data[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.663      ;
; 0.465 ; WS2812_data[7]     ; WS2812_data[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.665      ;
; 0.465 ; WS2812_data[6]     ; WS2812_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.665      ;
; 0.466 ; WS2812_data[19]    ; WS2812_data[20]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.666      ;
; 0.471 ; WS2812_data[17]    ; WS2812_data[18]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.671      ;
; 0.472 ; WS2812_data[14]    ; WS2812_data[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.672      ;
; 0.472 ; WS2812_data[22]    ; WS2812_data[23]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.672      ;
; 0.499 ; data_send[5]       ; data_send[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.699      ;
; 0.499 ; data_send[7]       ; data_send[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.699      ;
; 0.502 ; bit_send[7]        ; bit_send[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.702      ;
; 0.503 ; bit_send[5]        ; bit_send[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.703      ;
; 0.504 ; data_send[6]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.704      ;
; 0.504 ; data_send[4]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.704      ;
; 0.505 ; data_send[2]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.705      ;
; 0.509 ; clk_count[3]       ; clk_count[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; clk_count[13]      ; clk_count[13]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.709      ;
; 0.509 ; clk_count[15]      ; clk_count[15]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.709      ;
; 0.510 ; bit_send[1]        ; bit_send[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; clk_count[5]       ; clk_count[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; clk_count[11]      ; clk_count[11]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; clk_count[19]      ; clk_count[19]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.710      ;
; 0.510 ; clk_count[29]      ; clk_count[29]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.710      ;
; 0.511 ; bit_send[3]        ; bit_send[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[1]       ; clk_count[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[6]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[17]      ; clk_count[17]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[21]      ; clk_count[21]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[27]      ; clk_count[27]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.511 ; clk_count[31]      ; clk_count[31]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; clk_count[22]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.712      ;
; 0.513 ; clk_count[2]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; clk_count[7]       ; clk_count[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; clk_count[9]       ; clk_count[9]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; clk_count[14]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.713      ;
; 0.513 ; clk_count[16]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.713      ;
; 0.514 ; clk_count[4]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; clk_count[23]      ; clk_count[23]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; clk_count[12]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; clk_count[18]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; clk_count[25]      ; clk_count[25]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; data_send[1]       ; data_send[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.514 ; data_send[3]       ; data_send[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.714      ;
; 0.515 ; bit_send[2]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; clk_count[8]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; clk_count[10]      ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; clk_count[20]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; clk_count[28]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.515 ; clk_count[30]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.715      ;
; 0.516 ; bit_send[6]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; clk_count[24]      ; clk_count[24]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.716      ;
; 0.516 ; clk_count[26]      ; clk_count[26]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.716      ;
; 0.519 ; bit_send[4]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.719      ;
; 0.528 ; clk_count[0]       ; clk_count[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.728      ;
; 0.530 ; bit_send[0]        ; bit_send[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.730      ;
; 0.599 ; WS2812_data[2]     ; WS2812_data[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.799      ;
; 0.603 ; WS2812_data[1]     ; WS2812_data[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.803      ;
; 0.608 ; WS2812_data[18]    ; WS2812_data[19]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.808      ;
; 0.609 ; WS2812_data[5]     ; WS2812_data[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.809      ;
; 0.618 ; WS2812_data[8]     ; WS2812_data[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.818      ;
; 0.646 ; WS2812_data[16]    ; WS2812_data[17]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.846      ;
; 0.718 ; WS2812_data[0]     ; WS2812_data[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.918      ;
; 0.743 ; data_send[7]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.943      ;
; 0.743 ; data_send[5]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.943      ;
; 0.747 ; bit_send[7]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.947      ;
; 0.748 ; bit_send[5]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.948      ;
; 0.753 ; clk_count[13]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; clk_count[15]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; clk_count[3]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; data_send[4]       ; data_send[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; data_send[6]       ; data_send[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.753 ; data_send[0]       ; data_send[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.953      ;
; 0.754 ; bit_send[1]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; clk_count[5]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; clk_count[11]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; clk_count[19]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; clk_count[29]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.754 ; data_send[2]       ; data_send[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.954      ;
; 0.755 ; bit_send[3]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.955      ;
; 0.755 ; clk_count[21]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.955      ;
; 0.755 ; clk_count[27]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.955      ;
; 0.756 ; clk_count[1]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.956      ;
; 0.756 ; clk_count[17]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.956      ;
; 0.758 ; clk_count[7]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.958      ;
; 0.758 ; clk_count[9]       ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.958      ;
; 0.759 ; data_send[3]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.959      ;
; 0.759 ; data_send[1]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.056      ; 0.959      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; sys_clk ; 15.246 ; 0.000           ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; sys_clk ; 0.187 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; sys_clk ; 9.262 ; 0.000                          ;
+---------+-------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sys_clk'                                                                               ;
+--------+-----------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+--------------------+--------------+-------------+--------------+------------+------------+
; 15.246 ; bit_send[1]     ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.246 ; bit_send[1]     ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.724      ;
; 15.370 ; bit_send[0]     ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.370 ; bit_send[0]     ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.600      ;
; 15.394 ; bit_send[2]     ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.394 ; bit_send[2]     ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.037     ; 4.576      ;
; 15.407 ; dat_o~reg0      ; dat_o              ; sys_clk      ; sys_clk     ; 20.000       ; -1.094     ; 2.499      ;
; 15.502 ; WS2812_data[0]  ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.502 ; WS2812_data[0]  ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.466      ;
; 15.628 ; WS2812_data[1]  ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.628 ; WS2812_data[1]  ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.032     ; 4.347      ;
; 15.694 ; WS2812_data[22] ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.694 ; WS2812_data[22] ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.274      ;
; 15.702 ; bit_send[1]     ; clk_count[23]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[16]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[17]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[18]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[19]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[20]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[21]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[22]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[24]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[25]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[26]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[27]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[29]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[28]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[30]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.702 ; bit_send[1]     ; clk_count[31]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.260      ;
; 15.708 ; bit_send[1]     ; clk_count[4]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[0]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[1]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[2]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[3]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[5]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[6]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[7]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[8]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[9]       ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[10]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[11]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[12]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[13]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[14]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.708 ; bit_send[1]     ; clk_count[15]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.254      ;
; 15.734 ; bit_send[1]     ; state.BIT_SEND_LOW ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 4.231      ;
; 15.738 ; WS2812_data[18] ; bit_send[1]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[8]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[4]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[0]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[2]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[3]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[5]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[6]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.738 ; WS2812_data[18] ; bit_send[7]        ; sys_clk      ; sys_clk     ; 20.000       ; -0.039     ; 4.230      ;
; 15.820 ; bit_send[1]     ; state.DATA_SEND    ; sys_clk      ; sys_clk     ; 20.000       ; -0.042     ; 4.145      ;
; 15.826 ; bit_send[0]     ; clk_count[23]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.136      ;
; 15.826 ; bit_send[0]     ; clk_count[16]      ; sys_clk      ; sys_clk     ; 20.000       ; -0.045     ; 4.136      ;
+--------+-----------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sys_clk'                                                                                  ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; dat_o~reg0         ; dat_o~reg0         ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state.BIT_SEND_LOW ; state.BIT_SEND_LOW ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; data_send[0]       ; data_send[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; WS2812_data[9]     ; WS2812_data[10]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; WS2812_data[3]     ; WS2812_data[4]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; state.DATA_SEND    ; state.DATA_SEND    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; WS2812_data[20]    ; WS2812_data[21]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; bit_send[8]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.318      ;
; 0.197 ; WS2812_data[4]     ; WS2812_data[5]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.317      ;
; 0.198 ; WS2812_data[13]    ; WS2812_data[14]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.198 ; data_send[8]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.318      ;
; 0.199 ; WS2812_data[21]    ; WS2812_data[22]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.319      ;
; 0.200 ; WS2812_data[10]    ; WS2812_data[11]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.320      ;
; 0.252 ; WS2812_data[23]    ; WS2812_data[0]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.372      ;
; 0.260 ; WS2812_data[12]    ; WS2812_data[13]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.380      ;
; 0.267 ; WS2812_data[6]     ; WS2812_data[7]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; WS2812_data[7]     ; WS2812_data[8]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; WS2812_data[19]    ; WS2812_data[20]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.389      ;
; 0.272 ; WS2812_data[14]    ; WS2812_data[15]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.392      ;
; 0.272 ; WS2812_data[17]    ; WS2812_data[18]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.392      ;
; 0.274 ; WS2812_data[22]    ; WS2812_data[23]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.394      ;
; 0.298 ; data_send[5]       ; data_send[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; bit_send[5]        ; bit_send[5]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; bit_send[7]        ; bit_send[7]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; data_send[7]       ; data_send[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; data_send[2]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; data_send[6]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.421      ;
; 0.301 ; data_send[4]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.421      ;
; 0.303 ; clk_count[15]      ; clk_count[15]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; bit_send[1]        ; bit_send[1]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; bit_send[3]        ; bit_send[3]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clk_count[3]       ; clk_count[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[5]       ; clk_count[5]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[13]      ; clk_count[13]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clk_count[31]      ; clk_count[31]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; clk_count[1]       ; clk_count[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[6]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[7]       ; clk_count[7]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[11]      ; clk_count[11]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[17]      ; clk_count[17]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[19]      ; clk_count[19]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[21]      ; clk_count[21]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[27]      ; clk_count[27]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_count[29]      ; clk_count[29]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; bit_send[2]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; bit_send[6]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; clk_count[23]      ; clk_count[23]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[2]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[8]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[9]       ; clk_count[9]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[14]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[16]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[22]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_count[25]      ; clk_count[25]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; data_send[1]       ; data_send[1]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; data_send[3]       ; data_send[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; clk_count[4]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[10]      ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[12]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[18]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[20]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[24]      ; clk_count[24]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; clk_count[30]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; clk_count[26]      ; clk_count[26]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; clk_count[28]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.428      ;
; 0.309 ; bit_send[4]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.430      ;
; 0.316 ; clk_count[0]       ; clk_count[0]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; bit_send[0]        ; bit_send[0]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.438      ;
; 0.334 ; WS2812_data[2]     ; WS2812_data[3]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.454      ;
; 0.339 ; WS2812_data[1]     ; WS2812_data[2]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.459      ;
; 0.340 ; WS2812_data[18]    ; WS2812_data[19]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.460      ;
; 0.345 ; WS2812_data[5]     ; WS2812_data[6]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.465      ;
; 0.346 ; WS2812_data[8]     ; WS2812_data[9]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.466      ;
; 0.361 ; WS2812_data[16]    ; WS2812_data[17]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.481      ;
; 0.425 ; WS2812_data[0]     ; WS2812_data[1]     ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.546      ;
; 0.433 ; WS2812_data[11]    ; WS2812_data[12]    ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.553      ;
; 0.447 ; data_send[5]       ; data_send[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; bit_send[7]        ; bit_send[8]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; bit_send[5]        ; bit_send[6]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.569      ;
; 0.448 ; data_send[7]       ; data_send[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.568      ;
; 0.452 ; clk_count[15]      ; clk_count[16]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; bit_send[1]        ; bit_send[2]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; bit_send[3]        ; bit_send[4]        ; sys_clk      ; sys_clk     ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clk_count[5]       ; clk_count[6]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; clk_count[13]      ; clk_count[14]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; clk_count[3]       ; clk_count[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; clk_count[1]       ; clk_count[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[7]       ; clk_count[8]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[21]      ; clk_count[22]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[11]      ; clk_count[12]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[17]      ; clk_count[18]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[19]      ; clk_count[20]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[29]      ; clk_count[30]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_count[27]      ; clk_count[28]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; data_send[1]       ; data_send[2]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; data_send[3]       ; data_send[4]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[9]       ; clk_count[10]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[23]      ; clk_count[24]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; clk_count[25]      ; clk_count[26]      ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.575      ;
; 0.458 ; data_send[2]       ; data_send[3]       ; sys_clk      ; sys_clk     ; 0.000        ; 0.036      ; 0.578      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.939 ; 0.187 ; N/A      ; N/A     ; 9.262               ;
;  sys_clk         ; 11.939 ; 0.187 ; N/A      ; N/A     ; 9.262               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  sys_clk         ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dat_o         ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dat_o         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.47e-08 V                   ; 3.11 V              ; -0.0361 V           ; 0.311 V                              ; 0.293 V                              ; 9.52e-10 s                  ; 9.14e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.47e-08 V                  ; 3.11 V             ; -0.0361 V          ; 0.311 V                             ; 0.293 V                             ; 9.52e-10 s                 ; 9.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dat_o         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.19e-06 V                   ; 3.1 V               ; -0.0166 V           ; 0.106 V                              ; 0.184 V                              ; 1.19e-09 s                  ; 1.24e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.19e-06 V                  ; 3.1 V              ; -0.0166 V          ; 0.106 V                             ; 0.184 V                             ; 1.19e-09 s                 ; 1.24e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dat_o         ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 6844     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sys_clk    ; sys_clk  ; 6844     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+---------------------------------------+
; Clock Status Summary                  ;
+--------+---------+------+-------------+
; Target ; Clock   ; Type ; Status      ;
+--------+---------+------+-------------+
; clk    ; sys_clk ; Base ; Constrained ;
+--------+---------+------+-------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Tue Mar 18 14:41:14 2025
Info: Command: quartus_sta ws2812_test_demo -c ws2812_test_demo
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'ws2812_test_demo.out.sdc'
Warning (332070): Port "dat_o" relative to the rising edge of clock "sys_clk" does not specify a min-fall output delay
Warning (332070): Port "dat_o" relative to the rising edge of clock "sys_clk" does not specify a min-rise output delay
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.939
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.939               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.578
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.578               0.000 sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 12.806
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    12.806               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.588               0.000 sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From sys_clk (Rise) to sys_clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 15.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.246               0.000 sys_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.262               0.000 sys_clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 4853 megabytes
    Info: Processing ended: Tue Mar 18 14:41:15 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


