// Seed: 790692406
module module_0 (
    input logic id_0,
    output id_1,
    input id_2
);
  assign id_1[1 : 1'b0] = 1'b0 ? 1 : (1);
endmodule
