---
layout: post
title: "4-1 MOS 커패시터"
author: ws
cateories: [ silicon ]
beforetoc: ""
image: assets/images/wspj4.png
toc: true
---

# 4 MOS 커패시터

## 0 MOS

![img1](/images/ws_4/1.png)

MOS는 metal-oxide-semiconductor의 약자이며 위의 그림과 같다. 사진의 위에서부터 게이트(gate)라 부르는 금속 단자, 실리콘 산화막과 같은 절연막, 반도체 바디라고도 하는 기판으로 구성된다. 4장에서는 MOS에 가해지는 전압에 따라 MOS에 어떠한 변화가 생기는지 알아볼 것이다.

> $$V_{g} = V_{fb} + \phi_{s} + V_{ox}$$

게이트접압은 평탄밴드 전압 + 표면 전위 + 산화막에 걸리는 접압이다. 
4.1의 평탄 밴드 조건에서의 경우 표면 전위와 산화막에 걸리는 접압은 0이다.

## 1 평탄 밴드 조건과 평탄 밴드 전압

![img2](/images/ws_4/3.png)
![img3](/images/ws_4/4.png)

위의 왼쪽 그림은 게이트에 전압이 걸리지 않았을 때의 밴드 다이어그램이다. 이때 게이트에 음의 전압을 가하여 왼쪽 밴드 다이어그램을 상승시킴으로써 오른쪽 그림과 같이 평탄한 밴드 다이어그램을 만들 수 있다. 이때의 전압을 평탄 밴드 조건(flat-band condition)이라고 하고 이때의 전압을 평탄 밴드 전압(flat–band voltage)이라고 한다. 여기에서 는 진공 레벨(vacuum level)을 의미하며 해당 물질의 외부에서 전자가 갖는 에너지를 나타낸다. 따라서 와 의 차이가 작을수록 전자가 전이하기 쉽고 이 차이를 전자 친화력(electron affinity)이라고한다. 오른쪽 그림에서 실리콘 산화막의 는 실리콘의 보다 3.1eV높다. 이 값은 반도체 기판과 실리콘 산화막 계면에서 전자에 대한 에너지 장벽(electron energy barrier)으로 작용한다. 마찬가지로 정공에 대한 에너지 장벽(hole energy barrier)은 4.8eV임을 알 수 있다.

## 2 표면 축적
그럼 평탄 밴드 전압보다 더 낮은 음의 게이트 전압값을 갖는 밴드 다이어그램은 아래 그림과 같이 게이트 쪽의 밴드가 위쪽으로 올라가게 된다. 그림에서처럼 에너지 밴드가 게이트를 향해 위로 올라가는 기울기를 가지면 (산화막에 걸리는 전압)는 음의 값을 가진다.

![img3](/images/ws_4/4.png)

접합 표면에서의 정공 농도는 다음과 같다.

> $$P_{s} = N_{a}e^{-q\phi_{s}/kT}$$

표면 전위 $$\phi_{s}$$는 -100mV정도이므로 $p_{s} \gg N_{a}$$임을 알 수 있다. 따라서 실리콘 표면 근처엔 매우 많은 정공이 축적되는 표면 축적(surface accumulation)이 생긴다. 이 정공들을 축적층 정공(accumulation-layer hole)이라고 하고 이들을 전하로 환산한 값을 축적 전하(accumulation charge)라고 한다. 만약 기판이 N형이라면 축적되는 것은 전자가 된다.


## 3 표면 공핍
4.2와 반대로 평탄 밴드 전압보다 더 큰 양의 게이트 전압값을 갖는 밴드 다이어그램은 아래 그림과 같이 게이트 쪽의 밴드가 아래쪽으로 내려가게 된다. 

![img4](/images/ws_4/7.png)

이때 실리콘의 표면에는 공핍 영역이 형성되는데 이를 표면 공핍(surface depletion)이라 한다. 공핍층의 폭 $$W_{dep}$$을 다음과 같이 $$V_{g}$$에 대한 함수로 표현할 수 있고 $$W_{dep}$$값을 알면 표면 전위와 산화막에 걸리는 접압을 구할 수 있다. ($$W_{dep}$$는 3.2 참조)

> $$V_{g} = V_{fb} + \phi_{s} + V_{ox} = V_{fb} + \frac{qN_{a}W_{dep}^{2}}{2\varepsilon_{s}} + \frac{qN_{a}W_{dep}}{C_{ox}}$$


## 4 문턱 조건 및 문턱 전압
 4.3에서 보다 의 값을 더 큰 양의 값으로 증가시킨다면 실리콘 표면은 더 이상 공핍 상태가 아니고 반전 문턱 조건에 도달하게 된다. 여기에서 반전의 의미는 실리콘 표면이 P형에서 N형으로 뒤집힘을 의미한다. 문턱 조건의 표면 전위는 다음과 같다.

> $$\phi_{st} = 2\phi_{B} = 2\frac{kT}{q}ln\frac{N_{a}}{n_{i}}$$

문턱 조건에서의 $$V_{g}$$는 문턱 전압(threshold voltage)이라고 하고 $$V_{t}$$로 표기하며 다음과 같이 구할 수 있다.

> $$V_{t} = V_{fb} + 2\phi_{B} + \frac{\sqrt{qN_{a}2\varepsilon_{s}2\phi_{B}}}{C_{ox}}$$

## 5 문턱 조건 이후의 강반전
 그렇다면 가 보다 더 커진다면 어떻게 될까 아래 그림을 보자.

![img5](/images/ws_4/11.png)

그림 a와 같이 실리콘 기판에 반전 상태로 만드는 전자(inversion electron)들로 찬 반전층(inversion layer)형성된다. 표면 전위 는 2이상으로는 거의 증가하지 않는데 그 이유는 2이상으로 조금만 증가하여도 훨씬 높은 표면 전자 농도를 유도하고 그로 인해 높아진 Vox는 Vg 증가분의 대부분을 차지하기 때문이다. 다음 그림과 식을 참고하면 이해하기 편할 것이다.

![img6](/images/ws_4/12.png)

> $$V_{g} = V_{fb} + \phi_{s} +V_{ox}$$

$$\phi_{s}$$가 크게 증가하지 않는다면 공핍층의 폭도 거의 변동하지 않으므로 대략적인 $$W_{dep}$$의 최대값은 다음과 같이 쓸 수 있다.

> $$W_{dmax} = \sqrt{\frac{2\varepsilon_{s}2\phi_{B}}{qN_{a}}}$$




