# I2C-PROYECTO

Proyecto I2C, data de configuraci贸n y elementos necesarios para poder visualizar el funcionamiento del m贸dulo I2C del procesador RISC-V. Esta es una versi贸n inicial que no comprende el funcionamiento completo  ni totalmente correcto en su totalidad sino m谩s bien una primera aproximaci贸n para el desarrollo del m贸dulo.

# I2C Write Module Project

## Prop贸sito del m贸dulo

El m贸dulo dise帽ado implementa un controlador I2C que soporta operaci贸n en modo Maestro/Esclavo para realizar operaciones de escritura. Este m贸dulo genera las se帽ales necesarias para transmitir datos hacia un perif茅rico conectado a trav茅s del bus I2C, incluyendo el manejo de condiciones de inicio, parada y control de ACK/NACK.

## Configuraci贸n

### Especificaciones del m贸dulo

- **Frecuencia de operaci贸n**: 100 kHz (configurable).
- **Modo de operaci贸n**: Maestro/Esclavo.
- **Direcciones soportadas**: 7 bits.
- **Funciones**:
  - Generaci贸n de condiciones Start/Stop.
  - Transmisi贸n de datos al perif茅rico.
  - Manejo de se帽ales ACK/NACK.
  - Generaci贸n de interrupciones al completar la escritura.
  - Configuraci贸n de prescaler para control del reloj.

### Configuraci贸n de Pines

| Pin   | Direcci贸n | Descripci贸n                           |
| ----- | --------- | ------------------------------------- |
| SDA   | Inout     | L铆nea de datos seriales.              |
| SCL   | Output    | L铆nea de reloj serial.                |
| RESET | Input     | Se帽al de reset del controlador.       |
| INT   | Output    | Se帽al de interrupci贸n para escritura. |
| CLK   | Input     | Reloj del sistema.                    |
| VDD   | Power     | Alimentaci贸n positiva.                |
| GND   | Power     | Conexi贸n a tierra.                    |

## Diagrama de bloques

El diagrama de bloques junto con la m谩quina de estados no difiere entre lectura y escritura, las imagenes se encuentran disponibles en el otro archivo README.

## Cobertura de la especificaci贸n

Se cubrieron las siguientes funcionalidades:

- Operaci贸n b谩sica en modo Maestro para escritura.
- Generaci贸n de condiciones Start y Stop.
- Transmisi贸n de datos hacia el perif茅rico.
- Gesti贸n de ACK/NACK por parte del perif茅rico.

### Elementos pendientes

- Manejo avanzado de m煤ltiples perif茅ricos en simult谩neo.
- Manejo de interrupciones.

## Pantallazos de diagramas de tiempo

![alt text](./results/tb_escritura-1.jpg)

El diagrama de tiempo corresponde a una simulaci贸n del testbench para el m贸dulo I2C en una operaci贸n de escritura. Aqu铆 se detalla c贸mo las se帽ales se comportan durante la transferencia de datos desde el controlador I2C hacia un perif茅rico conectado al bus. A continuaci贸n, se describe el proceso observado:

La simulaci贸n comienza con la se帽al `addr[6:0]`, la cual especifica la direcci贸n del perif茅rico que el maestro I2C intenta acceder. En este caso, la direcci贸n est谩 configurada en `55` (hexadecimal). Esta direcci贸n es esencial para que el perif茅rico conectado reconozca que es el destinatario de la comunicaci贸n. La se帽al de reloj del sistema (`clk`) est谩 activa durante toda la operaci贸n, sincronizando las transiciones de todas las se帽ales del controlador. La se帽al `enable` est谩 habilitada, indicando que el m贸dulo est谩 en funcionamiento.

En el bloque de configuraci贸n, el registro `i2c_bitrate[31:0]` establece la frecuencia de operaci贸n del bus I2C. El valor configurado (`0007A120` en hexadecimal) corresponde a una frecuencia calculada para cumplir con los est谩ndares de comunicaci贸n del protocolo, alrededor de 100 kHz. Los registros `i2c_ctrl_reg[7:0]` y `i2c_ctrl_wire[7:0]` controlan las operaciones del bus I2C, como iniciar la escritura y gestionar las condiciones de inicio y parada. Durante la simulaci贸n, los valores de estos registros cambian en momentos clave, pasando de `50` a `48`, lo que refleja comandos espec铆ficos para iniciar y procesar la operaci贸n de escritura.

En el flujo de datos, se observa que `i2c_data_out[7:0]` contiene el valor `AA` al comienzo de la operaci贸n, lo que indica que el controlador est谩 transmitiendo la direcci贸n hacia el perif茅rico. Posteriormente, se env铆a el valor `55`, lo que confirma la transmisi贸n secuencial de datos. La l铆nea `i2c_scl` (reloj serial) genera pulsos regulares, sincronizando la transferencia de bits en la l铆nea de datos `i2c_sda`. La actividad en `i2c_sda` muestra los cambios correspondientes a los datos transmitidos, siguiendo el protocolo I2C para cada bit enviado.

Por otro lado, las se帽ales asociadas a la memoria (`mem_addr[31:0]`, `mem_rdata[31:0]`, `mem_wdata[31:0]`, `mem_ready`, y `mem_valid`) reflejan la interacci贸n entre el m贸dulo I2C y los registros internos del controlador. La se帽al `mem_addr` cambia a `0000001F`, indicando la direcci贸n de la memoria que est谩 siendo escrita. Simult谩neamente, `mem_wdata[31:0]` presenta valores como `00000050` y `00000048`, que coinciden con los datos enviados al perif茅rico. Las se帽ales `mem_ready` y `mem_valid` trabajan juntas para sincronizar la transferencia, asegurando que los datos sean enviados en el momento adecuado. La se帽al `mem_wstrb` activa una escritura en la memoria cuando est谩 en `F`, mientras que `rst` permanece inactiva durante esta operaci贸n, lo que asegura que el sistema no se reinicie.

El diagrama de tiempo revela varios aspectos que podr铆an mejorarse o ajustarse en el dise帽o del m贸dulo I2C para operaciones de escritura. Aunque las se帽ales principales como `i2c_sda`, `i2c_scl` y los registros internos funcionan correctamente, se observan posibles inconsistencias en la sincronizaci贸n de se帽ales como `mem_ready` y `mem_valid`, lo que podr铆a provocar errores en ciertas condiciones. Tambi茅n ser铆a necesario validar el comportamiento del m贸dulo con m煤ltiples perif茅ricos en el bus, as铆 como probar el ajuste a velocidades est谩ndar como 400 kHz (Fast Mode) para evaluar su versatilidad. Aunque se observan datos transmitidos (`AA` y `55`), no hay un mecanismo que valide la integridad de los datos escritos en el perif茅rico, como una lectura posterior para confirmaci贸n. Adem谩s, faltan pruebas para escenarios donde el perif茅rico no responde o devuelve un NACK, as铆 como pruebas de transferencias de bloques de datos m谩s grandes. Por 煤ltimo, no se eval煤an expl铆citamente los tiempos de configuraci贸n y retenci贸n para las se帽ales del bus, lo que podr铆a afectar la conformidad con el protocolo I2C en condiciones espec铆ficas. Estas observaciones sugieren la necesidad de pruebas m谩s exhaustivas y posibles ajustes en el dise帽o para garantizar un comportamiento robusto y confiable.

#INSTRUCCIONES
iverilog -o test top.v i2c_registers.v i2c_controller.v i2c_slave_controller.v top_tb.v
vvp test
gtkwake

# I2C Read Module Project

## Prop贸sito del m贸dulo

El m贸dulo dise帽ado implementa un controlador I2C completo que soporta operaci贸n en modo Maestro/periferico con capacidades de configuraci贸n para direcciones de 7 bits y caracter铆sticas como manejo de ACK/NACK y detecci贸n de condiciones Start/Stop.

## Diagrama de bloques y M谩quina de Estados

![alt text](<./results/Diagrama Lab6.png>)

El diagrama de bloques presentado describe la arquitectura general del m贸dulo I2C, donde se pueden identificar claramente las diferentes secciones que permiten implementar el protocolo de comunicaci贸n. En el n煤cleo del dise帽o se encuentra el manejo de dos buses principales: el bus de datos y el bus de direcciones. El bus de datos, que incluye se帽ales como `mem_wdata` y `mem_rdata`, se utiliza para transferir informaci贸n hacia y desde los registros internos del m贸dulo. Por otro lado, el bus de direcciones (`mem_addr`) es el encargado de seleccionar los registros internos espec铆ficos para las operaciones de lectura o escritura, lo cual facilita el acceso y configuraci贸n del m贸dulo desde un sistema externo.

En la parte central del diagrama, se encuentran los registros internos principales que gestionan las operaciones del m贸dulo I2C. El registro `I2C_BITRATE` es responsable de configurar la frecuencia de operaci贸n del bus, ajust谩ndola mediante divisores de reloj que garantizan una velocidad precisa, como los 100 kHz t铆picos en aplicaciones est谩ndar. El registro `I2C_DATA_OUT` almacena los datos que ser谩n enviados hacia el dispositivo periferico, mientras que el registro `I2C_DATA_IN` almacena los datos que el periferico retorna al maestro durante una operaci贸n de lectura. Adicionalmente, el registro `I2C_CTRL` maneja se帽ales clave de control, como la inicializaci贸n de las operaciones, la elecci贸n del modo (lectura o escritura) y el env铆o de las condiciones de inicio y parada (START/STOP).

Un componente muy importante del dise帽o es el controlador de reloj, que se compone de un contador y un divisor. Este subsistema toma el reloj del sistema (`CPU_CLOCK`) y lo ajusta para generar una se帽al de reloj espec铆fica para el bus I2C (`SCL`), que es esencial para sincronizar la comunicaci贸n entre maestro y periferico. El controlador de reloj trabaja en conjunto con la m谩quina secuencial, la cual implementa la l贸gica necesaria para el manejo del protocolo I2C. Esta m谩quina se encarga de gestionar las condiciones de inicio y parada, la generaci贸n de se帽ales de habilitaci贸n (`EN_I2C`), y el control de la l铆nea de datos (`SDA`), adem谩s de manejar los flujos de datos y las respuestas ACK/NACK.

En el dise帽o tambi茅n se incluyen diversas se帽ales de control y estado que facilitan la comunicaci贸n con el entorno externo. Por ejemplo, las se帽ales `mem_valid` y `mem_ready` aseguran la correcta sincronizaci贸n de las transferencias de datos. Adicionalmente, `mem_wstrb` permite definir si la operaci贸n es de escritura (`1`) o lectura (`0`), coordinando el flujo de informaci贸n con los registros internos.

![alt text](./results/maquina.png)

La m谩quina de estados finita mostrada describe el funcionamiento del m贸dulo maestro del protocolo I2C. Comienza en el estado **IDLE**, donde tanto la l铆nea de datos (`SDA`) como la l铆nea de reloj (`SCL`) se encuentran en un nivel alto, indicando que el bus est谩 inactivo y listo para comenzar una operaci贸n. Una vez que se activa la se帽al `I2C_START`, el sistema genera una condici贸n de inicio al llevar la l铆nea `SDA` a nivel bajo mientras `SCL` permanece en alto. Esta transici贸n se帽ala a los perif茅ricos conectados que se est谩 iniciando una operaci贸n de comunicaci贸n.

Despu茅s de establecer la condici贸n de inicio, el maestro pasa al estado **ADDRESS**, donde env铆a la direcci贸n de 7 bits del perif茅rico con el que desea comunicarse, seguida por un bit que indica si la operaci贸n ser谩 de lectura o escritura. Una vez enviada la direcci贸n y el bit de control, el maestro pasa al estado **ACK_CHECK**, donde espera una respuesta de reconocimiento (`ACK`) por parte del perif茅rico. Si se recibe el `ACK`, el maestro confirma que el perif茅rico ha respondido correctamente y contin煤a con la operaci贸n seg煤n el bit de lectura o escritura enviado.

En caso de que el bit de control indique una escritura (`R/W = 0`), el maestro entra al estado **WRITE**. Aqu铆, env铆a un byte de datos desde el registro interno `I2C_DATA_OUT` hacia el perif茅rico. Una vez que el byte ha sido enviado, el maestro genera una interrupci贸n para indicar que la operaci贸n ha sido completada y regresa al estado de verificaci贸n de `ACK` para continuar con la transferencia de datos o finalizar la operaci贸n. Si el perif茅rico env铆a un `NACK`, el maestro detiene la escritura y procede a finalizar la comunicaci贸n.

Si el bit de control indica una lectura (`R/W = 1`), el maestro transita al estado **READ**, donde recibe un byte de datos del perif茅rico y lo almacena en el registro interno `I2C_DATA_IN`. Similar al estado de escritura, una vez recibido el byte, el maestro genera una interrupci贸n para indicar que los datos han sido capturados correctamente. Si el perif茅rico env铆a un `NACK` o no hay m谩s datos disponibles, el maestro termina la operaci贸n de lectura y pasa al estado final.

Finalmente, el maestro entra en el estado **STOP** para generar una condici贸n de parada. Esto se logra llevando la l铆nea `SDA` de nivel bajo a nivel alto mientras `SCL` permanece en alto, se帽alando a los perif茅ricos que la operaci贸n de comunicaci贸n ha concluido. Una vez completada la condici贸n de parada, el m贸dulo regresa al estado **IDLE**, quedando disponible para iniciar una nueva operaci贸n.

## Configuraci贸n

### Especificaciones del m贸dulo

- **Frecuencia de operaci贸n**: 100 kHz (configurable).
- **Modo de operaci贸n**: Maestro/periferico.
- **Direcciones soportadas**: 7 bits.
- **Funciones**:
  - Detecci贸n de condiciones Start/Stop.
  - Manejo de ACK/NACK.
  - Configuraci贸n del prescaler.

### Configuraci贸n de Pines

| Pin   | Direcci贸n | Descripci贸n                     |
| ----- | --------- | ------------------------------- |
| SDA   | Inout     | L铆nea de datos seriales.        |
| SCL   | Input     | L铆nea de reloj serial.          |
| RESET | Input     | Se帽al de reset del controlador. |
| INT   | Output    | Se帽al de interrupci贸n.          |
| CLK   | Input     | Reloj del sistema.              |
| VDD   | Power     | Alimentaci贸n positiva.          |
| GND   | Power     | Conexi贸n a tierra.              |

## Cobertura de la especificaci贸n

Se cubrieron las siguientes funcionalidades:

- Operaci贸n b谩sica en modo Maestro y periferico.
- Configuraci贸n de direcciones de 7 bits.
- Soporte para generaci贸n de interrupciones.
- Detecci贸n de condiciones Start y Stop.

### Elementos pendientes

- Implementaci贸n de direccionamiento de 10 bits.
- Soporte para m煤ltiples perifericos simult谩neamente.
- Mejoras en la optimizaci贸n del tiempo de respuesta.

## Pantallazos de diagramas de tiempo

![alt text](./results/image9.png)

El diagrama de tiempo presentado corresponde a una prueba de lectura del m贸dulo I2C, donde se eval煤a su capacidad para interactuar correctamente con un dispositivo periferico y una memoria asociada. En la se帽al `addr[6:0]`, se observa que la direcci贸n del periferico est谩 configurada en `54` (hexadecimal), lo cual indica que se intenta establecer comunicaci贸n con un dispositivo en esta direcci贸n. La se帽al de reloj `clk` sincroniza todas las operaciones, mientras que la se帽al `enable` habilita el funcionamiento del m贸dulo. Estas configuraciones iniciales son fundamentales para iniciar la operaci贸n de lectura.

El controlador est谩 configurado mediante los registros `i2c_bitrate[31:0]`, que establece una frecuencia de operaci贸n para el bus I2C, y `i2c_ctrl_reg[7:0]` junto con `i2c_ctrl_wire[7:0]`, los cuales estan configurados para una operaci贸n de lectura activa, reflejados en el valor `50`. Estas configuraciones sugieren que el controlador emite las se帽ales necesarias para iniciar y mantener la comunicaci贸n.

En las se帽ales de datos `i2c_data_out[7:0]` y `i2c_data_in[7:0]`, se puede observar que el m贸dulo I2C env铆a el dato `A9` al periferico al inicio de la operaci贸n. Sin embargo, la se帽al `i2c_data_in` permanece en `00` durante toda la simulaci贸n, lo cual indica que no se reciben datos v谩lidos desde el dispositivo periferico. Este comportamiento podr铆a deberse a que el periferico no est谩 reconociendo correctamente la direcci贸n `54`, o bien a que no est谩 enviando una respuesta adecuada a las se帽ales emitidas por el maestro. Adicionalmente, las se帽ales `i2c_scl` (reloj del bus) y `i2c_sda` (datos del bus) muestran actividad, con `i2c_scl` generando pulsos de reloj como se espera en una operaci贸n I2C, pero la ausencia de cambios significativos en `i2c_sda` sugiere una falta de respuesta del periferico.

En cuanto a la interacci贸n con la memoria, las se帽ales `mem_addr[31:0]` y `mem_rdata[31:0]` indican que el m贸dulo intenta leer datos de diferentes direcciones de memoria, pero el valor de `mem_rdata` permanece en `00000000`, indicando que no se obtiene informaci贸n v谩lida. Este problema podr铆a estar relacionado con la falta de alineaci贸n entre las se帽ales `mem_ready` y `mem_valid`, las cuales deben sincronizarse adecuadamente para garantizar la transferencia correcta de datos. Durante la simulaci贸n, se observan intentos de comunicaci贸n, pero la falta de datos v谩lidos tanto en `i2c_data_in` como en `mem_rdata` refleja una falla en el flujo completo de datos desde el periferico hasta la memoria.

Por 煤ltimo, la se帽al `rst` activa inicialmente el sistema para garantizar su correcta inicializaci贸n, y la se帽al `rw` indica que el controlador est谩 en modo de lectura, con un valor de `0`. Sin embargo, a pesar de que las se帽ales de control parecen funcionar como se espera, el sistema no logra completar con 茅xito la operaci贸n de lectura debido a problemas de comunicaci贸n entre el maestro I2C, el periferico y la memoria. Es necesario verificar la configuraci贸n del periferico I2C para asegurar que responde a la direcci贸n configurada, as铆 como revisar las se帽ales de control y sincronizaci贸n, particularmente `mem_ready` y `mem_valid`, para garantizar un flujo correcto de datos. Tambi茅n ser铆a 煤til revisar la implementaci贸n del protocolo en el periferico y validar si las se帽ales generadas por el maestro cumplen con las especificaciones del protocolo I2C.

## Instrucciones

iverilog -o test top.v i2c_registers.v i2c_controller.v i2c_slave_controller.v top_tb.v

vvp test

gtkwake

## Cr茅ditos

Proyecto desarrollado como trabajo final de la asignatura electiva Dise帽o de Circuitos Integrados del programa de Ingenier铆a Electr贸nica de la Universidad del Quind铆o.

Desarrollado por los estudiantes Daniel Alejandro Cangrejo L贸pez, Santiago Alfonso Luna Rueda, Alvaro Seb谩stian Hernandez Ramirez y Andrea Carolina Soler Ramirez con base en los requerimientos dados por los docentes Iv谩n Mar铆n y Alexander Vera.

Cualquier duda o mejora, 隆no dudes en contribuir! 
