Fitter report for singlecycle
Sat Nov 16 11:10:45 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Sat Nov 16 11:10:45 2024           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; singlecycle                                     ;
; Top-level Entity Name              ; wrapper                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 3,652 / 33,216 ( 11 % )                         ;
;     Total combinational functions  ; 3,017 / 33,216 ( 9 % )                          ;
;     Dedicated logic registers      ; 1,297 / 33,216 ( 4 % )                          ;
; Total registers                    ; 1297                                            ;
; Total pins                         ; 145 / 475 ( 31 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; AUD_ADCDAT    ; PIN_B5        ; QSF Assignment ;
; Location ;                ;              ; AUD_ADCLRCK   ; PIN_C5        ; QSF Assignment ;
; Location ;                ;              ; AUD_BCLK      ; PIN_B4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACDAT    ; PIN_A4        ; QSF Assignment ;
; Location ;                ;              ; AUD_DACLRCK   ; PIN_C6        ; QSF Assignment ;
; Location ;                ;              ; AUD_XCK       ; PIN_A5        ; QSF Assignment ;
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[0]  ; PIN_T6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[10] ; PIN_Y1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[11] ; PIN_V5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[1]  ; PIN_V4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[2]  ; PIN_V3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[3]  ; PIN_W2        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[4]  ; PIN_W1        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[5]  ; PIN_U6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[6]  ; PIN_U7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[7]  ; PIN_U5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[8]  ; PIN_W4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_ADDR[9]  ; PIN_W3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_0     ; PIN_AE2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_BA_1     ; PIN_AE3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CAS_N    ; PIN_AB3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CKE      ; PIN_AA6       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CLK      ; PIN_AA7       ; QSF Assignment ;
; Location ;                ;              ; DRAM_CS_N     ; PIN_AC3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[0]    ; PIN_V6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[10]   ; PIN_AB1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[11]   ; PIN_AA4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[12]   ; PIN_AA3       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[13]   ; PIN_AC2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[14]   ; PIN_AC1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[15]   ; PIN_AA5       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[1]    ; PIN_AA2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[2]    ; PIN_AA1       ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[3]    ; PIN_Y3        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[4]    ; PIN_Y4        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[5]    ; PIN_R8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[6]    ; PIN_T8        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[7]    ; PIN_V7        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[8]    ; PIN_W6        ; QSF Assignment ;
; Location ;                ;              ; DRAM_DQ[9]    ; PIN_AB2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_LDQM     ; PIN_AD2       ; QSF Assignment ;
; Location ;                ;              ; DRAM_RAS_N    ; PIN_AB4       ; QSF Assignment ;
; Location ;                ;              ; DRAM_UDQM     ; PIN_Y5        ; QSF Assignment ;
; Location ;                ;              ; DRAM_WE_N     ; PIN_AD3       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[0]    ; PIN_AC18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[10]   ; PIN_AE17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[11]   ; PIN_AF17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[12]   ; PIN_W16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[13]   ; PIN_W15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[14]   ; PIN_AC16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[15]   ; PIN_AD16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[16]   ; PIN_AE16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[17]   ; PIN_AC15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[18]   ; PIN_AB15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[19]   ; PIN_AA15      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[1]    ; PIN_AB18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[20]   ; PIN_Y15       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[21]   ; PIN_Y14       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[2]    ; PIN_AE19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[3]    ; PIN_AF19      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[4]    ; PIN_AE18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[5]    ; PIN_AF18      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[6]    ; PIN_Y16       ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[7]    ; PIN_AA16      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[8]    ; PIN_AD17      ; QSF Assignment ;
; Location ;                ;              ; FL_ADDR[9]    ; PIN_AC17      ; QSF Assignment ;
; Location ;                ;              ; FL_CE_N       ; PIN_V17       ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[0]      ; PIN_AD19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[1]      ; PIN_AC19      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[2]      ; PIN_AF20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[3]      ; PIN_AE20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[4]      ; PIN_AB20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[5]      ; PIN_AC20      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[6]      ; PIN_AF21      ; QSF Assignment ;
; Location ;                ;              ; FL_DQ[7]      ; PIN_AE21      ; QSF Assignment ;
; Location ;                ;              ; FL_OE_N       ; PIN_W17       ; QSF Assignment ;
; Location ;                ;              ; FL_RST_N      ; PIN_AA18      ; QSF Assignment ;
; Location ;                ;              ; FL_WE_N       ; PIN_AA17      ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[0]     ; PIN_D25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[10]    ; PIN_N18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[11]    ; PIN_P18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[12]    ; PIN_G23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[13]    ; PIN_G24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[14]    ; PIN_K22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[15]    ; PIN_G25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[16]    ; PIN_H23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[17]    ; PIN_H24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[18]    ; PIN_J23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[19]    ; PIN_J24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[1]     ; PIN_J22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[20]    ; PIN_H25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[21]    ; PIN_H26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[22]    ; PIN_H19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[23]    ; PIN_K18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[24]    ; PIN_K19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[25]    ; PIN_K21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[26]    ; PIN_K23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[27]    ; PIN_K24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[28]    ; PIN_L21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[29]    ; PIN_L20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[2]     ; PIN_E26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[30]    ; PIN_J25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[31]    ; PIN_J26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[32]    ; PIN_L23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[33]    ; PIN_L24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[34]    ; PIN_L25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[35]    ; PIN_L19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[3]     ; PIN_E25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[4]     ; PIN_F24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[5]     ; PIN_F23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[6]     ; PIN_J21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[7]     ; PIN_J20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[8]     ; PIN_F25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_0[9]     ; PIN_F26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[0]     ; PIN_K25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[10]    ; PIN_N24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[11]    ; PIN_P24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[12]    ; PIN_R25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[13]    ; PIN_R24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[14]    ; PIN_R20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[15]    ; PIN_T22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[16]    ; PIN_T23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[17]    ; PIN_T24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[18]    ; PIN_T25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[19]    ; PIN_T18       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[1]     ; PIN_K26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[20]    ; PIN_T21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[21]    ; PIN_T20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[22]    ; PIN_U26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[23]    ; PIN_U25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[24]    ; PIN_U23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[25]    ; PIN_U24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[26]    ; PIN_R19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[27]    ; PIN_T19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[28]    ; PIN_U20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[29]    ; PIN_U21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[2]     ; PIN_M22       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[30]    ; PIN_V26       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[31]    ; PIN_V25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[32]    ; PIN_V24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[33]    ; PIN_V23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[34]    ; PIN_W25       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[35]    ; PIN_W23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[3]     ; PIN_M23       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[4]     ; PIN_M19       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[5]     ; PIN_M20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[6]     ; PIN_N20       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[7]     ; PIN_M21       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[8]     ; PIN_M24       ; QSF Assignment ;
; Location ;                ;              ; GPIO_1[9]     ; PIN_M25       ; QSF Assignment ;
; Location ;                ;              ; I2C_SCLK      ; PIN_A6        ; QSF Assignment ;
; Location ;                ;              ; I2C_SDAT      ; PIN_B6        ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[0]   ; PIN_J1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[1]   ; PIN_J2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[2]   ; PIN_H1        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[3]   ; PIN_H2        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[4]   ; PIN_J4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[5]   ; PIN_J3        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[6]   ; PIN_H4        ; QSF Assignment ;
; Location ;                ;              ; LCD_DATA[7]   ; PIN_H3        ; QSF Assignment ;
; Location ;                ;              ; LCD_EN        ; PIN_K3        ; QSF Assignment ;
; Location ;                ;              ; LCD_ON        ; PIN_L4        ; QSF Assignment ;
; Location ;                ;              ; LCD_RS        ; PIN_K1        ; QSF Assignment ;
; Location ;                ;              ; LCD_RW        ; PIN_K4        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; PS2_CLK       ; PIN_D26       ; QSF Assignment ;
; Location ;                ;              ; PS2_DAT       ; PIN_C24       ; QSF Assignment ;
; Location ;                ;              ; SD_CLK        ; PIN_AD25      ; QSF Assignment ;
; Location ;                ;              ; SD_CMD        ; PIN_Y21       ; QSF Assignment ;
; Location ;                ;              ; SD_DAT        ; PIN_AD24      ; QSF Assignment ;
; Location ;                ;              ; SD_DAT3       ; PIN_AC23      ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_RESET      ; PIN_C4        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; UART_RXD      ; PIN_C25       ; QSF Assignment ;
; Location ;                ;              ; UART_TXD      ; PIN_B25       ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 4464 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 4464 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 4461    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/CTMT/singlecycle_ver2/04_kit/output_files/singlecycle.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 3,652 / 33,216 ( 11 % ) ;
;     -- Combinational with no register       ; 2355                    ;
;     -- Register only                        ; 635                     ;
;     -- Combinational with a register        ; 662                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 2473                    ;
;     -- 3 input functions                    ; 389                     ;
;     -- <=2 input functions                  ; 155                     ;
;     -- Register only                        ; 635                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2988                    ;
;     -- arithmetic mode                      ; 29                      ;
;                                             ;                         ;
; Total registers*                            ; 1,297 / 34,593 ( 4 % )  ;
;     -- Dedicated logic registers            ; 1,297 / 33,216 ( 4 % )  ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 266 / 2,076 ( 13 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 145 / 475 ( 31 % )      ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )         ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 0 / 105 ( 0 % )         ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 9% / 9% / 9%            ;
; Peak interconnect usage (total/H/V)         ; 65% / 64% / 66%         ;
; Maximum fan-out                             ; 1297                    ;
; Highest non-global fan-out                  ; 1269                    ;
; Total fan-out                               ; 17000                   ;
; Average fan-out                             ; 3.46                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 3652 / 33216 ( 11 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2355                  ; 0                              ;
;     -- Register only                        ; 635                   ; 0                              ;
;     -- Combinational with a register        ; 662                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2473                  ; 0                              ;
;     -- 3 input functions                    ; 389                   ; 0                              ;
;     -- <=2 input functions                  ; 155                   ; 0                              ;
;     -- Register only                        ; 635                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 2988                  ; 0                              ;
;     -- arithmetic mode                      ; 29                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1297                  ; 0                              ;
;     -- Dedicated logic registers            ; 1297 / 33216 ( 4 % )  ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 266 / 2076 ( 13 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 145                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 17000                 ; 0                              ;
;     -- Registered Connections               ; 3033                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 23                    ; 0                              ;
;     -- Output Ports                         ; 106                   ; 0                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                     ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_50 ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]   ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]   ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]   ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]   ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]    ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]   ; N1    ; 2        ; 0            ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]   ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]   ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]   ; T7    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]   ; U3    ; 1        ; 0            ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]   ; U4    ; 1        ; 0            ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]   ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]   ; V2    ; 1        ; 0            ; 12           ; 3           ; 1269                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]    ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]    ; P25   ; 6        ; 65           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]    ; AE14  ; 7        ; 33           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]    ; AF14  ; 7        ; 33           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]    ; AD13  ; 8        ; 33           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]    ; AC13  ; 8        ; 33           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]    ; C13   ; 3        ; 31           ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]    ; B13   ; 4        ; 31           ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]    ; A13   ; 4        ; 31           ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+
; SRAM_DQ[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
; SRAM_DQ[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0 ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 24 / 64 ( 38 % ) ; 3.3V          ; --           ;
; 2        ; 15 / 59 ( 25 % ) ; 3.3V          ; --           ;
; 3        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
; 4        ; 2 / 58 ( 3 % )   ; 3.3V          ; --           ;
; 5        ; 4 / 65 ( 6 % )   ; 3.3V          ; --           ;
; 6        ; 25 / 59 ( 42 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                        ; Library Name ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
; |wrapper                                                ; 3652 (0)    ; 1297 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 145  ; 0            ; 2355 (0)     ; 635 (0)           ; 662 (0)          ; |wrapper                                                                                                                   ; work         ;
;    |singlecycle:dut|                                    ; 3652 (110)  ; 1297 (0)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2355 (110)   ; 635 (0)           ; 662 (34)         ; |wrapper|singlecycle:dut                                                                                                   ; work         ;
;       |BRC:BRC_block|                                   ; 49 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (21)      ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block                                                                                     ; work         ;
;          |cla_32bit:sub_block|                          ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block                                                                 ; work         ;
;             |cla_4bit:cla_loop[1].cla|                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block|cla_4bit:cla_loop[1].cla                                        ; work         ;
;             |cla_4bit:cla_loop[3].cla|                  ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block|cla_4bit:cla_loop[3].cla                                        ; work         ;
;             |cla_4bit:cla_loop[5].cla|                  ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block|cla_4bit:cla_loop[5].cla                                        ; work         ;
;             |cla_4bit:cla_loop[6].cla|                  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block|cla_4bit:cla_loop[6].cla                                        ; work         ;
;             |cla_4bit:cla_loop[7].cla|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|BRC:BRC_block|cla_32bit:sub_block|cla_4bit:cla_loop[7].cla                                        ; work         ;
;       |LSU:lsu_block|                                   ; 367 (1)     ; 273 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (1)       ; 104 (0)           ; 171 (0)          ; |wrapper|singlecycle:dut|LSU:lsu_block                                                                                     ; work         ;
;          |decode_buf:sel_buf|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|decode_buf:sel_buf                                                                  ; work         ;
;          |input_buffer:input_buff|                      ; 26 (4)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (0)             ; 20 (1)           ; |wrapper|singlecycle:dut|LSU:lsu_block|input_buffer:input_buff                                                             ; work         ;
;             |register:bottons_buf|                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf                                        ; work         ;
;             |register:flag_buf|                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:flag_buf                                           ; work         ;
;             |register:swiches_buf|                      ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 16 (16)          ; |wrapper|singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf                                        ; work         ;
;          |out_mux:mux_out_data|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|out_mux:mux_out_data                                                                ; work         ;
;          |output_buffer:output_buf|                     ; 210 (6)     ; 160 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (6)       ; 93 (0)            ; 67 (2)           ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf                                                            ; work         ;
;             |decoder_2to4:decode_stage|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|decoder_2to4:decode_stage                                  ; work         ;
;             |mux_2to1:mux_hex|                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|mux_2to1:mux_hex                                           ; work         ;
;             |mux_4to1:mux_io_ld|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|mux_4to1:mux_io_ld                                         ; work         ;
;             |register_byte_word:green_reg|              ; 39 (4)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (4)        ; 18 (0)            ; 14 (0)           ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg                               ; work         ;
;                |mux_2to1:muxout_2to1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|mux_2to1:muxout_2to1          ; work         ;
;                |mux_4to1:muxout_4to1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|mux_4to1:muxout_4to1          ; work         ;
;                |register_nor:reg8[0].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel ; work         ;
;                |register_nor:reg8[1].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel ; work         ;
;                |register_nor:reg8[2].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel ; work         ;
;                |register_nor:reg8[3].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel ; work         ;
;             |register_byte_word:hex1_reg|               ; 48 (4)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 21 (0)            ; 17 (0)           ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg                                ; work         ;
;                |mux_2to1:mux_2[2].Byte_sel|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel     ; work         ;
;                |mux_2to1:mux_2[3].Byte_sel|             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel     ; work         ;
;                |mux_4to1:muxout_4to1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_4to1:muxout_4to1           ; work         ;
;                |register_nor:reg8[0].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel  ; work         ;
;                |register_nor:reg8[1].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel  ; work         ;
;                |register_nor:reg8[2].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 2 (2)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel  ; work         ;
;                |register_nor:reg8[3].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel  ; work         ;
;             |register_byte_word:hex2_reg|               ; 38 (4)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 27 (0)            ; 5 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg                                ; work         ;
;                |mux_4to1:muxout_4to1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|mux_4to1:muxout_4to1           ; work         ;
;                |register_nor:reg8[0].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel  ; work         ;
;                |register_nor:reg8[1].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel  ; work         ;
;                |register_nor:reg8[2].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel  ; work         ;
;                |register_nor:reg8[3].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel  ; work         ;
;             |register_byte_word:lcd_reg|                ; 38 (4)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 21 (0)            ; 11 (0)           ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg                                 ; work         ;
;                |mux_2to1:muxout_2to1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|mux_2to1:muxout_2to1            ; work         ;
;                |mux_4to1:muxout_4to1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|mux_4to1:muxout_4to1            ; work         ;
;                |register_nor:reg8[0].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel   ; work         ;
;                |register_nor:reg8[1].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 3 (3)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel   ; work         ;
;                |register_nor:reg8[2].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 4 (4)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel   ; work         ;
;                |register_nor:reg8[3].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel   ; work         ;
;             |register_byte_word:red_reg|                ; 46 (4)      ; 32 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (4)       ; 6 (0)             ; 30 (0)           ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg                                 ; work         ;
;                |mux_2to1:mux_2[1].Byte_sel|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel      ; work         ;
;                |mux_2to1:mux_2[2].Byte_sel|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[2].Byte_sel      ; work         ;
;                |mux_2to1:mux_2[3].Byte_sel|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[3].Byte_sel      ; work         ;
;                |mux_2to1:muxout_2to1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:muxout_2to1            ; work         ;
;                |mux_4to1:muxout_4to1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_4to1:muxout_4to1            ; work         ;
;                |register_nor:reg8[0].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 6 (6)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel   ; work         ;
;                |register_nor:reg8[1].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel   ; work         ;
;                |register_nor:reg8[2].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 5 (5)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel   ; work         ;
;                |register_nor:reg8[3].Byte_sel|          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 7 (7)            ; |wrapper|singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel   ; work         ;
;          |sram_IS61WV25616_controller_32b_5lr:sram_buf| ; 128 (128)   ; 91 (91)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 9 (9)             ; 85 (85)          ; |wrapper|singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf                                        ; work         ;
;       |alu:alu_block|                                   ; 719 (240)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 709 (236)    ; 0 (0)             ; 10 (4)           ; |wrapper|singlecycle:dut|alu:alu_block                                                                                     ; work         ;
;          |adder:add_unit|                               ; 51 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit                                                                      ; work         ;
;             |full_adder:gen_block[10].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[10].fa                                          ; work         ;
;             |full_adder:gen_block[11].fa|               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[11].fa                                          ; work         ;
;             |full_adder:gen_block[12].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[12].fa                                          ; work         ;
;             |full_adder:gen_block[13].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[13].fa                                          ; work         ;
;             |full_adder:gen_block[14].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[14].fa                                          ; work         ;
;             |full_adder:gen_block[15].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[15].fa                                          ; work         ;
;             |full_adder:gen_block[16].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[16].fa                                          ; work         ;
;             |full_adder:gen_block[17].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[17].fa                                          ; work         ;
;             |full_adder:gen_block[18].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[18].fa                                          ; work         ;
;             |full_adder:gen_block[19].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[19].fa                                          ; work         ;
;             |full_adder:gen_block[1].fa|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[1].fa                                           ; work         ;
;             |full_adder:gen_block[20].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[20].fa                                          ; work         ;
;             |full_adder:gen_block[21].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[21].fa                                          ; work         ;
;             |full_adder:gen_block[22].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[22].fa                                          ; work         ;
;             |full_adder:gen_block[23].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[23].fa                                          ; work         ;
;             |full_adder:gen_block[24].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[24].fa                                          ; work         ;
;             |full_adder:gen_block[25].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[25].fa                                          ; work         ;
;             |full_adder:gen_block[26].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[26].fa                                          ; work         ;
;             |full_adder:gen_block[27].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[27].fa                                          ; work         ;
;             |full_adder:gen_block[28].fa|               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[28].fa                                          ; work         ;
;             |full_adder:gen_block[29].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[29].fa                                          ; work         ;
;             |full_adder:gen_block[2].fa|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[2].fa                                           ; work         ;
;             |full_adder:gen_block[30].fa|               ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[30].fa                                          ; work         ;
;             |full_adder:gen_block[3].fa|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[3].fa                                           ; work         ;
;             |full_adder:gen_block[4].fa|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[4].fa                                           ; work         ;
;             |full_adder:gen_block[5].fa|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[5].fa                                           ; work         ;
;             |full_adder:gen_block[6].fa|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[6].fa                                           ; work         ;
;             |full_adder:gen_block[7].fa|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[7].fa                                           ; work         ;
;             |full_adder:gen_block[8].fa|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[8].fa                                           ; work         ;
;             |full_adder:gen_block[9].fa|                ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[9].fa                                           ; work         ;
;          |and_32bit:and_unit|                           ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|and_32bit:and_unit                                                                  ; work         ;
;          |or_32bit:or_unit|                             ; 24 (24)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|or_32bit:or_unit                                                                    ; work         ;
;          |sll:sll_unit|                                 ; 105 (105)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 102 (102)    ; 0 (0)             ; 3 (3)            ; |wrapper|singlecycle:dut|alu:alu_block|sll:sll_unit                                                                        ; work         ;
;          |slr:slr_unit|                                 ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slr:slr_unit                                                                        ; work         ;
;          |slt:slt_unit|                                 ; 30 (6)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (6)       ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit                                                                        ; work         ;
;             |adder:subtractor_unit|                     ; 24 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (0)       ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit                                                  ; work         ;
;                |full_adder:gen_block[15].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[15].fa                      ; work         ;
;                |full_adder:gen_block[16].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[16].fa                      ; work         ;
;                |full_adder:gen_block[17].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[17].fa                      ; work         ;
;                |full_adder:gen_block[18].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[18].fa                      ; work         ;
;                |full_adder:gen_block[19].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[19].fa                      ; work         ;
;                |full_adder:gen_block[20].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[20].fa                      ; work         ;
;                |full_adder:gen_block[21].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[21].fa                      ; work         ;
;                |full_adder:gen_block[22].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[22].fa                      ; work         ;
;                |full_adder:gen_block[24].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[24].fa                      ; work         ;
;                |full_adder:gen_block[25].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[25].fa                      ; work         ;
;                |full_adder:gen_block[27].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[27].fa                      ; work         ;
;                |full_adder:gen_block[28].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[28].fa                      ; work         ;
;                |full_adder:gen_block[30].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[30].fa                      ; work         ;
;                |full_adder:gen_block[31].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[31].fa                      ; work         ;
;          |sra:sra_unit|                                 ; 99 (99)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (97)      ; 0 (0)             ; 2 (2)            ; |wrapper|singlecycle:dut|alu:alu_block|sra:sra_unit                                                                        ; work         ;
;          |subtractor:sub_unit|                          ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 1 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit                                                                 ; work         ;
;             |adder:adder_inst|                          ; 47 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 1 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst                                                ; work         ;
;                |full_adder:fa0|                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:fa0                                 ; work         ;
;                |full_adder:gen_block[10].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[10].fa                    ; work         ;
;                |full_adder:gen_block[11].fa|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[11].fa                    ; work         ;
;                |full_adder:gen_block[12].fa|            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[12].fa                    ; work         ;
;                |full_adder:gen_block[13].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[13].fa                    ; work         ;
;                |full_adder:gen_block[14].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[14].fa                    ; work         ;
;                |full_adder:gen_block[15].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[15].fa                    ; work         ;
;                |full_adder:gen_block[16].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[16].fa                    ; work         ;
;                |full_adder:gen_block[17].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[17].fa                    ; work         ;
;                |full_adder:gen_block[18].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[18].fa                    ; work         ;
;                |full_adder:gen_block[1].fa|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[1].fa                     ; work         ;
;                |full_adder:gen_block[20].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[20].fa                    ; work         ;
;                |full_adder:gen_block[21].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[21].fa                    ; work         ;
;                |full_adder:gen_block[22].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[22].fa                    ; work         ;
;                |full_adder:gen_block[23].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[23].fa                    ; work         ;
;                |full_adder:gen_block[24].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[24].fa                    ; work         ;
;                |full_adder:gen_block[25].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[25].fa                    ; work         ;
;                |full_adder:gen_block[26].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[26].fa                    ; work         ;
;                |full_adder:gen_block[27].fa|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[27].fa                    ; work         ;
;                |full_adder:gen_block[28].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[28].fa                    ; work         ;
;                |full_adder:gen_block[29].fa|            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[29].fa                    ; work         ;
;                |full_adder:gen_block[2].fa|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[2].fa                     ; work         ;
;                |full_adder:gen_block[3].fa|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[3].fa                     ; work         ;
;                |full_adder:gen_block[4].fa|             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[4].fa                     ; work         ;
;                |full_adder:gen_block[5].fa|             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[5].fa                     ; work         ;
;                |full_adder:gen_block[6].fa|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[6].fa                     ; work         ;
;                |full_adder:gen_block[7].fa|             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[7].fa                     ; work         ;
;                |full_adder:gen_block[8].fa|             ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[8].fa                     ; work         ;
;                |full_adder:gen_block[9].fa|             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[9].fa                     ; work         ;
;          |xor_32bit:xor_unit|                           ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|alu:alu_block|xor_32bit:xor_unit                                                                  ; work         ;
;       |controlunit:controlunit|                         ; 35 (35)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 2 (2)            ; |wrapper|singlecycle:dut|controlunit:controlunit                                                                           ; work         ;
;       |imem:imem_block|                                 ; 150 (150)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 0 (0)             ; 3 (3)            ; |wrapper|singlecycle:dut|imem:imem_block                                                                                   ; work         ;
;       |immGen:immGen_block|                             ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|immGen:immGen_block                                                                               ; work         ;
;       |mux_4to1:wb_block|                               ; 349 (349)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 253 (253)    ; 0 (0)             ; 96 (96)          ; |wrapper|singlecycle:dut|mux_4to1:wb_block                                                                                 ; work         ;
;       |pc_plus4:pc_plus4_block|                         ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 1 (1)            ; |wrapper|singlecycle:dut|pc_plus4:pc_plus4_block                                                                           ; work         ;
;       |pc_reg:pc_reg_block|                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |wrapper|singlecycle:dut|pc_reg:pc_reg_block                                                                               ; work         ;
;       |regfile:regfile_block|                           ; 1908 (0)    ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 916 (0)      ; 531 (0)           ; 461 (0)          ; |wrapper|singlecycle:dut|regfile:regfile_block                                                                             ; work         ;
;          |MUX2:rdaddr_en|                               ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |wrapper|singlecycle:dut|regfile:regfile_block|MUX2:rdaddr_en                                                              ; work         ;
;          |MUX:muxA|                                     ; 646 (646)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (436)    ; 0 (0)             ; 210 (210)        ; |wrapper|singlecycle:dut|regfile:regfile_block|MUX:muxA                                                                    ; work         ;
;          |MUX:muxB|                                     ; 646 (646)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 436 (436)    ; 0 (0)             ; 210 (210)        ; |wrapper|singlecycle:dut|regfile:regfile_block|MUX:muxB                                                                    ; work         ;
;          |decoder_5to32:decoder5_32|                    ; 47 (47)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 7 (7)            ; |wrapper|singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32                                                   ; work         ;
;          |register:register_loop[10].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst                                    ; work         ;
;          |register:register_loop[11].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst                                    ; work         ;
;          |register:register_loop[12].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst                                    ; work         ;
;          |register:register_loop[13].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst                                    ; work         ;
;          |register:register_loop[14].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst                                    ; work         ;
;          |register:register_loop[15].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst                                    ; work         ;
;          |register:register_loop[16].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst                                    ; work         ;
;          |register:register_loop[17].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst                                    ; work         ;
;          |register:register_loop[18].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst                                    ; work         ;
;          |register:register_loop[19].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst                                    ; work         ;
;          |register:register_loop[1].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst                                     ; work         ;
;          |register:register_loop[20].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst                                    ; work         ;
;          |register:register_loop[21].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst                                    ; work         ;
;          |register:register_loop[22].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst                                    ; work         ;
;          |register:register_loop[23].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst                                    ; work         ;
;          |register:register_loop[24].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst                                    ; work         ;
;          |register:register_loop[25].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst                                    ; work         ;
;          |register:register_loop[26].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst                                    ; work         ;
;          |register:register_loop[27].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst                                    ; work         ;
;          |register:register_loop[28].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst                                    ; work         ;
;          |register:register_loop[29].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 21 (21)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst                                    ; work         ;
;          |register:register_loop[2].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 23 (23)           ; 9 (9)            ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst                                     ; work         ;
;          |register:register_loop[30].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst                                    ; work         ;
;          |register:register_loop[31].register_inst|     ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst                                    ; work         ;
;          |register:register_loop[3].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 24 (24)           ; 8 (8)            ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst                                     ; work         ;
;          |register:register_loop[4].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst                                     ; work         ;
;          |register:register_loop[5].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst                                     ; work         ;
;          |register:register_loop[6].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst                                     ; work         ;
;          |register:register_loop[7].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst                                     ; work         ;
;          |register:register_loop[8].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst                                     ; work         ;
;          |register:register_loop[9].register_inst|      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 17 (17)          ; |wrapper|singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst                                     ; work         ;
+---------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[14]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[13]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[15]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[16]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                           ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; SRAM_DQ[0]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~0                                   ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~9                                   ; 1                 ; 6       ;
; SRAM_DQ[2]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~5                                   ; 1                 ; 6       ;
; SRAM_DQ[3]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~6                                   ; 0                 ; 6       ;
; SRAM_DQ[4]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~4                                   ; 1                 ; 6       ;
; SRAM_DQ[5]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~11                                  ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~7                                   ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~14                                  ; 1                 ; 6       ;
; SRAM_DQ[8]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~17                                  ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                    ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~10                                  ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~2                                   ; 1                 ; 6       ;
; SRAM_DQ[11]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~13                                  ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~16                                  ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~12                                  ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~8                                   ; 1                 ; 6       ;
; SRAM_DQ[15]                                                                                                                   ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~15                                  ; 0                 ; 6       ;
; CLOCK_50                                                                                                                      ;                   ;         ;
; SW[17]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[2]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[3]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[4]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[5]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[6]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[7]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[8]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[9]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[10]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[11]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[12]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[0]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[0]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[1] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[2] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[3] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[4] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[5] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[6] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[7] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[0]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[1]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[2]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[3]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[4]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[5]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[6]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[0]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[10]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[10]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[26]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[26]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[26]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[4]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[4]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[2]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[2]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[3]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[3]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[18]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[18]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[18]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[6]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[6]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[14]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[14]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[22]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[22]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[22]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[30]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[30]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[30]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[17]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[17]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[17]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[9]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[9]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[25]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[25]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[25]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[1]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[1]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[1]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[5]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[5]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[13]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[13]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[13]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[21]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[21]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[21]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[29]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[29]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[29]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[19]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[19]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[19]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[11]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[11]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[27]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[27]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[27]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[7]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[7]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[23]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[23]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[23]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[15]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[15]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[15]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[31]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[31]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[20]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[20]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[20]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[28]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[28]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[28]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[12]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[12]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[24]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[24]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[24]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[8]                                     ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[8]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[16]                                    ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[16]                                   ; 1                 ; 6       ;
;      - singlecycle:dut|pc_reg:pc_reg_block|pc[0]                                                                              ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q~0                                    ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[7]~1                                 ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q~2                                    ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~15                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~16                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~17                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[0]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[0]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[10]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[4] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[4]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[4]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[2]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[2]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[3]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[3]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[6] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[6]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[6]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[9]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[1]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[1]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[5] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[5]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[5]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[11]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[7] ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[7]  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[7]   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[7]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[12]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[8]                                        ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~18                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~19                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~20                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|comb~0                                                           ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~0                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[2]~1                                ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~2                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]~3                               ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~4                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~5                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~6                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~7                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~8                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~9                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~10                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~11                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~12                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~13                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~14                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~15                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~16                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~17                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~22                             ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~0                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q[8]~1                                ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~2                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~3                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~4                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~5                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~6                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~7                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~8                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~9                                   ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~10                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~11                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~12                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~13                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~14                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~15                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~16                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~17                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~18                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~19                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~20                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~21                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~22                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~23                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~24                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~25                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~26                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~27                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~28                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~29                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~30                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~31                                  ; 1                 ; 6       ;
;      - singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q~32                                  ; 1                 ; 6       ;
; KEY[0]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[0]                                        ; 0                 ; 6       ;
; SW[0]                                                                                                                         ;                   ;         ;
; SW[10]                                                                                                                        ;                   ;         ;
; SW[4]                                                                                                                         ;                   ;         ;
; SW[2]                                                                                                                         ;                   ;         ;
; KEY[2]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[2]                                        ; 0                 ; 6       ;
; SW[3]                                                                                                                         ;                   ;         ;
; KEY[3]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[3]                                        ; 0                 ; 6       ;
; SW[6]                                                                                                                         ;                   ;         ;
; SW[14]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[14]                                       ; 1                 ; 6       ;
; SW[9]                                                                                                                         ;                   ;         ;
; SW[1]                                                                                                                         ;                   ;         ;
; KEY[1]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:bottons_buf|Q[1]                                        ; 0                 ; 6       ;
; SW[5]                                                                                                                         ;                   ;         ;
; SW[13]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[13]                                       ; 1                 ; 6       ;
; SW[11]                                                                                                                        ;                   ;         ;
; SW[7]                                                                                                                         ;                   ;         ;
; SW[15]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[15]                                       ; 0                 ; 6       ;
; SW[12]                                                                                                                        ;                   ;         ;
; SW[8]                                                                                                                         ;                   ;         ;
; SW[16]                                                                                                                        ;                   ;         ;
;      - singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|register:swiches_buf|Q[16]                                       ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                           ; PIN_N2             ; 1297    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; SW[17]                                                                                             ; PIN_V2             ; 1269    ; Async. clear, Sync. clear ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|comb~0                                       ; LCCOMB_X31_Y19_N8  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[0] ; LCCOMB_X22_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[1] ; LCCOMB_X21_Y15_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[2] ; LCCOMB_X21_Y15_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[3] ; LCCOMB_X21_Y15_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[0]  ; LCCOMB_X23_Y17_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[1]  ; LCCOMB_X23_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[2]  ; LCCOMB_X23_Y17_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[3]  ; LCCOMB_X23_Y17_N2  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[0]  ; LCCOMB_X22_Y19_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[1]  ; LCCOMB_X23_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[2]  ; LCCOMB_X23_Y12_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[3]  ; LCCOMB_X20_Y18_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[0]   ; LCCOMB_X23_Y19_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[1]   ; LCCOMB_X22_Y16_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[2]   ; LCCOMB_X22_Y16_N26 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[3]   ; LCCOMB_X24_Y13_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[0]   ; LCCOMB_X24_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[1]   ; LCCOMB_X24_Y17_N4  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[2]   ; LCCOMB_X19_Y14_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[3]   ; LCCOMB_X19_Y14_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0             ; LCCOMB_X19_Y6_N16  ; 17      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[7]~1             ; LCCOMB_X23_Y9_N10  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]~3           ; LCCOMB_X19_Y9_N10  ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[2]~1            ; LCCOMB_X19_Y9_N4   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q[8]~1            ; LCCOMB_X23_Y10_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|controlunit:controlunit|Selector1~2                                                ; LCCOMB_X33_Y18_N16 ; 32      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~1                         ; LCCOMB_X35_Y12_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~11                        ; LCCOMB_X37_Y21_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~13                        ; LCCOMB_X36_Y21_N28 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~15                        ; LCCOMB_X37_Y21_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~17                        ; LCCOMB_X35_Y12_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~19                        ; LCCOMB_X27_Y22_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~21                        ; LCCOMB_X27_Y22_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~23                        ; LCCOMB_X36_Y21_N14 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~25                        ; LCCOMB_X27_Y22_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~27                        ; LCCOMB_X37_Y20_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~29                        ; LCCOMB_X36_Y21_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~3                         ; LCCOMB_X35_Y12_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~30                        ; LCCOMB_X27_Y22_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~31                        ; LCCOMB_X35_Y12_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~32                        ; LCCOMB_X36_Y21_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~33                        ; LCCOMB_X35_Y12_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~34                        ; LCCOMB_X37_Y21_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~35                        ; LCCOMB_X36_Y21_N10 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~36                        ; LCCOMB_X27_Y22_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~37                        ; LCCOMB_X35_Y12_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~38                        ; LCCOMB_X37_Y20_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~39                        ; LCCOMB_X27_Y22_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~41                        ; LCCOMB_X37_Y21_N24 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~42                        ; LCCOMB_X35_Y12_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~43                        ; LCCOMB_X27_Y22_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~44                        ; LCCOMB_X27_Y22_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~45                        ; LCCOMB_X37_Y21_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~46                        ; LCCOMB_X38_Y12_N26 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~5                         ; LCCOMB_X35_Y12_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~7                         ; LCCOMB_X38_Y12_N0  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~9                         ; LCCOMB_X27_Y22_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                         ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; Name     ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------+----------+---------+----------------------+------------------+---------------------------+
; CLOCK_50 ; PIN_N2   ; 1297    ; Global Clock         ; GCLK2            ; --                        ;
+----------+----------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------+---------+
; SW[17]                                                                                                                 ; 1269    ;
; singlecycle:dut|imem:imem_block|mem~38                                                                                 ; 198     ;
; singlecycle:dut|imem:imem_block|mem~60                                                                                 ; 194     ;
; singlecycle:dut|imem:imem_block|mem~158                                                                                ; 193     ;
; singlecycle:dut|imem:imem_block|mem~157                                                                                ; 193     ;
; singlecycle:dut|imem:imem_block|mem~155                                                                                ; 193     ;
; singlecycle:dut|imem:imem_block|mem~64                                                                                 ; 193     ;
; singlecycle:dut|imem:imem_block|mem~30                                                                                 ; 193     ;
; singlecycle:dut|imem:imem_block|mem~53                                                                                 ; 192     ;
; singlecycle:dut|operand_b[1]~49                                                                                        ; 110     ;
; singlecycle:dut|controlunit:controlunit|Selector6~2                                                                    ; 101     ;
; singlecycle:dut|operand_b[2]~36                                                                                        ; 96      ;
; singlecycle:dut|operand_b[2]~50                                                                                        ; 78      ;
; singlecycle:dut|operand_b[4]~92                                                                                        ; 75      ;
; singlecycle:dut|controlunit:controlunit|op_a_sel~1                                                                     ; 73      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[4]                                                                              ; 66      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[3]                                                                              ; 66      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[2]                                                                              ; 64      ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|decoder_2to4:decode_stage|Decoder0~0                            ; 62      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[6]                                                                              ; 61      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[7]                                                                              ; 61      ;
; singlecycle:dut|operand_b[0]~45                                                                                        ; 60      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[5]                                                                              ; 58      ;
; singlecycle:dut|controlunit:controlunit|Selector5~20                                                                   ; 57      ;
; singlecycle:dut|controlunit:controlunit|Selector3~0                                                                    ; 56      ;
; singlecycle:dut|controlunit:controlunit|Selector2~3                                                                    ; 53      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~28                                                                 ; 50      ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~2                                                                              ; 50      ;
; singlecycle:dut|alu:alu_block|Mux14~2                                                                                  ; 50      ;
; singlecycle:dut|alu:alu_block|Mux14~1                                                                                  ; 50      ;
; singlecycle:dut|operand_b[3]~91                                                                                        ; 49      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~29                                                                ; 48      ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~3                                                                              ; 48      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~4                                                                 ; 48      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~5                                                                  ; 48      ;
; singlecycle:dut|controlunit:controlunit|WideOr8~3                                                                      ; 45      ;
; singlecycle:dut|operand_a[31]~28                                                                                       ; 44      ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~0                                                                              ; 42      ;
; singlecycle:dut|operand_b[3]~41                                                                                        ; 42      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[8]                                                                              ; 41      ;
; singlecycle:dut|LSU:lsu_block|out_mux:mux_out_data|op_en                                                               ; 39      ;
; singlecycle:dut|operand_b[2]~39                                                                                        ; 38      ;
; singlecycle:dut|alu:alu_block|Mux14~0                                                                                  ; 37      ;
; singlecycle:dut|controlunit:controlunit|WideOr6~1                                                                      ; 35      ;
; singlecycle:dut|imem:imem_block|mem~102                                                                                ; 35      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~28                                                                ; 34      ;
; singlecycle:dut|operand_b[4]~35                                                                                        ; 34      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~29                                                                 ; 32      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|wdata_q[8]~1                                ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~46                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~45                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~44                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~43                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~42                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~41                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~39                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~38                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~37                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~36                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~35                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~34                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~33                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~32                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~31                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~30                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~29                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~27                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~25                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~23                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~21                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~19                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~17                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~15                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~13                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~11                                            ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~9                                             ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~7                                             ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~5                                             ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~3                                             ; 32      ;
; singlecycle:dut|controlunit:controlunit|Selector1~2                                                                    ; 32      ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~1                                             ; 32      ;
; singlecycle:dut|alu:alu_block|Mux30~11                                                                                 ; 32      ;
; singlecycle:dut|imem:imem_block|mem~106                                                                                ; 32      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~7                                                                 ; 32      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~6                                                                 ; 32      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~7                                                                  ; 32      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~6                                                                  ; 32      ;
; singlecycle:dut|mux_4to1:wb_block|Mux15~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux23~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux7~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux19~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux3~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux11~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux0~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux16~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux8~11                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux24~15                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux4~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux20~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux12~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux2~9                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux10~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux18~10                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux26~15                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux30~15                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux6~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux22~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux14~7                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux1~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux9~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux17~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux25~15                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux13~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~24                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux29~15                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux27~16                                                                             ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux5~8                                                                               ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux21~8                                                                              ; 31      ;
; singlecycle:dut|mux_4to1:wb_block|Mux31~6                                                                              ; 31      ;
; singlecycle:dut|alu:alu_block|Mux31~8                                                                                  ; 31      ;
; singlecycle:dut|imem:imem_block|mem~29                                                                                 ; 31      ;
; singlecycle:dut|controlunit:controlunit|WideOr7~2                                                                      ; 30      ;
; singlecycle:dut|operand_b[12]~28                                                                                       ; 25      ;
; singlecycle:dut|mux_4to1:wb_block|Mux18~0                                                                              ; 24      ;
; singlecycle:dut|alu:alu_block|Mux18~0                                                                                  ; 23      ;
; singlecycle:dut|alu:alu_block|Mux27~7                                                                                  ; 21      ;
; singlecycle:dut|operand_b[2]~30                                                                                        ; 20      ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[12]                                                                             ; 20      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StWriteAck                     ; 20      ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~1                                                                              ; 19      ;
; singlecycle:dut|imem:imem_block|mem~81                                                                                 ; 19      ;
; singlecycle:dut|mux_4to1:wb_block|Mux8~0                                                                               ; 18      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q[7]~1                                 ; 17      ;
; singlecycle:dut|alu:alu_block|Mux26~7                                                                                  ; 17      ;
; singlecycle:dut|imem:imem_block|mem~97                                                                                 ; 17      ;
; singlecycle:dut|imem:imem_block|mem~91                                                                                 ; 17      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|SRAM_WE_N~0                                 ; 17      ;
; singlecycle:dut|regfile:regfile_block|MUX2:rdaddr_en|out[2]~7                                                          ; 16      ;
; singlecycle:dut|regfile:regfile_block|MUX2:rdaddr_en|out[1]~6                                                          ; 16      ;
; singlecycle:dut|controlunit:controlunit|wb_sel[1]~3                                                                    ; 16      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[18]~3                               ; 16      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q[2]~1                                ; 16      ;
; singlecycle:dut|mux_4to1:wb_block|Mux8~1                                                                               ; 16      ;
; singlecycle:dut|regfile:regfile_block|MUX2:rdaddr_en|out[3]~5                                                          ; 16      ;
; singlecycle:dut|regfile:regfile_block|MUX2:rdaddr_en|out[0]~4                                                          ; 16      ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|addr_q~2                                    ; 16      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux26~19                                                                ; 16      ;
; singlecycle:dut|operand_a[23]~26                                                                                       ; 16      ;
; singlecycle:dut|imem:imem_block|mem~94                                                                                 ; 16      ;
; singlecycle:dut|mux_4to1:wb_block|Mux8~2                                                                               ; 15      ;
; singlecycle:dut|mux_4to1:wb_block|Mux2~0                                                                               ; 14      ;
; singlecycle:dut|pc_next[17]~11                                                                                         ; 14      ;
; singlecycle:dut|immGen:immGen_block|Selector15~15                                                                      ; 14      ;
; singlecycle:dut|operand_a[4]~31                                                                                        ; 14      ;
; singlecycle:dut|operand_a[28]~30                                                                                       ; 14      ;
; singlecycle:dut|operand_a[17]~15                                                                                       ; 14      ;
; singlecycle:dut|operand_a[26]~8                                                                                        ; 14      ;
; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|flag_en~1                                                        ; 13      ;
; singlecycle:dut|operand_b[14]~52                                                                                       ; 13      ;
; singlecycle:dut|operand_a[16]~34                                                                                       ; 13      ;
; singlecycle:dut|operand_a[27]~23                                                                                       ; 13      ;
; singlecycle:dut|operand_a[25]~16                                                                                       ; 13      ;
; singlecycle:dut|operand_a[2]~10                                                                                        ; 13      ;
; singlecycle:dut|imem:imem_block|mem~56                                                                                 ; 13      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux25~19                                                                ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux24~19                                                                ; 12      ;
; singlecycle:dut|operand_a[7]~25                                                                                        ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux30~19                                                                ; 12      ;
; singlecycle:dut|operand_a[29]~21                                                                                       ; 12      ;
; singlecycle:dut|operand_a[1]~17                                                                                        ; 12      ;
; singlecycle:dut|operand_a[14]~12                                                                                       ; 12      ;
; singlecycle:dut|operand_a[6]~11                                                                                        ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux28~19                                                                ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux29~19                                                                ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux27~19                                                                ; 12      ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux31~19                                                                ; 12      ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[17]~20                                                               ; 11      ;
; singlecycle:dut|operand_a[12]~39                                                                                       ; 11      ;
; singlecycle:dut|operand_a[9]~37                                                                                        ; 11      ;
; singlecycle:dut|operand_a[0]~35                                                                                        ; 11      ;
; singlecycle:dut|operand_a[20]~29                                                                                       ; 11      ;
; singlecycle:dut|operand_a[3]~24                                                                                        ; 11      ;
; singlecycle:dut|operand_a[19]~22                                                                                       ; 11      ;
; singlecycle:dut|operand_a[5]~18                                                                                        ; 11      ;
; singlecycle:dut|operand_a[10]~36                                                                                       ; 10      ;
; singlecycle:dut|operand_b[20]~53                                                                                       ; 10      ;
; singlecycle:dut|imem:imem_block|mem~128                                                                                ; 10      ;
; singlecycle:dut|operand_a[30]~14                                                                                       ; 10      ;
; singlecycle:dut|operand_a[22]~13                                                                                       ; 10      ;
; singlecycle:dut|operand_a[18]~9                                                                                        ; 10      ;
; singlecycle:dut|imem:imem_block|mem~90                                                                                 ; 10      ;
; singlecycle:dut|imem:imem_block|mem~163                                                                                ; 9       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[3]~40                                                                ; 9       ;
; singlecycle:dut|mux_4to1:wb_block|Mux18~1                                                                              ; 9       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux22~19                                                                ; 9       ;
; singlecycle:dut|imem:imem_block|mem~131                                                                                ; 9       ;
; singlecycle:dut|operand_a[8]~33                                                                                        ; 9       ;
; singlecycle:dut|operand_b[1]~48                                                                                        ; 9       ;
; singlecycle:dut|operand_a[21]~20                                                                                       ; 9       ;
; singlecycle:dut|operand_a[13]~19                                                                                       ; 9       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[3]~2                                                                 ; 9       ;
; singlecycle:dut|operand_b[14]~93                                                                                       ; 8       ;
; singlecycle:dut|operand_a[11]~38                                                                                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[3]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[0]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[2]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|reg_byte_en[1]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[3]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[3]                     ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[2]                     ; 8       ;
; singlecycle:dut|LSU:lsu_block|sram_read_en~0                                                                           ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[3]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[2]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[1]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|reg_byte_en[0]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[3]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[2]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[1]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|reg_byte_en[0]                      ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[1]                     ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|reg_byte_en[0]                     ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[2]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[1]                       ; 8       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|reg_byte_en[0]                       ; 8       ;
; singlecycle:dut|operand_b[26]                                                                                          ; 8       ;
; singlecycle:dut|operand_b[23]~81                                                                                       ; 8       ;
; singlecycle:dut|operand_b[17]                                                                                          ; 8       ;
; singlecycle:dut|operand_b[14]                                                                                          ; 8       ;
; singlecycle:dut|operand_b[8]~68                                                                                        ; 8       ;
; singlecycle:dut|operand_b[12]                                                                                          ; 8       ;
; singlecycle:dut|operand_b[14]~63                                                                                       ; 8       ;
; singlecycle:dut|operand_b[12]~61                                                                                       ; 8       ;
; singlecycle:dut|controlunit:controlunit|WideOr9~0                                                                      ; 8       ;
; singlecycle:dut|operand_a[24]~32                                                                                       ; 8       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux7~19                                                                 ; 8       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux16~19                                                                ; 8       ;
; singlecycle:dut|imem:imem_block|mem~40                                                                                 ; 8       ;
; singlecycle:dut|imem:imem_block|mem~31                                                                                 ; 8       ;
; singlecycle:dut|alu:alu_block|Mux20~6                                                                                  ; 7       ;
; singlecycle:dut|controlunit:controlunit|Selector6~0                                                                    ; 7       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux3~19                                                                 ; 7       ;
; singlecycle:dut|operand_b[20]~79                                                                                       ; 7       ;
; singlecycle:dut|operand_b[11]~72                                                                                       ; 7       ;
; singlecycle:dut|operand_b[6]~70                                                                                        ; 7       ;
; singlecycle:dut|operand_b[7]~69                                                                                        ; 7       ;
; singlecycle:dut|operand_b[21]~60                                                                                       ; 7       ;
; singlecycle:dut|operand_b[27]                                                                                          ; 7       ;
; singlecycle:dut|controlunit:controlunit|WideOr2~1                                                                      ; 7       ;
; singlecycle:dut|imem:imem_block|mem~126                                                                                ; 7       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[24]                                                                             ; 7       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[15]                                                                             ; 7       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux4~19                                                                 ; 7       ;
; singlecycle:dut|imem:imem_block|mem~175                                                                                ; 6       ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~5                                                                              ; 6       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|WideOr0                                     ; 6       ;
; singlecycle:dut|alu:alu_block|Mux29~11                                                                                 ; 6       ;
; singlecycle:dut|alu:alu_block|Mux16~6                                                                                  ; 6       ;
; singlecycle:dut|alu:alu_block|Mux18~10                                                                                 ; 6       ;
; singlecycle:dut|alu:alu_block|Mux17~6                                                                                  ; 6       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[19]~12                                                               ; 6       ;
; singlecycle:dut|alu:alu_block|Mux26~6                                                                                  ; 6       ;
; singlecycle:dut|operand_b[25]                                                                                          ; 6       ;
; singlecycle:dut|operand_b[22]~80                                                                                       ; 6       ;
; singlecycle:dut|operand_b[16]                                                                                          ; 6       ;
; singlecycle:dut|imem:imem_block|mem~153                                                                                ; 6       ;
; singlecycle:dut|operand_b[10]~66                                                                                       ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux21~19                                                                ; 6       ;
; singlecycle:dut|operand_b[30]                                                                                          ; 6       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[1]~3                                                                 ; 6       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[5]~2                                                                 ; 6       ;
; singlecycle:dut|controlunit:controlunit|Selector4~0                                                                    ; 6       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[8]~4                                                                 ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux23~27                                                                ; 6       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[27]                                                                             ; 6       ;
; singlecycle:dut|controlunit:controlunit|wb_sel[1]~2                                                                    ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux2~19                                                                 ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux10~19                                                                ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux1~19                                                                 ; 6       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux13~19                                                                ; 6       ;
; singlecycle:dut|controlunit:controlunit|op_a_sel~0                                                                     ; 6       ;
; singlecycle:dut|imem:imem_block|mem~41                                                                                 ; 6       ;
; singlecycle:dut|imem:imem_block|mem~39                                                                                 ; 6       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[9]                                                                              ; 6       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[10]                                                                             ; 6       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[11]                                                                             ; 6       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[3].Byte_sel|y[7]~0    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[2].Byte_sel|y[7]~2    ; 5       ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~7                                                                              ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[6]~6   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[5]~5   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[4]~4   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[3]~3   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[2]~2   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[1]~1   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[3].Byte_sel|y[0]~0   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel|y[6]~4   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel|y[5]~3   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel|y[4]~2   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel|y[3]~1   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|mux_2to1:mux_2[2].Byte_sel|y[2]~0   ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[2].Byte_sel|y[1]~1    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[2].Byte_sel|y[0]~0    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[7]~7    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[6]~6    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[5]~5    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[4]~4    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[3]~3    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[2]~2    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[1]~1    ; 5       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|mux_2to1:mux_2[1].Byte_sel|y[0]~0    ; 5       ;
; singlecycle:dut|operand_b[29]~88                                                                                       ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux2~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux5~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux6~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux8~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux9~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux11~19                                                                ; 5       ;
; singlecycle:dut|operand_b[19]                                                                                          ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux12~19                                                                ; 5       ;
; singlecycle:dut|operand_b[18]                                                                                          ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux13~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux14~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux15~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux17~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux18~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux20~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux23~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux19~19                                                                ; 5       ;
; singlecycle:dut|operand_b[15]                                                                                          ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux16~19                                                                ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux10~19                                                                ; 5       ;
; singlecycle:dut|operand_b[24]~59                                                                                       ; 5       ;
; singlecycle:dut|operand_b[20]~58                                                                                       ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux7~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux4~19                                                                 ; 5       ;
; singlecycle:dut|operand_b[31]~56                                                                                       ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux0~27                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxB|Mux1~19                                                                 ; 5       ;
; singlecycle:dut|immGen:immGen_block|Selector15~13                                                                      ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux19~19                                                                ; 5       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[4]~9                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux0~19                                                                 ; 5       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux20~19                                                                ; 5       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[5]~4                                                                 ; 5       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[29]                                                                             ; 5       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[21]                                                                             ; 5       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[30]                                                                             ; 5       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[18]                                                                             ; 5       ;
; singlecycle:dut|immGen:immGen_block|Selector15~6                                                                       ; 5       ;
; singlecycle:dut|operand_b[2]~31                                                                                        ; 5       ;
; singlecycle:dut|operand_b[0]~29                                                                                        ; 5       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|always0~2                                   ; 4       ;
; singlecycle:dut|imem:imem_block|mem~159                                                                                ; 4       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|lcd_reg_en                                                      ; 4       ;
; singlecycle:dut|mux_4to1:wb_block|Mux27~12                                                                             ; 4       ;
; singlecycle:dut|alu:alu_block|Mux24~6                                                                                  ; 4       ;
; singlecycle:dut|alu:alu_block|Mux25~6                                                                                  ; 4       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|hex2_reg_en                                                     ; 4       ;
; singlecycle:dut|alu:alu_block|Mux28~12                                                                                 ; 4       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|hex1_reg_en                                                     ; 4       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|green_reg_en                                                    ; 4       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|red_reg_en~1                                                    ; 4       ;
; singlecycle:dut|LSU:lsu_block|decode_buf:sel_buf|output_buf_en~1                                                       ; 4       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[8]~18                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[8]~13                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[13]~17                                                               ; 4       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[13]~13                                                               ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[17]~19                                                               ; 4       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[3]~9                                                                 ; 4       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[5]~5                                                                 ; 4       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[9]~6                                                                 ; 4       ;
; singlecycle:dut|operand_b[28]~87                                                                                       ; 4       ;
; singlecycle:dut|operand_b[28]~86                                                                                       ; 4       ;
; singlecycle:dut|operand_b[13]                                                                                          ; 4       ;
; singlecycle:dut|operand_b[9]~67                                                                                        ; 4       ;
; singlecycle:dut|operand_b[26]~51                                                                                       ; 4       ;
; singlecycle:dut|imem:imem_block|mem~138                                                                                ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux31~19                                                                ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux15~19                                                                ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux11~19                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[3]~6                                                                 ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[7]~8                                                                 ; 4       ;
; singlecycle:dut|operand_a[15]~27                                                                                       ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux8~19                                                                 ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux24~19                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[5]~5                                                                 ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage1[9]~1                                                                 ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux6~19                                                                 ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux14~19                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[6]~2                                                                 ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[6]~1                                                                 ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux9~19                                                                 ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux17~19                                                                ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux25~19                                                                ; 4       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage1[10]~0                                                                ; 4       ;
; singlecycle:dut|operand_b[2]~32                                                                                        ; 4       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux5~19                                                                 ; 4       ;
; singlecycle:dut|imem:imem_block|mem~73                                                                                 ; 4       ;
; singlecycle:dut|imem:imem_block|mem~52                                                                                 ; 4       ;
; singlecycle:dut|imem:imem_block|mem~28                                                                                 ; 4       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[31]                                                                             ; 4       ;
; singlecycle:dut|imem:imem_block|mem~166                                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[24]~15                                                         ; 3       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[18]~14                                                         ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[18]                                                            ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[24]                                                            ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[15]                                                            ; 3       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[15]~13                                                         ; 3       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[29]~10                                                         ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[29]                                                            ; 3       ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~8                                                                              ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[25].fa|cout~0                                        ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[22].fa|cout~0                                        ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[25]~33                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[26]~32                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[16].fa|cout~0                                        ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead0                        ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead3                        ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead2                        ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StReadAck                      ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|red_reg_en~0                                                    ; 3       ;
; singlecycle:dut|alu:alu_block|Mux29~10                                                                                 ; 3       ;
; singlecycle:dut|alu:alu_block|Mux29~9                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux29~4                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux28~10                                                                                 ; 3       ;
; singlecycle:dut|alu:alu_block|Mux28~3                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[15]~15                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[16]~23                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[18]~35                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|Mux21~6                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux22~6                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux23~6                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux19~5                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[13].fa|cout~0                                        ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[11].fa|cout~0                                        ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[7].fa|cout~0                                         ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[11]                                                            ; 3       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[9]~9                                                                 ; 3       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[15]~6                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[14]~4                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[8]~1                                                                 ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[11]~3                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[14]~16                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[14]~14                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[16]~20                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[15]~13                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|Mux27~5                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux27~1                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|Mux26~5                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[3].fa|cout~0                                         ; 3       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[1].fa|cout~0                                         ; 3       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[5]~8                                                           ; 3       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[5]                                                             ; 3       ;
; singlecycle:dut|alu:alu_block|Mux26~1                                                                                  ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[12]~14                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[8]~11                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[10]~10                                                               ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[12]~8                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[11]~7                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[28].fa|cout~0                    ; 3       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[25].fa|cout~0                    ; 3       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[22].fa|cout~0                    ; 3       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[19].fa|cout~0                    ; 3       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[16].fa|cout~0                    ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[13].fa|cout~0                  ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[10].fa|cout~1                  ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[8].fa|cout~3                   ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[5].fa|cout~2                   ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[3].fa|cout~0                   ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[1].fa|cout~0                   ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[5].fa|cout~0                   ; 3       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[8].fa|cout~0                   ; 3       ;
; singlecycle:dut|imem:imem_block|mem~136                                                                                ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[0]                                                                              ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[16]                                                                             ; 3       ;
; singlecycle:dut|imem:imem_block|mem~125                                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[4]~7                                                                 ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux27~19                                                                ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux3~19                                                                 ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[20]                                                                             ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[23]                                                                             ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux28~19                                                                ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage1[11]~2                                                                ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux12~19                                                                ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux18~19                                                                ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux26~19                                                                ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux30~19                                                                ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[25]                                                                             ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux22~19                                                                ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[17]                                                                             ; 3       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[2]~4                                                                 ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[22]                                                                             ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[14]                                                                             ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux29~19                                                                ; 3       ;
; singlecycle:dut|pc_reg:pc_reg_block|pc[26]                                                                             ; 3       ;
; singlecycle:dut|imem:imem_block|mem~99                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~96                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~83                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~82                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~78                                                                                 ; 3       ;
; singlecycle:dut|regfile:regfile_block|MUX:muxA|Mux21~19                                                                ; 3       ;
; singlecycle:dut|imem:imem_block|mem~77                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~70                                                                                 ; 3       ;
; singlecycle:dut|imem:imem_block|mem~47                                                                                 ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StIdle                         ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[0].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[6]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[5]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[4]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[3]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[2]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[1]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[0].Byte_sel|Q[0]  ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[0] ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[0].Byte_sel|Q[0] ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[1]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[0]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[7]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[6]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[5]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[4]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[3]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[2]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[1]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[1].Byte_sel|Q[0]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[0].Byte_sel|Q[0]   ; 3       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|bmask_q[3]                                  ; 3       ;
; singlecycle:dut|imem:imem_block|mem~173                                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux19~7                                                                                  ; 2       ;
; singlecycle:dut|imem:imem_block|mem~167                                                                                ; 2       ;
; singlecycle:dut|imem:imem_block|mem~165                                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[24]~48                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[30]~47                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[18]                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[24]                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[9]~12                                                          ; 2       ;
; singlecycle:dut|alu:alu_block|and_32bit:and_unit|result[9]                                                             ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[8]~51                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[9]                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[9].fa|cout~3                   ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[27].fa|cout~5                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[30].fa|cout~5                    ; 2       ;
; singlecycle:dut|imem:imem_block|mem~162                                                                                ; 2       ;
; singlecycle:dut|immGen:immGen_block|Selector15~21                                                                      ; 2       ;
; singlecycle:dut|immGen:immGen_block|Selector15~20                                                                      ; 2       ;
; singlecycle:dut|imem:imem_block|mem~161                                                                                ; 2       ;
; singlecycle:dut|imem:imem_block|mem~160                                                                                ; 2       ;
; singlecycle:dut|imem:imem_block|mem~156                                                                                ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~17                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~16                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~15                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~14                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~13                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~12                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~11                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~10                                  ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~9                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~8                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~7                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~6                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~5                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~4                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~2                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|rdata_q~0                                   ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q.StRead1                        ; 2       ;
; singlecycle:dut|alu:alu_block|Mux15~6                                                                                  ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux7~0                                                                               ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux3~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[28]~11                                                         ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux11~0                                                                              ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux8~3                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[23]~50                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[24]~65                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[24]~46                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[7]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[7]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[7]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[7]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[1].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[1].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[3].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[2].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex1_reg|register_nor:reg8[3].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:hex2_reg|register_nor:reg8[2].Byte_sel|Q[7]  ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[7]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[7] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[7] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[7] ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux4~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[27]~49                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[27].fa|sum~0                   ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[28]~64                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[28]~45                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[28]~62                                                               ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux12~0                                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[19]~48                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[20]~61                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[20]~44                                                               ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux2~1                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[28]~47                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[29]~43                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[29]~59                                                               ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux10~0                                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[20]~46                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[21]~42                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[21]~57                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[5]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[5]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[5]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[5]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[5]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[5] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[5] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[5] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[1]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[1]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[1] ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux6~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[24]~45                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[25]~41                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[25]~54                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[1]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[1] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[1]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[1] ; 2       ;
; singlecycle:dut|alu:alu_block|Mux14~9                                                                                  ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux1~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[29]~44                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[29]~33                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[29]~43                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[27]~17                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[30]~42                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[28]~31                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[29].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[27].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[26].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[29]                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[30]~50                                                               ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux9~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[21]~39                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[21]~29                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[19]~28                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[22]~38                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[22]~27                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[20]~26                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[23]~48                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[22]~38                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[20]~37                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[24]~39                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[22]~45                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[21]~44                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[22]~15                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[23]~36                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[23]~38                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[23]~41                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[6]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[6]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[6]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[6]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[6]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[6] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[6] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[6] ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux13~0                                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[18]~37                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[18]~25                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[18]~15                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[19]~40                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[19]~39                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[21]~13                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[19]~35                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[21]~34                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[3]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[3]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[3]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[3]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[3]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[3] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[3] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[3] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[2]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[2]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[2] ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux28~4                                                                              ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[4]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[4]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[4]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[4]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[2].Byte_sel|Q[4]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[4] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[4] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[4] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[2]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[2]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[2] ; 2       ;
; singlecycle:dut|mux_4to1:wb_block|Mux5~0                                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[24].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[21].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[20].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[19].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[18].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[25]~36                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[25]~24                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[25]~13                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[21]~23                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage1[21]~2                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[23]~35                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[23]~11                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[19]~9                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[26]~34                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[26]~22                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[26]~7                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[26]~21                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage1[22]~1                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[24]~20                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[24]~5                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[20]~19                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage1[20]~0                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[27]~37                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[26]~33                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[26]~34                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[27]~31                                                               ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[2]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[1].Byte_sel|Q[2] ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~28                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~26                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~24                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~22                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~20                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~18                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~16                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~14                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~12                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~10                                            ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~8                                             ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~6                                             ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~4                                             ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~2                                             ; 2       ;
; singlecycle:dut|controlunit:controlunit|Selector1~1                                                                    ; 2       ;
; singlecycle:dut|controlunit:controlunit|br_un~0                                                                        ; 2       ;
; singlecycle:dut|BRC:BRC_block|WideNor0~20                                                                              ; 2       ;
; singlecycle:dut|operand_b[12]~89                                                                                       ; 2       ;
; singlecycle:dut|regfile:regfile_block|decoder_5to32:decoder5_32|Decoder0~0                                             ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[3].Byte_sel|Q[0]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[0].Byte_sel|Q[0]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[2].Byte_sel|Q[0]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:lcd_reg|register_nor:reg8[1].Byte_sel|Q[0]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:red_reg|register_nor:reg8[3].Byte_sel|Q[0]   ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[3].Byte_sel|Q[0] ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|register_byte_word:green_reg|register_nor:reg8[2].Byte_sel|Q[0] ; 2       ;
; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|flag_en~0                                                        ; 2       ;
; singlecycle:dut|LSU:lsu_block|input_buffer:input_buff|ready[0]                                                         ; 2       ;
; singlecycle:dut|controlunit:controlunit|WideOr8~2                                                                      ; 2       ;
; singlecycle:dut|LSU:lsu_block|sram_IS61WV25616_controller_32b_5lr:sram_buf|sram_state_q~16                             ; 2       ;
; singlecycle:dut|alu:alu_block|Mux14~8                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[17]~33                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[17]~18                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[17]~3                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux14~4                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[18]~30                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[20]~11                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[18]~29                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[20]~28                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux15~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[15].fa|cout~0                                        ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[16]~32                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[16]~17                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage2[16]~1                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux15~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[17]~28                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[17]~27                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[19]~10                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[17]~27                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[19]~37                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[23]~36                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[17]~26                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux24~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|Mux24~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|Mux25~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[6]~30                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux25~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[7]~25                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[7]~25                                                                ; 2       ;
; singlecycle:dut|LSU:lsu_block|output_buffer:output_buf|hex2_reg_en~1                                                   ; 2       ;
; singlecycle:dut|controlunit:controlunit|Decoder1~0                                                                     ; 2       ;
; singlecycle:dut|alu:alu_block|Mux28~11                                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[2]~27                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[3]~24                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[3]~23                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux20~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|xor_32bit:xor_unit|result[11]~9                                                          ; 2       ;
; singlecycle:dut|alu:alu_block|Mux20~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|Mux16~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[15]                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[15]~26                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[15]~16                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux16~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[16]~21                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux21~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[10]~25                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux21~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[11]~20                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[11]~22                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux22~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[9]~24                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux22~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[10]~19                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[10]~21                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux23~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[7]~22                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[8]~19                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[8]~14                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[6].fa|cout~0                   ; 2       ;
; singlecycle:dut|alu:alu_block|Mux23~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[9]~17                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[11]~8                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[13]~19                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[8]~20                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[10]~33                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[8]~15                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[9]~19                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[9]~30                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[11]~27                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux19~4                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[11]~16                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[9]~12                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux19~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[12]~18                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[12]~26                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[12]~13                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[12]~6                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[16]~16                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux18~9                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|subtractor:sub_unit|adder:adder_inst|full_adder:gen_block[11].fa|cout~0                  ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[12]~15                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[10]~11                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux18~2                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[13]~17                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[13]~24                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[13]~12                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[13]~5                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage2[13]~18                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|Mux17~5                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[9].fa|cout~1                                         ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[9].fa|cout~0                                         ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[6].fa|cout~0                                         ; 2       ;
; singlecycle:dut|alu:alu_block|adder:add_unit|full_adder:gen_block[5].fa|cout~0                                         ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[11]                                                              ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[13]~14                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[13]~10                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[13]~8                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[11]~7                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[14]~11                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[14]~5                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[14]~3                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[12]~2                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage3[12]~0                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|Mux17~1                                                                                  ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[15]~10                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[14]~15                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[14]~22                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[14]~8                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage3[14]~2                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[18]~15                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[15]~14                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[15]~11                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[3]~10                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[4]~10                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[4]~18                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[4]~6                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[4]~5                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|or_32bit:or_unit|result[5]                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[4]~8                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|sll:sll_unit|stage4[5]~6                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[6]~3                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[5]~9                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[5]~16                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[7]~14                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[11]~13                                                               ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage4[6]~8                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[6]~12                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage3[8]~10                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|sra:sra_unit|stage4[5]~1                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|stage2[4]~11                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slr:slr_unit|result[0]~1                                                                 ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[30].fa|cout~4                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[27].fa|cout~4                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[24].fa|cout~2                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[21].fa|cout~2                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[17].fa|cout~0                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[15].fa|cout~2                    ; 2       ;
; singlecycle:dut|imem:imem_block|mem~150                                                                                ; 2       ;
; singlecycle:dut|imem:imem_block|mem~148                                                                                ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[15].fa|cout~0                    ; 2       ;
; singlecycle:dut|immGen:immGen_block|Selector15~16                                                                      ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[21].fa|cout~0                    ; 2       ;
; singlecycle:dut|alu:alu_block|slt:slt_unit|adder:subtractor_unit|full_adder:gen_block[24].fa|cout~0                    ; 2       ;
; singlecycle:dut|imem:imem_block|mem~143                                                                                ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[16]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[16]                                   ; 2       ;
; singlecycle:dut|imem:imem_block|mem~133                                                                                ; 2       ;
; singlecycle:dut|imem:imem_block|mem~132                                                                                ; 2       ;
; singlecycle:dut|controlunit:controlunit|WideOr2~0                                                                      ; 2       ;
; singlecycle:dut|imem:imem_block|mem~130                                                                                ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[31].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[19].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[27].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[23].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[28].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[16].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[20].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[24].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[29].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[17].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[25].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[21].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[30].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[18].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[22].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[26].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[11].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[8].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[10].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[9].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[7].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[4].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[5].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[6].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[1].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[3].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[2].register_inst|Q[8]                                     ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[15].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[12].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[13].register_inst|Q[8]                                    ; 2       ;
; singlecycle:dut|regfile:regfile_block|register:register_loop[14].register_inst|Q[8]                                    ; 2       ;
+------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 7,162 / 94,460 ( 8 % ) ;
; C16 interconnects           ; 235 / 3,315 ( 7 % )    ;
; C4 interconnects            ; 5,349 / 60,840 ( 9 % ) ;
; Direct links                ; 491 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 1,999 / 33,216 ( 6 % ) ;
; R24 interconnects           ; 329 / 3,091 ( 11 % )   ;
; R4 interconnects            ; 6,473 / 81,294 ( 8 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.73) ; Number of LABs  (Total = 266) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 3                             ;
; 3                                           ; 4                             ;
; 4                                           ; 6                             ;
; 5                                           ; 4                             ;
; 6                                           ; 7                             ;
; 7                                           ; 5                             ;
; 8                                           ; 3                             ;
; 9                                           ; 1                             ;
; 10                                          ; 6                             ;
; 11                                          ; 5                             ;
; 12                                          ; 9                             ;
; 13                                          ; 16                            ;
; 14                                          ; 13                            ;
; 15                                          ; 17                            ;
; 16                                          ; 163                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.47) ; Number of LABs  (Total = 266) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 208                           ;
; 1 Clock                            ; 228                           ;
; 1 Clock enable                     ; 55                            ;
; 1 Sync. clear                      ; 1                             ;
; 1 Sync. load                       ; 1                             ;
; 2 Clock enables                    ; 163                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.93) ; Number of LABs  (Total = 266) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 3                             ;
; 6                                            ; 6                             ;
; 7                                            ; 4                             ;
; 8                                            ; 5                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 12                            ;
; 16                                           ; 36                            ;
; 17                                           ; 27                            ;
; 18                                           ; 24                            ;
; 19                                           ; 13                            ;
; 20                                           ; 9                             ;
; 21                                           ; 7                             ;
; 22                                           ; 17                            ;
; 23                                           ; 13                            ;
; 24                                           ; 12                            ;
; 25                                           ; 7                             ;
; 26                                           ; 8                             ;
; 27                                           ; 12                            ;
; 28                                           ; 8                             ;
; 29                                           ; 4                             ;
; 30                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.65) ; Number of LABs  (Total = 266) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 7                             ;
; 2                                                ; 3                             ;
; 3                                                ; 7                             ;
; 4                                                ; 11                            ;
; 5                                                ; 14                            ;
; 6                                                ; 15                            ;
; 7                                                ; 13                            ;
; 8                                                ; 21                            ;
; 9                                                ; 19                            ;
; 10                                               ; 29                            ;
; 11                                               ; 21                            ;
; 12                                               ; 22                            ;
; 13                                               ; 14                            ;
; 14                                               ; 18                            ;
; 15                                               ; 10                            ;
; 16                                               ; 7                             ;
; 17                                               ; 11                            ;
; 18                                               ; 7                             ;
; 19                                               ; 4                             ;
; 20                                               ; 2                             ;
; 21                                               ; 4                             ;
; 22                                               ; 2                             ;
; 23                                               ; 3                             ;
; 24                                               ; 0                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.40) ; Number of LABs  (Total = 266) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 0                             ;
; 4                                            ; 4                             ;
; 5                                            ; 1                             ;
; 6                                            ; 0                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 4                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 1                             ;
; 14                                           ; 5                             ;
; 15                                           ; 5                             ;
; 16                                           ; 0                             ;
; 17                                           ; 2                             ;
; 18                                           ; 2                             ;
; 19                                           ; 5                             ;
; 20                                           ; 8                             ;
; 21                                           ; 7                             ;
; 22                                           ; 2                             ;
; 23                                           ; 6                             ;
; 24                                           ; 9                             ;
; 25                                           ; 4                             ;
; 26                                           ; 14                            ;
; 27                                           ; 18                            ;
; 28                                           ; 19                            ;
; 29                                           ; 23                            ;
; 30                                           ; 46                            ;
; 31                                           ; 64                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "singlecycle"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (332012): Synopsys Design Constraints File file not found: 'singlecycle.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_BA_1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CKE" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_DQ[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_LDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_RAS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_UDQM" is assigned to location or region, but does not exist in design
    Warning (15706): Node "DRAM_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_0[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[22]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[23]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[24]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[25]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[26]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[27]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[28]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[29]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[30]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[31]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[32]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[33]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[34]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[35]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "GPIO_1[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "I2C_SDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_EN" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_ON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_RW" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_RESET" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:11
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 7% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 56% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:16
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.59 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 122 output pins without output pin load capacitance assignment
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file D:/CTMT/singlecycle_ver2/04_kit/output_files/singlecycle.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 287 warnings
    Info: Peak virtual memory: 4916 megabytes
    Info: Processing ended: Sat Nov 16 11:10:46 2024
    Info: Elapsed time: 00:00:41
    Info: Total CPU time (on all processors): 00:00:33


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/CTMT/singlecycle_ver2/04_kit/output_files/singlecycle.fit.smsg.


