## cpu

+ Article
    + [ロジックICで創る 4bitCPU組立キット TTM4](https://www.switch-science.com/catalog/3915/)
    + [The Effects of CPU Turbo: 768X stddev](https://www.alexgallego.org/perf/compiler/explorer/flatbuffers/smf/2018/06/30/effects-cpu-turbo.html)
    + [RISC-V SpikeシミュレータでC/C++のprintfを実現する仕組み (6. ファイルシステムの呼び出し)](http://msyksphinz.hatenablog.com/entry/2018/07/24/040000)
    + [本当にわかる Spectre と Meltdown](https://www.slideshare.net/hktechno/spectre-meltdown-110262623)
    + [琴葉姉妹と学ぶハッキング](http://www.nicovideo.jp/watch/sm33597638)
    + [Linuxがブートできる自作RISC-VシミュレータをGitHubにアップロードした](http://msyksphinz.hatenablog.com/entry/2018/09/12/040000)
    + [APSで連載しているRISC-V入門全8回がすべて公開されました](http://msyksphinz.hatenablog.com/entry/2018/10/17/040000)
    + [Towards fearless SIMD](https://raphlinus.github.io/rust/simd/2018/10/19/fearless-simd.html)
    + [RISC-Vのハイパーバイザ仕様について調べる(1. ハイパーバイザのモードと主要システムレジスタについて)](http://msyksphinz.hatenablog.com/entry/2018/10/29/040000)
    + [【翻訳】RISC-V ISAにまつわる11の作り話(誤解・勘違い・神話？)](http://msyksphinz.hatenablog.com/entry/2018/02/02/040000)
    + [PortSmashで学ぶ高性能プロセッサの同時マルチスレッディング](http://msyksphinz.hatenablog.com/entry/2018/11/09/040000)
    + [Day 7 : SIMD化](https://github.com/kaityo256/sevendayshpc/blob/master/day7/README.md)
    + [2018年のRISC-V関係の(私の)講演資料をすべて公開しました](http://msyksphinz.hatenablog.com/entry/2018/11/15/040000)
    + [x86の機械語](https://web.archive.org/web/20120302175520/http://dl.dropbox.com/u/2476414/TechResources/x86_opcodemap_1_a4.pdf)
    + [Lecture 1: Introduction + Throughput Hardware Review](http://cs348k.stanford.edu/fall18/lecture/introreview)
    + [ARM1 Gate-level Simulation](http://visual6502.org/sim/varm/armgl.html)
    + [Chiselを使ってCPUを作ろう 14. 2段パイプラインのデザインをGitHubに公開しました](http://msyksphinz.hatenablog.com/entry/2018/12/08/040000)
    + [論理回路考古学のススメ](http://pgate1.s602.xrea.com/LogicCircuitArchitectureArcheology.pdf)
    + [RISC-V documentation transrate to Japanese.](https://github.com/shibatchii/RISC-V)
    + [ひとりでCPUとエミュレータとコンパイラを作る Advent Calendar 2017](https://qiita.com/advent-calendar/2017/lowlayer)
    + [アウトオブオーダ実行の詳細を勉強する場合の資料には"Understanding the detailed Architecture of AMD's 64 bit Core"がとても良い](http://msyksphinz.hatenablog.com/entry/2019/02/08/040000)
    + [汎用ロジックのみで実用的なCPUを作る方法](https://retrof.sakura.ne.jp/)
    + [MKL-DNNで学ぶIntel CPUの最適化手法](https://blog.cybozu.io/entry/2019/04/15/170000)
    + [分岐予測の簡単な歴史 – Part 1](https://postd.cc/branch-prediction-2/)
    + [『CPUの創りかた』のTD4をブレッドボードで作った話。](https://yousay0704.hatenablog.com/entry/2018/08/28/122331)
    + [AMDがZen 2で採用した現在最強の分岐予測「TAGE」](https://pc.watch.impress.co.jp/docs/column/kaigai/1192296.html)
    + [フリップフロップ(flip-flop)回路](https://www.youtube.com/watch?v=wohc5GQXSUU)
        + youtube
    + [implemented SNES on an FPGA](https://github.com/pgate1/SNES_on_FPGA)
    + [2019年のこれまでに発表したRISC-V関連の発表資料をすべてアップロードしました](http://msyksphinz.hatenablog.com/entry/2019/09/19/040000)
    + [「はじめて読む486」の実行環境を、FreeDOS+QEMU+OpenWatcomでつくる](http://tomoyukim.hatenablog.com/entry/2019/10/18/131607)
    + [RISC-Vとx86のsystem callの内部実装の違い(xv6を例に)](http://cstmize.hatenablog.jp/entry/2019/10/01/RISC-V%E3%81%A8x86%E3%81%AEsystem_call%E3%81%AE%E5%86%85%E9%83%A8%E5%AE%9F%E8%A3%85%E3%81%AE%E9%81%95%E3%81%84%28xv6%E3%82%92%E4%BE%8B%E3%81%AB%29)
    + [簡単な32bit CPUを自作した(MIPSのサブセット)](https://qiita.com/kamaboko123/items/d588f1b92f6c3749389e)
    + [どうしていまFPGAなのか、そしてFPGAとは何か?](https://news.mynavi.jp/kikaku/software_fpga-1/)
    + [本当に私の人生を変えた技術書10選](https://msyksphinz.hatenablog.com/entry/2019/12/28/040000)
    + [RISCVエミュレータ-ELFファイルの実行](http://uzusayuu.hatenadiary.jp/entry/2020/01/02/020312)
    + [VM環境のCPU仮想化はどうやって実現しているのか ハードウェア仮想化支援機構の仕組](https://logmi.jp/tech/articles/323956)
    + [Microbenchmarking Return Address Branch Prediction](https://blog.stuffedcow.net/2018/04/ras-microbenchmarks/)
    + [RISC-Vのハイパーバイザー拡張の仕様書を(ほぼ)日本語化したので公開する](https://msyksphinz.hatenablog.com/entry/2021/03/01/040000)
    + [簡単なCPUを作ってみる](https://sagara-works.jp/research-and-development/cpu/)
    + [ビット演算やSIMDに関するテクニックを集めるためのwiki](https://scrapbox.io/bitwise-simd/)
    + [RISC-Vがリンクレジスタを2つ用意しているのは何故なのか](https://msyksphinz.hatenablog.com/entry/2021/04/04/040000)
    + [ARM入門勉強会](https://logmi.jp/events/2418)
    + [IntelのエンジニアがCPUやメモリのレベルでコンテナのパフォーマンスを向上するためにランタイムのリソースマネージャにどういう改善を加えているのかという話](https://kccnceu2021.sched.com/event/iE1Y)
    + [Intel Ice Lakeのプロセッサは整数除算命令がアツい](https://lcstmarck.hatenablog.com/entry/2019/10/11/231813)
    + [ARM CPUにおけるSIMDを用いた高速計算入門](https://www.slideshare.net/fixstars/arm-cpusimd/fixstars/arm-cpusimd)
    + [ARM命令セット](http://www.fos.kuis.kyoto-u.ac.jp/~umatani/le4/arm_spec.html)
    + [フリーでオープンなRISC-V命令セットアーキテクチャ (ISA) の入門オンラインコース](https://training.linuxfoundation.org/training/introduction-to-riscv-lfd110x/?utm_source=lftraining&utm_medium=twitter&utm_campaign=mooc)
    + [投機的プリフェッチとキャッシュの弱点](https://eetimes.itmedia.co.jp/ee/articles/1603/10/news044.html)
    + [システムLSIとアーキテクチャ技術](http://am.ics.keio.ac.jp/parthenon/cache2.pdf)
    + [デバッガとブレイクポイントについて](http://blog.livedoor.jp/talkinbout/archives/1320509.html)
    + [RISC-V ベクトル拡張 v1.0の日本語訳を公開した](https://msyksphinz.hatenablog.com/entry/2021/07/25/040000)
    + [GPU向けコンパイラの最適化の紹介と論文のサーベイ](https://juln.hatenablog.com/entry/2021/05/13/181020)
    + [割り込み](https://www.renesas.com/us/ja/support/engineer-school/mcu-programming-peripherals-06)
+ Tool
    + [aqcc](https://github.com/ushitora-anqou/aqcc)
    + [Unicorn](https://www.unicorn-engine.org/docs/)
