# ğŸ§  Processador RISC-V Pipeline com Cache de Dados (32 bits)

[![License](https://img.shields.io/badge/license-MIT-blue.svg)](LICENSE)
![Verilog](https://img.shields.io/badge/Verilog-HDL-green)

ImplementaÃ§Ã£o em Verilog HDL de um processador RISC-V com arquitetura pipeline de 5 estÃ¡gios e cache de dados com mapeamento direto. Desenvolvido como projeto acadÃªmico na disciplina de Arquitetura de Computadores.

---

## ğŸ“‘ SumÃ¡rio

- [ğŸ“Œ VisÃ£o Geral](#-visÃ£o-geral)
- [âš™ï¸ Arquitetura do Pipeline](#-arquitetura-do-pipeline)
- [ğŸ§± Componentes Implementados](#-componentes-implementados)
- [ğŸ“‰ Controle de Hazards](#-controle-de-hazards)
- [ğŸ§® Cache de Dados](#-cache-de-dados)
- [ğŸ§ª SimulaÃ§Ã£o e Testes](#-simulaÃ§Ã£o-e-testes)
- [ğŸ” Resultados](#-resultados)
- [ğŸš€ Como Rodar](#-como-rodar)
- [ğŸ“š ReferÃªncias](#-referÃªncias)

---

## ğŸ“Œ VisÃ£o Geral

Este projeto descreve o desenvolvimento de um processador escalar de 32 bits baseado em um subconjunto da ISA **RISC-V**, com pipeline de 5 estÃ¡gios e mecanismos de otimizaÃ§Ã£o de desempenho como:
- **Forwarding de dados**
- **DetecÃ§Ã£o de hazards de carga-uso**
- **Cache de dados mapeada diretamente (write-through)**

O objetivo Ã© estudar e simular uma microarquitetura moderna com foco em desempenho e integridade na execuÃ§Ã£o paralela de instruÃ§Ãµes.

---

## âš™ï¸ Arquitetura do Pipeline

O pipeline Ã© composto por 5 estÃ¡gios clÃ¡ssicos:

| EstÃ¡gio | Nome                    | FunÃ§Ã£o Principal |
|--------:|-------------------------|------------------|
| IF      | Instruction Fetch       | Busca a instruÃ§Ã£o da memÃ³ria de instruÃ§Ãµes |
| ID      | Instruction Decode      | Decodifica a instruÃ§Ã£o, lÃª registradores e imediato |
| EX      | Execute                 | Executa operaÃ§Ãµes na ALU |
| MEM     | Memory Access           | Acessa a memÃ³ria de dados (load/store) |
| WB      | Write Back              | Escreve resultados no banco de registradores |

A comunicaÃ§Ã£o entre estÃ¡gios Ã© feita atravÃ©s de **registradores de pipeline** (IF/ID, ID/EX, EX/MEM, MEM/WB).

---

## ğŸ§± Componentes Implementados

- `alu.v` â€“ Unidade AritmÃ©tica e LÃ³gica
- `reg_file.v` â€“ Banco de registradores com 32 posiÃ§Ãµes
- `control_unit.v` â€“ Unidade de controle de sinais
- `forwarding_unit.v` â€“ Unidade de adiantamento (data hazard forwarding)
- `hazard_unit.v` â€“ Unidade de detecÃ§Ã£o de carga-uso
- `instruction_memory.v` â€“ MemÃ³ria ROM para instruÃ§Ãµes
- `data_memory.v` â€“ MemÃ³ria RAM principal
- `direct_mapped_cache.v` â€“ Cache de dados de mapeamento direto
- `processor_top.v` â€“ MÃ³dulo principal integrador dos estÃ¡gios
- `top_tb.v` â€“ Testbench principal com simulaÃ§Ã£o no ModelSim

---

## ğŸ“‰ Controle de Hazards

### âœ… Data Hazards (RAW)

Implementado por meio de uma **Unidade de Forwarding**, que detecta dependÃªncias entre os registradores e redireciona os dados ainda nÃ£o escritos para evitar stalls.

### âš ï¸ Load-Use Hazards

Quando uma instruÃ§Ã£o `lw` Ã© imediatamente seguida por uma instruÃ§Ã£o que depende do dado carregado, a **Unidade de Hazards** insere uma **bolha (NOP)** e congela o PC e IF/ID.

---

## ğŸ§® Cache de Dados

- **Tipo**: Mapeamento Direto
- **Tamanho**: 256 linhas (1KB)
- **PolÃ­tica de Escrita**: Write-through
- **Controle por FSM** com estados:
  - `IDLE`
  - `MEM_READ`
  - `MEM_WRITE`

Em caso de cache **miss**, um sinal de **congelamento do pipeline** Ã© ativado atÃ© que o dado seja recuperado da memÃ³ria.

---

## ğŸ§ª SimulaÃ§Ã£o e Testes

A verificaÃ§Ã£o funcional foi feita no **ModelSim**, com um testbench customizado para forÃ§ar os seguintes cenÃ¡rios:

- `Write Miss`: Escrita inicial em um endereÃ§o novo
- `Read Hit`: Leitura subsequente do mesmo endereÃ§o
- `Conflict Miss`: Leitura de um endereÃ§o que mapeia para o mesmo Ã­ndice da cache
- `Re-hit`: Leitura do endereÃ§o original apÃ³s conflito

---

## ğŸ” Resultados

- `Mem[32] = 77`: Escrita com sucesso via cache
- `x5 = 77`: Leitura apÃ³s hit validada
- `x7 = 77`: Leitura apÃ³s conflito e nova substituiÃ§Ã£o funcionando corretamente
- `x6 = x`: InstruÃ§Ã£o atrasada que nÃ£o chegou a WB (esperado no teste)

Todos os **eventos de stall**, **cache hit** e **miss** ocorreram exatamente nos ciclos esperados, confirmando a integridade do pipeline.

---

## ğŸš€ Como Rodar

1. Instale o **ModelSim** (ou outra ferramenta de simulaÃ§Ã£o Verilog compatÃ­vel)
2. Compile todos os mÃ³dulos Verilog
3. Execute o testbench `top_tb.v`
4. Analise os sinais atravÃ©s do terminal ou da waveform (`.vcd`)

```sh
vlog *.v
vsim testbanch.v
run -all
