<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:04.244</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0185812</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>회로 기판 및 이를 포함하는 반도체 패키지</inventionTitle><inventionTitleEng>CIRCUIT BOARD AND SEMICONDUCTOR PACKAGE COMPRISING THE SAME</inventionTitleEng><openDate>2025.06.26</openDate><openNumber>10-2025-0095092</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/28</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 회로 기판은 제1 절연층; 상기 제1 절연층 상에 배치되고, 캐비티를 포함한 제2 절연층; 상기 제2 절연층 상에 배치된 보호층; 및 상기 제2 절연층의 상면과 동일 평면에 위치한 상면, 및 상기 상면에서 상기 제2 절연층의 하면을 향하여 상기 제2 절연층의 적어도 일부 영역을 관통하는 비아 전극을 포함하고, 상기 비아 전극은 상기 비아 전극의 상면에서 상기 제1 절연층의 하면을 향하여 상기 비아 전극의 적어도 일부 영역을 관통하는 관통 홀을 포함하고, 상기 비아 전극의 관통 홀은 상기 제2 절연층의 캐비티와 수평 방향으로 중첩된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 절연층;상기 제1 절연층 상에 배치되고, 캐비티를 포함한 제2 절연층;상기 제2 절연층 상에 배치된 보호층; 및상기 제2 절연층의 상면과 동일 평면에 위치한 상면, 및 상기 상면에서 상기 제2 절연층의 하면을 향하여 상기 제2 절연층의 적어도 일부 영역을 관통하는 비아 전극을 포함하고,상기 비아 전극은 상기 비아 전극의 상면에서 상기 제2 절연층의 하면을 향하여 상기 비아 전극의 적어도 일부 영역을 관통하는 관통 홀을 포함하고,상기 비아 전극의 관통 홀은 상기 제2 절연층에 구비된 상기 캐비티와 수평 방향으로 중첩된, 회로 기판.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제2 절연층은 상기 비아 전극의 외측에 배치된 제1부, 및 상기 비아 전극의 관통 홀 내에 배치된 제2부를 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 관통 홀은 상기 비아 전극에서 제1 수평 방향 및 상기 제1 수평 방향과 다른 제2 수평 방향으로 이격되며 복수 개 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 제2 절연층은 상기 제2부의 상면에서 상기 제2부의 하면을 향하여 상기 제2부의 적어도 일부 영역을 관통하는 비아 홀을 포함하고,상기 제2 절연층의 상기 비아 홀 내에 배치된 서브 비아 전극을 더 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 제2 절연층의 상기 제2부는 상기 서브 비아 전극을 감싸며 상기 비아 전극의 관통 홀의 내측면과 상기 서브 비아 전극의 외측면 사이에 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서,상기 비아 전극의 관통 홀은 상기 비아 전극의 상면의 둘레로부터 이격된, 회로 기판.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 비아 전극의 상면의 둘레는 복수의 곡선부 및 상기 복수의 곡선부 사이에 구비된 복수의 직선부를 포함하고,상기 복수의 곡선부와 상기 복수의 직선부는 수평 방향을 따라 단차를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서,상기 비아 전극의 상면의 둘레는 복수의 제1 직선부 및 상기 복수의 제1 직선부 사이에 구비된 복수의 제2 직선부를 포함하고,상기 복수의 제1 직선부와 상기 복수의 제2 직선부는 수평 방향을 따라 단차를 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 제2 절연층의 상기 캐비티의 측벽은, 상기 제2 절연층의 상면과 연결되고 제1 경사를 가진 제1 측벽과, 상기 제2 절연층의 하면과 상기 제1 측벽 사이에 구비되고 상기 제1 경사와 다른 제2 경사를 가진 제2 측벽을 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 제2 절연층은 상기 제1 절연층 상에 배치된 제2-1 절연층과, 상기 제2-1 절연층 상에 배치된 제2-2 절연층을 포함하고,상기 캐비티 및 상기 비아 전극은 상기 제2-1 절연층 및 상기 제2-2 절연층 중 적어도 하나에 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 비아 전극은 상기 제2-1 절연층에 구비되고 복수 개의 관통 홀을 구비한 제1 비아 전극과, 상기 제2-2 절연층에서 상기 제1 비아 전극과 수직 방향으로 중첩되도록 배치되고 복수 개의 관통 홀을 구비한 제2 비아 전극을 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서,상기 제2-1 절연층은 상기 비아 전극과 수직 방향으로 중첩된 비아 홀을 구비하고,상기 제2-2 절연층은 상기 제2-1 절연층의 비아 홀 내에 배치된 돌출부를 구비하며,상기 비아 전극은 상기 제2-2 절연층의 상면에서 상기 제2-2 절연층의 돌출부의 하면까지 관통하며 구비된, 회로 기판.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서,상기 캐비티는 상기 제2-1 절연층에 구비된 제1부와 상기 제2-2 절연층에 구비된 제2부를 포함하고,상기 캐비티의 상기 제1부의 수평 방향의 폭은 상기 캐비티의 상기 제2부의 수평 방향의 폭과 상이한, 회로 기판.</claim></claimInfo><claimInfo><claim>14. 제5항에있어서,상기 비아 전극의 하면과 연결된 하부 패드; 및상기 비아 전극의 상면과 연결된 상부 패드를 더 포함하고,상기 상부 패드의 하면은 상기 비아 전극의 상면과 접촉한 제1 하면과, 상기 서브 비아 전극의 상면과 접촉한 제2 하면과, 상기 제1 및 제2 하면 사이에 구비되고 상기 제2 절연층의 상기 제2부와 접촉한 제3 하면을 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 하부 패드는 상기 비아 전극의 관통 홀과 수직 방향으로 중첩되며 상기 하부 패드를 관통하는 관통 홀을 포함한, 회로 기판.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 하부 패드는 수평 방향으로 이격되며 복수 개 구비되고, 상기 복수 개의 하부 패드 사이의 이격 공간은 상기 비아 전극의 관통 홀과 수직 방향으로 중첩된, 회로 기판.</claim></claimInfo><claimInfo><claim>17. 제11항에 있어서,상기 캐비티는 상기 제2-2 절연층에 구비되고,상기 제2-1 절연층에 상기 캐비티와 수직 방향으로 중첩되도록 구비된 제3 비아 전극을 더 포함하고,상기 제3 비아 전극은 수평 방향을 따라 상호 이격되고 상기 제3 비아 전극을 관통하는 복수의 관통 홀을 구비하는, 회로 기판.</claim></claimInfo><claimInfo><claim>18. 코어층;상기 코어층 상에 배치된 제1 절연층;상기 제1 절연층 상에 배치된 제2 절연층; 및상기 제2 절연층을 관통하는 비아 전극을 포함하고,상기 비아 전극은 제1 수평 방향 및 상기 제1 수평 방향과 다른 제2 수평 방향으로 이격된 복수 개의 관통 홀을 구비하고,상기 비아 전극의 평면 형상은 상기 복수 개의 관통 홀이 구비된 위치가 개방된 메쉬 형상을 가진, 회로 기판.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서,상기 제2 절연층은 상기 제1 절연층 상에 배치된 제2-1 절연층 및 상기 제2-1 절연층 상에 배치된 제2-2 절연층을 포함하고,상기 제2-1 절연층 및 상기 제2-2 절연층 중 적어도 하나는 캐비티를 구비하고,상기 비아 전극은,상기 제2-2 절연층에 구비되고 상기 캐비티와 수평 방향으로 중첩된 제1 비아 전극과,상기 제2-1 절연층에 구비되고, 상기 캐비티와 수평 방향으로 중첩되거나 상기 제1 비아 전극에 수직 방향으로 중첩된 제2 비아 전극과,상기 제2-1 절연층에 구비되고 상기 캐비티와 수직 방향으로 중첩되거나 상기 제2 비아 전극과 수평 방향으로 중첩된 제3 비아 전극 중 적어도 하나를 포함하는, 회로 기판.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제19항 중 어느 한 항에 구비된 회로 기판;상기 회로 기판에 구비된 캐비티 내에 배치된 제1 반도체 소자; 및상기 회로 기판 상에 배치되고 상기 캐비티와 수직 방향으로 중첩되지 않는 제2 반도체 소자를 포함하는, 반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, DONG KEON</engName><name>이동건</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KWON, KI TAE</engName><name>권기태</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHO, HYUN DONG</engName><name>조현동</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>CHOI, SO HEE</engName><name>최소희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.19</receiptDate><receiptNumber>1-1-2023-1424993-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230185812.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9379a1d31dff44ff0aed04a92771259d80c3cee646209366b15bf3278ac70ddcec9be19a3c9684592bac25e7d326deb5dc39d35af045b2196a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfc903a5fe738956da9a1ee1417ef05923ed43739bfc365d91b91c576c136a1d1d95dacb9ee781dea70d911c45c718e7f53710a19aa7b954f3</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>