module shifter(shift, lr, in, out);
input [3:0] shift;
input lr;
input [15:0] in;
output [15:0] out;

wire [15:0] ta;
wire [15:0] tb;
wire [15:0] tc;
wire [15:0] td;

assign ta = shift[0] ? ( lr ? {in[15],in[15:1]} : {in[14:0], 0} ) : in[15:0];
assign tb = shift[1] ? ( lr ? {2{ta[15]}, ta[15:2]} : {ta[13:0],2{0}}) : ta[15:0];
assign tc = shift[2] ? ( lr ? {4{tb[15]}, tb[15:4]} : {tb[11:0],4{0}}) : tb[15:0];
assign td = shift[3] ? ( lr ? {8{tc[15]}, tc[15:8]} : {tc[7:0], 8{0}}) : tc[15:0];

assign out = td;

endmodule;