# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 5
attribute \cells_not_processed 1
attribute \src "dut.sv:1.1-18.10"
module \gen_test4
  attribute \src "dut.sv:1.18-1.19"
  wire width 4 input 1 \a
  attribute \src "dut.sv:1.21-1.22"
  wire width 4 output 2 \b
  wire \foo[0].temp
  wire \foo[1].temp
  wire $auto$rtlil.cc:3386:And$2
  wire \foo[2].temp
  wire $auto$rtlil.cc:3386:And$4
  cell $and $and$dut.sv:14$1
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \foo[0].temp
    connect \B \a [1]
    connect \Y $auto$rtlil.cc:3386:And$2
  end
  cell $and $and$dut.sv:14$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \foo[1].temp
    connect \B \a [2]
    connect \Y $auto$rtlil.cc:3386:And$4
  end
  connect \foo[0].temp \a [0]
  connect \b [0] \foo[0].temp
  connect \foo[1].temp $auto$rtlil.cc:3386:And$2
  connect \b [1] \foo[1].temp
  connect \foo[2].temp $auto$rtlil.cc:3386:And$4
  connect \b [2] \foo[2].temp
end
