<html><p>
    Um sistema de tempo real satisfaz explicitamente
    restrições de tempo de resposta, podendo ter
    consequências como riscos ou falhas caso não
    cumpra essas restrições. O circuito lógico a seguir
    faz parte de um sistema de tempo real que realiza
    o acionamento de um alarme.
</p>
<img src="images/engenharia_de_computacao_2019_m_28_0.png" style="display: block; margin-left: auto; margin-right: auto; width: 80%;" />
<p>
    Nesse circuito existem vários atrasos de
    propagação do sinal, que por sua vez geram atrasos
    no acionamento do alarme. Na forma como a
    lógica está implementada, o circuito não atende o
    requisito de tempo real especificado pelo sistema.
    Para cada porta lógica utilizada, os atrasos típicos,
    em unidades de tempo (u.t.), são:
</p>
<div>
    <img src="images/engenharia_de_computacao_2019_m_28_1.png" style="display: block; margin-left: auto; margin-right: auto; width: 80%;" />
</div>
<p style="font-size: 24">
    Após a simplificação do circuito, o menor tempo
    possível para o acionamento do alarme é de
</p>
<ol type="A">
    <li>
        9 u.t.
    </li>
    <li>
        10 u.t.
    </li>
    <li>
        3 u.t.
    </li>
    <li>
        4 u.t.
    </li>
    <li>
        6 u.t.
    </li>
</ol>
</html>