#Substrate Graph
# noVertices
40
# noArcs
128
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 679 679 1
2 784 784 1
3 37 37 0
4 150 150 0
5 37 37 0
6 274 274 1
7 934 934 1
8 37 37 0
9 780 780 1
10 785 785 1
11 37 37 0
12 37 37 0
13 150 150 0
14 1067 1067 1
15 223 223 1
16 785 785 1
17 37 37 0
18 37 37 0
19 150 150 0
20 1465 1465 1
21 150 150 0
22 468 468 1
23 279 279 1
24 634 634 1
25 150 150 0
26 37 37 0
27 124 124 1
28 150 150 0
29 99 99 1
30 37 37 0
31 37 37 0
32 261 261 1
33 599 599 1
34 279 279 1
35 150 150 0
36 124 124 1
37 37 37 0
38 37 37 0
39 1228 1228 1
# Arcs: idS idT delay bandwidth
0 1 3 37
1 0 3 37
1 2 2 187
2 1 2 187
1 4 4 75
4 1 4 75
1 5 7 37
5 1 7 37
1 7 6 187
7 1 6 187
1 9 4 156
9 1 4 156
2 3 6 37
3 2 6 37
2 34 7 93
34 2 7 93
2 14 6 187
14 2 6 187
2 10 3 187
10 2 3 187
2 23 1 93
23 2 1 93
4 6 5 75
6 4 5 75
6 8 5 37
8 6 5 37
6 12 3 37
12 6 3 37
6 20 6 125
20 6 6 125
7 14 6 187
14 7 6 187
7 15 8 93
15 7 8 93
7 39 7 187
39 7 7 187
7 16 3 187
16 7 3 187
7 23 3 93
23 7 3 93
9 10 1 156
10 9 1 156
9 16 8 156
16 9 8 156
9 39 1 156
39 9 1 156
9 14 8 156
14 9 8 156
10 11 9 37
11 10 9 37
10 13 3 75
13 10 3 75
10 37 8 37
37 10 8 37
10 20 3 218
20 10 3 218
10 19 2 75
19 10 2 75
13 16 7 75
16 13 7 75
14 21 6 75
21 14 6 75
14 25 3 75
25 14 3 75
14 28 9 75
28 14 9 75
14 20 3 250
20 14 3 250
14 36 1 62
36 14 1 62
15 17 9 37
17 15 9 37
15 20 1 93
20 15 1 93
16 18 4 37
18 16 4 37
16 19 2 75
19 16 2 75
16 20 4 218
20 16 4 218
16 31 5 37
31 16 5 37
20 22 3 125
22 20 3 125
20 23 4 93
23 20 4 93
20 34 7 93
34 20 7 93
20 39 4 250
39 20 4 250
21 33 2 75
33 21 2 75
22 24 3 125
24 22 3 125
22 32 6 93
32 22 6 93
22 33 1 125
33 22 1 125
24 26 8 37
26 24 8 37
24 27 8 62
27 24 8 62
24 29 5 62
29 24 5 62
24 38 4 37
38 24 4 37
24 34 8 93
34 24 8 93
24 39 2 218
39 24 2 218
25 33 3 75
33 25 3 75
27 39 8 62
39 27 8 62
28 33 11 75
33 28 11 75
29 30 4 37
30 29 4 37
32 35 1 75
35 32 1 75
32 39 4 93
39 32 4 93
33 36 11 62
36 33 11 62
33 39 5 187
39 33 5 187
35 39 5 75
39 35 5 75
