1.Задание реализовано в среде разработки Quartus Prime 18.1 Lite Edition c помощью языка Verilog. <br />
2.С помощью внутреннего инструмента моделирования спроектировал Цифровую схему, ее можно посмотреть в файле "Цифровая схема.png".<br />
3.Написан тест на python, он содержится в файле "test_on_python.py".<br />
4.Ошибку переполнения разрядной сетки решил тем, чтобы разрядность перменной на выходе совпадала с разрядностью промежуточной переменной на выходе умножителя <br />
5. На основе данных полученных по итогам компиляции (Logic utilization (in ALMs)	16 / 56,480 ( < 1 % ), Total registers	16) можно сказать, что <br />
данная цифровая схема задействует очень малое количество аппаратных ресурсов.
