# ic-contest — 新手的 Verilog 學習日記

記錄我從零開始學習 **Verilog / RTL 設計** 的小專案。  
目標是參加 **IC Contest**，同時也希望這能成為其他初學者的參考。

用來記錄我在學習 Verilog、數位電路設計、RTL 撰寫與模擬的過程。  
不只是放程式碼，也包含遇到的錯誤、筆記與反思。

希望各位大神也能夠毫不留情的點出需要改進的地方

某些說明部分會用上Chatgpt來讓我想記錄的部分更加完整

ʕ •ᴥ•ʔ
