#Substrate Graph
# noVertices
40
# noArcs
124
# Vertices: id availableCpu routingCapacity isCenter
0 279 279 1
1 535 535 1
2 1633 1633 1
3 279 279 1
4 1570 1570 1
5 279 279 1
6 1057 1057 1
7 279 279 1
8 279 279 1
9 468 468 1
10 37 37 0
11 354 354 1
12 279 279 1
13 1290 1290 1
14 150 150 0
15 150 150 0
16 279 279 1
17 37 37 0
18 279 279 1
19 223 223 1
20 125 125 0
21 75 75 0
22 37 37 0
23 279 279 1
24 428 428 1
25 150 150 0
26 37 37 0
27 37 37 0
28 274 274 1
29 37 37 0
30 37 37 0
31 279 279 1
32 100 100 0
33 37 37 0
34 37 37 0
35 25 25 0
36 37 37 0
37 37 37 0
38 37 37 0
39 25 25 0
# Arcs: idS idT delay bandwidth
0 1 1 93
1 0 1 93
0 18 5 93
18 0 5 93
0 9 5 93
9 0 5 93
1 2 5 156
2 1 5 156
1 10 1 37
10 1 1 37
1 18 1 93
18 1 1 93
1 13 4 156
13 1 4 156
2 3 1 93
3 2 1 93
2 4 1 312
4 2 1 312
2 6 6 312
6 2 6 312
2 15 2 75
15 2 2 75
2 31 3 93
31 2 3 93
2 13 3 281
13 2 3 281
2 5 2 93
5 2 2 93
2 9 4 125
9 2 4 125
2 23 5 93
23 2 5 93
3 4 1 93
4 3 1 93
3 13 3 93
13 3 3 93
4 5 1 93
5 4 1 93
4 9 1 125
9 4 1 125
4 15 1 75
15 4 1 75
4 23 1 93
23 4 1 93
4 24 6 187
24 4 6 187
4 28 7 125
28 4 7 125
4 31 1 93
31 4 1 93
4 18 5 93
18 4 5 93
4 13 3 281
13 4 3 281
5 13 1 93
13 5 1 93
6 7 2 93
7 6 2 93
6 8 2 93
8 6 2 93
6 14 2 75
14 6 2 75
6 17 1 37
17 6 1 37
6 19 21 93
19 6 21 93
6 20 3 75
20 6 3 75
6 27 1 37
27 6 1 37
6 34 1 37
34 6 1 37
6 36 1 37
36 6 1 37
6 12 3 93
12 6 3 93
6 25 7 75
25 6 7 75
7 11 1 93
11 7 1 93
7 16 5 93
16 7 5 93
8 16 9 93
16 8 9 93
8 11 8 93
11 8 8 93
9 13 2 125
13 9 2 125
11 12 1 93
12 11 1 93
11 14 3 75
14 11 3 75
12 16 1 93
16 12 1 93
13 25 6 75
25 13 6 75
13 31 5 93
31 13 5 93
13 23 5 93
23 13 5 93
19 22 1 37
22 19 1 37
19 24 9 93
24 19 9 93
20 21 33 50
21 20 33 50
21 35 4 25
35 21 4 25
24 26 1 37
26 24 1 37
24 30 1 37
30 24 1 37
24 33 1 37
33 24 1 37
24 38 1 37
38 24 1 37
28 29 1 37
29 28 1 37
28 32 5 75
32 28 5 75
28 37 1 37
37 28 1 37
32 39 10 25
39 32 10 25
