Physics-Inspired Optimization for Quadratic Unconstrained Problems Using a Digital Annealer

富士通のデジタルアニーラはフルコネクトのQUBO問題を解くために設計された. CMOSハードウェアに実装され, 現在1024変数までの問題を解く. デジタルアニーラのアルゴリズムはシミュレーテッドアニーリング元にしている. しかし, 効率的な並列試行方式と動的エスケープメカニズムの利用している点で異なる. 加えて, デジタルアニーラは特定用途向けのCMOSハードウェアが可能にする大規模な並列化を利用する. デジタルアニーラとシミュレーテッドアニーリングの振る舞いを比較し, 等エネルギークラスタによる平行焼き戻しは二峰性およびガウス性結合をもつ二次元および完全結合スピングラス問題状に移動する.
これらは, スパース対密問題, および高縮退対低縮退問題のそれぞれの限界を表している.
我々の結果は使用されているシミュレーテッドアニーリングおよび並列焼き戻しのシングルコアの実装に対してデジタルアニーラが, 現在バイモーダルまたはガウスカップリングによる完全結合スピングラス問題に対して, 約二桁の時間短縮を実現することを示している
デジタルアニーラは, 疎な二次元スピングラス問題のスピードアップを示していないようで, 理論的な理由で説明している. 
また, パラレルテンパリングデジタルアニーラの早期実装のペンチマークも実施した.
我々の結果は, 二峰性障害を伴う平均困難性の完全に関連した問題に対して他のアルゴリズムよりも改善されたスケーリングを示唆している.
次世代のデジタルアニーラは, 最大で8192変数のサイズで, 完全に接続された問題を解決すると期待されている.
これにより, これまで標準的な計算ハードウェアや特殊な目的の量子アニーリング実装を使用してもアクセスできない基本的な物理学の問題や産業用途の研究が可能になる.

1 Introduction
離散最適化問題は様々な分野で広く適用されており, 特に多くのNP困難な組み合わせ最適化問題は, 二次イジングモデルまたはQUBO問題にマッピングできる. 
このような問題は金融, 化学, 生物学, ロジスティクスとスケジューリングおよび機械学習を含む多くの研究分野で自然に発生する. 
これらの問題を効率的に解決することに大きな関心が寄せれれている.

ムーアの法則の差し迫った終わりは, 伝統的なシリコンベースのコンピュータデバイスに頼ることは現在の計算性能の成長率を維持することは期待させていないことを示している.
この観点から, 新規な計算技術に対する関心は着実に高まっている
D-Wave System Inc.による特殊目的の量子アニーラの導入は, 量子の揺らぎを使用して計算集約型離散最適化問題を解決する方法に革命を起こすことを目的としたものである.

従来の市販のCMOSハードウェア上のアルゴリズムに対する量子アニーラのスケーリング上の利点を探求する努力が続けられているにもかかわらず, まだ合意は得られていない.
シミュレーテッドアニーリング(SA)のような古典的な対応物に対するベンチマークの量子アニーラへの努力は[14,15-30]
いくつかのクラスの合成問題では最初は大きなスピードアップが見られましたが, それらの問題は後に自明な理論構造を持つようになり, より強力な古典的アルゴリズムによってより効率的に解決できるようになった.
私たちの知る限りでは, スピードアップの唯一知られているケースは合成問題のクラスに対する一定のスピードアップであり, これまでのところ, 産業上の応用に対するスピードアップの証拠ではない. 
量子アニーラ, 特にアナログノイズによる現在の疎な接続性と低精度に対する将来の改善が最適化問題の解決における量子効果の力を実証することが期待されている.
同じ目標を念頭に置いて, 研究者たちはコヒーレントイジングマシンなどの新しいハードウェア, およびグラフィックプロセッシングユニット(GPU)や特定用途向けのCMOSハードウェアでこのような問題を解決しようとしている.
同様に, 市販されているCMOSハードウェア上で実行される古典的なアルゴリズム(しばしは量子または物理にヒントを得た方法と呼ばれる)で量子効果をエミュレートしようとする努力は最適化領域におけるかなりの進歩をもたらした(例えは, 異なるアルゴリズムの概要にするいては参考文献[30]を参照)

富士通ラボラトリーズは最近, デジタルアニーラ(DA)として知られる, 完全に接続されたQUBO問題を(すなわち, 完全グラフ上で)解決するように設計された特定用途向けCMOSハードウェアを開発した.
DAハードウェアは現在1024変数までのイジング最適化問題を取り扱うことができ, バイアスと可変カプラに対して, それぞれ26ビットと16ビットの固定精度を持つ.
DAのアルゴリズムはSAを参考にしているが,  いくつかの点で異なり, カスタムのアプリケーション固有のCOMSハードウェアを使用した場合に可能な最大規模な並列の利用できるという点で異なる.
SAを並列して実行する以前の努力は, AP1000超並列分散メモリマルチプロセッサ上で異なる反復を並列して実行していた.
DAに加えて, PTDAと呼ぶアルゴリズムエンジンに並列焼き戻しモンテカルロを使用するDAのバージョンが利用可能である.
特に, SAや並列焼き戻しモンテカルロなどの物理学にヒントを得た最適化技術はm 通常D-Waveデバイスなどの特殊化された量子ハードウェアを凌駕している.
ベンチマークの取り組みの多くは, 一つのハードテーブル最適化問題の中で最も単純なものであるため, 一種の制約充足問題であるスピングラスに集中している. 
さらに, 例えば業界のアプリケーションベースのベンチマークは構造化される傾向があるため, 体系的なベンチマークは困難である.
そのため, スピングラスは既成のCPU, 量子アニーラなどの新しいコンピューティングテクノロジ, およびコヒーレントイジングマシンのベンチマークに広く使用されている.
本稿では, スピングラス問題についてDAとPTDAをベンチマークし, 等エネルギークラスター移動(スピンの熱シミュレーションではなく, Houdayerスラスタ更新の変形)を用いたSAおよび並列焼き戻しモンテカルロと比較する. これらは最先端の物理学にヒントを得た最適化アルゴリズムである.
QUBO問題を解決するために文献で使用されている他の代替的な古典的最適化手法については, 興味のある読者が論文[22,30,51]を参照している.

この論文では以下のように構成されている. 
セクション2では, ベンチマークしたアルゴリズムについて説明. 
セクション3では, シングルトライアルモンテカルロ移動に対するパラレルトライアルの利点を検証し, セクション4では, 解決までの時間を計測するために使用した方法論について説明する. 
セクション5では, ベンチマークされた問題を紹介する. 
実験結果はセクション6で提示し議論する. 
最後に, セクション7で我々の結果を示す. 
ベンチマークに使用したパラメータはAで示している. 

2 Algorithms
この項ではいくつかのMCアルゴリズムと最適化問題を解くための利用について. 

A. シミュレーテッドアニーリング

B デジタルアニーラのアルゴリズム
DAのアルゴリズムエンジンはSAに基づいているが, 主な三つの点で異なる. 
まず, ランダムな状態から各実行を開始するのではなく, 同じ任意の状態から全ての実行を開始する. 
その結果, 初期のN個の有限磁場と各runの初期エネルギの計算が回避されるため, わずかなスピードアップにつながる. 
次に, 各モンテカルロステップが全ての変数の反転を(別々に)並列して考慮する並列試行方式を使用している. 
少なくとも一つのフリップが受理されると, 受理されたフリップの一つがランダムに一様に選択されて適用される. 
SAでは, 各モンテカルロステップは単一変数の反転のみを考慮していることを思い出してください(すなわち, 単一試行).
並列試行方式の利点は, Nフリップのフリップアウトを受け入れる可能性が通常特定の変数をフリップする可能性よりもはるかに高いため, 許容確率を高めることができることである(セクション3を参照).
GPU上の並列棄却アルゴリズムは, モンテカルロ法における低許容確率問題に取り組むための文献における同様の取り組みの例である. 
最後にDAは動的オフセットと呼ばれるエスケープメカニズムを採用しており, フリップが受け入れられなかった場合, 提案された移動に関連するエネルギーの差から正の値を引くことによって後続の受け入れ確実が人工的に高められる. 
これは, アルゴリズムが短く狭い障壁を乗り越えるのに役立つ. 

さらに, アプリケーション固有のCMOSハードウェアにより, 最適化問題をより迅速に解決するために活用できる大規模な並列化が可能になる. 
例えば, DAでは, 全ての変数の反転を評価することが並列して実行され, 反転が受け入れられ適用されると, 全ての近傍の有効フィールドが並列して更新される.
このステップは, ハードウェア上の並列化のために近隣の数に関係なく一定の時間を必要とするのに対して, SAにおける同じステップの計算時間は近隣の数において線形に増加することに留意されたい.








