TimeQuest Timing Analyzer report for Labfourwtf
Thu Dec 04 16:58:00 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Setup: 'clk_div:comb_3|clock_1KHz'
 15. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 19. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 20. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 21. Slow Model Hold: 'KEY[1]'
 22. Slow Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 30. Slow Model Hold: 'clk_div:comb_3|clock_1KHz'
 31. Slow Model Minimum Pulse Width: 'KEY[1]'
 32. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'
 33. Slow Model Minimum Pulse Width: 'CLOCK_50'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'
 51. Fast Model Setup: 'CLOCK_50'
 52. Fast Model Setup: 'KEY[1]'
 53. Fast Model Setup: 'clk_div:comb_3|clock_1KHz'
 54. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 55. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 56. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 57. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 58. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 59. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 60. Fast Model Hold: 'KEY[1]'
 61. Fast Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'
 62. Fast Model Hold: 'CLOCK_50'
 63. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 64. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 65. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 66. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 67. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 68. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 69. Fast Model Hold: 'clk_div:comb_3|clock_1KHz'
 70. Fast Model Minimum Pulse Width: 'KEY[1]'
 71. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'
 72. Fast Model Minimum Pulse Width: 'CLOCK_50'
 73. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 74. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 75. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 79. Fast Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Multicorner Timing Analysis Summary
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1KHz       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1KHz }       ;
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
; writeID_EX:comb_42|opcode_ex[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { writeID_EX:comb_42|opcode_ex[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; 75.93 MHz  ; 75.93 MHz       ; KEY[1]                          ;                                                       ;
; 192.98 MHz ; 192.98 MHz      ; CLOCK_50                        ;                                                       ;
; 316.06 MHz ; 260.01 MHz      ; clk_div:comb_3|clock_1KHz       ; limit due to high minimum pulse width violation (tch) ;
; 488.76 MHz ; 201.29 MHz      ; writeID_EX:comb_42|opcode_ex[0] ; limit due to hold check                               ;
; 807.1 MHz  ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 827.81 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 940.73 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; writeID_EX:comb_42|opcode_ex[0] ; -9.594 ; -293.004      ;
; KEY[1]                          ; -6.816 ; -2980.979     ;
; CLOCK_50                        ; -6.813 ; -132.041      ;
; clk_div:comb_3|clock_1KHz       ; -5.100 ; -1811.735     ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.239 ; -0.310        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.208 ; -0.280        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.070 ; -0.138        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.070 ; -0.137        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.069 ; -0.137        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.063 ; -0.134        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -3.150 ; -223.773      ;
; writeID_EX:comb_42|opcode_ex[0] ; -2.484 ; -47.766       ;
; CLOCK_50                        ; -2.102 ; -2.102        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1KHz       ; 2.895  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1354.222     ;
; clk_div:comb_3|clock_1KHz       ; -1.423 ; -1183.936     ;
; CLOCK_50                        ; -1.380 ; -77.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; writeID_EX:comb_42|opcode_ex[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                           ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node               ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; -9.594 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.390     ; 8.250      ;
; -9.565 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.392     ; 8.219      ;
; -9.546 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.373     ; 8.223      ;
; -9.496 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.375     ; 8.167      ;
; -9.474 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.392     ; 8.128      ;
; -9.447 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.392     ; 8.101      ;
; -9.438 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.375     ; 8.109      ;
; -9.404 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.401     ; 8.057      ;
; -9.401 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.529     ; 8.044      ;
; -9.400 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.422     ; 7.991      ;
; -9.386 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.424     ; 7.975      ;
; -9.379 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.393     ; 7.999      ;
; -9.375 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.403     ; 8.026      ;
; -9.371 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.424     ; 7.960      ;
; -9.351 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.541     ; 7.951      ;
; -9.345 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.384     ; 8.007      ;
; -9.342 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[3]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.534     ; 7.984      ;
; -9.322 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.392     ; 7.976      ;
; -9.306 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.386     ; 7.974      ;
; -9.302 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.407     ; 7.908      ;
; -9.284 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.403     ; 7.935      ;
; -9.280 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.424     ; 7.869      ;
; -9.279 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.392     ; 7.933      ;
; -9.265 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.384     ; 7.927      ;
; -9.259 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[9]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.521     ; 7.911      ;
; -9.257 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.403     ; 7.908      ;
; -9.254 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.398     ; 7.902      ;
; -9.253 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.424     ; 7.842      ;
; -9.251 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.375     ; 7.922      ;
; -9.249 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.436     ; 7.863      ;
; -9.248 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.386     ; 7.916      ;
; -9.245 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.541     ; 7.845      ;
; -9.244 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[1]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.382     ; 7.909      ;
; -9.244 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.407     ; 7.850      ;
; -9.239 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.390     ; 7.899      ;
; -9.233 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.416     ; 7.830      ;
; -9.229 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.407     ; 7.835      ;
; -9.223 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.395     ; 7.841      ;
; -9.209 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.416     ; 7.806      ;
; -9.195 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.372     ; 7.877      ;
; -9.193 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.467     ; 7.776      ;
; -9.186 ; writeID_EX:comb_42|exec_data_2[9]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.367     ; 7.869      ;
; -9.185 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.429     ; 7.802      ;
; -9.176 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.401     ; 7.788      ;
; -9.170 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.388     ; 7.832      ;
; -9.167 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.541     ; 7.767      ;
; -9.164 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.390     ; 7.824      ;
; -9.161 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[11] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.377     ; 7.801      ;
; -9.156 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.564     ; 7.764      ;
; -9.155 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.395     ; 7.814      ;
; -9.153 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.363     ; 7.836      ;
; -9.152 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[2]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.562     ; 7.735      ;
; -9.150 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[21] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.425     ; 7.738      ;
; -9.147 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.535     ; 7.780      ;
; -9.147 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.529     ; 7.790      ;
; -9.136 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.465     ; 7.721      ;
; -9.135 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.543     ; 7.764      ;
; -9.132 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.403     ; 7.783      ;
; -9.129 ; writeID_EX:comb_42|func_ex[5]      ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.427     ; 7.752      ;
; -9.129 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.382     ; 7.797      ;
; -9.128 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.427     ; 7.747      ;
; -9.126 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.557     ; 7.740      ;
; -9.124 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[19] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.540     ; 7.759      ;
; -9.119 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.540     ; 7.751      ;
; -9.118 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[17] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.507     ; 7.788      ;
; -9.089 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[15] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.514     ; 7.747      ;
; -9.089 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.403     ; 7.740      ;
; -9.089 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.372     ; 7.771      ;
; -9.085 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.424     ; 7.674      ;
; -9.080 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.436     ; 7.690      ;
; -9.079 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.374     ; 7.717      ;
; -9.076 ; writeID_EX:comb_42|func_ex[4]      ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.427     ; 7.699      ;
; -9.075 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.395     ; 7.734      ;
; -9.072 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.390     ; 7.732      ;
; -9.072 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.541     ; 7.672      ;
; -9.072 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.564     ; 7.680      ;
; -9.067 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.552     ; 7.687      ;
; -9.065 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.373     ; 7.742      ;
; -9.063 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.572     ; 7.663      ;
; -9.062 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.393     ; 7.682      ;
; -9.061 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.386     ; 7.729      ;
; -9.061 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[2]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.562     ; 7.644      ;
; -9.061 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[15] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.514     ; 7.719      ;
; -9.060 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.428     ; 7.682      ;
; -9.055 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.535     ; 7.688      ;
; -9.055 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.552     ; 7.675      ;
; -9.054 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[19] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.540     ; 7.689      ;
; -9.050 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.390     ; 7.710      ;
; -9.049 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[5]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.543     ; 7.649      ;
; -9.045 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.550     ; 7.671      ;
; -9.045 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.416     ; 7.642      ;
; -9.040 ; writeID_EX:comb_42|exec_data_2[29] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.541     ; 7.640      ;
; -9.040 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.459     ; 7.631      ;
; -9.039 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.408     ; 7.679      ;
; -9.039 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.384     ; 7.701      ;
; -9.037 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.467     ; 7.620      ;
; -9.036 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.450     ; 7.636      ;
; -9.032 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.421     ; 7.657      ;
; -9.030 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.438     ; 7.642      ;
; -9.029 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.429     ; 7.646      ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                 ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.816 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.881      ;
; -6.767 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.839      ;
; -6.766 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 7.800      ;
; -6.763 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.835      ;
; -6.756 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.028      ; 7.820      ;
; -6.756 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.017      ; 7.809      ;
; -6.749 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.821      ;
; -6.726 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.798      ;
; -6.725 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 7.759      ;
; -6.722 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.794      ;
; -6.710 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 7.744      ;
; -6.708 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.780      ;
; -6.706 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.739      ;
; -6.699 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.764      ;
; -6.696 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 7.748      ;
; -6.689 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.035      ; 7.760      ;
; -6.665 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.698      ;
; -6.664 ; writeID_EX:comb_42|exec_data_1[28] ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.729      ;
; -6.660 ; writeID_EX:comb_42|exec_data_1[28] ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.725      ;
; -6.650 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.683      ;
; -6.648 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.035      ; 7.719      ;
; -6.646 ; writeID_EX:comb_42|exec_data_1[28] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.711      ;
; -6.639 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.028      ; 7.703      ;
; -6.628 ; writeID_EX:comb_42|exec_rd[0]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.689      ;
; -6.627 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.688      ;
; -6.626 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.028      ; 7.690      ;
; -6.620 ; writeID_EX:comb_42|exec_rd[0]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.681      ;
; -6.620 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.681      ;
; -6.619 ; writeID_EX:comb_42|exec_rd[0]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.680      ;
; -6.618 ; writeID_EX:comb_42|exec_rd[0]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.679      ;
; -6.618 ; writeID_EX:comb_42|exec_rd[3]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 7.652      ;
; -6.586 ; writeID_EX:comb_42|exec_data_1[28] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.028      ; 7.650      ;
; -6.583 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 7.645      ;
; -6.579 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 7.641      ;
; -6.578 ; writeIF_ID:comb_43|rd_feed[3]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.608      ;
; -6.577 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.607      ;
; -6.576 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.609      ;
; -6.570 ; writeIF_ID:comb_43|rd_feed[3]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.600      ;
; -6.570 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.600      ;
; -6.569 ; writeID_EX:comb_42|exec_data_1[29] ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.641      ;
; -6.569 ; writeID_EX:comb_42|exec_data_1[29] ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.641      ;
; -6.569 ; writeID_EX:comb_42|exec_data_1[29] ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.641      ;
; -6.569 ; writeID_EX:comb_42|exec_data_1[29] ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.641      ;
; -6.569 ; writeIF_ID:comb_43|rd_feed[3]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.599      ;
; -6.568 ; writeEX_MEM:comb_40|rd_mem[3]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.617      ;
; -6.568 ; writeIF_ID:comb_43|rd_feed[3]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.598      ;
; -6.567 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.616      ;
; -6.566 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.016      ; 7.618      ;
; -6.565 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 7.627      ;
; -6.561 ; writeID_EX:comb_42|exec_data_1[29] ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.629      ;
; -6.560 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.628      ;
; -6.560 ; writeEX_MEM:comb_40|rd_mem[3]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.609      ;
; -6.560 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.609      ;
; -6.559 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.035      ; 7.630      ;
; -6.559 ; writeEX_MEM:comb_40|rd_mem[3]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.608      ;
; -6.558 ; writeID_EX:comb_42|exec_rd[3]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.591      ;
; -6.558 ; writeEX_MEM:comb_40|rd_mem[3]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.013      ; 7.607      ;
; -6.553 ; writeID_EX:comb_42|exec_data_1[29] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.621      ;
; -6.553 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.621      ;
; -6.552 ; writeID_EX:comb_42|exec_data_1[29] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.620      ;
; -6.551 ; writeID_EX:comb_42|exec_data_1[29] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.619      ;
; -6.537 ; writeIF_ID:comb_43|rd_feed[2]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.567      ;
; -6.536 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.566      ;
; -6.535 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.568      ;
; -6.529 ; writeEX_MEM:comb_40|rd_mem[4]      ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 7.566      ;
; -6.529 ; writeIF_ID:comb_43|rd_feed[2]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.559      ;
; -6.529 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.559      ;
; -6.528 ; writeID_EX:comb_42|exec_data_1[30] ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.600      ;
; -6.528 ; writeID_EX:comb_42|exec_data_1[30] ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.600      ;
; -6.528 ; writeID_EX:comb_42|exec_data_1[30] ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.600      ;
; -6.528 ; writeID_EX:comb_42|exec_data_1[30] ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.036      ; 7.600      ;
; -6.528 ; writeIF_ID:comb_43|rd_feed[2]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.558      ;
; -6.527 ; writeIF_ID:comb_43|rd_feed[2]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.557      ;
; -6.522 ; writeIF_ID:comb_43|rd_feed[1]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.552      ;
; -6.521 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.551      ;
; -6.520 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 7.553      ;
; -6.520 ; writeID_EX:comb_42|exec_data_1[30] ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.588      ;
; -6.519 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.587      ;
; -6.518 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.035      ; 7.589      ;
; -6.514 ; writeIF_ID:comb_43|rd_feed[1]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.544      ;
; -6.514 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.544      ;
; -6.513 ; writeIF_ID:comb_43|rd_feed[1]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.543      ;
; -6.512 ; writeIF_ID:comb_43|rd_feed[1]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 7.542      ;
; -6.512 ; writeID_EX:comb_42|exec_data_1[30] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.580      ;
; -6.512 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.580      ;
; -6.511 ; writeEX_MEM:comb_40|rd_mem[0]      ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.572      ;
; -6.511 ; writeID_EX:comb_42|exec_data_1[30] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.579      ;
; -6.510 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.571      ;
; -6.510 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.032      ; 7.578      ;
; -6.509 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.028      ; 7.573      ;
; -6.505 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.566      ;
; -6.503 ; writeEX_MEM:comb_40|rd_mem[0]      ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.564      ;
; -6.503 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.564      ;
; -6.502 ; writeEX_MEM:comb_40|rd_mem[0]      ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.563      ;
; -6.501 ; writeEX_MEM:comb_40|rd_mem[0]      ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.025      ; 7.562      ;
; -6.469 ; writeEX_MEM:comb_40|rd_mem[4]      ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 7.505      ;
; -6.466 ; writeID_EX:comb_42|exec_data_1[28] ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.531      ;
; -6.466 ; writeID_EX:comb_42|exec_data_1[28] ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.531      ;
; -6.466 ; writeID_EX:comb_42|exec_data_1[28] ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.531      ;
; -6.466 ; writeID_EX:comb_42|exec_data_1[28] ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 7.531      ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.813 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.665      ;
; -6.767 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.619      ;
; -6.690 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.539      ;
; -6.667 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.519      ;
; -6.666 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.518      ;
; -6.665 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.517      ;
; -6.657 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.508      ;
; -6.655 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.506      ;
; -6.622 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.474      ;
; -6.622 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.474      ;
; -6.621 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.473      ;
; -6.588 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.440      ;
; -6.576 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.427      ;
; -6.544 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.393      ;
; -6.543 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.392      ;
; -6.531 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.382      ;
; -6.521 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.376      ;
; -6.521 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.373      ;
; -6.520 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.372      ;
; -6.517 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.369      ;
; -6.512 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.363      ;
; -6.510 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.361      ;
; -6.477 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.329      ;
; -6.476 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.328      ;
; -6.453 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.188     ; 4.301      ;
; -6.442 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.294      ;
; -6.441 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.293      ;
; -6.430 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.281      ;
; -6.422 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.273      ;
; -6.421 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.270      ;
; -6.420 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.269      ;
; -6.420 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.269      ;
; -6.420 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.271      ;
; -6.398 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.253      ;
; -6.386 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.237      ;
; -6.375 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.230      ;
; -6.374 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.229      ;
; -6.373 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.225      ;
; -6.372 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.224      ;
; -6.351 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.202      ;
; -6.345 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.200      ;
; -6.308 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.160      ;
; -6.299 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.188     ; 4.147      ;
; -6.297 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.188     ; 4.145      ;
; -6.284 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 4.138      ;
; -6.282 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.133      ;
; -6.270 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.122      ;
; -6.254 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.109      ;
; -6.253 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.108      ;
; -6.240 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.089      ;
; -6.239 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.088      ;
; -6.239 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 4.088      ;
; -6.225 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.077      ;
; -6.223 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.078      ;
; -6.199 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.054      ;
; -6.198 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 4.053      ;
; -6.197 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.048      ;
; -6.195 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 4.046      ;
; -6.163 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 4.017      ;
; -6.162 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.014      ;
; -6.161 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 4.013      ;
; -6.147 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.187     ; 3.996      ;
; -6.139 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.990      ;
; -6.137 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.988      ;
; -6.130 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.984      ;
; -6.128 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.982      ;
; -6.125 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.984      ;
; -6.124 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 3.976      ;
; -6.115 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.966      ;
; -6.108 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.962      ;
; -6.080 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 3.932      ;
; -6.079 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.934      ;
; -6.078 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.933      ;
; -6.071 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.922      ;
; -6.045 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 3.897      ;
; -6.015 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.178     ; 3.873      ;
; -6.013 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.178     ; 3.871      ;
; -6.009 ; q[13]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.864      ;
; -6.009 ; q[9]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.864      ;
; -5.991 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.842      ;
; -5.989 ; q[11]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.844      ;
; -5.989 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.840      ;
; -5.988 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.842      ;
; -5.988 ; q[18]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.847      ;
; -5.980 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.839      ;
; -5.979 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.838      ;
; -5.978 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.833      ;
; -5.976 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.184     ; 3.828      ;
; -5.974 ; q[5]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.825      ;
; -5.971 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.822      ;
; -5.970 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.821      ;
; -5.960 ; q[15]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.181     ; 3.815      ;
; -5.954 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.808      ;
; -5.952 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.182     ; 3.806      ;
; -5.948 ; q[6]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.799      ;
; -5.917 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.768      ;
; -5.916 ; q[2]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.767      ;
; -5.915 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.185     ; 3.766      ;
; -5.903 ; q[10]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.762      ;
; -5.902 ; q[16]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.177     ; 3.761      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                            ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -5.100 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.524     ; 2.541      ;
; -5.095 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.537      ;
; -5.094 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.531      ;
; -5.088 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.530      ;
; -5.075 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.533     ; 2.507      ;
; -5.075 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.515      ;
; -5.070 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.509      ;
; -5.065 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.505      ;
; -5.031 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.471      ;
; -4.997 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.434      ;
; -4.991 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.430      ;
; -4.984 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.522     ; 2.427      ;
; -4.948 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.385      ;
; -4.947 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.389      ;
; -4.930 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.358      ;
; -4.926 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.534     ; 2.357      ;
; -4.910 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.349      ;
; -4.905 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.333      ;
; -4.904 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.534     ; 2.335      ;
; -4.902 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.517     ; 2.350      ;
; -4.901 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.329      ;
; -4.897 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.521     ; 2.341      ;
; -4.897 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.325      ;
; -4.896 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.324      ;
; -4.896 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.522     ; 2.339      ;
; -4.896 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.332      ;
; -4.896 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.538     ; 2.323      ;
; -4.895 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.538     ; 2.322      ;
; -4.892 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.326      ;
; -4.892 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.320      ;
; -4.891 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.325      ;
; -4.889 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.538     ; 2.316      ;
; -4.888 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.322      ;
; -4.888 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.534     ; 2.319      ;
; -4.886 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.320      ;
; -4.885 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.324      ;
; -4.884 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.534     ; 2.315      ;
; -4.883 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.325      ;
; -4.879 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.313      ;
; -4.878 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.315      ;
; -4.877 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.313      ;
; -4.877 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.313      ;
; -4.876 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.530     ; 2.311      ;
; -4.875 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.309      ;
; -4.875 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.521     ; 2.319      ;
; -4.874 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.308      ;
; -4.873 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.313      ;
; -4.870 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.536     ; 2.299      ;
; -4.867 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.536     ; 2.296      ;
; -4.867 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.303      ;
; -4.867 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.306      ;
; -4.866 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.304      ;
; -4.865 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.301      ;
; -4.865 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.530     ; 2.300      ;
; -4.862 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.290      ;
; -4.861 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.299      ;
; -4.861 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.531     ; 2.295      ;
; -4.858 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.514     ; 2.309      ;
; -4.855 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.291      ;
; -4.855 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.533     ; 2.287      ;
; -4.853 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.538     ; 2.280      ;
; -4.851 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.530     ; 2.286      ;
; -4.851 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.524     ; 2.292      ;
; -4.851 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.291      ;
; -4.849 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.533     ; 2.281      ;
; -4.848 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.284      ;
; -4.847 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.521     ; 2.291      ;
; -4.846 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.288      ;
; -4.846 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.537     ; 2.274      ;
; -4.845 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.284      ;
; -4.844 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.280      ;
; -4.843 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.281      ;
; -4.842 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.516     ; 2.291      ;
; -4.842 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.278      ;
; -4.842 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.278      ;
; -4.841 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.530     ; 2.276      ;
; -4.839 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.530     ; 2.274      ;
; -4.839 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.523     ; 2.281      ;
; -4.837 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.515     ; 2.287      ;
; -4.837 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.533     ; 2.269      ;
; -4.836 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.526     ; 2.275      ;
; -4.836 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.522     ; 2.279      ;
; -4.834 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.272      ;
; -4.831 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.525     ; 2.271      ;
; -4.831 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.268      ;
; -4.831 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.514     ; 2.282      ;
; -4.830 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.528     ; 2.267      ;
; -4.829 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.267      ;
; -4.825 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.522     ; 2.268      ;
; -4.823 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.521     ; 2.267      ;
; -4.819 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.257      ;
; -4.818 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.256      ;
; -4.803 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.241      ;
; -4.802 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.529     ; 2.238      ;
; -4.800 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.238      ;
; -4.797 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.532     ; 2.230      ;
; -4.788 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.527     ; 2.226      ;
; -4.787 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.532     ; 2.220      ;
; -4.786 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.534     ; 2.217      ;
; -4.779 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.536     ; 2.208      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.239 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.275      ;
; -0.052 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.088      ;
; -0.050 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.086      ;
; -0.021 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.057      ;
; 0.222  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.814      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.208 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.244      ;
; -0.055 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.091      ;
; -0.048 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.084      ;
; -0.017 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.053      ;
; 0.218  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.818      ;
; 0.223  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.223  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.068 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.034 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.002  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.034      ;
; 0.238  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.239  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.246  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.790      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.067 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.103      ;
; -0.030 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.066      ;
; 0.005  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.031      ;
; 0.238  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.241  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.035 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.071      ;
; 0.000  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.067  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.969      ;
; 0.240  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.243  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.039 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.075      ;
; -0.038 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.068      ;
; 0.235  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.801      ;
; 0.239  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.240  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.795      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.150 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.874      ; 3.240      ;
; -3.150 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.874      ; 3.240      ;
; -3.147 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.874      ; 3.243      ;
; -2.758 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.874      ; 3.632      ;
; -2.757 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.874      ; 3.633      ;
; -2.746 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 3.645      ;
; -2.744 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 3.647      ;
; -2.712 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.675      ;
; -2.711 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.676      ;
; -2.710 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.677      ;
; -2.703 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.684      ;
; -2.703 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.684      ;
; -2.702 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.871      ; 3.685      ;
; -2.650 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.874      ; 3.240      ;
; -2.650 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.874      ; 3.240      ;
; -2.647 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.874      ; 3.243      ;
; -2.560 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 3.831      ;
; -2.537 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25] ; q[25]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.539      ; 1.268      ;
; -2.521 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 3.870      ;
; -2.468 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 3.923      ;
; -2.322 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; q[22]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.560      ; 1.504      ;
; -2.322 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[1]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 4.069      ;
; -2.317 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; q[17]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.538      ; 1.487      ;
; -2.258 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.874      ; 3.632      ;
; -2.257 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.874      ; 3.633      ;
; -2.246 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 3.645      ;
; -2.244 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 3.647      ;
; -2.212 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.675      ;
; -2.211 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.676      ;
; -2.210 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.677      ;
; -2.203 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.684      ;
; -2.203 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.684      ;
; -2.202 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.871      ; 3.685      ;
; -2.115 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 4.276      ;
; -2.065 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16] ; q[16]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.540      ; 1.741      ;
; -2.060 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 3.831      ;
; -2.059 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; q[21]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.556      ; 1.763      ;
; -2.049 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; q[18]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.546      ; 1.763      ;
; -2.022 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rd_feed[1]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.545      ; 1.789      ;
; -2.021 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19] ; q[19]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.536      ; 1.781      ;
; -2.021 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 3.870      ;
; -1.984 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rd_feed[0]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.550      ; 1.832      ;
; -1.981 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; q[10]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.541      ; 1.826      ;
; -1.968 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; writeIF_ID:comb_43|rd_feed[2]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.557      ; 1.855      ;
; -1.968 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 3.923      ;
; -1.931 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 4.460      ;
; -1.848 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]  ; q[8]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.555      ; 1.973      ;
; -1.829 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13] ; q[13]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.540      ; 1.977      ;
; -1.827 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|address[3]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.544      ; 1.983      ;
; -1.822 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[1]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 4.069      ;
; -1.794 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; q[30]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.537      ; 2.009      ;
; -1.787 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]  ; q[9]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.547      ; 2.026      ;
; -1.772 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24] ; q[24]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.547      ; 2.041      ;
; -1.758 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; writeIF_ID:comb_43|address[10]   ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.553      ; 2.061      ;
; -1.755 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19] ; writeIF_ID:comb_43|rd_feed[3]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.054      ;
; -1.751 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|opcode[5]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.547      ; 2.062      ;
; -1.749 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|address[6]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.555      ; 2.072      ;
; -1.747 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; q[28]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.547      ; 2.066      ;
; -1.743 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14] ; writeIF_ID:comb_43|immediate[14] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.555      ; 2.078      ;
; -1.735 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; q[23]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.573      ; 2.104      ;
; -1.728 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; q[6]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.555      ; 2.093      ;
; -1.726 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.875      ; 4.665      ;
; -1.723 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|immediate[6]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.555      ; 2.098      ;
; -1.696 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; q[26]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.538      ; 2.108      ;
; -1.665 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]  ; writeIF_ID:comb_43|func[0]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.556      ; 2.157      ;
; -1.643 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|func[5]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.544      ; 2.167      ;
; -1.616 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12] ; q[12]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.554      ; 2.204      ;
; -1.615 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 4.276      ;
; -1.594 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|immediate[3]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.544      ; 2.216      ;
; -1.590 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; q[3]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.539      ; 2.215      ;
; -1.568 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; writeIF_ID:comb_43|func[4]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.257      ;
; -1.564 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; writeIF_ID:comb_43|address[4]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.261      ;
; -1.564 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; q[20]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.548      ; 2.250      ;
; -1.561 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12] ; writeIF_ID:comb_43|immediate[12] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.565      ; 2.270      ;
; -1.555 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; q[4]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.558      ; 2.269      ;
; -1.548 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|func[3]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.544      ; 2.262      ;
; -1.544 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; writeIF_ID:comb_43|immediate[4]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.281      ;
; -1.538 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; writeIF_ID:comb_43|opcode[3]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.287      ;
; -1.533 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; writeIF_ID:comb_43|controller[0] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.292      ;
; -1.527 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]  ; q[0]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.556      ; 2.295      ;
; -1.511 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|shamt[0]      ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.559      ; 2.314      ;
; -1.511 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11] ; q[11]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.298      ;
; -1.491 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[7]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.545      ; 2.320      ;
; -1.491 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[8]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.545      ; 2.320      ;
; -1.491 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[4]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.545      ; 2.320      ;
; -1.490 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]  ; writeIF_ID:comb_43|func[5]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.564      ; 2.340      ;
; -1.486 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[1]         ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.519      ; 2.299      ;
; -1.485 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|opcode[0]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.544      ; 2.325      ;
; -1.484 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; writeIF_ID:comb_43|immediate[10] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.553      ; 2.335      ;
; -1.469 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; writeIF_ID:comb_43|opcode[1]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.547      ; 2.344      ;
; -1.462 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]  ; writeIF_ID:comb_43|immediate[5]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.564      ; 2.368      ;
; -1.450 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15] ; q[15]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.557      ; 2.373      ;
; -1.448 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]  ; writeIF_ID:comb_43|immediate[0]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.554      ; 2.372      ;
; -1.436 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; writeIF_ID:comb_43|func[5]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.373      ;
; -1.431 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.875      ; 4.460      ;
; -1.409 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|func[2]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.400      ;
; -1.409 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|func[3]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.400      ;
; -1.409 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|shamt[0]      ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.400      ;
; -1.406 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|shamt[3]      ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.543      ; 2.403      ;
; -1.375 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15] ; writeIF_ID:comb_43|immediate[15] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.565      ; 2.456      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                                            ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.484 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.475      ; 2.241      ;
; -2.140 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.453      ; 2.563      ;
; -2.006 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.451      ; 2.695      ;
; -1.984 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.475      ; 2.241      ;
; -1.949 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.456      ; 2.757      ;
; -1.852 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.291      ; 2.689      ;
; -1.813 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.309      ; 2.746      ;
; -1.785 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.306      ; 2.771      ;
; -1.761 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.490      ; 2.979      ;
; -1.735 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.309      ; 2.824      ;
; -1.663 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.315      ; 2.902      ;
; -1.640 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.453      ; 2.563      ;
; -1.627 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.491      ; 3.114      ;
; -1.614 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.413      ; 3.049      ;
; -1.557 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.488      ; 3.181      ;
; -1.533 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.342      ; 3.059      ;
; -1.526 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.477      ; 3.201      ;
; -1.506 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.451      ; 2.695      ;
; -1.496 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.467      ; 3.221      ;
; -1.495 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.299      ; 3.054      ;
; -1.473 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.472      ; 3.249      ;
; -1.456 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.441      ; 3.235      ;
; -1.449 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.456      ; 2.757      ;
; -1.378 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.293      ; 3.165      ;
; -1.352 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.291      ; 2.689      ;
; -1.313 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.309      ; 2.746      ;
; -1.305 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.285      ; 3.230      ;
; -1.285 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.306      ; 2.771      ;
; -1.268 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.296      ; 3.278      ;
; -1.261 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.490      ; 2.979      ;
; -1.254 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.292      ; 3.288      ;
; -1.235 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.309      ; 2.824      ;
; -1.163 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.315      ; 2.902      ;
; -1.154 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.314      ; 3.410      ;
; -1.127 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.491      ; 3.114      ;
; -1.125 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.452      ; 3.577      ;
; -1.116 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.308      ; 3.442      ;
; -1.114 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.413      ; 3.049      ;
; -1.113 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.320      ; 3.457      ;
; -1.094 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.413      ; 3.569      ;
; -1.057 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.488      ; 3.181      ;
; -1.048 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.328      ; 3.530      ;
; -1.043 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.287      ; 3.494      ;
; -1.033 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.342      ; 3.059      ;
; -1.026 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.477      ; 3.201      ;
; -1.008 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.334      ; 3.576      ;
; -0.996 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.467      ; 3.221      ;
; -0.995 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.299      ; 3.054      ;
; -0.973 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.472      ; 3.249      ;
; -0.956 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.441      ; 3.235      ;
; -0.895 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 4.335      ; 3.690      ;
; -0.878 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.293      ; 3.165      ;
; -0.805 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.285      ; 3.230      ;
; -0.768 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.296      ; 3.278      ;
; -0.754 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.292      ; 3.288      ;
; -0.654 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.314      ; 3.410      ;
; -0.625 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.452      ; 3.577      ;
; -0.616 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.308      ; 3.442      ;
; -0.613 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.320      ; 3.457      ;
; -0.594 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.413      ; 3.569      ;
; -0.548 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.328      ; 3.530      ;
; -0.543 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.287      ; 3.494      ;
; -0.508 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.334      ; 3.576      ;
; -0.395 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 4.335      ; 3.690      ;
; 2.042  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.728      ; 2.770      ;
; 2.163  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.728      ; 2.891      ;
; 2.331  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.743      ; 3.074      ;
; 2.376  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.743      ; 3.119      ;
; 2.386  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[21] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.706      ; 3.092      ;
; 2.493  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[24] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.704      ; 3.197      ;
; 2.507  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[21] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.706      ; 3.213      ;
; 2.577  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[25] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.709      ; 3.286      ;
; 2.622  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[24] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.704      ; 3.326      ;
; 2.674  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[22] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.544      ; 3.218      ;
; 2.674  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[30] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.666      ; 3.340      ;
; 2.698  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[25] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.709      ; 3.407      ;
; 2.713  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[6]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.562      ; 3.275      ;
; 2.731  ; writeID_EX:comb_42|opcode_ex[5] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.728      ; 3.459      ;
; 2.736  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[31] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.694      ; 3.430      ;
; 2.741  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[5]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.559      ; 3.300      ;
; 2.791  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[19] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.562      ; 3.353      ;
; 2.795  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[22] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.544      ; 3.339      ;
; 2.807  ; writeID_EX:comb_42|opcode_ex[1] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.728      ; 3.535      ;
; 2.834  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[6]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.562      ; 3.396      ;
; 2.859  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[18] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.552      ; 3.411      ;
; 2.862  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[5]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.559      ; 3.421      ;
; 2.863  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[3]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.568      ; 3.431      ;
; 2.912  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[19] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.562      ; 3.474      ;
; 2.943  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[17] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.595      ; 3.538      ;
; 2.956  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[27] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.741      ; 3.697      ;
; 2.973  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[26] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.730      ; 3.703      ;
; 2.977  ; writeID_EX:comb_42|opcode_ex[5] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.743      ; 3.720      ;
; 2.984  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[3]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.568      ; 3.552      ;
; 2.990  ; writeID_EX:comb_42|opcode_ex[4] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.728      ; 3.718      ;
; 3.002  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[23] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.545      ; 3.547      ;
; 3.039  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[1]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.720      ; 3.759      ;
; 3.043  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[30] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.666      ; 3.709      ;
; 3.053  ; writeID_EX:comb_42|opcode_ex[1] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.743      ; 3.796      ;
; 3.075  ; writeID_EX:comb_42|opcode_ex[5] ; ALU:comb_41|outd2[21] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.706      ; 3.781      ;
; 3.075  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[1]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.720      ; 3.795      ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.102 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 2.699      ; 1.113      ;
; -1.602 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; -0.500       ; 2.699      ; 1.113      ;
; 0.026  ; clk_div:comb_3|clock_1Hz_int                     ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.489      ; 0.781      ;
; 0.140  ; clk_div:comb_3|clock_10Khz_int                   ; clk_div:comb_3|clock_10Khz_reg                   ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.389      ; 0.795      ;
; 0.148  ; clk_div:comb_3|clock_10Hz_int                    ; clk_div:comb_3|clock_10Hz_reg                    ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.375      ; 0.789      ;
; 0.169  ; clk_div:comb_3|clock_100Khz_int                  ; clk_div:comb_3|clock_100Khz_reg                  ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.528      ; 0.963      ;
; 0.312  ; clk_div:comb_3|clock_100hz_int                   ; clk_div:comb_3|clock_100hz_reg                   ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.384      ; 0.962      ;
; 0.391  ; LCD_Display:comb_2086|next_command.RESET2        ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.RESET3        ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.FUNC_SET      ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|next_command.MODE_SET      ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|LCD_EN                     ; LCD_Display:comb_2086|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|LCD_RS                     ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.451  ; clk_div:comb_3|clock_1Khz_int                    ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.353      ; 1.070      ;
; 0.529  ; LCD_Display:comb_2086|state.RESET2               ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; LCD_Display:comb_2086|state.FUNC_SET             ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; LCD_Display:comb_2086|next_command.MODE_SET      ; LCD_Display:comb_2086|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.797      ;
; 0.534  ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.541  ; LCD_Display:comb_2086|state.LINE2                ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.807      ;
; 0.546  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.812      ;
; 0.548  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.548  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.814      ;
; 0.558  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.641  ; LCD_Display:comb_2086|state.RETURN_HOME          ; LCD_Display:comb_2086|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.907      ;
; 0.652  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.661  ; LCD_Display:comb_2086|next_command.FUNC_SET      ; LCD_Display:comb_2086|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.927      ;
; 0.671  ; LCD_Display:comb_2086|next_command.LINE2         ; LCD_Display:comb_2086|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.674  ; LCD_Display:comb_2086|next_command.Print_String  ; LCD_Display:comb_2086|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.940      ;
; 0.675  ; LCD_Display:comb_2086|next_command.RETURN_HOME   ; LCD_Display:comb_2086|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.941      ;
; 0.697  ; clk_div:comb_3|clock_1Mhz_int                    ; clk_div:comb_3|clock_1Mhz_reg                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.963      ;
; 0.707  ; LCD_Display:comb_2086|next_command.RESET3        ; LCD_Display:comb_2086|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.973      ;
; 0.755  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.021      ;
; 0.759  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.025      ;
; 0.759  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.025      ;
; 0.765  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.031      ;
; 0.765  ; LCD_Display:comb_2086|next_command.RESET2        ; LCD_Display:comb_2086|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.031      ;
; 0.768  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.034      ;
; 0.788  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.790  ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_1Hz                         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.293      ; 1.349      ;
; 0.794  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.060      ;
; 0.797  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.802  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; LCD_Display:comb_2086|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.804  ; clk_div:comb_3|count_1Mhz[0]                     ; clk_div:comb_3|count_1Mhz[0]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.804  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.810  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; LCD_Display:comb_2086|state.DISPLAY_ON           ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.821  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|count_1Mhz[6]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.824  ; clk_div:comb_3|count_1Mhz[1]                     ; clk_div:comb_3|count_1Mhz[1]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.090      ;
; 0.825  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|count_1Mhz[3]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.827  ; LCD_Display:comb_2086|CHAR_COUNT[3]              ; LCD_Display:comb_2086|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.834  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838  ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.843  ; LCD_Display:comb_2086|state.RETURN_HOME          ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:comb_2086|CHAR_COUNT[0]              ; LCD_Display:comb_2086|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.856  ; LCD_Display:comb_2086|CHAR_COUNT[2]              ; LCD_Display:comb_2086|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.857  ; clk_div:comb_3|count_1Mhz[2]                     ; clk_div:comb_3|count_1Mhz[2]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.123      ;
; 0.858  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|count_1Mhz[5]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.861  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|count_1Mhz[4]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.863  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.129      ;
; 0.882  ; LCD_Display:comb_2086|CHAR_COUNT[4]              ; LCD_Display:comb_2086|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.148      ;
; 0.921  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.187      ;
; 0.928  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.194      ;
; 0.932  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.198      ;
; 0.936  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.202      ;
; 0.936  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.202      ;
; 0.942  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.208      ;
; 0.944  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.210      ;
; 0.944  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.210      ;
; 0.945  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.211      ;
; 0.945  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.211      ;
; 0.976  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.004     ; 1.238      ;
; 0.977  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.004     ; 1.239      ;
; 0.978  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.004     ; 1.240      ;
; 0.981  ; LCD_Display:comb_2086|state.RESET3               ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.247      ;
; 0.981  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.004     ; 1.243      ;
; 1.015  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.279      ;
; 1.039  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.002      ; 1.307      ;
; 1.065  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 1.329      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.535 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.802 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.075      ;
; 0.833 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.703 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.969      ;
; 0.770 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.805 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.838 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.529 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.529 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.765 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.031      ;
; 0.800 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.066      ;
; 0.837 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.103      ;
; 0.840 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.790      ;
; 0.530 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.798      ;
; 0.768 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.034      ;
; 0.804 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.838 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.818      ;
; 0.787 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.053      ;
; 0.818 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.825 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.978 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.244      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.547 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.814      ;
; 0.791 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.057      ;
; 0.820 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.086      ;
; 0.822 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.088      ;
; 1.009 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.275      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg5   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg6   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg7   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg8   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg10  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg11  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg3  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[26]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[26]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[27]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[27]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[28]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[28]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[29]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[29]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[30]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[30]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[31]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[31]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[8]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[8]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[9]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[9]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[0]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[0]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[10]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[10]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[13]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[13]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[14]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[14]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[15]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[15]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[16]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[16]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[17]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[17]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[18]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[18]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[19]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[19]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[20]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[20]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[21]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[21]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[22]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[22]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[23]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[23]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[24]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[24]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[25]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[25]|datac ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.195  ; 6.195  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.195  ; 6.195  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.723  ; 4.723  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -2.474 ; -2.474 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.163 ; -1.163 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -2.827 ; -2.827 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -3.045 ; -3.045 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.361 ; -2.361 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.665 ; -2.665 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.692 ; -2.692 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.410 ; -2.410 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -2.770 ; -2.770 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -2.503 ; -2.503 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 4.723  ; 4.723  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 4.031  ; 4.031  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.848  ; 2.848  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.042  ; 2.042  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.461  ; 2.461  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.848  ; 2.848  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.737  ; 1.737  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.622 ; -1.622 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.899 ; -0.899 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.899 ; -0.899 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.330  ; 3.330  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.704  ; 2.704  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.393  ; 1.393  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.057  ; 3.057  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.275  ; 3.275  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.591  ; 2.591  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.934  ; 2.934  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.330  ; 3.330  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.145  ; 3.145  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.079  ; 3.079  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.887  ; 2.887  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.609 ; -0.609 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.951 ; -0.951 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.271  ; 3.271  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.859  ; 2.859  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.438  ; 2.438  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.250  ; 2.250  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.819  ; 2.819  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.271  ; 3.271  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 8.388  ; 8.388  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 7.760  ; 7.760  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 8.369  ; 8.369  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 8.120  ; 8.120  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 7.834  ; 7.834  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 8.383  ; 8.383  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 8.388  ; 8.388  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 8.385  ; 8.385  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 8.084  ; 8.084  ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 7.838  ; 7.838  ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 7.772  ; 7.772  ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 13.321 ; 13.321 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 13.321 ; 13.321 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 13.294 ; 13.294 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 13.294 ; 13.294 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 13.070 ; 13.070 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 13.067 ; 13.067 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 13.062 ; 13.062 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 13.053 ; 13.053 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 11.045 ; 11.045 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 10.944 ; 10.944 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 11.045 ; 11.045 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 10.615 ; 10.615 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 10.599 ; 10.599 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 10.666 ; 10.666 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 10.884 ; 10.884 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 10.844 ; 10.844 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 10.747 ; 10.747 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 10.739 ; 10.739 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 10.742 ; 10.742 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 10.677 ; 10.677 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 10.747 ; 10.747 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 10.493 ; 10.493 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 10.449 ; 10.449 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 10.481 ; 10.481 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 10.632 ; 10.632 ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 10.519 ; 10.519 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 10.371 ; 10.371 ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 10.414 ; 10.414 ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 10.368 ; 10.368 ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 10.410 ; 10.410 ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 10.595 ; 10.595 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 10.632 ; 10.632 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 12.707 ; 12.707 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 12.374 ; 12.374 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 12.707 ; 12.707 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 12.687 ; 12.687 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 12.395 ; 12.395 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 12.378 ; 12.378 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 12.407 ; 12.407 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 12.418 ; 12.418 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 12.363 ; 12.363 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 12.152 ; 12.152 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 12.144 ; 12.144 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 12.172 ; 12.172 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 12.455 ; 12.455 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 13.266 ; 13.266 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 12.720 ; 12.720 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 12.732 ; 12.732 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 12.713 ; 12.713 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 13.266 ; 13.266 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 13.265 ; 13.265 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 13.255 ; 13.255 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 13.256 ; 13.256 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 12.588 ; 12.588 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 12.306 ; 12.306 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 12.315 ; 12.315 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 12.272 ; 12.272 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 12.287 ; 12.287 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 12.275 ; 12.275 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 12.588 ; 12.588 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 12.462 ; 12.462 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 13.249 ; 13.249 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 13.249 ; 13.249 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 11.441 ; 11.441 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 11.549 ; 11.549 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 12.031 ; 12.031 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 12.013 ; 12.013 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 12.157 ; 12.157 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 11.659 ; 11.659 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 12.666 ; 12.666 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 11.281 ; 11.281 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 11.230 ; 11.230 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 10.518 ; 10.518 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 11.251 ; 11.251 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 11.243 ; 11.243 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 10.587 ; 10.587 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 11.317 ; 11.317 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 8.952  ; 8.952  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 8.232  ; 8.232  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 8.905  ; 8.905  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 8.952  ; 8.952  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 8.021  ; 8.021  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 8.013  ; 8.013  ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                       ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 7.760  ; 7.760  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 7.760  ; 7.760  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 8.369  ; 8.369  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 8.120  ; 8.120  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 7.834  ; 7.834  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 8.383  ; 8.383  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 8.388  ; 8.388  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 8.385  ; 8.385  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 8.084  ; 8.084  ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 7.838  ; 7.838  ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 7.772  ; 7.772  ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 11.952 ; 11.952 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 12.219 ; 12.219 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 12.196 ; 12.196 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 12.168 ; 12.168 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 11.963 ; 11.963 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 11.959 ; 11.959 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 11.961 ; 11.961 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 11.952 ; 11.952 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 10.135 ; 10.135 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 10.482 ; 10.482 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 10.578 ; 10.578 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 10.177 ; 10.177 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 10.135 ; 10.135 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 10.199 ; 10.199 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 10.421 ; 10.421 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 10.379 ; 10.379 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 10.125 ; 10.125 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 10.417 ; 10.417 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 10.420 ; 10.420 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 10.344 ; 10.344 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 10.417 ; 10.417 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 10.168 ; 10.168 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 10.125 ; 10.125 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 10.158 ; 10.158 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 9.885  ; 9.885  ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 10.038 ; 10.038 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 9.887  ; 9.887  ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 9.932  ; 9.932  ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 9.885  ; 9.885  ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 9.926  ; 9.926  ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 10.137 ; 10.137 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 10.149 ; 10.149 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 11.615 ; 11.615 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 11.623 ; 11.623 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 11.924 ; 11.924 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 11.909 ; 11.909 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 11.615 ; 11.615 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 11.628 ; 11.628 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 11.631 ; 11.631 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 11.637 ; 11.637 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 11.814 ; 11.814 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 12.020 ; 12.020 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 11.814 ; 11.814 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 11.820 ; 11.820 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 12.145 ; 12.145 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 11.829 ; 11.829 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 12.112 ; 12.112 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 12.144 ; 12.144 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 11.182 ; 11.182 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 11.182 ; 11.182 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 11.194 ; 11.194 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 11.183 ; 11.183 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 11.725 ; 11.725 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 11.723 ; 11.723 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 11.711 ; 11.711 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 11.713 ; 11.713 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 11.901 ; 11.901 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 11.904 ; 11.904 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 11.944 ; 11.944 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 11.902 ; 11.902 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 11.913 ; 11.913 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 11.901 ; 11.901 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 12.217 ; 12.217 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 12.099 ; 12.099 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 10.518 ; 10.518 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 13.249 ; 13.249 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 11.441 ; 11.441 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 11.549 ; 11.549 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 12.031 ; 12.031 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 12.013 ; 12.013 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 12.157 ; 12.157 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 11.659 ; 11.659 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 12.666 ; 12.666 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 11.281 ; 11.281 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 11.230 ; 11.230 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 10.518 ; 10.518 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 11.251 ; 11.251 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 11.243 ; 11.243 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 10.587 ; 10.587 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 11.317 ; 11.317 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 8.013  ; 8.013  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 8.232  ; 8.232  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 8.905  ; 8.905  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 8.952  ; 8.952  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 8.021  ; 8.021  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 8.013  ; 8.013  ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; writeID_EX:comb_42|opcode_ex[0] ; -4.090 ; -121.273      ;
; CLOCK_50                        ; -2.634 ; -32.076       ;
; KEY[1]                          ; -2.508 ; -1018.861     ;
; clk_div:comb_3|clock_1KHz       ; -2.080 ; -720.509      ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.432  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.439  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.504  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.505  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.509  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.099 ; -143.665      ;
; writeID_EX:comb_42|opcode_ex[0] ; -1.427 ; -31.967       ;
; CLOCK_50                        ; -1.406 ; -1.491        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1KHz       ; 1.840  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.000 ; -1354.222     ;
; clk_div:comb_3|clock_1KHz       ; -1.423 ; -1183.936     ;
; CLOCK_50                        ; -1.380 ; -77.380       ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; writeID_EX:comb_42|opcode_ex[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                           ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node               ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; -4.090 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.917     ; 3.778      ;
; -4.077 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.934     ; 3.746      ;
; -4.070 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.738      ;
; -4.029 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.697      ;
; -4.021 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.921     ; 3.703      ;
; -4.021 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.689      ;
; -4.007 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.921     ; 3.689      ;
; -4.003 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.998     ; 3.611      ;
; -4.000 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.635      ;
; -3.986 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.941     ; 3.652      ;
; -3.979 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.942     ; 3.644      ;
; -3.976 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.957     ; 3.612      ;
; -3.969 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.604      ;
; -3.958 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.928     ; 3.633      ;
; -3.955 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.623      ;
; -3.955 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.997     ; 3.564      ;
; -3.938 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.942     ; 3.603      ;
; -3.935 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.609      ;
; -3.930 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.928     ; 3.609      ;
; -3.930 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.942     ; 3.595      ;
; -3.928 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.563      ;
; -3.927 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.595      ;
; -3.920 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.944     ; 3.569      ;
; -3.920 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.555      ;
; -3.919 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.928     ; 3.594      ;
; -3.916 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.961     ; 3.558      ;
; -3.916 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.928     ; 3.595      ;
; -3.915 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.998     ; 3.523      ;
; -3.914 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.588      ;
; -3.912 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.930     ; 3.587      ;
; -3.907 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.991     ; 3.522      ;
; -3.906 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.944     ; 3.555      ;
; -3.904 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.951     ; 3.546      ;
; -3.898 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.971     ; 3.533      ;
; -3.898 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.921     ; 3.580      ;
; -3.896 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.991     ; 3.511      ;
; -3.895 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.984     ; 3.517      ;
; -3.893 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.984     ; 3.515      ;
; -3.893 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.951     ; 3.535      ;
; -3.890 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.944     ; 3.539      ;
; -3.886 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.998     ; 3.494      ;
; -3.883 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.924     ; 3.564      ;
; -3.880 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.976     ; 3.509      ;
; -3.871 ; writeID_EX:comb_42|exec_data_2[9]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.911     ; 3.565      ;
; -3.868 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.960     ; 3.511      ;
; -3.867 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.539      ;
; -3.863 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.537      ;
; -3.862 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.998     ; 3.470      ;
; -3.858 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.942     ; 3.523      ;
; -3.853 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.974     ; 3.485      ;
; -3.850 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.934     ; 3.509      ;
; -3.850 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.970     ; 3.486      ;
; -3.847 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[21] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.483      ;
; -3.846 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.520      ;
; -3.844 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.506      ;
; -3.843 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.984     ; 3.465      ;
; -3.841 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.990     ; 3.503      ;
; -3.840 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.917     ; 3.528      ;
; -3.836 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.942     ; 3.501      ;
; -3.828 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.935     ; 3.500      ;
; -3.828 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.961     ; 3.470      ;
; -3.826 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.958     ; 3.461      ;
; -3.822 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.978     ; 3.450      ;
; -3.820 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.954     ; 3.469      ;
; -3.819 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.938     ; 3.474      ;
; -3.810 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.971     ; 3.445      ;
; -3.809 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.971     ; 3.444      ;
; -3.809 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.934     ; 3.478      ;
; -3.809 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.954     ; 3.458      ;
; -3.808 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.947     ; 3.464      ;
; -3.807 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.928     ; 3.486      ;
; -3.806 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.947     ; 3.462      ;
; -3.805 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.911     ; 3.497      ;
; -3.803 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -1.000     ; 3.406      ;
; -3.802 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[3]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.988     ; 3.468      ;
; -3.802 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.964     ; 3.444      ;
; -3.801 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.929     ; 3.475      ;
; -3.799 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.961     ; 3.441      ;
; -3.798 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.917     ; 3.486      ;
; -3.796 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.998     ; 3.404      ;
; -3.793 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[1]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.925     ; 3.471      ;
; -3.791 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.964     ; 3.433      ;
; -3.790 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.997     ; 3.437      ;
; -3.790 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.957     ; 3.439      ;
; -3.788 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.957     ; 3.437      ;
; -3.785 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[9]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.982     ; 3.455      ;
; -3.781 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.971     ; 3.416      ;
; -3.778 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.931     ; 3.452      ;
; -3.778 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.992     ; 3.392      ;
; -3.775 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.952     ; 3.416      ;
; -3.775 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.961     ; 3.417      ;
; -3.774 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.915     ; 3.462      ;
; -3.772 ; writeID_EX:comb_42|exec_data_1[15] ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.925     ; 3.452      ;
; -3.766 ; writeID_EX:comb_42|exec_data_1[11] ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.937     ; 3.432      ;
; -3.760 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.922     ; 3.433      ;
; -3.758 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[19] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.991     ; 3.420      ;
; -3.758 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.915     ; 3.450      ;
; -3.757 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.971     ; 3.392      ;
; -3.756 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.947     ; 3.412      ;
; -3.755 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; -0.999     ; 3.359      ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.634 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 2.053      ;
; -2.600 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 2.019      ;
; -2.595 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 2.011      ;
; -2.563 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.982      ;
; -2.562 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.981      ;
; -2.562 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.981      ;
; -2.551 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.969      ;
; -2.549 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.967      ;
; -2.533 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.952      ;
; -2.532 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.951      ;
; -2.528 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.947      ;
; -2.528 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.947      ;
; -2.523 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.941      ;
; -2.523 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.939      ;
; -2.523 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.939      ;
; -2.502 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.925      ;
; -2.492 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.911      ;
; -2.491 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.910      ;
; -2.491 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.910      ;
; -2.489 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.907      ;
; -2.484 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.617     ; 1.899      ;
; -2.483 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.901      ;
; -2.481 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.899      ;
; -2.461 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.880      ;
; -2.461 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.880      ;
; -2.460 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.879      ;
; -2.460 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.879      ;
; -2.459 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.875      ;
; -2.459 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.875      ;
; -2.458 ; q[24]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.874      ;
; -2.452 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.870      ;
; -2.451 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.869      ;
; -2.449 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.867      ;
; -2.441 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.864      ;
; -2.430 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.853      ;
; -2.430 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.853      ;
; -2.424 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.847      ;
; -2.422 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.840      ;
; -2.421 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.839      ;
; -2.420 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.839      ;
; -2.420 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.839      ;
; -2.419 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.838      ;
; -2.412 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.617     ; 1.827      ;
; -2.410 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.617     ; 1.825      ;
; -2.397 ; q[31]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.816      ;
; -2.391 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.813      ;
; -2.381 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.799      ;
; -2.375 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.791      ;
; -2.375 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.791      ;
; -2.374 ; q[28]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.790      ;
; -2.369 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.792      ;
; -2.369 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.792      ;
; -2.363 ; q[30]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.782      ;
; -2.362 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.785      ;
; -2.358 ; q[7]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.616     ; 1.774      ;
; -2.352 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.775      ;
; -2.352 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.775      ;
; -2.350 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.768      ;
; -2.348 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.766      ;
; -2.347 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.766      ;
; -2.347 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.766      ;
; -2.340 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.607     ; 1.765      ;
; -2.336 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.754      ;
; -2.334 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.752      ;
; -2.333 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.752      ;
; -2.330 ; q[17]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.752      ;
; -2.326 ; q[29]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.745      ;
; -2.319 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.741      ;
; -2.317 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.739      ;
; -2.313 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.735      ;
; -2.308 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.726      ;
; -2.296 ; q[27]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.715      ;
; -2.295 ; q[26]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.714      ;
; -2.291 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.608     ; 1.715      ;
; -2.290 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.713      ;
; -2.290 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.713      ;
; -2.289 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.608     ; 1.713      ;
; -2.286 ; q[11]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.709      ;
; -2.286 ; q[18]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.607     ; 1.711      ;
; -2.282 ; q[15]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.705      ;
; -2.282 ; q[9]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.705      ;
; -2.280 ; q[13]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.703      ;
; -2.268 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.607     ; 1.693      ;
; -2.268 ; q[22]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.607     ; 1.693      ;
; -2.266 ; q[5]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.685      ;
; -2.265 ; q[23]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.609     ; 1.688      ;
; -2.265 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.683      ;
; -2.263 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.681      ;
; -2.261 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.680      ;
; -2.261 ; q[1]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.680      ;
; -2.255 ; q[25]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.674      ;
; -2.253 ; q[10]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.607     ; 1.678      ;
; -2.251 ; q[21]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.673      ;
; -2.246 ; q[6]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.665      ;
; -2.241 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.663      ;
; -2.239 ; q[19]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.610     ; 1.661      ;
; -2.237 ; q[18]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.608     ; 1.661      ;
; -2.237 ; q[2]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.613     ; 1.656      ;
; -2.236 ; q[3]      ; LCD_Display:comb_2086|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.614     ; 1.654      ;
; -2.235 ; q[18]     ; LCD_Display:comb_2086|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.608     ; 1.659      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                  ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.508 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.569      ;
; -2.508 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.569      ;
; -2.508 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.569      ;
; -2.508 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.569      ;
; -2.480 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.541      ;
; -2.480 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.541      ;
; -2.480 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.541      ;
; -2.480 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.541      ;
; -2.479 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.534      ;
; -2.479 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.534      ;
; -2.479 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.534      ;
; -2.479 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.534      ;
; -2.458 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.520      ;
; -2.458 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.520      ;
; -2.458 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.520      ;
; -2.450 ; writeID_EX:comb_42|exec_data_2[29]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.504      ;
; -2.450 ; writeID_EX:comb_42|exec_data_2[29]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.504      ;
; -2.450 ; writeID_EX:comb_42|exec_data_2[29]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.504      ;
; -2.450 ; writeID_EX:comb_42|exec_data_2[29]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.504      ;
; -2.430 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.492      ;
; -2.430 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.492      ;
; -2.430 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.492      ;
; -2.429 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 3.485      ;
; -2.429 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 3.485      ;
; -2.429 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 3.485      ;
; -2.414 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.476      ;
; -2.400 ; writeID_EX:comb_42|exec_data_2[29]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.455      ;
; -2.400 ; writeID_EX:comb_42|exec_data_2[29]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.455      ;
; -2.400 ; writeID_EX:comb_42|exec_data_2[29]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.455      ;
; -2.387 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.445      ;
; -2.386 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.444      ;
; -2.386 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.448      ;
; -2.385 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.443      ;
; -2.385 ; writeIF_ID:comb_43|rd_feed[3]       ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.415      ;
; -2.385 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 3.441      ;
; -2.384 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.442      ;
; -2.384 ; writeID_EX:comb_42|exec_rd[0]       ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.439      ;
; -2.381 ; writeID_EX:comb_42|exec_data_1[29]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.439      ;
; -2.380 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.438      ;
; -2.376 ; writeID_EX:comb_42|exec_data_2[24]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.417      ;
; -2.376 ; writeID_EX:comb_42|exec_data_2[24]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.417      ;
; -2.376 ; writeID_EX:comb_42|exec_data_2[24]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.417      ;
; -2.376 ; writeID_EX:comb_42|exec_data_2[24]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.009      ; 3.417      ;
; -2.373 ; regfile32x32:comb_37|data_out_2[26] ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.028      ; 2.933      ;
; -2.373 ; regfile32x32:comb_37|data_out_2[26] ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.028      ; 2.933      ;
; -2.373 ; regfile32x32:comb_37|data_out_2[26] ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.028      ; 2.933      ;
; -2.373 ; regfile32x32:comb_37|data_out_2[26] ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.028      ; 2.933      ;
; -2.370 ; writeIF_ID:comb_43|rd_feed[2]       ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.400      ;
; -2.369 ; regfile32x32:comb_37|data_out_2[26] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.029      ; 2.930      ;
; -2.369 ; regfile32x32:comb_37|data_out_2[26] ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.029      ; 2.930      ;
; -2.369 ; regfile32x32:comb_37|data_out_2[26] ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.029      ; 2.930      ;
; -2.368 ; writeID_EX:comb_42|exec_data_1[29]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.430      ;
; -2.364 ; writeEX_MEM:comb_40|rd_mem[3]       ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 3.411      ;
; -2.363 ; writeIF_ID:comb_43|rd_feed[1]       ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.393      ;
; -2.359 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.417      ;
; -2.359 ; regfile32x32:comb_37|data_out_2[3]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 2.910      ;
; -2.359 ; regfile32x32:comb_37|data_out_2[3]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 2.910      ;
; -2.359 ; regfile32x32:comb_37|data_out_2[3]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 2.910      ;
; -2.359 ; regfile32x32:comb_37|data_out_2[3]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.019      ; 2.910      ;
; -2.358 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.410      ;
; -2.358 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.416      ;
; -2.357 ; writeID_EX:comb_42|exec_data_2[28]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.411      ;
; -2.357 ; writeID_EX:comb_42|exec_data_2[28]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.411      ;
; -2.357 ; writeID_EX:comb_42|exec_data_2[28]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.411      ;
; -2.357 ; writeID_EX:comb_42|exec_data_2[28]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.022      ; 3.411      ;
; -2.357 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.409      ;
; -2.357 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.415      ;
; -2.356 ; writeID_EX:comb_42|exec_data_2[29]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.411      ;
; -2.356 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.408      ;
; -2.356 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.414      ;
; -2.355 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.407      ;
; -2.355 ; regfile32x32:comb_37|data_out_2[3]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.020      ; 2.907      ;
; -2.355 ; regfile32x32:comb_37|data_out_2[3]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.020      ; 2.907      ;
; -2.355 ; regfile32x32:comb_37|data_out_2[3]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.020      ; 2.907      ;
; -2.353 ; writeID_EX:comb_42|exec_data_1[30]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.411      ;
; -2.352 ; writeID_EX:comb_42|exec_data_1[28]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.404      ;
; -2.352 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.026      ; 3.410      ;
; -2.351 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.020      ; 3.403      ;
; -2.351 ; regfile32x32:comb_37|data_out_1[2]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.904      ;
; -2.351 ; regfile32x32:comb_37|data_out_1[2]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.904      ;
; -2.351 ; regfile32x32:comb_37|data_out_1[2]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.904      ;
; -2.351 ; regfile32x32:comb_37|data_out_1[2]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.904      ;
; -2.349 ; writeID_EX:comb_42|exec_data_1[31]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.379      ;
; -2.349 ; writeID_EX:comb_42|exec_data_1[31]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.379      ;
; -2.349 ; writeID_EX:comb_42|exec_data_1[31]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.379      ;
; -2.349 ; writeID_EX:comb_42|exec_data_1[31]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.379      ;
; -2.347 ; regfile32x32:comb_37|data_out_1[2]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 2.901      ;
; -2.347 ; regfile32x32:comb_37|data_out_1[2]  ; lcd_display_address[1] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 2.901      ;
; -2.347 ; regfile32x32:comb_37|data_out_1[2]  ; lcd_display_address[0] ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.022      ; 2.901      ;
; -2.341 ; writeIF_ID:comb_43|rd_feed[3]       ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.371      ;
; -2.340 ; writeID_EX:comb_42|exec_data_1[30]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.030      ; 3.402      ;
; -2.340 ; writeID_EX:comb_42|exec_rd[0]       ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.023      ; 3.395      ;
; -2.339 ; writeID_EX:comb_42|exec_data_1[28]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.024      ; 3.395      ;
; -2.334 ; writeID_EX:comb_42|exec_data_1[24]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.395      ;
; -2.334 ; writeID_EX:comb_42|exec_data_1[24]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.395      ;
; -2.334 ; writeID_EX:comb_42|exec_data_1[24]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.395      ;
; -2.334 ; writeID_EX:comb_42|exec_data_1[24]  ; pc[11]                 ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.029      ; 3.395      ;
; -2.334 ; regfile32x32:comb_37|data_out_1[3]  ; pc[8]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.887      ;
; -2.334 ; regfile32x32:comb_37|data_out_1[3]  ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.887      ;
; -2.334 ; regfile32x32:comb_37|data_out_1[3]  ; pc[10]                 ; KEY[1]       ; KEY[1]      ; 0.500        ; 0.021      ; 2.887      ;
+--------+-------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                            ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -2.080 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.254      ;
; -2.078 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.257      ;
; -2.070 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.250      ;
; -2.067 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.237      ;
; -2.067 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.821     ; 1.245      ;
; -2.063 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.821     ; 1.241      ;
; -2.059 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.234      ;
; -2.046 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.220      ;
; -2.043 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.222      ;
; -2.039 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.214      ;
; -2.033 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.818     ; 1.214      ;
; -2.029 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.208      ;
; -2.021 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.200      ;
; -2.018 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.193      ;
; -2.012 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.832     ; 1.179      ;
; -2.011 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.832     ; 1.178      ;
; -2.006 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.177      ;
; -2.004 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.175      ;
; -2.001 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.832     ; 1.168      ;
; -2.001 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.832     ; 1.168      ;
; -2.000 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.175      ;
; -1.998 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.174      ;
; -1.996 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.170      ;
; -1.993 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.164      ;
; -1.992 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.166      ;
; -1.992 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.163      ;
; -1.990 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.156      ;
; -1.987 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.161      ;
; -1.986 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.161      ;
; -1.986 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.162      ;
; -1.985 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.160      ;
; -1.983 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.815     ; 1.167      ;
; -1.981 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.147      ;
; -1.980 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg11  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.156      ;
; -1.980 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.154      ;
; -1.980 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.160      ;
; -1.979 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.154      ;
; -1.978 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.144      ;
; -1.977 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.151      ;
; -1.975 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.149      ;
; -1.973 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.144      ;
; -1.971 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.147      ;
; -1.970 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.834     ; 1.135      ;
; -1.969 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.145      ;
; -1.968 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.138      ;
; -1.965 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.834     ; 1.130      ;
; -1.964 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.140      ;
; -1.964 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.826     ; 1.137      ;
; -1.964 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.139      ;
; -1.962 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.138      ;
; -1.961 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.137      ;
; -1.959 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.139      ;
; -1.958 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.134      ;
; -1.958 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.132      ;
; -1.958 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.128      ;
; -1.956 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.131      ;
; -1.955 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.125      ;
; -1.954 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.131      ;
; -1.954 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.120      ;
; -1.953 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.129      ;
; -1.953 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.133      ;
; -1.953 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.825     ; 1.127      ;
; -1.952 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.128      ;
; -1.952 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.127      ;
; -1.952 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.131      ;
; -1.948 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.123      ;
; -1.947 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.113      ;
; -1.946 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.125      ;
; -1.946 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg1   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.813     ; 1.132      ;
; -1.946 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.112      ;
; -1.945 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.827     ; 1.117      ;
; -1.945 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.122      ;
; -1.945 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.818     ; 1.126      ;
; -1.945 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.818     ; 1.126      ;
; -1.944 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.121      ;
; -1.943 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.118      ;
; -1.942 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.827     ; 1.114      ;
; -1.942 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.113      ;
; -1.942 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.834     ; 1.107      ;
; -1.941 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.117      ;
; -1.937 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.113      ;
; -1.931 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a8~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.834     ; 1.096      ;
; -1.930 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.827     ; 1.102      ;
; -1.930 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.828     ; 1.101      ;
; -1.930 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.107      ;
; -1.929 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.099      ;
; -1.929 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.823     ; 1.105      ;
; -1.928 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.813     ; 1.114      ;
; -1.926 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.096      ;
; -1.923 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg5   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.100      ;
; -1.922 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.824     ; 1.097      ;
; -1.920 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.820     ; 1.099      ;
; -1.920 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.100      ;
; -1.920 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.097      ;
; -1.918 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.829     ; 1.088      ;
; -1.916 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a1~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.819     ; 1.096      ;
; -1.915 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.833     ; 1.081      ;
; -1.914 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.815     ; 1.098      ;
; -1.913 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.813     ; 1.099      ;
; -1.912 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.822     ; 1.089      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.432 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.600      ;
; 0.507 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.623 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.409      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.439 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.593      ;
; 0.507 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.504 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.528      ;
; 0.507 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.520 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.523 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.509      ;
; 0.632 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.635 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.505 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.527      ;
; 0.506 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.517 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.520 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.634 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.639 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.393      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.516 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.562 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.470      ;
; 0.635 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.636 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.636 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.509 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.509 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.514 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.518      ;
; 0.515 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.517      ;
; 0.633 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.635 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.099 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.472      ;
; -2.099 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.472      ;
; -2.096 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.475      ;
; -1.936 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.635      ;
; -1.936 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.635      ;
; -1.900 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.277      ; 1.670      ;
; -1.900 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.277      ; 1.670      ;
; -1.899 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.668      ;
; -1.898 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.669      ;
; -1.896 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.671      ;
; -1.891 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.676      ;
; -1.891 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.676      ;
; -1.890 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.274      ; 1.677      ;
; -1.845 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.726      ;
; -1.814 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.277      ; 1.756      ;
; -1.783 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.277      ; 1.787      ;
; -1.735 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[1]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.836      ;
; -1.653 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.918      ;
; -1.599 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.472      ;
; -1.599 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.472      ;
; -1.596 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.475      ;
; -1.573 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 1.998      ;
; -1.492 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.278      ; 2.079      ;
; -1.436 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.635      ;
; -1.436 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.635      ;
; -1.400 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.277      ; 1.670      ;
; -1.400 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.277      ; 1.670      ;
; -1.399 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.668      ;
; -1.398 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.669      ;
; -1.396 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.671      ;
; -1.391 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.676      ;
; -1.391 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.676      ;
; -1.390 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.274      ; 1.677      ;
; -1.374 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25] ; q[25]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.829      ; 0.607      ;
; -1.345 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.726      ;
; -1.314 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.277      ; 1.756      ;
; -1.283 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.277      ; 1.787      ;
; -1.270 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; q[22]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.849      ; 0.731      ;
; -1.270 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; q[17]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.827      ; 0.709      ;
; -1.235 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[1]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.836      ;
; -1.161 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16] ; q[16]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.831      ; 0.822      ;
; -1.158 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; q[21]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.844      ; 0.838      ;
; -1.153 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.918      ;
; -1.152 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; q[18]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.836      ; 0.836      ;
; -1.133 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rd_feed[1]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.835      ; 0.854      ;
; -1.125 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19] ; q[19]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.826      ; 0.853      ;
; -1.117 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rd_feed[0]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.840      ; 0.875      ;
; -1.108 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; writeIF_ID:comb_43|rd_feed[2]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.846      ; 0.890      ;
; -1.094 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; q[10]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.832      ; 0.890      ;
; -1.073 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 1.998      ;
; -1.050 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]  ; q[8]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.844      ; 0.946      ;
; -1.046 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; q[30]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.827      ; 0.933      ;
; -1.044 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13] ; q[13]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.829      ; 0.937      ;
; -1.027 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|address[3]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.834      ; 0.959      ;
; -1.014 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24] ; q[24]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.836      ; 0.974      ;
; -1.010 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]  ; q[9]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.835      ; 0.977      ;
; -1.007 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; writeIF_ID:comb_43|address[10]   ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 0.988      ;
; -1.007 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; q[23]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.860      ; 1.005      ;
; -0.999 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19] ; writeIF_ID:comb_43|rd_feed[3]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.834      ; 0.987      ;
; -0.998 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|opcode[5]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.837      ; 0.991      ;
; -0.998 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; q[6]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 0.997      ;
; -0.992 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; q[28]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.837      ; 0.997      ;
; -0.992 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.278      ; 2.079      ;
; -0.987 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|immediate[6]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 1.008      ;
; -0.987 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|address[6]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 1.008      ;
; -0.971 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; q[26]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.828      ; 1.009      ;
; -0.955 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14] ; writeIF_ID:comb_43|immediate[14] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 1.040      ;
; -0.952 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|func[5]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.833      ; 1.033      ;
; -0.933 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; q[3]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.829      ; 1.048      ;
; -0.929 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|immediate[3]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.834      ; 1.057      ;
; -0.925 ; ALU:comb_41|outd2[12]                                                                 ; writeEX_MEM:comb_40|mem_addr[12] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.985      ; 0.212      ;
; -0.924 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; q[20]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.838      ; 1.066      ;
; -0.923 ; ALU:comb_41|outd2[22]                                                                 ; writeEX_MEM:comb_40|mem_addr[22] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.981      ; 0.210      ;
; -0.923 ; ALU:comb_41|outd2[18]                                                                 ; writeEX_MEM:comb_40|mem_addr[18] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.981      ; 0.210      ;
; -0.923 ; ALU:comb_41|outd2[14]                                                                 ; writeEX_MEM:comb_40|mem_addr[14] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.984      ; 0.213      ;
; -0.921 ; ALU:comb_41|outd2[9]                                                                  ; writeEX_MEM:comb_40|mem_addr[9]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.981      ; 0.212      ;
; -0.921 ; ALU:comb_41|outd2[7]                                                                  ; writeEX_MEM:comb_40|mem_addr[7]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.983      ; 0.214      ;
; -0.921 ; ALU:comb_41|outd2[15]                                                                 ; writeEX_MEM:comb_40|mem_addr[15] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.981      ; 0.212      ;
; -0.921 ; ALU:comb_41|outd2[3]                                                                  ; writeEX_MEM:comb_40|mem_addr[3]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.978      ; 0.209      ;
; -0.920 ; ALU:comb_41|outd2[8]                                                                  ; writeEX_MEM:comb_40|mem_addr[8]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.981      ; 0.213      ;
; -0.919 ; ALU:comb_41|outd2[17]                                                                 ; writeEX_MEM:comb_40|mem_addr[17] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.980      ; 0.213      ;
; -0.918 ; ALU:comb_41|outd2[10]                                                                 ; writeEX_MEM:comb_40|mem_addr[10] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.980      ; 0.214      ;
; -0.918 ; ALU:comb_41|outd2[2]                                                                  ; writeEX_MEM:comb_40|mem_addr[2]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.977      ; 0.211      ;
; -0.914 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12] ; q[12]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 1.081      ;
; -0.907 ; ALU:comb_41|outd2[6]                                                                  ; writeEX_MEM:comb_40|mem_addr[6]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 0.969      ; 0.214      ;
; -0.903 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[7]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.836      ; 1.085      ;
; -0.902 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[4]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.836      ; 1.086      ;
; -0.902 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|address[8]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.836      ; 1.086      ;
; -0.900 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]  ; writeIF_ID:comb_43|func[0]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.844      ; 1.096      ;
; -0.896 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|func[3]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.834      ; 1.090      ;
; -0.894 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12] ; writeIF_ID:comb_43|immediate[12] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.853      ; 1.111      ;
; -0.889 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11] ; q[11]                            ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.830      ; 1.093      ;
; -0.885 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; q[4]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.845      ; 1.112      ;
; -0.884 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]  ; writeIF_ID:comb_43|shamt[0]      ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.848      ; 1.116      ;
; -0.883 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10] ; writeIF_ID:comb_43|immediate[10] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.843      ; 1.112      ;
; -0.876 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; writeIF_ID:comb_43|opcode[0]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.834      ; 1.110      ;
; -0.876 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; writeIF_ID:comb_43|func[5]       ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.832      ; 1.108      ;
; -0.875 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; writeIF_ID:comb_43|controller[0] ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.845      ; 1.122      ;
; -0.874 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17] ; writeIF_ID:comb_43|rt[1]         ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.813      ; 1.091      ;
; -0.872 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; writeIF_ID:comb_43|immediate[4]  ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 1.846      ; 1.126      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                                            ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.427 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.333      ; 1.047      ;
; -1.284 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.323      ; 1.180      ;
; -1.238 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.321      ; 1.224      ;
; -1.216 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.324      ; 1.249      ;
; -1.137 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.255      ; 1.259      ;
; -1.131 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.241      ; 1.251      ;
; -1.126 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.267      ; 1.282      ;
; -1.126 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.351      ; 1.366      ;
; -1.114 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.264      ; 1.291      ;
; -1.110 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.257      ; 1.288      ;
; -1.083 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.346      ; 1.404      ;
; -1.046 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.282      ; 1.377      ;
; -1.037 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.347      ; 1.451      ;
; -1.033 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.340      ; 1.448      ;
; -1.026 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.287      ; 1.402      ;
; -1.004 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.330      ; 1.467      ;
; -0.996 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.336      ; 1.481      ;
; -0.981 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.250      ; 1.410      ;
; -0.979 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.305      ; 1.467      ;
; -0.927 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.333      ; 1.047      ;
; -0.925 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.246      ; 1.462      ;
; -0.914 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.238      ; 1.465      ;
; -0.892 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.251      ; 1.500      ;
; -0.870 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.245      ; 1.516      ;
; -0.856 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.261      ; 1.546      ;
; -0.841 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.258      ; 1.558      ;
; -0.839 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.265      ; 1.567      ;
; -0.821 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.311      ; 1.631      ;
; -0.804 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.279      ; 1.616      ;
; -0.799 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.284      ; 1.626      ;
; -0.794 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.273      ; 1.620      ;
; -0.784 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.323      ; 1.180      ;
; -0.773 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.235      ; 1.603      ;
; -0.745 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.280      ; 1.676      ;
; -0.738 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.321      ; 1.224      ;
; -0.716 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.324      ; 1.249      ;
; -0.637 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.255      ; 1.259      ;
; -0.631 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.241      ; 1.251      ;
; -0.626 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.267      ; 1.282      ;
; -0.626 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.351      ; 1.366      ;
; -0.614 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.264      ; 1.291      ;
; -0.610 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.257      ; 1.288      ;
; -0.583 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.346      ; 1.404      ;
; -0.546 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.282      ; 1.377      ;
; -0.537 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.347      ; 1.451      ;
; -0.533 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.340      ; 1.448      ;
; -0.526 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.287      ; 1.402      ;
; -0.504 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.330      ; 1.467      ;
; -0.496 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.336      ; 1.481      ;
; -0.481 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.250      ; 1.410      ;
; -0.479 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.305      ; 1.467      ;
; -0.425 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.246      ; 1.462      ;
; -0.414 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.238      ; 1.465      ;
; -0.392 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.251      ; 1.500      ;
; -0.370 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.245      ; 1.516      ;
; -0.356 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.261      ; 1.546      ;
; -0.341 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.258      ; 1.558      ;
; -0.339 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.265      ; 1.567      ;
; -0.321 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.311      ; 1.631      ;
; -0.304 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.279      ; 1.616      ;
; -0.299 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.284      ; 1.626      ;
; -0.294 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.273      ; 1.620      ;
; -0.273 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.235      ; 1.603      ;
; -0.245 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.280      ; 1.676      ;
; 0.931  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.348      ; 1.279      ;
; 0.983  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.348      ; 1.331      ;
; 0.995  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.366      ; 1.361      ;
; 1.039  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.366      ; 1.405      ;
; 1.074  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[21] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.338      ; 1.412      ;
; 1.110  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[24] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.336      ; 1.446      ;
; 1.126  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[21] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.338      ; 1.464      ;
; 1.142  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[25] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.339      ; 1.481      ;
; 1.170  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[24] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.336      ; 1.506      ;
; 1.194  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[25] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.339      ; 1.533      ;
; 1.227  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[22] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.256      ; 1.483      ;
; 1.228  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[30] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.297      ; 1.525      ;
; 1.242  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[31] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.320      ; 1.562      ;
; 1.244  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[19] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.279      ; 1.523      ;
; 1.248  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[5]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.272      ; 1.520      ;
; 1.249  ; writeID_EX:comb_42|opcode_ex[5] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.348      ; 1.597      ;
; 1.253  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[6]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.270      ; 1.523      ;
; 1.260  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[3]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.282      ; 1.542      ;
; 1.273  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[18] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.265      ; 1.538      ;
; 1.279  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[22] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.256      ; 1.535      ;
; 1.281  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[17] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.302      ; 1.583      ;
; 1.285  ; writeID_EX:comb_42|opcode_ex[1] ; ALU:comb_41|outd2[4]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.348      ; 1.633      ;
; 1.296  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[19] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.279      ; 1.575      ;
; 1.300  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[5]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.272      ; 1.572      ;
; 1.305  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[6]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.270      ; 1.575      ;
; 1.308  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[27] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.362      ; 1.670      ;
; 1.312  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[26] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.355      ; 1.667      ;
; 1.312  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[3]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.282      ; 1.594      ;
; 1.342  ; writeID_EX:comb_42|opcode_ex[5] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.366      ; 1.708      ;
; 1.348  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[1]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.345      ; 1.693      ;
; 1.354  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[23] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.260      ; 1.614      ;
; 1.363  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[1]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.345      ; 1.708      ;
; 1.368  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[27] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.362      ; 1.730      ;
; 1.372  ; writeID_EX:comb_42|opcode_ex[2] ; ALU:comb_41|outd2[26] ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.355      ; 1.727      ;
; 1.378  ; writeID_EX:comb_42|opcode_ex[3] ; ALU:comb_41|outd2[7]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.266      ; 1.644      ;
; 1.378  ; writeID_EX:comb_42|opcode_ex[1] ; ALU:comb_41|outd2[0]  ; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 0.366      ; 1.744      ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.406 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 1.673      ; 0.560      ;
; -0.906 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; -0.500       ; 1.673      ; 0.560      ;
; -0.053 ; clk_div:comb_3|clock_1Hz_int                     ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.289      ; 0.388      ;
; -0.020 ; clk_div:comb_3|clock_10Khz_int                   ; clk_div:comb_3|clock_10Khz_reg                   ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.265      ; 0.397      ;
; -0.012 ; clk_div:comb_3|clock_10Hz_int                    ; clk_div:comb_3|clock_10Hz_reg                    ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.254      ; 0.394      ;
; 0.001  ; clk_div:comb_3|clock_100Khz_int                  ; clk_div:comb_3|clock_100Khz_reg                  ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.315      ; 0.468      ;
; 0.053  ; clk_div:comb_3|clock_100hz_int                   ; clk_div:comb_3|clock_100hz_reg                   ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.264      ; 0.469      ;
; 0.156  ; clk_div:comb_3|clock_1Khz_int                    ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.241      ; 0.549      ;
; 0.215  ; LCD_Display:comb_2086|next_command.RESET2        ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.RESET3        ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.FUNC_SET      ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|next_command.MODE_SET      ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|LCD_EN                     ; LCD_Display:comb_2086|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|LCD_RS                     ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; LCD_Display:comb_2086|state.RESET2               ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; LCD_Display:comb_2086|next_command.MODE_SET      ; LCD_Display:comb_2086|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; LCD_Display:comb_2086|state.FUNC_SET             ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.251  ; LCD_Display:comb_2086|state.LINE2                ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.403      ;
; 0.254  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.255  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.407      ;
; 0.256  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.408      ;
; 0.261  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.413      ;
; 0.301  ; LCD_Display:comb_2086|state.RETURN_HOME          ; LCD_Display:comb_2086|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.453      ;
; 0.309  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.461      ;
; 0.316  ; clk_div:comb_3|clock_1Mhz_int                    ; clk_div:comb_3|clock_1Mhz_reg                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.468      ;
; 0.320  ; LCD_Display:comb_2086|next_command.FUNC_SET      ; LCD_Display:comb_2086|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.327  ; LCD_Display:comb_2086|next_command.LINE2         ; LCD_Display:comb_2086|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.331  ; LCD_Display:comb_2086|next_command.RETURN_HOME   ; LCD_Display:comb_2086|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.331  ; LCD_Display:comb_2086|next_command.Print_String  ; LCD_Display:comb_2086|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.483      ;
; 0.347  ; LCD_Display:comb_2086|next_command.RESET3        ; LCD_Display:comb_2086|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.499      ;
; 0.354  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.354  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.356  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; clk_div:comb_3|count_1Mhz[0]                     ; clk_div:comb_3|count_1Mhz[0]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.365  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; LCD_Display:comb_2086|next_command.RESET2        ; LCD_Display:comb_2086|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; LCD_Display:comb_2086|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_2086|state.DISPLAY_ON           ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.370  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:comb_3|count_1Mhz[1]                     ; clk_div:comb_3|count_1Mhz[1]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|count_1Mhz[3]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|count_1Mhz[6]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; LCD_Display:comb_2086|CHAR_COUNT[3]              ; LCD_Display:comb_2086|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:comb_2086|state.RETURN_HOME          ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; LCD_Display:comb_2086|CHAR_COUNT[2]              ; LCD_Display:comb_2086|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; LCD_Display:comb_2086|CHAR_COUNT[0]              ; LCD_Display:comb_2086|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; clk_div:comb_3|count_1Mhz[2]                     ; clk_div:comb_3|count_1Mhz[2]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|count_1Mhz[5]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|count_1Mhz[4]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.389  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.394  ; LCD_Display:comb_2086|CHAR_COUNT[4]              ; LCD_Display:comb_2086|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.424  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.576      ;
; 0.432  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.432  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.584      ;
; 0.435  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.438  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; LCD_Display:comb_2086|state.RESET3               ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.438  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.590      ;
; 0.439  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.440  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.444  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.596      ;
; 0.446  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.595      ;
; 0.447  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.599      ;
; 0.448  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.597      ;
; 0.448  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.597      ;
; 0.451  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.003     ; 0.600      ;
; 0.465  ; LCD_Display:comb_2086|state.Print_String         ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.615      ;
; 0.476  ; LCD_Display:comb_2086|state.HOLD                 ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.001      ; 0.629      ;
; 0.484  ; LCD_Display:comb_2086|state.DROP_LCD_EN          ; LCD_Display:comb_2086|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.634      ;
; 0.494  ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.399      ;
; 0.365 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.318 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.470      ;
; 0.361 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.516      ;
; 0.372 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.248 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.357 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.373 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.528      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.393      ;
; 0.245 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.360 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.374 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.527      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.441 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.593      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.409      ;
; 0.371 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.448 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.600      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg5   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg6   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg7   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg8   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg10  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg11  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a27~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a23~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; KEY[1] ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_fdc1:auto_generated|ram_block1a0~porta_datain_reg8  ;
+--------+--------------+----------------+------------------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[0]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[10]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[11]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[12]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[13]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[14]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[15]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[17]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[1]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[20]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[21]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[23]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[24]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[25]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[27]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                           ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                           ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[5]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[6]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[7]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[8]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[9]                            ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg1   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg11  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg2   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg5   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg6   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg8   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg0  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg1  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg10 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg11 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg2  ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg3  ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a10~porta_address_reg3  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-----------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2086|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[26]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[26]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[27]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[27]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[28]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[28]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[29]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[29]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[2]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[2]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[30]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[30]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[31]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[31]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[3]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[3]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[4]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[4]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[5]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[5]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[6]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[6]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[7]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[7]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[8]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[8]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[9]    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[9]    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[0]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[0]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[10]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[10]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[11]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[12]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[13]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[13]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[14]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[14]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[15]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[15]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[16]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[16]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[17]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[17]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[18]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[18]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[19]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[19]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[1]|datac  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[20]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[20]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[21]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[21]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[22]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[22]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[23]|datad ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[23]|datad ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[24]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[24]|datac ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[25]|datac ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; comb_41|outd2[25]|datac ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.295  ; 3.295  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.295  ; 3.295  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.433  ; 2.433  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.582 ; -1.582 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.005 ; -1.005 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.716 ; -1.716 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.847 ; -1.847 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.477 ; -1.477 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.608 ; -1.608 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.628 ; -1.628 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.428 ; -1.428 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.681 ; -1.681 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.467 ; -1.467 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.433  ; 2.433  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.112  ; 2.112  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 0.909  ; 0.909  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 0.469  ; 0.469  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.629  ; 0.629  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.909  ; 0.909  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 0.359  ; 0.359  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.046 ; -1.046 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.711 ; -0.711 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.711 ; -0.711 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.967  ; 1.967  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.702  ; 1.702  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.125  ; 1.125  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.836  ; 1.836  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.967  ; 1.967  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.597  ; 1.597  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.753  ; 1.753  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.951  ; 1.951  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.840  ; 1.840  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.832  ; 1.832  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.723  ; 1.723  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.461 ; -0.461 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.681 ; -0.681 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.872  ; 1.872  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.785  ; 1.785  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.630  ; 1.630  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.532  ; 1.532  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.681  ; 1.681  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.872  ; 1.872  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                             ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 4.322 ; 4.322 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 4.535 ; 4.535 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 4.451 ; 4.451 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 4.378 ; 4.378 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 4.539 ; 4.539 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 4.428 ; 4.428 ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 4.328 ; 4.328 ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 4.277 ; 4.277 ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 7.117 ; 7.117 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 7.117 ; 7.117 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 7.087 ; 7.087 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 7.092 ; 7.092 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 6.999 ; 6.999 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 6.998 ; 6.998 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 6.989 ; 6.989 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 6.989 ; 6.989 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 5.905 ; 5.905 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 5.855 ; 5.855 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 5.905 ; 5.905 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 5.676 ; 5.676 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 5.647 ; 5.647 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 5.693 ; 5.693 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 5.782 ; 5.782 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 5.773 ; 5.773 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 5.732 ; 5.732 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 5.722 ; 5.722 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 5.706 ; 5.706 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 5.697 ; 5.697 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 5.732 ; 5.732 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 5.612 ; 5.612 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 5.588 ; 5.588 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 5.601 ; 5.601 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 5.660 ; 5.660 ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 5.599 ; 5.599 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 5.553 ; 5.553 ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 5.586 ; 5.586 ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 5.550 ; 5.550 ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 5.574 ; 5.574 ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 5.649 ; 5.649 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 5.660 ; 5.660 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 6.645 ; 6.645 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 6.508 ; 6.508 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 6.642 ; 6.642 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 6.645 ; 6.645 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 6.500 ; 6.500 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 6.511 ; 6.511 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 6.518 ; 6.518 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 6.515 ; 6.515 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 6.579 ; 6.579 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 6.560 ; 6.560 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 6.417 ; 6.417 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 6.417 ; 6.417 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 6.579 ; 6.579 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 6.435 ; 6.435 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 6.554 ; 6.554 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 6.579 ; 6.579 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 7.055 ; 7.055 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 6.773 ; 6.773 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 6.777 ; 6.777 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 6.767 ; 6.767 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 7.055 ; 7.055 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 7.055 ; 7.055 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 7.042 ; 7.042 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 7.039 ; 7.039 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 6.605 ; 6.605 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 6.483 ; 6.483 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 6.482 ; 6.482 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 6.447 ; 6.447 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 6.453 ; 6.453 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 6.452 ; 6.452 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 6.605 ; 6.605 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 6.549 ; 6.549 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 6.999 ; 6.999 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 6.999 ; 6.999 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 6.235 ; 6.235 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 6.284 ; 6.284 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 6.476 ; 6.476 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 6.493 ; 6.493 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 6.473 ; 6.473 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 6.351 ; 6.351 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 6.712 ; 6.712 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 6.077 ; 6.077 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 6.051 ; 6.051 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 5.739 ; 5.739 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 6.067 ; 6.067 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 6.062 ; 6.062 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 5.789 ; 5.789 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 6.103 ; 6.103 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 4.908 ; 4.908 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 4.599 ; 4.599 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 4.895 ; 4.895 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 4.908 ; 4.908 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 4.473 ; 4.473 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 4.477 ; 4.477 ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 4.322 ; 4.322 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 4.322 ; 4.322 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 4.535 ; 4.535 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 4.451 ; 4.451 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 4.378 ; 4.378 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 4.539 ; 4.539 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 4.428 ; 4.428 ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 4.328 ; 4.328 ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 4.277 ; 4.277 ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 6.543 ; 6.543 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 6.514 ; 6.514 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 6.518 ; 6.518 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 6.414 ; 6.414 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 6.415 ; 6.415 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 6.414 ; 6.414 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 5.657 ; 5.657 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 5.707 ; 5.707 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 5.476 ; 5.476 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 5.497 ; 5.497 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 5.584 ; 5.584 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 5.579 ; 5.579 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 5.451 ; 5.451 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 5.588 ; 5.588 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 5.571 ; 5.571 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 5.554 ; 5.554 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 5.589 ; 5.589 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 5.476 ; 5.476 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 5.451 ; 5.451 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 5.466 ; 5.466 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 5.351 ; 5.351 ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 5.400 ; 5.400 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 5.354 ; 5.354 ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 5.381 ; 5.381 ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 5.351 ; 5.351 ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 5.375 ; 5.375 ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 5.450 ; 5.450 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 5.461 ; 5.461 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 6.200 ; 6.200 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 6.208 ; 6.208 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 6.348 ; 6.348 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 6.341 ; 6.341 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 6.200 ; 6.200 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 6.217 ; 6.217 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 6.218 ; 6.218 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 6.222 ; 6.222 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 6.221 ; 6.221 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 6.359 ; 6.359 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 6.221 ; 6.221 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 6.222 ; 6.222 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 6.382 ; 6.382 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 6.234 ; 6.234 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 6.359 ; 6.359 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 6.383 ; 6.383 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 5.996 ; 5.996 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 6.272 ; 6.272 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 6.271 ; 6.271 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 6.253 ; 6.253 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 6.251 ; 6.251 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 6.302 ; 6.302 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 6.336 ; 6.336 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 6.339 ; 6.339 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 6.302 ; 6.302 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 6.306 ; 6.306 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 6.303 ; 6.303 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 6.460 ; 6.460 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 5.739 ; 5.739 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 6.999 ; 6.999 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 6.235 ; 6.235 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 6.284 ; 6.284 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 6.476 ; 6.476 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 6.493 ; 6.493 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 6.473 ; 6.473 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 6.351 ; 6.351 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 6.712 ; 6.712 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 6.077 ; 6.077 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 6.051 ; 6.051 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 5.739 ; 5.739 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 6.067 ; 6.067 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 6.062 ; 6.062 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 5.789 ; 5.789 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 6.103 ; 6.103 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 4.473 ; 4.473 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 4.599 ; 4.599 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 4.895 ; 4.895 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 4.908 ; 4.908 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 4.473 ; 4.473 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 4.477 ; 4.477 ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                 ; -9.594    ; -3.150   ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.813    ; -2.102   ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -6.816    ; -3.150   ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.063    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.069    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.070    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.070    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1KHz       ; -5.100    ; 1.840    ; N/A      ; N/A     ; -1.423              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.208    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.239    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  writeID_EX:comb_42|opcode_ex[0] ; -9.594    ; -2.484   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -5218.895 ; -273.641 ; 0.0      ; 0.0     ; -2639.538           ;
;  CLOCK_50                        ; -132.041  ; -2.102   ; N/A      ; N/A     ; -77.380             ;
;  KEY[1]                          ; -2980.979 ; -223.773 ; N/A      ; N/A     ; -1354.222           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.134    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.137    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.137    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.138    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1KHz       ; -1811.735 ; 0.000    ; N/A      ; N/A     ; -1183.936           ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.280    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.310    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  writeID_EX:comb_42|opcode_ex[0] ; -293.004  ; -47.766  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 6.195  ; 6.195  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 6.195  ; 6.195  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 4.723  ; 4.723  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.582 ; -1.582 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.005 ; -1.005 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -1.716 ; -1.716 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.847 ; -1.847 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.477 ; -1.477 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.608 ; -1.608 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.628 ; -1.628 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.428 ; -1.428 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.681 ; -1.681 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.467 ; -1.467 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 4.723  ; 4.723  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 4.031  ; 4.031  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.848  ; 2.848  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.042  ; 2.042  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.461  ; 2.461  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.848  ; 2.848  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.737  ; 1.737  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.046 ; -1.046 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.711 ; -0.711 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.711 ; -0.711 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.330  ; 3.330  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.704  ; 2.704  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.393  ; 1.393  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.057  ; 3.057  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.275  ; 3.275  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.591  ; 2.591  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 2.934  ; 2.934  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 3.330  ; 3.330  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.145  ; 3.145  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.079  ; 3.079  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 2.887  ; 2.887  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.461 ; -0.461 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -0.681 ; -0.681 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.271  ; 3.271  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.859  ; 2.859  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.438  ; 2.438  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 2.250  ; 2.250  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.819  ; 2.819  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.271  ; 3.271  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                               ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise   ; Fall   ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+--------+--------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 8.388  ; 8.388  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 7.760  ; 7.760  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 8.369  ; 8.369  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 8.120  ; 8.120  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 7.834  ; 7.834  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 8.383  ; 8.383  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 8.388  ; 8.388  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 8.385  ; 8.385  ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 8.084  ; 8.084  ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 7.838  ; 7.838  ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 7.772  ; 7.772  ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 13.321 ; 13.321 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 13.321 ; 13.321 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 13.294 ; 13.294 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 13.294 ; 13.294 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 13.070 ; 13.070 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 13.067 ; 13.067 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 13.062 ; 13.062 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 13.053 ; 13.053 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 11.045 ; 11.045 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 10.944 ; 10.944 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 11.045 ; 11.045 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 10.615 ; 10.615 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 10.599 ; 10.599 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 10.666 ; 10.666 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 10.884 ; 10.884 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 10.844 ; 10.844 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 10.747 ; 10.747 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 10.739 ; 10.739 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 10.742 ; 10.742 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 10.677 ; 10.677 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 10.747 ; 10.747 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 10.493 ; 10.493 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 10.449 ; 10.449 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 10.481 ; 10.481 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 10.632 ; 10.632 ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 10.519 ; 10.519 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 10.371 ; 10.371 ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 10.414 ; 10.414 ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 10.368 ; 10.368 ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 10.410 ; 10.410 ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 10.595 ; 10.595 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 10.632 ; 10.632 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 12.707 ; 12.707 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 12.374 ; 12.374 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 12.707 ; 12.707 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 12.687 ; 12.687 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 12.395 ; 12.395 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 12.378 ; 12.378 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 12.407 ; 12.407 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 12.418 ; 12.418 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 12.363 ; 12.363 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 12.152 ; 12.152 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 12.144 ; 12.144 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 12.172 ; 12.172 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 12.455 ; 12.455 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 12.487 ; 12.487 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 13.266 ; 13.266 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 12.720 ; 12.720 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 12.732 ; 12.732 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 12.713 ; 12.713 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 13.266 ; 13.266 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 13.265 ; 13.265 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 13.255 ; 13.255 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 13.256 ; 13.256 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 12.588 ; 12.588 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 12.306 ; 12.306 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 12.315 ; 12.315 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 12.272 ; 12.272 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 12.287 ; 12.287 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 12.275 ; 12.275 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 12.588 ; 12.588 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 12.462 ; 12.462 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 9.543  ; 9.543  ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 13.249 ; 13.249 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 13.249 ; 13.249 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 11.441 ; 11.441 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 11.549 ; 11.549 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 12.031 ; 12.031 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 12.013 ; 12.013 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 12.157 ; 12.157 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 11.659 ; 11.659 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 12.666 ; 12.666 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 11.281 ; 11.281 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 11.230 ; 11.230 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 10.518 ; 10.518 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 11.251 ; 11.251 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 11.243 ; 11.243 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 10.587 ; 10.587 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 11.317 ; 11.317 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 8.952  ; 8.952  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 8.232  ; 8.232  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 8.905  ; 8.905  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 8.952  ; 8.952  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 8.021  ; 8.021  ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 8.013  ; 8.013  ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+--------+--------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                     ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port    ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+--------------+---------------------------+-------+-------+------------+---------------------------+
; LCD_DATA[*]  ; CLOCK_50                  ; 4.322 ; 4.322 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[0] ; CLOCK_50                  ; 4.322 ; 4.322 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[1] ; CLOCK_50                  ; 4.535 ; 4.535 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[2] ; CLOCK_50                  ; 4.451 ; 4.451 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[3] ; CLOCK_50                  ; 4.378 ; 4.378 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[4] ; CLOCK_50                  ; 4.539 ; 4.539 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[5] ; CLOCK_50                  ; 4.545 ; 4.545 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[6] ; CLOCK_50                  ; 4.551 ; 4.551 ; Rise       ; CLOCK_50                  ;
;  LCD_DATA[7] ; CLOCK_50                  ; 4.428 ; 4.428 ; Rise       ; CLOCK_50                  ;
; LCD_EN       ; CLOCK_50                  ; 4.328 ; 4.328 ; Rise       ; CLOCK_50                  ;
; LCD_RS       ; CLOCK_50                  ; 4.277 ; 4.277 ; Rise       ; CLOCK_50                  ;
; HEX0[*]      ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
;  HEX0[0]     ; KEY[1]                    ; 6.543 ; 6.543 ; Rise       ; KEY[1]                    ;
;  HEX0[1]     ; KEY[1]                    ; 6.514 ; 6.514 ; Rise       ; KEY[1]                    ;
;  HEX0[2]     ; KEY[1]                    ; 6.518 ; 6.518 ; Rise       ; KEY[1]                    ;
;  HEX0[3]     ; KEY[1]                    ; 6.414 ; 6.414 ; Rise       ; KEY[1]                    ;
;  HEX0[4]     ; KEY[1]                    ; 6.415 ; 6.415 ; Rise       ; KEY[1]                    ;
;  HEX0[5]     ; KEY[1]                    ; 6.414 ; 6.414 ; Rise       ; KEY[1]                    ;
;  HEX0[6]     ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
; HEX1[*]      ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX1[0]     ; KEY[1]                    ; 5.657 ; 5.657 ; Rise       ; KEY[1]                    ;
;  HEX1[1]     ; KEY[1]                    ; 5.707 ; 5.707 ; Rise       ; KEY[1]                    ;
;  HEX1[2]     ; KEY[1]                    ; 5.476 ; 5.476 ; Rise       ; KEY[1]                    ;
;  HEX1[3]     ; KEY[1]                    ; 5.452 ; 5.452 ; Rise       ; KEY[1]                    ;
;  HEX1[4]     ; KEY[1]                    ; 5.497 ; 5.497 ; Rise       ; KEY[1]                    ;
;  HEX1[5]     ; KEY[1]                    ; 5.584 ; 5.584 ; Rise       ; KEY[1]                    ;
;  HEX1[6]     ; KEY[1]                    ; 5.579 ; 5.579 ; Rise       ; KEY[1]                    ;
; HEX2[*]      ; KEY[1]                    ; 5.451 ; 5.451 ; Rise       ; KEY[1]                    ;
;  HEX2[0]     ; KEY[1]                    ; 5.588 ; 5.588 ; Rise       ; KEY[1]                    ;
;  HEX2[1]     ; KEY[1]                    ; 5.571 ; 5.571 ; Rise       ; KEY[1]                    ;
;  HEX2[2]     ; KEY[1]                    ; 5.554 ; 5.554 ; Rise       ; KEY[1]                    ;
;  HEX2[3]     ; KEY[1]                    ; 5.589 ; 5.589 ; Rise       ; KEY[1]                    ;
;  HEX2[4]     ; KEY[1]                    ; 5.476 ; 5.476 ; Rise       ; KEY[1]                    ;
;  HEX2[5]     ; KEY[1]                    ; 5.451 ; 5.451 ; Rise       ; KEY[1]                    ;
;  HEX2[6]     ; KEY[1]                    ; 5.466 ; 5.466 ; Rise       ; KEY[1]                    ;
; HEX3[*]      ; KEY[1]                    ; 5.351 ; 5.351 ; Rise       ; KEY[1]                    ;
;  HEX3[0]     ; KEY[1]                    ; 5.400 ; 5.400 ; Rise       ; KEY[1]                    ;
;  HEX3[1]     ; KEY[1]                    ; 5.354 ; 5.354 ; Rise       ; KEY[1]                    ;
;  HEX3[2]     ; KEY[1]                    ; 5.381 ; 5.381 ; Rise       ; KEY[1]                    ;
;  HEX3[3]     ; KEY[1]                    ; 5.351 ; 5.351 ; Rise       ; KEY[1]                    ;
;  HEX3[4]     ; KEY[1]                    ; 5.375 ; 5.375 ; Rise       ; KEY[1]                    ;
;  HEX3[5]     ; KEY[1]                    ; 5.450 ; 5.450 ; Rise       ; KEY[1]                    ;
;  HEX3[6]     ; KEY[1]                    ; 5.461 ; 5.461 ; Rise       ; KEY[1]                    ;
; HEX4[*]      ; KEY[1]                    ; 6.200 ; 6.200 ; Rise       ; KEY[1]                    ;
;  HEX4[0]     ; KEY[1]                    ; 6.208 ; 6.208 ; Rise       ; KEY[1]                    ;
;  HEX4[1]     ; KEY[1]                    ; 6.348 ; 6.348 ; Rise       ; KEY[1]                    ;
;  HEX4[2]     ; KEY[1]                    ; 6.341 ; 6.341 ; Rise       ; KEY[1]                    ;
;  HEX4[3]     ; KEY[1]                    ; 6.200 ; 6.200 ; Rise       ; KEY[1]                    ;
;  HEX4[4]     ; KEY[1]                    ; 6.217 ; 6.217 ; Rise       ; KEY[1]                    ;
;  HEX4[5]     ; KEY[1]                    ; 6.218 ; 6.218 ; Rise       ; KEY[1]                    ;
;  HEX4[6]     ; KEY[1]                    ; 6.222 ; 6.222 ; Rise       ; KEY[1]                    ;
; HEX5[*]      ; KEY[1]                    ; 6.221 ; 6.221 ; Rise       ; KEY[1]                    ;
;  HEX5[0]     ; KEY[1]                    ; 6.359 ; 6.359 ; Rise       ; KEY[1]                    ;
;  HEX5[1]     ; KEY[1]                    ; 6.221 ; 6.221 ; Rise       ; KEY[1]                    ;
;  HEX5[2]     ; KEY[1]                    ; 6.222 ; 6.222 ; Rise       ; KEY[1]                    ;
;  HEX5[3]     ; KEY[1]                    ; 6.382 ; 6.382 ; Rise       ; KEY[1]                    ;
;  HEX5[4]     ; KEY[1]                    ; 6.234 ; 6.234 ; Rise       ; KEY[1]                    ;
;  HEX5[5]     ; KEY[1]                    ; 6.359 ; 6.359 ; Rise       ; KEY[1]                    ;
;  HEX5[6]     ; KEY[1]                    ; 6.383 ; 6.383 ; Rise       ; KEY[1]                    ;
; HEX6[*]      ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[0]     ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[1]     ; KEY[1]                    ; 5.996 ; 5.996 ; Rise       ; KEY[1]                    ;
;  HEX6[2]     ; KEY[1]                    ; 5.993 ; 5.993 ; Rise       ; KEY[1]                    ;
;  HEX6[3]     ; KEY[1]                    ; 6.272 ; 6.272 ; Rise       ; KEY[1]                    ;
;  HEX6[4]     ; KEY[1]                    ; 6.271 ; 6.271 ; Rise       ; KEY[1]                    ;
;  HEX6[5]     ; KEY[1]                    ; 6.253 ; 6.253 ; Rise       ; KEY[1]                    ;
;  HEX6[6]     ; KEY[1]                    ; 6.251 ; 6.251 ; Rise       ; KEY[1]                    ;
; HEX7[*]      ; KEY[1]                    ; 6.302 ; 6.302 ; Rise       ; KEY[1]                    ;
;  HEX7[0]     ; KEY[1]                    ; 6.336 ; 6.336 ; Rise       ; KEY[1]                    ;
;  HEX7[1]     ; KEY[1]                    ; 6.339 ; 6.339 ; Rise       ; KEY[1]                    ;
;  HEX7[2]     ; KEY[1]                    ; 6.302 ; 6.302 ; Rise       ; KEY[1]                    ;
;  HEX7[3]     ; KEY[1]                    ; 6.306 ; 6.306 ; Rise       ; KEY[1]                    ;
;  HEX7[4]     ; KEY[1]                    ; 6.303 ; 6.303 ; Rise       ; KEY[1]                    ;
;  HEX7[5]     ; KEY[1]                    ; 6.460 ; 6.460 ; Rise       ; KEY[1]                    ;
;  HEX7[6]     ; KEY[1]                    ; 6.405 ; 6.405 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
;  LEDG[0]     ; KEY[1]                    ; 5.262 ; 5.262 ; Rise       ; KEY[1]                    ;
; LEDR[*]      ; KEY[1]                    ; 5.739 ; 5.739 ; Rise       ; KEY[1]                    ;
;  LEDR[0]     ; KEY[1]                    ; 6.999 ; 6.999 ; Rise       ; KEY[1]                    ;
;  LEDR[1]     ; KEY[1]                    ; 6.235 ; 6.235 ; Rise       ; KEY[1]                    ;
;  LEDR[2]     ; KEY[1]                    ; 6.284 ; 6.284 ; Rise       ; KEY[1]                    ;
;  LEDR[3]     ; KEY[1]                    ; 6.476 ; 6.476 ; Rise       ; KEY[1]                    ;
;  LEDR[4]     ; KEY[1]                    ; 6.493 ; 6.493 ; Rise       ; KEY[1]                    ;
;  LEDR[5]     ; KEY[1]                    ; 6.473 ; 6.473 ; Rise       ; KEY[1]                    ;
;  LEDR[6]     ; KEY[1]                    ; 6.351 ; 6.351 ; Rise       ; KEY[1]                    ;
;  LEDR[7]     ; KEY[1]                    ; 6.712 ; 6.712 ; Rise       ; KEY[1]                    ;
;  LEDR[8]     ; KEY[1]                    ; 6.077 ; 6.077 ; Rise       ; KEY[1]                    ;
;  LEDR[9]     ; KEY[1]                    ; 6.051 ; 6.051 ; Rise       ; KEY[1]                    ;
;  LEDR[10]    ; KEY[1]                    ; 5.739 ; 5.739 ; Rise       ; KEY[1]                    ;
;  LEDR[11]    ; KEY[1]                    ; 6.067 ; 6.067 ; Rise       ; KEY[1]                    ;
;  LEDR[12]    ; KEY[1]                    ; 6.062 ; 6.062 ; Rise       ; KEY[1]                    ;
;  LEDR[13]    ; KEY[1]                    ; 5.789 ; 5.789 ; Rise       ; KEY[1]                    ;
;  LEDR[14]    ; KEY[1]                    ; 6.103 ; 6.103 ; Rise       ; KEY[1]                    ;
; LEDG[*]      ; clk_div:comb_3|clock_1KHz ; 4.473 ; 4.473 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[2]     ; clk_div:comb_3|clock_1KHz ; 4.599 ; 4.599 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[3]     ; clk_div:comb_3|clock_1KHz ; 4.895 ; 4.895 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[4]     ; clk_div:comb_3|clock_1KHz ; 4.908 ; 4.908 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[5]     ; clk_div:comb_3|clock_1KHz ; 4.473 ; 4.473 ; Rise       ; clk_div:comb_3|clock_1KHz ;
;  LEDG[6]     ; clk_div:comb_3|clock_1KHz ; 4.477 ; 4.477 ; Rise       ; clk_div:comb_3|clock_1KHz ;
+--------------+---------------------------+-------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1KHz       ; clk_div:comb_3|clock_1KHz       ; 384      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; clk_div:comb_3|clock_1KHz       ; 384      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 2        ; 1        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1799     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; KEY[1]                          ; 15249    ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 18918    ; 2272     ; 2568     ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]                          ; 184      ; 152      ; 0        ; 0        ;
; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 12749    ; 0        ; 0        ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 241      ; 241      ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1KHz       ; clk_div:comb_3|clock_1KHz       ; 384      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; clk_div:comb_3|clock_1KHz       ; 384      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 2        ; 1        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1799     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; KEY[1]                          ; 15249    ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 18918    ; 2272     ; 2568     ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]                          ; 184      ; 152      ; 0        ; 0        ;
; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 12749    ; 0        ; 0        ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 241      ; 241      ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1091  ; 1091 ;
; Unconstrained Output Ports      ; 87    ; 87   ;
; Unconstrained Output Port Paths ; 255   ; 255  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 04 16:57:57 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1KHz clk_div:comb_3|clock_1KHz
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name writeID_EX:comb_42|opcode_ex[0] writeID_EX:comb_42|opcode_ex[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.594
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.594      -293.004 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -6.816     -2980.979 KEY[1] 
    Info (332119):    -6.813      -132.041 CLOCK_50 
    Info (332119):    -5.100     -1811.735 clk_div:comb_3|clock_1KHz 
    Info (332119):    -0.239        -0.310 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.208        -0.280 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.070        -0.138 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.070        -0.137 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.069        -0.137 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.063        -0.134 clk_div:comb_3|clock_100Khz_reg 
Info (332146): Worst-case hold slack is -3.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.150      -223.773 KEY[1] 
    Info (332119):    -2.484       -47.766 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -2.102        -2.102 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     2.895         0.000 clk_div:comb_3|clock_1KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1354.222 KEY[1] 
    Info (332119):    -1.423     -1183.936 clk_div:comb_3|clock_1KHz 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 writeID_EX:comb_42|opcode_ex[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.090      -121.273 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -2.634       -32.076 CLOCK_50 
    Info (332119):    -2.508     -1018.861 KEY[1] 
    Info (332119):    -2.080      -720.509 clk_div:comb_3|clock_1KHz 
    Info (332119):     0.432         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.439         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.504         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.505         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.509         0.000 clk_div:comb_3|clock_100Khz_reg 
Info (332146): Worst-case hold slack is -2.099
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.099      -143.665 KEY[1] 
    Info (332119):    -1.427       -31.967 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -1.406        -1.491 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     1.840         0.000 clk_div:comb_3|clock_1KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1354.222 KEY[1] 
    Info (332119):    -1.423     -1183.936 clk_div:comb_3|clock_1KHz 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 writeID_EX:comb_42|opcode_ex[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 353 megabytes
    Info: Processing ended: Thu Dec 04 16:58:00 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


