TimeQuest Timing Analyzer report for Prueba_FPGA
Tue May 17 16:23:30 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50Mhz'
 13. Slow 1200mV 85C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 14. Slow 1200mV 85C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 15. Slow 1200mV 85C Model Hold: 'clk_50Mhz'
 16. Slow 1200mV 85C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 17. Slow 1200mV 85C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 18. Slow 1200mV 85C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 19. Slow 1200mV 85C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Slow 1200mV 85C Model Metastability Report
 30. Slow 1200mV 0C Model Fmax Summary
 31. Slow 1200mV 0C Model Setup Summary
 32. Slow 1200mV 0C Model Hold Summary
 33. Slow 1200mV 0C Model Recovery Summary
 34. Slow 1200mV 0C Model Removal Summary
 35. Slow 1200mV 0C Model Minimum Pulse Width Summary
 36. Slow 1200mV 0C Model Setup: 'clk_50Mhz'
 37. Slow 1200mV 0C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 38. Slow 1200mV 0C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 39. Slow 1200mV 0C Model Hold: 'clk_50Mhz'
 40. Slow 1200mV 0C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 41. Slow 1200mV 0C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 42. Slow 1200mV 0C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 43. Slow 1200mV 0C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 46. Slow 1200mV 0C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Slow 1200mV 0C Model Metastability Report
 54. Fast 1200mV 0C Model Setup Summary
 55. Fast 1200mV 0C Model Hold Summary
 56. Fast 1200mV 0C Model Recovery Summary
 57. Fast 1200mV 0C Model Removal Summary
 58. Fast 1200mV 0C Model Minimum Pulse Width Summary
 59. Fast 1200mV 0C Model Setup: 'clk_50Mhz'
 60. Fast 1200mV 0C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 61. Fast 1200mV 0C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 62. Fast 1200mV 0C Model Hold: 'clk_50Mhz'
 63. Fast 1200mV 0C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 64. Fast 1200mV 0C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 65. Fast 1200mV 0C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 66. Fast 1200mV 0C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'
 69. Fast 1200mV 0C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'
 70. Setup Times
 71. Hold Times
 72. Clock to Output Times
 73. Minimum Clock to Output Times
 74. Propagation Delay
 75. Minimum Propagation Delay
 76. Fast 1200mV 0C Model Metastability Report
 77. Multicorner Timing Analysis Summary
 78. Setup Times
 79. Hold Times
 80. Clock to Output Times
 81. Minimum Clock to Output Times
 82. Progagation Delay
 83. Minimum Progagation Delay
 84. Board Trace Model Assignments
 85. Input Transition Times
 86. Signal Integrity Metrics (Slow 1200mv 0c Model)
 87. Signal Integrity Metrics (Slow 1200mv 85c Model)
 88. Signal Integrity Metrics (Fast 1200mv 0c Model)
 89. Setup Transfers
 90. Hold Transfers
 91. Recovery Transfers
 92. Removal Transfers
 93. Report TCCS
 94. Report RSKM
 95. Unconstrained Paths
 96. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Prueba_FPGA                                                       ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE6E22C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                   ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; Clock Name                                  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                         ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+
; clk_50Mhz                                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz }                                   ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { logica:ut_logica|contador:ut_clk_tx|clk_out } ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { UART:ut_uart|contador:ut_clk_tx|clk_out }     ;
+---------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                           ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
; 170.04 MHz ; 170.04 MHz      ; clk_50Mhz                                   ;                                                ;
; 184.03 MHz ; 184.03 MHz      ; logica:ut_logica|contador:ut_clk_tx|clk_out ;                                                ;
; 862.07 MHz ; 402.09 MHz      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                  ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -4.881 ; -88.529       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -4.434 ; -173.850      ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; -0.160 ; -0.317        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                  ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; clk_50Mhz                                   ; 0.170 ; 0.000         ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.453 ; 0.000         ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 0.487 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                           ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; -0.748 ; -8.228        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.086 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -3.000 ; -46.123       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -1.487 ; -66.915       ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; -1.487 ; -16.357       ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50Mhz'                                                                                                                                 ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.881 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.801      ;
; -4.831 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.751      ;
; -4.771 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.691      ;
; -4.757 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.677      ;
; -4.705 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.625      ;
; -4.685 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.605      ;
; -4.654 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.574      ;
; -4.627 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.547      ;
; -4.574 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 5.001      ;
; -4.544 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.464      ;
; -4.543 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.463      ;
; -4.535 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.962      ;
; -4.518 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.438      ;
; -4.508 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.428      ;
; -4.476 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.396      ;
; -4.471 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.898      ;
; -4.417 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.338      ;
; -4.414 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.334      ;
; -4.413 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.333      ;
; -4.380 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.300      ;
; -4.379 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.299      ;
; -4.379 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.299      ;
; -4.378 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.298      ;
; -4.378 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.298      ;
; -4.333 ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.253      ;
; -4.298 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.725      ;
; -4.297 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.691      ;
; -4.297 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.724      ;
; -4.296 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.690      ;
; -4.296 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.690      ;
; -4.295 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.216      ;
; -4.294 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.688      ;
; -4.293 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.687      ;
; -4.283 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.203      ;
; -4.277 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.197      ;
; -4.277 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.197      ;
; -4.276 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.196      ;
; -4.250 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.170      ;
; -4.248 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.168      ;
; -4.248 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.168      ;
; -4.205 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.125      ;
; -4.205 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.125      ;
; -4.205 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.125      ;
; -4.204 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.125      ;
; -4.203 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.124      ;
; -4.197 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.624      ;
; -4.195 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.622      ;
; -4.195 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.622      ;
; -4.167 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.561      ;
; -4.167 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.087      ;
; -4.167 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.087      ;
; -4.166 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.086      ;
; -4.166 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.560      ;
; -4.166 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.560      ;
; -4.166 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.086      ;
; -4.165 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.085      ;
; -4.164 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.558      ;
; -4.163 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.393      ; 5.557      ;
; -4.161 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.588      ;
; -4.160 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.587      ;
; -4.154 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.075      ;
; -4.132 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.559      ;
; -4.130 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.557      ;
; -4.129 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.556      ;
; -4.101 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.021      ;
; -4.101 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.021      ;
; -4.100 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.020      ;
; -4.091 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.011      ;
; -4.082 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.003      ;
; -4.081 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 5.002      ;
; -4.081 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.001      ;
; -4.081 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.001      ;
; -4.080 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 5.000      ;
; -4.070 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.990      ;
; -4.069 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.989      ;
; -4.068 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.495      ;
; -4.068 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.495      ;
; -4.067 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.494      ;
; -4.066 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.493      ;
; -4.065 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.492      ;
; -4.051 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.100     ; 4.952      ;
; -4.050 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.100     ; 4.951      ;
; -4.050 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.100     ; 4.951      ;
; -4.048 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.100     ; 4.949      ;
; -4.047 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.100     ; 4.948      ;
; -4.040 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 4.961      ;
; -4.038 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 4.959      ;
; -4.038 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 4.959      ;
; -4.028 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.948      ;
; -4.028 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.948      ;
; -4.028 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.948      ;
; -4.016 ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.574     ; 4.443      ;
; -4.002 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.922      ;
; -4.000 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.920      ;
; -4.000 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.081     ; 4.920      ;
; -3.977 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.080     ; 4.898      ;
; -3.957 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 5.352      ;
; -3.956 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 5.351      ;
; -3.956 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 5.351      ;
; -3.954 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.394      ; 5.349      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                        ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.434 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.355      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.432 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.353      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.331 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.247      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.329 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.245      ;
; -4.303 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.229      ;
; -4.268 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.189      ;
; -4.256 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.182      ;
; -4.252 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.173      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.247 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.168      ;
; -4.221 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.142      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.202 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.128      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.200 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.075     ; 5.126      ;
; -4.198 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.119      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.173 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.089      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.060      ;
; -4.144 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 5.065      ;
; -4.133 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.049      ;
; -4.133 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.049      ;
; -4.133 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.049      ;
; -4.133 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.085     ; 5.049      ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                            ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.160 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 1.081      ;
; -0.157 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 1.078      ;
; 0.001  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.920      ;
; 0.010  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.911      ;
; 0.010  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.911      ;
; 0.013  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.908      ;
; 0.013  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.908      ;
; 0.014  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.907      ;
; 0.025  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.896      ;
; 0.038  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.883      ;
; 0.040  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.080     ; 0.881      ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50Mhz'                                                                                                                                                                ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.170 ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; 0.000        ; 2.597      ; 3.270      ;
; 0.352 ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; 0.000        ; 2.596      ; 3.451      ;
; 0.655 ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; -0.500       ; 2.597      ; 3.255      ;
; 0.681 ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; -0.500       ; 2.596      ; 3.280      ;
; 0.735 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.028      ;
; 0.735 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.028      ;
; 0.737 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.031      ;
; 0.929 ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.222      ;
; 0.938 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.231      ;
; 0.940 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.233      ;
; 0.940 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.233      ;
; 1.099 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.392      ;
; 1.118 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.411      ;
; 1.137 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.430      ;
; 1.199 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 1.985      ;
; 1.199 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 1.985      ;
; 1.203 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 1.989      ;
; 1.204 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 1.990      ;
; 1.205 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 1.991      ;
; 1.220 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.513      ;
; 1.220 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.513      ;
; 1.230 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.523      ;
; 1.239 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.532      ;
; 1.249 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.542      ;
; 1.268 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.561      ;
; 1.281 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.574      ;
; 1.281 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.574      ;
; 1.285 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.578      ;
; 1.294 ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.587      ;
; 1.295 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.588      ;
; 1.329 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.622      ;
; 1.339 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.632      ;
; 1.360 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.653      ;
; 1.360 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.653      ;
; 1.360 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.653      ;
; 1.370 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.663      ;
; 1.370 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.664      ;
; 1.377 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.670      ;
; 1.379 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.672      ;
; 1.379 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.672      ;
; 1.382 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.675      ;
; 1.388 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.682      ;
; 1.397 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.690      ;
; 1.408 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.701      ;
; 1.409 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.702      ;
; 1.421 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.714      ;
; 1.424 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 1.716      ;
; 1.425 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.718      ;
; 1.427 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 1.719      ;
; 1.443 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.736      ;
; 1.447 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.740      ;
; 1.452 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.745      ;
; 1.469 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.762      ;
; 1.500 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.793      ;
; 1.500 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.793      ;
; 1.502 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.795      ;
; 1.510 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.803      ;
; 1.519 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.812      ;
; 1.529 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.822      ;
; 1.538 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.831      ;
; 1.548 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.841      ;
; 1.557 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.850      ;
; 1.561 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.854      ;
; 1.576 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.869      ;
; 1.578 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.871      ;
; 1.579 ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.872      ;
; 1.597 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.890      ;
; 1.609 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.902      ;
; 1.626 ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.919      ;
; 1.640 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.933      ;
; 1.659 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.952      ;
; 1.669 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.962      ;
; 1.688 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.981      ;
; 1.689 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 1.981      ;
; 1.701 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 1.994      ;
; 1.723 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.016      ;
; 1.727 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.020      ;
; 1.742 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.034      ;
; 1.746 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.038      ;
; 1.747 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.039      ;
; 1.780 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.073      ;
; 1.790 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.082      ;
; 1.791 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.084      ;
; 1.796 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.080      ; 2.088      ;
; 1.799 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.092      ;
; 1.809 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.102      ;
; 1.817 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.110      ;
; 1.828 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.121      ;
; 1.829 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.122      ;
; 1.833 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.081      ; 2.126      ;
; 1.841 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.574      ; 2.627      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                                        ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.453 ; logica:ut_logica|string_completo ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.667 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 0.960      ;
; 0.685 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 0.978      ;
; 0.735 ; logica:ut_logica|estado.s2       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 1.028      ;
; 0.809 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 1.102      ;
; 0.867 ; logica:ut_logica|estado.s0       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 1.160      ;
; 0.957 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.249      ;
; 0.958 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.250      ;
; 0.959 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.251      ;
; 0.960 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.252      ;
; 0.960 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.252      ;
; 0.961 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[15]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.253      ;
; 0.962 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.254      ;
; 0.963 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 0.963 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.255      ;
; 1.020 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.312      ;
; 1.106 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.566      ; 1.884      ;
; 1.156 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 1.449      ;
; 1.156 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.081      ; 1.449      ;
; 1.168 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.566      ; 1.946      ;
; 1.226 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.077      ; 1.515      ;
; 1.230 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.520      ;
; 1.230 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[16]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.520      ;
; 1.236 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.526      ;
; 1.236 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.526      ;
; 1.237 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[17]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.527      ;
; 1.238 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.528      ;
; 1.238 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[18]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.528      ;
; 1.281 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.571      ;
; 1.335 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[20]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.625      ;
; 1.337 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[19]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.627      ;
; 1.343 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.638      ;
; 1.344 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[1]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.639      ;
; 1.344 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.639      ;
; 1.347 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.642      ;
; 1.348 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.643      ;
; 1.348 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.643      ;
; 1.351 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.646      ;
; 1.353 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.648      ;
; 1.354 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.649      ;
; 1.354 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.649      ;
; 1.446 ; logica:ut_logica|estado.s3       ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.385     ; 1.273      ;
; 1.450 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[29]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.745      ;
; 1.456 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[2]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.751      ;
; 1.460 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.083      ; 1.755      ;
; 1.466 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[3]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.753      ;
; 1.469 ; logica:ut_logica|estado.s3       ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.385     ; 1.296      ;
; 1.492 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.779      ;
; 1.493 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.780      ;
; 1.508 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.800      ;
; 1.509 ; logica:ut_logica|cnt[23]         ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.801      ;
; 1.520 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.812      ;
; 1.525 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[2]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.812      ;
; 1.525 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.817      ;
; 1.527 ; logica:ut_logica|cnt[14]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.819      ;
; 1.544 ; logica:ut_logica|cnt[9]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.836      ;
; 1.545 ; logica:ut_logica|cnt[25]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.837      ;
; 1.560 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.852      ;
; 1.563 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.855      ;
; 1.564 ; logica:ut_logica|cnt[21]         ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.856      ;
; 1.567 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.859      ;
; 1.568 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.855      ;
; 1.575 ; logica:ut_logica|cnt[22]         ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.867      ;
; 1.577 ; logica:ut_logica|estado.s1       ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.077      ; 1.866      ;
; 1.581 ; logica:ut_logica|cnt[28]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.873      ;
; 1.585 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.872      ;
; 1.585 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.075      ; 1.872      ;
; 1.633 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.925      ;
; 1.635 ; logica:ut_logica|estado.s1       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 1.925      ;
; 1.647 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.563      ; 2.422      ;
; 1.649 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.941      ;
; 1.660 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.952      ;
; 1.666 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.074      ; 1.952      ;
; 1.701 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 1.993      ;
; 1.728 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.020      ;
; 1.731 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.023      ;
; 1.743 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.035      ;
; 1.765 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.057      ;
; 1.774 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.066      ;
; 1.779 ; logica:ut_logica|cnt[26]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.071      ;
; 1.800 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.092      ;
; 1.808 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.100      ;
; 1.810 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.102      ;
; 1.814 ; logica:ut_logica|cnt[5]          ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.106      ;
; 1.857 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.149      ;
; 1.863 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.155      ;
; 1.876 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.082      ; 2.170      ;
; 1.879 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 2.169      ;
; 1.882 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.174      ;
; 1.883 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.175      ;
; 1.888 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.180      ;
; 1.892 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.184      ;
; 1.901 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.078      ; 2.191      ;
; 1.906 ; logica:ut_logica|cnt[22]         ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.198      ;
; 1.910 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.202      ;
; 1.925 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.217      ;
; 1.927 ; logica:ut_logica|estado.s0       ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.077      ; 2.216      ;
; 1.945 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.082      ; 2.239      ;
; 1.954 ; logica:ut_logica|cnt[21]         ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 2.246      ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                            ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.487 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.779      ;
; 0.502 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.794      ;
; 0.503 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.795      ;
; 0.510 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.802      ;
; 0.526 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.818      ;
; 0.528 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.820      ;
; 0.528 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.820      ;
; 0.530 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.822      ;
; 0.530 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.822      ;
; 0.650 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.942      ;
; 0.651 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.080      ; 0.943      ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                           ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
; -0.748 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.164     ; 1.585      ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                           ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
; 1.086 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.123      ; 1.441      ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50Mhz'                                                                           ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; 0.267  ; 0.487        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; 0.324  ; 0.512        ; 0.188          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|clk_out|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[11]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[13]|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[2]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[3]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[4]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[5]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[6]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[7]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[8]|clk              ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|clk_out|clk               ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[0]|clk                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo ;
; 0.194  ; 0.414        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3       ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]          ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]          ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]          ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]         ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]      ;
; 0.214  ; 0.434        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx       ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]         ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]          ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0       ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1       ;
; 0.215  ; 0.435        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]          ;
; 0.216  ; 0.436        ; 0.220          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2       ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0       ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1       ;
; 0.375  ; 0.563        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]          ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]         ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]         ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]         ;
; 0.376  ; 0.564        ; 0.188          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                            ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.224  ; 0.444        ; 0.220          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.471  ; 0.471        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.507  ; 0.507        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; 1.312 ; 1.506 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 2.296 ; 2.544 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; -0.690 ; -0.833 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.426  ; 0.355  ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                               ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 10.183 ; 9.974 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 9.830  ; 9.633 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 8.540 ; 8.434 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 8.905 ; 8.693 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+-------------+-------------+-------+----+----+--------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF     ;
+-------------+-------------+-------+----+----+--------+
; entradas[0] ; leds[0]     ; 8.207 ;    ;    ; 8.472  ;
; entradas[0] ; salidas[0]  ; 8.155 ;    ;    ; 8.419  ;
; entradas[1] ; leds[1]     ; 9.923 ;    ;    ; 10.259 ;
; entradas[1] ; salidas[1]  ; 7.264 ;    ;    ; 7.483  ;
+-------------+-------------+-------+----+----+--------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 7.921 ;    ;    ; 8.171 ;
; entradas[0] ; salidas[0]  ; 7.874 ;    ;    ; 8.124 ;
; entradas[1] ; leds[1]     ; 9.626 ;    ;    ; 9.948 ;
; entradas[1] ; salidas[1]  ; 7.019 ;    ;    ; 7.226 ;
+-------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                           ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                  ; Note                                           ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
; 184.98 MHz ; 184.98 MHz      ; clk_50Mhz                                   ;                                                ;
; 194.82 MHz ; 194.82 MHz      ; logica:ut_logica|contador:ut_clk_tx|clk_out ;                                                ;
; 952.38 MHz ; 402.09 MHz      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -4.406 ; -78.110       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -4.133 ; -161.292      ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; -0.050 ; -0.096        ;
+---------------------------------------------+--------+---------------+


+---------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                   ;
+---------------------------------------------+-------+---------------+
; Clock                                       ; Slack ; End Point TNS ;
+---------------------------------------------+-------+---------------+
; clk_50Mhz                                   ; 0.201 ; 0.000         ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.402 ; 0.000         ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 0.450 ; 0.000         ;
+---------------------------------------------+-------+---------------+


+------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                            ;
+-----------------------------------------+--------+---------------+
; Clock                                   ; Slack  ; End Point TNS ;
+-----------------------------------------+--------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; -0.563 ; -6.193        ;
+-----------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.981 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -3.000 ; -46.123       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -1.487 ; -66.915       ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; -1.487 ; -16.357       ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.406 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.335      ;
; -4.359 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.288      ;
; -4.344 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.273      ;
; -4.286 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.215      ;
; -4.277 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.206      ;
; -4.254 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.183      ;
; -4.205 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.134      ;
; -4.174 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.103      ;
; -4.171 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.634      ;
; -4.131 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.594      ;
; -4.130 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.593      ;
; -4.088 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.017      ;
; -4.080 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 5.009      ;
; -4.066 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.995      ;
; -4.066 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.995      ;
; -4.065 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.994      ;
; -3.984 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.914      ;
; -3.963 ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.892      ;
; -3.955 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.885      ;
; -3.954 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.883      ;
; -3.953 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.882      ;
; -3.947 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.876      ;
; -3.919 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.848      ;
; -3.917 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.846      ;
; -3.917 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.846      ;
; -3.894 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.824      ;
; -3.868 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.798      ;
; -3.853 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.316      ;
; -3.852 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.315      ;
; -3.817 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.746      ;
; -3.817 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.746      ;
; -3.817 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.746      ;
; -3.816 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.193      ;
; -3.814 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.191      ;
; -3.814 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.191      ;
; -3.812 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.189      ;
; -3.811 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.188      ;
; -3.809 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.272      ;
; -3.808 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.271      ;
; -3.808 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.271      ;
; -3.807 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.736      ;
; -3.806 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.269      ;
; -3.805 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.268      ;
; -3.805 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.734      ;
; -3.805 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.734      ;
; -3.768 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.231      ;
; -3.767 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.230      ;
; -3.767 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.230      ;
; -3.766 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.229      ;
; -3.766 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.229      ;
; -3.765 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.695      ;
; -3.765 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.228      ;
; -3.765 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.228      ;
; -3.764 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.694      ;
; -3.764 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.227      ;
; -3.763 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.693      ;
; -3.755 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.684      ;
; -3.755 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.684      ;
; -3.755 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.684      ;
; -3.747 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.676      ;
; -3.747 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.676      ;
; -3.747 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.676      ;
; -3.735 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.665      ;
; -3.734 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.664      ;
; -3.707 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.637      ;
; -3.704 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.081      ;
; -3.702 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.079      ;
; -3.702 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.079      ;
; -3.700 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.077      ;
; -3.699 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.375      ; 5.076      ;
; -3.695 ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.539     ; 4.158      ;
; -3.688 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.617      ;
; -3.688 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.617      ;
; -3.674 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.604      ;
; -3.673 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.603      ;
; -3.665 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.594      ;
; -3.665 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.594      ;
; -3.665 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.594      ;
; -3.648 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.578      ;
; -3.647 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.577      ;
; -3.633 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.563      ;
; -3.617 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.547      ;
; -3.615 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.545      ;
; -3.615 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.545      ;
; -3.607 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.518      ;
; -3.607 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.518      ;
; -3.605 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.516      ;
; -3.605 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.516      ;
; -3.604 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.515      ;
; -3.603 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.514      ;
; -3.601 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.512      ;
; -3.601 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.512      ;
; -3.599 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.510      ;
; -3.598 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.091     ; 4.509      ;
; -3.593 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.522      ;
; -3.593 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.522      ;
; -3.593 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.073     ; 4.522      ;
; -3.588 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.518      ;
; -3.586 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.072     ; 4.516      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                         ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.133 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.063      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.132 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 5.062      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.027 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.955      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -4.026 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.954      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.959 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 4.889      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.910 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.842      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.909 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.070     ; 4.841      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.880 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.808      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.853 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.781      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.849 ; logica:ut_logica|cnt[15] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.073     ; 4.778      ;
; -3.845 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.773      ;
; -3.845 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.074     ; 4.773      ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                             ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.050 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.980      ;
; -0.046 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.976      ;
; 0.094  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.836      ;
; 0.109  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.821      ;
; 0.109  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.821      ;
; 0.111  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.819      ;
; 0.112  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.818      ;
; 0.113  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.817      ;
; 0.114  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.816      ;
; 0.133  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.797      ;
; 0.135  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.072     ; 0.795      ;
+--------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                                                 ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; 0.201 ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; 0.000        ; 2.389      ; 3.055      ;
; 0.409 ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; 0.000        ; 2.388      ; 3.262      ;
; 0.608 ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; -0.500       ; 2.388      ; 2.961      ;
; 0.644 ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; -0.500       ; 2.389      ; 2.998      ;
; 0.682 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 0.950      ;
; 0.682 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 0.950      ;
; 0.683 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.683 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 0.950      ;
; 0.687 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 0.955      ;
; 0.847 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.115      ;
; 0.847 ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.115      ;
; 0.851 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.119      ;
; 0.859 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.127      ;
; 1.004 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.272      ;
; 1.005 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.272      ;
; 1.029 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.297      ;
; 1.046 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.314      ;
; 1.070 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.804      ;
; 1.071 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.805      ;
; 1.075 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.809      ;
; 1.075 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.809      ;
; 1.076 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 1.810      ;
; 1.096 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.364      ;
; 1.097 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.365      ;
; 1.122 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.390      ;
; 1.126 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.394      ;
; 1.126 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.394      ;
; 1.147 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.414      ;
; 1.148 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.416      ;
; 1.151 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.419      ;
; 1.153 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.421      ;
; 1.161 ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.429      ;
; 1.190 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.458      ;
; 1.211 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.479      ;
; 1.218 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.486      ;
; 1.219 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.486      ;
; 1.219 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.487      ;
; 1.226 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.493      ;
; 1.226 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.494      ;
; 1.234 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.502      ;
; 1.244 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.512      ;
; 1.247 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.514      ;
; 1.248 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.516      ;
; 1.248 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.516      ;
; 1.249 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.516      ;
; 1.252 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.519      ;
; 1.257 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.524      ;
; 1.265 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.533      ;
; 1.270 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.538      ;
; 1.273 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.541      ;
; 1.275 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.543      ;
; 1.279 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.546      ;
; 1.286 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.554      ;
; 1.294 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.561      ;
; 1.295 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.562      ;
; 1.312 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.580      ;
; 1.325 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.592      ;
; 1.328 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.595      ;
; 1.340 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.608      ;
; 1.341 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.609      ;
; 1.348 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.616      ;
; 1.349 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.616      ;
; 1.351 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.619      ;
; 1.366 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.634      ;
; 1.370 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.638      ;
; 1.392 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.660      ;
; 1.395 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.663      ;
; 1.397 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.665      ;
; 1.399 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.666      ;
; 1.400 ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.668      ;
; 1.412 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.680      ;
; 1.434 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.702      ;
; 1.448 ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.716      ;
; 1.458 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.726      ;
; 1.462 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.730      ;
; 1.468 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.736      ;
; 1.488 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.756      ;
; 1.492 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.760      ;
; 1.513 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.780      ;
; 1.514 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.782      ;
; 1.519 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.787      ;
; 1.537 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.804      ;
; 1.538 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.805      ;
; 1.539 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.806      ;
; 1.585 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.852      ;
; 1.589 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.856      ;
; 1.593 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.860      ;
; 1.593 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.861      ;
; 1.593 ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.860      ;
; 1.595 ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.862      ;
; 1.597 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.864      ;
; 1.606 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 2.340      ;
; 1.607 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 2.341      ;
; 1.610 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.073      ; 1.878      ;
; 1.611 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 2.345      ;
; 1.611 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 2.345      ;
; 1.612 ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.539      ; 2.346      ;
; 1.613 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.072      ; 1.880      ;
+-------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.402 ; logica:ut_logica|string_completo ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.617 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.884      ;
; 0.638 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.905      ;
; 0.650 ; logica:ut_logica|estado.s2       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 0.918      ;
; 0.756 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.023      ;
; 0.810 ; logica:ut_logica|estado.s0       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.077      ;
; 0.900 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.167      ;
; 0.900 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.167      ;
; 0.902 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.169      ;
; 0.904 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[15]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.171      ;
; 0.905 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.172      ;
; 0.905 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.172      ;
; 0.906 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.173      ;
; 0.907 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.174      ;
; 0.909 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.176      ;
; 0.910 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.176      ;
; 0.973 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.526      ; 1.694      ;
; 1.037 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.526      ; 1.758      ;
; 1.073 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.340      ;
; 1.073 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.340      ;
; 1.093 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.359      ;
; 1.113 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.379      ;
; 1.113 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[16]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.379      ;
; 1.119 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.385      ;
; 1.120 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.386      ;
; 1.121 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[17]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.387      ;
; 1.122 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.388      ;
; 1.122 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[18]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.388      ;
; 1.138 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.070      ; 1.403      ;
; 1.190 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[20]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.456      ;
; 1.192 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[19]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.458      ;
; 1.235 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.503      ;
; 1.236 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[1]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.504      ;
; 1.237 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.505      ;
; 1.240 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.508      ;
; 1.241 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.509      ;
; 1.242 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.510      ;
; 1.246 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.514      ;
; 1.248 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.516      ;
; 1.249 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.517      ;
; 1.250 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.518      ;
; 1.309 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[3]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.573      ;
; 1.309 ; logica:ut_logica|estado.s3       ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.364     ; 1.140      ;
; 1.317 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[29]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.585      ;
; 1.325 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[2]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.593      ;
; 1.326 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.590      ;
; 1.328 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.592      ;
; 1.329 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.597      ;
; 1.334 ; logica:ut_logica|estado.s3       ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.364     ; 1.165      ;
; 1.343 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.610      ;
; 1.351 ; logica:ut_logica|cnt[23]         ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.618      ;
; 1.353 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.620      ;
; 1.356 ; logica:ut_logica|cnt[14]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.623      ;
; 1.356 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.623      ;
; 1.371 ; logica:ut_logica|cnt[9]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.638      ;
; 1.372 ; logica:ut_logica|cnt[25]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.639      ;
; 1.376 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[2]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.640      ;
; 1.384 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.651      ;
; 1.384 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.651      ;
; 1.387 ; logica:ut_logica|cnt[21]         ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.654      ;
; 1.388 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.655      ;
; 1.394 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.658      ;
; 1.397 ; logica:ut_logica|cnt[22]         ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.664      ;
; 1.401 ; logica:ut_logica|cnt[28]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.668      ;
; 1.404 ; logica:ut_logica|estado.s1       ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.068      ; 1.667      ;
; 1.405 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.669      ;
; 1.406 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.670      ;
; 1.461 ; logica:ut_logica|estado.s1       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.069      ; 1.725      ;
; 1.471 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.526      ; 2.192      ;
; 1.479 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.068      ; 1.742      ;
; 1.488 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.754      ;
; 1.513 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.780      ;
; 1.517 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.784      ;
; 1.522 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.789      ;
; 1.531 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.798      ;
; 1.542 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.809      ;
; 1.567 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.834      ;
; 1.571 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.838      ;
; 1.571 ; logica:ut_logica|cnt[26]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.838      ;
; 1.572 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.839      ;
; 1.606 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.873      ;
; 1.609 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.876      ;
; 1.612 ; logica:ut_logica|cnt[5]          ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.879      ;
; 1.662 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.073      ; 1.930      ;
; 1.663 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.930      ;
; 1.668 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.935      ;
; 1.675 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.942      ;
; 1.679 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.946      ;
; 1.680 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.947      ;
; 1.696 ; logica:ut_logica|cnt[22]         ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.963      ;
; 1.714 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.981      ;
; 1.728 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 1.994      ;
; 1.728 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 1.995      ;
; 1.740 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 2.007      ;
; 1.742 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.071      ; 2.008      ;
; 1.744 ; logica:ut_logica|cnt[23]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 2.011      ;
; 1.748 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 2.015      ;
; 1.750 ; logica:ut_logica|cnt[5]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 2.017      ;
; 1.757 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 2.024      ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.450 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.717      ;
; 0.470 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.738      ;
; 0.472 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.739      ;
; 0.491 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.758      ;
; 0.493 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.760      ;
; 0.493 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.760      ;
; 0.495 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.762      ;
; 0.495 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.762      ;
; 0.606 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.873      ;
; 0.609 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.072      ; 0.876      ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                            ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
; -0.563 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.138     ; 1.427      ;
+--------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                            ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
; 0.981 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.124      ; 1.320      ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; 0.325  ; 0.509        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|clk_out|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[11]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[13]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[2]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[3]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[4]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[5]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[6]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[7]|clk              ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[8]|clk              ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|clk_out|clk               ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[0]|clk                ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                             ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo             ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3                   ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]                     ;
; 0.165  ; 0.381        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]                     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]                     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]                     ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]                      ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]                  ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx                   ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0                   ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1                   ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2                   ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo             ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]                      ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]                      ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]                     ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]                     ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; ut_logica|estado.s3|clk                      ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; ut_logica|ut_clk_tx|clk_out~clkctrl|inclk[0] ;
; 0.413  ; 0.413        ; 0.000          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; ut_logica|ut_clk_tx|clk_out~clkctrl|outclk   ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]                      ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]                     ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]                     ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]                     ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]                      ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]                     ;
; 0.429  ; 0.613        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]                     ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.159  ; 0.375        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.406  ; 0.406        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.429  ; 0.429        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.435  ; 0.619        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.568  ; 0.568        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.590  ; 0.590        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; 1.203 ; 1.517 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 2.073 ; 2.518 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; -0.645 ; -0.881 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.393  ; 0.234  ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 9.459 ; 8.985 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 9.104 ; 8.677 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 7.864 ; 7.597 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 8.197 ; 7.803 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 7.385 ;    ;    ; 7.485 ;
; entradas[0] ; salidas[0]  ; 7.357 ;    ;    ; 7.420 ;
; entradas[1] ; leds[1]     ; 8.908 ;    ;    ; 9.019 ;
; entradas[1] ; salidas[1]  ; 6.500 ;    ;    ; 6.589 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 7.110 ;    ;    ; 7.202 ;
; entradas[0] ; salidas[0]  ; 7.087 ;    ;    ; 7.144 ;
; entradas[1] ; leds[1]     ; 8.622 ;    ;    ; 8.728 ;
; entradas[1] ; salidas[1]  ; 6.264 ;    ;    ; 6.345 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                   ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -1.505 ; -21.958       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -1.367 ; -49.928       ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 0.495  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                    ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -0.039 ; -0.039        ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.187  ; 0.000         ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 0.194  ; 0.000         ;
+---------------------------------------------+--------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                           ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.208 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+-----------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                            ;
+-----------------------------------------+-------+---------------+
; Clock                                   ; Slack ; End Point TNS ;
+-----------------------------------------+-------+---------------+
; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.455 ; 0.000         ;
+-----------------------------------------+-------+---------------+


+----------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                     ;
+---------------------------------------------+--------+---------------+
; Clock                                       ; Slack  ; End Point TNS ;
+---------------------------------------------+--------+---------------+
; clk_50Mhz                                   ; -3.000 ; -33.970       ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; -1.000 ; -45.000       ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; -1.000 ; -11.000       ;
+---------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50Mhz'                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.505 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.455      ;
; -1.460 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.411      ;
; -1.456 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.407      ;
; -1.445 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.395      ;
; -1.387 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 2.138      ;
; -1.383 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.334      ;
; -1.380 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.330      ;
; -1.379 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.329      ;
; -1.377 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.328      ;
; -1.371 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.322      ;
; -1.344 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.294      ;
; -1.332 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.283      ;
; -1.325 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.275      ;
; -1.324 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.274      ;
; -1.323 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.273      ;
; -1.322 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.272      ;
; -1.320 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.270      ;
; -1.319 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.269      ;
; -1.312 ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.263      ;
; -1.303 ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.254      ;
; -1.300 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 2.051      ;
; -1.295 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.437      ;
; -1.294 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.436      ;
; -1.294 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.436      ;
; -1.291 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.433      ;
; -1.291 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.433      ;
; -1.289 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.239      ;
; -1.279 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.229      ;
; -1.265 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.215      ;
; -1.263 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.213      ;
; -1.262 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.212      ;
; -1.257 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.208      ;
; -1.257 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.208      ;
; -1.256 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.207      ;
; -1.250 ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 2.001      ;
; -1.249 ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.200      ;
; -1.245 ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.196      ;
; -1.245 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.996      ;
; -1.244 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.195      ;
; -1.244 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.195      ;
; -1.244 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.995      ;
; -1.244 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.995      ;
; -1.243 ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.194      ;
; -1.239 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.990      ;
; -1.238 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.989      ;
; -1.235 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.377      ;
; -1.234 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.376      ;
; -1.234 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.376      ;
; -1.231 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.373      ;
; -1.231 ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.373      ;
; -1.220 ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.170      ;
; -1.219 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.169      ;
; -1.218 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.168      ;
; -1.199 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.149      ;
; -1.198 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.148      ;
; -1.192 ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.142      ;
; -1.180 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.131      ;
; -1.180 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.131      ;
; -1.179 ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.130      ;
; -1.178 ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.129      ;
; -1.174 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.125      ;
; -1.174 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.125      ;
; -1.173 ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.124      ;
; -1.167 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.110      ;
; -1.166 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.109      ;
; -1.166 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.109      ;
; -1.164 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.114      ;
; -1.164 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.114      ;
; -1.163 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.113      ;
; -1.163 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.106      ;
; -1.162 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.112      ;
; -1.162 ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.044     ; 2.105      ;
; -1.161 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.111      ;
; -1.159 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.110      ;
; -1.159 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.110      ;
; -1.158 ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.109      ;
; -1.158 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.909      ;
; -1.157 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.908      ;
; -1.157 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.908      ;
; -1.154 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.104      ;
; -1.153 ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.103      ;
; -1.152 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.903      ;
; -1.151 ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.236     ; 1.902      ;
; -1.144 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.094      ;
; -1.142 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.092      ;
; -1.141 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.091      ;
; -1.134 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.276      ;
; -1.133 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.275      ;
; -1.133 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.275      ;
; -1.130 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.272      ;
; -1.130 ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.272      ;
; -1.129 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.080      ;
; -1.129 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.080      ;
; -1.128 ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.036     ; 2.079      ;
; -1.114 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.256      ;
; -1.113 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.255      ;
; -1.113 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.255      ;
; -1.110 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.252      ;
; -1.110 ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.155      ; 2.252      ;
; -1.109 ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.037     ; 2.059      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                         ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; -1.367 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.317      ;
; -1.364 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.033     ; 2.318      ;
; -1.354 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.304      ;
; -1.347 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.297      ;
; -1.344 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.033     ; 2.298      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.315 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.266      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.310 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.261      ;
; -1.291 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.033     ; 2.245      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.291 ; logica:ut_logica|cnt[21] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.239      ;
; -1.290 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.240      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.288 ; logica:ut_logica|cnt[24] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.236      ;
; -1.266 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.216      ;
; -1.252 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.200      ;
; -1.246 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.196      ;
; -1.244 ; logica:ut_logica|cnt[2]  ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.194      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.232 ; logica:ut_logica|cnt[17] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.185      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.231 ; logica:ut_logica|cnt[18] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 2.182      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[14] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[16] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[17] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[18] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[29] ; logica:ut_logica|cnt[20] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.175      ;
; -1.227 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.033     ; 2.181      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[1]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[21] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[22] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[23] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[25] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[28] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[29] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[30] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.227 ; logica:ut_logica|cnt[20] ; logica:ut_logica|cnt[31] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.034     ; 2.180      ;
; -1.220 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[26] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.170      ;
; -1.219 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.167      ;
; -1.217 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[24] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.167      ;
; -1.216 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[19] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.035     ; 2.168      ;
; -1.213 ; logica:ut_logica|cnt[1]  ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.037     ; 2.163      ;
; -1.210 ; logica:ut_logica|cnt[0]  ; logica:ut_logica|cnt[27] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.033     ; 2.164      ;
; -1.209 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.157      ;
; -1.209 ; logica:ut_logica|cnt[22] ; logica:ut_logica|cnt[12] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.000        ; -0.039     ; 2.157      ;
+--------+--------------------------+--------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                            ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.495 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.456      ;
; 0.498 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.453      ;
; 0.563 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.388      ;
; 0.563 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.388      ;
; 0.566 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.385      ;
; 0.566 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.385      ;
; 0.567 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.384      ;
; 0.570 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.381      ;
; 0.577 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.374      ;
; 0.579 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.372      ;
; 0.580 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.036     ; 0.371      ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50Mhz'                                                                                                                                                                  ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock                                ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+
; -0.039 ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; 0.000        ; 1.179      ; 1.359      ;
; 0.017  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; 0.000        ; 1.179      ; 1.415      ;
; 0.292  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.292  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.413      ;
; 0.293  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.414      ;
; 0.293  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.293  ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.413      ;
; 0.294  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.415      ;
; 0.295  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.415      ;
; 0.361  ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.361  ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.361  ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.481      ;
; 0.363  ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.483      ;
; 0.452  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.573      ;
; 0.453  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.573      ;
; 0.456  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.576      ;
; 0.470  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.590      ;
; 0.477  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.797      ;
; 0.478  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.798      ;
; 0.481  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.801      ;
; 0.482  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.802      ;
; 0.483  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 0.803      ;
; 0.505  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.625      ;
; 0.505  ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.625      ;
; 0.508  ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.628      ;
; 0.510  ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.630      ;
; 0.518  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.639      ;
; 0.519  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.639      ;
; 0.521  ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.641      ;
; 0.522  ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.642      ;
; 0.524  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.644      ;
; 0.526  ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz   ; -0.500       ; 1.179      ; 1.424      ;
; 0.533  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.653      ;
; 0.540  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.660      ;
; 0.540  ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.660      ;
; 0.543  ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.663      ;
; 0.543  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.663      ;
; 0.566  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.687      ;
; 0.569  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.690      ;
; 0.570  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.691      ;
; 0.571  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.691      ;
; 0.571  ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.691      ;
; 0.572  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.693      ;
; 0.573  ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.693      ;
; 0.573  ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.693      ;
; 0.574  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.694      ;
; 0.584  ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.705      ;
; 0.584  ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.705      ;
; 0.585  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.705      ;
; 0.586  ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.707      ;
; 0.587  ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.707      ;
; 0.588  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.708      ;
; 0.590  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.710      ;
; 0.593  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.713      ;
; 0.599  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.719      ;
; 0.603  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.723      ;
; 0.606  ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.726      ;
; 0.606  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.726      ;
; 0.617  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.737      ;
; 0.622  ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.742      ;
; 0.637  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.757      ;
; 0.637  ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.758      ;
; 0.637  ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.757      ;
; 0.639  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.759      ;
; 0.639  ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.759      ;
; 0.645  ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.765      ;
; 0.651  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.771      ;
; 0.651  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.771      ;
; 0.651  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz   ; -0.500       ; 1.179      ; 1.549      ;
; 0.654  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.774      ;
; 0.656  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.776      ;
; 0.663  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.784      ;
; 0.665  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.785      ;
; 0.668  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.788      ;
; 0.672  ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.792      ;
; 0.682  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.803      ;
; 0.692  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.813      ;
; 0.697  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.818      ;
; 0.698  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.819      ;
; 0.703  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.824      ;
; 0.703  ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.823      ;
; 0.704  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.824      ;
; 0.708  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.829      ;
; 0.716  ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.837      ;
; 0.717  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.837      ;
; 0.717  ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.837      ;
; 0.721  ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.841      ;
; 0.722  ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.842      ;
; 0.729  ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.849      ;
; 0.731  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.851      ;
; 0.735  ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.855      ;
; 0.738  ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.036      ; 0.858      ;
; 0.757  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 1.077      ;
; 0.758  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 1.078      ;
; 0.761  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 1.081      ;
; 0.762  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 1.082      ;
; 0.763  ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.236      ; 1.083      ;
; 0.768  ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ; clk_50Mhz                                   ; clk_50Mhz   ; 0.000        ; 0.037      ; 0.889      ;
+--------+---------------------------------------------+---------------------------------------------+---------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                                                                                         ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock                                ; Latch Clock                                 ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+
; 0.187 ; logica:ut_logica|string_completo ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.274 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.394      ;
; 0.276 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.396      ;
; 0.280 ; logica:ut_logica|estado.s2       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.401      ;
; 0.331 ; logica:ut_logica|cnt[0]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.451      ;
; 0.351 ; logica:ut_logica|estado.s0       ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.471      ;
; 0.377 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.497      ;
; 0.378 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.498      ;
; 0.379 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.499      ;
; 0.380 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.380 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.500      ;
; 0.381 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[15]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.501      ;
; 0.382 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.502      ;
; 0.383 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.503      ;
; 0.384 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.504      ;
; 0.392 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.035      ; 0.511      ;
; 0.430 ; logica:ut_logica|estado.s1       ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.229      ; 0.743      ;
; 0.473 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.229      ; 0.786      ;
; 0.478 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.599      ;
; 0.479 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s1       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.599      ;
; 0.483 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.601      ;
; 0.483 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[16]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.601      ;
; 0.489 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.607      ;
; 0.490 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.608      ;
; 0.490 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[17]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.608      ;
; 0.491 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[18]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.609      ;
; 0.492 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.610      ;
; 0.518 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.635      ;
; 0.530 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[20]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.648      ;
; 0.532 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[19]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.650      ;
; 0.540 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.661      ;
; 0.541 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[1]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.662      ;
; 0.541 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.662      ;
; 0.544 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.665      ;
; 0.545 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.666      ;
; 0.546 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.667      ;
; 0.549 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.670      ;
; 0.551 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.672      ;
; 0.552 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.673      ;
; 0.553 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.674      ;
; 0.577 ; logica:ut_logica|estado.s3       ; logica:ut_logica|string_completo ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.149     ; 0.512      ;
; 0.579 ; logica:ut_logica|estado.s3       ; logica:ut_logica|estado.s0       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; -0.149     ; 0.514      ;
; 0.588 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[29]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.709      ;
; 0.591 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.711      ;
; 0.592 ; logica:ut_logica|cnt[23]         ; logica:ut_logica|cnt[23]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.713      ;
; 0.592 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[27]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.713      ;
; 0.596 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[2]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.717      ;
; 0.599 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; logica:ut_logica|estado.s2       ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.721      ;
; 0.601 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[3]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.718      ;
; 0.603 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.720      ;
; 0.604 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[4]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.721      ;
; 0.604 ; logica:ut_logica|cnt[14]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.724      ;
; 0.605 ; logica:ut_logica|cnt[25]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.726      ;
; 0.606 ; logica:ut_logica|cnt[9]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.726      ;
; 0.609 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[2]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.726      ;
; 0.610 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.730      ;
; 0.612 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[30]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.733      ;
; 0.613 ; logica:ut_logica|cnt[21]         ; logica:ut_logica|cnt[21]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.734      ;
; 0.616 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.736      ;
; 0.620 ; logica:ut_logica|cnt[22]         ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.741      ;
; 0.621 ; logica:ut_logica|cnt[28]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.742      ;
; 0.633 ; logica:ut_logica|estado.s1       ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.031      ; 0.748      ;
; 0.636 ; logica:ut_logica|cnt[1]          ; logica:ut_logica|data_tx[5]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.753      ;
; 0.647 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.767      ;
; 0.649 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[1]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.766      ;
; 0.649 ; logica:ut_logica|cnt[2]          ; logica:ut_logica|data_tx[0]      ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.033      ; 0.766      ;
; 0.653 ; logica:ut_logica|estado.s1       ; logica:ut_logica|cnt[0]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.032      ; 0.769      ;
; 0.656 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[24]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.777      ;
; 0.658 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.778      ;
; 0.663 ; logica:ut_logica|string_completo ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.035      ; 0.782      ;
; 0.667 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|enable_tx       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.032      ; 0.783      ;
; 0.678 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.798      ;
; 0.685 ; logica:ut_logica|cnt[4]          ; logica:ut_logica|cnt[4]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.805      ;
; 0.685 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.806      ;
; 0.694 ; logica:ut_logica|cnt[31]         ; logica:ut_logica|estado.s3       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.230      ; 1.008      ;
; 0.697 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[12]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.817      ;
; 0.703 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[13]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.823      ;
; 0.709 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[6]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.829      ;
; 0.709 ; logica:ut_logica|cnt[26]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.830      ;
; 0.712 ; logica:ut_logica|cnt[5]          ; logica:ut_logica|cnt[5]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.832      ;
; 0.714 ; logica:ut_logica|cnt[3]          ; logica:ut_logica|cnt[3]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.834      ;
; 0.726 ; logica:ut_logica|cnt[11]         ; logica:ut_logica|estado.s2       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.846      ;
; 0.743 ; logica:ut_logica|cnt[13]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.863      ;
; 0.744 ; logica:ut_logica|cnt[7]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.862      ;
; 0.750 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[7]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.870      ;
; 0.750 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[25]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.871      ;
; 0.750 ; logica:ut_logica|cnt[12]         ; logica:ut_logica|cnt[14]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.870      ;
; 0.751 ; logica:ut_logica|cnt[27]         ; logica:ut_logica|cnt[28]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.872      ;
; 0.752 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[9]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.038      ; 0.874      ;
; 0.757 ; logica:ut_logica|cnt[6]          ; logica:ut_logica|cnt[8]          ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.034      ; 0.875      ;
; 0.762 ; logica:ut_logica|cnt[24]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.883      ;
; 0.763 ; logica:ut_logica|cnt[30]         ; logica:ut_logica|cnt[31]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.884      ;
; 0.763 ; logica:ut_logica|cnt[25]         ; logica:ut_logica|cnt[26]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.884      ;
; 0.764 ; logica:ut_logica|cnt[9]          ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.884      ;
; 0.764 ; logica:ut_logica|cnt[21]         ; logica:ut_logica|cnt[22]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.037      ; 0.885      ;
; 0.764 ; logica:ut_logica|cnt[8]          ; logica:ut_logica|cnt[10]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.038      ; 0.886      ;
; 0.766 ; logica:ut_logica|cnt[10]         ; logica:ut_logica|cnt[11]         ; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.886      ;
+-------+----------------------------------+----------------------------------+---------------------------------------------+---------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                                             ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                            ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.194 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.315      ;
; 0.199 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.319      ;
; 0.205 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.326      ;
; 0.208 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.328      ;
; 0.208 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.328      ;
; 0.209 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.329      ;
; 0.258 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.378      ;
; 0.260 ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; UART:ut_uart|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.036      ; 0.380      ;
+-------+----------------------------------------------+----------------------------------------------+-----------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                           ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
; 0.208 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 1.000        ; -0.076     ; 0.703      ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                                                                                            ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                      ; Launch Clock                                ; Latch Clock                             ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
; 0.455 ; logica:ut_logica|enable_tx ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 0.000        ; 0.050      ; 0.609      ;
+-------+----------------------------+----------------------------------------------+---------------------------------------------+-----------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50Mhz'                                                                            ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[10] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[12] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[14] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[15] ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[9]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[3]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[4]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[5]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[6]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[7]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[8]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[9]      ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[13] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[2]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[3]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[7]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[11] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[4]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[5]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[6]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; logica:ut_logica|contador:ut_clk_tx|cnt[8]  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[10]|clk             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[12]|clk             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[14]|clk             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[15]|clk             ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[9]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[13]|clk             ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[7]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|clk_out|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[0]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[10]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[11]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[12]|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[1]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[2]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[3]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[4]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[5]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[6]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[7]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[8]|clk                ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_uart|ut_clk_tx|cnt[9]|clk                ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|clk_out|clk             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[11]|clk             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[4]|clk              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[5]|clk              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[6]|clk              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; ut_logica|ut_clk_tx|cnt[8]|clk              ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|o                           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|inclk[0]             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~inputclkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; clk_50Mhz~input|i                           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[0]      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[10]     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[11]     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[12]     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[1]      ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk_50Mhz ; Rise       ; UART:ut_uart|contador:ut_clk_tx|cnt[2]      ;
+--------+--------------+----------------+------------------+-----------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'logica:ut_logica|contador:ut_clk_tx|clk_out'                                                                 ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s3       ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[0]          ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[12]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[13]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[14]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[16]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[17]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[18]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[19]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[20]         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[8]          ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[0]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[1]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[2]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[3]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[4]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[5]      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|data_tx[6]      ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[1]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[21]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[22]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[23]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[24]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[25]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[26]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[27]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[28]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[29]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[2]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[30]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[31]         ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]          ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s0       ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s1       ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|estado.s2       ;
; 0.237  ; 0.421        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|string_completo ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx       ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[10]         ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[11]         ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[15]         ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[3]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[4]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[5]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[6]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[7]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|cnt[9]          ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; logica:ut_logica|contador:ut_clk_tx|clk_out ; Rise       ; logica:ut_logica|enable_tx       ;
+--------+--------------+----------------+------------------+---------------------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UART:ut_uart|contador:ut_clk_tx|clk_out'                                                                             ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                   ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.232  ; 0.416        ; 0.184          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d0    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d1    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d2    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d3    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d4    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d5    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d6    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.d7    ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.idle  ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.start ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; UART:ut_uart|tx_uart:ut_tx_uart|estado.stop  ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.435  ; 0.435        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out|q                  ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|inclk[0]   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_clk_tx|clk_out~clkctrl|outclk     ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d0|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d1|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d2|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d3|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d4|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d5|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d6|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.d7|clk             ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.idle|clk           ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.start|clk          ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; UART:ut_uart|contador:ut_clk_tx|clk_out ; Rise       ; ut_uart|ut_tx_uart|estado.stop|clk           ;
+--------+--------------+----------------+------------------+-----------------------------------------+------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; 0.688 ; 0.918 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 1.115 ; 1.322 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; -0.376 ; -0.643 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.097  ; -0.164 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                              ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 4.519 ; 4.721 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 4.373 ; 4.572 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 3.866 ; 4.010 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 4.015 ; 4.137 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 3.965 ;    ;    ; 4.608 ;
; entradas[0] ; salidas[0]  ; 3.938 ;    ;    ; 4.587 ;
; entradas[1] ; leds[1]     ; 4.991 ;    ;    ; 5.710 ;
; entradas[1] ; salidas[1]  ; 3.531 ;    ;    ; 4.110 ;
+-------------+-------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 3.835 ;    ;    ; 4.468 ;
; entradas[0] ; salidas[0]  ; 3.811 ;    ;    ; 4.452 ;
; entradas[1] ; leds[1]     ; 4.856 ;    ;    ; 5.566 ;
; entradas[1] ; salidas[1]  ; 3.420 ;    ;    ; 3.994 ;
+-------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                         ;
+----------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                        ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                             ; -4.881   ; -0.039 ; -0.748   ; 0.455   ; -3.000              ;
;  UART:ut_uart|contador:ut_clk_tx|clk_out     ; -0.160   ; 0.194  ; -0.748   ; 0.455   ; -1.487              ;
;  clk_50Mhz                                   ; -4.881   ; -0.039 ; N/A      ; N/A     ; -3.000              ;
;  logica:ut_logica|contador:ut_clk_tx|clk_out ; -4.434   ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                              ; -262.696 ; -0.039 ; -8.228   ; 0.0     ; -129.395            ;
;  UART:ut_uart|contador:ut_clk_tx|clk_out     ; -0.317   ; 0.000  ; -8.228   ; 0.000   ; -16.357             ;
;  clk_50Mhz                                   ; -88.529  ; -0.039 ; N/A      ; N/A     ; -46.123             ;
;  logica:ut_logica|contador:ut_clk_tx|clk_out ; -173.850 ; 0.000  ; N/A      ; N/A     ; -66.915             ;
+----------------------------------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                        ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; 1.312 ; 1.517 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 2.296 ; 2.544 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall   ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+
; reset     ; clk_50Mhz                                   ; -0.376 ; -0.643 ; Rise       ; clk_50Mhz                                   ;
; reset     ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 0.426  ; 0.355  ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+--------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                               ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise   ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 10.183 ; 9.974 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 9.830  ; 9.633 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+--------+-------+------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                      ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; Data Port ; Clock Port                                  ; Rise  ; Fall  ; Clock Edge ; Clock Reference                             ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+
; tx        ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 3.866 ; 4.010 ; Rise       ; UART:ut_uart|contador:ut_clk_tx|clk_out     ;
; tx        ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 4.015 ; 4.137 ; Rise       ; logica:ut_logica|contador:ut_clk_tx|clk_out ;
+-----------+---------------------------------------------+-------+-------+------------+---------------------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+-------------+-------------+-------+----+----+--------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF     ;
+-------------+-------------+-------+----+----+--------+
; entradas[0] ; leds[0]     ; 8.207 ;    ;    ; 8.472  ;
; entradas[0] ; salidas[0]  ; 8.155 ;    ;    ; 8.419  ;
; entradas[1] ; leds[1]     ; 9.923 ;    ;    ; 10.259 ;
; entradas[1] ; salidas[1]  ; 7.264 ;    ;    ; 7.483  ;
+-------------+-------------+-------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+-------------+-------------+-------+----+----+-------+
; Input Port  ; Output Port ; RR    ; RF ; FR ; FF    ;
+-------------+-------------+-------+----+----+-------+
; entradas[0] ; leds[0]     ; 3.835 ;    ;    ; 4.468 ;
; entradas[0] ; salidas[0]  ; 3.811 ;    ;    ; 4.452 ;
; entradas[1] ; leds[1]     ; 4.856 ;    ;    ; 5.566 ;
; entradas[1] ; salidas[1]  ; 3.420 ;    ;    ; 3.994 ;
+-------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidas[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salidas[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradas[0]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; entradas[1]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50Mhz               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; salidas[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; salidas[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; salidas[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; salidas[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; salidas[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; salidas[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                       ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk_50Mhz                                   ; clk_50Mhz                                   ; 3843     ; 0        ; 0        ; 0        ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 2030     ; 0        ; 0        ; 0        ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 11       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
; clk_50Mhz                                   ; clk_50Mhz                                   ; 3843     ; 0        ; 0        ; 0        ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; clk_50Mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; clk_50Mhz                                   ; 1        ; 1        ; 0        ; 0        ;
; logica:ut_logica|contador:ut_clk_tx|clk_out ; logica:ut_logica|contador:ut_clk_tx|clk_out ; 2030     ; 0        ; 0        ; 0        ;
; UART:ut_uart|contador:ut_clk_tx|clk_out     ; UART:ut_uart|contador:ut_clk_tx|clk_out     ; 11       ; 0        ; 0        ; 0        ;
+---------------------------------------------+---------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 11       ; 0        ; 0        ; 0        ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                 ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; From Clock                                  ; To Clock                                ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
; logica:ut_logica|contador:ut_clk_tx|clk_out ; UART:ut_uart|contador:ut_clk_tx|clk_out ; 11       ; 0        ; 0        ; 0        ;
+---------------------------------------------+-----------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 79    ; 79   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue May 17 16:23:26 2022
Info: Command: quartus_sta Prueba_FPGA -c Prueba_FPGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Prueba_FPGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
    Info (332105): create_clock -period 1.000 -name logica:ut_logica|contador:ut_clk_tx|clk_out logica:ut_logica|contador:ut_clk_tx|clk_out
    Info (332105): create_clock -period 1.000 -name UART:ut_uart|contador:ut_clk_tx|clk_out UART:ut_uart|contador:ut_clk_tx|clk_out
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.881       -88.529 clk_50Mhz 
    Info (332119):    -4.434      -173.850 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):    -0.160        -0.317 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case hold slack is 0.170
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.170         0.000 clk_50Mhz 
    Info (332119):     0.453         0.000 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):     0.487         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case recovery slack is -0.748
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.748        -8.228 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case removal slack is 1.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.086         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.123 clk_50Mhz 
    Info (332119):    -1.487       -66.915 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):    -1.487       -16.357 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.406       -78.110 clk_50Mhz 
    Info (332119):    -4.133      -161.292 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):    -0.050        -0.096 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case hold slack is 0.201
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.201         0.000 clk_50Mhz 
    Info (332119):     0.402         0.000 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):     0.450         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case recovery slack is -0.563
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.563        -6.193 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case removal slack is 0.981
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.981         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -46.123 clk_50Mhz 
    Info (332119):    -1.487       -66.915 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):    -1.487       -16.357 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.505
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.505       -21.958 clk_50Mhz 
    Info (332119):    -1.367       -49.928 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):     0.495         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case hold slack is -0.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.039        -0.039 clk_50Mhz 
    Info (332119):     0.187         0.000 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):     0.194         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case recovery slack is 0.208
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.208         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case removal slack is 0.455
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.455         0.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -33.970 clk_50Mhz 
    Info (332119):    -1.000       -45.000 logica:ut_logica|contador:ut_clk_tx|clk_out 
    Info (332119):    -1.000       -11.000 UART:ut_uart|contador:ut_clk_tx|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4608 megabytes
    Info: Processing ended: Tue May 17 16:23:30 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


