<br>
<p align="center" style="font-size:30px"><strong> Pr谩ctico de AdC 
</strong></p>

---

<br>

# Versi贸n importante
==EP4CE22F17C6==
---

# Field Programmable Gate Arrays(FPGAs)

Nos permite implementar circuitos digitales y nos permite reconfigurarlo. Es en d贸nde vamos a implementar el micro.

FPGAs: Arreglos de compuertas programables en campo.

Son circuitos integrados digitales que contienen bloques l贸gicos programables junto con un interconexiones entre dichos bloques. Es parecido a una PLA pero con la diferencia de que los bloques l贸gicos son programables.

- **ASIC**: Circuito integrado de aplicaci贸n espec铆fica. Son "hechos a medida". Son m谩s r谩pidos que las FPGA, consumen menos energ铆a y son fabricados en gran escala, son m谩s baratos.

- **FPGA**: Circuito integrado programable. No son hechas a medida, por lo que el usuario puede configurarlas de acuerdo a sus necesidades.

### FPGA: Elementos b谩sicos
Una FPGA tiene adentro:
- Elementos l贸gicos
- Recursos de memoria
- I/O configurables: puertos.
- Recursos de ruteo: posibilidad de conexionado (el secreto de las FPGA).
- Recursos adicionales

![alt text](imgs/image-7.png)

### FPGA: Elementos l贸gicos(LUT)
La funci贸n l贸gica se almacena en una tabla de verdad 16x1 (para las LUTs de 4 entradas). La columna de valores de salida de la funci贸n combinacional son los valores que realmente se almacenan en la LUT.

![alt text](imgs/image-8.png)
<p style="text-align: center;"><em>El resultado se llama bitstream</em></p>

### FPGA: Utilizaci贸n del Roteo

![alt text](imgs/image-9.png)

### Flujo de dise帽o
![alt text](imgs/image-10.png)

- Design Entry: Se puede hacer en HDL o en un lenguaje de descripci贸n de hardware.

- Synthesis: Se traduce el c贸digo HDL a un netlist. Tarda mucho m谩s que una compilaci贸n de un c贸digo. Conbierte en un combinacional.

- Place & Route: Se ubican los elementos l贸gicos y se hace el ruteo. Se puede hacer de manera autom谩tica o manual.

- Timing Analysis: Se verifica que el circuito cumpla con los tiempos de propagaci贸n.

- Simulation: Se simula el circuito.

- Programming & Configuration: Se programa la FPGA.

![alt text](imgs/image-11.png)
<p style="text-align: center;"><em>Compilaci贸n del circuito</em></p>


## Behavioral SystemVerilog
> Siempre un m贸dulo por archivo y tener el nombre del m贸dulo = al nombre del archivo.

#  Introducci贸n a System Verilog
## M贸dulos parametrizados
* Los par谩metros se definen de la siguiente forma:
```verilog
#(parameter variable = valor)
```
* Uso por defecto con un bus de 8 bits sin parametrizaci贸n:
```verilog
mux2 myMux(d0,d1,s,out);
```

* Uso con un bus de 12 bits con parametrizaci贸n:
```verilog
mux2 #(12) lowmux(d0,d1,s,out);
```

## Arreglos
Difieren en la forma de acceder a los elementos del arreglo.

Los arreglos empaquetados primero tengo que acceder al sector del paquete y luego al elemento del paquete.

Los arreglos no empaquetados se accede directamente al elemento.

Para definir un arreglo empaquetado debo escribir en la sintaxis el nombre al final.

* A la hora de cargar un arreglo no empaquetado se puede decidir el orden de la carga de datos:

    `logic [7:0] table[0:3]`

  Podemos modificar el orden en `table`

* A la hora de acceder a un arreglo debemos tener en cuenta la declaraci贸n, ya que su sintaxis es: 
* `logic` [cantidad de bits:fin cantidad de bits] nombre [fin de elementos: inicio]
Por ende para acceder al bit 0 del elemento 1 utilizamos: `nombre[0][1]`

## Test bench
Tipos:
 * Simples.
 * Self-checking.
 * Self-checking with test vectors: Tener entradas predefinidas en un arreglo para testear.

Tener en cuenta las palabras reservadas como always, always_ff, initial, etc. Funcionan de forma concurrente. 

En los test simples definimos todo de forma manual.

Cuando definamos una unidad de tiempo, esta no puede ser menor a 1 valor de alguna Unidad de medida determinada en el simulador SIEMPRE y cuando no lo nombremos ya que podemos tener el siguiente caso.

```verilog
#10ns; //Al simulador no le va a importar la unidad de tiempo por default
#1000; //Considera la unidad de tiempo del simulador.
```
* El s铆mbolo "!==" es distinto.
* El s铆mbolo "===" es estrictamente igual.

```verilog
logic [3:0] testvectors [7:0] = '{
    4'b000_0, 4'b000_1, 4'b001_0, 4'b001_1,
    4'b010_0, 4'b010_1, 4'b011_0, 4'b011_1
};
//Al _ lo utilizo para se帽alar cual es la salida esperada.
```

# Repaso a Leg v8
Recordar que se utilizar谩n registros de 64 bits.