TimeQuest Timing Analyzer report for UART_test
Thu Apr 06 03:09:36 2017
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Hold: 'clk'
 25. Slow 1200mV 0C Model Recovery: 'clk'
 26. Slow 1200mV 0C Model Removal: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Hold: 'clk'
 35. Fast 1200mV 0C Model Recovery: 'clk'
 36. Fast 1200mV 0C Model Removal: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; UART_test                                           ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.3%      ;
;     Processors 3-4         ;   0.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 316.96 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.155 ; -49.210            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.343 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.446 ; -35.323               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 1.609 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -33.000                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.155 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.430     ; 2.720      ;
; -2.090 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.656      ;
; -2.088 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.654      ;
; -2.088 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.654      ;
; -2.067 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.632      ;
; -2.067 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.632      ;
; -2.066 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.631      ;
; -2.066 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.998      ;
; -2.001 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.934      ;
; -1.999 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.999 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.932      ;
; -1.997 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.929      ;
; -1.978 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.910      ;
; -1.978 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.910      ;
; -1.977 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.909      ;
; -1.977 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.909      ;
; -1.976 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.909      ;
; -1.964 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.896      ;
; -1.959 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.525      ;
; -1.937 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.869      ;
; -1.932 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.865      ;
; -1.930 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.863      ;
; -1.930 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.863      ;
; -1.913 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.479      ;
; -1.912 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.845      ;
; -1.911 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.845      ;
; -1.910 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.476      ;
; -1.910 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.843      ;
; -1.910 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.843      ;
; -1.909 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.429     ; 2.475      ;
; -1.909 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.475      ;
; -1.909 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.843      ;
; -1.909 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.843      ;
; -1.909 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.841      ;
; -1.909 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.841      ;
; -1.908 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.429     ; 2.474      ;
; -1.908 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.840      ;
; -1.899 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.832      ;
; -1.897 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.897 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.830      ;
; -1.889 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.821      ;
; -1.889 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.821      ;
; -1.888 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.821      ;
; -1.888 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.821      ;
; -1.888 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.820      ;
; -1.887 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.820      ;
; -1.887 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.819      ;
; -1.879 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.063     ; 2.811      ;
; -1.878 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.431     ; 2.442      ;
; -1.876 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.808      ;
; -1.876 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.808      ;
; -1.875 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.807      ;
; -1.872 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.805      ;
; -1.870 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.870 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.803      ;
; -1.849 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.781      ;
; -1.849 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.781      ;
; -1.848 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.780      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.838 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.430     ; 2.403      ;
; -1.824 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.757      ;
; -1.822 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.755      ;
; -1.821 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.754      ;
; -1.820 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.753      ;
; -1.820 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.753      ;
; -1.820 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.753      ;
; -1.820 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.753      ;
; -1.819 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.752      ;
; -1.814 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.747      ;
; -1.813 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.430     ; 2.378      ;
; -1.812 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.745      ;
; -1.812 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.745      ;
; -1.811 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.430     ; 2.376      ;
; -1.811 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.430     ; 2.376      ;
; -1.801 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.734      ;
; -1.799 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.731      ;
; -1.799 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.731      ;
; -1.798 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.730      ;
; -1.790 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.431     ; 2.354      ;
; -1.790 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.431     ; 2.354      ;
; -1.789 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.431     ; 2.353      ;
; -1.781 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.714      ;
; -1.780 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.714      ;
; -1.768 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.701      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.758 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.063     ; 2.690      ;
; -1.755 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.688      ;
; -1.752 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.685      ;
; -1.751 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.684      ;
; -1.751 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.684      ;
; -1.750 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.062     ; 2.683      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                     ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.343 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.343 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.077      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 0.393 ; UART_rcv:rx|rx_data[5]     ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.611      ;
; 0.394 ; UART_rcv:rx|rx_data[1]     ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.394 ; UART_rcv:rx|rx_data[4]     ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.612      ;
; 0.395 ; UART_rcv:rx|rx_data[2]     ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.613      ;
; 0.396 ; UART_rcv:rx|rx_data[3]     ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.061      ; 0.614      ;
; 0.516 ; reset_synch:iRST|q1        ; reset_synch:iRST|rst_n     ; clk          ; clk         ; 0.000        ; 0.063      ; 0.736      ;
; 0.522 ; UART_rcv:rx|rx_data[7]     ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.077      ; 0.756      ;
; 0.627 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.846      ;
; 0.716 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.935      ;
; 0.726 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 0.945      ;
; 0.730 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.949      ;
; 0.747 ; UART_rcv:rx|rx_data[6]     ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.000        ; -0.291     ; 0.613      ;
; 0.748 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.062      ; 0.967      ;
; 0.887 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.106      ;
; 0.888 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.107      ;
; 0.888 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.107      ;
; 0.996 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.215      ;
; 1.005 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.592      ;
; 1.024 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.611      ;
; 1.047 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.634      ;
; 1.059 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 1.278      ;
; 1.076 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.295      ;
; 1.077 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.296      ;
; 1.081 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.300      ;
; 1.105 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.431      ; 1.693      ;
; 1.111 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.330      ;
; 1.115 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.429      ; 1.701      ;
; 1.190 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.431      ; 1.778      ;
; 1.235 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.822      ;
; 1.235 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.429      ; 1.821      ;
; 1.284 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.871      ;
; 1.286 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.505      ;
; 1.287 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.506      ;
; 1.289 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.876      ;
; 1.291 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 1.510      ;
; 1.294 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.514      ;
; 1.294 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 1.513      ;
; 1.311 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.898      ;
; 1.322 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.541      ;
; 1.325 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.544      ;
; 1.334 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.062      ; 1.553      ;
; 1.358 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.945      ;
; 1.365 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 1.952      ;
; 1.379 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.599      ;
; 1.395 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.614      ;
; 1.402 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.621      ;
; 1.402 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.621      ;
; 1.415 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.431      ; 2.003      ;
; 1.421 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.640      ;
; 1.444 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.663      ;
; 1.457 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 2.044      ;
; 1.471 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.691      ;
; 1.473 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.693      ;
; 1.473 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.693      ;
; 1.473 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.693      ;
; 1.473 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.692      ;
; 1.474 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.694      ;
; 1.478 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.430      ; 2.065      ;
; 1.482 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.701      ;
; 1.489 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.708      ;
; 1.489 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.707      ;
; 1.491 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.430      ; 2.078      ;
; 1.494 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.062      ; 1.713      ;
; 1.495 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.714      ;
; 1.501 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.720      ;
; 1.502 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.721      ;
; 1.512 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.731      ;
; 1.515 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.734      ;
; 1.520 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.739      ;
; 1.520 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.738      ;
; 1.524 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.743      ;
; 1.527 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.746      ;
; 1.530 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.429      ; 2.116      ;
; 1.533 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.429      ; 2.119      ;
; 1.537 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.756      ;
; 1.539 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.757      ;
; 1.552 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.429      ; 2.138      ;
; 1.556 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.776      ;
; 1.558 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.061      ; 1.776      ;
; 1.558 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.063      ; 1.778      ;
; 1.558 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.778      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                              ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.446 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.633      ;
; -1.446 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.633      ;
; -1.446 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.633      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.436 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.308     ; 1.623      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.415 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.601      ;
; -1.094 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; 0.044      ; 1.633      ;
; -1.083 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; 0.045      ; 1.623      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.064 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.309     ; 1.250      ;
; -1.063 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; 0.043      ; 1.601      ;
; -1.063 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; 0.043      ; 1.601      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                              ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.609 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; 0.183      ; 1.469      ;
; 1.609 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; 0.183      ; 1.469      ;
; 1.616 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; 0.185      ; 1.478      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.619 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.184     ; 1.112      ;
; 1.639 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; 0.184      ; 1.500      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.977 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; -0.185     ; 1.469      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 1.984 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.183     ; 1.478      ;
; 2.006 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.500      ;
; 2.006 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.500      ;
; 2.006 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.183     ; 1.500      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.099 ns




+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 354.11 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.824 ; -41.307           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.259 ; -30.582              ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.525 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -33.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -1.824 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.385     ; 2.434      ;
; -1.760 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.371      ;
; -1.760 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.699      ;
; -1.759 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.370      ;
; -1.758 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.369      ;
; -1.735 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.345      ;
; -1.735 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.345      ;
; -1.734 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.344      ;
; -1.696 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.636      ;
; -1.695 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.635      ;
; -1.694 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.634      ;
; -1.682 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.621      ;
; -1.675 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.614      ;
; -1.671 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.610      ;
; -1.671 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.610      ;
; -1.670 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.609      ;
; -1.658 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.598      ;
; -1.651 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.262      ;
; -1.651 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.590      ;
; -1.642 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.581      ;
; -1.618 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.558      ;
; -1.617 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.557      ;
; -1.616 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.556      ;
; -1.611 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.551      ;
; -1.610 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.550      ;
; -1.609 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.220      ;
; -1.609 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.549      ;
; -1.606 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.217      ;
; -1.605 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.384     ; 2.216      ;
; -1.605 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.216      ;
; -1.605 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.216      ;
; -1.594 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.535      ;
; -1.593 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.534      ;
; -1.593 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.532      ;
; -1.593 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.532      ;
; -1.592 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.533      ;
; -1.592 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.531      ;
; -1.587 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.587 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.527      ;
; -1.586 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.525      ;
; -1.586 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.526      ;
; -1.586 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.525      ;
; -1.585 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.524      ;
; -1.585 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.525      ;
; -1.580 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.056     ; 2.519      ;
; -1.578 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.518      ;
; -1.577 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.517      ;
; -1.576 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.516      ;
; -1.571 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.385     ; 2.181      ;
; -1.569 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.509      ;
; -1.569 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.509      ;
; -1.568 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.508      ;
; -1.562 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.562 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.501      ;
; -1.561 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.500      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.554 ; UART_rcv:rx|baud_cnt[2]  ; UART_rcv:rx|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.164      ;
; -1.553 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.492      ;
; -1.553 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.492      ;
; -1.552 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.491      ;
; -1.545 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.485      ;
; -1.542 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.482      ;
; -1.541 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.481      ;
; -1.541 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.481      ;
; -1.541 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.481      ;
; -1.516 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.456      ;
; -1.515 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.455      ;
; -1.514 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.454      ;
; -1.509 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.449      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.508 ; UART_rcv:rx|baud_cnt[6]  ; UART_rcv:rx|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.447      ;
; -1.507 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.118      ;
; -1.506 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.117      ;
; -1.505 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.384     ; 2.116      ;
; -1.502 ; UART_rcv:rx|baud_cnt[3]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.442      ;
; -1.499 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.439      ;
; -1.498 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.438      ;
; -1.497 ; UART_rcv:rx|baud_cnt[1]  ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.437      ;
; -1.491 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.430      ;
; -1.491 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.430      ;
; -1.490 ; UART_rcv:rx|baud_cnt[5]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.056     ; 2.429      ;
; -1.485 ; UART_rcv:rx|baud_cnt[11] ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.426      ;
; -1.482 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.092      ;
; -1.482 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.092      ;
; -1.481 ; UART_rcv:rx|baud_cnt[9]  ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.385     ; 2.091      ;
; -1.478 ; UART_rcv:rx|baud_cnt[4]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.418      ;
; -1.469 ; UART_rcv:rx|baud_cnt[7]  ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.409      ;
; -1.467 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.407      ;
; -1.464 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.404      ;
; -1.463 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; UART_rcv:rx|baud_cnt[0]  ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 0.356 ; UART_rcv:rx|rx_data[5]     ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.554      ;
; 0.358 ; UART_rcv:rx|rx_data[1]     ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.358 ; UART_rcv:rx|rx_data[4]     ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.556      ;
; 0.359 ; UART_rcv:rx|rx_data[2]     ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.359 ; UART_rcv:rx|rx_data[3]     ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.054      ; 0.557      ;
; 0.466 ; reset_synch:iRST|q1        ; reset_synch:iRST|rst_n     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.665      ;
; 0.471 ; UART_rcv:rx|rx_data[7]     ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.683      ;
; 0.556 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.755      ;
; 0.648 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.847      ;
; 0.665 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 0.864      ;
; 0.670 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.869      ;
; 0.674 ; UART_rcv:rx|rx_data[6]     ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.000        ; -0.261     ; 0.557      ;
; 0.685 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.055      ; 0.884      ;
; 0.796 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.995      ;
; 0.797 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.797 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 0.996      ;
; 0.892 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.420      ;
; 0.904 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.103      ;
; 0.909 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.437      ;
; 0.945 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.473      ;
; 0.963 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 1.162      ;
; 0.968 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.167      ;
; 0.971 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.170      ;
; 0.972 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.171      ;
; 1.009 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.538      ;
; 1.009 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.208      ;
; 1.013 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.541      ;
; 1.056 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.585      ;
; 1.133 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.661      ;
; 1.149 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.678      ;
; 1.157 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 1.356      ;
; 1.157 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 1.356      ;
; 1.158 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.686      ;
; 1.165 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.694      ;
; 1.175 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.703      ;
; 1.179 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.378      ;
; 1.180 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.379      ;
; 1.182 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.382      ;
; 1.182 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.381      ;
; 1.182 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.381      ;
; 1.194 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.722      ;
; 1.199 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.055      ; 1.398      ;
; 1.220 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.748      ;
; 1.229 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.429      ;
; 1.256 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.455      ;
; 1.263 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.462      ;
; 1.280 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.479      ;
; 1.282 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.481      ;
; 1.285 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.814      ;
; 1.307 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.835      ;
; 1.314 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.842      ;
; 1.316 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.055      ; 1.515      ;
; 1.320 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.519      ;
; 1.326 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.525      ;
; 1.330 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.529      ;
; 1.335 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.533      ;
; 1.337 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.537      ;
; 1.337 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.536      ;
; 1.339 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.539      ;
; 1.339 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.539      ;
; 1.339 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.539      ;
; 1.340 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.540      ;
; 1.340 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.538      ;
; 1.345 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.544      ;
; 1.345 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.544      ;
; 1.356 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.385      ; 1.885      ;
; 1.357 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.054      ; 1.555      ;
; 1.364 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.563      ;
; 1.369 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.568      ;
; 1.370 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.055      ; 1.569      ;
; 1.371 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.570      ;
; 1.376 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.575      ;
; 1.377 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.905      ;
; 1.378 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.906      ;
; 1.381 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.580      ;
; 1.384 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.584      ;
; 1.386 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.056      ; 1.586      ;
; 1.386 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.586      ;
; 1.386 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.586      ;
; 1.387 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.587      ;
; 1.392 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.384      ; 1.920      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.259 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.459      ;
; -1.259 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.459      ;
; -1.259 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.459      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.243 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.295     ; 1.443      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -1.234 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.433      ;
; -0.943 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; 0.021      ; 1.459      ;
; -0.927 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; 0.021      ; 1.443      ;
; -0.919 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; 0.019      ; 1.433      ;
; -0.919 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; 0.019      ; 1.433      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
; -0.915 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.296     ; 1.114      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                               ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.525 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.186     ; 1.003      ;
; 1.535 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; 0.142      ; 1.341      ;
; 1.535 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; 0.142      ; 1.341      ;
; 1.543 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; 0.144      ; 1.351      ;
; 1.558 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; 0.144      ; 1.366      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.864 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; -0.187     ; 1.341      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.872 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.185     ; 1.351      ;
; 1.887 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.366      ;
; 1.887 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.366      ;
; 1.887 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.185     ; 1.366      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.192 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.778 ; -15.852           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -1.037 ; -26.169              ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.516 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -41.652                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.778 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.529      ;
; -0.735 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.486      ;
; -0.734 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.485      ;
; -0.732 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.484      ;
; -0.732 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.484      ;
; -0.732 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.483      ;
; -0.731 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.483      ;
; -0.703 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.653      ;
; -0.696 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.645      ;
; -0.696 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.647      ;
; -0.673 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.622      ;
; -0.660 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.610      ;
; -0.659 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.609      ;
; -0.657 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.607      ;
; -0.657 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.608      ;
; -0.657 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.607      ;
; -0.656 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.607      ;
; -0.653 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.602      ;
; -0.653 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.604      ;
; -0.652 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.404      ;
; -0.652 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.601      ;
; -0.652 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.603      ;
; -0.650 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.600      ;
; -0.650 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.602      ;
; -0.650 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.599      ;
; -0.650 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.601      ;
; -0.649 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.599      ;
; -0.649 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.601      ;
; -0.639 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.589      ;
; -0.635 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.584      ;
; -0.631 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.038     ; 1.580      ;
; -0.630 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.579      ;
; -0.629 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.578      ;
; -0.627 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.577      ;
; -0.627 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.577      ;
; -0.627 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.576      ;
; -0.626 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.378      ;
; -0.626 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.576      ;
; -0.625 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.235     ; 1.377      ;
; -0.625 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.377      ;
; -0.624 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.376      ;
; -0.623 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.375      ;
; -0.621 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.236     ; 1.372      ;
; -0.614 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.564      ;
; -0.613 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.563      ;
; -0.611 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.562      ;
; -0.611 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.561      ;
; -0.610 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.561      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[0]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[1]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[2]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[3]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[4]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|rx_data[5]   ; clk          ; clk         ; 1.000        ; -0.237     ; 1.346      ;
; -0.596 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.546      ;
; -0.595 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.545      ;
; -0.593 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.544      ;
; -0.593 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.037     ; 1.543      ;
; -0.592 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.543      ;
; -0.589 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.589 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.539      ;
; -0.588 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.537      ;
; -0.588 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.538      ;
; -0.587 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.536      ;
; -0.585 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.535      ;
; -0.585 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.038     ; 1.534      ;
; -0.584 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.534      ;
; -0.578 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|bit_cnt[1]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.329      ;
; -0.577 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.528      ;
; -0.577 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|bit_cnt[2]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.328      ;
; -0.575 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[0]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.327      ;
; -0.575 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[7]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.327      ;
; -0.575 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|bit_cnt[3]   ; clk          ; clk         ; 1.000        ; -0.236     ; 1.326      ;
; -0.574 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[6]  ; clk          ; clk         ; 1.000        ; -0.235     ; 1.326      ;
; -0.570 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.520      ;
; -0.570 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.522      ;
; -0.569 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|baud_cnt[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.520      ;
; -0.551 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.502      ;
; -0.550 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.501      ;
; -0.550 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.501      ;
; -0.549 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.548 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.547 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.497      ;
; -0.544 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.494      ;
; -0.544 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[4]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.496      ;
; -0.543 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[10] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.495      ;
; -0.543 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.493      ;
; -0.543 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[5]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.495      ;
; -0.542 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.484      ;
; -0.542 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.492      ;
; -0.542 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[3]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.494      ;
; -0.541 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.491      ;
; -0.541 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[8]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.493      ;
+--------+----------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; UART_rcv:rx|baud_cnt[2]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; UART_rcv:rx|baud_cnt[9]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[11]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; UART_rcv:rx|rx_data[5]     ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; UART_rcv:rx|rx_data[1]     ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.205 ; UART_rcv:rx|rx_data[4]     ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.325      ;
; 0.207 ; UART_rcv:rx|rx_data[2]     ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.207 ; UART_rcv:rx|rx_data[3]     ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.327      ;
; 0.266 ; reset_synch:iRST|q1        ; reset_synch:iRST|rst_n     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.388      ;
; 0.270 ; UART_rcv:rx|rx_data[7]     ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.000        ; 0.044      ; 0.398      ;
; 0.338 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.458      ;
; 0.378 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.498      ;
; 0.384 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.504      ;
; 0.389 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.509      ;
; 0.397 ; UART_rcv:rx|rx_data[6]     ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.000        ; -0.155     ; 0.326      ;
; 0.399 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.519      ;
; 0.478 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.598      ;
; 0.479 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.599      ;
; 0.480 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.600      ;
; 0.524 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.538 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.857      ;
; 0.551 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.870      ;
; 0.553 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.872      ;
; 0.563 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.683      ;
; 0.568 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.688      ;
; 0.582 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.587 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.595 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.915      ;
; 0.600 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.919      ;
; 0.651 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.971      ;
; 0.654 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.235      ; 0.973      ;
; 0.670 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.236      ; 0.990      ;
; 0.678 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.798      ;
; 0.678 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.798      ;
; 0.687 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.006      ;
; 0.692 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.814      ;
; 0.703 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.022      ;
; 0.713 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 1.033      ;
; 0.716 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.836      ;
; 0.718 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.838      ;
; 0.732 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.852      ;
; 0.736 ; UART_rcv:rx|bit_cnt[1]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.736 ; UART_rcv:rx|bit_cnt[2]     ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.856      ;
; 0.737 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.056      ;
; 0.740 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.861      ;
; 0.741 ; UART_rcv:rx|state.IDLE     ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.863      ;
; 0.749 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.750 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.069      ;
; 0.751 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.236      ; 1.071      ;
; 0.753 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.874      ;
; 0.762 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.883      ;
; 0.764 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.037      ; 0.885      ;
; 0.778 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.899      ;
; 0.780 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.900      ;
; 0.780 ; UART_rcv:rx|bit_cnt[3]     ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.900      ;
; 0.780 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.901      ;
; 0.780 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.099      ;
; 0.785 ; UART_rcv:rx|baud_cnt[10]   ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.904      ;
; 0.793 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.000        ; 0.038      ; 0.915      ;
; 0.793 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.915      ;
; 0.793 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.915      ;
; 0.793 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.914      ;
; 0.794 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.916      ;
; 0.796 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.038      ; 0.918      ;
; 0.796 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.916      ;
; 0.799 ; UART_rcv:rx|baud_cnt[5]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.919      ;
; 0.804 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.123      ;
; 0.807 ; UART_rcv:rx|baud_cnt[1]    ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.928      ;
; 0.808 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.929      ;
; 0.809 ; UART_rcv:rx|bit_cnt[0]     ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.929      ;
; 0.812 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.933      ;
; 0.815 ; UART_rcv:rx|baud_cnt[4]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.935      ;
; 0.819 ; UART_rcv:rx|baud_cnt[7]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.938      ;
; 0.823 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.943      ;
; 0.824 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.000        ; 0.036      ; 0.944      ;
; 0.825 ; UART_rcv:rx|baud_cnt[0]    ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.946      ;
; 0.826 ; UART_rcv:rx|state.LOAD     ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.236      ; 1.146      ;
; 0.832 ; UART_rcv:rx|baud_cnt[6]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.951      ;
; 0.834 ; UART_rcv:rx|baud_cnt[8]    ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.953      ;
; 0.840 ; UART_rcv:rx|state.RECEVING ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.000        ; 0.236      ; 1.160      ;
; 0.846 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.000        ; 0.235      ; 1.165      ;
; 0.849 ; UART_rcv:rx|baud_cnt[3]    ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.969      ;
; 0.850 ; UART_rcv:rx|state.CLR      ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.971      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                               ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.037 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.928      ;
; -1.037 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.928      ;
; -1.037 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.928      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.036 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; 0.500        ; -0.596     ; 0.927      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -1.028 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; 0.500        ; -0.598     ; 0.917      ;
; -0.847 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; 0.500        ; -0.406     ; 0.928      ;
; -0.845 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; 0.500        ; -0.405     ; 0.927      ;
; -0.837 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; 0.500        ; -0.407     ; 0.917      ;
; -0.837 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; 0.500        ; -0.407     ; 0.917      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
; -0.812 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; 0.500        ; -0.597     ; 0.702      ;
+--------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                               ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 1.516 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[6]     ; clk          ; clk         ; -0.500       ; -0.325     ; 0.795      ;
; 1.516 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[7]     ; clk          ; clk         ; -0.500       ; -0.325     ; 0.795      ;
; 1.517 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[9]    ; clk          ; clk         ; -0.500       ; -0.323     ; 0.798      ;
; 1.523 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[2]    ; clk          ; clk         ; -0.500       ; -0.323     ; 0.804      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.LOAD     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.CLR      ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.RECEVING ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|state.IDLE     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[3]     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[2]     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[1]     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|bit_cnt[0]     ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.527 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[11]   ; clk          ; clk         ; -0.500       ; -0.523     ; 0.608      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[0]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[1]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[2]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[3]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[4]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|rx_data[5]     ; clk          ; clk         ; -0.500       ; -0.524     ; 0.795      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[1]    ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[4]    ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[3]    ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[5]    ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[8]    ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.715 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[10]   ; clk          ; clk         ; -0.500       ; -0.521     ; 0.798      ;
; 1.722 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[0]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.804      ;
; 1.722 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[7]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.804      ;
; 1.722 ; reset_synch:iRST|rst_n ; UART_rcv:rx|baud_cnt[6]    ; clk          ; clk         ; -0.500       ; -0.522     ; 0.804      ;
+-------+------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.511 ns




+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.155  ; 0.178 ; -1.446   ; 1.516   ; -3.000              ;
;  clk             ; -2.155  ; 0.178 ; -1.446   ; 1.516   ; -3.000              ;
; Design-wide TNS  ; -49.21  ; 0.0   ; -35.323  ; 0.0     ; -41.652             ;
;  clk             ; -49.210 ; 0.000 ; -35.323  ; 0.000   ; -41.652             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; next_byte               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_n                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.09 V              ; -0.0119 V           ; 0.277 V                              ; 0.297 V                              ; 4.54e-09 s                  ; 3.32e-09 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.09 V             ; -0.0119 V          ; 0.277 V                             ; 0.297 V                             ; 4.54e-09 s                 ; 3.32e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.08 V              ; -0.00666 V          ; 0.298 V                              ; 0.277 V                              ; 5.29e-09 s                  ; 4.2e-09 s                   ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.08 V             ; -0.00666 V         ; 0.298 V                             ; 0.277 V                             ; 5.29e-09 s                 ; 4.2e-09 s                  ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDs[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LEDs[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LEDs[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LEDs[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; LEDs[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1067     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 1067     ; 0        ; 0        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 28       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 28       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDs[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDs[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Thu Apr 06 03:09:32 2017
Info: Command: quartus_sta UART_test -c UART_test
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_test.SDC'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.155             -49.210 clk 
Info (332146): Worst-case hold slack is 0.343
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.343               0.000 clk 
Info (332146): Worst-case recovery slack is -1.446
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.446             -35.323 clk 
Info (332146): Worst-case removal slack is 1.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.609               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.099 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.824
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.824             -41.307 clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
Info (332146): Worst-case recovery slack is -1.259
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.259             -30.582 clk 
Info (332146): Worst-case removal slack is 1.525
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.525               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.000 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.192 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.778             -15.852 clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 clk 
Info (332146): Worst-case recovery slack is -1.037
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.037             -26.169 clk 
Info (332146): Worst-case removal slack is 1.516
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.516               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.652 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.511 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 664 megabytes
    Info: Processing ended: Thu Apr 06 03:09:36 2017
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:02


