AArch64 MP.RF+cachesync+dsb-isb
{ 0:X0=NOP;         0:X1=P1:L0;
  0:X2=1; 1:X2=0;   0:X3=z; 1:X3=z; }
    P0           | P1           ;
    STR W0,[X1]  |  LDR W2,[X3] ;
    DC CVAU,X1   |  DSB ISH     ;
    DSB ISH      |  ISB         ;
    IC IVAU,X1   | L0:         ;
    DSB ISH      |  B L1       ;
    STR W2,[X3]  |  MOV W9,#1   ;
                 | L1:         ;
exists 1:X2=1 /\ 1:X9=0
