# PROJETO-RTL-SEM-FORO-PARA-PCDs
Projeto universitário para a matéria Laboratório de Sistemas Digitais pelo 4º período do curso de Engenharia Elétrica pela Universidade Federal de Minas Gerais. A proposta era criar um projeto RTL em VHDL para alguma ideia qualquer.


No repositório temos dois caminhos. Um é a implementação em VHDL preparada para o kit altera DE2 e outro preparado apenas para simulações funcionais. Essa separação foi necessária pela limitação da quantidade de portas do kit quando comparado à quantidade de bits dos dados utilizados na ideação do projeto.

Há também um PDF detalhando o que foi descrito acima, bem como os requisitos iniciais do projeto e os detalhes de entradas, saídas, ideação, projeto à mão do DATAPATH e CONTROLADORA. Além disso, há uma análise detalhada dos resultados da simulação, bem como a ordem de trabalho para a construção do projeto RTL.

Por fim, o trabalho foi realizado em conjunto com a aluna Letícia Vitória Souza Pires, também estudante de Engenharia Elétrica cuja participação deve ser citada.
