# 第1部：プロセスと素子の基礎整理

---

## 第1章：アナログ／ミックスド／RFの定義と役割

- **アナログ回路：** 連続値を扱い、信号の振幅や時間変化を忠実に再現する回路（例：オペアンプ、フィルタ、LDO）
- **ミックスドシグナル回路：** アナログとデジタルを混在させる領域（例：ADC、DAC、PLL）
- **RF回路：** 高周波（>100MHz）で動作する送受信機能を持つ回路（例：LNA、Mixer、PA）

用途例：
- IoTデバイス：センサ → AFE → ADC → MCU
- 通信SoC：PLL → RFトランシーバ（LNA, Mixer, PA）→ モデム

---

## 第2章：プロセススケーリングと性能への影響

| ノード | 特徴 | アナログ設計への影響 |
|--------|------|------------------------|
| 0.35μm〜0.18μm | 高耐圧・高信号スイング | 面積大、設計自由度高 |
| 130nm〜65nm | デジタル集積と両立 | Vthばらつき対策、gm制約 |
| 40nm〜FinFET | 低電圧、高密度 | 素子モデル複雑化、制約多 |

影響項目：
- 供給電圧（VDD）の低下 → 領域が狭くなる（Headroom不足）
- デバイスばらつきの増加 → 補償回路や補正が必要
- レイアウト制約の増加（ミスマッチ・EM対策）

---

## 第3章：SOI、SiGe、RF CMOS の特徴と比較

| プロセス | 特徴 | 適用領域 |
|----------|------|-----------|
| Bulk CMOS | 汎用性、コスト低 | 通常SoC、ADC/DAC |
| SOI CMOS | 絶縁性高、漏れ電流少 | RFフロントエンド、低雑音ADC |
| SiGe BiCMOS | 高速、高電力性能 | 高周波PLL、PA、SerDes |
| RF CMOS（拡張型） | 高周波特化、通常CMOSと整合 | BLE、Wi-Fi、5G Sub-6 ICs |

SiGeは特にRFと広帯域回路における「金属並のトランジスタ動作」を実現するために用いられる。

---

## 第4章：素子特性とアナログ性能への影響

主要素子特性と影響：

| 特性 | 意味 | アナログ設計への影響 |
|------|------|------------------------|
| gm（トランスコンダクタンス） | 増幅能力 | ゲイン、雑音性能 |
| Vth（しきい値電圧） | ON/OFFの分岐点 | 入出力スイング、バイアス制約 |
| λ（チャネル長変調） | 出力抵抗の変動 | 利得、出力インピーダンス制御 |
| Cgs/Cgd（寄生容量） | 入出力の容量負荷 | 帯域幅、安定性への影響 |
| ノイズ特性（1/f, Thermal） | 雑音源 | LNA、ADCなどのSNR制限要因 |

トレードオフ例：gm向上 ↔ 消費電力増加、低Vth ↔ ノイズ増加

---

## 第5章：モデリングとPDK（Process Design Kit）の活用

- **PDKとは：** プロセスごとの設計ルール、SPICEモデル、DRC/LVSルール等を一式にまとめたキット
- **モデリング技術：** デバイスパラメータ → SPICEモデル（BSIM, EKV, RFモデル）
- **EDA連携：** 
  - 回路設計 → Spectre/HSPICEなどでSPICE検証
  - レイアウト設計 → DRC/LVS/CDLチェック → 寄生抽出（RCX）→ ポストレイアウト検証

EDA設計フロー例：

仕様 → 回路設計（SPICE）→ レイアウト（Virtuoso等）→ DRC/LVS → 寄生抽出 → ポストレイアウト検証

---

## 第6章：プロセス別の設計制約とEDA活用術

| ノード／プロセス | 制約例 | 補足 |
|------------------|--------|------|
| 0.35μm〜0.18μm CMOS | 面積大・自由度高 | 教育・低価格製品向けに有用 |
| 65nm CMOS | 電源制限、レイアウト制約 | モバイル向け、ノイズ制御必須 |
| SOI CMOS | GND設計・浮遊容量管理 | RF設計に強いが設計難度高 |
| SiGe | 高性能だが高コスト | 通信・車載・基地局向け |
| FinFET | トランジスタ特性非線形、EDA依存大 | ADPLL・DPA向けに限定的に使われることも多い |

EDA対策：
- レイアウトパターン固定（テンプレート化）
- ノイズ分離用のウェルシールド／ガードリング
- ESD・Latch-up防止構造の明示

---

## 🗂 第1部まとめ

- アナログ／RF設計はプロセス依存性が非常に高い分野である
- トランジスタ特性だけでなく、ノード依存のEDA制約も理解が必要
- 後半の用途別素子設計（第2部）と合わせて、現実的なAFE設計力が身につく

---

続きは `part2_functional_blocks.md` にて、第7章（ADC）から順に設計応用編が始まります。
