# 2021-2022 学年第二学期 CMOS 集成电路原理与设计

## 一、填空题

1、施加在接近最小沟道长度的MOS管源漏之间的最大电压定义为 **击穿电压**。
2、现代许多 Foundry 厂提出的要求一般都是只针对金属 **侧面积** 面积。
3、DRC、ERC和LVS分别表示版图验证中的 **设计规则检查**、**电气规则检查**、**版图与电路的一致性检查**。
4、GDS II文件由 **布线数据**、**单元布置数据**、**晶体管级版图** 三部分融合而成。
5、**Via（过孔）连接金属层** 位置定义了在绝缘体开口处制作一个如钨的“接插点”。
6、工作在饱和区的MOS管的耗尽层宽度随着 $V_{DS}$ 的增大而增大，漏电流也随之增大，此效应被称为 **沟道调制（CLM）效应**。
7、集成电路的发展经历了 **晶体管** 、小规模集成电路、**中规模集成电路**、大规模集成电路、**超大规模集成电路**、甚大规模集成电路、**系统集成芯片** 几个阶段
8、N阱的最小尺寸一般是由 **由光刻胶进行图形制作的水平来决定** 来决定的，而间距尺寸由 **寄生NPN晶体管** 来决定。
9、CMOS工艺技术一般可分为三类，即 **P阱CMOS工艺**、 **N阱CMOS工艺** 和 **双阱CMOS工艺**。
10、有源层（active）定义的是 **覆盖在衬底上场氧的开口**。

## 二、判断题

1、 在饱和区，MOS管等效于一个与电阻并联的电流源。（ 对 ）
2、 LDD注入是为了防止紧挨着源、漏区域的电场变得太高。（ 对 ）
3、 对于相同的工艺，同一材料的所有正方形的电阻的阻值都相同。（ 对 ）
4、 顶层金属（如5层金属工艺中的第5层，即metal5）就是焊线要连接的层。（ 对 ）
5、 金属线和相应接触孔/通孔的制备被称为前道工序。（ 错 ）-> 后道工序
6、 多晶硅不能用于制作集成电路中的电容。（ 对 ）
7、 在集成电路版图中，select层大于active层。（ 对 ）
8、 一般来说，共质心版图的电阻的精确度比叉指版图的电阻的精确度高。（ 对 ）
9、 在集成电路设计中需要一个MOS管的栅电容时，通常让工作在强反型区。（ 对 ）
10、为了减少热载流子效应，MOS管常常采用低掺杂漏。（ 对 ）

## 三、综合题

1、 定性地讨论NMOS电容并画出栅电容随直流栅源电压的变化曲线。（5分）

（详见第8章 PPT P7）

（1）堆积
$V_{GS} < 0$，衬底的空穴被吸附至栅氧化层的下方
栅电极与衬底电极之间电容（氧化层电容）：...
栅与源/漏之间的电容（交叠电容）：...
栅与地之间的总电容：$C_{ox} = C_{gs} + C_{gb} + C_{gd} = C_{ox}^{'} L_{drawn} W_{drawn}$

（2）耗尽

下图为 $V_{GS}$ 增大，不能吸引大量空穴到达栅氧下方，同时也不能吸引大量电子的情况。此时栅氧下方的硅表面是耗尽。栅极和衬底之间的电容由氧化层电容和耗尽电容串联而成。

（3）反型

$V_{GS}$ 足够大（$> V_{thn}$），大量的电子被吸引到栅极下方。

---

2、 假设某种材料的方块电阻为80欧姆/方块，拐角电阻按方块电阻阻值的一半计算，试估算下面电阻阻值。（5分）

45 个方块的电阻 + 6个拐角电阻 = 45x80 + 6x40 = 3840 欧姆

---

3、 试估算一个 10×10 方块的 metal1 和同样大小的 metal2 之间的电容，其中 metal2 恰好放置在 metal1 的正上方，比例因子为 100nm。当 metal2 的电位从 0 变化到 2V，计算 metal1 上的电压变化。（metal1 和 metal2 之间的平板电容的典型值为 35aF/um2,边缘电容的典型值为 100aF/um2）（10 分）

由前表可知，metal1 和 metal2 之间的平板电容的典型值为 35aF/um2,边缘电容的典型值为 100aF/um2，则

$$
C_{12} = 100 \times (0.05)^2 * 35 + 40 \times 0.05 \times 100 = 209 aF
$$

而 metal1 到衬底的电容值为

$$
C_{1sub} = 100 \times (0.05)^2 \times 23 + 40 \times 0.05 \times 79 = 164 aF
$$

则 $C_{1sub}$ 上的电压为

$$
\Delta V_{metal1} = \Delta V_{metal2} \times \frac{\frac{1}{j w C_{1 sub}}}{\frac{1}{j w C_{1 sub}} + \frac{1}{j w C_{12}}} \\
= 2 \times \frac{C_{12}}{C_{1sub} + C_{12}} = \frac{209}{209 + 164} = 0.56 V
$$

---

4、 试写出设计高精度电阻的几种方法。并简单阐述之。（10 分）

进行高精度电阻设计方法

* 单位电阻：如果要在较大的温度范围内精确设计电路，常用到比例电路。通常须绘制具有归一化阻值的单位电阻。
采用单位单元版图技巧可以消除版图中由拐角及由折叠形状带来的误差，同时电阻值的确切计算也不太重要，因为工艺的漂移，温度的变化带来的归化阻值的变化只、会影响流过分压器的电流（功率），而不会影响输出电压。
* 保护环：所有电路都会受到衬底噪声的影响。衬底噪声是由于临近的电路部分互相注入电流引起的。在相邻电路间减小衬底噪声的最简单的方法就是在两部分电路之间P+注入(对于P衬底晶圆而言)。形成的衬底接触将去除注入载流子，并能理想的使衬底电位保持在固定的值(地电位)。下图展示了一个电阻的基本画法，由于P+注入画成环形，通常称为保护环(Guard Ring)
* 叉指版图：两个不同电阻之间的匹配可以采用下图的版图设计来改善。工艺上的差异(不同位置处N阱、N+、P+掺杂不同)在这两个电阻中的分配更均匀。
* 共质心版图：具有相同中心的版图，即共质心版图能改善电阻之间的匹配特性
* 陪元件：在两个或多个元件之间改善匹配性能的另一个技巧就是使用陪元件(dummy elements)电阻中的陪元件没有任何电学意义，它只是为了保证匹配电阻的单位电阻两侧具有相同的结构。通常将它们接地或接电源，而非悬空。

---

5、 试写出总电阻方程，并说明其中参数的含义。(10 分)

考虑误差之后，总电阻表示为:

$$
R = \frac{L_b + \delta L_b}{W_b + \delta W_b} \rho_b + 2 \frac{L_h + \delta L_h}{W_h + \delta W_h} \rho_h + 2 \frac{R_c}{W_c + \delta W_c} + 2 r_s
$$

$R = r_b + 2r_h + 2r_c + 2r_s$

* $R$ = 总电阻
* $r_b$ = 体区部分电阻
* $r_h$ = 头区部分电阻
* $r_c$ = 接触区部分电阻
* $r_s$ = 扩展区部分电阻
* $L$: 长度
* $W$: 宽度
* $\rho$: 薄层电阻率
* $R_c$: 接触电阻因子

注意：所有的德耳塔项对于所使用的工艺都是唯一的，在方程中需要的 $\delta$ 值要查阅制造商的工艺手册。

---

6、 什么叫金属电迁移？怎样防止金属电迁移失效？（10分）

**金属化电迁移**: 直流电流通过导体时，金属中产生的质量输运现象，即金属中的离子迁移
**金属电迁移失效**: 通常是指金属层因金属离子的迁移在局部区域由质量堆积而出现小丘，或由质量亏损出现空洞而造成的器件或互连性能退化或失效。

**防止金属电迁移失效的方法**:

* 避免高温、强电场下运行
* 降低电流密度
* 增加金属的覆盖面积和通孔的数量

---

7、 试用缓变沟道近似法，推导 MOS 在饱和区的电流-电压方程。（10 分）

工作于饱和区的MOS管

将 $I_D = \frac{K P_n}{2} \frac{W}{L_{elec}} (V_{GS} - V_{th})^2$ 对 $V_{DS}$ 做偏微分，即

$$
\frac{dI_D}{dV_{DS}} = - \frac{K P_n}{2} \frac{W}{L_{elec}^2} (V_{GS} - V_{THN})^2 \frac{d L_{elec}}{d V_{DS}} = I_D \left(\frac{1}{L_{elec}} \frac{d X_{dl}}{d V_{DS}}\right)
$$

通常定义：$\lambda = \frac{1}{L_{elec}} \frac{d X_{dl}}{d V_{DS}}$

$\lambda$ 被称为沟道长度调制系数。考虑到沟道长度调制效应后，对于工作在饱和区的MOS管，其 $I_D$ 的表达式为

$$
I_D = \frac{K P_n}{2} \frac{W}{L_{elec}} (V_{GS} - V_{th})^2 (1 + \lambda (V_{DS} - V_{DS, sat}))
$$

当 $V_{GS} \geq V_{THN}$ 并且 $V_{DS} \geq V_{GS} - V_{THN}$ 时，MOS管工作在饱和区。
