Partition Merge report for Project3
Tue Aug 27 15:05:28 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Partition Merge Summary
  3. Partition Merge Netlist Types Used
  4. Connections to In-System Debugging Instance "auto_signaltap_0"
  5. Partition Merge Partition Statistics
  6. Partition Merge Partition Pin Processing
  7. Partition Merge Resource Usage Summary
  8. Partition Merge RAM Summary
  9. Partition Merge DSP Block Usage Summary
 10. Partition Merge Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Partition Merge Summary                                                              ;
+------------------------------------+-------------------------------------------------+
; Partition Merge Status             ; Successful - Tue Aug 27 15:05:28 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Project3                                        ;
; Top-level Entity Name              ; Main                                            ;
; Family                             ; Cyclone IV E                                    ;
; Total logic elements               ; 3,322                                           ;
;     Total combinational functions  ; 2,742                                           ;
;     Dedicated logic registers      ; 2,104                                           ;
; Total registers                    ; 2104                                            ;
; Total pins                         ; 49                                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 82,176                                          ;
; Embedded Multiplier 9-bit elements ; 4                                               ;
; Total PLLs                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Netlist Types Used                                                                                            ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Netlist Type Requested ; Partition Contents             ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; Source File            ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; Source File            ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; Post-Synthesis         ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; Source File            ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Connections to In-System Debugging Instance "auto_signaltap_0"                                                                          ;
+-------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+---------+
; Name                          ; Type         ; Status    ; Partition Name ; Netlist Type Used ; Actual Connection             ; Details ;
+-------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+---------+
; ADC_OUT[0]                    ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[0]                    ; N/A     ;
; ADC_OUT[0]                    ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[0]                    ; N/A     ;
; ADC_OUT[1]                    ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[1]                    ; N/A     ;
; ADC_OUT[1]                    ; post-fitting ; connected ; Top            ; post-synthesis    ; ADC_OUT[1]                    ; N/A     ;
; ADMAX1379:conversor|ADC_CNVST ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:conversor|ADC_CNVST ; N/A     ;
; ADMAX1379:conversor|ADC_CNVST ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:conversor|ADC_CNVST ; N/A     ;
; ADMAX1379:conversor|ADC_SCLK  ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:conversor|ADC_SCLK  ; N/A     ;
; ADMAX1379:conversor|ADC_SCLK  ; post-fitting ; connected ; Top            ; post-synthesis    ; ADMAX1379:conversor|ADC_SCLK  ; N/A     ;
; auto_stp_external_clock_0     ; dynamic pin  ; connected ; Top            ; post-synthesis    ; auto_stp_external_clock_0     ; N/A     ;
+-------------------------------+--------------+-----------+----------------+-------------------+-------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Statistics                                                                                                                     ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Statistic                                   ; Top   ; pzdyqx:nabboc ; sld_hub:auto_hub ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
; Estimated Total logic elements              ; 2503  ; 126           ; 243              ; 450                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total combinational functions               ; 2124  ; 123           ; 225              ; 270                            ; 0                              ;
; Logic element usage by number of LUT inputs ;       ;               ;                  ;                                ;                                ;
;     -- 4 input functions                    ; 1040  ; 57            ; 84               ; 133                            ; 0                              ;
;     -- 3 input functions                    ; 740   ; 19            ; 104              ; 64                             ; 0                              ;
;     -- <=2 input functions                  ; 344   ; 47            ; 37               ; 73                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Logic elements by mode                      ;       ;               ;                  ;                                ;                                ;
;     -- normal mode                          ; 1922  ; 119           ; 216              ; 226                            ; 0                              ;
;     -- arithmetic mode                      ; 202   ; 4             ; 9                ; 44                             ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Total registers                             ; 1543  ; 72            ; 148              ; 341                            ; 0                              ;
;     -- Dedicated logic registers            ; 1543  ; 72            ; 148              ; 341                            ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Virtual pins                                ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; I/O pins                                    ; 49    ; 0             ; 0                ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 4     ; 0             ; 0                ; 0                              ; 0                              ;
; Total memory bits                           ; 78080 ; 0             ; 0                ; 4096                           ; 0                              ;
; Total RAM block bits                        ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
; JTAG                                        ; 1     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Connections                                 ;       ;               ;                  ;                                ;                                ;
;     -- Input Connections                    ; 269   ; 74            ; 221              ; 473                            ; 0                              ;
;     -- Registered Input Connections         ; 132   ; 30            ; 158              ; 372                            ; 0                              ;
;     -- Output Connections                   ; 695   ; 4             ; 337              ; 1                              ; 0                              ;
;     -- Registered Output Connections        ; 8     ; 3             ; 336              ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Internal Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Total Connections                    ; 16609 ; 566           ; 1596             ; 2069                           ; 0                              ;
;     -- Registered Connections               ; 6064  ; 317           ; 1132             ; 1251                           ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; External Connections                        ;       ;               ;                  ;                                ;                                ;
;     -- Top                                  ; 192   ; 31            ; 380              ; 361                            ; 0                              ;
;     -- pzdyqx:nabboc                        ; 31    ; 0             ; 47               ; 0                              ; 0                              ;
;     -- sld_hub:auto_hub                     ; 380   ; 47            ; 18               ; 113                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0       ; 361   ; 0             ; 113              ; 0                              ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Partition Interface                         ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports                          ; 57    ; 11            ; 49               ; 65                             ; 0                              ;
;     -- Output Ports                         ; 40    ; 4             ; 64               ; 18                             ; 0                              ;
;     -- Bidir Ports                          ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Registered Ports                            ;       ;               ;                  ;                                ;                                ;
;     -- Registered Input Ports               ; 0     ; 3             ; 3                ; 12                             ; 0                              ;
;     -- Registered Output Ports              ; 0     ; 3             ; 53               ; 9                              ; 0                              ;
;                                             ;       ;               ;                  ;                                ;                                ;
; Port Connectivity                           ;       ;               ;                  ;                                ;                                ;
;     -- Input Ports driven by GND            ; 0     ; 0             ; 23               ; 0                              ; 0                              ;
;     -- Output Ports driven by GND           ; 0     ; 0             ; 1                ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC            ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC           ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Source           ; 0     ; 0             ; 1                ; 35                             ; 0                              ;
;     -- Output Ports with no Source          ; 0     ; 0             ; 0                ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout           ; 0     ; 2             ; 2                ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout          ; 0     ; 0             ; 33               ; 9                              ; 0                              ;
+---------------------------------------------+-------+---------------+------------------+--------------------------------+--------------------------------+
Note: Resource usage numbers presented for Partitions containing post-synthesis logic are estimates.  For Partitions containing post-fit logic, resource usage numbers are accurate based on previous placement information.  Actual Fitter results may vary depending on current Fitter Preservation Level assignments.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge Partition Pin Processing                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+
; Name                                                                                                                                                                                ; Partition                      ; Type          ; Location ; Status      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+
; ADC_CNVST                                                                                                                                                                           ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_CNVST                                                                                                                                                                    ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_CNVST~output                                                                                                                                                             ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_CS_N                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_CS_N                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_CS_N~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_OUT[0]                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;             ;
;     -- ADC_OUT[0]                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_OUT[0]~input                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_OUT[1]                                                                                                                                                                          ; Top                            ; Input Port    ; n/a      ;             ;
;     -- ADC_OUT[1]                                                                                                                                                                   ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- ADC_OUT[1]~input                                                                                                                                                             ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_REFSEL                                                                                                                                                                          ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_REFSEL                                                                                                                                                                   ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_REFSEL~output                                                                                                                                                            ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_SCLK                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SCLK                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SCLK~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_SD                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SD                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SD~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_SEL                                                                                                                                                                             ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_SEL                                                                                                                                                                      ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_SEL~output                                                                                                                                                               ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; ADC_UB                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- ADC_UB                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- ADC_UB~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[0]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[0]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[0]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[10]                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[10]                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[10]~input                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[11]                                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[11]                                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[11]~input                                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[1]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[1]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[1]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[2]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[2]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[2]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[3]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[3]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[3]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[4]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[4]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[4]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[5]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[5]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[5]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[6]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[6]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[6]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[7]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[7]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[7]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[8]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[8]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[8]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; Chave[9]                                                                                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;     -- Chave[9]                                                                                                                                                                     ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- Chave[9]~input                                                                                                                                                               ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_BL                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_BL                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_BL~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[0]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[0]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[0]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[1]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[1]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[1]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[2]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[2]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[2]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[3]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[3]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[3]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[4]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[4]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[4]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[5]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[5]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[5]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[6]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[6]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[6]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_D[7]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_D[7]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_D[7]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_EN                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_EN                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_EN~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_RS                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_RS                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_RS~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; LCD_RW                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- LCD_RW                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- LCD_RW~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_B[0]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_B[0]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[0]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_B[1]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_B[1]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[1]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_B[2]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_B[2]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[2]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_B[3]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_B[3]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_B[3]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_G[0]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_G[0]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[0]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_G[1]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_G[1]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[1]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_G[2]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_G[2]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[2]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_G[3]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_G[3]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_G[3]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_HS                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_HS                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_HS~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_R[0]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_R[0]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[0]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_R[1]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_R[1]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[1]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_R[2]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_R[2]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[2]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_R[3]                                                                                                                                                                            ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_R[3]                                                                                                                                                                     ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_R[3]~output                                                                                                                                                              ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; VGA_VS                                                                                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;     -- VGA_VS                                                                                                                                                                       ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- VGA_VS~output                                                                                                                                                                ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; altera_reserved_tck                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tck                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tck~input                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; altera_reserved_tdi                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tdi                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdi~input                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; altera_reserved_tdo                                                                                                                                                                 ; Top                            ; Output Port   ; n/a      ;             ;
;     -- altera_reserved_tdo                                                                                                                                                          ; Top                            ; Output Pad    ; Unplaced ; Synthesized ;
;     -- altera_reserved_tdo~output                                                                                                                                                   ; Top                            ; Output Buffer ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; altera_reserved_tms                                                                                                                                                                 ; Top                            ; Input Port    ; n/a      ;             ;
;     -- altera_reserved_tms                                                                                                                                                          ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- altera_reserved_tms~input                                                                                                                                                    ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; auto_stp_external_clock_0                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;     -- auto_stp_external_clock_0                                                                                                                                                    ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- auto_stp_external_clock_0~input                                                                                                                                              ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;     -- sld_signaltap:auto_signaltap_0|acq_clk                                                                                                                                       ; sld_signaltap:auto_signaltap_0 ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; clock                                                                                                                                                                               ; Top                            ; Input Port    ; n/a      ;             ;
;     -- clock                                                                                                                                                                        ; Top                            ; Input Pad     ; Unplaced ; Synthesized ;
;     -- clock~input                                                                                                                                                                  ; Top                            ; Input Buffer  ; Unplaced ; Synthesized ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_clr                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ena                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ir_in_0_                                                                                                         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_ir_out_0_                                                                                                        ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_irq                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_cdr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_sdr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_jtag_state_udr                                                                                                   ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_raw_tck                                                                                                          ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_rti                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_shift                                                                                                            ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tck                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tdi                                                                                                              ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_tdo                                                                                                              ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_update                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_jtag_uart_Project3_jtag_uart_alt_jtag_atlantic_usr1                                                                                                             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_clr             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ena             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_0_        ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_in_1_        ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_0_       ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_ir_out_1_       ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_cir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1dr ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e1ir ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2dr ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_e2ir ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_pir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_rti  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sdrs ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_sirs ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_tlr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_udr  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_jtag_state_uir  ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tck         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_raw_tms         ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdi             ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_tdo             ; Top                            ; Output Port   ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; jtag.bp.processador_nios2_the_Project3_nios2_nios2_oci_the_Project3_nios2_jtag_debug_module_wrapper_Project3_nios2_jtag_debug_module_phy_sld_virtual_jtag_impl_inst_usr1            ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
; laejrgibqjgjcajif0v92jmfv                                                                                                                                                           ; Top                            ; Input Port    ; n/a      ;             ;
;                                                                                                                                                                                     ;                                ;               ;          ;             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+---------------+----------+-------------+


+-----------------------------------------------------------+
; Partition Merge Resource Usage Summary                    ;
+---------------------------------------------+-------------+
; Resource                                    ; Usage       ;
+---------------------------------------------+-------------+
; Estimated Total logic elements              ; 3,322       ;
;                                             ;             ;
; Total combinational functions               ; 2742        ;
; Logic element usage by number of LUT inputs ;             ;
;     -- 4 input functions                    ; 1314        ;
;     -- 3 input functions                    ; 927         ;
;     -- <=2 input functions                  ; 501         ;
;                                             ;             ;
; Logic elements by mode                      ;             ;
;     -- normal mode                          ; 2483        ;
;     -- arithmetic mode                      ; 259         ;
;                                             ;             ;
; Total registers                             ; 2104        ;
;     -- Dedicated logic registers            ; 2104        ;
;     -- I/O registers                        ; 0           ;
;                                             ;             ;
; I/O pins                                    ; 49          ;
; Total memory bits                           ; 82176       ;
; Embedded Multiplier 9-bit elements          ; 4           ;
; Maximum fan-out node                        ; clock~input ;
; Maximum fan-out                             ; 1604        ;
; Total fan-out                               ; 19721       ;
; Average fan-out                             ; 3.83        ;
+---------------------------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Partition Merge RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; Name                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+
; Project3:processador|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_r:the_Project3_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                       ;
; Project3:processador|Project3_jtag_uart:jtag_uart|Project3_jtag_uart_scfifo_w:the_Project3_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                             ; AUTO ; Simple Dual Port ; 64           ; 8            ; 64           ; 8            ; 512   ; None                                       ;
; Project3:processador|Project3_nios2:nios2|Project3_nios2_ic_data_module:Project3_nios2_ic_data|altsyncram:the_altsyncram|altsyncram_cjd1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; 1024         ; 32           ; 1024         ; 32           ; 32768 ; None                                       ;
; Project3:processador|Project3_nios2:nios2|Project3_nios2_ic_tag_module:Project3_nios2_ic_tag|altsyncram:the_altsyncram|altsyncram_o6h1:auto_generated|ALTSYNCRAM                                                                                                                                 ; AUTO ; Simple Dual Port ; 128          ; 10           ; 128          ; 10           ; 1280  ; Project3_nios2_ic_tag_ram.mif              ;
; Project3:processador|Project3_nios2:nios2|Project3_nios2_nios2_oci:the_Project3_nios2_nios2_oci|Project3_nios2_nios2_ocimem:the_Project3_nios2_nios2_ocimem|Project3_nios2_ociram_sp_ram_module:Project3_nios2_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ip71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; 256          ; 32           ; --           ; --           ; 8192  ; Project3_nios2_ociram_default_contents.mif ;
; Project3:processador|Project3_nios2:nios2|Project3_nios2_register_bank_a_module:Project3_nios2_register_bank_a|altsyncram:the_altsyncram|altsyncram_1tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; Project3_nios2_rf_ram_a.mif                ;
; Project3:processador|Project3_nios2:nios2|Project3_nios2_register_bank_b_module:Project3_nios2_register_bank_b|altsyncram:the_altsyncram|altsyncram_2tg1:auto_generated|ALTSYNCRAM                                                                                                               ; AUTO ; Simple Dual Port ; 32           ; 32           ; 32           ; 32           ; 1024  ; Project3_nios2_rf_ram_b.mif                ;
; Project3:processador|Project3_onchip_memory:onchip_memory|altsyncram:the_altsyncram|altsyncram_9uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                    ; AUTO ; Single Port      ; 1024         ; 32           ; --           ; --           ; 32768 ; Project3_onchip_memory.hex                 ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_st14:auto_generated|ALTSYNCRAM                                                                                            ; AUTO ; Simple Dual Port ; 1024         ; 4            ; 1024         ; 4            ; 4096  ; None                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+-------+--------------------------------------------+


+-----------------------------------------------------+
; Partition Merge DSP Block Usage Summary             ;
+---------------------------------------+-------------+
; Statistic                             ; Number Used ;
+---------------------------------------+-------------+
; Simple Multipliers (9-bit)            ; 0           ;
; Simple Multipliers (18-bit)           ; 2           ;
; Embedded Multiplier Blocks            ; --          ;
; Embedded Multiplier 9-bit elements    ; 4           ;
; Signed Embedded Multipliers           ; 1           ;
; Unsigned Embedded Multipliers         ; 1           ;
; Mixed Sign Embedded Multipliers       ; 0           ;
; Variable Sign Embedded Multipliers    ; 0           ;
; Dedicated Input Shift Register Chains ; 0           ;
+---------------------------------------+-------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+--------------------------+
; Partition Merge Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Partition Merge
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Aug 27 15:05:25 2019
Info: Command: quartus_cdb --read_settings_files=off --write_settings_files=off Project3 -c Project3 --merge=on
Info (35007): Using synthesis netlist for partition "Top"
Info (35007): Using synthesis netlist for partition "pzdyqx:nabboc"
Info (35007): Using synthesis netlist for partition "sld_hub:auto_hub"
Info (35007): Using synthesis netlist for partition "sld_signaltap:auto_signaltap_0"
Info (35024): Succesfully connected in-system debug instance "auto_signaltap_0" to all 9 required data inputs, trigger inputs, acquisition clocks, and dynamic pins
Info (35002): Resolved and merged 4 partition(s)
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Warning (21074): Design contains 11 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "Chave[1]"
    Warning (15610): No output dependent on input pin "Chave[2]"
    Warning (15610): No output dependent on input pin "Chave[3]"
    Warning (15610): No output dependent on input pin "Chave[4]"
    Warning (15610): No output dependent on input pin "Chave[5]"
    Warning (15610): No output dependent on input pin "Chave[6]"
    Warning (15610): No output dependent on input pin "Chave[7]"
    Warning (15610): No output dependent on input pin "Chave[8]"
    Warning (15610): No output dependent on input pin "Chave[9]"
    Warning (15610): No output dependent on input pin "Chave[10]"
    Warning (15610): No output dependent on input pin "Chave[11]"
Info (21057): Implemented 3841 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 19 input pins
    Info (21059): Implemented 34 output pins
    Info (21061): Implemented 3593 logic cells
    Info (21064): Implemented 190 RAM segments
    Info (21062): Implemented 4 DSP elements
Info: Quartus II 64-Bit Partition Merge was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4631 megabytes
    Info: Processing ended: Tue Aug 27 15:05:29 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


