<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="30">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PPRDIR/hdl/vhdl/proc_common_pkg.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/family_support.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/pselect_f.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/ipif_pkg.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_pnmon.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_mem.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_adc_if.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/counter_f.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/address_decoder.vhd">
      <FileInfo>
        <Attr Name="Library" Val="axi_lite_ipif_v1_01_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_dma_wr.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_adc_wr.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/slave_attachment.vhd">
      <FileInfo>
        <Attr Name="Library" Val="axi_lite_ipif_v1_01_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/cf_adc_1c.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/axi_lite_ipif.vhd">
      <FileInfo>
        <Attr Name="Library" Val="axi_lite_ipif_v1_01_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/verilog/user_logic.v">
      <FileInfo>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="0"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/axi_adc_1c.vhd">
      <FileInfo>
        <Attr Name="Library" Val="axi_adc_1c_v1_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/or_muxcy.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/hdl/vhdl/or_gate128.vhd">
      <FileInfo>
        <Attr Name="Library" Val="proc_common_v3_00_a"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PPRDIR/component.xml">
      <FileInfo SFType="IPXACT">
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="axi_adc_1c"/>
      <Option Name="TopRTLFile" Val="$PPRDIR/hdl/vhdl/axi_adc_1c.vhd"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../init_cdma_1.0"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../reg_status_1.0"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../acp_1.0"/>
      <Option Name="IPRepoPath" Val="/root/zedboard/IPCore/axi_adc_1c_v1_00_a"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../IPCore/init_cdma_1.0"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../IPCore/cf_lib/edk/pcores/axi_adc_1c_v1_00_a"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../IPCore/cf_lib/edk/pcores/util_spi_3w_v1_00_a"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../IPCore/reg_status_1.0"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../IPCore/acp_1.0"/>
      <Option Name="IPRepoPath" Val="$PPRDIR/../../../../zynq/IP_Core"/>
    </Config>
  </FileSet>
</DARoots>
