# learn_verilog
verilog 新手上路
