# undergraduate-hqing2020
**毕设题目为：用Chisel语言实现RISC-V处理器**

毕业设计WIKI链接：http://os.cs.tsinghua.edu.cn/research/undergraduate/hqing2020 <br/>
本毕设相关文档链接：https://924946804.gitbook.io/chisel-cpu-tutorial/

---
**文件夹说明**<br/>
chisel_cpu---------------为替换过后的verilog代码的CPU<br/>
[论文大纲](paper/README.md)
---
**更新日志**<br/>
2020.4.27<br/>
删除了文件夹quartus_project<br/>
更换chisel_cpu为chisel编译后生成的verilog替换后的verilog CPU<br/>
<br/>
2020.4.21<br/>
上传chisel_cpu和quartus_project<br/>
CPU替换模块为CU、regfile、id、ex、llbitreg<br/>
