 
圖 2. 系統架構。 
 
III. 文獻探討 
         [2]以開迴路放大器取代 Pipelined ADC 中的
第一級，並輔以數位校正電路，有效地降的 ADC
的功率，在 75MS/s 的取樣頻率下可達 12-bit 的解
析度。[3]則完全以開迴路放大器來設計 Pipelined 
ADC 的殘值放大電路，並且採用兩路交錯的方式
來提高轉換速率，使 Pipelined ADC 在 0.18μm 的
製程下達到 6-bit, 800MS/s的轉換速率。[4][5]兩篇
為安捷倫公司分別在 2002 及 2003 ISSCC 上所發
表的論文，其所發表之高速 8-bit 類比數位轉換器
的主要架構為電流切換式開迴路 Pipelined ADC。
配合多組 ADC 交錯轉換的方式使該轉換器操作
在極高的轉換速度。[6]結合切換電容式放大電路
的特性，藉由關掉放大器偏壓電流來切換電容，
使得整體電路的平均功率消耗有效地降低。 
 
IV. 研究方法 
圖 2 所表示為本計畫所提出的系統架構，輸
入參考電壓至全面性增益控制電路，並提供固定
的控制電壓至各電路，使各電路達到穩定的放大
增益。通常 ADC 需要 SHA 來維持整體架構的速
度。另一組非重疊時脈訊號(Non-Overlapped Clock)
輸入至各個電路。每一級所需要的 Non-
overlapped clock 訊號階為下一級的反相 Non-
overlapped clock 訊號。經由輸入類比訊號至 SHA
將類比訊號轉換為離散訊號(Discrete  Signal)後傳
至下一級，ADC 每一級平均貢獻 1.5 個位元，最
後一級採用 2位元快閃式類比與數位轉換器(Flash 
ADC)。因每一級貢獻的位元數有時間延遲的關
係，所以輸出的位元數再經過延遲與誤差校正
(Delay and Error Correction)電路後得到完整的位元
數。 
 
圖 3. 取樣與保持電路。 
 
A. 取樣與保持放大器 
           為了維持ADC整體速度，使用Open-loop  
amplifier與開關所組成SHA電路，如圖 3所示。切
換開關則採用NMOS開關，且使用Non-overlapped 
clock訊號做控制。差動訊號輸入至     Vin+ 與Vin-，
當時脈φ1為 1 時，經由電容CS取樣輸入訊號。當
時脈φ2為 1 時，保持電容CS所儲存之訊號。為了
達到較好的匹配與降低時脈穿越效應(Clock feed-
through)，CS採用 400fF以及虛設(Dummy)電容作
為補償。Open-loop amplifier電路則在後面部分做
詳細介紹。 
 
B. 管線式開迴路放大器 
         本計畫所採用 1.5 位元之MDAC電路，如圖 4
所表示，其組成的方式如同於SHA電路，當時脈
φ1為 1 時，Sin+、Sin-、Sc+、Sc-與Scm為導通，S0-2為
不導通，差動訊號輸入至Vin+與Vin-，經由電容CS
取樣輸入訊號。當時脈φ2為 1時，Sin+、Sin-、Sc+、
Sc-與Scm為不導通，S0-S2則選擇SADC所提供之輸
出訊號導通開關，並經由Open-loop amplifier 輸
出。因  Vp    點存在寄生電容(Cp)，使得Open-loop 
 2
電流並分流至輸入級，為比較狀態。M11-M12不導
通，並將輸出與VDD斷路，比較器輸出比較的結
果。 
 
 
圖 6. 全面性增益控制電路。 
 
D. 全面性增益控制電路 
        全面性增益控制電路用來提供Open-loop 
amplifier的增益，以降低Gain error，如圖 6 所
表示，完全複製一組MDAC電路，經由參考電
壓分壓效果，得到所需要的參考電壓值。此處
採用比較器來取代誤差放大器，以免除偏壓電
流源的需求。當時脈φ1為 1 時，輸入訊號經由
MDAC 輸出放大，當時脈φ2  為 1 時，傳統取樣
保持電路，將MDAC輸出值送至比較器做比
較 ， 再 經 由 低 通 濾 波 器 回 授 至 Open-loop 
amplifier，得到所要的增益控制電壓。因低通濾
波器的元件值較大，所以採用外掛元件，其中
電阻與電容值分別為  20k  歐姆與 10p法拉。 
 
 
圖 7. 誤差校正。 
 
E. 延遲與誤差校正 
        因Pipelined ADC每一級輸出位元數有時間
延遲，所以在每一級輸出位元數加上栓鎖電路
(Latch)讓每一級輸出位元數達到同步輸出。為
了得到最後的 6 位元，將每一級輸出的位元
數，利用全加器 (Full Adder) 做相加，每兩級所
相加的位數，分別得到和(Sum) 與進位(Carry)，
Sum為輸出，進位值則與下一位元做相加，D1
與D6分別為MSB與LSB，如圖 7 所表示。 
 
V. 模擬結果 
圖 8(a)(b)分別表示為Open-loop amp的轉移函
數與增益大小，分別操作在不同的Vctrl，以觀察轉
移函數之線性度與增益放大結果， 線性輸出範圍
約為正負 0.2V ，增益大小範圍約為  4~5.5 ，在前
面提到Pipelined stage的Vp點存在寄生電容(Cp)，使
得Open-loop amplifier電壓增益造成CS與Cp  分壓效
果，可藉由Vctrl來調整增益大小，達到電路所需要
的放大增益。 
積分非線性(Integral nonlinearity, INL)與差動
非線性(differential nonlinearity, DNL)藉由這兩項規
格來表現出ADC的線性度優劣。如圖 9 所示，輸
入振幅為 400 mVp-p，時間為 2560 ns的ramp si-gnal
得到最大與最小DNL為正負 0.6 LSB，最大與最
小INL分別為正 0.7與負 0.5 LSB。 
 4
 
(b) 
圖 10. (a) FFT of 125 MHz at 250 MS/s.  
           (b) FFT of 10 MHz at 250 MS/s. 
 
VI. 結論 
本計畫利用全面性增益控制電路來克服
Open-loop amplifier所造成的增益誤差 ，以操作在
三極管區的電晶體來取代開迴路管線式類比數
位轉換器中放大器的電阻元件，降低製程參數
的變異。將誤差放大器採用比較器實現，以免除
偏壓電流源的需求。實現 6位元 Pipelined ADC，
操作在 250MHz 取樣率，核心電路與時脈驅動電
路分別操作在  1.2V  與 1.8V。 
 
參考文獻 
[1]   David A. Johns, Ken Martin, Analog Integrated Circuit Design. New 
York:Wiley, 1997. 
[2]    B. Murmann and B.E. Boser, “A 12-bit 75-MS/s pipelined ADC using 
open-loop residue amplification,” IEEE Journal of Solid-State Circuits, 
vol. 38, pp. 2040-2050, Dec. 2003. 
[3]    D.-L. Shen, and T.-C. Lee, “A 6-bit 800MS/s Pipelined A/D Converter 
with Open-Loop Amplifiers,“ IEEE J. Solid-State Circuits, vol. 42, no. 
2, pp. 258-268, Feb. 2007. 
[4]    K. Poulton et.al. “A 4GSample/s 8b ADC in 0.35μm CMOS,“ in IEEE 
Int. Solid-State Circuits Conf., Feb. 2002, pp.166-167. 
[5]   K. Poulton et.al. “A 20GS/s 8b ADC with 1MB Memory in 0.18μm 
CMOS,” in IEEE Int. Soled-State Circuits Conf., Feb. 2003, pp.318-
319. 
[6]    J. Crols and M. Steyaert, “Switched-Opamp: An approach to realize full 
CMOS swithed-capacitor circuits at very low power supply voltages,” 
IEEE Journal of Solid-State Circuit, vol. 29, pp.936-942, Dec. 1994. 
[7]   Neil H.E. Weste, David Harris, CMOS VLSI Design A Circuits and 
Systems Perspective, 3th ed. New York: Wesley, 2005. 
[8]   B. Razavi, Design of Analog CMOS Integrated Circuits. New York: 
McGraw-Hill, 2001. 
[9]    Lauri Sumanen, Mikko Waltari, Kari Halonen, “A Mismatch Insensiti-
ve CMOS Dynamic Comparator for Pipelined A/D Converter,” IEEE 
Conference on Electronics Circuits and Systems, vol. 1, pp. 32-35, 
2000. 
[10] Yu-Hsun Chen, and Tai-Cheng Lee, ”A 6-bit 500-Ms/s Digital Self-
Calibrated Pipelined Analog-to-Digital Converter,“ IEEE Asia-Pacific 
Conference on ASIC, Aug. 4-5, 2004. 
 
 6
 
國科會補助專題研究計畫項下出席國際學術會議心得報告 
                                     日期：99 年 11 月 21 日 
                 
一、參加會議經過 
 第 32 屆 IEEE 生物及醫學工程協會年度國際會議(EMBC2010)於 2010 年 8 月 318 日至 9 月 4 日
在阿根廷的首都布宜諾斯艾利斯舉行。此會議是 IEEE 生物及醫學工程協會(EMBS)的年度國際會
議，每年有上千人參加，是該協會社群的年度盛會，也是全世界相關領域的重要研究的參考。今
年 EMBC2010 是該會議舉辦以來首次於南半球的阿根廷首都布宜諾斯艾利斯舉辦。EMBS 的主要
任務是促進工程科學與科技應用於生物醫學上、將知識廣為傳遞於人類、制定各種標準及培養這
方面的人才。而每年定期舉辦的年度會議正扮演著交換各種想法、報告各種研發的近況以及論證
各種主題的重要平台。本次大會內容相當多元，大致區分為 11 個主題，包括生醫訊號處理、醫學
影像處理、感測器及穿戴式技術、生物資訊及建模方法、神經工程…等各個議程。 
 
二、與會心得 
 在此次會議中，本人被安排於「Advanced Sensor Technology」的 Session 中，以「A Linearized 
Current Stimulator for Deep Brain Stimulation」為題，發表研究成果，並與現場與會人士互相交換意
見。會議中亦觀摩了許多相同領域以及不同領域的研究者之研究成果，獲益良多。IEEE EMBC2010
是 IEEE Medicine and Biology Society 的大型會議，許多生醫方面的前瞻性研究均在此會議發表，
為生醫領域的年度盛事。所發表的論文皆收錄在 IEEE 的網路資料庫中。其影響力與重要性自不待
言。會中除了有各國研究人員報告最新的研究成果外，也吸引許多人工業界與實驗室研究人員參
與會議。藉著這次參加國際會議的機會發表研究成果，不僅可以將自己研究的技術介紹給國際上
的相關研究人員認識，也可以觀察他國的研究進度而不至於閉門造車；對於學術交流、增進國際
視野和增廣見聞頗有助益。 
 
三、考察參觀活動(無是項活動者略) 
略 
四、建議 
無 
計畫編號 NSC 98－ 2221 － E － 030 － 017 － 
計畫名稱 開迴路管線式類比數位轉換器之研究 
出國人員
姓名 沈鼎嵐 
服務機構
及職稱 
輔仁大學電機系助理教授 
會議時間 99 年 8 月 31 日至  99 年 9 月 4 日 會議地點 
阿根廷、布宜諾斯艾利斯 
會議名稱 
(中文)第 32 屆 IEEE 生物及醫學工程協會年度國際會議(EMBC2010) 
(英文)32nd Annual International Conference of the IEEE Engineering in Medicine and 
Biology Society(EMBC2010) 
發表論文
題目 
(中文) 應用於深層腦部刺激術的線性化電流刺激器 
(英文) A Linearized Current Stimulator for Deep Brain Stimulation 
國科會補助計畫衍生研發成果推廣資料表
日期:2010/11/22
國科會補助計畫
計畫名稱: 開迴路管線式類比數位轉換器之研究
計畫主持人: 沈鼎嵐
計畫編號: 98-2221-E-030-017- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
