<!doctype html>
<html lang="zh-cn" data-theme="light">
  <head>
    <meta charset="utf-8" />
    <meta name="viewport" content="width=device-width,initial-scale=1" />
    <meta name="generator" content="VuePress 2.0.0-rc.19" />
    <meta name="theme" content="VuePress Theme Hope 2.0.0-rc.71" />
    <style>
      :root {
        --vp-c-bg: #fff;
      }

      [data-theme="dark"] {
        --vp-c-bg: #1b1b1f;
      }

      html,
      body {
        background: var(--vp-c-bg);
      }
    </style>
    <script>
      const userMode = localStorage.getItem("vuepress-theme-hope-scheme");
      const systemDarkMode =
        window.matchMedia &&
        window.matchMedia("(prefers-color-scheme: dark)").matches;

      if (userMode === "dark" || (userMode !== "light" && systemDarkMode)) {
        document.documentElement.setAttribute("data-theme", "dark");
      }
    </script>
    <title>第0讲：前言 | 主页</title><meta name="description" content="vuepress-theme-hope 的文档演示">
    <link rel="preload" href="/FPGA-course/assets/style-BYV_1N69.css" as="style"><link rel="stylesheet" href="/FPGA-course/assets/style-BYV_1N69.css">
    <link rel="modulepreload" href="/FPGA-course/assets/app-K29S6iA3.js"><link rel="modulepreload" href="/FPGA-course/assets/chapter0.html-CpgIi1LZ.js"><link rel="modulepreload" href="/FPGA-course/assets/plugin-vue_export-helper-DlAUqK2U.js">
    <link rel="prefetch" href="/FPGA-course/assets/portfolio.html-QlCIvKLi.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-B8i_OD5Z.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter1.html-Djo-RAxu.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter2.html-zmTa4s5P.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter3.html-C7LsRRY3.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter4.html-CFr5-xwI.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter5.html-Bz1tIc1w.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter6.html-DUxbXo91.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter7.html-DXNAvk6q.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter8.html-C4lxJ3lw.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-jIKdWjFD.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter1.html-BuaSvhcC.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter2.html-DnJDGVTQ.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter3.html-DaCCyhD4.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter4.html-DUrwOm4f.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter5.html-D-VwkNrV.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter6.html-BGTsG_Vq.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/chapter7.html-DcEE7Uau.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-BzxgFc66.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/LED_matrix.html-B_ynuMck.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/Mic_array.html-Cwoz4sxN.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/index.html-CuQBpjhM.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/404.html-daC3bRly.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/mermaid.esm.min-DdQXF56m.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/photoswipe.esm-CMg0yb1C.js" as="script"><link rel="prefetch" href="/FPGA-course/assets/setupDevtools-7MC2TMWH-C1KDIYBi.js" as="script">
  </head>
  <body>
    <div id="app"><!--[--><!--[--><!--[--><span tabindex="-1"></span><a href="#main-content" class="vp-skip-link sr-only">跳至主要內容</a><!--]--><!--[--><div class="theme-container no-navbar external-link-icon has-toc" vp-container><!----><!----><div class="toggle-sidebar-wrapper"><span class="arrow start"></span></div><aside id="sidebar" class="vp-sidebar" vp-sidebar><!----><ul class="vp-sidebar-links"><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/" aria-label="课程简介" iconsizing="both"><!--[--><iconify-icon class="vp-icon" icon="school" width="1em" height="1em" sizing="both"></iconify-icon><!--]-->课程简介<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/portfolio.html" aria-label="作者简介" iconsizing="both"><!--[--><iconify-icon class="vp-icon" icon="house" width="1em" height="1em" sizing="both"></iconify-icon><!--]-->作者简介<!----></a></li><li><section class="vp-sidebar-group"><button class="vp-sidebar-header clickable active" type="button"><!----><span class="vp-sidebar-title">FPGA系统设计</span><span class="vp-arrow down"></span></button><ul class="vp-sidebar-links"><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/" aria-label="FPGA系统设计" iconsizing="both"><!---->FPGA系统设计<!----></a></li><li><a class="route-link route-link-active auto-link vp-sidebar-link active" href="/FPGA-course/book/chapter0.html" aria-label="第0讲：前言" iconsizing="both"><!---->第0讲：前言<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter1.html" aria-label="第1讲：FPGA与CPLD架构基础" iconsizing="both"><!---->第1讲：FPGA与CPLD架构基础<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter2.html" aria-label="第2讲：开源Verilog仿真工具" iconsizing="both"><!---->第2讲：开源Verilog仿真工具<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter3.html" aria-label="第3讲：开源Verilog综合工具" iconsizing="both"><!---->第3讲：开源Verilog综合工具<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter4.html" aria-label="第4讲：FPGA数字接口设计" iconsizing="both"><!---->第4讲：FPGA数字接口设计<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter5.html" aria-label="第5讲：系统级设计技术" iconsizing="both"><!---->第5讲：系统级设计技术<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter6.html" aria-label="第6讲：设计优化技术" iconsizing="both"><!---->第6讲：设计优化技术<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter7.html" aria-label="第7讲：FPGA调试与测试技术深度解析" iconsizing="both"><!---->第7讲：FPGA调试与测试技术深度解析<!----></a></li><li><a class="route-link auto-link vp-sidebar-link" href="/FPGA-course/book/chapter8.html" aria-label="第8讲：前沿技术专题" iconsizing="both"><!---->第8讲：前沿技术专题<!----></a></li></ul></section></li><li><section class="vp-sidebar-group"><button class="vp-sidebar-header clickable" type="button"><!----><span class="vp-sidebar-title">FPGA系统设计实验教程</span><span class="vp-arrow end"></span></button><!----></section></li><li><section class="vp-sidebar-group"><button class="vp-sidebar-header clickable" type="button"><!----><span class="vp-sidebar-title">FPGA项目驱动式课程设计</span><span class="vp-arrow end"></span></button><!----></section></li></ul><!----></aside><!--[--><main id="main-content" class="vp-page"><!--[--><!----><!----><nav class="vp-breadcrumb disable"></nav><div class="vp-page-title"><h1><!---->第0讲：前言</h1><div class="page-info"><span class="page-author-info" aria-label="作者🖊" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon author-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="author icon" name="author"><path d="M649.6 633.6c86.4-48 147.2-144 147.2-249.6 0-160-128-288-288-288s-288 128-288 288c0 108.8 57.6 201.6 147.2 249.6-121.6 48-214.4 153.6-240 288-3.2 9.6 0 19.2 6.4 25.6 3.2 9.6 12.8 12.8 22.4 12.8h704c9.6 0 19.2-3.2 25.6-12.8 6.4-6.4 9.6-16 6.4-25.6-25.6-134.4-121.6-240-243.2-288z"></path></svg><span><span class="page-author-item">周贤中</span></span><span property="author" content="周贤中"></span></span><!----><span class="page-date-info" aria-label="写作日期📅" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon calendar-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="calendar icon" name="calendar"><path d="M716.4 110.137c0-18.753-14.72-33.473-33.472-33.473-18.753 0-33.473 14.72-33.473 33.473v33.473h66.993v-33.473zm-334.87 0c0-18.753-14.72-33.473-33.473-33.473s-33.52 14.72-33.52 33.473v33.473h66.993v-33.473zm468.81 33.52H716.4v100.465c0 18.753-14.72 33.473-33.472 33.473a33.145 33.145 0 01-33.473-33.473V143.657H381.53v100.465c0 18.753-14.72 33.473-33.473 33.473a33.145 33.145 0 01-33.473-33.473V143.657H180.6A134.314 134.314 0 0046.66 277.595v535.756A134.314 134.314 0 00180.6 947.289h669.74a134.36 134.36 0 00133.94-133.938V277.595a134.314 134.314 0 00-133.94-133.938zm33.473 267.877H147.126a33.145 33.145 0 01-33.473-33.473c0-18.752 14.72-33.473 33.473-33.473h736.687c18.752 0 33.472 14.72 33.472 33.473a33.145 33.145 0 01-33.472 33.473z"></path></svg><span data-allow-mismatch="text">2025年3月30日</span><meta property="datePublished" content="2025-03-30T00:00:00.000Z"></span><!----><span class="page-reading-time-info" aria-label="阅读时间⌛" data-balloon-pos="up"><svg xmlns="http://www.w3.org/2000/svg" class="icon timer-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="timer icon" name="timer"><path d="M799.387 122.15c4.402-2.978 7.38-7.897 7.38-13.463v-1.165c0-8.933-7.38-16.312-16.312-16.312H256.33c-8.933 0-16.311 7.38-16.311 16.312v1.165c0 5.825 2.977 10.874 7.637 13.592 4.143 194.44 97.22 354.963 220.201 392.763-122.204 37.542-214.893 196.511-220.2 389.397-4.661 5.049-7.638 11.651-7.638 19.03v5.825h566.49v-5.825c0-7.379-2.849-13.981-7.509-18.9-5.049-193.016-97.867-351.985-220.2-389.527 123.24-37.67 216.446-198.453 220.588-392.892zM531.16 450.445v352.632c117.674 1.553 211.787 40.778 211.787 88.676H304.097c0-48.286 95.149-87.382 213.728-88.676V450.445c-93.077-3.107-167.901-81.297-167.901-177.093 0-8.803 6.99-15.793 15.793-15.793 8.803 0 15.794 6.99 15.794 15.793 0 80.261 63.69 145.635 142.01 145.635s142.011-65.374 142.011-145.635c0-8.803 6.99-15.793 15.794-15.793s15.793 6.99 15.793 15.793c0 95.019-73.789 172.82-165.96 177.093z"></path></svg><span>大约 17 分钟</span><meta property="timeRequired" content="PT17M"></span><!----><!----></div><hr></div><div class="vp-toc-placeholder"><aside id="toc" vp-toc><!----><!--[--><div class="vp-toc-header">此页内容<button type="button" class="print-button" title="打印"><svg xmlns="http://www.w3.org/2000/svg" class="icon print-icon" viewBox="0 0 1024 1024" fill="currentColor" aria-label="print icon" name="print"><path d="M819.2 364.8h-44.8V128c0-17.067-14.933-32-32-32H281.6c-17.067 0-32 14.933-32 32v236.8h-44.8C145.067 364.8 96 413.867 96 473.6v192c0 59.733 49.067 108.8 108.8 108.8h44.8V896c0 17.067 14.933 32 32 32h460.8c17.067 0 32-14.933 32-32V774.4h44.8c59.733 0 108.8-49.067 108.8-108.8v-192c0-59.733-49.067-108.8-108.8-108.8zM313.6 160h396.8v204.8H313.6V160zm396.8 704H313.6V620.8h396.8V864zM864 665.6c0 25.6-19.2 44.8-44.8 44.8h-44.8V588.8c0-17.067-14.933-32-32-32H281.6c-17.067 0-32 14.933-32 32v121.6h-44.8c-25.6 0-44.8-19.2-44.8-44.8v-192c0-25.6 19.2-44.8 44.8-44.8h614.4c25.6 0 44.8 19.2 44.8 44.8v192z"></path></svg></button><div class="arrow end"></div></div><div class="vp-toc-wrapper"><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#pld的概念">PLD的概念</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#pld的分类">PLD的分类</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#pld的特点">PLD的特点</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#pld的应用场景">PLD的应用场景</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#asic的基本概念">ASIC的基本概念</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#asic的分类">ASIC的分类</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#asic的特点">ASIC的特点</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#asic的应用场景">ASIC的应用场景</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#pld与asic的详细对比分析">PLD与ASIC的详细对比分析</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#典型案例">典型案例</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#全球fpga与cpld市场概况">全球FPGA与CPLD市场概况</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga市场">FPGA市场</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#cpld市场">CPLD市场</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#fpga与cpld的市场份额对比">FPGA与CPLD的市场份额对比</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#fpga与cpld的市场驱动因素">FPGA与CPLD的市场驱动因素</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga市场驱动因素">FPGA市场驱动因素</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#cpld市场驱动因素">CPLD市场驱动因素</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#国外fpga厂家介绍">国外FPGA厂家介绍</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#国内fpga厂家介绍">国内FPGA厂家介绍</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#_1-紫光同创-pango-micro">1. 紫光同创 (Pango Micro)</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#_2-复旦微电子-fudan-microelectronics">2. 复旦微电子 (Fudan Microelectronics)</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#_3-安路科技-anlogic">3. 安路科技 (Anlogic)</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#_4-高云半导体-gowin-semiconductor">4. 高云半导体 (Gowin Semiconductor)</a></li><!----><!--]--></ul></li><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level2" href="#fpga与cpld的未来趋势">FPGA与CPLD的未来趋势</a></li><li><ul class="vp-toc-list"><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#fpga未来趋势">FPGA未来趋势</a></li><!----><!--]--><!--[--><li class="vp-toc-item"><a class="route-link vp-toc-link level3" href="#cpld未来趋势">CPLD未来趋势</a></li><!----><!--]--></ul></li><!--]--></ul><div class="vp-toc-marker" style="top:-1.7rem;"></div></div><!--]--><!----></aside></div><!----><div class="theme-hope-content" vp-content><h2 id="pld的概念" tabindex="-1"><a class="header-anchor" href="#pld的概念"><span>PLD的概念</span></a></h2><p>可编程逻辑器件（Programmable Logic Device, PLD）是一类可以通过编程实现特定逻辑功能的集成电路。PLD的主要特点是通过软件工具对硬件进行配置，从而实现不同的逻辑功能。以下是PLD的核心概念：</p><hr><h3 id="pld的分类" tabindex="-1"><a class="header-anchor" href="#pld的分类"><span><strong>PLD的分类</strong></span></a></h3><p>PLD根据其复杂性和功能可以分为以下几类：</p><ol><li><strong>SPLD（简单可编程逻辑器件）</strong>: <ul><li>包括PAL（可编程阵列逻辑）和GAL（通用阵列逻辑）。</li><li>适合实现简单的逻辑功能，如组合逻辑和时序逻辑。</li></ul></li><li><strong>CPLD（复杂可编程逻辑器件）</strong>: <ul><li>由多个SPLD模块和可编程互连资源组成。</li><li>适合实现中等复杂度的逻辑功能，如状态机和接口转换。</li></ul></li><li><strong>FPGA（现场可编程门阵列）</strong>: <ul><li>由大量可配置逻辑块（CLB）、可编程互连资源和I/O单元组成。</li><li>适合实现复杂的逻辑功能，如数字信号处理和通信协议。</li></ul></li></ol><hr><h3 id="pld的特点" tabindex="-1"><a class="header-anchor" href="#pld的特点"><span><strong>PLD的特点</strong></span></a></h3><ul><li><strong>可编程性</strong>: 用户可以通过编程实现不同的逻辑功能。</li><li><strong>灵活性</strong>: 支持动态重构，适合快速原型设计和迭代开发。</li><li><strong>开发周期短</strong>: 相比ASIC，PLD的开发周期显著缩短。</li><li><strong>成本适中</strong>: 适合中小批量生产，无需高昂的流片成本。</li></ul><hr><h3 id="pld的应用场景" tabindex="-1"><a class="header-anchor" href="#pld的应用场景"><span><strong>PLD的应用场景</strong></span></a></h3><ul><li>通信设备（如5G基站、网络交换机）</li><li>工业控制（如PLC、机器人控制）</li><li>消费电子（如视频处理、游戏硬件）</li><li>原型设计与验证（如ASIC设计的前期验证）</li></ul><hr><h2 id="asic的基本概念" tabindex="-1"><a class="header-anchor" href="#asic的基本概念"><span><strong>ASIC的基本概念</strong></span></a></h2><p>专用集成电路（Application-Specific Integrated Circuit, ASIC）是为特定应用定制的集成电路，设计完成后功能固定，无法更改。以下是ASIC的核心概念：</p><hr><h3 id="asic的分类" tabindex="-1"><a class="header-anchor" href="#asic的分类"><span><strong>ASIC的分类</strong></span></a></h3><ol><li><strong>全定制ASIC</strong>: <ul><li>从晶体管级别进行设计，性能最优，但开发成本和时间最高。</li></ul></li><li><strong>半定制ASIC</strong>: <ul><li>基于标准单元库或门阵列进行设计，性能和成本介于全定制和可编程器件之间。</li></ul></li><li><strong>结构化ASIC</strong>: <ul><li>基于预定义的硬件结构进行设计，开发周期较短，成本较低。</li></ul></li></ol><hr><h3 id="asic的特点" tabindex="-1"><a class="header-anchor" href="#asic的特点"><span><strong>ASIC的特点</strong></span></a></h3><ul><li><strong>高性能</strong>: 针对特定应用优化，性能优于PLD。</li><li><strong>低功耗</strong>: 针对特定应用进行功耗优化，功耗低于PLD。</li><li><strong>高成本</strong>: 开发成本高，适合大批量生产。</li><li><strong>开发周期长</strong>: 从设计到流片需要数月甚至数年时间。</li></ul><hr><h3 id="asic的应用场景" tabindex="-1"><a class="header-anchor" href="#asic的应用场景"><span><strong>ASIC的应用场景</strong></span></a></h3><ul><li>消费电子（如智能手机、平板电脑）</li><li>汽车电子（如ADAS、车载娱乐系统）</li><li>数据中心（如AI加速芯片、网络处理器）</li><li>工业设备（如传感器、控制器）</li></ul><hr><h3 id="pld与asic的详细对比分析" tabindex="-1"><a class="header-anchor" href="#pld与asic的详细对比分析"><span>PLD与ASIC的详细对比分析</span></a></h3><p><strong>设计灵活性</strong></p><ul><li><strong>PLD</strong>: <ul><li>高灵活性，可编程实现任意逻辑功能</li><li>支持动态重构</li><li>适合快速原型设计和迭代开发</li><li>适用于需频繁更新的场景</li></ul></li><li><strong>ASIC</strong>: <ul><li>功能固化成品后无法修改</li><li>适合固定功能场景</li><li>设计修改需重新流片，成本高昂</li></ul></li></ul><hr><p><strong>性能</strong></p><ul><li><strong>PLD</strong>: <ul><li>中等复杂度设计适用</li><li>信号传输延迟较高</li><li>适合对性能要求不高的场景</li></ul></li><li><strong>ASIC</strong>: <ul><li>性能最高，针对特定场景优化</li><li>信号传输延迟低</li><li>适合高速通信、AI加速等高性能需求场景</li></ul></li></ul><hr><p><strong>功耗</strong></p><ul><li><strong>PLD</strong>: <ul><li>功耗较高（静态/动态）</li><li>适合对功耗要求宽松的场景</li></ul></li><li><strong>ASIC</strong>: <ul><li>功耗最低，经定制优化</li><li>适合移动设备、物联网等低功耗场景</li></ul></li></ul><hr><p><strong>成本</strong></p><ul><li><strong>PLD</strong>: <ul><li>中等成本，中小批量生产适用</li><li>开发成本低，无流片费用</li></ul></li><li><strong>ASIC</strong>: <ul><li>大批量时单位成本低</li><li>流片成本高昂</li><li>适合大规模生产分摊成本</li></ul></li></ul><hr><p><strong>开发周期</strong></p><ul><li><strong>PLD</strong>: <ul><li>周期短（数周至数月）</li><li>设计流程简单</li><li>适合时间紧迫项目</li></ul></li><li><strong>ASIC</strong>: <ul><li>周期长（数月至数年）</li><li>需复杂物理设计和验证流程</li><li>适合长期高要求项目</li></ul></li></ul><hr><p><strong>开发工具</strong></p><ul><li><strong>PLD</strong>: <ul><li>需专用EDA工具（如Vivado, Quartus）</li><li>工具链成熟，快速验证</li><li>适合PLD工程师</li></ul></li><li><strong>ASIC</strong>: <ul><li>需ASIC工具链（如Cadence, Synopsys）</li><li>工具复杂，需专业团队</li><li>适用经验丰富的ASIC工程师</li></ul></li></ul><hr><p><strong>适用场景</strong></p><ul><li><strong>PLD</strong>: <ul><li>通信设备（5G基站、交换机）</li><li>工业控制（PLC、机器人）</li><li>消费电子（视频处理）</li><li>ASIC原型验证</li></ul></li><li><strong>ASIC</strong>: <ul><li>消费电子（手机、平板）</li><li>汽车电子（ADAS）</li><li>数据中心（AI加速器）</li><li>工业设备（传感器）</li></ul></li></ul><hr><p><strong>量产成本</strong></p><ul><li><strong>PLD</strong>: <ul><li>中小批量成本较高</li><li>单位成本随规模降低</li></ul></li><li><strong>ASIC</strong>: <ul><li>大批量单位成本极低</li><li>适合大规模生产</li></ul></li></ul><hr><p><strong>可编程性</strong></p><ul><li><strong>PLD</strong>: <ul><li>可重复编程和动态重构</li><li>支持功能灵活调整</li></ul></li><li><strong>ASIC</strong>: <ul><li>功能固化成形后不可修改</li></ul></li></ul><hr><p><strong>集成度</strong></p><ul><li><strong>PLD</strong>: <ul><li>高集成度（数百万逻辑单元）</li><li>支持复杂算法和协议</li></ul></li><li><strong>ASIC</strong>: <ul><li>定制化集成更多模块</li><li>优化集成度和性能</li></ul></li></ul><p><strong>设计复杂度</strong></p><ul><li><strong>PLD</strong>: <ul><li>中等复杂度，适用中小规模设计</li><li>工具提供丰富IP核</li></ul></li><li><strong>ASIC</strong>: <ul><li>复杂度高，需完整流程（逻辑设计→物理设计→流片）</li><li>需大型专业团队</li></ul></li></ul><hr><p><strong>风险与可靠性</strong></p><ul><li><strong>PLD</strong>: <ul><li>风险低（可重新编程修复）</li><li>适合原型验证</li><li>可靠性依赖器件寿命</li></ul></li><li><strong>ASIC</strong>: <ul><li>风险高（需重新流片修复错误）</li><li>需充分验证设计</li><li>高可靠性（经应用优化）</li></ul></li></ul><hr><p><strong>生态系统</strong></p><ul><li><strong>PLD</strong>: <ul><li>成熟生态（工具、IP核、社区）</li><li>厂商支持完善（Xilinx/Intel）</li><li>适合中小企业和初创</li></ul></li><li><strong>ASIC</strong>: <ul><li>需专业团队和代工厂（TSMC/三星）</li><li>工具链复杂，成本高昂</li><li>适合大企业或资金充足项目</li></ul></li></ul><hr><h4 id="关键总结" tabindex="-1"><a class="header-anchor" href="#关键总结"><span>关键总结</span></a></h4><h4 id="特性对比" tabindex="-1"><a class="header-anchor" href="#特性对比"><span>特性对比</span></a></h4><ul><li><p><strong>灵活性与成本</strong>:</p><ul><li><strong>PLD优势场景</strong>: 快速迭代、中小批量、功能待定</li><li><strong>ASIC优势场景</strong>: 功能固化、超大规模量产、高性能/低功耗需求</li></ul></li><li><p><strong>风险控制</strong>:</p><ul><li><strong>PLD优势场景</strong>: 低风险原型验证、设计调试灵活</li><li><strong>ASIC优势场景</strong>: 高风险需前置验证、但量产可靠性极高</li></ul></li><li><p><strong>适用阶段</strong>:</p><ul><li><strong>PLD优势场景</strong>: 前期开发验证、动态需求场景</li><li><strong>ASIC优势场景</strong>: 成熟方案固化、长期稳定量产</li></ul></li></ul><hr><h4 id="生态系统" tabindex="-1"><a class="header-anchor" href="#生态系统"><span>生态系统</span></a></h4><p>PLD（可编程逻辑器件）和ASIC（专用集成电路）在生态系统方面的对比：</p><p><strong>生态系统成熟度</strong></p><ul><li><strong>PLD</strong>: 成熟度高，形成了完整的工具链和社区支持体系。</li><li><strong>ASIC</strong>: 复杂度高，需要专业供应链体系支撑。</li></ul><p><strong>核心厂商</strong></p><ul><li><strong>PLD</strong>: Xilinx（现隶属于AMD）、Intel（Altera系列）、莱迪思半导体等。</li><li><strong>ASIC</strong>: 台积电（TSMC）、三星、GlobalFoundries等晶圆代工厂。</li></ul><hr><p><strong>关键资源</strong></p><ul><li><strong>PLD</strong>: <ul><li>丰富的IP核库</li><li>可视化开发工具链</li><li>开发者社区和开源项目</li></ul></li><li><strong>ASIC</strong>: <ul><li>PDK（工艺设计套件）</li><li>硅验证IP</li><li>第三方设计服务（如ARM授权核）</li></ul></li></ul><hr><p><strong>技术支持</strong></p><ul><li><strong>PLD</strong>: <ul><li>官方培训课程</li><li>在线论坛和文档支持</li><li>参考设计及应用手册</li></ul></li><li><strong>ASIC</strong>: <ul><li>需要付费技术支持协议</li><li>依赖设计服务公司（如Cadence/Synopsys专业支持）</li></ul></li></ul><hr><p><strong>准入门槛</strong></p><ul><li><strong>PLD</strong>: <ul><li>较低：开发板价格亲民（百至万元级），个人开发者可通过学习掌握基础开发。</li></ul></li><li><strong>ASIC</strong>: <ul><li>极高：需要数百万美元起投的流片费用，要求掌握完整的IC设计方法论。</li></ul></li></ul><hr><p><strong>协作体系</strong></p><ul><li><strong>PLD</strong>: <ul><li>高校合作计划</li><li>创客社区支持</li><li>云平台开发环境（如AWS FPGA）</li></ul></li><li><strong>ASIC</strong>: <ul><li>EDA厂商联盟</li><li>设计服务生态链（IP供应商→设计公司→封测厂）</li><li>专业代工生态系统</li></ul></li></ul><hr><p><strong>成本特征</strong></p><ul><li><strong>PLD</strong>: <ul><li>前期投入成本低</li><li>按需购买开发许可</li><li>硬件成本随型号递增</li></ul></li><li><strong>ASIC</strong>: <ul><li>NRE（非重复性工程）费用极高（百万美元级）</li><li>需要长期维护成本</li><li>MPW（多项目晶圆）可降低初期成本</li></ul></li></ul><hr><p><strong>适用项目规模</strong></p><ul><li><strong>PLD</strong>: <ul><li>最适合中小团队验证项目、研究性课题和产品前期开发阶段。</li></ul></li><li><strong>ASIC</strong>: <ul><li>仅适合千万级预算项目、明确量产的成熟设计以及需长期维护迭代的旗舰产品。</li></ul></li></ul><hr><p><strong>敏捷开发支持</strong></p><ul><li><strong>PLD</strong>: <ul><li>支持动态局部重配置、软硬件协同开发和快速迭代验证。</li></ul></li><li><strong>ASIC</strong>: <ul><li>仅支持硅前仿真验证，流片后无法修改，迭代周期以季度/年为单位计算。</li></ul></li></ul><hr><p><strong>风险缓冲机制</strong></p><ul><li><strong>PLD</strong>: <ul><li>可重复编程降低出错成本</li><li>支持硬件热修复</li><li>多版本并行开发</li></ul></li><li><strong>ASIC</strong>: <ul><li>需通过FIB（聚焦离子束）修改芯片</li><li>金属掩模费用高昂</li><li>重大错误可能导致项目流产</li></ul></li></ul><hr><h3 id="典型案例" tabindex="-1"><a class="header-anchor" href="#典型案例"><span>典型案例</span></a></h3><h4 id="pld的典型应用" tabindex="-1"><a class="header-anchor" href="#pld的典型应用"><span>PLD的典型应用</span></a></h4><ul><li>通信设备: 5G基站、网络交换机等设备中，FPGA用于实现高速信号处理和协议转换。</li><li>工业控制: PLC（可编程逻辑控制器）和机器人控制中，CPLD用于实现逻辑控制和接口转换。</li><li>消费电子: 视频处理、游戏硬件等设备中，FPGA用于实现图像处理和算法加速。</li><li>原型设计与验证: 在ASIC设计的前期，FPGA用于功能验证和性能测试。</li></ul><hr><h4 id="asic的典型应用" tabindex="-1"><a class="header-anchor" href="#asic的典型应用"><span>ASIC的典型应用</span></a></h4><ul><li>消费电子: 智能手机、平板电脑等设备中，ASIC用于实现处理器、基带芯片和图像传感器。</li><li>汽车电子: ADAS（高级驾驶辅助系统）和车载娱乐系统中，ASIC用于实现传感器处理和控制算法。</li><li>数据中心: AI加速芯片和网络处理器中，ASIC用于实现高性能计算和数据传输。</li><li>工业设备: 传感器和控制器中，ASIC用于实现高精度测量和控制逻辑。</li></ul><hr><h2 id="全球fpga与cpld市场概况" tabindex="-1"><a class="header-anchor" href="#全球fpga与cpld市场概况"><span><strong>全球FPGA与CPLD市场概况</strong></span></a></h2><p>FPGA和CPLD是可编程逻辑器件（PLD）的两大主要类别，广泛应用于通信、工业控制、消费电子、汽车电子、数据中心等领域。以下是两者的市场现状：</p><h3 id="fpga市场" tabindex="-1"><a class="header-anchor" href="#fpga市场"><span><strong>FPGA市场</strong></span></a></h3><ul><li><strong>市场规模</strong>: 根据市场研究机构的数据，2022年全球FPGA市场规模约为 <strong>80亿美元</strong>，预计到2027年将增长至 <strong>120亿美元</strong>，年均复合增长率（CAGR）约为 <strong>8%</strong>。</li><li><strong>主要应用领域</strong>: <ul><li>通信（5G、基站、网络设备）：占比约 <strong>40%</strong></li><li>数据中心（AI加速、云计算）：占比约 <strong>25%</strong></li><li>工业控制（自动化、机器人）：占比约 <strong>15%</strong></li><li>汽车电子（ADAS、智能驾驶）：占比约 <strong>10%</strong></li><li>消费电子（视频处理、游戏）：占比约 <strong>10%</strong></li></ul></li><li><strong>竞争格局</strong>: <ul><li>国际巨头主导：Xilinx（现为AMD旗下）和Intel（Altera）占据全球FPGA市场约 **80%**的份额。</li><li>国内厂商崛起：紫光同创、复旦微电子、高云半导体等国内企业逐步扩大市场份额，但总体占比仍较低（约 <strong>5%-10%</strong>）。</li></ul></li></ul><hr><h3 id="cpld市场" tabindex="-1"><a class="header-anchor" href="#cpld市场"><span><strong>CPLD市场</strong></span></a></h3><ul><li><strong>市场规模</strong>: CPLD市场规模相对较小，2022年全球市场规模约为 <strong>10亿美元</strong>，预计到2027年将增长至 <strong>12亿美元</strong>，年均复合增长率（CAGR）约为 <strong>3%</strong>。</li><li><strong>主要应用领域</strong>: <ul><li>工业控制（逻辑控制、接口转换）：占比约 <strong>50%</strong></li><li>消费电子（显示驱动、电源管理）：占比约 <strong>30%</strong></li><li>通信（协议转换、信号处理）：占比约 <strong>20%</strong></li></ul></li><li><strong>竞争格局</strong>: <ul><li>国际厂商主导：Lattice Semiconductor和Microchip（收购Atmel）占据全球CPLD市场的主要份额。</li><li>国内厂商参与：国内企业在CPLD领域的布局较少，市场份额较低。</li></ul></li></ul><hr><h2 id="fpga与cpld的市场份额对比" tabindex="-1"><a class="header-anchor" href="#fpga与cpld的市场份额对比"><span><strong>FPGA与CPLD的市场份额对比</strong></span></a></h2><p>以下是FPGA与CPLD在全球市场中的份额对比：</p><p>在全球可编程逻辑器件市场中，FPGA和CPLD的市场表现存在明显差异：</p><ul><li><p><strong>FPGA</strong>:</p><ul><li>2022年市场规模：80亿美元</li><li>2027年预测市场规模：120亿美元</li><li>年均复合增长率（CAGR）：8%</li><li>主要厂商：赛灵思（现隶属于AMD）、英特尔（Altera系列）、紫光同创、复旦微电子</li></ul></li><li><p><strong>CPLD</strong>:</p><ul><li>2022年市场规模：10亿美元</li><li>2027年预测市场规模：12亿美元</li><li>年均复合增长率（CAGR）：3%</li><li>主要厂商：莱迪思半导体、微芯科技</li></ul></li></ul><hr><p>FPGA的高增长主要得益于其在高性能计算、通信和人工智能等领域的广泛应用，而CPLD则因其处理能力有限，更多应用于复杂度较低的场景，市场增长相对较慢。</p><hr><h2 id="fpga与cpld的市场驱动因素" tabindex="-1"><a class="header-anchor" href="#fpga与cpld的市场驱动因素"><span><strong>FPGA与CPLD的市场驱动因素</strong></span></a></h2><h3 id="fpga市场驱动因素" tabindex="-1"><a class="header-anchor" href="#fpga市场驱动因素"><span><strong>FPGA市场驱动因素</strong></span></a></h3><ol><li><strong>5G通信的普及</strong>: 5G基站和网络设备对高性能FPGA的需求大幅增加。</li><li><strong>数据中心与AI加速</strong>: FPGA在数据中心中用于AI加速、云计算和边缘计算，需求持续增长。</li><li><strong>汽车电子发展</strong>: 智能驾驶和ADAS系统对FPGA的需求快速上升。</li><li><strong>国产化替代</strong>: 国内厂商在FPGA领域的技术进步和国产化政策推动市场增长。</li></ol><h3 id="cpld市场驱动因素" tabindex="-1"><a class="header-anchor" href="#cpld市场驱动因素"><span><strong>CPLD市场驱动因素</strong></span></a></h3><ol><li><strong>工业控制需求</strong>: CPLD在工业自动化、逻辑控制和接口转换中的应用稳定增长。</li><li><strong>消费电子升级</strong>: 显示驱动、电源管理等场景对CPLD的需求保持稳定。</li><li><strong>低成本优势</strong>: CPLD相比FPGA成本更低，适合中小规模逻辑设计。</li></ol><hr><h3 id="国外fpga厂家介绍" tabindex="-1"><a class="header-anchor" href="#国外fpga厂家介绍"><span>国外FPGA厂家介绍</span></a></h3><p>在全球FPGA（现场可编程门阵列）市场中，赛灵思（Xilinx）、**英特尔（Intel）和莱迪思半导体（Lattice Semiconductor）**是三家最具影响力的厂商。它们凭借各自的技术优势和产品布局，占据了FPGA市场的主要份额。</p><hr><h4 id="赛灵思-xilinx" tabindex="-1"><a class="header-anchor" href="#赛灵思-xilinx"><span>赛灵思（Xilinx）</span></a></h4><p>公司简介：赛灵思成立于1984年，是FPGA技术的开创者，也是全球FPGA市场的领导者。2022年，赛灵思被AMD收购，进一步增强了其在高性能计算领域的竞争力。 主要产品：</p><ul><li>Virtex系列：面向高性能计算、数据中心和通信领域，提供高逻辑密度和强大计算能力。</li><li>Kintex系列：平衡性能和功耗，适用于工业自动化、医疗设备和视频处理等中端市场。</li><li>Artix系列：低功耗、低成本，适合消费电子和嵌入式应用。</li><li>Zynq系列：将FPGA与ARM处理器集成，广泛应用于嵌入式系统和物联网设备。</li></ul><p>市场占有率：赛灵思长期占据FPGA市场的领先地位，2021年市场占有率约为50%左右。</p><hr><h4 id="英特尔-intel" tabindex="-1"><a class="header-anchor" href="#英特尔-intel"><span>英特尔（Intel）</span></a></h4><p>公司简介：英特尔通过2015年收购阿尔特拉（Altera）进入FPGA市场，成为赛灵思的主要竞争对手。英特尔将FPGA技术与其处理器产品线结合，推动其在数据中心和人工智能领域的发展。 主要产品：</p><ul><li>Stratix系列：高性能FPGA，面向数据中心加速、5G通信和军事应用。</li><li>Arria系列：中端FPGA，适用于视频处理、工业自动化和汽车电子。</li><li>Cyclone系列：低成本、低功耗FPGA，适合消费电子和物联网设备。</li><li>Agilex系列：英特尔最新一代FPGA，采用10nm工艺，支持AI加速和高性能计算。</li></ul><p>市场占有率：英特尔（Altera）在FPGA市场的占有率约为35%，是赛灵思的主要竞争对手。</p><hr><h4 id="莱迪思半导体-lattice-semiconductor" tabindex="-1"><a class="header-anchor" href="#莱迪思半导体-lattice-semiconductor"><span>莱迪思半导体（Lattice Semiconductor）</span></a></h4><p>公司简介：莱迪思半导体成立于1983年，专注于低功耗、小尺寸FPGA市场，主要服务于消费电子、工业和通信领域。 主要产品：</p><ul><li>iCE系列：超低功耗FPGA，适用于移动设备、物联网和可穿戴设备。</li><li>ECP系列：低成本FPGA，面向工业自动化和消费电子。</li><li>CrossLink系列：专为视频桥接和传感器接口设计，广泛应用于汽车和工业领域。</li><li>MachXO系列：小尺寸FPGA，适合嵌入式系统和通信设备。</li></ul><p>市场占有率：莱迪思在FPGA市场的占有率约为5%-7%，主要在中低端市场占据一席之地。 市场格局 赛灵思和英特尔：这两家公司占据了FPGA市场约85%的份额，主要竞争集中在高性能FPGA领域，尤其是在数据中心、5G通信和人工智能等高端应用场景。 莱迪思半导体：专注于低功耗和小尺寸FPGA市场，凭借差异化的产品策略在特定领域保持竞争力。 其他厂商：包括Microchip（收购Microsemi）和Achronix等，市场份额较小，但在特定应用领域也有一定影响力。</p><hr><p>FPGA市场呈现高度集中的特点，赛灵思和英特尔作为行业双雄，主导了高性能FPGA领域；而莱迪思半导体则通过差异化定位，在低功耗和小尺寸市场占据一席之地。随着人工智能、5G通信和数据中心等新兴领域的快速发展，FPGA市场预计将继续保持增长，竞争也将更加激烈。</p><h2 id="国内fpga厂家介绍" tabindex="-1"><a class="header-anchor" href="#国内fpga厂家介绍"><span>国内FPGA厂家介绍</span></a></h2><h3 id="_1-紫光同创-pango-micro" tabindex="-1"><a class="header-anchor" href="#_1-紫光同创-pango-micro"><span>1. <strong>紫光同创 (Pango Micro)</strong></span></a></h3><ul><li><strong>简介</strong>: 紫光同创是紫光集团旗下的FPGA设计公司，专注于高性能FPGA芯片的研发与生- <strong>产品</strong>: <ul><li>Logos系列：中低端FPGA，适用于消费电子、工业控制等领域。</li><li>Titan系列：高端FPGA，面向通信、数据中心等高性能场景。</li></ul></li><li><strong>优势</strong>: 国产化程度高，性价比优势明显，生态逐步完善。</li></ul><hr><h3 id="_2-复旦微电子-fudan-microelectronics" tabindex="-1"><a class="header-anchor" href="#_2-复旦微电子-fudan-microelectronics"><span>2. <strong>复旦微电子 (Fudan Microelectronics)</strong></span></a></h3><ul><li><strong>简介</strong>: 复旦微电子是国内领先的集成电路设计企业，FPGA是其重要业务之一。</li><li><strong>产品</strong>: <ul><li>FMQL系列：基于ARM+FPGA架构的SoC芯片，适用于嵌入式系统。</li><li>FPGA系列：覆盖中低端市场，应用于工业控制、医疗设备等领域。</li></ul></li><li><strong>优势</strong>: 技术积累深厚，产品线丰富，支持国产化替代。</li></ul><hr><h3 id="_3-安路科技-anlogic" tabindex="-1"><a class="header-anchor" href="#_3-安路科技-anlogic"><span>3. <strong>安路科技 (Anlogic)</strong></span></a></h3><ul><li><strong>简介</strong>: 安路科技是一家专注于FPGA芯片设计的高科技企业，致力于提供高性能、低功耗的FPGA解决方案。</li><li><strong>产品</strong>: <ul><li>Eagle系列：低功耗FPGA，适用于物联网、可穿戴设备等场景。</li><li>Phoenix系列：高性能FPGA，面向通信、视频处理等领域。</li></ul></li><li><strong>优势</strong>: 低功耗设计突出，产品性能稳定，生态逐步完善。</li></ul><hr><h3 id="_4-高云半导体-gowin-semiconductor" tabindex="-1"><a class="header-anchor" href="#_4-高云半导体-gowin-semiconductor"><span>4. <strong>高云半导体 (Gowin Semiconductor)</strong></span></a></h3><ul><li><strong>简介</strong>: 高云半导体是国内新兴的FPGA设计公司，专注于中小容量FPGA市场。</li><li><strong>产品</strong>: <ul><li>LittleBee系列：低成本FPGA，适用于消费电子、工业控制等领域。</li><li>Arora系列：中端FPGA，面向通信、视频处理等场景。</li></ul></li><li><strong>优势</strong>: 产品性价比高，开发工具易用，生态逐步完善。</li></ul><hr><p>国内FPGA厂家近年来发展迅速，产品覆盖从低端到高端的多个市场，逐步缩小与国际巨头的差距。随着国产化替代需求的增加，这些厂家在技术研发、生态建设等方面不断取得突破，未来有望在全球FPGA市场中占据更重要的地位。</p><hr><h2 id="fpga与cpld的未来趋势" tabindex="-1"><a class="header-anchor" href="#fpga与cpld的未来趋势"><span><strong>FPGA与CPLD的未来趋势</strong></span></a></h2><h3 id="fpga未来趋势" tabindex="-1"><a class="header-anchor" href="#fpga未来趋势"><span><strong>FPGA未来趋势</strong></span></a></h3><ol><li><strong>高性能与低功耗结合</strong>: FPGA将向更高性能、更低功耗的方向发展，满足数据中心和AI应用的需求。</li><li><strong>异构计算</strong>: FPGA与CPU、GPU的协同计算将成为主流，推动FPGA在异构计算中的应用。</li><li><strong>国产化加速</strong>: 国内FPGA厂商将逐步扩大市场份额，推动国产化替代进程。</li></ol><h3 id="cpld未来趋势" tabindex="-1"><a class="header-anchor" href="#cpld未来趋势"><span><strong>CPLD未来趋势</strong></span></a></h3><ol><li><strong>小型化与集成化</strong>: CPLD将向更小型化、更高集成度的方向发展，满足消费电子和工业控制的需求。</li><li><strong>低成本解决方案</strong>: CPLD将继续作为低成本、低功耗的逻辑解决方案，在特定领域保持竞争力。</li><li><strong>新兴应用拓展</strong>: CPLD在物联网、智能家居等新兴领域的应用有望逐步增加。</li></ol></div><!----><footer class="vp-page-meta"><!----><div class="vp-meta-item git-info"><div class="update-time"><span class="vp-meta-label">上次编辑于: </span><span class="vp-meta-info" data-allow-mismatch="text">2025/6/8 09:14:20</span></div><div class="contributors"><span class="vp-meta-label">贡献者: </span><!--[--><!--[--><span class="vp-meta-info" title="email: zhouxzh@gdut.edu.cn">Xianzhong Zhou</span><!--]--><!--]--></div></div></footer><nav class="vp-page-nav"><a class="route-link route-link-active auto-link prev" href="/FPGA-course/book/" aria-label="FPGA系统设计" iconsizing="both"><div class="hint"><span class="arrow start"></span>上一页</div><div class="link"><!---->FPGA系统设计</div></a><a class="route-link auto-link next" href="/FPGA-course/book/chapter1.html" aria-label="第1讲：FPGA与CPLD架构基础" iconsizing="both"><div class="hint">下一页<span class="arrow end"></span></div><div class="link">第1讲：FPGA与CPLD架构基础<!----></div></a></nav><!----><!----><!--]--></main><!--]--><!----></div><!--]--><!--]--><!--[--><!----><!--[--><!--]--><!--]--><!--]--></div>
    <script type="module" src="/FPGA-course/assets/app-K29S6iA3.js" defer></script>
  </body>
</html>
