TimeQuest Timing Analyzer report for GR8RAM
Mon Apr 19 01:27:24 2021
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C25M'
 12. Setup: 'PHI0'
 13. Hold: 'PHI0'
 14. Hold: 'C25M'
 15. Recovery: 'C25M'
 16. Removal: 'C25M'
 17. Minimum Pulse Width: 'C25M'
 18. Minimum Pulse Width: 'PHI0'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Output Enable Times
 26. Minimum Output Enable Times
 27. Output Disable Times
 28. Minimum Output Disable Times
 29. Setup Transfers
 30. Hold Transfers
 31. Recovery Transfers
 32. Removal Transfers
 33. Report TCCS
 34. Report RSKM
 35. Unconstrained Paths
 36. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; GR8RAM                                                            ;
; Device Family      ; MAX II                                                            ;
; Device Name        ; EPM240T100C5                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; C25M       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C25M } ;
; PHI0       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { PHI0 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+--------------------------------------------------+
; Fmax Summary                                     ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.46 MHz ; 100.46 MHz      ; C25M       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Setup Summary                  ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -9.468 ; -696.810      ;
; PHI0  ; 0.212  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; PHI0  ; -0.265 ; -0.265        ;
; C25M  ; 1.374  ; 0.000         ;
+-------+--------+---------------+


+--------------------------------+
; Recovery Summary               ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -4.404 ; -127.716      ;
+-------+--------+---------------+


+-------------------------------+
; Removal Summary               ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C25M  ; 4.850 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C25M  ; -2.289 ; -2.289        ;
; PHI0  ; -2.289 ; -2.289        ;
+-------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup: 'C25M'                                                                                                  ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; -9.468 ; RAMSpecSELr    ; SA[1]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 7.344      ;
; -9.201 ; RAMSpecSELr    ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 7.077      ;
; -9.122 ; nWEr           ; Addr[0]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[1]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[2]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[3]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[4]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[5]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[6]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.122 ; nWEr           ; Addr[7]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.998      ;
; -9.097 ; RAMSpecSELr    ; SA[0]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.973      ;
; -9.073 ; nWEr           ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.949      ;
; -9.028 ; nWEr           ; Addr[23]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[16]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[17]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[18]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[19]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[20]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[21]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -9.028 ; nWEr           ; Addr[22]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.904      ;
; -8.999 ; RAMSpecSELr    ; SA[7]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.875      ;
; -8.954 ; PS[0]          ; SA[2]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.621      ;
; -8.925 ; nWEr           ; Addr[10]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[11]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[12]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[13]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[14]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[15]       ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[8]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.925 ; nWEr           ; Addr[9]        ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.801      ;
; -8.873 ; RAMSpecSELr    ; SA[5]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.749      ;
; -8.872 ; PS[0]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.872 ; PS[0]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.539      ;
; -8.795 ; RAMSpecSELr    ; SA[8]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.671      ;
; -8.778 ; PS[0]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.778 ; PS[0]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.445      ;
; -8.765 ; nWEr           ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.641      ;
; -8.729 ; ROMSpecRDr     ; RCKE~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.605      ;
; -8.728 ; PS[1]          ; IS.state_bit_2 ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.395      ;
; -8.675 ; PS[0]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.675 ; PS[0]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.342      ;
; -8.610 ; PS[2]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.610 ; PS[2]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.277      ;
; -8.590 ; RAMSpecSELr    ; SA[6]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.466      ;
; -8.589 ; RAMSpecSELr    ; SA[4]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.465      ;
; -8.579 ; RAMSpecSELr    ; SA[3]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.455      ;
; -8.559 ; RAMSpecSELr    ; SA[2]~reg0     ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.435      ;
; -8.516 ; PS[2]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[17]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[18]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[19]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[20]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[21]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.516 ; PS[2]          ; Addr[22]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.183      ;
; -8.469 ; RAMSpecSELr    ; nRCS~reg0      ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.345      ;
; -8.461 ; PS[1]          ; Addr[0]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[1]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[2]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[3]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[4]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[5]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[6]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.461 ; PS[1]          ; Addr[7]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.128      ;
; -8.413 ; PS[2]          ; Addr[10]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[11]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[12]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[13]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[14]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[15]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[8]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.413 ; PS[2]          ; Addr[9]        ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.080      ;
; -8.403 ; IS.state_bit_0 ; SA[1]~reg0     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.070      ;
; -8.384 ; nWEr           ; SDOE           ; PHI0         ; C25M        ; 1.000        ; -2.791     ; 6.260      ;
; -8.367 ; PS[1]          ; Addr[23]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.034      ;
; -8.367 ; PS[1]          ; Addr[16]       ; C25M         ; C25M        ; 1.000        ; 0.000      ; 9.034      ;
+--------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Setup: 'PHI0'                                                                                         ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.212 ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 1.000        ; 2.791      ; 3.246      ;
; 0.711 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 1.000        ; 2.791      ; 2.747      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Hold: 'PHI0'                                                                                           ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.265 ; IOROMEN   ; ROMSpecRDr  ; C25M         ; PHI0        ; 0.000        ; 2.791      ; 2.747      ;
; 0.234  ; REGEN     ; RAMSpecSELr ; C25M         ; PHI0        ; 0.000        ; 2.791      ; 3.246      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold: 'C25M'                                                                                                  ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+
; 1.374 ; WRD[6]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.595      ;
; 1.375 ; WRD[7]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.596      ;
; 1.396 ; nRESr0         ; nRESr          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.617      ;
; 1.518 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; 0.000        ; 3.458      ; 5.197      ;
; 1.653 ; WRD[0]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.874      ;
; 1.653 ; WRD[5]         ; WRD[7]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.874      ;
; 1.654 ; WRD[2]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.875      ;
; 1.657 ; nRESout~reg0   ; nRESout~reg0   ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.878      ;
; 1.693 ; PS[1]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.914      ;
; 1.768 ; WRD[2]         ; WRD[2]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 1.989      ;
; 1.783 ; PHI0r1         ; PHI0r2         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.004      ;
; 1.827 ; WRD[5]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.048      ;
; 1.836 ; WRD[3]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.057      ;
; 1.837 ; WRD[1]         ; WRD[1]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.058      ;
; 1.942 ; PS[2]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.163      ;
; 2.004 ; IS.state_bit_0 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.225      ;
; 2.018 ; PHI0           ; PHI0r1         ; PHI0         ; C25M        ; -0.500       ; 3.458      ; 5.197      ;
; 2.084 ; LS[13]         ; LS[13]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.305      ;
; 2.107 ; LS[7]          ; LS[7]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.328      ;
; 2.117 ; Addr[10]       ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[1]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[2]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; Addr[9]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.338      ;
; 2.121 ; WRD[3]         ; WRD[5]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.342      ;
; 2.124 ; Addr[16]       ; Addr[16]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.345      ;
; 2.125 ; Addr[8]        ; Addr[8]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.346      ;
; 2.126 ; Bank           ; Bank           ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; LS[4]          ; LS[4]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[15]       ; Addr[15]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[17]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.126 ; Addr[18]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; Addr[23]       ; Addr[23]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.348      ;
; 2.131 ; PS[2]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.352      ;
; 2.135 ; Addr[7]        ; Addr[7]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.356      ;
; 2.137 ; PS[3]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.358      ;
; 2.142 ; Addr[0]        ; Addr[0]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.363      ;
; 2.144 ; LS[6]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.144 ; LS[8]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.144 ; LS[9]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.144 ; LS[0]          ; LS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.365      ;
; 2.147 ; LS[0]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.368      ;
; 2.165 ; PS[1]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.386      ;
; 2.212 ; Addr[19]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.433      ;
; 2.213 ; WRD[4]         ; WRD[6]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.434      ;
; 2.230 ; Addr[21]       ; Addr[21]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.451      ;
; 2.231 ; Addr[20]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.231 ; Addr[22]       ; Addr[22]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.452      ;
; 2.232 ; Addr[11]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.232 ; LS[5]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.453      ;
; 2.241 ; Addr[3]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.462      ;
; 2.248 ; LS[12]         ; LS[12]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.469      ;
; 2.249 ; Addr[14]       ; Addr[14]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.249 ; Addr[5]        ; Addr[5]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.470      ;
; 2.250 ; LS[11]         ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.471      ;
; 2.251 ; LS[2]          ; LS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.251 ; Addr[6]        ; Addr[6]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.472      ;
; 2.252 ; LS[1]          ; LS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.473      ;
; 2.253 ; LS[10]         ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.474      ;
; 2.261 ; Addr[12]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.261 ; Addr[13]       ; Addr[13]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.482      ;
; 2.269 ; WRD[4]         ; WRD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.490      ;
; 2.280 ; PS[0]          ; PS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.501      ;
; 2.325 ; IS.state_bit_1 ; IS.state_bit_0 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.546      ;
; 2.350 ; WRD[0]         ; WRD[0]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.571      ;
; 2.529 ; Addr[12]       ; RDD[4]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.750      ;
; 2.545 ; PS[0]          ; PS[1]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.766      ;
; 2.551 ; Addr[4]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.772      ;
; 2.621 ; PS[0]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.842      ;
; 2.627 ; LS[3]          ; LS[3]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.848      ;
; 2.675 ; WRD[1]         ; WRD[3]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.896      ;
; 2.701 ; PS[2]          ; PS[0]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.922      ;
; 2.751 ; IS.state_bit_1 ; IS.state_bit_1 ; C25M         ; C25M        ; 0.000        ; 0.000      ; 2.972      ;
; 2.848 ; PS[0]          ; PS[2]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.069      ;
; 2.939 ; LS[7]          ; LS[8]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.160      ;
; 2.949 ; Addr[9]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[10]       ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[1]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; Addr[2]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.170      ;
; 2.956 ; Addr[16]       ; Addr[17]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.177      ;
; 2.957 ; Addr[8]        ; Addr[9]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.178      ;
; 2.958 ; LS[4]          ; LS[5]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; Addr[17]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.958 ; Addr[18]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.179      ;
; 2.964 ; PS[2]          ; SA[5]~reg0     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.185      ;
; 2.974 ; Addr[0]        ; Addr[1]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.195      ;
; 2.976 ; LS[9]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.197      ;
; 2.976 ; LS[8]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.197      ;
; 3.050 ; LS[7]          ; LS[9]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.271      ;
; 3.060 ; Addr[10]       ; Addr[12]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[2]        ; Addr[4]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[9]        ; Addr[11]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; Addr[1]        ; Addr[3]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.281      ;
; 3.067 ; Addr[16]       ; Addr[18]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.288      ;
; 3.068 ; Addr[8]        ; Addr[10]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.289      ;
; 3.069 ; LS[4]          ; LS[6]          ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; Addr[18]       ; Addr[20]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.069 ; Addr[17]       ; Addr[19]       ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.290      ;
; 3.085 ; Addr[0]        ; Addr[2]        ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.306      ;
; 3.087 ; LS[9]          ; LS[11]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.308      ;
; 3.087 ; LS[8]          ; LS[10]         ; C25M         ; C25M        ; 0.000        ; 0.000      ; 3.308      ;
+-------+----------------+----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Recovery: 'C25M'                                                                                    ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.404 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Bank     ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
; -4.404 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 1.000        ; 0.000      ; 5.071      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Removal: 'C25M'                                                                                    ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 4.850 ; nRESr     ; Addr[0]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[23] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[10] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[1]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[11] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[2]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[12] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Bank     ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[3]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[13] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[4]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[14] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[5]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[15] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[6]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[16] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[7]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[17] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[8]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[18] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[9]  ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[19] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[20] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[21] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; Addr[22] ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; REGEN    ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncH ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncM ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
; 4.850 ; nRESr     ; AddrIncL ; C25M         ; C25M        ; 0.000        ; 0.000      ; 5.071      ;
+-------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C25M'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------+------------+----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; C25M  ; Rise       ; C25M           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncH       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncL       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; AddrIncM       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[0]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[10]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[11]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[12]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[13]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[14]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[15]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[16]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[17]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[18]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[19]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[1]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[20]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[21]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[22]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[23]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[2]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[3]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[4]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[5]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[6]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[7]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[8]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Addr[9]        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; Bank           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQMH~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; DQML~reg0      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKOE          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCKout         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; FCS            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IOROMEN        ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_0 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_1 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; IS.state_bit_2 ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[0]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[10]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[11]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[12]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[13]         ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[1]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[2]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[3]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[4]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[5]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[6]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; C25M  ; Rise       ; LS[7]          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; C25M  ; Rise       ; LS[8]          ;
+--------+--------------+----------------+------------------+-------+------------+----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'PHI0'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; PHI0  ; Rise       ; PHI0            ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; PHI0  ; Rise       ; nWEr            ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; PHI0|combout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; RAMSpecSELr|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; ROMSpecRDr|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; PHI0  ; Rise       ; nWEr|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; PHI0  ; Rise       ; nWEr|clk        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; 4.861  ; 4.861  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 5.054  ; 5.054  ; Rise       ; C25M            ;
; PHI0      ; C25M       ; 2.072  ; 2.072  ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; 13.938 ; 13.938 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; 8.513  ; 8.513  ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; 8.082  ; 8.082  ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; 8.927  ; 8.927  ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; 9.459  ; 9.459  ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; 6.718  ; 6.718  ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; 8.293  ; 8.293  ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; 6.561  ; 6.561  ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; 11.859 ; 11.859 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; 12.000 ; 12.000 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; 12.068 ; 12.068 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; 13.578 ; 13.578 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; 13.170 ; 13.170 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; 13.525 ; 13.525 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; 13.254 ; 13.254 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; 13.903 ; 13.903 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; 13.938 ; 13.938 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 6.255  ; 6.255  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 5.390  ; 5.390  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 5.017  ; 5.017  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 4.088  ; 4.088  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 4.968  ; 4.968  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 4.673  ; 4.673  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 5.287  ; 5.287  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 3.485  ; 3.485  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 6.255  ; 6.255  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 7.093  ; 7.093  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 5.171  ; 5.171  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 4.574  ; 4.574  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 3.868  ; 3.868  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.093  ; 7.093  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 5.421  ; 5.421  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 4.486  ; 4.486  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 5.447  ; 5.447  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 4.770  ; 4.770  ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; 9.132  ; 9.132  ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; 7.291  ; 7.291  ; Rise       ; C25M            ;
; nRES      ; C25M       ; 3.835  ; 3.835  ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; 5.752  ; 5.752  ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; 2.416  ; 2.416  ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; 1.738  ; 1.738  ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; 2.742  ; 2.742  ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; 3.681  ; 3.681  ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; 3.673  ; 3.673  ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; 3.814  ; 3.814  ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; 3.882  ; 3.882  ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; 5.392  ; 5.392  ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; 4.984  ; 4.984  ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; 5.339  ; 5.339  ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; 5.068  ; 5.068  ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; 5.717  ; 5.717  ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; 5.752  ; 5.752  ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 1.031  ; 1.031  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; MISO      ; C25M       ; -4.307 ; -4.307 ; Rise       ; C25M            ;
; MOSI      ; C25M       ; -4.500 ; -4.500 ; Rise       ; C25M            ;
; PHI0      ; C25M       ; -1.518 ; -1.518 ; Rise       ; C25M            ;
; RA[*]     ; C25M       ; -4.651 ; -4.651 ; Rise       ; C25M            ;
;  RA[0]    ; C25M       ; -4.868 ; -4.868 ; Rise       ; C25M            ;
;  RA[1]    ; C25M       ; -4.755 ; -4.755 ; Rise       ; C25M            ;
;  RA[2]    ; C25M       ; -4.651 ; -4.651 ; Rise       ; C25M            ;
;  RA[3]    ; C25M       ; -5.587 ; -5.587 ; Rise       ; C25M            ;
;  RA[4]    ; C25M       ; -6.164 ; -6.164 ; Rise       ; C25M            ;
;  RA[5]    ; C25M       ; -7.739 ; -7.739 ; Rise       ; C25M            ;
;  RA[6]    ; C25M       ; -6.007 ; -6.007 ; Rise       ; C25M            ;
;  RA[7]    ; C25M       ; -7.911 ; -7.911 ; Rise       ; C25M            ;
;  RA[8]    ; C25M       ; -5.340 ; -5.340 ; Rise       ; C25M            ;
;  RA[9]    ; C25M       ; -5.100 ; -5.100 ; Rise       ; C25M            ;
;  RA[10]   ; C25M       ; -5.525 ; -5.525 ; Rise       ; C25M            ;
;  RA[11]   ; C25M       ; -6.207 ; -6.207 ; Rise       ; C25M            ;
;  RA[12]   ; C25M       ; -9.577 ; -9.577 ; Rise       ; C25M            ;
;  RA[13]   ; C25M       ; -9.306 ; -9.306 ; Rise       ; C25M            ;
;  RA[14]   ; C25M       ; -9.955 ; -9.955 ; Rise       ; C25M            ;
;  RA[15]   ; C25M       ; -9.990 ; -9.990 ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; -2.060 ; -2.060 ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; -2.698 ; -2.698 ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; -2.624 ; -2.624 ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; -2.734 ; -2.734 ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; -2.609 ; -2.609 ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; -2.625 ; -2.625 ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; -2.663 ; -2.663 ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; -2.060 ; -2.060 ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; -2.167 ; -2.167 ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; -3.314 ; -3.314 ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; -4.617 ; -4.617 ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; -4.020 ; -4.020 ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; -3.314 ; -3.314 ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; -6.539 ; -6.539 ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; -4.867 ; -4.867 ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; -3.932 ; -3.932 ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; -4.893 ; -4.893 ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; -4.216 ; -4.216 ; Rise       ; C25M            ;
; nDEVSEL   ; C25M       ; -3.398 ; -3.398 ; Rise       ; C25M            ;
; nIOSEL    ; C25M       ; -6.712 ; -6.712 ; Rise       ; C25M            ;
; nRES      ; C25M       ; -3.281 ; -3.281 ; Rise       ; C25M            ;
; RA[*]     ; PHI0       ; -1.124 ; -1.124 ; Rise       ; PHI0            ;
;  RA[0]    ; PHI0       ; -1.862 ; -1.862 ; Rise       ; PHI0            ;
;  RA[1]    ; PHI0       ; -1.184 ; -1.184 ; Rise       ; PHI0            ;
;  RA[2]    ; PHI0       ; -2.188 ; -2.188 ; Rise       ; PHI0            ;
;  RA[3]    ; PHI0       ; -3.127 ; -3.127 ; Rise       ; PHI0            ;
;  RA[7]    ; PHI0       ; -3.119 ; -3.119 ; Rise       ; PHI0            ;
;  RA[8]    ; PHI0       ; -1.376 ; -1.376 ; Rise       ; PHI0            ;
;  RA[9]    ; PHI0       ; -1.444 ; -1.444 ; Rise       ; PHI0            ;
;  RA[10]   ; PHI0       ; -2.954 ; -2.954 ; Rise       ; PHI0            ;
;  RA[11]   ; PHI0       ; -1.124 ; -1.124 ; Rise       ; PHI0            ;
;  RA[12]   ; PHI0       ; -3.628 ; -3.628 ; Rise       ; PHI0            ;
;  RA[13]   ; PHI0       ; -3.357 ; -3.357 ; Rise       ; PHI0            ;
;  RA[14]   ; PHI0       ; -4.006 ; -4.006 ; Rise       ; PHI0            ;
;  RA[15]   ; PHI0       ; -4.041 ; -4.041 ; Rise       ; PHI0            ;
; nWE       ; PHI0       ; 0.091  ; 0.091  ; Rise       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 8.306  ; 8.306  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 8.935  ; 8.935  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.986  ; 8.986  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.773  ; 8.773  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.311  ; 9.311  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 9.599  ; 9.599  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.289  ; 8.289  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.191  ; 8.191  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.316  ; 8.316  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.599  ; 9.599  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.790  ; 8.790  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.643  ; 8.643  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.747  ; 8.747  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.857  ; 8.857  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 14.351 ; 14.351 ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 8.845  ; 8.845  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.193  ; 8.193  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.141  ; 8.141  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.105  ; 8.105  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.558  ; 8.558  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.552  ; 8.552  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.678  ; 8.678  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.540  ; 8.540  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.566  ; 8.566  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.225  ; 8.225  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.043  ; 8.043  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.058  ; 8.058  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 7.991  ; 7.991  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.845  ; 8.845  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.866  ; 8.866  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.821  ; 8.821  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.866  ; 8.866  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 8.494  ; 8.494  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.488  ; 8.488  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.053  ; 8.053  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.494  ; 8.494  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.584  ; 7.584  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.442  ; 8.442  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.562  ; 7.562  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.445  ; 8.445  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.950  ; 6.950  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.325  ; 8.325  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 8.074  ; 8.074  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.416  ; 8.416  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 10.070 ; 10.070 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.766  ; 8.766  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 9.380  ; 9.380  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 10.495 ; 10.495 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 10.495 ; 10.495 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; DQMH      ; C25M       ; 8.306  ; 8.306  ; Rise       ; C25M            ;
; DQML      ; C25M       ; 8.935  ; 8.935  ; Rise       ; C25M            ;
; FCK       ; C25M       ; 8.986  ; 8.986  ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 8.773  ; 8.773  ; Rise       ; C25M            ;
; RCKE      ; C25M       ; 9.311  ; 9.311  ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.191  ; 8.191  ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.289  ; 8.289  ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.191  ; 8.191  ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.316  ; 8.316  ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 9.599  ; 9.599  ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.790  ; 8.790  ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.643  ; 8.643  ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.747  ; 8.747  ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.857  ; 8.857  ; Rise       ; C25M            ;
; RDdir     ; C25M       ; 9.747  ; 9.747  ; Rise       ; C25M            ;
; SA[*]     ; C25M       ; 7.991  ; 7.991  ; Rise       ; C25M            ;
;  SA[0]    ; C25M       ; 8.193  ; 8.193  ; Rise       ; C25M            ;
;  SA[1]    ; C25M       ; 8.141  ; 8.141  ; Rise       ; C25M            ;
;  SA[2]    ; C25M       ; 8.105  ; 8.105  ; Rise       ; C25M            ;
;  SA[3]    ; C25M       ; 8.558  ; 8.558  ; Rise       ; C25M            ;
;  SA[4]    ; C25M       ; 8.552  ; 8.552  ; Rise       ; C25M            ;
;  SA[5]    ; C25M       ; 8.678  ; 8.678  ; Rise       ; C25M            ;
;  SA[6]    ; C25M       ; 8.540  ; 8.540  ; Rise       ; C25M            ;
;  SA[7]    ; C25M       ; 8.566  ; 8.566  ; Rise       ; C25M            ;
;  SA[8]    ; C25M       ; 8.225  ; 8.225  ; Rise       ; C25M            ;
;  SA[9]    ; C25M       ; 8.043  ; 8.043  ; Rise       ; C25M            ;
;  SA[10]   ; C25M       ; 8.058  ; 8.058  ; Rise       ; C25M            ;
;  SA[11]   ; C25M       ; 7.991  ; 7.991  ; Rise       ; C25M            ;
;  SA[12]   ; C25M       ; 8.845  ; 8.845  ; Rise       ; C25M            ;
; SBA[*]    ; C25M       ; 8.821  ; 8.821  ; Rise       ; C25M            ;
;  SBA[0]   ; C25M       ; 8.821  ; 8.821  ; Rise       ; C25M            ;
;  SBA[1]   ; C25M       ; 8.866  ; 8.866  ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.950  ; 6.950  ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 8.488  ; 8.488  ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 8.053  ; 8.053  ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 8.494  ; 8.494  ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 7.584  ; 7.584  ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 8.442  ; 8.442  ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 7.562  ; 7.562  ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 8.445  ; 8.445  ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.950  ; 6.950  ; Rise       ; C25M            ;
; nCAS      ; C25M       ; 8.325  ; 8.325  ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 8.074  ; 8.074  ; Rise       ; C25M            ;
; nRAS      ; C25M       ; 8.416  ; 8.416  ; Rise       ; C25M            ;
; nRCS      ; C25M       ; 10.070 ; 10.070 ; Rise       ; C25M            ;
; nRESout   ; C25M       ; 8.766  ; 8.766  ; Rise       ; C25M            ;
; nSWE      ; C25M       ; 9.380  ; 9.380  ; Rise       ; C25M            ;
; RDdir     ; PHI0       ; 10.495 ; 10.495 ; Rise       ; PHI0            ;
; RDdir     ; PHI0       ; 10.495 ; 10.495 ; Fall       ; PHI0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.238  ;    ;    ; 8.238  ;
; INTin      ; INTout      ; 9.741  ;    ;    ; 9.741  ;
; nDEVSEL    ; RD[0]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[1]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[2]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[3]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[4]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[5]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[6]       ; 13.367 ;    ;    ; 13.367 ;
; nDEVSEL    ; RD[7]       ; 13.367 ;    ;    ; 13.367 ;
; nDEVSEL    ; RDdir       ; 14.924 ;    ;    ; 14.924 ;
; nIOSEL     ; RD[0]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[1]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[2]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[3]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[4]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[5]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[6]       ; 13.353 ;    ;    ; 13.353 ;
; nIOSEL     ; RD[7]       ; 13.353 ;    ;    ; 13.353 ;
; nIOSEL     ; RDdir       ; 14.910 ;    ;    ; 14.910 ;
; nIOSTRB    ; RD[0]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[1]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[2]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[3]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[4]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[5]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[6]       ; 13.202 ;    ;    ; 13.202 ;
; nIOSTRB    ; RD[7]       ; 13.202 ;    ;    ; 13.202 ;
; nIOSTRB    ; RDdir       ; 14.759 ;    ;    ; 14.759 ;
; nWE        ; RD[0]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[1]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[2]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[3]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[4]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[5]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[6]       ; 11.286 ;    ;    ; 11.286 ;
; nWE        ; RD[7]       ; 11.286 ;    ;    ; 11.286 ;
; nWE        ; RDdir       ; 12.843 ;    ;    ; 12.843 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; DMAin      ; DMAout      ; 8.238  ;    ;    ; 8.238  ;
; INTin      ; INTout      ; 9.741  ;    ;    ; 9.741  ;
; nDEVSEL    ; RD[0]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[1]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[2]       ; 13.931 ;    ;    ; 13.931 ;
; nDEVSEL    ; RD[3]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[4]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[5]       ; 13.932 ;    ;    ; 13.932 ;
; nDEVSEL    ; RD[6]       ; 13.367 ;    ;    ; 13.367 ;
; nDEVSEL    ; RD[7]       ; 13.367 ;    ;    ; 13.367 ;
; nDEVSEL    ; RDdir       ; 14.924 ;    ;    ; 14.924 ;
; nIOSEL     ; RD[0]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[1]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[2]       ; 13.917 ;    ;    ; 13.917 ;
; nIOSEL     ; RD[3]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[4]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[5]       ; 13.918 ;    ;    ; 13.918 ;
; nIOSEL     ; RD[6]       ; 13.353 ;    ;    ; 13.353 ;
; nIOSEL     ; RD[7]       ; 13.353 ;    ;    ; 13.353 ;
; nIOSEL     ; RDdir       ; 14.910 ;    ;    ; 14.910 ;
; nIOSTRB    ; RD[0]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[1]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[2]       ; 13.766 ;    ;    ; 13.766 ;
; nIOSTRB    ; RD[3]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[4]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[5]       ; 13.767 ;    ;    ; 13.767 ;
; nIOSTRB    ; RD[6]       ; 13.202 ;    ;    ; 13.202 ;
; nIOSTRB    ; RD[7]       ; 13.202 ;    ;    ; 13.202 ;
; nIOSTRB    ; RDdir       ; 14.759 ;    ;    ; 14.759 ;
; nWE        ; RD[0]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[1]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[2]       ; 11.850 ;    ;    ; 11.850 ;
; nWE        ; RD[3]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[4]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[5]       ; 11.851 ;    ;    ; 11.851 ;
; nWE        ; RD[6]       ; 11.286 ;    ;    ; 11.286 ;
; nWE        ; RD[7]       ; 11.286 ;    ;    ; 11.286 ;
; nWE        ; RDdir       ; 12.843 ;    ;    ; 12.843 ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; FCK       ; C25M       ; 7.684  ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.765  ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 12.794 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 13.358 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 13.358 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 13.358 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.359 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.359 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.359 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 12.794 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 12.794 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.401  ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.009  ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.401  ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.992  ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.093  ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.938  ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502  ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502  ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502  ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503  ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503  ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503  ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938  ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938  ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.938  ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502  ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502  ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502  ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503  ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503  ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503  ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938  ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938  ;      ; Fall       ; PHI0            ;
+-----------+------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; FCK       ; C25M       ; 7.684 ;      ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.765 ;      ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.190 ;      ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.754 ;      ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.754 ;      ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.754 ;      ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.755 ;      ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.755 ;      ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.755 ;      ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.190 ;      ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.190 ;      ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.401 ;      ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.009 ;      ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.401 ;      ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.992 ;      ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.093 ;      ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.938 ;      ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502 ;      ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502 ;      ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502 ;      ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503 ;      ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503 ;      ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503 ;      ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938 ;      ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938 ;      ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.938 ;      ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502 ;      ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502 ;      ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502 ;      ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503 ;      ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503 ;      ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503 ;      ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938 ;      ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938 ;      ; Fall       ; PHI0            ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.684     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.765     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 12.794    ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 13.358    ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 13.358    ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 13.358    ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 13.359    ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 13.359    ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 13.359    ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 12.794    ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 12.794    ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.401     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.009     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.401     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.093     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; FCK       ; C25M       ; 7.684     ;           ; Rise       ; C25M            ;
; MOSI      ; C25M       ; 7.765     ;           ; Rise       ; C25M            ;
; RD[*]     ; C25M       ; 8.190     ;           ; Rise       ; C25M            ;
;  RD[0]    ; C25M       ; 8.754     ;           ; Rise       ; C25M            ;
;  RD[1]    ; C25M       ; 8.754     ;           ; Rise       ; C25M            ;
;  RD[2]    ; C25M       ; 8.754     ;           ; Rise       ; C25M            ;
;  RD[3]    ; C25M       ; 8.755     ;           ; Rise       ; C25M            ;
;  RD[4]    ; C25M       ; 8.755     ;           ; Rise       ; C25M            ;
;  RD[5]    ; C25M       ; 8.755     ;           ; Rise       ; C25M            ;
;  RD[6]    ; C25M       ; 8.190     ;           ; Rise       ; C25M            ;
;  RD[7]    ; C25M       ; 8.190     ;           ; Rise       ; C25M            ;
; SD[*]     ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[0]    ; C25M       ; 7.401     ;           ; Rise       ; C25M            ;
;  SD[1]    ; C25M       ; 7.009     ;           ; Rise       ; C25M            ;
;  SD[2]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[3]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[4]    ; C25M       ; 7.401     ;           ; Rise       ; C25M            ;
;  SD[5]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[6]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
;  SD[7]    ; C25M       ; 6.992     ;           ; Rise       ; C25M            ;
; nFCS      ; C25M       ; 7.093     ;           ; Rise       ; C25M            ;
; RD[*]     ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502     ;           ; Rise       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503     ;           ; Rise       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938     ;           ; Rise       ; PHI0            ;
; RD[*]     ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
;  RD[0]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[1]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[2]    ; PHI0       ; 9.502     ;           ; Fall       ; PHI0            ;
;  RD[3]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[4]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[5]    ; PHI0       ; 9.503     ;           ; Fall       ; PHI0            ;
;  RD[6]    ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
;  RD[7]    ; PHI0       ; 8.938     ;           ; Fall       ; PHI0            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1369     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 84       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 1369     ; 0        ; 0        ; 0        ;
; PHI0       ; C25M     ; 84       ; 1        ; 0        ; 0        ;
; C25M       ; PHI0     ; 2        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C25M       ; C25M     ; 29       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 42    ; 42   ;
; Unconstrained Input Port Paths  ; 643   ; 643  ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 118   ; 118  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Apr 19 01:27:20 2021
Info: Command: quartus_sta GR8RAM -c GR8RAM
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'GR8RAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C25M C25M
    Info (332105): create_clock -period 1.000 -name PHI0 PHI0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.468
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.468      -696.810 C25M 
    Info (332119):     0.212         0.000 PHI0 
Info (332146): Worst-case hold slack is -0.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.265        -0.265 PHI0 
    Info (332119):     1.374         0.000 C25M 
Info (332146): Worst-case recovery slack is -4.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.404      -127.716 C25M 
Info (332146): Worst-case removal slack is 4.850
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.850         0.000 C25M 
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 C25M 
    Info (332119):    -2.289        -2.289 PHI0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 283 megabytes
    Info: Processing ended: Mon Apr 19 01:27:24 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


