Fitter report for V2495user_template
Mon Sep 25 15:50:51 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------------+--------------------------------------------+
; Fitter Status                   ; Successful - Mon Sep 25 15:50:51 2023      ;
; Quartus II 64-Bit Version       ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                   ; V2495user_template                         ;
; Top-level Entity Name           ; V2495                                      ;
; Family                          ; Cyclone V                                  ;
; Device                          ; 5CGXBC4C6F27C7                             ;
; Timing Models                   ; Final                                      ;
; Logic utilization (in ALMs)     ; 561 / 18,860 ( 3 % )                       ;
; Total registers                 ; 1239                                       ;
; Total pins                      ; 312 / 364 ( 86 % )                         ;
; Total virtual pins              ; 0                                          ;
; Total block memory bits         ; 3,200 / 2,560,000 ( < 1 % )                ;
; Total DSP Blocks                ; 0 / 70 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI PMA RX Deserializers ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX PCSs              ; 0 / 6 ( 0 % )                              ;
; Total HSSI TX Channels          ; 0 / 6 ( 0 % )                              ;
; Total PLLs                      ; 0 / 12 ( 0 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                              ;
+---------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                          ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                                     ; Setting             ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                                     ; 5CGXBC4C6F27C7      ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                  ;                                       ;
; Device I/O Standard                                                        ; 2.5 V               ;                                       ;
; Reserve all unused pins                                                    ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Enable input tri-state on active configuration pins in user mode           ; On                  ; Off                                   ;
; Use smart compilation                                                      ; Off                 ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                  ; On                                    ;
; Enable compact report table                                                ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                ; Care                                  ;
; PowerPlay Power Optimization                                               ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                 ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal              ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                   ; 1                                     ;
; Weak Pull-Up Resistor                                                      ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                 ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                          ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                 ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                ; Auto                                  ;
; Auto Global Clock                                                          ; On                  ; On                                    ;
; Auto Global Register Control Signals                                       ; On                  ; On                                    ;
; Synchronizer Identification                                                ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                  ; On                                    ;
; Optimize Design for Metastability                                          ; On                  ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                 ; Off                                   ;
; Clamping Diode                                                             ; Off                 ; Off                                   ;
+----------------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  14.7%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; C[0]         ; Missing drive strength and slew rate ;
; C[1]         ; Missing drive strength and slew rate ;
; C[2]         ; Missing drive strength and slew rate ;
; C[3]         ; Missing drive strength and slew rate ;
; C[4]         ; Missing drive strength and slew rate ;
; C[5]         ; Missing drive strength and slew rate ;
; C[6]         ; Missing drive strength and slew rate ;
; C[7]         ; Missing drive strength and slew rate ;
; C[8]         ; Missing drive strength and slew rate ;
; C[9]         ; Missing drive strength and slew rate ;
; C[10]        ; Missing drive strength and slew rate ;
; C[11]        ; Missing drive strength and slew rate ;
; C[12]        ; Missing drive strength and slew rate ;
; C[13]        ; Missing drive strength and slew rate ;
; C[14]        ; Missing drive strength and slew rate ;
; C[15]        ; Missing drive strength and slew rate ;
; C[16]        ; Missing drive strength and slew rate ;
; C[17]        ; Missing drive strength and slew rate ;
; C[18]        ; Missing drive strength and slew rate ;
; C[19]        ; Missing drive strength and slew rate ;
; C[20]        ; Missing drive strength and slew rate ;
; C[21]        ; Missing drive strength and slew rate ;
; C[22]        ; Missing drive strength and slew rate ;
; C[23]        ; Missing drive strength and slew rate ;
; C[24]        ; Missing drive strength and slew rate ;
; C[25]        ; Missing drive strength and slew rate ;
; C[26]        ; Missing drive strength and slew rate ;
; C[27]        ; Missing drive strength and slew rate ;
; C[28]        ; Missing drive strength and slew rate ;
; C[29]        ; Missing drive strength and slew rate ;
; C[30]        ; Missing drive strength and slew rate ;
; C[31]        ; Missing drive strength and slew rate ;
; GOUT[0]      ; Missing drive strength and slew rate ;
; GOUT[1]      ; Missing drive strength and slew rate ;
; SELG         ; Missing drive strength and slew rate ;
; nOEG         ; Missing drive strength and slew rate ;
; SELD         ; Missing drive strength and slew rate ;
; nOED         ; Missing drive strength and slew rate ;
; SELE         ; Missing drive strength and slew rate ;
; nOEE         ; Missing drive strength and slew rate ;
; SELF         ; Missing drive strength and slew rate ;
; nOEF         ; Missing drive strength and slew rate ;
; GD_START[0]  ; Missing drive strength and slew rate ;
; GD_START[1]  ; Missing drive strength and slew rate ;
; GD_START[2]  ; Missing drive strength and slew rate ;
; GD_START[3]  ; Missing drive strength and slew rate ;
; GD_START[4]  ; Missing drive strength and slew rate ;
; GD_START[5]  ; Missing drive strength and slew rate ;
; GD_START[6]  ; Missing drive strength and slew rate ;
; GD_START[7]  ; Missing drive strength and slew rate ;
; GD_START[8]  ; Missing drive strength and slew rate ;
; GD_START[9]  ; Missing drive strength and slew rate ;
; GD_START[10] ; Missing drive strength and slew rate ;
; GD_START[11] ; Missing drive strength and slew rate ;
; GD_START[12] ; Missing drive strength and slew rate ;
; GD_START[13] ; Missing drive strength and slew rate ;
; GD_START[14] ; Missing drive strength and slew rate ;
; GD_START[15] ; Missing drive strength and slew rate ;
; GD_START[16] ; Missing drive strength and slew rate ;
; GD_START[17] ; Missing drive strength and slew rate ;
; GD_START[18] ; Missing drive strength and slew rate ;
; GD_START[19] ; Missing drive strength and slew rate ;
; GD_START[20] ; Missing drive strength and slew rate ;
; GD_START[21] ; Missing drive strength and slew rate ;
; GD_START[22] ; Missing drive strength and slew rate ;
; GD_START[23] ; Missing drive strength and slew rate ;
; GD_START[24] ; Missing drive strength and slew rate ;
; GD_START[25] ; Missing drive strength and slew rate ;
; GD_START[26] ; Missing drive strength and slew rate ;
; GD_START[27] ; Missing drive strength and slew rate ;
; GD_START[28] ; Missing drive strength and slew rate ;
; GD_START[29] ; Missing drive strength and slew rate ;
; GD_START[30] ; Missing drive strength and slew rate ;
; GD_START[31] ; Missing drive strength and slew rate ;
; SPI_SCLK     ; Missing drive strength and slew rate ;
; SPI_CS       ; Missing drive strength and slew rate ;
; SPI_MOSI     ; Missing drive strength and slew rate ;
; LED[0]       ; Missing drive strength and slew rate ;
; LED[1]       ; Missing drive strength and slew rate ;
; LED[2]       ; Missing drive strength and slew rate ;
; LED[3]       ; Missing drive strength and slew rate ;
; LED[4]       ; Missing drive strength and slew rate ;
; LED[5]       ; Missing drive strength and slew rate ;
; LED[6]       ; Missing drive strength and slew rate ;
; LED[7]       ; Missing drive strength and slew rate ;
; nREADY       ; Missing drive strength and slew rate ;
; nINT         ; Missing drive strength and slew rate ;
; E[2]         ; Missing drive strength and slew rate ;
; E[3]         ; Missing drive strength and slew rate ;
; E[4]         ; Missing drive strength and slew rate ;
; E[5]         ; Missing drive strength and slew rate ;
; E[6]         ; Missing drive strength and slew rate ;
; E[7]         ; Missing drive strength and slew rate ;
; E[8]         ; Missing drive strength and slew rate ;
; E[9]         ; Missing drive strength and slew rate ;
; E[10]        ; Missing drive strength and slew rate ;
; E[11]        ; Missing drive strength and slew rate ;
; E[14]        ; Missing drive strength and slew rate ;
; E[15]        ; Missing drive strength and slew rate ;
; E[18]        ; Missing drive strength and slew rate ;
; E[19]        ; Missing drive strength and slew rate ;
; E[20]        ; Missing drive strength and slew rate ;
; E[21]        ; Missing drive strength and slew rate ;
; E[22]        ; Missing drive strength and slew rate ;
; E[23]        ; Missing drive strength and slew rate ;
; E[24]        ; Missing drive strength and slew rate ;
; E[25]        ; Missing drive strength and slew rate ;
; E[26]        ; Missing drive strength and slew rate ;
; E[27]        ; Missing drive strength and slew rate ;
; E[30]        ; Missing drive strength and slew rate ;
; E[31]        ; Missing drive strength and slew rate ;
; F[0]         ; Missing drive strength and slew rate ;
; F[1]         ; Missing drive strength and slew rate ;
; F[4]         ; Missing drive strength and slew rate ;
; F[5]         ; Missing drive strength and slew rate ;
; F[6]         ; Missing drive strength and slew rate ;
; F[7]         ; Missing drive strength and slew rate ;
; F[8]         ; Missing drive strength and slew rate ;
; F[9]         ; Missing drive strength and slew rate ;
; F[10]        ; Missing drive strength and slew rate ;
; F[11]        ; Missing drive strength and slew rate ;
; F[12]        ; Missing drive strength and slew rate ;
; F[13]        ; Missing drive strength and slew rate ;
; F[16]        ; Missing drive strength and slew rate ;
; F[17]        ; Missing drive strength and slew rate ;
; F[20]        ; Missing drive strength and slew rate ;
; F[21]        ; Missing drive strength and slew rate ;
; F[22]        ; Missing drive strength and slew rate ;
; F[23]        ; Missing drive strength and slew rate ;
; F[24]        ; Missing drive strength and slew rate ;
; F[25]        ; Missing drive strength and slew rate ;
; F[26]        ; Missing drive strength and slew rate ;
; F[27]        ; Missing drive strength and slew rate ;
; F[28]        ; Missing drive strength and slew rate ;
; F[29]        ; Missing drive strength and slew rate ;
; F[31]        ; Missing drive strength and slew rate ;
; D[0]         ; Missing drive strength and slew rate ;
; D[1]         ; Missing drive strength and slew rate ;
; D[2]         ; Missing drive strength and slew rate ;
; D[3]         ; Missing drive strength and slew rate ;
; D[4]         ; Missing drive strength and slew rate ;
; D[5]         ; Missing drive strength and slew rate ;
; D[6]         ; Missing drive strength and slew rate ;
; D[7]         ; Missing drive strength and slew rate ;
; D[8]         ; Missing drive strength and slew rate ;
; D[9]         ; Missing drive strength and slew rate ;
; D[10]        ; Missing drive strength and slew rate ;
; D[11]        ; Missing drive strength and slew rate ;
; D[12]        ; Missing drive strength and slew rate ;
; D[13]        ; Missing drive strength and slew rate ;
; D[14]        ; Missing drive strength and slew rate ;
; D[15]        ; Missing drive strength and slew rate ;
; D[16]        ; Missing drive strength and slew rate ;
; D[17]        ; Missing drive strength and slew rate ;
; D[18]        ; Missing drive strength and slew rate ;
; D[19]        ; Missing drive strength and slew rate ;
; D[20]        ; Missing drive strength and slew rate ;
; D[21]        ; Missing drive strength and slew rate ;
; D[22]        ; Missing drive strength and slew rate ;
; D[23]        ; Missing drive strength and slew rate ;
; D[24]        ; Missing drive strength and slew rate ;
; D[25]        ; Missing drive strength and slew rate ;
; D[26]        ; Missing drive strength and slew rate ;
; D[27]        ; Missing drive strength and slew rate ;
; D[28]        ; Missing drive strength and slew rate ;
; D[29]        ; Missing drive strength and slew rate ;
; D[30]        ; Missing drive strength and slew rate ;
; D[31]        ; Missing drive strength and slew rate ;
; E[0]         ; Missing drive strength and slew rate ;
; E[1]         ; Missing drive strength and slew rate ;
; E[12]        ; Missing drive strength and slew rate ;
; E[13]        ; Missing drive strength and slew rate ;
; E[16]        ; Missing drive strength and slew rate ;
; E[17]        ; Missing drive strength and slew rate ;
; E[28]        ; Missing drive strength and slew rate ;
; E[29]        ; Missing drive strength and slew rate ;
; F[2]         ; Missing drive strength and slew rate ;
; F[3]         ; Missing drive strength and slew rate ;
; F[14]        ; Missing drive strength and slew rate ;
; F[15]        ; Missing drive strength and slew rate ;
; F[18]        ; Missing drive strength and slew rate ;
; F[19]        ; Missing drive strength and slew rate ;
; F[30]        ; Missing drive strength and slew rate ;
; LAD[0]       ; Missing drive strength and slew rate ;
; LAD[1]       ; Missing drive strength and slew rate ;
; LAD[2]       ; Missing drive strength and slew rate ;
; LAD[3]       ; Missing drive strength and slew rate ;
; LAD[4]       ; Missing drive strength and slew rate ;
; LAD[5]       ; Missing drive strength and slew rate ;
; LAD[6]       ; Missing drive strength and slew rate ;
; LAD[7]       ; Missing drive strength and slew rate ;
; LAD[8]       ; Missing drive strength and slew rate ;
; LAD[9]       ; Missing drive strength and slew rate ;
; LAD[10]      ; Missing drive strength and slew rate ;
; LAD[11]      ; Missing drive strength and slew rate ;
; LAD[12]      ; Missing drive strength and slew rate ;
; LAD[13]      ; Missing drive strength and slew rate ;
; LAD[14]      ; Missing drive strength and slew rate ;
; LAD[15]      ; Missing drive strength and slew rate ;
+--------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                               ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                             ; Destination Port ; Destination Port Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; CLK~inputCLKENA0                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; altera_internal_jtag~TCKUTAPCLKENA0                                                                                                                                                                                                                                                ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[9]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[10]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[13]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[14]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[15]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[11]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[12]~output                                                                                                                                                                                                                                                                               ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[4]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[6]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                        ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[7]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                        ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[5]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[0]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[1]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[2]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[3]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_16                                                                                                                                                                                                                                                 ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                       ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[8]~output                                                                                                                                                                                                                                                                                ; OE               ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                       ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[0]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[0]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[0]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[0]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[1]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[1]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[1]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[2]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[2]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[2]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[3]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[3]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[3]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[3]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[4]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[4]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[5]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[5]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[5]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[5]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[6]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[6]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[6]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[7]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[7]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[7]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[7]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[8]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[8]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[8]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[8]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[9]                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                                                                              ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[9]                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[9]~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[10]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[10]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[10]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[10]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[11]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[11]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[11]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[11]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[12]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[12]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[12]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[12]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[13]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[13]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[13]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[13]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[14]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[14]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[14]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[14]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[15]                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|LAD_out[15]~_Duplicate_1                                                                                                                                                                                                                                             ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[15]                                                                                                                                                                                                                                                ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; LAD[15]~output                                                                                                                                                                                                                                                                               ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; lb_int:I_LBUS_INTERFACE|nREADY~_Duplicate_1                                                                                                                                                                                                                                                  ; Q                ;                       ;
; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nREADY~output                                                                                                                                                                                                                                                                                ; I                ;                       ;
; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                                                                     ; Inverted        ; Register Packing                                  ; Timing optimization        ; Q         ;                ;                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_o_reg                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_o_reg~DUPLICATE                                                                                                                                                                                                             ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[1]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[2]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[2]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[3]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[3]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[5]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[5]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[6]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[6]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[7]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[7]~DUPLICATE                                                                                                                                                                                                                  ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[12]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[12]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[15]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[15]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[18]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[18]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[19]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[19]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[26]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[26]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[27]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[27]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[29]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[29]~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; gd_control:I_GD|state.write2                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|state.write2~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; gd_control:I_GD|state.write7                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; gd_control:I_GD|state.write7~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; lb_int:I_LBUS_INTERFACE|dtl[10]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; lb_int:I_LBUS_INTERFACE|dtl[10]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~DUPLICATE                                                                                                                                                                                                          ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]~DUPLICATE                                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~DUPLICATE                                                                                                                        ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                  ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]~DUPLICATE                                                                                                                                                    ;                  ;                       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Name                 ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------------------+----------------+--------------+------------+---------------+----------------+
; Fast Input Register  ; V2495          ;              ; A          ; ON            ; QSF Assignment ;
; Fast Input Register  ; V2495          ;              ; B          ; ON            ; QSF Assignment ;
; Fast Output Register ; V2495          ;              ; C          ; ON            ; QSF Assignment ;
+----------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2539 ) ; 0.00 % ( 0 / 2539 )        ; 0.00 % ( 0 / 2539 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2539 ) ; 0.00 % ( 0 / 2539 )        ; 0.00 % ( 0 / 2539 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1514 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 187 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 828 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/mgiacalo/OneDrive/Assegno2022/EIC/NIM to LVDS/NIMtoLVDS/output_files/V2495user_template.pin.


+------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                            ;
+-------------------------------------------------------------+--------------------+-------+
; Resource                                                    ; Usage              ; %     ;
+-------------------------------------------------------------+--------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 561 / 18,860       ; 3 %   ;
; ALMs needed [=A-B+C]                                        ; 561                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 664 / 18,860       ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 211                ;       ;
;         [b] ALMs used for LUT logic                         ; 131                ;       ;
;         [c] ALMs used for registers                         ; 322                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                  ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 109 / 18,860       ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 18,860         ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                  ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 4                  ;       ;
;         [c] Due to LAB input limits                         ; 2                  ;       ;
;         [d] Due to virtual I/Os                             ; 0                  ;       ;
;                                                             ;                    ;       ;
; Difficulty packing design                                   ; Low                ;       ;
;                                                             ;                    ;       ;
; Total LABs:  partially or completely used                   ; 80 / 1,886         ; 4 %   ;
;     -- Logic LABs                                           ; 80                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                  ;       ;
;                                                             ;                    ;       ;
; Combinational ALUT usage for logic                          ; 598                ;       ;
;     -- 7 input functions                                    ; 13                 ;       ;
;     -- 6 input functions                                    ; 139                ;       ;
;     -- 5 input functions                                    ; 91                 ;       ;
;     -- 4 input functions                                    ; 100                ;       ;
;     -- <=3 input functions                                  ; 255                ;       ;
; Combinational ALUT usage for route-throughs                 ; 412                ;       ;
; Dedicated logic registers                                   ; 1,206              ;       ;
;     -- By type:                                             ;                    ;       ;
;         -- Primary logic registers                          ; 1,065 / 37,720     ; 3 %   ;
;         -- Secondary logic registers                        ; 141 / 37,720       ; < 1 % ;
;     -- By function:                                         ;                    ;       ;
;         -- Design implementation registers                  ; 1,171              ;       ;
;         -- Routing optimization registers                   ; 35                 ;       ;
;                                                             ;                    ;       ;
; Virtual pins                                                ; 0                  ;       ;
; I/O pins                                                    ; 312 / 364          ; 86 %  ;
;     -- Clock pins                                           ; 8 / 14             ; 57 %  ;
;     -- Dedicated input pins                                 ; 3 / 23             ; 13 %  ;
; I/O registers                                               ; 33                 ;       ;
;                                                             ;                    ;       ;
; Global signals                                              ; 3                  ;       ;
; M10K blocks                                                 ; 1 / 250            ; < 1 % ;
; Total MLAB memory bits                                      ; 0                  ;       ;
; Total block memory bits                                     ; 3,200 / 2,560,000  ; < 1 % ;
; Total block memory implementation bits                      ; 10,240 / 2,560,000 ; < 1 % ;
; Total DSP Blocks                                            ; 0 / 70             ; 0 %   ;
; Fractional PLLs                                             ; 0 / 6              ; 0 %   ;
; Global clocks                                               ; 3 / 16             ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88             ; 0 %   ;
; Horizontal periphery clocks and Vertical periphery clocks   ; 0 / 12             ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 88             ; 0 %   ;
; SERDES Receivers                                            ; 0 / 88             ; 0 %   ;
; JTAGs                                                       ; 1 / 1              ; 100 % ;
; ASMI blocks                                                 ; 0 / 1              ; 0 %   ;
; CRC blocks                                                  ; 0 / 1              ; 0 %   ;
; Remote update blocks                                        ; 0 / 1              ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 6              ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 6              ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 6              ; 0 %   ;
; Channel PLLs                                                ; 0 / 6              ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3              ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 0% / 0% / 0%       ;       ;
; Peak interconnect usage (total/H/V)                         ; 5% / 5% / 4%       ;       ;
; Maximum fan-out                                             ; 862                ;       ;
; Highest non-global fan-out                                  ; 164                ;       ;
; Total fan-out                                               ; 7486               ;       ;
; Average fan-out                                             ; 2.50               ;       ;
+-------------------------------------------------------------+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                 ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                  ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 242 / 18860 ( 1 % )  ; 66 / 18860 ( < 1 % ) ; 259 / 18860 ( 1 % )            ; 0 / 18860 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 242                  ; 66                   ; 259                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 295 / 18860 ( 2 % )  ; 71 / 18860 ( < 1 % ) ; 299 / 18860 ( 2 % )            ; 0 / 18860 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 104                  ; 29                   ; 78                             ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 56                   ; 26                   ; 49                             ; 0                              ;
;         [c] ALMs used for registers                         ; 135                  ; 16                   ; 172                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                    ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 56 / 18860 ( < 1 % ) ; 8 / 18860 ( < 1 % )  ; 42 / 18860 ( < 1 % )           ; 0 / 18860 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3 / 18860 ( < 1 % )  ; 3 / 18860 ( < 1 % )  ; 2 / 18860 ( < 1 % )            ; 0 / 18860 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                    ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                    ; 3                    ; 1                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 2                    ; 0                    ; 1                              ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                  ; Low                  ; Low                            ; Low                            ;
;                                                             ;                      ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 39 / 1886 ( 2 % )    ; 10 / 1886 ( < 1 % )  ; 37 / 1886 ( 2 % )              ; 0 / 1886 ( 0 % )               ;
;     -- Logic LABs                                           ; 39                   ; 10                   ; 37                             ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 269                  ; 97                   ; 232                            ; 0                              ;
;     -- 7 input functions                                    ; 11                   ; 1                    ; 1                              ; 0                              ;
;     -- 6 input functions                                    ; 72                   ; 12                   ; 55                             ; 0                              ;
;     -- 5 input functions                                    ; 24                   ; 22                   ; 45                             ; 0                              ;
;     -- 4 input functions                                    ; 59                   ; 20                   ; 21                             ; 0                              ;
;     -- <=3 input functions                                  ; 103                  ; 42                   ; 110                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 166                  ; 25                   ; 221                            ; 0                              ;
; Memory ALUT usage                                           ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                      ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 477 / 37720 ( 1 % )  ; 89 / 37720 ( < 1 % ) ; 499 / 37720 ( 1 % )            ; 0 / 37720 ( 0 % )              ;
;         -- Secondary logic registers                        ; 49 / 37720 ( < 1 % ) ; 6 / 37720 ( < 1 % )  ; 86 / 37720 ( < 1 % )           ; 0 / 37720 ( 0 % )              ;
;     -- By function:                                         ;                      ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 509                  ; 90                   ; 572                            ; 0                              ;
;         -- Routing optimization registers                   ; 17                   ; 5                    ; 13                             ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
;                                                             ;                      ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                    ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 312                  ; 0                    ; 0                              ; 0                              ;
; I/O registers                                               ; 33                   ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 0                    ; 0                    ; 3200                           ; 0                              ;
; Total block memory implementation bits                      ; 0                    ; 0                    ; 10240                          ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 0 / 250 ( 0 % )      ; 0 / 250 ( 0 % )      ; 1 / 250 ( < 1 % )              ; 0 / 250 ( 0 % )                ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )    ; 0 / 116 ( 0 % )      ; 1 / 116 ( < 1 % )              ; 1 / 116 ( < 1 % )              ;
; Double data rate I/O output circuitry                       ; 17 / 352 ( 4 % )     ; 0 / 352 ( 0 % )      ; 0 / 352 ( 0 % )                ; 0 / 352 ( 0 % )                ;
; Double data rate I/O output enable circuitry                ; 16 / 373 ( 4 % )     ; 0 / 373 ( 0 % )      ; 0 / 373 ( 0 % )                ; 0 / 373 ( 0 % )                ;
;                                                             ;                      ;                      ;                                ;                                ;
; Connections                                                 ;                      ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 112                  ; 139                  ; 864                            ; 1                              ;
;     -- Registered Input Connections                         ; 0                    ; 104                  ; 633                            ; 0                              ;
;     -- Output Connections                                   ; 466                  ; 232                  ; 1                              ; 417                            ;
;     -- Registered Output Connections                        ; 8                    ; 231                  ; 0                              ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Internal Connections                                        ;                      ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 3990                 ; 930                  ; 3135                           ; 427                            ;
;     -- Registered Connections                               ; 1153                 ; 712                  ; 1605                           ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; External Connections                                        ;                      ;                      ;                                ;                                ;
;     -- Top                                                  ; 224                  ; 1                    ; 353                            ; 0                              ;
;     -- sld_hub:auto_hub                                     ; 1                    ; 20                   ; 222                            ; 128                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 353                  ; 222                  ; 0                              ; 290                            ;
;     -- hard_block:auto_generated_inst                       ; 0                    ; 128                  ; 290                            ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Partition Interface                                         ;                      ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 116                  ; 21                   ; 109                            ; 4                              ;
;     -- Output Ports                                         ; 113                  ; 39                   ; 62                             ; 9                              ;
;     -- Bidir Ports                                          ; 112                  ; 0                    ; 0                              ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Registered Ports                                            ;                      ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                    ; 4                    ; 34                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                    ; 28                   ; 51                             ; 0                              ;
;                                                             ;                      ;                      ;                                ;                                ;
; Port Connectivity                                           ;                      ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                    ; 1                    ; 0                              ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                    ; 1                    ; 0                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                    ; 1                    ; 35                             ; 0                              ;
;     -- Output Ports with no Source                          ; 0                    ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                    ; 2                    ; 40                             ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                    ; 15                   ; 51                             ; 0                              ;
+-------------------------------------------------------------+----------------------+----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+
; A[0]           ; E10   ; 7A       ; 40           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[10]          ; B24   ; 7A       ; 65           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[11]          ; B25   ; 6A       ; 68           ; 47           ; 77           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[12]          ; D22   ; 6A       ; 68           ; 51           ; 37           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[13]          ; C25   ; 6A       ; 68           ; 49           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[14]          ; D26   ; 6A       ; 68           ; 37           ; 37           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[15]          ; E26   ; 6A       ; 68           ; 37           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[16]          ; E9    ; 8A       ; 10           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[17]          ; G10   ; 8A       ; 17           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[18]          ; F12   ; 7A       ; 36           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[19]          ; H13   ; 7A       ; 53           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[1]           ; G11   ; 7A       ; 38           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[20]          ; E15   ; 7A       ; 40           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[21]          ; C17   ; 7A       ; 53           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[22]          ; B19   ; 7A       ; 61           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[23]          ; B20   ; 7A       ; 62           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[24]          ; A21   ; 7A       ; 64           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[25]          ; A22   ; 7A       ; 65           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[26]          ; A23   ; 7A       ; 65           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[27]          ; C23   ; 7A       ; 66           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[28]          ; B26   ; 6A       ; 68           ; 47           ; 94           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[29]          ; D25   ; 6A       ; 68           ; 49           ; 37           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[2]           ; G12   ; 7A       ; 36           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[30]          ; E25   ; 6A       ; 68           ; 40           ; 94           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[31]          ; F24   ; 6A       ; 68           ; 41           ; 37           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[3]           ; G14   ; 7A       ; 46           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[4]           ; B15   ; 7A       ; 50           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[5]           ; A18   ; 7A       ; 57           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[6]           ; A19   ; 7A       ; 57           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[7]           ; B21   ; 7A       ; 62           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[8]           ; B22   ; 7A       ; 64           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; A[9]           ; C22   ; 7A       ; 66           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[0]           ; AC18  ; 4A       ; 48           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[10]          ; L12   ; 7A       ; 50           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[11]          ; L11   ; 7A       ; 34           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[12]          ; M11   ; 7A       ; 34           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[13]          ; L9    ; 8A       ; 18           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[14]          ; J10   ; 8A       ; 12           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[15]          ; H10   ; 8A       ; 17           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[16]          ; H18   ; 7A       ; 64           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[17]          ; AD17  ; 4A       ; 48           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[18]          ; AB17  ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[19]          ; W18   ; 4A       ; 66           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[1]           ; AE16  ; 4A       ; 55           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[20]          ; W13   ; 4A       ; 34           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[21]          ; W12   ; 4A       ; 36           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[22]          ; AB11  ; 3B       ; 14           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[23]          ; Y11   ; 3B       ; 10           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[24]          ; T11   ; 3B       ; 12           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[25]          ; T9    ; 3B       ; 10           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[26]          ; R11   ; 3B       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[27]          ; M12   ; 7A       ; 42           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[28]          ; K11   ; 7A       ; 50           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[29]          ; K9    ; 8A       ; 15           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[2]           ; AC14  ; 4A       ; 40           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[30]          ; H9    ; 8A       ; 19           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[31]          ; H12   ; 7A       ; 38           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[3]           ; V18   ; 4A       ; 64           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[4]           ; Y13   ; 4A       ; 36           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[5]           ; AB12  ; 3B       ; 14           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[6]           ; W11   ; 3B       ; 10           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[7]           ; W10   ; 3B       ; 15           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[8]           ; U10   ; 3B       ; 19           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; B[9]           ; R10   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; CLK            ; N9    ; 8A       ; 21           ; 61           ; 0            ; 862                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[0]  ; AF22  ; 4A       ; 51           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[10] ; W21   ; 5A       ; 68           ; 11           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[11] ; U22   ; 5A       ; 68           ; 12           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[12] ; R25   ; 5B       ; 68           ; 19           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[13] ; P20   ; 5B       ; 68           ; 22           ; 60           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[14] ; M21   ; 6A       ; 68           ; 32           ; 60           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[15] ; M26   ; 6A       ; 68           ; 37           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[16] ; L24   ; 6A       ; 68           ; 43           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[17] ; K23   ; 6A       ; 68           ; 41           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[18] ; AF18  ; 4A       ; 46           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[19] ; AF19  ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[1]  ; AE26  ; 4A       ; 64           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[20] ; AF23  ; 4A       ; 61           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[21] ; AA14  ; 4A       ; 32           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[22] ; AC15  ; 4A       ; 40           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[23] ; AA16  ; 4A       ; 44           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[24] ; AA18  ; 4A       ; 62           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[25] ; AD22  ; 4A       ; 57           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[26] ; Y19   ; 4A       ; 65           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[27] ; Y24   ; 5A       ; 68           ; 13           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[28] ; V24   ; 5B       ; 68           ; 14           ; 94           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[29] ; W15   ; 4A       ; 50           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[2]  ; AA26  ; 5B       ; 68           ; 22           ; 94           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[30] ; V14   ; 4A       ; 42           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[31] ; W17   ; 4A       ; 57           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[3]  ; R26   ; 5B       ; 68           ; 24           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[4]  ; P26   ; 5B       ; 68           ; 27           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[5]  ; G26   ; 6A       ; 68           ; 33           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[6]  ; AD20  ; 4A       ; 55           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[7]  ; AC23  ; 5A       ; 68           ; 10           ; 94           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[8]  ; AB24  ; 5A       ; 68           ; 12           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GD_DELAYED[9]  ; AA23  ; 5A       ; 68           ; 11           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GIN[0]         ; T13   ; 3B       ; 15           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; GIN[1]         ; P11   ; 3B       ; 21           ; 0            ; 0            ; 10                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDD[0]         ; J11   ; 7A       ; 57           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDD[1]         ; C13   ; 7A       ; 34           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDD[2]         ; U11   ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDE[0]         ; AF17  ; 4A       ; 59           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDE[1]         ; D15   ; 7A       ; 48           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDE[2]         ; J23   ; 6A       ; 68           ; 45           ; 20           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDF[0]         ; Y26   ; 5B       ; 68           ; 24           ; 54           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDF[1]         ; V10   ; 3B       ; 17           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; IDF[2]         ; Y25   ; 5B       ; 68           ; 24           ; 37           ; 0                     ; 0                  ; no     ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; SPI_MISO       ; T19   ; 5A       ; 68           ; 13           ; 3            ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; WnR            ; U26   ; 5B       ; 68           ; 27           ; 54           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; nADS           ; V13   ; 4A       ; 34           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; nBLAST         ; U19   ; 5A       ; 68           ; 10           ; 43           ; 5                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
; nLBRES         ; M24   ; 6A       ; 68           ; 33           ; 20           ; 164                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; C[0]         ; AC19  ; 4A       ; 65           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[10]        ; V25   ; 5B       ; 68           ; 19           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[11]        ; W26   ; 5B       ; 68           ; 26           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[12]        ; AD25  ; 5B       ; 68           ; 17           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[13]        ; AE25  ; 4A       ; 62           ; 0            ; 74           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[14]        ; AD23  ; 4A       ; 59           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[15]        ; AE23  ; 4A       ; 59           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[16]        ; G25   ; 6A       ; 68           ; 35           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[17]        ; H25   ; 6A       ; 68           ; 35           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[18]        ; J26   ; 6A       ; 68           ; 32           ; 94           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[19]        ; J20   ; 6A       ; 68           ; 51           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[1]         ; AD18  ; 4A       ; 48           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[20]        ; P21   ; 5B       ; 68           ; 26           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[21]        ; P22   ; 5B       ; 68           ; 26           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[22]        ; P23   ; 5B       ; 68           ; 17           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[23]        ; T24   ; 5B       ; 68           ; 16           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[24]        ; W25   ; 5B       ; 68           ; 26           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[25]        ; AA24  ; 5B       ; 68           ; 16           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[26]        ; AB25  ; 5B       ; 68           ; 16           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[27]        ; AC25  ; 5B       ; 68           ; 17           ; 54           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[28]        ; AB22  ; 4A       ; 66           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[29]        ; AE21  ; 4A       ; 53           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[2]         ; AC17  ; 4A       ; 51           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[30]        ; AE20  ; 4A       ; 53           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[31]        ; AB19  ; 4A       ; 65           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[3]         ; AD16  ; 4A       ; 48           ; 0            ; 57           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[4]         ; J21   ; 6A       ; 68           ; 51           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[5]         ; M22   ; 6A       ; 68           ; 35           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[6]         ; N23   ; 6A       ; 68           ; 35           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[7]         ; N24   ; 6A       ; 68           ; 33           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[8]         ; U24   ; 5B       ; 68           ; 19           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; C[9]         ; U25   ; 5B       ; 68           ; 27           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[0]  ; AF21  ; 4A       ; 51           ; 0            ; 34           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[10] ; W20   ; 5A       ; 68           ; 11           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[11] ; V22   ; 5A       ; 68           ; 12           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[12] ; R24   ; 5B       ; 68           ; 19           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[13] ; R20   ; 5B       ; 68           ; 22           ; 43           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[14] ; N20   ; 6A       ; 68           ; 32           ; 43           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[15] ; M25   ; 6A       ; 68           ; 37           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[16] ; L23   ; 6A       ; 68           ; 43           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[17] ; K24   ; 6A       ; 68           ; 41           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[18] ; AE18  ; 4A       ; 46           ; 0            ; 34           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[19] ; AE19  ; 4A       ; 50           ; 0            ; 34           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[1]  ; AD26  ; 4A       ; 64           ; 0            ; 34           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[20] ; AE24  ; 4A       ; 61           ; 0            ; 34           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[21] ; Y14   ; 4A       ; 32           ; 0            ; 40           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[22] ; AB15  ; 4A       ; 40           ; 0            ; 40           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[23] ; AB16  ; 4A       ; 44           ; 0            ; 17           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[24] ; Y18   ; 4A       ; 62           ; 0            ; 40           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[25] ; AD21  ; 4A       ; 57           ; 0            ; 51           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[26] ; Y20   ; 4A       ; 65           ; 0            ; 0            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[27] ; Y23   ; 5A       ; 68           ; 13           ; 37           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[28] ; V23   ; 5B       ; 68           ; 14           ; 77           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[29] ; V15   ; 4A       ; 50           ; 0            ; 0            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[2]  ; AB26  ; 5B       ; 68           ; 22           ; 77           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[30] ; U14   ; 4A       ; 42           ; 0            ; 0            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[31] ; W16   ; 4A       ; 57           ; 0            ; 0            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[3]  ; T26   ; 5B       ; 68           ; 24           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[4]  ; N25   ; 5B       ; 68           ; 27           ; 3            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[5]  ; F26   ; 6A       ; 68           ; 33           ; 37           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[6]  ; AC20  ; 4A       ; 55           ; 0            ; 74           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[7]  ; AC22  ; 5A       ; 68           ; 10           ; 77           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[8]  ; AC24  ; 5A       ; 68           ; 12           ; 37           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GD_START[9]  ; AA22  ; 5A       ; 68           ; 11           ; 37           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GOUT[0]      ; AF8   ; 3B       ; 19           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; GOUT[1]      ; AF7   ; 3B       ; 19           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[0]       ; L22   ; 6A       ; 68           ; 47           ; 43           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[1]       ; AE9   ; 3B       ; 18           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[2]       ; AF9   ; 3B       ; 18           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[3]       ; K21   ; 6A       ; 68           ; 47           ; 60           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[4]       ; J25   ; 6A       ; 68           ; 32           ; 77           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[5]       ; H23   ; 6A       ; 68           ; 43           ; 37           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[6]       ; P12   ; 3B       ; 21           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LED[7]       ; T12   ; 3B       ; 15           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SELD         ; J12   ; 7A       ; 57           ; 61           ; 0            ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SELE         ; AA21  ; 4A       ; 66           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SELF         ; AF24  ; 4A       ; 62           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SELG         ; AE10  ; 4A       ; 36           ; 0            ; 51           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_CS       ; T23   ; 5B       ; 68           ; 16           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_MOSI     ; R23   ; 5B       ; 68           ; 17           ; 3            ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; SPI_SCLK     ; U20   ; 5A       ; 68           ; 13           ; 20           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nINT         ; U17   ; 4A       ; 53           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nOED         ; H20   ; 6A       ; 68           ; 49           ; 20           ; no              ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nOEE         ; V9    ; 3B       ; 17           ; 0            ; 91           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nOEF         ; AF16  ; 4A       ; 59           ; 0            ; 17           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nOEG         ; AF11  ; 4A       ; 38           ; 0            ; 34           ; no              ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; nREADY       ; A24   ; 7A       ; 65           ; 61           ; 17           ; yes             ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Load ; Output Enable Source                         ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------+---------------------+
; D[0]    ; C7    ; 8A       ; 17           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[10]   ; B11   ; 7A       ; 36           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[11]   ; B7    ; 8A       ; 19           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[12]   ; B9    ; 7A       ; 46           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[13]   ; A8    ; 7A       ; 48           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[14]   ; B10   ; 7A       ; 42           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[15]   ; A12   ; 7A       ; 36           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[16]   ; C9    ; 7A       ; 46           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[17]   ; D10   ; 7A       ; 44           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[18]   ; E11   ; 7A       ; 40           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[19]   ; E13   ; 7A       ; 32           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[1]    ; C10   ; 7A       ; 44           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[20]   ; A14   ; 7A       ; 51           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[21]   ; C15   ; 7A       ; 50           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[22]   ; D16   ; 7A       ; 44           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[23]   ; B17   ; 7A       ; 53           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[24]   ; C12   ; 7A       ; 34           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[25]   ; B6    ; 8A       ; 21           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[26]   ; A5    ; 8A       ; 21           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[27]   ; A7    ; 8A       ; 19           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[28]   ; H22   ; 6A       ; 68           ; 45           ; 3            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[29]   ; A9    ; 7A       ; 48           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[2]    ; D11   ; 7A       ; 32           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[30]   ; A11   ; 7A       ; 42           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[31]   ; A13   ; 7A       ; 38           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[3]    ; D13   ; 7A       ; 32           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[4]    ; B14   ; 7A       ; 51           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[5]    ; C14   ; 7A       ; 48           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[6]    ; A16   ; 7A       ; 55           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[7]    ; A17   ; 7A       ; 55           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[8]    ; D12   ; 7A       ; 32           ; 61           ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; D[9]    ; B12   ; 7A       ; 38           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[0]    ; U9    ; 3B       ; 10           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[10]   ; G7    ; 8A       ; 14           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[11]   ; L7    ; 8A       ; 10           ; 61           ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[12]   ; J7    ; 8A       ; 12           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[13]   ; G6    ; 8A       ; 15           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[14]   ; E6    ; 8A       ; 18           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[15]   ; D6    ; 8A       ; 18           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[16]   ; T8    ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[17]   ; P10   ; 3B       ; 18           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[18]   ; AA6   ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[19]   ; W8    ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[1]    ; R9    ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[20]   ; U7    ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[21]   ; R8    ; 3A       ; 7            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[22]   ; N10   ; 3B       ; 18           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[23]   ; M9    ; 8A       ; 18           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[24]   ; K8    ; 8A       ; 14           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[25]   ; H8    ; 8A       ; 19           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[26]   ; F7    ; 8A       ; 14           ; 61           ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[27]   ; K6    ; 8A       ; 10           ; 61           ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[28]   ; H7    ; 8A       ; 12           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[29]   ; F6    ; 8A       ; 15           ; 61           ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[2]    ; N12   ; 7A       ; 42           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[30]   ; D8    ; 8A       ; 10           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[31]   ; D7    ; 8A       ; 17           ; 61           ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[3]    ; Y8    ; 3A       ; 6            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[4]    ; V8    ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[5]    ; T7    ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[6]    ; P8    ; 3A       ; 7            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[7]    ; K10   ; 8A       ; 12           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[8]    ; L8    ; 8A       ; 15           ; 61           ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; E[9]    ; J8    ; 8A       ; 14           ; 61           ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[0]    ; AE15  ; 4A       ; 55           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[10]   ; U16   ; 4A       ; 61           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[11]   ; AD8   ; 3B       ; 17           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[12]   ; AD7   ; 3A       ; 7            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[13]   ; AE6   ; 3B       ; 21           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[14]   ; AC8   ; 3B       ; 14           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[15]   ; AA7   ; 3A       ; 6            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[16]   ; AE14  ; 4A       ; 44           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[17]   ; AC13  ; 4A       ; 40           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[18]   ; AC10  ; 3B       ; 12           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[19]   ; AE13  ; 4A       ; 42           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[1]    ; AF14  ; 4A       ; 44           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[20]   ; AD12  ; 4A       ; 34           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[21]   ; AD11  ; 4A       ; 32           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[22]   ; AC9   ; 3B       ; 14           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[23]   ; Y10   ; 3B       ; 15           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[24]   ; V19   ; 4A       ; 66           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[25]   ; U15   ; 4A       ; 61           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[26]   ; T17   ; 4A       ; 53           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[27]   ; AE8   ; 3B       ; 17           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[28]   ; AF6   ; 3B       ; 21           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[29]   ; AD6   ; 3A       ; 7            ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[2]    ; AD13  ; 4A       ; 34           ; 0            ; 34           ; 10                    ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[30]   ; AB6   ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[31]   ; Y9    ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[3]    ; AF13  ; 4A       ; 42           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[4]    ; AF12  ; 4A       ; 38           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[5]    ; AE11  ; 4A       ; 32           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[6]    ; AD10  ; 4A       ; 36           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[7]    ; AB10  ; 3B       ; 12           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[8]    ; V20   ; 5A       ; 68           ; 10           ; 60           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; F[9]    ; V17   ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no              ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; -                                            ; -                   ;
; LAD[0]  ; H15   ; 7A       ; 66           ; 61           ; 0            ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11 ; -                   ;
; LAD[10] ; E23   ; 6A       ; 68           ; 51           ; 54           ; 8                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1  ; -                   ;
; LAD[11] ; F23   ; 6A       ; 68           ; 45           ; 37           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5  ; -                   ;
; LAD[12] ; E24   ; 6A       ; 68           ; 40           ; 77           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6  ; -                   ;
; LAD[13] ; G24   ; 6A       ; 68           ; 41           ; 54           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2  ; -                   ;
; LAD[14] ; H24   ; 6A       ; 68           ; 43           ; 54           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3  ; -                   ;
; LAD[15] ; G22   ; 6A       ; 68           ; 45           ; 54           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4  ; -                   ;
; LAD[1]  ; H14   ; 7A       ; 53           ; 61           ; 0            ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12 ; -                   ;
; LAD[2]  ; G15   ; 7A       ; 46           ; 61           ; 0            ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13 ; -                   ;
; LAD[3]  ; E16   ; 7A       ; 44           ; 61           ; 0            ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14 ; -                   ;
; LAD[4]  ; C18   ; 7A       ; 59           ; 61           ; 51           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7  ; -                   ;
; LAD[5]  ; D17   ; 7A       ; 55           ; 61           ; 57           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10 ; -                   ;
; LAD[6]  ; C20   ; 7A       ; 61           ; 61           ; 34           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8  ; -                   ;
; LAD[7]  ; C19   ; 7A       ; 59           ; 61           ; 34           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9  ; -                   ;
; LAD[8]  ; D21   ; 7A       ; 62           ; 61           ; 40           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15 ; -                   ;
; LAD[9]  ; F22   ; 6A       ; 68           ; 52           ; 54           ; 7                     ; 0                  ; no     ; yes             ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; 0                   ; Off                         ; User                 ; 0 pF ; lb_int:I_LBUS_INTERFACE|LAD_oe               ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+-----------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+---------------------+-----------------------------+----------------------+------+----------------------------------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B1L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )    ; --            ; --           ; --            ;
; 3A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 76 / 80 ( 95 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 30 / 32 ( 94 % )  ; 3.3V          ; --           ; 3.3V          ;
; 6A       ; 42 / 48 ( 88 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 69 / 80 ( 86 % )  ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 31 / 32 ( 97 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                         ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ; 396        ; 9A       ; ^MSEL2                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A4       ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A5       ; 344        ; 8A       ; D[26]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 392        ; 9A       ; ^CONF_DONE             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A7       ; 348        ; 8A       ; D[27]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 308        ; 7A       ; D[13]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 310        ; 7A       ; D[29]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A11      ; 322        ; 7A       ; D[30]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ; 332        ; 7A       ; D[15]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 330        ; 7A       ; D[31]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 300        ; 7A       ; D[20]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A16      ; 294        ; 7A       ; D[6]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A17      ; 292        ; 7A       ; D[7]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A18      ; 290        ; 7A       ; A[5]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A19      ; 288        ; 7A       ; A[6]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A20      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; A21      ; 274        ; 7A       ; A[24]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A22      ; 270        ; 7A       ; A[25]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A23      ; 268        ; 7A       ; A[26]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A24      ; 269        ; 7A       ; nREADY                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; A25      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ; 14         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ; 15         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA6      ; 45         ; 3A       ; E[18]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA7      ; 47         ; 3A       ; F[15]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA8      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA12     ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA13     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA14     ; 87         ; 4A       ; GD_DELAYED[21]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA16     ; 113        ; 4A       ; GD_DELAYED[23]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA18     ; 151        ; 4A       ; GD_DELAYED[24]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA20     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AA21     ; 163        ; 4A       ; SELE                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ; 170        ; 5A       ; GD_START[9]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA23     ; 172        ; 5A       ; GD_DELAYED[9]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA24     ; 187        ; 5B       ; C[25]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA26     ; 201        ; 5B       ; GD_DELAYED[2]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ; 21         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ; 20         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ; 33         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB6      ; 43         ; 3A       ; F[30]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB7      ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB9      ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB10     ; 61         ; 3B       ; F[7]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB11     ; 63         ; 3B       ; B[22]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB12     ; 65         ; 3B       ; B[5]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB14     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB15     ; 105        ; 4A       ; GD_START[22]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ; 111        ; 4A       ; GD_START[23]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB17     ; 129        ; 4A       ; B[18]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB19     ; 160        ; 4A       ; C[31]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB20     ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB21     ;            ; --       ; VCCPD3B4A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB22     ; 165        ; 4A       ; C[28]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AB23     ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AB24     ; 176        ; 5A       ; GD_DELAYED[8]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB25     ; 189        ; 5B       ; C[26]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 199        ; 5B       ; GD_START[2]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ; 18         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ; 19         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC6      ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC7      ;            ; 3A       ; VREFB3AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC8      ; 62         ; 3B       ; F[14]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC9      ; 64         ; 3B       ; F[22]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ; 59         ; 3B       ; F[18]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC11     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC12     ;            ; 3B       ; VREFB3BN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC13     ; 102        ; 4A       ; F[17]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC14     ; 104        ; 4A       ; B[2]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ; 103        ; 4A       ; GD_DELAYED[22]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AC17     ; 127        ; 4A       ; C[2]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC18     ; 120        ; 4A       ; B[0]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ; 158        ; 4A       ; C[0]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC20     ; 136        ; 4A       ; GD_START[6]            ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC22     ; 166        ; 5A       ; GD_START[7]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC23     ; 168        ; 5A       ; GD_DELAYED[7]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC24     ; 174        ; 5A       ; GD_START[8]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC25     ; 193        ; 5B       ; C[27]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD1      ; 25         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ; 24         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD4      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD5      ; 35         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AD6      ; 51         ; 3A       ; F[29]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD7      ; 53         ; 3A       ; F[12]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ; 73         ; 3B       ; F[11]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD9      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD10     ; 96         ; 4A       ; F[6]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 88         ; 4A       ; F[21]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 91         ; 4A       ; F[20]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ; 93         ; 4A       ; F[2]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD15     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ; 119        ; 4A       ; C[3]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD17     ; 121        ; 4A       ; B[17]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ; 118        ; 4A       ; C[1]                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD19     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AD20     ; 134        ; 4A       ; GD_DELAYED[6]          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 139        ; 4A       ; GD_START[25]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD22     ; 141        ; 4A       ; GD_DELAYED[25]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD23     ; 144        ; 4A       ; C[14]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AD24     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD25     ; 191        ; 5B       ; C[12]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 157        ; 4A       ; GD_START[1]            ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE1      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE2      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE3      ; 22         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ; 23         ; B0L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE6      ; 85         ; 3B       ; F[13]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE7      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE8      ; 71         ; 3B       ; F[27]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE9      ; 77         ; 3B       ; LED[1]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ; 94         ; 4A       ; SELG                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE11     ; 86         ; 4A       ; F[5]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE13     ; 109        ; 4A       ; F[19]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 112        ; 4A       ; F[16]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ; 135        ; 4A       ; F[0]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE16     ; 137        ; 4A       ; B[1]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE18     ; 117        ; 4A       ; GD_START[18]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 125        ; 4A       ; GD_START[19]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ; 133        ; 4A       ; C[30]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE21     ; 131        ; 4A       ; C[29]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE22     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AE23     ; 142        ; 4A       ; C[15]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 149        ; 4A       ; GD_START[20]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ; 152        ; 4A       ; C[13]                  ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AE26     ; 155        ; 4A       ; GD_DELAYED[1]          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF2      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF5      ; 37         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AF6      ; 83         ; 3B       ; F[28]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF7      ; 80         ; 3B       ; GOUT[1]                ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF8      ; 78         ; 3B       ; GOUT[0]                ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF9      ; 75         ; 3B       ; LED[2]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF11     ; 101        ; 4A       ; nOEG                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ; 99         ; 4A       ; F[4]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF13     ; 107        ; 4A       ; F[3]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 110        ; 4A       ; F[1]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; AF16     ; 143        ; 4A       ; nOEF                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ; 145        ; 4A       ; IDE[0]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; AF18     ; 115        ; 4A       ; GD_DELAYED[18]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 123        ; 4A       ; GD_DELAYED[19]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF21     ; 128        ; 4A       ; GD_START[0]            ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ; 126        ; 4A       ; GD_DELAYED[0]          ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF23     ; 147        ; 4A       ; GD_DELAYED[20]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 150        ; 4A       ; SELF                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B1       ;            ;          ; RREF                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B5       ; 394        ; 9A       ; ^nSTATUS               ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B6       ; 346        ; 8A       ; D[25]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 350        ; 8A       ; D[11]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B9       ; 314        ; 7A       ; D[12]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B10      ; 320        ; 7A       ; D[14]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 334        ; 7A       ; D[10]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 328        ; 7A       ; D[9]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B14      ; 302        ; 7A       ; D[4]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B15      ; 304        ; 7A       ; A[4]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B16      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B17      ; 298        ; 7A       ; D[23]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B19      ; 282        ; 7A       ; A[22]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B20      ; 278        ; 7A       ; A[23]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B21      ; 276        ; 7A       ; A[7]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B22      ; 272        ; 7A       ; A[8]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B23      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; B24      ; 267        ; 7A       ; A[10]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; B25      ; 247        ; 6A       ; A[11]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; B26      ; 249        ; 6A       ; A[28]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C3       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C7       ; 358        ; 8A       ; D[0]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; C9       ; 312        ; 7A       ; D[16]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ; 318        ; 7A       ; D[1]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C12      ; 338        ; 7A       ; D[24]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 336        ; 7A       ; IDD[1]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; C14      ; 307        ; 7A       ; D[5]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C15      ; 306        ; 7A       ; D[21]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; C17      ; 296        ; 7A       ; A[21]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C18      ; 286        ; 7A       ; LAD[4]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C19      ; 284        ; 7A       ; LAD[7]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C20      ; 280        ; 7A       ; LAD[6]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C21      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 266        ; 7A       ; A[9]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C23      ; 264        ; 7A       ; A[27]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; C24      ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C25      ; 253        ; 6A       ; A[13]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; C26      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D5       ; 395        ; 9A       ; ^nCE                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D6       ; 352        ; 8A       ; E[15]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 356        ; 8A       ; E[31]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D8       ; 372        ; 8A       ; E[30]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D9       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D10      ; 316        ; 7A       ; D[17]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D11      ; 340        ; 7A       ; D[2]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 342        ; 7A       ; D[8]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ; 341        ; 7A       ; D[3]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D15      ; 309        ; 7A       ; IDE[1]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; D16      ; 317        ; 7A       ; D[22]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D17      ; 293        ; 7A       ; LAD[5]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D18      ; 291        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; D20      ; 277        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; D21      ; 275        ; 7A       ; LAD[8]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; D22      ; 255        ; 6A       ; A[12]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D23      ; 262        ; 7A       ; ^GND                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D25      ; 251        ; 6A       ; A[29]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; D26      ; 227        ; 6A       ; A[14]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E3       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E6       ; 354        ; 8A       ; E[14]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E8       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; E9       ; 374        ; 8A       ; A[16]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E10      ; 324        ; 7A       ; A[0]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E11      ; 326        ; 7A       ; D[18]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E13      ; 339        ; 7A       ; D[19]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E15      ; 325        ; 7A       ; A[20]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 315        ; 7A       ; LAD[3]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E18      ; 299        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E19      ; 285        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E20      ; 283        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; E21      ; 259        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; E22      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; E23      ; 257        ; 6A       ; LAD[10]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E24      ; 231        ; 6A       ; LAD[12]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E25      ; 233        ; 6A       ; A[30]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; E26      ; 229        ; 6A       ; A[15]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F1       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ; 398        ; 9A       ; ^nCONFIG               ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 360        ; 8A       ; E[29]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ; 366        ; 8A       ; E[26]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ;            ; --       ; VCCPD7A8A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F11      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F12      ; 333        ; 7A       ; A[18]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; F13      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F14      ;            ;          ; DNU                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F16      ; 323        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F17      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F18      ; 301        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; F19      ;            ; --       ; VCCPD7A8A              ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F21      ; 260        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; F22      ; 261        ; 6A       ; LAD[9]                 ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F23      ; 243        ; 6A       ; LAD[11]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F24      ; 235        ; 6A       ; A[31]                  ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; F25      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; F26      ; 219        ; 6A       ; GD_START[5]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 362        ; 8A       ; E[13]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G7       ; 364        ; 8A       ; E[10]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G9       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 357        ; 8A       ; A[17]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 329        ; 7A       ; A[1]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 331        ; 7A       ; A[2]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G14      ; 313        ; 7A       ; A[3]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G15      ; 311        ; 7A       ; LAD[2]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 279        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 281        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; G18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; G19      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 258        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; G21      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G22      ; 245        ; 6A       ; LAD[15]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G23      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ; 237        ; 6A       ; LAD[13]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G25      ; 223        ; 6A       ; C[16]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; G26      ; 221        ; 6A       ; GD_DELAYED[5]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H1       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ; 400        ; 9A       ; ^GND                   ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H7       ; 368        ; 8A       ; E[28]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 347        ; 8A       ; E[25]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 349        ; 8A       ; B[30]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H10      ; 355        ; 8A       ; B[15]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H12      ; 327        ; 7A       ; B[31]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 297        ; 7A       ; A[19]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 295        ; 7A       ; LAD[1]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 263        ; 7A       ; LAD[0]                 ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H17      ; 273        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; H18      ; 271        ; 7A       ; B[16]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; H19      ; 250        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; H20      ; 252        ; 6A       ; nOED                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H21      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; H22      ; 242        ; 6A       ; D[28]                  ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H23      ; 239        ; 6A       ; LED[5]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H24      ; 241        ; 6A       ; LAD[14]                ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H25      ; 225        ; 6A       ; C[17]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; H26      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ; --       ; VCCL_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 399        ; 9A       ; ^MSEL4                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J7       ; 370        ; 8A       ; E[12]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 365        ; 8A       ; E[9]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J10      ; 369        ; 8A       ; B[14]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ; 289        ; 7A       ; IDD[0]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; J12      ; 287        ; 7A       ; SELD                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J16      ; 265        ; 7A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; J17      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; J20      ; 254        ; 6A       ; C[19]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J21      ; 256        ; 6A       ; C[4]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J22      ;            ; 6A       ; VCCPD6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J23      ; 244        ; 6A       ; IDE[2]                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; J24      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; J25      ; 215        ; 6A       ; LED[4]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; J26      ; 217        ; 6A       ; C[18]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K1       ; 2          ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ; 3          ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K5       ; 397        ; 9A       ; ^MSEL3                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 373        ; 8A       ; E[27]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; K8       ; 363        ; 8A       ; E[24]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ; 361        ; 8A       ; B[29]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K10      ; 367        ; 8A       ; E[7]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K11      ; 305        ; 7A       ; B[28]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K18      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K20      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; K21      ; 248        ; 6A       ; LED[3]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K22      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K23      ; 236        ; 6A       ; GD_DELAYED[17]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K24      ; 234        ; 6A       ; GD_START[17]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; K25      ; 230        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; K26      ; 232        ; 6A       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; L1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ; --       ; VCCH_GXBL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L6       ; 393        ; 9A       ; ^MSEL1                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 371        ; 8A       ; E[11]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 359        ; 8A       ; E[8]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L9       ; 353        ; 8A       ; B[13]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L11      ; 337        ; 7A       ; B[11]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L12      ; 303        ; 7A       ; B[10]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; L13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L17      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L19      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L21      ;            ; 6A       ; VCCPD6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; L22      ; 246        ; 6A       ; LED[0]                 ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L23      ; 238        ; 6A       ; GD_START[16]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L24      ; 240        ; 6A       ; GD_DELAYED[16]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; L25      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L26      ;            ; 6A       ; VREFB6AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; M1       ; 5          ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ; 4          ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ;          ; NC                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M7       ; 391        ; 9A       ; ^MSEL0                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ; 351        ; 8A       ; E[23]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ; 345        ; 8A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; M11      ; 335        ; 7A       ; B[12]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M12      ; 321        ; 7A       ; B[27]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; M13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M18      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M19      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M20      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M21      ; 216        ; 6A       ; GD_DELAYED[14]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M22      ; 224        ; 6A       ; C[5]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M23      ;            ; 6A       ; VCCIO6A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; M24      ; 220        ; 6A       ; nLBRES                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M25      ; 226        ; 6A       ; GD_START[15]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; M26      ; 228        ; 6A       ; GD_DELAYED[15]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ; --       ; VCCL_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ; 1          ; B1L      ; GND                    ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; N8       ; 36         ; 3A       ; ^DCLK                  ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; N9       ; 343        ; 8A       ; CLK                    ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ; 76         ; 3B       ; E[22]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ; 319        ; 7A       ; E[2]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; N13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N17      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N19      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N20      ; 214        ; 6A       ; GD_START[14]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N21      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N22      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; N23      ; 222        ; 6A       ; C[6]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N24      ; 218        ; 6A       ; C[7]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N25      ; 210        ; 5B       ; GD_START[4]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; N26      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; P1       ; 6          ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ; 7          ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ; 0          ; B1L      ; GND                    ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ; 52         ; 3A       ; E[6]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P10      ; 74         ; 3B       ; E[17]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P11      ; 84         ; 3B       ; GIN[1]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P12      ; 82         ; 3B       ; LED[6]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; P13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P18      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P20      ; 200        ; 5B       ; GD_DELAYED[13]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P21      ; 206        ; 5B       ; C[20]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P22      ; 208        ; 5B       ; C[21]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P23      ; 192        ; 5B       ; C[22]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; P24      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P25      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; P26      ; 212        ; 5B       ; GD_DELAYED[4]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ; --       ; VCCH_GXBL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R6       ; 30         ; 3A       ; altera_reserved_tms    ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; R7       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R8       ; 50         ; 3A       ; E[21]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R9       ; 48         ; 3A       ; E[1]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R10      ; 46         ; 3A       ; B[9]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R11      ; 60         ; 3B       ; B[26]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R17      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R18      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R20      ; 198        ; 5B       ; GD_START[13]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R21      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R22      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; R23      ; 190        ; 5B       ; SPI_MOSI               ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R24      ; 194        ; 5B       ; GD_START[12]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R25      ; 196        ; 5B       ; GD_DELAYED[12]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; R26      ; 204        ; 5B       ; GD_DELAYED[3]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ; 9          ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ; 8          ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ;            ; --       ; VCCH_GXBL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ; 34         ; 3A       ; altera_reserved_tdi    ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; T7       ; 38         ; 3A       ; E[5]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T8       ; 40         ; 3A       ; E[16]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T9       ; 56         ; 3B       ; B[25]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T10      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ; 58         ; 3B       ; B[24]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T12      ; 66         ; 3B       ; LED[7]                 ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 68         ; 3B       ; GIN[0]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T17      ; 132        ; 4A       ; F[26]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; T18      ;            ; --       ; VCC                    ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T19      ; 179        ; 5A       ; SPI_MISO               ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 182        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T22      ; 184        ; 5B       ; RESERVED_INPUT         ;        ;              ;           ; Row I/O      ;                 ; no       ; Off          ;
; T23      ; 186        ; 5B       ; SPI_CS                 ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T24      ; 188        ; 5B       ; C[23]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; T25      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; T26      ; 202        ; 5B       ; GD_START[3]            ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ; --       ; VCCL_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --       ; VCCE_GXBL              ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U6       ; 31         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U7       ; 39         ; 3A       ; E[20]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U9       ; 54         ; 3B       ; E[0]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U10      ; 81         ; 3B       ; B[8]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U11      ; 79         ; 3B       ; IDD[2]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; U12      ; 100        ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; U13      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ; 108        ; 4A       ; GD_START[30]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U15      ; 148        ; 4A       ; F[25]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 146        ; 4A       ; F[10]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 130        ; 4A       ; nINT                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U19      ; 167        ; 5A       ; nBLAST                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U20      ; 181        ; 5A       ; SPI_SCLK               ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; U22      ; 177        ; 5A       ; GD_DELAYED[11]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U23      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U24      ; 195        ; 5B       ; C[8]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U25      ; 211        ; 5B       ; C[9]                   ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; U26      ; 213        ; 5B       ; WnR                    ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V1       ; 13         ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ; 12         ; B1L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ; 26         ; B0L      ; GND                    ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V7       ; 28         ; 3A       ; altera_reserved_tdo    ; output ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; V8       ; 41         ; 3A       ; E[4]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V9       ; 70         ; 3B       ; nOEE                   ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V10      ; 72         ; 3B       ; IDF[1]                 ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; On           ;
; V11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V12      ; 98         ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; V13      ; 92         ; 4A       ; nADS                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 106        ; 4A       ; GD_DELAYED[30]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 124        ; 4A       ; GD_START[29]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V17      ; 154        ; 4A       ; F[9]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 156        ; 4A       ; B[3]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 164        ; 4A       ; F[24]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 169        ; 5A       ; F[8]                   ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V21      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; V22      ; 175        ; 5A       ; GD_START[11]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V23      ; 183        ; 5B       ; GD_START[28]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ; 185        ; 5B       ; GD_DELAYED[28]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V25      ; 197        ; 5B       ; C[10]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W1       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ; 10         ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ; 11         ; B1L      ; GXB_NC                 ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W6       ; 27         ; B0L      ; GND                    ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W8       ; 42         ; 3A       ; E[19]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ; 69         ; 3B       ; B[7]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W11      ; 57         ; 3B       ; B[6]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W12      ; 97         ; 4A       ; B[21]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W13      ; 90         ; 4A       ; B[20]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W15      ; 122        ; 4A       ; GD_DELAYED[29]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 140        ; 4A       ; GD_START[31]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 138        ; 4A       ; GD_DELAYED[31]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ; 162        ; 4A       ; B[19]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; W19      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W20      ; 171        ; 5A       ; GD_START[10]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 173        ; 5A       ; GD_DELAYED[10]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ;            ; --       ; VCCPGM                 ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; W23      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; W24      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; W25      ; 207        ; 5B       ; C[24]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 209        ; 5B       ; C[11]                  ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y1       ; 17         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ; 16         ; B0L      ; GND                    ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ; 32         ; 3A       ; altera_reserved_tck    ; input  ; 3.3-V LVTTL  ;           ; --           ; N               ; no       ; Off          ;
; Y6       ; 29         ; 3A       ; ^nCSO, DATA4           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; Y7       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y8       ; 49         ; 3A       ; E[3]                   ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y9       ; 44         ; 3A       ; F[31]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y10      ; 67         ; 3B       ; F[23]                  ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y11      ; 55         ; 3B       ; B[23]                  ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y12      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ; 95         ; 4A       ; B[4]                   ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y14      ; 89         ; 4A       ; GD_START[21]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 116        ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; Y16      ; 114        ; 4A       ; RESERVED_INPUT         ;        ;              ;           ; Column I/O   ;                 ; no       ; Off          ;
; Y17      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V      ; --           ;                 ; --       ; --           ;
; Y18      ; 153        ; 4A       ; GD_START[24]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 159        ; 4A       ; GD_DELAYED[26]         ; input  ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 161        ; 4A       ; GD_START[26]           ; output ; 3.3-V LVTTL  ;           ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y22      ;            ;          ; GND                    ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y23      ; 178        ; 5A       ; GD_START[27]           ; output ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 180        ; 5A       ; GD_DELAYED[27]         ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ; 203        ; 5B       ; IDF[2]                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
; Y26      ; 205        ; 5B       ; IDF[0]                 ; input  ; 3.3-V LVTTL  ;           ; Row I/O      ; Y               ; no       ; On           ;
+----------+------------+----------+------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                         ; Library Name ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |V2495                                                                                                  ; 561.0 (5.8)          ; 663.0 (5.8)                      ; 108.0 (0.0)                                       ; 6.0 (0.0)                        ; 0.0 (0.0)            ; 598 (12)            ; 1206 (10)                 ; 33 (33)       ; 3200              ; 1     ; 0          ; 312  ; 0            ; |V2495                                                                                                                                                                                                                                                                                                                                      ; work         ;
;    |gd_control:I_GD|                                                                                    ; 149.8 (57.7)         ; 186.6 (70.2)                     ; 38.7 (14.1)                                       ; 2.0 (1.6)                        ; 0.0 (0.0)            ; 153 (84)            ; 348 (114)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|gd_control:I_GD                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |spi_interface:I_SPI|                                                                             ; 92.1 (42.7)          ; 116.3 (55.2)                     ; 24.6 (12.6)                                       ; 0.4 (0.1)                        ; 0.0 (0.0)            ; 69 (35)             ; 234 (107)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|gd_control:I_GD|spi_interface:I_SPI                                                                                                                                                                                                                                                                                                  ; work         ;
;          |spi_master:spi_core|                                                                          ; 49.4 (49.4)          ; 61.2 (61.2)                      ; 12.1 (12.1)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 34 (34)             ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core                                                                                                                                                                                                                                                                              ; work         ;
;    |lb_int:I_LBUS_INTERFACE|                                                                            ; 84.4 (84.4)          ; 102.1 (102.1)                    ; 17.7 (17.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 168 (168)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|lb_int:I_LBUS_INTERFACE                                                                                                                                                                                                                                                                                                              ; work         ;
;    |sld_hub:auto_hub|                                                                                   ; 64.8 (0.5)           ; 70.0 (0.5)                       ; 7.7 (0.0)                                         ; 2.5 (0.0)                        ; 0.0 (0.0)            ; 97 (1)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                     ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                    ; 64.3 (46.6)          ; 69.5 (50.7)                      ; 7.7 (5.8)                                         ; 2.5 (1.8)                        ; 0.0 (0.0)            ; 96 (64)             ; 95 (67)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                        ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                      ; 8.8 (8.8)            ; 9.7 (9.7)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                    ; 8.9 (8.9)            ; 9.2 (9.2)                        ; 1.0 (1.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 17 (17)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                              ; work         ;
;    |sld_signaltap:auto_signaltap_0|                                                                     ; 256.1 (14.5)         ; 298.5 (18.6)                     ; 43.9 (4.3)                                        ; 1.4 (0.1)                        ; 0.0 (0.0)            ; 232 (1)             ; 585 (50)                  ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                           ; 241.6 (0.0)          ; 279.9 (0.0)                      ; 39.6 (0.0)                                        ; 1.3 (0.0)                        ; 0.0 (0.0)            ; 231 (0)             ; 535 (0)                   ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                       ; 241.6 (75.5)         ; 279.9 (91.1)                     ; 39.6 (16.0)                                       ; 1.3 (0.3)                        ; 0.0 (0.0)            ; 231 (68)            ; 535 (181)                 ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                          ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                            ; 16.8 (16.2)          ; 23.2 (22.5)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                           ; work         ;
;                |lpm_decode:wdecoder|                                                                    ; 0.7 (0.0)            ; 0.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                       ; work         ;
;                   |decode_vnf:auto_generated|                                                           ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                             ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                          ; work         ;
;                |altsyncram_u484:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3200              ; 1     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u484:auto_generated                                                                                                                                           ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                            ; 0.7 (0.7)            ; 1.8 (1.8)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                           ; work         ;
;             |lpm_shiftreg:status_register|                                                              ; 9.0 (9.0)            ; 9.0 (9.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                             ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                   ; 6.4 (6.4)            ; 6.8 (6.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                  ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                ; 36.1 (36.1)          ; 36.9 (36.9)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 58 (58)             ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                               ; work         ;
;             |sld_ela_control:ela_control|                                                               ; 46.7 (0.6)           ; 56.2 (0.7)                       ; 10.3 (0.0)                                        ; 0.8 (0.0)                        ; 0.0 (0.0)            ; 33 (1)              ; 144 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                              ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                ; 0.8 (0.8)            ; 1.4 (1.4)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                      ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm| ; 38.5 (0.0)           ; 47.2 (0.0)                       ; 9.5 (0.0)                                         ; 0.7 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 128 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                       ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                          ; 17.9 (17.9)          ; 22.7 (22.7)                      ; 5.3 (5.3)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 0 (0)               ; 78 (78)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                            ; work         ;
;                   |sld_mbpmg:\trigger_modules_gen:0:trigger_match|                                      ; 20.6 (0.0)           ; 24.5 (0.0)                       ; 4.2 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 25 (0)              ; 50 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match                                                        ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                            ; 0.7 (0.7)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1|                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:10:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1|                           ; 1.0 (1.0)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:11:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1|                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:12:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1|                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:13:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|                           ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|                           ; 0.9 (0.9)            ; 1.0 (1.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|                           ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|                           ; 0.7 (0.7)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1|                            ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:1:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|                           ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|                           ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|                           ; 0.9 (0.9)            ; 1.2 (1.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|                           ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1 ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:2:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1|                            ; 1.0 (1.0)            ; 1.2 (1.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:3:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1|                            ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:4:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1|                            ; 1.2 (1.2)            ; 1.2 (1.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:5:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:6:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1|                            ; 0.6 (0.6)            ; 1.0 (1.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:7:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|                            ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1  ; work         ;
;                      |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1  ; work         ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                          ; 6.8 (4.3)            ; 6.9 (4.3)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 11 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                ; work         ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                             ; 2.5 (2.5)            ; 2.6 (2.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                        ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|          ; 41.9 (6.0)           ; 46.3 (7.0)                       ; 4.7 (1.0)                                         ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 36 (11)             ; 72 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                         ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                              ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 5 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                               ; work         ;
;                   |cntr_29i:auto_generated|                                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated                                                       ; work         ;
;                |lpm_counter:read_pointer_counter|                                                       ; 3.5 (0.0)            ; 3.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                        ; work         ;
;                   |cntr_4vi:auto_generated|                                                             ; 3.5 (3.5)            ; 3.5 (3.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated                                                                                ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                             ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (0)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                              ; work         ;
;                   |cntr_09i:auto_generated|                                                             ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated                                                                      ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                ; 1.5 (0.0)            ; 1.5 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                 ; work         ;
;                   |cntr_kri:auto_generated|                                                             ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                         ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                       ; 6.5 (6.5)            ; 7.3 (7.3)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                        ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                        ; 10.6 (10.6)          ; 13.0 (13.0)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 25 (25)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                         ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                     ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.2 (0.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 1 (1)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                      ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                     ; 8.5 (8.5)            ; 8.5 (8.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |V2495|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                    ; work         ;
+---------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                           ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name           ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; A[0]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[1]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[2]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[3]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[4]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[5]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[6]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[7]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[9]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[10]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[11]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[12]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[13]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[14]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[15]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[16]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[17]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[18]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[19]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[20]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[21]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[22]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[23]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[24]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[25]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[26]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[27]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[28]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[29]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[30]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; A[31]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[9]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[10]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[11]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[12]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[13]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[14]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[15]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[16]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[17]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[18]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[19]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[20]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[21]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[22]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[23]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[24]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[25]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[26]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[27]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[28]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[29]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[30]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[31]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; C[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[4]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[5]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[6]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[7]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[8]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[9]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[10]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[11]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[12]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[13]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[14]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[15]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[16]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[17]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[18]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[19]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[20]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[21]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[22]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[23]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[24]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[25]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[26]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[27]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[28]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[29]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[30]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; C[31]          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GIN[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GOUT[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GOUT[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SELG           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; nOEG           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IDD[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDD[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDD[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SELD           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; nOED           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IDE[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDE[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDE[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SELE           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; nOEE           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IDF[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDF[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IDF[2]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SELF           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; nOEF           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[13]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[14]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[15]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[16]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[17]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[18]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[19]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[20]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[21]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[22]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[23]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[24]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[25]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[26]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[27]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[28]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[29]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[30]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_START[31]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GD_DELAYED[0]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[1]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[2]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[3]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[4]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[5]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[6]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[7]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[8]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[9]  ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[10] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[11] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[12] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[13] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[14] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[15] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[16] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[17] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[18] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[19] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[20] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[21] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[22] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[23] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[24] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[25] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[26] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[27] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[28] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[29] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[30] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GD_DELAYED[31] ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI_SCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI_CS         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SPI_MOSI       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LED[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; nREADY         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; --    ; --     ; --                     ; --                       ;
; nINT           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[2]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[3]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[4]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[5]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[6]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[7]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[8]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[9]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[10]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[11]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[14]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[15]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[18]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[19]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[20]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[21]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[22]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[23]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[24]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[25]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[26]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[27]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[30]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[31]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[0]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[1]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[4]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[5]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[6]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[7]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[8]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[9]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[10]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[11]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[12]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[13]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[16]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[17]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[20]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[21]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[22]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[23]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[24]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[25]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[26]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[27]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[28]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[29]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[31]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[0]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[1]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[2]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[3]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[4]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[5]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[6]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[7]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[8]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[9]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[10]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[11]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[12]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[13]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[14]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[15]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[16]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[17]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[18]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[19]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[20]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[21]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[22]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[23]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[24]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[25]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[26]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[27]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[28]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[29]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[30]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; D[31]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[0]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[1]           ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[12]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[13]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[16]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[17]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[28]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; E[29]          ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[2]           ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[3]           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[14]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[15]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[18]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[19]          ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; F[30]          ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LAD[0]         ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[1]         ; Bidir    ; -- ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[2]         ; Bidir    ; -- ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[3]         ; Bidir    ; -- ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[4]         ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[5]         ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[6]         ; Bidir    ; -- ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[7]         ; Bidir    ; -- ; (7)  ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[8]         ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[9]         ; Bidir    ; -- ; --   ; (5)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[10]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[11]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[12]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[13]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[14]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; LAD[15]        ; Bidir    ; -- ; --   ; (7)  ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; WnR            ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; nADS           ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; nBLAST         ; Input    ; -- ; --   ; (5)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; GIN[1]         ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLK            ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; nLBRES         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[0]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[2]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[4]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[6]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[3]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[5]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; B[7]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SPI_MISO       ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                            ;
+-----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------+-------------------+---------+
; A[0]                                                                        ;                   ;         ;
; A[1]                                                                        ;                   ;         ;
; A[2]                                                                        ;                   ;         ;
; A[3]                                                                        ;                   ;         ;
; A[4]                                                                        ;                   ;         ;
; A[5]                                                                        ;                   ;         ;
; A[6]                                                                        ;                   ;         ;
; A[7]                                                                        ;                   ;         ;
; A[8]                                                                        ;                   ;         ;
; A[9]                                                                        ;                   ;         ;
; A[10]                                                                       ;                   ;         ;
; A[11]                                                                       ;                   ;         ;
; A[12]                                                                       ;                   ;         ;
; A[13]                                                                       ;                   ;         ;
; A[14]                                                                       ;                   ;         ;
; A[15]                                                                       ;                   ;         ;
; A[16]                                                                       ;                   ;         ;
; A[17]                                                                       ;                   ;         ;
; A[18]                                                                       ;                   ;         ;
; A[19]                                                                       ;                   ;         ;
; A[20]                                                                       ;                   ;         ;
; A[21]                                                                       ;                   ;         ;
; A[22]                                                                       ;                   ;         ;
; A[23]                                                                       ;                   ;         ;
; A[24]                                                                       ;                   ;         ;
; A[25]                                                                       ;                   ;         ;
; A[26]                                                                       ;                   ;         ;
; A[27]                                                                       ;                   ;         ;
; A[28]                                                                       ;                   ;         ;
; A[29]                                                                       ;                   ;         ;
; A[30]                                                                       ;                   ;         ;
; A[31]                                                                       ;                   ;         ;
; B[8]                                                                        ;                   ;         ;
; B[9]                                                                        ;                   ;         ;
; B[10]                                                                       ;                   ;         ;
; B[11]                                                                       ;                   ;         ;
; B[12]                                                                       ;                   ;         ;
; B[13]                                                                       ;                   ;         ;
; B[14]                                                                       ;                   ;         ;
; B[15]                                                                       ;                   ;         ;
; B[16]                                                                       ;                   ;         ;
; B[17]                                                                       ;                   ;         ;
; B[18]                                                                       ;                   ;         ;
; B[19]                                                                       ;                   ;         ;
; B[20]                                                                       ;                   ;         ;
; B[21]                                                                       ;                   ;         ;
; B[22]                                                                       ;                   ;         ;
; B[23]                                                                       ;                   ;         ;
; B[24]                                                                       ;                   ;         ;
; B[25]                                                                       ;                   ;         ;
; B[26]                                                                       ;                   ;         ;
; B[27]                                                                       ;                   ;         ;
; B[28]                                                                       ;                   ;         ;
; B[29]                                                                       ;                   ;         ;
; B[30]                                                                       ;                   ;         ;
; B[31]                                                                       ;                   ;         ;
; GIN[0]                                                                      ;                   ;         ;
; IDD[0]                                                                      ;                   ;         ;
; IDD[1]                                                                      ;                   ;         ;
; IDD[2]                                                                      ;                   ;         ;
; IDE[0]                                                                      ;                   ;         ;
; IDE[1]                                                                      ;                   ;         ;
; IDE[2]                                                                      ;                   ;         ;
; IDF[0]                                                                      ;                   ;         ;
; IDF[1]                                                                      ;                   ;         ;
; IDF[2]                                                                      ;                   ;         ;
; GD_DELAYED[0]                                                               ;                   ;         ;
; GD_DELAYED[1]                                                               ;                   ;         ;
; GD_DELAYED[2]                                                               ;                   ;         ;
; GD_DELAYED[3]                                                               ;                   ;         ;
; GD_DELAYED[4]                                                               ;                   ;         ;
; GD_DELAYED[5]                                                               ;                   ;         ;
; GD_DELAYED[6]                                                               ;                   ;         ;
; GD_DELAYED[7]                                                               ;                   ;         ;
; GD_DELAYED[8]                                                               ;                   ;         ;
; GD_DELAYED[9]                                                               ;                   ;         ;
; GD_DELAYED[10]                                                              ;                   ;         ;
; GD_DELAYED[11]                                                              ;                   ;         ;
; GD_DELAYED[12]                                                              ;                   ;         ;
; GD_DELAYED[13]                                                              ;                   ;         ;
; GD_DELAYED[14]                                                              ;                   ;         ;
; GD_DELAYED[15]                                                              ;                   ;         ;
; GD_DELAYED[16]                                                              ;                   ;         ;
; GD_DELAYED[17]                                                              ;                   ;         ;
; GD_DELAYED[18]                                                              ;                   ;         ;
; GD_DELAYED[19]                                                              ;                   ;         ;
; GD_DELAYED[20]                                                              ;                   ;         ;
; GD_DELAYED[21]                                                              ;                   ;         ;
; GD_DELAYED[22]                                                              ;                   ;         ;
; GD_DELAYED[23]                                                              ;                   ;         ;
; GD_DELAYED[24]                                                              ;                   ;         ;
; GD_DELAYED[25]                                                              ;                   ;         ;
; GD_DELAYED[26]                                                              ;                   ;         ;
; GD_DELAYED[27]                                                              ;                   ;         ;
; GD_DELAYED[28]                                                              ;                   ;         ;
; GD_DELAYED[29]                                                              ;                   ;         ;
; GD_DELAYED[30]                                                              ;                   ;         ;
; GD_DELAYED[31]                                                              ;                   ;         ;
; E[2]                                                                        ;                   ;         ;
; E[3]                                                                        ;                   ;         ;
; E[4]                                                                        ;                   ;         ;
; E[5]                                                                        ;                   ;         ;
; E[6]                                                                        ;                   ;         ;
; E[7]                                                                        ;                   ;         ;
; E[8]                                                                        ;                   ;         ;
; E[9]                                                                        ;                   ;         ;
; E[10]                                                                       ;                   ;         ;
; E[11]                                                                       ;                   ;         ;
; E[14]                                                                       ;                   ;         ;
; E[15]                                                                       ;                   ;         ;
; E[18]                                                                       ;                   ;         ;
; E[19]                                                                       ;                   ;         ;
; E[20]                                                                       ;                   ;         ;
; E[21]                                                                       ;                   ;         ;
; E[22]                                                                       ;                   ;         ;
; E[23]                                                                       ;                   ;         ;
; E[24]                                                                       ;                   ;         ;
; E[25]                                                                       ;                   ;         ;
; E[26]                                                                       ;                   ;         ;
; E[27]                                                                       ;                   ;         ;
; E[30]                                                                       ;                   ;         ;
; E[31]                                                                       ;                   ;         ;
; F[0]                                                                        ;                   ;         ;
; F[1]                                                                        ;                   ;         ;
; F[4]                                                                        ;                   ;         ;
; F[5]                                                                        ;                   ;         ;
; F[6]                                                                        ;                   ;         ;
; F[7]                                                                        ;                   ;         ;
; F[8]                                                                        ;                   ;         ;
; F[9]                                                                        ;                   ;         ;
; F[10]                                                                       ;                   ;         ;
; F[11]                                                                       ;                   ;         ;
; F[12]                                                                       ;                   ;         ;
; F[13]                                                                       ;                   ;         ;
; F[16]                                                                       ;                   ;         ;
; F[17]                                                                       ;                   ;         ;
; F[20]                                                                       ;                   ;         ;
; F[21]                                                                       ;                   ;         ;
; F[22]                                                                       ;                   ;         ;
; F[23]                                                                       ;                   ;         ;
; F[24]                                                                       ;                   ;         ;
; F[25]                                                                       ;                   ;         ;
; F[26]                                                                       ;                   ;         ;
; F[27]                                                                       ;                   ;         ;
; F[28]                                                                       ;                   ;         ;
; F[29]                                                                       ;                   ;         ;
; F[31]                                                                       ;                   ;         ;
; D[0]                                                                        ;                   ;         ;
; D[1]                                                                        ;                   ;         ;
; D[2]                                                                        ;                   ;         ;
; D[3]                                                                        ;                   ;         ;
; D[4]                                                                        ;                   ;         ;
; D[5]                                                                        ;                   ;         ;
; D[6]                                                                        ;                   ;         ;
; D[7]                                                                        ;                   ;         ;
; D[8]                                                                        ;                   ;         ;
; D[9]                                                                        ;                   ;         ;
; D[10]                                                                       ;                   ;         ;
; D[11]                                                                       ;                   ;         ;
; D[12]                                                                       ;                   ;         ;
; D[13]                                                                       ;                   ;         ;
; D[14]                                                                       ;                   ;         ;
; D[15]                                                                       ;                   ;         ;
; D[16]                                                                       ;                   ;         ;
; D[17]                                                                       ;                   ;         ;
; D[18]                                                                       ;                   ;         ;
; D[19]                                                                       ;                   ;         ;
; D[20]                                                                       ;                   ;         ;
; D[21]                                                                       ;                   ;         ;
; D[22]                                                                       ;                   ;         ;
; D[23]                                                                       ;                   ;         ;
; D[24]                                                                       ;                   ;         ;
; D[25]                                                                       ;                   ;         ;
; D[26]                                                                       ;                   ;         ;
; D[27]                                                                       ;                   ;         ;
; D[28]                                                                       ;                   ;         ;
; D[29]                                                                       ;                   ;         ;
; D[30]                                                                       ;                   ;         ;
; D[31]                                                                       ;                   ;         ;
; E[0]                                                                        ;                   ;         ;
; E[1]                                                                        ;                   ;         ;
; E[12]                                                                       ;                   ;         ;
; E[13]                                                                       ;                   ;         ;
; E[16]                                                                       ;                   ;         ;
; E[17]                                                                       ;                   ;         ;
; E[28]                                                                       ;                   ;         ;
; E[29]                                                                       ;                   ;         ;
; F[2]                                                                        ;                   ;         ;
;      - C[17]~output                                                         ; 0                 ; 0       ;
;      - C[16]~output                                                         ; 0                 ; 0       ;
;      - C[7]~output                                                          ; 0                 ; 0       ;
;      - C[6]~output                                                          ; 0                 ; 0       ;
;      - C[5]~output                                                          ; 0                 ; 0       ;
;      - C[4]~output                                                          ; 0                 ; 0       ;
;      - C[3]~output                                                          ; 0                 ; 0       ;
;      - C[2]~output                                                          ; 0                 ; 0       ;
;      - C[1]~output                                                          ; 0                 ; 0       ;
;      - C[0]~output                                                          ; 0                 ; 0       ;
; F[3]                                                                        ;                   ;         ;
;      - C[19]~output                                                         ; 1                 ; 0       ;
; F[14]                                                                       ;                   ;         ;
;      - C[21]~output                                                         ; 1                 ; 0       ;
; F[15]                                                                       ;                   ;         ;
;      - C[23]~output                                                         ; 1                 ; 0       ;
; F[18]                                                                       ;                   ;         ;
;      - C[18]~output                                                         ; 1                 ; 0       ;
; F[19]                                                                       ;                   ;         ;
;      - C[20]~output                                                         ; 0                 ; 0       ;
; F[30]                                                                       ;                   ;         ;
;      - C[22]~output                                                         ; 1                 ; 0       ;
; LAD[0]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[0]                                      ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[16]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[16]                           ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                 ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[16]~feeder                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[0]~feeder                                ; 1                 ; 7       ;
; LAD[1]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[1]                                      ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[17]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[17]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[17]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[1]                                       ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[7]~feeder             ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]~feeder          ; 0                 ; 7       ;
; LAD[2]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[2]                                      ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[18]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[18]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[18]                           ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                 ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[8]                    ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[2]~feeder                                ; 0                 ; 7       ;
; LAD[3]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[3]                                      ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[19]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[19]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[19]                           ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                 ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[3]~feeder                                ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[9]~feeder             ; 0                 ; 7       ;
; LAD[4]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[4]                                      ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[20]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[20]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[20]                           ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[10]                   ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[4]~feeder                                ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]~feeder         ; 1                 ; 7       ;
; LAD[5]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[5]                                      ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[21]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[21]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[21]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[5]~feeder                                ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]~feeder         ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[11]~feeder            ; 1                 ; 7       ;
; LAD[6]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[6]                                      ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[22]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[22]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[22]                           ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[12]                   ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[6]~feeder                                ; 0                 ; 7       ;
; LAD[7]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[7]                                      ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[23]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[23]                           ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[23]~feeder                    ; 0                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[7]~feeder                                ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]~feeder         ; 0                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[13]~feeder            ; 0                 ; 7       ;
; LAD[8]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[8]                                      ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[24]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[24]                           ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[24]~feeder                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[8]~feeder                                ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[14]~feeder            ; 1                 ; 7       ;
; LAD[9]                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[9]                                      ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[25]                           ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[25]                           ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[25]                           ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[15]~feeder            ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[9]~feeder                                ; 1                 ; 5       ;
; LAD[10]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[10]                                     ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[26]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[26]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[26]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[10]                                      ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]~feeder          ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]~feeder             ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[10]~DUPLICATE                            ; 1                 ; 7       ;
; LAD[11]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[11]                                     ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[27]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[27]                           ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[2]                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[11]~feeder                               ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[27]~feeder                    ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]~feeder          ; 1                 ; 7       ;
; LAD[12]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[12]                                     ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[28]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[28]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[28]~feeder                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[12]~feeder                               ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[3]~feeder             ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]~feeder          ; 1                 ; 7       ;
; LAD[13]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[13]                                     ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[29]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[29]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[13]                                      ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                 ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[29]~feeder                    ; 1                 ; 7       ;
; LAD[14]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|addr[14]                                     ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[30]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[30]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[14]                                      ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                    ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]~feeder          ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[30]~feeder                    ; 1                 ; 7       ;
; LAD[15]                                                                     ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[31]                           ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[31]                           ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                 ; 1                 ; 7       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[6]                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[15]~feeder                               ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[31]~feeder                    ; 1                 ; 7       ;
;      - lb_int:I_LBUS_INTERFACE|addr[15]~feeder                              ; 1                 ; 7       ;
; WnR                                                                         ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|Selector33~1                                 ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE~14                                   ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE~16                                   ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[21]                   ; 1                 ; 5       ;
; nADS                                                                        ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|Selector33~1                                 ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|Selector34~0                                 ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE~15                                   ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE~17                                   ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[22]                   ; 1                 ; 5       ;
; nBLAST                                                                      ;                   ;         ;
;      - lb_int:I_LBUS_INTERFACE|Selector33~0                                 ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|Selector34~0                                 ; 1                 ; 5       ;
;      - lb_int:I_LBUS_INTERFACE|Selector35~0                                 ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[23]~feeder            ; 1                 ; 5       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]~feeder         ; 1                 ; 5       ;
; GIN[1]                                                                      ;                   ;         ;
;      - SELE~0                                                               ; 1                 ; 0       ;
;      - SELF~0                                                               ; 1                 ; 0       ;
;      - LED[0]~0                                                             ; 1                 ; 0       ;
;      - LED[1]~1                                                             ; 1                 ; 0       ;
;      - LED[2]~2                                                             ; 1                 ; 0       ;
;      - LED[3]~3                                                             ; 1                 ; 0       ;
;      - LED[4]~4                                                             ; 1                 ; 0       ;
;      - LED[5]~5                                                             ; 1                 ; 0       ;
;      - LED[6]~6                                                             ; 1                 ; 0       ;
;      - LED[7]~7                                                             ; 1                 ; 0       ;
; CLK                                                                         ;                   ;         ;
; nLBRES                                                                      ;                   ;         ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[0] ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[1] ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[2] ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[3] ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[4] ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[5] ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE.LBIDLE                               ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEL                             ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEH                             ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADL                              ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADH                              ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|nREADY~_Duplicate_1                          ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg~0  ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|wren_i                           ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write7                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write1                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|di_i[31]~0                       ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read1                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read3                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read0                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read2                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read4                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write4                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write10                    ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write3                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write9                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[0]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_16                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[10]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[11]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[12]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[13]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[14]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[15]~_Duplicate_1                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[1]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[3]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[4]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[5]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[7]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[8]~_Duplicate_1                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|command[15]~0                    ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read5                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write5                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write11                    ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.read6                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write2                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write8                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write0~3                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[4]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[0]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[15]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[14]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[13]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[12]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[11]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[10]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[9]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[8]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[7]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[6]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[5]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[1]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[3]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|addr[2]                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|ready                                                ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[16]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[26]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[27]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[28]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[29]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[30]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[31]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[17]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[18]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[19]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[20]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[21]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[22]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[23]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[24]                                     ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|rreg[25]                                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.idle~1                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_read_strobe                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|int_write_strobe~0               ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_write_strobe                                     ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|state.write6~5                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[0]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|gd_command_reg[15]~0                         ; 0                 ; 0       ;
;      - gd_control:I_GD|state.read0                                          ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|data_valid                       ; 0                 ; 0       ;
;      - gd_control:I_GD|readdata[0]~0                                        ; 0                 ; 0       ;
;      - gd_control:I_GD|state.idle                                           ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write_end                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|state.read_end                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|gd_control_reg[1]~0                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[0]~0                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[10]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[11]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[12]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[13]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[14]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[15]                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[1]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[2]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[3]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[4]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[5]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[6]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[7]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[8]                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[9]                                       ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write1                                         ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write7                                         ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write2                                         ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write3                                         ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write4                                         ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_interface:I_SPI|reg_data_out[0]~0                ; 0                 ; 0       ;
;      - gd_control:I_GD|address_ch[1]~0                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_address[12]                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_address[13]                                      ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_data_write[0]                                    ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_data_write[9]~0                                  ; 0                 ; 0       ;
;      - gd_control:I_GD|spi_address[14]~3                                    ; 0                 ; 0       ;
;      - gd_control:I_GD|Delay[15]~0                                          ; 0                 ; 0       ;
;      - gd_control:I_GD|GateWidth[15]~0                                      ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[11]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[12]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[6]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[7]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[9]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[10]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[13]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[14]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[15]                                  ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[4]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[0]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[1]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[2]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[3]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[8]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_out[5]                                   ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|nREADY                                       ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                          ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                         ; 0                 ; 0       ;
;      - lb_int:I_LBUS_INTERFACE|dtl[10]~DUPLICATE                            ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write7~DUPLICATE                               ; 0                 ; 0       ;
;      - gd_control:I_GD|state.write2~DUPLICATE                               ; 0                 ; 0       ;
; B[0]                                                                        ;                   ;         ;
;      - E[0]~output                                                          ; 1                 ; 0       ;
; B[2]                                                                        ;                   ;         ;
;      - E[1]~output                                                          ; 0                 ; 0       ;
; B[4]                                                                        ;                   ;         ;
;      - E[12]~output                                                         ; 1                 ; 0       ;
; B[6]                                                                        ;                   ;         ;
;      - E[13]~output                                                         ; 1                 ; 0       ;
; B[1]                                                                        ;                   ;         ;
;      - E[16]~output                                                         ; 1                 ; 0       ;
; B[3]                                                                        ;                   ;         ;
;      - E[17]~output                                                         ; 1                 ; 0       ;
; B[5]                                                                        ;                   ;         ;
;      - E[28]~output                                                         ; 1                 ; 0       ;
; B[7]                                                                        ;                   ;         ;
;      - E[29]~output                                                         ; 1                 ; 0       ;
; SPI_MISO                                                                    ;                   ;         ;
;      - gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|rx_bit_reg~0 ; 0                 ; 7       ;
+-----------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                       ; Location               ; Fan-Out ; Usage                                                ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                        ; PIN_N9                 ; 862     ; Clock                                                ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3          ; 379     ; Clock                                                ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                               ; JTAG_X0_Y3_N3          ; 24      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|Delay[15]~0                                                                                                                                                                                                                                                                ; LABCELL_X51_Y38_N9     ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|Equal0~2                                                                                                                                                                                                                                                                   ; LABCELL_X51_Y38_N45    ; 8       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|GateWidth[15]~0                                                                                                                                                                                                                                                            ; LABCELL_X49_Y38_N27    ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|address_ch[1]~0                                                                                                                                                                                                                                                            ; LABCELL_X51_Y38_N30    ; 8       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|readdata[0]~0                                                                                                                                                                                                                                                              ; MLABCELL_X50_Y38_N21   ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_address[14]~3                                                                                                                                                                                                                                                          ; MLABCELL_X47_Y38_N27   ; 10      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_address~1                                                                                                                                                                                                                                                              ; LABCELL_X51_Y38_N36    ; 26      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_address~2                                                                                                                                                                                                                                                              ; LABCELL_X51_Y38_N51    ; 15      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_data_write[9]~0                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y38_N57   ; 15      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|command[15]~0                                                                                                                                                                                                                                          ; LABCELL_X45_Y38_N24    ; 2       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|data_valid                                                                                                                                                                                                                                             ; FF_X45_Y34_N56         ; 13      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|di_i[31]~0                                                                                                                                                                                                                                             ; LABCELL_X46_Y38_N39    ; 18      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|int_write_strobe~0                                                                                                                                                                                                                                     ; LABCELL_X45_Y38_N0     ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|reg_data_out[0]~0                                                                                                                                                                                                                                      ; LABCELL_X45_Y38_N18    ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Selector0~0                                                                                                                                                                                                                        ; LABCELL_X46_Y34_N36    ; 47      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_ce                                                                                                                                                                                                                          ; FF_X67_Y13_N41         ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_buffer_reg[0]~0                                                                                                                                                                                                                 ; MLABCELL_X47_Y34_N45   ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[30]~0                                                                                                                                                                                                                       ; MLABCELL_X47_Y34_N30   ; 44      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg~0                                                                                                                                                                                                                        ; MLABCELL_X47_Y34_N39   ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|state.write0~3                                                                                                                                                                                                                                         ; LABCELL_X45_Y38_N39    ; 2       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|state.write7                                                                                                                                                                                                                                           ; FF_X47_Y38_N5          ; 21      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; gd_control:I_GD|spi_interface:I_SPI|wren_i                                                                                                                                                                                                                                                 ; FF_X46_Y38_N2          ; 20      ; Clock enable, Sync. load                             ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe                                                                                                                                                                                                                                                             ; DDIOOECELL_X68_Y52_N59 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y51_N59 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                               ; DDIOOECELL_X55_Y61_N62 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                               ; DDIOOECELL_X66_Y61_N5  ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                               ; DDIOOECELL_X53_Y61_N5  ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                               ; DDIOOECELL_X46_Y61_N5  ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                               ; DDIOOECELL_X44_Y61_N5  ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                               ; DDIOOECELL_X62_Y61_N45 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y41_N59 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y43_N59 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y45_N59 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y45_N42 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                                ; DDIOOECELL_X68_Y40_N82 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                                ; DDIOOECELL_X59_Y61_N56 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                                ; DDIOOECELL_X61_Y61_N39 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                                ; DDIOOECELL_X59_Y61_N39 ; 1       ; Output enable                                        ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADL                                                                                                                                                                                                                                                    ; FF_X51_Y35_N5          ; 23      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEL                                                                                                                                                                                                                                                   ; FF_X51_Y35_N38         ; 23      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LBSTATE~15                                                                                                                                                                                                                                                         ; LABCELL_X51_Y35_N0     ; 2       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|LBSTATE~17                                                                                                                                                                                                                                                         ; LABCELL_X51_Y35_N15    ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[15]~0                                                                                                                                                                                                                                               ; MLABCELL_X50_Y35_N42   ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[1]~0                                                                                                                                                                                                                                                ; MLABCELL_X50_Y35_N48   ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[0]~0                                                                                                                                                                                                                                                ; MLABCELL_X50_Y35_N24   ; 32      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; nLBRES                                                                                                                                                                                                                                                                                     ; PIN_M24                ; 164     ; Async. clear, Async. load, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                      ; FF_X32_Y24_N44         ; 27      ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                             ; MLABCELL_X32_Y24_N9    ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                              ; MLABCELL_X32_Y24_N48   ; 5       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                             ; LABCELL_X35_Y27_N42    ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                              ; MLABCELL_X32_Y27_N48   ; 10      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                ; FF_X33_Y28_N8          ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                ; FF_X33_Y28_N44         ; 22      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                ; MLABCELL_X32_Y27_N36   ; 9       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                ; MLABCELL_X32_Y27_N0    ; 5       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                          ; MLABCELL_X32_Y24_N6    ; 8       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]~2                                                                                                                                                                                         ; LABCELL_X35_Y27_N45    ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                    ; LABCELL_X33_Y27_N27    ; 5       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                           ; FF_X36_Y27_N53         ; 15      ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                          ; FF_X36_Y27_N5          ; 12      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                           ; FF_X33_Y27_N11         ; 55      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                           ; FF_X32_Y27_N53         ; 19      ; Async. clear                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                    ; LABCELL_X36_Y27_N0     ; 3       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                          ; FF_X36_Y27_N14         ; 59      ; Async. clear, Clock enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                      ; LABCELL_X40_Y29_N27    ; 15      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                      ; LABCELL_X40_Y29_N24    ; 15      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                       ; FF_X41_Y29_N47         ; 15      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                    ; FF_X40_Y30_N47         ; 5       ; Clock enable, Write enable                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                          ; LABCELL_X36_Y28_N18    ; 13      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                   ; LABCELL_X40_Y29_N9     ; 21      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                    ; LABCELL_X38_Y28_N42    ; 37      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                    ; LABCELL_X38_Y28_N45    ; 37      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                      ; FF_X45_Y32_N8          ; 201     ; Async. clear                                         ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                            ; LABCELL_X41_Y29_N3     ; 15      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                              ; MLABCELL_X37_Y28_N24   ; 14      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                        ; MLABCELL_X32_Y29_N54   ; 8       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                 ; LABCELL_X40_Y29_N6     ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                  ; LABCELL_X36_Y29_N51    ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                 ; LABCELL_X40_Y29_N3     ; 22      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                      ; LABCELL_X41_Y29_N9     ; 1       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                            ; LABCELL_X38_Y29_N51    ; 7       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|cout_actual ; MLABCELL_X42_Y29_N27   ; 5       ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                ; LABCELL_X41_Y29_N15    ; 4       ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                   ; LABCELL_X41_Y29_N51    ; 1       ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                             ; LABCELL_X41_Y29_N21    ; 5       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                ; LABCELL_X41_Y29_N18    ; 24      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                  ; LABCELL_X38_Y29_N48    ; 7       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                         ; LABCELL_X38_Y29_N42    ; 1       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                      ; LABCELL_X41_Y29_N48    ; 5       ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                         ; LABCELL_X41_Y29_N12    ; 14      ; Sync. load                                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~2                                                                                                                                             ; LABCELL_X35_Y28_N30    ; 4       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                        ; LABCELL_X35_Y28_N0     ; 6       ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                          ; LABCELL_X38_Y28_N0     ; 19      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                  ; MLABCELL_X37_Y28_N48   ; 14      ; Sync. clear                                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~0                                                                                                                                                           ; LABCELL_X41_Y30_N18    ; 37      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                     ; MLABCELL_X37_Y28_N51   ; 16      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                              ; MLABCELL_X42_Y31_N39   ; 99      ; Clock enable                                         ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+------------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                  ; Location      ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+
; CLK                                                                                                                   ; PIN_N9        ; 862     ; Global Clock         ; GCLK13           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                          ; JTAG_X0_Y3_N3 ; 379     ; Global Clock         ; GCLK3            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; FF_X45_Y32_N8 ; 201     ; Global Clock         ; GCLK8            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------+---------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nLBRES~input                                                                                                                                                                                                                                                                                                                                       ; 164     ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                      ; 99      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                  ; 59      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                   ; 55      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Selector0~0                                                                                                                                                                                                                                                                                ; 47      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[30]~0                                                                                                                                                                                                                                                                               ; 44      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]~0                                                                                                                                                                                                                   ; 37      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                            ; 37      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                            ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                     ; 37      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                   ; 37      ;
; lb_int:I_LBUS_INTERFACE|WideNor0~0                                                                                                                                                                                                                                                                                                                 ; 36      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_buffer_reg[0]~0                                                                                                                                                                                                                                                                         ; 32      ;
; gd_control:I_GD|spi_interface:I_SPI|reg_data_out[0]~0                                                                                                                                                                                                                                                                                              ; 32      ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[0]~0                                                                                                                                                                                                                                                                                                        ; 32      ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[1]~0                                                                                                                                                                                                                                                                                                        ; 32      ;
; gd_control:I_GD|readdata[0]~0                                                                                                                                                                                                                                                                                                                      ; 32      ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[15]~0                                                                                                                                                                                                                                                                                                       ; 32      ;
; gd_control:I_GD|spi_interface:I_SPI|int_write_strobe~0                                                                                                                                                                                                                                                                                             ; 32      ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]~2                                                                                                                                                                                                                                                                                                               ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                              ; 27      ;
; lb_int:I_LBUS_INTERFACE|Selector41~1                                                                                                                                                                                                                                                                                                               ; 27      ;
; ~GND                                                                                                                                                                                                                                                                                                                                               ; 26      ;
; gd_control:I_GD|spi_address~1                                                                                                                                                                                                                                                                                                                      ; 26      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                        ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                       ; 24      ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEL                                                                                                                                                                                                                                                                                                           ; 23      ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADL                                                                                                                                                                                                                                                                                                            ; 23      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                         ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][7]                                                                                                                                                                                                                                                                        ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                        ; 22      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                           ; 21      ;
; gd_control:I_GD|spi_interface:I_SPI|state.write7                                                                                                                                                                                                                                                                                                   ; 21      ;
; gd_control:I_GD|spi_interface:I_SPI|wren_i                                                                                                                                                                                                                                                                                                         ; 20      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                  ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                   ; 19      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set                                                                                                                                                                           ; 18      ;
; gd_control:I_GD|spi_interface:I_SPI|di_i[31]~0                                                                                                                                                                                                                                                                                                     ; 18      ;
; lb_int:I_LBUS_INTERFACE|Equal4~1                                                                                                                                                                                                                                                                                                                   ; 17      ;
; lb_int:I_LBUS_INTERFACE|Selector32~0                                                                                                                                                                                                                                                                                                               ; 17      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~0                                                                                                                                                                         ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                             ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][6]                                                                                                                                                                                                                                                                        ; 16      ;
; gd_control:I_GD|GateWidth[15]~0                                                                                                                                                                                                                                                                                                                    ; 16      ;
; gd_control:I_GD|Delay[15]~0                                                                                                                                                                                                                                                                                                                        ; 16      ;
; lb_int:I_LBUS_INTERFACE|WideNor0~1                                                                                                                                                                                                                                                                                                                 ; 16      ;
; lb_int:I_LBUS_INTERFACE|LBSTATE~17                                                                                                                                                                                                                                                                                                                 ; 16      ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]~0                                                                                                                                                                                                                                                                                                               ; 16      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                              ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                              ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                               ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                              ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                                                                                           ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                    ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                   ; 15      ;
; gd_control:I_GD|spi_data_write[9]~0                                                                                                                                                                                                                                                                                                                ; 15      ;
; gd_control:I_GD|spi_address~2                                                                                                                                                                                                                                                                                                                      ; 15      ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]~1                                                                                                                                                                                                                                                                                                               ; 15      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]~1                                                                                                                                                                                      ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_gen~0                                                                                                                                                                                                                          ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                 ; 14      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                       ; 14      ;
; gd_control:I_GD|state.idle                                                                                                                                                                                                                                                                                                                         ; 14      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[5]                                                                                                                                                                                                                                                                               ; 14      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                 ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                                                                                         ; 13      ;
; gd_control:I_GD|spi_interface:I_SPI|data_valid                                                                                                                                                                                                                                                                                                     ; 13      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[0]                                                                                                                                                                                                                                                                               ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                  ; 12      ;
; gd_control:I_GD|state.write1                                                                                                                                                                                                                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                    ; 11      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[2]                                                                                                                                                                                                                                                                               ; 11      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[1]                                                                                                                                                                                                                                                                               ; 11      ;
; GIN[1]~input                                                                                                                                                                                                                                                                                                                                       ; 10      ;
; F[2]~input                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; sld_signaltap:auto_signaltap_0|~GND                                                                                                                                                                                                                                                                                                                ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~1                                                                                                                                                                                    ; 10      ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~0                                                                                                                                                                                    ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                                                                                                                                                                      ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                          ; 10      ;
; gd_control:I_GD|spi_address[14]~3                                                                                                                                                                                                                                                                                                                  ; 10      ;
; lb_int:I_LBUS_INTERFACE|addr[2]                                                                                                                                                                                                                                                                                                                    ; 10      ;
; lb_int:I_LBUS_INTERFACE|addr[0]                                                                                                                                                                                                                                                                                                                    ; 10      ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|wr_ack_reg                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                    ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~1                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                              ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][4]                                                                                                                                                                                                                                                                        ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                          ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                          ; 9       ;
; lb_int:I_LBUS_INTERFACE|addr[3]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; lb_int:I_LBUS_INTERFACE|Equal0~1                                                                                                                                                                                                                                                                                                                   ; 9       ;
; lb_int:I_LBUS_INTERFACE|Equal0~0                                                                                                                                                                                                                                                                                                                   ; 9       ;
; lb_int:I_LBUS_INTERFACE|addr[4]                                                                                                                                                                                                                                                                                                                    ; 9       ;
; gd_control:I_GD|spi_interface:I_SPI|state.idle                                                                                                                                                                                                                                                                                                     ; 9       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_ce                                                                                                                                                                                                                                                                                  ; 9       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|wren                                                                                                                                                                                                                                                                                       ; 9       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[4]                                                                                                                                                                                                                                                                               ; 9       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg[3]                                                                                                                                                                                                                                                                               ; 9       ;
; LAD[10]~input                                                                                                                                                                                                                                                                                                                                      ; 8       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]~1                                                                                                                                                                                ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~1                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][9]                                                                                                                                                                                                                                                                        ; 8       ;
; gd_control:I_GD|spi_address[2]~4                                                                                                                                                                                                                                                                                                                   ; 8       ;
; gd_control:I_GD|address_ch[1]~0                                                                                                                                                                                                                                                                                                                    ; 8       ;
; gd_control:I_GD|Equal0~2                                                                                                                                                                                                                                                                                                                           ; 8       ;
; gd_control:I_GD|state.read0                                                                                                                                                                                                                                                                                                                        ; 8       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[10]                                                                                                                                                                                                                                                                                                         ; 8       ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[0]                                                                                                                                                                                                                                                                                                          ; 8       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_req_o_reg                                                                                                                                                                                                                                                                               ; 8       ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEH                                                                                                                                                                                                                                                                                                           ; 8       ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADH                                                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~DUPLICATE                                                                                                                                                                                                                                                          ; 7       ;
; LAD[15]~input                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; LAD[14]~input                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; LAD[13]~input                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; LAD[12]~input                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; LAD[11]~input                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; LAD[9]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[8]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[7]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[6]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[5]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[4]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[3]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[2]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[1]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; LAD[0]~input                                                                                                                                                                                                                                                                                                                                       ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                    ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                          ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                                                                                  ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                                                                                  ; 7       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[8]                                                                                                                                                                                                                                                                                                          ; 7       ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBIDLE                                                                                                                                                                                                                                                                                                             ; 7       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~DUPLICATE                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]~DUPLICATE                                                                                                                                                                                                                                                          ; 6       ;
; nADS~input                                                                                                                                                                                                                                                                                                                                         ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~1                                                                                                                                                                                                ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:done                                                                                                                                                                        ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                            ; 6       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|run                                                                                                                                                                                                                                    ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                                                                                                                                        ; 6       ;
; gd_control:I_GD|state.write3                                                                                                                                                                                                                                                                                                                       ; 6       ;
; gd_control:I_GD|state.write_end                                                                                                                                                                                                                                                                                                                    ; 6       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[9]                                                                                                                                                                                                                                                                                                          ; 6       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[11]                                                                                                                                                                                                                                                                                                         ; 6       ;
; lb_int:I_LBUS_INTERFACE|LessThan0~2                                                                                                                                                                                                                                                                                                                ; 6       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|state_reg~0                                                                                                                                                                                                                                                                                ; 6       ;
; gd_control:I_GD|state.write2~DUPLICATE                                                                                                                                                                                                                                                                                                             ; 5       ;
; nBLAST~input                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; WnR~input                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|cout_actual                                                         ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                     ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                              ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~3                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~0                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]~1                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                    ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~0                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                   ; 5       ;
; gd_control:I_GD|Selector3~0                                                                                                                                                                                                                                                                                                                        ; 5       ;
; gd_control:I_GD|spi_address~0                                                                                                                                                                                                                                                                                                                      ; 5       ;
; gd_control:I_GD|state.read_end                                                                                                                                                                                                                                                                                                                     ; 5       ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[1]                                                                                                                                                                                                                                                                                                          ; 5       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[15]                                                                                                                                                                                                                                                                                                         ; 5       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[14]                                                                                                                                                                                                                                                                                                         ; 5       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[13]                                                                                                                                                                                                                                                                                                         ; 5       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[12]                                                                                                                                                                                                                                                                                                         ; 5       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read6                                                                                                                                                                                                                                                                                                    ; 5       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write5                                                                                                                                                                                                                                                                                                   ; 5       ;
; gd_control:I_GD|spi_interface:I_SPI|int_read_strobe                                                                                                                                                                                                                                                                                                ; 5       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read0                                                                                                                                                                                                                                                                                                    ; 5       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~DUPLICATE                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~DUPLICATE                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|cout_actual                                                                        ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[3]                                                                                                                                                                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal0~2                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~2                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~1                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Equal1~0                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:is_buffer_wrapped                                                                                                                                                           ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]~2                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                       ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~4                                                                                                                                                                                                                         ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~25                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~21                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~17                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~13                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~9                                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~5                                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|Add2~1                                                                                                                                                                                      ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1]                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3]                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0]                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[2]                                                                 ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[11]                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[21]                                                                                                                                                                                                                    ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[7]                                                                                                                                                                                                                     ; 4       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                                                                                               ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[3]~2                                                                                                                                                                                                                                                 ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                                                                                        ; 4       ;
; gd_control:I_GD|Equal0~1                                                                                                                                                                                                                                                                                                                           ; 4       ;
; gd_control:I_GD|Equal0~0                                                                                                                                                                                                                                                                                                                           ; 4       ;
; gd_control:I_GD|Selector8~4                                                                                                                                                                                                                                                                                                                        ; 4       ;
; gd_control:I_GD|state.write4                                                                                                                                                                                                                                                                                                                       ; 4       ;
; gd_control:I_GD|state.write7                                                                                                                                                                                                                                                                                                                       ; 4       ;
; lb_int:I_LBUS_INTERFACE|Equal0~2                                                                                                                                                                                                                                                                                                                   ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write11                                                                                                                                                                                                                                                                                                  ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|int_write_strobe                                                                                                                                                                                                                                                                                               ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|old_int_read_strobe                                                                                                                                                                                                                                                                                            ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[0]                                                                                                                                                                                                                                                             ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write9                                                                                                                                                                                                                                                                                                   ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write3                                                                                                                                                                                                                                                                                                   ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read4                                                                                                                                                                                                                                                                                                    ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read2                                                                                                                                                                                                                                                                                                    ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read3                                                                                                                                                                                                                                                                                                    ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read1                                                                                                                                                                                                                                                                                                    ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Selector2~0                                                                                                                                                                                                                                                                                ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_clk                                                                                                                                                                                                                                                                                 ; 4       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Equal1~0                                                                                                                                                                                                                                                                                   ; 4       ;
; gd_control:I_GD|state.write7~DUPLICATE                                                                                                                                                                                                                                                                                                             ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_o_reg~DUPLICATE                                                                                                                                                                                                                                                                   ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[6]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[5]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal1~0                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[4]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[3]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[2]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[1]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_address_delayed[0]                                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|crc_rom_sr_ena~0                                                                                                                                                                                                                       ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[28]                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[32]                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|current_segment_delayed[0]                                                                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~6                                                                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:base_address[0]                                                                                                                                                             ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                              ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|bypass_reg_out                                                                                                                                                                                                                         ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[0]                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[1]                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[2]                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[3]                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_29i:auto_generated|counter_reg_bit[4]                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[6]                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[2]                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[5]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[3]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[2]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[1]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[0]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[7]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[6]                                                                                                                                                                                  ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                                                                                        ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[19]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[18]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[17]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[16]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[15]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[12]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[8]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[25]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[24]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[23]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[22]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[27]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[31]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[30]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[29]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[28]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]                                                                                                                                                                                                                    ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[5]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[3]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[2]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[4]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[1]                                                                                                                                                                                                                     ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[0]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~1                                                                                                                                                                                                                                                                 ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][5]                                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][2]                                                                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|rx_bit_reg                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|Selector4~3                                                                                                                                                                                                                                                                                                                        ; 3       ;
; gd_control:I_GD|Selector1~0                                                                                                                                                                                                                                                                                                                        ; 3       ;
; gd_control:I_GD|WideOr4                                                                                                                                                                                                                                                                                                                            ; 3       ;
; gd_control:I_GD|Mux115~0                                                                                                                                                                                                                                                                                                                           ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[9]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[8]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[7]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[6]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[5]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[4]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[3]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[2]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[1]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[15]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[14]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[13]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[12]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[11]                                                                                                                                                                                                                                                                                                                    ; 3       ;
; gd_control:I_GD|state.write7~0                                                                                                                                                                                                                                                                                                                     ; 3       ;
; lb_int:I_LBUS_INTERFACE|dtl[0]                                                                                                                                                                                                                                                                                                                     ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.idle~0                                                                                                                                                                                                                                                                                                   ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[9]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[8]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[7]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[6]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[5]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[4]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[3]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[2]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[1]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[15]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[14]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[13]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[12]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[11]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[10]                                                                                                                                                                                                                                                                                                         ; 3       ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[0]                                                                                                                                                                                                                                                                                                          ; 3       ;
; lb_int:I_LBUS_INTERFACE|addr[15]                                                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_o_reg                                                                                                                                                                                                                                                                             ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.read5                                                                                                                                                                                                                                                                                                    ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6                                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|old_int_write_strobe                                                                                                                                                                                                                                                                                           ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[1]                                                                                                                                                                                                                                                             ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write10                                                                                                                                                                                                                                                                                                  ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write4                                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.load_reg_address                                                                                                                                                                                                                                                                                         ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write1                                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|spi_2x_ce                                                                                                                                                                                                                                                                                  ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Equal1~2                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Equal1~1                                                                                                                                                                                                                                                                                   ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[31]                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[17]                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[4]                                                                                                                                                                                                                                                                                  ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[0]                                                                                                                                                                                                                                                                                  ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[14]                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[11]                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[25]                                                                                                                                                                                                                                                                                 ; 3       ;
; gd_control:I_GD|address_ch[0]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[7]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[6]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[4]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[5]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[3]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[2]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|address_ch[1]                                                                                                                                                                                                                                                                                                                      ; 3       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[28]                                                                                                                                                                                                                                                                                 ; 3       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[31]~DUPLICATE                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[5]                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[4]                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[3]                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[5]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[4]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[6]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[44]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[42]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[43]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[47]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[45]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[46]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[50]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[48]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[49]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[53]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[51]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[52]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[56]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[54]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[55]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[59]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[57]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[58]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[62]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[60]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[61]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[65]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[63]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[64]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[68]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[66]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[67]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[71]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[69]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[70]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[74]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[72]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[73]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[26]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[24]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[25]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[29]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[35]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[33]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[34]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[38]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[36]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[37]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[41]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[39]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[40]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[8]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[6]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[7]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[11]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[9]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[10]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[14]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[12]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[13]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[17]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[15]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[16]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[20]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[18]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[19]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[23]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[21]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[22]                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[2]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[0]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[1]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[5]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[3]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[4]                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:segment_shift_var                                                                                                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|segment_wrapped_delayed                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[3]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|run                                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[0]                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~0                                                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[2]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|process_0~0                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~4                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter~3                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|done~0                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|state_status[2]~0                                                                                                                                                                                                                      ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_out_mode_ff                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal3~0                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[1]                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|LessThan0~6                                                                                                                                                                                                                            ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|is_buffer_wrapped_once_sig                                                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                                                                                  ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[24]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[23]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[22]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[21]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[20]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[19]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[18]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[17]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[16]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[15]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[14]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[13]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[12]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[11]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[10]                                                                                                                                                                                                                                                                                              ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[9]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[8]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[7]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[6]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[5]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[4]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[3]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[2]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[1]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~3                                                                                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~2                                                                                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_internal~0                                                                                                                                                                                                                         ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                                                                                                                                   ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[6]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[5]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[4]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[3]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[2]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[1]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_4vi:auto_generated|counter_reg_bit[0]                                                                           ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[11]                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[10]                                                                                                                                                                                       ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[9]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[5]                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[8]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[4]                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[7]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[3]                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[5]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[1]                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[4]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[0]                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[3]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[1]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[0]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[6]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[5]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[4]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[3]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:next_address[2]                                                                                                                                                             ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[2]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[1]                                                                                                                                                                                        ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~101                                                                                                                                                                                                                               ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~89                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~85                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~57                                                                                                                                                                                                                                ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|Add0~9                                                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]                                                                                                                                                                                                                     ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]                                                                                                                                                                                                                    ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~5                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~3                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg~0                                                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~1                                                                                                                                                                                                                                                                    ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~6                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[0]~2                                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                                             ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                                                   ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[9]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[8]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[7]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                                                  ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|nREADY~_wirecell                                                                                                                                                                                                                                                                                                           ; 2       ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBIDLE~_wirecell                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_address~5                                                                                                                                                                                                                                                                                                                      ; 2       ;
; gd_control:I_GD|Delay[15]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|Delay[8]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[7]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[6]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[5]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[4]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[3]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[2]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[1]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[0]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|Delay[14]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|Delay[13]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|WideOr1                                                                                                                                                                                                                                                                                                                            ; 2       ;
; gd_control:I_GD|Delay[12]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|Delay[11]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|Delay[10]                                                                                                                                                                                                                                                                                                                          ; 2       ;
; gd_control:I_GD|Selector8~6                                                                                                                                                                                                                                                                                                                        ; 2       ;
; gd_control:I_GD|Delay[9]                                                                                                                                                                                                                                                                                                                           ; 2       ;
; gd_control:I_GD|spi_data_write[0]                                                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_address[13]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; gd_control:I_GD|spi_address[12]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[15]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[7]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[6]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[5]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[3]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[2]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[1]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[12]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|Selector3~1                                                                                                                                                                                                                                                                                                                        ; 2       ;
; gd_control:I_GD|state.write7~3                                                                                                                                                                                                                                                                                                                     ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_transfer_reg                                                                                                                                                                                                                                                                            ; 2       ;
; gd_control:I_GD|state.write2                                                                                                                                                                                                                                                                                                                       ; 2       ;
; lb_int:I_LBUS_INTERFACE|dtl[10]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_next                                                                                                                                                                                                                                                                              ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_A                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|do_valid_B                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|reg_interface~0                                                                                                                                                                                                                                                                                                ; 2       ;
; gd_control:I_GD|spi_write_strobe                                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_read_strobe                                                                                                                                                                                                                                                                                                                    ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6~4                                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6~3                                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6~2                                                                                                                                                                                                                                                                                                 ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector43~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector44~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector45~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[7]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector46~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[6]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector47~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[5]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector48~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[4]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector49~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[3]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector50~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[2]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector51~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[1]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector37~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector38~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector39~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector40~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector41~2                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector42~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|WideNor0                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector52~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; lb_int:I_LBUS_INTERFACE|Equal4~0                                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|ready                                                                                                                                                                                                                                                                                                                              ; 2       ;
; lb_int:I_LBUS_INTERFACE|Equal3~0                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|Equal1~0                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[0]                                                                                                                                                                                                                                                                                                          ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[1]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[5]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[6]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[7]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[8]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[9]                                                                                                                                                                                                                                                                                                                    ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[10]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[11]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[12]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[13]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; lb_int:I_LBUS_INTERFACE|addr[14]                                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_req_o_A                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_req_o_B                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write0~3                                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|WideOr1~1                                                                                                                                                                                                                                                                                                      ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|WideOr1~0                                                                                                                                                                                                                                                                                                      ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write8                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write2                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6~1                                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write6~0                                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.load_reg_address~0                                                                                                                                                                                                                                                                                       ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|state.write0                                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|command[15]~0                                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|Equal0~0                                                                                                                                                                                                                                                                                   ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[2]                                                                                                                                                                                                                                                             ; 2       ;
; lb_int:I_LBUS_INTERFACE|LBSTATE~15                                                                                                                                                                                                                                                                                                                 ; 2       ;
; lb_int:I_LBUS_INTERFACE|Selector33~1                                                                                                                                                                                                                                                                                                               ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sck_ena_reg                                                                                                                                                                                                                                                                                ; 2       ;
; lb_int:I_LBUS_INTERFACE|nREADY~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|di_reg[31]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|ssel_ena_reg                                                                                                                                                                                                                                                                               ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[23]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[22]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[21]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[20]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[18]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[16]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[24]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[8]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[6]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[5]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[2]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[1]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[13]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[10]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[9]                                                                                                                                                                                                                                                                                  ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[26]                                                                                                                                                                                                                                                                                 ; 2       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[30]                                                                                                                                                                                                                                                                                 ; 2       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]~DUPLICATE                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]~DUPLICATE                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]~DUPLICATE                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[30]~DUPLICATE                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~DUPLICATE                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[13]~DUPLICATE                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[10]~DUPLICATE                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[9]~DUPLICATE                                                                                                                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[20]~DUPLICATE                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[6]~DUPLICATE                                                                                                                                                                                                           ; 1       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]~DUPLICATE                                                                                                                                                                                                                                              ; 1       ;
; lb_int:I_LBUS_INTERFACE|dtl[10]~DUPLICATE                                                                                                                                                                                                                                                                                                          ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[19]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[18]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[15]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[6]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[5]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[3]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[2]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                        ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[12]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[26]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[27]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|sh_reg[29]~DUPLICATE                                                                                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]~feeder                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~feeder                                                                                                                                                                    ; 1       ;
; gd_control:I_GD|spi_interface:I_SPI|command[15]~feeder                                                                                                                                                                                                                                                                                             ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_15                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_14                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_13                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_12                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_11                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_10                                                                                                                                                                                                                                                                                                       ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_9                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_8                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                                                                                                                                     ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[5]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[8]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[3]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[2]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[1]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[0]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_7                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_6                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_5                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_3                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_2                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_oe                                                                                                                                                                                                                                                                                                                     ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[4]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[15]                                                                                                                                                                                                                                                                                                                ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[14]                                                                                                                                                                                                                                                                                                                ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[13]                                                                                                                                                                                                                                                                                                                ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[10]                                                                                                                                                                                                                                                                                                                ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[9]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[7]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[6]                                                                                                                                                                                                                                                                                                                 ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[12]                                                                                                                                                                                                                                                                                                                ; 1       ;
; lb_int:I_LBUS_INTERFACE|LAD_out[11]                                                                                                                                                                                                                                                                                                                ; 1       ;
; altera_reserved_tdi~input                                                                                                                                                                                                                                                                                                                          ; 1       ;
; altera_reserved_tck~input                                                                                                                                                                                                                                                                                                                          ; 1       ;
; altera_reserved_tms~input                                                                                                                                                                                                                                                                                                                          ; 1       ;
; SPI_MISO~input                                                                                                                                                                                                                                                                                                                                     ; 1       ;
; B[7]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[5]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[3]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[1]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[6]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[4]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[2]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; B[0]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; F[30]~input                                                                                                                                                                                                                                                                                                                                        ; 1       ;
; F[19]~input                                                                                                                                                                                                                                                                                                                                        ; 1       ;
; F[18]~input                                                                                                                                                                                                                                                                                                                                        ; 1       ;
; F[15]~input                                                                                                                                                                                                                                                                                                                                        ; 1       ;
; F[14]~input                                                                                                                                                                                                                                                                                                                                        ; 1       ;
; F[3]~input                                                                                                                                                                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[5]~6                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[4]~5                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[3]~4                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[2]~3                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[1]~2                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[7]~1                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]~0                                                                                                                                                                    ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed~0                                                                                                                                                                                                          ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][24]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][24]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][23]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][24]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][23]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][22]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][23]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][22]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][21]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|_~0                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][22]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][21]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][20]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out|dffs[24]                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][21]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][20]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][19]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][21]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][20]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][19]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][18]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][19]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][18]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][17]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][19]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][18]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][17]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][16]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][18]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][17]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][16]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][15]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][17]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][16]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][15]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][14]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][16]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][15]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][14]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][13]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][15]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][14]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][13]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][12]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][14]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][13]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][12]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][11]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][13]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][12]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][11]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][10]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][12]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][11]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][10]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][9]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][11]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][10]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][9]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][8]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][10]                                                                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][9]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][8]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][7]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][9]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][8]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][7]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][6]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][8]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][7]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][6]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][5]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][7]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][6]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][5]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][4]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][6]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][5]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][4]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][3]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][4]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][3]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][2]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][3]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][2]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][1]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][3]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][2]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][1]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[0][0]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][2]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][1]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[1][0]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][1]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal0~0                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[2][0]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~16                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~3                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][14]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][14]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~15                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[16]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~2                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|_~0                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][13]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][13]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~14                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[15]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg~1                                                                                                                                                                                                                ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~3                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14]                                                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][12]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][12]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~13                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[14]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][11]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][11]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~12                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[13]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][10]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][10]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~11                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[12]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][9]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][9]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~10                                                                                                                                                                                                      ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[11]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[9]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][8]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][8]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[6]                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~9                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[10]                                                                                                                                                                                                  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[8]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][7]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][7]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~8                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[9]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[7]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][6]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][6]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~7                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[8]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[6]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr~2                                                                                                                                                                                         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][5]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][5]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~6                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[7]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[5]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][4]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][4]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[2]                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~5                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[6]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[4]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][3]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][3]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~4                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[0]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[3]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                                                                                            ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[0][2]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][2]                                                                                                                                                             ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                           ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~6                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR~5                                                                                                                                                                                                        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|_~3                                                                                                                                                                                                       ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                                                                                                                                   ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|condition_delay_reg[1]                                                                                                                                                                                                                 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize|dffs[2]                                                                                              ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:14:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:15:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:16:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:17:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:18:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:19:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:20:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:21:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:22:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:23:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|p_match_out~0 ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:24:sm1|holdff        ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|p_match_out~0  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:8:sm1|holdff         ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|sld_mbpmg:\trigger_modules_gen:0:trigger_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:9:sm1|p_match_out~0  ; 1       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize|dffs[27]                                                                 ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF  ; Location        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_u484:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 128          ; 25           ; 128          ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 3200 ; 128                         ; 25                          ; 128                         ; 25                          ; 3200                ; 1           ; 0          ; None ; M10K_X39_Y32_N0 ; Don't care           ; New data        ; New data        ; No - Read Address Using Clock 1 on Port B ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+------+-----------------+----------------------+-----------------+-----------------+-------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 1,784 / 217,884 ( < 1 % ) ;
; C12 interconnects            ; 128 / 10,080 ( 1 % )      ;
; C2 interconnects             ; 532 / 87,208 ( < 1 % )    ;
; C4 interconnects             ; 341 / 41,360 ( < 1 % )    ;
; DQS bus muxes                ; 0 / 21 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 21 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 21 ( 0 % )            ;
; Direct links                 ; 285 / 217,884 ( < 1 % )   ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Horizontal periphery clocks  ; 0 / 12 ( 0 % )            ;
; Local interconnects          ; 484 / 58,160 ( < 1 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 106 / 9,228 ( 1 % )       ;
; R14/C12 interconnect drivers ; 201 / 15,096 ( 1 % )      ;
; R3 interconnects             ; 718 / 94,896 ( < 1 % )    ;
; R6 interconnects             ; 972 / 194,640 ( < 1 % )   ;
; Spine clocks                 ; 5 / 180 ( 3 % )           ;
; Wire stub REs                ; 0 / 11,606 ( 0 % )        ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                               ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                  ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 312          ; 17           ; 312          ; 0            ; 0            ; 316       ; 312          ; 0            ; 316       ; 316       ; 0            ; 0            ; 0            ; 9            ; 0            ; 0            ; 0            ; 0            ; 9            ; 0            ; 122          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 299          ; 4            ; 316          ; 316          ; 0         ; 4            ; 316          ; 0         ; 0         ; 316          ; 316          ; 316          ; 307          ; 316          ; 316          ; 316          ; 316          ; 307          ; 316          ; 194          ; 316          ; 316          ; 316          ; 316          ; 316          ; 316          ; 316          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; A[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; A[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; C[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GIN[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GOUT[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GOUT[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SELG                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nOEG                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDD[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDD[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDD[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SELD                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nOED                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDE[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDE[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDE[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SELE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nOEE                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDF[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDF[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IDF[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SELF                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nOEF                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[8]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[9]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[10]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[11]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[12]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[13]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[14]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[15]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[16]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[17]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[18]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[19]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[20]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[21]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[22]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[23]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[24]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[25]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[26]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[27]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[28]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[29]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[30]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_START[31]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[1]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[2]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[3]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[4]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[5]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[6]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[7]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[8]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[9]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[10]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[11]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[12]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[13]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[14]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[15]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[16]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[17]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[18]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[19]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[20]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[21]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[22]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[23]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[24]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[25]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[26]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[27]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[28]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[29]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[30]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GD_DELAYED[31]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_CS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_MOSI            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LED[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nREADY              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nINT                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[8]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[9]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[10]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[11]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[20]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[21]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[22]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[23]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[24]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[25]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[26]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[27]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; D[31]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[12]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[13]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[16]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[17]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[28]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; E[29]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[14]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[15]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[18]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[19]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; F[30]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LAD[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; WnR                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nADS                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nBLAST              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GIN[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; nLBRES              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[0]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[2]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[4]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[6]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[1]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[3]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[5]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; B[7]                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SPI_MISO            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x4            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; On                          ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; clk                     ; clk                  ; 127.2             ;
; altera_reserved_tck     ; altera_reserved_tck  ; 113.4             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 113.0             ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                    ; Destination Register                                                                                                                                                                                                                     ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; altera_reserved_tms                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.730             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.730             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.730             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                         ; 3.508             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                         ; 3.508             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]                                                                                                                                                         ; 3.508             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.354             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.354             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.354             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.354             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[10]                                                                                                                                                                                                         ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 3.315             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                              ; 2.791             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][8]                                                                                                                                                              ; 2.791             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                        ; 0.857             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                        ; 0.857             ;
; lb_int:I_LBUS_INTERFACE|rreg[17]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[1]~_Duplicate_1                                                                                                                                                                                          ; 0.754             ;
; lb_int:I_LBUS_INTERFACE|rreg[29]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[13]~_Duplicate_1                                                                                                                                                                                         ; 0.747             ;
; lb_int:I_LBUS_INTERFACE|rreg[31]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[15]~_Duplicate_1                                                                                                                                                                                         ; 0.745             ;
; gd_control:I_GD|spi_interface:I_SPI|int_read_strobe                                                                                                                                                                                                                                ; gd_control:I_GD|spi_interface:I_SPI|command[0]                                                                                                                                                                                           ; 0.736             ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[0]                                                                                                                                                                                             ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_clk                                                                                                                                                                       ; 0.735             ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBIDLE                                                                                                                                                                                                                                             ; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                           ; 0.727             ;
; gd_control:I_GD|spi_interface:I_SPI|old_int_read_strobe                                                                                                                                                                                                                            ; gd_control:I_GD|spi_interface:I_SPI|command[0]                                                                                                                                                                                           ; 0.722             ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADH                                                                                                                                                                                                                                            ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                              ; 0.720             ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[2]                                                                                                                                                                                             ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_clk                                                                                                                                                                       ; 0.720             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|last_level_delayed                                                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|cells[1][0]                                                   ; 0.718             ;
; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|\spi_2x_ce_gen_proc:clk_cnt[1]                                                                                                                                                                                             ; gd_control:I_GD|spi_interface:I_SPI|spi_master:spi_core|core_n_clk                                                                                                                                                                       ; 0.708             ;
; lb_int:I_LBUS_INTERFACE|rreg[20]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[4]~_Duplicate_1                                                                                                                                                                                          ; 0.701             ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBREADL                                                                                                                                                                                                                                            ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                              ; 0.685             ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEL                                                                                                                                                                                                                                           ; lb_int:I_LBUS_INTERFACE|LAD_oe~_Duplicate_4                                                                                                                                                                                              ; 0.684             ;
; gd_control:I_GD|readdata[9]                                                                                                                                                                                                                                                        ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[9]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[9]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[9]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[9]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[8]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[3]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[2]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[4]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[7]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[6]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[5]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[1]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[0]                                                                                                                                                                                                                                                    ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[15]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[14]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[13]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[12]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[11]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; lb_int:I_LBUS_INTERFACE|addr[10]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[9]~_Duplicate_1                                                                                                                                                                                          ; 0.668             ;
; gd_control:I_GD|readdata[6]                                                                                                                                                                                                                                                        ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                          ; 0.667             ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[6]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                          ; 0.667             ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[6]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                          ; 0.667             ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[6]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                          ; 0.667             ;
; lb_int:I_LBUS_INTERFACE|rreg[22]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[6]~_Duplicate_1                                                                                                                                                                                          ; 0.659             ;
; lb_int:I_LBUS_INTERFACE|nREADY~_Duplicate_1                                                                                                                                                                                                                                        ; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                           ; 0.657             ;
; lb_int:I_LBUS_INTERFACE|LBSTATE.LBWRITEH                                                                                                                                                                                                                                           ; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                           ; 0.657             ;
; nBLAST                                                                                                                                                                                                                                                                             ; lb_int:I_LBUS_INTERFACE|nREADY                                                                                                                                                                                                           ; 0.657             ;
; gd_control:I_GD|readdata[2]                                                                                                                                                                                                                                                        ; lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                                                                                                                                                                                          ; 0.648             ;
; lb_int:I_LBUS_INTERFACE|gd_control_reg[2]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                                                                                                                                                                                          ; 0.648             ;
; lb_int:I_LBUS_INTERFACE|gd_command_reg[2]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                                                                                                                                                                                          ; 0.648             ;
; lb_int:I_LBUS_INTERFACE|gd_data_wr_reg[2]                                                                                                                                                                                                                                          ; lb_int:I_LBUS_INTERFACE|LAD_out[2]~_Duplicate_1                                                                                                                                                                                          ; 0.648             ;
; lb_int:I_LBUS_INTERFACE|rreg[28]                                                                                                                                                                                                                                                   ; lb_int:I_LBUS_INTERFACE|LAD_out[12]~_Duplicate_1                                                                                                                                                                                         ; 0.635             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[2]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                        ; 0.596             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[1]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                        ; 0.596             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                    ; 0.594             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                    ; 0.594             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.594             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[0] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14] ; 0.593             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.591             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.572             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                             ; 0.566             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[3] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14] ; 0.564             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.560             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                    ; 0.559             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[6]                                                                                                      ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|\buffer_manager:collecting_post_data_var                                          ; 0.551             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.547             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                       ; 0.545             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                          ; 0.542             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[5]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[4]                                                                                         ; 0.534             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][3]                                                                                                                                                                                                        ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                ; 0.530             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[2]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                         ; 0.529             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                      ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                    ; 0.527             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                        ; 0.527             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[2]                                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]                                                                                                                                                         ; 0.525             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[1]                                                                                                                                   ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register|dffs[0]                                                                                         ; 0.523             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                        ; 0.523             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                         ; 0.522             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                              ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[13]                                                                                                    ; 0.519             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                         ; 0.518             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]                                                                                                                                                                                   ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]                                                                                                                                         ; 0.517             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[3]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[2]                                                                                                                                                       ; 0.517             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[1]                                                                                                                                                                                                 ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_minor_ver_reg[0]                                                                                                                                                       ; 0.517             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                              ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                    ; 0.510             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                    ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                          ; 0.509             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]                                                                                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                             ; 0.505             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]                                                                                        ; 0.504             ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                       ; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                           ; 0.504             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_09i:auto_generated|counter_reg_bit[1] ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out|dffs[14] ; 0.503             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]                                                                                                                                               ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[12]                                                                             ; 0.497             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                       ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                             ; 0.490             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device 5CGXBC4C6F27C7 for design "V2495user_template"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CGXBC4 with package FBGA and pin count 672
Info (184020): Starting Fitter periphery placement operations
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CGXBC4 with package FBGA and pin count 672
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): CLK~inputCLKENA0 with 834 fanout uses global clock CLKCTRL_G13
    Info (11162): altera_internal_jtag~TCKUTAPCLKENA0 with 387 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all~CLKENA0 with 198 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (205009): Dummy RLC values generated in IBIS model files for device 5CGXBC4 with package FBGA and pin count 672
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'V2495user.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at V2495user.sdc(61): altera_reserved_ntrst could not be matched with a port
Warning (332049): Ignored set_false_path at V2495user.sdc(61): Argument <from> is an empty collection
    Info (332050): set_false_path -from [get_ports altera_reserved_ntrst]
Warning (332049): Ignored set_false_path at V2495user.sdc(62): Argument <to> is an empty collection
    Info (332050): set_false_path -to [get_ports altera_reserved_ntrst]
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.666 altera_reserved_tck
    Info (332111):   20.000          clk
    Info (332111):   20.000         gate
    Info (332111):   20.000        lbclk
    Info (332111): 1000.000     sclk_reg
    Info (332111): 1000.000    spi_clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 33 registers into blocks of type I/O output buffer
    Extra Info (176220): Created 33 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X34_Y24 to location X45_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 96 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin E[2] has a permanently disabled output enable
    Info (169065): Pin E[3] has a permanently disabled output enable
    Info (169065): Pin E[4] has a permanently disabled output enable
    Info (169065): Pin E[5] has a permanently disabled output enable
    Info (169065): Pin E[6] has a permanently disabled output enable
    Info (169065): Pin E[7] has a permanently disabled output enable
    Info (169065): Pin E[8] has a permanently disabled output enable
    Info (169065): Pin E[9] has a permanently disabled output enable
    Info (169065): Pin E[10] has a permanently disabled output enable
    Info (169065): Pin E[11] has a permanently disabled output enable
    Info (169065): Pin E[14] has a permanently disabled output enable
    Info (169065): Pin E[15] has a permanently disabled output enable
    Info (169065): Pin E[18] has a permanently disabled output enable
    Info (169065): Pin E[19] has a permanently disabled output enable
    Info (169065): Pin E[20] has a permanently disabled output enable
    Info (169065): Pin E[21] has a permanently disabled output enable
    Info (169065): Pin E[22] has a permanently disabled output enable
    Info (169065): Pin E[23] has a permanently disabled output enable
    Info (169065): Pin E[24] has a permanently disabled output enable
    Info (169065): Pin E[25] has a permanently disabled output enable
    Info (169065): Pin E[26] has a permanently disabled output enable
    Info (169065): Pin E[27] has a permanently disabled output enable
    Info (169065): Pin E[30] has a permanently disabled output enable
    Info (169065): Pin E[31] has a permanently disabled output enable
    Info (169065): Pin F[0] has a permanently disabled output enable
    Info (169065): Pin F[1] has a permanently disabled output enable
    Info (169065): Pin F[4] has a permanently disabled output enable
    Info (169065): Pin F[5] has a permanently disabled output enable
    Info (169065): Pin F[6] has a permanently disabled output enable
    Info (169065): Pin F[7] has a permanently disabled output enable
    Info (169065): Pin F[8] has a permanently disabled output enable
    Info (169065): Pin F[9] has a permanently disabled output enable
    Info (169065): Pin F[10] has a permanently disabled output enable
    Info (169065): Pin F[11] has a permanently disabled output enable
    Info (169065): Pin F[12] has a permanently disabled output enable
    Info (169065): Pin F[13] has a permanently disabled output enable
    Info (169065): Pin F[16] has a permanently disabled output enable
    Info (169065): Pin F[17] has a permanently disabled output enable
    Info (169065): Pin F[20] has a permanently disabled output enable
    Info (169065): Pin F[21] has a permanently disabled output enable
    Info (169065): Pin F[22] has a permanently disabled output enable
    Info (169065): Pin F[23] has a permanently disabled output enable
    Info (169065): Pin F[24] has a permanently disabled output enable
    Info (169065): Pin F[25] has a permanently disabled output enable
    Info (169065): Pin F[26] has a permanently disabled output enable
    Info (169065): Pin F[27] has a permanently disabled output enable
    Info (169065): Pin F[28] has a permanently disabled output enable
    Info (169065): Pin F[29] has a permanently disabled output enable
    Info (169065): Pin F[31] has a permanently disabled output enable
    Info (169065): Pin D[0] has a permanently disabled output enable
    Info (169065): Pin D[1] has a permanently disabled output enable
    Info (169065): Pin D[2] has a permanently disabled output enable
    Info (169065): Pin D[3] has a permanently disabled output enable
    Info (169065): Pin D[4] has a permanently disabled output enable
    Info (169065): Pin D[5] has a permanently disabled output enable
    Info (169065): Pin D[6] has a permanently disabled output enable
    Info (169065): Pin D[7] has a permanently disabled output enable
    Info (169065): Pin D[8] has a permanently disabled output enable
    Info (169065): Pin D[9] has a permanently disabled output enable
    Info (169065): Pin D[10] has a permanently disabled output enable
    Info (169065): Pin D[11] has a permanently disabled output enable
    Info (169065): Pin D[12] has a permanently disabled output enable
    Info (169065): Pin D[13] has a permanently disabled output enable
    Info (169065): Pin D[14] has a permanently disabled output enable
    Info (169065): Pin D[15] has a permanently disabled output enable
    Info (169065): Pin D[16] has a permanently disabled output enable
    Info (169065): Pin D[17] has a permanently disabled output enable
    Info (169065): Pin D[18] has a permanently disabled output enable
    Info (169065): Pin D[19] has a permanently disabled output enable
    Info (169065): Pin D[20] has a permanently disabled output enable
    Info (169065): Pin D[21] has a permanently disabled output enable
    Info (169065): Pin D[22] has a permanently disabled output enable
    Info (169065): Pin D[23] has a permanently disabled output enable
    Info (169065): Pin D[24] has a permanently disabled output enable
    Info (169065): Pin D[25] has a permanently disabled output enable
    Info (169065): Pin D[26] has a permanently disabled output enable
    Info (169065): Pin D[27] has a permanently disabled output enable
    Info (169065): Pin D[28] has a permanently disabled output enable
    Info (169065): Pin D[29] has a permanently disabled output enable
    Info (169065): Pin D[30] has a permanently disabled output enable
    Info (169065): Pin D[31] has a permanently disabled output enable
    Info (169065): Pin E[0] has a permanently enabled output enable
    Info (169065): Pin E[1] has a permanently enabled output enable
    Info (169065): Pin E[12] has a permanently enabled output enable
    Info (169065): Pin E[13] has a permanently enabled output enable
    Info (169065): Pin E[16] has a permanently enabled output enable
    Info (169065): Pin E[17] has a permanently enabled output enable
    Info (169065): Pin E[28] has a permanently enabled output enable
    Info (169065): Pin E[29] has a permanently enabled output enable
    Info (169065): Pin F[2] has a permanently disabled output enable
    Info (169065): Pin F[3] has a permanently disabled output enable
    Info (169065): Pin F[14] has a permanently disabled output enable
    Info (169065): Pin F[15] has a permanently disabled output enable
    Info (169065): Pin F[18] has a permanently disabled output enable
    Info (169065): Pin F[19] has a permanently disabled output enable
    Info (169065): Pin F[30] has a permanently disabled output enable
Info (144001): Generated suppressed messages file /home/mgiacalo/OneDrive/Assegno2022/EIC/NIM to LVDS/NIMtoLVDS/output_files/V2495user_template.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 2126 megabytes
    Info: Processing ended: Mon Sep 25 15:50:52 2023
    Info: Elapsed time: 00:00:35
    Info: Total CPU time (on all processors): 00:00:44


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/mgiacalo/OneDrive/Assegno2022/EIC/NIM to LVDS/NIMtoLVDS/output_files/V2495user_template.fit.smsg.


