实验二 Verilog设计与仿真
==========================================

Verilog 是一种用于描述、设计电路的 **硬件描述语言 HDL (Hardware Description Language)** ，
在实验一，我们已经尝试在 logisim 中设计并绘制电路图，并通过输入输出测试电路的功能。
本次实验我们使用 Verilog 的各种基础语法完成一些电路设计，并通过仿真代码和波形图测试电路的功能。

为此，我们需要使用 Verilog 仿真器，常见的仿真器有很多：VCS 、modelsim 、Verilog-XL 、iverilog 、verilator 等。
考虑到后续实验我们将使用 Xilinx 的 FPGA 教学实验板，为此我们直接使用 Vivado 的 xsim 仿真器，能够在一体式软件中完成整个实验的流程。

Vivado 教程
~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~

Vivado 是 Xilinx 公司的 FPGA 集成设计环境，本次实验我们将使用 Vivado 对 Verilog 设计进行仿真。
首先是 Vivado 的安装和使用教程，我们推荐使用 Vivado 2018.3 ，安装 WebPACK 版本。
该版本安装体积约 20 GB，而 2022 年之后的版本安装体积已经约 100 GB，WebPACK 是免费的，不需要许可证的版本，并且对于我们的实验需求已经能够满足。
如果你此前已经安装其余 2015 年之后的版本，都是能够满足完成实验的。Vivado 不同的版本之间差异也比较小，在学习和使用上也不会造成困难。

获取 Vivado 的安装包可以通过 `Xilinx的官网 <https://www.xilinx.com/support/download.html>`_ 中寻找 Vivado 的历史存档，寻找 2018.3 版本的全平台安装包，约 20GB 大小，且下载速度较慢。
在连接校园网的情况下，可以通过 ``scp`` 命令在学院服务器上将提前下载好的安装包复制到你的电脑上，具体信息请联系老师或助教，在连接有线网络的情况下速度能达到 100MB/s 以上。

安装 Vivado
------------------------------

安装 Vivado 需要注意选择 WebPACK 版本，如下图所示。

