0.7
2020.2
Apr 18 2022
16:05:34
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/blk_mem_gen_0/sim/blk_mem_gen_0.v,1670461542,verilog,,,,blk_mem_gen_0,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/blk_mem_gen_1/sim/blk_mem_gen_1.v,1670461537,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/blk_mem_gen_0/sim/blk_mem_gen_0.v,,blk_mem_gen_1,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/cordic_0/demo_tb/tb_cordic_0.vhd,1670461658,vhdl,,,,tb_cordic_0,,,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/cordic_0/sim/cordic_0.vhd,1670461658,vhdl,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/cordic_0/demo_tb/tb_cordic_0.vhd,,,cordic_0,,,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/ila_0/sim/ila_0.v,1670460777,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/data_sync.v,,ila_0,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.gen/sources_1/ip/mult_gen_0/sim/mult_gen_0.vhd,1670461535,vhdl,,,,mult_gen_0,,,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.sim/sim_1/behav/xsim/glbl.v,1649976174,verilog,,,,glbl,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sim_1/new/TB.sv,1670461630,systemVerilog,,,,TB,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/AvgVecOperation.sv,1669360060,systemVerilog,,,,AvgVecOperation,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/BCD.sv,1666929584,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/Multiplexing.sv,,bcd2seg,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/EucDisOperation.sv,1670393060,systemVerilog,,,,EucDisOperation,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/ManDisOperation.sv,1670393043,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/AvgVecOperation.sv,,ManDisOperation,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/Multiplexing.sv,1667306755,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/SumVecOperation.sv,,multiplexing,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/SumVecOperation.sv,1669360061,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/counter_with_inc.sv,,SumVecOperation,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/counter_with_inc.sv,1666929584,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/master_state_enum.sv,,counter_with_inc,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/data_sync.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_basic.v,,data_sync,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/device.sv,1670461691,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/info_to_7seg.sv,,device,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/double_dabble.v,1669363718,verilog,,,,bin2bcd,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/info_to_7seg.sv,1669517891,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/timer.sv,,info_to_7seg,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/master_state_enum.sv,1669002076,systemVerilog,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/device.sv;D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/info_to_7seg.sv,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/device.sv,,master_state_enum,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/timer.sv,1668916399,systemVerilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/EucDisOperation.sv,,timer,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_basic.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_baud_tick_gen.v,,uart_basic,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_baud_tick_gen.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_rx.v,,uart_baud_tick_gen,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_rx.v,1665972349,verilog,,D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_tx.v,,uart_rx,,uvm,,,,,,
D:/Archivos/Documentos/Universidad/2022.2/IPD432/Gitlab/Tarea_2/Tarea_2.srcs/sources_1/new/uart_tx.v,1665972349,verilog,,,,uart_tx,,uvm,,,,,,
