<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:18:10.1810</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.11.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2021-0160600</applicationNumber><claimCount>28</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>박막트랜지스터, 박막트랜지스터 어레이 기판 및 박막트랜지스터의 제조 방법</inventionTitle><inventionTitleEng>THIN FILM TRANSISTOR, THIN FILM TRANSISTOR  ARRAY SUBSTRATE AND METHOD FOR FABRICATING THE  THIN FILM TRANSISTOR</inventionTitleEng><openDate>2023.05.30</openDate><openNumber>10-2023-0074364</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.09.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 박막트랜지스터, 박막트랜지스터 어레이 기판 및 박막트랜지스터의 제조 방법이 제공된다. 박막트랜지스터는 기판 상에 배치되는 차광층, 상기 차광층 상에 배치되고 금속산화물로 이루어지는 산소공급층, 상기 기판 상에 배치되고 상기 산소공급층을 덮는 버퍼막, 상기 버퍼막 상에 배치되고, 상기 차광층과 중첩되는 채널영역과 상기 채널영역의 양측에 각각 접하는 제1 전극영역 및 제2 전극영역을 포함한 액티브층을 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판 상에 배치되는 차광층;상기 차광층 상에 배치되고 금속산화물로 이루어지는 산소공급층;상기 기판 상에 배치되고 상기 산소공급층을 덮는 버퍼막;상기 버퍼막 상에 배치되고, 상기 차광층과 중첩되는 채널영역과 상기 채널영역의 양측에 각각 접하는 제1 전극영역 및 제2 전극영역을 포함한 액티브층;상기 액티브층의 상기 채널영역 상에 배치되는 게이트절연층;상기 게이트절연층 상에 배치되는 게이트전극;상기 버퍼막 상에 배치되고 상기 액티브층 및 상기 게이트전극을 덮는 층간절연막; 상기 층간절연막을 관통하고 상기 액티브층의 상기 제1 전극영역의 일부에 대응하는 제1 전극홀; 및상기 층간절연막 상에 배치되고 상기 제1 전극홀을 통해 상기 액티브층의 상기 제1 전극영역에 연결되는 제1 전극을 포함한 박막트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 층간절연막 및 상기 버퍼막을 관통하고 상기 산소공급층의 일부에 대응하는 콘택홀을 더 포함하고,상기 차광층은 상기 콘택홀 및 상기 산소공급층을 통해 상기 게이트전극 및 상기 제1 전극 중 어느 하나와 연결되는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 산소공급층 중 상기 콘택홀에 대응하는 일부는 제1 두께로 이루어지고, 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 이루어지는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 버퍼막은 상기 기판 상에 평평하게 배치되고,상기 버퍼막 중 상기 기판에 접하는 일부는 제3 두께로 이루어지며,상기 버퍼막의 상기 제3 두께는 상기 산소공급층의 제1 두께와 상기 차광층의 두께의 합을 초과하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 전극홀의 깊이와 상기 콘택홀의 깊이 간의 차이는 300Å 이하인 박막트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제1 항에 있어서,상기 금속산화물은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나의 금속을 포함하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>7. 제1 항에 있어서,상기 액티브층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나의 금속을 포함하는 산화물반도체로 이루어지는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서,상기 액티브층 및 상기 산소공급층은 IGZO로 이루어지는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>9. 제1 항에 있어서,상기 게이트절연층과 상기 게이트전극 사이에 배치되고 상기 금속산화물로 이루어지는 보조 산소공급층을 더 포함하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>10. 제1 항에 있어서,상기 층간절연막을 관통하고 상기 액티브층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀; 및 상기 층간절연막 상에 배치되고 상기 제2 전극홀을 통해 상기 액티브층의 상기 제2 전극영역에 연결되는 제2 전극을 더 포함하는 박막트랜지스터.</claim></claimInfo><claimInfo><claim>11. 복수의 화소영역이 배열된 표시영역을 포함하는 기판;상기 기판 상의 상기 표시영역에 제1 방향으로 배치되는 스캔라인; 및상기 기판 상의 상기 표시영역에 제2 방향으로 배치되는 데이터라인을 포함하고, 상기 복수의 화소영역 각각은 제1 구동전원라인과 상기 화소전극 사이에 배치되는 제1 박막트랜지스터; 및상기 제1 박막트랜지스터의 게이트전극과 상기 데이터라인 사이에 배치되고 상기 스캔라인에 연결되는 제2 박막트랜지스터를 포함하며, 상기 제1 및 제2 박막트랜지스터 중 적어도 하나는 상기 기판 상에 배치되는 차광층;상기 차광층 상에 배치되는 산소공급층;상기 산소공급층을 덮는 버퍼막 상에 배치되고 상기 차광층과 중첩되는 채널영역과 상기 채널영역의 양측에 각각 접하는 제1 전극영역 및 제2 전극영역을 포함한 액티브층;상기 액티브층의 상기 채널영역 상에 배치된 게이트절연층;상기 게이트절연층 상에 배치되는 게이트전극; 및상기 액티브층 및 상기 게이트전극을 덮는 층간절연막 상에 배치되고 상기 층간절연막을 관통하는 제1 전극홀을 통해 상기 액티브층의 상기 제1 전극영역에 연결되는 제1 전극을 포함하는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 산소공급층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나의 금속을 포함하는 금속산화물로 이루어지는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>13. 제11 항에 있어서,상기 액티브층은 인듐(In), 갈륨(Ga), 아연(Zn), 주석(Sn), 티타늄(Ti), 지르코늄(Zr) 및 하프늄(Hf) 중 적어도 하나의 금속을 포함하는 산화물반도체로 이루어지는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서,상기 산소공급층의 일부에 대응하고 상기 층간절연막 및 상기 버퍼막을 관통하는 콘택홀을 통해, 상기 차광층은 상기 게이트전극 및 상기 제1 전극 중 어느 하나와 연결되는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>15. 제14 항에 있어서,상기 제1 박막트랜지스터의 상기 액티브층의 상기 제2 전극영역은 상기 제1 구동전원라인에 연결되고,상기 제1 박막트랜지스터의 상기 제1 전극은 상기 콘택홀을 통해 상기 차광층과 연결되는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>16. 제14 항에 있어서,상기 제2 박막트랜지스터는 상기 층간절연막을 관통하고 상기 액티브층의 상기 제2 전극영역의 일부에 대응하는 제2 전극홀; 및 상기 층간절연막 상에 배치되고 상기 제2 전극홀을 통해 상기 액티브층의 상기 제2 전극영역에 연결되는 제2 전극을 더 포함하고,상기 제1 박막트랜지스터는 상기 게이트전극의 일부에 대응하고 상기 층간절연막을 관통하는 제3 전극홀을 더 포함하며,상기 제2 박막트랜지스터의 상기 제1 전극은 상기 데이터라인에 연결되고, 상기 제2 박막트랜지스터의 상기 제2 전극은 상기 제1 박막트랜지스터의 상기 제3 전극홀을 통해 상기 제1 박막트랜지스터의 상기 게이트전극에 연결되는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>17. 제14 항에 있어서,상기 제2 박막트랜지스터는 상기 게이트전극의 일부에 대응하고 상기 층간절연막을 관통하는 제3 전극홀; 및상기 층간절연막 상에 배치되고 상기 콘택홀과 상기 제3 전극홀 사이를 잇는 연결패턴을 더 포함하고,상기 제2 박막트랜지스터의 상기 게이트전극은 상기 제3 전극홀과 상기 콘택홀과 상기 연결패턴을 통해 상기 제2 박막트랜지스터의 상기 차광층에 연결되는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>18. 제14 항에 있어서,상기 산소공급층 중 상기 콘택홀에 대응하는 일부는 제1 두께로 이루어지고 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 이루어지는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>19. 제18 항에 있어서,상기 버퍼막 중 상기 기판에 접하는 일부는 제3 두께로 이루어지고,상기 버퍼막의 상기 제3 두께는 상기 산소공급층의 제1 두께와 상기 차광층의 두께의 합을 초과하는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>20. 제19 항에 있어서,상기 제1 전극홀의 깊이와 상기 콘택홀의 깊이 간의 차이는 300Å 이하인 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>21. 제11 항에 있어서,상기 제1 및 제2 박막트랜지스터 중 적어도 하나는 상기 게이트절연층과 상기 게이트전극 사이에 배치되고 상기 금속산화물로 이루어지는 보조 산소공급층을 더 포함하는 박막트랜지스터 어레이 기판.</claim></claimInfo><claimInfo><claim>22. 기판 상에 차광도전성재료막과 금속산화물재료막을 순차 적층하는 단계;상기 금속산화물재료막 상에 포토레지스트 마스크층을 배치한 상태에서, 상기 금속산화물재료막을 패터닝하여 산소공급층을 배치하는 단계;상기 포토레지스트 마스크층을 유지한 상태에서 상기 차광도전성재료막을 패터닝하여 차광층을 배치하는 단계;상기 포토레지스트 마스크층을 제거하는 단계; 상기 기판 상에 상기 산소공급층을 덮는 버퍼막을 배치하는 단계; 상기 버퍼막 상의 반도체재료막을 패터닝하여 상기 차광층과 중첩되는 채널영역과 상기 채널영역의 양측에 각각 접하는 제1 전극영역 및 제2 전극영역을 포함한 액티브층을 배치하는 단계;상기 액티브층을 덮는 절연재료막과 상기 절연재료막 상의 제1 도전성재료막을 패터닝하여, 상기 액티브층의 상기 채널영역에 중첩되고 순차 적층되는 게이트절연층과 게이트전극을 배치하는 단계;상기 버퍼막 상에 상기 액티브층 및 상기 게이트전극을 덮는 층간절연막을 배치하는 단계;상기 층간절연막 및 상기 버퍼막을 패터닝하여, 상기 액티브층의 상기 제1 전극영역의 일부에 대응한 제1 전극홀 및 상기 산소공급층의 일부에 대응한 콘택홀을 배치하는 단계; 및상기 층간절연막 상의 제2 도전성재료막을 패터닝하여 상기 제1 전극홀을 통해 상기 액티브층의 상기 제1 전극영역에 연결되는 제1 전극을 배치하는 단계를 포함하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>23. 제22 항에 있어서,상기 포토레지스트 마스크층은 제1 마스크두께로 이루어진 제1 마스크부와, 상기 제1 마스크두께보다 작은 제2 마스크두께로 이루어진 제2 마스크부를 포함하고, 상기 차광층을 배치하는 단계와 상기 포토레지스트 마스크층을 제거하는 단계 사이에상기 포토레지스트 마스크층의 상기 제2 마스크부를 제거하는 단계; 및상기 포토레지스트 마스크층의 상기 제1 마스크부에 기초하여 상기 산소공급층을 추가적으로 패터닝하는 단계를 더 포함하며, 상기 산소공급층을 추가적으로 패터닝하는 단계에서, 상기 산소공급층 중 상기 제1 마스크부에 대응한 일부는 제1 두께로 이루어지고, 다른 나머지 일부는 상기 제1 두께보다 작은 제2 두께로 이루어지는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>24. 제23 항에 있어서,상기 버퍼막을 배치하는 단계 이후에, 상기 버퍼막을 평탄화하는 단계를 더 포함하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>25. 제24 항에 있어서,상기 버퍼막을 평탄화하는 단계 이후에, 상기 버퍼막 중 상기 기판 상에 배치되는 일부는 제3 두께로 이루어지며,상기 제3 두께는 상기 차광층의 두께와 상기 산소공급층의 상기 제1 두께의 합을 초과하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>26. 제24 항에 있어서,상기 버퍼막을 평탄화하는 단계 이후에, 상기 버퍼막 중 상기 산소공급층 상에 배치되는 다른 일부는 제4 두께로 이루어지며,상기 액티브층의 두께와 상기 제4 두께의 합은 300Å 이하인 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>27. 제22 항에 있어서,상기 게이트절연층과 상기 게이트전극을 배치하는 단계에서, 상기 절연재료막과 상기 제1 도전성재료막 사이에 배치된 추가 금속산화물재료막을 함께 패터닝하여, 상기 게이트절연층과 상기 게이트전극 사이에 보조 산소공급층을 더 배치하는 박막트랜지스터의 제조방법.</claim></claimInfo><claimInfo><claim>28. 제22 항에 있어서,상기 제1 전극을 배치하는 단계에서, 상기 제1 전극은 상기 콘택홀 및 상기 산소공급층을 통해 상기 차광층과 연결되는 박막트랜지스터의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>LEE, Kyoung Won</engName><name>이경원</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KO, Eun Hye</engName><name>고은혜</name></inventorInfo><inventorInfo><address>경기도 화성...</address><code> </code><country> </country><engName>KIM, Yeon Hong</engName><name>김연홍</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>KIM, Eun Hyun</engName><name>김은현</name></inventorInfo><inventorInfo><address>서울특별시 마포구...</address><code> </code><country> </country><engName>KIM, Hyung Jun</engName><name>김형준</name></inventorInfo><inventorInfo><address>서울특별시 강남구...</address><code> </code><country> </country><engName>LEE, Sun Hee</engName><name>이선희</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LIM, Jun Hyung</engName><name>임준형</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2021.11.19</receiptDate><receiptNumber>1-1-2021-1339092-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.09.30</receiptDate><receiptNumber>1-1-2024-1067911-27</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.18</receiptDate><receiptNumber>9-5-2025-0468929-45</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814678-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.07.18</receiptDate><receiptNumber>1-1-2025-0814679-51</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0835346-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020210160600.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930139dc09ac13341c8069034a14a875eb3dbd0e697ae21fd1109504c8d7570790acf7bde71b358b6a87f082d1aa5688217be7fd48ddfbaec6</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa51ccfc45c9fbc29e7f38087c694eef1fff05d8001e6c536a77f9b33b7b7dbd096581c879c87afab423f55cb794b3045e31b1bf475bb0b1d</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2021.04.01 ~ 2021.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>전자부품산업기술개발(R＆D)</rndProjectName><rndSpecialInstituteName>한국산업기술평가관리원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이 기술개발</rndTaskName><rndTaskNumber>1415174071</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>