Fitter report for simple_ipod_solution
Tue Feb 28 18:13:03 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Feb 28 18:13:03 2017           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; simple_ipod_solution                            ;
; Top-level Entity Name              ; simple_ipod_solution                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,653 / 33,216 ( 17 % )                         ;
;     Total combinational functions  ; 5,476 / 33,216 ( 16 % )                         ;
;     Dedicated logic registers      ; 2,741 / 33,216 ( 8 % )                          ;
; Total registers                    ; 2741                                            ;
; Total pins                         ; 319 / 475 ( 67 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 18,432 / 483,840 ( 4 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Option                                                                     ; Setting            ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6       ;                                ;
; Minimum Core Junction Temperature                                          ; 0                  ;                                ;
; Maximum Core Junction Temperature                                          ; 85                 ;                                ;
; Fit Attempts to Skip                                                       ; 0                  ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL        ;                                ;
; Optimize Hold Timing                                                       ; All Paths          ; IO Paths and Minimum TPD Paths ;
; PowerPlay Power Optimization                                               ; Off                ; Normal compilation             ;
; Limit to One Fitting Attempt                                               ; On                 ; Off                            ;
; Perform Register Retiming for Performance                                  ; On                 ; Off                            ;
; Fitter Effort                                                              ; Standard Fit       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Fast               ; Normal                         ;
; Use smart compilation                                                      ; Off                ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                 ; On                             ;
; Enable compact report table                                                ; Off                ; Off                            ;
; Auto Merge PLLs                                                            ; On                 ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                ; Off                            ;
; Router Timing Optimization Level                                           ; Normal             ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                ; Off                            ;
; Optimize Multi-Corner Timing                                               ; On                 ; On                             ;
; Optimize Timing                                                            ; Normal compilation ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal             ; Normal                         ;
; Final Placement Optimizations                                              ; Automatically      ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically      ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                  ; 1                              ;
; PCI I/O                                                                    ; Off                ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                ; Off                            ;
; Auto Packed Registers                                                      ; Auto               ; Auto                           ;
; Auto Delay Chains                                                          ; On                 ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                ; Off                            ;
; Auto Global Clock                                                          ; On                 ; On                             ;
; Auto Global Register Control Signals                                       ; On                 ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                ; Off                            ;
+----------------------------------------------------------------------------+--------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                     ; Action           ; Operation          ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                  ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[0]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[0]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[1]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[1]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[2]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[2]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[3]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[3]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[4]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[4]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[5]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[5]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[6]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[6]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[7]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[7]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[8]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[8]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[9]                                                             ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[9]  ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[10]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[10] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[11]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[11] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[12]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[12] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[13]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[13] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[14]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[14] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[15]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[15] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[16]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[16] ; PORTADATAOUT     ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[17]                                                            ; Packed Register  ; Register Packing   ; Timing optimization ; REGOUT    ;                ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|q_a[17] ; PORTADATAOUT     ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~0                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~1                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~2                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~3                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~4                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~5                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~6                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~7                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~8                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~9                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal2~10                                                                                            ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg~0                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~0                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~1                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~2                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~3                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~4                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~5                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~6                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~7                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~8                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~9                                                                                              ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal2~10                                                                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg~0                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~5                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~6                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~7                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~8                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~9                                                                                   ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal2~10                                                                                  ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg~0                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold|actual_async_sig_reset                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold|auto_reset_signal                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|actual_async_sig_reset                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|auto_reset_signal                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~0                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~1                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~2                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~3                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~4                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~5                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~6                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~7                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~8                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~9                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~10                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~11                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~12                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~13                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~14                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~15                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~17                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~18                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~20                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~21                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector0~22                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~0                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~1                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~2                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~4                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~5                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~7                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~11                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~15                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~16                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~17                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~18                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector1~19                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~0                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~1                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~4                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~5                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~10                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~13                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~15                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~17                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~20                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~21                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector2~22                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~0                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~1                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~4                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~5                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~6                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~10                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~13                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~15                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~18                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~20                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~21                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector3~22                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~2                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~3                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~4                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~5                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~6                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~11                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~12                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~14                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~18                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~20                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~21                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector4~22                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~2                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~3                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~4                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~5                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~6                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~11                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~12                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~14                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~18                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~20                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~21                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector5~22                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~0                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~1                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~3                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~5                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~6                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~8                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~12                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~16                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~17                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~18                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector6~19                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~12                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~15                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~17                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~19                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~22                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~23                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~24                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~25                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~26                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~27                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~29                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~30                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~33                                                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~34                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][6]_OTERM197  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][7]_OTERM171  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][7]_OTERM173  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][6]_OTERM117  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][6]_OTERM119  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][7]_OTERM169  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][6]_OTERM191  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][7]_OTERM97   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][7]_OTERM99   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][5]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][5]_OTERM195  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][6]_OTERM109  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][7]_OTERM81   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][7]_OTERM83   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][6]_OTERM189  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][7]_OTERM93   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][7]_OTERM95   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][6]_OTERM89   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][6]_OTERM91   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][7]_OTERM183  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][0]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][0]_OTERM179  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][1]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][1]_OTERM177  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][4]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][4]_OTERM151  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][5]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][5]_OTERM187  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][6]_OTERM73   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][6]_OTERM75   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][7]_OTERM77   ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][6]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][6]_OTERM123  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][6]_OTERM125  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][7]_OTERM167  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][7]           ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][7]_OTERM131  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][7]_OTERM133  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][6]_OTERM165 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]_OTERM135 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]_OTERM137 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][2]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][2]_OTERM161 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][3]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][3]_OTERM157 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][5]_OTERM121 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][6]_OTERM101 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][7]_OTERM57  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][7]_OTERM59  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][5]_OTERM193 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][6]_OTERM111 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][7]_OTERM85  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][7]_OTERM87  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][1]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][1]_OTERM175 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][2]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][2]_OTERM163 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][5]_OTERM139 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][6]_OTERM69  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][6]_OTERM71  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][7]_OTERM79  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][0]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][0]_OTERM181 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][3]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][3]_OTERM159 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][4]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][4]_OTERM149 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][5]_OTERM185 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][6]_OTERM103 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][7]_OTERM61  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][7]_OTERM63  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][0]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][0]_OTERM153 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][0]_OTERM155 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][1]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][1]_OTERM145 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][1]_OTERM147 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][2]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][2]_OTERM141 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][2]_OTERM143 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][3]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][3]_OTERM127 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][3]_OTERM129 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][4]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][4]_OTERM113 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][4]_OTERM115 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][5]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][5]_OTERM105 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][5]_OTERM107 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][6]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][6]_OTERM65  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][6]_OTERM67  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]          ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM43  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM45  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM47  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM49  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~1                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~3                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~5                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~7                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~9                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~11                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~13                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~15                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~17                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~19                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~21                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~23                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~25                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~27                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~29                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~31                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~33                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~35                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~37                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~39                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~41                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~43                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~45                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~47                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~49                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~51                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~53                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~55                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~57                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~59                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~61                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr~63                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]_OTERM1                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]_OTERM3                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]~10                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]~10_RTM05                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[1]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[1]_OTERM7                        ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[1]~12                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[1]~12_RTM09                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[2]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[2]_OTERM11                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[2]~14                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[2]~14_RTM013                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[3]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[3]_OTERM15                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[3]~16                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[3]~16_RTM017                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[4]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[4]_OTERM19                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[4]~18                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[4]~18_RTM021                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[5]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[5]_OTERM23                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[5]~20                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[5]~20_RTM025                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[6]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[6]_OTERM27                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[6]~22                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[6]~22_RTM029                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[7]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[7]_OTERM31                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[7]~24                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[7]~24_RTM033                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[8]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[8]_OTERM35                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[8]~26                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[8]~26_RTM037                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[9]                               ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[9]_OTERM39                       ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[9]~28                            ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[9]~28_RTM041                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~25                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~25_RTM04                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~25_RTM04                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~47                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~47_RTM08                  ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~47_RTM08                  ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~69                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~69_RTM012                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~69_RTM012                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~91                        ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~91_RTM016                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~91_RTM016                 ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~113                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~113_RTM020                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~113_RTM020                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~135                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~135_RTM024                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~135_RTM024                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~157                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~157_RTM028                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~157_RTM028                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~179                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~179_RTM032                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~179_RTM032                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~201                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~201_RTM036                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~201_RTM036                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~223                       ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~223_RTM040                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~223_RTM040                ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|zero                                             ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|zero_OTERM51                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|zero_OTERM53                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|zero_OTERM55                                     ; Retimed Register ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr0~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr1~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr2~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr3~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr4~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr5~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|WideOr6~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr0~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr1~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr2~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr3~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr4~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr5~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|WideOr6~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr0~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr1~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr2~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr3~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr4~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr5~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|WideOr6~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr0~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr1~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr2~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr3~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr4~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr5~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|WideOr6~0                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal|actual_async_sig_reset                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal|auto_reset_signal                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|actual_async_sig_reset                                                                                              ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|auto_reset_signal                                                                                                   ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|actual_async_sig_reset                                                                                               ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|auto_reset_signal                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~0                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~1                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~7                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~8                                                                                                                 ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~9                                                                                                                 ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~10                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~11                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~12                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~13                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~14                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~15                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~17                                                                                                                ; Deleted          ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; audio_controller:audio_control|audio_converter:u5|Mux1~18                                                                                                                ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; freq_divider:freq_div_22k|Add0~1                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; freq_divider:freq_div_22k|counter~4                                                                                                                                      ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; freq_selector:comb_52|Add0~1                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; freq_selector:comb_52|Add0~2                                                                                                                                             ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; scope_sampling_clock_count[0]~47                                                                                                                                         ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; speed_reg_control:speed_reg_control_inst|Add0~0                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; speed_reg_control:speed_reg_control_inst|Add0~1                                                                                                                          ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; speed_reg_control:speed_reg_control_inst|LessThan0~0                                                                                                                     ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
; speed_reg_control:speed_reg_control_inst|Selector13~0                                                                                                                    ; Modified         ; Physical Synthesis ; Timing optimization ;           ;                ;                                                                                                                                                                                                                   ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+--------------------+---------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                       ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To    ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+---------------+---------------+----------------+
; Location ;                ;              ; CLOCK_27      ; PIN_D13       ; QSF Assignment ;
; Location ;                ;              ; ENET_CLK      ; PIN_B24       ; QSF Assignment ;
; Location ;                ;              ; ENET_CMD      ; PIN_A21       ; QSF Assignment ;
; Location ;                ;              ; ENET_CS_N     ; PIN_A23       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[0]  ; PIN_D17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[10] ; PIN_C19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[11] ; PIN_D19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[12] ; PIN_B19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[13] ; PIN_A19       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[14] ; PIN_E18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[15] ; PIN_D18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[1]  ; PIN_C17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[2]  ; PIN_B18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[3]  ; PIN_A18       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[4]  ; PIN_B17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[5]  ; PIN_A17       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[6]  ; PIN_B16       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[7]  ; PIN_B15       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[8]  ; PIN_B20       ; QSF Assignment ;
; Location ;                ;              ; ENET_DATA[9]  ; PIN_A20       ; QSF Assignment ;
; Location ;                ;              ; ENET_INT      ; PIN_B21       ; QSF Assignment ;
; Location ;                ;              ; ENET_RD_N     ; PIN_A22       ; QSF Assignment ;
; Location ;                ;              ; ENET_RST_N    ; PIN_B23       ; QSF Assignment ;
; Location ;                ;              ; ENET_WR_N     ; PIN_B22       ; QSF Assignment ;
; Location ;                ;              ; EXT_CLOCK     ; PIN_P26       ; QSF Assignment ;
; Location ;                ;              ; IRDA_RXD      ; PIN_AE25      ; QSF Assignment ;
; Location ;                ;              ; IRDA_TXD      ; PIN_AE24      ; QSF Assignment ;
; Location ;                ;              ; LCD_BLON      ; PIN_K2        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[0]   ; PIN_K7        ; QSF Assignment ;
; Location ;                ;              ; OTG_ADDR[1]   ; PIN_F2        ; QSF Assignment ;
; Location ;                ;              ; OTG_CS_N      ; PIN_F1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK0_N   ; PIN_C2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DACK1_N   ; PIN_B2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[0]   ; PIN_F4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[10]  ; PIN_K6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[11]  ; PIN_K5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[12]  ; PIN_G4        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[13]  ; PIN_G3        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[14]  ; PIN_J6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[15]  ; PIN_K8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[1]   ; PIN_D2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[2]   ; PIN_D1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[3]   ; PIN_F7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[4]   ; PIN_J5        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[5]   ; PIN_J8        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[6]   ; PIN_J7        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[7]   ; PIN_H6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[8]   ; PIN_E2        ; QSF Assignment ;
; Location ;                ;              ; OTG_DATA[9]   ; PIN_E1        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ0     ; PIN_F6        ; QSF Assignment ;
; Location ;                ;              ; OTG_DREQ1     ; PIN_E5        ; QSF Assignment ;
; Location ;                ;              ; OTG_FSPEED    ; PIN_F3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT0      ; PIN_B3        ; QSF Assignment ;
; Location ;                ;              ; OTG_INT1      ; PIN_C3        ; QSF Assignment ;
; Location ;                ;              ; OTG_LSPEED    ; PIN_G6        ; QSF Assignment ;
; Location ;                ;              ; OTG_RD_N      ; PIN_G2        ; QSF Assignment ;
; Location ;                ;              ; OTG_RST_N     ; PIN_G5        ; QSF Assignment ;
; Location ;                ;              ; OTG_WR_N      ; PIN_G1        ; QSF Assignment ;
; Location ;                ;              ; TCK           ; PIN_D14       ; QSF Assignment ;
; Location ;                ;              ; TCS           ; PIN_A14       ; QSF Assignment ;
; Location ;                ;              ; TDI           ; PIN_B14       ; QSF Assignment ;
; Location ;                ;              ; TDO           ; PIN_F14       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[0]    ; PIN_J9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[1]    ; PIN_E8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[2]    ; PIN_H8        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[3]    ; PIN_H10       ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[4]    ; PIN_G9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[5]    ; PIN_F9        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[6]    ; PIN_D7        ; QSF Assignment ;
; Location ;                ;              ; TD_DATA[7]    ; PIN_C7        ; QSF Assignment ;
; Location ;                ;              ; TD_HS         ; PIN_D5        ; QSF Assignment ;
; Location ;                ;              ; TD_VS         ; PIN_K9        ; QSF Assignment ;
; Location ;                ;              ; VGA_BLANK     ; PIN_D6        ; QSF Assignment ;
; Location ;                ;              ; VGA_B[0]      ; PIN_J13       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[1]      ; PIN_J14       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[2]      ; PIN_F12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[3]      ; PIN_G12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[4]      ; PIN_J10       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[5]      ; PIN_J11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[6]      ; PIN_C11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[7]      ; PIN_B11       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[8]      ; PIN_C12       ; QSF Assignment ;
; Location ;                ;              ; VGA_B[9]      ; PIN_B12       ; QSF Assignment ;
; Location ;                ;              ; VGA_CLK       ; PIN_B8        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[0]      ; PIN_B9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[1]      ; PIN_A9        ; QSF Assignment ;
; Location ;                ;              ; VGA_G[2]      ; PIN_C10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[3]      ; PIN_D10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[4]      ; PIN_B10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[5]      ; PIN_A10       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[6]      ; PIN_G11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[7]      ; PIN_D11       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[8]      ; PIN_E12       ; QSF Assignment ;
; Location ;                ;              ; VGA_G[9]      ; PIN_D12       ; QSF Assignment ;
; Location ;                ;              ; VGA_HS        ; PIN_A7        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[0]      ; PIN_C8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[1]      ; PIN_F10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[2]      ; PIN_G10       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[3]      ; PIN_D9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[4]      ; PIN_C9        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[5]      ; PIN_A8        ; QSF Assignment ;
; Location ;                ;              ; VGA_R[6]      ; PIN_H11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[7]      ; PIN_H12       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[8]      ; PIN_F11       ; QSF Assignment ;
; Location ;                ;              ; VGA_R[9]      ; PIN_E10       ; QSF Assignment ;
; Location ;                ;              ; VGA_SYNC      ; PIN_B7        ; QSF Assignment ;
; Location ;                ;              ; VGA_VS        ; PIN_D8        ; QSF Assignment ;
+----------+----------------+--------------+---------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 8575 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 8575 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                                                                                                               ;
+-------------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+
; Partition Name                                              ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                                                                            ;
+-------------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+
; Top                                                         ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                                                                     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope                                      ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6                         ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7                         ;
; async_trap_and_reset:ensure_data_ready_hold                 ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold                 ;
; async_trap_and_reset:ensure_data_ready_reset                ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset                ;
; async_trap_and_reset:make_kbd_ready_signal                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse                                ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse         ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; async_trap_and_reset_gen_1_pulse:make_speedup_pulse                                 ;
; audio_controller:audio_control                              ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; audio_controller:audio_control                                                      ;
; scope_capture:LCD_scope_channelA                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; scope_capture:LCD_scope_channelA                                                    ;
; scope_capture:LCD_scope_channelB                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; scope_capture:LCD_scope_channelB                                                    ;
; speed_reg_control:speed_reg_control_inst                    ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; speed_reg_control:speed_reg_control_inst                                            ;
; to_slow_clk_interface:interface_actual_audio_data_left      ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; to_slow_clk_interface:interface_actual_audio_data_left                              ;
; to_slow_clk_interface:interface_actual_audio_data_right     ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; to_slow_clk_interface:interface_actual_audio_data_right                             ;
; var_clk_div32:Div_Clk                                       ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk       ;
; var_clk_div32:Div_Clk_2                                     ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk                 ;
; var_clk_div32:Div_Clk_3                                     ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk                  ;
; hard_block:auto_generated_inst                              ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst                                                      ;
+-------------------------------------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                          ;
+-------------------------------------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                                              ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+-------------------------------------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                                                         ; 8571    ; 0                 ; N/A                     ; Source File       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6 ; 0       ; 0                 ; N/A                     ; Source File       ;
; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7 ; 0       ; 0                 ; N/A                     ; Source File       ;
; async_trap_and_reset:ensure_data_ready_hold                 ; 0       ; 0                 ; N/A                     ; Source File       ;
; async_trap_and_reset:ensure_data_ready_reset                ; 0       ; 0                 ; N/A                     ; Source File       ;
; async_trap_and_reset:make_kbd_ready_signal                  ; 0       ; 0                 ; N/A                     ; Source File       ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ; 0       ; 0                 ; N/A                     ; Source File       ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse         ; 0       ; 0                 ; N/A                     ; Source File       ;
; audio_controller:audio_control                              ; 0       ; 0                 ; N/A                     ; Source File       ;
; scope_capture:LCD_scope_channelA                            ; 0       ; 0                 ; N/A                     ; Source File       ;
; scope_capture:LCD_scope_channelB                            ; 0       ; 0                 ; N/A                     ; Source File       ;
; speed_reg_control:speed_reg_control_inst                    ; 0       ; 0                 ; N/A                     ; Source File       ;
; to_slow_clk_interface:interface_actual_audio_data_left      ; 0       ; 0                 ; N/A                     ; Source File       ;
; to_slow_clk_interface:interface_actual_audio_data_right     ; 0       ; 0                 ; N/A                     ; Source File       ;
; var_clk_div32:Div_Clk                                       ; 0       ; 0                 ; N/A                     ; Source File       ;
; var_clk_div32:Div_Clk_2                                     ; 0       ; 0                 ; N/A                     ; Source File       ;
; var_clk_div32:Div_Clk_3                                     ; 0       ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst                              ; 4       ; 0                 ; N/A                     ; Source File       ;
+-------------------------------------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Sammie J/Documents/CPEN 311/Lab2_DE2/simple_ipod_solution.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 5,653 / 33,216 ( 17 % )  ;
;     -- Combinational with no register       ; 2912                     ;
;     -- Register only                        ; 177                      ;
;     -- Combinational with a register        ; 2564                     ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 2969                     ;
;     -- 3 input functions                    ; 2108                     ;
;     -- <=2 input functions                  ; 399                      ;
;     -- Register only                        ; 177                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 5170                     ;
;     -- arithmetic mode                      ; 306                      ;
;                                             ;                          ;
; Total registers*                            ; 2,741 / 34,593 ( 8 % )   ;
;     -- Dedicated logic registers            ; 2,741 / 33,216 ( 8 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 428 / 2,076 ( 21 % )     ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 319 / 475 ( 67 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )          ;
;                                             ;                          ;
; Global signals                              ; 16                       ;
; M4Ks                                        ; 5 / 105 ( 5 % )          ;
; Total block memory bits                     ; 18,432 / 483,840 ( 4 % ) ;
; Total block memory implementation bits      ; 23,040 / 483,840 ( 5 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 16 / 16 ( 100 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 3% / 3% / 3%             ;
; Peak interconnect usage (total/H/V)         ; 14% / 13% / 16%          ;
; Maximum fan-out                             ; 1347                     ;
; Highest non-global fan-out                  ; 219                      ;
; Total fan-out                               ; 25248                    ;
; Average fan-out                             ; 2.90                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------+-----------------------+------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+----------------------------------+----------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+
; Statistic                                                          ; Top                   ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6 ; SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7 ; async_trap_and_reset:ensure_data_ready_hold ; async_trap_and_reset:ensure_data_ready_reset ; async_trap_and_reset:make_kbd_ready_signal ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse ; async_trap_and_reset_gen_1_pulse:make_speedup_pulse ; audio_controller:audio_control ; scope_capture:LCD_scope_channelA ; scope_capture:LCD_scope_channelB ; speed_reg_control:speed_reg_control_inst ; to_slow_clk_interface:interface_actual_audio_data_left ; to_slow_clk_interface:interface_actual_audio_data_right ; var_clk_div32:Div_Clk ; var_clk_div32:Div_Clk_2 ; var_clk_div32:Div_Clk_3 ; hard_block:auto_generated_inst ;
+--------------------------------------------------------------------+-----------------------+------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+----------------------------------+----------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+
; Difficulty Clustering Region                                       ; Low                   ; Low                                            ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                                         ; Low                                         ; Low                                          ; Low                                        ; Low                                                  ; Low                                                 ; Low                            ; Low                              ; Low                              ; Low                                      ; Low                                                    ; Low                                                     ; Low                   ; Low                     ; Low                     ; Low                            ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Total logic elements                                               ; 5653 / 33216 ( 17 % ) ; 0 / 33216 ( 0 % )                              ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                           ; 0 / 33216 ( 0 % )                            ; 0 / 33216 ( 0 % )                          ; 0 / 33216 ( 0 % )                                    ; 0 / 33216 ( 0 % )                                   ; 0 / 33216 ( 0 % )              ; 0 / 33216 ( 0 % )                ; 0 / 33216 ( 0 % )                ; 0 / 33216 ( 0 % )                        ; 0 / 33216 ( 0 % )                                      ; 0 / 33216 ( 0 % )                                       ; 0 / 33216 ( 0 % )     ; 0 / 33216 ( 0 % )       ; 0 / 33216 ( 0 % )       ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register                              ; 2912                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Register only                                               ; 177                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Combinational with a register                               ; 2564                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Logic element usage by number of LUT inputs                        ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- 4 input functions                                           ; 2969                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- 3 input functions                                           ; 2108                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- <=2 input functions                                         ; 399                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Register only                                               ; 177                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Logic elements by mode                                             ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- normal mode                                                 ; 5170                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- arithmetic mode                                             ; 306                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Total registers                                                    ; 2741                  ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Dedicated logic registers                                   ; 2741 / 33216 ( 8 % )  ; 0 / 33216 ( 0 % )                              ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                                           ; 0 / 33216 ( 0 % )                           ; 0 / 33216 ( 0 % )                            ; 0 / 33216 ( 0 % )                          ; 0 / 33216 ( 0 % )                                    ; 0 / 33216 ( 0 % )                                   ; 0 / 33216 ( 0 % )              ; 0 / 33216 ( 0 % )                ; 0 / 33216 ( 0 % )                ; 0 / 33216 ( 0 % )                        ; 0 / 33216 ( 0 % )                                      ; 0 / 33216 ( 0 % )                                       ; 0 / 33216 ( 0 % )     ; 0 / 33216 ( 0 % )       ; 0 / 33216 ( 0 % )       ; 0 / 33216 ( 0 % )              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Total LABs:  partially or completely used                          ; 427 / 2076 ( 21 % )   ; 0 / 2076 ( 0 % )                               ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                                            ; 0 / 2076 ( 0 % )                            ; 0 / 2076 ( 0 % )                             ; 0 / 2076 ( 0 % )                           ; 0 / 2076 ( 0 % )                                     ; 0 / 2076 ( 0 % )                                    ; 0 / 2076 ( 0 % )               ; 0 / 2076 ( 0 % )                 ; 0 / 2076 ( 0 % )                 ; 0 / 2076 ( 0 % )                         ; 0 / 2076 ( 0 % )                                       ; 0 / 2076 ( 0 % )                                        ; 0 / 2076 ( 0 % )      ; 0 / 2076 ( 0 % )        ; 0 / 2076 ( 0 % )        ; 0 / 2076 ( 0 % )               ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Virtual pins                                                       ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; I/O pins                                                           ; 317                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 2                              ;
; Embedded Multiplier 9-bit elements                                 ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                                 ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                                              ; 0 / 70 ( 0 % )                              ; 0 / 70 ( 0 % )                               ; 0 / 70 ( 0 % )                             ; 0 / 70 ( 0 % )                                       ; 0 / 70 ( 0 % )                                      ; 0 / 70 ( 0 % )                 ; 0 / 70 ( 0 % )                   ; 0 / 70 ( 0 % )                   ; 0 / 70 ( 0 % )                           ; 0 / 70 ( 0 % )                                         ; 0 / 70 ( 0 % )                                          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )          ; 0 / 70 ( 0 % )          ; 0 / 70 ( 0 % )                 ;
; Total memory bits                                                  ; 18432                 ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; Total RAM block bits                                               ; 23040                 ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
; M4K                                                                ; 5 / 105 ( 4 % )       ; 0 / 105 ( 0 % )                                ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                                             ; 0 / 105 ( 0 % )                             ; 0 / 105 ( 0 % )                              ; 0 / 105 ( 0 % )                            ; 0 / 105 ( 0 % )                                      ; 0 / 105 ( 0 % )                                     ; 0 / 105 ( 0 % )                ; 0 / 105 ( 0 % )                  ; 0 / 105 ( 0 % )                  ; 0 / 105 ( 0 % )                          ; 0 / 105 ( 0 % )                                        ; 0 / 105 ( 0 % )                                         ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )         ; 0 / 105 ( 0 % )         ; 0 / 105 ( 0 % )                ;
; Clock control block                                                ; 16 / 20 ( 80 % )      ; 0 / 20 ( 0 % )                                 ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                                              ; 0 / 20 ( 0 % )                              ; 0 / 20 ( 0 % )                               ; 0 / 20 ( 0 % )                             ; 0 / 20 ( 0 % )                                       ; 0 / 20 ( 0 % )                                      ; 0 / 20 ( 0 % )                 ; 0 / 20 ( 0 % )                   ; 0 / 20 ( 0 % )                   ; 0 / 20 ( 0 % )                           ; 0 / 20 ( 0 % )                                         ; 0 / 20 ( 0 % )                                          ; 0 / 20 ( 0 % )        ; 0 / 20 ( 0 % )          ; 0 / 20 ( 0 % )          ; 0 / 20 ( 0 % )                 ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Connections                                                        ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Connections                                           ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Registered Input Connections                                ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Connections                                          ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Registered Output Connections                               ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Internal Connections                                               ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Total Connections                                           ; 25416                 ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Registered Connections                                      ; 10115                 ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; External Connections                                               ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Top                                                         ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope              ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:ensure_data_ready_hold                 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:ensure_data_ready_reset                ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset:make_kbd_ready_signal                  ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset_gen_1_pulse:make_speedown_pulse        ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- async_trap_and_reset_gen_1_pulse:make_speedup_pulse         ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- audio_controller:audio_control                              ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- scope_capture:LCD_scope_channelA                            ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- scope_capture:LCD_scope_channelB                            ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- speed_reg_control:speed_reg_control_inst                    ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- to_slow_clk_interface:interface_actual_audio_data_left      ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- to_slow_clk_interface:interface_actual_audio_data_right     ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk                                       ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk_2                                     ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- var_clk_div32:Div_Clk_3                                     ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- hard_block:auto_generated_inst                              ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Partition Interface                                                ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Ports                                                 ; 26                    ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports                                                ; 163                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Bidir Ports                                                 ; 128                   ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Registered Ports                                                   ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Registered Input Ports                                      ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Registered Output Ports                                     ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;                                                                    ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
; Port Connectivity                                                  ;                       ;                                                ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                                             ;                                             ;                                              ;                                            ;                                                      ;                                                     ;                                ;                                  ;                                  ;                                          ;                                                        ;                                                         ;                       ;                         ;                         ;                                ;
;     -- Input Ports driven by GND                                   ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports driven by GND                                  ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports driven by VCC                                   ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports driven by VCC                                  ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports with no Source                                  ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports with no Source                                 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Input Ports with no Fanout                                  ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
;     -- Output Ports with no Fanout                                 ; 0                     ; 0                                              ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                                           ; 0                                           ; 0                                            ; 0                                          ; 0                                                    ; 0                                                   ; 0                              ; 0                                ; 0                                ; 0                                        ; 0                                                      ; 0                                                       ; 0                     ; 0                       ; 0                       ; 0                              ;
+--------------------------------------------------------------------+-----------------------+------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+-------------------------------------------------------------+---------------------------------------------+----------------------------------------------+--------------------------------------------+------------------------------------------------------+-----------------------------------------------------+--------------------------------+----------------------------------+----------------------------------+------------------------------------------+--------------------------------------------------------+---------------------------------------------------------+-----------------------+-------------------------+-------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT ; B5    ; 3        ; 3            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 3                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SD_DAT3    ; AC23  ; 6        ; 65           ; 2            ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK27   ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD   ; C25   ; 5        ; 65           ; 32           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT    ; A4    ; 3        ; 1            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; A5    ; 3        ; 3            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AC18  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; AE17  ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; AE19  ; 7        ; 48           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; AF19  ; 7        ; 48           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; AE18  ; 7        ; 46           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; AF18  ; 7        ; 46           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; AA16  ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; W17   ; 7        ; 50           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; AA18  ; 7        ; 50           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; AA17  ; 7        ; 50           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; V20   ; 6        ; 65           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; V21   ; 6        ; 65           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; W21   ; 6        ; 65           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; Y22   ; 6        ; 65           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; AA24  ; 6        ; 65           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; AA23  ; 6        ; 65           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; AB24  ; 6        ; 65           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; V22   ; 6        ; 65           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; AC25  ; 6        ; 65           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; AC26  ; 6        ; 65           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; AB26  ; 6        ; 65           ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; Y24   ; 6        ; 65           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; Y23   ; 6        ; 65           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; AA25  ; 6        ; 65           ; 8            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; AA26  ; 6        ; 65           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; Y26   ; 6        ; 65           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; U22   ; 6        ; 65           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; W24   ; 6        ; 65           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[0]       ; U9    ; 1        ; 0            ; 13           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[1]       ; U1    ; 1        ; 0            ; 13           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[2]       ; U2    ; 1        ; 0            ; 13           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[3]       ; T4    ; 1        ; 0            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[4]       ; R7    ; 1        ; 0            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[5]       ; R6    ; 1        ; 0            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX4[6]       ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[0]       ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[1]       ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[2]       ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[3]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[4]       ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[5]       ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX5[6]       ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[0]       ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[1]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[2]       ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[3]       ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[4]       ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[5]       ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX6[6]       ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[0]       ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[1]       ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[2]       ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[3]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[4]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[5]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX7[6]       ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LCD_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[8]       ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; AD25  ; 6        ; 65           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; B25   ; 5        ; 65           ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                    ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+
; AUD_ADCLRCK ; C5    ; 3        ; 1            ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; AUD_BCLK    ; B4    ; 3        ; 1            ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; AUD_DACLRCK ; C6    ; 3        ; 1            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[0]    ; AD19  ; 7        ; 53           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[1]    ; AC19  ; 7        ; 53           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[2]    ; AF20  ; 7        ; 53           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[3]    ; AE20  ; 7        ; 53           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[4]    ; AB20  ; 7        ; 55           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[5]    ; AC20  ; 7        ; 55           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[6]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; FL_DQ[7]    ; AE21  ; 7        ; 55           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[0]   ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[10]  ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[11]  ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[12]  ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[13]  ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[14]  ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[15]  ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[16]  ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[17]  ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[18]  ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[19]  ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[1]   ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[20]  ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[21]  ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[22]  ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[23]  ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[24]  ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[25]  ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[26]  ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[27]  ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[28]  ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[29]  ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[2]   ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[30]  ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[31]  ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[32]  ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[33]  ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[34]  ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[35]  ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[3]   ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[4]   ; F24   ; 5        ; 65           ; 30           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[5]   ; F23   ; 5        ; 65           ; 30           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[6]   ; J21   ; 5        ; 65           ; 30           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[7]   ; J20   ; 5        ; 65           ; 30           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[8]   ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_0[9]   ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[0]   ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[10]  ; N24   ; 5        ; 65           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[11]  ; P24   ; 6        ; 65           ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[12]  ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[13]  ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[14]  ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[15]  ; T22   ; 6        ; 65           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[16]  ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[17]  ; T24   ; 6        ; 65           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[18]  ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[19]  ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[1]   ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[20]  ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[21]  ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[22]  ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[23]  ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[24]  ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[25]  ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[26]  ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[27]  ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[28]  ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[29]  ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[2]   ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[30]  ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[31]  ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[32]  ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[33]  ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[34]  ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[35]  ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[3]   ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[4]   ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[5]   ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[6]   ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[7]   ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[8]   ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; GPIO_1[9]   ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; I2C_SDAT    ; B6    ; 3        ; 3            ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SDO (inverted)                                        ; -                   ;
; LCD_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; LCD_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control (inverted) ; -                   ;
; PS2_CLK     ; D26   ; 5        ; 65           ; 31           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; PS2_DAT     ; C24   ; 5        ; 65           ; 32           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SD_CMD      ; Y21   ; 6        ; 65           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SD_DAT      ; AD24  ; 6        ; 65           ; 2            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
; SRAM_DQ[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                                                                       ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+-------------------------------------------------------------------------------------------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 62 / 64 ( 97 % )  ; 3.3V          ; --           ;
; 2        ; 27 / 59 ( 46 % )  ; 3.3V          ; --           ;
; 3        ; 10 / 56 ( 18 % )  ; 3.3V          ; --           ;
; 4        ; 3 / 58 ( 5 % )    ; 3.3V          ; --           ;
; 5        ; 55 / 65 ( 85 % )  ; 3.3V          ; --           ;
; 6        ; 53 / 59 ( 90 % )  ; 3.3V          ; --           ;
; 7        ; 58 / 58 ( 100 % ) ; 3.3V          ; --           ;
; 8        ; 53 / 56 ( 95 % )  ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 482        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 457        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 451        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 447        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 406        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 394        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 390        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ; 382        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 379        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 378        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 219        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 220        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 255        ; 6        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 266        ; 6        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 267        ; 6        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 263        ; 6        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 222        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; SD_DAT3                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 261        ; 6        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; SD_DAT                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD25     ; 248        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 212        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 224        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE25     ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 213        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 223        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 3          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B4       ; 483        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 481        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 458        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 452        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 448        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 435        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 433        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 420        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 419        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 411        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 405        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 393        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 389        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 381        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 380        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 377        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ; 363        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B25      ; 362        ; 5        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 7          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; AUD_ADCLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C6       ; 485        ; 3        ; AUD_DACLRCK                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C7       ; 468        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 463        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 459        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 450        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 436        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 434        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 418        ; 4        ; TD_CLK27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 374        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 373        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 360        ; 5        ; PS2_DAT                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C25      ; 361        ; 5        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 12         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 467        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 469        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 464        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 460        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 449        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 445        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D12      ; 443        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 417        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 415        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 396        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 392        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 387        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 376        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; PS2_CLK                                  ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 19         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E23      ; 365        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E24      ; 364        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 10         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 11         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F7       ; 14         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 462        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 454        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 440        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 423        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 425        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 409        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 408        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 401        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 398        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 371        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 24         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 23         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 8          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 9          ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 461        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 446        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 439        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 422        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 424        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 410        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 407        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 402        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G18      ; 397        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G22      ; 367        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; LCD_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; LCD_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; LCD_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; LCD_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 456        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 455        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 413        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 400        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; LCD_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; LCD_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; LCD_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; LCD_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 17         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 16         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 475        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J10      ; 438        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 437        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 441        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 399        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ; 383        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; LCD_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 41         ; 2        ; LCD_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; LCD_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 21         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 26         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 476        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K17      ; 384        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; HEX7[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 51         ; 2        ; HEX7[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 44         ; 2        ; LCD_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; HEX7[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ; 47         ; 2        ; HEX7[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; HEX7[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L10      ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; HEX6[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 55         ; 2        ; HEX6[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 53         ; 2        ; HEX6[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 54         ; 2        ; HEX6[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; HEX7[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; HEX6[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 70         ; 1        ; HEX6[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; HEX5[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ; 77         ; 1        ; HEX5[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; HEX7[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; HEX6[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 1        ; HEX5[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 73         ; 1        ; HEX5[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 74         ; 1        ; HEX5[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 81         ; 1        ; HEX4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 82         ; 1        ; HEX4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; HEX5[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 80         ; 1        ; HEX4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 83         ; 1        ; HEX4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; HEX5[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T10      ; 75         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; HEX4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 84         ; 1        ; HEX4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; HEX4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U10      ; 87         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V14      ; 175        ; 8        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 252        ; 6        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 259        ; 6        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 204        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W17      ; 217        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; LEDG[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; SD_CMD                                   ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 265        ; 6        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 264        ; 6        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 269        ; 6        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                             ; Library Name ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |simple_ipod_solution                                                                   ; 5653 (62)   ; 2741 (51)                 ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 319  ; 0            ; 2912 (9)     ; 177 (19)          ; 2564 (37)        ; |simple_ipod_solution                                                                                                                                                                                                           ; work         ;
;    |FSM_Read:comb_50|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 2 (2)            ; |simple_ipod_solution|FSM_Read:comb_50                                                                                                                                                                                          ; work         ;
;    |Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|                                      ; 50 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 5 (0)             ; 34 (0)           ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk                                                                                                                                                             ; work         ;
;       |var_clk_div32:Div_Clk|                                                           ; 50 (50)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 34 (34)          ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk                                                                                                                                       ; work         ;
;    |Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|                                       ; 50 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 5 (0)             ; 34 (0)           ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk                                                                                                                                                              ; work         ;
;       |var_clk_div32:Div_Clk|                                                           ; 50 (50)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 5 (5)             ; 34 (34)          ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk                                                                                                                                        ; work         ;
;    |Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|                            ; 56 (0)      ; 39 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 5 (0)             ; 34 (0)           ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk                                                                                                                                                   ; work         ;
;       |var_clk_div32:Div_Clk|                                                           ; 56 (56)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 5 (5)             ; 34 (34)          ; |simple_ipod_solution|Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk                                                                                                                             ; work         ;
;    |Kbd_ctrl:Kbd_Controller|                                                            ; 50 (42)     ; 37 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 22 (17)           ; 15 (12)          ; |simple_ipod_solution|Kbd_ctrl:Kbd_Controller                                                                                                                                                                                   ; work         ;
;       |async_trap_and_reset:ensure_data_ready_hold|                                     ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |simple_ipod_solution|Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold                                                                                                                                       ; work         ;
;       |async_trap_and_reset:ensure_data_ready_reset|                                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |simple_ipod_solution|Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset                                                                                                                                      ; work         ;
;    |LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|                                     ; 2143 (0)    ; 1029 (0)                  ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 12   ; 0            ; 1111 (0)     ; 11 (0)            ; 1021 (0)         ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope                                                                                                                                                            ; work         ;
;       |LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|                                  ; 2143 (161)  ; 1029 (20)                 ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1111 (138)   ; 11 (0)            ; 1021 (23)        ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope                                                                                                             ; work         ;
;          |general_rom:pracpico_block_ROM_instrucciones|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones                                                                ; work         ;
;             |altsyncram:altsyncram_component|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component                                ; work         ;
;                |altsyncram_mta1:auto_generated|                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated ; work         ;
;          |pacoblaze3:led_8seg_kcpsm|                                                    ; 1982 (691)  ; 1009 (20)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 973 (669)    ; 11 (0)            ; 998 (22)         ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm                                                                                   ; work         ;
;             |pacoblaze3_alu:alu|                                                        ; 80 (80)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 79 (79)      ; 0 (0)             ; 1 (1)            ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu                                                                ; work         ;
;             |pacoblaze3_register:register|                                              ; 243 (243)   ; 152 (152)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (91)      ; 11 (11)           ; 141 (141)        ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register                                                      ; work         ;
;             |pacoblaze3_scratch:scratch|                                                ; 592 (592)   ; 512 (512)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 80 (80)      ; 0 (0)             ; 512 (512)        ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch                                                        ; work         ;
;             |pacoblaze3_stack:stack|                                                    ; 379 (379)   ; 325 (325)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 325 (325)        ; |simple_ipod_solution|LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack                                                            ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst0                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst1                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst2                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst3                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst4                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst5                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst6                                                                                                                                               ; work         ;
;    |SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7|                        ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 7    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|SevenSegmentDisplayDecoder:SevenSegmentDisplayDecoder_inst7                                                                                                                                               ; work         ;
;    |Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|                                           ; 151 (147)   ; 141 (137)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 14 (11)           ; 127 (126)        ; |simple_ipod_solution|Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1                                                                                                                                                                  ; work         ;
;       |async_trap_and_reset:make_kbd_ready_signal|                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |simple_ipod_solution|Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal                                                                                                                       ; work         ;
;    |addr_fsm:ADDR_FSM|                                                                  ; 25 (25)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 21 (21)          ; |simple_ipod_solution|addr_fsm:ADDR_FSM                                                                                                                                                                                         ; work         ;
;    |async_trap_and_reset_gen_1_pulse:make_speedown_pulse|                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |simple_ipod_solution|async_trap_and_reset_gen_1_pulse:make_speedown_pulse                                                                                                                                                      ; work         ;
;    |async_trap_and_reset_gen_1_pulse:make_speedup_pulse|                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 2 (2)            ; |simple_ipod_solution|async_trap_and_reset_gen_1_pulse:make_speedup_pulse                                                                                                                                                       ; work         ;
;    |audio_controller:audio_control|                                                     ; 273 (1)     ; 115 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 8    ; 0            ; 149 (1)      ; 4 (0)             ; 120 (0)          ; |simple_ipod_solution|audio_controller:audio_control                                                                                                                                                                            ; work         ;
;       |I2C_AV_Config:u3|                                                                ; 205 (137)   ; 74 (44)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 131 (93)     ; 1 (1)             ; 73 (43)          ; |simple_ipod_solution|audio_controller:audio_control|I2C_AV_Config:u3                                                                                                                                                           ; work         ;
;          |I2C_Controller:u0|                                                            ; 68 (68)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 30 (30)          ; |simple_ipod_solution|audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0                                                                                                                                         ; work         ;
;       |Reset_Delay:r0|                                                                  ; 28 (28)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 20 (20)          ; |simple_ipod_solution|audio_controller:audio_control|Reset_Delay:r0                                                                                                                                                             ; work         ;
;       |TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk| ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |simple_ipod_solution|audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk                                                                                            ; work         ;
;          |widereg:div_reg_top|                                                          ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |simple_ipod_solution|audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_reg_top                                                                        ; work         ;
;          |widereg:div_regs_gen[1].div_reg|                                              ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |simple_ipod_solution|audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg                                                            ; work         ;
;       |audio_clock:u4|                                                                  ; 19 (19)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 13 (13)          ; |simple_ipod_solution|audio_controller:audio_control|audio_clock:u4                                                                                                                                                             ; work         ;
;       |audio_converter:u5|                                                              ; 17 (17)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 12 (12)          ; |simple_ipod_solution|audio_controller:audio_control|audio_converter:u5                                                                                                                                                         ; work         ;
;    |control_fsm:CONTROL_FSM|                                                            ; 25 (25)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 6 (6)            ; |simple_ipod_solution|control_fsm:CONTROL_FSM                                                                                                                                                                                   ; work         ;
;    |doublesync:key0_doublsync|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |simple_ipod_solution|doublesync:key0_doublsync                                                                                                                                                                                 ; work         ;
;    |doublesync:key1_doublsync|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |simple_ipod_solution|doublesync:key1_doublsync                                                                                                                                                                                 ; work         ;
;    |doublesync:key2_doublsync|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |simple_ipod_solution|doublesync:key2_doublsync                                                                                                                                                                                 ; work         ;
;    |doublesync:ps2c_doublsync|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 0 (0)            ; |simple_ipod_solution|doublesync:ps2c_doublsync                                                                                                                                                                                 ; work         ;
;    |doublesync:ps2d_doublsync|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |simple_ipod_solution|doublesync:ps2d_doublsync                                                                                                                                                                                 ; work         ;
;    |doublesync:user_scope_enable_sync1|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |simple_ipod_solution|doublesync:user_scope_enable_sync1                                                                                                                                                                        ; work         ;
;    |freq_divider:comb_53|                                                               ; 27 (27)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; |simple_ipod_solution|freq_divider:comb_53                                                                                                                                                                                      ; work         ;
;    |freq_divider:freq_div_22k|                                                          ; 27 (27)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 17 (17)          ; |simple_ipod_solution|freq_divider:freq_div_22k                                                                                                                                                                                 ; work         ;
;    |freq_selector:comb_52|                                                              ; 34 (34)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 18 (18)          ; |simple_ipod_solution|freq_selector:comb_52                                                                                                                                                                                     ; work         ;
;    |key2ascii:kbd2ascii|                                                                ; 71 (71)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 59 (59)      ; 0 (0)             ; 12 (12)          ; |simple_ipod_solution|key2ascii:kbd2ascii                                                                                                                                                                                       ; work         ;
;    |output_transition:comb_62|                                                          ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |simple_ipod_solution|output_transition:comb_62                                                                                                                                                                                 ; work         ;
;    |picoblaze_template:picoblaze_template_inst|                                         ; 2387 (44)   ; 1030 (43)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1357 (1)     ; 2 (1)             ; 1028 (16)        ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst                                                                                                                                                                ; work         ;
;       |pacoblaze3:led_8seg_kcpsm|                                                       ; 1992 (706)  ; 987 (22)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 997 (676)    ; 1 (0)             ; 994 (31)         ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm                                                                                                                                      ; work         ;
;          |pacoblaze3_alu:alu|                                                           ; 77 (77)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 0 (0)            ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu                                                                                                                   ; work         ;
;          |pacoblaze3_register:register|                                                 ; 237 (237)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 109 (109)    ; 1 (1)             ; 127 (127)        ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register                                                                                                         ; work         ;
;          |pacoblaze3_scratch:scratch|                                                   ; 593 (593)   ; 512 (512)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 512 (512)        ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch                                                                                                           ; work         ;
;          |pacoblaze3_stack:stack|                                                       ; 379 (379)   ; 325 (325)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 0 (0)             ; 325 (325)        ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack                                                                                                               ; work         ;
;       |pacoblaze_instruction_memory:pacoblaze_instruction_memory_inst|                  ; 377 (377)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 359 (359)    ; 0 (0)             ; 18 (18)          ; |simple_ipod_solution|picoblaze_template:picoblaze_template_inst|pacoblaze_instruction_memory:pacoblaze_instruction_memory_inst                                                                                                 ; work         ;
;    |scope_capture:LCD_scope_channelA|                                                   ; 18 (16)     ; 18 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (15)           ; 1 (1)            ; |simple_ipod_solution|scope_capture:LCD_scope_channelA                                                                                                                                                                          ; work         ;
;       |doublesync:sync_enable|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |simple_ipod_solution|scope_capture:LCD_scope_channelA|doublesync:sync_enable                                                                                                                                                   ; work         ;
;    |scope_capture:LCD_scope_channelB|                                                   ; 18 (16)     ; 18 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (16)           ; 0 (0)            ; |simple_ipod_solution|scope_capture:LCD_scope_channelB                                                                                                                                                                          ; work         ;
;       |doublesync:sync_enable|                                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |simple_ipod_solution|scope_capture:LCD_scope_channelB|doublesync:sync_enable                                                                                                                                                   ; work         ;
;    |speed_reg_control:speed_reg_control_inst|                                           ; 60 (56)     ; 18 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 3 (0)             ; 15 (14)          ; |simple_ipod_solution|speed_reg_control:speed_reg_control_inst                                                                                                                                                                  ; work         ;
;       |async_trap_and_reset:make_song_restart_signal|                                   ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 1 (1)            ; |simple_ipod_solution|speed_reg_control:speed_reg_control_inst|async_trap_and_reset:make_song_restart_signal                                                                                                                    ; work         ;
;    |to_slow_clk_interface:interface_actual_audio_data_left|                             ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |simple_ipod_solution|to_slow_clk_interface:interface_actual_audio_data_left                                                                                                                                                    ; work         ;
;    |to_slow_clk_interface:interface_actual_audio_data_right|                            ; 18 (18)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 4 (4)            ; |simple_ipod_solution|to_slow_clk_interface:interface_actual_audio_data_right                                                                                                                                                   ; work         ;
;    |wait_counter:wait_Counter_Complete|                                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |simple_ipod_solution|wait_counter:wait_Counter_Complete                                                                                                                                                                        ; work         ;
;    |wait_counter:wait_Counter_Output|                                                   ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |simple_ipod_solution|wait_counter:wait_Counter_Output                                                                                                                                                                          ; work         ;
;    |wait_counter:wait_Counter_Read|                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 3 (3)            ; |simple_ipod_solution|wait_counter:wait_Counter_Read                                                                                                                                                                            ; work         ;
+-----------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; DRAM_DQ[0]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_CMD        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT        ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PS2_CLK       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; PS2_DAT       ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; LCD_DATA[0]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[1]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[2]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[3]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[4]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[5]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[6]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_DATA[7]   ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; LCD_EN        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RS        ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_RW        ; Output   ; --            ; --            ; --                    ; --  ;
; SW[17]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX4[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX5[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX6[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX7[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; KEY[3]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_RXD      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_DAT3       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; LCD_ON        ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[16]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                  ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                               ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; DRAM_DQ[0]                                                                                                        ;                   ;         ;
; DRAM_DQ[1]                                                                                                        ;                   ;         ;
; DRAM_DQ[2]                                                                                                        ;                   ;         ;
; DRAM_DQ[3]                                                                                                        ;                   ;         ;
; DRAM_DQ[4]                                                                                                        ;                   ;         ;
; DRAM_DQ[5]                                                                                                        ;                   ;         ;
; DRAM_DQ[6]                                                                                                        ;                   ;         ;
; DRAM_DQ[7]                                                                                                        ;                   ;         ;
; DRAM_DQ[8]                                                                                                        ;                   ;         ;
; DRAM_DQ[9]                                                                                                        ;                   ;         ;
; DRAM_DQ[10]                                                                                                       ;                   ;         ;
; DRAM_DQ[11]                                                                                                       ;                   ;         ;
; DRAM_DQ[12]                                                                                                       ;                   ;         ;
; DRAM_DQ[13]                                                                                                       ;                   ;         ;
; DRAM_DQ[14]                                                                                                       ;                   ;         ;
; DRAM_DQ[15]                                                                                                       ;                   ;         ;
; SD_CMD                                                                                                            ;                   ;         ;
; SD_DAT                                                                                                            ;                   ;         ;
; GPIO_0[0]                                                                                                         ;                   ;         ;
; GPIO_0[1]                                                                                                         ;                   ;         ;
; GPIO_0[2]                                                                                                         ;                   ;         ;
; GPIO_0[3]                                                                                                         ;                   ;         ;
; GPIO_0[4]                                                                                                         ;                   ;         ;
; GPIO_0[5]                                                                                                         ;                   ;         ;
; GPIO_0[6]                                                                                                         ;                   ;         ;
; GPIO_0[7]                                                                                                         ;                   ;         ;
; GPIO_0[8]                                                                                                         ;                   ;         ;
; GPIO_0[9]                                                                                                         ;                   ;         ;
; GPIO_0[10]                                                                                                        ;                   ;         ;
; GPIO_0[11]                                                                                                        ;                   ;         ;
; GPIO_0[12]                                                                                                        ;                   ;         ;
; GPIO_0[13]                                                                                                        ;                   ;         ;
; GPIO_0[14]                                                                                                        ;                   ;         ;
; GPIO_0[15]                                                                                                        ;                   ;         ;
; GPIO_0[16]                                                                                                        ;                   ;         ;
; GPIO_0[17]                                                                                                        ;                   ;         ;
; GPIO_0[18]                                                                                                        ;                   ;         ;
; GPIO_0[19]                                                                                                        ;                   ;         ;
; GPIO_0[20]                                                                                                        ;                   ;         ;
; GPIO_0[21]                                                                                                        ;                   ;         ;
; GPIO_0[22]                                                                                                        ;                   ;         ;
; GPIO_0[23]                                                                                                        ;                   ;         ;
; GPIO_0[24]                                                                                                        ;                   ;         ;
; GPIO_0[25]                                                                                                        ;                   ;         ;
; GPIO_0[26]                                                                                                        ;                   ;         ;
; GPIO_0[27]                                                                                                        ;                   ;         ;
; GPIO_0[28]                                                                                                        ;                   ;         ;
; GPIO_0[29]                                                                                                        ;                   ;         ;
; GPIO_0[30]                                                                                                        ;                   ;         ;
; GPIO_0[31]                                                                                                        ;                   ;         ;
; GPIO_0[32]                                                                                                        ;                   ;         ;
; GPIO_0[33]                                                                                                        ;                   ;         ;
; GPIO_0[34]                                                                                                        ;                   ;         ;
; GPIO_0[35]                                                                                                        ;                   ;         ;
; GPIO_1[0]                                                                                                         ;                   ;         ;
; GPIO_1[1]                                                                                                         ;                   ;         ;
; GPIO_1[2]                                                                                                         ;                   ;         ;
; GPIO_1[3]                                                                                                         ;                   ;         ;
; GPIO_1[4]                                                                                                         ;                   ;         ;
; GPIO_1[5]                                                                                                         ;                   ;         ;
; GPIO_1[6]                                                                                                         ;                   ;         ;
; GPIO_1[7]                                                                                                         ;                   ;         ;
; GPIO_1[8]                                                                                                         ;                   ;         ;
; GPIO_1[9]                                                                                                         ;                   ;         ;
; GPIO_1[10]                                                                                                        ;                   ;         ;
; GPIO_1[11]                                                                                                        ;                   ;         ;
; GPIO_1[12]                                                                                                        ;                   ;         ;
; GPIO_1[13]                                                                                                        ;                   ;         ;
; GPIO_1[14]                                                                                                        ;                   ;         ;
; GPIO_1[15]                                                                                                        ;                   ;         ;
; GPIO_1[16]                                                                                                        ;                   ;         ;
; GPIO_1[17]                                                                                                        ;                   ;         ;
; GPIO_1[18]                                                                                                        ;                   ;         ;
; GPIO_1[19]                                                                                                        ;                   ;         ;
; GPIO_1[20]                                                                                                        ;                   ;         ;
; GPIO_1[21]                                                                                                        ;                   ;         ;
; GPIO_1[22]                                                                                                        ;                   ;         ;
; GPIO_1[23]                                                                                                        ;                   ;         ;
; GPIO_1[24]                                                                                                        ;                   ;         ;
; GPIO_1[25]                                                                                                        ;                   ;         ;
; GPIO_1[26]                                                                                                        ;                   ;         ;
; GPIO_1[27]                                                                                                        ;                   ;         ;
; GPIO_1[28]                                                                                                        ;                   ;         ;
; GPIO_1[29]                                                                                                        ;                   ;         ;
; GPIO_1[30]                                                                                                        ;                   ;         ;
; GPIO_1[31]                                                                                                        ;                   ;         ;
; GPIO_1[32]                                                                                                        ;                   ;         ;
; GPIO_1[33]                                                                                                        ;                   ;         ;
; GPIO_1[34]                                                                                                        ;                   ;         ;
; GPIO_1[35]                                                                                                        ;                   ;         ;
; SRAM_DQ[0]                                                                                                        ;                   ;         ;
; SRAM_DQ[1]                                                                                                        ;                   ;         ;
; SRAM_DQ[2]                                                                                                        ;                   ;         ;
; SRAM_DQ[3]                                                                                                        ;                   ;         ;
; SRAM_DQ[4]                                                                                                        ;                   ;         ;
; SRAM_DQ[5]                                                                                                        ;                   ;         ;
; SRAM_DQ[6]                                                                                                        ;                   ;         ;
; SRAM_DQ[7]                                                                                                        ;                   ;         ;
; SRAM_DQ[8]                                                                                                        ;                   ;         ;
; SRAM_DQ[9]                                                                                                        ;                   ;         ;
; SRAM_DQ[10]                                                                                                       ;                   ;         ;
; SRAM_DQ[11]                                                                                                       ;                   ;         ;
; SRAM_DQ[12]                                                                                                       ;                   ;         ;
; SRAM_DQ[13]                                                                                                       ;                   ;         ;
; SRAM_DQ[14]                                                                                                       ;                   ;         ;
; SRAM_DQ[15]                                                                                                       ;                   ;         ;
; FL_DQ[0]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[0]~feeder                                                                      ; 1                 ; 6       ;
; FL_DQ[1]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[1]~feeder                                                                      ; 1                 ; 6       ;
; FL_DQ[2]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[2]~feeder                                                                      ; 1                 ; 6       ;
; FL_DQ[3]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[3]~feeder                                                                      ; 0                 ; 6       ;
; FL_DQ[4]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[4]~feeder                                                                      ; 0                 ; 6       ;
; FL_DQ[5]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[5]~feeder                                                                      ; 0                 ; 6       ;
; FL_DQ[6]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[6]~feeder                                                                      ; 0                 ; 6       ;
; FL_DQ[7]                                                                                                          ;                   ;         ;
;      - output_transition:comb_62|q[7]~feeder                                                                      ; 0                 ; 6       ;
; PS2_CLK                                                                                                           ;                   ;         ;
;      - doublesync:ps2c_doublsync|reg1~feeder                                                                      ; 1                 ; 6       ;
; PS2_DAT                                                                                                           ;                   ;         ;
;      - doublesync:ps2d_doublsync|reg1~feeder                                                                      ; 1                 ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[0]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[1]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[2]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[3]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[4]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[5]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[6]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|lcd_d[7]                                                           ;                   ;         ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|choose_scope_or_LCD                                                ;                   ;         ;
;      - LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~35 ; 1                 ; 6       ;
; audio_controller:audio_control|I2C_SDAT                                                                           ;                   ;         ;
;      - audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|Selector4~0                              ; 0                 ; 6       ;
;      - audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|Selector3~2                              ; 0                 ; 6       ;
;      - audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|Selector2~2                              ; 0                 ; 6       ;
; audio_controller:audio_control|AUD_BCLK                                                                           ;                   ;         ;
; audio_controller:audio_control|AUD_ADCLRCK                                                                        ;                   ;         ;
; audio_controller:audio_control|AUD_DACLRCK                                                                        ;                   ;         ;
; audio_controller:audio_control|iAUD_ADCDAT                                                                        ;                   ;         ;
; KEY[3]                                                                                                            ;                   ;         ;
; SW[0]                                                                                                             ;                   ;         ;
; SW[2]                                                                                                             ;                   ;         ;
; SW[3]                                                                                                             ;                   ;         ;
; SW[4]                                                                                                             ;                   ;         ;
; SW[5]                                                                                                             ;                   ;         ;
; SW[6]                                                                                                             ;                   ;         ;
; SW[7]                                                                                                             ;                   ;         ;
; SW[8]                                                                                                             ;                   ;         ;
; SW[9]                                                                                                             ;                   ;         ;
; SW[10]                                                                                                            ;                   ;         ;
; SW[11]                                                                                                            ;                   ;         ;
; SW[12]                                                                                                            ;                   ;         ;
; SW[13]                                                                                                            ;                   ;         ;
; SW[14]                                                                                                            ;                   ;         ;
; SW[15]                                                                                                            ;                   ;         ;
; UART_RXD                                                                                                          ;                   ;         ;
; SD_DAT3                                                                                                           ;                   ;         ;
; CLOCK_50                                                                                                          ;                   ;         ;
; SW[1]                                                                                                             ;                   ;         ;
; KEY[2]                                                                                                            ;                   ;         ;
;      - doublesync:key2_doublsync|reg1~0                                                                           ; 1                 ; 6       ;
; SW[16]                                                                                                            ;                   ;         ;
;      - doublesync:user_scope_enable_sync1|reg1~feeder                                                             ; 0                 ; 6       ;
; KEY[1]                                                                                                            ;                   ;         ;
;      - doublesync:key1_doublsync|reg1~0                                                                           ; 0                 ; 6       ;
; KEY[0]                                                                                                            ;                   ;         ;
;      - doublesync:key0_doublsync|reg1~0                                                                           ; 0                 ; 6       ;
+-------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; CLK_25                                                                                                                                                             ; LCFF_X64_Y19_N31   ; 1030    ; Clock                     ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                                                           ; PIN_N2             ; 1342    ; Clock                     ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50                                                                                                                                                           ; PIN_N2             ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; CLOCK_50~_wirecell                                                                                                                                                 ; LCCOMB_X1_Y18_N20  ; 6       ; Clock                     ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; FSM_Read:comb_50|Equal1                                                                                                                                            ; LCCOMB_X1_Y18_N14  ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal0~10                                                                                      ; LCCOMB_X31_Y32_N0  ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                             ; LCFF_X31_Y30_N1    ; 34      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|reset_sync3                                                                                    ; LCFF_X32_Y30_N5    ; 3       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                         ; LCFF_X31_Y32_N21   ; 22      ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal0~10                                                                                       ; LCCOMB_X31_Y29_N0  ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                              ; LCFF_X30_Y32_N31   ; 34      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|reset_sync3                                                                                     ; LCFF_X29_Y32_N17   ; 3       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                          ; LCFF_X31_Y32_N31   ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal0~10                                                                            ; LCCOMB_X33_Y4_N18  ; 32      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                   ; LCFF_X33_Y5_N17    ; 34      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|reset_sync3                                                                          ; LCFF_X33_Y5_N31    ; 3       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                               ; LCFF_X33_Y4_N25    ; 36      ; Clock                     ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_hold|actual_async_sig_reset                                                                         ; LCCOMB_X30_Y12_N28 ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|actual_async_sig_reset                                                                        ; LCCOMB_X30_Y10_N20 ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|sync_srl16_inferred[1]                                                                        ; LCFF_X31_Y10_N29   ; 8       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Kbd_ctrl:Kbd_Controller|data_ready                                                                                                                                 ; LCFF_X29_Y10_N31   ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~39                                                         ; LCCOMB_X22_Y14_N20 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control                                                       ; LCFF_X16_Y22_N19   ; 10      ; Output enable             ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][3]~56 ; LCCOMB_X24_Y17_N10 ; 3       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][1]~60  ; LCCOMB_X23_Y19_N6  ; 1       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][7]~61  ; LCCOMB_X24_Y15_N16 ; 3       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]~57  ; LCCOMB_X22_Y15_N22 ; 2       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|port_id[5]~10                              ; LCCOMB_X24_Y18_N2  ; 173     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|timing_control                             ; LCFF_X28_Y17_N29   ; 52      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; LessThan0~4                                                                                                                                                        ; LCCOMB_X33_Y8_N2   ; 18      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal|actual_async_sig_reset                                                         ; LCCOMB_X30_Y10_N16 ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]                                                                                                                  ; LCFF_X32_Y4_N13    ; 112     ; Clock                     ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5]                                                                                                                  ; LCFF_X32_Y4_N31    ; 5       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]                                                                                                                  ; LCFF_X32_Y4_N27    ; 16      ; Clock                     ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[8]                                                                                                                  ; LCFF_X32_Y4_N9     ; 20      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]                                                                                                                  ; LCFF_X32_Y4_N15    ; 7       ; Clock                     ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; addr_fsm:ADDR_FSM|state[1]                                                                                                                                         ; LCFF_X30_Y32_N21   ; 21      ; Clock                     ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|actual_async_sig_reset                                                                                        ; LCCOMB_X31_Y8_N0   ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|actual_auto_reset_signal                                                                                      ; LCFF_X31_Y8_N19    ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|actual_async_sig_reset                                                                                         ; LCCOMB_X32_Y8_N24  ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|actual_auto_reset_signal                                                                                       ; LCFF_X31_Y8_N29    ; 2       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|LessThan2~0                                                                                      ; LCCOMB_X34_Y35_N8  ; 6       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[3]~8                                                                                                     ; LCCOMB_X33_Y35_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|LessThan0~4                                                                                                        ; LCCOMB_X33_Y34_N0  ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                                      ; LCFF_X32_Y35_N29   ; 57      ; Clock                     ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_GO                                                                                                            ; LCFF_X33_Y35_N25   ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|Reset_Delay:r0|Equal0~6                                                                                                             ; LCCOMB_X57_Y19_N8  ; 21      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|Reset_Delay:r0|oRESET                                                                                                               ; LCFF_X57_Y19_N1    ; 18      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_reg_top|outdata[0]                      ; LCFF_X2_Y18_N25    ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0]          ; LCFF_X1_Y18_N29    ; 14      ; Clock                     ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                              ; LCFF_X64_Y19_N27   ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; audio_controller:audio_control|audio_clock:u4|LessThan1~2                                                                                                          ; LCCOMB_X58_Y19_N4  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                             ; LCFF_X56_Y19_N3    ; 6       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; audio_controller:audio_control|audio_right_clock                                                                                                                   ; LCCOMB_X64_Y19_N22 ; 8       ; Clock                     ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; doublesync:key2_doublsync|reg2                                                                                                                                     ; LCFF_X36_Y7_N31    ; 3       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; doublesync:ps2c_doublsync|reg2                                                                                                                                     ; LCFF_X64_Y19_N29   ; 28      ; Clock                     ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; doublesync:ps2c_doublsync|reg2~_wirecell                                                                                                                           ; LCCOMB_X64_Y19_N18 ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; freq_divider:comb_53|Equal0~9                                                                                                                                      ; LCCOMB_X33_Y7_N24  ; 17      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|interrupt_latch                                                                               ; LCFF_X48_Y14_N17   ; 20      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]~40                                                    ; LCCOMB_X43_Y11_N20 ; 6       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][5]~45                                                     ; LCCOMB_X42_Y10_N6  ; 5       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]~41                                                     ; LCCOMB_X42_Y12_N10 ; 4       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|timing_control                                                                                ; LCFF_X41_Y16_N17   ; 54      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; scope_capture:LCD_scope_channelA|doublesync:sync_enable|reg2                                                                                                       ; LCFF_X22_Y12_N21   ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; scope_capture:LCD_scope_channelB|doublesync:sync_enable|reg2                                                                                                       ; LCFF_X22_Y12_N17   ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; speed_down_event_trigger                                                                                                                                           ; LCFF_X33_Y8_N1     ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; speed_reg_control:speed_reg_control_inst|async_trap_and_reset:make_song_restart_signal|actual_auto_reset_signal                                                    ; LCFF_X36_Y7_N27    ; 1       ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; speed_reg_control:speed_reg_control_inst|async_trap_and_reset:make_song_restart_signal|sync_srl16_inferred[1]                                                      ; LCFF_X36_Y4_N1     ; 15      ; Async. clear              ; no     ; --                   ; --               ; --                        ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[2]~24                                                                                                 ; LCCOMB_X35_Y5_N2   ; 14      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; speed_up_event_trigger                                                                                                                                             ; LCFF_X33_Y8_N19    ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; to_slow_clk_interface:interface_actual_audio_data_left|clk_delay2                                                                                                  ; LCFF_X55_Y19_N21   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; to_slow_clk_interface:interface_actual_audio_data_right|clk_delay2                                                                                                 ; LCFF_X54_Y15_N31   ; 8       ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; ~VCC                                                                                                                                                               ; LCCOMB_X32_Y5_N12  ; 61      ; Async. clear, Clock       ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                      ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLK_25                                                                                                                                                    ; LCFF_X64_Y19_N31   ; 1030    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_50                                                                                                                                                  ; PIN_N2             ; 1342    ; Global Clock         ; GCLK2            ; --                        ;
; CLOCK_50~_wirecell                                                                                                                                        ; LCCOMB_X1_Y18_N20  ; 6       ; Global Clock         ; GCLK0            ; --                        ;
; FSM_Read:comb_50|Equal1                                                                                                                                   ; LCCOMB_X1_Y18_N14  ; 8       ; Global Clock         ; GCLK3            ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                ; LCFF_X31_Y32_N21   ; 22      ; Global Clock         ; GCLK11           ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                 ; LCFF_X31_Y32_N31   ; 16      ; Global Clock         ; GCLK8            ; --                        ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; LCFF_X33_Y4_N25    ; 36      ; Global Clock         ; GCLK15           ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]                                                                                                         ; LCFF_X32_Y4_N13    ; 112     ; Global Clock         ; GCLK12           ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]                                                                                                         ; LCFF_X32_Y4_N27    ; 16      ; Global Clock         ; GCLK14           ; --                        ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]                                                                                                         ; LCFF_X32_Y4_N15    ; 7       ; Global Clock         ; GCLK13           ; --                        ;
; addr_fsm:ADDR_FSM|state[1]                                                                                                                                ; LCFF_X30_Y32_N21   ; 21      ; Global Clock         ; GCLK9            ; --                        ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; LCFF_X32_Y35_N29   ; 57      ; Global Clock         ; GCLK10           ; --                        ;
; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] ; LCFF_X1_Y18_N29    ; 14      ; Global Clock         ; GCLK1            ; --                        ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; LCFF_X64_Y19_N27   ; 8       ; Global Clock         ; GCLK4            ; --                        ;
; audio_controller:audio_control|audio_right_clock                                                                                                          ; LCCOMB_X64_Y19_N22 ; 8       ; Global Clock         ; GCLK7            ; --                        ;
; doublesync:ps2c_doublsync|reg2                                                                                                                            ; LCFF_X64_Y19_N29   ; 28      ; Global Clock         ; GCLK5            ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                     ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[1]                                                                                  ; 219     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[3]                                                                                  ; 185     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[2]                                                                                  ; 182     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[0]                                                                                  ; 174     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|port_id[5]~10                                    ; 173     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[4]~21                              ; 168     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[2]~10                              ; 164     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[3]~32                              ; 161     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[4]                                                                                  ; 152     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[1]~54                              ; 148     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[0]~43                                                                                 ; 144     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[7]                                                                                  ; 144     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[0]~43                              ; 140     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[3]~21                                                                                 ; 139     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[2]~10                                                                                 ; 138     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[6]                                                                                  ; 138     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[1]~32                                                                                 ; 134     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[5]                                                                                  ; 133     ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_write_enable                                                                             ; 123     ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[0]                    ; 90      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[0]                                                                       ; 88      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|port_id[4]~21                                                                                       ; 86      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~3                    ; 83      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~3                                                                       ; 83      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~2                    ; 81      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~0                                                                       ; 81      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[5]~54                                                                                 ; 79      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|register_x_write_enable                          ; 74      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux7~9              ; 73      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux7~9                                                                 ; 73      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux0~9              ; 72      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux6~9              ; 72      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux5~9              ; 72      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux0~9                                                                 ; 72      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux6~9                                                                 ; 72      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux3~9              ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~2                                                                       ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux1~9                                                                 ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux2~9                                                                 ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux3~9                                                                 ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux4~9                                                                 ; 71      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux5~9                                                                 ; 71      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux1~9              ; 70      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux2~9              ; 70      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Mux4~9              ; 70      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|Add0~1                    ; 69      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|scratch_write_enable                             ; 64      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|scratch_write_enable                                                                                ; 64      ;
; ~GND                                                                                                                                                                     ; 62      ;
; ~VCC                                                                                                                                                                     ; 61      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|timing_control                                                                                      ; 54      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|timing_control                                   ; 52      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[9]                                                             ; 52      ;
; picoblaze_template:picoblaze_template_inst|instruction[9]                                                                                                                ; 52      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[9]                                                                                  ; 52      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM43  ; 51      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[8]                                                             ; 51      ;
; picoblaze_template:picoblaze_template_inst|instruction[8]                                                                                                                ; 51      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter[8]                                                                                  ; 51      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[1]                                                                                                             ; 45      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[11]                                                            ; 43      ;
; picoblaze_template:picoblaze_template_inst|instruction[11]                                                                                                               ; 43      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[3]                                                                                                             ; 42      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[0]                                                                                                             ; 42      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[10]                                                            ; 42      ;
; picoblaze_template:picoblaze_template_inst|instruction[10]                                                                                                               ; 42      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[4]                                                                                                             ; 39      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[5]                                                                                                             ; 38      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[2]                                                                                                             ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[9]~28                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[8]~26                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[7]~24                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[6]~22                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[5]~20                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[4]~18                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[3]~16                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[2]~14                            ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[1]~12                            ; 38      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[9]                                                                                                                                       ; 38      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[7]                                                             ; 35      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[4]                                                             ; 35      ;
; picoblaze_template:picoblaze_template_inst|instruction[6]                                                                                                                ; 35      ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                                    ; 34      ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                                   ; 34      ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|reset_negedge_sync                                                                         ; 34      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[4]                    ; 34      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[5]                                                             ; 34      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[6]                                                             ; 34      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[4]                                                                       ; 34      ;
; picoblaze_template:picoblaze_template_inst|instruction[7]                                                                                                                ; 34      ;
; picoblaze_template:picoblaze_template_inst|instruction[4]                                                                                                                ; 34      ;
; picoblaze_template:picoblaze_template_inst|instruction[5]                                                                                                                ; 34      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]_OTERM3                        ; 33      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]_OTERM1                        ; 33      ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal0~10                                                                                             ; 32      ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|Equal0~10                                                                                            ; 32      ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|Equal0~10                                                                                  ; 32      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[5]                                                                                                                                       ; 31      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[6]                                                                                                                                       ; 31      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[12]                                                            ; 30      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[8]                                                                                                                                       ; 30      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[4]                                                                                                                                       ; 29      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[3]                                                                                                                                       ; 26      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[7]                                                                                                                                       ; 26      ;
; picoblaze_template:picoblaze_template_inst|instruction[12]                                                                                                               ; 26      ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_DATA[2]~0                                                                                                           ; 25      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[1]                    ; 22      ;
; key2ascii:kbd2ascii|ascii_code[2]                                                                                                                                        ; 22      ;
; key2ascii:kbd2ascii|ascii_code[1]                                                                                                                                        ; 22      ;
; key2ascii:kbd2ascii|ascii_code[0]                                                                                                                                        ; 22      ;
; audio_controller:audio_control|Reset_Delay:r0|Equal0~6                                                                                                                   ; 21      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[2]                                                                       ; 21      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[1]                                                                       ; 21      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector0~5                                                                      ; 21      ;
; control_fsm:CONTROL_FSM|dir_flag                                                                                                                                         ; 21      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3]                                                                                          ; 20      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[2]                    ; 20      ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[8]                                                                                                                        ; 20      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|interrupt_latch                                                                                     ; 20      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2]                                                                                          ; 19      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[3]                    ; 19      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|ptr[3]                                                                       ; 19      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|Decoder0~1                                                                                             ; 18      ;
; audio_controller:audio_control|Reset_Delay:r0|oRESET                                                                                                                     ; 18      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0]                                                                                          ; 18      ;
; key2ascii:kbd2ascii|ascii_code[6]                                                                                                                                        ; 18      ;
; key2ascii:kbd2ascii|ascii_code[5]                                                                                                                                        ; 18      ;
; key2ascii:kbd2ascii|ascii_code[4]                                                                                                                                        ; 18      ;
; key2ascii:kbd2ascii|ascii_code[3]                                                                                                                                        ; 18      ;
; LessThan0~4                                                                                                                                                              ; 18      ;
; audio_controller:audio_control|I2C_AV_Config:u3|LessThan0~4                                                                                                              ; 17      ;
; freq_divider:comb_53|Equal0~9                                                                                                                                            ; 17      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|Equal9~0                                                                                            ; 17      ;
; picoblaze_template:picoblaze_template_inst|instruction[13]                                                                                                               ; 17      ;
; scope_capture:LCD_scope_channelB|doublesync:sync_enable|reg2                                                                                                             ; 16      ;
; scope_capture:LCD_scope_channelA|doublesync:sync_enable|reg2                                                                                                             ; 16      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[14]                                                            ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|program_counter_source[4]~12                                                                        ; 16      ;
; picoblaze_template:picoblaze_template_inst|instruction[15]                                                                                                               ; 16      ;
; picoblaze_template:picoblaze_template_inst|instruction[14]                                                                                                               ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|write_strobe                                                                                        ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][5]~6                                                            ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]~3                                                           ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][1]~2                                                            ; 16      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]~1                                                           ; 16      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM45  ; 15      ;
; speed_reg_control:speed_reg_control_inst|async_trap_and_reset:make_song_restart_signal|sync_srl16_inferred[1]                                                            ; 15      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1]                                                                                          ; 15      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~13                        ; 15      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~12                        ; 15      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[13]                                                            ; 15      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|stack_push_pop~4                                                                                    ; 15      ;
; freq_selector:comb_52|always3~0                                                                                                                                          ; 15      ;
; freq_selector:comb_52|freq_divider[13]~0                                                                                                                                 ; 15      ;
; picoblaze_template:picoblaze_template_inst|instruction[17]                                                                                                               ; 15      ;
; picoblaze_template:picoblaze_template_inst|instruction[16]                                                                                                               ; 15      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]~4                                                            ; 15      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][6]_OTERM65  ; 14      ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[2]~24                                                                                                       ; 14      ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[2]~20                                                                                                       ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[17]                                                            ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[16]                                                            ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][3]~6         ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][0]~3        ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][1]~2         ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]~0        ; 14      ;
; freq_selector:comb_52|always3~1                                                                                                                                          ; 14      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector0~4                                                                      ; 14      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][4]~5                                                            ; 14      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector7~14                  ; 13      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector7~9                   ; 13      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[15]                                                            ; 13      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][4]~5         ; 13      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4]                                                                                          ; 12      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector7~8                   ; 12      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector7~7                   ; 12      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|write_strobe                                     ; 12      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~140                                                                ; 12      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector0~3                                                                      ; 12      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector0~2                                                                      ; 12      ;
; FSM_Read:comb_50|state[1]                                                                                                                                                ; 12      ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5]                                                                                          ; 11      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[6]~65                              ; 11      ;
; FSM_Read:comb_50|state[0]                                                                                                                                                ; 11      ;
; audio_controller:audio_control|audio_converter:u5|SEL_Cont[0]                                                                                                            ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[30][9]~62             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[24][2]~60             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[26][6]~58             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[28][7]~56             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[23][8]~54             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[17][5]~52             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[19][2]~50             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[21][5]~48             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[22][2]~46             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[16][5]~44             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[20][2]~42             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[18][5]~40             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[31][9]~38             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[25][2]~36             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[27][4]~34             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[29][0]~32             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[14][5]~30             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[7][9]~28              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[15][2]~26             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[6][9]~24              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[8][8]~22              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[1][4]~20              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[9][8]~18              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[0][9]~16              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[12][4]~14             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[5][3]~12              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[13][5]~10             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[4][6]~8               ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[10][6]~6              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[3][5]~4               ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[11][0]~2              ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[2][7]~0               ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|lcd_rw_control                                                             ; 10      ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][5]~1        ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[16][5]~62                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[22][1]~60                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[20][4]~58                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[18][7]~56                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[25][3]~54                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[31][6]~52                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[29][5]~50                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[27][4]~48                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[17][7]~46                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[23][1]~44                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[21][3]~42                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[19][5]~40                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[24][9]~38                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[30][5]~36                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[28][4]~34                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[26][1]~32                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[0][9]~30                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[10][4]~28                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[2][7]~26                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[8][1]~24                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[5][7]~22                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[15][2]~20                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[7][7]~18                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[13][5]~16                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[1][7]~14                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[11][8]~12                                                                ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[3][7]~10                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[9][4]~8                                                                  ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[4][7]~6                                                                  ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[14][2]~4                                                                 ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[6][7]~2                                                                  ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_stack:stack|spr[12][5]~0                                                                 ; 10      ;
; Kbd_ctrl:Kbd_Controller|kbd_reg[2]                                                                                                                                       ; 10      ;
; control_fsm:CONTROL_FSM|state[1]                                                                                                                                         ; 10      ;
; control_fsm:CONTROL_FSM|state[0]                                                                                                                                         ; 10      ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|port_id[7]~10                                                                                       ; 10      ;
; audio_controller:audio_control|audio_clock:u4|LessThan1~2                                                                                                                ; 9       ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|sync2                                                                                                                ; 9       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|stack_push_pop~1                                 ; 9       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|Equal9~0                                         ; 9       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]_OTERM49  ; 8       ;
; to_slow_clk_interface:interface_actual_audio_data_right|clk_delay2                                                                                                       ; 8       ;
; to_slow_clk_interface:interface_actual_audio_data_left|clk_delay2                                                                                                        ; 8       ;
; audio_controller:audio_control|audio_converter:u5|SEL_Cont[1]                                                                                                            ; 8       ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|sync2                                                                                                               ; 8       ;
; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|sync_srl16_inferred[1]                                                                              ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~39                                                               ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[63][2]~126        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[27][4]~124        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[31][0]~122        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[59][2]~120        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[39][0]~118        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[3][4]~116         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[7][4]~114         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[35][2]~112        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[47][3]~110        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[11][4]~108        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[15][5]~106        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[43][3]~104        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[55][5]~102        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[19][7]~100        ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[23][7]~98         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[51][4]~96         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[60][0]~94         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[12][5]~92         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[28][4]~90         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[44][3]~88         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[48][2]~86         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[0][4]~84          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[32][6]~82         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[16][3]~80         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[52][7]~78         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[4][4]~76          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[20][7]~74         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[36][1]~72         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[56][2]~70         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[8][4]~68          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[40][2]~66         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[24][7]~64         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[62][0]~62         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[38][4]~60         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[46][3]~58         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[54][1]~56         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[26][5]~54         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[2][4]~52          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[10][6]~50         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[18][5]~48         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[30][1]~46         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[6][4]~44          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[14][4]~42         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[22][7]~40         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[58][1]~38         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[34][1]~36         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[42][3]~34         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[50][1]~32         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[61][0]~30         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[25][2]~28         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[29][4]~26         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[57][1]~24         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[37][5]~22         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[1][4]~20          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[5][4]~18          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[33][1]~16         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[45][3]~14         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[9][7]~12          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[13][0]~10         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[41][1]~8          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[53][2]~6          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[17][2]~4          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[21][7]~2          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[49][2]~0          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~1          ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|Equal8~1                                         ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|comb~1                        ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[63][6]~126                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[51][3]~124                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[59][1]~122                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[55][4]~120                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[60][5]~118                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[48][0]~116                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[52][3]~114                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[56][4]~112                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[62][0]~110                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[50][6]~108                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[54][0]~106                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[58][6]~104                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[61][0]~102                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[49][0]~100                                                           ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[57][7]~98                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[53][3]~96                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[15][2]~94                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[12][6]~92                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[14][7]~90                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[13][6]~88                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[1][7]~86                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[3][1]~84                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[0][3]~82                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[2][7]~80                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[7][3]~78                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[4][7]~76                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[6][3]~74                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[5][3]~72                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[11][5]~70                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[8][3]~68                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[9][3]~66                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[10][5]~64                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[31][7]~62                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[28][2]~60                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[29][0]~58                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[30][2]~56                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[19][6]~54                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[16][3]~52                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[18][3]~50                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[17][3]~48                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[27][3]~46                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[24][2]~44                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[26][6]~42                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[25][2]~40                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[23][0]~38                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[20][5]~36                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[21][2]~34                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[22][0]~32                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[47][3]~30                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[35][3]~28                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[39][0]~26                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[43][5]~24                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[44][7]~22                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[32][3]~20                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[40][1]~18                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[36][6]~16                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[45][3]~14                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[33][7]~12                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[37][1]~10                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[41][3]~8                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[46][0]~6                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[34][7]~4                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[42][4]~2                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|spr[38][3]~0                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~15                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~14                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~13                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~12                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~11                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~10                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~9                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~8                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~7                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~6                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~5                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~3                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~2                                                             ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|Equal8~0                                                                                            ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|comb~1                                                                           ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[15]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[14]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[13]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[12]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[11]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[10]                                                                                                    ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[9]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[8]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[7]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[6]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[5]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[4]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[3]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[2]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[1]                                                                                                     ; 8       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|scope_LCD_reg_clk_enable[0]                                                                                                     ; 8       ;
; control_fsm:CONTROL_FSM|state[2]                                                                                                                                         ; 8       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][0]~0                                                           ; 8       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][5]_OTERM105 ; 7       ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_GO                                                                                                                  ; 7       ;
; audio_controller:audio_control|audio_converter:u5|SEL_Cont[2]                                                                                                            ; 7       ;
; audio_controller:audio_control|audio_converter:u5|SEL_Cont[3]                                                                                                            ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~10         ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~9          ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~8          ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~6          ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~4          ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~2          ; 7       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|stack_push_pop                                                                                      ; 7       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~4                                                             ; 7       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~1                                                             ; 7       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[1]                                                                                                                        ; 7       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                                        ; 7       ;
; control_fsm:CONTROL_FSM|state[3]                                                                                                                                         ; 7       ;
; regd_actual_7seg_output[3]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[2]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[1]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[0]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[7]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[6]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[5]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[4]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[11]                                                                                                                                              ; 7       ;
; regd_actual_7seg_output[10]                                                                                                                                              ; 7       ;
; regd_actual_7seg_output[9]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[8]                                                                                                                                               ; 7       ;
; regd_actual_7seg_output[15]                                                                                                                                              ; 7       ;
; regd_actual_7seg_output[14]                                                                                                                                              ; 7       ;
; regd_actual_7seg_output[13]                                                                                                                                              ; 7       ;
; regd_actual_7seg_output[12]                                                                                                                                              ; 7       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][6]_OTERM73   ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][7]_OTERM63  ; 6       ;
; audio_controller:audio_control|I2C_AV_Config:u3|LUT_INDEX[3]~8                                                                                                           ; 6       ;
; audio_controller:audio_control|I2C_AV_Config:u3|LessThan1~1                                                                                                              ; 6       ;
; audio_controller:audio_control|I2C_AV_Config:u3|mSetup_ST[1]                                                                                                             ; 6       ;
; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                                   ; 6       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|LessThan2~0                                                                                            ; 6       ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                                    ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~14         ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~11         ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~5          ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter[0]~10                            ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[1]                                                             ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[3]                                                             ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[0]                                                             ; 6       ;
; control_fsm:CONTROL_FSM|Equal2~1                                                                                                                                         ; 6       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze_instruction_memory:pacoblaze_instruction_memory_inst|Mux10~2                                                        ; 6       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~49                                                                 ; 6       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]~40                                                          ; 6       ;
; picoblaze_template:picoblaze_template_inst|instruction[0]                                                                                                                ; 6       ;
; picoblaze_template:picoblaze_template_inst|instruction[3]                                                                                                                ; 6       ;
; picoblaze_template:picoblaze_template_inst|instruction[2]                                                                                                                ; 6       ;
; freq_divider:freq_div_22k|Equal0~4                                                                                                                                       ; 6       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][6]_OTERM69  ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][7]_OTERM59  ; 5       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[15]                                                                                                         ; 5       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[2]                                                                                                          ; 5       ;
; audio_controller:audio_control|I2C_AV_Config:u3|mSetup_ST[0]                                                                                                             ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|stack_update_enable~2                            ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~0          ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_alu:alu|Selector7~5                   ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|Equal8~0                                         ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|port_id[7]~21                                    ; 5       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|instruction[2]                                                             ; 5       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|stack_update_enable~1                                                                               ; 5       ;
; control_fsm:CONTROL_FSM|Equal0~0                                                                                                                                         ; 5       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][5]~45                                                           ; 5       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~0                                                             ; 5       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|carry                                                                                               ; 5       ;
; picoblaze_template:picoblaze_template_inst|instruction[1]                                                                                                                ; 5       ;
; Kbd_ctrl:Kbd_Controller|bit_count[0]                                                                                                                                     ; 5       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]                                                                                                                        ; 5       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5]                                                                                                                        ; 5       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[14]                                                                                                         ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[13]                                                                                                         ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[12]                                                                                                         ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[11]                                                                                                         ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[10]                                                                                                         ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[9]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[8]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[7]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[6]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[5]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[4]                                                                                                          ; 4       ;
; speed_reg_control:speed_reg_control_inst|speed_control_const[3]                                                                                                          ; 4       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SD[21]                                                                                                 ; 4       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SDO                                                                                                    ; 4       ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[0]                                                                                                                 ; 4       ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[1]                                                                                                                 ; 4       ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[2]                                                                                                                 ; 4       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|END                                                                                                    ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|Decoder0~2                                       ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~15           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~14           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~13           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~12           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~11           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~10           ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~9            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~8            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~7            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~6            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~5            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~4            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~3            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~2            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~1            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~0            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~12         ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~3          ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|carry                                            ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[0]~42                              ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[4]~20                              ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|port_id[7]~20                                    ; 4       ;
; wait_counter:wait_Counter_Read|counter[1]                                                                                                                                ; 4       ;
; wait_counter:wait_Counter_Read|counter[0]                                                                                                                                ; 4       ;
; wait_counter:wait_Counter_Complete|counter[0]                                                                                                                            ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|Equal7~0                                                                                            ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~15                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~14                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~13                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~12                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~11                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~10                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~9                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~8                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~7                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~6                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~5                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~4                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~3                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~2                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~1                                                               ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_scratch:scratch|Decoder0~0                                                               ; 4       ;
; FSM_Read:comb_50|Equal1                                                                                                                                                  ; 4       ;
; wait_counter:wait_Counter_Output|counter[2]                                                                                                                              ; 4       ;
; wait_counter:wait_Counter_Output|counter[0]                                                                                                                              ; 4       ;
; wait_counter:wait_Counter_Output|counter[1]                                                                                                                              ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[6]~343                                                                           ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[6]~342                                                                           ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]~41                                                           ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[0]~42                                                                            ; 4       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[0]~41                                                                            ; 4       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal5~0                                                                                                                        ; 4       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[7]                                                                                                                        ; 4       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]                                                                                                                        ; 4       ;
; Kbd_ctrl:Kbd_Controller|bit_count[4]                                                                                                                                     ; 4       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][0]_OTERM153 ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][1]_OTERM145 ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][2]_OTERM141 ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][3]_OTERM127 ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][4]_OTERM113 ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][7]_OTERM87  ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][7]_OTERM83   ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|reset_sync3                                                                                           ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[0]                                                                                          ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|reset_sync3                                                                                          ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|count_reg[0]                                                                                         ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|reset_sync3                                                                                ; 3       ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|count_reg[0]                                                                               ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~26                                                                                                                         ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~24                                                                                                                         ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~22                                                                                                                         ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~20                                                                                                                         ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~10                                                                                                                         ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~8                                                                                                                          ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~6                                                                                                                          ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~4                                                                                                                          ; 3       ;
; speed_reg_control:speed_reg_control_inst|Add0~2                                                                                                                          ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[14]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[13]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[12]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[11]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[10]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[9]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[8]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[7]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[6]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[5]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[4]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[3]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[2]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[1]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelB|captured_data[0]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[14]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[13]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[12]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[11]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[10]                                                                                                                       ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[9]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[8]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[7]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[6]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[5]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[4]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[3]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[2]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[1]                                                                                                                        ; 3       ;
; scope_capture:LCD_scope_channelA|captured_data[0]                                                                                                                        ; 3       ;
; audio_controller:audio_control|I2C_SDAT~0                                                                                                                                ; 3       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|ACK1                                                                                                   ; 3       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|Mux0~0                                                                                                 ; 3       ;
; audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|SCLK                                                                                                   ; 3       ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[7]                                                                                                             ; 3       ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[8]                                                                                                             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~180             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~178             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|Selector7~38                                                               ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~171             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~170             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~169             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|program_counter_source~11                        ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|conditional_match~0                              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~156             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~155             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~154             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~153             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~152             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~151             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~150             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~149             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~148             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~147             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~146             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~145             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~144             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~141             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~134             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~132             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~129             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~121             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~119             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~118             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~117             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~116             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~115             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~114             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~113             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~112             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~111             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~110             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~109             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~108             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[6]~64                              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~107             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~104             ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~97              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~95              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~92              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~85              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~83              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~82              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~81              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~80              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~79              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~75              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~73              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][6]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|Decoder0~0                                       ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~71              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~13         ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~68              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|Decoder0~7          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][7]~61        ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr~59              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][3]~56       ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[1]~53                              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[3]~31                              ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][3]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][3]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][3]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][4]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][4]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][4]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][4]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|alu_operand_b[2]~9                               ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][0]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][0]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][0]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][0]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][1]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][1]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][1]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][1]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|port_id[5]~9                                     ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][5]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][2]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][2]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][2]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][6]~7         ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][6]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][3]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][4]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][7]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][0]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][1]           ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][5]          ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]          ; 3       ;
; wait_counter:wait_Counter_Read|counter[2]                                                                                                                                ; 3       ;
; wait_counter:wait_Counter_Complete|counter[2]                                                                                                                            ; 3       ;
; wait_counter:wait_Counter_Complete|counter[1]                                                                                                                            ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|stack_push_pop~3                                                                                    ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|zero                                                                                                ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|carry~1                                                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|Equal7~1                                                                                            ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal6~0                                                                                                                        ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal0~1                                                                                                                        ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state~0                                                                                                                         ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal3~2                                                                                                                        ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal4~1                                                                                                                        ; 3       ;
; freq_selector:comb_52|freq_divider[15]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[14]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[13]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[12]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[11]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[10]                                                                                                                                   ; 3       ;
; freq_selector:comb_52|freq_divider[9]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[8]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[7]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[6]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[5]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[4]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[3]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[2]                                                                                                                                    ; 3       ;
; freq_selector:comb_52|freq_divider[1]                                                                                                                                    ; 3       ;
; control_fsm:CONTROL_FSM|Equal4~0                                                                                                                                         ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[4]~257                                                                           ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|register_x_data_in[4]~256                                                                           ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[6]~65                                                                                 ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|carry~0                                                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[5]~53                                                                                 ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[1]~31                                                                                 ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[3]~20                                                                                 ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|alu_operand_b[2]~9                                                                                  ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal0~0                                                                                                                        ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[0]                                                                                                                        ; 3       ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]                                                                                                                        ; 3       ;
; Kbd_ctrl:Kbd_Controller|old_kbd_reg[2]                                                                                                                                   ; 3       ;
; freq_divider:freq_div_22k|counter[0]                                                                                                                                     ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|port_id[4]~20                                                                                       ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][6]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][5]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][4]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][3]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][2]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][1]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|port_id[7]~9                                                                                        ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][7]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[15][0]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[12][0]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[14][0]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[13][0]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[3][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[7][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[6][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[11][0]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][0]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][0]                                                              ; 3       ;
; scope_sampling_clock_count[0]                                                                                                                                            ; 3       ;
; doublesync:key2_doublsync|reg2                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[7]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[6]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[5]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[4]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[3]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[2]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[1]                                                                                                                                           ; 3       ;
; output_transition:comb_62|q[0]                                                                                                                                           ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|interrupt_enable                                                                                    ; 3       ;
; Kbd_ctrl:Kbd_Controller|bit_count[2]                                                                                                                                     ; 3       ;
; Kbd_ctrl:Kbd_Controller|bit_count[3]                                                                                                                                     ; 3       ;
; Kbd_ctrl:Kbd_Controller|bit_count[1]                                                                                                                                     ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][6]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][5]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][4]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[9][3]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][2]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][1]                                                              ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]                                                             ; 3       ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][0]                                                             ; 3       ;
; scope_sampling_clock_count[15]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[14]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[13]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[12]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[11]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[10]                                                                                                                                           ; 3       ;
; scope_sampling_clock_count[9]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[8]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[7]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[6]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[5]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[4]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[3]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[2]                                                                                                                                            ; 3       ;
; scope_sampling_clock_count[1]                                                                                                                                            ; 3       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[0][7]_OTERM173  ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[10][7]_OTERM137 ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[8][6]_OTERM123  ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[1][6]_OTERM117  ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[2][7]_OTERM99   ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[4][7]_OTERM95   ; 2       ;
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|pacoblaze3:led_8seg_kcpsm|pacoblaze3_register:register|dpr[5][6]_OTERM89   ; 2       ;
; CLOCK_50                                                                                                                                                                 ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|Equal0~9                                                                                              ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg_temp                                                                                           ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[31]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[30]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[29]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[28]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[27]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[26]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[25]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[24]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[23]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[22]                                                                                         ; 2       ;
; Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|count_reg[21]                                                                                         ; 2       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+-----------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                 ; Type ; Mode ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                    ; Location                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+-----------------------------------------------------------------+----------------------+-----------------+-----------------+
; LCD_Scope_Encapsulated_pacoblaze:LCD_LED_scope|LCD_SCOPE_Verilog_pacoblaze:Internal_LCD_Scope|general_rom:pracpico_block_ROM_instrucciones|altsyncram:altsyncram_component|altsyncram_mta1:auto_generated|ALTSYNCRAM ; M4K  ; ROM  ; Dual Clocks ; 1024         ; 20           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 20480 ; 1024                        ; 18                          ; --                          ; --                          ; 18432               ; 5    ; ALTERA_lcdscp2.hex.mif ; M4K_X26_Y16, M4K_X26_Y15, M4K_X26_Y17, M4K_X26_Y14, M4K_X26_Y13 ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------+-----------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 6,519 / 94,460 ( 7 % )  ;
; C16 interconnects           ; 28 / 3,315 ( < 1 % )    ;
; C4 interconnects            ; 2,550 / 60,840 ( 4 % )  ;
; Direct links                ; 1,387 / 94,460 ( 1 % )  ;
; Global clocks               ; 16 / 16 ( 100 % )       ;
; Local interconnects         ; 3,540 / 33,216 ( 11 % ) ;
; R24 interconnects           ; 51 / 3,091 ( 2 % )      ;
; R4 interconnects            ; 2,641 / 81,294 ( 3 % )  ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.22) ; Number of LABs  (Total = 428) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 22                            ;
; 2                                           ; 6                             ;
; 3                                           ; 10                            ;
; 4                                           ; 10                            ;
; 5                                           ; 10                            ;
; 6                                           ; 3                             ;
; 7                                           ; 8                             ;
; 8                                           ; 5                             ;
; 9                                           ; 6                             ;
; 10                                          ; 8                             ;
; 11                                          ; 9                             ;
; 12                                          ; 9                             ;
; 13                                          ; 11                            ;
; 14                                          ; 18                            ;
; 15                                          ; 33                            ;
; 16                                          ; 260                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.05) ; Number of LABs  (Total = 428) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 27                            ;
; 1 Clock                            ; 345                           ;
; 1 Clock enable                     ; 6                             ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 31                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clocks                           ; 28                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.55) ; Number of LABs  (Total = 428) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 5                             ;
; 2                                            ; 19                            ;
; 3                                            ; 5                             ;
; 4                                            ; 6                             ;
; 5                                            ; 6                             ;
; 6                                            ; 6                             ;
; 7                                            ; 9                             ;
; 8                                            ; 8                             ;
; 9                                            ; 2                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 3                             ;
; 13                                           ; 6                             ;
; 14                                           ; 5                             ;
; 15                                           ; 9                             ;
; 16                                           ; 33                            ;
; 17                                           ; 13                            ;
; 18                                           ; 17                            ;
; 19                                           ; 13                            ;
; 20                                           ; 18                            ;
; 21                                           ; 22                            ;
; 22                                           ; 23                            ;
; 23                                           ; 33                            ;
; 24                                           ; 29                            ;
; 25                                           ; 32                            ;
; 26                                           ; 36                            ;
; 27                                           ; 23                            ;
; 28                                           ; 17                            ;
; 29                                           ; 8                             ;
; 30                                           ; 5                             ;
; 31                                           ; 0                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 6.07) ; Number of LABs  (Total = 428) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 43                            ;
; 2                                               ; 42                            ;
; 3                                               ; 52                            ;
; 4                                               ; 56                            ;
; 5                                               ; 47                            ;
; 6                                               ; 26                            ;
; 7                                               ; 33                            ;
; 8                                               ; 27                            ;
; 9                                               ; 17                            ;
; 10                                              ; 18                            ;
; 11                                              ; 15                            ;
; 12                                              ; 8                             ;
; 13                                              ; 6                             ;
; 14                                              ; 12                            ;
; 15                                              ; 7                             ;
; 16                                              ; 17                            ;
; 17                                              ; 1                             ;
; 18                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.56) ; Number of LABs  (Total = 428) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 30                            ;
; 3                                            ; 7                             ;
; 4                                            ; 13                            ;
; 5                                            ; 11                            ;
; 6                                            ; 10                            ;
; 7                                            ; 8                             ;
; 8                                            ; 12                            ;
; 9                                            ; 10                            ;
; 10                                           ; 20                            ;
; 11                                           ; 22                            ;
; 12                                           ; 20                            ;
; 13                                           ; 15                            ;
; 14                                           ; 26                            ;
; 15                                           ; 13                            ;
; 16                                           ; 19                            ;
; 17                                           ; 17                            ;
; 18                                           ; 26                            ;
; 19                                           ; 19                            ;
; 20                                           ; 20                            ;
; 21                                           ; 20                            ;
; 22                                           ; 8                             ;
; 23                                           ; 14                            ;
; 24                                           ; 9                             ;
; 25                                           ; 13                            ;
; 26                                           ; 9                             ;
; 27                                           ; 6                             ;
; 28                                           ; 4                             ;
; 29                                           ; 3                             ;
; 30                                           ; 5                             ;
; 31                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; Unreserved                            ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                           ; Destination Clock(s)                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; CLOCK_50                                                                                                                                                  ; CLOCK_50                                                                                                                                                  ; 140.1             ;
; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                ; Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg                                                                                ; 7.2               ;
; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] ; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] ; 4.8               ;
; speed_up_event_trigger                                                                                                                                    ; CLOCK_50                                                                                                                                                  ; 2.6               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                           ; Destination Register                                                                                                                                      ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; doublesync:key2_doublsync|reg2                                                                                                                            ; freq_selector:comb_52|freq_divider[6]                                                                                                                     ; 3.943             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 3.941             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 3.939             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 3.893             ;
; Kbd_ctrl:Kbd_Controller|data_ready                                                                                                                        ; Kbd_ctrl:Kbd_Controller|data_ready                                                                                                                        ; 3.892             ;
; CLK_25                                                                                                                                                    ; CLK_25                                                                                                                                                    ; 3.864             ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 3.861             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 3.785             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 3.785             ;
; FSM_Read:comb_50|state[0]                                                                                                                                 ; wait_counter:wait_Counter_Read|counter[2]                                                                                                                 ; 3.766             ;
; speed_down_event_trigger                                                                                                                                  ; speed_down_event_trigger                                                                                                                                  ; 3.587             ;
; speed_up_event_trigger                                                                                                                                    ; speed_up_event_trigger                                                                                                                                    ; 3.587             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 3.581             ;
; doublesync:key1_doublsync|reg2                                                                                                                            ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; doublesync:key0_doublsync|reg2                                                                                                                            ; speed_up_event_trigger                                                                                                                                    ; 3.246             ;
; updown_counter[14]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[13]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[12]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[11]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[10]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[9]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[8]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[7]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[6]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[5]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[4]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[3]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[2]                                                                                                                                         ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; updown_counter[15]                                                                                                                                        ; speed_down_event_trigger                                                                                                                                  ; 3.246             ;
; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                    ; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                    ; 3.105             ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[2]                                                                                                  ; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                    ; 3.062             ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[1]                                                                                                  ; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                    ; 3.062             ;
; audio_controller:audio_control|audio_clock:u4|BCK_DIV[0]                                                                                                  ; audio_controller:audio_control|audio_clock:u4|oAUD_BCK                                                                                                    ; 3.062             ;
; FSM_Read:comb_50|state[1]                                                                                                                                 ; wait_counter:wait_Counter_Output|counter[1]                                                                                                               ; 2.966             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[8]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 2.843             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[7]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 2.843             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[0]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 2.843             ;
; wait_counter:wait_Counter_Read|completed                                                                                                                  ; FSM_Read:comb_50|state[0]                                                                                                                                 ; 2.653             ;
; wait_counter:wait_Counter_Read|counter[0]                                                                                                                 ; wait_counter:wait_Counter_Read|counter[1]                                                                                                                 ; 2.648             ;
; wait_counter:wait_Counter_Read|counter[1]                                                                                                                 ; wait_counter:wait_Counter_Read|counter[1]                                                                                                                 ; 2.648             ;
; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|async_trap                                                                                            ; async_trap_and_reset_gen_1_pulse:make_speedup_pulse|sync2                                                                                                 ; 2.606             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal|async_trap                                                            ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[0]                                                                                                         ; 2.470             ;
; freq_selector:comb_52|originalB                                                                                                                           ; freq_selector:comb_52|freq_divider[6]                                                                                                                     ; 2.461             ;
; wait_counter:wait_Counter_Complete|counter[0]                                                                                                             ; wait_counter:wait_Counter_Complete|counter[0]                                                                                                             ; 2.439             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[1]                                                                                                         ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[2]                                                                                                         ; 2.422             ;
; wait_counter:wait_Counter_Read|counter[2]                                                                                                                 ; wait_counter:wait_Counter_Read|completed                                                                                                                  ; 2.396             ;
; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|async_trap                                                                                           ; async_trap_and_reset_gen_1_pulse:make_speedown_pulse|sync2                                                                                                ; 2.358             ;
; wait_counter:wait_Counter_Complete|counter[1]                                                                                                             ; wait_counter:wait_Counter_Complete|completed                                                                                                              ; 2.339             ;
; wait_counter:wait_Counter_Complete|counter[2]                                                                                                             ; wait_counter:wait_Counter_Complete|completed                                                                                                              ; 2.339             ;
; wait_counter:wait_Counter_Complete|completed                                                                                                              ; wait_counter:wait_Counter_Complete|completed                                                                                                              ; 2.339             ;
; addr_fsm:ADDR_FSM|state[0]                                                                                                                                ; addr_fsm:ADDR_FSM|state[0]                                                                                                                                ; 2.126             ;
; addr_fsm:ADDR_FSM|state[1]                                                                                                                                ; addr_fsm:ADDR_FSM|state[0]                                                                                                                                ; 2.126             ;
; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg_temp                                                                 ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[0]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[15]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[14]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[13]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[12]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[11]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[10]                                                                                                                            ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[9]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[8]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[7]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[6]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[5]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[4]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[3]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[2]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; scope_sampling_clock_count[1]                                                                                                                             ; Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg                                                                      ; 2.111             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[14]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[13]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[12]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[15]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[10]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[9]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[8]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[7]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[6]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[5]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[4]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[3]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[2]                                                                                           ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CLK_DIV[11]                                                                                          ; audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK                                                                                             ; 1.946             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[6]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[5]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[4]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[3]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[2]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[1]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[0]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[7]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; audio_controller:audio_control|audio_clock:u4|LRCK_1X_DIV[8]                                                                                              ; audio_controller:audio_control|audio_clock:u4|LRCK_1X                                                                                                     ; 1.724             ;
; picoblaze_template:picoblaze_template_inst|pacoblaze3:led_8seg_kcpsm|interrupt_ack                                                                        ; picoblaze_template:picoblaze_template_inst|interrupt                                                                                                      ; 1.414             ;
; picoblaze_template:picoblaze_template_inst|interrupt                                                                                                      ; picoblaze_template:picoblaze_template_inst|interrupt                                                                                                      ; 1.414             ;
; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] ; audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] ; 1.084             ;
; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|async_trap_and_reset:make_kbd_ready_signal|sync_srl16_inferred[1]                                                ; Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[0]                                                                                                         ; 0.339             ;
; CLOCK_50                                                                                                                                                  ; Kbd_ctrl:Kbd_Controller|async_trap_and_reset:ensure_data_ready_reset|actual_auto_reset_signal                                                             ; 0.320             ;
; Kbd_ctrl:Kbd_Controller|old_kbd_reg[10]                                                                                                                   ; Kbd_ctrl:Kbd_Controller|data_ready                                                                                                                        ; 0.228             ;
; Kbd_ctrl:Kbd_Controller|old_kbd_reg[9]                                                                                                                    ; Kbd_ctrl:Kbd_Controller|data_ready                                                                                                                        ; 0.228             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "simple_ipod_solution"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'timing_constraints.sdc'
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 40.000 -name addr_fsm:ADDR_FSM|state[1] addr_fsm:ADDR_FSM|state[1]
    Info (332105): create_clock -period 40.000 -name speed_up_event_trigger speed_up_event_trigger
    Info (332105): create_clock -period 40.000 -name Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg
    Info (332105): create_clock -period 40.000 -name speed_down_event_trigger speed_down_event_trigger
    Info (332105): create_clock -period 40.000 -name Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9] Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]
    Info (332105): create_clock -period 40.000 -name doublesync:ps2c_doublsync|reg2 doublesync:ps2c_doublsync|reg2
    Info (332105): create_clock -period 40.000 -name Kbd_ctrl:Kbd_Controller|data_ready Kbd_ctrl:Kbd_Controller|data_ready
    Info (332105): create_clock -period 40.000 -name Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5] Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5]
    Info (332105): create_clock -period 40.000 -name doublesync:key2_doublsync|reg2 doublesync:key2_doublsync|reg2
    Info (332105): create_clock -period 40.000 -name CLK_25 CLK_25
    Info (332105): create_clock -period 40.000 -name FSM_Read:comb_50|state[0] FSM_Read:comb_50|state[0]
    Info (332105): create_clock -period 40.000 -name Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg
    Info (332105): create_clock -period 40.000 -name Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4] Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]
    Info (332105): create_clock -period 40.000 -name Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6] Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]
    Info (332105): create_clock -period 40.000 -name Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg
    Info (332105): create_clock -period 40.000 -name audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 40.000 -name audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0]
    Info (332105): create_clock -period 40.000 -name audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_reg_top|outdata[0] audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_reg_top|outdata[0]
    Info (332105): create_clock -period 40.000 -name audio_controller:audio_control|audio_clock:u4|oAUD_BCK audio_controller:audio_control|audio_clock:u4|oAUD_BCK
    Info (332105): create_clock -period 40.000 -name audio_controller:audio_control|audio_clock:u4|LRCK_1X audio_controller:audio_control|audio_clock:u4|LRCK_1X
Warning (332153): Family doesn't support jitter analysis.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 21 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 addr_fsm:ADDR_FSM|state[1]
    Info (332111):   40.000 audio_controller:audio_control|audio_clock:u4|LRCK_1X
    Info (332111):   40.000 audio_controller:audio_control|audio_clock:u4|oAUD_BCK
    Info (332111):   40.000 audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332111):   40.000 audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_reg_top|outdata[0]
    Info (332111):   40.000 audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0]
    Info (332111):   40.000       CLK_25
    Info (332111):   20.000     CLOCK_50
    Info (332111):   40.000 doublesync:key2_doublsync|reg2
    Info (332111):   40.000 doublesync:ps2c_doublsync|reg2
    Info (332111):   40.000 FSM_Read:comb_50|state[0]
    Info (332111):   40.000 Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg
    Info (332111):   40.000 Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg
    Info (332111):   40.000 Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg
    Info (332111):   40.000 Kbd_ctrl:Kbd_Controller|data_ready
    Info (332111):   40.000 speed_down_event_trigger
    Info (332111):   40.000 speed_up_event_trigger
    Info (332111):   40.000 Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4]
    Info (332111):   40.000 Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[5]
    Info (332111):   40.000 Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6]
    Info (332111):   40.000 Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9]
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FSM_Read:comb_50|state[1]
        Info (176357): Destination node CLOCK_50~_wirecell
Info (176353): Automatically promoted node CLK_25 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node CLK_25~0
Info (176353): Automatically promoted node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[4] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal5~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal3~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal2~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal0~1
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|WideOr2~3
Info (176353): Automatically promoted node audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_controller:audio_control|I2C_AV_Config:u3|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node audio_controller:audio_control|I2C_AV_Config:u3|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Generate_Arbitrary_Divided_Clk32:Generate_LCD_scope_Clk|var_clk_div32:Div_Clk|tc_reg~0
Info (176353): Automatically promoted node doublesync:ps2c_doublsync|reg2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node doublesync:ps2c_doublsync|reg2~_wirecell
Info (176353): Automatically promoted node Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Generate_Arbitrary_Divided_Clk32:Gen_1KHz_clk|var_clk_div32:Div_Clk|tc_reg~0
Info (176353): Automatically promoted node addr_fsm:ADDR_FSM|state[1] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node addr_fsm:ADDR_FSM|state~0
        Info (176357): Destination node addr_fsm:ADDR_FSM|Decoder0~0
Info (176353): Automatically promoted node Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Generate_Arbitrary_Divided_Clk32:Gen_2Hz_clk|var_clk_div32:Div_Clk|tc_reg~0
Info (176353): Automatically promoted node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[6] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|WideOr2~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal4~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal3~1
Info (176353): Automatically promoted node audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_controller:audio_control|TFF_power_of_2_division_counter_with_auto_phase_inversion:generate_aud_ctrl_clk|widereg:div_regs_gen[1].div_reg|outdata[0]~0
        Info (176357): Destination node audio_controller:audio_control|oAUD_XCK
Info (176353): Automatically promoted node audio_controller:audio_control|audio_clock:u4|LRCK_1X 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_controller:audio_control|audio_converter:u5|Mux1~20
        Info (176357): Destination node audio_controller:audio_control|audio_clock:u4|LRCK_1X~0
        Info (176357): Destination node audio_controller:audio_control|audio_right_clock
        Info (176357): Destination node audio_controller:audio_control|AUD_ADCLRCK
        Info (176357): Destination node audio_controller:audio_control|AUD_DACLRCK
        Info (176357): Destination node to_slow_clk_interface:interface_actual_audio_data_left|clk_delay1
Info (176353): Automatically promoted node audio_controller:audio_control|audio_right_clock 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node to_slow_clk_interface:interface_actual_audio_data_right|clk_delay1
Info (176353): Automatically promoted node FSM_Read:comb_50|Equal1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node wait_counter:wait_Counter_Output|completed~1
        Info (176357): Destination node wait_counter:wait_Counter_Output|counter~0
        Info (176357): Destination node wait_counter:wait_Counter_Output|counter~1
        Info (176357): Destination node wait_counter:wait_Counter_Output|counter~2
Info (176353): Automatically promoted node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|state[9] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|WideOr2~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal4~0
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal3~2
        Info (176357): Destination node Write_Kbd_To_Scope_LCD:Write_Kbd_To_LCD1|Equal6~0
Info (176353): Automatically promoted node CLOCK_50~_wirecell 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 18 registers into blocks of type EC
Info (128000): Starting physical synthesis optimizations for speed
Info (128002): Starting physical synthesis algorithm register retiming
Info (128003): Physical synthesis algorithm register retiming complete: estimated slack improvement of 184 ps
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:05
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK_27" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LCD_BLON" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TD_VS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_BLANK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_B[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_G[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_HS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_R[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_SYNC" is assigned to location or region, but does not exist in design
    Warning (15706): Node "VGA_VS" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:04
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (128000): Starting physical synthesis optimizations for speed
Info (128001): Physical synthesis optimizations for speed complete: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 12% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (11888): Total time spent on timing analysis during the Fitter is 11.17 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 291 output pins without output pin load capacitance assignment
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 119 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin DRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin DRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin SD_CMD has a permanently disabled output enable
    Info (169065): Pin SD_DAT has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin PS2_CLK has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently disabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin AUD_ADCLRCK has a permanently enabled output enable
    Info (169065): Pin AUD_DACLRCK has a permanently enabled output enable
Info (144001): Generated suppressed messages file C:/Users/Sammie J/Documents/CPEN 311/Lab2_DE2/simple_ipod_solution.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 114 warnings
    Info: Peak virtual memory: 746 megabytes
    Info: Processing ended: Tue Feb 28 18:13:05 2017
    Info: Elapsed time: 00:01:06
    Info: Total CPU time (on all processors): 00:01:03


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Sammie J/Documents/CPEN 311/Lab2_DE2/simple_ipod_solution.fit.smsg.


